KR20210116456A - 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 - Google Patents

디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 Download PDF

Info

Publication number
KR20210116456A
KR20210116456A KR1020217020416A KR20217020416A KR20210116456A KR 20210116456 A KR20210116456 A KR 20210116456A KR 1020217020416 A KR1020217020416 A KR 1020217020416A KR 20217020416 A KR20217020416 A KR 20217020416A KR 20210116456 A KR20210116456 A KR 20210116456A
Authority
KR
South Korea
Prior art keywords
light emitting
led stack
pads
led
substrate
Prior art date
Application number
KR1020217020416A
Other languages
English (en)
Inventor
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210116456A publication Critical patent/KR20210116456A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

일 실시예에 따른 발광 소자 전사 방법은, 기판, 상기 기판 상에 배치된 반도체층들, 및 상기 반도체층들 상부에 배치되며, 복수의 발광 소자 영역들에 정렬된 범프 패드들을 갖는 웨이퍼를 준비하고, 상기 웨이퍼를 복수의 발광 소자들로 분할하되, 상기 발광 소자들은 서로 접하는 위치 관계를 유지하고, 상기 발광 소자들의 위치 관계를 유지하면서 상기 기판 측이 전사용 테이프를 향하도록 상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하고, 패드들이 정렬된 회로 기판을 준비하고, 상기 복수의 발광 소자들 중 일부의 발광 소자들 상의 범프 패드들이 상기 회로 기판 상의 패드들에 접하도록 상기 지지 기판과 상기 회로 기판을 밀착시키고, 상기 범프 패드들과 패드들에 열을 가하여 상기 일부의 발광 소자들을 상기 패드들에 본딩하고, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것을 포함한다.

Description

디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
본 개시는 디스플레이용 발광 소자를 전사하는 방법 및 디스플레이 장치에 관한 것으로, 특히, 복수의 디스플레이용 발광 소자를 전사하는 방법 및 전사된 발광 소자를 갖는 디스플레이 장치에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어 왔다. 그러나 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 LED 디스플레이가 개발되고 있다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비하며, 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
LED는 그 재료에 따라 다양한 색상의 광을 방출할 수 있어, 청색, 녹색 및 적색을 방출하는 개별 LED 칩들을 2차원 평면상에 배열하여 디스플레이 장치를 제공할 수 있다. 이를 위해, 복수의 LED 칩들이 픽셀 간격에 맞추어 디스플레이 패널 기판 상으로 전사되어야 한다.
일반적으로, 하나의 웨이퍼에서 복수의 LED 칩들이 제작되며, 이들 LED 칩들은 웨이퍼에서 스크라이빙 및 브레이킹 공정을 거쳐 개별 LED 칩으로 분할된다. 브레이킹 공정을 거친 후 테이프의 확장(expanding)을 통해 LED 칩들의 간격이 멀어지고, 이러한 LED 칩들이 전사용 테이프에 재배열되며, 재배열된 LED 칩들이 전사용 테이프를 이용하여 패널 기판으로 전사된다. 디스플레이 장치에 사용되는 픽셀 수가 상당히 많기 때문에, 전사용 테이프에 재배열된 LED 칩들은 집단으로 패널 기판으로 전사된다. 그러나, 전사용 테이프 상에 LED 칩들을 재배열하는 것은 웨이퍼로부터 집단으로 전사될 수 없고 개별적으로 LED 칩들을 배열할 것을 요구하며, 따라서, 재배열 공정에 시간이 많이 걸린다.
또한, 각각의 서브 픽셀에 LED 칩을 배열해야 하므로, 실장해야 할 LED 칩의 개수가 많아 실장 공정에 시간이 더 많이 소요된다.
한편, 서브 픽셀들을 2차원 평면상에 배열하기 때문에, 청색, 녹색 및 적색 서브 픽셀들을 포함하는 하나의 픽셀이 점유하는 면적이 상대적으로 넓어진다. 따라서, 제한된 면적 내에 서브 픽셀들을 배열하기 위해서는 각 LED 칩의 면적을 줄여야 한다. 그러나 LED 칩의 크기 감소는 LED 칩의 실장을 어렵게 만들 수 있으며, 나아가, 발광 면적의 감소를 초래한다.
본 개시가 해결하고자 하는 과제는, 실장 공정 시간을 단축할 수 있는 발광 소자 전사 방법 및 디스플레이 장치를 제공하는 것이다.
본 개시가 해결하고자 하는 또 다른 과제는, 웨이퍼에서 제조된 발광 소자들을 집단으로 쉽게 회로 기판에 전사할 수 있는 발광 소자 전사 방법을 제공하는 것이다.
본 개시가 해결하고자 하는 또 다른 과제는, 제한된 픽셀 면적 내에서 각 서브 픽셀의 면적을 증가시킬 수 있는 디스플레이용 발광 소자를 전사하는 방법 및 디스플레이 장치를 제공하는 것이다.
본 개시의 일 실시예에 따른 발광 소자 전사 방법은, 기판, 상기 기판 상에 배치된 반도체층들, 및 상기 반도체층들 상부에 배치되며, 복수의 발광 소자 영역들에 정렬된 범프 패드들을 갖는 웨이퍼를 준비하고, 상기 웨이퍼를 복수의 발광 소자들로 분할하되, 상기 발광 소자들은 서로 접하는 위치 관계를 유지하고, 상기 발광 소자들의 위치 관계를 유지하면서 상기 기판 측이 전사용 테이프를 향하도록 상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하고, 패드들이 정렬된 회로 기판을 준비하고, 상기 복수의 발광 소자들 중 일부의 발광 소자들 상의 범프 패드들이 상기 회로 기판 상의 패드들에 접하도록 상기 지지 기판과 상기 회로 기판을 밀착시키고, 상기 범프 패드들과 패드들에 열을 가하여 상기 일부의 발광 소자들을 상기 패드들에 본딩하고, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것을 포함한다.
본 개시의 일 실시예에 따른 디스플레이 장치는, 상면에 패드들을 갖는 회로 기판; 및 상기 회로 기판 상에 정렬된 복수의 발광 소자들을 포함하되, 상기 발광 소자들은 각각, 제1 LED 적층; 상기 제1 LED 적층 상에 위치하는 제2 LED 적층; 상기 제2 LED 적층 상에 위치하는 제3 LED 적층; 상기 제3 LED 적층 상에 위치하는 기판; 및 상기 제1 LED 적층과 상기 회로 기판 사이에 위치하는 범프 패드들을 포함하고, 상기 범프 패드들은 상기 패드들에 본딩되되, 상기 범프 패드들과 상기 패드들은 In, Pb, AuSn 또는 CuSn으로 본딩된다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치들을 설명하기 위한 개략적인 사시도들이다.
도 2는 본 개시의 일 실시예에 따른 디스플레이 패널을 설명하기 위한 개략적인 평면도이다.
도 3a는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 3b, 도 3c 및 도 3d는 각각 도 3a의 절취선 A-A', B-B' 및 C-C'를 따라 취해진 개략적인 단면도들이다.
도 4a, 도 4b 및 도 4c는 본 개시의 일 실시예에 따라 성장 기판들 상에 성장된 제1 내지 제3 LED 적층들을 설명하기 위한 개략적인 단면도들이다.
도 5a, 5b, 5c, 5d, 6a, 6b, 6c, 6d, 7a, 7b, 7c, 7d, 8a, 8b, 8c, 8d, 9a, 9b, 9c, 9d, 10a, 10b, 10c, 10d, 11a, 11b, 11c, 11d, 12a, 12b, 12c, 12d, 13a, 13b, 13c 및 13d는 본 개시의 일 실시예에 따른 디스플레이용 발광 소자를 제조하는 방법을 설명하기 위한 개략적인 평면도들 및 단면도들이다.
도 14는 회로 기판 상에 실장된 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 15a, 도 15b, 도 15c, 도 15d, 도 15e, 도 15f, 도 15g, 도 15h 및 도 15i는 본 개시의 일 실시예에 따른 발광 소자를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 16a 및 도 16b는 본 개시의 또 다른 실시예에 따른 발광 소자를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 17a 및 도 17b는 본 개시의 또 다른 실시예에 따른 발광 소자를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 개시의 일 실시예에 따른 발광 소자 전사 방법은, 기판, 상기 기판 상에 배치된 반도체층들, 및 상기 반도체층들 상부에 배치되며, 복수의 발광 소자 영역들에 정렬된 범프 패드들을 갖는 웨이퍼를 준비하고, 상기 웨이퍼를 복수의 발광 소자들로 분할하되, 상기 발광 소자들은 서로 접하는 위치 관계를 유지하고, 상기 발광 소자들의 위치 관계를 유지하면서 상기 기판 측이 전사용 테이프를 향하도록 상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하고, 패드들이 정렬된 회로 기판을 준비하고, 상기 복수의 발광 소자들 중 일부의 발광 소자들 상의 범프 패드들이 상기 회로 기판 상의 패드들에 접하도록 상기 지지 기판과 상기 회로 기판을 밀착시키고, 상기 범프 패드들과 패드들에 열을 가하여 상기 일부의 발광 소자들을 상기 패드들에 본딩하고, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것을 포함한다.
본 실시예에 따르면, 웨이퍼 내에 형성된 복수의 발광 소자들을 재배열하는 공정을 생략하고 회로 기판 상에 전사할 수 있어 실장 공정 시간을 단축할 수 있다.
일 실시예에서, 상기 웨이퍼를 복수의 발광 소자들로 분할하는 것은, 레이저 스크라이빙을 통해 상기 웨이퍼에 스크라이빙 홈들을 형성하고, 브레이킹용 테이프 상에서 상기 스크라이빙 홈들을 따라 웨이퍼를 분할하는 것을 포함할 수 있다.
나아가, 상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하는 것은, 상기 브레이킹용 테이프 상에 부착된 발광 소자들을 위치 관계를 유지하면서 임시 기판 상으로 전사하고, 상기 임시 기판 상에 전사된 발광 소자들을 상기 전사용 테이프로 전사하는 것을 포함할 수 있다.
다른 실시예에서, 상기 웨이퍼를 복수의 발광 소자들로 분할하는 것은 브레이킹 공정을 거치지 않고 레이저를 이용하여 수행될 수 있다. 예컨대, 스텔스 레이저를 이용하여 레이저 스크라이빙을 수행함으로써 별도의 브레이킹 공정을 생략할 수 있다.
한편, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것은 상온보다 높은 온도에서 수행될 수 있다.
일 실시예에서, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것은 상기 범프 패드들과 상기 패드들을 본딩하는 본딩 온도에서 수행될 수 있다. 다른 실시예에서, 상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것은 상온보다 높고 상기 본딩 온도보다 낮은 온도에서 수행될 수 있다.
상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리할 때, 상기 전사용 테이프와 발광 소자 사이의 접착력은 상기 범프 패드들과 상기 패드들의 접착력보다 작다.
상기 전사용 테이프는 상온에서보다 상기 범프 패드들과 패드들을 본딩하는 본딩 온도에서 더 작은 접착력을 가질 수 있다.
한편, 상기 회로 기판 상에 전사되는 발광 소자들 사이의 간격은 적어도 하나의 발광 소자의 폭보다 클 수 있다. 또한, 상기 회로 기판 상에 전사되는 발광 소자들 사이의 간격은 일정할 수 있다.
상기 반도체층들은 제1 LED 적층의 반도체층들, 제2 LED 적층의 반도체층들 및 제3 LED 적층의 반도체층들을 포함할 수 있으며, 상기 제1 내지 제3 LED 적층들은 서로 중첩할 수 있다.
제1 내지 제3 LED 적층들이 중첩하기 때문에, 회로 기판에 실장되는 발광 소자의 개수를 줄일 수 있어 발광 소자 실장 시간을 더욱 단축할 수 있다. 나아가, 제1 내지 제3 LED 적층들을 서로 적층함으로써 픽셀 면적을 증가시키지 않으면서 각 서브 픽셀의 발광 면적을 증가시킬 수 있다.
한편, 상기 제1 LED 적층과 제3 LED 적층 사이에 상기 제2 LED 적층이 배치되며, 상기 제3 LED 적층은 상기 제1 LED 적층보다 상기 기판에 더 가깝게 배치되고, 상기 제1 내지 제3 LED 적층들은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 범프 패드들은 제1 내지 제3 범프 패드들과 공통 범프 패드들을 포함하고, 상기 공통 범프 패드는 상기 제1 내지 제3 LED 적층들에 공통으로 전기적으로 접속되고, 상기 제1 내지 제3 범프 패드들은 각각 상기 제1 내지 제3 LED 적층들에 전기적으로 접속될 수 있다.
일 실시예에 있어서, 상기 범프 패드들은 상기 제1 LED 적층 상에 위치할 수 있다.
일 실시예에 있어서, 상기 제1 LED 적층은 상기 제2 LED 적층보다 장파장의 광을 방출하고, 상기 제2 LED 적층은 상기 제3 LED 적층보다 장파장의 광을 방출할 수 있다. 예컨대, 상기 제1, 제2 및 제3 LED 적층들은 각각 적색광, 녹색광 및 청색광을 발할 수 있다. 다른 실시예에 있어서, 상기 제1 LED 적층은 상기 제3 LED 적층보다 장파장의 광을 방출하고, 상기 제2 LED 적층은 상기 제3 LED 적층보다 단파장의 광을 방출할 수 있다. 예컨대, 상기 제1, 제2 및 제3 LED 적층들은 각각 적색광, 청색광 및 녹색광을 발할 수 있다.
한편, 상기 발광 소자는, 상기 제1 LED 적층과 상기 제2 LED 적층 사이에 개재되며, 상기 제1 LED 적층의 하면에 오믹 콘택하는 제1 투명 전극; 상기 제1 LED 적층과 상기 제2 LED 적층 사이에 개재되며, 상기 제2 LED 적층의 상면에 오믹 콘택하는 제2 투명 전극; 상기 제2 LED 적층과 상기 제3 LED 적층 사이에 개재되며, 상기 제3 LED 적층의 상면에 오믹 콘택하는 제3 투명 전극; 상기 제3 LED 적층의 제1 도전형 반도체층 상에 배치된 n 전극 패드; 및 상기 제3 투명 전극 상에 배치된 하부 p 전극 패드를 더 포함하고, 상기 n 전극 패드의 상면은 상기 하부 p 전극 패드의 상면과 동일 높이에 위치할 수 있다.
일 실시예에서, 상기 제1 내지 제3 투명 전극 중 어느 하나는 다른 투명 전극들과 다른 재료로 형성될 수 있다. 예를 들어, 상기 제1 투명 전극은 ITO(indium-tin-oxide)로 형성되고, 상기 제2 및 제3 투명 전극은 ZnO로 형성될 수 있다.
나아가, 상기 제1 내지 제3 투명 전극들은 각각 제2 도전형 반도체층에 콘택하며, 상기 제1 내지 3 투명 전극 중 적어도 하나의 투명 전극은 상기 제1 내지 3 LED 적층의 제2 도전형 반도체층의 가장자리로부터 리세스될 수 있다.
또한, 상기 공통 범프 패드는 상기 제1 내지 제3 LED 적층들의 제1 도전형 반도체층들에 공통으로 전기적으로 접속되고, 상기 제1 내지 제3 범프 패드들은 각각 제1 내지 제3 LED 적층들의 제2 도전형 반도체층들에 전기적으로 접속될 수 있다.
또한, 상기 발광 소자는, 상기 제2 LED 적층과 제3 LED 적층 사이에 개재된 제1 본딩층; 및 상기 제1 LED 적층과 제2 LED 적층 사이에 개재된 제2 본딩층을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 디스플레이 장치는, 상면에 패드들을 갖는 회로 기판; 및 상기 회로 기판 상에 정렬된 복수의 발광 소자들을 포함하되, 상기 발광 소자들은 각각, 제1 LED 적층; 상기 제1 LED 적층 상에 위치하는 제2 LED 적층; 상기 제2 LED 적층 상에 위치하는 제3 LED 적층; 상기 제3 LED 적층 상에 위치하는 기판; 상기 제1 LED 적층과 상기 회로 기판 사이에 위치하는 범프 패드들을 포함하고, 상기 범프 패드들은 상기 패드들에 본딩되되, 상기 범프 패드들과 상기 패드들은 In, Pb, AuSn 또는 CuSn으로 본딩된다.
In, Pb, AuSn 또는 CuSn을 이용함으로써 상대적으로 저온에서 발광 소자들을 회로 기판에 본딩할 수 있다.
또한, 상기 기판은 상기 제3 LED 적층의 성장 기판일 수 있다. 상기 기판은 예컨대, 사파이어 기판일 수 있다.
이하 도면을 참조하여 본 개시의 실시예들에 대해 구체적으로 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치들을 설명하기 위한 개략적인 사시도들이다.
본 개시의 발광 소자는, 특별히 한정되는 것은 아니나, 특히, 스마트 워치(1000a), VR 헤드셋(1000b)과 같은 VR 디스플레이 장치, 또는 증강 현실 안경(1000c)과 같은 AR 디스플레이 장치 내에 사용될 수 있다.
디스플레이 장치 내에는 이미지를 구현하기 위한 디스플레이 패널이 실장된다. 도 2는 본 개시의 일 실시예에 따른 디스플레이 패널을 설명하기 위한 개략적인 평면도이다.
도 2를 참조하면, 디스플레이 패널은 회로 기판(101) 및 발광 소자들(100)을 포함한다.
회로 기판(101) 또는 패널 기판은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 회로 기판(101)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에 있어서, 회로 기판(101)은 배선, 트랜지스터들 및 커패시터들을 포함할 수 있다. 회로 기판(101)은 또한 내부에 배치된 회로에 전기적 접속을 허용하기 위한 패드들을 상면에 가질 수 있다.
복수의 발광 소자들(100)은 회로 기판(101) 상에 정렬된다. 각각의 발광 소자(100)는 하나의 픽셀을 구성한다. 발광 소자(100)는 범프 패드들(73)을 가지며, 범프 패드들(73)이 회로 기판(101)에 전기적으로 접속된다. 예컨대, 범프 패드들(73)은 회로 기판(101) 상에 노출된 패드들에 본딩될 있다.
발광 소자들(100) 사이의 간격은 적어도 발광 소자의 폭보다 넓을 수 있다.
발광 소자(100)의 구체적인 구성에 대해 도 3A, 도 3B, 도 3C 및 도 3D를 참조하여 설명한다. 도 3A는 본 개시의 일 실시예에 따른 발광 소자(100)를 설명하기 위한 개략적인 평면도이고, 도 3B, 도 3C 및 도 3D는 각각 도 3A의 절취선 A-A', B-B' 및 C-C'를 따라 취해진 단면도들이다. 설명의 편의를 위해, 도 3A, 도 3B, 도 3C 및 도 3D에서 범프 패드들(73r, 73b, 73g, 73c)이 위쪽에 배치된 것으로 도시 및 설명하지만, 발광 소자(100)는 도 2에 도시한 바와 같이 회로 기판(101) 상에 플립 본딩되며, 이 경우, 범프 패드들(73r, 73b, 73g, 73c)이 아래쪽에 배치된다.
도 3A, 도 3B, 도 3C 및 도 3D를 참조하면, 발광 소자(100)는 기판(41), 제1 LED 적층(23), 제2 LED 적층(33), 제3 LED 적층(43), 제1 투명 전극(25), 제2 투명 전극(35), 제3 투명 전극(45), n 전극 패드(47a), 하부 p 전극 패드(47b), 상부 p 전극 패드(53g), 하부 p 커넥터(53b), 하부 공통 커넥터(53c), 상부 공통 커넥터(63c), 제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b), 제1 본딩층(49), 제2 본딩층(59), 하부 절연층(51), 중간 절연층(61), 상부 절연층(71) 및 범프 패드들(73r, 73b, 73g, 73c)을 포함할 수 있다. 나아가, 발광 소자(100)는 제1 LED 적층(23)을 관통하는 관통홀들(23h1, 23h2, 23h3, 23h4), 제2 LED 적층(33)을 관통하는 관통홀들(33h1, 33h2)을 포함할 수 있다.
기판(41)은 질화갈륨 기판, SiC 기판, 사파이어 기판 또는 패터닝된 사파이어 기판일 수 있다. 기판(41)은 제3 LED 적층(43)을 성장하기 위해 사용된 성장 기판일 수 있다.
도 3B에 도시되듯이, 본 개시의 실시예들은 제1 내지 제3 LED 적층들(23, 33, 43)이 수직 방향으로 적층된다. 한편, 각 LED 적층들(23, 33, 43)은 서로 다른 성장 기판 상에서 성장된 것이지만, 본 개시의 실시예들에서 기판(41)을 제외한 다른 성장 기판들은 최종 발광 소자(100)에 잔류하지 않고 모두 제거될 수 있다. 그러나 본 개시가 반드시 이에 한정되는 것은 아니며, 다른 성장 기판들도 포함될 수 있다.
제1 LED 적층(23), 제2 LED 적층(33) 및 제3 LED 적층(43)은 각각 제1 도전형 반도체층(23a, 33a, 또는 43a), 제2 도전형 반도체층(23b, 33b, 또는 43b) 및 이들 사이에 개재된 활성층(도시하지 않음)을 포함한다. 활성층은 특히 다중 양자우물 구조를 가질 수 있다.
제1 LED 적층(23) 아래에 제2 LED 적층(33)이 배치되고, 제2 LED 적층(33) 아래에 제3 LED 적층(43)이 배치된다. 기판(41)은 제3 LED 적층(43) 아래에 배치된다. 본 명세서에서는 설명의 편의를 위해 제1 LED 적층(23) 아래에 제2 LED 적층(33)이 배치되고, 제2 LED 적층(33) 아래에 제3 LED 적층(43)이 배치된 것으로 설명하지만, 발광 소자는 플립 본딩될 수 있으며, 따라서, 이들 제1 내지 제3 LED 적층의 상하 위치가 뒤바뀔 수 있다는 것에 유의해야 한다.
제1 내지 제3 LED 적층(23, 33, 43)에서 생성된 광은 최종적으로 제3 LED 적층(43) 및 기판(41)을 통해 외부로 방출된다.
일 실시예에 있어서, 제1 LED 적층(23)은 제2 및 제3 LED 적층들(33, 43)에 비해 장파장의 광을 방출하고, 제2 LED 적층(33)은 제3 LED 적층(43)에 비해 장파장의 광을 방출할 수 있다. 예를 들어, 제1 LED 적층(23)은 적색광을 발하는 무기 발광 다이오드일 수 있으며, 제2 LED 적층(33)은 녹색광을 발하는 무기 발광 다이오드이고, 제3 LED 적층(43)은 청색광을 발하는 무기 발광 다이오드일 수 있다. 제1 LED 적층(23)은 AlGaInP 계열의 우물층을 포함할 수 있으며, 제2 LED 적층(33)은 AlGaInP 계열 또는 AlGaInN 계열의 우물층을 포함할 수 있고, 제3 LED 적층(43)은 AlGaInN 계열의 우물층을 포함할 수 있다.
제1 LED 적층(23)은 제2 및 제3 LED 적층들(33, 43)에 비해 장파장의 광을 방출하므로, 제1 LED 적층(23)에서 생성된 광은 제2 및 제3 LED 적층들(33, 43)을 투과하여 외부로 방출될 수 있다. 또한, 제2 LED 적층(33)은 제3 LED 적층(43)에 비해 장파장의 광을 방출하므로, 제2 LED 적층(33)에서 생성된 광은 제3 LED 적층(43)을 투과하여 외부로 방출될 수 있다.
다른 실시예에 있어서, 제1 LED 적층(23)은 제2 및 제3 LED 적층들(33, 43)에 비해 장파장의 광을 방출하고, 제2 LED 적층(33)은 제3 LED 적층(43)에 비해 단파장의 광을 방출할 수 있다. 예를 들어, 제1 LED 적층(23)은 적색광을 발하는 무기 발광 다이오드일 수 있으며, 제2 LED 적층(33)은 청색광을 발하는 무기 발광 다이오드이고, 제3 LED 적층(43)은 녹색광을 발하는 무기 발광 다이오드일 수 있다. 제1 LED 적층(23)은 AlGaInP 계열의 우물층을 포함할 수 있으며, 제2 LED 적층(33)은 AlGaInN 계열의 우물층을 포함할 수 있고, 제3 LED 적층(43)은 AlGaInP 계열 또는 AlGaInN 계열의 우물층을 포함할 수 있다.
제2 LED 적층(33)에서 생성된 광의 일부는 제3 LED 적층(43)에서 흡수될 수 있으며, 따라서, 제2 LED 적층(33)에서 방출되는 광의 광도를 제1 또는 제3 LED 적층(23, 43)에서 방출되는 광의 광도에 비해 상대적으로 낮출 수 있다. 이에 따라, 제1 내지 제3 LED 적층들(23, 33, 43)에서 방출되는 광의 광도 비율을 제어할 수 있다.
한편, 각 LED 적층(23, 33 또는 43)의 제1 도전형 반도체층(23a, 33a, 43a)은 각각 n형 반도체층이고, 제2 도전형 반도체층(23b, 33b, 43b)은 p형 반도체층이다. 또한, 본 실시예에 있어서, 제1 LED 적층(23)의 상면은 n형 반도체층(23a)이고, 제2 LED 적층(33)의 상면은 p형 반도체층(33b)이며, 제3 LED 적층(43)의 상면은 p형 반도체층(43b)이다. 즉, 제1 LED 적층(23)만 반도체층의 순서가 뒤집어져 있다. 제2 LED 적층(33)의 반도체층들을 제3 LED 적층(43)의 반도체층들과 동일한 순서로 배치함으로써 공정 안정성을 확보할 수 있으며, 이에 대해서는 제조 방법을 설명하면서 뒤에서 상세하게 설명된다.
제2 LED 적층(33)은 제2 도전형 반도체층(33b)이 제거되어 제1 도전형 반도체층(33a)의 상면을 노출시키는 메사 식각 영역을 포함한다. 제3 LED 적층(43) 또한, 제2 도전형 반도체층(43b)이 제거되어 제1 도전형 반도체층(43a)의 상면을 노출시키는 메사 식각 영역을 포함한다. 이에 반해, 제1 LED 적층(23)은 메사 식각 영역을 포함하지 않는다. 관통홀들(33h1, 33h2)은 메사 식각 영역 내에 형성될 수 있으며, 따라서, 관통홀들(33h1, 33h2)의 측벽은 단차진 구조를 가질 수 있다. 이에 반해, 제1 LED 적층(23)은 메사 식각 영역을 포함하지 않음로, 관통홀들(23h1, 23h2, 23h3, 23h4)은 단차진 측벽을 갖지 않고 일정하게 경사진 측벽을 가질 수 있다. 나아가, 일 실시예에서, 제2 LED 적층(33)은 표면이 텍스쳐링된 제1 도전형 반도체층(33a)을 가질 수 있다.
본 실시예에서, 제1 LED 적층(23), 제2 LED 적층(33) 및 제3 LED 적층(43)은 서로 중첩하며 또한, 대체로 동일한 크기의 발광 면적을 가질 수 있다. 다만, 관통홀들(23h1, 23h2, 23h3, 23h4) 및 관통홀들(33h1, 33h2)에 의해 제1 LED 적층(23)의 발광 면적이 제2 LED 적층(33)의 발광 면적보다 작을 수 있으며, 제2 LED 적층(33)의 발광 면적이 제3 LED 적층(43)의 발광 면적보다 작을 수 있다. 또한, 발광 소자(100)의 측면은 제1 LED 적층(23)에서 제3 LED 적층(43)으로 갈 수록 폭이 넓어지도록 경사질 수 있으며, 이에 따라, 제3 LED 적층(43)의 발광 면적이 제1 LED 적층(23)의 발광 면적보다 더 클 수 있다. 제3 LED 적층(43)의 상면에 대해 발광 소자(100)의 측면이 이루는 경사각은 약 75도 내지 90도일 수 있다. 경사각이 75도보다 작으면 제1 LED 적층(23)의 발광 면적이 너무 작아져 발광 소자(100)의 크기를 줄이기 어렵다.
제1 투명 전극(25)은 제1 LED 적층(23)과 제2 LED 적층(33) 사이에 배치된다. 제1 투명 전극(25)은 제1 LED 적층(23)의 제2 도전형 반도체층(23b)에 오믹 콘택하며, 제1 LED 적층(23)에서 생성된 광을 투과시킨다. 제1 투명 전극(25)은 인디움주석 산화물(ITO) 등의 투명 산화물층이나 금속층을 이용하여 형성될 수 있다. 제1 투명 전극(25)은 제1 LED 적층(23)의 제2 도전형 반도체층(23b)의 전면을 덮을 수 있으며, 그 측면은 제1 LED 적층(23)의 측면과 나란하게 배치될 수 있다. 즉, 제1 투명 전극(25)의 측면은 제2 본딩층(59)으로 덮이지 않을 수 있다. 나아가, 관통홀들(23h2, 23h3, 23h4)은 제2 투명 전극(25)을 관통할 수 있으며, 따라서, 이들 관통홀들의 측벽에 제2 투명 전극(25)이 노출될 수 있다. 한편, 관통홀(23h1)은 제1 투명 전극(25)의 상면을 노출시킨다. 그러나 본 개시가 이에 한정되는 것은 아니며, 제1 LED 적층(23)의 가장자리를 따라 제1 투명 전극(25)이 부분적으로 제거됨으로써 제1 투명 전극(25)의 측면이 제2 본딩층(59)으로 덮일 수 있다. 또한, 관통홀들(23h2, 23h3, 23h4)이 형성되는 영역에서 제1 투명 전극(25)을 미리 패터닝하여 제거함으로써 관통홀들(23h2, 23h3, 23h4)의 측벽에 제1 투명 전극(25)이 노출되지 않도록 할 수 있다.
한편, 제2 투명 전극(35)은 제2 LED 적층(33)의 제2 도전형 반도체층(33b)에 오믹 콘택한다. 도시한 바와 같이, 제2 투명 전극(35)은 제1 LED 적층(23)과 제2 LED 적층(33) 사이에서 제2 LED 적층(33)의 상면에 접촉한다. 제2 투명 전극(35)은 적색광에 투명한 금속층 또는 도전성 산화물층으로 형성될 수 있다. 도전성 산화물층의 예로는 SnO2, InO2, ITO, ZnO, IZO 등을 들 수 있다. 특히, 제2 투명 전극(35)은 ZnO로 형성될 수 있는데, ZnO는 제2 LED 적층(33) 상에 단결정으로 형성될 수 있어 금속층이나 다른 도전성 산화물층에 비해 전기적 및 광학적 특성이 우수하다. 특히, ZnO는 제2 LED 적층(33)에 대한 접합력이 강해 레이저 리프트 오프를 이용하여 성장기판을 분리해도 손상 받지 않고 남아 있는다.
한편, 제2 투명 전극(35)은 제2 LED 적층(33)의 가장자리를 따라 부분적으로 제거될 수 있으며, 이에 따라, 제2 투명 전극(35)의 바깥쪽 측면은 외부에 노출되지 않고, 하부 절연층(51)으로 덮인다. 즉, 제2 투명 전극(35)의 측면은 제2 LED 적층(33)의 측면보다 내측으로 리세스되며, 제2 투명 전극(35)이 리세스된 영역은 하부 절연층(51) 및 제2 본딩층(59)으로 채워진다. 한편, 제2 LED 적층(33)의 메사 식각 영역 근처에서도 제2 투명 전극(35)이 리세스되며, 리세스된 영역은 하부 절연층(51) 및 제2 본딩층(59)으로 채워진다.
제3 투명 전극(45)은 제3 LED 적층(43)의 제2 도전형 반도체층(43b)에 오믹 콘택한다. 제3 투명 전극(45)은 제2 LED 적층(33)과 제3 LED 적층(43) 사이에 위치할 수 있으며, 제3 LED 적층(43)의 상면에 접촉한다. 제3 투명 전극(45)은 적색광 및 녹색광에 투명한 금속층 또는 도전성 산화물층으로 형성될 수 있다. 도전성 산화물층의 예로는 SnO2, InO2, ITO, ZnO, IZO 등을 들 수 있다. 특히, 제3 투명 전극(45)은 ZnO로 형성될 수 있는데, ZnO는 제3 LED 적층(43) 상에 단결정으로 형성될 수 있어 금속층이나 다른 도전성 산화물층에 비해 전기적 및 광학적 특성이 우수하다. 특히, ZnO는 제3 LED 적층(43)에 대한 접합력이 강해 레이저 리프트 오프를 이용하여 성장기판을 분리해도 손상 받지 않고 남아 있는다.
제3 투명 전극(45)은 제3 LED 적층(43)의 가장자리를 따라 부분적으로 제거될 수 있으며, 이에 따라, 제3 투명 전극(45)의 바깥쪽 측면은 외부에 노출되지 않고, 제1 본딩층(49)으로 덮인다. 즉, 제3 투명 전극(45)의 측면은 제3 LED 적층(43)의 측면보다 내측으로 리세스되며, 제3 투명 전극(45)이 리세스된 영역은 제1 본딩층(49)으로 채워진다. 한편, 제3 LED 적층(43)의 메사 식각 영역 근처에서도 제3 투명 전극(45)이 리세스되며, 리세스된 영역은 제1 본딩층(49)으로 채워진다.
제2 투명 전극(35) 및 제3 투명 전극(45)을 위와 같이 리세스함으로써 이들의 측면이 식각 가스에 노출되는 것을 방지하여 발광 소자(100)의 공정 수율을 향상시킬 수 있다.
한편, 본 실시예에 있어서, 제2 투명 전극(35) 및 제3 투명 전극(45)은 동종의 도전성 산화물층, 예컨대, ZnO로 형성될 수 있으며, 제1 투명 전극(25)은 제2 및 제3 투명 전극(35, 45)과 다른 종류의 도전성 산화물층, 예컨대 ITO로 형성될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 이들 제1 내지 제3 투명 전극들(25, 35, 45)은 모두 동종일 수도 있고, 적어도 하나가 다른 종류일 수도 있다.
n 전극 패드(47a)는 제3 LED 적층(43)의 제1 도전형 반도체층(43a)에 오믹 콘택한다. n 전극 패드(47a)는 제2 도전형 반도체층(43b)을 통해 노출된 제1 도전형 반도체층(43a) 상에, 즉 메사 식각 영역에 배치될 수 있다. n 전극 패드(47a)는 예를 들어, Cr/Au/Ti로 형성될 수 있다. n 전극 패드(47a)의 상면은 제2 도전형 반도체층(43b)의 상면, 나아가, 제3 투명 전극(45)의 상면보다 높을 수 있다. 예컨대, n 전극 패드(47a)의 두께는 약 2um 이상일 수 있다. n 전극 패드(47a)는 원뿔대 형상일 수 있으나, 이에 한정되는 것은 아니며, 사각뿔대, 원통형, 사각통형 등 다양한 형상을 가질 수 있다.
하부 p 전극 패드(47b)는 n 전극 패드(47a)와 동일한 재료로 형성될 수 있다, 다만, 하부 p 전극 패드(47b)의 상면은 n 전극 패드(47a)와 동일한 높이에 위치할 수 있으며, 따라서, 하부 p 전극 패드(47b)의 두께는 n 전극 패드(47a)보다 작을 수 있다. 즉, 하부 p 전극 패드(47b)의 두께는 대략 제3 투명 전극(45) 위로 돌출된 n 전극 패드(47a) 부분의 두께와 같을 수 있다. 예를 들어, 하부 p 전극 패드(47b)의 두께는 약 1.2um 이하일 수 있다. 하부 p 전극 패드(47b)의 상면이 n 전극 패드(47a)의 상면과 동일 높이에 위치하도록 함으로써 관통홀들(33h1, 33h2)을 형성할 때, 하부 p 전극 패드(47b)와 n 전극 패드(47a)가 동시에 노출되도록 할 수 있다. n 전극 패드(47a)와 하부 p 전극 패드(47b)의 높이가 다를 경우, 어느 하나의 전극 패드가 식각 공정에서 크게 손상받을 수 있다. 따라서, n 전극 패드(47a)와 하부 p 전극 패드(47b)의 높이를 대략 동일하게 맞춤으로써 어느 하나의 전극 패드가 크게 손상되는 것을 방지할 수 있다.
제1 본딩층(49)은 제2 LED 적층(33)을 제3 LED 적층(43)에 결합한다. 제1 본딩층(49)은 제1 도전형 반도체층(33a)과 제3 투명 전극(45) 사이에서 이들을 결합시킬 수 있다. 제1 본딩층(49)은 제2 도전형 반도체층(43b)에 부분적으로 접할 수 있으며, 메사 식각 영역에 노출된 제1 도전형 반도체층(43a)에 부분적으로 접할 수 있다. 나아가, 제1 본딩층(49)은 n 전극 패드(47a) 및 하부 p 전극 패드(47b)를 덮을 수 있다.
제1 본딩층(49)은 투명 유기물층으로 형성되거나, 투명 무기물층으로 형성될 수 있다. 유기물층은 SU8, 폴리메틸메타아크릴레이트(poly(methylmethacrylate): PMMA), 폴리이미드, 파릴렌, 벤조시클로부틴(Benzocyclobutene:BCB) 등을 예로 들 수 있으며, 무기물층은 Al2O3, SiO2, SiNx 등을 예로 들 수 있다. 또한, 제1 본딩층(49)은 스핀-온-글래스(SOG)로 형성될 수도 있다.
관통홀(33h1) 및 관통홀(33h2)은 제2 LED 적층(33) 및 제1 본딩층(49)을 관통하여 각각 n 전극 패드(47a) 및 하부 p 전극 패드(47b)를 노출시킨다. 앞서 설명한 바와 같이, 관통홀들(33h1, 33h2)은 메사 식각 영역 내에 형성될 수 있으며, 따라서, 관통홀들(33h1, 33h2)은 단차진 측벽을 가질 수 있다.
하부 절연층(51)은 제2 LED 적층(33) 상에 형성되며, 제2 투명 전극(35)을 덮는다. 하부 절연층(51)은 또한 관통홀들(33h1, 33h2)의 측벽을 덮는다. 하부 절연층(51)은 n 전극 패드(47a), 하부 p 전극 패드(47b), 제1 도전형 반도체층(33a) 및 제2 투명 전극(35)을 노출시키는 개구부들(51a)을 가질 수 있다. 하부 절연층(51)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 예컨대 약 800nm의 두께로 형성될 수 있다.
하부 공통 커넥터(53c)는 하부 절연층(51) 상에 배치되며, 하부 절연층(51)의 개구부들(51a)을 통해 노출된 제1 도전형 반도체층(33a) 및 n 전극 패드(47a)에 접속할 수 있다. 하부 공통 커넥터(53c)는 제2 LED 적층(33)의 메사 식각 영역 내에서 제1 도전형 반도체층(33a)에 접속하며, 아울러, 관통홀(33h1)을 통해 n 전극 패드(47a)에 접속한다.
하부 p 커넥터(53b)는 하부 절연층(51) 상에 배치되며, 하부 절연층(51)의 개구부(51a)를 통해 노출된 하부 p 전극 패드(47b)에 접속할 수 있다. 하부 p 커넥터(53b)의 적어도 일부는 하부 절연층(51) 상에 위치한다.
한편, 상부 p 전극 패드(53g)는 하부 절연층(51)의 개구부(51a) 내에서 제2 투명 전극(35) 상에 배치될 수 있다. 도 3A 및 도 3B에 도시한 바와 같이, 상부 p 전극 패드(53g)는 개구부(51a)에 비해 좁은 폭을 갖고 개구부(51a) 내에 배치될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 상부 p 전극 패드(53g)의 폭이 개구부(51a)의 폭보다 클 수 있으며, 상부 p 전극 패드(53g)의 일부가 하부 절연층(51) 상에 위치할 수도 있다.
하부 공통 커넥터(53c), 하부 p 커넥터(53b) 및 상부 p 전극 패드(53g)는 동일 공정에서 동일 재료로 함께 형성될 수 있다. 이들은 예를 들어, Ni/Au/Ti로 형성될 수 있으며, 약 2um의 두께로 형성될 수 있다.
제2 본딩층(59)은 제1 LED 적층(23)을 제2 LED 적층(33)에 결합한다. 도시한 바와 같이, 제2 본딩층(59)은 제1 투명 전극(25)과 하부 절연층(51) 사이에 배치될 수 있다. 제2 본딩층(59)은 또한 하부 공통 커넥터(53c), 하부 p 커넥터(53b) 및 상부 p 전극 패드(53g)를 덮을 수 있다. 제2 본딩층(59)은 또한 하부 절연층(51)의 개구부(51a)를 통해 노출된 제2 투명 전극(35)에 부분적으로 접할 수 있다. 제2 본딩층(59)은 앞서 제1 본딩층(49)에 대해 설명한 재료와 동일한 재료로 형성될 수 있으며, 중복을 피하기 위해 상세한 설명은 생략한다.
한편, 관통홀들(23h1, 23h2, 23h3, 23h4)은 제1 LED 적층(23)을 관통한다. 관통홀(23h1)은 제1 투명 전극(25)에 전기적 접속을 허용하기 위한 통로를 제공하기 위해 형성된다. 본 실시예에서, 관통홀(23h1)은 제1 투명 전극(25)의 상면을 노출시키며, 제1 투명 전극(25)을 관통하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 관통홀(23h1)이 제1 투명 전극(25)에의 전기적 접속을 위한 통로를 제공하는 한, 제1 투명 전극(25)을 관통할 수도 있다.
관통홀들(23h2, 23h3, 23h4)은 제1 LED 적층(23)을 관통함과 아울러, 제2 본딩층(59)을 관통할 수 있다. 관통홀(23h2)은 상부 p 전극 패드(53g)를 노출시키며, 관통홀(23h3)은 하부 p 커넥터(53b)를 노출시키고, 관통홀(23h4)은 하부 공통 커넥터(53c)를 노출시킨다.
관통홀들(23h1, 23h2, 23h3, 23h4)은 제1 도전형 반도체층(23a) 및 제2 도전형 반도체층(23b)을 동일 공정에서 식각하여 형성될 수 있으며, 따라서, 관통홀들(23h1, 23h2, 23h3, 23h4)의 측벽은 단차진 구조를 갖지 않고 매끄러운 경사면을 가질 수 있다.
중간 절연층(61)은 제1 LED 적층(23)을 덮으며, 관통홀들(23h1, 23h2, 23h3, 23h4)의 측벽을 덮는다. 중간 절연층(61)은 또한 제1 내지 제3 LED 적층들(23, 33, 43)의 측면들을 덮을 수 있다. 중간 절연층(61)은 또한, 제1 내지 제3 LED 적층들의 측면 측에 노출된 기판(41)을 덮을 수도 있다. 중간 절연층(61)은 각각의 관통홀들(23h1, 23h2, 23h3, 23h4)의 바닥부를 노출시키는 개구부들(61a)을 갖도록 패터닝될 수 있다. 상기 개구부들(61a)에 의해 관통홀들(23h1, 23h2, 23h3, 23h4) 내에서 제1 투명 전극(25), 상부 p 전극 패드(53g), 하부 p 커넥터(53b) 및 하부 공통 커넥터(53c)가 노출된다. 나아가, 중간 절연층(61)은 제1 LED 적층(23)의 상면, 즉, 제1 도전형 반도체층(23a)을 노출시키는 개구부(61b)를 가질 수 있다. 중간 절연층(61)은 알루미늄 산화막, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 예를 들어, 약 800nm의 두께로 형성될 수 있다.
제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c)는 중간 절연층(61) 상에 배치된다. 이들 상부 커넥터들(63r, 63g, 63b, 63c)은 각각 중간 절연층(61)의 개구부들(61a)을 통해 노출된 제1 투명 전극(25), 상부 p 전극 패드(53g), 하부 p 커넥터(53b) 및 하부 공통 커넥터(53c)에 접속한다. 나아가, 상부 공통 커넥터(63c)는 개구부(61b)에 노출된 제1 도전형 반도체층(23a)에 접속할 수 있다.
제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c)는 동일 공정에서 동일 재료로 형성될 수 있으며, 예를 들어, AuGe/Ni/Au/Ti로 형성될 수 있다. AuGe는 제1 도전형 반도체층(23a)에 오믹 콘택할 수 있다. AuGe는 약 100nm의 두께로 형성될 수 있으며, Ni/Au/Ti는 약 2um의 두께로 형성될 수 있다. AuGe 대신에 AuTe가 사용될 수도 있다.
상부 절연층(71)은 중간 절연층(61)을 덮으며, 제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c)를 덮는다. 상부 절연층(71)은 또한 제1 내지 제3 LED 적층들(23, 33, 43)의 측면들에서 중간 절연층(61)을 덮을 수 있다. 상부 절연층(71)은 제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c) 노출시키는 개구부들(71a)을 가질 수 있다. 상부 절연층(71)의 개구부들(71a)은 대체로 제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c)의 평평한 면들 상에 배치될 수 있다. 상부 절연층(71)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 중간 절연층(61)보다 얇게, 예를 들어, 약 400nm의 두께로 형성될 수 있다.
범프 패드들(73r, 73g, 73b, 73c)은 각각 상부 절연층(71)의 개구부들(71a) 내에서 제1 상부 커넥터(63r), 제2 상부 커넥터(63g), 제3 상부 커넥터(63b) 및 상부 공통 커넥터(63c) 상에 배치되어 이들에 전기적으로 접속될 수 있다.
제1 범프 패드(73r)는 제1 상부 커넥터(63r) 및 제1 투명 전극(25)을 통해 제1 LED 적층(23)의 제2 도전형 반도체층(23b)에 전기적으로 접속될 수 있다.
제2 범프 패드(73g)는 제2 상부 커넥터(63g), 상부 p 전극 패드(53g) 및 제2 투명 전극(35)을 통해 제2 LED 적층(33)의 제2 도전형 반도체층(33b)에 전기적으로 접속될 수 있다.
제3 범프 패드(73b)는 제3 상부 커넥터(63b), 하부 p 커넥터(53b), 하부 p 전극 패드(47b) 및 제3 투명 전극(45)을 통해 제3 LED 적층(43)의 제2 도전형 반도체층(43b)에 전기적으로 접속될 수 있다.
공통 범프 패드(73c)는 상부 공통 커넥터(63c)를 통해 제1 LED 적층(23)의 제1 도전형 반도체층(23a)에 전기적으로 접속되며, 또한, 하부 공통 커넥터(53c)를 통해 제2 LED 적층(33)의 제1 도전형 반도체층(33a)에 전기적으로 접속하고, 나아가, n 전극 패드(47a)를 통해 제3 LED 적층(43)의 제1 도전형 반도체층(43a)에 전기적으로 접속할 수 있다.
즉, 제1 내지 제3 범프 패드들(73r, 73g, 73b)은 각각 제1 내지 제3 LED 스택(23, 33, 43)의 제2 도전형 반도체층들(23b, 33b, 43b)에 전기적으로 접속되며, 공통 범프 패드(73c)는 제1 내지 제3 LED 스택(23, 33, 43)의 제1 도전형 반도체층들(23a, 33a, 43a)에 공통으로 전기적으로 접속된다.
상기 범프 패드들(73r, 73g, 73b, 73c)은 상부 절연층(71)의 개구부들(71a) 내에 배치될 수 있으며, 범프 패드들의 상면은 평탄한 면일 수 있다. 범프 패드들(73r, 73g, 73b, 73c)은 제1 내지 제3 상부 커넥터들(63r, 63g, 63b) 및 상부 공통 커넥터(63c)의 평탄한 면 상에 위치할 수 있다. 상기 범프 패드들(73r, 73g, 73b, 73c)은 Au/In으로 형성될 수 있으며, 예컨대 Au는 3um의 두께로 형성되고, In은 약 1um의 두께로 형성될 수 있다. 발광 소자(100)는 In을 이용하여 회로 기판(101) 상의 패드들에 본딩될 수 있다. 본 실시예에 있어서, In을 이용하여 범프 패드들을 본딩하는 것에 대해 설명하지만, In에 한정되는 것은 아니며, Pb 또는 AuSn을 이용하여 본딩될 수도 있다.
본 실시예에 있어서, 범프 패드들(73r, 73g, 73b, 73c)의 상면이 평탄한 것으로 설명 및 도시하지만, 본 개시가 이에 한정되는 것은 아니다. 예컨대, 범프 패드들(73r, 73g, 73b, 73c)의 상면이 불규칙한 면일 수도 있고, 범프 패드들의 일부가 상부 절연층(71) 상에 위치할 수도 있다.
본 실시예에 따르면, 제1 LED 적층(23)은 범프 패드들(73r, 73c)에 전기적으로 연결되고, 제2 LED 적층(33)은 범프 패드들(73g, 73c)에 전기적으로 연결되며, 제3 LED 적층(43)은 범프 패드들(73b, 73c)에 전기적으로 연결된다. 이에 따라, 제1 LED 적층(23), 제2 LED 적층(33) 및 제3 LED 적층(43)의 캐소드들이 공통 범프 패드(73c)에 전기적으로 접속되고, 애노드들이 제1 내지 제3 범프 패드들(73r, 73b, 73g)에 각각 전기적으로 접속한다. 따라서, 제1 내지 제3 LED 적층들(23, 33, 43)은 독립적으로 구동될 수 있다.
이하에서 설명되는 발광 소자(100)의 제조 방법을 통해 발광 소자(100)의 구조에 대해서도 더 상세하게 이해될 것이다. 도 4A, 도 4B 및 도 4C는 본 개시의 일 실시예에 따라 성장 기판들 상에 성장된 제1 내지 제3 LED 적층들을 설명하기 위한 개략적인 단면도들이다.
우선, 도 4A를 참조하면, 제1 기판(21) 상에 제1 도전형 반도체층(23a) 및 제2 도전형 반도체층(23b)을 포함하는 제1 LED 적층(23)이 성장된다. 제1 도전형 반도체층(23a)과 제2 도전형 반도체층(23b) 사이에 활성층(도시하지 않음)이 개재될 수 있다.
제1 기판(21)은 제1 LED 적층(23)을 성장시키기 위해 사용될 수 있는 기판, 예컨대 GaAs 기판일 수 있다. 제1 도전형 반도체층(23a) 및 제2 도전형 반도체층(23b)은 AlGaInAs 계열 또는 AlGaInP 계열의 반도체층으로 형성될 수 있으며, 활성층은 예컨대 AlGaInP 계열의 우물층을 포함할 수 있다. 제1 LED 적층(23)은 예컨대 적색광을 발하도록 AlGaInP의 조성비가 정해질 수 있다.
제2 도전형 반도체층(23b) 상에 제1 투명 전극(25)이 형성될 수 있다. 제1 투명 전극(25)은 앞서 설명한 바와 같이 제1 LED 적층(23)에서 생성된 광, 예컨대 적색광을 투과하는 금속층 또는 도전성 산화물층으로 형성될 수 있다. 예컨대, 제1 투명 전극(25)은 ITO(indium-tin oxide)로 형성될 수 있다.
한편, 제2 기판(31) 상에 제1 도전형 반도체층(33a) 및 제2 도전형 반도체층(33b)을 포함하는 제2 LED 적층(33)이 성장된다. 제1 도전형 반도체층(33a)과 제2 도전형 반도체층(33b) 사이에 활성층(도시하지 않음)이 개재될 수 있다.
제2 기판(31)은 제2 LED 적층(33)을 성장시키기 위해 사용될 수 있는 기판, 예컨대 사파이어 기판, GaN 기판 또는 GaAs 기판일 수 있다. 제1 도전형 반도체층(33a) 및 제2 도전형 반도체층(33b)은 AlGaInAs 계열 또는 AlGaInP 계열의 반도체층, AlGaInN 계열의 반도체층으로 형성될 수 있으며, 활성층은 예컨대 AlGaInP 계열의 우물층 또는 AlGaInN 계열의 우물층을 포함할 수 있다. 제2 LED 적층(33)은 예컨대 녹색광을 발하도록 AlGaInP 또는 AlGaInN의 조성비가 정해질 수 있다.
제2 도전형 반도체층(33b) 상에 제2 투명 전극(35)이 형성될 수 있다. 제2 투명 전극(35)은 앞서 설명한 바와 같이 제1 LED 적층(23)에서 생성된 광, 예컨대 적색광을 투과하는 금속층 또는 도전성 산화물층으로 형성될 수 있다. 특히, 제2 투명 전극(35)은 ZnO로 형성될 수 있다.
한편, 제3 기판(41) 상에 제1 도전형 반도체층(43a) 및 제2 도전형 반도체층(43b)을 포함하는 제3 LED 적층(43)이 성장된다. 제1 도전형 반도체층(43a)과 제2 도전형 반도체층(43b) 사이에 활성층(도시하지 않음)이 개재될 수 있다.
제3 기판(41)은 제3 LED 적층(43)을 성장시키기 위해 사용될 수 있는 기판, 예컨대 사파이어 기판, SiC 기판 또는 GaN 기판일 수 있다. 일 실시예에서, 제3 기판(41)은 평평한 사파이어 기판일 수 있으나, 패터닝된 사파이어 기판일 수도 있다. 제1 도전형 반도체층(43a) 및 제2 도전형 반도체층(43b)은 AlGaInN 계열의 반도체층으로 형성될 수 있으며, 활성층은 예컨대 AlGaInN 계열의 우물층을 포함할 수 있다. 제3 LED 적층(43)은 예컨대 청색광을 발하도록 AlGaInN의 조성비가 정해질 수 있다.
제2 도전형 반도체층(43b) 상에 제3 투명 전극(45)이 형성될 수 있다. 제3 투명 전극(45)은 앞서 설명한 바와 같이 제1 및 제2 LED 적층(23, 33)에서 생성된 광, 예컨대 적색광 및 녹색광을 투과하는 금속층 또는 도전성 산화물층으로 형성될 수 있다. 특히, 제3 투명 전극(45)은 ZnO로 형성될 수 있다.
제1 내지 제3 LED 적층들(23, 33, 43)은 각각 서로 다른 성장 기판들(21, 31, 41) 상에서 성장되며, 따라서, 그 제조 공정 순서는 제한되지 않는다.
이하에서는 성장 기판들(21, 31, 41) 상에 성장된 제1 내지 제3 LED 적층들(23, 33, 43)을 이용하여 발광 소자(100)를 제조하는 방법을 설명한다. 이하에서는 주로 하나의 발광 소자(100) 영역에 대해 도시 및 설명하지만, 당업자라면 성장 기판들(21, 31, 41) 상에 성장된 LED 적층들(23, 33, 43)을 이용하여 동일 제조 공정에서 복수의 발광 소자들(100)이 일괄적으로 제조될 수 있음을 이해할 것이다.
도 5A, 5B, 5C, 5D, 6A, 6B, 6C, 6D, 7A, 7B, 7C, 7D, 8A, 8B, 8C, 8D, 9A, 9B, 9C, 9D, 10A, 10B, 10C, 10D, 11A, 11B, 11C, 11D, 12A, 12B, 12C, 12D, 13A, 13B, 13C 및 13D는 본 개시의 일 실시예에 따른 디스플레이용 발광 소자(100)를 제조하는 방법을 설명하기 위한 개략적인 평면도들 및 단면도들이다. 여기서, 단면도들은 각각 도 3B, 도 3C 및 도 3D의 단면도들에 대응하도록 도시하였다.
우선, 도 5A, 도 5B, 도 5C 및 도 5D를 참조하면, 사진 및 식각 기술을 이용하여 제3 투명 전극(45) 및 제2 도전형 반도체층(43b)을 패터닝하여 제1 도전형 반도체층(43a)을 노출시킨다. 이 공정은 예컨대 메사 식각 공정에 해당된다. 포토 레지스트 패턴을 식각 마스크로 사용하여 수행될 수 있다. 예를 들어, 식각 마스크를 형성한 후, 습식 식각 기술로 제3 투명 전극(45)을 먼저 식각하고, 이어서 동일 식각 마스크를 이용하여 건식 식각 기술로 제2 도전형 반도체층(43b)을 식각할 수 있다. 이에 따라, 제3 투명 전극(45)은 메사 식각 영역으로부터 리세스될 수 있다. 도 5A에는 도면을 간략하게 나타내기 위해 메사의 가장자리를 도시하고 제3 투명 전극(45)의 가장자리를 도시하지 않았다. 그러나 동일한 식각 마스크를 사용하여 제3 투명 전극(45)을 습식식각하므로, 제3 투명 전극(45)의 가장자리가 메사의 가장자리로부터 메사 내측으로 리세스될 것임을 쉽게 이해할 수 있다. 동일한 식각 마스크를 이용하므로, 사진 공정 수가 증가하지 않아 공정 비용을 절약할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 메사 식각 공정을 위한 식각 마스크와 제3 투명 전극(45)을 식각하기 위한 식각 마스크를 각각 사용할 수도 있다.
이어서, n 전극 패드(47a) 및 하부 p 전극 패드(47b)가 각각 제1 도전형 반도체층(43a) 및 제3 투명 전극(45) 상에 형성된다. n 전극 패드(47a)와 하부 p 전극 패드(47b)는 서로 다른 두께로 형성될 수 있다. 특히, n 전극 패드(47a)와 하부 p 전극 패드(47b)의 상면이 동일 높이에 위치할 수 있다.
도 6A, 도 6B, 도 6C 및 도 6D를 참조하면, 도 5A, 도 5B, 도 5C 및 도 5D를 참조하여 설명한 제3 LED 적층(43) 상에 도 4B를 참조하여 설명한 제2 LED 적층(33)이 본딩된다. TBDB(temporary bonding/debonding) 기술을 이용하여 임시 기판에 제2 LED 적층(33)을 본딩하고 제2 기판(31)이 제2 LED 적층(33)으로부터 먼저 제거된다. 제2 기판(31)은 예를 들어 레이저 리프트 오프 기술을 이용하여 제거될 수 있다. 제2 기판(31)이 제거된 후, 제1 도전형 반도체층(33a)의 표면에 거칠어진 면이 형성될 수 있다. 그 후, 임시 기판에 본딩된 제2 LED 적층(33)의 제1 도전형 반도체층(33a)이 제3 LED 적층(43)을 향하도록 배치되어 제3 LED 적층(43)에 본딩될 수 있다. 제2 LED 적층(33)과 제3 LED 적층(43)은 제1 본딩층(49)에 의해 서로 본딩된다. 제2 LED 적층(33)을 본딩한 후, 임시 기판도 레이저 리프트 오프 기술을 이용하여 제거될 수 있다. 이에 따라, 제2 투명 전극(35)이 상면에 배치된 형태로 제2 LED 적층(33)이 제3 LED 적층(43)에 배치될 수 있다.
ITO는 레이저 리프트 오프 기술을 이용하여 제2 기판(31)을 분리할 때, 제2 LED 적층(33)으로부터 박리될 수 있다. 따라서, 레이저 리프트 오프 기술을 이용하여 제2 기판(31)을 제거할 경우, 제2 투명 전극(35)은 접합력이 우수한 ZnO로 형성된 것이 유리하다.
이어서, 제2 투명 전극(35) 및 제2 도전형 반도체층(33b)을 패터닝하여 제1 도전형 반도체층(33a)을 노출시킨다. 제2 투명 전극(35) 및 제2 도전형 반도체층(33b)은 사진 및 식각 기술을 이용하여 패터닝될 수 있다. 이 공정은 앞서 제3 투명 전극(45) 및 제2 도전형 반도체층(43b)을 식각한 메사 식각 공정과 같은 방법으로 습식 식각 및 건식 식각 기술을 이용하여 수행될 수 있다.
예를 들어, 식각 마스크를 형성한 후, 습식 식각 기술로 제2 투명 전극(35)을 먼저 식각하고, 이어서 동일 식각 마스크를 이용하여 건식 식각 기술로 제2 도전형 반도체층(33b)을 식각할 수 있다. 이에 따라, 제2 투명 전극(35)은 메사 식각 영역으로부터 리세스될 수 있다. 도 6A에는 도면을 간략하게 나타내기 위해 메사의 가장자리를 도시하고 제2 투명 전극(35)의 가장자리를 도시하지 않았다. 그러나 동일한 식각 마스크를 사용하여 제2 투명 전극(35)을 습식식각하므로, 제2 투명 전극(35)의 가장자리가 메사의 가장자리로부터 메사 내측으로 리세스될 것임을 쉽게 이해할 수 있다. 동일한 식각 마스크를 이용하므로, 사진 공정 수가 증가하지 않아 공정 비용을 절약할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 메사 식각 공정을 위한 식각 마스크와 제2 투명 전극(35)을 식각하기 위한 식각 마스크를 각각 사용할 수도 있다.
도 6A에 도시된 바와 같이, 제2 LED 적층(33)의 메사 식각 영역은 제3 LED 적층(43)의 메사 식각 영역과 일부 중첩될 수 있다. 예를 들어, 제2 LED 적층(33)의 메사 식각 영역의 일부는 n 전극 패드(47a) 상부에 형성될 수 있다. 또한, 메사 식각 영역의 또 다른 일부는 하부 p 전극 패드(47b) 상부에 위치할 수 있다. 이에 더하여, 제2 LED 적층(33)의 메사 식각 영역의 일부는 제3 LED 적층(43)의 메사 영역 상에 위치할 수 있다.
도 7A, 도 7B, 도 7C 및 도 7D를 참조하면, 제2 LED 적층(33)을 관통하는 관통홀들(33h1, 33h2)이 형성된다. 관통홀들(33h1, 33h2)은 제1 본딩층(49)을 관통하여 n 전극 패드(47a) 및 하부 p 전극 패드(47b)를 노출시킨다. 관통홀들(33h1, 33h2)은 메사 식각 영역 내에 형성될 수 있으며, 따라서, 관통홀들(33h1, 33h2)의 측벽에 단차진 구조가 형성될 수 있다.
하부 p 전극 패드(47b)와 n 전극 패드(47a)의 상면들이 동일 높이에 위치하므로, 관통홀들(33h1, 33h2)을 형성하는 동안 어느 하나의 패드가 먼저 노출되어 손상되는 것을 방지할 수 있다.
도 8A, 도 8B, 도 8C 및 도 8D를 참조하면, 제2 LED 적층(33) 상에 하부 절연층(51)이 형성된다. 하부 절연층(51)은 제2 투명 전극(35)을 덮고, 제2 도전형 반도체층(33b)을 덮는다. 또한, 하부 절연층(51)은 관통홀들(33h1, 33h2)의 측벽을 덮는다. 한편, 하부 절연층(51)은 제2 투명 전극(35), 제1 도전형 반도체층(33a), n 전극 패드(47a) 및 하부 p 전극 패드(47b)를 노출시키는 개구부들(51a)을 갖는다.
이어서, 하부 절연층(51) 상에 하부 공통 커넥터(53c), 하부 p 커넥터(53b) 및 상부 p 전극 패드(53g)가 형성된다. 하부 공통 커넥터(53c), 하부 p 커넥터(53b) 및 상부 p 전극 패드(53g)는 동일 재료로 함께 형성될 수 있다.
상부 p 전극 패드(53b)는 개구부(51a)에 노출된 제2 투명 전극(35) 상에 배치될 수 있다. 하부 p 커넥터(53b)는 개구부(51a)를 통해 노출된 하부 p 전극 패드(47b)에 접속함과 아울러, 하부 절연층(51) 상에 일부가 배치된다. 하부 공통 커넥터(53c)는 개구부들(51a)을 통해 노출된 제1 도전형 반도체층(33a) 및 n 전극 패드(47a)에 접속하며, 하부 절연층(51) 상에 일부가 배치된다.
도 9A, 도 9B, 도 9C 및 도 9D를 참조하면, 도 4A에서 설명된 제1 LED 적층(23)이 제2 LED 적층(33)에 본딩된다. 제2 본딩층(59)을 이용하여 제1 투명 전극(25)이 제2 LED 적층(33)을 향하도록 제1 LED 적층(23)과 제2 LED 적층(33)이 본딩될 수 있다. 이에 따라, 제2 본딩층(59)은 제1 투명 전극(25)에 접함과 아울러, 하부 절연층(51), 하부 p 커넥터(53b), 상부 p 전극 패드(53g) 및 하부 공통 커넥터(53c)에 접하며, 나아가, 상부 p 전극 패드(53b) 주위에 노출된 제2 투명 전극(35)에 접할 수 있다. 제1 기판(21)은 제1 LED 적층(23)으로부터 제거된다. 제1 기판(21)은 예를 들어 식각 기술을 이용하여 제거될 수 있다.
도 10A, 도 10B, 도 10C 및 도 10D를 참조하면, 제1 LED 적층(23)을 관통하는 관통홀들(23h1, 23h2, 23h3, 23h4)이 형성된다. 관통홀(23h1)은 제1 투명 전극(25)을 노출시키며, 관통홀들(23h2, 23h3, 23h4)은 제2 본딩층(59)을 관통하여 각각 상부 p 전극 패드(53g), 하부 p 커넥터(53b) 및 하부 공통 커넥터(53c)를 노출시킨다. 관통홀(23h1)과 관통홀들(23h2, 23h3, 23h4)은 깊이가 서로 다르기 때문에 서로 다른 공정에 의해 형성될 수 있다. 한편, 관통홀들(23h2, 23h3, 23h4)은 깊이가 대체로 동일하기 때문에 동일 공정에서 함께 형성될 수 있다.
관통홀들(23h1, 23h2, 23h3, 23h4))은 제1 LED 적층(23) 전체를 관통하도록 형성될 수 있으며, 따라서, 이들 관통홀들의 측벽은 관통홀들(33h1, 33h2)와 달리 단차 없이 형성될 수 있다.
도 11A, 도 11B, 도 11C 및 도 11D를 참조하면, 아이솔레이션 공정에 의해 발광 소자(100) 영역을 정의하기 위한 분리 홈이 형성된다. 분리 홈은 제1 내지 제3 LED 적층들(23, 33, 43)의 둘레를 따라 제3 기판(41)을 노출시킬 수 있다. 발광 소자 영역들 사이에서 제1 LED 적층(23), 제1 투명 전극(25), 제2 본딩층(59), 하부 절연층(51), 제2 LED 적층(33), 제1 본딩층(49), 제3 LED 적층(43)을 차례로 제거함으로써 분리 홈이 형성될 수 있다. 제2 투명 전극(35) 및 제3 투명 전극(45)은 아이솔레이션 공정을 수행하는 동안 노출되지 않으며, 따라서, 식각 가스에 의해 손상되지 않는다. 제2 및 제3 투명 전극(35, 45)이 ZnO로 형성될 경우, ZnO는 식각 가스에 의해 쉽게 손상될 수 있다. 그러나, 본 개시는 제2 및 제3 투명 전극들(35, 45)을 미리 리세스시킴으로써 이들이 식각 가스에 노출되는 것을 방지할 수 있다.
본 실시예에 있어서, 아이솔레이션 공정을 통해 1 내지 제3 LED 적층들(23, 33, 43)이 차례로 패터닝되는 것으로 설명하지만, 본 개시가 반드시 이것에 한정되는 것은 아니다. 제2 LED 적층(33)을 본딩하기 전에 분리 홈이 형성될 영역에서 제3 LED 적층(43)이 미리 제거될 수도 있으며, 제1 LED 적층(23)을 본딩하기 전에 분리 홈이 형성될 영역에서 제2 LED 적층(33)이 미리 제거될 수도 있다. 이 경우, 제3 LED 적층(43)이 제거된 영역은 제1 본딩층(49)으로 채워질 수 있으며, 제2 LED 적층(33)이 제거된 영역은 제2 본딩층(59)으로 채워질 수 있다. 이에 따라, 아이솔레이션 공정에서 제2 및 제3 LED 적층들(33, 43)은 노출되지 않을 수 있다.
또 다른 실시예에서, 아이솔레이션 공정은 생략될 수 있다. 발광 소자들은 칩 분할 공정에서 서로 분리될 수 있다.
도 12A, 도 12B, 도 12C 및 도 12D를 참조하면, 중간 절연층(61)이 제1 LED 적층(23) 상에 형성된다. 중간 절연층(61)은 분리 홈을 통해 노출된 제1 내지 제3 LED 적층들(23, 33, 43)의 측면들, 제1 및 제2 본딩층들(49, 59)의 측면들, 제1 투명 전극(25)의 측면 및 하부 절연층(51)의 측면을 덮을 수 있으며, 기판(41)의 상면을 덮을 수 있다.
중간 절연층(61)은 또한 관통홀들(23h1, 23h2, 23h3, 23h4)의 측벽들을 덮을 수 있다. 다만, 중간 절연층(61)은 관통홀들(23h1, 23h2, 23h3, 23h4)의 바닥을 노출시키는 개구부들(61a) 및 제2 LED 적층(23)의 제1 도전형 반도체층(23a)을 노출시키는 개구부(61b)를 갖도록 패터닝된다. 개구부들(61a)은 관통홀들(23h1, 23h2, 23h3, 23h4) 내에서, 제1 투명 전극(25), 상부 p 전극 패드(53g), 하부 p 커넥터(53b) 및 하부 공통 커넥터(53c)를 노출시킨다.
중간 절연층(61) 상에 제1 내지 제3 상부 커넥터들(63r, 63g, 63b) 및 상부 공통 커넥터(63c)가 형성된다. 제1 상부 커넥터(63r)는 제1 투명 전극(25)에 접속되며, 제2 상부 커넥터(63g)는 상부 p 전극 패드(53g)에 접속되고, 제3 상부 커넥터(63b)는 하부 P 커넥터(53b)에 접속될 수 있다. 한편, 상부 공통 커넥터(63c)는 하부 공통 커넥터(53c)에 접속될 수 있다.
도 13A, 도 13B, 도 13C 및 도 13D를 참조하면, 중간 절연층(61) 및 커넥터들(63r, 63g, 63b, 63c)을 덮는 상부 절연층(71)이 형성된다. 상부 절연층(71)은 제1 내지 제3 LED 적층들(23, 33, 43)의 측면들 및 기판(41) 상에서도 중간 절연층(61)을 덮을 수 있다. 다만, 상부 절연층(71)은 제1 내지 제3 상부 커넥터들(63r, 63g, 63b) 및 상부 공통 커넥터(63c)를 노출시키는 개구부들(71a)을 갖도록 패터닝될 수 있다.
이어서, 상기 개구부들(71a) 내에 각각 범프 패드들(73r, 73g, 73b, 73c)이 형성된다. 제1 범프 패드(73r)는 제1 상부 커넥터(63r) 상에 배치되고, 제2 범프 패드(73g)는 제2 상부 커넥터(63g) 상에 배치되며, 제3 범프 패드(73b)는 제3 상부 커넥터(63b) 상에 배치된다. 공통 범프 패드(73c)는 상부 공통 커넥터(63c) 상에 배치된다.
이어서, 기판(41)을 분할함으로써 개별 발광 소자(100)가 형성되며, 이러한 개별 발광 소자(100)가 회로 기판(101) 상에 본딩된다. 회로기판(101)에 본딩된 발광 소자(100)의 개략적인 단면도가 도 14에 도시되어 있다.
도 14는 단일의 발광 소자(100)가 회로 기판(101) 상에 배치된 것을 도시하지만, 회로 기판(101) 상에는 복수의 발광 소자들(100)이 실장된다. 각각의 발광소자들(100)은 청색광, 녹색광 및 적색광을 방출할 수 있는 하나의 픽셀을 구성하며, 회로 기판(101) 상에 복수의 픽셀들이 정렬되어 디스플레이 패널이 제공된다.
한편, 발광 소자(100)는 블랙 재료 필름(100)으로 덮일 수 있다. 블랙 재료 필름(100)은 발광 소자(100)들 간의 광 간섭을 방지하기 위해 사용될 수 있다. 발광 소자(100) 상의 블랙 재료 필름(100)의 두께는 발광 소자(100) 측면 상의 블랙 재료 필름(100)의 두께보다 얇으며, 따라서, 발광 소자(100)의 상부 방향으로 광이 방출될 수 있으며, 측면으로 진행하는 광은 블랙 재료 필름(100)에 흡수된다.
한편, 기판(41) 상에는 복수의 발광 소자들(100)이 형성될 수 있으며, 이들 발광 소자들(100)은 하나씩 회로 기판(101)으로 전사되는 것이 아니라 집단으로 회로 기판(101) 상에 전사될 수 있다. 복수의 발광 소자들(100)이 형성된 기판(41)을 일반적으로 웨이퍼로 명명한다. 따라서, 웨이퍼는 기판(41), 기판(41)에 중첩되어 배치된 제1 내지 제3 LED 적층들 및 각 발광 소자 영역에 형성된 범프 패드들을 포함한다. 도 15a 내지 도 15i는 웨이퍼 상의 복수의 발광 소자(100)를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다. 여기서는 기판(41) 상에 형성된 발광 소자들(100)을 집단으로 회로 기판(101)으로 전사하는 방법이 설명된다.
도 15a를 참조하면, 발광 소자 제조 방법을 통해 설명한 바와 같이, 도 13A, 도 13B, 도 13C 및 도 13D의 공정이 완료되면, 단일 기판(41) 상에 복수의 발광 소자들(100)이 형성된 웨이퍼가 제공된다. 여기서는 설명의 편의를 위해 10개의 발광 소자 영역을 나타내고 있지만, 하나의 기판(41) 상에는 더 많은 발광 소자 영역이 포함될 수 있다. 나아가, 기판(41)은 씨닝(thinning) 공정을 거쳐 제3 LED 적층(43)을 성장할 때보다 더 얇아질 수 있다.
그 후, 레이저 스크라이빙을 통해 기판(41)에 스크라이빙 라인들이 형성된다. 스크라이빙 라인은 기판(41) 상면 측에 형성될 수도 있고, 기판(41) 하면에 형성될 수도 있다. 스크라이빙 라인들에 의해 발광 소자(100) 영역이 정의된다.
도 15b를 참조하면, 브레이킹 공정에 의해 스크라이빙 라인들을 따라 발광 소자들(100)이 분할된다. 레이저 스크라이빙에 의해 스크라이빙 홈들이 형성된 기판(41)을 블레이드를 이용하여 브레이킹할 수 있다. 스크라이빙 홈들이 형성된 기판(41)은 브레이킹용 테이프(121)에 부착된 상태에서 블레이드가 기판(41)을 충격하거나 압력을 가함으로써 스크라이빙 홈을 따라 크랙킹이 진행되어 브레이킹이 수행될 수 있다. 이에 따라, 스크라이빙 라인들을 따라 개별 발광 소자들(100)이 칩 단위로 분할된다.
종래에는 브레이킹이 끝난 후, 브레이킹용 테이프를 확장하여 발광 소자들(100)을 멀리 떨어뜨리는 과정을 거쳤으나, 본 실예에서, 확장 공정은 생략된다.
도 15c를 참조하면, 브레이킹이 완료된 발광 소자들(100)을 이들의 위치 관계를 유지하면서 임시 기판(131) 상에 전사한다. 임시 기판(131)은 상면에 전사용 테이프를 포함할 수 있다. 임시 기판(131)은 기판(41)과 범프 패드의 상하 방향을 변경하기 위해 사용된다. 즉, 임시 기판(131)에 전사함에 따라, 발광 소자들(100)의 범프 패드들이 임시 기판(131)을 향하도록 전사용 테이프 상에 발광 소자들(100)이 부착된다.
도 15d을 참조하면, 임시 기판(131) 상에 부착된 발광 소자들(100)의 위치 관계를 유지하면서 발광 소자들(100)을 지지 기판(141) 상에 전사한다. 지지 기판(141) 상에는 전사용 테이프(143)가 배치되어 있으며, 따라서, 기판(41)이 전사용 테이프(143)에 부착되고 범프 패드들은 전사용 테이프(143)로부터 멀리 떨어지도록 배치된다.
본 실시예에서, 전사용 테이프(143)는 온도에 따라 접착력이 다른 특성을 가질 수 있다. 예를 들어, 온도가 낮을수록 접착력이 크고 온도가 높을수록 접착력이 낮을 수 있다. 특히, 범프 패드들은 열을 가해 회로 기판에 본딩될 수 있는데, 본딩 온도에서 전사용 테이프(143)의 접착력은 상온에서의 접착력보다 상대적으로 낮다.
전사용 테이프(143)는 예를 들어 아크릴 또는 실리콘계 접착제를 포함하는 테이프일 수 있으나, 이에 한정되는 것은 아니다. 전사용 테이프(143)는 본딩 온도에서 일정 정도의 접착력을 유지할 수 있는 내열성을 갖는다.
도 15e를 참조하면, 상면에 패드들을 갖는 회로 기판(101)이 제공된다. 패드들은 디스플레이를 위한 픽셀들의 정렬 위치에 대응하도록 회로 기판(101) 상에 배열된다. 일반적으로 기판(41) 상에 정렬된 발광 소자들(100)의 간격은, 도시된 바와 같이, 회로 기판(101) 내의 픽셀들의 간격에 비해 더 조밀하다.
도 15f를 참조하면, 발광 소자들(100)의 범프 패드들을 회로 기판(101) 상의 패드들에 본딩한다. 발광 소자들(100)의 범프 패드들이 회로 기판(101) 상의 패드들에 접하도록 지지 기판(141)과 회로 기판(101)이 밀착된다. 이어서, 지지 기판(141)을 회로 기판(101)에 대해 가압하면서 범프 패드들과 패드들에 열을 가함으로써 범프 패드들과 패드들이 서로 본딩될 수 있다. 일 예로, 지지 기판(141)을 홀딩하는 헤더부와 회로기판(101)을 로딩한 로딩부를 가열으로써 범프 패드들과 패드들로 열이 전달될 수 있으며, 이에 따라, 범프 패드들과 패드들에 열이 가해져 본딩될 수 있다. 범프 패드들과 패드들은 예컨대, In, Pb, AuSn 또는 CuSn 본딩을 이용하여 본딩될 수 있다. In 본딩은 대체로 약 150 내지 200℃ 범위 내에서, AuSn은 약 300℃에서, CuSn은 200 내지 250℃ 범위 내에서 본딩될 수 있다. 한편, 픽셀 영역 사이에 위치하는 발광 소자들(100)은 본딩될 패드가 없기 때문에 회로 기판(101)으로부터 떨어진 상태를 유지한다.
열을 가하는 동안, 범프 패드들과 패드들 사이의 금속들에 의해 금속 본딩이 형성된다. 본딩에 충분한 시간이 경과하면 본딩 온도에서 금속 본딩이 완성되며, 범프 패드들과 회로 기판(101) 상의 패드들 사이의 접합력이 증가한다.
도 15g를 참조하면, 패드들에 본딩된 발광 소자들(100)을 지지 기판(141) 및 전사용 테이프(143)로부터 분리함으로써 발광 소자들(100)이 회로 기판(101)으로 전사된다. 이에 따라, 회로 기판(101) 상에 발광 소자들(100)이 정렬된 디스플레이 패널이 제공된다.
일 실시예에서, 발광 소자들(100)은 본딩 온도에서 전사용 테이프(143)로부터 분리될 수 있다. 이 경우, 본딩 온도에서 전사용 테이프(143)와 발광 소자(100) 사이의 접착력은 범프 패드들과 패드들 사이의 접착력보다 작으며, 따라서, 패드들에 본딩된 발광 소자들(100)이 회로 기판(101) 상으로 전사된다.
다른 실시예에서, 본딩온도에서 본딩이 완료된 후, 본딩 물질이 냉각될 수 있는데, 상온보다 높지만 본딩 온도에 비해 낮은 중간 온도로 냉각될 수 있다. 발광 소자들(100)은 이 중간 온도에서 전사용 테이프(143)로부터 분리되어 회로 기판(101) 상에 전사될 수 있다. 전사용 테이프(143)는 상온에 비해 상기 중간 온도에서 상대적으로 낮은 접착력을 갖는다. 특히, 상기 중간 온도에서 전사용 테이프(143)와 발광 소자(100)의 접착력은 범프 패드들과 패드들 사이의 접착력보다 작을 수 있으며, 따라서, 중간 온도에서 전사용 테이프(143)로부터 회로 기판(101)으로 쉽게 전사될 수 있다.
한편, 전사용 테이프(143)는 상온으로 냉각되면 접착력이 증가하며, 따라서, 지지 기판(141)에 잔류하는 발광 소자들(100)을 안정하게 유지할 수 있다.
본 실시예에 따르면, 레이저 스크라이빙 및 브레이킹 공정을 거쳐 개별 칩으로 분리된 발광 소자들(100)을 위치 관계를 유지하면서 전사용 테이프에 전사하기 때문에, 종래와 같은 재배열 공정을 필요로 하지 않으며, 이에 따라, 공정 시간을 단축할 수 있다.
더욱이, 제1 내지 제3 LED 적층들(23, 33, 43)이 서로 중첩된 발광 소자(100)를 전사하기 때문에, 서브 픽셀별로 발광 소자를 실장할 필요 없이 각 픽셀에 단지 하나의 발광 소자(100)만을 실장하여 디스플레이 장치를 제공할 수 있어 실장 공정 시간을 더욱 단축할 수 있다.
이어서, 도 15h를 참조하면, 블랙 재료 필름(110)이 회로 기판(101) 상의 발광 소자들(100)을 덮는다. 블랙 재료 필름(110)은 발광 소자들(100) 상에 진공 라미네이션(vacuum lamination) 공정을 통해 부착될 수 있으며, 이에 따라, 블랙 재료 필름(110)이 발광 소자들(100) 및 회로 기판(101)에 밀착된다.
도 15i를 참조하면, 블랙 재료 필름(110)이 발광 소자들(100)에 밀착된 후, 발광 소자들(100) 상의 블랙 재료 필름(110)을 롤링을 이용하여 평평하게 한다. 이에 따라, 발광 소자들(100) 상의 블랙 재료 필름(110)의 두께를 얇게 할 수 있으며, 발광 소자들(100) 사이의 영역을 블랙 재료로 채울 수 있다.
이에 따라, 디스플레이 패널이 완성되며, 완성된 디스플레이 패널은 도 1을 참조하여 설명한 바와 같은 다양한 디스플레이 장치에 실장될 수 있다.
도 16a 및 도 16b는 본 개시의 또 다른 실시예에 따른 발광 소자를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 16a를 참조하면, 본 실시예는 앞서 도 15a 내지 도 15i를 참조하여 설명한 전사 방법과 대체로 유사하지만, 블레이드를 이용한 브레이킹 공정이 생략된 것에 차이가 있다.
즉, 본 실시예에서, 브레이킹은 레이저 스크라이빙에 의해 수행될 수 있다. 도 15a에서 레이저 스크라이빙은 기판(41)의 상면 또는 하면에 스크라이빙 홈을 형성하는 것이지만, 본 실시예에서, 레이저 스크라이빙은 기판(41)을 관통하여 형성된다. 이러한 레이저 스크라이빙은 도 15a를 참조하여 설명한 레이저를 이용하여 기판(41)을 분할함으로써 수행될 수도 있으며, 스텔스 레이저를 이용하여 기판(41) 내부에 레이저를 조사함으로써 수행될 수도 있다.
또한, 레이저 스크라이빙에 의해 발광 소자들(100)이 분리되기 때문에 테이프(121)에 부착된 상태에서 스크라이빙 공정이 수행된다. 이때, 범프 패드들이 테이프(121)를 향하도록 배치되고 기판(41)이 상면에 배치된 상태에서 레이저 스크라이빙이 수행될 수 있다.
도 16b를 참조하면, 레이저 스크라이빙에 의해 개별 칩으로 분할된 발광 소자들(100)은 그 위치관계가 유지되면서 지지 기판(141) 상의 전사용 테이프(143)로 전사된다. 따라서, 본 실시예에서는 임시 기판(도 15c의 131)으로 전사하는 과정을 생략할 수 있다.
이어서, 도 15e 내지 도 15i를 참조하여 설명한 바와 같이, 발광 소자들(100)이 회로 기판(101)으로 전사될 수 있다.
도 17a 및 도 17b는 본 개시의 또 다른 실시예에 따른 발광 소자를 회로 기판에 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
앞의 실시예들에서, 기판(41) 상에 형성된 제1 내지 제3 LED 적층들(23, 33, 43)은 아이솔레이션 공정에 의해 분리 홈을 형성함으로써 발광 소자 영역으로 미리 분리된 후 레이저 스크라이빙 공정이 수행되는 것으로 설명하였지만, 아이솔레이션 공정은 생략될 수 있으며, 스크라이빙 및 브레이킹에 의해 발광 소자 영역이 형성될 수도 있다. 도 17a 및 도 17b는 아이솔레이션 공정을 거치지 않고 형성된 웨이퍼로부터 회로 기판(101)으로 발광 소자(200)를 전사하는 방법을 설명하기 위한 도면들이다.
도 17a를 참조하면, 아이솔레이션 공정을 거치지 않은 것을 제외하면, 앞서 설명한 발광 소자(100) 제조 방법에서 설명한 바와 같은 공정을 거쳐 기판(41) 상에 제1 내지 제3 LED 적층들(23, 33, 43)이 중첩된 웨이퍼가 제공된다. 기판(41) 상에는 복수의 발광 소자들(200)이 형성되며, 각 발광 소자에 대응하여 범프 패드들이 배치된다.
이어서, 웨이퍼에 레이저 스크라이빙에 의해 스크라이빙 홈이 형성된다. 스크라이빙 홈은 제1 내지 제3 LED 적층들(23, 33, 43)의 적어도 일부를 관통하여 형성될 수 있으며, 또한, 기판(41)의 상면 일부에 형성될 수도 있다.
도 17b를 참조하여, 스크라빙 홈들이 형성된 후, 기판(41)이 브레이킹용 테이프(121)에 부착되고, 도 15b를 참조하여 설명한 바와 같이, 블레이드를 이용하여 브레이킹이 수행된다. 이어서, 도 15c 내지 도 15i를 참조하여 설명한 바와 같은 공정을 거쳐 발광 소자들(200)이 회로 기판(101) 상으로 전사될 수 있다.
본 실시예에서는 레이저 스크라이빙 및 브레이킹 공정을 모두 거치는 실시예에 대해 설명하지만, 도 16a 및 도 16b를 참조하여 설명한 바와 같이, 레이저 스크라이빙에 의해 발광 소자들(200)이 분리될 수 있으며, 따라서, 브레이킹 공정은 생략될 수도 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 기판, 상기 기판 상에 배치된 반도체층들, 및 상기 반도체층들 상부에 배치되며, 복수의 발광 소자 영역들에 정렬된 범프 패드들을 갖는 웨이퍼를 준비하고,
    상기 웨이퍼를 복수의 발광 소자들로 분할하되, 상기 발광 소자들은 서로 접하는 위치 관계를 유지하고,
    상기 발광 소자들의 위치 관계를 유지하면서 상기 기판 측이 전사용 테이프를 향하도록 상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하고,
    패드들이 정렬된 회로 기판을 준비하고,
    상기 복수의 발광 소자들 중 일부의 발광 소자들 상의 범프 패드들이 상기 회로 기판 상의 패드들에 접하도록 상기 지지 기판과 상기 회로 기판을 밀착시키고,
    상기 범프 패드들과 패드들에 열을 가하여 상기 일부의 발광 소자들을 상기 패드들에 본딩하고,
    상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것을 포함하는 발광 소자 전사 방법.
  2. 청구항 1에 있어서,
    상기 웨이퍼를 복수의 발광 소자들로 분할하는 것은,
    레이저 스크라이빙을 통해 상기 웨이퍼에 스크라이빙 홈들을 형성하고,
    브레이킹용 테이프 상에서 상기 스크라이빙 홈들을 따라 웨이퍼를 분할하는 것을 포함하는 발광 소자 전사 방법.
  3. 청구항 2에 있어서,
    상기 발광 소자들을 지지 기판 상의 전사용 테이프에 부착하는 것은,
    상기 브레이킹용 테이프 상에 부착된 발광 소자들을 위치 관계를 유지하면서 임시 기판 상으로 전사하고,
    상기 임시 기판 상에 전사된 발광 소자들을 상기 전사용 테이프로 전사하는 것을 포함하는 발광 소자 전사 방법.
  4. 청구항 1에 있어서,
    상기 웨이퍼를 복수의 발광 소자들로 분할하는 것은 브레이킹 공정을 거치지 않고 레이저를 이용하여 수행되는 발광 소자 전사 방법.
  5. 청구항 1에 있어서,
    상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것은 상온보다 높은 온도에서 수행되는 발광 소자 전사 방법.
  6. 청구항 5에 있어서,
    상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리하는 것은 상기 범프 패드들과 상기 패드들을 본딩하는 본딩 온도에서 수행되는 발광 소자 전사 방법.
  7. 청구항 5에 있어서,
    상기 전사용 테이프로부터 상기 패드들에 본딩된 발광 소자들을 분리할 때, 상기 전사용 테이프와 발광 소자 사이의 접착력은 상기 범프 패드들과 상기 패드들의 접착력보다 작은 발광 소자 전사 방법.
  8. 청구항 7에 있어서,
    상기 전사용 테이프는 상온에서보다 상기 범프 패드들과 패드들을 본딩하는 본딩 온도에서 더 작은 접착력을 갖는 발광 소자 전사 방법.
  9. 청구항 1에 있어서,
    상기 회로 기판 상에 전사되는 발광 소자들 사이의 간격은 적어도 하나의 발광 소자의 폭보다 큰 발광 소자 전사 방법.
  10. 상기 회로 기판 상에 전사되는 발광 소자들 사이의 간격은 일정한 발광 소자 전사 방법.
  11. 청구항 1에 있어서,
    상기 반도체층들은 제1 LED 적층의 반도체층들, 제2 LED 적층의 반도체층들 및 제3 LED 적층의 반도체층들을 포함하며,
    상기 제1 내지 제3 LED 적층들은 서로 중첩하는 발광 소자 전사 방법.
  12. 청구항 11에 있어서,
    상기 제1 LED 적층과 제3 LED 적층 사이에 상기 제3 LED 적층이 배치되며,
    상기 제3 LED 적층은 상기 제1 LED 적층보다 상기 기판에 더 가깝게 배치되고,
    상기 제1 내지 제3 LED 적층들은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 범프 패드들은 제1 내지 제3 범프 패드들과 공통 범프 패드들을 포함하고,
    상기 공통 범프 패드는 상기 제1 내지 제3 LED 적층들에 공통으로 전기적으로 접속되고,
    상기 제1 내지 제3 범프 패드들은 각각 상기 제1 내지 제3 LED 적층들에 전기적으로 접속된 발광 소자 전사 방법.
  13. 청구항 12에 있어서,
    상기 범프 패드들은 상기 제1 LED 적층 상에 위치하는 발광 소자 전사 방법.
  14. 청구항 12에 있어서,
    상기 제1, 제2 및 제3 LED 적층들은 각각 적색광, 녹색광 및 청색광을 발하는 발광 소자 전사 방법.
  15. 청구항 12에 있어서,
    상기 발광 소자는,
    상기 제1 LED 적층과 상기 제2 LED 적층 사이에 개재되며, 상기 제1 LED 적층의 하면에 오믹 콘택하는 제1 투명 전극;
    상기 제1 LED 적층과 상기 제2 LED 적층 사이에 개재되며, 상기 제2 LED 적층의 상면에 오믹 콘택하는 제2 투명 전극;
    상기 제2 LED 적층과 상기 제3 LED 적층 사이에 개재되며, 상기 제3 LED 적층의 상면에 오믹 콘택하는 제3 투명 전극;
    상기 제3 LED 적층의 제1 도전형 반도체층 상에 배치된 n 전극 패드; 및
    상기 제3 투명 전극 상에 배치된 하부 p 전극 패드를 더 포함하고,
    상기 n 전극 패드의 상면은 상기 하부 p 전극 패드의 상면과 동일 높이에 위치하는 발광 소자 전사 방법.
  16. 청구항 15에 있어서,
    상기 제1 내지 제3 투명 전극들은 각각 제2 도전형 반도체층에 콘택하며,
    상기 제1 내지 3 투명 전극 중 적어도 하나의 투명 전극은 상기 제1 내지 3 LED 적층의 제2 도전형 반도체층의 가장자리로부터 리세스된 발광 소자 전사 방법.
  17. 청구항 15에 있어서,
    상기 공통 범프 패드는 상기 제1 내지 제3 LED 적층들의 제1 도전형 반도체층들에 공통으로 전기적으로 접속되고,
    상기 제1 내지 제3 범프 패드들은 각각 제1 내지 제3 LED 적층들의 제2 도전형 반도체층들에 전기적으로 접속된 발광 소자 전사 방법.
  18. 청구항 12에 있어서,
    상기 발광 소자는,
    상기 제2 LED 적층과 제3 LED 적층 사이에 개재된 제1 본딩층; 및
    상기 제1 LED 적층과 제2 LED 적층 사이에 개재된 제2 본딩층을 더 포함하는 발광 소자 전사 방법.
  19. 상면에 패드들을 갖는 회로 기판; 및
    상기 회로 기판 상에 정렬된 복수의 발광 소자들을 포함하되,
    상기 발광 소자들은 각각
    제1 LED 적층;
    상기 제1 LED 적층 상에 위치하는 제2 LED 적층;
    상기 제2 LED 적층 상에 위치하는 제3 LED 적층;
    상기 제3 LED 적층 상에 위치하는 기판;
    상기 제1 LED 적층과 상기 회로 기판 사이에 위치하는 범프 패드들을 포함하고,
    상기 범프 패드들은 상기 패드들에 본딩되되,
    상기 범프 패드들과 상기 패드들은 In, Pb, AuSn 또는 CuSn으로 본딩된 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 기판은 상기 제3 LED 적층의 성장 기판인 디스플레이 장치.
KR1020217020416A 2019-02-14 2020-02-13 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 KR20210116456A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962805545P 2019-02-14 2019-02-14
US62/805,545 2019-02-14
US16/788,605 US11387383B2 (en) 2019-02-14 2020-02-12 Method of transferring light emitting device for display and display apparatus
US16/788,605 2020-02-12
PCT/KR2020/002006 WO2020166985A1 (ko) 2019-02-14 2020-02-13 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210116456A true KR20210116456A (ko) 2021-09-27

Family

ID=72042279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020416A KR20210116456A (ko) 2019-02-14 2020-02-13 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치

Country Status (7)

Country Link
US (2) US11387383B2 (ko)
EP (1) EP3926680B1 (ko)
JP (1) JP2022520755A (ko)
KR (1) KR20210116456A (ko)
CN (1) CN113424315A (ko)
BR (1) BR112021016015A2 (ko)
WO (1) WO2020166985A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11437353B2 (en) * 2019-11-15 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
KR20220100870A (ko) * 2019-11-15 2022-07-18 서울바이오시스 주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
US12040344B2 (en) * 2020-05-28 2024-07-16 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same
KR20230104947A (ko) * 2020-11-16 2023-07-11 이노베이션 세미컨덕터 모놀리식 반도체 led 디스플레이 시스템 및 그 방법
CN114554729B (zh) * 2020-11-27 2024-07-05 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
US12066642B2 (en) * 2021-04-28 2024-08-20 Boe Technology Group Co., Ltd. Light field display apparatus and display method thereof
CN116741762B (zh) * 2023-08-16 2023-11-24 江西兆驰半导体有限公司 一种堆叠式全彩Micro-LED芯片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP4745073B2 (ja) 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
CN100499189C (zh) * 2006-09-05 2009-06-10 武汉迪源光电科技有限公司 纯金Au的合金键合LED倒装芯片的制备方法
JP5710098B2 (ja) 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
JP5414462B2 (ja) 2009-10-30 2014-02-12 シチズン電子株式会社 半導体素子の製造方法
JP2015011760A (ja) * 2013-06-26 2015-01-19 旭化成イーマテリアルズ株式会社 半導体発光素子用積層体及びその製造方法並びに半導体発光素子
JP2015012244A (ja) 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6625854B2 (ja) * 2015-10-06 2019-12-25 株式会社ディスコ 光デバイスウエーハの加工方法
EP3262694B1 (en) * 2015-10-20 2019-08-21 Goertek. Inc Method for transferring micro-leds and method for manufacturing micro-led device
KR101876008B1 (ko) 2015-12-31 2018-07-09 한국광기술원 Ｌｅｄ 구조체 및 이의 전사방법
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
WO2018101616A1 (ko) * 2016-11-30 2018-06-07 서울바이오시스주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180106720A (ko) * 2017-03-21 2018-10-01 서울바이오시스 주식회사 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
US10096740B1 (en) * 2017-05-23 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing color micro light-emitting diode array substrate

Also Published As

Publication number Publication date
US20220352413A1 (en) 2022-11-03
EP3926680C0 (en) 2023-10-25
CN113424315A (zh) 2021-09-21
EP3926680A1 (en) 2021-12-22
BR112021016015A2 (pt) 2021-10-05
EP3926680A4 (en) 2022-11-09
JP2022520755A (ja) 2022-04-01
US20200266318A1 (en) 2020-08-20
WO2020166985A1 (ko) 2020-08-20
US11387383B2 (en) 2022-07-12
EP3926680B1 (en) 2023-10-25

Similar Documents

Publication Publication Date Title
KR20210116456A (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
CN109390437B (zh) 微型发光二极管装置及其制作方法
JP7542544B2 (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
US10658423B2 (en) Method of manufacturing light emitting device
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US10381400B2 (en) Method of manufacturing light emitting device
US20240282803A1 (en) Light emitting device for display and display apparatus having the same
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
US12046587B2 (en) Light emitting device for display and display apparatus having the same
CN211088274U (zh) 显示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US20210151421A1 (en) Light emitting device for display and display apparatus having the same