WO2018101616A1 - 복수의 발광셀들을 가지는 발광 다이오드 - Google Patents

복수의 발광셀들을 가지는 발광 다이오드 Download PDF

Info

Publication number
WO2018101616A1
WO2018101616A1 PCT/KR2017/012294 KR2017012294W WO2018101616A1 WO 2018101616 A1 WO2018101616 A1 WO 2018101616A1 KR 2017012294 W KR2017012294 W KR 2017012294W WO 2018101616 A1 WO2018101616 A1 WO 2018101616A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
insulating layer
semiconductor layer
type semiconductor
Prior art date
Application number
PCT/KR2017/012294
Other languages
English (en)
French (fr)
Inventor
오세희
김현아
김종규
채종현
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170141407A external-priority patent/KR102550007B1/ko
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to CN201911345515.4A priority Critical patent/CN111048546B/zh
Priority to DE112017006062.1T priority patent/DE112017006062T5/de
Priority to CN201780074372.0A priority patent/CN110036483B/zh
Priority to CN201911345709.4A priority patent/CN111048547B/zh
Priority to CN201911343945.2A priority patent/CN111048545B/zh
Priority to CN201911344477.0A priority patent/CN111120962B/zh
Publication of WO2018101616A1 publication Critical patent/WO2018101616A1/ko
Priority to US16/424,178 priority patent/US11183620B2/en
Priority to US17/516,265 priority patent/US20220052244A1/en
Priority to US17/526,072 priority patent/US20220158056A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • connection portions used for serially connecting the plurality of light emitting cells are susceptible to disconnection due to the influence due to the morphology on the substrate formed by the light emitting cells, and reliability such as moisture penetration from the outside and damage to the connection portion The problem is likely to occur.
  • the at least one floating reflective layer may include a floating reflective layer disposed along an edge of the substrate and covering the first conductivity type semiconductor layer of at least one light emitting cell. Furthermore, the floating reflective layer disposed along the edge of the substrate may surround three sides of any one of the light emitting cells.
  • the openings of the lower insulating layer and the upper insulating layer, which expose the second pad metal layer, may be spaced apart from each other so as not to overlap each other. Accordingly, when the first and second bump pads are mounted on a submount, a printed circuit board, or the like using solder, it is possible to effectively prevent the solder from diffusing into the ohmic reflective layer.
  • the potential difference between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer of each light emitting cell and the bump pad overlapping the corresponding light emitting cell among the first and second bump pads may be 4 Vf or less.
  • Vf is a value obtained by dividing a forward voltage applied between the first bump pad and the second bump pad by the number of light emitting cells.
  • the lower insulating layer may include a distributed Bragg reflector.
  • the lower insulating layer includes a distributed Bragg reflector, it is vulnerable to water penetrating from the outside. However, since the lower insulating layer is spaced away from the edge of the upper insulating layer as in the present embodiment, damage to the lower insulating layer can be prevented.
  • the ohmic reflective layer includes a transparent ohmic contact layer; A transparent insulation layer covering the ohmic contact layer and having openings exposing the ohmic contact layer; And a metal reflective layer positioned on the transparent insulating layer and connected to the ohmic contact layer through the openings.
  • the plurality of light emitting cells C1 to C7 are arranged on the substrate 21 so as to be spaced apart from each other. Although seven light emitting cells (C1 to C7) are shown in this embodiment, the number of light emitting cells can be adjusted.
  • the second opening 33b is located above the OMR reflective layer 31 to expose the OMR reflective layer 31.
  • the position and shape of the second openings 33b may be variously modified for arranging the light emitting cells C1 to C7 and for electrical connection. 1, one second opening 33b is disposed on each light emitting cell, but a plurality of second openings 33b may be disposed on each light emitting cell.
  • an ohmic reflective layer 31 is formed on the light emitting cells C1 to C7.
  • the ohmic reflective layer 31 may be formed using, for example, a lift-off technique.
  • the ohmic reflective layer 31 may be formed as a single layer or a multilayer, and may include, for example, an ohmic layer and a reflective layer. These layers may be formed, for example, using an electron-beam evaporation method.
  • a preliminary insulating layer (not shown) having an opening in an area where the OMR reflective layer 31 is to be formed may be formed before the OMR reflective layer 31 is formed.
  • the ohmic reflective layer 31 is formed after the light emitting cells C1 to C7 are formed, but the present invention is not limited thereto.
  • the ohmic reflective layer 31 may be formed first, the light emitting cells C1 to C7 may be formed, and a metal layer for the ohmic reflective layer 31 may be deposited on the semiconductor stack 30, The metal layer and the semiconductor lamination layer 30 may be patterned together to form the ohmic reflective layer 31 and the light emitting cells C1 to C7 together.
  • the first pad metal layer 35a, the second pad metal layer 35b, and the connection portions 35ab may be formed of the same material together in the same process.
  • the first pad metal layer 35a, the second pad metal layer 35b, and the connection portions 35ab may include Ti, Cr, Ni, or the like as an adhesive layer, and may include Al as a metal reflective layer.
  • the first pad metal layer 35a, the second pad metal layer 35b, and the connection portions 35ab may include a diffusion preventing layer for preventing diffusion of a metal element such as Sn and an oxidation preventing layer for preventing oxidation of the diffusion preventing layer.
  • the diffusion preventing layer for example, Cr, Ti, Ni, Mo, TiW or W may be used.
  • Au may be used.
  • FIG. 12A and 12B are schematic plan views illustrating a light emitting diode according to another embodiment of the present invention.
  • FIG. 12B is a simplified view of the view of FIG. 12a to clearly show the first pad metal layer 35a, the second pad metal layer 35b, the floating metal layer 35c, and the connections 35ab.
  • the second pad metal layer 35b is surrounded by the connecting portion 35ab.
  • the second pad metal layer 35b is disposed outside the connecting portion 35ab have.
  • the second pad metal layer 35b may be surrounded by the connection portion 35ab or may be disposed outside the connection portion 35ab.
  • FIG. 28 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
  • the first bump pad 39a is disposed over the second light emitting cell C2 and the third light emitting cell C3, and the second bump pad 39b is disposed over the first light emitting cell C1 and the third light emitting cell C3. 2 light emitting cells C2.
  • Substrate 4020 is fixed by support rack 4060 and is spaced apart on lamp body 4070.
  • the substrate 4020 is not limited as long as it can support the light emitting element 4010, and may be a substrate having a conductive pattern such as a printed circuit board.
  • the light emitting element 4010 is located on the substrate 4020 and can be supported and fixed by the substrate 4020.
  • the light emitting device 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020.
  • the light emitting device 4010 may include at least one light emitting diode according to the embodiments of the present invention described above.

Abstract

복수의 발광셀들을 가지는 발광 다이오드가 제공된다. 일 실시예에 따른 발광 다이오드는, 오믹 반사층을 덮는 하부 절연층, 하부 절연층 상에 배치되어 발광셀들을 연결하는 연결부들 및 상기 연결부들과 하부 절연층을 덮는 상부 절연층을 포함하는데, 하부 절연층의 가장자리가 발광셀의 가장자리보다 상부 절연층의 가장자리로부터 더 멀리 이격된다. 이에 따라, 수분에 취약한 하부 절연층을 보호할 수 있어 발광 당이오드의 신뢰성을 향상시킬 수 있다.

Description

복수의 발광셀들을 가지는 발광 다이오드
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 복수의 발광셀들을 가지는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 자동차 헤드램프, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
발광 다이오드는 일반적으로 패키징 공정을 거쳐 패키지 형태로 사용된다. 그러나 최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다. 칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 범프 패드들을 이용하여 열을 방출할 수 있어 방열 특성이 우수하다.
한편, 복수의 발광셀들을 직렬 연결한 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드는 하나의 발광 다이오드를 고전압 저전류에서 동작할 수 있어 발광 다이오드의 드룹(droop) 현상을 완화할 수 있다.
그러나 복수의 발광셀들을 직렬 연결하기 위해 사용되는 연결부들은 발광셀들에 의해 형성되는 기판 상의 모폴로지에 기인한 영향으로 단선이 발생하기 쉽고, 또한, 외부에서 수분이 침투하여 연결부가 손상되는 등의 신뢰성 문제가 발생하기 쉽다.
또한, 복수의 발광셀들을 직렬 연결할 경우, 범프 패드들은 하나의 발광셀들에 전기적으로 접속되므로, 범프 패드들이 전기적으로 접속되지 않은 발광셀들에서 범프 패드를 통한 열 방출이 제한될 수 있다.
나아가, 전기적으로 접속되지 않은 발광셀들 상부에 범프 패드들이 배치될 경우, 범프 패드와 발광셀의 전극들 사이에 높은 전위차가 발생하여 절연 파괴와 같은 소자 불량이 초래될 수 있다.
본 발명이 해결하고자 하는 과제는, 직렬 연결된 복수의 발광셀들을 가지면서 신뢰성이 향상된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 복수의 발광셀들을 가지며 칩 스케일 패키지 형태의 플립칩 구조 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광셀들에 기인한 기판 상의 모폴로지를 따라 형성되는 연결부들의 손상을 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 신뢰성이 높으면서도 광 추출 효율이 높은 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 다이오드의 구조를 복잡하게 변경하지 않고도 솔더와 같은 본딩재의 확산을 효율적으로 방지하여 신뢰성을 향상시킬 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 직렬 연결된 복수의 발광셀들을 가지면서 방열 성능이 향상된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광셀들과 범프 패드들 사이의 전위차를 조절하여 절연 파괴를 방지할 수 있는 칩 스케일 패키지 형태의 플립칩 구조 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 연결부는 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부를 지나 이웃하는 발광셀의 상부로 연장한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 복수의 연결부들; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부들, 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하며, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 5Vf 이하이고, 여기서, Vf는 상기 제1 범프 패드와 상기 제2 범프 패드 사이에 인가되는 순방향 전압을 발광셀들의 수로 나눈 값이다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 7개 또는 8개의 발광셀들; 상기 발광셀들을 덮는 하부 절연층; 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부들을 통해 상기 발광셀들에 전기적으로 접속되어 이웃하는 발광셀들을 전기적으로 직렬 연결하는 연결부들; 상기 연결부들을 덮는 상부 절연층; 및 상기 상부 절연층 상에 배치되며 각각 상기 발광셀들 중 하나에 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 포함하되, 각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 하나의 일부와 중첩하며, 상기 제1 범프 패드 및 제2 범프 패드는 각각 연속적으로 직렬 연결된 3개 또는 4개의 발광셀들에 걸쳐서 배치된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 발광셀들은 상기 기판의 일측 가장자리 근처에 배치된 가장자리를 가지는 발광셀을 포함하며, 상기 상부 절연층의 가장자리 중 일부는 상기 기판의 일측 가장자리와 상기 발광셀의 가장자리 사이에 위치하고, 상기 하부 절연층의 가장자리 중 일부는 상기 발광셀 상에 위치한다.
본 발명의 실시예들에 따르면, 연결부(들)을 이용하여 복수의 발광셀들을 직렬 연결할 수 있으며, 특히, 연결부(들)이 발광셀의 하나의 가장자리를 통해서 이웃하는 발광셀로 연장하도록 함으로써 연결부의 취약한 부분을 최소화할 수 있으며, 이에 따라, 발광 다이오드의 신뢰성을 향상시킬 수 있다.
나아가, 발광셀들을 하부 반도체층 및 상부 반도체층으로 밀봉하고 제1 및 제2 범프 패드들을 배치함으로써, 복수의 발광셀들을 가지는 칩 스케일 패키지 형태의 플립칩 구조 발광 다이오드를 제공할 수 있다.
또한, 각각의 발광셀들 상부에 걸쳐서 범프 패드들을 배치함으로써 복수의 발광셀들에서 생성되는 열을 범프 패드들을 이용하여 방출할 수 있어 발광 다이오드의 방열 특성을 개선할 수 있다. 또한, 범프 패드와 발광셀들 사이의 전위차를 제어함으로써 절연 파괴에 의한 소자 불량을 방지하여 칩 스케일 형태의 플립칩 구조 발광 다이오드의 신뢰성을 향상시킬 수 있다.
나아가, 하부 절연층을 상부 절연층의 가장자리로부터 멀리 이격시켜 배치함으로써 수분 등에 취약한 하부 절연층을 사용할 경우에도 발광 다이오드의 손상을 방지할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 3은 도 1의 발광 다이오드의 개략적인 회로도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 16은 도 15의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 17은 도 15의 발광 다이오드의 개략적인 회로도이다.
도 18 내지 도 23은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 24는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 25는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 26은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 27은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 28은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 29는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 30은 도 29의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 31은 고온 고습 조건에서의 신뢰성 테스트 결과를 설명하기 위한 개략적인 그래프이다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 33은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 34는 도 33의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 35는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 36은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 37은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 38은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 연결부는 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부를 지나 이웃하는 발광셀의 상부로 연장한다.
기판 상에 복수의 발광셀들이 배치되고 하부 절연층에 개구부들이 형성됨에 따라, 하부 절연층은 다양한 모폴로지를 갖는다. 특히, 발광셀들 사이의 영역이나 발광셀의 가장자리 영역에서 심한 높이 차이가 발생된다. 연결부들은 이러한 모폴로지 상에 형성되며, 따라서 위치에 따른 높이 차이를 갖게 된다. 본 발명은 위치에 따라 다양한 높이를 갖는 연결부가 연결부로서의 기능에 필요한 최소한의 부분을 제외하고는 발광셀의 다른 가장자리를 지나지 않도록 함으로써 발광 다이오드의 신뢰성을 도모한다.
한편, 상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치될 수 있다. 나아가, 상기 제2 패드 금속층은 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 연결부에 의해 둘러싸일 수 있다. 또한, 상기 연결부(들)은 제1 및 제2 패드 금속층과 동일재료로 형성되어 동일 레벨에 위치할 수 있다.
본 명세서에 있어서, 용어 "동일 레벨"은 높이가 동일한 것을 의미하기보다는, 공정 단계가 동일한 것을 의미한다. 연결부, 제1 및 제2 패드 금속층은 기판 상의 모폴로지가 결정된 후에 기판의 동일 모폴로지 상에서 함께 형성된다. 따라서, 높이가 서로 다르더라도 동일 공정 단계에서 형성될 수 있다면 동일 레벨에 위치하는 것으로 볼 수 있다. 따라서, 특정 부분은 다른 부분에 비해 더 낮게 또는 더 높게 형성될 수 있다. 연결부(들)과 제1 및 제2 패드 금속층들은 하부 절연층이 형성된 상태에서 동일 공정에 의해 함께 형성되어 동일 레벨에 위치한다.
몇몇 실시예들에 있어서, 상기 연결부(들)은 일 발광셀의 제1 도전형 반도체층에 전기적으로 접속함과 아울러 적어도 두 부분으로 갈라져서 상기 제1 도전형 반도체층의 가장자리 상부를 지날 수 있다. 상기 두 부분은 갈라진 상태에서 이웃하는 발광셀의 오믹 반사층에 각각 전기적으로 접속될 수 있다. 이와 달리, 상기 두 부분은 서로 합쳐져서 이웃하는 발광셀의 오믹 반사층에 전기적으로 접속할 수도 있다.
한편, 상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격될 수 있다. 이에 따라, 제1 및 제2 범프 패드들을 솔더를 이용하여 서브마운트 또는 인쇄회로보드 등에 실장할 때, 솔더가 오믹 반사층으로 확산되는 것을 차단할 수 있다.
상기 오믹 반사층은 금속층만으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상기 오믹 반사층은, 투명한 오믹 컨택층; 상기 오믹 컨택층을 덮되, 상기 오믹 콘택층을 노출시키는 개구부들을 가지는 투명 절연층; 및 상기 투명 절연층 상에 위치함과 아울러, 상기 개구부들을 통해 상기 오믹 콘택층에 접속하는 금속 반사층을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 범프 패드 및 제2 범프 패드는 각각 2개 이상의 발광셀들 상부 영역에 걸쳐서 배치될 수 있다. 따라서, 제1 및 제2 범프 패드들을 상대적으로 크게 형성할 수 있어 발광 다이오드의 실장이 쉬워질 수 있다.
다른 실시예들에 있어서, 상기 제1 및 제2 범프 패드들은 각각 하나의 발광셀 영역 상부에 한정되어 위치할 수도 있다.
몇몇 실시예들에 있어서, 적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가질 수 있으며, 상기 연결부는 상기 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속할 수 있다.
다른 실시예들에 있어서, 적어도 하나의 발광셀의 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 활성층 주위에 노출된 영역을 가질 수 있으며, 상기 연결부는 상기 노출된 영역에 전기적으로 접속할 수 있다.
한편, 상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상일 수 있다. 상부 절연층의 가장자리로부터 상기 연결부를 충분히 이격시킴으로써 상부 절연층의 가장자리에서 침투하는 수분으로부터 상기 연결부를 보호할 수 있다.
한편, 상기 발광 다이오드는, 상기 하부 절연층 상에 배치되고, 상기 상부 절연층에 의해 덮이는 적어도 하나의 플로팅 반사층을 더 포함할 수 있으며, 각각의 플로팅 반사층은 상기 제1 패드 금속층, 제2 패드 금속층 및 연결부(들)로부터 절연된다. 플로팅 반사층을 배치함으로써 활성층에서 생성된 광을 반사시켜 광 추출 효율을 개선할 수 있다.
여기서 "플로팅" 반사층은 전류 패스를 형성하는 제1 및 제2 패드 금속층들 및 연결부와 같은 금속 물질층으로부터 전기적으로 절연된 것을 의미한다. 플로팅 반사층은 하부 절연층에 의해 반도체 적층 및 오믹 반사층으로부터도 절연된다.
상기 적어도 하나의 플로팅 반사층은 상기 연결부, 제1 및 제2 패드 금속층과 동일 재료로 형성될 수 있다. 나아가, 상기 플로팅 반사층은 상기 연결부, 제1 및 제2 패드 금속층과 동일 레벨에 위치할 수 있다.
나아가, 상기 적어도 하나의 플로팅 반사층은 서로 이웃하는 두 개의 발광셀들 사이의 영역을 덮는 플로팅 반사층을 포함할 수 있다. 서로 이웃하는 두 개의 발광셀들 사이의 영역은 기판 상에서 상대적으로 심한 높이 차이를 나타내며, 따라서 연결부들이 형성될 경우, 연결부들이 손상되기 쉽다. 그러나 전기적으로 플로팅된 플로팅 반사층을 모폴로지가 심한 위치에 배치함으로써 광을 반사시키면서도 연결부가 손상되는 것을 방지할 수 있다.
한편, 상기 연결부(들)은 일 발광셀의 제1 도전형 반도체층에 전기적으로 접속함과 아울러 적어도 두 부분으로 갈라져서 상기 제1 도전형 반도체층의 가장자리 상부를 지날 수 있으며, 상기 두 개의 발광셀들 사이의 영역을 덮는 플로팅 반사층은 상기 두 부분 사이에 배치될 수 있다.
몇몇 실시예들에 있어서, 상기 적어도 하나의 플로팅 반사층은 상기 기판의 가장자리를 따라 배치되어 적어도 하나의 발광셀의 제1 도전형 반도체층을 덮는 플로팅 반사층을 포함할 수 있다. 나아가, 상기 기판의 가장자리를 따라 배치된 플로팅 반사층은 어느 하나의 발광셀의 3면을 둘러쌀 수 있다.
또한, 상기 기판의 가장자리를 따라 배치된 플로팅 반사층은 상기 기판의 가장자리를 따라 링 형상으로 배치되어 상기 기판 상의 복수의 발광셀들을 둘러쌀 수 있다.
한편, 상기 연결부(들)은 상기 하부 절연층의 개구부를 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉할 수 있다. 따라서, 상기 연결부(들)의 하부면은 평평하지 않으며, 돌출부들을 가진다.
상기 하부 반도체층은 상기 발광셀들에 의해 위치에 따라 높이가 다른 모폴로지를 가지며, 상기 연결부(들)은 상기 하부 반도체층의 모폴로지를 따라 서로 다른 높이를 갖도록 배치될 수 있다. 또한, 상기 연결부(들) 부분들 중 상기 제1 도전형 반도체층에 전기적으로 접속되는 부분이 가장 낮은 높이에 위치할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 복수의 연결부들; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부들, 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하며, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 5Vf 이하이고, 여기서, Vf는 상기 제1 범프 패드와 상기 제2 범프 패드 사이에 인가되는 순방향 전압을 발광셀들의 수로 나눈 값이다.
발광 다이오드의 순방향 전압은 발광 다이오드를 구동하기 위한 특정 구동 전류에서 제1 범프 패드와 제2 범프 패드 사이에 인가되는 전압을 의미한다. 복수의 발광셀들을 직렬 연결한 발광 다이오드의 순방향 전압은 각 발광셀들에 접속된 전극들 사이의 전압 강하와 이웃하는 발광셀들을 연결하는 연결부들에 의한 전압강하의 합으로 나타낼 수 있다. 그런데, 연결부들에 의한 전압강하는 각 발광셀들에 접속된 전극들 사이의 전압 강하에 비해 상당히 미약하므로 무시될 수 있다. 따라서, 제1 범프 패드와 제2 범프 패드 사이의 전위차는 각 발광셀들에 의한 전압강하의 합으로 나타낼 수 있으며, 하나의 발광셀의 전극들 사이에 인가되는 전압의 평균값을 Vf로 볼 수 있다. 하나의 발광셀에 의한 전압강하는 대체로 약 3V이며, 따라서, 5Vf는 대략 15V일 수 있다. 실제 Vf는 발광 다이오드를 구동하기 위한 구동 전류하에서 제1 범프 패드와 제2 범프 패드사이에 인가되는 전압을 측정하고, 이 전압을 발광셀들의 개수로 나누어 구할 수 있다.
한편, 범프 패드들이 각 발광셀과 중첩하도록 배치됨으로써 모든 발광셀들로부터 범프 패드들을 통해 열을 방출할 수 있다. 나아가, 각 발광셀과 범프 패드들 사이의 전위차를 제어함으로써 하부 절연층 및 상부 절연층의 절연 파괴를 방지하여 발광 다이오드의 전기적 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치될 수 있다. 따라서, 발광셀들로부터 생성되는 열이 어느 하나의 범프 패드에 집중되지 않고 제1 및 제2 범프 패드들에 분산될 수 있다. 또한, 제1 및 제2 범프 패드들을 상대적으로 크게 형성할 수 있어 발광 다이오드의 실장이 쉬워질 수 있다.
몇몇 실시예들에 있어서, 상기 제1 및 제2 범프 패드들 중 하나는 4개의 발광셀들 상부에 걸쳐서 배치될 수 있다.
또한, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 4Vf 이하일 수 있다. 나아가, 상기 복수의 발광셀들은 7개 또는 8개이고, 상기 제1 범프 패드와 제2 범프 패드는 서로 다른 발광셀들 상부에 걸쳐서 배치될 수 있다.
한편, 상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치될 수 있다.
몇몇 실시예들에 있어서, 상기 제2 패드 금속층은 연결부에 의해 둘러싸일 수 있다.
한편, 상기 연결부들, 상기 제1 및 제2 패드 금속층은 동일재료로 형성되어 동일 레벨에 위치할 수 있다.
특히, 상기 연결부들과 제1 및 제2 패드 금속층들은 상기 오믹 반사층의 상부 영역 내에 위치하는 부분들을 포함할 수 있으며, 이 경우, 이들은 서로 동일 높이에 위치할 수도 있다.
한편, 상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격될 수 있다. 이에 따라, 제1 및 제2 범프 패드들을 솔더를 이용하여 서브마운트 또는 인쇄회로보드 등에 실장할 때, 솔더가 오믹 반사층으로 확산되는 것을 효율적으로 차단할 수 있다.
몇몇 실시예들에 있어서, 적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가질 수 있으며, 상기 연결부는 상기 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속할 수 있다.
한편, 상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상일 수 있다. 상부 절연층의 가장자리로부터 상기 연결부를 충분히 이격시킴으로써 상부 절연층의 가장자리에서 침투하는 수분으로부터 상기 연결부를 보호할 수 있다.
한편, 상기 연결부들은 상기 하부 절연층의 개구부를 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 연결부들은 상기 발광셀들의 가장자리 근처에서 상기 제1 도전형 반도체층들에 접촉할 수 있다.
나아가, 상기 복수개의 발광셀들 중 적어도 하나의 발광셀 상부에 상기 제1 범프 패드 및 제2 범프 패드의 일부분들이 함께 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 7개 또는 8개의 발광셀들; 상기 발광셀들을 덮는 하부 절연층; 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부들을 통해 상기 발광셀들에 전기적으로 접속되어 이웃하는 발광셀들을 전기적으로 직렬 연결하는 연결부들; 상기 연결부들을 덮는 상부 절연층; 및 상기 상부 절연층 상에 배치되며 각각 상기 발광셀들 중 하나에 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 포함하되, 각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 하나의 일부와 중첩하며, 상기 제1 범프 패드 및 제2 범프 패드는 각각 연속적으로 직렬 연결된 3개 또는 4개의 발광셀들에 걸쳐서 배치된다.
나아가, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 4Vf 이하일 수 있다. 여기서, Vf는 상기 제1 범프 패드와 상기 제2 범프 패드 사이에 인가되는 순방향 전압을 발광셀들의 수로 나눈 값이다.
한편, 상기 발광셀들 중 적어도 하나의 제1 도전형 반도체층은 대응하는 발광셀에 걸쳐서 배치된 상기 제1 범프 패드 또는 상기 제2 범프 패드와 4Vf의 전위차를 가질 수 있으며, 대응하는 발광셀의 제1 도전형 반도체층에 접속한 연결부는 상기 제1 범프 패드 및 제2 범프 패드와 중첩하지 않도록 배치될 수 있다. 이에 따라, 대응하는 발광셀 상부에 배치된 상부 절연층의 절연 파괴를 더 잘 방지할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 발광셀들은 상기 기판의 일측 가장자리 근처에 배치된 가장자리를 가지는 발광셀을 포함하며, 상기 상부 절연층의 가장자리 중 일부는 상기 기판의 일측 가장자리와 상기 발광셀의 가장자리 사이에 위치하고, 상기 하부 절연층의 가장자리 중 일부는 상기 발광셀 상에 위치한다.
하부 절연층의 가장자리를 상부 절연층의 가장자리로부터 더 멀리 이격하여 배치함으로써 하부 절연층이 외부에서 침투하는 수분 등에 의해 손상되는 것을 방지하여 발광 다이오드의 신뢰성을 향상시킬 수 있다.
상기 하부 절연층의 가장자리의 일부는 상기 발광셀의 제1 도전형 반도체층 상에 위치할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 상기 하부 절연층의 가장자리의 일부는 제2 도전형 반도체층 상부에 위치할 수도 있다.
나아가, 상기 연결부(들)의 가장자리는 상기 하부 절연층으로 덮인다. 따라서, 연결부(들)의 가장자리 또한 상부 절연층의 가장자리로부터 멀리 이격됨으로써 수분 등에 의해 손상되는 것이 방지될 수 있다.
특히, 상기 연결부(들)은 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부를 지나 이웃하는 발광셀의 상부로 연장할 수 있다.
한편, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다. 하부 절연층이 분포 브래그 반사기를 포함할 경우, 외부에서 침투하는 수분 등에 취약하다. 그러나 본 실시예와 같이, 하부 절연층이 상부 절연층의 가장자리로부터 멀리 이격되므로, 하부 절연층이 손상되는 것을 방지할 수 있다.
한편, 상기 오믹 반사층은, 투명한 오믹 콘택층; 상기 오믹 콘택층을 덮되, 상기 오믹 콘택층을 노출시키는 개구부들을 가지는 투명 절연층; 및 상기 투명 절연층 상에 위치함과 아울러, 상기 개구부들을 통해 상기 오믹 콘택층에 접속하는 금속 반사층을 포함할 수 있다. 이러한 구조를 통해 오믹 반사층의 반사율을 더욱 높여 발광 다이오드의 발광 효율을 개선할 수 있다.
나아가, 상기 투명 절연층은 리세스된 영역을 포함하고, 상기 금속 반사층은 상기 리세스된 영역에 위치할 수 있다. 더욱이, 상기 금속 반사층은 상기 리세스된 영역의 상부 영역내에 한정되어 위치할 수도 있다.
이하 도면을 참조하여 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이며, 도 3은 도 1의 발광 다이오드의 개략적이 회로도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 발광 다이오드는 기판(21), 복수의 발광셀들(C1~C7), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부들(35ab), 상부 절연층(37), 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 포함한다. 발광셀들(C1~C7)은 각각 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층체(30)를 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
복수의 발광셀들(C1~C7)은 기판(21) 상에서 서로 이격되어 배치된다. 본 실시예에서 7개의 발광셀들(C1~C7)이 도시되지만, 발광셀들의 개수는 조절될 수 있다.
발광셀들(C1~C7)은 각각 제1 도전형 반도체층(23)을 포함한다. 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 메사 형태로 제1 도전형 반도체층(23) 상에 위치할 수 있다.
발광셀들(C1~C7)의 가장자리들 중 기판(21)의 가장자리에 인접한 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 메사, 예컨대 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리들은 서로 이격될 수 있다. 즉, 제1 도전형 반도체층(23)의 상면 일부가 메사의 외부에 노출된다. 활성층(25)은 제1 도전형 반도체층(23)보다 기판(21)의 가장자리로부터 멀리 이격되며, 따라서, 레이저에 의한 기판 분리 공정에서 활성층(25)이 손상되는 것을 방지할 수 있다.
한편, 발광셀들(C1~C7)의 가장자리들 중 인접한 발광셀들과 마주보는 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리는 동일한 경사면 상에 위치할 수 있다. 따라서, 발광셀들이 서로 마주보는 면에서 제1 도전형 반도체층(23)의 상부면은 노출되지 않을 수 있다. 이에 따라, 발광셀들(C1~C7)의 발광 면적을 확보할 수 있다.
활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 발광셀들(C1~C7)은 각각 제2 도전형 반도체층(27) 및 활성층(23)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀들(30a)을 가진다. 관통홀들(30a)은 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 도시한 바와 같이, 관통홀들(30a)은 발광셀들(C1~C7)의 중앙 영역에 배치될 수 있으며, 기다란 형상을 가질 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 각 발광셀에 복수의 관통홀들이 형성될 수도 있다.
한편, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상에 배치되며, 제2 도전형 반도체층(27)에 전기적으로 접속한다. 오믹 반사층(31)은 제2 도전형 반도체층(27)의 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다. 다만, 셀 분리 영역(ISO) 또는 기판(21)의 가장자리 측으로부터 유입될 수 있는 수분에 의한 손상을 방지하기 위해, 오믹 반사층(31)의 가장자리는 제2 도전형 반도체층(27)의 가장자리보다 셀 영역 내측에 배치될 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
하부 절연층(33)은 발광셀들(C1~C7) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 발광셀들(C1~C7)의 상면 뿐만 아니라 그 둘레를 따라 발광셀들(C1~C7)d의 측면을 덮을 수 있으며, 발광셀들(C1~C7) 주위의 기판(21)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 발광셀들(C1~C7) 사이의 셀 분리 영역(ISO)을 덮으며, 나아가, 관통홀들(30a) 내에 노출된 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부들(33a) 및 오믹 반사층들(31)을 노출시키는 제2 개구부들(33b)를 가진다. 제1 개구부(33a)는 관통홀(30a) 내에서 제1 도전형 반도체층(23)을 노출시키며, 또한, 기판(21)의 가장자리를 따라 기판(21)의 상부면을 노출시킬 수 있다.
제2 개구부(33b)는 오믹 반사층(31)의 상부에 위치하여 오믹 반사층(31)을 노출시킨다. 제2 개구부들(33b)의 위치 및 형상은 발광셀들(C1~C7)의 배치 및 전기적 연결을 위해 다양하게 변형될 수 있다. 또한, 도 1에서 각 발광셀 상에 하나의 제2 개구부(33b)가 배치된 것으로 도시하였으나, 각 발광셀 상에 복수의 제2 개구부들(33b)이 배치될 수도 있다.
한편, 하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다. 또한, 하부 절연층(33)의 모든 부분이 동일한 적층 구조일 수 있으나, 이에 한정되는 것은 아니며, 특정 부분은 다른 부분에 비해 더 많은 적층들을 포함할 수 있다. 특히, 오믹 반사층(31) 상부의 하부 절연층(33)에 비해 오믹 반사층(31) 주위의 하부 절연층(33)이 더 두꺼울 수 있다.
한편, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 상기 하부 절연층(33) 상에 배치된다. 제2 패드 금속층(35a)은 제1 발광셀(C1) 상부에 위치하며, 제1 패드 금속층(35b)은 마지막 발광셀, 즉 제7 발광셀(C7) 상부에 위치한다. 한편, 연결부들(35ab)은 이웃하는 두 개의 발광셀들 상부에 걸쳐서 위치하며, 발광셀들(C1~C7)을 전기적으로 직렬 연결한다. 이에 따라, 도 3에 도시한 바와 같이, 연결부들(35ab)에 의해 도 1의 7개의 발광셀들(C1~C7)이 직렬 연결되어 직렬 어레이가 형성된다. 여기서, 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 마지막 발광셀인 제7 발광셀(C7)은 직렬 어레이의 끝단에 위치한다.
다시 도 1을 참조하면, 제1 패드 금속층(35a)은 마지막 발광셀(C7)의 상부 영역 내에, 나아가, 마지막 발광셀(C7)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 패드 금속층(35a)은 또한 하부 절연층(33)의 제1 개구부(33a)를 통해 마지막 발광셀(C7)의 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 개구부(33a)를 통해 직접 제1 도전형 반도체층(23)에 접촉할 수 있다.
또한, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에, 나아가, 제1 발광셀(C1)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제2 패드 금속층(35b)은 하부 절연층(33)의 제2 개구부(33b)를 통해 제1 발광셀(C1) 상의 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 제2 개구부(33b)를 통해 오믹 반사층(31)에 직접 접촉할 수 있다.
한편, 제2 패드 금속층(35b)은 연결부(35ab)에 의해 둘러싸일 수 있으며, 따라서, 제2 패드 금속층(35b)과 연결부(35ab) 사이에 제2 패드 금속층(35b)을 둘러싸는 경계 영역이 형성될 수 있다. 이 경계 영역은 하부 절연층(33)을 노출시킨다.
한편, 연결부들(35ab)은 서로 이웃하는 발광셀들을 전기적으로 연결한다. 각 연결부(35ab)는 하나의 발광셀의 제1 도전형 반도체층(23)에 전기적으로 접속함과 아울러, 이웃하는 발광셀의 오믹 반사층(31), 따라서, 제2 도전형 반도체층(27)에 전기적으로 접속하여 이들 발광셀들을 직렬 연결한다. 구체적으로, 연결부들(35ab)은 각각 하부 절연층(33)의 제1 개구부(33a)를 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 제2 개구부(33b)를 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 직접 접촉할 수도 있다.
각 연결부(35ab)는 발광셀들 사이의 셀 분리 영역(ISO)을 지난다. 본 실시예에 있어서, 연결부들(35ab)은 외부에서 유입되는 수분으로부터 보호되도록 배치된다. 특히, 연결부들(35ab)은 발광셀들(C1~C7)의 가장자리보다 기판(21)의 가장자리로부터 더 멀리 떨어져 배치된다.
특히, 각 연결부(35ab)는 제1 도전형 반도체층(23)의 복수의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지날 수 있다. 이에 따라, 셀 분리 영역(ISO) 상부에 위치하는 연결부(35ab) 면적을 감소시킬 수 있다. 나아가, 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지나는 연결부(35ab) 부분을 제외한 나머지 부분들은 모두 발광셀들 영역 상부에 한정되어 위치한다. 예를 들어, 발광셀들(C1~C7)은 각각 도 1에 도시한 바와 같이 직사각형의 형상을 가질 수 있으며, 따라서, 네 개의 가장자리들을 가진다. 연결부(35ab)는 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지나며, 상기 발광셀의 나머지 가장자리들의 상부 영역으로부터 이격된다.
셀 분리 영역(ISO)은 반도체 적층(30)을 식각하여 기판(21)이 노출된 영역으로 발광셀들(C1~C7)의 부분들에 비해 깊이가 커서 모폴로지의 변화가 심하다. 이에 따라, 셀 분리 영역(ISO)을 덮는 하부 절연층(33) 및 연결부(35ab)는 셀 분리 영역(ISO) 근처에서 모폴로지 변화, 즉 높이 변화가 심하게 발생한다. 연결부(35ab)는 이웃하는 두 개의 발광셀들을 연결하기 위해 모폴로지 변화가 큰 셀 분리 영역(ISO)을 지나게 된다. 이에 따라, 연결부(35ab)에 다양한 문제가 발생할 수 있으며, 특히, 외부 환경에 의한 손상이 쉽게 발생할 수 있다. 따라서, 셀 분리 영역(ISO) 상부에 위치하는 연결부(35ab)의 면적을 감소시킴으로써 발광 다이오드의 신뢰성을 향상시킬 수 있다. 더욱이, 연결부들(35ab)이 외부로부터 수분의 침투 경로로 짧은 기판(21) 가장자리로부터 멀리 떨어져 배치됨으로서 수분에 의한 손상을 방지할 수 있다.
제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 하부 절연층(33)이 형성된 후에 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서 동일 레벨에 위치할 수 있다. 반드시 이에 한정되는 것은 아니나, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 각각 하부 절연층(33) 상에 위치하는 부분을 포함할 수 있다.
제1 및 제2 패드 금속층(35a, 35b) 및 연결부(35ab)는 Al층과 같은 반사층을 포함할 수 있으며, 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b) 및 연결부들(35ab)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)과 연결부들(35ab)을 덮는다. 또한, 상부 절연층(37)은 발광셀들(C1~C7) 둘레를 따라 하부 절연층(33)의 가장자리를 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 기판(21)의 상부면을 노출시킬 수 있다. 따라서, 상부 절연층(37)의 가장자리는 발광셀들의 가장자리와 기판(21)의 가장자리 사이에 위치한다. 한편, 상부 절연층(37)의 가장자리로부터 연결부들(35ab)까지의 최단 거리는 수분이 침투하여 연결부들(35ab)을 손상시키는 것을 방지하기 위해 멀수록 좋은데, 대략 15um 이상일 수 있다. 이 거리보다 짧은 경우, 발광 다이오드를 저전류, 예컨대 25mA에서 동작시킬 경우, 수분에 의해 연결부들(35ab)이 손상되기 쉽다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 각각 마지막 발광셀(C7)과 제1 발광셀(C1) 상부 영역에 배치된다. 이들 제1 및 제2 개구부들(37a, 37b)을 제외하면 발광셀들(C1~C7)의 다른 영역들은 모두 상부 절연층(37)으로 덮일 수 있다. 따라서, 연결부들(35ab)의 상면 및 측면은 모두 상부 절연층(37)으로 덮여 밀봉될 수 있다.
한편, 일 실시예에 있어서, 도 1에 도시한 바와 같이, 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)와 중첩하지 않도록 횡방향으로 이격되어 배치될 수 있다. 이에 따라, 상부 절연층(37)의 제2 개구부(37b)를 통해 솔더가 침투하더라도 하부 절연층(33)의 제2 개구부(33b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(31)의 오염을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 상부 절연층(37)의 제2 개구부(37b)가 하부 절연층(33)의 제2 개구부(33b)와 중첩하도록 배치될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있다. 특히, Si3N4층은 수분에 대한 차단 능력이 뛰어나 상부 절연층(37)으로 사용하기에 적합하다. 그러나 본 발명이 단일층의 상부 절연층(37)에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1에 도시한 바와 같이, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 모두 덮어 밀봉하며, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 모두 덮어 밀봉한다.
또한, 도 1에 도시한 바와 같이, 제1 및 제2 범프 패드(39a, 39b)는 복수의 발광셀들에 걸쳐 배치될 수 있다. 도 1에서, 제1 범프 패드(39a)는 제2, 제3, 제5, 제6 및 제7 발광셀들(C2, C3, C5, C6 및 C7)의 상부 영역에 걸쳐서 배치되며, 제2 범프 패드(39b)는 제1, 제4, 제5 및 제6 발광셀들(C1, C4, C5, C6)의 상부 영역에 걸쳐서 배치된다. 이에 따라, 제1 및 제2 범프 패드들(39a, 39b)을 상대적으로 크게 형성할 수 있으며, 따라서, 발광 다이오드의 실장 공정을 도울 수 있다. 나아가, 각 발광셀들에서 생성되는 열을 제1 및 제2 범프 패드(39a, 39b)를 이용하여 외부로 방출할 수 있다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 발광 다이오드를 서브마운트나 인쇄회로보드 등에 본딩되는 부분들로서 본딩에 적합한 재료로 형성된다. 예를 들어, 제1 및 제2 범프 패드들(39a, 39b)은 Au층 또는 AuSn층을 포함할 수 있다.
이상에서 7개의 발광셀들(C1~C7)을 갖는 발광 다이오드에 대해 설명하였지만, 발광셀들의 개수는 더 많을 수도 있고 더 적을 수도 있다. 또한, 이하에서 설명되는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조가 더욱 명확하게 설명될 것이다.
도 4 내지 도 9는 도 1의 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들 및 단면도들이다. 각 도면들에서 a는 평면도를 b는 각 평면도의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
우선, 도 4a 및 도 4b를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층(30)이 성장된다. 상기 기판(21)은 질화가륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다.
제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
이어서, 반도체 적층(30)을 패터닝하여 복수의 발광셀들(C1~C7)이 형성된다. 예컨대, 제1 도전형 반도체층(23)의 상면을 노출시키기 위한 메사 형성 공정 및 셀 분리 영역(ISO)을 형성하기 위한 셀 분리 공정이 사진 및 식각 공정을 이용하여 수행될 수 있다.
발광셀들(C1~C7)은 셀 분리 영역(ISO)에 의해 서로 이격되며, 각각 관통홀들(30a)을 가진다. 도 4b에 도시한 바와 같이, 셀 분리 영역(ISO)의 측벽 및 관통홀들(30a)의 측벽은 경사지게 형성될 수 있다.
한편, 메사 식각 공정에 의해 각 발광셀들의 제1 도전형 반도체층(23)의 상면이 노출된다. 관통홀들(30a)은 메사 식각 공정에서 함께 형성될 수 있다. 다만, 제2 도전형 반도체층(27) 및 활성층(23)의 둘레를 따라 제1 도전형 반도체층(23)의 상면이 링 형상으로 노출될 수도 있으나, 이에 한정되는 것은 아니다. 도 4a 및 도 4b에 도시한 바와 같이, 기판(21)의 가장자리 근처에 위치하는 발광셀들(C1~C7)의 가장자리들 근처에서 제1 도전형 반도체층(23)의 상면이 노출되고, 그 외의 가장자리들 근처에서는 제2 도전형 반도체층(27), 활성층(23) 및 제1 도전형 반도체층(23)이 연속적인 경사면을 이룰 수 있으며, 따라서, 제1 도전형 반도체층(23)의 상면이 노출되지 않을 수 있다. 특정 실시예에서, 발광셀들에 의해 둘러싸인 고립된 발광셀이 존재할 수 있는데, 이 고립된 발광셀의 가장자리들은 기판(21)의 가장자리로부터 이격된다. 이 경우, 이 고립된 발광셀의 제1 도전형 반도체층(23)은 제2 도전형 반도체층(27) 및 활성층(25)과 함께 연속적인 경사면을 형성하고, 그 가장자리 근처에 노출된 상면을 전혀 갖지 않을 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 각 발광셀의 가장자리들에서 제1 도전형 반도체층(23)의 상면이 노출될 수 있다.
기판(21) 상에 셀 분리 영역(ISO)에 의해 서로 이격된 복수의 발광셀들(C1~C7)을 형성함에 따라 높이가 서로 다른 위치들을 갖는 모폴로지가 형성된다. 이 모폴로지에서, 각 발광셀의 제2 도전형 반도체층(27)의 상면이 가장 높으며, 셀 분리 영역(ISO)에 노출된 기판(21) 면이 가장 낮다.
도 5a 및 도 5b를 참조하면, 발광셀들(C1~C7) 상에 오믹 반사층(31)이 형성된다. 오믹 반사층(31)은 예를 들어, 리프트 오프 기술을 이용하여 형성될 수 있다. 오믹 반사층(31)은 단일층 또는 다중층으로 형성될 수 있으며, 예컨대 오믹층 및 반사층을 포함할 수 있다. 이들 층들은 예를 들어, 전자-빔 증발법을 이용하여 형성될 수 있다. 오믹 반사층(31)을 형성하기 전에 오믹 반사층(31)이 형성될 영역에 개구부를 가지는 예비 절연층(도시하지 않음)이 먼저 형성될 수도 있다.
본 실시예에 있어서, 발광셀들(C1~C7)이 형성된 후에 오믹 반사층(31)이 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 예를 들어, 오믹 반사층(31)이 먼저 형성되고, 발광셀들(C1~C7)이 형성될 수도 있으며, 또한, 오믹 반사층(31)을 위한 금속층이 반도체 적층(30) 상에 증착된 후, 금속층과 반도체 적층(30)이 함께 패터닝되어 오믹 반사층(31) 및 발광셀들(C1~C7)이 함께 형성될 수도 있다.
도 6a 및 도 6b를 참조하면, 오믹 반사층(31) 및 발광셀들(C1~C7)을 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 하부 절연층(33)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(33)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2, SiO2/Nb2O5, SiO2/ZrO2나 MgF2/TiO2 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다. 앞서 설명한 예비 절연층(도시하지 않음)은 하부 절연층(33)과 통합될 수 있다. 따라서, 오믹 반사층(31) 주위에 형성된 예비 절연층에 기인하여, 하부 절연층(33)의 두께가 위치에 따라 다를 수 있다. 즉, 오믹 반사층(31) 상의 하부 절연층(33)이 오믹 반사층(31) 주위의 하부 절연층(33)보다 얇을 수 있다.
하부 절연층(33)은 사진 및 식각 공정을 통해 패터닝될 수 있으며, 이에 따라, 하부 절연층(33)은 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(33a)를 가지며, 또한, 각 발광셀 상에서 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 나아가, 하부 절연층(33)은 기판(21)의 가장자리 근처에서 기판(21) 상면을 노출시킬 수 있다.
도 7a 및 도 7b를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)이 형성된다.
연결부들(35ab)은 제1 발광셀(C1) 내지 제7 발광셀(C7)을 전기적으로 연결하여 발광셀들(C1~C7)의 직렬 어레이를 형성한다. 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 제7 발광셀(C7)은 직렬 어레이의 끝단에 위치한다.
특히, 연결부들(35ab)은 각각 하나의 발광셀의 제1 도전형 반도체층(23)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(27)을 전기적으로 연결한다. 연결부들(35ab)은 하부 절연층(33)의 제1 개구부들(33a)을 통해 관통홀들(30a) 내에 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 하부 절연층(33)의 제2 개구부들(33b)을 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23)과 오믹 반사층(31)에 직접 접촉할 수 있다.
연결부들(35ab)은 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지난다. 도 7a에 도시한 바와 같이, 각각의 연결부(35ab)는 기판(21) 상의 모폴로지의 영향을 줄이기 위해, 하나의 발광셀의 제1 도전형 반도체층(23)의 가장자리들 중 오직 하나의 가장자리의 상부를 지날 수 있다. 즉, 본 실시예에 있어서, 각 발광셀의 제1 도전형 반도체층(23)은 네 개의 가장자리들을 가지며, 연결부(35ab)는 이 가장자리들 중 오직 하나의 가장자리 상부를 지난다. 연결부(35ab)가 전기적 연결에 불필요하게 셀 분리 영역(ISO)을 지나는 것을 방지하여 연결부(35ab)가 모폴로지의 영향으로 손상되는 것을 줄일 수 있다.
한편, 제1 패드 금속층(35a)은 발광셀들의 직렬 어레이의 끝단에 위치한 마지막 발광셀(C7) 상에 위치하고, 제2 패드 금속층(35b)은 첫단에 위치한 제1 발광셀(C1) 상에 위치한다. 제1 패드 금속층(35a)은 마지막 발광셀(C7)의 제2 도전형 반도체층(27) 상부 영역 내에 한정되어 위치할 수 있으며, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에 한정되어 위치할 수 있다.
제1 패드 금속층(35a)은 마지막 발광셀(C7) 상에서 하부 절연층(33)의 제1 개구부(33a)를 통해 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다. 따라서, 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 오믹 콘택하는 오믹층을 포함할 수 있다.
한편, 제2 패드 금속층(35b)은 제1 발광셀(C1) 상에서 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 오믹 반사층(31)에 직접 접촉할 수 있다. 나아가, 도 7a에 도시한 바와 같이, 제2 패드 금속층(35b)은 연결부(35ab)에 의해 둘러싸일 수 있다. 이에 따라, 제2 패드 금속층(35b)과 연결부(35ab) 사이에 경계 영역이 형성될 수 있으며, 이 경계 영역에 하부 절연층(33)이 노출될 수 있다.
상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 동일 재료로 동일 공정에서 함께 형성될 수 있다. 예컨대, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 접착층으로서 Ti, Cr, Ni 등을 포함할 수 있으며, 금속 반사층으로 Al을 포함할 수 있다. 나아가, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 Sn과 같은 금속 원소의 확산을 방지하기 위한 확산 방지층 및 확산 방지층의 산화를 방지하기 위한 산화 방지층을 더 포함할 수 있다. 확산 방지층으로서는 예를 들어 Cr, Ti, Ni, Mo, TiW 또는 W 등이 사용될 수 있으며, 산화방지층으로서는 Au가 사용될 수 있다.
본 실시예에서 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)을 동일 공정에서 함께 형성함으로써 공정을 단순화할 수 있다.
도 8a 및 도 8b를 참조하면, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)을 덮는 상부 절연층(37)이 형성된다. 상부 절연층(31)은 제1 패드 금속층(35a)을 노출시키는 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 개구부(37b)를 가진다. 본 실시예에 있어서, 복수의 개구부들(37a)이 도시되어 있으나, 이에 한정되는 것은 아니며, 하나의 개구부(37a)가 사용될 수도 있다. 또한, 단일의 개구부(37b)가 도시되어 있으나, 복수의 개구부(37b)가 형성될 수도 있다.
상부 절연층(37)의 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격되어 배치될 수 있다. 상부 절연층(37)의 개구부(37b)와 하부 절연층(33)의 제2 개구부(33b)를 서로 중첩하지 않도록 이격시킴으로써, 오믹 반사층(31)이 솔더 등에 의해 오염되는 것을 방지할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 하부 절연층(33)의 제2 개구부(33b)와 상부 절연층(37)의 개구부(37b)가 서로 중첩될 수도 있다.
한편, 상부 절연층(37)은 또한 기판(21)의 가장자리를 따라 하부 절연층(33)의 가장자리를 덮을 수 있으며, 기판(21)의 가장자리 근처의 일부 영역을 노출시킬 수 있다. 상부 절연층(37)의 가장자리는 연결부들(35ab)로부터 적어도 15um 이격되도록 형성될 수 있다.
상부 절연층(37)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 나아가 분포 브래그 반사기로 형성될 수도 있다.
도 9a 및 도 9b를 참조하면, 상부 절연층(37) 상에 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 형성된다.
제1 범프 패드(39a)는 상부 절연층(37)의 개구부(37a)를 통해 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 상부 절연층(37)의 개구부(37b)를 통해 제2 패드 금속층(35b)에 전기적으로 접속한다.
제1 및 제2 범프 패드(39a, 39b)는 도 9a에 도시한 바와 같이 복수의 발광셀들에 걸쳐서 형성될 수 있다. 상부 절연층(37)이 발광셀들과 제1 및 제2 범프 패드들(39a, 39b) 사이에서 전기적 단락을 방지한다.
제1 및 제2 범프 패드들(39a, 39b)이 형성된 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제공된다. 이때, 상기 기판(21)은 레이저 스크라이빙 기술을 이용하여 분리될 수 있다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다. 여기서, 도 10b는 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)을 나타내기 위해, 도 10a의 도면에서 제1 및 제2 범프패드(39a, 39b)와 상부 절연층(37)을 생략한 것이다.
도 10a 및 도 10b를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 플로팅 반사층(35c)을 더 포함하는 것에 차이가 있다. 도 10a 및 도 10b에서 플로팅 반사층(35c) 영역을 굵은 선으로 표시하였다.
플로팅 반사층(35c)은 발광셀들(C1~C7) 사이의 셀 분리 영역(ISO) 상부를 덮는다. 플로팅 반사층(35c)은 이웃하는 발광셀들의 상부 영역을 부분적으로 덮을 수 있다. 따라서, 플로팅 반사층(35c)은 모폴로지의 변화가 심한 영역들 상에 형성된다. 플로팅 반사층(35c)은 연결부들(35ab)이 형성되지 않는 영역에 형성되어, 활성층(25)에서 생성된 광을 반사시킨다. 이에 따라, 발광 다이오드의 광 손실을 방지하여 발광 효율을 향상시킨다.
한편, 플로팅 반사층(35c)은 하부 절연층(33) 상에 위치하며, 연결부들(35ab)과 동일 레벨에 위치할 수 있다. 따라서, 플로팅 반사층(35c)은 제1 및 제2 패드 금속층들(35a, 35b) 및 연결부들(35ab)을 형성할 때, 이들과 동일한 재료를 이용하여 동일 공정에서 함께 형성될 수 있다.
플로팅 반사층(35c)은 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)로부터 절연된다. 플로팅 반사층(35c)은 또한, 오믹 반사층(31) 및 반도체 적층(30)으로부터 절연되며, 이에 따라, 전기적으로 플로팅된다.
플로팅 반사층(35c)은 전기적으로 플로팅되기 때문에, 발광 다이오드가 동작하는 동안, 플로팅 반사층(35c)에 전류가 흐르지 않으며, 따라서, 플로팅 반사층(35c)은 전기력을 발생시키지 않는다. 이에 따라, 플로팅 반사층(35c)은 외부의 수분을 끌어 당기지 않으며, 따라서, 상부 절연층(37) 등에 크랙 등의 손상이 있어도 쉽게 손상되지 않는다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다. 여기서, 도 11b는 제1 패드 금속층(35a), 제2 패드 금속층(35b), 플로팅 금속층(35c) 및 연결부들(35ab)을 나타내기 위해, 도 11a의 도면에서 제1 및 제2 범프패드(39a, 39b), 하부 절연층(33) 및 상부 절연층(37) 등 다른 구성요소들을 생략하고 간략하게 나타낸 것이다.
도 11a 및 도 11b를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 두 개의 발광셀들(C1, C2)을 포함하며, 플로팅 반사층(35c)이 기판(21)의 가장자리를 따라 배치된 것에 차이가 있다. 플로팅 반사층(35c) 영역은 굵은 선으로 표시하였다. 이하에서, 중복을 피하기 위해 차이점에 대해 상세히 설명한다.
우선, 발광셀들(C1, C2)이 기판(21) 상에 길이 방향으로 배열된다. 발광셀들(C1, C2)은 제1 도전형 반도체층(23)을 노출시키는 관통홀들(30a)을 가진다. 오믹 반사층(31)은 발광셀들(C1, C2) 상에서 제2 도전형 반도체층(27) 상에 오믹 콘택한다.
하부 절연층(33)은 발광셀들(C1, C2)을 덮고, 발광셀들(C1, C2) 주위의 기판(21)을 부분적으로 덮는다. 또한, 하부 절연층(33)은 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부들(33a)을 가지며, 각 발광셀(C1, C2) 상의 오믹 반사층(31)을 노출시키는 제2 개구부들(33b)을 가진다. 발광셀(C1) 상에 복수의 제2 개구부(33b)들이 형성되나, 이에 한정되는 것은 아니며, 하나가 형성될 수도 있다. 다만, 복수의 제2 개구부들(33b)은 전류를 고르게 분산시키는데 도움이 된다.
제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 각각 제2 발광셀(C2) 및 제1 발광셀(C1) 상에 위치하며, 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 직접 접촉할 수 있으며, 제2 패드 금속층(35b)은 오믹 반사층(31)에 직접 접촉할 수 있다. 제2 패드 금속층(35b)은 오믹 반사층(31)을 통해 제2 도전형 반도체층(27)에 전기적으로 접속한다.
연결부(35ab)는 제1 발광셀(C1)의 제1 도전형 반도체층(23)과 제2 발광셀(C2)의 오믹 반사층(31)에 전기적으로 접속한다. 연결부(35ab)는 제1 발광셀(C1)의 제1 도전형 반도체층(23)과 제2 발광셀(C2)의 오믹 반사층(31)에 직접 접촉할 수 있다. 또한, 연결부(35ab)는 제2 패드 금속층(35b)을 둘러쌀 수 있다.
한편, 플로팅 반사층(35c)이 기판(23) 가장자리를 따라 링 형상으로 제1 및 제2 발광셀들(C1, C2)을 둘러쌀 수 있다. 또한, 도 11a 및 도 11b에 도시한 바와 같이, 플로팅 반사층(35c)의 일부는 발광셀들(C1, C2) 사이의 영역에 위치할 수 있다. 플로팅 반사층(35c)은 하부 절연층(33) 상에 위치하여 제1 및 제2 패드 금속층들(35a, 35b) 및 연결부(35ab)로부터 절연된다. 또한, 플로팅 반사층(35c)은 제1 및 제2 발광셀들(C1, C2)로부터 절연된다. 본 실시예에서, 플로팅 반사층(35c)은 하부 절연층(33) 상에 위치하여 기판(21)으로부터도 이격되지만, 기판(21)이 절연성인 경우, 플로팅 반사층(35c)은 부분적으로 기판(21)에 접촉할 수도 있다.
제1 및 제2 패드 금속층(35a, 35b), 연결부(35ab) 및 플로팅 반사층(35c)은 모두 동일 재료로 형성될 수 있으며, 동일 레벨에 위치할 수 있다.
한편, 상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b), 연결부(35ab) 및 플로팅 반사층(35c)을 덮는다. 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 개구부(37b)를 가진다. 연결부(35ab) 및 플로팅 반사층(35c)은 상부 절연층(37)으로 덮여 밀봉된다.
한편, 상부 절연층(37)의 개구부(37a)는 제2 발광셀(C2) 상부에 위치하여 제1 패드 금속층(35a)을 노출시키며, 개구부(37b)는 제1 발광셀(C1) 상부에 위치하여 제2 패드 금속층(35b)을 노출시킨다.
복수의 개구부들(37b)이 제1 발광셀(C1) 상부에 배치될 수 있다. 이들 개구부들(37b)은 하부 절연층(33)의 제2 개구부들(33b)로부터 횡방향으로 이격될 수 있다.
한편, 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 각각 제2 발광셀(C2) 및 제1 발광셀(C1) 상부에 위치하며, 상부 절연층(37)의 개구부들(37a, 37b)을 통해 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)에 전기적으로 접속한다.
본 실시예에 있어서, 플로팅 반사층(35c)이 기판(21)의 가장자리를 따라 링 형상으로 발광셀들(C1, C2)을 둘러싸는 것으로 설명하지만, 플로팅 반사층(35c)이 부분적으로 또는 완전히 생략될 수도 있다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다. 여기서, 도 12b는 제1 패드 금속층(35a), 제2 패드 금속층(35b), 플로팅 금속층(35c) 및 연결부들(35ab)을 명확하게 나타내기 위해, 도 12a의 도면을 간략하게 나타낸 것이다.
도 12a 및 도 12b를 참조하면, 본 실시예에 따른 발광 다이오드는 도 11a 및 도 11b를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광셀들(C1, C2)이 관통홀들(30a)을 가지지 않으며, 플로팅 반사층(35c)이 기판(21)의 가장자리를 따라 부분적으로 배치된 것에 차이가 있다. 이하에서, 중복을 피하기 위해 차이점에 대해 상세히 설명한다.
발광셀들(C1, C2)이 관통홀들(30a)을 가지지 않으므로, 하부 절연층(30)은 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 개구부(33a)를 가지지 않는다. 다만, 하부 절연층(30)은 발광셀들(C1, C2) 주위에서 제1 도전형 반도체층들(23)을 노출시킨다. 하부 절연층(30)은 다양한 방식으로 제1 도전형 반도체층(23)을 노출시킬 수 있다. 도 12a에 도시한 바와 같이, 발광셀들(C1, C2)을 덮는 하부 절연층(23)의 가장자리가 제1 도전형 반도체층(23) 상에 위치하고, 하부 절연층(23)의 바깥쪽에서 제1 도전형 반도체층(23)이 노출되도록 할 수 있다. 또한, 하부 절연층(23)이 발광셀들(C1, C2) 주위의 기판(21)을 부분적으로 덮도록 형성되되, 제1 도전형 반도체층들(23)을 노출시키는 개구부들을 갖도록 형성될 수도 있다.
제1 패드 금속층(35a)은 하부 절연층(33)에 형성된 개구부를 통해 제2 발광셀(C2)의 가장자리를 따라 제1 도전형 반도체층(23)에 접속될 수 있다. 연결부(35ab)는 제1 발광셀(C2)의 가장자리를 따라 제1 도전형 반도체층(23)에 접속될 수 있다.
제2 패드 금속층(35b)은 하부 절연층(33)의 개구부들(33b)을 통해 오믹 반사층(31)에 전기적으로 접속할 수 있으며, 연결부(35ab)에 의해 둘러싸일 수 있다.
한편, 플로팅 금속층(35c)이 제1 발광셀(C1)의 세 측면을 따라 형성될 수 있으며, 플로팅 금속층(35c)의 일부는 제2 발광셀(C2) 측으로 연장될 수 있다. 플로팅 금속층(35c)은 기판(21) 및 제1 도전형 반도체층(23) 상부에 위치할 수 있으며, 플로팅 금속층(35c) 하부에 하부 절연층(33)이 위치하여 플로팅 금속층(35c)을 제1 도전형 반도체층으로부터 절연시킬 수 있다.
한편, 본 실시예에 있어서, 상부 절연층(37)은 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 각각 노출시키는 개구부들(37a, 37b)을 가지며, 제1 및 제2 범프 패드들(39a, 39b)이 각각 상기 개구부들(37a, 37b) 내에 형성되어 제1 및 제2 패드 금속층들(35a, 35b)에 접속될 수 있다. 본 실시예에 있어서, 상부 절연층(37)의 개구부(37b)가 하부 절연층의 제2 개구부들(33b)과 중첩하도록 형성되지만, 본 발명은 이에 한정되는 것은 아니며, 앞서 설명한 실시예들과 마찬가지로, 개구부(37b)가 하부 절연층(33)의 제2 개구부들(33b)과 중첩하지 않도록 횡방향으로 이격될 수도 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 여기서는 기판(21), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부(35ab) 및 플로팅 반사층(35c)를 도시하여 나타내고, 다른 구성요소들에 대해서는 앞의 실시예들과 중복을 피하기 위해 도시하지 않았다.
도 13을 참조하면, 본 실시예에 따른 발광 다이오드는 도 12a 및 도 12b를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 플로팅 반사층(35c)의 일부가 발광셀들(C1, C2) 사이의 영역으로 더 연장된 것에 차이가 있다.
플로팅 반사층(35c)이 발광셀들(C1, C2) 사이의 영역으로 연장하기 위해, 발광셀들(C1, C2) 사이의 영역을 지나는 연장부(35ab)의 폭이 도 12a의 연결부(35ab)에 비해 상대적으로 좁다. 예컨대, 셀 분리 영역 내에 위치하는 연결부(35ab)의 폭은 셀 분리 영역의 폭의 1/2 이하일 수 있다.
플로팅 반사층(35c)은 앞서 설명한 실시예들과 마찬가지로, 제1 및 제2 패드 금속층(35a, 35b) 및 연결부(35ab)로부터 이격되며, 또한, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로부터도 절연된다. 플로팅 반사층(35c)은 앞서 설명한 실시예와 같이 하부 절연층(33)에 의해 제1 도전형 반도체층(23)으로부터 절연될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다. 여기서는 기판(21), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부(35ab) 및 플로팅 반사층(35c)를 도시하여 나타내고, 다른 구성요소들에 대해서는 앞의 실시예들과 중복을 피하기 위해 도시하지 않았다.
도 14를 참조하면, 본 실시예에 따른 발광 다이오드는 도 13을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 연결부(35ab) 및 플로팅 반사층(35c)에 차이가 있다.
연결부(35ab)는 제1 발광셀(C1) 상에서 두 부분으로 나뉘어 제2 발광셀(C2)로 연장한다. 따라서, 연결부(35ab)의 상기 두 부분이 각각 제2 발광셀(C2)의 오믹 반사층(31)에 전기적으로 접속할 것이다.
한편, 도 13을 참조하여 설명한 플로팅 반사층(35c)에 추가하여 연결부(35ab)의 두 부분들 사이에 플로팅 반사층(35c)이 추가된다. 추가된 플로팅 반사층(35c) 또한 하부 절연층(33)에 의해 제1 도전형 반도체층(23), 활성층(27), 제2 도전형 반도체층(27) 및 오믹 반사층(31)으로부터 절연되며, 제1 및 제2 패드 금속층(35a, 35b) 및 연결부(35ab)로부터 이격되어, 전기적으로 플로팅된다. 추가된 플로팅 반사층(35c)은 연결부(35ab) 및 제1 패드 금속층(35a)으로 둘러싸인다.
본 실시예에 있어서, 연결부(35ab)를 두 부분으로 나누고, 두 부분 사이에 플로팅 반사층(35c)을 배치함으로써 광 추출 효율을 감소시키지 않으면서 연결부(35ab)에 의한 전기적 연결의 신뢰성을 향상시킬 수 있다.
앞서, 도 11 내지 도 14를 참조하여 두 개의 발광셀들을 갖는 다양한 발광 다이오드에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 다양하게 변형될 수 있다. 또한, 위 실시예들에 있어서 플로팅 반사층(53c)은 생략될 수도 있다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 16은 도 15의 절취선 A-A를 따라 취해진 단면도이며, 도 17은 도 15의 발광 다이오드의 개략적인 회로도이다.
도 15, 도 16 및 도 17을 참조하면, 상기 발광 다이오드는 기판(21), 복수의 발광셀들(C1~C7), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부들(35ab), 상부 절연층(37), 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 포함한다. 발광셀들(C1~C7)은 각각 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층체(30)를 포함한다.
본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하며, 다만, 발광셀들(C1~C7)과 제1 및 제2 범프 패드들(39a, 39b)의 상대적인 위치에 차이가 있다. 따라서, 본 실시예에 따른 발광 다이오드에 대해 도 1 내지 도 3을 참조하여 설명한 사항과 중복되는 내용에 대해서는 상세한 설명을 생략한다.
본 실시예에서 7개의 발광셀들(C1~C7)이 도시되지만, 이에 한정되는 것은 아니며, 발광셀들의 개수는 다양하게 조절될 수 있다. 특히, 발광셀들의 개수는 3개 이상일 수 있다.
한편, 본 실시예에 있어서, 제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 연속적으로 직렬 연결된 발광셀들에 걸쳐 배치될 수 있다. 예를 들어, 도 15에서, 제1 범프 패드(39a)는 제5, 제6 및 제7 발광셀들(C5, C6 및 C7)의 상부 영역에 걸쳐서 배치되며, 제2 범프 패드(39b)는 제1, 제2, 제3 및 제4 발광셀들(C1, C2, C3, C4)의 상부 영역에 걸쳐서 배치된다. 이에 따라, 제1 범프 패드(39a) 또는 제2 범프 패드(39b)와 각 발광셀의 제2 도전형 반도체층(27) 또는 제1 도전형 반도체층(23) 사이의 전위차를 5Vf 이하, 나아가 4Vf 이하로 제어할 수 있다.
본 실시예에 따르면, 발광셀들(C1~C7)의 배열 및 범프 패드들(39a, 39b)의 위치를 제어함으로써, 각 발광셀의 제1 도전형 반도체층(23) 또는 제2 도전형 반도체층(27)과 해당 발광셀 상에 위치하는 제1 범프 패드(39a) 또는 제2 범프 패드(39b) 부분 사이의 전위차가 5Vf 이하로 제어할 수 있다. 이에 따라, 범프 패드들(39a, 39b)과 연결부(35ab) 사이에 위치하는 상부 절연층(37)의 절연 파괴를 효과적으로 방지할 수 있다.
이에 반해, 예컨대, 제1 범프 패드(39a)가 제2 발광셀(C2)에 걸쳐 배치될 경우, 제1 범프 패드(39a)와 제2 발광셀(C2, C3) 사이에 최대 6Vf의 전위차가 발생할 수 있으며, 이에 따라, 상부 절연층(37)의 절연 파괴가 쉽게 발생될 수 있다.
한편, 각 발광셀에 있어서, 제1 도전형 반도체층(23)에 연결부(35ab)가 접속되기 때문에, 범프 패드들(39a 또는 39b)과 연결부(35ab) 사이의 전위차가 주요하게 고려되어야 한다. 범프 패드들(39a, 39b)과 제1 도전형 반도체층(23) 사이에는 일반적으로 하부 절연층(33) 및 상부 절연층(37)이 모두 개재되므로, 이들 사이의 전위차는 절연 파괴에 큰 영향을 미치지 못할 수 있다. 그러나, 범프 패드들(39a, 39b)과 연결부(35ab) 사이에는 상부 절연층(37)만이 개재되며, 따라서, 이들 사이의 전위차에 의해 상부 절연층(37)이 쉽게 파괴될 수 있다.
따라서, 상부 절연층(37)의 절연 파괴를 더욱 방지하기 위해, 전위차가 높은 영역에서 범프 패드들(39a, 39b)과 연결부(35ab)가 서로 중첩하지 않도록 이들을 배치할 수도 있다.
예를 들어, 도 15에서, 제4 발광셀(C4)의 제1 도전형 반도체층(23)에 접속된 연결부(35ab)는 제2 범프 패드(39b)와 부분적으로 중첩하도록 도시되어 있다. 이 경우, 제2 범프 패드(39b)와 연결부(35ab) 사이에 4Vf의 전위차가 발생되며, 이 전위차는 상부 절연층(37)을 사이에 두고 발생된다. 따라서, 제2 범프 패드(39b)와 연결부(35ab)가 서로 중첩하지 않도록 이들을 횡방향으로 이격시킬 경우, 제2 범프 패드(39b)와 연결부(35ab) 사이의 거리를 증가시킬 수 있으며, 따라서, 상부 절연층(37)의 절연 파괴를 더욱 방지할 수 있다.
도 18 내지 도 23은 도 15의 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들 및 단면도들이다. 각 도면들에서 a는 평면도를 b는 각 평면도의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
본 실시예에 따른 발광 다이오드 제조 방법은 도 4 내지 도 9를 참조하여 설명한 발광 다이오드 제조 방법과 대체로 유사하므로, 동일한 구성 요소에 대해 동일한 참조 번호를 사용하여 나타내고 동일한 사항에 대해 상세한 설명은 생략한다.
도 23a 및 도 23b에 도시되듯이, 본 실시예에 있어서, 제1 및 제2 범프 패드(39a, 39b)는 각각 도 15 내지 도 17을 참조하여 설명한 바와 같이 직렬 연결된 복수의 발광셀들에 걸쳐서 배치되도록 형성된다. 이에 따라, 제1 및 제2 범프 패드(39a, 39b)와 연결부들(35ab)이 부분적으로 중첩할 수 있으며, 중첩하는 영역들에서 제1 범프 패드(39a) 또는 제2 범프 패드(39b)와 연결부들(35ab) 사이의 전위차는 5Vf 이하, 또는 4Vf 이하로 제어된다.
도 24는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다. 이하에서는, 중복을 피하기 위해 본 실시예의 발광 다이오드에 대해 도 15의 실시예와 다른 점에 대해 상세히 설명하며, 동일한 내용에 대해서는 간략하게 설명하거나 설명을 생략하기로 한다.
도 24를 참조하면, 본 실시예에 따른 발광 다이오드는 도 15를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광셀들(C1~C7)의 형상 및 배열에 차이가 있다.
즉, 도 15의 실시예에서, 제1 발광셀 내지 제4 발광셀(C1~C4)은 2×2의 행렬로 배열되고 제5 발광셀(C5)과 제6 발광셀(C6)이 동일한 크기로 2행에 배열되고, 제7 발광셀(C7)이 제5 발광셀(C5)과 제6 발광셀(C6)의 일측 가장자리들 근처에 배치되어 있다. 또한, 제1 범프 패드(39a)가 접속하는 제7 발광셀(C7)과 제2 범프 패드(39b)가 접속하는 제1 발광셀(C1)의 접속 부분은 서로 대각 방향으로 배치되어 있다.
이에 반해, 본 실시예에서, 제1 발광셀 내지 제4 발광셀(C1~C4)은 하나의 행에 배열되고, 제5 발광셀 내지 제8 발광셀(C5~C7)이 다른 하나의 행에 배열되어 있다. 또한, 제5 발광셀(C5)은 제4 발광셀(C4)에 이웃하며, 제7 발광셀(C7)은 제1 발광셀(C1)에 이웃한다. 이에 따라, 제7 발광셀(C7)에 전기적으로 접속하는 제1 범프 패드(39a)의 접속 부분과 제1 발광셀(C1)에 전기적으로 접속하는 제2 범프 패드(39b)의 접속 부분이 서로 이웃하여 배치된다.
한편, 4개의 발광셀들 즉, 제1 내지 제4 발광셀들(C1~C4)이 하나의 행에 배열되고, 3개의 발광셀들 즉, 제5 내지 제7 발광셀들(C5~C7)이 다른 하나의 행에 배열됨에 따라, 제1 내지 제4 발광셀들(C1~C4)은 제5 내지 제7 발광셀들(C5~C7)에 비해 상대적으로 좁고 기다란 형상을 가질 수 있다. 이에 따라, 각 발광셀들의 발광 면적을 대체로 균일하게 형성할 수 있다.
나아가, 본 실시예에 있어서, 제1 범프 패드(39a)는 제5 내지 제7 발광셀들(C5~C7) 상부에 배치된 하부 절연층(33)의 개구부들(33b)을 모두 덮으며, 제2 범프 패드(39b)는 제1 내지 제4 발광셀들(C1~C4)의 상부에 배치된 하부 절연층(33)의 개구부들(33b) 모두를 적어도 부분적으로 덮는다. 제2 범프 패드(39b)는 제1 내지 제4 발광셀들(C1~C4)의 상부에 배치된 하부 절연층(33)의 개구부들(33b)을 모두 덮을 수도 있다. 하부 절연층(33)의 개구부들(33b)을 제1 또는 제2 범프 패드(39a, 39b)로 덮기 때문에, 발광셀들(C1~C7)에서 생성된 열을 제1 또는 제2 범프 패드(39a, 39b)를 통해 더욱 효율적으로 외부로 방출할 수 있다.
한편, 도 15의 실시예에 있어서, 제2 패드 금속층(35b)이 연결부(35ab)에 의해 둘러싸여 있으나, 본 실시예에 있어서, 제2 패드 금속층(35b)은 연결부(35ab)의 외부에 배치되어 있다. 이와 같이, 제2 패드 금속층(35b)은 연결부(35ab)에 의해 둘러싸일 수도 있고 연결부(35ab) 외부에 배치될 수도 있다.
도 25는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 이하에서는, 중복을 피하기 위해 본 실시예의 발광 다이오드에 대해 도 15의 실시예와 다른 점에 대해 상세히 설명하며, 동일한 내용에 대해서는 간략하게 설명하거나 설명을 생략하기로 한다.
도 25를 참조하면, 본 실시예에 따른 발광 다이오드는 도 15를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광셀들(C1~C8)의 개수, 형상 및 배열에 차이가 있다.
즉, 본 실시예에서, 발광 다이오드는 8개의 발광셀들(C1~C8)을 포함하고, 이들 발광셀들(C1~C8)이 4×2의 행렬로 배열된 것에 차이가 있다. 즉, 4개의 행에 각각 2개의 발광셀들이 배치되며, 이들 발광셀들(C1~C8)은 서로 유사한 셀 크기를 가진다. 또한, 이들 발광셀들(C1~C8)은 연결부들(35ab)에 의해 서로 직렬 연결된다.
제1 범프 패드(39a)는 연속적으로 직렬 연결된 4개의 발광셀들(C5~C8) 상부에 걸쳐 배치되며, 제2 범프 패드(39b) 또한 연속적으로 직렬 연결된 4개의 발광셀들(C1~C4) 상부에 걸쳐 배치된다. 제1 범프 패드(39a)는 직렬 어레이의 끝 단에 위치한 제8 발광셀(C8)의 상부에서 상부 절연층(37)의 제1 개구부(37a)를 통해 제1 패드 금속층(35a)에 접속한다. 제2 범프 패드(39b)는 직렬 어레이의 첫 단에 위치한 제1 발광셀(C1)의 상부에서 상부 절연층(37)의 제2 개구부(37b)를 통해 제2 패드 금속층(35b)에 접속한다.
한편, 본 실시예에 있어서, 제1 범프 패드(39a)는 제5 발광셀(C5) 상부에 배치된 하부 절연층(33)의 개구부(33b)와 적어도 부분적으로 중첩할 수 있으나, 전혀 중첩하지 않을 수도 있다. 이들이 중첩할 경우, 제5 발광셀(C5)에서 생성된 열을 제1 범프 패드(39a)를 통해 더욱 효율적으로 방출할 수 있다. 한편, 이들이 중첩하지 않을 경우, 제1 범프 패드(39a)와 제5 발광셀(C5)의 제2 도전형 반도체층(27)에 전기적으로 접속된 연결부(35ab)도 서로 중첩하지 않도록 할 수 있으며, 따라서, 제1 범프 패드(39a)와 연결부(35ab) 사이의 높은 전위차에 의해 제5 발광셀(C5) 상의 상부 절연층(37)이 절연파괴되는 것을 방지할 수 있다.
한편, 도 15의 실시예에 있어서, 제2 패드 금속층(35b)이 연결부(35ab)에 의해 둘러싸여 있으나, 본 실시예에 있어서, 제2 패드 금속층(35b)은 연결부(35ab)의 외부에 배치되어 있다.
도 26은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 26을 참조하면, 본 실시예에 따른 발광 다이오드는 도 24를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광셀들(C1~C8)의 개수 및 형상에 차이가 있다.
즉, 본 실시예에서, 발광 다이오드는 8개의 발광셀들(C1~C8)을 포함하고, 이들 발광셀들(C1~C8)이 2×4의 행렬로 배열된 것에 차이가 있다. 즉, 2개의 행에 각각 4개의 발광셀들이 배치되며, 이들 발광셀들(C1~C8)은 서로 유사한 셀 크기를 가진다. 또한, 이들 발광셀들(C1~C8)은 연결부들(35ab)에 의해 서로 직렬 연결된다.
제1 범프 패드(39a)는 연속적으로 직렬 연결된 4개의 발광셀들(C5~C8) 상부에 걸쳐 배치되며, 제2 범프 패드(39b) 또한 연속적으로 직렬 연결된 4개의 발광셀들(C1~C4) 상부에 걸쳐 배치된다. 제1 범프 패드(39a)는 직렬 어레이의 끝 단에 위치한 제8 발광셀(C8)의 상부에서 상부 절연층(37)의 제1 개구부(37a)를 통해 제1 패드 금속층(35a)에 접속한다. 제2 범프 패드(39b)는 직렬 어레이의 첫 단에 위치한 제1 발광셀(C1)의 상부에서 상부 절연층(37)의 제2 개구부(37b)를 통해 제2 패드 금속층(35b)에 접속한다.
한편, 본 실시예에 있어서, 제1 범프 패드(39a)는 제5 발광셀(C5) 상부에 배치된 하부 절연층(33)의 개구부(33b)와 적어도 부분적으로 중첩할 수 있으나, 전혀 중첩하지 않을 수도 있다. 이들이 중첩할 경우, 제5 발광셀(C5)에서 생성된 열을 제1 범프 패드(39a)를 통해 더욱 효율적으로 방출할 수 있다. 한편, 이들이 중첩하지 않을 경우, 제1 범프 패드(39a)와 제5 발광셀(C5)의 제2 도전형 반도체층(27)에 전기적으로 접속된 연결부(35ab)도 서로 중첩하지 않도록 할 수 있으며, 따라서, 제1 범프 패드(39a)와 연결부(35ab) 사이의 높은 전위차에 의해 제5 발광셀(C5) 상의 상부 절연층(37)이 절연파괴되는 것을 방지할 수 있다.
도 27은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 중복을 피하기 위해 본 실시예의 발광 다이오드에 대해 도 15의 실시예와 다른 점에 대해 상세히 설명하며, 동일한 내용에 대해서는 간략하게 설명하거나 설명을 생략하기로 한다.
도 27을 참조하면, 본 실시예에 따른 발광 다이오드는 기판(21) 상에 3개의 발광셀들(C1, C2, C3)이 배치되며, 이들 발광셀들이 연결부들(35ab)에 의해 직렬 연결된다. 발광셀들(C1, C2, C3)은 셀 분리 영역(ISO)에 의해 서로 분리된다. 한편, 앞의 실시예에서 기판(21) 가장자리를 따라 발광셀들 주위에 기판(21) 상면이 노출되었으나, 본 실시예에서 기판(21)의 가장자리들이 제1 도전형 반도체층(23)으로 덮이도록 도시된다. 그러나 이에 한정되는 것은 아니며, 기판(21) 상면이 그 가장자리를 따라 노출될 수도 있다.
또한, 앞의 실시예들에 있어서, 제1 패드 금속층(35a) 및 연결부들(35ab)이 발광셀들의 관통홀들(30a)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속하였지만, 본 실시예에 있어서, 제1 패드 금속층(35a) 및 연결부들(35ab)은, 메사 외부에 노출된 제1 도전형 반도체층(23)에 전기적으로 접속하는 것에 차이가 있다.
이를 위해, 하부 절연층(33)은 발광셀들(C1~C3)을 대부분 덮고 셀 분리 영역(ISO)을 덮되, 오믹 반사층(31)을 노출시키는 개구부들(33b)을 가지며, 아울러 제2 도전형 반도체층(27) 주위에서 제1 도전형 반도체층(23)을 노출시킨다. 이에 따라, 각 발광셀들(C1, C2, C3)의 가장자리 영역들에서 제1 도전형 반도체층들(23)이 노출되며, 각 발광셀들(C1, C2, C3) 상의 오믹 반사층이 하부 절연층(33)을 통해 노출된다.
제1 패드 금속층(35a)은 제3 발광셀(C3)의 제2 도전형 반도체층(27) 주위에 노출된 제1 도전형 반도체층(23)에 접속하며, 연결부들(35ab)은 제1 발광셀(C1) 및 제2 발광셀(C2)의 제2 도전형 반도체층들(27) 주위에 노출된 제1 도전형 반도체층(23)에 접속하며, 이웃하는 오믹 반사층(31)에 접속한다.
제2 패드 금속층(35b)은 제1 발광셀(C1) 상에 배치되며, 하부 절연층(33)의 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속된다.
한편, 상부 절연층(37)은 제1 및 제2 패드 금속층들(35a, 35b) 및 연결부들(35ab)을 덮으며, 하부 절연층(33)의 가장자리를 덮는다. 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부들(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 3개의 발광셀들(C1, C2, C3) 모두에 걸쳐 배치된다. 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 통해 제1 패드 금속층(35a)에 접속된다. 또한, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 통해 제2 패드 금속층(35b)에 접속된다.
본 실시예에 있어서, 제1 개구부들(37a)이 3개인 것으로 도시하였으나, 제1 개구부들(37a)의 개수는 다양하게 선택될 수 있으며, 하나일 수도 있다. 또한, 제2 개구부(37b)는 하나인 것으로 도시하였으나, 그 개수는 하나 이상일 수도 있다. 한편, 상기 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격되어 배치된다.
도 28은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 28을 참조하면, 본 실시예에 따른 발광 다이오드는 도 27을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 범프 패드(39a) 및 제2 범프 패드(39b)의 배치에 차이가 있다.
본 실시예에서, 제1 범프 패드(39a)는 제2 발광셀(C2) 및 제3 발광셀(C3)에 걸쳐서 배치되고, 제2 범프 패드(39b)는 제1 발광셀(C1) 및 제2 발광셀(C2)에 걸쳐 배치된다.
이에 따라, 제2 발광셀(C2)은 제1 범프 패드(39a) 및 제2 범프 패드(39b) 모두와 부분적으로 중첩하지만, 제1 발광셀(C1) 및 제3 발광셀(C3)은 각각 하나의 범프 패드(39b, 39a)와 부분적으로 중첩한다.
제2 범프 패드(39b)와 제3 발광셀(C3) 상의 제1 패드 금속층(35a) 사이에는 대략 3Vf의 전위차가 발생한다. 도 27의 실시예에 있어서, 제2 범프 패드(39b)와 제1 패드 금속층(35a)이 서로 중첩하는 부분에서 3Vf의 전위차가 상부 절연층(37)을 사이에 두고 형성된다. 이와 비교하여, 본 실시예에 있어서, 제2 범프 패드(39b)와 제3 발광셀(C3) 상의 제1 패드 금속층(35a) 사이에도 대략 3Vf의 전위차가 발생하지만, 제2 범프 패드(39b)와 제3 발광셀(C3)이 서로 중첩하지 않기 때문에, 상기 전위차에 의해 상부 절연층(37)이 파괴되는 것이 방지될 수 있다.
이와 같이, 제1 또는 제2 범프 패드(39a, 39b)를 일부의 발광셀들 상에 배치함으로써 발광 다이오드의 신뢰성을 더욱 향상시킬 수 있다.
도 29는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 30은 도 29의 절취선 A-A를 따라 취해진 단면도이다.
도 29 및 도 30을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하므로, 중복을 피하기 위해 동일한 사항에 대해 상세한 설명은 생략한다.
또한, 본 실시예에 따른 발광 다이오드는, 도 10a 및 도 10b를 참조하여 설명한 바와 같이, 플로팅 반사층(35c)을 더 포함할 수 있다. 플로팅 반사층(35c)은 발광셀들 사이의 영역에 배치된다. 본 실시예에 따른 플로팅 반사층(35c)은 도 10a를 참조하여 설명한 발광 다이오드의 플로팅 반사층(35c)과 대비하여 그 형상이 다소 차이가 있는데, 플로팅 반사층의 위치나 형상은 다양하게 변형될 수 있다.
본 실시예에서, 하부 절연층(33')은 분포 브래그 반사기를 포함한다. 예컨대, 상기 하부 절연층(33')은 SiO2와 TiO2가 반복 적층된 분포 브래그 반사기를 포함할 수 있다.
한편, 본 실시예에 따른 발광 다이오드는 하부 절연층(33')의 가장자리 위치가 도 1 내지 도 3을 참조하여 설명한 발광 다이오드의 하부 절연층(33)의 가장자리 위치와 다르다. 본 실시예에서, 하부 절연층(33')은 연결부들(35ab)의 가장자리들을 덮되, 하부 절연층(33')의 가장자리들이 발광셀들(C1~C7)의 제1 도전형 반도체층(23)의 외측 가장자리들에 비해 기판(21)의 가장자리로부터 내측으로 더 멀리 이격된다. 즉, 하부 절연층(33')의 가장자리들은 노출된 제1 도전형 반도체층(23) 상에 주로 위치한다.
상부 절연층(37)의 가장자리는 기판(21)의 가장자리와 발광셀들 사이에 위치하며, 따라서, 본 실시예에 따른 하부 절연층(33')은 도 1의 실시예와 비교하여 상부 절연층(37)의 가장자리로부터 더 멀리 이격된다. 그 결과, 상부 절연층(37)과 기판(21)의 계면을 통해 외부에서 침투하는 수분 등에 의해 하부 절연층(33')이 손상되는 것을 방지할 수 있어 발광 다이오드의 신뢰성을 향상시킬 수 있다.
하부 절연층(33')을 SiO2나 Si3N4와 같은 단일층으로 형성할 경우, 단일층은 수분에 대한 안정성이 상대적으로 높지만, 분포 브래그 반사기와 같이 다층 구조로 하부 절연층(33')을 형성할 경우, 분포 브래그 반사기가 수분에 취약할 수 있다. 특히, 기판(21)의 가장자리 근처는 수부 침투 경로가 상대적으로 짧기 때문에, 분포 브래그 반사기가 기판(21) 가장자리 근처에 가깝게 배치될 경우, 수분에 의해 쉽게 손상될 수 있다.
그러나 본 실시예에 따르면, 연결부들(35ab)을 기판(21)의 가장자리로부터 멀리 떨어뜨려 배치함과 아울러, 분포 브래그 반사기를 포함하는 하부 절연층(33')을 기판(21)의 가장자리로부터 멀리 배치함으로써 고온 고습에서의 발광 다이오드의 신뢰성을 크게 향상시킬 수 있다.
도 31은 고온 고습 조건에서의 신뢰성 테스트 결과를 설명하기 위한 개략적인 그래프이다. 도 29 및 도 30을 참조하여 설명한 바와 같이, 하부 절연층(30')이 TiO2/SiO2 분포 브래그 반사기를 포함하며, 하부 절연층(30')의 가장자리들이 제1 도전형 반도체층(23) 상에 위치하는 실시예의 샘플들 8개와 하부 절연층의 가장자리들이 기판(21) 상에 위치하는 비교예의 샘플들 8개를 마련하고 이들에 대해 온도 60℃, 상대 습도(RH) 90% 조건에서 25mA의 전류를 흘려 시간에 따른 발광다이오드의 순방향 전압(Vf)을 측정하였으며, 순방향 전압(Vf)의 감소가 초기값의 5% 미만인 것을 양호(Pass)로 처리하고, 초기값의 5%를 초과하는 샘플을 불량으로 처리하였다.
도 31을 참조하면, 하부 절연층의 가장자리가 기판(21) 상에 위치하여 상대적으로 상부 절연층(37)의 가장자리와 가까운 비교예의 샘플들은 250시간 경과 후 거의 모두 불량이 발생하였다. 이에 반해, 하부 절연층의 가장자리가 제1 도전형 반도체층(23) 상에 위치하여 상부 절연층(37)의 가장자리로부터 상대적으로 멀리 위치하는 실시예의 샘플들은 1000시간 경과 후에도 순방향 전압의 변화가 크지 않고 양호하게 남아 있었다.
하부 절연층을 SiO2 단일층으로 형성한 샘플들은 하부 절연층의 가장자리가 기판(21) 상에 위치하는 경우에도 고온 고습 테스트에서 순방향 전압의 변화가 크지 않았으나, 하부 절연층을 분포 브래그 반사기로 형성할 경우, 수분에 취약하였다. 그러나, 실시예와 같이 하부 절연층의 가장자리를 발광 다이오드의 내측으로 이동시켜 상부 절연층(37)의 가장자리로부터 멀리 떨어뜨림으로써 수분에 의한 불량 발생을 방지할 수 있었다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 32를 참조하면, 본 실시예에 따른 발광 다이오드는 도 29 및 도 30을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 하부 절연층(33")의 가장자리들이 앞의 실시예에 비해 더 내측에 위치하는 것에 차이가 있다. 본 실시예에 있어서, 하부 절연층(33")의 가장자리들은 주로 제2 도전형 반도체층(27) 상에 위치하는 것으로 도시하였으나, 제2 도전형 반도체층(27)의 측면 상에 주로 위치할 수도 있다.
하부 절연층(33")의 가장자리들을 기판(21)의 가장자리로부터 내측으로 더 멀리 배치함으로써 수분 침투 경로를 더욱 증가시킬 수 있으며, 따라서, 신뢰성을 더욱 향상시킬 수 있을 것으로 기대된다.
도 33은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 34는 도 33의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 33 및 도 34를 참조하면, 본 실시예에 따른 발광 다이오드는 도 29 및 도 30을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 오믹 반사층(31)의 구조에 다소 차이가 있다. 중복을 피하기 위해 동일한 구성요소들에 대한 상세한 설명은 생략하고, 차이점에 대해 설명한다.
본 실시예에 따른 발광 다이오드는 오믹 콘택층(28), 투명 절연층(29) 및 금속 반사층(32)을 포함한다. 오믹 콘택층(28)은 ITO나 ZnO와 같은 투명한 도전성 산화막으로 형성된다. 오믹 콘택층(28)은 제2 도전형 반도체층(27) 상에 한정되어 배치될 수 있으며, 제2 도전형 반도체층(27)에 오믹 콘택한다.
한편, 투명 절연층(29)은 오믹 콘택층(28)을 덮으며, 나아가, 제2 도전형 반도체층(27) 및 활성층(25)의 측면을 덮을 수 있다. 투명 절연층(29)의 가장자리는 도 34에 도시한 바와 같이 하부 절연층(33')으로 덮일 수 있다. 따라서, 투명 절연층(29)의 가장자리는 하부 절연층(33')의 가장자리에 비해 기판(21)의 가장자리로부터 더 멀리 위치한다. 그러나 본 발명이 이에 한정되는 것은 아니며, 투명 절연층(29)의 일부가 하부 절연층(33')의 외부에 노출될 수도 있다. 또한, 투명 절연층(29)을 먼저 패터닝한 후에 분리영역(ISO)이 형성될 수 있으며, 이에 따라, 도시한 바와 같이, 투명 절연층(29)은 분리 영역(ISO)에서 제거될 수 있다.
투명 절연층(29)은 오믹 콘택층(28)을 노출시키는 개구부들(29a)을 가진다. 복수의 개구부들(29a)이 오믹 콘택층(28) 상부에 배치될 수 있다. 투명 절연층(29)은 예컨대 SiO2로 형성될 수 있다.
한편, 금속 반사층(32)은 투명 절연층(29) 상에 배치되어 상기 개구부들(29a)을 통해 오믹 콘택층(28)에 접속한다. 금속 반사층(32)은 반사성 금속을 포함하며, 예컨대 Ni/Ag를 포함할 수 있다. 나아가, 금속 반사층(32)은 반사 금속 물질층을 보호하기 위한 장벽층을 포함할 수 있으며, 금속층의 산화 방지를 위해 Au층을 포함할 수 있다.
또한, 도시한 바와 같이, 투명 절연층(29)은 제2 도전형 반도체층(27) 상부에 리세스된 영역을 포함할 수 있으며, 금속 반사층(32)은 상기 리세스된 영역의 상부 영역 내에 한정되어 배치될 수 있다. 투명 절연층(29)은 오믹 콘택층(28) 상에 두께(T1)로 형성될 수 있으며, 투명 절연층(29)을 리세스시킴에 따라 두께(T2)로 얇아질 수 있다. 이에 따라, 제2 도전형 반도체층(27) 상부에 배치된 투명 절연층(29)은 제1 두께(T1)를 갖는 부분과 제2 두께(T2)를 갖는 부분을 포함하며, 또한, 오믹 콘택층(28)을 노출시키는 개구부들(29a)을 포함한다. 제2 두께(T2)를 갖는 부분은 리세스된 영역 아래에 위치한다.
오믹 금속 반사층(32)은 리세스된 영역 내에서 투명 절연층(29)을 덮는다. 금속 반사층(32)은 리세스된 영역의 가장자리 부분에서 상대적으로 얇고, 리세스된 영역의 중앙에서 상대적으로 두꺼울 수 있다. 이에 따라, 금속 반사층(31)의 측면이 두꺼워지는 것을 방지할 수 있다.
금속 반사층(21)은 리프트 오프 기술을 이용하여 형성되는데, 이를 위해 개구부들(29a)이 형성된 투명 절연층(29) 상에 포토레지스트 패턴이 먼저 형성된다. 이때, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 투명 절연층(29)을 부분적으로 식각함으로써 투명 절연층(29) 상에 리세스된 영역을 형성할 수 있으며, 이 영역 내에 금속 반사층(21)을 형성할 수 있다. 특히, 투명 절연층(29)은 BOE 등을 이용한 습식 식각 기술을 이용하여 식각될 수 있다.
투명 절연층(29)에 리세스된 영역을 형성하지 않을 경우, 금속 반사층(21)의 측면이 포토레지스트 패턴의 내벽을 따라 두껍게 형성될 수 있다. 이 경우, 그 위에 형성되는 하부 절연층(33')이 증착 불량이 유발될 수 있다. 이에 반해, 투명 절연층(29)에 습식 식각을 이용하여 리세스된 영역을 형성함으로써 금속 반사층(21)의 측면을 얇게 형성할 수 있으며, 따라서, 하부 절연층(33')의 증착 불량을 방지할 수 있다.
한편, 개구부들(29a)을 형성하는 동안 투명 절연층(29)이 패터닝되어 투명 절연층(29)의 가장자리들이 먼저 형성되고, 하부 절연층(33')은 별도로 패터닝됨으로써, 도시한 바와 같이, 하부 절연층(33')이 투명 절연층(29)의 가장자리들을 덮을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 투명 절연층(29)의 일부가 하부 절연층(33')의 바깥에 잔류하도록 형성될 수도 있다.
한편, 투명한 오믹 콘택층(28), 투명 절연층(29) 및 금속 반사층(32)을 사용함으로써 금속 오믹 반사층(31)을 사용한 경우에 비해 광의 반사율을 향상시킬 수 있어 발광 효율을 개선할 수 있다.
본 실시예에 있어서, 하부 절연층(33')이 사용된 실시예를 설명하였지만, 이에 한정되는 것은 아니며, 도 1 내지 도 3을 참조하여 설명한 하부 절연층(33)이 사용될 수도 있다. 특히, 하부 절연층(33)이 SiO2로 형성된 경우, 하부 절연층(33)의 가장자리르는 기판(21) 상에 위치할 수 있다.
도 35는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 35를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 36은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 37는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 38는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 38를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다. 예를 들어, 도 33 및 도 34를 참조하여 설명한 오믹 반사층 구조는 도 1 내지 도 3을 참조하여 설명한 실시예를 포함하여 다른 실시예들에도 적용될 수 있다.

Claims (45)

  1. 기판;
    상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고,
    상기 연결부(들)은 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부를 지나 이웃하는 발광셀의 상부로 연장하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치된 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 제2 패드 금속층은 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 연결부에 의해 둘러싸인 발광 다이오드.
  4. 청구항 2에 있어서,
    상기 연결부(들)은 제1 및 제2 패드 금속층과 동일재료로 형성되어 동일 레벨에 위치하는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 연결부(들)은 일 발광셀의 제1 도전형 반도체층에 전기적으로 접속함과 아울러 적어도 두 부분으로 갈라져서 상기 제1 도전형 반도체층의 가장자리 상부를 지나는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격된 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제1 범프 패드 및 제2 범프 패드는 각각 2개 이상의 발광셀들 상부 영역에 걸쳐서 배치된 발광 다이오드.
  8. 청구항 1에 있어서,
    적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고,
    상기 연결부는 상기 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 발광 다이오드.
  9. 청구항 1에 있어서,
    적어도 하나의 발광셀의 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 활성층 주위에 노출된 영역을 가지고,
    상기 연결부는 상기 노출된 영역에 전기적으로 접속하는 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상인 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 하부 절연층 상에 배치되고, 상기 상부 절연층에 의해 덮이는 적어도 하나의 플로팅 반사층을 더 포함하되,
    각각의 플로팅 반사층은 상기 제1 패드 금속층, 제2 패드 금속층 및 연결부(들)로부터 절연된 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 적어도 하나의 플로팅 반사층은 상기 연결부, 제1 및 제2 패드 금속층과 동일 재료로 형성된 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 적어도 하나의 플로팅 반사층은 서로 이웃하는 두 개의 발광셀들 사이의 영역을 덮는 플로팅 반사층을 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 연결부(들)은 일 발광셀의 제1 도전형 반도체층에 전기적으로 접속함과 아울러 적어도 두 부분으로 갈라져서 상기 제1 도전형 반도체층의 가장자리 상부를 지나고,
    상기 두 개의 발광셀들 사이의 영역을 덮는 플로팅 반사층은 상기 두 부분 사이에 배치된 발광 다이오드.
  15. 청구항 12에 있어서,
    상기 적어도 하나의 플로팅 반사층은 상기 기판의 가장자리를 따라 배치되어 적어도 하나의 발광셀의 제1 도전형 반도체층을 덮는 플로팅 반사층을 포함하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 기판의 가장자리를 따라 배치된 플로팅 반사층은 어느 하나의 발광셀의 3면을 둘러싸는 발광 다이오드.
  17. 청구항 15에 있어서,
    상기 기판의 가장자리를 따라 배치된 플로팅 반사층은 상기 기판의 가장자리를 따라 링 형상으로 배치되어 상기 기판 상의 복수의 발광셀들을 둘러싸는 발광 다이오드.
  18. 청구항 1에 있어서,
    상기 연결부(들)은 상기 하부 절연층의 개구부를 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉하는 발광 다이오드.
  19. 청구항 1에 있어서,
    상기 하부 반도체층은 상기 발광셀들에 의해 위치에 따라 높이가 다른 모폴로지를 가지며,
    상기 연결부(들)은 상기 하부 반도체층의 모폴로지를 따라 서로 다른 높이를 갖도록 배치된 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 연결부(들) 부분들 중 상기 제1 도전형 반도체층에 전기적으로 접속되는 부분이 가장 낮은 높이에 위치하는 발광 다이오드.
  21. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 복수의 연결부들;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부들, 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되,
    각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하며,
    각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 5Vf 이하이고, 여기서, Vf는 상기 제1 범프 패드와 상기 제2 범프 패드 사이에 인가되는 순방향 전압을 발광셀들의 수로 나눈 값인 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  23. 청구항 22에 있어서,
    상기 제1 및 제2 범프 패드들 중 하나는 4개의 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  24. 청구항 21에 있어서,
    각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 4Vf 이하인 발광 다이오드.
  25. 청구항 24에 있어서,
    상기 복수의 발광셀들은 7개 또는 8개이고,
    상기 제1 범프 패드와 제2 범프 패드는 서로 다른 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  26. 청구항 21에 있어서,
    상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치된 발광 다이오드.
  27. 청구항 26에 있어서,
    상기 제2 패드 금속층은 연결부에 의해 둘러싸인 발광 다이오드.
  28. 청구항 21에 있어서,
    상기 연결부들, 상기 제1 및 제2 패드 금속층은 동일재료로 형성되어 동일 레벨에 위치하는 발광 다이오드.
  29. 청구항 21에 있어서,
    상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격된 발광 다이오드.
  30. 청구항 21에 있어서,
    적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고,
    상기 연결부는 상기 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 발광 다이오드.
  31. 청구항 21에 있어서,
    상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상인 발광 다이오드.
  32. 청구항 21에 있어서,
    상기 연결부들은 상기 하부 절연층의 개구부를 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉하는 발광 다이오드.
  33. 청구항 22에 있어서, 상기 연결부들은 상기 발광셀들의 가장자리 근처에서 상기 제1 도전형 반도체층들에 접촉하는 발광 다이오드.
  34. 청구항 23에 있어서,
    상기 복수개의 발광셀들 중 적어도 하나의 발광셀 상부에 상기 제1 범프 패드 및 제2 범프 패드의 일부분들이 함께 배치된 발광 다이오드.
  35. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 7개 또는 8개의 발광셀들;
    상기 발광셀들을 덮는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부들을 통해 상기 발광셀들에 전기적으로 접속되어 이웃하는 발광셀들을 전기적으로 직렬 연결하는 연결부들;
    상기 연결부들을 덮는 상부 절연층; 및
    상기 상부 절연층 상에 배치되며 각각 상기 발광셀들 중 하나에 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 포함하되,
    각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 하나의 일부와 중첩하며,
    상기 제1 범프 패드 및 제2 범프 패드는 각각 연속적으로 직렬 연결된 3개 또는 4개의 발광셀들에 걸쳐서 배치된 발광 다이오드.
  36. 청구항 35에 있어서,
    각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층과 상기 제1 및 제2 범프 패드들 중 해당 발광셀에 중첩하는 범프 패드 사이의 전위차는 4Vf 이하이고, 여기서, Vf는 상기 제1 범프 패드와 상기 제2 범프 패드 사이에 인가되는 순방향 전압을 발광셀들의 수로 나눈 값인 발광 다이오드.
  37. 청구항 36에 있어서,
    상기 발광셀들 중 적어도 하나의 제1 도전형 반도체층은 대응하는 발광셀에 걸쳐서 배치된 상기 제1 범프 패드 또는 상기 제2 범프 패드와 4Vf의 전위차를 갖되,
    대응하는 발광셀의 제1 도전형 반도체층에 접속한 연결부는 상기 제1 범프 패드 및 제2 범프 패드와 중첩하지 않도록 배치된 발광 다이오드.
  38. 기판;
    상기 기판 상에 배치되고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고,
    상기 발광셀들은 상기 기판의 일측 가장자리 근처에 배치된 가장자리를 가지는 발광셀을 포함하며, 상기 상부 절연층의 가장자리 중 일부는 상기 기판의 일측 가장자리와 상기 발광셀의 가장자리 사이에 위치하고, 상기 하부 절연층의 가장자리 중 일부는 상기 발광셀 상에 위치하는 발광 다이오드.
  39. 청구항 38에 있어서,
    상기 하부 절연층의 가장자리는 상기 발광셀의 제1 도전형 반도체층 상에 위치하는 발광 다이오드.
  40. 청구항 38에 있어서,
    상기 연결부(들)의 가장자리는 상기 하부 절연층으로 덮이는 발광 다이오드.
  41. 청구항 38에 있어서,
    상기 연결부(들)은 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부를 지나 이웃하는 발광셀의 상부로 연장하는 발광 다이오드.
  42. 청구항 38에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  43. 청구항 38에 있어서,
    상기 오믹 반사층은,
    투명한 오믹 콘택층;
    상기 오믹 콘택층을 덮되, 상기 오믹 콘택층을 노출시키는 개구부들을 가지는 투명 절연층; 및
    상기 투명 절연층 상에 위치함과 아울러, 상기 개구부들을 통해 상기 오믹 콘택층에 접속하는 금속 반사층을 포함하는 발광 다이오드.
  44. 청구항 43에 있어서,
    상기 투명 절연층은 리세스된 영역을 포함하고,
    상기 금속 반사층은 상기 리세스된 영역에 위치하는 발광 다이오드.
  45. 청구항 44에 있어서,
    상기 금속 반사층은 상기 리세스된 영역의 상부 영역 내에 한정된 발광 다이오드.
PCT/KR2017/012294 2016-11-30 2017-11-02 복수의 발광셀들을 가지는 발광 다이오드 WO2018101616A1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201911345515.4A CN111048546B (zh) 2016-11-30 2017-11-02 具有多个发光单元的发光二极管
DE112017006062.1T DE112017006062T5 (de) 2016-11-30 2017-11-02 Lichtemittierende dioden mit einer vielzahl von lichtemittierenden zellen
CN201780074372.0A CN110036483B (zh) 2016-11-30 2017-11-02 具有多个发光单元的发光二极管
CN201911345709.4A CN111048547B (zh) 2016-11-30 2017-11-02 具有多个发光单元的发光二极管
CN201911343945.2A CN111048545B (zh) 2016-11-30 2017-11-02 具有多个发光单元的发光二极管
CN201911344477.0A CN111120962B (zh) 2016-11-30 2017-11-02 具有多个发光单元的发光二极管
US16/424,178 US11183620B2 (en) 2016-11-30 2019-05-28 Light emitting diode having a plurality of light emitting cells
US17/516,265 US20220052244A1 (en) 2016-11-30 2021-11-01 Display apparatus having a backlight unit
US17/526,072 US20220158056A1 (en) 2016-11-30 2021-11-15 Light emitting diodes having a plurality of light emitting cells

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2016-0161006 2016-11-30
KR20160161006 2016-11-30
KR20170017980 2017-02-09
KR10-2017-0017980 2017-02-09
KR10-2017-0141407 2017-10-27
KR1020170141407A KR102550007B1 (ko) 2016-11-30 2017-10-27 복수의 발광셀들을 가지는 발광 다이오드

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/424,178 Continuation US11183620B2 (en) 2016-11-30 2019-05-28 Light emitting diode having a plurality of light emitting cells

Publications (1)

Publication Number Publication Date
WO2018101616A1 true WO2018101616A1 (ko) 2018-06-07

Family

ID=62242901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012294 WO2018101616A1 (ko) 2016-11-30 2017-11-02 복수의 발광셀들을 가지는 발광 다이오드

Country Status (1)

Country Link
WO (1) WO2018101616A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113424315A (zh) * 2019-02-14 2021-09-21 首尔伟傲世有限公司 显示用发光元件转印方法及显示装置
US11482566B2 (en) * 2019-08-20 2022-10-25 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002161A (ko) * 2006-06-30 2008-01-04 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR20130030283A (ko) * 2013-02-08 2013-03-26 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20150014136A (ko) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
US20150333241A1 (en) * 2014-05-19 2015-11-19 Epistar Corporation Optoelectronic device and method for manufacturing the same
KR20160036862A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002161A (ko) * 2006-06-30 2008-01-04 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR20130030283A (ko) * 2013-02-08 2013-03-26 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20150014136A (ko) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
US20150333241A1 (en) * 2014-05-19 2015-11-19 Epistar Corporation Optoelectronic device and method for manufacturing the same
KR20160036862A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113424315A (zh) * 2019-02-14 2021-09-21 首尔伟傲世有限公司 显示用发光元件转印方法及显示装置
US11482566B2 (en) * 2019-08-20 2022-10-25 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Similar Documents

Publication Publication Date Title
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2017191923A1 (ko) 발광 다이오드
WO2017065545A1 (en) Compact light emitting diode chip and light emitting device including the same
WO2016076637A1 (en) Light emitting device
WO2016182248A1 (ko) 발광 소자
WO2020159068A1 (ko) 발광 다이오드
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2017135801A1 (ko) 광원 유닛 및 이를 구비한 라이트 유닛
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2017183944A1 (ko) 발광소자 및 이를 포함하는 표시장치
WO2016129873A4 (ko) 발광소자 및 발광 다이오드
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2018106030A1 (ko) 발광소자
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2019039769A1 (ko) 분포 브래그 반사기를 가지는 발광 다이오드
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2019066491A1 (ko) 발광 소자 및 그것을 갖는 표시 장치
WO2021133124A1 (ko) Led 디스플레이 장치
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2015170848A1 (ko) 발광소자
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2018101616A1 (ko) 복수의 발광셀들을 가지는 발광 다이오드
WO2017010705A1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17876694

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17876694

Country of ref document: EP

Kind code of ref document: A1