WO2016133292A1 - 광 추출 효율이 향상된 발광 소자 - Google Patents

광 추출 효율이 향상된 발광 소자 Download PDF

Info

Publication number
WO2016133292A1
WO2016133292A1 PCT/KR2016/000911 KR2016000911W WO2016133292A1 WO 2016133292 A1 WO2016133292 A1 WO 2016133292A1 KR 2016000911 W KR2016000911 W KR 2016000911W WO 2016133292 A1 WO2016133292 A1 WO 2016133292A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
semiconductor layer
contact electrode
insulating layer
Prior art date
Application number
PCT/KR2016/000911
Other languages
English (en)
French (fr)
Inventor
장종민
유종균
김다혜
김재헌
배선민
임재희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150023457A external-priority patent/KR102331337B1/ko
Priority claimed from KR1020150031796A external-priority patent/KR20160108029A/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201680010321.7A priority Critical patent/CN107251240B/zh
Priority to US15/551,575 priority patent/US10326050B2/en
Priority to CN201910659511.7A priority patent/CN110350058B/zh
Publication of WO2016133292A1 publication Critical patent/WO2016133292A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the present invention relates to a light emitting device, and more particularly, to a light emitting device having improved light extraction efficiency due to an increased light exit surface.
  • the demand for a small high power light emitting device increases, the demand for a large area flip chip type light emitting device and a vertical light emitting device of high heat dissipation efficiency applicable to a high power light emitting device increases. Since the electrodes of the flip chip type light emitting device and the vertical type light emitting device are directly bonded to the secondary substrate, the heat dissipation efficiency is much higher than that of the horizontal light emitting device. Therefore, even when a high density current is applied, heat can be effectively conducted to the side of the secondary substrate, so that the flip chip type light emitting device and the vertical type light emitting device are suitable as the light emitting source of the high output light emitting device.
  • a general nitride-based light emitting device was manufactured by growing on a growth substrate such as a sapphire substrate having a growth surface of C surface.
  • a growth substrate such as a sapphire substrate having a growth surface of C surface.
  • the growth surface of the C surface has polarity with respect to the direction in which electrons and holes are bonded, spontaneous polarization and piezoelectric polarization occur in the grown nitride-based semiconductor layer. Due to such a polarization phenomenon, the internal quantum efficiency of the light emitting device is lowered, and efficiency droop occurs.
  • the sapphire substrate used as a growth substrate has a low thermal conductivity, thereby reducing the heat generation efficiency of the light emitting device, thereby reducing the lifetime and light emitting efficiency of the light emitting device. In such a conventional light emitting device, the efficiency decrease when driving at a high current is more apparent.
  • Non-polar surfaces of nitride semiconductors include a plane ( ⁇ 11-20 ⁇ ) and m plane ( ⁇ 1-100 ⁇ ), and the light emitting device manufactured by growing nitride-based semiconductor layers on an m plane nonpolar substrate is conventionally used. Many have been disclosed.
  • the nonpolar nitride semiconductor layer grown on the m plane as the growth plane has different growth characteristics, optical characteristics, and etching characteristics than the nonpolar nitride semiconductor layer grown on the c plane.
  • the surface treatment technique applied to the c-plane grown semiconductor layer is difficult to apply to the semiconductor layer having a non-polar or semi-polar growth plane.
  • the problem to be solved by the present invention is to improve the light extraction efficiency of the light emitting device produced by growing along the non-polar or semi-polar growth surface.
  • a light emitting device includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer. ; A first contact electrode in ohmic contact with the first conductive semiconductor layer; A second contact electrode on the second conductive semiconductor layer; And an insulating layer on the light emitting structure, the insulating layer insulating the first contact electrode and the second contact electrode, wherein the light emitting structure has a non-polar or semi-polar growth surface.
  • An upper surface may include a non-polar or semi-polar surface
  • the second contact electrode may include a conductive oxide layer that ohmic contacts the second conductive semiconductor layer, and a reflective electrode layer positioned on the conductive oxide layer.
  • a method of forming a plurality of protrusions on the surface of the light emitting structure having a non-polar or semi-polar growth surface it is possible to provide a light emitting device with improved light extraction efficiency.
  • a method for treating the surface of the light emitting device through a novel method other than the surface treatment method applied to the conventional c-plane grown semiconductor layer a light emitting device having a further improved luminous efficiency can be provided.
  • FIG. 1A is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention.
  • FIG. 2 is a plan view illustrating a surface of a light emitting device according to an embodiment of the present invention.
  • 3A and 3B are plan and cross-sectional views illustrating protrusions formed on a surface of a light emitting device according to an exemplary embodiment of the present invention.
  • FIG. 4 is a plan view illustrating a surface of a light emitting device according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view illustrating a surface of a light emitting device according to another embodiment of the present invention.
  • 6 and 7 are plan views and cross-sectional views for describing a light emitting device according to still another embodiment of the present invention.
  • FIG 8 and 9 are plan views and cross-sectional views for describing a light emitting device according to still another embodiment of the present invention.
  • 10 and 11 are plan views and cross-sectional views for describing a light emitting device according to still another embodiment of the present invention.
  • FIG. 12 is a cross-sectional view for describing a light emitting device according to yet another embodiment of the present invention.
  • FIG. 13 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.
  • FIG. 14 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • 15 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • 16 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a head lamp.
  • the light emitting device may be implemented in various aspects.
  • a light emitting device may include a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer; A first contact electrode in ohmic contact with the first conductive semiconductor layer; A second contact electrode on the second conductive semiconductor layer; And an insulating layer on the light emitting structure, the insulating layer insulating the first contact electrode and the second contact electrode, wherein the light emitting structure has a non-polar or semi-polar growth surface.
  • An upper surface may include a non-polar or semi-polar surface
  • the second contact electrode may include a conductive oxide layer that ohmic contacts the second conductive semiconductor layer, and a reflective electrode layer positioned on the conductive oxide layer.
  • the light emitting structure may include a nitride semiconductor, and the non-polar or semi-polar growth surface may include an m surface.
  • the conductive oxide layer may include ITO, and the reflective electrode layer may include Ag.
  • An area of the conductive oxide layer may be larger than an area of the reflective electrode layer, and the reflective electrode layer may be located in an edge region of the conductive oxide layer.
  • the conductive oxide layer may cover 90% or more of an upper surface of the second conductive semiconductor layer.
  • the conductive oxide layer may be covered by the reflective electrode layer.
  • the first conductivity type semiconductor layer may include a nitride based substrate having a non-polar or semi-polar growth surface.
  • the nitride substrate may be undoped or doped to have the same conductivity type as the first conductivity type semiconductor layer.
  • the nitride substrate may have a thickness of 270 to 330 ⁇ m.
  • the contact resistance between the second conductive semiconductor layer and the conductive oxide may be lower than the contact resistance between the second conductive semiconductor layer and the reflective metal layer.
  • the light emitting structure may include a plurality of mesas including the second conductivity type semiconductor layer and the active layer, and the second contact electrode may be disposed on the plurality of mesas.
  • the conductive semiconductor layer may be exposed in at least some regions around the plurality of mesas.
  • the insulating layer may include a first insulating layer and a second insulating layer, wherein the first insulating layer covers the plurality of mesas and the first conductive semiconductor layer, and a part of the first conductive semiconductor layer and the Each of the second contact electrodes may include a first opening and a second opening.
  • the first contact electrode may be in ohmic contact with the first conductivity-type semiconductor layer through the first opening, and the first contact electrode may be positioned on a portion of an upper surface of the plurality of mesas and a side of the plurality of mesas. It may be insulated from the plurality of mesas.
  • the second insulating layer may partially cover the first contact electrode and include a third opening and a fourth opening partially exposing the first contact electrode and the second contact electrode, respectively.
  • the light emitting device includes: a first pad electrode disposed on the second insulating layer and electrically connected to the first contact electrode through the third opening; And a second pad electrode positioned on the second insulating layer and electrically connected to the second contact electrode through the fourth opening.
  • the insulating layer may cover the plurality of mesas and the first conductive semiconductor layer, and may include a first opening and a second opening exposing a portion of the first conductive semiconductor layer and a portion of the second contact electrode, respectively. have.
  • the first contact electrode may be in ohmic contact with the first conductive semiconductor layer through the first opening, and the first contact electrode may be positioned on a portion of an upper surface of the plurality of mesas and a portion of a side of the plurality of mesas. It may be insulated from the plurality of mesas.
  • the light emitting device may further include a pad electrode disposed on the insulating layer and electrically connected to the second contact electrode through the second opening, wherein the pad electrode and the first contact electrode may be spaced apart from each other. Can be.
  • the light emitting structure may include a first region including one side thereof and a second region including another side positioned opposite to the one side, wherein the first contact electrode is located in the first region,
  • the pad electrode may be located in the second region.
  • the first contact electrode may be positioned on at least a portion of the region in which the first conductivity type semiconductor layer is exposed.
  • the insulating layer may cover the plurality of mesas and the first conductive semiconductor layer, and may include a first opening and a second opening exposing a portion of the first contact electrode and a portion of the second contact electrode, respectively.
  • the light emitting device includes: a first pad electrode on the insulating layer and electrically connected to a first contact electrode through the first opening; And a second pad electrode disposed on the insulating layer and electrically connected to a second contact electrode through the second opening, wherein the first pad electrode is a first contact electrode. Located on a portion of the upper surface and a portion of the side of the plurality of mesas, it may be spaced apart from the plurality of mesas by the insulating layer.
  • the light emitting structure includes a region in which the first conductivity type semiconductor layer is partially exposed, the insulating layer includes a first insulating layer, and the first insulating layer partially overlaps the light emitting structure and the second contact electrode. It may include a first opening and a second opening for exposing a portion of the first conductivity-type semiconductor layer and a portion of the second contact electrode, respectively.
  • the first insulating layer may include a preliminary insulating layer and a main insulating layer positioned on the preliminary insulating layer, and the preliminary insulating layer may cover a part of the light emitting structure and a part of the conductive oxide.
  • the preliminary insulating layer may include an opening partially exposing the conductive oxide, and the reflective electrode layer may be located in the opening.
  • the main insulating layer may partially cover the reflective electrode layer.
  • the insulating layer may further include a second insulating layer disposed on the first insulating layer and partially covering the first contact electrode, and the first insulating layer may be thicker than the second insulating layer. .
  • the light emitting structure may include a first surface corresponding to one surface of the first conductive semiconductor layer and a second surface corresponding to one surface of the second conductive semiconductor layer.
  • the first surface of the light emitting structure may include a roughened surface having a plurality of protrusions, and the protrusions may include at least three sides having different angles from the first surface.
  • the protrusion may include first to third side surfaces, and an angle formed by the first side surface and the first surface may be greater than an angle formed by the second side surface and the first surface. An angle formed by the first surface may be greater than an angle formed by the first side surface and the first surface.
  • first side surface may be located between the second side surface and the third side surface.
  • the protrusion may have a pentagonal horizontal cross-sectional shape.
  • the protrusion may have two first sides, two second sides, and one third side.
  • the two first sides may be spaced apart from each other, and the two second sides may be located adjacent to each other.
  • the light emitting structure may have a growth surface of m surface.
  • the side surface of the protrusion may include a surface having a curvature.
  • the height of the protrusion may be 3 ⁇ m or more.
  • An area of the portion occupied by the protrusions may be 80% or more of the total area of the first surface.
  • At least some of the protrusions may abut one another.
  • Each of the slopes of the at least three sides may be at least 40 degrees with respect to the first face.
  • the first surface of the light emitting structure may further include sub protrusions formed on the surface thereof.
  • the sub protrusions may have a size of nano scale.
  • Sides of the protrusions may include at least one crystal surface.
  • the first conductivity type semiconductor layer may include a nitride based substrate having a non-polar or semi-polar growth surface, and the first surface may be one surface of the nitride based substrate.
  • the second contact electrode may be positioned on the second surface, and the second contact electrode may include a conductive oxide layer that is ohmic contacted to the second conductive semiconductor layer, and a reflective electrode layer disposed on the conductive oxide layer. It may include.
  • the conductive oxide layer may include ITO, and the reflective electrode layer may include Ag.
  • FIGS. 3A and 3B are plan views illustrating protrusions formed on a surface of a light emitting device according to an embodiment of the present invention. And cross-sectional views.
  • the light emitting device includes a light emitting structure 120, a first contact electrode 130, and a second contact electrode 140.
  • the light emitting device may further include a connection electrode 145, insulating layers 150 and 160, a first pad electrode 171, and a second pad electrode 173.
  • the light emitting structure 120 includes a first conductive semiconductor layer 121, an active layer 123 positioned on the first conductive semiconductor layer 121, and a second conductive semiconductor layer disposed on the active layer 123 ( 125).
  • the first conductivity type semiconductor layer 121 may include a growth substrate 121a and an upper first conductivity type semiconductor layer 121b positioned on the growth substrate 121a.
  • the light emitting structure 120 may include a first surface and a second surface positioned opposite to the first surface.
  • the lower surface 210 of the light emitting structure 120 corresponding to one surface of the first conductivity-type semiconductor layer 121 is defined as the first surface.
  • the upper surface of the light emitting structure 120 corresponding to one surface of the second conductivity-type semiconductor layer 125 is defined as the second surface.
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 may each include a III-V series compound semiconductor.
  • (Al, Ga, In) N It may include a nitride-based semiconductor such as.
  • the first conductivity-type semiconductor layer 121 may include n-type impurities (eg, Si), and the second conductivity-type semiconductor layer 125 may include p-type impurities (eg, Mg). have.
  • the first conductive semiconductor layer 121b of the first conductive semiconductor layer 121 may have an n-type conductivity by including an artificially doped n-type impurity.
  • the conductivity types of the first and second conductivity-type semiconductor layers 121 and 125 may be opposite to those described above.
  • the active layer 123 may include a multi-quantum well structure (MQW).
  • the growth substrate 121a is not limited as long as it is a substrate capable of growing a nitride semiconductor, and may include, for example, a heterogeneous substrate such as a sapphire substrate, a silicon substrate, a silicon carbide substrate, or a spinel substrate. Homogeneous substrates such as gallium substrates, aluminum nitride substrates, and the like.
  • the growth substrate 121a may include a substrate of the same type as the upper first conductive semiconductor layer 121b, such as a gallium nitride substrate.
  • the growth substrate 121a may include a single crystal nitride semiconductor.
  • the growth substrate 121a may be n-type doped, including the n-type dopant, or may be formed in an undoped state without the dopant.
  • the nitride semiconductor has an n-type conductivity due to its defect such as nitrogen vacancy even in an undoped state
  • the growth substrate 121a in the undoped state also has an n-type conductivity. Therefore, the growth substrate 121a in an undoped state may have the same conductivity type as the upper first conductivity type semiconductor layer 121b doped with n-type.
  • the semiconductor layers of the light emitting structure 120 may be grown from the growth substrate 121a. Therefore, as described below, the growth surfaces of the semiconductor layers of the light emitting structure 120 may be the same.
  • the growth substrate 121a is separated from the upper first conductive semiconductor layer 121b after the growth of the upper first conductive semiconductor layer 121b, the active layer 123, and the second conductive semiconductor layer 125. And / or may be removed.
  • the light emitting structure 120 has a non-polar or semi-polar growth surface. Therefore, the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 123 may have a non-polar or semi-polar growth surface. In particular, the top surface of the second conductivity-type semiconductor layer 123 includes a nonpolar or semipolar surface. As a result, the separation of energy bands generated in the process of combining electrons and holes in the light emitting structure 120 is reduced. Specifically, the growth surfaces of the semiconductor layers of the light emitting structure 120 may be non-polar or semi-polar surfaces such as a plane or m plane (eg, ⁇ 20-2-1 ⁇ or ⁇ 30-3-1 ⁇ , etc.). Can be.
  • the non-polar or semi-polar growth surfaces of the semiconductor layers of the light emitting structure 120 include the upper first conductive semiconductor layer 121b and the active layer 123 on the growth substrate 121a having the non-polar or semi-polar growth surface. And by growing the second conductivity-type semiconductor layer 125.
  • the top surface of the growth substrate 121a may have a predetermined offcut angle.
  • the growth substrate 121a has a growth surface of m surface
  • in the c-direction ( ⁇ 0001> family direction) and / or a-direction ( ⁇ 11-20> family direction) with respect to the m surface It may have a certain off-cut angle.
  • the c-direction and the a-direction are directions normal to the c plane and the a plane, respectively.
  • the offcut angle is not limited but may be, for example, an angle within the range of ⁇ 10 ° to + 10 °.
  • Growth planes with offcut angles may also be nonpolar or semipolar planes.
  • the growth surface eg m surface having an offcut angle
  • fine steps are formed on the surface, and another crystal surface (eg, c surface) may be exposed on the side of the stairs.
  • another crystal surface eg, c surface
  • the growth rate of the nitride semiconductor layer may be increased by adjusting the offcut angle of the surface of the growth substrate 121a.
  • the 'specific growth surface' is described as including up to the case where a predetermined offcut angle is formed from the specific growth surface.
  • the thickness T of the growth substrate 121a may be at least a predetermined value.
  • the thickness T of the growth substrate 121a may be about 100 ⁇ m or more, and may also be a thickness in the range of about 200 ⁇ m to 500 ⁇ m, and may also be a thickness in the range of about 270 to 330 ⁇ m.
  • the thickness T of the growth substrate 121a is formed to be equal to or larger than the predetermined value, thereby improving the heat dissipation efficiency and the heat distribution efficiency and thus the junction temperature of the light emitting device ( T j , junction temperature) can be lowered. As a result, light emission power and reliability of the light emitting device are improved.
  • the light emitting structure 120 includes a semipolar or nonpolar homogeneous nitride substrate, or is described as being grown from a semipolar or nonpolar homogeneous nitride substrate, but the present invention is not limited thereto. no.
  • the light emitting structure 120 is a substrate capable of growing the light emitting structure 120 to have a semi-polar or non-polar growth surface, the light emitting structure 120 may be applied to the present invention without being limited to the same substrate.
  • a heterogeneous substrate is used as a growth substrate, after the growth of the light emitting structure 120 is completed, it may be separated and removed from the light emitting structure 120.
  • the thickness of the first conductivity-type semiconductor layer 121 grown and formed on the heterogeneous substrate is formed to be equal to or greater than the thickness T of the growth substrate 121a described above.
  • the effect of increasing the light emission power according to the thickness of the growth substrate 121a may be similarly realized.
  • the light emitting structure 120 may include a region where the top surface of the first conductivity type semiconductor layer 121 is partially exposed.
  • a region where the top surface of the first conductive semiconductor layer 121 is partially exposed may be provided by partially removing the second conductive semiconductor layer 125 and the active layer 123.
  • the top surface of the first conductive semiconductor layer 121 may be partially exposed through a hole passing through the second conductive semiconductor layer 125 and the active layer 123.
  • the hole may have an inclined side surface.
  • the holes may be formed in plural, and the shape and arrangement of the holes are not limited to the illustrated ones.
  • the second conductive semiconductor layer 125 and the active layer 123 are partially removed to remove the second conductive semiconductor layer 125 and the active layer ( And may be provided by forming a mesa comprising 123.
  • the light emitting structure 120 may further include a roughened surface formed by increasing roughness.
  • the surface having the increased roughness may be a first surface of the light emitting structure 120, that is, a bottom surface 210 of the light emitting structure 120. Therefore, the first surface corresponds to one surface of the first conductive semiconductor layer 121.
  • the surface of which the roughness included in the first surface of the light emitting structure 120 is increased will be described in more detail with reference to FIGS. 2 to 4.
  • the light emitting structure 120 includes a lower surface 210 having an increased roughness, and the lower surface 210 of the light emitting structure 120 is formed around the protrusion 211 and the protrusion 211.
  • a recess 212 is located.
  • the lower surface 210 of the light emitting structure 120 may include a plurality of protrusions 211, and the plurality of protrusions 211 may be formed in a regular pattern, as shown.
  • the plurality of protrusions 211 may be spaced apart from each other, and alternatively, at least some of the plurality of protrusions 211 may be in contact with each other.
  • the protrusion 211 includes side surfaces of the light emitting structure 120 having different angles from the lower surface 210, that is, the first surface of the light emitting structure 120.
  • the protrusion 211 may include at least three side surfaces having different angles from the lower surface 210 of the light emitting structure 120.
  • the side surfaces of the protrusion 211 may include at least one crystal plane.
  • one side of the sides of the protrusion 211 not all of the one side may be formed of the same crystal surface. Therefore, at least one of the side surfaces of the protrusion 211 may include a curved surface, and furthermore, the edges of the side surfaces of the protrusion 211 may be formed to have a curvature.
  • the protrusion 211 may have a horizontal cross section of various shapes.
  • the horizontal cross section of the protrusion 211 may be polygonal, and the polygon may not be a regular polygon.
  • an angle between the side surfaces of the protrusions 211 and the lower surface 210 of the light emitting structure 120 may be about 40 ° or more, and the protrusions 211 may have a height of about 3 ⁇ m or more.
  • the protrusion 211 may be formed through dry etching.
  • the protrusion 211 may be formed through dry etching using SiO 2 as an etching mask.
  • SiO 2 is formed on the bottom surface 210 of the light emitting structure 120 using PECVD, and the SiO 2 is patterned through a photolithography process to form an etching mask, and the light emitting structure using the etching mask ( The protrusion 211 may be formed by partially dry etching the 120.
  • a patterned photo mask is formed on the light emitting structure 120, SiO 2 covering the photo mask and the lower surface 210 of the light emitting structure 120 is formed, and the photo mask is lifted off to form SiO 2 .
  • the protrusions 211 may be formed by patterning 2 and partially dry etching the light emitting structure 120 using the patterned SiO 2 as an etching mask.
  • the above-described examples are different in the method of forming the etching mask, and the shape of the etching mask varies according to the method of forming the etching mask. Depending on the shape of the etching mask, a difference may occur in the shape of the protrusion 211, but the present invention is not limited to a specific manufacturing method.
  • light extraction efficiency of the light emitting device may be improved as compared with the case where the photoresist is used as the etching mask.
  • a light output of the light-emitting device manufactured by using the SiO 2 mask by using a photoresist mask prepared It is 20% higher than the light emitting device.
  • the dry etching may include reactive dry etching.
  • the reactive dry etching may include inductively coupled plasma reactive ion etching (ICP-RIE) using BCl 3 and Cl 2 gas.
  • ICP-RIE inductively coupled plasma reactive ion etching
  • the protrusion 211 may include at least three sides. The at least three sides may not correspond to the shape of the opening of the etch mask.
  • the protrusion 211 may be formed to have a polygonal shape in a horizontal cross section including a plurality of side surfaces.
  • the three sides formed by the chemical reaction may have a predetermined directionality, and the directionality may be determined according to the crystal plane of the semiconductor layer.
  • the side surface of the protrusion 211 according to embodiments of the present invention may include at least one crystal plane.
  • the entirety of one side may not be formed of only one crystal surface, and a surface having a curvature may be formed in at least a portion of the side surface of the protrusion 211.
  • the corner portions of the side surfaces of the protrusion 211 may also be formed to have a curvature.
  • the shape of the protrusion 211 may be variously changed according to the method of manufacturing the etching mask, the shape of the etching mask, and the dry etching conditions.
  • the shape of the protrusion 211 may vary depending on the crystal surface of the lower surface 210 of the light emitting structure 120.
  • FIGS. 3A and 3B a protrusion 211 including first to third side surfaces 211a, 211b, and 211c may be formed on the bottom surface 210 of the light emitting structure 120, which is an m surface. Can be.
  • the protrusion 211 will be described in more detail with reference to FIGS. 3A and 3B.
  • FIG. 3A is an enlarged plan view of the protrusion 211
  • (a) of FIG. 3B shows a cross section of a portion corresponding to the line AC-A 'of FIG. 3A
  • (b) of FIG. 3B is the BC of FIG.
  • the protrusion 211 described with reference to FIGS. 3A and 3B is exemplary, and the present invention is not limited thereto.
  • the protrusion 211 includes first to third side surfaces 211a, 211b and 211c having different angles from the lower surface 210 of the light emitting structure 120.
  • the protrusion 211 may further include an upper surface 211d.
  • An angle formed by each of the first to third side surfaces 211a, 211b, and 211c and the lower surface 210 of the light emitting structure 120 may be defined as first to third angles ⁇ , ⁇ , and ⁇ , respectively.
  • the first angle ⁇ is greater than the second angle ⁇
  • the third angle ⁇ is greater than the first angle ⁇ .
  • the first side surface 211a may be located between the second and third side surfaces 211b and 211c.
  • the first to third angles ⁇ , ⁇ , and ⁇ may be about 40 ° or more, thereby allowing the emitted light to reach the surface of the light emitting device at an angle greater than or equal to a critical angle causing total internal reflection, thereby improving light extraction efficiency of the light emitting device. Can be improved.
  • the height H of the protrusion 211 may be, for example, about 2 ⁇ m or more, and further, may be a height within the range of 2 to 4.5 ⁇ m. Since the height H of the protrusion part 211 is formed in 2 micrometers or more, light extraction efficiency can be improved.
  • the protrusion 211 may have a horizontal cross section of various shapes.
  • the protrusion 211 may have a horizontal cross section having a generally pentagonal shape.
  • the protrusion 211 may include two first side surfaces 211a, two second side surfaces 211b, and one third side surface 211c.
  • the two first side surfaces 211a may be spaced apart from each other, and the two second side surfaces 211b may be adjacent to each other.
  • the protrusion 211 may be formed on the bottom surface 210 of the light emitting structure 120 that is, for example, an m surface.
  • the shape of the protrusion 211 of the present embodiment is not limited to the case where the lower surface 210 of the light emitting structure 120 is the m surface.
  • the above-described protrusion 211 may be implemented, and another protrusion 211 may be implemented. ) May also be implemented.
  • the protrusion 211 may further include a generally flat upper surface 211d.
  • the upper surface 211d of the protrusion 211 may be formed to be substantially parallel to the lower surface of the protrusion 211.
  • the upper surface 211d of the protrusion 211 may be formed as a convex surface.
  • the protrusion 211 may be formed in the shape of a polygonal pyramid, in which no visible (eg, microscale) top surface is formed.
  • the lower surface 210 of the light emitting structure 120 of the protrusion 211 may be formed to occupy a predetermined ratio or more.
  • the area 211AR occupied by the protrusion 211 may be 80% or more of the area 210AR of the bottom surface 210 of the light emitting structure.
  • dry and / or wet etching has been used as a method of increasing the roughness of the surface of a nitride based semiconductor layer.
  • a technique of forming a micro scale surface pattern through dry etching and additionally using wet etching to form fine irregularities of a smaller scale is used.
  • such a conventional surface treatment method is possible when the dislocation density is high and the c plane is grown so that the surface is Ga-face or N-face. That is, wet etching to the surface is applicable when there are many defects on the surface of the semiconductor layer or when bonds of surface atoms are easily separated through the etching solution.
  • the light emitting device includes a light emitting structure 120 having a non-polar or semi-polar growth surface
  • the light emitting structure 120 has a relatively low dislocation density
  • the surface of the light emitting structure 120 may also be Corresponding to the nonpolar or semipolar plane, bonds of surface atoms are less likely to separate than the polar plane. Therefore, even if the conventional surface treatment technology is applied to the light emitting devices of the embodiments of the present invention, fine unevenness is not well formed, so it is difficult to expect an increase in light extraction efficiency.
  • the growth direction of the light emitting structure 120 is different from that in the conventional case, and when the surface irregularities are designed using the conventional technique, irregularities having different critical angle characteristics are formed, so that it is difficult to expect a large increase in light extraction efficiency.
  • the light emitting structure 120 having the micro-scale protrusions 211 can be implemented. Therefore, it is possible to form the uneven structure that can increase the light extraction efficiency even on the surface having nonpolar or semipolar characteristics.
  • the first surface of the light emitting structure 120 may further include sub protrusions 211S formed on the surface thereof.
  • the sub protrusions 211S may be formed on the top and side surfaces of the protrusion 211. Further, the sub protrusions 211S may also be formed on the surface of the recess 212.
  • the sub protrusion 211S may be formed on a smaller scale than the protrusion 211. For example, the sub protrusion 211S may be formed on a nano scale. Light is scattered through the sub-projection 211S, so that light extraction efficiency of the light emitting device may be further improved.
  • the sub protrusion 211S may be formed through dry etching.
  • a metal thin film layer of Ni, Au, or the like is formed on the bottom surface 210 of the light emitting structure 120 having the protrusion 211 by a method such as electron beam deposition.
  • the metal thin film layer is aggregated through a heat treatment process using a laser to form a plurality of metal particles.
  • the plurality of metal particles may have a nanoscale size.
  • Sub-projections 211S may be formed by etching the lower surface 210 of the light emitting structure 120 through dry etching using the plurality of metal particles as an etching mask.
  • the present invention is not limited thereto.
  • the second contact electrode 140 is positioned on the second conductive semiconductor layer 125 and makes ohmic contact with the second conductive semiconductor layer 125.
  • the second contact electrode 140 includes a conductive oxide layer 141 and a reflective electrode layer 143 positioned on the conductive oxide layer 141.
  • the conductive oxide layer 141 may be in contact with the second conductive semiconductor layer 125 and may be in ohmic contact with the second conductive semiconductor layer 125 having a non-polar or semi-polar growth surface.
  • the reflective electrode layer 143 is positioned on the conductive oxide layer 141, and an area of the reflective electrode layer 143 may be smaller than that of the conductive oxide layer 141. Accordingly, the reflective electrode layer 143 may be located in the outer edge region of the conductive oxide layer 141.
  • the conductive oxide layer 141 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx / ITO, MgO, ZnO, and the like, and in particular, may be formed of ITO.
  • the contact resistance between the conductive oxide layer 141 and the second conductive semiconductor layer 125 may be lower than the contact resistance between the metal (eg, Ag) and the second conductive semiconductor layer 125.
  • the thickness of the conductive oxide layer 141 is not limited, the contact resistance between the second contact electrode 140 and the second conductive semiconductor layer 125 may be low and may be optimized at a level at which luminous efficiency does not significantly decrease.
  • the thickness of the conductive oxide layer 141 may be in the range of about 50 kPa to 400 kPa, and in particular, the conductive oxide layer 141 may be formed of ITO having a thickness in the range of 50 kPa to 150 kPa.
  • the present invention is not limited thereto.
  • the reflective electrode layer 143 may include a metal material having high reflectance with respect to light, and the metal material may be variously selected and applied according to the emission wavelength of the light emitting device.
  • the reflective electrode layer 143 may include a reflective layer and a cover layer covering the reflective layer.
  • the reflective layer may include at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, and Au.
  • the reflective layer may be formed by a method such as sputtering or electron beam deposition. For example, when the reflective layer is formed through sputtering, the reflective layer may be formed in a shape in which the thickness decreases from the peripheral edge peripheral portion toward the edge portion.
  • the reflective layer may include a single layer or multiple layers.
  • the cover layer may prevent mutual diffusion between the reflective layer and another material, and prevent other external materials from diffusing into the reflective layer and damaging the reflective layer.
  • the cover layer may include, for example, Au, Ni, Ti, Cr, Pt, W, or the like, and may include a single layer or multiple layers.
  • the second conductivity-type semiconductor layer 125 has a non-polar or semi-polar growth surface, and the p-type nitride semiconductor layer having a non-polar or semi-polar growth surface does not have good ohmic contact with a metal material, or an ohmic contact. Even if it is formed, the contact resistance is high.
  • the second contact electrode 140 includes a conductive oxide layer 141 in contact with the second conductive semiconductor layer 125 and has a non-polar or semi-polar growth surface. An ohmic contact with low contact resistance may also be formed for layer 125.
  • the reflective electrode layer 143 does not need to form an ohmic contact directly with the second conductive semiconductor layer 125, the heat treatment is performed such that the reflective electrode layer 143 may make ohmic contact with the second conductive semiconductor layer 125.
  • the process of performing can be omitted. Therefore, the reflective electrode layer 143 may be damaged during the heat treatment to prevent the reflectance from being reduced.
  • the second contact electrode 140 may at least partially cover the top surface of the second conductivity-type semiconductor layer 125, and may be disposed to cover the entire top surface of the second conductivity-type semiconductor layer 125. have.
  • the first conductive semiconductor layer 121 of the light emitting structure 120 may be formed to cover the top surface of the second conductive semiconductor layer 125 as a single body in the remaining region except for the exposed region. Accordingly, the current is uniformly supplied to the entire light emitting structure 120, thereby improving current dispersion efficiency.
  • the present invention is not limited thereto, and the second contact electrode 140 may include a plurality of unit electrodes.
  • the conductive oxide layer 141 of the second contact electrode 140 may cover almost the upper surface of the second conductive semiconductor layer 125.
  • the conductive oxide layer 141 may cover 90% or more of the top surface of the second conductive semiconductor layer 125.
  • the conductive oxide layer 141 is formed on the upper surface of the light emitting structure 120 after the light emitting structure 120 is formed, and then, in the etching process of exposing the first conductive semiconductor layer 121, the second conductive semiconductor layer ( 125 and the active layer 123 may be simultaneously etched and formed.
  • the contact electrode of the metal material is formed on the second conductive semiconductor layer 125 by using a deposition or plating method, from the outer edge of the upper surface of the second conductive semiconductor layer 125 due to the process margin of the mask
  • the contact electrode may be formed only in an area spaced by a predetermined distance. Accordingly, when the conductive oxide layer 141 is formed as a portion of the second contact electrode 140 to form an ohmic contact, the contact electrode and the second conductive semiconductor layer 125 may be formed as compared with the case where the contact electrode is formed of a metal material. It can reduce the distance to the outer border of the upper surface of the.
  • the forward voltage V f of the light emitting device may be reduced.
  • the conductive oxide layer 141 may be located closer to the edge of the second conductive semiconductor layer 125 than the metal material, the second contact electrode 140 and the second conductive semiconductor layer 125 may be formed. The shortest distance from the contact portion to the contact portion of the first contact electrode 130 and the first conductive semiconductor layer 121 is also reduced, so that the forward voltage V f of the light emitting device may be further reduced.
  • the present invention is not limited thereto, and as shown in FIG. 1B, the reflective electrode layer 143 ′ may be formed to cover the side surface of the conductive oxide layer 141 ′. Since the light emitting device of FIG. 1B is substantially the same as the light emitting device of FIG. 1A in other configurations except for the shape of the second contact electrode 140, the following detailed description will be omitted.
  • the insulating layers 150 and 160 insulate the first contact electrode 130 and the second contact electrode 140 from each other.
  • the insulating layers 150 and 160 are positioned on the light emitting structure 120 and may partially cover the first and second contact electrodes 130 and 140.
  • the insulating layers 150 and 160 may include a first insulating layer 150 and a second insulating layer 160.
  • the first insulating layer 150 will be described first, and contents related to the second insulating layer 160 will be described later.
  • the first insulating layer 150 may partially cover the top surface of the light emitting structure 120 and the second contact electrode 140. In addition, the first insulating layer 150 may cover a side surface of the hole partially exposing the first conductive semiconductor layer 121, and may at least partially expose the first conductive semiconductor layer 121 exposed to the hole. .
  • the first insulating layer 150 may include an opening disposed in a portion corresponding to the hole and an opening exposing a portion of the second contact electrode 140.
  • the first conductive semiconductor layer 121 and the second contact electrode 140 may be partially exposed through the openings. In particular, a portion of the reflective electrode layer 143 of the second contact electrode 140 may be exposed.
  • the first insulating layer 150 may include an insulating material and may include, for example, SiO 2 , SiN x , MgF 2, or the like. Furthermore, the first insulating layer 150 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.
  • the first insulating layer 150 may further cover at least part of the side surface of the light emitting structure 120.
  • the extent to which the first insulating layer 150 covers the side surface of the light emitting structure 120 may vary depending on whether chip isolation is performed in the manufacturing process of the light emitting device. That is, as shown in the present embodiment, the first insulating layer 150 may be formed to cover only the top surface of the light emitting structure 120. Alternatively, the first insulating layer 150 may be formed by individualizing the wafer into chips in the manufacturing process of the light emitting device. In the case of forming the layer 150, the side surface of the light emitting structure 120 may be covered by the first insulating layer 150.
  • the first insulation layer 150 may include a pre-insulation layer 150a and a main insulation layer 150b.
  • the preliminary insulating layer 150a may be formed before the main insulating layer 150a, and thus the preliminary insulating layer 150a may be formed under the first insulating layer 150. Can be located.
  • the preliminary insulating layer 150a may cover a portion of the light emitting structure 120, and may further cover a portion of the top surface of the second contact electrode 140 and a side surface of the second contact electrode 140. In this case, the preliminary insulating layer 150a may cover a portion of the side surface and the upper surface of the conductive oxide layer 141 of the second contact electrode 140, and the preliminary insulating layer 150a exposes a portion of the conductive oxide layer 141. It has an opening to make.
  • the reflective electrode layer 143 may be formed on the conductive oxide layer 141 exposed to the opening.
  • the reflective electrode layer 143 may be spaced apart from the preliminary insulating layer 150a and may not be in contact with each other, but the preliminary insulating layer 150a and the reflective electrode layer 143 may be in contact with each other according to the formation process of the reflective electrode layer 143. .
  • the main insulating layer 150b is positioned on the preliminary insulating layer 150a and further partially covers the reflective electrode layer 143. When the reflective electrode layer 143 does not contact the preliminary insulating layer 150a, the preliminary insulating layer 150a is not interposed between the reflective electrode layer 143 and the main insulating layer 150b.
  • the preliminary insulating layer 150a and the main insulating layer 150b may be formed of the same material as each other, and may include, for example, SiO 2 .
  • the preliminary insulating layer 150a may be formed to a thickness thicker than that of the conductive oxide layer 141.
  • the preliminary insulating layer 150a may be formed during the formation of the second contact electrode 140.
  • the conductive oxide layer 141 is formed on the second conductive semiconductor layer 125, and the preliminary insulating layer 150a is formed before the reflective electrode layer 143 is formed. At this time, it may be formed to a thickness of about 1000 ⁇ .
  • the preliminary insulating layer 150a is formed to cover the side of the hole where the first conductivity type semiconductor layer 121 is exposed and a part of the conductive oxide layer 141. At this time, the preliminary insulating layer 150a partially covers the conductive oxide layer 141 except for a region where the second contact electrode 143 is formed on the conductive oxide layer 141. A partially exposed opening is formed.
  • the reflective electrode layer 143 is formed in the opening where the conductive oxide layer 141 is exposed.
  • the reflective electrode layer 143 may be spaced apart or bonded to the preliminary insulating layer 150a.
  • the preliminary insulating layer 150a is formed before the reflective electrode layer 143 is formed, thereby reducing light reflectance and increasing resistance of the reflective electrode layer 143 by material diffusion between the reflective electrode layer 143 and the light emitting structure 120. It can prevent.
  • the main insulating layer 150b partially covering the reflective electrode layer 143 is formed on the preliminary insulating layer 150a to thereby form the first insulating layer.
  • Layer 150 may be formed.
  • the preliminary insulating layer 150a does not partially cover the conductive oxide layer 141 ′. It may be formed only on the light emitting structure 120.
  • the first contact electrode 130 may partially cover the light emitting structure 120.
  • the first contact electrode 130 makes ohmic contact with the first conductive semiconductor layer 121 through the partially exposed surface of the first conductive semiconductor layer 121.
  • the first conductive layer may be formed through an opening of the first insulating layer 150 located at a portion corresponding to the hole.
  • the ohmic contact with the type semiconductor layer 121 is made.
  • the first contact electrode 130 may be formed to entirely cover other portions of the first insulating layer 150 except for a portion of the region. Accordingly, light may be reflected through the first contact electrode 130.
  • the first contact electrode 130 may be electrically insulated from the second contact electrode 140 by the first insulating layer 150.
  • the first contact electrode 130 is formed to cover the entire upper surface of the light emitting structure 120 except for some regions, the current dispersion efficiency may be further improved. In addition, since the first contact electrode 130 may cover a portion not covered by the second contact electrode 140, light may be reflected more effectively to improve light emission efficiency of the light emitting device.
  • the first contact electrode 130 may serve to reflect the light while making ohmic contact with the first conductivity-type semiconductor layer 121. Therefore, the first contact electrode 130 may include a highly reflective metal layer such as an Al layer. In this case, the first contact electrode 130 may be formed of a single layer or multiple layers. The highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. However, the present invention is not limited thereto, and the first contact electrode 130 may include at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, and Au.
  • the first contact electrode 130 may be formed to cover the side of the light emitting structure 120.
  • the first contact electrode 130 is also formed on the side surface of the light emitting structure 120, the light emitted from the active layer 123 to the side is reflected upward to increase the ratio of the light emitted to the top surface of the light emitting device.
  • the first insulating layer 150 may be interposed between the side of the light emitting structure 120 and the first contact electrode 130. have.
  • the light emitting device may further include a connection electrode 145.
  • the connection electrode 145 may be positioned on the second contact electrode 140 and may be electrically connected to the second contact electrode 140 through the opening of the first insulating layer 150.
  • the connection electrode 145 may electrically connect the second contact electrode 140 and the second pad electrode 173 to each other.
  • the connection electrode 145 may be formed to partially cover the first insulating layer 150, and may be insulated from and spaced apart from the first contact electrode 130.
  • the top surface of the connection electrode 145 may be formed at substantially the same height as the top surface of the first contact electrode 130.
  • the connection electrode 145 may be formed in the same process as the first contact electrode 130, and the connection electrode 145 and the first contact electrode 130 may include the same material. However, the present invention is not limited thereto, and the connection electrode 145 and the first contact electrode 130 may include different materials.
  • the second insulating layer 160 may partially cover the first contact electrode 130, and may include the first opening 160a and the second contact electrode 140 to partially expose the first contact electrode 130. It may include a second opening 160b partially exposed. One or more of the first and second openings 160a and 160b may be formed.
  • the second insulating layer 160 may include an insulating material.
  • the second insulating layer 160 may include SiO 2 , SiN x , and MgF 2 .
  • the second insulating layer 160 may include multiple layers, and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.
  • the uppermost layer of the second insulating layer 160 may be formed of SiN x . Since the uppermost layer of the second insulating layer 160 is formed of SiN x , it is possible to more effectively prevent moisture from penetrating into the light emitting structure 120.
  • the second insulating layer 160 may be formed of a single SiNx layer.
  • the light emitting device It is possible to improve the luminous efficiency and to improve the reliability. Since the first insulating layer 150 formed of SiO 2 is positioned under the first contact electrode 130, the light reflection efficiency through the first contact electrode 130 and the second contact electrode 140 may be maximized. At the same time, through the second insulating layer 160 formed of SiNx, the light emitting device can be efficiently protected from external moisture.
  • the thickness of the first insulating layer 150 may be greater than the thickness of the second insulating layer 160.
  • the first insulating layer 150 may be formed to have a thickness greater than that of the second insulating layer 160 by being formed in two steps including the preliminary insulating layer 150a.
  • the thickness of the main insulating layer 150b of the first insulating layer 150 may be substantially the same as the thickness of the second insulating layer 160, but the present invention is not limited thereto.
  • the first and second pad electrodes 171 and 173 are positioned on the light emitting structure 120.
  • the first and second pad electrodes 171 and 173 may be electrically connected to the first and second contact electrodes 130 and 140 through the first and second openings 160a and 160b, respectively.
  • the first and second pad electrodes 171 and 173 may serve to supply external power to the light emitting structure 120.
  • the first and second pad electrodes 171 and 173 may be formed together in the same process, for example, by using photo and etching techniques or lift off techniques.
  • the first and second pad electrodes 171 and 173 may be formed of a single layer or multiple layers.
  • the first and second pad electrodes 171 and 173 may include an adhesive layer such as Ti, Cr, or Ni, and a highly conductive metal layer such as Al, Cu, Ag or Au. It may include.
  • a light emitting device including a light emitting structure 120 having a non-polar or semi-polar growth surface and a conductive oxide layer 141 in ohmic contact with the light emitting structure 120. Accordingly, when the high current is driven, the horizontal current dispersion efficiency is high, the contact resistance between the contact electrode and the semiconductor layers is low, so that the forward voltage V f is relatively low, and the current dispersion efficiency includes a nitride-based growth substrate having a predetermined thickness or more. And a light emitting device having excellent heat distribution efficiency and having improved light emission power. In addition, the light emitting device having improved light extraction efficiency may be provided by forming the protrusions 211 of the lower surface 210 of the light emitting structure 120 having a non-polar or semi-polar growth surface.
  • FIG. 6A is a plan view of the light emitting device according to the present embodiment
  • FIG. 6B shows a position of the mesa M and a contact region in which the first conductive semiconductor layer 121 and the first contact electrode 130 are in ohmic contact. It is a top view which shows 120a.
  • FIG. 7 shows a cross section of a portion corresponding to line AA ′ of FIG. 6.
  • the light emitting device 120 is exposed to the first conductive semiconductor layer 121 in which the light emitting structure 120 is formed around the plurality of mesas M and the mesas M.
  • the included region there is a difference in the arrangement of the other components according to the structure of the light emitting structure (120).
  • the light emitting device of the present embodiment will be described based on differences, and detailed descriptions of overlapping configurations will be omitted.
  • the light emitting device includes a light emitting structure 120, a first contact electrode 130, a second contact electrode 140, and insulating layers 150 and 160.
  • the light emitting device may further include a connection electrode 145, a first pad electrode 171, and a second pad electrode 173.
  • the light emitting structure 120 includes a first conductive semiconductor layer 121, an active layer 123 positioned on the first conductive semiconductor layer 121, and a second conductive semiconductor layer disposed on the active layer 123 ( 125).
  • the first conductivity type semiconductor layer 121 may include a growth substrate 121a and an upper first conductivity type semiconductor layer 121b positioned on the growth substrate 121a. Meanwhile, the thickness T of the growth substrate 121a may be at least a predetermined value. The thickness T of the growth substrate 121a may be a thickness greater than or equal to a predetermined value.
  • the thickness T of the growth substrate 121a may be about 100 ⁇ m or more, and may also be a thickness in the range of about 200 ⁇ m to 500 ⁇ m, and may also be a thickness in the range of about 270 to 330 ⁇ m.
  • the semiconductor layers of the light emitting structure 120 have non-polar or semi-polar growth surfaces.
  • the light emitting structure 120 includes a lower surface 210 having an increased roughness including the plurality of protrusions 211 described with reference to FIGS. 1A to 5.
  • the light emitting structure 120 includes a plurality of mesas M including the second conductivity-type semiconductor layer 125 and the active layer 123.
  • the plurality of mesas M may have an inclined side surface and may be formed through a patterning process of the light emitting structure 120.
  • each mesa M may further include a portion of the first conductivity-type semiconductor layer 121.
  • the plurality of mesas M may be disposed on the first conductivity-type semiconductor layer 121 in various forms, and, for example, may have an elongated shape spaced apart from each other and extending substantially parallel to each other along one direction. Can be.
  • the shape of the mesa (M) is not limited thereto. Regions in which the first conductivity-type semiconductor layer 121 is exposed are formed around the mesas M.
  • the second contact electrode 140 is positioned on the plurality of mesas M and makes ohmic contact with the second conductivity type semiconductor layer 125.
  • the second contact electrode 140 includes a conductive oxide layer 141 and a reflective electrode layer 143 positioned on the conductive oxide layer 141.
  • the reflective electrode layer 143 is positioned on the conductive oxide layer 141, and an area of the reflective electrode layer 143 may be smaller than that of the conductive oxide layer 141. Accordingly, the reflective electrode layer 143 may be located in the outer edge region of the conductive oxide layer 141. Alternatively, the reflective electrode layer 143 may be formed to cover the side surface of the conductive oxide layer 141.
  • the insulating layers 150 and 160 insulate the first contact electrode 130 and the second contact electrode 140 from each other.
  • the insulating layers 150 and 160 are positioned on the light emitting structure 120 and may partially cover the first and second contact electrodes 130 and 140.
  • the insulating layers 150 and 160 may include a first insulating layer 150 and a second insulating layer 160.
  • the first insulating layer 150 partially covers the top surface of the light emitting structure 120 and the second contact electrode 140, and the first insulating layer 150 covers the side surface of the mesa M.
  • the first insulating layer 150 may partially cover a region partially exposing the first conductive semiconductor layer 121, and may expose a portion of the first conductive semiconductor layer 121. That is, the first insulating layer 150 may include openings exposing a portion of the first conductivity-type semiconductor layer 121 and a portion of the second contact electrode 140.
  • Some regions of the first conductivity-type semiconductor layer 121 exposed by the openings of the first insulating layer 150 may be ohmic contacts with the first contact electrode 130 and may be defined as contact regions 120a.
  • the contact region 120a may be positioned around the plurality of mesas M, for example, and may have an elongated shape extending along the direction in which the mesas M extend.
  • mesas M may be located between the contact regions 120a.
  • the first insulating layer 150 may include a preliminary insulating layer 150a and a main insulating layer 150b, and the preliminary insulating layer 150a may partially cover the light emitting structure 120 and the conductive oxide layer 141. Can be.
  • the first contact electrode 130 may be located on the first insulating layer 150 and may partially cover the light emitting structure 120.
  • the first contact electrode 130 makes ohmic contact with the first conductive semiconductor layer 121 through the partially exposed surface of the first conductive semiconductor layer 121, that is, the contact region 120a. Since the first contact electrode 130 is formed to cover the entire upper surface of the light emitting structure 120 except for some regions, the current dispersion efficiency may be further improved.
  • the first contact electrode 130 may be formed to cover the side of the light emitting structure 120.
  • the light emitting device may further include a connection electrode (not shown).
  • the connection electrode may be positioned on the second contact electrode 140 and may be electrically connected to the second contact electrode 140 through the opening of the first insulating layer 150.
  • the top surface of the connection electrode may be formed at substantially the same height as the top surface of the first contact electrode 130.
  • the connection electrode 145 may be formed in the same process as the first contact electrode 130, and the connection electrode 145 and the first contact electrode 130 may include the same material.
  • the second insulating layer 160 may partially cover the first contact electrode 130, and may include the first opening 160a and the second contact electrode 140 to partially expose the first contact electrode 130. It may include a second opening 160b partially exposed. Each of the first and second openings 160a and 160b may be formed in one or more, and the second opening 160b may be located on the mesa M.
  • the first and second pad electrodes 171 and 173 may be electrically connected to the first and second contact electrodes 130 and 140 through the first and second openings 160a and 160b, respectively.
  • the first and second pad electrodes 171 and 173 may be formed together in the same process, for example, by using photo and etching techniques or lift off techniques.
  • the first and second pad electrodes 171 and 173 may be formed of a single layer or multiple layers.
  • the first and second pad electrodes 171 and 173 may include an adhesive layer such as Ti, Cr, or Ni, and a highly conductive metal layer such as Al, Cu, Ag or Au. It may include.
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 are grown on the growth substrate 121a by using a method such as MOCVD to form the light emitting structure 120. do.
  • the conductive oxide layer 141 including ITO is formed on the light emitting structure 120 by using a method such as electron beam deposition or sputtering.
  • a mask is formed on the conductive oxide layer 141 and a portion of the conductive oxide layer 141 and the light emitting structure 120 are etched using the mask to form a plurality of mesas (M). Accordingly, the outer edge of the conductive oxide 141 may be formed to substantially coincide with the outer edge of the upper surface of the mesa (M).
  • the reflective electrode layer 143 is formed on the conductive oxide layer 141 to form the second contact electrode 140, and the first insulating layer 150 covering the light emitting structure 120 and the second contact electrode 140. ).
  • the first insulating layer 150 includes the preliminary insulating layer 150a and the main insulating layer 150b
  • the process of forming the second contact electrode 140 and the first insulating layer 150 may be performed as described above. Can be merged.
  • the first insulating layer 150 is patterned to expose a portion of the contact region 120a and the second contact electrode 140 partially exposing the first conductive semiconductor layer 121.
  • the first contact electrode 130 is formed on the first insulating layer 150 by using a method such as plating or deposition.
  • a second insulating layer 160 covering the first contact electrode 130 as a whole is formed, and the second insulating layer 160 is patterned to form the first and second openings 160a, 160b).
  • the light emitting devices of FIGS. 6 and 7 may be provided by forming first and second pad electrodes 171 and 173 on the openings 160a and 160b.
  • the plurality of mesas M and the contact regions 120a positioned around the mesas may be formed to more effectively disperse the current in the horizontal direction during high current driving.
  • FIG. 8A is a plan view of the light emitting device of the present embodiment
  • FIG. 8B is a position of the mesa M and a contact region in which the first conductive semiconductor layer 121 and the first contact electrode 130 are in ohmic contact. It is a top view which shows 120a.
  • FIG. 9 shows a cross section of a portion corresponding to the line BB ′ of FIG. 8.
  • the second insulating layer 160 is omitted and the first and second pad electrodes 171 and 173 are omitted in comparison with the light emitting elements of FIGS. 6 and 7.
  • the light emitting device of the present embodiment will be described based on differences, and detailed descriptions of overlapping configurations will be omitted.
  • the light emitting device includes a light emitting structure 120, a first contact electrode 130, a second contact electrode 140, a first insulating layer 150, and a connection electrode 145. It includes.
  • the first insulating layer 150 partially covers the top surface of the light emitting structure 120 and the second contact electrode 140, and the first insulating layer 150 covers the side surface of the mesa M.
  • the first insulating layer 150 may partially cover a region partially exposing the first conductive semiconductor layer 121, and may expose a portion of the first conductive semiconductor layer 121. That is, the first insulating layer 150 may include openings exposing a portion of the first conductivity-type semiconductor layer 121 and a portion of the second contact electrode 140. Some regions of the first conductivity-type semiconductor layer 121 exposed by the openings of the first insulating layer 150 may be ohmic contacts with the first contact electrode 130 and may be defined as contact regions 120a. Can be.
  • the first insulating layer 150 may include a preliminary insulating layer 150a, and the preliminary insulating layer 150a may partially cover the light emitting structure 120 and the conductive oxide layer 141.
  • the first insulating layer 150 may form a portion of the first conductive semiconductor layer 121, that is, a portion of the first opening 150a and the second contact electrode 140 exposing the contact region 120a.
  • the second opening 150b may be exposed.
  • the first opening 150a and the second opening 150b may be located in different areas.
  • the second opening 150b may be formed on the mesas M, and a plurality of second openings 150b may be disposed on one side of the light emitting structure 120.
  • the first opening 150a may be positioned around the relatively long side surfaces of the mesas M, and may be disposed on the other side surface opposite to the one side surface of the light emitting structure 120.
  • the first opening portion The 150a may be located in the first region R1, and the second openings 150b may be located in the second region R1.
  • the first and second regions R1 and R2 do not overlap each other. Accordingly, the first opening 150a and the second opening 150b may not be located in the same area, but may be located in different areas.
  • the first contact electrode 130 may be located on the first insulating layer 150 and may partially cover the light emitting structure 120. In addition, the first contact electrode 130 makes ohmic contact with the first conductive semiconductor layer 121 through the partially exposed surface of the first conductive semiconductor layer 121, that is, the contact region 120a.
  • the connection electrode 145 may be positioned on the second contact electrode 140 and may be electrically connected to the second contact electrode 140 through the opening of the first insulating layer 150.
  • the top surface of the connection electrode 145 may be formed at substantially the same height as the top surface of the first contact electrode 130.
  • the connection electrode 145 may be formed in the same process as the first contact electrode 130, and the connection electrode 145 and the first contact electrode 130 may include the same material.
  • the first contact electrode 130 and the connection electrode 145 may be located in different areas.
  • the first contact electrode 130 may be located in the first region R1
  • the connection electrode 145 may be located in the second region R2
  • the first contact electrode may be located in the first contact electrode 130.
  • the 130 and the connection electrode 145 are spaced apart from each other.
  • the first contact electrode 130 and the connection electrode 145 are formed to be spaced apart from each other in the different areas, the first contact electrode 130 and the connection electrode 145 are respectively formed with pad electrodes in the light emitting device. It can play the same role.
  • the first contact electrode 130 may serve as an ohmic contact with the first conductivity-type semiconductor layer 121 and also serve as a first pad electrode, and the connection electrode 145 may serve as a second contact. It may be electrically connected to the electrode 140 to correspond to the second pad electrode.
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 are grown on the growth substrate 121a by using a method such as MOCVD to form the light emitting structure 120. do.
  • the conductive oxide layer 141 including ITO is formed on the light emitting structure 120 by using a method such as electron beam deposition or sputtering.
  • a mask is formed on the conductive oxide layer 141 and a portion of the conductive oxide layer 141 and the light emitting structure 120 are etched using the mask to form a plurality of mesas (M). Accordingly, the outer edge of the conductive oxide 141 may be formed to substantially coincide with the outer edge of the upper surface of the mesa (M).
  • the reflective electrode layer 143 is formed on the conductive oxide layer 141 to form the second contact electrode 140, and the first insulating layer 150 covering the light emitting structure 120 and the second contact electrode 140. ).
  • the first insulating layer 150 includes the preliminary insulating layer 150a and the main insulating layer 150b
  • the process of forming the second contact electrode 140 and the first insulating layer 150 may be performed as described above. Can be merged.
  • the first insulating layer 150 is patterned to expose a portion of the first opening 150a and the second contact electrode 140 that expose the contact region 120a of the first conductive semiconductor layer 121. 2, the opening 150b is formed.
  • the first contact electrode 130 and the connection electrode 145 are formed on the first insulating layer 150 by using a method such as plating or deposition.
  • the first contact electrode 130 and the connection electrode 145 are formed to be spaced apart from each other, so that the light emitting device of FIGS. 8 and 9 may be provided.
  • the process of manufacturing the second insulating layer, the first and the second pad electrodes may be omitted, and thus the process of manufacturing the light emitting device may be simplified, and in particular, the number of masks required in the process may be reduced.
  • FIG. 10A is a plan view of the light emitting device of the present embodiment
  • FIG. 10B shows a position of the mesa M and a contact region in which the first conductive semiconductor layer 121 and the first contact electrode 130 are in ohmic contact. It is a top view which shows 120a.
  • FIG. 11 shows a cross section of a portion corresponding to line CC ′ in FIG. 10.
  • the light emitting device 10 and 11 differ from the light emitting device of FIGS. 8 and 9 in that the light emitting device further includes a first pad electrode 181 and a second pad electrode 183.
  • the light emitting device of the present embodiment will be described based on differences, and detailed descriptions of overlapping configurations will be omitted.
  • the light emitting device includes a light emitting structure 120, a first contact electrode 130, a second contact electrode 140, a first insulating layer 150, and first and second electrodes.
  • the first contact electrode 130 makes ohmic contact with the first conductive semiconductor layer 121 through the contact region 120a.
  • the first contact electrode 130 is positioned on the first conductivity type semiconductor layer 121, but is located between the mesas M. Therefore, in the light emitting device of the present embodiment, unlike the light emitting device of the other embodiments described above, the first contact electrode 130 is not positioned on the mesa M.
  • the first pad electrode 181 may be located on the first insulating layer 150 and may partially cover the light emitting structure 120. In addition, the first pad electrode 181 may partially cover the mesas M and is electrically connected to the first contact electrode 130 positioned on the contact region 120a.
  • the second pad electrode 183 may be positioned on the second contact electrode 140 and may be electrically connected to the second contact electrode 140 through the second opening 150b of the first insulating layer 150. have.
  • the upper surface of the second pad electrode 183 may be formed to have substantially the same height as the upper surface of the first pad electrode 183.
  • the first and second pad electrodes 181 and 183 may be formed in the same process, and may include the same material.
  • the first and second pad electrodes 181 and 183 may be formed of a single layer or multiple layers.
  • the first pad electrode 181 and the second pad electrode 183 may be located in different areas.
  • the first pad electrode 181 may be located in the first area R1
  • the second pad electrode 183 may be located in the second area R2
  • the first pad electrode 181 may be located in the first area R1.
  • the pad electrode 181 and the second pad electrode 183 are spaced apart from each other.
  • the first conductive semiconductor layer 121, the active layer 123, and the second conductive semiconductor layer 125 are grown on the growth substrate 121a by using a method such as MOCVD to form the light emitting structure 120. do.
  • the conductive oxide layer 141 including ITO is formed on the light emitting structure 120 by using a method such as electron beam deposition or sputtering.
  • a mask is formed on the conductive oxide layer 141 and a portion of the conductive oxide layer 141 and the light emitting structure 120 are etched using the mask to form a plurality of mesas (M). Accordingly, the outer edge of the conductive oxide 141 may be formed to substantially coincide with the outer edge of the upper surface of the mesa (M).
  • the second contact electrode 140 is formed by forming the reflective electrode layer 143 on the conductive oxide layer 141, and the first contact electrode is disposed on a portion of the region in which the first conductive semiconductor layer 121 is exposed. 130 is formed.
  • the first contact electrode 130 and the second contact electrode 140 may be formed using plating or deposition methods, respectively.
  • a first insulating layer 150 is formed to cover the light emitting structure 120 and the first and second contact electrodes 130 and 140.
  • the first insulating layer 150 includes the preliminary insulating layer 150a and the main insulating layer 150b, the process of forming the second contact electrode 140 and the first insulating layer 150 may be performed as described above. Can be merged.
  • the first insulating layer 150 is patterned to expose at least a portion of the first contact electrode 130 and the second opening 150b to expose a portion of the second contact electrode 140.
  • the first pad electrode 181 and the second pad electrode 183 are formed on the first insulating layer 150 by using a method such as plating or deposition.
  • the light emitting devices of FIGS. 10 and 11 may be provided by forming the first and second pad electrodes 181 and 183 spaced apart from each other.
  • the process of forming the second insulating layer is omitted, so that the process of manufacturing the light emitting device can be simplified, and in particular, the number of masks required in the process can be reduced.
  • FIG. 12 is a cross-sectional view for describing a light emitting device according to yet another embodiment of the present invention.
  • the light emitting device of FIG. 12 may be a light emitting device having a vertical structure in which contact electrodes are disposed up and down.
  • the light emitting device of the present embodiment will be described based on differences, and detailed descriptions of overlapping configurations will be omitted.
  • the light emitting device includes a light emitting structure 120 and a first conductive semiconductor layer 121, an active layer 123, and a second conductive semiconductor layer 125.
  • the contact electrode 191 and the second contact electrode 140 are included.
  • the light emitting device may further include an insulating layer 150 and a support electrode 193.
  • the light emitting structure 120 has a non-polar or semi-polar growth surface.
  • the light emitting structure 120 is a first surface corresponding to one surface of the first conductive semiconductor layer 121 and a second surface opposite to the first surface and corresponding to one surface of the second conductive semiconductor layer 125.
  • the first surface includes a region 121s whose surface property is changed by surface treatment, and the first contact electrode 191 is positioned on the region 121s where the surface property is changed to form a first conductive semiconductor layer 121. ) And ohmic contact.
  • the first surface of the light emitting structure 120 includes a surface 210 with increased roughness, and the surface 210 includes a plurality of protrusions 211. Meanwhile, the plurality of protrusions 211 may or may not be formed in the region 121s in which the surface characteristics thereof are changed.
  • the first conductivity type semiconductor layer 121 includes a region 121s whose surface property is changed by surface treatment.
  • the region 121s having the changed surface property when the region 121s having the changed surface property is defined as the first region, the remaining region except for the region 121s may be defined as the second region.
  • the first region and the second region may have different surface properties.
  • the region 121s having the changed surface property may be formed at a position corresponding to the region 121e in which the first contact electrode 191 is formed in the process described later.
  • Forming the region 121s having the changed surface characteristics through surface treatment may include at least one of using a chemical reaction dry etching or using a laser.
  • the chemically reacted dry etching may include chemically reacted dry etching using CF 4 plasma
  • using the laser may include surface treatment using KrF laser.
  • the CF 4 plasma chemical reaction dry etching and surface treatment using KrF laser may be performed in any order.
  • a CF 4 plasma chemical reaction dry etching process may be performed as a pretreatment process, and a surface treatment process using a KrF laser may be performed as the present process.
  • the region 121s having the changed surface property may be formed only by the CF 4 plasma chemical reaction dry etching process.
  • the first contact electrode 191 is formed on the region 121s having the changed surface property to form an ohmic contact with the first conductive semiconductor layer 121. That is, the contact resistance between the first contact electrode 191 and the first region (region 121s having changed surface characteristics) of the first conductive semiconductor layer 121 is the first contact electrode 191 and the second region (surface). It is lower than the contact resistance between the regions other than the region 121s in which the characteristic is changed.
  • the first contact electrode 191 may include a metal made of a single layer or multiple layers, and may include Ni, W, Pt, Cu, Ti, Pd, Ta, Au, Ag, Al, Sn, or the like.
  • the first contact electrode 191 may include metal layers made of multiple layers such as Ti / Al, Ni / Al, Cr / Al, and Pt / Al, and prevent aggregation of Al on the multilayers.
  • a layer containing Ni, W, Pt, Cu, Ti, Pd, Ta, Au, and the like, may be further formed.
  • the first contact electrode 191 may be formed through a plating or deposition process. Furthermore, after the first contact electrode 191 is formed, an additional heat treatment process may be further performed.
  • the first conductivity type semiconductor layer 121 has a non-polar or semi-polar growth surface and has an n-type conductivity, ohmic contact between the non-polar or semi-polar nitride semiconductor and the metal is not well formed. . In addition, even if an ohmic contact is formed, its contact resistance is high to increase the forward voltage V f of the light emitting device.
  • the first contact electrode 191 is formed to contact the region 121s in which the surface characteristics of the first conductive semiconductor layer 121 are changed, so that the first contact electrode 191 and the first conductive type are contacted. An ohmic contact having a relatively low contact resistance may be formed between the semiconductor layers 121.
  • the support electrode 193 may be positioned below the second contact electrode 140 and may be electrically connected to the second contact electrode 140. Further, before forming the support electrode 193, a bonding layer (not shown) may be further formed on the second contact electrode 140. The bonding layer bonds the support electrode 193 and the second contact electrode 140 to each other and may also form an electrical connection.
  • a bonding layer (not shown) may be interposed to bond the support electrode 193 and the second contact electrode 140, but is not limited as long as the bonding layer may be bonded.
  • AuSn may be used to process bond the second contact electrode 140 and the support electrode 193, and thus, the bonding layer 150 may include AuSn.
  • AuSn is heated to a temperature (for example, about 350 ° C.) or more of AuSn's eutectic temperature (about 280 ° C.) or more, and then the heated AuSn is connected to the second contact electrode 140 and the support electrode. Disposed between 193 and cooled by AuSn.
  • the bonding layer may electrically connect the second contact electrode 140 and the support electrode 193, and thus, the support electrode 193 and the second conductive semiconductor layer 125 may be electrically connected to each other. have.
  • the support electrode 193 may serve as an electrode pad electrically connected to the second contact electrode 140. In this case, since the support electrode 193 is formed over the entire surface of the upper surface of the light emitting structure 120, heat generated when driving the light emitting device may be effectively emitted.
  • the support electrode 193 may include a metallic material having electrical conductivity.
  • the support electrode 193 may include, for example, Mo, Cu, Ag, Au, Ni, Ti, Al, or the like, and may be formed of a single layer or multiple layers.
  • the support electrode 193 including the metallic material may be formed through a process such as plating and deposition.
  • the light emitting device includes the second contact electrode 140 including the conductive oxide layer 141 and the first contact electrode 191 formed on the region 121s having the changed surface property.
  • An ohmic contact with a relatively low contact resistance is formed between the type and p type semiconductor layers and the electrodes. Therefore, the forward voltage V f of the light emitting device is lowered and electrical reliability can be improved.
  • a roughened surface 210 including a plurality of protrusions 211 may be formed on the top surface of the first conductivity-type semiconductor layer 121, thereby improving light extraction efficiency of the light emitting device.
  • FIG. 13 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.
  • the lighting apparatus includes a diffusion cover 1010, a light emitting device module 1020, and a body portion 1030.
  • the body portion 1030 may accommodate the light emitting device module 1020, and the diffusion cover 1010 may be disposed on the body portion 1030 to cover the upper portion of the light emitting device module 1020.
  • the body portion 1030 is not limited as long as it can receive and support the light emitting device module 1020 and supply electric power to the light emitting device module 1020.
  • the body portion 1030 may include a body case 1031, a power supply device 1033, a power case 1035, and a power connection portion 1037.
  • the power supply device 1033 is accommodated in the power case 1035 and electrically connected to the light emitting device module 1020, and may include at least one IC chip.
  • the IC chip may adjust, convert, or control the characteristics of the power supplied to the light emitting device module 1020.
  • the power case 1035 may receive and support the power supply 1033, and the power case 1035 to which the power supply 1033 is fixed may be located inside the body case 1031. .
  • the power connection unit 115 may be disposed at a lower end of the power case 1035 and may be coupled to the power case 1035. Accordingly, the power connection unit 115 may be electrically connected to the power supply device 1033 inside the power case 1035 to serve as a path through which external power may be supplied to the power supply device 1033.
  • the light emitting device module 1020 includes a substrate 1023 and a light emitting device 1021 disposed on the substrate 1023.
  • the light emitting device module 1020 may be disposed on the body case 1031 and electrically connected to the power supply device 1033.
  • the substrate 1023 is not limited as long as it can support the light emitting device 1021.
  • the substrate 1023 may be a printed circuit board including wiring.
  • the substrate 1023 may have a shape corresponding to the fixing portion of the upper portion of the body case 1031 so as to be stably fixed to the body case 1031.
  • the light emitting device 1021 may include at least one of the light emitting devices according to the embodiments of the present invention described above.
  • the diffusion cover 1010 may be disposed on the light emitting device 1021, and may be fixed to the body case 1031 to cover the light emitting device 1021.
  • the diffusion cover 1010 may have a translucent material and may adjust the directivity of the lighting device by adjusting the shape and the light transmittance of the diffusion cover 1010. Therefore, the diffusion cover 1010 may be modified in various forms according to the purpose of use of the lighting device and the application aspect.
  • FIG. 14 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
  • the display device includes a display panel 2110, a backlight unit BLU1 that provides light to the display panel 2110, and a panel guide 2100 that supports a lower edge of the display panel 2110.
  • the display panel 2110 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer.
  • a gate driving PCB for supplying a driving signal to the gate line may be further located at the edge of the display panel 2110.
  • the gate driving PCBs 2112 and 2113 may be formed on the thin film transistor substrate without being configured in a separate PCB.
  • the backlight unit BLU1 includes a light source module including at least one substrate 2150 and a plurality of light emitting devices 2160.
  • the backlight unit BLU1 may further include a bottom cover 2180, a reflective sheet 2170, a diffusion plate 2131, and optical sheets 2130.
  • the bottom cover 2180 may be opened upward to accommodate the substrate 2150, the light emitting device 2160, the reflective sheet 2170, the diffusion plate 2131, and the optical sheets 2130.
  • the bottom cover 2180 may be combined with the panel guide 2100.
  • the substrate 2150 may be disposed under the reflective sheet 2170 and may be disposed in a form surrounded by the reflective sheet 2170.
  • the present invention is not limited thereto, and when the reflective material is coated on the surface, the reflective material may be positioned on the reflective sheet 2170.
  • the substrate 2150 may be formed in plural, and the plurality of substrates 2150 may be arranged side by side, but the present invention is not limited thereto and may be formed of a single substrate 2150.
  • the light emitting device 2160 may include at least one of the light emitting devices according to the embodiments of the present invention described above.
  • the light emitting devices 2160 may be regularly arranged on the substrate 2150 in a predetermined pattern.
  • a lens 2210 may be disposed on each light emitting device 2160 to improve uniformity of light emitted from the plurality of light emitting devices 2160.
  • the diffusion plate 2131 and the optical sheets 2130 are positioned on the light emitting device 2160. Light emitted from the light emitting device 2160 may be supplied to the display panel 2110 in the form of a surface light source through the diffusion plate 2131 and the optical sheets 2130.
  • the light emitting device according to the embodiments of the present invention may be applied to the direct type display device as the present embodiment.
  • 15 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment is applied to a display device.
  • the display device including the backlight unit includes a display panel 3210 on which an image is displayed and a backlight unit BLU2 disposed on a rear surface of the display panel 3210 to irradiate light.
  • the display device includes a frame 240 that supports the display panel 3210 and accommodates the backlight unit BLU2, and covers 3240 and 3280 that surround the display panel 3210.
  • the display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer.
  • a gate driving PCB for supplying a driving signal to the gate line may be further located at an edge of the display panel 3210.
  • the gate driving PCB is not configured in a separate PCB, but may be formed on the thin film transistor substrate.
  • the display panel 3210 may be fixed by covers 3240 and 3280 positioned at upper and lower portions thereof, and the cover 3280 positioned at lower portions thereof may be coupled to the backlight unit BLU2.
  • the backlight unit BLU2 that provides light to the display panel 3210 is positioned in parallel with the light source module disposed on one side of the lower cover 3270, a portion of the lower cover 3270, and the light source module. And a light guide plate 3250 for converting point light into surface light.
  • the backlight unit BLU2 according to the present exemplary embodiment is disposed on the light guide plate 3250 and is disposed below the light guide plate 3250 and the optical sheets 3230 for diffusing and condensing light.
  • a reflective sheet 3260 may be further included to reflect the light toward the display panel 3210.
  • the light source module includes a substrate 3220 and a plurality of light emitting devices 3110 spaced apart from each other by a predetermined interval on one surface of the substrate 3220.
  • the substrate 3220 is not limited as long as it supports the light emitting device 3110 and is electrically connected to the light emitting device 3110.
  • the substrate 3220 may be a printed circuit board.
  • the light emitting device 3110 may include at least one light emitting device according to the embodiments of the present invention described above. Light emitted from the light source module is incident to the light guide plate 3250 and is supplied to the display panel 3210 through the optical sheets 3230. Through the light guide plate 3250 and the optical sheets 3230, the point light sources emitted from the light emitting devices 3110 may be transformed into surface light sources.
  • the light emitting device according to the embodiments of the present invention may be applied to the edge type display device as the present embodiment.
  • 16 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a head lamp.
  • the head lamp includes a lamp body 4070, a substrate 4020, a light emitting device 4010, and a cover lens 4050. Furthermore, the head lamp may further include a heat dissipation unit 4030, a support rack 4060, and a connection member 4040.
  • the substrate 4020 is fixed by the support rack 4060 and spaced apart from the lamp body 4070.
  • the substrate 4020 is not limited as long as it is a substrate capable of supporting the light emitting device 4010.
  • the substrate 4020 may be a substrate having a conductive pattern such as a printed circuit board.
  • the light emitting device 4010 is positioned on the substrate 4020 and may be supported and fixed by the substrate 4020.
  • the light emitting device 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020.
  • the light emitting device 4010 may include at least one light emitting device according to the embodiments of the present invention described above.
  • the cover lens 4050 is positioned on a path along which light emitted from the light emitting element 4010 travels.
  • the cover lens 4050 may be disposed spaced apart from the light emitting element 4010 by the connecting member 4040, and may be disposed in a direction to provide light emitted from the light emitting element 4010. Can be.
  • the connection member 4040 may fix the cover lens 4050 with the substrate 4020 and may be disposed to surround the light emitting device 4010 to serve as a light guide for providing the light emitting path 4045.
  • connection member 4040 may be formed of a light reflective material or coated with a light reflective material.
  • the heat dissipation unit 4030 may include a heat dissipation fin 4031 and / or a heat dissipation fan 4033, and emits heat generated when the light emitting device 4010 is driven to the outside.
  • the light emitting device may be applied to the head lamp, in particular, a vehicle head lamp as in the present embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자가 개시된다. 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체; 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 컨택 전극; 상기 제2 도전형 반도체층 상에 위치하는 제2 컨택 전극; 및 상기 발광 구조체 상에 위치하며, 상기 제1 컨택 전극 및 제2 컨택 전극을 절연시키는 절연층을 포함하고, 상기 발광 구조체는 비극성 또는 반극성의 성장면을 갖고, 상기 제2 도전형 반도체층의 상면은 비극성 또는 반극성 면을 포함하며, 상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함한다.

Description

광 추출 효율이 향상된 발광 소자
본 발명은 발광 소자에 관한 것으로, 특히, 거칠기가 증가된 광 출사면을 가져 광 추출 효율이 향상된 발광 소자에 관한 것이다.
최근 소형 고출력 발광 장치에 대한 요구가 증가하면서, 고출력 발광 장치에 적용 가능한 고방열 효율의 대면적 플립칩형 발광 소자 및 수직형 발광 소자의 수요가 증가하고 있다. 플립칩형 발광 소자 및 수직형 발광 소자의 전극은 직접 2차 기판에 접합되므로, 수평형 발광 소자에 비해 열 방출 효율이 매우 높다. 따라서 고밀도 전류를 인가하더라도 효과적으로 열을 2차 기판 측으로 전도시킬 수 있어서, 플립칩형 발광 소자 및 수직형 발광 소자는 고출력 발광 장치의 발광원으로 적합하다.
한편, 일반적인 질화물계 발광 소자는 C면의 성장면을 갖는 사파이어 기판과 같은 성장 기판 상에 성장시켜 제조되었다. 그러나, C면의 성장면은 전자와 정공이 결합하는 방향에 대해 극성을 가지므로, 성장된 질화물계 반도체층에 자발 분극 및 압전 분극이 발생한다. 이러한 분극 현상에 의해 발광 소자의 내부 양자 효율이 떨어지며, 효율 드룹이 발생한다. 또한, 성장기판으로 사용되는 사파이어 기판은 열 전도율이 낮아, 발광 소자의 발열 효율을 떨어뜨려 발광 소자의 수명 및 발광 효율을 감소시킨다. 이러한 종래의 발광 소자에 있어서, 고전류로 구동 시 효율 저하가 더욱 극명하게 나타난다.
이러한 점을 개선하기 위하여, 비극성 또는 반극성을 갖는 동종(homogeneous)의 성장 기판을 이용하여 발광 소자를 제조하는 방법이 제시되었다. 동종의 기판 상에 비극성 또는 반극성의 질화물 반도체를 성장시킴으로써, 자발 분극 및 압전 분극으로 인한 효율 저하를 최소화할 수 있다. 질화물계 반도체의 비극성 면으로, a면({11-20})과 m면({1-100}) 등이 있으며, m면 비극성 기판 상에 질화물계 반도체층들이 성장되어 제조된 발광소자는 종래에 다수 개시된바 있다.
그러나 이러한 m면을 성장면으로 성장된 비극성 질화물계 반도체층은 c면을 성장면으로 성장된 비극성 질화물계 반도체층과 성장 특성, 광학적 특성, 식각 특성 등이 다르다. 특히, 광 추출 효율을 향상시키기 위하여, c면 성장된 반도체층에 적용되는 표면 처리 기술은 비극성 또는 반극성의 성장면을 갖는 반도체층에 적용시키기 어렵다.
본 발명이 해결하고자 하는 과제는, 비극성 또는 반극성의 성장면을 따라 성장되어 제조된 발광 소자의 광 추출 효율을 향상시키는 것이다.
본 발명의 일 측면에 따른 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체; 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 컨택 전극; 상기 제2 도전형 반도체층 상에 위치하는 제2 컨택 전극; 및 상기 발광 구조체 상에 위치하며, 상기 제1 컨택 전극 및 제2 컨택 전극을 절연시키는 절연층을 포함하고, 상기 발광 구조체는 비극성 또는 반극성의 성장면을 갖고, 상기 제2 도전형 반도체층의 상면은 비극성 또는 반극성 면을 포함하며, 상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함한다.
본 발명의 실시예들에 따르면, 비극성 또는 반극성의 성장면을 갖는 발광 구조체의 표면에 복수의 돌출부들을 형성하는 방법을 제공함으로써, 광 추출 효율이 향상된 발광 소자를 제공할 수 있다. 특히, 종래의 c면 성장된 반도체층에 적용되는 표면 처리 방법이 아닌 신규한 방법을 통해 발광 소자 표면을 처리하는 방법을 제공함으로써, 더욱 향상된 발광 효율을 갖는 발광 소자가 제공될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 1b는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 소자의 표면을 설명하기 위한 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 발광 소자의 표면에 형성된 돌출부를 설명하기 위한 평면도 및 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 발광 소자의 표면을 설명하기 위한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광 소자의 표면을 설명하기 위한 단면도들이다.
도 6 및 도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 14는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 16은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
다양한 실시예들에 따른 발광 소자는 다양한 양태로 구현될 수 있다.
다양한 실시예들에 따른 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체; 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 컨택 전극; 상기 제2 도전형 반도체층 상에 위치하는 제2 컨택 전극; 및 상기 발광 구조체 상에 위치하며, 상기 제1 컨택 전극 및 제2 컨택 전극을 절연시키는 절연층을 포함하고, 상기 발광 구조체는 비극성 또는 반극성의 성장면을 갖고, 상기 제2 도전형 반도체층의 상면은 비극성 또는 반극성 면을 포함하며, 상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함한다.
상기 발광 구조체는 질화물 반도체를 포함할 수 있으며, 상기 비극성 또는 반극성 성장면은 m면을 포함할 수 있다.
또한, 상기 도전성 산화물층은 ITO를 포함할 수 있고, 상기 반사 전극층은 Ag를 포함할 수 있다.
상기 도전성 산화물층의 면적은 상기 반사 전극층의 면적보다 클 수 있으며, 상기 반사 전극층은 상기 도전성 산화물층의 테두리 영역 내에 위치할 수 있다.
상기 도전성 산화물층은 상기 제2 도전형 반도체층의 상면의 90% 이상을 덮을 수 있다.
상기 도전성 산화물층은 상기 반사 전극층에 덮일 수 있다.
몇몇 실시예들에 있어서, 상기 제1 도전형 반도체층은 비극성 또는 반극성의 성장면을 갖는 질화물계 기판을 포함할 수 있다.
또한, 상기 질화물계 기판은 언도핑되거나 도핑되어 상기 제1 도전형 반도체층과 동일한 도전형을 가질 수 있다.
상기 질화물계 기판은 270 내지 330㎛의 두께를 가질 수 있다.
상기 제2 도전형 반도체층과 상기 도전성 산화물 간의 접촉 저항은 상기 제2 도전형 반도체층과 상기 반사 금속층 간의 접촉 저항보다 낮을 수 있다.
또한, 상기 발광 구조체는 상기 발광 구조체는 상기 제2 도전형 반도체층 및 상기 활성층을 포함하는 복수의 메사를 포함할 수 있고, 상기 제2 컨택 전극은 상기 복수의 메사 상에 위치하며, 상기 제1 도전형 반도체층은 상기 복수의 메사 주변의 적어도 일부 영역에서 노출될 수 있다.
상기 절연층은 제1 절연층 및 제2 절연층을 포함할 수 있고, 상기 제1 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함할 수 있다.
상기 제1 컨택 전극은 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택될 수 있고, 상기 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 상에 위치하되, 상기 복수의 메사들로부터 절연될 수 있다.
나아가, 상기 제2 절연층은 제1 컨택 전극을 부분적으로 덮되, 상기 제1 컨택 전극 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함할 수 있다.
상기 발광 소자는, 상기 제2 절연층 상에 위치하되, 상기 제3 개구부를 통해 상기 제1 컨택 전극에 전기적으로 연결된 제1 패드 전극; 및 상기 제2 절연층 상에 위치하되, 상기 제4 개구부를 통해 상기 제2 컨택 전극에 전기적으로 연결된 제2 패드 전극을 더 포함할 수 있다.
상기 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함할 수 있다.
또한, 상기 제1 컨택 전극은 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택되고, 상기 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 일부 상에 위치하되, 상기 복수의 메사들로부터 절연될 수 있다.
상기 발광 소자는, 상기 절연층 상에 위치하며, 상기 제2 개구부를 통해 상기 제2 컨택 전극에 전기적으로 연결되는 패드 전극을 더 포함할 수 있고, 상기 패드 전극과 상기 제1 컨택 전극은 이격될 수 있다.
상기 발광 구조체는 그 일 측면을 포함하는 제1 영역과, 상기 일 측면에 반대하여 위치하는 타 측면을 포함하는 제2 영역을 포함할 수 있고, 상기 제1 컨택 전극은 제1 영역 내에 위치하고, 상기 패드 전극은 상기 제2 영역 내에 위치할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 컨택 전극은 상기 제1 도전형 반도체층이 노출된 영역의 적어도 일부 상에 위치할 수 있다.
상기 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 컨택 전극의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함할 수 있다.
상기 발광 소자는, 상기 절연층 상에 위치하며, 상기 제1 개구부를 통해 제1 컨택 전극과 전기적으로 연결되는 제1 패드 전극; 및 상기 절연층 상에 위치하며, 상기 제2 개구부를 통해 제2 컨택 전극과 전기적으로 연결되는 제2 패드 전극을 더 포함할 수 있고, 상기 제1 패드 전극은 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 일부 상에 위치하되, 상기 절연층에 의해 상기 복수의 메사들로부터 이격될 수 있다.
상기 발광 구조체는 상기 제1 도전형 반도체층이 부분적으로 노출되는 영역을 포함하고, 상기 절연층은 제1 절연층을 포함하고, 상기 제1 절연층은 상기 발광 구조체 및 제2 컨택 전극을 부분적으로 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함할 수 있다.
나아가, 상기 제1 절연층은 예비 절연층 및 상기 예비 절연층 상에 위치하는 주 절연층을 포함할 수 있고, 상기 예비 절연층은 상기 발광 구조체의 일부 및 도전성 산화물의 일부를 덮을 수 있다.
상기 예비 절연층은 상기 도전성 산화물을 부분적으로 노출시키는 개구부를 포함할 수 있고, 상기 반사 전극층은 상기 개구부 내에 위치할 수 있다.
상기 주 절연층은 상기 반사 전극층을 부분적으로 덮을 수 있다.
상기 절연층은, 상기 제1 절연층 상에 위치하며, 상기 제1 컨택 전극을 부분적으로 덮는 제2 절연층을 더 포함할 수 있고, 상기 제1 절연층은 상기 제2 절연층보다 두꺼울 수 있다.
몇몇 실시예들에서, 상기 발광 구조체는 상기 제1 도전형 반도체층의 일 면에 대응하는 제1 면 및 상기 제2 도전형 반도체층의 일 면에 대응하는 제2 면을 포함할 수 있고, 상기 발광 구조체의 제1 면은 복수의 돌출부들을 갖는 거칠어진 표면을 포함할 수 있으며, 상기 돌출부는, 상기 제1 면과 이루는 각이 서로 다른, 적어도 세 개의 측면을 포함할 수 있다.
상기 돌출부는 제1 내지 제3 측면을 포함할 수 있고, 상기 제1 측면과 상기 제1 면이 이루는 각은 상기 제2 측면과 상기 제1 면이 이루는 각보다 클 수 있고, 상기 제3 측면과 상기 제1 면이 이루는 각은 상기 제1 측면과 상기 제1 면이 이루는 각보다 클 수 있다.
나아가, 상기 제1 측면은 상기 제2 측면과 제3 측면의 사이에 위치할 수 있다.
또한, 상기 돌출부는 그 수평 단면 형상이 오각형일 수 있다.
상기 돌출부는 2개의 제1 측면, 2개의 제2 측면 및 1개의 제3 측면을 가질 수 있다.
상기 2개의 제1 측면들은 서로 이격될 수 있고, 상기 2개의 제2 측면들은 서로 인접하여 위치할 수 있다.
상기 발광 구조체는 m면의 성장면을 가질 수 있다.
상기 돌출부의 측면은, 곡률을 갖는 면을 포함할 수 있다.
상기 돌출부의 높이는 3㎛ 이상일 수 있다.
상기 제1 면의 전체 면적 대비, 상기 돌출부들이 차지하는 부분의 면적은 80% 이상일 수 있다.
상기 돌출부들 중 적어도 일부는 서로 접할 수 있다.
상기 적어도 세 개의 측면들의 기울기 각각은 상기 제1 면에 대해 40도 이상일 수 있다.
상기 발광 구조체의 제1 면은 그 표면에 형성된 서브 돌출부들을 더 포함할 수 있다.
또한, 상기 서브 돌출부들은 나노 스케일의 크기를 가질 수 있다.
상기 돌출부들의 측면은 적어도 하나의 결정면을 포함할 수 있다.
상기 제1 도전형 반도체층은 비극성 또는 반극성의 성장면을 갖는 질화물계 기판을 포함할 수 있으며, 상기 제1 면은 상기 질화물계 기판의 일 면일 수 있다.
상기 제2 컨택 전극은 상기 제2 면 상에 위치할 수 있고, 상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함할 수 있다.
상기 도전성 산화물층은 ITO를 포함할 수 있고, 상기 반사 전극층은 Ag를 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다. 또한, 도 2는 본 발명의 일 실시예에 따른 발광 소자의 표면을 설명하기 위한 평면도이고, 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 발광 소자의 표면에 형성된 돌출부를 설명하기 위한 평면도 및 단면도들이다.
먼저, 도 1a를 참조하면, 상기 발광 소자는 발광 구조체(120), 제1 컨택 전극(130) 및 제2 컨택 전극(140)을 포함한다. 또한, 상기 발광 소자는 연결 전극(145), 절연층(150, 160), 제1 패드 전극(171) 및 제2 패드 전극(173)을 더 포함할 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 한편, 제1 도전형 반도체층(121)은 성장 기판(121a) 및 성장 기판(121a)에 위치하는 상부 제1 도전형 반도체층(121b)을 포함할 수 있다. 발광 구조체(120)는 제1 면과 상기 제1 면에 반대하여 위치하는 제2 면을 포함할 수 있다. 본 실시예에 있어서, 제1 도전형 반도체층(121)의 일 면에 대응하는, 즉, 발광 구조체(120)의 하면(210)은 제1 면으로 정의한다. 또한, 이와 유사하게, 제2 도전형 반도체층(125)의 일 면에 대응하는, 즉, 발광 구조체(120)의 상면은 제2 면으로 정의한다.
제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 각각 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 특히, 제1 도전형 반도체층(121)의 상부 제1 도전형 반도체층(121b)은 인위적으로 도핑된 n형 불순물을 포함함으로써, n형의 도전형을 가질 수 있다. 또한, 이와 달리, 제1 및 제2 도전형 반도체층(121, 125)의 도전형은 상술한 바와 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다.
성장 기판(121a)은 질화물계 반도체를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 또는 스피넬 기판과 같은 이종 기판을 포함할 수 있고, 또한, 질화갈륨 기판, 질화알루미늄 기판 등과 같은 동종 기판을 포함할 수 있다. 특히, 본 실시예에 있어서, 성장 기판(121a)은 질화갈륨 기판과 같이, 상부 제1 도전형 반도체층(121b)과 동종의 기판을 포함할 수 있다. 성장 기판(121a)이 질화물계 기판인 경우, 성장 기판(121a)은 단결정 질화물계 반도체를 포함할 수 있다. 성장 기판(121a)은 n형 도펀트를 포함하여 n형으로 도핑되거나, 도펀트를 포함하지 않고 언도핑 상태로 형성될 수 있다. 다만, 질화물계 반도체는 언도핑 상태에서도 질소 공공(nitrogen vacancy)와 같은 자체 결함으로 인하여 n형의 도전형을 가지므로, 언도핑 상태의 성장 기판(121a) 역시 n형의 도전형을 갖는다. 따라서, 언도핑 상태의 성장 기판(121a)은 n형으로 도핑된 상부 제1 도전형 반도체층(121b)과 동일한 도전형을 가질 수 있다.
발광 구조체(120)의 반도체층들은 성장 기판(121a)으로부터 성장된 것일 수 있다. 따라서, 후술하는 바와 같이, 발광 구조체(120)의 반도체층들의 성장면은 모두 동일할 수 있다. 한편, 성장 기판(121a)은 상부 제1 도전형 반도체층(121b), 활성층(123) 및 제2 도전형 반도체층(125)의 성장 후, 상부 제1 도전형 반도체층(121b)으로부터 분리 및/또는 제거될 수도 있다.
발광 구조체(120)는 비극성 또는 반극성의 성장면을 갖는다. 따라서, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(123)은 비극성 또는 반극성의 성장면을 가질 수 있다. 특히, 제2 도전형 반도체층(123)의 상면은 비극성 또는 반극성의 면을 포함한다. 이에 따라, 발광 구조체(120) 내에서 전자와 정공의 결합 과정에서 발생하는 에너지 밴드의 분리가 감소된다. 구체적으로, 발광 구조체(120)의 반도체층들의 성장면은 a면 또는 m면과 같은 비극성 면 또는 반극성 면(예를 들어, {20-2-1} 또는 {30-3-1} 등)일 수 있다. 이러한 발광 구조체(120)의 반도체층들의 비극성 또는 반극성의 성장면은, 비극성 또는 반극성의 성장면을 갖는 성장 기판(121a) 상에 상부 제1 도전형 반도체층(121b), 활성층(123) 및 제2 도전형 반도체층(125)을 성장시킴으로써 구현될 수 있다.
또한, 성장 기판(121a)의 상면, 즉, 성장 기판(121a)의 성장면은 소정의 오프컷 각을 가질 수 있다. 예를 들어, 성장 기판(121a)이 m면의 성장면을 갖는 경우, m면을 기준으로 c-방향(<0001> 패밀리 방향) 및/또는 a-방향(<11-20> 패밀리 방향)으로 소정의 오프컷(off-cut) 각을 가질 수 있다. 이때, c-방향과 a-방향은 각각 c면과 a면에 수직한(normal) 방향이다. 오프컷 각은 제한되지 않으나, 예를 들어, -10° 내지 +10°의 범위 내의 각도 일 수 있다. 오프컷 각을 갖는 성장면 역시 비극성 또는 반극성 면일 수 있다. 오프컷 각을 갖는 성장면(예컨대, m면)에는 미세한 계단이 표면에 형성되며, 상기 계단의 측면에 다른 결정면(예컨대, c면)이 노출될 수 있다. 이러한 성장 기판(121a) 상에 질화물 반도체를 기상 성장할 경우, 상기 계단 표면에서의 결합 에너지가 높아 반도체층의 성장이 촉진된다. 따라서, 성장 기판(121a) 표면의 오프컷 각을 조절하여 질화물 반도체층의 성장 속도를 높일 수 있다.
본 명세서에서, '특정 성장면'은 상기 특정 성장면으로부터 소정의 오프컷 각이 형성된 경우까지 포함하는 것으로 기술된다.
한편, 성장 기판(121a)의 두께(T)는 소정 값 이상의 두께일 수 있다. 성장 기판(121a)의 두께(T)는 약 100㎛이상일 수 있고, 또한, 약 200㎛ 내지 500㎛ 범위 내의 두께일 수 있으며, 나아가, 약 270 내지 330㎛ 범위 내의 두께일 수 있다. 성장 기판(121a)의 두께(T)가 상술한 두께로 형성됨으로써, 상기 발광 소자의 발광 효율을 향상시킬 수 있다. 또한, 성장 기판(121a)이 질화갈륨계 기판인 경우, 성장 기판(121a)의 두께(T)가 상기 소정 값 이상으로 형성됨으로써, 열 방출 효율 및 열 분배 효율을 향상시켜 발광 소자의 접합 온도(Tj, junction temperature)를 낮출 수 있다. 이에 따라, 발광 소자의 발광 파워 및 신뢰성이 향상된다.
한편, 본 실시예에서, 발광 구조체(120)는 반극성 또는 비극성의 동종 질화물계 기판을 포함하거나, 반극성 또는 비극성의 동종 질화물계 기판으로부터 성장된 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 발광 구조체(120)가 반극성 또는 비극성의 성장면을 갖도록 발광 구조체(120)를 성장시킬 수 있는 기판이면 동종 기판에 한정되지 않고 본 발명에 적용될 수 있다. 나아가, 이종 기판이 성장 기판으로 이용되는 경우, 발광 구조체(120)의 성장 완료 후 발광 구조체(120)로부터 분리 및 제거될 수 있다. 이때, 성장 기판을 발광 구조체(120)로부터 분리하더라도, 상기 이종 기판 상에 성장되어 형성된 제1 도전형 반도체층(121)의 두께를 상술한 성장 기판(121a)의 두께(T) 이상의 두께로 형성함으로써, 성장 기판(121a)의 두께에 따라 발광 파워가 증가하는 효과를 유사하게 구현할 수 있다.
다시 도 1a을 참조하면, 발광 구조체(120)는 제1 도전형 반도체층(121)의 상면이 부분적으로 노출된 영역을 포함할 수 있다. 상기 제1 도전형 반도체층(121)의 상면이 부분적으로 노출된 영역은 제2 도전형 반도체층(125)과 활성층(123)이 부분적으로 제거되어 제공될 수 있다. 도시된 바와 같이, 제2 도전형 반도체층(125)과 활성층(123)을 관통하는 홀을 통해 제1 도전형 반도체층(121)의 상면이 부분적으로 노출될 수 있다. 상기 홀은 경사진 측면을 가질 수 있다. 홀은 복수로 형성될 수도 있으며, 홀의 형태 및 배치가 도시된 바에 한정되는 것은 아니다. 또한, 제1 도전형 반도체층(121)이 부분적으로 노출된 영역은, 제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거하여 제2 도전형 반도체층(125) 및 활성층(123)을 포함하는 메사를 형성함으로써 제공될 수도 있다.
또한, 발광 구조체(120)는 거칠기가 증가되어 형성된 거칠어진 표면을 더 포함할 수 있다. 본 실시예에 있어서, 상기 거칠기가 증가된 표면은 발광 구조체(120)의 제1 면, 즉, 발광 구조체(120)의 하면(210)일 수 있다. 따라서 상기 제1 면은 제1 도전형 반도체층(121)의 일 면에 대응한다. 이하, 발광 구조체(120)의 제1 면에 포함된 거칠기가 증가된 표면에 대하여, 도 2 내지 도 4를 참조하여 더욱 상세하게 설명한다.
도 1a 및 도 2를 참조하면, 발광 구조체(120)는 거칠기가 증가된 하면(210)을 포함하고, 상기 발광 구조체(120)의 하면(210)은 돌출부(211) 및 돌출부(211) 주변에 위치하는 오목부(212)를 포함한다.
발광 구조체(120)의 하면(210)은 복수의 돌출부(211)를 포함할 수 있으며, 복수의 돌출부(211)들은, 도시된 바와 같이, 규칙적인 패턴으로 형성될 수 있다. 또한, 복수의 돌출부(211)들은 서로 이격될 수 있고, 이와 달리, 복수의 돌출부(211)들 중 적어도 일부는 서로 접할 수도 있다. 돌출부(211)는 발광 구조체(120)의 하면(210), 즉, 발광 구조체(120)의 제1 면과 이루는 각이 서로 다른 측면들을 포함한다. 특히, 돌출부(211)는 발광 구조체(120)의 하면(210)과 이루는 각이 서로 다른, 적어도 세 개의 측면을 포함할 수 있다. 이때, 상기 돌출부(211)의 측면들은 적어도 하나의 결정면을 포함할 수 있다. 다만, 돌출부(211)의 측면들 중 하나의 측면에 있어서, 상기 하나의 측면 전체가 모두 동일한 결정면으로 형성된 것은 아닐 수도 있다. 따라서, 돌출부(211)의 측면들 중 적어도 하나는 곡면을 포함할 수 있고, 나아가, 돌출부(211)의 측면들이 접하는 모서리 역시 곡률을 갖도록 형성될 수도 있다.
돌출부(211)는 다양한 형태의 수평 단면을 가질 수 있다. 돌출부(211)의 수평 단면은 다각형 형태일 수 있고, 상기 다각형은 정다각형이 아닐 수 있다. 또한, 돌출부(211)들의 측면이 발광 구조체(120)의 하면(210)과 이루는 각은 약 40°이상일 수 있고, 돌출부(211)들은 약 3㎛이상의 높이를 가질 수 있다.
돌출부(211)는 건식 식각을 통해서 형성될 수 있다. 또한, 돌출부(211)는 SiO2를 식각 마스크로 이용한 건식 식각을 통해 형성될 수 있다. 일례로, PECVD를 이용하여 발광 구조체(120)의 하면(210)에 SiO2를 형성하고, 포토리소그래피 공정을 통해 상기 SiO2를 패터닝하여 식각 마스크를 형성하고, 상기 식각 마스크를 이용하여 발광 구조체(120)를 부분적으로 건식 식각함으로써 돌출부(211)를 형성할 수 있다. 또 다른 예로서, 발광 구조체(120) 상에 패터닝된 포토 마스크를 형성하고, 상기 포토 마스크와 발광 구조체(120)의 하면(210)을 덮는 SiO2를 형성하고, 상기 포토 마스크를 리프트 오프하여 SiO2를 패터닝하고, 상기 패터닝된 SiO2를 식각 마스크로 발광 구조체(120)를 부분적으로 건식 식각함으로써 돌출부(211)를 형성할 수도 있다. 상술한 예시들은 식각 마스크를 형성하는 방법에 있어서 차이가 있으며, 식각 마스크의 형성 방법에 따라 식각 마스크의 형태가 달라진다. 식각 마스크의 형태에 따라서 돌출부(211)의 형상에도 차이가 발생할 수 있으나, 본 발명이 특정 제조 방법에 한정되는 것은 아니다.
본 발명의 실시예들과 같이, 식각 마스크로 SiO2를 이용하는 경우, 포토레지스트를 식각 마스크로 이용하는 경우에 비해 발광 소자의 광 추출 효율을 향상시킬 수 있다. 예컨대, 동일한 형태의 마스킹부와 오프닝부를 갖는 포토레지스트 마스크와 SiO2 마스크를 이용하여 제조된 발광 소자들을 비교하면, SiO2 마스크를 이용하여 제조된 발광 소자의 광 출력이 포토레지스트 마스크를 이용하여 제조된 발광 소자에 비해 20% 이상 높게 나타난다.
한편, 상기 건식 식각은 반응성 건식 식각을 포함할 수 있다. 예컨대, 상기 반응성 건식 식각은 BCl3 및 Cl2 가스를 이용한 유도 결합 플라즈마 반응성 이온 식각(ICP-RIE)을 포함할 수 있다. 반응성 건식 식각을 이용하여 발광 구조체(120)의 하면(210)을 식각하는 경우, 식각 마스크의 개구부에 의해 노출된 제1 도전형 반도체층(121)의 일부가 식각된다. 이때, 건식 식각 과정에서의 화학적 반응이 동반되어, 돌출부(211)는 적어도 세 개의 측면을 포함할 수 있다. 상기 적어도 세 개의 측면은 식각 마스크의 개구부 형태에 대응하는 것이 아닐 수 있다. 예컨대, 식각 마스크의 개구부는 원형인 경우에도, 돌출부(211)는 복수의 측면을 포함하여 수평 단면이 다각형 형태를 갖도록 형성될 수 있다. 이러한 화학적 반응에 의해 형성되는 상기 세 개의 측면은 소정의 방향성을 가질 수 있고, 상기 방향성은 반도체층의 결정면에 따라 결정될 수 있다. 따라서, 본 발명의 실시예들에 따른 돌출부(211)의 측면은 적어도 하나의 결정면을 포함할 수 있다. 다만, 상기 하나의 측면의 전체가 하나의 결정면만으로 이루어진 것은 아닐 수도 있으며, 돌출부(211)의 측면의 적어도 일부 영역에는 곡률을 갖는 면이 형성될 수도 있다. 나아가, 돌출부(211)의 측면들이 접하는 모서리 부분 역시 곡률을 갖도록 형성될 수 있다.
상술한 식각 마스크의 제조 방법, 식각 마스크의 형태, 건식 식각의 조건 등에 따라 돌출부(211)의 형태가 다양하게 변경될 수 있다. 특히, 상술한 유도 결합 플라즈마 반응성 이온 식각과 같은 방법을 이용하여 돌출부(211)를 형성하는 경우, 발광 구조체(120) 하면(210)의 결정면에 따라 돌출부(211)의 형태가 달라질 수 있다.
예컨대, 도 3a 및 도 3b에 도시된 바와 같이, m면 인 발광 구조체(120)의 하면(210)에는 제1 내지 제3 측면(211a, 211b, 211c)을 포함하는 돌출부(211)가 형성될 수 있다. 이하, 도 3a 및 도 3b를 참조하여 돌출부(211)와 관련하여 더욱 구체적으로 설명한다. 도 3a는 돌출부(211)를 확대 도시하는 평면도이고, 도 3b의 (a)는 도 3a의 A-C-A'선에 대응하는 부분의 단면을 도시하고, 도 3b의 (b)는 도 3a의 B-C-B'선에 대응하는 부분의 단면을 도시한다. 다만, 도 3a 및 도 3b을 참조하여 설명하는 돌출부(211)는 예시적인 것이며, 본 발명이 이에 한정되는 것은 아니다.
도 3a 및 도 3b를 참조하면, 돌출부(211)는 발광 구조체(120)의 하면(210)과 이루는 각이 서로 다른, 제1 내지 제3 측면(211a, 211b, 211c)을 포함한다. 또한, 돌출부(211)는 상면(211d)을 더 포함할 수 있다. 제1 내지 제3 측면(211a, 211b, 211c) 각각과 발광 구조체(120)의 하면(210)이 이루는 각은 각각 제1 내지 제3 각도(α, β, γ)로 정의될 수 있다. 제1 각도(α)는 제2 각도(β)보다 크고, 제3 각도(γ)는 제1 각도(α)보다 크다. 제1 측면(211a)은 제2 및 제3 측면(211b, 211c)의 사이에 위치할 수 있다. 제1 내지 제3 각도(α, β, γ)는 약 40°이상일 수 있고, 이에 따라 방출광이 내부 전반사를 일으키는 임계각 이상의 각도로 발광 소자 표면에 도달할 수 있어, 발광 소자의 광 추출 효율이 향상될 수 있다. 또한, 돌출부(211)의 높이(H)는, 예를 들어, 약 2㎛ 이상일 수 있고, 나아가, 2 내지 4.5㎛ 범위 내의 높이일 수 있다. 돌출부(211)의 높이(H)가 2㎛ 이상으로 형성됨으로써, 광 추출 효율을 향상시킬 수 있다.
또한, 돌출부(211)는 다양한 형태의 수평 단면을 가질 수 있다. 예컨대, 도시된 바와 같이, 돌출부(211)는 수평 단면이 대체로 오각형의 형태로 형성될 수 있다. 이때, 돌출부(211)는 2개의 제1 측면(211a), 2개의 제2 측면(211b) 및 1개의 제3 측면(211c)으로 이루어질 수 있다. 2개의 제1 측면(211a)들은 서로 이격될 수 있으며, 2개의 제2 측면(211b)들은 서로 인접하여 위치할 수 있다. 이러한 돌출부(211)는, 예컨대, m면인 발광 구조체(120)의 하면(210) 상에 형성될 수 있다. 다만, 본 실시예의 돌출부(211)의 형태가 발광 구조체(120)의 하면(210)이 m면인 경우에 한정되는 것은 아니다. m면이 아닌 비극성 또는 반극성의 특성을 갖는 발광 구조체(120)의 하면(210) 상에 형성되는 경우에도 상술한 돌출부(211)의 형태가 구현될 수도 있으며, 또한, 다른 형태의 돌출부(211) 역시 구현될 수도 있다.
나아가, 돌출부(211)는 대체로 평평한 상면(211d)을 더 포함할 수 있다. 돌출부(211)의 상면(211d)은 돌출부(211)의 하면과 대체로 평행하도록 형성될 수 있다. 이와 달리, 돌출부(211)의 상면(211d)은 볼록한 면으로 형성될 수도 있다. 나아가, 돌출부(211)는 가시적인(예컨대, 마이크로 스케일의) 상면이 형성되지 않은, 다각뿔 형태로 형성될 수도 있다.
또한, 돌출부(211)의 발광 구조체(120)의 하면(210)에 대해, 일정 비율 이상의 면적을 차지하도록 형성될 수 있다. 도 4에 도시된 바와 같이, 돌출부(211)가 차지하는 면적(211AR)은 발광 구조체 하면(210)의 면적(210AR)의 80% 이상일 수 있다. 돌출부(211)가 발광 구조체의 하면(210)에서 차지하는 면적(211AR)을 상술한 범위가 되도록 돌출부(211)를 형성함으로써, 발광 소자의 광 추출 효율을 더욱 향상시킬 수 있다.
종래에, 질화물계 반도체층의 표면의 거칠기를 증가시키는 방법으로 건식 및/또는 습식 식각을 이용하였다. 예컨대, 건식 식각을 통해 마이크로(micro) 스케일의 표면 패턴을 형성하고, 추가적으로 습식 식각을 이용하여 더 작은 스케일의 미세 요철들을 형성하는 기술을 이용하였다. 그러나 종래의 이러한 표면 처리 방법은 전위 밀도가 높고, c면 성장되어 표면이 Ga-면(face)이거나 N-면(face)인 경우에 가능한 것이다. 즉, 표면에 대한 습식 식각은 반도체층의 표면에 결함이 다수 존재하거나 표면 원자의 결합이 식각 용액을 통해 분리되기 쉬운 경우에 적용가능하다. 본 발명의 실시예들에 따른 발광 소자는 비극성 또는 반극성의 성장면을 갖는 발광 구조체(120)를 포함하므로, 발광 구조체(120)는 상대적으로 전위 밀도가 낮고, 발광 구조체(120)의 표면 역시 비극성 또는 반극성 면에 해당하여 극성면에 비해 표면 원자의 결합이 분리되기 어렵다. 따라서, 본 발명의 실시예들의 발광 소자에 대해서 종래의 표면 처리 기술을 적용하더라도 미세 요철이 잘 형성되지 않아 광 추출 효율의 증가를 기대하기 어렵다. 또한, 발광 구조체(120)의 성장 방향이 종래의 경우와 달라, 종래의 기술을 이용하여 표면 요철을 설계하는 경우 임계각 특성이 다른 요철이 형성되어 큰 광 추출 효율의 증가를 기대하기 어렵다.
반면, 본 발명의 실시예들에 따르면, 반응성 건식 식각을 이용하여 비극성 또는 반극성의 성장면을 갖는 발광 구조체(120)의 표면을 패터닝함으로써, 마이크로 스케일의 돌출부(211)들을 갖는 발광 구조체(120)를 구현할 수 있다. 따라서, 비극성 또는 반극성 특성을 갖는 표면에 대해서도 광 추출 효율을 증가시킬 수 있는 요철 구조를 형성할 수 있다. 특히, 상술한 실시예들에 따라, 광 추출 효율을 향상시킬 수 있는 크기, 측면 각도, 및 높이를 갖는 돌출부(211)를 구현할 수 있어, 종래의 방법에 따라 형성된 요철 구조에 비해 월등한 광 추출 효율을 갖는 표면 구조가 제공될 수 있다.
한편, 다른 실시예들에 있어서, 발광 구조체(120)의 제1 면, 즉 발광 구조체(120)의 하면(210)은 그 표면에 형성된 서브 돌출부(211S)들을 더 포함할 수 있다. 도 5의 (a) 및 (b)에 도시된 바와 같이, 서브 돌출부(211S)들은 돌출부(211)의 상면 및 측면에 형성될 수 있다. 나아가, 서브 돌출부(211S)들은 오목부(212)의 표면에도 형성될 수 있다. 서브 돌출부(211S)는 돌출부(211)에 비해 작은 스케일로 형성될 수 있으며, 예를 들어, 서브 돌출부(211S)는 나노 스케일의 크기로 형성될 수 있다. 서브 돌출부(211S)를 통해 광이 산란되어 발광 소자의 광 추출 효율이 더욱 향상될 수 있다.
서브 돌출부(211S)는 건식 식각을 통해 형성될 수 있다. 예를 들어, 돌출부(211)가 형성된 발광 구조체(120)의 하면(210) 상에 전자선 증착과 같은 방법을 통해, Ni, Au등의 금속 박막층을 형성한다. 이어서, 레이저를 이용한 열처리 공정을 통해 금속 박막층을 응집시켜, 복수의 금속 입자들을 형성한다. 이때, 복수의 금속 입자들은 나노 스케일의 크기를 가질 수 있다. 상기 복수의 금속 입자들을 식각 마스크로 하여, 건식 식각을 통해 발광 구조체(120)의 하면(210)을 식각함으로써, 서브 돌출부(211S)들을 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
다시 도 1a를 참조하면, 제2 컨택 전극(140)은 제2 도전형 반도체층(125) 상에 위치하며, 제2 도전형 반도체층(125)과 오믹 컨택한다. 제2 컨택 전극(140)은 도전성 산화물층(141) 및 도전성 산화물층(141) 상에 위치하는 반사 전극층(143)을 포함한다. 이때, 도전성 산화물층(141)은 제2 도전형 반도체층(125)과 접촉할 수 있으며, 비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층(125)과 오믹 컨택할 수 있다. 반사 전극층(143)은 도전성 산화물층(141) 상에 위치하며, 반사 전극층(143)의 면적은 도전성 산화물층(141)의 면적보다 작을 수 있다. 따라서, 반사 전극층(143)은 도전성 산화물층(141)의 외곽 테두리 영역 내에 위치할 수 있다.
도전성 산화물층(141)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, IrOx, RuOx, RuOx/ITO, MgO, ZnO 등을 포함할 수 있고, 특히, ITO로 형성될 수 있다. 이때, 도전성 산화물층(141)과 제2 도전형 반도체층(125) 간의 접촉 저항은 금속(예를 들어, Ag)과 제2 도전형 반도체층(125) 간의 접촉 저항보다 낮을 수 있다. 도전성 산화물층(141)의 두께는 제한되지 않으나, 제2 컨택 전극(140)과 제2 도전형 반도체층(125) 간의 접촉 저항이 낮고, 발광 효율이 크게 저하되지 않는 수준에서 최적화될 수 있다. 예를 들어, 도전성 산화물층(141)의 두께는 약 50Å 내지 400Å 범위 내일 수 있고, 특히, 도전성 산화물층(141)은 50Å 내지 150Å 범위 내의 두께를 갖는 ITO로 형성될 수 있다. 다만 본 발명이 이에 한정되는 것은 아니다.
반사 전극층(143)은 광에 대한 반사도가 높은 금속 물질을 포함할 수 있고, 상기 금속 물질은 발광 소자의 발광 파장에 따라 다양하게 선택 및 적용될 수 있다. 반사 전극층(143)은 반사층 및 반사층을 덮는 커버층을 포함할 수 있다. 예를 들어, 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 상기 반사층은 스퍼터링, 전자선 증착 등의 방법을 통해 형성될 수 있다. 예를 들어, 반사층이 스퍼터링을 통해 형성되는 경우, 상기 반사층은 외곽 테두리 주변 부분에서 테두리 부분으로 갈수록 두께가 감소하는 형태로 형성될 수 있다. 또한, 상기 반사층은 단일층 또는 다중층을 포함할 수 있다. 상기 커버층은 상기 반사층과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 상기 반사층에 확산하여 상기 반사층이 손상되는 것을 방지할 수 있다. 상기 커버층은, 예를 들어, Au, Ni, Ti, Cr, Pt, W 등을 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다.
제2 도전형 반도체층(125)은 비극성 또는 반극성의 성장면을 갖는데, 비극성 또는 반극성의 성장면을 갖는 p형 질화물계 반도체층은 금속 물질과의 오믹 컨택이 잘 형성되지 않거나, 오믹 컨택이 형성되더라도 접촉 저항이 높다. 본 실시예에 따르면, 제2 컨택 전극(140)이 제2 도전형 반도체층(125)과 접촉하는 도전성 산화물층(141)을 포함하여, 비극성 또는 반극성의 성장면을 갖는 제2 도전형 반도체층(125)에 대해서도 낮은 접촉 저항을 갖는 오믹 컨택이 형성될 수 있다. 또한, 반사 전극층(143)이 제2 도전형 반도체층(125)과 직접적인 오믹 컨택을 형성할 필요가 없으므로, 반사 전극층(143)이 제2 도전형 반도체층(125)에 오믹 컨택할 수 있도록 열처리를 수행하는 공정이 생략될 수 있다. 따라서, 열처리 과정에서 반사 전극층(143)이 손상되어 반사율 감소하는 것을 방지할 수 있다.
또한, 제2 컨택 전극(140)은 제2 도전형 반도체층(125)의 상면을 적어도 부분적으로 덮을 수 있으며, 나아가, 제2 도전형 반도체층(125)의 상면을 전반적으로 덮도록 배치될 수 있다. 또한, 발광 구조체(120)의 제1 도전형 반도체층(121)이 노출된 영역이 형성된 위치를 제외한 나머지 영역에서 단일체로 제2 도전형 반도체층(125)의 상면을 덮도록 형성될 수 있다. 이에 따라, 발광 구조체(120)의 전체에 대해 전류를 균일하게 공급하여, 전류 분산 효율이 향상될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 제2 컨택 전극(140)은 복수의 단위 전극들을 포함할 수도 있다.
특히, 제2 컨택 전극(140)의 도전성 산화물층(141)은 제2 도전형 반도체층(125)의 상면을 거의 전부 커버할 수 있다. 예를 들어, 도전성 산화물층(141)은 제2 도전형 반도체층(125) 상면의 90% 이상을 덮을 수 있다. 도전성 산화물층(141)은, 발광 구조체(120) 형성 후에 발광 구조체(120)의 상면 상에 전체적으로 형성된 후, 제1 도전형 반도체층(121)을 노출시키는 식각 공정에서 제2 도전형 반도체층(125) 및 활성층(123)과 동시에 식각되어 형성될 수 있다. 반면, 제2 도전형 반도체층(125) 상에 증착 또는 도금 방식을 이용하여 금속 물질의 컨택 전극을 형성하는 경우, 마스크의 공정 마진 때문에 제2 도전형 반도체층(125)의 상면의 외곽 테두리로부터 소정 거리 이격된 영역 내에만 컨택 전극을 형성할 수 있다. 따라서, 제2 컨택 전극(140)의 오믹 컨택을 형성하는 부분으로서 도전성 산화물층(141)을 형성하면, 금속 물질로 컨택 전극을 형성하는 경우에 비해 컨택 전극과 제2 도전형 반도체층(125)의 상면의 외곽 테두리까지의 거리를 감소시킬 수 있다. 제2 도전형 반도체층(125)과 제2 컨택 전극(140)의 접촉 면적이 상대적으로 증가됨으로써, 발광 소자의 순방향 전압(Vf)이 감소될 수 있다. 또한, 도전성 산화물층(141)이 금속 물질에 비해 제2 도전형 반도체층(125)의 테두리에 더 가깝게 위치할 수 있으므로, 제2 컨택 전극(140)과 제2 도전형 반도체층(125)이 접촉하는 부분으로부터 제1 컨택 전극(130)과 제1 도전형 반도체층(121)이 접촉하는 부분까지의 최단 거리 역시 감소되어, 발광 소자의 순방향 전압(Vf)이 더욱 감소될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 도 1b에 도시된 바와 같이, 반사 전극층(143')은 도전성 산화물층(141')의 측면까지 덮도록 형성될 수도 있다. 도 1b의 발광 소자는 제2 컨택 전극(140)의 형태를 제외한 다른 구성들에 있어서 도 1a의 발광 소자와 대체로 동일하므로, 이하 상세한 설명은 생락한다.
다시 도 1a을 참조하면, 절연층(150, 160)은 제1 컨택 전극(130)과 제2 컨택 전극(140)을 서로 절연시킨다. 절연층(150, 160)은 발광 구조체(120) 상에 위치하며, 제1 및 제2 컨택 전극(130, 140)을 부분적으로 덮을 수 있다. 또한, 절연층(150, 160)은 제1 절연층(150) 및 제2 절연층(160)을 포함할 수 있다. 이하 제1 절연층(150)에 관하여 먼저 설명하며, 제2 절연층(160)과 관련된 내용은 후술하여 설명한다.
제1 절연층(150)은 발광 구조체(120)의 상면 및 제2 컨택 전극(140)을 부분적으로 덮을 수 있다. 또한, 제1 절연층(150)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 홀의 측면을 덮되, 홀에 노출된 제1 도전형 반도체층(121)을 적어도 부분적으로 노출시킬 수 있다. 제1 절연층(150)은 상기 홀에 대응하는 부분에 위치하는 개구부와 제2 컨택 전극(140)의 일부를 노출시키는 개구부를 포함할 수 있다. 상기 개구부들을 통해 제1 도전형 반도체층(121) 및 제2 컨택 전극(140)이 부분적으로 노출될 수 있다. 특히, 제2 컨택 전극(140)의 반사 전극층(143)의 일부가 노출될 수 있다.
제1 절연층(150)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 제1 절연층(150)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
나아가, 도시된 바와 달리, 제1 절연층(150)은 발광 구조체(120)의 적어도 일부의 측면을 더 덮을 수 있다. 제1 절연층(150)이 발광 구조체(120)의 측면을 덮는 정도는, 발광 소자의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있다. 즉, 본 실시예와 같이 제1 절연층(150)은 발광 구조체(120)의 상면만 덮도록 형성될 수도 있고, 이와 달리, 발광 소자의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 후에 제1 절연층(150)을 형성하는 경우에는 발광 구조체(120)의 측면까지 제1 절연층(150)에 덮일 수 있다.
한편, 제1 절연층(150)은 예비 절연층(pre-insulation layer; 150a) 및 주 절연층(main insulation layer; 150b)을 포함할 수 있다. 제1 절연층(150)의 형성 과정에서, 예비 절연층(150a)은 주 절연층(150a)에 앞서 형성될 수 있고, 따라서 예비 절연층(150a)은 제1 절연층(150)의 하부에 위치할 수 있다.
구체적으로, 예비 절연층(150a)은 발광 구조체(120)의 일부를 덮을 수 있으며, 나아가, 제2 컨택 전극(140)의 상면의 일부 및 제2 컨택 전극(140)의 측면을 덮을 수 있다. 이때, 예비 절연층(150a)은 제2 컨택 전극(140)의 도전성 산화물층(141)의 측면 및 상면 일부를 덮을 수 있고, 예비 절연층(150a)은 도전성 산화물층(141)의 일부를 노출시키는 개구부를 갖는다. 상기 개구부에 노출된 도전성 산화물층(141) 상에 반사 전극층(143)이 형성될 수 있다. 이때, 반사 전극층(143)은 예비 절연층(150a)으로부터 이격되어 서로 접하지 않을 수 있으나, 반사 전극층(143)의 형성 공정에 따라 예비 절연층(150a)과 반사 전극층(143)이 접할 수도 있다. 주 절연층(150b)은 예비 절연층(150a) 상에 위치하고, 나아가, 반사 전극층(143)을 부분적으로 덮는다. 반사 전극층(143)이 예비 절연층(150a)과 접하지 않는 경우, 반사 전극층(143)과 주 절연층(150b) 사이에는 예비 절연층(150a)이 개재되지 않는다.
예비 절연층(150a)과 주 절연층(150b)은 서로 동일한 물질로 형성될 수 있고, 예컨대 SiO2를 포함할 수 있다. 예비 절연층(150a)은 도전성 산화물층(141)보다 두꺼운 두께로 형성될 수 있다.
예비 절연층(150a)은 제2 컨택 전극(140)의 형성 과정 중에 형성될 수 있다. 예컨대, 제2 도전형 반도체층(125) 상에 도전성 산화물층(141)을 형성하고, 반사 전극층(143)을 형성하기 전에 예비 절연층(150a)을 형성한다. 이때, 약 1000Å의 두께로 형성될 수 있다. 예비 절연층(150a)은 제1 도전형 반도체층(121)이 노출된 홀의 측면 및 도전성 산화물층(141)의 일부를 덮도록 형성된다. 이때, 예비 절연층(150a)은 도전성 산화물층(141)의 상부에 제2 컨택 전극(143)이 형성되는 영역을 제외하고, 도전성 산화물층(141)을 부분적으로 덮어 도전성 산화물층(141)이 부분적으로 노출되는 개구부가 형성된다. 이후, 도전성 산화물층(141)이 노출된 개구부에 반사 전극층(143)이 형성된다. 반사 전극층(143)은 예비 절연층(150a)으로부터 이격될 수도 있고, 접합 수도 있다. 이와 같이 반사 전극층(143)의 형성 전에 예비 절연층(150a)을 형성함으로써, 반사 전극층(143)과 발광 구조체(120) 상호 간의 물질 확산에 의해 반사 전극층(143)의 광 반사율 감소 및 저항 증가를 방지할 수 있다. 이어서, 도전성 산화물층(141) 상에 반사 전극층(143)을 형성 한 후, 예비 절연층(150a) 상에 반사 전극층(143)을 부분적으로 덮는 주 절연층(150b)을 형성함으로써, 제1 절연층(150)이 형성될 수 있다.
한편, 도 1b의 실시예와 같이, 반사 전극층(143')이 도전성 산화물층(141')을 덮도록 형성되는 경우, 예비 절연층(150a)은 도전성 산화물층(141')을 부분적으로 덮지 않고 발광 구조체(120) 상에만 형성될 수 있다.
제1 컨택 전극(130)은 발광 구조체(120)를 부분적으로 덮을 수 있다. 또한, 제1 컨택 전극(130)은 부분적으로 노출된 제1 도전형 반도체층(121)의 표면을 통해 제1 도전형 반도체층(121)과 오믹 컨택한다. 본 실시예와 같이, 제1 도전형 반도체층(121)이 노출된 영역이 홀 형태로 형성되는 경우, 상기 홀에 대응하는 부분에 위치하는 제1 절연층(150)의 개구부를 통해 제1 도전형 반도체층(121)과 오믹 컨택된다. 또한, 제1 컨택 전극(130)은 제1 절연층(150)의 일부 영역을 제외한 다른 부분을 전체적으로 덮도록 형성될 수 있다. 이에 따라, 제1 컨택 전극(130)을 통해 광이 반사될 수 있다. 또한, 제1 컨택 전극(130)은 제1 절연층(150)에 의해 제2 컨택 전극(140)과 이격되어 전기적으로 절연될 수 있다.
제1 컨택 전극(130)이 일부 영역을 제외하고 발광 구조체(120)의 상면을 전반적으로 덮도록 형성됨으로써, 전류 분산 효율이 더욱 향상될 수 있다. 또한, 제2 컨택 전극(140)에 의해 덮이지 않는 부분을 제1 컨택 전극(130)이 커버할 수 있으므로, 광을 더욱 효과적으로 반사시켜 발광 소자의 발광 효율을 향상시킬 수 있다.
상술한 바와 같이, 제1 컨택 전극(130)은 제1 도전형 반도체층(121)과 오믹 컨택함과 아울러, 광을 반사시키는 역할을 할 수 있다. 따라서, 제1 컨택 전극(130)은 Al층과 같은 고반사성 금속층을 포함할 수 있다. 이때, 제1 컨택 전극(130)은 단일층 또는 다중층으로 이루어질 수 있다. 상기 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 컨택 전극(130)은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 적어도 하나를 포함할 수도 있다.
또한, 도시된 바와 달리, 제1 컨택 전극(130)은 발광 구조체(120)의 측면까지 덮도록 형성될 수도 있다. 제1 컨택 전극(130)이 발광 구조체(120)의 측면에도 형성되는 경우, 활성층(123)으로부터 측면으로 방출되는 광을 상부로 반사시켜 발광 소자의 상면으로 방출되는 광의 비율을 증가시킨다. 제1 컨택 전극(130)의 발광 구조체(120)의 측면까지 덮도록 형성되는 경우, 발광 구조체(120)의 측면과 제1 컨택 전극(130) 사이에는 제1 절연층(150)이 개재될 수 있다.
한편, 상기 발광 소자는 연결 전극(145)을 더 포함할 수 있다. 연결 전극(145)은 제2 컨택 전극(140) 상에 위치할 수 있고, 제1 절연층(150)의 개구부를 통해 제2 컨택 전극(140)과 전기적으로 연결될 수 있다. 나아가, 연결 전극(145)은 제2 컨택 전극(140)과 제2 패드 전극(173)을 서로 전기적으로 연결시킬 수 있다. 또한, 연결 전극(145)은 제1 절연층(150)을 부분적으로 덮도록 형성될 수 있으며, 제1 컨택 전극(130)과 서로 이격되어 절연될 수 있다. 연결 전극(145)의 상면은 제1 컨택 전극(130)의 상면과 대체로 동일한 높이로 형성될 수 있다. 또한, 연결 전극(145)은 제1 컨택 전극(130)과 동일 공정에서 형성될 수 있으며, 연결 전극(145)과 제1 컨택 전극(130)은 서로 동일한 물질을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 연결 전극(145)과 제1 컨택 전극(130)은 서로 다른 물질을 포함할 수 있다.
제2 절연층(160)은 제1 컨택 전극(130)을 부분적으로 덮을 수 있으며, 제1 컨택 전극(130)을 부분적으로 노출시키는 제1 개구부(160a), 및 제2 컨택 전극(140)을 부분적으로 노출시키는 제2 개구부(160b)를 포함할 수 있다. 제1 및 제2 개구부(160a, 160b) 각각은 하나 이상 형성될 수 있다.
제2 절연층(160)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2을 포함할 수 있다. 나아가, 제2 절연층(160)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 제2 절연층(160)이 다중층으로 이루어진 경우, 제2 절연층(160)의 최상부층은 SiNx로 형성될 수 있다. 제2 절연층(160)의 최상부층이 SiNx로 형성됨으로써, 발광 구조체(120)로 습기가 침투하는 것을 더욱 효과적으로 방지할 수 있다. 이와 달리, 제2 절연층(160)은 SiNx 단일층으로 형성될 수도 있다.제1 절연층(150)이 SiO2로 형성되고, 제2 절연층(160)이 SiNx로 형성되는 경우, 발광 소자의 발광 효율을 향상시킴과 동시에 신뢰성을 향상시킬 수 있다. SiO2로 형성된 제1 절연층(150)이 제1 컨택 전극(130)의 하부에 위치함으로써, 제1 컨택 전극(130) 및 제2 컨택 전극(140)을 통한 광 반사 효율을 극대화시킬 수 있음과 동시에, SiNx로 형성되는 제2 절연층(160)을 통해 외부의 습기 등으로부터 발광 소자를 효율적으로 보호할 수 있다.
한편, 제1 절연층(150)의 두께는 제2 절연층(160)의 두께보다 클 수 있다. 제1 절연층(150)은 예비 절연층(150a)을 포함하여 2단계에 걸쳐 형성됨으로써, 제2 절연층(160)보다 두꺼운 두께를 갖도록 형성될 수 있다. 이 경우, 제1 절연층(150)의 주 절연층(150b)의 두께는 제2 절연층(160)의 두께와 대체로 동일할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 패드 전극(171, 173)은 발광 구조체(120) 상에 위치한다. 제1 및 제2 패드 전극(171, 173)은 각각 제1 및 제2 개구부(160a, 160b)를 통해 제1 및 제2 컨택 전극(130, 140)에 전기적으로 연결될 수 있다. 제1 및 제2 패드 전극(171, 173)은 발광 구조체(120)에 외부 전원을 공급하는 역할을 할 수 있다.
제1 및 제2 패드 전극(171, 173)은 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 패드 전극(171, 173)은 단일층 또는 다중층으로 이루어질 수 있고, 예를 들어, Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
본 실시예에 따르면, 비극성 또는 반극성 성장면을 갖는 발광 구조체(120) 및 상기 발광 구조체(120)와 오믹 컨택하는 도전성 산화물층(141)을 포함하는 발광 소자가 제공된다. 이에 따라, 고전류 구동 시 수평 방향 전류 분산 효율이 높고, 컨택 전극과 반도체층들간의 접촉 저항이 낮아 순방향 전압(Vf)이 상대적으로 낮으며, 소정 두께 이상의 질화물계 성장 기판을 포함하여 전류 분산 효율 및 열 분배 효율이 우수하여 발광 파워가 향상된 발광 소자가 제공될 수 있다. 또한, 비극성 또는 반극성의 성장면을 갖는 발광 구조체(120)의 하면(210)의 돌출부(211)들을 형성하여, 광 추출 효율이 향상된 발광 소자가 제공될 수 있다.
도 6 및 도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다. 도 6의 (a)는 본 실시예의 발광 소자의 평면도이고, (b)는 메사(M)의 위치 및 제1 도전형 반도체층(121)과 제1 컨택 전극(130)이 오믹 컨택하는 컨택 영역(120a)을 도시하는 평면도이다. 도 7은 도 6의 A-A'선에 대응하는 부분의 단면을 도시한다.
도 6 및 도 7의 발광 소자는 도 1a의 발광 소자와 비교하여, 발광 구조체(120)가 복수의 메사(M) 및 메사(M)들 주변에 형성된 제1 도전형 반도체층(121)이 노출된 영역을 포함하는 점에서 차이가 있으며, 발광 구조체(120)의 구조에 따라 다른 구성들의 배치에 차이가 있다. 이하, 차이점을 중심으로 본 실시예의 발광 소자에 관해 설명하며, 중복되는 구성에 대한 상세한 설명은 생략한다.
먼저, 도 6 및 도 7을 참조하면, 상기 발광 소자는 발광 구조체(120), 제1 컨택 전극(130), 제2 컨택 전극(140) 및 절연층(150, 160)을 포함한다. 또한, 상기 발광 소자는 연결 전극(145), 제1 패드 전극(171) 및 제2 패드 전극(173)을 더 포함할 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 한편, 제1 도전형 반도체층(121)은 성장 기판(121a) 및 성장 기판(121a)에 위치하는 상부 제1 도전형 반도체층(121b)을 포함할 수 있다. 한편, 성장 기판(121a)의 두께(T)는 소정 값 이상의 두께일 수 있다. 성장 기판(121a)의 두께(T)는 소정 값 이상의 두께일 수 있다. 성장 기판(121a)의 두께(T)는 약 100㎛이상일 수 있고, 또한, 약 200㎛ 내지 500㎛ 범위 내의 두께일 수 있으며, 나아가, 약 270 내지 330㎛ 범위 내의 두께일 수 있다. 발광 구조체(120)의 반도체층들은 비극성 또는 반극성의 성장면을 갖는다. 또한, 발광 구조체(120)는, 도 1a 내지 도 5를 참조하여 설명한 복수의 돌출부(211)들을 포함하는 거칠기가 증가된 하면(210)을 포함한다.
또한, 발광 구조체(120)는 제2 도전형 반도체층(125) 및 활성층(123)을 포함하는 복수의 메사(M)를 포함한다. 복수의 메사(M)는 경사진 측면을 가질 수 있고, 발광 구조체(120)의 패터닝 공정을 통해 형성될 수 있다. 또한, 각각의 메사(M)는 제1 도전형 반도체층(121)의 일부를 더 포함할 수 있다. 복수의 메사(M)들은 다양한 형태로 제1 도전형 반도체층(121) 상에 배치될 수 있고, 예컨대, 도시된 바와 같이 서로 이격되어, 일 방향을 따라 서로 대체로 평행하게 연장되는 기다란 형상을 가질 수 있다. 다만, 메사(M)의 형태는 이에 한정되는 것은 아니다. 복수의 메사(M)들 주변에는 제1 도전형 반도체층(121)이 노출된 영역들이 형성된다.
제2 컨택 전극(140)은 복수의 메사(M)들 상에 위치하며, 제2 도전형 반도체층(125)과 오믹 컨택한다. 제2 컨택 전극(140)은 도전성 산화물층(141) 및 도전성 산화물층(141) 상에 위치하는 반사 전극층(143)을 포함한다. 반사 전극층(143)은 도전성 산화물층(141) 상에 위치하며, 반사 전극층(143)의 면적은 도전성 산화물층(141)의 면적보다 작을 수 있다. 따라서, 반사 전극층(143)은 도전성 산화물층(141)의 외곽 테두리 영역 내에 위치할 수 있다. 이와 달리, 반사 전극층(143)은 도전성 산화물층(141)의 측면까지 덮도록 형성될 수도 있다.
절연층(150, 160)은 제1 컨택 전극(130)과 제2 컨택 전극(140)을 서로 절연시킨다. 절연층(150, 160)은 발광 구조체(120) 상에 위치하며, 제1 및 제2 컨택 전극(130, 140)을 부분적으로 덮을 수 있다. 또한, 절연층(150, 160)은 제1 절연층(150) 및 제2 절연층(160)을 포함할 수 있다.
제1 절연층(150)은 발광 구조체(120)의 상면 및 제2 컨택 전극(140)을 부분적으로 덮고, 또한, 제1 절연층(150)은 메사(M)의 측면을 덮는다. 나아가, 제1 절연층(150)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 영역을 부분적으로 덮되, 제1 도전형 반도체층(121)의 일부를 노출시킬 수 있다. 즉, 제1 절연층(150)은 제1 도전형 반도체층(121)의 일부 및 제2 컨택 전극(140)의 일부를 노출시키는 개구부들을 포함할 수 있다.
제1 절연층(150)의 개구부에 의해 노출되는 제1 도전형 반도체층(121)의 일부 영역은 제1 컨택 전극(130)과 오믹 컨택될 수 있는 영역으로서, 컨택 영역(120a)으로 정의될 수 있다. 상기 컨택 영역(120a)은 복수의 메사(M)들 주변에 위치할 수 있으며, 예를 들어, 메사(M)들이 연장되는 방향을 따라 연장된 기다란 형상을 가질 수 있다. 또한, 컨택 영역(120a)들의 사이에는 메사(M)들이 위치할 수 있다.
제1 절연층(150)은 예비 절연층(150a) 및 주 절연층(150b)을 포함할 수 있고, 예비 절연층(150a)은 발광 구조체(120) 및 도전성 산화물층(141)을 부분적으로 덮을 수 있다.
제1 컨택 전극(130)은 제1 절연층(150) 상에 위치할 수 있고, 발광 구조체(120)를 부분적으로 덮을 수 있다. 또한, 제1 컨택 전극(130)은 부분적으로 노출된 제1 도전형 반도체층(121)의 표면, 즉 컨택 영역(120a)을 통해 제1 도전형 반도체층(121)과 오믹 컨택한다. 제1 컨택 전극(130)이 일부 영역을 제외하고 발광 구조체(120)의 상면을 전반적으로 덮도록 형성됨으로써, 전류 분산 효율이 더욱 향상될 수 있다. 또한, 도시된 바와 달리, 제1 컨택 전극(130)은 발광 구조체(120)의 측면까지 덮도록 형성될 수도 있다.
한편, 상기 발광 소자는 연결 전극(미도시)을 더 포함할 수 있다. 연결 전극은 제2 컨택 전극(140) 상에 위치할 수 있고, 제1 절연층(150)의 개구부를 통해 제2 컨택 전극(140)과 전기적으로 연결될 수 있다. 연결 전극의 상면은 제1 컨택 전극(130)의 상면과 대체로 동일한 높이로 형성될 수 있다. 또한, 연결 전극(145)은 제1 컨택 전극(130)과 동일 공정에서 형성될 수 있으며, 연결 전극(145)과 제1 컨택 전극(130)은 서로 동일한 물질을 포함할 수 있다.
제2 절연층(160)은 제1 컨택 전극(130)을 부분적으로 덮을 수 있으며, 제1 컨택 전극(130)을 부분적으로 노출시키는 제1 개구부(160a), 및 제2 컨택 전극(140)을 부분적으로 노출시키는 제2 개구부(160b)를 포함할 수 있다. 제1 및 제2 개구부(160a, 160b) 각각은 하나 이상 형성될 수 있고, 제2 개구부(160b)는 메사(M) 상에 위치할 수 있다.
제1 및 제2 패드 전극(171, 173)은 각각 제1 및 제2 개구부(160a, 160b)를 통해 제1 및 제2 컨택 전극(130, 140)에 전기적으로 연결될 수 있다. 제1 및 제2 패드 전극(171, 173)은 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 패드 전극(171, 173)은 단일층 또는 다중층으로 이루어질 수 있고, 예를 들어, Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
이하, 본 실시예의 발광 소자 제조 방법에 대해 설명한다. 아래 설명되는 발광 소자의 제조 방법은 발명의 이해를 돕기 위한 것이며, 본 발명이 이에 한정되는 것은 아니다.
먼저, 성장 기판(121a) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 MOCVD와 같은 방법을 이용하여 성장시켜 발광 구조체(120)를 형성한다. 이어서, 발광 구조체(120) 상에 전자선 증착 또는 스퍼터링과 같은 방법을 이용하여 ITO를 포함하는 도전성 산화물층(141)을 형성한다. 도전성 산화물층(141) 상에 마스크를 형성하고, 상기 마스크를 이용하여 도전성 산화물층(141) 및 발광 구조체(120)의 일부를 식각하여 복수의 메사(M)를 형성한다. 이에 따라, 도전성 산화물(141)의 외곽 테두리는 메사(M) 상면의 외곽 테두리와 대체로 일치하게 형성될 수 있다. 다음, 도전성 산화물층(141) 상에 반사 전극층(143)을 형성하여 제2 컨택 전극(140)을 형성하고, 발광 구조체(120) 및 제2 컨택 전극(140)을 덮는 제1 절연층(150)을 형성한다. 이때, 제1 절연층(150)이 예비 절연층(150a) 및 주 절연층(150b)을 포함하는 경우, 상술한 바와 같이 제2 컨택 전극(140)과 제1 절연층(150) 형성 공정이 병합될 수 있다. 이어서, 제1 절연층(150)을 패터닝하여 제1 도전형 반도체층(121)을 부분적으로 노출시키는 컨택 영역(120a) 및 제2 컨택 전극(140)의 일부를 노출시킨다. 다음, 제1 절연층(150) 상에 도금 또는 증착과 같은 방법을 이용하여 제1 컨택 전극(130)을 형성한다. 제1 컨택 전극(130) 형성 후, 제1 컨택 전극(130)을 전체적으로 덮는 제2 절연층(160)을 형성하고, 제2 절연층(160)을 패터닝하여 제1 및 제2 개구부(160a, 160b)를 형성한다. 이 후, 상기 개구부들(160a, 160b) 상에 제1 및 제2 패드 전극(171, 173)을 형성함으로써, 도 6 및 도 7의 발광 소자가 제공될 수 있다.
본 실시예에 따르면, 복수의 메사(M)들 및 메사들 주변에 위치하는 컨택 영역(120a)들을 형성함으로써, 고전류 구동 시 더욱 효과적으로 전류를 수평방향으로 분산시킬 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다. 도 8의 (a)는 본 실시예의 발광 소자의 평면도이고, (b)는 메사(M)의 위치 및 제1 도전형 반도체층(121)과 제1 컨택 전극(130)이 오믹 컨택하는 컨택 영역(120a)을 도시하는 평면도이다. 도 9는 도 8의 B-B'선에 대응하는 부분의 단면을 도시한다.
도 8 및 도 9의 발광 소자는 도 6 및 도 7의 발광 소자와 비교하여, 제2 절연층(160)이 생략되어 있는 점, 제1 및 제2 패드 전극(171, 173)이 생략되어 있는 점 등에서 차이가 있다. 이하, 차이점을 중심으로 본 실시예의 발광 소자에 관해 설명하며, 중복되는 구성에 대한 상세한 설명은 생략한다.
먼저, 도 8 및 도 9를 참조하면, 상기 발광 소자는 발광 구조체(120), 제1 컨택 전극(130), 제2 컨택 전극(140), 제1 절연층(150) 및 연결 전극(145)을 포함한다.
제1 절연층(150)은 발광 구조체(120)의 상면 및 제2 컨택 전극(140)을 부분적으로 덮고, 또한, 제1 절연층(150)은 메사(M)의 측면을 덮는다. 나아가, 제1 절연층(150)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 영역을 부분적으로 덮되, 제1 도전형 반도체층(121)의 일부를 노출시킬 수 있다. 즉, 제1 절연층(150)은 제1 도전형 반도체층(121)의 일부 및 제2 컨택 전극(140)의 일부를 노출시키는 개구부들을 포함할 수 있다. 제1 절연층(150)의 개구부에 의해 노출되는 제1 도전형 반도체층(121)의 일부 영역은 제1 컨택 전극(130)과 오믹 컨택될 수 있는 영역으로서, 컨택 영역(120a)으로 정의될 수 있다. 제1 절연층(150)은 예비 절연층(150a)을 포함할 수 있고, 예비 절연층(150a)은 발광 구조체(120) 및 도전성 산화물층(141)을 부분적으로 덮을 수 있다.
이때, 제1 절연층(150)은 제1 도전형 반도체층(121)의 일부 영역, 즉 컨택 영역(120a)을 노출시키는 제1 개구부(150a)와 제2 컨택 전극(140)의 일부 영역을 노출시키는 제2 개구부(150b)를 포함할 수 있다. 발광 구조체(120)를 적어도 2개 이상의 영역으로 구분하였을 때, 제1 개구부(150a)와 제2 개구부는(150b) 서로 다른 영역 내에 위치할 수 있다.
예를 들어, 제2 개구부(150b)는 각각의 메사(M)들 상에 위치하여 복수로 형성될 수 있고, 제2 개구부(150b)들은 발광 구조체(120)의 일 측면에 치우쳐 위치할 수 있다. 반대로, 제1 개구부(150a)는 메사(M)들의 상대적으로 길이가 긴 측면 주변에 위치하되, 발광 구조체(120)의 상기 일 측면에 반대하여 위치하는 타 측면에 치우쳐 위치할 수 있다. 메사(M)들이 연장되는 방향에 수직하는 방향으로 정의되는 가상선(I)을 기준으로 발광 구조체(120)를 제1 영역(R1)과 제2 영역(R2)으로 구분하면, 제1 개구부(150a)들은 제1 영역(R1) 내에 위치하고, 제2 개구부(150b)들은 제2 영역(R1) 내에 위치할 수 있다. 이때, 제1 및 제2 영역(R1, R2)은 서로 중첩되지 않는다. 따라서, 제1 개구부(150a)와 제2 개구부(150b)는 같은 일 영역 내에 위치하지 않고, 각각 서로 다른 영역 내에 위치할 수 있다.
제1 컨택 전극(130)은 제1 절연층(150) 상에 위치할 수 있고, 발광 구조체(120)를 부분적으로 덮을 수 있다. 또한, 제1 컨택 전극(130)은 부분적으로 노출된 제1 도전형 반도체층(121)의 표면, 즉 컨택 영역(120a)을 통해 제1 도전형 반도체층(121)과 오믹 컨택한다. 한편, 연결 전극(145)은 제2 컨택 전극(140) 상에 위치할 수 있고, 제1 절연층(150)의 개구부를 통해 제2 컨택 전극(140)과 전기적으로 연결될 수 있다. 연결 전극(145)의 상면은 제1 컨택 전극(130)의 상면과 대체로 동일한 높이로 형성될 수 있다. 또한, 연결 전극(145)은 제1 컨택 전극(130)과 동일 공정에서 형성될 수 있으며, 연결 전극(145)과 제1 컨택 전극(130)은 서로 동일한 물질을 포함할 수 있다.
이때, 발광 구조체(120)를 적어도 2개 이상의 영역으로 구분하였을 때, 제1 컨택 전극(130)과 연결 전극(145)은 서로 다른 영역 내에 위치할 수 있다. 예를 들어, 도시된 바와 같이, 제1 컨택 전극(130) 제1 영역(R1) 내에 위치할 수 있고, 연결 전극(145)은 제2 영역(R2) 내에 위치할 수 있으며, 제1 컨택 전극(130)과 연결 전극(145)은 서로 이격된다. 이와 같이, 제1 컨택 전극(130)과 연결 전극(145)이 서로 다른 영역 내에 이격되어 형성됨으로써, 제1 컨택 전극(130)과 연결 전극(145)은 각각 상기 발광 소자에 있어서 패드 전극들과 같은 역할을 할 수 있다. 따라서, 제1 컨택 전극(130)은 제1 도전형 반도체층(121)과 오믹 컨택하는 역할을 함과 아울러, 제1 패드 전극과 같은 역할을 할 수 있고, 연결 전극(145)은 제2 컨택 전극(140)과 전기적으로 연결되어 제2 패드 전극에 대응할 수 있다.
이하, 본 실시예의 발광 소자 제조 방법에 대해 설명한다. 아래 설명되는 발광 소자의 제조 방법은 발명의 이해를 돕기 위한 것이며, 본 발명이 이에 한정되는 것은 아니다.
먼저, 성장 기판(121a) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 MOCVD와 같은 방법을 이용하여 성장시켜 발광 구조체(120)를 형성한다. 이어서, 발광 구조체(120) 상에 전자선 증착 또는 스퍼터링과 같은 방법을 이용하여 ITO를 포함하는 도전성 산화물층(141)을 형성한다. 도전성 산화물층(141) 상에 마스크를 형성하고, 상기 마스크를 이용하여 도전성 산화물층(141) 및 발광 구조체(120)의 일부를 식각하여 복수의 메사(M)를 형성한다. 이에 따라, 도전성 산화물(141)의 외곽 테두리는 메사(M) 상면의 외곽 테두리와 대체로 일치하게 형성될 수 있다. 다음, 도전성 산화물층(141) 상에 반사 전극층(143)을 형성하여 제2 컨택 전극(140)을 형성하고, 발광 구조체(120) 및 제2 컨택 전극(140)을 덮는 제1 절연층(150)을 형성한다. 이때, 제1 절연층(150)이 예비 절연층(150a) 및 주 절연층(150b)을 포함하는 경우, 상술한 바와 같이 제2 컨택 전극(140)과 제1 절연층(150) 형성 공정이 병합될 수 있다. 이어서, 제1 절연층(150)을 패터닝하여 제1 도전형 반도체층(121)의 컨택 영역(120a)을 노출시키는 제1 개구부(150a) 및 제2 컨택 전극(140)의 일부를 노출시키는 제2 개구부(150b)를 형성한다. 다음, 제1 절연층(150) 상에 도금 또는 증착과 같은 방법을 이용하여 제1 컨택 전극(130) 및 연결 전극(145)을 형성한다. 이때, 제1 컨택 전극(130)과 연결 전극(145)은 서로 이격시켜 형성함으로써, 도 8 및 도 9의 발광 소자가 제공될 수 있다.
본 실시예에 따르면, 제2 절연층, 제1 및 제2 패드 전극 제조 공정이 생략되어, 발광 소자의 제조 공정이 단순화될 수 있으며, 특히, 공정상 필요한 마스크 수가 감소될 수 있다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도들 및 단면도이다. 도 10의 (a)는 본 실시예의 발광 소자의 평면도이고, (b)는 메사(M)의 위치 및 제1 도전형 반도체층(121)과 제1 컨택 전극(130)이 오믹 컨택하는 컨택 영역(120a)을 도시하는 평면도이다. 도 11은 도 10의 C-C'선에 대응하는 부분의 단면을 도시한다.
도 10 및 도 11의 발광 소자는 도 8 및 도 9의 발광 소자와 비교하여, 제1 패드 전극(181) 및 제2 패드 전극(183)을 더 포함하는 점에서 차이가 있다. 이하, 차이점을 중심으로 본 실시예의 발광 소자에 관해 설명하며, 중복되는 구성에 대한 상세한 설명은 생략한다.
먼저, 도 10 및 도 11을 참조하면, 상기 발광 소자는 발광 구조체(120), 제1 컨택 전극(130), 제2 컨택 전극(140), 제1 절연층(150), 제1 및 제2 패드 전극(181, 183)을 포함한다.
제1 컨택 전극(130)은 컨택 영역(120a)을 통해 제1 도전형 반도체층(121)에 오믹 컨택한다. 제1 컨택 전극(130)은 제1 도전형 반도체층(121) 상에 위치하되, 메사(M)의 사이 영역에 위치한다. 따라서, 본 실시예의 발광 소자는, 상술한 다른 실시예들의 발광 소자와 달리 제1 컨택 전극(130)이 메사(M) 상에 위치하지 않는다.
제1 패드 전극(181)은 제1 절연층(150) 상에 위치할 수 있고, 발광 구조체(120)를 부분적으로 덮을 수 있다. 또한, 제1 패드 전극(181)은 메사들(M)을 부분적으로 덮을 수 있고, 컨택 영역(120a) 상에 위치하는 제1 컨택 전극(130)과 전기적으로 연결된다. 제2 패드 전극(183)은 제2 컨택 전극(140) 상에 위치할 수 있고, 제1 절연층(150)의 제2 개구부(150b)를 통해 제2 컨택 전극(140)과 전기적으로 연결될 수 있다. 제2 패드 전극(183)의 상면은 제1 패드 전극(183)의 상면과 대체로 동일한 높이로 형성될 수 있다. 또한, 제1 및 제2 패드 전극(181, 183)은 동일 공정에서 형성될 수 있으며, 서로 동일한 물질을 포함할 수 있다. 또한, 제1 및 제2 패드 전극(181, 183)은 단일층 또는 다중층으로 이루어질 수 있다.
이때, 발광 구조체(120)를 적어도 2개 이상의 영역으로 구분하였을 때, 제1 패드 전극(181)과 제2 패드 전극(183)은 서로 다른 영역 내에 위치할 수 있다. 예를 들어, 도시된 바와 같이, 제1 패드 전극(181) 제1 영역(R1) 내에 위치할 수 있고, 제2 패드 전극(183)은 제2 영역(R2) 내에 위치할 수 있으며, 제1 패드 전극(181)과 제2 패드 전극(183)은 서로 이격된다.
이하, 본 실시예의 발광 소자 제조 방법에 대해 설명한다. 아래 설명되는 발광 소자의 제조 방법은 발명의 이해를 돕기 위한 것이며, 본 발명이 이에 한정되는 것은 아니다.
먼저, 성장 기판(121a) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 MOCVD와 같은 방법을 이용하여 성장시켜 발광 구조체(120)를 형성한다. 이어서, 발광 구조체(120) 상에 전자선 증착 또는 스퍼터링과 같은 방법을 이용하여 ITO를 포함하는 도전성 산화물층(141)을 형성한다. 도전성 산화물층(141) 상에 마스크를 형성하고, 상기 마스크를 이용하여 도전성 산화물층(141) 및 발광 구조체(120)의 일부를 식각하여 복수의 메사(M)를 형성한다. 이에 따라, 도전성 산화물(141)의 외곽 테두리는 메사(M) 상면의 외곽 테두리와 대체로 일치하게 형성될 수 있다. 다음, 도전성 산화물층(141) 상에 반사 전극층(143)을 형성하여 제2 컨택 전극(140)을 형성하고, 제1 도전형 반도체층(121)이 노출된 영역의 일부 상에 제1 컨택 전극(130)을 형성한다. 제1 컨택 전극(130)과 제2 컨택 전극(140)은 각각 도금 또는 증착 방법을 이용하여 형성할 수 있다. 이어서, 발광 구조체(120), 제1 및 제2 컨택 전극(130, 140)을 덮는 제1 절연층(150)을 형성한다. 이때, 제1 절연층(150)이 예비 절연층(150a) 및 주 절연층(150b)을 포함하는 경우, 상술한 바와 같이 제2 컨택 전극(140)과 제1 절연층(150) 형성 공정이 병합될 수 있다. 이어서, 제1 절연층(150)을 패터닝하여 제1 컨택 전극(130)의 적어도 일부를 노출시키는 제1 개구부(150a) 및 제2 컨택 전극(140)의 일부를 노출시키는 제2 개구부(150b)를 형성한다. 다음, 제1 절연층(150) 상에 도금 또는 증착과 같은 방법을 이용하여 제1 패드 전극(181) 및 제2 패드 전극(183)을 형성한다. 이때, 제1 및 제2 패드 전극(181, 183)을 서로 이격시켜 형성함으로써, 도 10 및 도 11의 발광 소자가 제공될 수 있다.
본 실시예에 따르면, 제2 절연층의 형성 공정이 생략되어, 발광 소자의 제조 공정이 단순화될 수 있으며, 특히, 공정상 필요한 마스크 수가 감소될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 12의 발광 소자는, 상술한 실시예들에서 설명한 발광 소자들과 달리 컨택 전극이 상, 하로 배치된 수직형 구조의 발광 소자일 수 있다. 이하, 차이점을 중심으로 본 실시예의 발광 소자에 관해 설명하며, 중복되는 구성에 대한 상세한 설명은 생략한다.
도 12를 참조하면, 본 실시예에 따른 발광 소자는, 제1 도전형 반도체층(121), 활성층(123), 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120), 제1 컨택 전극(191) 및 제2 컨택 전극(140)을 포함한다. 나아가, 상기 발광 소자는, 절연층(150) 및 지지 전극(193)을 더 포함할 수 있다.
발광 구조체(120)는 비극성 또는 반극성의 성장면을 갖는다. 발광 구조체(120)는 제1 도전형 반도체층(121)의 일면에 대응하는 제1 면 및 상기 제1 면에 반대하여 위치하며 제2 도전형 반도체층(125)의 일 면에 대응하는 제2 면을 포함한다. 상기 제1 면은 표면 처리에 의해 표면 특성이 변화된 영역(121s)을 포함하고, 제1 컨택 전극(191)은 상기 표면 특성이 변화된 영역(121s)상에 위치하여 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 또한, 발광 구조체(120)의 제1 면은 거칠기가 증가된 표면(210)을 포함하며, 상기 표면(210)은 복수의 돌출부(211)들을 포함한다. 한편, 복수의 돌출부(211)들은 표면 특성이 변화된 영역(121s) 내에 형성될 수도 있고, 형성되지 않을 수도 있다.
제1 도전형 반도체층(121)은 표면 처리되어 표면 특성이 변화된 영역(121s)을 포함한다. 이때, 상기 표면 특성이 변화된 영역(121s)을 제1 영역으로 정의하는 경우, 상기 영역(121s)을 제외한 나머지 영역은 제2 영역으로 정의될 수 있다. 따라서, 제1 영역과 제2 영역은 서로 다른 표면 특성을 가질 수 있다. 표면 특성이 변화된 영역(121s)은 후술하는 공정에서 형성되는 제1 컨택 전극(191)이 형성되는 영역(121e)에 대응하는 위치에 형성될 수 있다.
표면 처리를 통해 표면 특성이 변화된 영역(121s)을 형성하는 것은, 화학적 반응 건식 식각을 이용하는 것과 레이저를 이용하는 것 중 적어도 하나를 포함할 수 있다. 특히, 상기 화학적 반응 건식 식각은 CF4 플라즈마를 이용한 화학적 반응 건식 식각을 포함할 수 있고, 레이저를 이용하는 것은 KrF 레이저를 이용한 표면 처리를 포함할 수 있다. 상기 CF4 플라즈마 화학적 반응 건식 식각과 KrF 레이저를 이용한 표면 처리는 순서에 상관없이 두 가지 공정이 모두 수행될 수도 있다. 예를 들어, 전처리 공정으로 CF4 플라즈마 화학적 반응 건식 식각 공정을 수행하고, 본 공정으로 KrF 레이저를 이용한 표면 처리 공정이 수행될 수 있다. 이와 달리, CF4 플라즈마 화학적 반응 건식 식각 공정만으로 표면 특성이 변화된 영역(121s)을 형성할 수도 있다.
제1 컨택 전극(191)은 표면 특성이 변화된 영역(121s) 상에 형성되어, 제1 도전형 반도체층(121)과 오믹 컨택을 형성한다. 즉, 제1 컨택 전극(191)과 제1 도전형 반도체층(121)의 제1 영역(표면 특성이 변화된 영역(121s)) 간의 접촉 저항은 제1 컨택 전극(191)과 제2 영역(표면 특성이 변화된 영역(121s)외에 다른 영역) 간의 접촉 저항보다 낮다.
제1 컨택 전극(191)은 단일층 또는 다중층으로 이루어진 금속을 포함할 수 있고, Ni, W, Pt, Cu, Ti, Pd, Ta, Au, Ag, Al, Sn 등을 포함할 수 있다. 예를 들어, 제1 컨택 전극(191)은 Ti/Al, Ni/Al, Cr/Al, Pt/Al과 같은 다중층으로 이루어진 금속층들을 포함할 수 있고, 상기 다중층 상에 Al의 응집을 방지할 수 있는 Ni, W, Pt, Cu, Ti, Pd, Ta, Au등을 포함하는 층이 추가로 형성될 수 있다. 제1 컨택 전극(191)은 도금 또는 증착 공정을 통해 형성될 수 있다. 나아가, 제1 컨택 전극(191) 형성 후, 추가적인 열처리 공정이 더 수행될 수도 있다.
제1 도전형 반도체층(121)이 비극성 또는 반극성의 성장면을 가지며, n형의 도전형을 갖는 경우, 이러한 비극성 또는 반극성의 n형 질화물계 반도체와 금속 간에 오믹 컨택이 잘 형성되지 않는다. 또한 오믹 컨택이 형성되더라도 그 접촉 저항이 높아 발광 소자의 순방향 전압(Vf)를 증가시킨다. 본 실시예에 따르면, 제1 컨택 전극(191)을 제1 도전형 반도체층(121)의 표면 특성이 변화된 영역(121s)과 접촉하도록 형성하여, 제1 컨택 전극(191)과 제1 도전형 반도체층(121) 간에 접촉 저항이 상대적으로 낮은 오믹 컨택을 형성할 수 있다.
지지 전극(193)은 제2 컨택 전극(140)의 하부에 위치하여, 제2 컨택 전극(140)과 전기적으로 연결될 수 있다. 나아가, 지지 전극(193)을 형성하기 전에, 제2 컨택 전극(140) 상에 본딩층(미도시)을 더 형성할 수 있다. 상기 본딩층은 지지 전극(193)과 제2 컨택 전극(140)을 서로 본딩하며, 또한, 전기적 연결을 형성할 수 있다.
본딩층(미도시)은 지지 전극(193)과 제2 컨택 전극(140)을 본딩하기 위하여 개재될 수 있으며, 이들을 본딩할 수 있으면 한정되지 않는다. 예를 들어, AuSn을 이용하여 제2 컨택 전극(140)과 지지 전극(193)을 공정 본딩할 수 있고, 이에 따라, 본딩층(150)은 AuSn을 포함할 수 있다. AuSn을 이용한 공정 본딩은, AuSn을 AuSn의 공정 온도(Eutectic temperature, 약 280℃) 이상의 온도(예컨대, 약 350℃)로 가열한 후, 상기 가열된 AuSn을 제2 컨택 전극(140)과 지지 전극(193) 사이에 배치하고, 상기 AuSn을 냉각시켜 수행될 수 있다. 또한, 상기 본딩층은 제2 컨택 전극(140)과 지지 전극(193)을 전기적으로 연결할 수 있고, 이에 따라, 지지 전극(193)과 제2 도전형 반도체층(125)은 전기적으로 접속될 수 있다. 이 경우, 지지 전극(193)은 제2 컨택 전극(140)에 전기적으로 연결된 전극 패드와 같은 역할을 할 수 있다. 이때, 지지 전극(193)은 발광 구조체(120) 상면의 전면에 걸쳐 형성되므로, 발광 소자 구동 시 발생하는 열을 효과적으로 방출시킬 수 있다.
지지 전극(193)은 전기적 도전성을 갖는 금속성 물질을 포함할 수 있다. 지지 전극(193)은, 예를 들어, Mo, Cu, Ag, Au, Ni, Ti, Al 등을 포함할 수 있고, 단일층 또는 다중층으로 이루어질 수 있다. 상기 금속성 물질을 포함하는 지지 전극(193)은 도금, 증착 등의 공정을 통해 형성될 수 있다.
본 실시예에 따른 발광 소자는, 도전성 산화물층(141)을 포함하는 제2 컨택 전극(140)과 표면 특성이 변화된 영역(121s) 상에 형성되는 제1 컨택 전극(191)을 포함함으로써, n형 및 p형 반도체층과 전극들 간에 접촉 저항이 상대적으로 낮은 오믹 컨택이 형성된다. 따라서, 발광 소자의 순방향 전압(Vf)이 낮아지고, 전기적 신뢰성이 향상될 수 있다. 또한, 제1 도전형 반도체층(121)의 상면에 복수의 돌출부(211)들을 포함하는 거칠어진 표면(210)이 형성되어, 발광 소자의 광 추출 효율을 향상시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 13을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 14는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다. 발광 소자(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 15는 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 16은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 16을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 각각의 실시예들 및 특징들에 본 발명이 한정되는 것은 아니다. 실시예들에서 설명하는 기술적 특징들의 결합 및 치환을 통하여 변경된 발명 역시 본 발명의 범위에 모두 포함되며, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (45)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 발광 구조체;
    상기 제1 도전형 반도체층에 오믹 컨택하는 제1 컨택 전극;
    상기 제2 도전형 반도체층 상에 위치하는 제2 컨택 전극; 및
    상기 발광 구조체 상에 위치하며, 상기 제1 컨택 전극 및 제2 컨택 전극을 절연시키는 절연층을 포함하고,
    상기 발광 구조체는 비극성 또는 반극성의 성장면을 갖고, 상기 제2 도전형 반도체층의 상면은 비극성 또는 반극성 면을 포함하며,
    상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 발광 구조체는 질화물 반도체를 포함하며, 상기 비극성 또는 반극성 성장면은 m면을 포함하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 도전성 산화물층은 ITO를 포함하고, 상기 반사 전극층은 Ag를 포함하는 발광 소자.
  4. 청구항 1에 있어서,
    상기 도전성 산화물층의 면적은 상기 반사 전극층의 면적보다 크며,
    상기 반사 전극층은 상기 도전성 산화물층의 테두리 영역 내에 위치하는 발광 소자.
  5. 청구항 4에 있어서,
    상기 도전성 산화물층은 상기 제2 도전형 반도체층의 상면의 90% 이상을 덮는 발광 소자.
  6. 청구항 1에 있어서,
    상기 도전성 산화물층은 상기 반사 전극층에 덮이는 발광 소자.
  7. 청구항 1에 있어서,
    상기 제1 도전형 반도체층은 비극성 또는 반극성의 성장면을 갖는 질화물계 기판을 포함하는 발광 소자.
  8. 청구항 7에 있어서,
    상기 질화물계 기판은 언도핑되거나 도핑되어 상기 제1 도전형 반도체층과 동일한 도전형을 갖는 발광 소자.
  9. 청구항 7에 있어서,
    상기 질화물계 기판은 270 내지 330㎛의 두께를 갖는 발광 소자.
  10. 청구항 1에 있어서,
    상기 제2 도전형 반도체층과 상기 도전성 산화물 간의 접촉 저항은 상기 제2 도전형 반도체층과 상기 반사 금속층 간의 접촉 저항보다 낮은 발광 소자.
  11. 청구항 1에 있어서,
    상기 발광 구조체는 상기 발광 구조체는 상기 제2 도전형 반도체층 및 상기 활성층을 포함하는 복수의 메사를 포함하고,
    상기 제2 컨택 전극은 상기 복수의 메사 상에 위치하며, 상기 제1 도전형 반도체층은 상기 복수의 메사 주변의 적어도 일부 영역에서 노출되는 발광 소자.
  12. 청구항 11에 있어서,
    상기 절연층은 제1 절연층 및 제2 절연층을 포함하고,
    상기 제1 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 발광 소자.
  13. 청구항 12에 있어서,
    상기 제1 컨택 전극은 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택되고,
    상기 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 상에 위치하되, 상기 복수의 메사들로부터 절연된 발광 소자.
  14. 청구항 13에 있어서,
    상기 제2 절연층은 제1 컨택 전극을 부분적으로 덮되, 상기 제1 컨택 전극 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 발광 소자.
  15. 청구항 14에 있어서,
    상기 제2 절연층 상에 위치하되, 상기 제3 개구부를 통해 상기 제1 컨택 전극에 전기적으로 연결된 제1 패드 전극; 및
    상기 제2 절연층 상에 위치하되, 상기 제4 개구부를 통해 상기 제2 컨택 전극에 전기적으로 연결된 제2 패드 전극을 더 포함하는 발광 소자.
  16. 청구항 11에 있어서,
    상기 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 발광 소자.
  17. 청구항 16에 있어서,
    상기 제1 컨택 전극은 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택되고, 상기 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 일부 상에 위치하되, 상기 복수의 메사들로부터 절연된 발광 소자.
  18. 청구항 17에 있어서,
    상기 절연층 상에 위치하며, 상기 제2 개구부를 통해 상기 제2 컨택 전극에 전기적으로 연결되는 패드 전극을 더 포함하고,
    상기 패드 전극과 상기 제1 컨택 전극은 이격된 발광 소자.
  19. 청구항 18에 있어서,
    상기 발광 구조체는 그 일 측면을 포함하는 제1 영역과, 상기 일 측면에 반대하여 위치하는 타 측면을 포함하는 제2 영역을 포함하고,
    상기 제1 컨택 전극은 제1 영역 내에 위치하고, 상기 패드 전극은 상기 제2 영역 내에 위치하는 발광 소자.
  20. 청구항 11에 있어서,
    상기 제1 컨택 전극은 상기 제1 도전형 반도체층이 노출된 영역의 적어도 일부 상에 위치하는 발광 소자.
  21. 청구항 20에 있어서,
    상기 절연층은 상기 복수의 메사들 및 제1 도전형 반도체층을 덮되, 제1 컨택 전극의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 발광 소자.
  22. 청구항 21에 있어서,
    상기 절연층 상에 위치하며, 상기 제1 개구부를 통해 제1 컨택 전극과 전기적으로 연결되는 제1 패드 전극; 및
    상기 절연층 상에 위치하며, 상기 제2 개구부를 통해 제2 컨택 전극과 전기적으로 연결되는 제2 패드 전극을 더 포함하고,
    상기 제1 패드 전극은 제1 컨택 전극은 상기 복수의 메사들의 상면 일부 및 복수의 메사들의 측면 일부 상에 위치하되, 상기 절연층에 의해 상기 복수의 메사들로부터 이격된 발광 소자.
  23. 청구항 1에 있어서,
    상기 발광 구조체는 상기 제1 도전형 반도체층이 부분적으로 노출되는 영역을 포함하고, 상기 절연층은 제1 절연층을 포함하고,
    상기 제1 절연층은 상기 발광 구조체 및 제2 컨택 전극을 부분적으로 덮되, 제1 도전형 반도체층의 일부 및 상기 제2 컨택 전극의 일부를 각각 노출시키는 제1 개구부 및 제2 개구부를 포함하는 발광 소자.
  24. 청구항 23에 있어서,
    상기 제1 절연층은 예비 절연층 및 상기 예비 절연층 상에 위치하는 주 절연층을 포함하고,
    상기 예비 절연층은 상기 발광 구조체의 일부 및 도전성 산화물의 일부를 덮는 발광 소자.
  25. 청구항 24에 있어서,
    상기 예비 절연층은 상기 도전성 산화물을 부분적으로 노출시키는 개구부를 포함하고, 상기 반사 전극층은 상기 개구부 내에 위치하는 발광 소자.
  26. 청구항 25에 있어서,
    상기 주 절연층은 상기 반사 전극층을 부분적으로 덮는 발광 소자.
  27. 청구항 24에 있어서,
    상기 절연층은, 상기 제1 절연층 상에 위치하며, 상기 제1 컨택 전극을 부분적으로 덮는 제2 절연층을 더 포함하고,
    상기 제1 절연층은 상기 제2 절연층보다 두꺼운 발광 소자.
  28. 청구항 1에 있어서,
    상기 발광 구조체는 상기 제1 도전형 반도체층의 일 면에 대응하는 제1 면 및 상기 제2 도전형 반도체층의 일 면에 대응하는 제2 면을 포함하고,
    상기 발광 구조체의 제1 면은 복수의 돌출부들을 갖는 거칠어진 표면을 포함하며,
    상기 돌출부는, 상기 제1 면과 이루는 각이 서로 다른, 적어도 세 개의 측면을 포함하는 발광 소자.
  29. 청구항 28에 있어서,
    상기 돌출부는 제1 내지 제3 측면을 포함하고,
    상기 제1 측면과 상기 제1 면이 이루는 각은 상기 제2 측면과 상기 제1 면이 이루는 각보다 크고,
    상기 제3 측면과 상기 제1 면이 이루는 각은 상기 제1 측면과 상기 제1 면이 이루는 각보다 큰 발광 소자.
  30. 청구항 29에 있어서,
    상기 제1 측면은 상기 제2 측면과 제3 측면의 사이에 위치하는 발광 소자.
  31. 청구항 29에 있어서,
    상기 돌출부는 그 수평 단면 형상이 오각형인 발광 소자.
  32. 청구항 31에 있어서,
    상기 돌출부는 2개의 제1 측면, 2개의 제2 측면 및 1개의 제3 측면을 갖는 발광 소자.
  33. 청구항 32에 있어서,
    상기 2개의 제1 측면들은 서로 이격되고, 상기 2개의 제2 측면들은 서로 인접하여 위치하는 발광 소자.
  34. 청구항 31에 있어서,
    상기 발광 구조체는 m면의 성장면을 갖는 발광 소자.
  35. 청구항 28에 있어서,
    상기 돌출부의 측면은, 곡률을 갖는 면을 포함하는 발광 소자.
  36. 청구항 28에 있어서,
    상기 돌출부의 높이는 3㎛ 이상인 발광 소자.
  37. 청구항 28에 있어서,
    상기 제1 면의 전체 면적 대비, 상기 돌출부들이 차지하는 부분의 면적은 80% 이상인 발광 소자.
  38. 청구항 37에 있어서,
    상기 돌출부들 중 적어도 일부는 서로 접하는 발광 소자.
  39. 청구항 28에 있어서,
    상기 적어도 세 개의 측면들의 기울기 각각은 상기 제1 면에 대해 40도 이상인 발광 소자.
  40. 청구항 28에 있어서,
    상기 발광 구조체의 제1 면은 그 표면에 형성된 서브 돌출부들을 더 포함하는 발광 소자.
  41. 청구항 40에 있어서,
    상기 서브 돌출부들은 나노 스케일의 크기를 갖는 발광 소자.
  42. 청구항 28에 있어서,
    상기 돌출부들의 측면은 적어도 하나의 결정면을 포함하는 발광 소자.
  43. 청구항 28에 있어서,
    상기 제1 도전형 반도체층은 비극성 또는 반극성의 성장면을 갖는 질화물계 기판을 포함하며,
    상기 제1 면은 상기 질화물계 기판의 일 면인 발광 소자.
  44. 청구항 28에 있어서,
    상기 제2 컨택 전극은 상기 제2 면 상에 위치하고,
    상기 제2 컨택 전극은 상기 제2 도전형 반도체층에 오믹 컨택하는 도전성 산화물층, 및 상기 도전성 산화물층 상에 위치하는 반사 전극층을 포함하는 발광 소자.
  45. 청구항 44에 있어서,
    상기 도전성 산화물층은 ITO를 포함하고, 상기 반사 전극층은 Ag를 포함하는 발광 소자.
PCT/KR2016/000911 2015-02-16 2016-01-28 광 추출 효율이 향상된 발광 소자 WO2016133292A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680010321.7A CN107251240B (zh) 2015-02-16 2016-01-28 光提取效率得到提高的发光元件
US15/551,575 US10326050B2 (en) 2015-02-16 2016-01-28 Light-emitting device with improved light extraction efficiency
CN201910659511.7A CN110350058B (zh) 2015-02-16 2016-01-28 光提取效率得到提高的发光元件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0023457 2015-02-16
KR1020150023457A KR102331337B1 (ko) 2015-02-16 2015-02-16 발광 소자
KR1020150031796A KR20160108029A (ko) 2015-03-06 2015-03-06 광 추출 효율이 향상된 발광 소자
KR10-2015-0031796 2015-03-06

Publications (1)

Publication Number Publication Date
WO2016133292A1 true WO2016133292A1 (ko) 2016-08-25

Family

ID=56689277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/000911 WO2016133292A1 (ko) 2015-02-16 2016-01-28 광 추출 효율이 향상된 발광 소자

Country Status (3)

Country Link
US (1) US10326050B2 (ko)
CN (2) CN107251240B (ko)
WO (1) WO2016133292A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR20180073866A (ko) * 2016-12-23 2018-07-03 엘지이노텍 주식회사 반도체 소자
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
CN108649107B (zh) * 2018-05-11 2020-04-07 河源市众拓光电科技有限公司 一种多功能反射镜的紫外通孔结构的led芯片及其制备方法
CN108807612A (zh) * 2018-06-26 2018-11-13 山东浪潮华光光电子股份有限公司 一种发光二极管制备方法
JP2020126995A (ja) * 2019-02-06 2020-08-20 シャープ株式会社 半導体レーザ素子及びその製造方法
JP7050250B2 (ja) * 2020-02-07 2022-04-08 日亜化学工業株式会社 発光装置
CN113921672B (zh) * 2021-09-14 2023-06-20 厦门三安光电有限公司 发光二极管及发光模块
CN116230828A (zh) * 2021-09-27 2023-06-06 厦门三安光电有限公司 发光二极管及发光装置
WO2023097683A1 (zh) * 2021-12-03 2023-06-08 厦门市三安光电科技有限公司 紫外发光二极管及发光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094427A (ja) * 2007-10-12 2009-04-30 Eudyna Devices Inc 発光素子の製造方法
US20090302334A1 (en) * 2002-07-15 2009-12-10 Epistar Corporation Light-emitting element array
JP2012084667A (ja) * 2010-10-08 2012-04-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
KR20140066397A (ko) * 2012-11-23 2014-06-02 서울바이오시스 주식회사 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20150014136A (ko) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966067B2 (ja) * 2002-04-26 2007-08-29 富士ゼロックス株式会社 表面発光型半導体レーザ素子およびその製造方法
CN100459189C (zh) * 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
KR100999806B1 (ko) * 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
KR101978968B1 (ko) * 2012-08-14 2019-05-16 삼성전자주식회사 반도체 발광소자 및 발광장치
CN104813489B (zh) * 2012-11-23 2018-01-02 首尔伟傲世有限公司 发光二极管及其制造方法
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
KR102335452B1 (ko) * 2015-06-16 2021-12-07 서울바이오시스 주식회사 발광 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302334A1 (en) * 2002-07-15 2009-12-10 Epistar Corporation Light-emitting element array
JP2009094427A (ja) * 2007-10-12 2009-04-30 Eudyna Devices Inc 発光素子の製造方法
JP2012084667A (ja) * 2010-10-08 2012-04-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
KR20140066397A (ko) * 2012-11-23 2014-06-02 서울바이오시스 주식회사 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20150014136A (ko) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
US10326050B2 (en) 2019-06-18
CN107251240B (zh) 2019-08-16
CN107251240A (zh) 2017-10-13
CN110350058A (zh) 2019-10-18
US20180040767A1 (en) 2018-02-08
CN110350058B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2016182248A1 (ko) 발광 소자
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2017191923A1 (ko) 발광 다이오드
WO2017065545A1 (en) Compact light emitting diode chip and light emitting device including the same
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2017039208A1 (ko) Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2019088763A1 (ko) 반도체 소자
WO2016117845A1 (ko) 발광 소자 및 이를 제조하는 전자 빔 증착 장치
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2016032193A1 (ko) 발광 소자 및 이의 제조 방법
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2015133685A1 (en) Backlight module with mjt led and backlight unit incluing the same
WO2019039769A1 (ko) 분포 브래그 반사기를 가지는 발광 다이오드
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2013183888A1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16752622

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15551575

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16752622

Country of ref document: EP

Kind code of ref document: A1