CN104813489B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN104813489B
CN104813489B CN201380061394.5A CN201380061394A CN104813489B CN 104813489 B CN104813489 B CN 104813489B CN 201380061394 A CN201380061394 A CN 201380061394A CN 104813489 B CN104813489 B CN 104813489B
Authority
CN
China
Prior art keywords
luminescence unit
substrate
light emitting
emitting diode
relief pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380061394.5A
Other languages
English (en)
Other versions
CN104813489A (zh
Inventor
金在权
尹余镇
金钟奎
李小罗
李剡劤
李贤行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120133564A external-priority patent/KR20140066397A/ko
Priority claimed from KR1020120155482A external-priority patent/KR20140085195A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104813489A publication Critical patent/CN104813489A/zh
Application granted granted Critical
Publication of CN104813489B publication Critical patent/CN104813489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本发明的例示性实施例提供一种发光二极管及其制造方法。发光二极管包含安置于基板上的发光单元，以及将发光单元彼此连接的导线，其中发光单元各自包含具有两个锐角以及两个钝角的平行四边形形状的发光单元，或具有三个锐角的三角形发光单元。

Description

发光二极管及其制造方法
技术领域
本发明的例示性实施例涉及一种发光二极管及其制造方法，且更特定而言，涉及一种具有多个发光单元的发光二极管及其制造方法。
背景技术
发光二极管广泛用于显示装置以及背光单元。相比于现有白炽灯或荧光灯，在发光二极管具有低功率消耗以及长寿命的情况下，发光二极管已通过替换现有白炽灯、荧光灯以及类似者而将应用范围扩展至一般照明。
发光二极管可由正向电流(forward current)驱动，且因此根据在交流电流(alternating current；AC)下所提供的电流的方向重复开/关操作。因此，当发光二极管直接连接至AC源时，发光二极管可能不能连续地发光，且可能易于受到反向电流损害。此外，可由预定正向电压驱动单一发光二极管，且因此可能不能在高电压条件下驱动发光二极管。
已开发能够在高电压AC条件下驱动的发光二极管。此发光二极管可包含具有实质上正方形或矩形形状且由互连线彼此串联连接的多个发光单元，且因此，发光二极管可由高电压驱动。另外，发光单元的串联阵列可连接至诸如桥式整流器(bridge rectifier)的整流器电路，藉此提供可由AC源驱动的发光二极管。
然而，具有多个发光单元的典型发光二极管可能具有相对较低的发亮效率。
韩国专利公开案第2011-0024762A号揭示用于改良光提取效率的技术，其中凹凸图案(convex-concave pattern)形成于基板上，如形成于图案化的蓝宝石基板(patternedsapphire substrate；PSS)中，使得半导体层可生长于凹凸图案上。然而，此技术仅经由形成凹凸图案而在改良光提取效率方面具有限制。
在现有技术章节中所揭示的以上资讯仅为了增强理解本发明的现有技术，且因此其可含有并不形成现有技术的任何部分、亦并非现有技术可向本领域技术人员所暗示的内容的资讯。
发明内容
技术问题
本发明的例示性实施例提供一种具有经改良的光提取效率的发光二极管。
本发明的例示性实施例亦提供一种包含多个发光单元且具有经改良的光提取效率的发光二极管。
本发明的例示性实施例亦提供一种能够减少由发光二极管的组件造成的光损失的发光二极管。
本发明的额外特征将在以下描述中阐述，且将部分地自描述显而易见，或可通过实践本发明而获悉。
技术方案
本发明的例示性实施例提供一种发光二极管，其包含安置于基板上的发光单元，以及将发光单元彼此连接的导线，其中发光单元各自包含具有两个锐角以及两个钝角的平行四边形形状(parallelogram-shaped)的发光单元，或具有三个锐角的三角形发光单元。
本发明的例示性实施例提供一种制造发光二极管的方法，方法包含制备基板；在基板上形成包含第一导电型半导体层、主动层以及第二导电型半导体层的堆迭；以及图案化堆迭以形成发光单元。发光单元各自包含具有两个锐角以及两个钝角的平行四边形形状的发光单元，或具有三个锐角的三角形发光单元。
本发明的例示性实施例提供一种包含安置于基板上的发光单元的发光二极管。发光单元各自包含具有两个锐角以及两个钝角的平行四边形形状的发光单元，或具有三个锐角的三角形发光单元，基板包含凹凸图案，其包含由其第一表面上的凸面界定的凸面以及凹面，且凹凸图案安置于基板的第一表面上的第一区域中，且包含安置于凹凸图案的表面上的细凸面(fine convexities)以及凹面。
应理解，前述一般描述以及以下详细描述皆为例示性以及解释性的，且意欲提供如所主张的本发明的进一步解释。
附图说明
自结合附图的以下例示性实施例的详细描述，本发明的以上以及其他形式、特征以及优势将变得显而易见。
图1为根据本发明的例示性实施例的发光二极管的示意性平面图。
图2为根据图1的例示性实施例的发光二极管的沿着线I-I'截取的剖视图。
图3为平行四边形形状的发光单元的示意性平面图。
图4为根据本发明的例示性实施例的发光二极管的示意性平面图。
图5为根据图4的例示性实施例的发光二极管的沿着线I-I'截取的剖视图。
图6(a)以及图6(b)为根据本发明的例示性实施例的发光二极管的示意性平面图。
图7(a)、图7(b)、图7(c)、图7(d)、图7(e)、图7(f)、图7(g)、图7(h)、图7(i)以及图7(j)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图8、图9以及图10为用于蚀刻的罩幕图案的示意性平面图。
图11为根据本发明的例示性实施例的凹凸图案的平面图。
图12为图11中所显示的凹凸图案的透视图。
图13(a)以及图13(b)分别为说明通过形成于发光二极管的下部部分处的凹凸图案以及隔离区域内的凹凸图案自主动层在各种方向上发射的光的反射的图。
图14(a)、图14(b)、图14(c)、图14(d)以及图14(e)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图15(a)、图15(b)以及图15(c)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图16(a)、图16(b)、图16(c)以及图16(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图17为根据本发明的例示性实施例的凹凸图案的平面图。
图18(a)、图18(b)、图18(c)以及图18(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图19(a)、图19(b)、图19(c)以及图19(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。
图20以及图21为在于凹凸图案制备实例1以及2中所制备的凹凸图案上生长磊晶层之后凹凸图案的横截面SEM影像。
图22(a)、图22(b)以及图22(c)为具有在凹凸图案制备实例3中所制备的凹凸图案的基板的SEM影像。
图23为描绘发光二极管制备实例2以及3中所制备的发光二极管的电流输出的曲线图。
图24(a)以及图24(b)为具有在凹凸图案制备实例4中所制备的凹凸图案的基板的SEM影像。
具体实施方式
将参看附图更详细地描述本发明的例示性实施例。应理解，仅通过说明给出以下的例示性实施例，以向本领域技术人员提供对本发明的透彻理解。因此，本发明并不限于以下的例示性实施例，且可以不同方式体现。另外，贯穿本说明书，将由相似参考编号表示相似组件，且为了清晰起见，可能夸示某些元件、层或特征的宽度、长度以及厚度。
应理解，当将元件称作置放于另一元件“上方”或“上”时，其可直接置放于另一元件上或亦可存在介入层。换言之，应将空间定向的表述解释为指示相对定向，而非绝对定向。另外，应理解，尽管本文中可使用术语“第一”、“第二”等以将各种元件、组件、区域、层和/或区段彼此区分，但此等元件、组件、区域、层和/或区段不应受此等术语限制。应理解，出于本揭示内容的目的，可将“X、Y以及Z中的至少一个”视为仅X、仅Y、仅Z，或两个或两个以上项X、Y以及Z的任何组合(例如，XYZ、XYY、YZ、ZZ)。
图1以及图2分别为根据本发明的例示性实施例的发光二极管的示意性平面图以及示意性剖视图，且图3为图1中所显示的发光单元100的示意图。
参看图1、图2以及图3，根据本发明的例示性实施例的发光二极管包含基板10、多个发光单元UD 100、200以及互连线46。发光二极管可还包含第一电极垫片(electrodepad)300a以及第二电极垫片300b。发光单元100、发光单元200中的每一个可包含形成于其上侧上的电流散布导体层44、第一电极100a或第一电极200a以及第二电极100b或第二电极200b。另外，发光二极管可包含钝化层43以及隔离层40。
基板10可为蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基板。基板10可为诸如蓝宝石基板的绝缘基板，或其上形成有绝缘层的导电基板(conductive substrate)。
如图式中所显示，基板10大体上具有四角形形状(quadrilateral shape)，例如，矩形形状。如本文中所提及，基板10以及发光单元100、发光单元200的形状(亦即，诸如四角形形状、平行四边形形状、三角形形状以及类似者的形状)为平面图中的形状。此处，诸如三角形形状、四角形形状或平行四边形形状的多角形形状可包含经稍微修改的多角形形状。举例而言，此多角形形状可具有圆角部分。
如本文中所使用，术语“平行四边形形状”为不同于矩形形状、具有锐角以及钝角的四角形形状。锐角部分可经圆化(rounded)以具有比钝角部分较大的曲率。另外，如本文中所使用，“三角形形状”具有三个锐角，且三角形形状的锐角部分亦可经圆化。具有三个锐角的三角形形状可为等边三角形形状。
由于发光单元可具有平行四边形形状或三角形形状，因此发光二极管可减少发生于发光单元的侧表面处的光损失，以及归因于发光单元之间的光干扰或光吸收的光损失。
基板10可包含形成于其上部表面上且包含凹面10ac以及凸面10av的凹凸图案10a，且置放于部分区域中的一些凹凸图案10a中可包含形成于凹凸图案10a表面上的细凸面以及凹面P。特定而言，具有细凸面以及凹面P的凹凸图案10a可形成于不包含发光单元UD的下部区域的区域中，例如，形成于将发光单元UD彼此隔离的隔离凹槽G中。另外，如以下将描述，形成细凸面以及凹面P的凹凸图案10a的区域可形成于发光单元UD的经台面蚀刻区域(mesa-etched region)R下。细凸面以及凹面P可不规则地形成。替代性地，细凸面以及凹面P可规则地形成。
多个发光单元UD可包含：具有平行四边形形状的至少一发光单元100，平行四边形形状具有两个锐角以及两个钝角；以及具有三角形形状的至少一发光单元200。如图1中所显示，具有两个锐角以及两个钝角的平行四边形形状的发光单元100可配置成两列，使得第一列与第二列具有配置于其中的相同数目个发光单元100。
当基板10具有矩形形状时，平行四边形形状的发光单元100中的每一个的两边平行于基板10的两侧，且发光单元的另外两边并不平行于基板10的任何侧。如图3中所显示，发光单元100包含面向于彼此的第一边101(见图3)，以及面向于彼此的第二边103(见图3)。此处，发光单元100配置于基板10上，使得第一边101平行于基板10的边缘，且第二边103并不平行于基板10的任何边缘。
如图3中所显示，界定于第一边101与第二边103之间的钝角可大于90°且等于或小于135°。随着钝角(θ)接近135°，发光二极管具有进一步改良的光提取效率。因而，当发光单元具有平行四边形形状时，发光单元中的每一个内的光损失减少，藉此减少由发光单元之间的光干扰以及发光单元的光吸收造成的光损失。此处，大于135°的钝角θ可能使得难以达成在发光单元的区域上均匀地散布电流。在平行四边形形状的发光单元中，锐角部分以及钝角部分可经圆化。特定而言，锐角部分以及钝角部分可经圆化，使得锐角部分具有比钝角部分较大的曲率(1/半径)。
再次参看图1，可将发光单元100的第一列以及发光单元100的第二列安置成相对于穿过虚线L1的镜面平面具有镜面对称结构以垂直于基板10。此处，平行四边形形状的发光单元的总体轮廓具有镜面对称结构，而全部的互连线46以及电极100a、100b不必要具有对称性结构。如所显示，发光单元100、200的第一列以及第二列经安置，使得面向于彼此的侧彼此平行。
三角形发光单元200可置放于第一列以及第二列上。因为将发光单元100配置成第一列以及第二列，所以发光单元100在每一列的一末端处提供突出的轮廓，且在每一列的另一末端处提供凹陷的轮廓。三角形发光单元200安置于基板10的一侧边缘附近，以填充凹陷的轮廓。
举例而言，三角形发光单元200可具有等腰三角形形状，其具有长边201以及具有相同长度的另外两边203。三角形发光单元200可经安置，使得长边201平行于基板10的一侧边缘。边203中的一个可平行于第一列中的发光单元100的第二边103，且另一边203可平行于第二列中的发光单元100的第二边。
如图1中所显示，多个发光单元可由六个平行四边形形状的发光单元100以及单一三角形发光单元200构成。举例而言，通过增加安置于每一列中的平行四边形形状的发光单元100的数目，可将较多发光单元配置于两列中。如图1中所显示，包含七个发光单元的多个发光二极管可彼此电连接，藉此提供可由诸如110V或220V AC的高电压AC操作的发光模组。
如图2中所显示，发光单元UD中的每一个可具有堆迭，其包含第一导电型半导体层23、主动层25以及第二导电型半导体层27，且堆迭可还包含缓冲层21。另外，在发光单元UD中的每一个中，第一导电型半导体层23、主动层25以及第二导电型半导体层27中的至少一个可具有相对于基板10的表面以小于90°的角度倾斜的侧表面。
主动层25可具有单一量子井结构或多量子井结构，且可具有取决于其中所产生的光的所要的波长而判定的组成物。举例而言，主动层25可由基于AlInGaN的化合物半导体(例如，InGaN)形成。另一方面，第一导电型半导体层23以及第二导电型半导体层27可由具有比主动层25大的带隙(band gap)的材料形成，且可由基于AlInGaN的化合物半导体(例如，GaN)形成。
如所显示，第二导电型半导体层27形成于第一导电型半导体层23的部分区域上，且主动层25安置于第二导电型半导体层27与第一导电型半导体层23之间。另外，第二导电型半导体层27可具有形成于其上侧上的电流散布导体层，例如，透明电极层(电流散布导体层44)44。透明电极层(电流散布导体层44)可由氧化铟锡(ITO)、Ni/Au以及类似者形成。
第一导电型半导体层23以及第二导电型半导体层27可分别为n型半导体层以及P型半导体层，或第一导电型半导体层23以及第二导电型半导体层27可分别为P型半导体层以及n型半导体层。第一电极100a、200a(见图1)形成于第一导电型半导体层23上，且第二电极100b、200b(见图1)形成于第二导电型半导体层27上。第二电极100b、200b可形成于透明电极层(电流散布导体层44)上。如图1中所显示，第一电极100a以及第二电极100b经安置成面向彼此。
第一电极100a可具有线性形状，且第二电极100b、200b可具有弯曲形状。第二电极100b的一末端形成于钝角部分附近，且其另一末端形成于锐角部分附近，其中安置于锐角部分附近的第二电极100b的另一末端比安置于钝角部分附近的一末端更远离角度部分(angle portion)。第二电极100b、200b的弯曲形状可改良发光单元内的电流散布，藉此改良发亮效率。另一方面，互连线46连接至处于朝向钝角部分偏置的状态下的第二电极100b。因此，互连线46可具有相对短的长度，藉此减少由互连线46阻挡的光。
另一方面，第一电极垫片300a以及第二电极垫片300b安置于基板10上。第一电极垫片300a以及第二电极垫片300b可经配置于两列中。另外，如图1中所显示，第一电极垫片300a以及第二电极垫片300b形成于基板10的与形成三角形发光单元100的基板10的一侧边缘相对的另一侧边缘附近。
第一电极垫片300a以及第二电极垫片300b可形成于基板10、第一导电型半导体层23、第二导电型半导体层27上或透明电极层(电流散布导体层44)上以与发光单元100、200分开。替代性地，第一电极垫片300a以及第二电极垫片300b可安置于发光单元100或发光单元200上。在本例示性实施例中，第一电极垫片300a以及第二电极垫片300b与发光单元100、200分开，藉以可防止由第一电极垫片300a以及第二电极垫片300b阻挡自发光单元发射的光，藉此改良光提取效率。
第一电极垫片300a以及第二电极垫片300b为用于自外部电源供应电力的垫片，且可接合至(例如)接线。由施加至第一电极垫片300a以及第二电极垫片300b的电力驱动发光二极管。
互连线46将邻近发光单元100、200彼此电连接。互连线46可将邻近发光单元100、200彼此串联地连接。亦即，互连线46将一发光单元的第一电极100a连接至邻近所述发光单元的另一发光单元的第二电极100b。可通过相同制程，由相同材料形成互连线46以及电极100a、100b、200a、200b。钝化层43覆盖透明电极层(电流散布导体层44)，同时经由此处部分地暴露透明电极层(电流散布导体层44)。另外，钝化层43可覆盖暴露至经台面蚀刻区域R的发光单元UD的侧表面。隔离层40可覆盖基板10的上部表面，以及暴露于隔离凹槽G中的发光单元UD的侧表面。隔离层40防止第二导电型半导体层27以及第一导电型半导体层23遭受由互连线46造成的短路。可通过相同制程，由相同材料形成钝化层43以及隔离层40。
如图2中所显示，可将半导体堆迭的突起插入于经台面蚀刻区域R与隔离凹槽G之间。替代性地，经台面蚀刻区域R以及隔离凹槽G可在无半导体堆迭的突起的情况下直接彼此邻近地形成。因此，可减小互连线46的长度，藉此减少由互连线46造成的光吸收。
图4以及图5为根据本发明的例示性实施例的发光二极管的示意性平面图以及剖视图。
参看图4以及图5，如在参看图1、图2以及图3所描述的发光二极管中，根据本例示性实施例的发光二极管包含基板10、多个发光单元(UD)100、200以及互连线46。然而，在本例示性实施例中，发光单元100为具有三个锐角的三角形发光单元，且发光单元200为具有钝角的三角形或五角形发光单元。
另外，如参看图1、图2以及图3所描述，发光二极管可包含第一电极垫片300a以及第二电极垫片300b，且发光单元100、200中的每一个可具有置放于其上的电流散布导体层44。另外，发光单元100中的每一个可具有第一电极100a以及第二电极100b，且发光单元200中的每一个可具有第一电极200a以及第二电极200b。另外，发光二极管可包含钝化层43以及隔离层40。
基板10的材料以及形状，以及形成于基板的上侧上的凹凸图案10a类似于以上参看图1、图2以及图3所描述的例示性实施例的情况。
多个发光单元UD包含具有三个锐角的三角形发光单元100，且亦可包含具有钝角的三角形或五角形发光单元200。
当基板10具有矩形形状时，三角形发光单元100中的每一个的一边平行于基板10的两侧，而三角形发光单元100的另外两边并不平行于基板10的任一侧。发光单元100可具有规则的三角形形状。可围绕一点径向地配置至少六个发光单元100。所述一点可置放于中央部分附近，或可为可经标记或未经标记的基板的中心C。尽管图4中说明仅径向地配置六个发光单元100，但可通过增加发光单元100的数目进一步提供此配置。
通过具有锐角的三角形发光单元100，发光二极管已经由锐角部分来改良光提取效率。另外，径向地配置至少六个发光单元100以及圆化锐角部分，藉以可减少聚集至少六个发光单元处的基板的中心C附近的光损失，藉此改良光提取效率。
如图4中所显示，发光单元100可配置于穿过中心(c)的直线L1的两侧处，且可经配置成相对于穿过中心(c)的垂直平面的镜面对称结构。
配置于直线L1的两侧处的发光单元100通过互连线46彼此连接，以形成两个串联阵列。此等串联阵列可经配置成镜面对称结构，藉以不仅发光单元100，且所有互连线46以及电极100a、100b皆经配置成镜面对称性结构。
三角形或五角形发光单元200可安置于基板10的相对的侧边缘附近。在发光单元100的对称性配置的情况下，可由发光单元100在基板10的相对的侧边缘附近形成凹轮廓。三角形或五角形发光单元200可安置于基板10的每一侧边缘附近，使得可以此来填充凹轮廓。
第一电极垫片300a形成于基板的一侧边缘处的发光单元200上，且第二电极垫片300b置放于基板的另一侧边缘处的发光单元200上。发光单元100、200的串联阵列彼此并联地连接于第一电极垫片300a与第二电极垫片300b之间。由于串联阵列彼此平行地连接，因此发光二极管允许均匀的电流散布，藉此改良发光单元100、200之间的电流注入效率。
如图4中所显示，发光单元200安置于串联阵列中的每一个的相对末端处，使得将具有锐角的三角形发光单元100置放于其间。在本例示性实施例中，五个发光单元100以及两个发光单元200彼此连接，以构成串联阵列。替代性地，通过增加安置于阵列中的每一个中的发光单元100的数目，可彼此串联地连接较多发光单元。举例而言，如图4中所显示，各自包含七个发光单元的多个发光二极管可彼此电连接，藉此提供可由诸如110V或220V AC的高电压AC操作的发光模组。
如图5中所显示，发光单元UD中的每一个可具有堆迭，其包含第一导电型半导体层23、主动层25以及第二导电型半导体层27，且堆迭可还包含缓冲层21。另外，在发光单元UD中的每一个中，第一导电型半导体层23、主动层25以及第二导电型半导体层27中的至少一个可具有相对于基板10的表面以小于90°的角度倾斜的侧表面。主动层25、第一导电型半导体层23以及第二导电型半导体层27与参看图2所描述的情况相同，且因此将省略其重复描述。
在本例示性实施例中，第一电极100a、200a(见图4)形成于第一导电型半导体层23上，且第二电极100b、200b(见图4)置放于第二导电型半导体层27上。第一电极100a或200a可经由凹槽电连接至第一导电型半导体层23，凹槽经由第二导电型半导体层27以及主动层25形成。第二电极100b、200b可形成于透明电极层(电流散布导体层44)上。如图4中所显示，第一电极100a以及第二电极100b经安置成面向于彼此。
第一电极100a可具有点形状且第二电极100b可具有弯曲形状。第二电极100b沿着三角形形状的一边安置。第二电极100b的弯曲形状可改良发光单元内的电流散布，藉此改良发光效率。另一方面，互连线46连接至处于朝向锐角部分偏置的状态下的第二电极100b。因此，互连线46可具有相对较短的长度，藉此减少由互连线46阻挡的光。
第一电极垫片300a以及第二电极垫片300b为用于自外部电源供应电力的垫片，且可接合至(例如)接线。由施加至第一电极垫片300a以及第二电极垫片300b的电力驱动发光二极管。
互连线46、钝化层43以及隔离层40类似于参看图1、图2以及图3所描述的发光二极管的情况，且因此，将省略其重复描述。
如图5中所显示，可将半导体堆迭的突起插入于经台面蚀刻区域R与隔离凹槽G之间。替代性地，经台面蚀刻区域R以及隔离凹槽G可在无半导体堆迭的突起的情况下直接彼此邻近地形成。因此，可减小互连线46的长度，藉此减少由互连线46造成的光吸收。
图6(a)以及图6(b)为根据本发明的例示性实施例的发光二极管的示意性平面图。在此等例示性实施例中，经台面蚀刻区域R直接邻近隔离凹槽G形成。
参看图6(a)，惟第一电极100a、200a形成于在隔离凹槽G附近的经台面蚀刻区域R中除外，根据此例示性实施例的发光二极管大体类似于图4以及图5中所显示的发光二极管。
参看图6(b)，惟图6(a)的发光单元200相对于线L1分成两个发光单元400除外，根据此例示性实施例的发光二极管大体类似于图6(a)的发光二极管。此处，第一电极垫片300a以及第二电极垫片300b中的每一个可形成于此等发光单元400之间的两个发光单元400上。
接下来，将描述根据本发明的例示性实施例的制造发光二极管的方法。以下方法可不仅适用于参看图1、图2以及图3所描述的发光二极管，且亦适用于参看图4或图6所描述的发光二极管。
图7(a)、图7(b)、图7(c)、图7(d)、图7(e)、图7(f)、图7(g)、图7(h)、图7(i)以及图7j为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。具体而言，图7(a)至图7(e)为说明在基板内形成凹凸图案的方法的剖视图，且图7(f)至图7(j)为说明使用具有凹凸图案的基板制造发光二极管的方法的剖视图。
参看图7(a)，制备基板10。基板10可为蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基板。基板10可为蓝宝石基板。
蚀刻罩幕层13形成于基板10的上部表面上。蚀刻罩幕层13可为氧化硅层、氮化硅层或氮化硅氧化物层。然而，蚀刻罩幕层13可由关于基板10具有蚀刻选择性的任何材料形成。光阻图案17可形成于蚀刻罩幕层13上。
参看图7(b)，蚀刻罩幕层13可经受将光阻图案17用作罩幕的湿式蚀刻或干式蚀刻。结果，可形成蚀刻罩幕图案13a。当蚀刻罩幕层13为氧化硅层时，可使用HF或BOE(缓冲氧化物蚀刻剂)溶液蚀刻蚀刻罩幕层13。
蚀刻罩幕图案13a可形成为各种形状。举例而言，如图8、图9以及图10中所显示，蚀刻罩幕图案13a可具有条带形状(stripe shape)(图8)、圆形岛状物形状(图9)或多角形岛状物形状(图10)。当蚀刻罩幕图案13a的单位图案具有岛状物形状时，蚀刻罩幕图案13a的单位图案可经安置，使得六个单位图案以六角形配置包围单一单位图案。
参看图7(c)，可通过移除光阻图案17暴露蚀刻罩幕图案13a。在蚀刻罩幕图案13a作为罩幕的情况下，基板10可经受初步蚀刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸图案10a。可通过湿式蚀刻而蚀刻基板10。
取决于基板10的晶体方向(crystal direction)，用于湿式蚀刻的蚀刻溶液可展现显著不同的蚀刻速率。换言之，蚀刻溶液可优先蚀刻在特定晶体方向上的基板10。通过实例，当基板10为蓝宝石基板或GaN基板时，蚀刻溶液可为硫酸与磷酸的混合物、硝酸与磷酸的混合物或KOH溶液。当基板10为SiC基板时，蚀刻溶液可为BOE(缓冲氧化物蚀刻剂)或HF溶液，且当基板10为Si基板时，蚀刻溶液可为KOH溶液。当基板10为c平面蓝宝石基板且蚀刻溶液为容积比为3:1的硫酸与磷酸的混合物时，可在湿式蚀刻过程中蚀刻c平面。在此状况下，凹面10ac的底表面以及凸面10av的上部表面可为c平面。
参看图7d，通过移除蚀刻罩幕图案13a暴露凸面10av的上部表面。凸面10av的上部表面可为平坦表面，且其刻面(facet)可相对于基板的表面具有第一倾斜角度θ1。此等刻面可为第一晶体平面。另外，取决于凸面10av的刻面，其刻面相对于基板的表面倾斜的角度(亦即，凸面10av的刻面的倾角)可相同或可不同。另外，置放于凸面10av之间的凹面10ac的底表面可与基板的表面共面。
参看图7(e)，具有凹凸图案10a的基板10可经受二次蚀刻。结果，凸面10av可改变成具有下部刻面LF(其为第一晶体平面)，以及上部刻面UF(其为不同于第一晶体平面的第二晶体平面)，其中第二晶体平面相会合以形成上部顶点V。
二次蚀刻亦可为湿式蚀刻。二次蚀刻中所使用的蚀刻溶液可与初步蚀刻中所使用的蚀刻溶液相同或不同。当二次蚀刻中所使用的蚀刻溶液与初步蚀刻中所使用的蚀刻溶液不同时，可优先蚀刻不同于在初步蚀刻中所优先蚀刻的基板的晶体平面的晶体平面。另一方面，当二次蚀刻中所使用的蚀刻溶液与初步蚀刻中所使用的蚀刻溶液相同时，连续蚀刻凹面10ac的底表面，藉以凸面10av的第一晶体平面朝向基板10延伸，藉此形成下部刻面LF。
另一方面，在凸面10av的上部区域中，亦逐渐蚀刻在初步蚀刻过程中形成的第一晶体平面，藉以可暴露其他晶体平面(亦即，第二晶体平面)，藉此形成上部刻面UF。可执行此二次蚀刻，直至蚀刻凸面10av的所有上部表面，且形成可形成于第二晶体平面会合处的上部顶点V(见图7(d)的虚线F)。
参看图11以及图12，将更详细地描述凹凸图案。图7(e)为沿图11的线I-I'截取的横截面图。另外，图12为一凸面的透视图。
参看图7(e)、图8以及图12，凹凸图案10a包含多个凸面10av以及由凸面10av界定的多个凹面10ac。置放于凸面10av之间的凹面10ac可具有实质上平行于基板的表面的底表面。凸面10av可包含为晶体平面的多个刻面UF、LF，以及形成于一些刻面UF、LF会合处的一上部顶点V。具体而言，刻面UF以及LF可包含为第一晶体平面的下部刻面LF，以及为第二晶体平面的上部刻面UF。此处，可形成上部刻面UF会合的上部顶点V。上部刻面UF相对于基板的表面的倾斜角度θ2可小于下部刻面LF相对于基板的表面的倾斜角度θ1。
凸面可具有对应于参看图8、图9以及图10所描述的蚀刻罩幕图案13a的形状的条带形状或岛状物形状。当蚀刻罩幕图案13a具有圆形或多角形岛状物形状(特定而言，圆形岛状物形状)时，由凸面10av的下部刻面LF界定的底表面可具有准三角形形状，准三角形形状的每一线为向外凸出的曲线，如图11以及图12中所显示。另外，凸面10av的上部刻面UF可具有在俯视图中实质上为六角形的形状。
参看图7(f)，缓冲层21可形成于其上形成有凹凸图案10a的基板上。当基板10具有不同于以下所描述的第一导电型半导体层的晶格参数时，缓冲层21缓和其间的晶格失配，且可为未掺杂GaN层。
此处，凸面10av中的每一个的最上末端为陡的顶点V，且凸面的刻面UF以及LF中的每一个可具有相对于基板的表面的预定倾斜角度，藉以缓冲层21可优先在平行于基板的表面的凹面10ac的底表面上在垂直方向上生长。接着，优先生长于邻近凹面10ac的底表面上的缓冲层21经由横向生长超出凸面10av而彼此会合。因此，减少凸面10av上方的区域中的穿透位错密度(threading dislocation density)，藉此改良晶体品质。另外，相比于使用磊晶罩幕图案的典型磊晶横向过生长(epitaxial lateral overgrowth；ELO)，根据本例示性实施例的方法具有减少的数目个制程。
另外，由于凸面10av的所有多个刻面UF、LF皆为通过湿式蚀刻形成的晶体平面(此等刻面具有晶体学稳定的表面状态)，因此可抑制形成于此等刻面上的在缓冲层21中的晶体缺陷的产生。
第一导电型半导体层23可形成于缓冲层21上。第一导电型半导体层23为基于氮化物的半导体层，且可为n型杂质掺杂层。通过实例，第一导电型半导体层23可包含具有不同组成物的多个InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、x+y≤1)层。接着，主动层25形成于第一导电型半导体层23上。主动层25可为InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)层，且可具有单一量子井结构或多量子井(multi-quantum well；MQW)结构。通过实例，主动层25可具有InGaN层或AlGaN层的单一量子井结构，或为InGaN/GaN、AlGaN/(In)GaN或InAlGaN/(In)GaN的多层结构的多量子井结构。第二导电型半导体层27可形成于主动层25上。第二导电型半导体层27亦可为基于氮化物的半导体层，且可为P型杂质掺杂层。通过实例，可通过将InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)层与诸如Mg元素或Zn元素的P型掺质掺杂而形成第二导电型半导体层27。替代性地，第二导电型半导体层27可包含具有不同组成物的多个InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)层。
缓冲层21、第一导电型半导体层23、主动层25以及第二导电型半导体层27可形成堆迭，且可通过各种沉积或生长制程而形成，所述各种沉积或生长制程包含：金属有机化学气相沉积(metal organic chemical vapor deposition；MOCVD)、化学气相沉积(chemicalvapor deposition；CVD)、等离子增强型化学气相沉积(plasma-enhanced chemical vapordeposition；PECVD)、分子束磊晶法(molecular beam epitaxy；MBE)、氢化物气相磊晶法(hydride vapor phase epitaxy；HVPE)以及类似者。
参看图7(g)，通过蚀刻堆迭的一些区域直至经由其暴露基板10而形成隔离凹槽G，以将多个发光单元UD彼此隔离。可通过干式蚀刻(例如，等离子蚀刻)达成隔离凹槽G的形成。当在干式蚀刻中使用的蚀刻气体具有良好的蚀刻选择性时，可保留而非蚀刻暴露于隔离凹槽G中的凹凸图案10a。通过隔离凹槽G将半导体堆迭分成平行四边形形状的发光单元100的区域以及三角形发光单元200的区域(如参看图1至图3所描述)，或将堆迭分成具有三个锐角的三角形发光单元100的区域以及发光单元200的区域(如参看图4以及图5所描述)。
参看图7(h)，金属层(未显示)堆迭于暴露于隔离凹槽G中的凹凸图案10a以及发光单元UD的侧表面以及上部表面上，且接着其上堆迭有金属层的基板经受热处理，以形成金属丛集(metal cluster)34。金属层可具有若干纳米至数十纳米的厚度，例如，自约3nm至约20nm的厚度，具体而言，约10nm的厚度。另外，金属层以及金属丛集由Ni、Al或Pt形成。在形成金属层之前，可视情况在发光单元UD的侧表面以及上部表面上形成保护层(未显示)。保护层可为氧化硅层或氮化硅层，且防止金属层或金属丛集与发光单元UD的侧表面或上部表面反应。
光阻图案37可形成于金属丛集34上，以覆盖发光单元UD的侧表面以及上部表面。可将光阻图案37以及金属丛集34用作罩幕来蚀刻隔离凹槽G内的凹凸图案10a的表面。结果，细凸面以及凹面p(参见图7(i))可形成于隔离凹槽G内的凹凸图案10a的表面上，具体而言，形成于凸面10av以及凹面10ac的表面上。可通过等离子蚀刻进行隔离凹槽G内的凹凸图案10a的表面的蚀刻。此处，光阻图案37可防止由等离子损害发光单元UD。
参看图7(i)，可移除光阻图案37以及金属丛集34。结果，可暴露隔离凹槽G内的在其表面上具有细凸面以及凹面P的凹凸图案10a。
参看图7(j)，通过蚀刻第二导电型半导体层27以及主动层25，经台面蚀刻区域R可形成于发光单元UD中的每一个的上部表面上，以经由其暴露第一导电型半导体层23。在经台面蚀刻区域R的侧表面上，可暴露发光单元UD中的每一个的第二导电型半导体层27以及主动层25。随着经台面蚀刻区域接近基板10，经台面蚀刻区域R的宽度可逐渐减小。
如图7(j)中所显示，经台面蚀刻区域R可与隔离凹槽G分开预定距离。亦即，经台面蚀刻区域R可按穿透第二导电型半导体层27以及主动层25的凹槽形状形成。替代性地，经蚀刻区域R可直接邻近于隔离凹槽G形成。
电流散布导体层(例如，透明电极层(电流散布导体层44))可形成于发光单元UD中的每一个的第二导电型半导体层27上。电流散布导体层44可为光传输导体层。举例而言，电流散布导体层44可由氧化铟锡(ITO)、Ni/Au或Cu/Au形成。
接着，在绝缘层形成于基板的总表面上之后，绝缘层经受图案化以形成隔离层40，以及安置于电流散布导体层44上的钝化层43，隔离层40覆盖暴露于隔离凹槽G中的凹凸图案10a以及发光单元UD的侧表面。隔离层40可延伸至邻近隔离凹槽G的在经台面蚀刻区域R内的一侧壁。钝化层43可延伸至经台面蚀刻区域R内的另一侧壁，且可经由其暴露电流散布导体层44的一部分。隔离层40以及钝化层43可由聚酰亚胺层、氧化硅层或氮化硅层形成。
互连线46可形成于隔离层40上，以电连接邻近隔离层40的一对发光单元UD。互连线46可电连接至发光单元UD对的一侧(亦即，第一发光单元)的第二导电型半导体层27(或电流散布导体层44)，且互连线46可电连接至发光单元UD对的另一侧(亦即，第二发光单元)的第一导电型半导体层23。在此状况下，可由互连线46串联地将发光单元UD彼此连接，藉此允许高操作电压。特定而言，第一电极100a、200a(见图1)以及第二电极100b、200b形成于发光单元UD上，且由互连线46彼此连接。可通过相同制程由相同材料形成第一电极以及第二电极以及互连线。另外，第一电极垫片300a(见图1以及图4)以及第二电极垫片300b(见图1以及图4)亦可连同互连线46一起形成。
隔离层40可置放于互连线46与第二发光单元的第二导电型半导体层27之间。随着经台面蚀刻区域R接近基板，经台面蚀刻区域R的宽度可逐渐减小，藉此防止互连线46断开连接(disconnect)。
图13(a)以及图13(b)为说明通过形成于发光二极管的下部部分处的凹凸图案以及隔离区域内的凹凸图案自主动层在各种方向上发射的光的反射的图式。
参看图13(a)，在参看图7(j)描述的发光二极管的操作中，自主动层25(见图7(j))朝向主动层下的基板10(见图7(j))行进的光将与凸面10av会合。此处，由于凸面10av中的每一个具有陡顶点V以及具有相对于基板的表面的倾斜角度的刻面UF、LF，因此可在各种方向上反射自主动层25(见图7(j))发射的光。结果，发光二极管可具有经改良的光提取效率。
参看图13(b)，自主动层25(见图7(j))朝向隔离凹槽G内的基板行进的光将与其间的凸面10av以及凹面10ac会合。此处，如参看图13(a)所描述，可通过凸面10av的形状(亦即，具有倾斜角度的刻面UF、LF以及陡顶点)在各种方向上反射光。另外，光可经历不仅通过凸面10av的表面且亦由形成于凹面10ac的表面上的细凸面以及凹面P进行的漫反射(diffuse reflection)。结果，发光二极管可具有进一步改良的光提取效率。另外，可易于经由具有细凸面以及凹面P的凹凸图案10a提取进入基板10的一些光。
图14(a)、图14(b)、图14(c)、图14(d)以及图14(e)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。唯以下特征除外，根据本例示性实施例的制造发光二极管的方法类似于参看图7(a)至图7(j)所描述的制造方法。
参看图14(a)，凹凸图案10a形成于基板10的上部表面上。可通过与图7(a)至图7(e)中相同的方法形成凹凸图案10a。
在金属层(未显示)堆迭于凹凸图案10a上之后，其上堆迭有金属层的基板经受热处理，以形成金属丛集34。光阻图案37形成于金属丛集34上。光阻图案37暴露一些区域，具体而言，第一区A1以及第二区A2。第一区A1可对应于以下所描述的隔离凹槽，且第二区A2可对应于经台面蚀刻区域。替代性地，光阻图案37可仅暴露对应于以下所描述的隔离凹槽的第一区A1。
接着，将光阻图案37以及金属丛集34用作罩幕来蚀刻第一区A1以及第二区A2中的凹凸图案10a的表面。结果，细凸面以及凹面P(见图14(b))形成于第一区A1以及第二区A2中的凹凸图案10a的表面上，具体而言，形成于凸面10av以及凹面10ac的表面上。
参看图14(b)，移除光阻图案37以及金属丛集34。结果，暴露第一区A1以及第二区A2内的具有细凸面以及凹面P的凹凸图案10a。
参看图14(c)，缓冲层21形成于基板10上，基板10上形成有具有细凸面以及凹面P在其表面上的凹凸图案10a。结果，如参看图7(f)所描述，在不包含第一区A1以及第二区A2的区域中，归因于凹凸图案10a的形状以及晶体学稳定的面，可减少穿透位错密度，藉此改良晶体品质。在第一区A1以及第二区A2中，归因于形成于凹凸图案10a的表面上的细凸面以及凹面P，可产生穿透位错。
接着，第一导电型半导体层23、主动层25以及第二导电型半导体层27形成于缓冲层21上，以形成半导体堆迭。
参看图14(d)，通过蚀刻堆迭的第一区A1上的区域直至暴露基板10而形成隔离凹槽G，以将发光单元UD彼此隔离。暴露暴露至隔离凹槽G的具有表面细凸面以及凹面P的凹凸图案10a。另外，通过隔离凹槽G，将半导体堆迭分成平行四边形形状的发光单元100的区域，以及三角形发光单元200的区域(如参看图1至图3所描述)，或将堆迭分成具有三个锐角的三角形发光单元100的区域，以及三角形以及五角形发光单元200的区域(如参看图4以及图5所描述)。
参看图14(e)，通过蚀刻第二导电型半导体层27以及主动层25，经台面蚀刻区域R可形成于发光单元UD中的每一个的上部表面上，以经由其暴露第一导电型半导体层23。经台面蚀刻区域R对应于第二区A2。经台面蚀刻区域R可与隔离凹槽G分开预定距离。替代性地，经蚀刻区域R可邻近隔离凹槽G而置放。接着，如参看图7(j)所描述，形成电流散布导体层44、隔离层40、钝化层43以及互连线46。互连线46连同第一电极100a、第一电极200a、第二电极100b、第二电极200b以及电极垫片300a、电极垫片300b一起形成。
在此发光二极管的操作中，自主动层25朝向主动层下的基板10行进的光将与凸面10av会合。此处，由于凸面10av中的每一个具有陡顶点V以及具有相对于基板的表面的倾斜角度的刻面UF、LF，因此可在各种方向上反射自主动层25发射的光。结果，发光二极管可具有经改良的光提取效率。另外，自主动层25朝向隔离凹槽G内的基板行进的光将与其间的凸面10av以及凹面10ac会合。此处，如上文所描述，不仅可通过凸面10av的形状在各种方向上反射光，而且光可经历通过凸面10av的表面以及形成于凹面10ac的表面上的细凸面以及凹面P的漫反射。结果，通过细凸面以及凹面P，发光二极管可具有进一步改良的光提取效率。
另一方面，在形成隔离凹槽G的过程中可完全移除归因于在形成堆迭时凹凸图案10a的表面细凸面以及凹面P而产生于第一区A1中的穿透位错。另外，当形成堆迭时，归因于凹凸图案10a的表面细凸面以及凹面P，穿透位错可产生于第二区A2中，且传播至此区内的主动层25中。然而，由于在形成经台面蚀刻区域R时移除此区内的主动层25，因此将不会发生归因于此等穿透位错的主动层25的晶体品质劣化。因此，形成于凹凸图案10a的表面上的细凸面以及凹面P可改良光提取效率，而不会显著使最终装置中的磊晶品质劣化。
图15(a)、图15(b)以及图15(c)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。唯以下特征除外，根据本例示性实施例的制造发光二极管的方法可类似于参看图7(a)至图7(j)所描述的制造方法。
参看图15(a)，制备基板10。蚀刻罩幕层13形成于基板10的上部表面上。光阻图案18形成于蚀刻罩幕层13上。
参看图15(b)，蚀刻罩幕层13可经受将光阻图案18用作罩幕的湿式蚀刻或干式蚀刻。结果，形成蚀刻罩幕图案13a。蚀刻罩幕图案13a可经形成至范围自0.2μm至1μm的宽度。为此，可调整光阻图案18的宽度。蚀刻罩幕图案13a可具有各种形状。举例而言，如图8至图10中所显示，蚀刻罩幕图案13a可具有条带形状(图8)、圆形岛状物形状(图9)或多角形岛状物形状(图10)。
参看图15(c)，可通过移除光阻图案18暴露蚀刻罩幕图案13a。在将蚀刻罩幕图案13a作为罩幕的情况下，基板10可经受蚀刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸图案10a。可通过湿式蚀刻而蚀刻基板10。
凸面10av可具有下部刻面LF(其为第一晶体平面)，以及上部刻面UF(其为不同于第一晶体平面的第二晶体平面)，其中第二晶体平面会合以形成上部顶点V。另外，置放于凸面10av之间的凹面10ac的底表面可实质上平行于基板的表面。
蚀刻可为湿式蚀刻。取决于基板10的晶体方向，蚀刻制程中所使用的蚀刻溶液可展现显著不同的蚀刻速率。换言之，蚀刻溶液可优先在特定晶体方向上蚀刻基板10。通过实例，当基板10为蓝宝石基板或GaN基板时，蚀刻溶液可为硫酸与磷酸的混合物、硝酸与磷酸的混合物或KOH溶液。当基板10为SiC基板时，蚀刻溶液可为BOE(缓冲氧化物蚀刻剂)或HF溶液，且当基板10为Si基板时，蚀刻溶液可为KOH溶液。通过实例，当基板10为c平面蓝宝石基板且蚀刻溶液为容积比为3:1的硫酸与磷酸的混合溶液时，可在湿式蚀刻的过程中优先蚀刻c平面。
在此湿式蚀刻制程期间，对经由蚀刻罩幕图案13a暴露的基板10进行蚀刻，使得可暴露相对于基板的表面以第一角度(θ1)倾斜的第一晶体平面(虚线F)。接着，进一步蚀刻基板10，使得第一晶体平面在基板10的下部方向上延伸，以形成凸面10av的下部刻面LF。另一方面，亦逐渐蚀刻在蚀刻的初始阶段中形成且置放于基板10的表面附近的第一晶体平面(虚线F)，以暴露其他晶体平面，亦即，相对于基板的表面以第一角度θ2倾斜的第二晶体平面，第二晶体平面可构成上部刻面UF。第二晶体平面会合以形成上部顶点V。
以此方式，蚀刻罩幕图案13a形成为具有较小宽度(例如，0.2μm至1μm的宽度)，藉以蚀刻溶液可充分浸润蚀刻罩幕图案13a的下部部分，而保留蚀刻罩幕图案13a，藉此形成上部刻面UF以及上部顶点V。
接下来，以如参看图7(f)以及图7(j)所描述的方式执行制程，藉此制备如图7(j)中所显示的发光二极管。
图16(a)、图16(b)、图16(c)以及图16(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。唯以下特征除外，根据本例示性实施例的制造发光二极管的方法可类似于参看图7(a)至图7(j)所描述的制造方法。
参看图16(a)，蚀刻罩幕图案13a形成于基板10上。可通过类似于参看图7a以及图7b所描述的制程的制程形成蚀刻罩幕图案13a。可使用氧化硅层、氮化硅层或氮化硅氧化物层形成蚀刻罩幕图案13a。然而，蚀刻罩幕层13可由关于基板10具有蚀刻选择性的任何材料形成。蚀刻罩幕图案13a可按各种形状形成。举例而言，如图8至图10中所显示，蚀刻罩幕图案13a可具有条带形状(图8)、圆形岛状物形状(图9)或多角形岛状物形状(图10)。当蚀刻罩幕图案13a的单位图案具有岛状物形状时，蚀刻罩幕图案13a的单位图案可经安置，使得六个单位图案按六角形配置包围单一单位图案。
在将蚀刻罩幕图案13a作为罩幕的情况下，基板10可经受蚀刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸图案10a。可通过湿式蚀刻而蚀刻基板10。
取决于基板10的晶体方向，用于湿式蚀刻的蚀刻溶液可展现显著不同的蚀刻速率。换言之，蚀刻溶液可优先在特定晶体方向上蚀刻基板10。通过实例，当基板10为蓝宝石基板或GaN基板时，蚀刻溶液可为硫酸与磷酸的混合物、硝酸与磷酸的混合物或KOH溶液。当基板10为SiC基板时，蚀刻溶液可为BOE(缓冲氧化物蚀刻剂)或HF溶液，且当基板10为Si基板时，蚀刻溶液可为KOH溶液。通过实例，当基板10为c平面蓝宝石基板且蚀刻溶液为容积比为3:1的硫酸与磷酸的混合溶液时，可优先在湿式蚀刻的过程中蚀刻c平面。
参看图16(b)，通过移除蚀刻罩幕图案13a暴露凸面10av的上部表面。凸面10av的上部表面T可为平坦表面，且其刻面S可具有相对于基板的表面的第一倾斜角度θ1。此等刻面可为第一晶体平面。另外，取决于凸面10av的刻面S，其刻面相对于基板的表面倾斜的角度(亦即，凸面10av的刻面的倾角)可相同或可不同。另外，置放于凸面10av之间的凹面10ac的底表面可与基板的表面共面。
参看图17，将更详细地描述凹凸图案。图16(b)为沿图17的线I-I'截取的横截面图。
参看图16(b)以及图17，凹凸图案10a包含多个凸面10av，以及由凸面10av界定的多个凹面10ac。置放于凸面10av之间的凹面10ac的底表面，以及凸面10av的上部表面可为实质上平行于基板的表面的平面，例如，c平面。尽管凸面可具有对应于参看图8至图10所描述的蚀刻罩幕图案13a的形状的条带形状或岛状物形状，但蚀刻罩幕图案13a亦可具有圆形或多角形岛状物形状。在此状况下，特定而言，当蚀刻罩幕图案13a具有圆形岛状物形状时，由凸面10av的侧表面界定的凸面10av的底表面可具有准三角形形状，准三角形形状的每一边向外凸出，如图17中所显示。另外，凸面10av的上部表面可具有对应于蚀刻罩幕图案13a的形状的圆形形状。
参看图16(c)，缓冲层21可形成于其上形成有凹凸图案10a的基板上。此处，缓冲层21可优先在平行于基板的表面的凹面10ac的底表面以及凸面10av的上部表面上在垂直方向上生长。另外，由于凹面10ac的底表面以及凸面10av的刻面S为通过湿式蚀刻形成的稳定晶体平面，因此位错将形成于其上的可能性低。因此，发光二极管可具有经改良的晶体品质。
接下来，以如参看图7(f)以及图7(j)所描述的方式执行制程，藉此制备如图16(d)中所显示的发光二极管。
图18(a)、图18(b)、图18(c)以及图18(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。唯以下特征除外，根据本例示性实施例的制造发光二极管的方法可类似于参看图7(a)至图7(j)所描述的制造方法。
参看图18(a)，蚀刻罩幕图案13a形成于基板10上。可通过类似于参看图7(a)以及图7(b)所描述的制程的制程形成蚀刻罩幕图案13a。
在将蚀刻罩幕图案13a作为罩幕的情况下，基板10经受蚀刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸图案10a。可通过湿式蚀刻而蚀刻基板10。
取决于基板10的晶体方向，用于湿式蚀刻的蚀刻溶液可展现显著不同的蚀刻速率。换言之，蚀刻溶液可优先在特定晶体方向上蚀刻基板10。通过实例，当基板10为蓝宝石基板或GaN基板时，蚀刻溶液可为硫酸与磷酸的混合物、硝酸与磷酸的混合物或KOH溶液。当基板10为SiC基板时，蚀刻溶液可为BOE(缓冲氧化物蚀刻剂)或HF溶液，且当基板10为Si基板时，蚀刻溶液可为KOH溶液。通过实例，当基板10为c平面蓝宝石基板且蚀刻溶液为容积比为3:1的硫酸与磷酸的混合溶液时，可优先在湿式蚀刻的过程中蚀刻c平面。凸面10av的上部表面可为平坦表面，且其刻面S可具有相对于基板的表面的第一倾斜角度θ1。此等刻面可为第一晶体平面。另外，取决于凸面10av的刻面S，其刻面相对于基板的表面倾斜的角度(亦即，凸面10av的刻面的倾角)可相同或可不同。另外，凸面10av的上部表面以及置放于凸面10av之间的凹面10ac的底表面可实质上平行于基板的表面。
参看图18(b)，具有凹凸图案10a的基板10经受将蚀刻罩幕图案13a用作罩幕的二次蚀刻。二次蚀刻可为干式蚀刻，具体而言，非等向性蚀刻。在此制程中，可将凸面10av的侧表面以及凹面10ac的底表面蚀刻至预定深度。
参看图18(c)，通过移除蚀刻罩幕图案13a而暴露凸面10av的上部表面T。凸面10av具有上部刻面(亦即，第一刻面S1)，以及下部刻面(亦即，第二刻面S2)，所述刻面具有不同的倾斜角度。具体而言，邻近凸面10av的上部表面T的第一刻面S1可实质上垂直于基板的表面，且邻近凹面10ac的第二刻面S2可具有相对于基板的表面的第一倾斜角度θ1(图18a)，或类似于第一倾斜角度θ1的倾斜角度。
接下来，以如参看图7(f)以及图7(j)所描述的方式执行制程，藉此制备如图18(d)中所显示的发光二极管。
图19(a)、图19(b)、图19(c)以及图19(d)为说明根据本发明的例示性实施例的制造发光二极管的方法的剖视图。惟以下特征除外，根据本例示性实施例的制造发光二极管的方法可类似于参看图7(a)至图7(j)所描述的制造方法。
参看图19(a)，蚀刻罩幕图案13a形成于基板10上。可通过类似于参看图7(a)以及图7(b)所描述的制程的制程形成蚀刻罩幕图案13a。
在蚀刻罩幕图案13a作为罩幕的情况下，基板10可经受蚀刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸图案10a。可通过干式蚀刻(具体而言，非等向性蚀刻)来蚀刻基板10。在此状况下，凸面10av的刻面可实质上垂直于基板的表面。
参看图19(b)，具有凹凸图案10a的基板10经受将蚀刻罩幕图案13a用作罩幕的二次蚀刻。二次蚀刻可为湿式蚀刻。取决于基板10的晶体方向，用于湿式蚀刻的蚀刻溶液可展现显著不同的蚀刻速率。换言之，蚀刻溶液可优先在特定晶体方向上蚀刻基板10。通过实例，当基板10为蓝宝石基板或GaN基板时，蚀刻溶液可为硫酸与磷酸的混合物、硝酸与磷酸的混合物或KOH溶液。当基板10为SiC基板时，蚀刻溶液可为BOE(缓冲氧化物蚀刻剂)或HF溶液，且当基板10为Si基板时，蚀刻溶液可为KOH溶液。通过实例，当基板10为c平面蓝宝石基板，且蚀刻溶液为容积比为3:1的硫酸与磷酸的混合溶液时，可优先在湿式蚀刻的过程中蚀刻c平面。
参看图19(c)，通过移除蚀刻罩幕图案13a而暴露凸面10av的上部表面T。凸面10av具有上部刻面(亦即，第一刻面S1)，以及下部刻面(亦即，第二刻面S2)，所述刻面具有不同的倾斜角度。第二刻面S2是通过在湿式蚀刻过程中优先蚀刻的特定晶体平面形成，且可具有相对于基板的表面的预定倾斜角度。第二刻面S2可包含邻近凸面10av的上部表面T以及凹面10ac的底表面而形成的上部刻面以及下部刻面。另外，置放于第二刻面S2之间的中间刻面(第一刻面S1)可实质上垂直于基板的表面。
接下来，以如参看图7(f)以及图7(j)所描述的方式执行制程，藉此制备如图19(d)中所显示的发光二极管。
<凹凸图案制备实例1>
在氧化硅层形成于c平面蓝宝石基板上之后，光阻图案形成于氧化硅层上。光阻图案为具有如图9中所显示的圆形形状的单位图案阵列。氧化硅层经受将光阻图案用作罩幕的氢氟酸蚀刻，以形成氧化硅图案。接下来，移除光阻图案。在将氧化硅图案作为罩幕的情况下，使用按容积比为3:1混合的硫酸与磷酸的混合物来蚀刻基板。接下来，通过移除氧化硅图案，形成包含凸面以及凹面(两者皆具有平坦上部表面)的凹凸图案。
<凹凸图案制备实例2>
惟基板经受将氧化硅层用作罩幕的干式蚀刻除外，凹凸图案以与凹凸图案制备实例1中类似的方式形成于基板的上部表面上。
<凹凸图案制备实例3>
在凹凸图案制备实例1中所得到的基板经受使用按容积比为3:1混合的硫酸与磷酸的混合物的二次蚀刻。
<凹凸图案制备实例4>
10nm厚镍层形成于凹凸图案上，如在凹凸图案制备实例2中所制备，接着为热处理以在凹凸图案上形成镍丛集。在凹凸图案经受将镍丛集用作罩幕的等离子蚀刻之后，移除镍丛集。
<发光二极管制备实例1>
在具有在凹凸图案制备实例1中所制备的凹凸图案的基板上，通过MOCVD形成未掺杂GaN层。在未掺杂GaN层上，形成n型GaN层，且具有InGaN/GaN的多量子井结构的主动层形成于n型GaN层上。接下来，P型GaN层形成于主动层上，接着形成经台面蚀刻区域，n型GaN层经由经台面蚀刻区域而暴露。接下来，ITO层形成于P型GaN层上，且n型电极以及P型电极分别形成于暴露于经台面蚀刻区域中的n型GaN层以及ITO层上。
<发光二极管制备实例2>
惟使用在凹凸图案制备实例2中所制备的基板除外，以与发光二极管制备实例1类似的方式制备发光二极管。
<发光二极管制备实例3>
唯使用在凹凸图案制备实例3中所制备的基板除外，以与发光二极管制备实例1中类似的方式制备发光二极管。
图20以及图21为在于凹凸图案制备实例1以及2中所制备的凹凸图案上生长磊晶层之后的凹凸图案的横截面SEM影像。
参看图20以及图21，可看出，当通过干式蚀刻形成凹凸图案时，不仅诸如细空隙(void，VD)的结晶失配发生于凹凸图案的倾斜平面与磊晶层121之间的界面处，且磊晶层121中亦发生位错D(凹凸图案制备实例2，图21)。另一方面，当通过湿式蚀刻形成凹凸图案10a时，既未观察到在凹凸图案10a的倾斜平面与磊晶层21之间的界面处的细空隙，亦未观察到位错。因此，可看出，晶体品质良好的(凹凸图案制备实例1，图20)。
在发光二极管制备实例1以及2中所制备的发光二极管的ESD测试中，制备实例1的发光二极管具有71.07％的ESD良率(此处，术语“ESD良率”意谓当三次将1kV的恒定电压施加至多个发光二极管时正常操作的发光二极管与发光二极管的总数目的比率)，而制备实例2的发光二极管具有0.33％的ESD良率。吾人认为此结果是自以下事实而导出：具有通过湿式蚀刻形成的凹凸图案(凹凸图案制备实例1)的发光二极管(制备实例1)具有比具有通过干式蚀刻形成的凹凸图案(凹凸图案制备实例2)的发光二极管(制备实例2)好的晶体品质。
图22(a)、图22(b)以及图22(c)为具有在凹凸图案制备实例4中所制备的凹凸图案的基板的SEM影像。
参看图22(a)至图22(c)，具有凸面10av以及通过凸面10av界定的凹面10ac的凹凸图案10a形成于基板的上部表面上。凸面10av中的每一个包含下部刻面LF以及上部刻面UF，以及在上部刻面UF会合处形成的上部顶点V。界定于上部刻面UF与基板的表面之间的角度(θ2)小于界定于下部刻面LF与基板的表面之间的角度(θ1)。
另外，由凸面10av的下部刻面LF界定的底表面具有准三角形形状，准三角形形状的每一条边向外凸出。另外，凸面10av的上部刻面UF在俯视图中提供大体六角形形状。
图23为描绘在发光二极管制备实例2以及3中所制备的发光二极管的电流输出的曲线图。
参看图23，可看出，如相比于制备实例2的发光二极管，制备实例3的发光二极管有效率地防止高电流范围的效率下降(efficiency droop)。因此，当相比于包含通过干式蚀刻而形成的凹凸图案(凹凸图案制备实例2)的制备实例2的发光二极管，包含通过二次湿式蚀刻而形成的凹凸图案(凹凸图案制备实例3)的制备实例3的发光二极管具有经改良的磊晶晶体品质。
图24(a)以及图24(b)为具有在凹凸图案制备实例4中所制备的凹凸图案的基板的SEM影像。
参看图24(a)以及图24(b)，可看出，多个细凸面以及凹面P形成于凹凸图案10a的凸面10av以及凹面10ac的表面上。此等细凸面以及凹面P造成自主动层发射的光的漫反射，藉此改良光提取效率。
根据本发明的例示性实施例，发光二极管包含平行四边形形状的发光单元或具有三个锐角的三角形发光单元，以减少发生于发光单元的侧表面处的光损失，藉此改良光提取效率。另外，具有细凸面以及凹面的凹凸图案形成于发光单元之间的基板的区域中，藉此改良光提取效率。
尽管已参照结合图式的一些例示性实施例说明本发明，但对于本领域技术人员而言，在不脱离本发明的精神以及范畴的情况下可对本发明作出各种修改以及改变将是显而易见的。另外，应理解，在不脱离本发明的精神以及范畴的情况下，某些例示性实施例的一些特征亦可适用于其他例示性实施例。因此，应理解，仅通过说明提供例示性实施例，且给出例示性实施例以向本领域技术人员提供本发明的完整揭示内容，以及提供对本发明的透彻理解。因此，希望本发明涵盖修改以及变化，只要其属于所附权利要求以及其等效物的范畴。

Claims (30)

1.一种发光二极管，包括：
发光单元，安置于基板上；以及
导线，将所述发光单元彼此连接，
其中所述发光单元包括具有两个锐角以及两个钝角的平行四边形形状的发光单元以及三角形发光单元，
其中所述平行四边形形状的发光单元配置成两列，所述两列包括所述平行四边形形状的发光单元的第一列以及所述平行四边形形状的发光单元的第二列，所述第一列以及所述第二列包括镜面对称结构，且
其中所述三角形发光单元安置于所述第一列以及所述第二列上，所述三角形发光单元安置得相对更靠近所述基板的第一侧边缘，而非所述基板的其余侧边缘。
2.根据权利要求1所述的发光二极管，其中所述发光单元包括六个所述平行四边形形状的发光单元以及一个所述三角形发光单元。
3.根据权利要求1所述的发光二极管，还包括：
第一电极垫片，安置于所述第一列中；以及
第二电极垫片，安置于所述第二列中。
4.根据权利要求3所述的发光二极管，其中所述第一电极垫片以及所述第二电极垫片安置得相对更靠近所述基板的与所述第一侧边缘相对的第二侧边缘，而非所述基板的其余侧边缘。
5.根据权利要求1所述的发光二极管，其中所述第一列以及所述第二列经配置而使得分别在所述第一列以及所述第二列中面向于彼此的所述发光单元的边彼此平行。
6.根据权利要求1所述的发光二极管，还包括：
第一电极垫片以及第二电极垫片，
其中所述发光单元在所述第一电极垫片与所述第二电极垫片之间形成彼此并联连接的两个串联阵列。
7.根据权利要求6所述的发光二极管，其中安置于所述串联阵列中的每一个的末端处的发光单元之间的发光单元包括所述三角形发光单元，所述三角形发光单元包括三个锐角。
8.根据权利要求1所述的发光二极管，其中每一所述发光单元包括第一导电型半导体层、主动层、第二导电型半导体层以及导线，所述导线在其第一末端处经由凹槽连接至所述第一导电型半导体层，所述凹槽经由所述发光单元中的所述第二导电型半导体层以及所述主动层形成。
9.根据权利要求1所述的发光二极管，其中每一所述发光单元包括第一导电型半导体层、主动层、第二导电型半导体层，以及导线，所述导线在其第一末端连接至所述第一导电型半导体层，所述第一导电型半导体层暴露至连接至隔离凹槽的所述发光单元的经蚀刻台面区域。
10.根据权利要求1所述的发光二极管，其中所述发光单元在穿过所述基板的中心的假想的直线的相对侧处以对称结构配置。
11.根据权利要求1所述的发光二极管，其中所述基板包括凹凸图案，所述凹凸图案在所述凹凸图案的上部表面上包括凸面以及由所述凸面界定的凹面，所述凹凸图案的安置于第一区域中的第一部分包括在所述凹凸图案的表面上的细凸面以及凹面。
12.根据权利要求11所述的发光二极管，其中所述凹凸图案安置于将所述发光单元彼此隔离的隔离凹槽内，所述凹凸图案包括形成于其所述表面上的细凸面以及凹面。
13.根据权利要求11所述的发光二极管，其中所述发光单元中的每一个包括第一导电型半导体层、主动层以及第二导电型半导体层，所述发光单元中的每一个还包括所述第二导电型半导体层以及所述主动层的经台面蚀刻区域，所述经台面蚀刻区域经由其暴露所述第一导电型半导体层，且
其中包括所述细凸面以及凹面的所述凹凸图案的第二部分形成于安置于所述经台面蚀刻区域下的所述凹凸图案的表面上。
14.根据权利要求11所述的发光二极管，其中所述凹凸图案的所述凸面包括刻面，所述刻面包括晶体平面，且其中所述刻面中的一个包括上部顶点。
15.根据权利要求14所述的发光二极管，其中所述刻面包括对应于第一晶体平面的下部刻面以及对应于第二晶体平面的上部刻面，且所述上部顶点安置于所述第二晶体平面会合处。
16.根据权利要求15所述的发光二极管，其中所述第二晶体平面相对于所述基板的表面的倾斜角度小于所述第一晶体平面相对于所述基板的所述表面的倾斜角度。
17.根据权利要求14所述的发光二极管，其中所述凸面包括条带形状或岛状物形状。
18.根据权利要求17所述的发光二极管，其中所述凸面包括岛状物形状，且所述凸面中的每一个的底表面包括准三角形形状，所述准三角形形状的每一边向外凸出。
19.根据权利要求11所述的发光二极管，其中所述凹凸图案的所述凸面中的每一个包括对应于晶体平面的刻面以及平坦上部表面。
20.根据权利要求11所述的发光二极管，其中所述凹凸图案的所述凸面中的每一个包括包括不同倾斜角度的下部刻面与上部刻面。
21.根据权利要求11所述的发光二极管，其中所述凹凸图案的所述凸面中的每一个包括下部刻面、中间刻面以及上部刻面，且彼此邻近的刻面包括不同的倾斜角度。
22.根据权利要求1所述的发光二极管，其中所述发光单元经由所述导线彼此串联地连接。
23.根据权利要求1所述的发光二极管，还包括：
第一电极以及第二电极，安置于所述发光单元中的每一个上，
其中所述发光单元中的每一个包括第一导电型半导体层、主动层以及第二导电型半导体层，且
其中所述第一电极电连接至所述第一导电型半导体层，所述第二电极电连接至所述第二导电型半导体层，且所述导线将一个发光单元的所述第一电极分别地连接至另一发光单元的所述第二电极。
24.根据权利要求23所述的发光二极管，其中所述第二电极包括弯曲形状。
25.根据权利要求24所述的发光二极管，其中所述第一导电型半导体层、所述主动层以及所述第二导电型半导体层中的至少一个包括相对于所述基板的表面以小于90°的角度倾斜的侧表面。
26.一种制造发光二极管的方法，包括：
制备基板；
在所述基板上形成堆迭，所述堆迭包括第一导电型半导体层、主动层以及第二导电型半导体层；以及
图案化所述堆迭以形成发光单元，所述发光单元包括具有两个锐角以及两个钝角的平行四边形形状的发光单元以及三角形发光单元，
其中所述平行四边形形状的发光单元配置成两列，所述两列包括所述平行四边形形状的发光单元的第一列以及所述平行四边形形状的发光单元的第二列，所述第一列以及所述第二列包括镜面对称结构，且
其中所述三角形发光单元安置于所述第一列以及所述第二列上，所述三角形发光单元安置得相对更靠近所述基板的第一侧边缘，而非所述基板的其余侧边缘。
27.根据权利要求26所述的制造发光二极管的方法，其中制备所述基板包括：
在所述基板的第一表面上形成包括凸面以及由所述凸面界定的凹面的凹凸图案；以及
在安置于所述基板的所述第一表面上的区域中的所述凹凸图案的表面上形成细凸面以及凹面。
28.根据权利要求27所述的制造发光二极管的方法，其中在图案化所述堆迭之后形成所述细凸面以及凹面。
29.一种发光二极管，包括：
发光单元，配置于基板上，
其中所述发光单元包括具有两个锐角以及两个钝角的平行四边形形状的发光单元以及三角形发光单元，
其中所述平行四边形形状的发光单元配置成两列，所述两列包括所述平行四边形形状的发光单元的第一列以及所述平行四边形形状的发光单元的第二列，所述第一列以及所述第二列包括镜面对称结构，
其中所述三角形发光单元安置于所述第一列以及所述第二列上，所述三角形发光单元安置得相对更靠近所述基板的第一侧边缘，而非所述基板的其余侧边缘，
其中所述基板包括在其第一表面上包括凸面以及由所述凸面界定的凹面的凹凸图案，且
其中所述凹凸图案安置于所述基板的所述第一表面上的第一区域中，且包括安置于所述凹凸图案的表面上的细凸面以及凹面。
30.根据权利要求29所述的发光二极管，还包括：
绝缘层，安置于所述基板上的所述发光单元以及所述凹凸图案上，
其中包括所述细凸面以及凹面的所述凹凸图案安置于接触所述绝缘层的所述基板的第二区域中。
CN201380061394.5A 2012-11-23 2013-11-22 发光二极管及其制造方法 Active CN104813489B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2012-0133564 2012-11-23
KR1020120133564A KR20140066397A (ko) 2012-11-23 2012-11-23 복수개의 단위 발광소자들을 갖는 발광다이오드
KR10-2012-0155482 2012-12-27
KR1020120155482A KR20140085195A (ko) 2012-12-27 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드
PCT/KR2013/010689 WO2014081243A1 (en) 2012-11-23 2013-11-22 Light emitting diode having a plurality of light emitting units

Publications (2)

Publication Number Publication Date
CN104813489A CN104813489A (zh) 2015-07-29
CN104813489B true CN104813489B (zh) 2018-01-02

Family

ID=50772481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061394.5A Active CN104813489B (zh) 2012-11-23 2013-11-22 发光二极管及其制造方法

Country Status (4)

Country Link
US (3) US9269745B2 (zh)
CN (1) CN104813489B (zh)
TW (1) TWI609506B (zh)
WO (1) WO2014081243A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6156402B2 (ja) 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
CN110350058B (zh) * 2015-02-16 2022-10-28 首尔伟傲世有限公司 光提取效率得到提高的发光元件
USD770401S1 (en) * 2015-02-23 2016-11-01 Seoul Viosys Co., Ltd. Light emitting diode
US9905729B2 (en) 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
EP3353822B1 (en) * 2015-10-16 2023-06-07 Seoul Viosys Co. Ltd. Compact light emitting diode chip
DE102017205639A1 (de) 2016-04-18 2017-10-19 Seoul Viosys Co., Ltd Lumineszenzdiode mit hoher Effizienz
JP6874288B2 (ja) * 2016-06-30 2021-05-19 日亜化学工業株式会社 発光装置及びバックライト光源
KR101900925B1 (ko) 2017-11-20 2018-09-21 엘지디스플레이 주식회사 마이크로 발광 다이오드 칩을 갖는 성장 기판, 및 이를 이용한 발광 다이오드 표시장치 제조 방법
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US11282984B2 (en) 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
TWI692883B (zh) 2019-04-24 2020-05-01 錼創顯示科技股份有限公司 微型元件及其結構
CN111864028B (zh) * 2019-04-24 2021-10-08 錼创显示科技股份有限公司 微型元件及其结构
CN115966642B (zh) * 2022-12-29 2024-03-12 淮安澳洋顺昌光电技术有限公司 一种高压发光二极管芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169933A (zh) * 2010-02-19 2011-08-31 三星Led株式会社 具有多单元阵列的半导体发光器件、发光模块和照明设备
CN102446908A (zh) * 2010-09-30 2012-05-09 展晶科技(深圳)有限公司 发光二极管及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
US7906788B2 (en) * 2004-12-22 2011-03-15 Panasonic Corporation Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
WO2009088084A1 (ja) * 2008-01-11 2009-07-16 Rohm Co., Ltd. 半導体発光装置
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
KR20110024762A (ko) 2009-09-03 2011-03-09 에프엘리즈 주식회사 패턴 사파이어 서브스트레이트 및 이를 이용한 발광소자
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
EP3352229A1 (en) * 2010-06-28 2018-07-25 Nichia Corporation Sapphire substrate and nitride semiconductor light emitting device
KR101158080B1 (ko) * 2010-07-22 2012-06-22 서울옵토디바이스주식회사 발광다이오드
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
KR101104744B1 (ko) * 2011-06-29 2012-01-11 박건 발광 장치
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
KR101902392B1 (ko) * 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
CN103311420B (zh) * 2012-03-06 2017-04-12 三星电子株式会社 具有多单元阵列的半导体发光器件
JP6176032B2 (ja) 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
US10278243B2 (en) * 2014-03-06 2019-04-30 Seoul Semiconductor Co., Ltd. Backlight module with MJT LED and backlight unit including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169933A (zh) * 2010-02-19 2011-08-31 三星Led株式会社 具有多单元阵列的半导体发光器件、发光模块和照明设备
CN102446908A (zh) * 2010-09-30 2012-05-09 展晶科技(深圳)有限公司 发光二极管及其形成方法

Also Published As

Publication number Publication date
TWI609506B (zh) 2017-12-21
US9680060B2 (en) 2017-06-13
TW201427073A (zh) 2014-07-01
US9269745B2 (en) 2016-02-23
US20160172537A1 (en) 2016-06-16
US20140145218A1 (en) 2014-05-29
US20170236865A1 (en) 2017-08-17
WO2014081243A1 (en) 2014-05-30
CN104813489A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104813489B (zh) 发光二极管及其制造方法
US9917232B2 (en) Monolithic image chip for near-to-eye display
US9478705B2 (en) Solid state light emitting devices based on crystallographically relaxed structures
US8492185B1 (en) Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US8278125B2 (en) Group-III nitride epitaxial layer on silicon substrate
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
CN103872201B (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
JP2009147140A (ja) 発光素子および発光素子の製造方法
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
WO2019199946A1 (en) Light emitting diodes formed on nanodisk substrates and methods of making the same
US9231024B2 (en) Light-emitting element and the manufacturing method thereof
US8890185B2 (en) Nitride-based semiconductor light-emitting element
TWI803968B (zh) 整合在單一晶圓上之三色光源
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
JP2023526833A (ja) 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法
KR20110092525A (ko) 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant