TW201427073A - 發光二極體及其製造方法 - Google Patents

發光二極體及其製造方法 Download PDF

Info

Publication number
TW201427073A
TW201427073A TW102142842A TW102142842A TW201427073A TW 201427073 A TW201427073 A TW 201427073A TW 102142842 A TW102142842 A TW 102142842A TW 102142842 A TW102142842 A TW 102142842A TW 201427073 A TW201427073 A TW 201427073A
Authority
TW
Taiwan
Prior art keywords
light
light emitting
substrate
emitting diode
concave
Prior art date
Application number
TW102142842A
Other languages
English (en)
Other versions
TWI609506B (zh
Inventor
Jae-Kwon Kim
Yeo-Jin Yoon
Jong-Kyu Kim
So-Ra Lee
Sum-Geun Lee
Hyun-Haeng Lee
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120133564A external-priority patent/KR20140066397A/ko
Priority claimed from KR1020120155482A external-priority patent/KR20140085195A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of TW201427073A publication Critical patent/TW201427073A/zh
Application granted granted Critical
Publication of TWI609506B publication Critical patent/TWI609506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明的例示性實施例提供一種發光二極體，其包含安置於基板上的發光單元，以及將發光單元彼此連接的導線，其中發光單元各自包含具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元，或具有三個銳角的三角形發光單元。

Description

具有多個發光單元的發光二極體
本發明的例示性實施例是關於一種發光二極體，且更特定而言，是關於一種具有多個發光單元的發光二極體。
發光二極體廣泛用於顯示裝置以及背光單元。相比於現有白熾燈或螢光燈，在發光二極體具有低功率消耗以及長壽命的情況下，發光二極體已藉由替換現有白熾燈、螢光燈以及類似者而將應用範圍擴展至一般照明。
發光二極體可由正向電流(forward current)驅動，且因此根據在交流電流(alternating current；AC)下所提供的電流的方向重複開/關操作。因此，當發光二極體直接連接至AC源時，發光二極體可能不能連續地發光，且可能易於受到反向電流損害。此外，可由預定正向電壓驅動單一發光二極體，且因此可能不能在高電壓條件下驅動發光二極體。
已開發能夠在高電壓AC條件下驅動的發光二極體。此發光二極體可包含具有實質上正方形或矩形形狀且由互連線彼此串 聯連接的多個發光單元，且因此，發光二極體可由高電壓驅動。另外，發光單元的串聯陣列可連接至諸如橋式整流器(bridge rectifier)的整流器電路，藉此提供可由AC源驅動的發光二極體。
然而，具有多個發光單元的典型發光二極體可能具有相對較低的發亮效率。
韓國專利公開案第2011-0024762A號揭露用於改良光提取效率的技術，其中凹凸圖案(convex-concave pattern)形成於基板上，如形成於圖案化的藍寶石基板(patterned sapphire substrate；PSS)中，使得半導體層可生長於凹凸圖案上。然而，此技術僅經由形成凹凸圖案而在改良光提取效率方面具有限制。
在先前技術章節中所揭露的以上資訊僅為了增強理解本發明的先前技術，且因此其可含有並不形成先前技術的任何部分、亦並非先前技術可向一般技術者所暗示的內容的資訊。
本發明的例示性實施例提供一種具有經改良的光提取效率的發光二極體。
本發明的例示性實施例亦提供一種包含多個發光單元且具有經改良的光提取效率的發光二極體。
本發明的例示性實施例亦提供一種能夠減少由發光二極體的組件造成的光損失的發光二極體。
本發明的額外特徵將在以下描述中闡述，且將部分地自描述顯而易見，或可藉由實踐本發明而獲悉。
本發明的例示性實施例提供一種發光二極體，其包含安 置於基板上的發光單元，以及將發光單元彼此連接的導線，其中發光單元各自包含具有兩個銳角以及兩個鈍角的平行四邊形形狀(parallelogram-shaped)的發光單元，或具有三個銳角的三角形發光單元。
本發明的例示性實施例提供一種製造發光二極體的方法，方法包含製備基板；在基板上形成包含第一導電型半導體層、主動層以及第二導電型半導體層的堆疊；以及圖案化堆疊以形成發光單元。發光單元各自包含具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元，或具有三個銳角的三角形發光單元。
本發明的例示性實施例提供一種包含安置於基板上的發光單元的發光二極體。發光單元各自包含具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元，或具有三個銳角的三角形發光單元，基板包含凹凸圖案，其包含由其第一表面上的凸面界定的凸面以及凹面，且凹凸圖案安置於基板的第一表面上的第一區域中，且包含安置於凹凸圖案的表面上的細凸面(fine convexities)以及凹面。
應理解，前述一般描述以及以下詳細描述皆為例示性以及解釋性的，且意欲提供如所主張的本發明的進一步解釋。
10‧‧‧基板
10a‧‧‧凹凸圖案
10ac‧‧‧凹面
10av‧‧‧凸面
13‧‧‧蝕刻罩幕層
13a‧‧‧蝕刻罩幕圖案
17‧‧‧光阻圖案
18‧‧‧光阻圖案
21‧‧‧緩衝層
23‧‧‧第一導電型半導體層
25‧‧‧主動層
27‧‧‧第二導電型半導體層
34‧‧‧金屬叢集
37‧‧‧光阻圖案
40‧‧‧隔離層
43‧‧‧鈍化層
44‧‧‧電流散佈導體層/電流散佈層/透明電極層
46‧‧‧互連線
100‧‧‧發光單元(UD)
100a‧‧‧第一電極
100b‧‧‧第二電極
101‧‧‧發光單元/第一邊
103‧‧‧第二邊
121‧‧‧磊晶層
200‧‧‧發光單元(UD)
200a‧‧‧第一電極
200b‧‧‧第二電極
201‧‧‧長邊
203‧‧‧邊
300‧‧‧發光單元
300a‧‧‧第一電極墊片
300b‧‧‧第二電極墊片
400‧‧‧發光單元
θ‧‧‧鈍角
θ1‧‧‧傾斜角度
θ2‧‧‧角度
A1‧‧‧第一區
A2‧‧‧第二區
C‧‧‧中心
D‧‧‧位錯
F‧‧‧虛線
G‧‧‧隔離凹槽
I-I'‧‧‧線
L1‧‧‧線
LF‧‧‧下部刻面
P‧‧‧細凸面以及凹面
R‧‧‧經台面蝕刻區域
S‧‧‧刻面
S1‧‧‧第一刻面
S2‧‧‧第二刻面
T‧‧‧上部表面
UF‧‧‧上部刻面
V‧‧‧上部頂點
VD‧‧‧細空隙
自結合隨附圖式的以下例示性實施例的詳細描述，本發明的以上以及其他態樣、特徵以及優勢將變得顯而易見。
圖1為根據本發明的例示性實施例的發光二極體的示意性平面圖。
圖2為根據圖1的例示性實施例的發光二極體的沿著線I-I'截取的剖視圖。
圖3為平行四邊形形狀的發光單元的示意性平面圖。
圖4為根據本發明的例示性實施例的發光二極體的示意性平面圖。
圖5為根據圖4的例示性實施例的發光二極體的沿著線I-I'截取的剖視圖。
圖6(a)以及圖6(b)為根據本發明的例示性實施例的發光二極體的示意性平面圖。
圖7(a)、圖7(b)、圖7(c)、圖7(d)、圖7(e)、圖7(f)、圖7(g)、圖7(h)、圖7(i)以及圖7(j)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖8、圖9以及圖10為用於蝕刻的罩幕圖案的示意性平面圖。
圖11為根據本發明的例示性實施例的凹凸圖案的平面圖。
圖12為圖11中所顯示的凹凸圖案的透視圖。
圖13(a)以及圖13(b)分別為說明藉由形成於發光二極體的下部部分處的凹凸圖案以及隔離區域內的凹凸圖案自主動層在各種方向上發射的光的反射的圖。
圖14(a)、圖14(b)、圖14(c)、圖14(d)以及圖14(e)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖15(a)、圖15(b)以及圖15(c)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖16(a)、圖16(b)、圖16(c)以及圖16(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖17為根據本發明的例示性實施例的凹凸圖案的平面圖。
圖18(a)、圖18(b)、圖18(c)以及圖18(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖19(a)、圖19(b)、圖19(c)以及圖19(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。
圖20以及圖21為在於凹凸圖案製備實例1以及2中所製備的凹凸圖案上生長磊晶層之後凹凸圖案的橫截面SEM影像。
圖22(a)、圖22(b)以及圖22(c)為具有在凹凸圖案製備實例3中所製備的凹凸圖案的基板的SEM影像。
圖23為描繪發光二極體製備實例2以及3中所製備的發光二極體的電流輸出的曲線圖。
圖24(a)以及圖24(b)為具有在凹凸圖案製備實例4中所製備的凹凸圖案的基板的SEM影像。
將參看隨附圖式更詳細地描述本發明的例示性實施例。應理解，僅藉由說明給出以下的例示性實施例，以向本領域具有通常知識者提供對本發明的透徹理解。因此，本發明並不限於以下的例示性實施例，且可以不同方式體現。另外，貫穿本說明書，將由相似參考編號表示相似組件，且為了清晰起見，可能誇示某些元件、層或特徵的寬度、長度以及厚度。
應理解，當將元件稱作置放於另一元件「上方」或「上」時，其可直接置放於另一元件上或亦可存在介入層。換言之，應將空間定向的表述解釋為指示相對定向，而非絕對定向。另外， 應理解，儘管本文中可使用術語「第一」、「第二」等以將各種元件、組件、區域、層及/或區段彼此區分，但此等元件、組件、區域、層及/或區段不應受此等術語限制。應理解，出於本揭露內容的目的，可將「X、Y以及Z中的至少一者」視為僅X、僅Y、僅Z，或兩個或兩個以上項X、Y以及Z的任何組合(例如，XYZ、XYY、YZ、ZZ)。
圖1以及圖2分別為根據本發明的例示性實施例的發光二極體的示意性平面圖以及示意性剖視圖，且圖3為圖1中所顯示的發光單元101的示意圖。
參看圖1、圖2以及圖3，根據本發明的例示性實施例的發光二極體包含基板10、多個發光單元UD 100、200以及互連線46。發光二極體可更包含第一電極墊片(electrode pad)300a以及第二電極墊片300b。發光單元100、發光單元200中的每一者可包含形成於其上側上的電流散佈導體層44、第一電極100a或第一電極200a以及第二電極100b或第二電極200b。另外，發光二極體可包含鈍化層43以及隔離層40。
基板10可為藍寶石(Al2O3)、碳化矽(SiC)、氮化鎵(GaN)、氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氧化鎵(Ga2O3)或矽基板。基板10可為諸如藍寶石基板的絕緣基板，或其上形成有絕緣層的導電基板(conductive substrate)。
如圖式中所顯示，基板10大體上具有四角形形狀(quadrilateral shape)，例如，矩形形狀。如本文中所提及，基板10以及發光單元100、發光單元200的形狀(亦即，諸如四角形形狀、平行四邊形形狀、三角形形狀以及類似者的形狀)為平面 圖中的形狀。此處，諸如三角形形狀、四角形形狀或平行四邊形形狀的多角形形狀可包含經稍微修改的多角形形狀。舉例而言，此多角形形狀可具有圓角部分。
如本文中所使用，術語「平行四邊形形狀」為不同於矩形形狀、具有銳角以及鈍角的四角形形狀。銳角部分可經圓化(rounded)以具有比鈍角部分較大的曲率。另外，如本文中所使用，「三角形形狀」具有三個銳角，且三角形形狀的銳角部分亦可經圓化。具有三個銳角的三角形形狀可為等邊三角形形狀。
由於發光單元可具有平行四邊形形狀或三角形形狀，因此發光二極體可減少發生於發光單元的側表面處的光損失，以及歸因於發光單元之間的光干擾或光吸收的光損失。
基板10可包含形成於其上部表面上且包含凹面10ac以及凸面10av的凹凸圖案10a，且置放於部分區域中的一些凹凸圖案10a中可包含形成於凹凸圖案10a表面上的細凸面以及凹面P。特定而言，具有細凸面以及凹面P的凹凸圖案10a可形成於不包含發光單元UD的下部區域的區域中，例如，形成於將發光單元UD彼此隔離的隔離凹槽G中。另外，如以下將描述，形成細凸面以及凹面P的凹凸圖案10a的區域可形成於發光單元UD的經台面蝕刻區域(mesa-etched region)R下。細凸面以及凹面P可不規則地形成。替代性地，細凸面以及凹面P可規則地形成。
多個發光單元UD可包含：具有平行四邊形形狀的至少一發光單元100，平行四邊形形狀具有兩個銳角以及兩個鈍角；以及具有三角形形狀的至少一發光單元200。如圖1中所顯示，具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元100可配置 成兩列，使得第一列與第二列具有配置於其中的相同數目個發光單元100。
當基板10具有矩形形狀時，平行四邊形形狀的發光單元100中的每一者的兩邊平行於基板10的兩側，且發光單元的另外兩邊並不平行於基板10的任何側。如圖3中所顯示，發光單元100包含面向於彼此的第一邊101(見圖3)，以及面向於彼此的第二邊103(見圖3)。此處，發光單元100配置於基板10上，使得第一邊101平行於基板10的邊緣，且第二邊103並不平行於基板10的任何邊緣。
如圖3中所顯示，界定於第一邊101與第二邊103之間的鈍角可大於90°且等於或小於135°。隨著鈍角(θ)接近135°，發光二極體具有進一步改良的光提取效率。因而，當發光單元具有平行四邊形形狀時，發光單元中的每一者內的光損失減少，藉此減少由發光單元之間的光干擾以及發光單元的光吸收造成的光損失。此處，大於135°的鈍角θ可能使得難以達成在發光單元的區域上均勻地散佈電流。在平行四邊形形狀的發光單元中，銳角部分以及鈍角部分可經圓化。特定而言，銳角部分以及鈍角部分可經圓化，使得銳角部分具有比鈍角部分較大的曲率(1/半徑)。
再次參看圖1，可將發光單元100的第一列以及發光單元100的第二列安置成相對於穿過虛線L1的鏡面平面具有鏡面對稱結構以垂直於基板10。此處，平行四邊形形狀的發光單元的總體輪廓具有鏡面對稱結構，而全部的互連線46以及電極100a、100b不必要具有對稱性結構。如所顯示，發光單元100、100的第一列以及第二列經安置，使得面向於彼此的側彼此平行。
三角形發光單元200可置放於第一列以及第二列上。因為將發光單元100配置成第一列以及第二列，所以發光單元100在每一列的一末端處提供突出的輪廓，且在每一列的另一末端處提供凹陷的輪廓。三角形發光單元200安置於基板10的一側邊緣附近，以填充凹陷的輪廓。
舉例而言，三角形發光單元200可具有等腰三角形形狀，其具有長邊201以及具有相同長度的另外兩邊203。三角形發光單元200可經安置，使得長邊201平行於基板10的一側邊緣。邊203中的一者可平行於第一列中的發光單元100的第二邊103，且另一邊203可平行於第二列中的發光單元100的第二邊。
如圖1中所顯示，多個發光單元可由六個平行四邊形形狀的發光單元100以及單一三角形發光單元200構成。舉例而言，藉由增加安置於每一列中的平行四邊形形狀的發光單元100的數目，可將較多發光單元配置於兩列中。如圖1中所顯示，包含七個發光單元的多個發光二極體可彼此電連接，藉此提供可由諸如110V或220V AC的高電壓AC操作的發光模組。
如圖2中所顯示，發光單元UD中的每一者可具有堆疊，其包含第一導電型半導體層23、主動層25以及第二導電型半導體層27，且堆疊可更包含緩衝層21。另外，在發光單元UD中的每一者中，第一導電型半導體層23、主動層25以及第二導電型半導體層27中的至少一者可具有相對於基板10的表面以小於90°的角度傾斜的側表面。
主動層25可具有單一量子井結構或多量子井結構，且可具有取決於其中所產生的光的所要的波長而判定的組成物。舉例 而言，主動層25可由基於AlInGaN的化合物半導體(例如，InGaN)形成。另一方面，第一導電型半導體層23以及第二導電型半導體層27可由具有比主動層25大的帶隙(band gap)的材料形成，且可由基於AlInGaN的化合物半導體(例如，GaN)形成。
如所顯示，第二導電型半導體層27形成於第一導電型半導體層23的部分區域上，且主動層25安置於第二導電型半導體層27與第一導電型半導體層23之間。另外，第二導電型半導體層27可具有形成於其上側上的電流散佈導體層，例如，透明電極層44。透明電極層44可由氧化銦錫(ITO)、Ni/Au以及類似者形成。
第一導電型半導體層23以及第二導電型半導體層27可分別為n型半導體層以及P型半導體層，或第一導電型半導體層23以及第二導電型半導體層27可分別為P型半導體層以及n型半導體層。第一電極100a、200a(見圖1)形成於第一導電型半導體層23上，且第二電極100b、200b(見圖1)形成於第二導電型半導體層27上。第二電極100b、200b可形成於透明電極層44上。如圖1中所顯示，第一電極100a以及第二電極100b經安置成面向彼此。
第一電極100a可具有線性形狀，且第二電極100b、200b可具有彎曲形狀。第二電極100b的一末端形成於鈍角部分附近，且其另一末端形成於銳角部分附近，其中安置於銳角部分附近的第二電極100b的另一末端比安置於鈍角部分附近的一末端更遠離角度部分(angle portion)。第二電極100b、200b的彎曲形狀可改良發光單元內的電流散佈，藉此改良發亮效率。另一方面，互連 線46連接至處於朝向鈍角部分偏置的狀態下的第二電極100b。因此，互連線46可具有相對短的長度，藉此減少由互連線46阻擋的光。
另一方面，第一電極墊片300a以及第二電極墊片300b安置於基板10上。第一電極墊片300a以及第二電極墊片300b可經配置於兩列中。另外，如圖1中所顯示，第一電極墊片300a以及第二電極墊片300b形成於基板10的與形成三角形發光單元100的基板10的一側邊緣相對的另一側邊緣附近。
第一電極墊片300a以及第二電極墊片300b可形成於基板10、第一導電型半導體層23、第二導電型半導體層27上或透明電極層44上以與發光單元300、400分開。替代性地，第一電極墊片300a以及第二電極墊片300b可安置於發光單元100或發光單元200上。在本例示性實施例中，第一電極墊片300a以及第二電極墊片300b與發光單元100、200分開，藉以可防止由第一電極墊片以及第二電極墊片阻擋自發光單元發射的光，藉此改良光提取效率。
第一電極墊片300a以及第二電極墊片300b為用於自外部電源供應電力的墊片，且可接合至(例如)接線。由施加至第一電極墊片300a以及第二電極墊片300b的電力驅動發光二極體。
互連線46將鄰近發光單元100、200彼此電連接。互連線46可將鄰近發光單元100、200彼此串聯地連接。亦即，互連線46將一發光單元的第一電極100a連接至鄰近所述發光單元的另一發光單元的第二電極100b。可藉由相同製程，由相同材料形成互連線46以及電極100a、100b、200a、200b。鈍化層43覆蓋 透明電極層44，同時經由此處部分地暴露透明電極層44。另外，鈍化層43可覆蓋暴露至經台面蝕刻區域R的發光單元UD的側表面。隔離層40可覆蓋基板10的上部表面，以及暴露於隔離凹槽G中的發光單元UD的側表面。隔離層40防止第二導電型半導體層27以及第一導電型半導體層23遭受由互連線46造成的短路。可藉由相同製程，由相同材料形成鈍化層43以及隔離層40。
如圖2中所顯示，可將半導體堆疊的突起插入於經台面蝕刻區域R與隔離凹槽G之間。替代性地，經台面蝕刻區域R以及隔離凹槽G可在無半導體堆疊的突起的情況下直接彼此鄰近地形成。因此，可減小互連線46的長度，藉此減少由互連線46造成的光吸收。
圖4以及圖5為根據本發明的例示性實施例的發光二極體的示意性平面圖以及剖視圖。
參看圖4以及圖5，如在參看圖1、圖2以及圖3所描述的發光二極體中，根據本例示性實施例的發光二極體包含基板10、多個發光單元(UD)100、200以及互連線46。然而，在本例示性實施例中，發光單元100為具有三個銳角的三角形發光單元，且發光單元200為具有鈍角的三角形或五角形發光單元。
另外，如參看圖1、圖2以及圖3所描述，發光二極體可包含第一電極墊片300a以及第二電極墊片300b，且發光單元100、200中的每一者可具有置放於其上的電流散佈導體層44。另外，發光單元100中的每一者可具有第一電極100a以及第二電極100b，且發光單元200中的每一者可具有第一電極200a以及第二電極200b。另外，發光二極體可包含鈍化層43以及隔離層40。
基板10的材料以及形狀，以及形成於基板的上側上的凹凸圖案10a類似於以上參看圖1、圖2以及圖3所描述的例示性實施例的情況。
多個發光單元UD包含具有三個銳角的三角形發光單元100，且亦可包含具有鈍角的三角形或五角形發光單元200。
當基板10具有矩形形狀時，三角形發光單元100中的每一者的兩邊平行於基板10的兩側，而三角形發光單元100的另外兩邊並不平行於基板10的任一側。發光單元100可具有規則的三角形形狀。可圍繞一點徑向地配置至少六個發光單元100。所述一點可置放於中央部分附近，或可為可經標記或未經標記的基板的中心C。儘管圖4中說明僅徑向地配置六個發光單元100，但可藉由增加發光單元100的數目進一步提供此配置。
藉由具有銳角的三角形發光單元100，發光二極體已經由銳角部分來改良光提取效率。另外，徑向地配置至少六個發光單元100以及圓化銳角部分，藉以可減少聚集至少六個發光單元處的基板的中心C附近的光損失，藉此改良光提取效率。
如圖4中所顯示，發光單元100可配置於穿過中心(c)的直線L1的兩側處，且可經配置成相對於穿過中心(c)的垂直平面的鏡面對稱結構。
配置於直線L1的兩側處的發光單元100藉由互連線46彼此連接，以形成兩個串聯陣列。此等串聯陣列可經配置成鏡面對稱結構，藉以不僅發光單元100，且所有互連線46以及電極100a、100b皆經配置成鏡面對稱性結構。
三角形或五角形發光單元200可安置於基板10的相對的 側邊緣附近。在發光單元100的對稱性配置的情況下，可由發光單元100在基板10的相對的側邊緣附近形成凹輪廓。三角形或五角形發光單元200可安置於基板10的每一側邊緣附近，使得可以此來填充凹輪廓。
第一電極墊片300a形成於基板的一側邊緣處的發光單元200上，且第二電極墊片300b置放於基板的另一側邊緣處的發光單元200上。發光單元100、200的串聯陣列彼此並聯地連接於第一電極墊片300a與第二電極墊片300b之間。由於串聯陣列彼此平行地連接，因此發光二極體允許均勻的電流散佈，藉此改良發光單元100、200之間的電流注入效率。
如圖4中所顯示，發光單元200安置於串聯陣列中的每一者的相對末端處，使得將具有銳角的三角形發光單元100置放於其間。在本例示性實施例中，五個發光單元100以及兩個發光單元200彼此連接，以構成串聯陣列。替代性地，藉由增加安置於陣列中的每一者中的發光單元100的數目，可彼此串聯地連接較多發光單元。舉例而言，如圖4中所顯示，各自包含七個發光單元的多個發光二極體可彼此電連接，藉此提供可由諸如110V或220V AC的高電壓AC操作的發光模組。
如圖5中所顯示，發光單元UD中的每一者可具有堆疊，其包含第一導電型半導體層23、主動層25以及第二導電型半導體層27，且堆疊可更包含緩衝層21。另外，在發光單元UD中的每一者中，第一導電型半導體層23、主動層25以及第二導電型半導體層27中的至少一者可具有相對於基板10的表面以小於90°的角度傾斜的側表面。主動層25、第一導電型半導體層23以及第二導 電型半導體層27與參看圖2所描述的情況相同，且因此將省略其重複描述。
在本例示性實施例中，第一電極100a、200a(見圖4)形成於第一導電型半導體層23上，且第二電極100b、200b(見圖4)置放於第二導電型半導體層27上。第一電極100a或200a可經由凹槽電連接至第一導電型半導體層23，凹槽經由第二導電型半導體層27以及主動層25形成。第二電極100b、200b可形成於透明電極層44上。如圖4中所顯示，第一電極100a以及第二電極100b經安置成面向於彼此。
第一電極100a可具有點形狀且第二電極100b可具有彎曲形狀。第二電極100b沿著三角形形狀的一邊安置。第二電極100b的彎曲形狀可改良發光單元內的電流散佈，藉此改良發光效率。另一方面，互連線46連接至處於朝向銳角部分偏置的狀態下的第二電極100b。因此，互連線46可具有相對較短的長度，藉此減少由互連線46阻擋的光。
第一電極墊片300a以及第二電極墊片300b為用於自外部電源供應電力的墊片，且可接合至(例如)接線。由施加至第一電極墊片300a以及第二電極墊片300b的電力驅動發光二極體。
互連線46、鈍化層43以及隔離層40類似於參看圖1、圖2以及圖3所描述的發光二極體的情況，且因此，將省略其重複描述。
如圖5中所顯示，可將半導體堆疊的突起插入於經台面蝕刻區域R與隔離凹槽G之間。替代性地，經台面蝕刻區域R以及隔離凹槽G可在無半導體堆疊的突起的情況下直接彼此鄰近地 形成。因此，可減小互連線46的長度，藉此減少由互連線46造成的光吸收。
圖6(a)以及圖6(b)為根據本發明的例示性實施例的發光二極體的示意性平面圖。在此等例示性實施例中，經台面蝕刻區域R直接鄰近隔離凹槽G形成。
參看圖6(a)，惟第一電極100a、200a形成於在隔離凹槽G附近的經台面蝕刻區域R中除外，根據此例示性實施例的發光二極體大體類似於圖4以及圖5中所顯示的發光二極體。
參看圖6(b)，惟圖6(a)的發光單元200相對於線L1分成兩個發光單元400除外，根據此例示性實施例的發光二極體大體類似於圖6(a)的發光二極體。此處，第一電極墊片300a以及第二電極墊片300b中的每一者可形成於此等發光單元400之間的兩個發光單元400上。
接下來，將描述根據本發明的例示性實施例的製造發光二極體的方法。以下方法可不僅適用於參看圖1、圖2以及圖3所描述的發光二極體，且亦適用於參看圖4或圖6所描述的發光二極體。
圖7(a)、圖7(b)、圖7(c)、圖7(d)、圖7(e)、圖7(f)、圖7(g)、圖7(h)、圖7(i)以及圖7j為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。具體而言，圖7(a)至圖7(e)為說明在基板內形成凹凸圖案的方法的剖視圖，且圖7(f)至圖7(j)為說明使用具有凹凸圖案的基板製造發光二極體的方法的剖視圖。
參看圖7(a)，製備基板10。基板10可為藍寶石(Al2O3)、 碳化矽(SiC)、氮化鎵(GaN)、氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氧化鎵(Ga2O3)或矽基板。基板10可為藍寶石基板。
蝕刻罩幕層13形成於基板10的上部表面上。蝕刻罩幕層13可為氧化矽層、氮化矽層或氮化矽氧化物層。然而，蝕刻罩幕層13可由關於基板10具有蝕刻選擇性的任何材料形成。光阻圖案17可形成於蝕刻罩幕層13上。
參看圖7(b)，蝕刻罩幕層13可經受將光阻圖案17用作罩幕的濕式蝕刻或乾式蝕刻。結果，可形成蝕刻罩幕圖案13a。當蝕刻罩幕層13為氧化矽層時，可使用HF或BOE(緩衝氧化物蝕刻劑)溶液蝕刻蝕刻罩幕層13。
蝕刻罩幕圖案13a可形成為各種形狀。舉例而言，如圖8、圖9以及圖10中所顯示，蝕刻罩幕圖案13a可具有條帶形狀(stripe shape)(圖8)、圓形島狀物形狀(圖9)或多角形島狀物形狀(圖10)。當蝕刻罩幕圖案13a的單位圖案具有島狀物形狀時，蝕刻罩幕圖案13a的單位圖案可經安置，使得六個單位圖案以六角形配置包圍單一單位圖案。
參看圖7(c)，可藉由移除光阻圖案17暴露蝕刻罩幕圖案13a。在蝕刻罩幕圖案13a作為罩幕的情況下，基板10可經受初步蝕刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸圖案10a。可藉由濕式蝕刻而蝕刻基板10。
取決於基板10的晶體方向(crystal direction)，用於濕式蝕刻的蝕刻溶液可展現顯著不同的蝕刻速率。換言之，蝕刻溶液可優先蝕刻在特定晶體方向上的基板10。藉由實例，當基板10 為藍寶石基板或GaN基板時，蝕刻溶液可為硫酸與磷酸的混合物、硝酸與磷酸的混合物或KOH溶液。當基板10為SiC基板時，蝕刻溶液可為BOE(緩衝氧化物蝕刻劑)或HF溶液，且當基板10為Si基板時，蝕刻溶液可為KOH溶液。當基板10為c平面藍寶石基板且蝕刻溶液為容積比為3：1的硫酸與磷酸的混合物時，可在濕式蝕刻過程中蝕刻c平面。在此狀況下，凹面10ac的底表面以及凸面10av的上部表面可為c平面。
參看圖7d，藉由移除蝕刻罩幕圖案13a暴露凸面10av的上部表面。凸面10av的上部表面可為平坦表面，且其刻面(facet)可相對於基板的表面具有第一傾斜角度θ1。此等刻面可為第一晶體平面。另外，取決於凸面10av的刻面，其刻面相對於基板的表面傾斜的角度(亦即，凸面10av的刻面的傾角)可相同或可不同。另外，置放於凸面10av之間的凹面10ac的底表面可與基板的表面共面。
參看圖7(e)，具有凹凸圖案10a的基板10可經受二次蝕刻。結果，凸面10av可改變成具有下部刻面LF(其為第一晶體平面)，以及上部刻面UF(其為不同於第一晶體平面的第二晶體平面)，其中第二晶體平面相會合以形成上部頂點V。
二次蝕刻亦可為濕式蝕刻。二次蝕刻中所使用的蝕刻溶液可與初步蝕刻中所使用的蝕刻溶液相同或不同。當二次蝕刻中所使用的蝕刻溶液與初步蝕刻中所使用的蝕刻溶液不同時，可優先蝕刻不同於在初步蝕刻中所優先蝕刻的基板的晶體平面的晶體平面。另一方面，當二次蝕刻中所使用的蝕刻溶液與初步蝕刻中所使用的蝕刻溶液相同時，連續蝕刻凹面10ac的底表面，藉以凸 面10av的第一晶體平面朝向基板10延伸，藉此形成下部刻面LF。
另一方面，在凸面10av的上部區域中，亦逐漸蝕刻在初步蝕刻過程中形成的第一晶體平面，藉以可暴露其他晶體平面(亦即，第二晶體平面)，藉此形成上部刻面UF。可執行此二次蝕刻，直至蝕刻凸面10av的所有上部表面，且形成可形成於第二晶體平面會合處的上部頂點V(見圖7(d)的虛線F)。
參看圖11以及圖12，將更詳細地描述凹凸圖案。圖7(e)為沿圖11的線I-I'截取的橫截面圖。另外，圖12為一凸面的透視圖。
參看圖7(e)、圖8以及圖12，凹凸圖案10a包含多個凸面10av以及由凸面10av界定的多個凹面10ac。置放於凸面10av之間的凹面10ac可具有實質上平行於基板的表面的底表面。凸面10av可包含為晶體平面的多個刻面UF、LF，以及形成於一些刻面UF、LF會合處的一上部頂點V。具體而言，刻面UF以及LF可包含為第一晶體平面的下部刻面LF，以及為第二晶體平面的上部刻面UF。此處，可形成上部刻面UF會合的上部頂點V。上部刻面UF相對於基板的表面的傾斜角度θ2可小於下部刻面LF相對於基板的表面的傾斜角度θ1。
凸面可具有對應於參看圖8、圖9以及圖10所描述的蝕刻罩幕圖案13a的形狀的條帶形狀或島狀物形狀。當蝕刻罩幕圖案13a具有圓形或多角形島狀物形狀(特定而言，圓形島狀物形狀)時，由凸面10av的下部刻面LF界定的底表面可具有準三角形形狀，準三角形形狀的每一線為向外凸出的曲線，如圖11以及圖12中所顯示。另外，凸面10av的上部刻面UF可具有在俯視圖 中實質上為六角形的形狀。
參看圖7(f)，緩衝層21可形成於其上形成有凹凸圖案10a的基板上。當基板10具有不同於以下所描述的第一導電型半導體層的晶格參數時，緩衝層21緩和其間的晶格失配，且可為未摻雜GaN層。
此處，凸面10av中的每一者的最上末端為陡的頂點V，且凸面的刻面UF以及LF中的每一者可具有相對於基板的表面的預定傾斜角度，藉以緩衝層21可優先在平行於基板的表面的凹面10ac的底表面上在垂直方向上生長。接著，優先生長於鄰近凹面10ac的底表面上的緩衝層21經由橫向生長超出凸面10av而彼此會合。因此，減少凸面10av上方的區域中的穿透位錯密度(threading dislocation density)，藉此改良晶體品質。另外，相比於使用磊晶罩幕圖案的典型磊晶橫向過生長(epitaxial lateral overgrowth；ELO)，根據本例示性實施例的方法具有減少的數目個製程。
另外，由於凸面10av的所有多個刻面UF、LF皆為藉由濕式蝕刻形成的晶體平面(此等刻面具有晶體學穩定的表面狀態)，因此可抑制形成於此等刻面上的在緩衝層21中的晶體缺陷的產生。
第一導電型半導體層23可形成於緩衝層21上。第一導電型半導體層23為基於氮化物的半導體層，且可為n型雜質摻雜層。藉由實例，第一導電型半導體層23可包含具有不同組成物的多個InxAlyGa1-x-yN(0x1、0y1、x+y1)層。接著，主動層25形成於第一導電型半導體層23上。主動層25可為InxAlyGa1-x-yN (0x1、0y1、0x+y1)層，且可具有單一量子井結構或多量子井(multi-quantum well；MQW)結構。藉由實例，主動層25可具有InGaN層或AlGaN層的單一量子井結構，或為InGaN/GaN、AlGaN/(In)GaN或InAlGaN/(In)GaN的多層結構的多量子井結構。第二導電型半導體層27可形成於主動層25上。第二導電型半導體層27亦可為基於氮化物的半導體層，且可為P型雜質摻雜層。藉由實例，可藉由將InxAlyGa1-x-yN(0x1、0y1、0x+y1)層與諸如Mg元素或Zn元素的P型摻質摻雜而形成第二導電型半導體層27。替代性地，第二導電型半導體層27可包含具有不同組成物的多個InxAlyGa1-x-yN(0x1、0y1、0x+y1)層。
緩衝層21、第一導電型半導體層23、主動層25以及第二導電型半導體層27可形成堆疊，且可藉由各種沈積或生長製程而形成，所述各種沈積或生長製程包含：金屬有機化學氣相沈積(metal organic chemical vapor deposition；MOCVD)、化學氣相沈積(chemical vapor deposition；CVD)、電漿增強型化學氣相沈積(plasma-enhanced chemical vapor deposition；PECVD)、分子束磊晶法(molecular beam epitaxy；MBE)、氫化物氣相磊晶法(hydride vapor phase epitaxy；HVPE)以及類似者。
參看圖7(g)，藉由蝕刻堆疊的一些區域直至經由其暴露基板10而形成隔離凹槽G，以將多個發光單元UD彼此隔離。可藉由乾式蝕刻(例如，電漿蝕刻)達成隔離凹槽G的形成。當在乾式蝕刻中使用的蝕刻氣體具有良好的蝕刻選擇性時，可保留而非蝕刻暴露於隔離凹槽G中的凹凸圖案10a。藉由隔離凹槽G將 半導體堆疊分成平行四邊形形狀的發光單元100的區域以及三角形發光單元200的區域(如參看圖1至圖3所描述)，或將堆疊分成具有三個銳角的三角形發光單元100的區域以及發光單元200的區域(如參看圖4以及圖5所描述)。
參看圖7(h)，金屬層(未顯示)堆疊於暴露於隔離凹槽G中的凹凸圖案10a以及發光單元UD的側表面以及上部表面上，且接著其上堆疊有金屬層的基板經受熱處理，以形成金屬叢集(metal cluster)34。金屬層可具有若干奈米至數十奈米的厚度，例如，自約3nm至約20nm的厚度，具體而言，約10nm的厚度。另外，金屬層以及金屬叢集由Ni、Al或Pt形成。在形成金屬層的前，可視情況在發光單元UD的側表面以及上部表面上形成保護層(未顯示)。保護層可為氧化矽層或氮化矽層，且防止金屬層或金屬叢集與發光單元UD的側表面或上部表面反應。
光阻圖案37可形成於金屬叢集34上，以覆蓋發光單元UD的側表面以及上部表面。可將光阻圖案37以及金屬叢集34用作罩幕來蝕刻隔離凹槽G內的凹凸圖案10a的表面。結果，細凸面以及凹面p(參見圖7(i))可形成於隔離凹槽G內的凹凸圖案10a的表面上，具體而言，形成於凸面10av以及凹面10ac的表面上。可藉由電漿蝕刻進行隔離凹槽G內的凹凸圖案10a的表面的蝕刻。此處，光阻圖案37可防止由電漿損害發光單元UD。
參看圖7(i)，可移除光阻圖案37以及金屬叢集34。結果，可暴露隔離凹槽G內的在其表面上具有細凸面以及凹面P的凹凸圖案10a。
參看圖7(j)，藉由蝕刻第二導電型半導體層27以及主動 層25，經台面蝕刻區域R可形成於發光單元UD中的每一者的上部表面上，以經由其暴露第一導電型半導體層23。在經台面蝕刻區域R的側表面上，可暴露發光單元UD中的每一者的第二導電型半導體層27以及主動層25。隨著經台面蝕刻區域接近基板10，經台面蝕刻區域R的寬度可逐漸減小。
如圖7(j)中所顯示，經台面蝕刻區域R可與隔離凹槽G分開預定距離。亦即，經台面蝕刻區域R可按穿透第二導電型半導體層27以及主動層25的凹槽形狀形成。替代性地，經蝕刻區域R可直接鄰近於隔離凹槽G形成。
電流散佈導體層(例如，透明電極層44)可形成於發光單元UD中的每一者的第二導電型半導體層27上。電流散佈導體層44可為光傳輸導體層。舉例而言，電流散佈導體層44可由氧化銦錫(ITO)、Ni/Au或Cu/Au形成。
接著，在絕緣層形成於基板的總表面上之後，絕緣層經受圖案化以形成隔離層40，以及安置於電流散佈導體層44上的鈍化層43，隔離層40覆蓋暴露於隔離凹槽G中的凹凸圖案10a以及發光單元UD的側表面。隔離層40可延伸至鄰近隔離凹槽G的在經台面蝕刻區域R內的一側壁。鈍化層43可延伸至經台面蝕刻區域R內的另一側壁，且可經由其暴露電流散佈導體層44的一部分。隔離層40以及鈍化層43可由聚醯亞胺層、氧化矽層或氮化矽層形成。
互連線46可形成於隔離層40上，以電連接鄰近隔離層40的一對發光單元UD。互連線46可電連接至發光單元UD對的一側(亦即，第一發光單元)的第二導電型半導體層27(或電流 散佈層44)，且互連線46可電連接至發光單元UD對的另一側(亦即，第二發光單元)的第一導電型半導體層23。在此狀況下，可由互連線46串聯地將發光單元UD彼此連接，藉此允許高操作電壓。特定而言，第一電極100a、200a(見圖1)以及第二電極100b、200b形成於發光單元UD上，且由互連線46彼此連接。可藉由相同製程由相同材料形成第一電極以及第二電極以及互連線。另外，第一電極墊片300a(見圖1以及圖4)以及第二電極墊片300b(見圖1以及圖4)亦可連同互連線46一起形成。
隔離層40可置放於互連線46與第二發光單元的第二導電型半導體層27之間。隨著經台面蝕刻區域接近基板，經台面蝕刻區域R的寬度可逐漸減小，藉此防止互連線46斷開連接(disconnect)。
圖13(a)以及圖13(b)為說明藉由形成於發光二極體的下部部分處的凹凸圖案以及隔離區域內的凹凸圖案自主動層在各種方向上發射的光的反射的圖式。
參看圖13(a)，在參看圖7(j)描述的發光二極體的操作中，自主動層25(見圖7(j))朝向主動層下的基板10(見圖7(j))行進的光將與凸面10av會合。此處，由於凸面10av中的每一者具有陡頂點V以及具有相對於基板的表面的傾斜角度的刻面UF、LF，因此可在各種方向上反射自主動層25(見圖7(j))發射的光。結果，發光二極體可具有經改良的光提取效率。
參看圖13(b)，自主動層25(見圖7(j))朝向隔離凹槽G內的基板行進的光將與其間的凸面10av以及凹面10ac會合。此處，如參看圖13(a)所描述，可藉由凸面10av的形狀(亦即，具 有傾斜角度的刻面UF、LF以及陡頂點)在各種方向上反射光。另外，光可經歷不僅藉由凸面10av的表面且亦由形成於凹面10ac的表面上的細凸面以及凹面P進行的漫反射(diffuse reflection)。結果，發光二極體可具有進一步改良的光提取效率。另外，可易於經由具有細凸面以及凹面P的凹凸圖案10a提取進入基板10的一些光。
圖14(a)、圖14(b)、圖14(c)、圖14(d)以及圖14(e)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。惟以下特徵除外，根據本例示性實施例的製造發光二極體的方法類似於參看圖7(a)至圖7(j)所描述的製造方法。
參看圖14(a)，凹凸圖案10a形成於基板10的上部表面上。可藉由與圖7(a)至圖7(e)中相同的方法形成凹凸圖案10a。
在金屬層(未顯示)堆疊於凹凸圖案10a上之後，其上堆疊有金屬層的基板經受熱處理，以形成金屬叢集34。光阻圖案37形成於金屬叢集34上。光阻圖案37暴露一些區域，具體而言，第一區A1以及第二區A2。第一區A1可對應於以下所描述的隔離凹槽，且第二區A2可對應於經台面蝕刻區域。替代性地，光阻圖案37可僅暴露對應於以下所描述的隔離凹槽的第一區A1。
接著，將光阻圖案37以及金屬叢集34用作罩幕來蝕刻第一區A1以及第二區A1中的凹凸圖案10a的表面。結果，細凸面以及凹面P(見圖14(b))形成於第一區A1以及第二區A2中的凹凸圖案10a的表面上，具體而言，形成於凸面10av以及凹面10ac的表面上。
參看圖14(b)，移除光阻圖案37以及金屬叢集34。結果， 暴露第一區A1以及第二區A2內的具有細凸面以及凹面P的凹凸圖案10a。
參看圖14(c)，緩衝層21形成於基板上，基板上形成有具有細凸面以及凹面P在其表面上的凹凸圖案10a。結果，如參看圖7(f)所描述，在不包含第一區A1以及第二區A2的區域中，歸因於凹凸圖案10a的形狀以及晶體學穩定的面，可減少穿透位錯密度，藉此改良晶體品質。在第一區A1以及第二區A2中，歸因於形成於凹凸圖案10a的表面上的細凸面以及凹面P，可產生穿透位錯。
接著，第一導電型半導體層23、主動層25以及第二導電型半導體層27形成於緩衝層21上，以形成半導體堆疊。
參看圖14(d)，藉由蝕刻堆疊的第一區A1上的區域直至暴露基板10而形成隔離凹槽G，以將發光單元UD彼此隔離。暴露暴露至隔離凹槽G的具有表面細凸面以及凹面的凹凸圖案10a。另外，藉由隔離凹槽G，將半導體堆疊分成平行四邊形形狀的發光單元100的區域，以及三角形發光單元200的區域(如參看圖1至圖3所描述)，或將堆疊分成具有三個銳角的三角形發光單元100的區域，以及三角形以及五角形發光單元200的區域(如參看圖4以及圖5所描述)。
參看圖14(e)，藉由蝕刻第二導電型半導體層27以及主動層25，經台面蝕刻區域R可形成於發光單元UD中的每一者的上部表面上，以經由其暴露第一導電型半導體層13。經台面蝕刻區域R對應於第二區A2。經台面蝕刻區域R可與隔離凹槽G分開預定距離。替代性地，經蝕刻區域R可鄰近隔離凹槽G而置放。 接著，如參看圖7(j)所描述，形成電流散佈導體層44、隔離層40、鈍化層43以及互連線46。互連線46連同第一電極100a、第一電極200b、第二電極100b、第二電極200b以及電極墊片300a、電極墊片300b一起形成。
在此發光二極體的操作中，自主動層25朝向主動層下的基板10行進的光將與凸面10av會合。此處，由於凸面10av中的每一者具有陡頂點V以及具有相對於基板的表面的傾斜角度的刻面UF、LF，因此可在各種方向上反射自主動層25發射的光。結果，發光二極體可具有經改良的光提取效率。另外，自主動層25朝向隔離凹槽G內的基板行進的光將與其間的凸面10av以及凹面10ac會合。此處，如上文所描述，不僅可藉由凸面10av的形狀在各種方向上反射光，而且光可經歷藉由凸面10av的表面以及形成於凹面10ac的表面上的細凸面以及凹面P的漫反射。結果，藉由細凸面以及凹面P，發光二極體可具有進一步改良的光提取效率。
另一方面，在形成隔離凹槽G的過程中可完全移除歸因於在形成堆疊時凹凸圖案10a的表面細凸面以及凹面P而產生於第一區A1中的穿透位錯。另外，當形成堆疊時，歸因於凹凸圖案10a的表面細凸面以及凹面P，穿透位錯可產生於第二區A2中，且傳播至此區內的主動層25中。然而，由於在形成經台面蝕刻區域R時移除此區內的主動層25，因此將不會發生歸因於此等穿透位錯的主動層25的晶體品質劣化。因此，形成於凹凸圖案10a的表面上的細凸面以及凹面P可改良光提取效率，而不會顯著使最終裝置中的磊晶品質劣化。
圖15(a)、圖15(b)以及圖15(c)為說明根據本發明的例示 性實施例的製造發光二極體的方法的剖視圖。惟以下特徵除外，根據本例示性實施例的製造發光二極體的方法可類似於參看圖7(a)至圖7(j)所描述的製造方法。
參看圖15(a)，製備基板10。蝕刻罩幕層13形成於基板10的上部表面上。光阻圖案18形成於蝕刻罩幕層13上。
參看圖15b，蝕刻罩幕層13可經受將光阻圖案18用作罩幕的濕式蝕刻或乾式蝕刻。結果，形成蝕刻罩幕圖案13a。蝕刻罩幕圖案13a可經形成至範圍自0.2μm至1μm的寬度。為此，可調整光阻圖案18的寬度。蝕刻罩幕圖案13a可具有各種形狀。舉例而言，如圖8至圖10中所顯示，蝕刻罩幕圖案13a可具有條帶形狀(圖8)、圓形島狀物形狀(圖9)或多角形島狀物形狀(圖10)。
參看圖15(c)，可藉由移除光阻圖案18暴露蝕刻罩幕圖案13a。在將蝕刻罩幕圖案13a作為罩幕的情況下，基板10可經受蝕刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸圖案10a。可藉由濕式蝕刻而蝕刻基板10。
凸面10av可具有下部刻面LF(其為第一晶體平面)，以及上部刻面UF(其為不同於第一晶體平面的第二晶體平面)，其中第二晶體平面會合以形成上部頂點V。另外，置放於凸面10av之間的凹面10ac的底表面可實質上平行於基板的表面。
蝕刻可為濕式蝕刻。取決於基板10的晶體方向，蝕刻製程中所使用的蝕刻溶液可展現顯著不同的蝕刻速率。換言之，蝕刻溶液可優先在特定晶體方向上蝕刻基板10。藉由實例，當基板10為藍寶石基板或GaN基板時，蝕刻溶液可為硫酸與磷酸的混合 物、硝酸與磷酸的混合物或KOH溶液。當基板10為SiC基板時，蝕刻溶液可為BOE(緩衝氧化物蝕刻劑)或HF溶液，且當基板10為Si基板時，蝕刻溶液可為KOH溶液。藉由實例，當基板10為c平面藍寶石基板且蝕刻溶液為容積比為3：1的硫酸與磷酸的混合溶液時，可在濕式蝕刻的過程中優先蝕刻c平面。
在此濕式蝕刻製程期間，對經由蝕刻罩幕圖案13a暴露的基板10進行蝕刻，使得可暴露相對於基板的表面以第一角度(θ1)傾斜的第一晶體平面(虛線F)。接著，進一步蝕刻基板10，使得第一晶體平面在基板10的下部方向上延伸，以形成凸面10av的下部刻面LF。另一方面，亦逐漸蝕刻在蝕刻的初始階段中形成且置放於基板10的表面附近的第一晶體平面(虛線F)，以暴露其他晶體平面，亦即，相對於基板的表面以第一角度θ2傾斜的第二晶體平面，第二晶體平面可構成上部刻面UF。第二晶體平面會合以形成上部頂點V。
以此方式，蝕刻罩幕圖案13a形成為具有較小寬度(例如，0.2μm至1μm的寬度)，藉以蝕刻溶液可充分浸潤蝕刻罩幕圖案13a的下部部分，而保留蝕刻罩幕圖案13a，藉此形成上部刻面UF以及上部頂點V。
接下來，以如參看圖7(f)以及圖7(j)所描述的方式執行製程，藉此製備如圖7(j)中所顯示的發光二極體。
圖16(a)、圖16(b)、圖16(c)以及圖16(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。惟以下特徵除外，根據本例示性實施例的製造發光二極體的方法可類似於參看圖7(a)至圖7(j)所描述的製造方法。
參看圖16(a)，蝕刻罩幕圖案13a形成於基板10上。可藉由類似於參看圖7a以及圖7b所描述的製程的製程形成蝕刻罩幕圖案13a。可使用氧化矽層、氮化矽層或氮化矽氧化物層形成蝕刻罩幕圖案13a。然而，蝕刻罩幕層13可由關於基板10具有蝕刻選擇性的任何材料形成。蝕刻罩幕圖案13a可按各種形狀形成。舉例而言，如圖8至圖10中所顯示，蝕刻罩幕圖案13a可具有條帶形狀(圖8)、圓形島狀物形狀(圖9)或多角形島狀物形狀(圖10)。當蝕刻罩幕圖案13a的單位圖案具有島狀物形狀時，蝕刻罩幕圖案13a的單位圖案可經安置，使得六個單位圖案按六角形配置包圍單一單位圖案。
在將蝕刻罩幕圖案13a作為罩幕的情況下，基板10可經受蝕刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸圖案10a。可藉由濕式蝕刻而蝕刻基板10。
取決於基板10的晶體方向，用於濕式蝕刻的蝕刻溶液可展現顯著不同的蝕刻速率。換言之，蝕刻溶液可優先在特定晶體方向上蝕刻基板10。藉由實例，當基板10為藍寶石基板或GaN基板時，蝕刻溶液可為硫酸與磷酸的混合物、硝酸與磷酸的混合物或KOH溶液。當基板10為SiC基板時，蝕刻溶液可為BOE(緩衝氧化物蝕刻劑)或HF溶液，且當基板10為Si基板時，蝕刻溶液可為KOH溶液。藉由實例，當基板10為c平面藍寶石基板且蝕刻溶液為容積比為3：1的硫酸與磷酸的混合溶液時，可優先在濕式蝕刻的過程中蝕刻c平面。
參看圖16(b)，藉由移除蝕刻罩幕圖案13a暴露凸面10av的上部表面。凸面10av的上部表面T可為平坦表面，且其刻面S 可具有相對於基板的表面的第一傾斜角度θ1。此等刻面可為第一晶體平面。另外，取決於凸面10av的刻面S，其刻面相對於基板的表面傾斜的角度(亦即，凸面10av的刻面的傾角)可相同或可不同。另外，置放於凸面10av之間的凹面10ac的底表面可與基板的表面共面。
參看圖17，將更詳細地描述凹凸圖案。圖16(b)為沿圖17的線I-I'截取的橫截面圖。
參看圖16(b)以及圖17，凹凸圖案10a包含多個凸面10av，以及由凸面10av界定的多個凹面10ac。置放於凸面10av之間的凹面10ac的底表面，以及凸面10av的上部表面可為實質上平行於基板的表面的平面，例如，c平面。儘管凸面可具有對應於參看圖8至圖10所描述的蝕刻罩幕圖案13a的形狀的條帶形狀或島狀物形狀，但蝕刻罩幕圖案13a亦可具有圓形或多角形島狀物形狀。在此狀況下，特定而言，當蝕刻罩幕圖案13a具有圓形島狀物形狀時，由凸面10av的側表面界定的凸面10av的底表面可具有準三角形形狀，準三角形形狀的每一邊向外凸出，如圖17中所顯示。另外，凸面10av的上部表面可具有對應於蝕刻罩幕圖案13a的形狀的圓形形狀。
參看圖16(c)，緩衝層21可形成於其上形成有凹凸圖案10a的基板上。此處，緩衝層21可優先在平行於基板的表面的凹面10ac的底表面以及凸面10av的上部表面上在垂直方向上生長。另外，由於凹面10ac的底表面以及凸面10av的刻面S為藉由濕式蝕刻形成的穩定晶體平面，因此位錯將形成於其上的可能性低。因此，發光二極體可具有經改良的晶體品質。
接下來，以如參看圖7(f)以及圖7(j)所描述的方式執行製程，藉此製備如圖16(d)中所顯示的發光二極體。
圖18(a)、圖18(b)、圖18(c)以及圖18(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。惟以下特徵除外，根據本例示性實施例的製造發光二極體的方法可類似於參看圖7(a)至圖7(j)所描述的製造方法。
參看圖18(a)，蝕刻罩幕圖案13a形成於基板10上。可藉由類似於參看圖7(a)以及圖7(b)所描述的製程的製程形成蝕刻罩幕圖案13a。
在將蝕刻罩幕圖案13a作為罩幕的情況下，基板10經受蝕刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av的凹凸圖案10a。可藉由濕式蝕刻而蝕刻基板10。
取決於基板10的晶體方向，用於濕式蝕刻的蝕刻溶液可展現顯著不同的蝕刻速率。換言之，蝕刻溶液可優先在特定晶體方向上蝕刻基板10。藉由實例，當基板10為藍寶石基板或GaN基板時，蝕刻溶液可為硫酸與磷酸的混合物、硝酸與磷酸的混合物或KOH溶液。當基板10為SiC基板時，蝕刻溶液可為BOE(緩衝氧化物蝕刻劑)或HF溶液，且當基板10為Si基板時，蝕刻溶液可為KOH溶液。藉由實例，當基板10為c平面藍寶石基板且蝕刻溶液為容積比為3：1的硫酸與磷酸的混合溶液時，可優先在濕式蝕刻的過程中蝕刻c平面。凸面10av的上部表面可為平坦表面，且其刻面S可具有相對於基板的表面的第一傾斜角度θ1。此等刻面可為第一晶體平面。另外，取決於凸面10av的刻面S，其刻面相對於基板的表面傾斜的角度(亦即，凸面10av的刻面的傾 角)可相同或可不同。另外，凸面10av的上部表面以及置放於凸面10av之間的凹面10ac的底表面可實質上平行於基板的表面。
參看圖18(b)，具有凹凸圖案10a的基板10經受將蝕刻罩幕圖案13a用作罩幕的二次蝕刻。二次蝕刻可為乾式蝕刻，具體而言，非等向性蝕刻。在此製程中，可將凸面10av的側表面以及凹面10ac的底表面蝕刻至預定深度。
參看圖18(c)，藉由移除蝕刻罩幕圖案13a而暴露凸面10av的上部表面T。凸面10av具有上部刻面(亦即，第一刻面S1)，以及下部刻面(亦即，第二刻面S2)，所述刻面具有不同的傾斜角度。具體而言，鄰近凸面10av的上部表面T的第一刻面S1可實質上垂直於基板的表面，且鄰近凹面10ac的第二刻面S2可具有相對於基板的表面的第一傾斜角度θ1(圖18a)，或類似於第一傾斜角度的傾斜角度。
接下來，以如參看圖7(f)以及圖7(j)所描述的方式執行製程，藉此製備如圖18(d)中所顯示的發光二極體。
圖19(a)、圖19(b)、圖19(c)以及圖19(d)為說明根據本發明的例示性實施例的製造發光二極體的方法的剖視圖。惟以下特徵除外，根據本例示性實施例的製造發光二極體的方法可類似於參看圖7(a)至圖7(j)所描述的製造方法。
參看圖19(a)，蝕刻罩幕圖案13a形成於基板10上。可藉由類似於參看圖7(a)以及圖7(b)所描述的製程的製程形成蝕刻罩幕圖案13a。
在蝕刻罩幕圖案13a作為罩幕的情況下，基板10可經受蝕刻，以在基板10的上部表面上形成包含凹面10ac以及凸面10av 的凹凸圖案10a。可藉由乾式蝕刻(具體而言，非等向性蝕刻)來蝕刻基板10。在此狀況下，凸面10av的刻面可實質上垂直於基板的表面。
參看圖19(b)，具有凹凸圖案10a的基板10經受將蝕刻罩幕圖案13a用作罩幕的二次蝕刻。二次蝕刻可為濕式蝕刻。取決於基板10的晶體方向，用於濕式蝕刻的蝕刻溶液可展現顯著不同的蝕刻速率。換言之，蝕刻溶液可優先在特定晶體方向上蝕刻基板10。藉由實例，當基板10為藍寶石基板或GaN基板時，蝕刻溶液可為硫酸與磷酸的混合物、硝酸與磷酸的混合物或KOH溶液。當基板10為SiC基板時，蝕刻溶液可為BOE(緩衝氧化物蝕刻劑)或HF溶液，且當基板10為Si基板時，蝕刻溶液可為KOH溶液。藉由實例，當基板10為c平面藍寶石基板，且蝕刻溶液為容積比為3：1的硫酸與磷酸的混合溶液時，可優先在濕式蝕刻的過程中蝕刻c平面。
參看圖19(c)，藉由移除蝕刻罩幕圖案13a而暴露凸面10av的上部表面T。凸面10av具有上部刻面(亦即，第一刻面S1)，以及下部刻面(亦即，第二刻面S2)，所述刻面具有不同的傾斜角度。第二刻面S2是藉由在濕式蝕刻過程中優先蝕刻的特定晶體平面形成，且可具有相對於基板的表面的預定傾斜角度。第二刻面S1可包含鄰近凸面10av的上部表面T以及凹面10ac的底表面而形成的上部刻面以及下部刻面。另外，置放於第二刻面S2之間的中間刻面可實質上垂直於基板的表面。
接下來，以如參看圖7(f)以及圖7(j)所描述的方式執行製程，藉此製備如圖19(d)中所顯示的發光二極體。
<凹凸圖案製備實例1>
在氧化矽層形成於c平面藍寶石基板上之後，光阻圖案形成於氧化矽層上。光阻圖案為具有如圖9中所顯示的圓形形狀的單位圖案陣列。氧化矽層經受將光阻圖案用作罩幕的氫氟酸蝕刻，以形成氧化矽圖案。接下來，移除光阻圖案。在將氧化矽圖案作為罩幕的情況下，使用按容積比為3：1混合的硫酸與磷酸的混合物來蝕刻基板。接下來，藉由移除氧化矽圖案，形成包含凸面以及凹面(兩者皆具有平坦上部表面)的凹凸圖案。
<凹凸圖案製備實例2>
惟基板經受將氧化矽層用作罩幕的乾式蝕刻除外，凹凸圖案以與凹凸圖案製備實例1中類似的方式形成於基板的上部表面上。
<凹凸圖案製備實例3>
在凹凸圖案製備實例1中所得到的基板經受使用按容積比為3：1混合的硫酸與磷酸的混合物的二次蝕刻。
<凹凸圖案製備實例4>
10nm厚鎳層形成於凹凸圖案上，如在凹凸圖案製備實例2中所製備，接著為熱處理以在凹凸圖案上形成鎳叢集。在凹凸圖案經受將鎳叢集用作罩幕的電漿蝕刻之後，移除鎳叢集。
<發光二極體製備實例1>
在具有在凹凸圖案製備實例1中所製備的凹凸圖案的基板上，藉由MOCVD形成未摻雜GaN層。在未摻雜GaN層上，形成n型GaN層，且具有InGaN/GaN的多量子井結構的主動層形成於n型GaN層上。接下來，P型GaN層形成於主動層上，接著形 成經台面蝕刻區域，n型GaN層經由經台面蝕刻區域而暴露。接下來，ITO層形成於P型GaN層上，且n型電極以及P型電極分別形成於暴露於經台面蝕刻區域中的n型GaN層以及ITO層上。
<發光二極體製備實例2>
惟使用在凹凸圖案製備實例2中所製備的基板除外，以與發光二極體製備實例1類似的方式製備發光二極體。
<發光二極體製備實例3>
惟使用在凹凸圖案製備實例3中所製備的基板除外，以與發光二極體製備實例1中類似的方式製備發光二極體。
圖20以及圖21為在於凹凸圖案製備實例1以及2中所製備的凹凸圖案上生長磊晶層之後的凹凸圖案的橫截面SEM影像。
參看圖20以及圖21，可看出，當藉由乾式蝕刻形成凹凸圖案時，不僅諸如細空隙(void，VD)的結晶失配發生於凹凸圖案的傾斜平面與磊晶層121之間的界面處，且磊晶層121中亦發生位錯D(凹凸圖案製備實例2，圖21)。另一方面，當藉由濕式蝕刻形成凹凸圖案10a時，既未觀察到在凹凸圖案10a的傾斜平面與磊晶層21之間的界面處的細空隙，亦未觀察到位錯。因此，可看出，晶體品質良好的(凹凸圖案製備實例1，圖20)。
在發光二極體製備實例1以及2中所製備的發光二極體的ESD測試中，製備實例1的發光二極體具有71.07%的ESD良率(此處，術語「ESD良率」意謂當三次將1kV的恆定電壓施加至多個發光二極體時正常操作的發光二極體與發光二極體的總數目的比率)，而製備實例2的發光二極體具有0.33%的ESD良率。 吾人認為此結果是自以下事實而導出：具有藉由濕式蝕刻形成的凹凸圖案(凹凸圖案製備實例1)的發光二極體(製備實例1)具有比具有藉由乾式蝕刻形成的凹凸圖案(凹凸圖案製備實例2)的發光二極體(製備實例2)好的晶體品質。
圖22(a)、圖22(b)以及圖22(c)為具有在凹凸圖案製備實例4中所製備的凹凸圖案的基板的SEM影像。
參看圖22(a)至圖22(c)，具有凸面10av以及藉由凸面10av界定的凹面10ac的凹凸圖案10a形成於基板的上部表面上。凸面10av中的每一者包含下部刻面LF以及上部刻面UF，以及在上部刻面UF會合處形成的上部頂點V。界定於上部刻面UF與基板的表面之間的角度(θ2)小於界定於下部刻面LF與基板的表面之間的角度(θ1)。
另外，由凸面10av的下部刻面LF界定的底表面具有準三角形形狀，準三角形形狀的每一條邊向外凸出。另外，凸面10av的上部刻面UF在俯視圖中提供大體六角形形狀。
圖23為描繪在發光二極體製備實例2以及3中所製備的發光二極體的電流輸出的曲線圖。
參看圖23，可看出，如相比於製備實例2的發光二極體，製備實例3的發光二極體有效率地防止高電流範圍的效率下降(efficiency droop)。因此，當相比於包含藉由乾式蝕刻而形成的凹凸圖案(凹凸圖案製備實例2)的製備實例2的發光二極體，包含藉由二次濕式蝕刻而形成的凹凸圖案(凹凸圖案製備實例3)的製備實例3的發光二極體具有經改良的磊晶晶體品質。
圖24(a)以及圖24(b)為具有在凹凸圖案製備實例4中所 製備的凹凸圖案的基板的SEM影像。
參看圖24(a)以及圖24(b)，可看出，多個細凸面以及凹面P形成於凹凸圖案10a的凸面10av以及凹面10ac的表面上。此等細凸面以及凹面P造成自主動層發射的光的漫反射，藉此改良光提取效率。
根據本發明的例示性實施例，發光二極體包含平行四邊形形狀的發光單元或具有三個銳角的三角形發光單元，以減少發生於發光單元的側表面處的光損失，藉此改良光提取效率。另外，具有細凸面以及凹面的凹凸圖案形成於發光單元之間的基板的區域中，藉此改良光提取效率。
儘管已參照結合圖式的一些例示性實施例說明本發明，但對於本領域具有通常知識者而言，在不脫離本發明的精神以及範疇的情況下可對本發明作出各種修改以及改變將是顯而易見的。另外，應理解，在不脫離本發明的精神以及範疇的情況下，某些例示性實施例的一些特徵亦可適用於其他例示性實施例。因此，應理解，僅藉由說明提供例示性實施例，且給出例示性實施例以向熟習此項技術者提供本發明的完整揭露內容，以及提供對本發明的透徹理解。因此，希望本發明涵蓋修改以及變化，只要其屬於所附申請專利範圍以及其等效物的範疇。
10‧‧‧基板
44‧‧‧電流散佈導體層/電流散佈層層/透明電極層
46‧‧‧互連線
100‧‧‧發光單元(UD)
100a‧‧‧第一電極
100b‧‧‧第二電極
101‧‧‧發光單元/第一邊
103‧‧‧第二邊
200‧‧‧發光單元(UD)
200a‧‧‧第一電極
200b‧‧‧第二電極
201‧‧‧長邊
203‧‧‧邊
300a‧‧‧第一電極墊片
300b‧‧‧第二電極墊片
I-I’‧‧‧線
L1‧‧‧線

Claims (40)

  1. 一種發光二極體，包括：發光單元，安置於基板上；以及導線，將所述發光單元彼此連接，其中所述發光單元各自包括具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元或具有三個銳角的三角形發光單元。
  2. 如申請專利範圍第1項所述之發光二極體，其中所述發光單元包括具有兩個銳角以及兩個鈍角的所述平行四邊形形狀的發光單元以及所述三角形發光單元。
  3. 如申請專利範圍第2項所述之發光二極體，其中所述發光單元包括六個所述平行四邊形形狀的發光單元以及一個所述三角形發光單元。
  4. 如申請專利範圍第3項所述之發光二極體，其中所述六個發光單元配置成兩列，所述兩列包括所述發光單元的第一列以及所述發光單元的第二列，所述第一列以及所述第二列包括鏡面對稱結構。
  5. 如申請專利範圍第4項所述之發光二極體，其中所述三角形發光單元安置於所述第一列以及所述第二列上，所述三角形發光單元安置得相對更靠近所述基板的第一側邊緣，而非所述基板的其餘側邊緣。
  6. 如申請專利範圍第5項所述之發光二極體，更包括：第一電極墊片，安置於所述第一列中；以及第二電極墊片，安置於所述第二列中。
  7. 如申請專利範圍第6項所述之發光二極體，其中所述第一 電極墊片以及所述第二電極墊片安置得相對更靠近所述基板的與所述第一側邊緣相對的第二側邊緣，而非所述基板的其餘側邊緣。
  8. 如申請專利範圍第4項所述之發光二極體，其中所述第一列以及所述第二列經配置而使得分別在所述第一列以及所述第二列中面向於彼此的所述發光單元的邊彼此平行。
  9. 如申請專利範圍第2項所述之發光二極體，其中所述平行四邊形形狀的發光單元包括在相同方向上定向的所述發光單元的第一列以及在相同方向定向的所述發光單元的第二列，所述三角形發光單元安置於所述第一列以及所述第二列上。
  10. 如申請專利範圍第9項所述之發光二極體，其中所述第一列以及所述第二列按鏡面對稱結構配置，使得分別在所述第一列以及所述第二列中面向於彼此的所述發光單元的邊彼此平行，且其中所述三角形發光單元的一邊平行於所述第一列中的所述發光單元的第一邊，所述三角形發光單元的第二邊平行於所述第二列中的所述發光單元的一邊，且所述三角形發光單元的第三邊平行於所述基板的第一側邊緣。
  11. 如申請專利範圍第1項所述之發光二極體，其中所述發光單元包括六個所述三角形發光單元，所述三角形發光單元圍繞假想的點徑向配置。
  12. 如申請專利範圍第11項所述之發光二極體，其中六個所述三角形發光單元中的每一者包括三角形形狀，所述三角形形狀包括三個銳角。
  13. 如申請專利範圍第12項所述之發光二極體，其中所述點 配置於所述發光二極體的中心處。
  14. 如申請專利範圍第11項所述之發光二極體，其中所述發光單元以相對於穿過所述點的垂直平面的鏡面對稱結構配置。
  15. 如申請專利範圍第1項所述之發光二極體，更包括：第一電極墊片以及第二電極墊片，其中所述發光單元在所述第一電極墊片與所述第二電極墊片之間形成彼此並聯連接的兩個串聯陣列。
  16. 如申請專利範圍第15項所述之發光二極體，其中安置於所述串聯陣列中的每一者的末端處的發光單元之間的發光單元包括所述三角形發光單元，所述三角形發光單元包括三個銳角。
  17. 如申請專利範圍第1項所述之發光二極體，其中每一所述發光單元包括第一導電型半導體層、主動層、第二導電型半導體層以及導線，所述導線在其第一末端處經由凹槽連接至所述第一導電型半導體層，所述凹槽經由所述發光單元中的所述第二導電型半導體層以及所述主動層形成。
  18. 如申請專利範圍第1項所述之發光二極體，其中每一所述發光單元包括第一導電型半導體層、主動層、第二導電型半導體層，以及導線，所述導線在其第一末端連接至所述第一導電型半導體層，所述第一導電型半導體層暴露至連接至隔離凹槽的所述發光單元的經蝕刻台面區域。
  19. 如申請專利範圍第1項所述之發光二極體，其中所述發光單元在穿過所述基板的中心的假想的直線的相對側處以對稱結構配置。
  20. 如申請專利範圍第1項所述之發光二極體，其中所述基 板包括凹凸圖案，所述凹凸圖案在所述凹凸圖案的上部表面上包括凸面以及由所述凸面界定的凹面，所述凹凸圖案的安置於第一區域中的第一部分包括在所述凹凸圖案的表面上的細凸面以及凹面。
  21. 如申請專利範圍第20項所述之發光二極體，其中所述凹凸圖案安置於將所述發光單元彼此隔離的隔離凹槽內，所述凹凸圖案包括形成於其所述表面上的細凸面以及凹面。
  22. 如申請專利範圍第20項所述之發光二極體，其中所述發光單元中的每一者包括第一導電型半導體層、主動層以及第二導電型半導體層，所述發光單元中的每一者更包括所述第二導電型半導體層以及所述主動層的經台面蝕刻區域，所述經台面蝕刻區域經由其暴露所述第一導電型半導體層，且其中包括所述細凸面以及凹面的所述凹凸圖案的第二部分形成於安置於所述經台面蝕刻區域下的所述凹凸圖案的表面上。
  23. 如申請專利範圍第20項所述之發光二極體，其中所述凹凸圖案的所述凸面包括刻面，所述刻面包括晶體平面，且其中所述刻面中的一者包括上部頂點。
  24. 如申請專利範圍第23項所述之發光二極體，其中所述刻面包括對應於第一晶體平面的下部刻面以及對應於第二晶體平面的上部刻面，且所述上部頂點安置於所述第二晶體平面會合處。
  25. 如申請專利範圍第24項所述之發光二極體，其中所述第二晶體平面相對於所述基板的表面的傾斜角度小於所述第一晶體平面相對於所述基板的所述表面的傾斜角度。
  26. 如申請專利範圍第23項所述之發光二極體，其中所述凸 面包括條帶形狀或島狀物形狀。
  27. 如申請專利範圍第26項所述之發光二極體，其中所述凸面包括島狀物形狀，且所述凸面中的每一者的底表面包括準三角形形狀，所述準三角形形狀的每一邊向外凸出。
  28. 如申請專利範圍第20項所述之發光二極體，其中所述凹凸圖案的所述凸面中的每一者包括對應於晶體平面的刻面以及平坦上部表面。
  29. 如申請專利範圍第20項所述之發光二極體，其中所述凹凸圖案的所述凸面中的每一者包括包括不同傾斜角度的下部刻面與上部刻面。
  30. 如申請專利範圍第20項所述之發光二極體，其中所述凹凸圖案的所述凸面中的每一者包括下部刻面、中間刻面以及上部刻面，且彼此鄰近的刻面包括不同的傾斜角度。
  31. 如申請專利範圍第1項所述之發光二極體，其中所述發光單元經由所述導線彼此串聯地連接。
  32. 如申請專利範圍第1項所述之發光二極體，更包括：第一電極以及第二電極，安置於所述發光單元中的每一者上，其中所述發光單元中的每一者包括第一導電型半導體層、主動層以及第二導電型半導體層，且其中所述第一電極電連接至所述第一導電型半導體層，所述第二電極電連接至所述第二導電型半導體層，且所述導線將一個發光單元的所述第一電極分別地連接至另一發光單元的所述第二電極。
  33. 如申請專利範圍第32項所述之發光二極體，其中所述第 二電極包括彎曲形狀。
  34. 如申請專利範圍第33項所述之發光二極體，其中所述第一導電型半導體層、所述主動層以及所述第二導電型半導體層中的至少一者包括相對於所述基板的表面以小於90°的角度傾斜的側表面。
  35. 一種製造發光二極體的方法，包括：製備基板；在所述基板上形成堆疊，所述堆疊包括第一導電型半導體層、主動層以及第二導電型半導體層；以及圖案化所述堆疊以形成發光單元，所述發光單元各自包括具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元或具有三個銳角的三角形發光單元。
  36. 如申請專利範圍第35項所述之製造發光二極體的方法，其中製備所述基板包括：在所述基板的第一表面上形成包括凸面以及由所述凸面界定的凹面的凹凸圖案；以及在安置於所述基板的所述第一表面上的區域中的所述凹凸圖案的表面上形成細凸面以及凹面。
  37. 如申請專利範圍第36項所述之製造發光二極體的方法，其中在圖案化所述堆疊之後形成所述細凸面以及凹面。
  38. 如申請專利範圍第36項所述之製造發光二極體的方法，其中所述多個發光單元包括圍繞一個點徑向配置的至少六個所述三角形發光單元。
  39. 一種發光二極體，包括： 發光單元，配置於基板上，其中所述發光單元各自包括具有兩個銳角以及兩個鈍角的平行四邊形形狀的發光單元或具有三個銳角的三角形發光單元，其中所述基板包括在其第一表面上包括凸面以及由所述凸面界定的凹面的凹凸圖案，且其中所述凹凸圖案安置於所述基板的所述第一表面上的第一區域中，且包括安置於所述凹凸圖案的表面上的細凸面以及凹面。
  40. 如申請專利範圍第39項所述之發光二極體，更包括：絕緣層，安置於所述基板上的所述發光單元以及所述凹凸圖案上，其中包括所述細凸面以及凹面的所述凹凸圖案安置於接觸所述絕緣層的所述基板的第二區域中。
TW102142842A 2012-11-23 2013-11-25 發光二極體及其製造方法 TWI609506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120133564A KR20140066397A (ko) 2012-11-23 2012-11-23 복수개의 단위 발광소자들을 갖는 발광다이오드
KR1020120155482A KR20140085195A (ko) 2012-12-27 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드

Publications (2)

Publication Number Publication Date
TW201427073A true TW201427073A (zh) 2014-07-01
TWI609506B TWI609506B (zh) 2017-12-21

Family

ID=50772481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142842A TWI609506B (zh) 2012-11-23 2013-11-25 發光二極體及其製造方法

Country Status (4)

Country Link
US (3) US9269745B2 (zh)
CN (1) CN104813489B (zh)
TW (1) TWI609506B (zh)
WO (1) WO2014081243A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6156402B2 (ja) * 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
WO2016133292A1 (ko) * 2015-02-16 2016-08-25 서울바이오시스 주식회사 광 추출 효율이 향상된 발광 소자
USD770401S1 (en) * 2015-02-23 2016-11-01 Seoul Viosys Co., Ltd. Light emitting diode
US9905729B2 (en) 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
CN109950377A (zh) * 2015-10-16 2019-06-28 首尔伟傲世有限公司 发光二极管芯片、发光装置及电子装置
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
DE102017205639A1 (de) * 2016-04-18 2017-10-19 Seoul Viosys Co., Ltd Lumineszenzdiode mit hoher Effizienz
JP6874288B2 (ja) 2016-06-30 2021-05-19 日亜化学工業株式会社 発光装置及びバックライト光源
KR101900925B1 (ko) 2017-11-20 2018-09-21 엘지디스플레이 주식회사 마이크로 발광 다이오드 칩을 갖는 성장 기판, 및 이를 이용한 발광 다이오드 표시장치 제조 방법
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
TWI692883B (zh) 2019-04-24 2020-05-01 錼創顯示科技股份有限公司 微型元件及其結構
CN111864028B (zh) * 2019-04-24 2021-10-08 錼创显示科技股份有限公司 微型元件及其结构
CN115966642B (zh) * 2022-12-29 2024-03-12 淮安澳洋顺昌光电技术有限公司 一种高压发光二极管芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JPWO2009088084A1 (ja) * 2008-01-11 2011-05-26 ローム株式会社 半導体発光装置
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
KR20110024762A (ko) 2009-09-03 2011-03-09 에프엘리즈 주식회사 패턴 사파이어 서브스트레이트 및 이를 이용한 발광소자
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
EP2587556B1 (en) * 2010-06-28 2018-05-02 Nichia Corporation Method for manufacturing a sapphire substrate and growing a nitride semiconductor light emitting device
KR101158080B1 (ko) * 2010-07-22 2012-06-22 서울옵토디바이스주식회사 발광다이오드
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
CN102446908A (zh) 2010-09-30 2012-05-09 展晶科技(深圳)有限公司 发光二极管及其形成方法
KR101104744B1 (ko) * 2011-06-29 2012-01-11 박건 발광 장치
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
KR101902392B1 (ko) * 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
CN103311420B (zh) * 2012-03-06 2017-04-12 三星电子株式会社 具有多单元阵列的半导体发光器件
JP6176032B2 (ja) 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
US10278243B2 (en) * 2014-03-06 2019-04-30 Seoul Semiconductor Co., Ltd. Backlight module with MJT LED and backlight unit including the same

Also Published As

Publication number Publication date
US20170236865A1 (en) 2017-08-17
US20140145218A1 (en) 2014-05-29
US9269745B2 (en) 2016-02-23
CN104813489A (zh) 2015-07-29
TWI609506B (zh) 2017-12-21
US9680060B2 (en) 2017-06-13
CN104813489B (zh) 2018-01-02
WO2014081243A1 (en) 2014-05-30
US20160172537A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI609506B (zh) 發光二極體及其製造方法
US10069038B2 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US9831385B2 (en) Semiconductor light-emitting devices
US8618565B2 (en) High efficiency light emitting diode
US20150171273A1 (en) Solid state light emitting devices based on crystallographically relaxed structures
US8247822B2 (en) Semiconductor light-emitting device
JP2009147140A (ja) 発光素子および発光素子の製造方法
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
US11961939B2 (en) Method of manufacturing a light-emitting device
US11810943B2 (en) Light-emitting device and manufacturing method thereof
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
US20180374990A1 (en) Light-emitting device and manufacturing method thereof
US9231024B2 (en) Light-emitting element and the manufacturing method thereof
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR100924455B1 (ko) 발광 다이오드 및 그 제조 방법
KR100700530B1 (ko) 요철 구조를 가진 발광 다이오드 및 그 제조 방법
WO2023236129A1 (zh) 氮化物发光二极管和发光装置
KR20120010351A (ko) 반도체 발광소자의 제조방법
KR20130037625A (ko) 발광다이오드 및 그의 제조방법
TW202243273A (zh) 發光元件
KR20110092525A (ko) 반도체 발광소자 제조방법