KR20140085195A - 복수개의 단위 발광소자들을 갖는 발광다이오드 - Google Patents

복수개의 단위 발광소자들을 갖는 발광다이오드 Download PDF

Info

Publication number
KR20140085195A
KR20140085195A KR1020120155482A KR20120155482A KR20140085195A KR 20140085195 A KR20140085195 A KR 20140085195A KR 1020120155482 A KR1020120155482 A KR 1020120155482A KR 20120155482 A KR20120155482 A KR 20120155482A KR 20140085195 A KR20140085195 A KR 20140085195A
Authority
KR
South Korea
Prior art keywords
light emitting
unit light
substrate
emitting elements
semiconductor layer
Prior art date
Application number
KR1020120155482A
Other languages
English (en)
Inventor
이소라
이섬근
이현행
김종규
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120155482A priority Critical patent/KR20140085195A/ko
Priority to US14/087,140 priority patent/US9269745B2/en
Priority to PCT/KR2013/010689 priority patent/WO2014081243A1/en
Priority to CN201380061394.5A priority patent/CN104813489B/zh
Priority to TW102142842A priority patent/TWI609506B/zh
Publication of KR20140085195A publication Critical patent/KR20140085195A/ko
Priority to US15/003,928 priority patent/US9680060B2/en
Priority to US15/499,813 priority patent/US20170236865A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

복수의 단위 발광소자들을 갖는 발광다이오드가 개시된다. 이 발광다이오드는, 기판과, 기판 상에 위치하는 복수개의 단위 발광소자들과, 복수개의 단위 발광소자들을 연결하는 배선들을 포함하며, 복수개의 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함한다. 삼각형 형상의 단위 발광소자들을 채택함으로써, 단위 발광소자의 측면에서 발생되는 광 손실을 감소시킬 수 있다. 나아가, 기판 상에 미세 요철을 갖는 요철 패턴을 형성하여 광 추출 효율을 개선하는 기술이 개시된다.

Description

복수개의 단위 발광소자들을 갖는 발광다이오드{LIGHT EMITTING DIODE HAVING A PLURALITY OF LIGHT EMITTING UNITS}
본 발명은 발광다이오드에 관한 것으로, 더 상세하게는 세 예각을 갖는 삼각형 형상의 복수개의 단위 발광소자들을 갖는 발광다이오드에 관한 것이다.
발광다이오드는 표시소자 및 백라이트로서 널리 이용되고 있으며, 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
일반적으로, 발광다이오드는 순방향 전류가 흐를 때 구동되므로 교류 전원 하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광다이오드를 교류 전원에 직접 연결하여 사용할 경우, 발광다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다. 나아가, 단일의 발광다이오드는 일정한 순방향 전압하에서 구동되므로, 고전압하에서 구동될 수 없는 문제점이 있다.
최근, 이러한 발광다이오드의 문제점을 해결하여, 고전압 교류 전원 하에서 구동하기 위한 발광다이오드가 개발되고 있다. 이러한 발광다이오드는 일반적으로 대략 정사각형 또는 직사각형 형상을 갖는 복수의 단위 발광소자들을 포함하며, 이들 단위 발광소자들이 배선에 의해 직렬 연결됨으로써 고전압에서 구동할 수 있다. 또한, 브리지 정류기 등의 정류 회로에 단위 발광소자들의 직렬 어레이를 연결함으로써 교류 전원하에서 구동할 수 있는 발광다이오드를 제공할 수 있다.
그러나 복수개의 단위 발광소자들을 갖는 종래의 발광다이오드는 광 효율이 상대적으로 높지 않아, 광 효율을 개선하기 위한 노력이 계속해서 요구되고 있다.
한편, 광추출효율을 증가시키기 위해, 예를 들어, 패터닝된 사파이어 기판(PSS: Patterned Sapphire Substrate)과 같이, 기판 상에 요철 패턴을 형성하고, 상기 요철 패턴 상에 반도체층을 성장시키는 방법(KR공개특허 2011-0024762호)이 있다. 그러나, 이러한 요철 패턴의 형성만으로는 광추출효율의 증가에 한계가 있다.
본 발명이 해결하려는 과제는, 개선된 광 추출 효율을 갖는 발광다이오드를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 복수개의 단위 발광소자들을 포함하는 발광다이오드에 있어서, 광 효율을 증가시킬 수 있는 발광다이오드를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 발광다이오드의 구성 요소들에 의해 발생되는 광 손실을 감소시킬 수 있는 발광다이오드를 제공하는 것이다.
본 발명의 실시예들에 따른 발광다이오드는, 기판; 상기 기판 상에 위치하는 복수개의 단위 발광소자들; 및 상기 복수개의 단위 발광소자들을 연결하는 배선들을 포함하며, 상기 복수개의 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함한다.
본 명세서에서 "삼각형 형상"은 직사각형과 달리 예각을 갖는 형상이며, 예각부는 라운딩된다. 세 예각을 갖는 삼각형 형상은 정삼각형 형상일 수 있으나, 이에 반드시 한정되는 것은 아니다.
단위 발광소자들이 세 예각을 갖는 삼각형 형상을 갖기 때문에, 단위 발광소자의 측면에서 발생되는 광 손실을 감소시킬 수 있으며, 나아가, 단위 발광소자들간의 광 간섭이나 광 흡수에 의한 광 손실을 감소시킬 수 있다.
또한, 상기 복수개의 단위 발광소자들은 일 지점을 중심으로 방사상으로 배열된 적어도 6개의 삼각형 형상의 단위 발광소자들을 포함할 수 있다. 나아가, 상기 적어도 6개의 삼각형 형상의 단위 발광소자들은 세 예각을 갖는 삼각형 형상일 수 있다. 상기 일 지점은 상기 발광 다이오드의 중앙부에 위치할 수 있다.
한편, 상기 복수개의 단위 발광소자들은 상기 일 지점을 지나는 수직면에 대해 거울면 대칭 구조로 배열될 수 있다.
상기 발광 다이오드는 제1 전극 패드 및 제2 전극 패드를 더 포함할 수 있다. 나아가, 상기 복수개의 단위 발광소자들은 상기 제1 전극 패드와 제2 전극 패드 사이에서 상기 배선들에 의해 서로 병렬 연결되는 2개의 직렬 어레이를 형성할 수 있다.
또한, 각 직렬 어레이의 양 끝단에 위치하는 단위 발광소자들 사이에 위치하는 단위 발광소자들은 모두 세 예각을 갖는 삼각형 형상의 단위 발광소자들일 수 있다.
한편, 각 단위 발광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 여기서, 적어도 하나의 배선은 일 단부가 단위 발광소자 내의 제2 도전형 반도체층 및 활성층을 관통하는 홈을 통해 상기 제1 도전형 반도체층에 접속할 수 있다. 이와 달리, 적어도 하나의 배선은 일 단부가 단위 발광소자의 메사 식각 영역에 노출된 제1 도전형 반도체층에 접속할 수도 있다.
몇몇 실시예들에 있어서, 상기 복수개의 단위 발광 소자들은 중심을 지나는 일 직선의 양측에 대칭 구조로 배열될 수 있다.
몇몇 실시예들에 있어서, 상기 기판은 상부면에 철부와 상기 철부에 의해 정의된 요부를 구비하는 요철 패턴을 갖고, 상기 요철 패턴 중 일부 영역 내의 요철 패턴은 그 표면에 미세 요철을 구비할 수 있다. 상기 미세 요철은 불규칙적으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 규칙적으로 형성될 수도 있다. 상기 미세 요철을 구비하는 요철 패턴에 의해 광 추출 효율을 증가시킬 수 있다.
표면에 미세 요철을 갖는 요철 패턴은 단위 발광소자들을 분리하는 분리 홈 내에 배치될 수 있다. 상기 분리 홈 내에 배치된 요철 패턴은 기판 내의 광의 추출을 도우며 또한 단위 발광소자들로부터 방출되어 기판으로 향하는 광을 난반사시킴으로써, 광 추출 효율을 개선한다.
나아가, 상기 단위 발광소자들은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 단위 발광소자들은 각각 상기 제2 도전형 반도체층 및 활성층을 식각하여 상기 제1 도전형 반도체층을 노출시키는 메사 식각 영역을 포함하고, 상기 메사 식각 영역 하부에 위치하는 요철 패턴은 그 표면에 미세 요철을 구비할 수 있다. 상기 메사 식각 영역 하부에 위치하는 요철 패턴은 그 표면에 미세 요철을 구비함으로써 기판측으로 진행하는 광을 더욱 난반사시켜 발광다이오드의 광 추출 효율을 개선한다.
몇몇 실시예들에 있어서, 상기 요철 패턴의 철부는 다수 개의 결정면들을 포함하는 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비할 수 있다. 나아가, 상기 측면들은 제1 결정면들인 하부 측면들과 제2 결정면들인 상부 측면들을 구비하고, 상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어질 수 있다. 또한, 상기 제2 결정면이 기판 표면과 이루는 경사각은 상기 제1 결정면이 기판 표면과 이루는 경사각에 비해 작다.
한편, 상기 철부는 스트라이프 또는 아일랜드(island)의 형태를 가질 수 있다. 특히, 상기 철부는 아일랜드의 형태를 갖고, 상기 철부의 바닥면은 유사 삼각형의 형상이되, 각 선분이 외부로 돌출된 곡면일 수 있다.
몇몇 실시예들에 있어서, 상기 요철 패턴의 철부는 결정면들인 측면들과 편평한 상부면을 가질 수 있다. 상기 요철 패턴의 철부는 서로 다른 경사각을 갖는 하부 측면과 상부 측면을 가질 수 있다. 나아가, 상기 요철 패턴의 철부는 하부 측면, 중간 측면, 및 상부 측면을 갖고, 상기 서로 인접하는 측면들은 서로 다른 경사각을 가질 수 있다.
상기 발광 다이오드는, 상기 각 단위 발광소자들 상에 배치된 제1 전극 및 제2 전극을 더 포함할 수 있다. 또한, 상기 각 단위 발광소자들은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 전극은 상기 제1 도전형 반도체층에 전기적으로 접속되고, 상기 제2 전극은 상기 제2 도전형 반도체층에 전기적으로 접속될 수 있다. 상기 배선은 하나의 단위 발광소자의 제1 전극과 인접한 다른 하나의 단위 발광소자의 제2 전극을 연결할 수 있다.
상기 제2 전극은 만곡 형상을 가질 수 있다.
한편, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 중 적어도 하나의 측면은 상기 기판면에 대해 90도 미만의 각도로 경사질 수 있다. 이에 따라, 단위 발광소자들간의 광 간섭 또는 광 흡수를 더욱 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광다이오드 제조 방법은, 기판을 제공하고, 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 적층체를 형성하고, 상기 적층체를 패터닝하여 복수의 단위 발광소자들을 형성하는 것을 포함한다. 여기서, 상기 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함한다.
상기 복수개의 단위 발광소자들은 일 지점을 중심으로 방사상으로 배열된 적어도 6개의 삼각형 형상의 단위 발광소자들을 포함할 수 있다.
나아가, 상기 기판을 제공하는 것은, 기판 상부면에 철부와 상기 철부에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하고, 상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴의 표면에 미세 요철을 형성하는 것을 포함할 수 있다. 상기 미세 요철은 불규칙적으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 규칙적으로 형성될 수도 있다.
또한, 상기 미세 요철을 형성하는 것은 상기 적층체를 패터닝한 후에 수행될 수 있다. 이와 달리, 상기 미세 요철은 상기 적층체를 패터닝하기 전에 수행될 수도 있다.
본 발명의 또 다른 실시예들에 따른 발광다이오드는, 기판; 및 상기 기판 상에 위치하는 복수개의 단위 발광소자들을 포함한다. 여기서, 상기 복수개의 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함하고, 상기 기판은 상부면에 철부와 상기 철부에 의해 정의된 요부를 구비하는 요철 패턴을 갖고, 상기 요철 패턴 중 일부 영역 내의 요철 패턴은 그 표면에 미세 요철을 구비할 수 있다.
또한, 상기 발광다이오드는, 상기 복수개의 발광소자들 및 상기 기판 상의 요철 패턴을 덮는 절연막을 더 포함할 수 있다.
한편, 상기 미세 요철을 구비하는 요철 패턴은 상기 절연막이 접촉하는 기판 영역에 한정되어 위치할 수 있다. 이와 달리, 상기 미세 요철을 구비하는 요철 패턴은 상기 절연막이 접촉하는 기판 영역에 더하여 상기 단위 발광소자들의 일부 영역 하부에 추가적으로 위치할 수 있다. 특히, 상기 일부 영역은 상기 메사 식각 영역일 수 있다.
본 발명에 따르면, 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 채택함으로써, 단위 발광소자들의 측면에서 발생되는 광 손실을 감소시켜 발광다이오드의 광 추출 효율을 향상시킬 수 있다. 나아가, 단위 발광소자들 사이의 기판 영역에 미세 요철을 구비하는 요철패턴을 배치함으로써 광 추출 효율을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 개략적인 단면도이다.
도 3(a) 및 ((b)는 본 발명의 또 다른 실시예들에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다.
도 4a 내지 도 4j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 5 내지 도 7은 식각 마스크 패턴의 형상들을 개략적으로 나타낸 평면도들
이다.
도 8은 요철 패턴을 나타낸 평면도이다.
도 9는 하나의 철부를 나타낸 사시도이다.
도 10a 및 도 10b는 활성층에서 방출된 광이 발광다이오드 하부의 요철 패턴과 분리 영역 내의 요철 패턴에 의해 여러 방향으로 반사되는 것을 각각 나타낸 개략도이다.
도 11a 내지 도 11e는 본 발명의 또 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 12a 내지 도 12d는 본 발명의 또 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 13a 내지 도 13d는 본 발명의 또 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 15a 내지 도 15d는 본 발명의 또 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 16a 내지 도 16d는 본 발명의 또 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 17 및 도 18은 각각 요철 패턴 제조예 1 및 제조예 2에 따라 제조된 요철 패턴 상에 에피층을 성장시킨 후의 SEM 단면 사진들이다.
도 19a 내지 도 19c는 요철 패턴 제조예 4에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 20은 발광다이오드 제조예 2 및 발광다이오드 제조예 3에 따라 각각 제조
된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
도 21a 내지 도 21b는 요철 패턴 제조예 5에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우, 그것은 상기 층이 상기 다른 층 또는 기판 상에 직접 위치할 수 있거나 또는 상기 층과 상기 다른 층 또는 기판 사이에 제3의 층이 개재될 수 있다는 것을 의미한다. 또한, 본 명세서에서 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 용어 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 발광다이오드는, 기판(10), 복수개의 단위 발광소자들(100, 200; UD) 및 배선들(46)을 포함한다. 또한, 상기 발광다이오드는 제1 및 제2 전극 패드(300a, 300b)를 포함할 수 있다. 상기 각 단위 발광소자들(100, 200) 상에 전류 스프레딩 도전막(44)이 위치할 수 있다. 또한 각 단위 발광소자들(100) 상에 제1 전극(100a) 및 제2 전극(100b)이 배치될 수 있고, 단위 발광소자들(200) 상에 제1 전극(200a)과 제2 전극(200b)이 배치될 수 있다. 또한, 상기 발광다이오드는 패시베이션막(43) 및 분리 절연막(40)을 포함할 수 있다.
기판(10)은 특별히 한정되지 않으며, 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 특히, 상기 기판(10)은, 사파이어 기판과 같은 절연기판 또는 상부에 절연층을 갖는 도전기판일 수 있다.
기판(10)은 대체로 사각형 형상을 가지며, 도시된 바와 같이 직사각형 형상을 가질 수 있다. 본 명세서에 있어서, 기판 및 단위 발광소자들의 형상, 즉, 사각형 및 삼각형 등의 형상에 대한 언급은 평면도에서 본 형상을 의미한다. 다만, 당업자라면 이해하듯이, 본 명세서에서 언급되는 삼각형, 사각형, 오각형 등의 다각형 형상은 기하학적으로 완벽한 다각형 형상만을 의미하는 것으로 이해되어서는 안 되며, 완벽한 다각형 형상에서 약간의 변형이 수반될 수 있다. 예컨대, 다각형 형상의 각부는 라운딩될 수 있다.
상기 기판(10)은 상부면에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철패턴(10a)을 가질 수 있으며, 요철패턴(10a) 중 일부 영역에 위치하는 요철패턴(10a)의 표면에 미세 요철(P)을 가질 수 있다. 특히, 상기 미세 요철(P)이 형성된 요철패턴(10a)은 단위 발광소자들(UD)의 하부 영역을 제외한 영역들, 예컨대, 단위 발광소자들(UD)을 분리하는 영역, 즉 분리 홈(G)에 위치할 수 있다. 또한, 다른 실시예들에서 설명하듯이, 미세 요철이 형성된 요철패턴(10a) 영역은 단위 발광소자들(UD)의 메사 식각 영역(R) 하부에도 위치할 수 있다. 상기 미세 요철(P)은 불규칙적으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 규칙적으로 형성될 수도 있다.
상기 복수개의 단위 발광소자들(UD)은 세 예각을 갖는 삼각형 형상의 단위 발광소자들(100)을 포함하며, 또한 둔각을 갖는 삼각형 형상 또는 오각형 형상의 단위 발광소자들(200)을 포함할 수 있다.
기판(10)이 직사각형 형상을 갖는 경우, 단위 발광소자들(100) 각각의 한 변은 기판(10)의 두 변에 평행하고, 나머지 두 변은 기판(10)의 어느 변과도 평행하지 않다. 단위 발광소자들(100)은 정삼각형 형상일 수 있으나, 이에 한정되는 것은 아니다. 한편, 일 지점을 중심으로 적어도 6개의 단위 발광소자들(100)이 방사상으로 배열될 수 있다. 상기 일 지점은 중앙부 근처에 위치할 수 있으며, 중심(C)일 수도 있다. 도 1에 있어서, 방사상으로 배열된 적어도 6개의 단위 발광소자들(100)은 한 번 나타나지만, 이러한 배열 구조는 단위 발광소자들(100)의 수를 더 증가시키면 더 형성될 수 있다.
예각을 갖는 삼각형 형상의 단위 발광셀들을 채택함으로써 예각부를 통한 광 추출 효율이 개선된다. 나아가, 적어도 6개의 단위 발광소자들(100)을 방사상으로 배열하고, 예각부들을 라운딩되게 함으로써 적어도 6개의 단위 발광 소자들(100)의 예각들이 모이는 중심(C) 근처에서도 광 손실을 감소시켜 광 추출 효율을 개선할 수 있다.
도 1에 도시한 바와 같이, 단위 발광소자들(100)은 중심(C)을 지나는 직선(L1)의 양측에 배열될 수 있으며, 나아가, 단위 발광소자들(100)이 중심(C)을 지나는 수직면에 대해 거울면 대칭 구조로 배열될 수 있다.
상기 직선(L1)의 양측에 배치된 단위 발광소자들(100)은 각각 배선들(46)에 의해 연결되어 두개의 직렬 어레이를 형성할 수 있다. 이들 직렬 어레이가 거울면 대칭 구조로 배열될 수 있으며, 따라서, 단위 발광소자들(100)의 형상뿐만 아니라, 배선(46) 및 전극들(100a, 100b)이 모두 대칭 구조로 배열될 수 있다.
한편, 삼각형 또는 오각형 형상의 단위 발광소자(200)가 기판(10)의 양측 가장자리 근처에 배치될 수 있다. 상기 단위 발광소자들(100)이 대칭구조로 배열됨에 따라, 단위 발광소자들(100)에 의해 기판(10)의 양측 가장자리 근처에 오목한 윤곽이 형성될 수 있다. 삼각형 또는 오각형 형상의 단위 발광소자(200)는 기판(10)의 일측 가장자리 근처에 배치되어 오목한 윤곽을 채우도록 배치될 수 있다.
한편, 제1 전극 패드(300a)는 일측 가장자리의 단위 발광 소자(200) 상에 위치하고, 제2 전극 패드(300b)는 타측 가장자리의 단위 발광 소자(200) 상에 위치할 수 있다. 상기 제1 전극 패드(300a)와 제2 전극 패드(300b) 사이에서 단위 발광 소자들(100, 200)의 직렬 어레이들이 서로 병렬 연결된다. 직렬 어레이들이 서로 병렬 연결되므로, 전류를 균일하게 분포하여 발광 소자들(100, 200)간의 전류 주입 효율을 높일 수 있다.
도 1에 도시한 바와 같이, 각 직렬 어레이의 양 끝 단에 단위 발광 소자들(200)이 배치되고, 그 사이에는 모두 세 예각을 갖는 삼각형 형상의 단위 발광소자들(100)이 위치할 수 있다. 본 실시예에 있어서, 5개의 단위 발광소자들(100)과 두개의 단위 발광소자들(200)이 연결되어 직렬 어레이를 구성하나, 반드시 이에 한정되는 것은 아니며, 각 어레이에 배치된 단위 발광소자들(100)의 개수를 더 증가시켜 더 많은 단위 발광소자들을 직렬로 연결할 수 있다. 다만, 도 1에 도시한 바와 같이 7개의 단위 발광소자들로 이루어진 발광다이오드를 채택하고, 복수개의 동일한 발광다이오드들을 서로 전기적으로 연결함으로써, 110V 또는 220V 등의 고전압 교류전원에서 동작하는 발광 모듈을 쉽게 구성할 수 있다.
도 2에 도시된 바와 같이, 단위 발광소자들(UD)은 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하며 또한 버퍼층(21)을 포함하는 적층체일 수 있다. 또한, 각 단위 발광소자들(UD)의 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27) 중 적어도 하나의 측면은 기판(10) 면에 대해 90도 미만의 각도로 경사질 수 있다.
활성층(25)은 단일 양자웰 구조 또는 다중 양자웰 구조일 수 있으며, 요구되는 발광 파장에 따라 그 물질 및 조성이 선택된다. 예컨대, 활성층(25)은 AlInGaN 계열의 화합물 반도체, 예컨대 InGaN로 형성될 수 있다. 한편, 제1 및 제2 도전형 반도체층(23, 27)은 활성층(25)에 비해 밴드갭이 큰 물질로 형성되며, AlInGaN 계열의 화합물 반도체, 예컨대 GaN로 형성될 수 있다.
제2 도전형 반도체층(27)은, 도시한 바와 같이, 제1 도전형 반도체층(23)의 일부 영역 상부에 위치하며, 활성층(25)은 제2 도전형 반도체층(27)과 제1 도전형 반도체층(23) 사이에 개재된다. 또한, 제2 도전형 반도체층(27) 상에 전류 스프레딩 도전층, 예컨대 투명전극층(44)이 위치할 수 있다. 상기 투명전극층(44)은 인디움틴산화막(ITO) 또는 Ni/Au 등의 물질로 형성될 수 있다.
제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 n형 반도체층 및 p형 반도체층일 수 있으나, 그 반대일 수도 있다. 제1 도전형 반도체층(23) 상에 제1 전극(도 1의 100a, 200a)이 위치하고, 제2 도전형 반도체층(27) 상에 제2 전극(도 1의 100b, 200b)이 위치한다. 제1 전극(100a, 200a)은 상기 제2 도전형 반도체층(27) 및 활성층(25)을 관통하는 홈을 통해 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있다. 한편, 제2 전극(100b, 200b)은 투명전극층(44) 상에 형성될 수도 있다. 도 1에 도시한 바와 같이, 제1 전극(100a)과 제2 전극(100b)은 서로 마주보도록 배치된다.
상기 제1 전극(100a)은 도트 형상을 가질 수 있으며, 상기 제2 전극(100b)은 만곡 형상을 가질 수 있다. 상기 제2 전극(100b)은 삼각형 형상의 하나의 변을 따라 배치될 수 있다. 상기 제2 전극(100b)을 만곡 형상으로 형성함으로써 단위 발광 소자 내의 전류 분산 특성을 개선할 수 있으며, 이에 따라 발광 효율을 향상시킬 수 있다. 한편, 배선(46)은 하나의 예각부 측에 치우쳐 제2 전극(100b)에 연결된다. 이에 따라, 배선(46)의 길이를 상대적으로 짧게 할 수 있어 배선(46)에 의해 광이 차단되는 것을 감소시킬 수 있다.
제1 및 제2 전극 패드(300a, 300b)는 외부의 전원으로부터 전력을 공급하기 위한 패드들로서, 예컨대 본딩와이어가 본딩될 수 있는 패드들이다. 발광다이오드는 제1 및 제2 전극 패드(300a, 300b)에 인가된 전력에 의해 구동된다.
배선들(46)은 인접한 단위 발광소자들(100, 200)을 서로 전기적으로 연결한다. 배선들(46)은 인접한 단위 발광소자들(100, 200)을 직렬 연결할 수 있다. 즉, 배선들(46)은 하나의 단위 발광소자의 제1 전극(100a)을 인접한 단위 발광소자의 제2 전극(100b)에 연결한다. 배선(46)과 전극들(100a, 100b, 200a, 200b)은 동일한 공정으로 동일 재료로 형성될 수 있다. 한편, 패시베이션막(43)이 투명 전극층(44)을 덮으며 일부에서 투명 전극층(44)을 노출시킨다. 또한, 패시베이션막(43)은 메사 식각 영역(R)에 노출된 단위 발광소자(UD)의 측면을 덮을 수 있다. 한편, 분리 절연막(40)이 분리 홈(G)에 노출된 기판(10)의 상부면과 발광소자들(UD)의 측면을 덮을 수 있다. 분리 절연막(40)은 배선(46)에 의해 제2 도전형 반도체층(27)과 제1 도전형 반도체층(23)이 단락되는 것을 방지한다. 상기 패시베이션막(43) 및 분리 절연막(40)은 동일 공정으로 동일 재료로 형성될 수 있다.
본 실시예에 있어서, 메사 식각 영역(R)이 분리 홈(G)으로부터 떨어져서 홈 형태로 형성된 것으로 도 2에 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 도 2에 도시한 바와 같이, 메사 식각 영역(R)과 분리 홈(G) 사이에 반도체 적층 구조의 돌출부가 개재될 수 있으나, 이에 한정되는 것은 아니며, 메사 식각 영역(R)과 분리홈(G)이 반도체 적층 구조의 돌출부 없이 바로 인접하여 형성될 수 있다. 이 경우, 배선(46)의 길이를 감소시킬 수 있어 배선(46)에 의한 광 흡수를 줄일 수 있다.
도 3(a) 및 도 3(b)는 본 발명의 또 다른 실시예들에 따른 발광 다이오드를 설명하기 위한 평면도들이다. 이들 실시예들은 메사 식각 영역(R)이 분리홈(G)에 바로 인접하여 형성된 것을 개시한다.
도 3(a)를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 전극들(100a, 200a)이 분리홈(G)에 인접한 메사 식각 영역(R)에 형성된 것에 차이가 있다.
도 3(b)를 참조하면, 본 실시예에 따른 발광 다이오드는 도 3(a)의 발광 다이오드와 대체로 유사하나, 도 3(a)의 단위 발광소자들(200)이 각각 직선 L1에 대해 두개의 단위 발광소자들(400)로 분할된 것에 차이가 있다. 여기서, 상기 제1 전극 패드(300a) 및 제2 전극 패드(300b)는 각각 두개의 단위 발광소자들(400)의 사이에서 이들 단위 발광소자들(400)에 걸쳐 형성될 수 있다.
이하에서는 본 발명의 실시예들에 따른 발광다이오드의 제조 방법을 설명한다.
도 4a 내지 도 4j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 구체적으로, 도 4a 내지 도 4e는 기판 내에 요철패턴을 형성하는 방법을 나타낸 단면도들이고, 도 4f 내지 도 4j는 요철 패턴을 구비하는 기판을 이용하여 발광다이오드를 제조하는 방법을 나타낸 단면도들이다.
도 4a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 일 예로서, 상기 기판(10)은 사파이어 기판일 수 있다.
상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다. 그러나, 상기 식각 마스크층(13)은 이에 한정되지 않고 상기 기판(10)에 대한 식각선택비를 갖는 물질이면 가능하다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(17)을 형성할 수 있다.
도 4b를 참조하면, 상기 포토레지스트 패턴(17)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크층(13)이 실리콘 산화막인 경우에, 상기 식각 마스크층(13)은 HF 또는 BOE(Buffered Oxide Etch)를 사용하여 식각할 수 있다.
상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 5 내지 도 7에 도시된 바와 같이 스트라이프 형상(도 5), 또는 원(도 6) 또는 다각형(도 7)의 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)의 단위 패턴이 아일랜드 형상을 갖는 경우에, 상기 식각 마스크 패턴(13a)의 단위 패턴들은 어느 하나의 단위 패턴을 중심에 두고 이를 6개의 단위 패턴들이 육각형의 모양으로 둘러싸도록 배치될 수 있다. 그러나, 상기 식각 마스크 패턴(13a)의 형상이 이에 한정되는 것은 아니다.
도 4c를 참조하면, 상기 포토레지스트 패턴(17)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 1차 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다. 이 경우, 상기 요부(10ac)의 바닥면과 상기 철부(10av)의 상부면은 c-면일 수 있다.
도 4d를 참조하면, 상기 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면을 노출시킨다. 상기 철부(10av) 의 상부면은 평면일 수 있고, 그의 측면들(facets)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행한 평면일 수 있다.
도 4e를 참조하면, 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 그 결과, 상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 갖도록 변화될 수 있다.
상기 2차 식각 또한 습식식각일 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액은 상기 1차 식각 과정에서 사용되는 식각 용액과 동일하거나 다를 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액이 상기 1차 식각 과정에서 사용되는 용액과 다른 경우에, 상기 1차 식각 과정에서 우선적으로 식각된 기판의 결정면과 다른 결정면이 우선적으로 식각될 수 있다. 한편, 2차 식각 과정에서 사용되는 식각 용액이 1차 식각 과정에서 사용되는 용액과 같은 경우에도, 상기 요부(10ac)의 바닥면은 계속적으로 식각됨에 따라 철부(10av)의 제1 결정면들이 기판(10) 방향으로 연장되어 하부 측면들(LF)이 형성될 수 있다.
한편, 상기 철부(10av)의 상부 영역에서는 1차 식각 과정에서 이미 형성된 제1 결정면들 또한 점차 식각되어 다른 결정면들 즉, 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 이러한 2차 식각은 상기 철부(10av)의 상부 평면이 모두 식각되고, 상기 제2 결정면들이 만나는 상부 꼭지점(V)이 형성될 때까지 수행될 수 있다(도 4d의 점선 F 참조).
도 8 및 도 9를 참조하여 요철 패턴을 더욱 자세하게 설명한다. 도 4e는 도 8의 절단선 I-I'를 따라 취해진 단면에 대응할 수 있다. 또한, 도 9는 하나의 철부를 나타낸 사시도이다.
도 4e, 도 5 및 도 9를 참조하면, 요철 패턴(10a)은 다수 개의 철부들(10av)과 이에 의해 정의된 요부들(10ac)을 구비한다. 상기 철부들(10av) 사이에 위치하는 상기 요부들(10ac)의 바닥면은 기판면과 실질적으로 평행한 평면일 수 있다. 상기 철부들(10av)은 결정면들인 다수 개의 측면들(UF, LF)과 상기 측면들(UF, LF) 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점(V)을 구비할 수 있다. 구체적으로, 상기 측면들(UF, LF)은 제1 결정면들인 하부 측면들(LF)과 제2 결정면들인 상부 측면들(UF)을 구비할 수 있다. 이때, 상기 상부 꼭지점(V)은 상부 측면들(UF)이 만나 이루어질 수 있다. 상기 상부 측면(UF)이 기판면과 이루는 경사각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 경사각(θ1)에 비해 작을 수 있다.
상기 철부는 도 5 내지 도 7을 참조하여 설명한 식각 마스크 패턴(13a)의 형상에 대응하여, 스트라이프 또는 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)이 원 또는 다각형인 아일랜드 형상을 갖는 경우에 특히 원의 형상을 갖는 경우에, 도 8 및 도 9에 도시된 바와 같이 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 가질 수 있다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 가질 수 있다.
도 4f를 참조하면, 상기 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 상기 버퍼층(21)은 상기 기판(10)이 후술하는 제1 도전형 반도체층과 서로 다른 격자상수를 갖는 경우에, 이들 사이의 격자부정합을 완화하기 위하여 형성하는 층으로서, 언도프트 GaN(undoped GaN)층일 수 있다.
이때, 상기 철부들(10av)의 최상단은 뾰족한 꼭지점(V)이고 측면들(UF, LF)은 기판면에 대해 소정의 경사각을 가지고 있으므로, 기판면과 실질적으로 평행한 상기 요부들(10ac)의 바닥면들에서 상기 버퍼층(21)은 우선적으로 수직성장될 수 있다. 이 후, 인접하는 요부들(10ac)의 바닥면들에서 우선 성장된 버퍼층(21)은 상기 철부(10av)의 상부에서 수평성장을 통해 서로 만날 수 있다. 따라서, 상기 철부(10av) 상부에서는 관통전위 밀도가 감소되므로 결정품질이 향상될 수 있다. 또한, 에피 마스크 패턴을 사용하는 통상의 ELO(Epitaxial Lateral Overgrowth)법을 사용하는 경우에 비해 공정단계가 감소되는 효과가 있을 수 있다.
이와 더불어서, 상기 철부들(10av)의 다수 개의 측면들(UF, LF)은 모두 습식식각에 의해 형성된 결정면들이므로 결정학적으로 표면 상태가 안정되어 있어, 상부에 형성되는 버퍼층(21)의 격자결함 생성이 억제될 수 있다.
상기 버퍼층(21) 상에 제1 도전형 반도체층(23)을 형성할 수 있다. 상기 제1 도전형 반도체층(23)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 반도체층(23)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 이후, 상기 제1 도전형 반도체층(23) 상에 활성층(25)을 형성할 수 있다. 상기 활성층(25)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 상기 활성층(25)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다. 상기 활성층(25) 상에 제2 도전형 반도체층(27)을 형성할 수 있다. 상기 제2 도전형 반도체층(27) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 반도체층(27)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 이와는 달리, 상기 제2 도전형 반도체층(27)은 서로 다른 조성을 갖는 복수의 InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다.
상기 버퍼층(21), 상기 제1 도전형 반도체층(23), 상기 활성층(25), 및 상기 제2 도전형 반도체층(27)은 적층체를 형성할 수 있고, 이들은 금속 유기화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성될 수 있다.
도 4g를 참조하면, 상기 적층체의 일부 영역을 상기 기판(10)이 노출될 때까지 식각하여 복수 개의 단위 발광소자들(UD)을 분리하는 분리 홈(G)을 형성한다. 상기 분리 홈(G)을 형성하는 것은 건식 식각, 일 예로서, 플라즈마 식각일 수 있다. 상기 건식 식각에서 사용된 식각 기체의 식각 선택비가 양호한 경우, 상기 분리 홈(G) 내에 노출된 요철 패턴(10a)은 식각되지 않고 잔존할 수 있다. 상기 분리 홈(G)에 의해 도 1 및 도 2를 참조하여 설명한 바와 같이 세 예각을 갖는 삼각형 형상의 단위 발광소자(100) 영역들 및 단위 발광소자(200) 영역으로 반도체 적층제가 분리된다.
도 4h를 참조하면, 상기 분리 홈(G) 내에 노출된 요철 패턴(10a) 및 상기 단위 발광소자들(UD)의 측면 및 상부면 상에 금속막(미도시)을 적층한 후, 금속막이 적층된 기판을 열처리하여 금속 클러스터들(34)를 형성할 수 있다. 상기 금속막은 수 nm 내지 수십 nm의 두께를 가질 수 있고, 일 예로서 약 3nm 내지 약 20nm, 구체적으로는 약 10nm의 두께를 가질 수 있다. 또한, 상기 금속막 및 상기 금속 클러스터는 Ni, Al, 또는 Pt일 수 있다. 상기 금속막을 형성하기 전에, 상기 단위 발광소자들(UD)의 측면 및 상부면 상에 선택적으로 보호막(미도시)을 형성할 수 있다. 상기 보호막은 실리콘 산화막 또는 실리콘 질화막일 수 있으며, 상기 금속막 또는 상기 금속 클러스터가 상기 단위 발광소자들(UD)의 측면 또는 상부면과 반응하는 것을 막아주는 역할을 할 수 있다.
상기 금속 클러스터들(34) 상에 상기 단위 발광소자들(UD)의 측면 및 상부면을 덮는 포토레지스트 패턴(37)을 형성할 수 있다. 상기 포토레지스트 패턴(37) 및 상기 금속 클러스터들(34)을 마스크로 하여, 상기 분리 홈(G) 내의 요철 패턴들(10a)의 표면을 식각할 수 있다. 그 결과, 분리 홈(G) 내의 요철 패턴들(10a)의 표면, 구체적으로, 철부들(10av)의 표면 및 요부들(10ac)의 표면 내에 미세 요철들(도 4i의 P)이 형성될 수 있다. 상기 분리 홈(G) 내의 요철 패턴들(10a)의 표면을 식각하는 것은 플라즈마 식각법을 사용하여 수행할 수 있다. 이때, 상기 포토 레지스트 패턴(37)은 플라즈마로 인한 상기 단위 발광소자들(UD)의 손상을 방지할 수 있다.
도 4i를 참조하면, 상기 포토레지스트 패턴(37)과 상기 금속 클러스터들(34)을 제거할 수 있다. 그 결과, 상기 분리 홈(G) 내에 표면 미세 요철들(P)을 갖는 요철 패턴들(10a)이 노출될 수 있다.
도 4j를 참조하면, 상기 단위 발광소자들(UD) 각각의 상부면 내에 상기 제2 도전형 반도체층(27) 및 상기 활성층(25)을 식각하여 상기 제1 도전형 반도체층(23)을 노출시키는 메사 식각 영역(R, mesa etched region)을 형성할 수 있다. 상기 메사 식각 영역(R)의 측벽에는 상기 각 단위 발광소자(UD)의 상기 제2 도전형 반도체층(27) 및 상기 활성층(25)이 노출될 수 있다. 상기 메사 식각 영역(R)의 폭은 상기 기판(10)에 가까워질수록 좁아질 수 있다.
도 4j에 도시한 바와 같이, 상기 메사 식각 영역(R)은 분리 홈(G)으로부터 소정거리 이격되어 형성될 수 있다. 즉, 상기 메사 식각 영역(R)은 제2 도전형 반도체층(27) 및 활성층(25)을 관통하는 홈으로 형성될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 도 3(a) 및 (b)에서 설명한 바와 같이, 분리 홈(G)에 연결되도록 형성될 수도 있다.
상기 단위 발광소자들(UD) 각각의 제2 도전형 반도체층(27) 상에 전류 스프레딩 도전막, 예컨대 투명 전극층(44)을 형성할 수 있다. 상기 전류 스프레딩 도전막(44)은 광투과 도전막일 수 있다. 일 예로서, ITO(Indium Tin Oxide), Ni/Au, 또는 Cu/Au일 수 있다.
이 후, 기판 전체면 상에 절연막을 형성한 후, 이를 패터닝하여 상기 분리 홈(G) 내에 노출된 요철 패턴들(10a)과 상기 단위 발광소자들(UD)의 측면을 덮는 분리 절연막(40) 및 상기 전류 스프레딩 도전막(44) 상에 배치된 패시베이션막(43)을 형성할 수 있다. 상기 분리 절연막(40)은 상기 분리 홈(G)에 인접하는 메사 식각 영역(R) 내의 일측 측벽 상으로 연장될 수 있다. 상기 패시베이션막(43)은 메사 식각 영역(R) 내의 타측 측벽 상으로 연장될 수 있으며, 상기 전류 스프레딩 도전막(44)의 일부를 노출시킬 수 있다. 상기 분리 절연막(40) 및 상기 패시베이션막(43)은 폴리이미드막, 실리콘 산화막, 또는 실리콘 질화막으로 형성될 수 있다.
상기 분리 절연막(40) 상에 이에 인접하는 한 쌍의 상기 단위 발광소자들(UD)을 전기적으로 연결하는 배선(46)을 형성할 수 있다. 상기 배선(46)은 상기 한 쌍의 단위 발광소자들(UD) 중 일측 즉, 제1 소자의 제2 도전형 반도체층(27)(또는 전류 스프레딩층(44))과 타측 즉, 제2 소자의 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있다. 이 경우, 상기 단위 발광소자들(UD)은 상기 배선(46)에 의해 직렬 연결될 수 있어, 높은 동작 전압을 나타낼 수 있다. 특히, 상기 단위 발광소자들(UD) 상에 제1 전극(도 1의 100a, 200a) 및 제2 전극(100b, 200b)이 형성되고, 이들 전극들이 배선(46)에 의해 서로 연결될 수 있다. 상기 제1 및 제2 전극과 상기 배선은 동일한 공정에 의해 동일 재료로 함께 형성될 수 있다. 나아가, 제1 전극 패드(도 1의 300a) 및 제2 전극 패드(도 1의 300b) 또한 상기 배선(46)과 함께 형성될 수 있다.
상기 배선(46)과 상기 제2 소자의 제2 도전형 반도체층(27) 사이에 상기 분리 절연막(40)이 위치할 수 있다. 상기 메사 식각 영역(R)의 폭은 상기 기판(10)에 가까워질수록 좁아질 수 있는데, 이 경우 상기 배선(46)의 단선이 방지될 수 있다.
도 10a 및 도 10b는 활성층에서 방출된 광이 발광다이오드 하부의 요철 패턴과 분리 영역 내의 요철 패턴에 의해 여러 방향으로 반사되는 것을 각각 개략적으로 나타낸 개략도이다.
도 10a을 참조하면, 도 4j를 참조하여 설명한 발광다이오드가 동작할 때 상기 활성층(도 4j의 25)에서 그 하부의 기판(도 4j의 10) 방향으로 진행하는 광은 철부들(10av)을 만나게 된다. 이때, 철부들(10av)은 상부에 평면이 아닌 뾰족한 꼭지점(V)을 갖고 기판면에 대해 경사각을 갖는 측면들(UF, LF)을 가지므로, 상기 활성층(도 4j의 25)으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다.
도 10b를 참조하면, 상기 활성층(도 4j의 25)에서 분리 홈(G) 내의 기판 방향으로 진행하는 광은 철부들(10av)과 이들 사이의 요부들(10ac)을 만나게 된다. 이 때, 도 10a를 참조하여 설명한 바와 같이 광은 상기 철부들(10av)의 형태 즉, 경사각을 갖는 측면들(UF, LF)과 뾰족한 꼭지점에 의해 여러 방향으로 반사될 수 있다. 이와 더불어서, 광은 상기 철부들(10av)의 표면뿐 아니라 상기 요부들 (10ac)의 표면 내에 미세 요철들(P)에 의해서도 난반사될 수 있다. 그 결과, 광추출 효율이 더욱 향상될 수 있다. 이에 더하여, 상기 기판(10) 내로 진입된 광 중 일부는 상기 미세 요철들(P)을 갖는 요철 패턴(10a)을 통해 광이 쉽게 추출될 수 있다.
도 11a 내지 도 11e는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 4a 내지 도 4j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 11a를 참조하면, 기판(10)의 상부 표면 내에 요철 패턴들(10a)을 형성할 수 있다. 상기 요철 패턴들(10a)은 도 4a 내지 도 4e를 참조하여 설명한 방법을 사용하여 형성할 수 있다.
상기 요철 패턴들(10a) 상에 금속막(미도시)을 적층한 후, 금속막이 적층된 기판을 열처리하여 금속 클러스터들(34)을 형성할 수 있다. 상기 금속 클러스터들(34) 상에 포토레지스트 패턴(37)을 형성할 수 있다. 상기 포토레지스트 패턴(37)은 일부 영역들 구체적으로, 제1 영역(A1) 및 제2 영역(A2)을 노출시킬 수 있다. 상기 제1 영역(A1)은 후술하는 분리 홈에 대응되는 영역일 수 있고, 상기 제2 영역(A2)은 후술하는 메사 식각 영역에 대응되는 영역일 수 있다. 그러나, 이에 한정되지 않고 상기 포토레지스트 패턴(37)은 후술하는 분리 홈에 대응되는 상기 제1 영역(A1) 만을 노출시킬 수 있다.
이 후, 상기 포토레지스트 패턴(37) 및 상기 금속 클러스터들(34)을 마스크로 하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 요철 패턴들(10a)의 표면을 식각할 수 있다. 그 결과, 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 요철 패턴들(10a)의 표면, 구체적으로 철부들(10av)의 표면 및 요부들(10ac)의 표면 내에 미세 요철들(도 11b의 P)이 형성될 수 있다.
도 11b를 참조하면, 상기 포토레지스트 패턴(37)과 상기 금속 클러스터들(34)을 제거할 수 있다. 그 결과, 상기 제1 영역(A1) 및 상기 제2 영역(A2) 내에 표면 미세 요철들(P)을 갖는 요철 패턴들(10a)이 노출될 수 있다.
도 11c를 참조하면, 상기 표면 미세 요철들(P)을 갖는 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 상기 버퍼층(21)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 제외한 영역에서는 도 4f를 참조하여 설명한 바와 같이 상기 요철 패턴들(10a)의 형태적 특성 및 결정학적으로 안정된 면들로 인해 관통전위 밀도가 감소되어 결정품질이 향상될 수 있다. 한편, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서는 상기 표면 미세 요철들(P)로 인해 관통전위가 발생할 수도 있다.
이 후, 상기 버퍼층(21) 상에 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27)을 형성하여 반도체 적층체를 형성할 수 있다.
도 11d를 참조하면, 상기 적층체의 상기 제1 영역(A1) 상의 영역을 상기 기판(10)이 노출될 때까지 식각하여 단위 발광소자들(UD)을 분리하는 분리 홈(G)을 형성한다. 상기 분리 홈(G) 내에 표면 미세 요철을 구비하는 요철 패턴들(10a)이 노출될 수 있다. 또한, 상기 분리 홈(G)에 의해 도 1 및 도 3을 참조하여 설명한 바와 같은 세 예각을 갖는 삼각형 형상의 발광소자(100) 영역들 및 삼각형과 오각형 형상의 발광소자(200) 영역이 구획된다.
도 11e를 참조하면, 상기 단위 발광소자들(UD) 각각의 상부면 내에 상기 제1 도전형 반도체층(13)을 노출시키는 메사 식각 영역(R, mesa etched region)을 형성할 수 있다. 상기 메사 식각 영역(R)은 상기 제2 영역(A2)에 대응한다. 상기 메사 식각 영역(R)은 분리 홈(G)으로부터 소정거리 이격될 수 있으나, 이에 한정되는 것은 아니며, 분리 홈(G)에 인접할 수 있다. 이 후, 도 4j를 참조하여 설명한 것과 같이, 전류 스프레딩 도전막(44), 분리 절연막(40), 패시베이션막(43), 및 배선(46)을 형성할 수 있다. 상기 배선(46)과 함께 제1 전극(100a, 200b), 제2 전극(100b, 200b) 및 전극 패드들(300a, 300b)이 형성될 수 있다.
이러한 발광다이오드가 동작할 때 상기 활성층(25)에서 그 하부의 기판(10) 방향으로 진행하는 광은 철부들(10av)을 만나게 된다. 이때, 철부들(10av)은 상부에 평면이 아닌 뾰족한 꼭지점(V)을 갖고 기판면에 대해 경사각을 갖는 측면들(UF, LF)을 가지므로, 상기 활성층(25)으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다. 또한, 상기 활성층(25)에서 분리 홈(G) 내의 기판 방향으로 진행하는 광은 철부들(10av)과 이들 사이의 요부들(10ac)을 만나게 된다. 이때, 앞서 설명한 바와 같이 광은 상기 철부들(10av)의 형태에 의해 여러 방향으로 반사될 수 있을 뿐 아니라, 상기 철부들(10av)의 표면과 상기 요부들(10ac)의 표면 내에 형성된 미세 요철들(P)에 의해서도 난반사될 수 있다. 그 결과, 미세 요철들(P)에 의해 광추출 효율이 더욱 향상될 수 있다.
한편, 상기 적층체를 형성할 때 상기 제1 영역(A1) 상에서 상기 요철 패턴(10a)의 표면 미세 요철들(P)로 인해 생성된 관통전위들은 상기 분리 홈(G)을 형성하는 과정에서 모두 제거될 수 있다. 또한, 상기 적층체를 형성할 때 상기 제2 영역(A2) 상에서 상기 요철 패턴(10a)의 표면 미세 요철들(P)로 인해 관통전위들이 생성되어 이 영역의 활성층(25) 내로 전파될 수 있으나, 상기 메사 식각 영역(R)을 형성할 때 이 영역의 활성층(25)을 제거하므로 이러한 관통전위들에 의한 활성층(25)의 결정품질 저하는 발생하지 않을 수 있다. 따라서, 상기 요철 패턴(10a)의 표면 미세 요철들(P)은 최종 소자에서의 에피 품질을 크게 저하시키지 않으면서도 광추출 효율을 향상시킬 수 있다.
도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 4a 내지 도 4j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 12a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(18)을 형성할 수 있다.
도 12b를 참조하면, 상기 포토레지스트 패턴(18)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크 패턴(13a)은 0.2 내지 1um의 폭을 갖도록 형성할 있다. 이를 위해 상기 포토레지스트 패턴(18)의 폭을 조절할 수 있다. 상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 5 내지 도 7에 도시된 바와 같이 스트라이프 형상(도 5), 또는 원(도 6) 또는 다각형(도 7)의 아일랜드 형상을 가질 수 있다.
도 12c를 참조하면, 상기 포토레지스트 패턴(18)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 가질 수 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행할 수 있다.
상기 식각은 습식식각일 수 있다. 상기 식각 과정에서 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
이러한 습식식각 과정에서 상기 식각 마스크 패턴들(13a) 사이에 노출된 상기 기판(10)은 식각되어, 그 표면 내에 상기 기판면에 대해 제1 각도(θ1)로 기울어진 제1 결정면들(점선 F)이 나타나도록 식각될 수 있다. 이 후, 상기 기판(10)은 더욱 식각되어 상기 제1 결정면들이 기판(10) 하부 방향으로 연장되어 상기 철부(10av)의 하부 측면들(LF)을 형성할 수 있다. 한편, 식각의 초기단계에서 형성된 상기 기판(10) 표면과 가까운 제1 결정면들(점선 F) 또한 점차 식각되어 다른 결정면들 즉, 상기 기판면에 대해 제1 각도(θ2)로 기울어진 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 상기 제2 결정면들은 서로 만나 상부 꼭지점(V)을 형성할 수 있다.
이와 같이, 상기 식각 마스크 패턴(13a)을 작은 폭 일 예로서, 0.2 내지 1um의 폭을 갖도록 형성함에 따라, 상기 식각 마스크 패턴(13a)을 잔존시킨 상태에서도 식각 용액이 상기 식각 마스크 패턴(13a) 하부로 충분히 침투할 수 있어 상기 상부 측면들(UF)과 상부 꼭지점(V)을 형성할 수 있다.
이 후, 도 4f 및 도 4j를 참조하여 설명한 방법에 따라 공정을 수행하면 도 4j에 도시된 바와 같은 발광다이오드를 제조할 수 있다.
도 13a 내지 도 13d는본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 4a 내지 도 4j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 13a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 4a 및 도 4b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다. 그러나, 상기 식각 마스크 패턴(13a)은 이에 한정되지 않고 상기 기판(10)에 대한 식각선택비를 갖는 물질이면 가능하다. 상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 5 내지 도 7에 도시된 바와 같이 스트라이프 형상(도 5), 또는 원(도 6) 또는 다각형(도 7)의 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)의 단위 패턴이 아일랜드 형상을 갖는 경우에, 상기 식각 마스크 패턴(13a)의 단위 패턴들은 어느 하나의 단위 패턴을 중심에 두고 이를 6개의 단위 패턴들이 육각형의 모양으로 둘러싸도록 배치될 수 있다. 그러나, 상기 식각 마스크 패턴(13a)의 형상이 이에 한정되는 것은 아니다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식 식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
도 13b를 참조하면, 상기 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면을 노출시킨다. 상기 철부(10av) 의 상부면(T)은 평면일 수 있고, 그의 측면들(facets, S)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들(S)은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들(S)이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들(S)에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들 그리고 상기 철부들(10av)의 상부면은 기판면과 실질적으로 평행할 수 있다.
도 14를 참조하여 상기 요철 패턴을 자세하게 설명한다. 도 13b는 도 14의 절단선 I-I'를 따라 취해진 단면에 대응할 수 있다.
도 13b 및 도 14을 참조하면, 요철 패턴(10a)은 다수 개의 철부들(10av)와 이에 의해 정의된 요부들(10ac)을 구비한다. 상기 철부들(10av) 사이에 위치하는 상기 요부들(10ac)의 바닥면과 상기 철부들(10av)의 상부면은 기판면과 실질적으로 평행한 면, 일 예로서 c-면 일 수 있다. 상기 철부는 도 5 내지 도 7을 참조하여 설명한 식각 마스크 패턴(13a)의 형상에 대응하여, 스트라이프 또는 아일랜드 형상을 가질 수 있으나, 상기 식각 마스크 패턴(13a)이 원 또는 다각형인 아일랜드 형상을 갖는 경우에 특히 원의 형상을 갖는 경우에, 도 14에 도시된 바와 같이 상기 철부(10av)의 측면들에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 가질 수 있다. 또한 상기 철부(10av)의 상부면은 상기 식각 마스크 패턴(13a)의 형상에 따라 원의 형상을 가질 수 있다.
도 13c를 참조하면, 상기 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 이때, 상기 기판면과 실질적으로 평행한 면들인 상기 요부(10ac)의 바닥면과 상기 철부(10av)의 상부면에서 상기 버퍼층(21)은 우선적으로 수직성장될 수 있다. 또한, 상기 요부(10ac)의 바닥면과 상기 형성된 상기 철부(10av)의 측면들(S)은 습식식각을 통해 형성되어 안정한 결정면들이므로, 이들 상에 전위가 형성될 확률이 적다. 따라서, 결정품질이 향상될 수 있다.
이 후, 도 4f 및 도 4j를 참조하여 설명한 방법에 따라 공정을 수행하면 도 13d에 도시된 바와 같은 발광다이오드를 제조할 수 있다.
도 15a 내지 도 15d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 4a 내지 도 4j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 15a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 4a 및 도 4b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식 식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다. 상기 철부(10av) 의 상부면은 평면일 수 있고, 그의 측면들(facets)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들 그리고 상기 철부들(10av) 의 상부면은 기판면과 실질적으로 평행할 수 있다.
도 15b를 참조하면, 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 상기 2차 식각은 건식 식각, 구체적으로, 이방성 식각일 수 있다. 이 과정에서, 상기 철부(10av)의 측면과 상기 요부(10ac)의 바닥면은 소정 깊이만큼 식각될 수 있다.
도 15c를 참조하면, 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면(T)을 노출시킨다. 상기 철부(10av)는 서로 다른 경사각을 갖는 상부측면인 제1 측면(S1)과 하부측면인 제2 측면(S2)을 갖는다. 구체적으로, 상기 철부(10av)의 상부면(T)에 인접한 제1 측면(S1)은 기판면에 대해 실질적으로 수직일 수 있고, 상기 요부(10ac)에 인접한 제2 측면(S2)은 상기 기판면에 대해 제1 경사각(도 15a의 θ1)과 같거나 또는 유사의 각을 가질 수 있다.
이 후, 후, 도 4f 및 도 4j를 참조하여 설명한 방법에 따라 공정을 수행하면 도시된 바와 같은 발광다이오드를 제조할 수 있다(도 15d 참조).
도 16a 내지 도 16d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 4a 내지 도 4j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 16a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 4a 및 도 4b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 건식식각법, 구체적으로 이방성 식각법을 사용하여 수행할 수 있다. 이 경우, 상기 철부(10av)의 측면은 기판면에 대해 실질적으로 수직일 수 있다.
도 16b를 참조하면, 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 상기 2차 식각은 습식 식각일 수 있다. 습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
도 16c를 참조하면, 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면(T)을 노출시킨다. 상기 철부(10av)는 서로 다른 경사각을 갖는 제1 측면(S1)과 제2 측면들(S2)을 가질 수 있다. 상기 제2 측면들(S2)은 상기 습식식각 과정에서 특정 결정면이 우선 식각되어 형성된 것으로 기판면에 대해 소정의 경사각을 가질 수 있으며, 상기 철부(10av)의 상부면(T)과 요부(10ac)의 바닥면에 인접하여 형성된 상부 측면과 하부 측면일 수 있다. 또한, 상기 제2 측면들(S2) 사이에 위치하는 중간 측면인 상기 제1 측면(S1)은 기판면에 대해 실질적으로 수직일 수 있다.
도 4f 및 도 4j를 참조하여 설명한 방법에 따라 공정을 수행하면 도시된 바와 같은 발광다이오드를 제조할 수 있다(도 16d 참조).
이하, 본 발명의 이해를 돕기 위해 요철패턴을 형성하는 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<요철 패턴 제조예 1>
c-면 사파이어 기판 상에 실리콘 산화막을 형성한 후, 상기 실리콘 산화막 상에 포토레지스트 패턴을 형성하였다. 상기 포토레지스트 패턴은 도 6에 도시된 바와 유사한 원형 형상의 단위 패턴들 어레이였다. 상기 포토레지스트 패턴을 마스크로 하여 상기 실리콘 산화막을 불산으로 식각하여, 산화 실리콘 패턴을 형성하였다. 이 후, 상기 포토레지스트 패턴을 제거하였다. 상기 산화 실리콘 패턴을 마스크로 하여 상기 기판을 황산과 인산을 3:1의 부피비로 혼합한 혼합용액으로 식각하였다. 이 후, 상기 산화 실리콘 패턴을 제거하여 상부면이 평면인 철부와 평면인 요부를 갖는 요철 패턴을 형성하였다.
<요철 패턴 제조예 2>
산화 실리콘 패턴을 마스크로 하여 상기 기판을 건식 식각한 것을 제외하고는 요철 패턴 제조예 1과 유사한 방법을 사용하여 기판 상부면 내에 요철 패턴을 형성하였다.
<요철 패턴 제조예 3>
제조예 1의 결과물인 기판을 황산과 인산을 3:1의 부피비로 혼합한
혼합용액으로 2차 식각하였다.
<요철 패턴 제조예 4>
상기 제조예 2에 따른 요철 패턴 상에 10nm의 니켈층을 형성한 후, 열처리 하여 상기 요철 패턴 상에 니켈 클러스터들을 형성하였다. 상기 니켈 클러스터들을 마스크로 하여 상기 요철 패턴을 플라즈마 식각 한 후, 상기 니켈 클러스터들을 제거하였다.
<발광다이오드 제조예 1>
요철 패턴 제조예 1에 따라 형성된 요철 패턴을 갖는 기판 상에 언도프트 GaN층을 MOCVD법을 사용하여 형성하였다. 상기 언도프트 GaN층 상에 n형 GaN층을 형성한 후, 상기 n형 GaN층 상에 InGaN/GaN의 다중 양자 우물구조의 활성층을 형성하였다. 이 후, 상기 활성층 상에 p형 GaN층을 형성한 후, 상기 n형 GaN층을 노출시키는 메사 식각 영역을 형성하였다. 이 후, 상기 p형 GaN층 상에 ITO층을 형성하고, 상기 메사 식각 영역 내에 노출된 n형 GaN층과 ITO층 상에 n형 전극과 p형 전극을 각각 형성하였다.
<발광다이오드 제조예 2>
요철 패턴 제조예 2에 따른 기판을 사용한 것을 제외하고는 발광다이오드 제조예 1과 유사한 방법을 사용하여 발광다이오드를 제조하였다.
<발광다이오드 제조예 3>
요철 패턴 제조예 3에 따른 기판을 사용한 것을 제외하고는 발광다이오드 제조예 1과 유사한 방법을 사용하여 발광다이오드를 제조하였다.
도 17 및 도 18은 각각 요철 패턴 제조예들 1 및 2에 따른 요철 패턴 상에 에피층을 성장시킨 후의 SEM 단면 사진들이다.
도 17 및 도 18를 참조하면, 건식 식각으로 요철 패턴을 형성한 경우, 요철 패턴의 경사면과 에피층(121) 사이의 계면에 미세한 보이드(VD) 등의 결정학적 부정합이 발생될 뿐 아니라 에피층(121) 내에 전위(D)가 발생되는 것을 알 수 있다(요철 패턴 제조예 2, 도 18). 반면, 습식 식각으로 요철 패턴(10a)을 형성한 경우 요철 패턴(10a)의 경사면과 에피층(21) 사이의 계면에 미세한 보이드가 관찰되지 않을 뿐 아니라 전위 역시 거의 관찰되지 않아 결정품질이 양호함을 알 수 있다(요철 패턴 제조예 1, 도 17).
발광다이오드 제조예들 1 및 2에 따른 발광다이오들에 대해 ESD 실험을 실시한 결과, 제조예 1에 따른 발광다이오드는 71.07%의 ESD 수율(다수 개의 발광다이오드들에 1kV의 정전압을 3회에 걸쳐 인가한 후 정상적으로 동작하는 발광다이오드들의 비율을 의미함)을 나타낸 반면, 제조예 2에 따른 발광다이오드의 ESD 수율은 0.33%인 것으로 나타났다. 이는 건식 식각을 사용하여 형성된 요철 패턴(요철 패턴 제조예 2)을 갖는 발광다이오드(제조예 2)에 비해 습식 식각을 사용하여 형성된 요철 패턴(요철 패턴 제조예 1)을 갖는 발광다이오드(제조예 1)는 결정품질이 향상된 에피층을 갖기 때문인 것으로 판단된다.
도 19a 내지 도 19c는 요철 패턴 제조예 3에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 19a 내지 도 19c를 참조하면, 기판의 상부면 내에 철부들(10av)과 이들에 의해 정의된 요부들(10ac)를 갖는 요철 패턴(10a)이 형성되었다. 상기 철부들(10av)은 하부 측면들(LF)과 상부 측면들(UF)을 구비하고, 상기 상부 측면들(UF)이 만나 상부 꼭지점(V)이 형성되었다. 상기 상부 측면(UF)이 기판면과 이루는 각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 각(θ1)에 비해 작다.
또한, 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 갖는다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 갖는다.
도 20은 발광다이오드 제조예 2 및 발광다이오드 제조예 3에 따라 각각 제조된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
도 20을 참조하면, 제조예 3에 따른 발광다이오드는 제조예 2에 따른 발광다이오드에 비해 고 전류 영역에서 효율 드룹(droop)이 개선된 것을 알 수 있다. 이는 2차의 습식식각을 통해 형성된 요철 패턴(요철 패턴 제조예 3)을 갖는 발광다이오드인 제조예 3에 따른 발광다이오드는 건식 식각을 통해 형성된 요철 패턴(요철 패턴 제조예 2)을 갖는 발광다이오드인 제조예 2에 따른 발광다이오드에 비해 에피 품질이 향상된 것을 의미한다.
도 21a 내지 도 21b는 요철 패턴 제조예 4에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 21a 및 도 21b를 참조하면, 요철 패턴(10a)의 철부(10av) 및 요부(10ac)의 표면 상에 다수의 미세 요철들(P)이 형성된 것을 알 수 있다. 이러한 미세 요철들(P)은 활성층으로부터 진행되는 광을 난반사시켜 광추출 효율이 향상될 수 있다.
이상, 본 발명의 몇몇 실시예들에 대해 예시적으로 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능할 것이다. 따라서 앞서 설명된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 단지 더 잘 이해할 수 있도록 설명하기 위한 것으로 이해되어야 한다. 본 발명의 권리 범위는 이러한 실시예들에 의해 한정되지 않으며, 아래 청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

Claims (30)

  1. 기판;
    상기 기판 상에 위치하는 복수개의 단위 발광소자들; 및
    상기 복수개의 단위 발광소자들을 연결하는 배선들을 포함하되,
    상기 복수개의 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함하는 발광다이오드.
  2. 청구항 1에 있어서,
    상기 복수개의 단위 발광소자들은 일 지점을 중심으로 방사상으로 배열된 적어도 6개의 삼각형 형상의 단위 발광소자들을 포함하는 발광다이오드.
  3. 청구항 2에 있어서,
    상기 적어도 6개의 삼각형 형상의 단위 발광소자들은 세 예각을 갖는 삼각형 형상인 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 일 지점은 상기 발광 다이오드의 중앙부에 위치하는 발광 다이오드.
  5. 청구항 2에 있어서,
    상기 복수개의 단위 발광소자들은 상기 일 지점을 지나는 수직면에 대해 거울면 대칭 구조로 배열된 발광 다이오드.
  6. 청구항 1에 있어서,
    제1 전극 패드 및 제2 전극 패드를 더 포함하고,
    상기 복수개의 단위 발광소자들은 상기 제1 전극 패드와 제2 전극 패드 사이에서 상기 배선들에 의해 서로 병렬 연결되는 2개의 직렬 어레이를 형성하는 발광 다이오드.
  7. 청구항 6에 있어서,
    각 직렬 어레이의 양 끝단에 위치하는 단위 발광소자들 사이에 위치하는 단위 발광소자들은 모두 세 예각을 갖는 삼각형 형상의 단위 발광소자들인 발광 다이오드.
  8. 청구항 1에 있어서,
    각 단위 발광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    적어도 하나의 배선은 일 단부가 단위 발광소자 내의 제2 도전형 반도체층 및 활성층을 관통하는 홈을 통해 상기 제1 도전형 반도체층에 접속한 발광 다이오드.
  9. 청구항 1에 있어서,
    각 단위 발광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    적어도 하나의 배선은 일 단부가 분리홈에 연결된 단위 발광소자의 메사 식각 영역을 통해 제1 도전형 반도체층에 접속한 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 복수개의 단위 발광 소자들은 중심을 지나는 일 직선의 양측에 대칭 구조로 배열된 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 기판은 상부면에 철부와 상기 철부에 의해 정의된 요부를 구비하는 요철 패턴을 갖고, 상기 요철 패턴 중 일부 영역 내의 요철 패턴은 그 표면에 미세 요철을 구비하는 발광다이오드.
  12. 청구항 11에 있어서,
    표면에 미세 요철을 갖는 요철 패턴은 단위 발광소자들을 분리하는 분리 홈 내에 배치된 발광다이오드.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 단위 발광소자들은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 단위 발광소자들은 각각 상기 제2 도전형 반도체층 및 활성층을 식각하여 상기 제1 도전형 반도체층을 노출시키는 메사 식각 영역을 포함하고,
    상기 메사 식각 영역 하부에 위치하는 요철 패턴은 그 표면에 미세 요철을 구비하는 발광다이오드.
  14. 청구항 11에 있어서,
    상기 요철 패턴의 철부는 다수 개의 결정면들을 포함하는 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비하는 발광다이오드.
  15. 청구항 14에 있어서,
    상기 측면들은 제1 결정면들인 하부 측면들과 제2 결정면들인 상부 측면들을 구비하고,
    상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어진 발광다이오드.
  16. 청구항 15에 있어서,
    상기 제2 결정면이 기판 표면과 이루는 경사각은 상기 제1 결정면이 기판 표면과 이루는 경사각에 비해 작은 발광다이오드.
  17. 청구항 14에 있어서,
    상기 철부는 스트라이프 또는 아일랜드(island)의 형태를 갖는 발광다이오드.
  18. 청구항 17에 있어서,
    상기 철부는 아일랜드의 형태를 갖고,
    상기 철부의 바닥면은 유사 삼각형의 형상이되, 각 선분이 외부로 돌출된 곡면인 발광다이오드.
  19. 청구항 11에 있어서,
    상기 요철 패턴의 철부는 결정면들인 측면들과 편평한 상부면을 갖는 발광다이오드.
  20. 청구항 11에 있어서,
    상기 요철 패턴의 철부는 서로 다른 경사각을 갖는 하부 측면과 상부 측면을 갖는 발광다이오드.
  21. 청구항 11에 있어서,
    상기 요철 패턴의 철부는 하부 측면, 중간 측면, 및 상부 측면을 갖고, 상기 서로 인접하는 측면들은 서로 다른 경사각을 갖는 발광다이오드.
  22. 청구항 1에 있어서,
    상기 각 단위 발광소자들 상에 배치된 제1 전극 및 제2 전극을 더 포함하되,
    상기 각 단위 발광소자들은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 제1 전극은 상기 제1 도전형 반도체층에 전기적으로 접속되고,
    상기 제2 전극은 상기 제2 도전형 반도체층에 전기적으로 접속되며,
    상기 배선은 하나의 단위 발광소자의 제1 전극과 인접한 다른 하나의 단위 발광소자의 제2 전극을 연결하는 발광 다이오드.
  23. 청구항 22에 있어서,
    상기 제2 전극은 만곡 형상을 갖는 발광 다이오드.
  24. 청구항 22에 있어서,
    상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 중 적어도 하나의 측면은 상기 기판면에 대해 90도 미만의 각도로 경사진 발광 다이오드.
  25. 기판을 제공하고,
    상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 적층체를 형성하고,
    상기 적층체를 패터닝하여 복수개의 단위 발광소자들을 형성하는 것을 포함하되,
    상기 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함하는 발광다이오드 제조 방법.
  26. 청구항 25에 있어서,
    상기 복수개의 단위 발광소자들은 일 지점을 중심으로 방사상으로 배열된 적어도 6개의 삼각형 형상의 단위 발광소자들을 포함하는 발광다이오드.
  27. 청구항 25에 있어서,
    상기 기판을 제공하는 것은,
    기판 상부면에 철부와 상기 철부에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하고,
    상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴의 표면 내에 미세 요철을 형성하는 것을 포함하는 발광다이오드 제조방법.
  28. 청구항 27에 있어서,
    상기 미세 요철을 형성하는 것은 상기 적층체를 패터닝한 후에 수행되는 발광다이오드 제조 방법.
  29. 기판; 및
    상기 기판 상에 위치하는 복수개의 단위 발광소자들을 포함하되,
    상기 복수개의 단위 발광소자들은 세 예각을 갖는 삼각형 형상의 단위 발광소자들을 포함하고,
    상기 기판은 상부면에 철부와 상기 철부에 의해 정의된 요부를 구비하는 요철 패턴을 갖고,
    상기 요철 패턴 중 일부 영역 내의 요철 패턴은 그 표면에 미세 요철을 구비하는 발광다이오드.
  30. 청구항 29에 있어서,
    상기 복수개의 발광소자들 및 상기 기판 상의 요철 패턴을 덮는 절연막을 더 포함하되,
    상기 미세 요철을 구비하는 요철 패턴은 상기 절연막이 접촉하는 기판 영역에 한정되어 위치하는 발광다이오드.
KR1020120155482A 2012-11-23 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드 KR20140085195A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120155482A KR20140085195A (ko) 2012-12-27 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드
US14/087,140 US9269745B2 (en) 2012-11-23 2013-11-22 Light emitting diode having a plurality of light emitting units
PCT/KR2013/010689 WO2014081243A1 (en) 2012-11-23 2013-11-22 Light emitting diode having a plurality of light emitting units
CN201380061394.5A CN104813489B (zh) 2012-11-23 2013-11-22 发光二极管及其制造方法
TW102142842A TWI609506B (zh) 2012-11-23 2013-11-25 發光二極體及其製造方法
US15/003,928 US9680060B2 (en) 2012-11-23 2016-01-22 Light emitting diode having a plurality of light emitting units
US15/499,813 US20170236865A1 (en) 2012-11-23 2017-04-27 Light emitting diode having a plurality of light emitting units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155482A KR20140085195A (ko) 2012-12-27 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드

Publications (1)

Publication Number Publication Date
KR20140085195A true KR20140085195A (ko) 2014-07-07

Family

ID=51734925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155482A KR20140085195A (ko) 2012-11-23 2012-12-27 복수개의 단위 발광소자들을 갖는 발광다이오드

Country Status (1)

Country Link
KR (1) KR20140085195A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
US10107458B2 (en) 2015-10-16 2018-10-23 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
US10359153B2 (en) 2015-10-16 2019-07-23 Seoul Viosys Co., Ltd. Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same

Similar Documents

Publication Publication Date Title
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US10069038B2 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9831385B2 (en) Semiconductor light-emitting devices
US8618565B2 (en) High efficiency light emitting diode
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
JP2009147140A (ja) 発光素子および発光素子の製造方法
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
US11961939B2 (en) Method of manufacturing a light-emitting device
US20220029055A1 (en) Light-emitting device and manufacturing method thereof
US9231024B2 (en) Light-emitting element and the manufacturing method thereof
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR100924455B1 (ko) 발광 다이오드 및 그 제조 방법
KR20120010351A (ko) 반도체 발광소자의 제조방법
KR20130037625A (ko) 발광다이오드 및 그의 제조방법
TW202243273A (zh) 發光元件
KR20110092525A (ko) 반도체 발광소자 제조방법
KR20130073546A (ko) 반도체 소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee