JP2023526833A - 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法 - Google Patents

Abstract

方法は、第１ＬＥＤの第１サブセットを第１基板から第１バックプレーンに転送し、画素領域の第１サブピクセルを形成することと、第２ＬＥＤの第１サブセットを第２バックプレーンに転送すること、および、第２ＬＥＤの第１サブセットを第２基板から分離し、第２基板上に第１空孔を残すことと、第２ＬＥＤの第１サブセットを第２バックプレーンに転送した後に、第２基板上に位置する第２ＬＥＤの第２サブセット上に追加の導電材料を形成することと、第１サブピクセルが第１空孔に配されるように、第１バックプレーンの上に第２基板を位置決めすることと、第１サブピクセルおよび第２基板との間にギャップが存在する間に、第２ＬＥＤの第２サブセットを、第１バックプレーン上のボンディング構造の第２サブセットに転送し、画素領域に第２サブピクセルを形成することと、を含む。

Description

本発明は、発光デバイスに関し、特に、直視型ディスプレイデバイスのためのサブピクセル発光ダイオードおよびその製造方法に関する。

例えば発光ダイオード（ＬＥＤ）など発光デバイスは、ラップトップまたはテレビに配置された液晶ディスプレイのバックライトなど電子ディスプレイに使用される。発光デバイスは、発光ダイオードおよび光を発するように構成される種々の他のタイプの電子デバイスを含む。

種々の実施形態は、バックプレーンと、バックプレーンにボンディングされ、第１リフレクタを含み、第１色光を発するように構成された第１発光ダイオード（ＬＥＤ）と、バックプレーンにボンディングされ、第２リフレクタを含み、第１色光とは異なる第２色光を発するように構成された第２ＬＥＤと、バックプレーンにボンディングされ、第３リフレクタを含み、第１および第２色光とは異なる第３色光を発するように構成された第３ＬＥＤと、を含む、ディスプレイデバイスを提供する。第２リフレクタは、第１リフレクタよりも厚く、第３リフレクタは、第２リフレクタよりも厚い。

種々の実施形態は、第１基板上に位置し、第１色光を発するように構成された第１発光ダイオード（ＬＥＤ）、および、第２基板上に位置し、第１色光とは異なる第２色光を発するように構成された第２ＬＥＤを提供することと、第１ＬＥＤの第１サブセットを第１バックプレーン上のボンディング構造の第１サブセットに転送し、画素領域に第１サブピクセルを形成すること、および、第１基板から第１ＬＥＤの第１サブセットを分離することと、第２ＬＥＤの第１サブセットを第２バックプレーンに転送すること、および、第２基板から第２ＬＥＤの第１サブセットを分離し、第２基板の上に第１空孔を残すことと、第２ＬＥＤの第１サブセットを第２バックプレーンに転送した後に、第２基板上に位置する第２ＬＥＤの第２サブセット上に追加の導電材料を形成することと、第１サブピクセルが第１空孔に配されるように、第２基板を第１バックプレーンの上に位置決めすることと、追加の導電材料の存在に起因して、第１サブピクセルと第２基板との間にギャップが存在する間に、第２ＬＥＤの第２サブセットを、第１バックプレーン上のボンディング構造の第２サブセットに転送し、画素領域に第２サブピクセルを形成することと、を含むＬＥＤの転送の方法を提供する。

図１Ａは、本開示の種々の実施形態による、発光ダイオードの第１構成の垂直断面図である。

図１Ｂは、本開示の種々の実施形態による、発光ダイオードの第２構成の垂直断面図である。

図２Ａは、本開示の種々の実施形態による、発光ダイオードの第３構成の垂直断面図である。

図２Ｂは、本開示の種々の実施形態による、発光ダイオードの第４構成の垂直断面図である。

図３Ａは、本開示の種々の実施形態による、発光ダイオードの第５構成の垂直断面図である。

図３Ｂは、本開示の種々の実施形態による、発光ダイオードの第６構成の垂直断面図である。

図４Ａは、本開示の種々の実施形態による、発光ダイオードの第７構成の垂直断面図である。

図４Ｂは、本開示の種々の実施形態による、発光ダイオードの第８構成の垂直断面図である。

図４Ｃは、本開示の種々の実施形態による、発光ダイオードの第９構成の垂直断面図である。

図５Ａは、本開示の種々の実施形態による、アノードコンタクトの第１構成を示す。

図５Ｂは、本開示の種々の実施形態による、アノードコンタクトの第２構成を示す。

図５Ｃは、本開示の種々の実施形態による、アノードコンタクトの第３構成を示す。

図５Ｄは、本開示の種々の実施形態による、アノードコンタクトの第４構成を示す。

図６は、本開示の実施形態による、第１金属層の堆積の後の処理中の発光ダイオードの例示的な垂直断面図である。

図７は、本開示の実施形態による、パターニングされたリフトオフマスクの形成と、第２金属層、アルミニウム層および金属接着層の堆積と、の後の処理中の発光ダイオードの例示的な垂直断面図である。

図８は、本開示の種々の実施形態による、パターニングされたリフトオフマスクのリフトオフと、第１金属ボンディングパッド層、白金層およびデバイス側スズはんだを形成するための高温でのスズの堆積と、の後の処理中の発光ダイオードの例示的な垂直断面図である。

図９は、本開示の代わりの実施形態による、第２金属層、アルミニウム層および金属接着層の堆積の後の処理中の発光ダイオードの例示的な垂直断面図である。

図１０Ａは、本開示の種々の実施形態による、バックプレーン側ボンディングパッドの形成中のバックプレーンの垂直断面図である。

図１０Ａは、本開示の種々の実施形態による、バックプレーン側ボンディングパッドの形成中のバックプレーンの垂直断面図である。

図１０Ｃは、本開示の種々の実施形態による、バックプレーンの上面図である。

図１１Ａ～１１Ｃは、本開示の種々の実施形態による、半導体ウェーハの上面図である。

図１２は、本開示の種々の実施形態による半導体ウェーハおよびクーポンの上面図である。

、 、 、 、 、 、 、 、 図１３Ａ～１３Ｉは、本開示の種々の実施形態による、バックプレーンへの発光デバイスの転送中の例示的な構造の連続的な垂直断面図である。

、 図１４Ａおよび１４Ｂは、本開示の種々の実施形態による、ディスプレイデバイスの断面図である。

本発明は、本発明の例示的な実施形態が示されている添付の図面を参照して、以下でより完全に説明される。しかしながら、本発明は、多くの異なる形態で具現化することができ、本明細書に記載される例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が完全であり、本発明の範囲を当業者に十分に伝えるように提供される。図面において、層および領域の大きさおよび相対的な大きさは、明確にするために誇張されうる。図面における同様の参照番号は、同様の要素を示す。

要素または層が、別の要素または層の「上」または「接続されて」配されていると言及される場合、それは、他の要素または層の上に直接または直接接続されていてもよく、または、介在する要素または層が存在していてもよいことが理解されよう。対照的に、要素が、別の要素または層の「上に直接配されている」または「直接接続されている」と言及される場合、介在する要素または層は存在しない。本開示の目的のために、「Ｘ、Ｙ、およびＺのうちの少なくとも１つ」は、Ｘのみ、Ｙのみ、Ｚのみ、または、２つ以上のＸ、ＹおよびＺの任意の組み合わせ（例えば、ＸＹＺ、ＸＹＹ、ＹＺ、ＺＺ）として解釈されてもよいことが理解されよう。本明細書において、「約」および「実質的に」という用語は、例えば＋／－１％など、＋／－５％の相違を指していてもよい。

例えば直視型ディスプレイなどディスプレイデバイスは、バックプレーンにボンディングされた画素の順序付けられたアレイから形成されうる。各画素は、それぞれのピーク波長で光を放射するサブピクセルのセットを含みうる。例えば、画素は、赤色サブピクセル、緑色サブピクセル、および、青色サブピクセルを含みうる。各サブピクセルは、特定の波長の光を発光する１つまたは複数の発光ダイオード（ＬＥＤ）を含みうる。色域内の色の任意の組み合わせが、各画素についてディスプレイ上に示されてもよいように、各画素は、バックプレーン回路によって駆動される。ディスプレイパネルは、ＬＥＤサブピクセルがバックプレーンの上に位置する接合パッドにはんだ付けされるか、または、他の方法で電気的に取り付けられるプロセスによって形成されうる。接合パッドは、バックプレーン回路および他の駆動電子回路によって電気的に駆動される。

図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂおよび４Ｃは、本開示の発光ダイオード１０の種々の構成を示す。本開示の発光デバイスの種々の構成は、一般に、支持基板２２および単結晶バッファ半導体層２４を提供することによって形成されうる。支持基体２２は、底面またはｒ面成長面のいずれかを用いるＡｌ_２Ｏ_３（サファイア）、ダイアモンド、Ｓｉ、Ｇｅ、ＧａＮ、ＡｌＮ、ウルツ鉱（α）および閃亜鉛鉱（β）形態のＳｉＣ、ＩｎＮ、ＧａＰ、ＧａＡｓＰ、ＧａＡｓ、ＩｎＰ、ＺｎＯ、ＺｎＳ、および、ＺｎＳｅなど単結晶物質を含むことができる。例えば、支持基板２２は、適切な表面配向を有するサファイア（すなわち、単結晶酸化アルミニウム）を含みうる。支持基板２２は、パターニングされた（例えば、粗い）成長表面を有するパターニングされたサファイア基板（ＰＳＳ）を含んでいてもよい。バッファ層の単結晶化合物半導体材料のエピタキシャル成長を容易にするために、後続の分離プロセスにおいて単結晶バッファ半導体層２４を支持基板２２から分離することを容易にするために、バンプ、ディンプル、および／または、斜めカットが、支持基板２２の上面に設けられてもよいし、設けられなくてもよい。バンプおよび／またはディンプルが支持基板２２の上面に設けられる場合、各バンプまたは各ディンプルの横方向の寸法は、より小さいおよびより大きい横方向の寸法もまた使用されうるが、１．５ミクロンから６ミクロンの範囲でありうる。バンプまたはディンプルの隣接するペアの間の中心間距離は、より小さなおよびより大きな距離もまた使用されうるが、３ミクロンから１５ミクロンの範囲でありうる。バンプまたはディンプルの配置には、様々な幾何学的形状が使用されうる。バンプの高さおよび／またはディンプルの深さは、より小さな及びより大きな高さおよび／または深さもまた使用されうるが、１ミクロンから３ミクロンのオーダーであってもよい。

単結晶バッファ半導体層２４は、例えば、ＩＩＩ族窒化物化合物半導体材料など、例えばＩＩＩ－Ｖ族化合物半導体材料など単結晶化合物半導体材料を含む。単結晶バッファ半導体層２４を形成するための堆積プロセスは、有機金属気相エピタキシー（ＭＯＶＰＥ）、分子線エピタキシー（ＭＢＥ）、水素化物気相エピタキシー（ＨＶＰＥ）、液相エピタキシー（ＬＰＥ）、有機金属分子線エピタキシー（ＭＯＭＢＥ）、および、原子層堆積（ＡＬＤ）のいずれかを使用することができる。単結晶バッファ半導体層２４は、支持基板２２との界面における単結晶バッファ半導体層２４の組成が支持基板２２の上面の２次元格子構造と実質的に格子整合を提供するように、一定のまたは傾斜した組成を有しうる。単結晶バッファ半導体層２４の組成は、堆積プロセスの間に徐々に変化させられうる。支持基板２２がパターニングされたサファイアを含む場合、単結晶バッファ半導体層２４の底面は、パターニングされた（すなわち、粗い）表面であってもよい。

単結晶バッファ半導体層２４の底部に使用されうる材料は、例えば、ｗおよびｘが０と１未満との間のＧａ_{１－Ｗ－Ｘ}Ｉｎ_ｗＡｌ_ｘＮであってもよく、ｗおよびｘが０（すなわち、ＧａＮ）であってもよく、支持基板２２の上面の格子定数に整合するように選択される。任意に、Ａｓおよび／またはＰが、バッファ層の底部のための材料にもまた含まれていてもよく、その場合、単結晶バッファ半導体層２４の底部は、支持基板２２の上面の格子定数に整合する、ｙおよびｚが０と１未満との間のＧａ_{１－ｗ－ｘ}Ｉｎ_ｗＡｌ_ｘＮ_{１－ｘ－ｚ}Ａｓ_ｙＰ_ｚを含みうる。単結晶バッファ半導体層２４の上部に使用されうる材料は、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化ガリウムアルミニウムおよび窒化ガリウムインジウムなどＩＩＩ属窒化物材料、および、例えばリン化ガリウム（ＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、アンチモン化ガリウム（ＧａＳｂ）、リン化インジウム（ＩｎＰ）、ヒ化インジウム（ＩｎＡｓ）およびアンチモン化インジウム（ＩｎＳｂ）など他のＩＩＩ－Ｖ族材料を含む、ＩＩＩ－Ｖ族化合物材料を含むが、これらに限定されるものではない。成長方向（垂直方向）に沿った緩やかな格子パラメータ変化によって引き起こされる転位が、単結晶バッファ半導体層２４の上面に伝播しないように、単結晶バッファ半導体層２４の組成は、単結晶バッファ半導体層２４の底部と単結晶バッファ半導体層２４の上部との間で徐々に変化しうる。１つの実施形態において、１ミクロン未満の厚さの単結晶バッファ半導体層２４の薄い底部が、ドープされていなくてもよく、または、低濃度のシリコンでドープされていてもよい。

単結晶バッファ半導体層２４の上面には、欠陥密度が低い高品質の単結晶表面が提供されうる。任意で、例えば、化学機械平坦化によって、平坦な上面を提供することで、単結晶バッファ半導体層２４の上面が平坦化されてもよい。平坦化処理の後に、単結晶バッファ半導体層２４の上面から汚染物質を除去するために、適切な表面洗浄処理が行われうる。単結晶バッファ半導体層２４の平均の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、２ミクロンから１０ミクロンの範囲でありうる。

続いて、ｎドープ化合物半導体基板層２６が、単結晶バッファ半導体層２４の上面の上に直接形成される。ｎドープ化合物半導体基板層２６は、単結晶バッファ半導体層２４の上面全体にわたって均一な厚さを有する連続材料層として形成されうる。ｎドープ化合物半導体基板層２６は、ｎドープ化合物半導体材料を含む。ｎドープ化合物半導体基板層２６は、単結晶バッファ半導体層２４の上部の単結晶化合物半導体材料と格子整合しうる。ｎドープ化合物半導体基板層２６は、単結晶バッファ半導体層２４の上部と同じ化合物半導体材料を含んでいていてもよいし、含まなくてもよい。１つの実施形態において、ｎドープ化合物半導体基板層２６は、ｎドープ直接遷移化合物半導体材料を含みうる。１つの実施形態において、ｎドープ化合物半導体基板層２６は、ｎドープ窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、または、例えばリン化ガリウムまたはその三元または四元化合物など他のＩＩＩ－Ｖ族半導体材料を含みうる。ｎドープ化合物半導体基板層２６を形成するための堆積プロセスは、有機金属気相エピタキシー（ＭＯＶＰＥ）、分子線エピタキシー（ＭＢＥ）、水素化物気相エピタキシー（ＨＶＰＥ）、液相エピタキシー（ＬＰＥ）、有機金属分子線エピタキシー（ＭＯＭＢＥ）、および、原子層堆積（ＡＬＤ）のいずれかを使用することができる。ｎドープ化合物半導体基板層２６の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、３００ｎｍから２ミクロンの範囲でありうる。支持基板２２、単結晶バッファ半導体層２４、およびｎドープ化合物半導体基板層２６は、まとめて基板２０を構成している。

（例えば、図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａおよび３Ｂに示される実施形態のように）いくつかの実施形態において、基板２０の上面（例えば、ｎドープ化合物半導体基板層２６の上面）の上に、パターニングされた成長マスク層４２が形成されうる。パターニングされた成長マスク層４２は、例えば、誘電材料層を堆積し、誘電材料層をパターニングして、その中に開口部を形成することによって形成されうる。例えば、窒化シリコン層、酸化シリコン層、または、（例えば酸化アルミニウム層など）誘電金属酸化物層が、基板２０の上面の上に形成されうる。１つの実施形態において、誘電材料層は、窒化シリコン層を含みうる。誘電材料層の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、３ｎｍから１００ｎｍの範囲でありうる。

フォトレジスト層（図示せず）が、誘電材料層の上面を覆うように塗布されうり、リソグラフィ露光および現像によって、それを貫通する開口部を形成するようにリソグラフィでパターンニングされうる。１つの実施形態において、フォトレジスト層の開口部は、２次元周期アレイとして形成されうる。各開口部のサイズおよび形状は、（例えば選択エピタキシープロセスなど）選択的堆積プロセスによって後に形成される半導体構造の形状およびサイズを最適化するように選択されうる。フォトレジスト層の開口部のパターンは、パターニングされた成長マスク層４２を形成するために、誘電材料層を通して転写されうる。フォトレジスト層は、その後、例えば、アッシングによって除去されうる。代わりに、成長マスク層は、電子ビームリソグラフィまたはナノインプリトリソグラフィを使用してパターニングされ、その後エッチングされてもよい。パターニングされた成長マスク層４２は開口部を含み、開口部４３は２次元周期アレイとして配されてもよいし、配されなくてもよい。各開口部の形状は、円形、楕円形、または多角形（六角形など）であってもよい。ｎドープ化合物半導体基板層２６の上面の一部は、パターニングされた成長マスク層４２を貫通する各開口部の下部に物理的に露出される。

単結晶バッファ半導体層２４、ｎドープ化合物半導体基板層２６、および、その上に形成される追加の構造は、その後、発光ダイオード１０のアレイであるサブピクセルのアレイを画定するようにパターニングされる。したがって、単結晶バッファ半導体層２４およびｎドープ化合物半導体基板層２６のそれぞれのその後にパターン化された領域は、それぞれの発光ダイオード１０の領域に対応する。例えば、発光ダイオード１０のアレイは、矩形アレイまたは六角形アレイとして形成されてもよく、各発光ダイオード１０は、例えば２ミクロンから３０ミクロンなど１ミクロンから６０ミクロンの範囲の最大横寸法（例えば、矩形形状の対角線または六角形形状の外接円の直径）で形成されてもよい。例えば、パターニングされた成長マスク層４２を通る各開口部の最大横方向寸法は、より小さなおよびより大きな寸法もまた使用されうるが、（例えば２００ｎｍから１０ミクロンなど）５０ｎｍから５０ミクロンの範囲でありうる。

代わりの実施形態において、単結晶バッファ半導体層２４およびｎドープ化合物半導体基板層２６は、ｎドープ化合物半導体基板層２６の上に追加の構造（例えば後続の半導体材料のエピタキシャル成長）を形成する前に、リソグラフィプロセスおよび異方性エッチングの組み合わせによってパターニングされる。例えば、フォトレジスト層が、ｎドープ化合物半導体基板層２６の上に塗布されうり、発光ダイオード１０の各個別のエリアを覆うようにリソグラフィでパターニングされうる。例えば、ｎドープ化合物半導体基板層２６および単結晶バッファ半導体層２４のパターニングされた部分の矩形アレイを形成するために、直交する水平方向に沿って延びる２組のライントレンチが、ｎドープ化合物半導体基板層２６および単結晶バッファ半導体層２４を通して形成されうる。フォトレジスト層は、その後、除去されうる。

図１Ａおよび１Ｂの構成などの構成において、発光ダイオード１０の各エリアは、パターニングされた成長マスク層４２にそれぞれ単一の開口部を含む。図２Ａ、２Ｂ、３Ａおよび３Ｂの構成などの構成において、発光ダイオード１０の各エリアは、パターニングされた成長マスク層４２にそれぞれ開口部のアレイを含む。

（例えば図４Ａ～４Ｃに示される実施形態など）いくつかの他の実施形態において、パターニングされた成長マスク層４２は、使用されない。この場合、ｎドープ化合物半導体基板層２６の上には、連続的な平面半導体層が形成される。

ｎドープ化合物半導体領域３２が、選択的エピタキシープロセスでありうる選択的化合物半導体堆積プロセスによって、成長マスク層４２を通り、および、成長マスク層４２を覆うように成長されうる。ｎドープ化合物半導体領域３２の形状およびサイズは、成長マスク層４２を通る開口部の形状および寸法に基づき、および、選択的化合物半導体堆積プロセスのプロセス条件によって決定されうる。ｎドープ化合物半導体領域３２は、それぞれの結晶面内に位置する種々の結晶ファセットで形成されうる。本明細書で用いられる場合、「ｐ面」は、「ピラミッド面」を意味し、ＩＩＩ属窒化物系の｛１－１０１｝面の任意の面でありうり、「ｃ面」は、｛０００１｝面を示し、「ｍ面」は、｛１－１００｝面の任意の面を示す。成長速度は、一般に、異なる結晶面の間で異なる。ここで、「成長速度」とは、特に断らない限り、成長面に垂直な方向に沿った層の成長速度を意味する。１つの実施形態において、ｎドープ化合物半導体基板層２６の上面は、ｃ面内にあってもよい。ｎドープ化合物半導体領域３２の高さは、より小さなおよびより大きな高さもまた使用されうるが、例えば２００ｎｍから２ミクロンなど、５０ｎｍから１０ミクロンの範囲でありうる。いくつかの実施形態において、平坦な上面および／またはファセット面を提供するために、堆積された半導体材料のマイグレーションを誘起する高温でのアニール、部分的なエッチバックプロセス、および／または、化学機械平坦化プロセスが、任意に使用されてもよい。

（例えば図１Ａおよび１Ｂに示される実施形態など）いくつかの実施形態において、ｎドープ化合物半導体領域３２は、マイクロディスクとして形成されうる。本明細書で用いられる場合、ディスクは、互いに平行である上面および底面を有する構造要素を指し、上面のエリアは、（例えばファセット面または側壁面など）上面に平行でないエリアのトータルのエリアよりも大きい。「マイクロディスク」は、上面の最大の横方向寸法が少なくとも１ミクロンかつ１ｍｍよりも小さいディスクを指す。マイクロディスクは、上方から見た場合に、円形、楕円形、または、多角形（例えば、矩形、六角形など）を有していてもよい。

（例えば図２Ａおよび２Ｂに示される実施形態など）いくつかの実施形態において、ｎドープ化合物半導体領域３２は、ナノディスクとして形成されうる。「ナノディスク」は、上面の最大の横方向寸法が少なくとも１ｎｍかつ１ミクロンよりも小さいディスクを指す。発光ダイオード１０の各エリアに、マイクロディスクまたはナノディスクのクラスタが形成されうる。

（例えば図３Ａおよび３Ｂに示される実施形態など）いくつかの実施形態において、ｎドープ化合物半導体領域３２は、ナノワイヤコア、マイクロワイヤコア、ナノピラミッド、マイクロピラミッド、ナノフラスタム、マイクロフラスタム、これらの組み合わせ、または、他のナノスケール構造またはマイクロスケール構造として形成されうる。「ナノワイヤ」は、（例えば垂直方向など）長手方向に沿って延び、少なくとも１ｎｍかつ１ミクロンよりも小さい最大横方向寸法よりも大きい最大縦方向寸法を有し、長手方向に垂直な方向に沿って実質的に均一な断面形状の領域を含む構造を指す。「マイクロワイヤ」は、（例えば垂直方向など）長手方向に沿って延び、少なくとも１ミクロンかつ１ｍｍよりも小さい最大横方向寸法よりも大きい最大縦方向寸法を有し、長手方向に垂直な方向に沿って実質的に均一な断面形状の領域を含む構造を指す。「ナノピラミッド」は、基部の最大横方向寸法が少なくとも１ｎｍかつ１ミクロンよりも小さいような、多角形または他の一般的な曲線形状の基部を有する円錐構造を指す。「マイクロピラミッド」は、基部の最大横方向寸法が少なくとも１ミクロンかつ１ｍｍよりも小さいような、多角形または他の一般的な曲線形状の基部を有する円錐構造を指す。「ナノフラスタム」は、基部の最大横方向寸法が少なくとも１ｎｍかつ１ミクロンよりも小さいような、多角形または他の一般的な曲線形状の基部を有する錐台（すなわち、頂点の周りの領域のない円錐構造）を指す。「マイクロフラスタム」は、基部の最大横方向寸法が少なくとも１ミクロンかつ１ｍｍよりも小さいような、多角形または他の一般的な曲線形状の基部を有する錐台（すなわち、頂点の周りの領域のない円錐構造）を指す。ｎドープ化合物半導体基板層２６の上面がｃ面内にある場合、ナノワイヤおよびマイクロワイヤは、ｍ面、ｐ面および任意にそれぞれのｃ面を含んでいてもよい。ナノピラミッド、マイクロピラミッド、ナノフラスタムおよびマイクロフラスタムは、ｐ面を含んでいてもよい。ナノフラスタムおよびマイクロフラスタムは、ｃ面を含んでいてもよい。

ｎドープ化合物半導体領域３２を形成するために使用されうる選択的エピタキシープロセスは、例えば、Ｋｒｙｌｉｏｕｋらの米国特許第９，４４４，００７号、Ｌｏｗｇｒｅｎらの米国特許第９，４１９，１８３号、Ｒｏｍａｎｏらの米国特許第９，２８１，４４２号、および、Ｋｏｎｓｅｋらの米国特許第８，６６９，５７４号に記載されており、これらそれぞれは、Ｇｌｏ Ａｂに譲渡されており、それらの全体が参照によって本明細書に組み込まれる。

（例えば図４Ａ～４Ｃに示される実施形態など）いくつかの実施形態において、ｎドープ化合物半導体領域３２のエピタキシーが、ｎドープ化合物半導体基板層２６のパターニングされた部分のアレイのすべての物理的に露出された表面上に、パターニングされた成長マスク４２を使用せずに行われてもよい。この実施形態において、ｎドープ化合物半導体領域３２は、連続的な平面半導体層を含む。

その後、各ｎドープ化合物半導体領域３２の上に、光を発するように構成された光学活性化合物半導体層スタックを含む活性領域３４が形成される。各活性領域３４は、適切な電気的バイアスの適用時に、光を放射する少なくとも１つの半導体材料を含む。例えば、各活性領域３４は、それを横切る電気的バイアスの適用時に、光を放射する単一または多重量子井戸（ＭＱＷ）構造を含みうる。例えば、量子井戸は、窒化ガリウムまたは窒化アルミニウムガリウムバリア層の間に位置する窒化インジウムガリウムウェルを含んでいてもよい。代わりに、活性領域３４が、ｎドープ化合物半導体領域３２の表面上に成長させることができれば、発光ダイオードのアプリケーションのための任意の他の適切な半導体層（例えば、リン化ガリウムまたはその三元もしくは四元化合物など）または層のスタックを含むことができる。活性領域３４内の全ての層のセットは、本明細書では活性層と呼ばれる。

１つの実施形態において、複数の活性領域３４のそれぞれは、光を発するように構成される、それぞれの光学活性化合物半導体層スタックを含む。非限定的な例示的な例において、活性領域３４は、下から上に、例えば約５０ｎｍから約６０ｎｍなど厚さ３０ｎｍから７０ｎｍを有するシリコンドープＧａＮ層、例えば約５ｎｍから７ｎｍなど厚さ２ｎｍから１０ｎｍを有するＧａＮ層、例えば約３ｎｍから４ｎｍなど厚さ１ｎｍから５ｎｍを有するＩｎＧａＮ層、および、例えば約１５ｎｍから２０ｎｍのなど厚さ１０ｎｍ～３０ｎｍを有するＧａＮバリア層を含む層スタックを含みうる。任意で、ＡｌＧａＮキャップ層が、赤色ＬＥＤのためにＩｎＧａＮ層の上に形成されてもよい。各活性領域３４内の層の配列、各層の組成、および、各層の厚さは、発光強度を増加させ、ターゲットとなるピーク発光波長を提供するように最適化されうる。活性領域３４は、その中の半導体材料の組成および半導体材料に印加されるひずみに応じて、青色光、緑色光または赤色光などの任意の色光を発しうる。

活性領域３４を成長させるために、選択的エピタキシープロセスが使用されうる。選択的エピタキシープロセスのプロセスパラメータは、活性領域３４が全体にわたって同じ厚さを有するコンフォーマル構造として成長されるように選択されうる。別の実施形態において、活性領域３４は、水平部分が全体にわたって（例えば第１厚さｔ１など）同じ厚さを有し、ファセット部分が水平部分の厚さよりも小さい（例えば第２厚さｔ２など）厚さを有する擬似コンフォーマル構造として成長させられうる。１つの実施形態において、複数の活性領域３４のそれぞれは、第１厚さｔ１を有する上部平面部分と、ｎドープ化合物半導体領域３２のそれぞれの１つのテーパ状の平面な側壁を覆い、第２厚さｔ２を有する側壁部分とを含みうる。１つの実施形態において、第１厚さｔ１と第２厚さｔ２との比は、より小さなおよびより大きな比もまた使用されうるが、２から５０の範囲でありうる。ナノワイヤの上の活性領域３４のための層スタックを成長させる方法は、例えば、Ｋｒｙｌｉｏｕｋらの米国特許第９，４４４，００７号、Ｌｏｗｇｒｅｎらの米国特許第９，４１９，１８３号、Ｒｏｍａｎｏらの米国特許第９，２８１，４４２号、および、Ｋｏｎｓｅｋらの米国特許第８，６６９，５７４号に記載されている。活性領域３４は、下にあるｎドープ化合物半導体領域３２に接触し、それを取り囲み、その上にある。図１Ａ、１Ｂ、４Ａ、４Ｂおよび４Ｃに示される１つの実施形態において、発光ダイオード１０ごとに、単一の活性領域３４が形成されうる。図２Ａから３Ｂに示される他の実施形態において、発光ダイオード１０ごとに、活性領域３４のクラスタが形成されうる。

ｐドープ半導体材料層３６が、活性領域３４の平坦な上面およびファセット外面の上に形成される。ｐドープ半導体材料層３６は、第１導電型とは反対の第２導電型のドーピングを有するドープされた半導体材料を含む。例えば、第１導電型がｎ型である場合、そのとき第２導電型はｐ型である。第１導電型がｐ型である場合、そのとき第２導電型はｎ型である。

ｐドープ半導体材料層３６は、化合物半導体材料を含みうる。ｐドープ半導体材料層３６の化合物半導体材料は、例えば、ｐ型ＩＩＩ族窒化物半導体材料、例えば窒化ガリウムおよび／または窒化アルミニウムガリウム、などの任意で適切な半導体材料でありうる。１つの実施形態において、ｎドープ化合物半導体領域３２は、ｎドープＧａＮまたはＩｎＧａＮを含みうり、ｐドープの半導体材料層３６は、ｐドープＡｌＧａＮおよび／またはＧａＮを含みうる。代わりに、領域３２および／または層３６は、例えばリン化ガリウムまたはその三元もしくは四元化合物などの他の半導体材料を含みうる。

ｐドープ半導体材料層３６は、活性領域３４の外面上にドープ半導体材料を選択的に堆積することによって形成されうる。例えば、選択エピタキシープロセスが使用されうる。選択的堆積プロセス（選択的エピタキシプロセスでありうる）の間、個別の半導体材料部は、個別の半導体材料部が合体して、各発光ダイオード１０のエリア内の連続半導体材料層としてｐドープ半導体材料層３６を形成するまで、活性領域のそれぞれの外面から成長する。成長マスク層４２の上面の一部がｎドープ化合物半導体領域３２または活性領域３４によって覆われていない場合、ｐドープ半導体材料層３６の底面は、成長マスク層４２の上面のそのような部分に接触していてもよい。

図４Ｃに関して、半導体層２６、３２、３４、３６、アノードコンタクト５０および第１反射層７０Ａを含むメサ３１が、バッファ半導体層２４上に形成されうる。メサ３１は、メサ３１を形成するために、半導体層２６、３２、３４、３６、アノードコンタクト５０および第１反射層７０Ａをバッファ半導体層２４の上に堆積し、その後、これらの層をマスキングおよびエッチングすることによって形成されうる。誘電材料層６０は、メサ３１の上面および側面を覆うように形成されうる。誘電材料層６０は、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、有機シリケートガラス、シリコーン、樹脂、自己平坦化誘電材料または別の誘電材料などの誘電（すなわち、電気絶縁）材料を含む。いくつかの実施形態において、誘電材料層６０は、任意の適切な方法によって形成されうる。例えば、誘電材料層６０が酸化アルミニウムを含む場合、原子層堆積（ＡＬＤ）によって、誘電層が形成されうる。

次いで、第１反射層７０Ａの上面を露出させるために、誘電層６０がパターニングされうる。例えば、フォトレジスト層が、例示的な構造を覆うように塗布されうり、アノードコンタクト５０の各外縁内に開口部を形成するために、リソグラフィパターニングされうる。異方性エッチングプロセスまたは等方性エッチングプロセスが、パターニングされたフォトレジスト層をエッチングマスク層として使用して行われうる。誘電材料層６０は、例えば１００ｎｍから５００ｎｍなど、５０ｎｍから１０００ｎｍの範囲の厚さを有しうる。いくつかの実施形態において、誘電材料層６０は、透明であってもよい。

第２反射層７０Ｂが、第１反射層７０Ａの露出部分に接触し、誘電層６０を覆うように形成されうる。例えば、第２反射層７０Ｂは、堆積およびリフトオフプロセスによって形成されうる。これによって、第２反射層７０Ｂは、メサ３１の上面および側面を覆いうる。

アノードコンタクト５０は、ｐドープ半導体材料層３６の上面の上に形成されうる。図５Ａ～５Ｄは、図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂおよび４Ｃに示される発光ダイオード１０の何れかに組み込まれうるｐドープ半導体材料層３６の種々の構成を示す。

図５Ａは、アノードコンタクト５０の第１構成を示す。第１構成において、アノードコンタクト５０は、酸化ニッケル層５１と透明導電性酸化物層５３とを含みうる。酸化ニッケル層５１は、ニッケルのコンフォーマルまたは非コンフォーマルな堆積、および、堆積されたニッケル部のその後の酸化によって形成されうる。ニッケル層は、例えば、物理蒸着（ＰＶＤ）、真空蒸着、または、化学蒸着によって堆積されうる。ニッケル層の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１ｎｍから１０ｎｍまでなど、０．３ｎｍから１００ｎｍまでの範囲でありうる。ニッケル層の酸化は、熱酸化プロセスまたはプラズマ酸化プロセスによって行われてもよい。代わりに、ニッケル層が十分に薄い場合、その後に堆積される透明導電性酸化物層５３から酸素原子が提供されうる。酸化ニッケル層５１の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１．３ｎｍから１３ｎｍまでなど、０．４ｎｍから１３０ｎｍまでの範囲でありうる。酸化ニッケル層５１は、ｐドープ半導体材料層３６と透明導電性酸化物層５３との間の接着を促進する。１つの実施形態において、アノードコンタクト５０は、例えば、０．４ｎｍから３ｎｍの範囲でありうる３ｎｍよりも小さい厚さを有する酸化ニッケルの表面層を含みうる。

透明導電性酸化物層５３は、ｐドープ半導体材料層３６の上に堆積されうる。透明導電性酸化物層５３は、ｐドープ半導体材料層３６のエリア全体にわたって延在する連続材料層として堆積されうる。透明導電性酸化物層５３の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１０ｎｍから３００ｎｍまでなど、５０ｎｍから６００ｎｍまでの範囲でありうる。透明導電性酸化物膜５３は、例えば、ドープされた酸化亜鉛、酸化インジウムスズ、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、スズ酸亜鉛（Ｚｎ_２ＳｎＯ_４）、および、ドープされた二酸化チタン（ＴｉＯ_２）から選択される材料など透明導電性酸化物材料を含む。例示的なドープ酸化亜鉛材料は、ボロンドープ酸化亜鉛、フッ素ドープ酸化亜鉛、ガリウムドープ酸化亜鉛、および、アルミニウムドープ酸化亜鉛を含む。１つの実施形態において、アノードコンタクト５０は、光学的に透明でありうる。

図５Ｂは、アノードコンタクト５０の第２構成を示す。第２構成において、アノードコンタクト５０は、接着金属層５２と銀層５４とを含みうる。接着金属層５２と銀層５４との組み合わせは、ｐドープ半導体材料層３６への良好な電気的接触と同様に、ｐドープ半導体材料層３６の後に形成される反射層７０の良好な接着を提供する。接着金属層５２は、ｐドープ半導体材料層３６に直接接触する。接着金属層５２の材料は、接着を促進する元素金属でありうる。例えば、接着金属層５２は、本質的に白金からなる白金層、または、本質的にニッケルからなるニッケル層でありうる。接着金属層５２は、例えば、物理蒸着によって堆積されうる。接着金属層５２の厚さ（水平面上で測定される）は、より小さなおよびより大きな厚さもまた使用されうるが、例えば５ｎｍから１００ｎｍまでなど、２ｎｍから２００ｎｍまでの範囲でありうる。銀層５４は、本質的に銀からなりうり、例えば、物理蒸着によって形成されうる。銀層５４の厚さ（水平面上で測定される）は、より小さなおよびより大きな厚さもまた使用されうるが、例えば５ｎｍから１００ｎｍまでなど、２ｎｍから２００ｎｍまでの範囲でありうる。

図５Ｃは、アノードコンタクト５０の第３構成を示す。第３構成において、アノードコンタクト５０は、ｐドープ半導体材料層３６に直接接触する銀層５４からなりうる。銀層５４は、本質的に銀からなりうり、例えば、物理蒸着によって形成されうる。銀層５４の厚さ（水平面上で測定される）は、より小さなおよびより大きな厚さもまた使用されうるが、例えば５ｎｍから１００ｎｍまでなど、２ｎｍから２００ｎｍまでの範囲でありうる。

図５Ｄは、アノードコンタクト５０の第４構成を示す。第４構成において、アノードコンタクト５０は、ＮｉＯ領域および金領域を含むＮｉＯ：Ａｕ混合物を含むＮｉＯ：Ａｕ混合層５５でありうる。ＮｉＯ：Ａｕ混合層５５は、酸化ニッケル層を形成し、金を堆積し、酸化ニッケル層中への金の相互拡散を誘起することによって形成されうる。ＮｉＯ：Ａｕ混合層５５を形成するために、酸化ニッケルマトリックス間に金原子が偏析する。

代わりに、金が最初に堆積され、酸化ニッケルがその後に形成されてもよい。さらに代わりに、ＮｉＯ：Ａｕ複合層５５を形成するために、金およびニッケルは、少なくとも２つの層のスタックとして堆積されてもよく、酸化および相互拡散は、ニッケルのニッケル酸化物への熱酸化によって誘起されてもよい。ＮｉＯ：Ａｕ混合層５５の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば５ｎｍから１００ｎｍまでなど、２ｎｍから２００ｎｍまでの範囲でありうる。

図１Ｂ、２Ｂ、３Ｂおよび４Ｂの実施形態において、任意の誘電材料層６０が、例示的な構造の物理的に露出された表面上に続いて形成されうる。誘電材料層６０は、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、有機シリケートガラス、シリコーン、樹脂、自己平坦化誘電材料または別の誘電材料などの誘電（電気絶縁）材料を含む。１つの実施形態において、誘電材料層６０は、低圧化学蒸着（ＬＰＣＶＤ）または原子層堆積（ＡＬＤ）（例えば、ＡＬＤによって形成された酸化アルミニウム）などのコンフォーマル堆積プロセスによって形成されうる。代わりに、誘電材料層６０は、プラズマ化学蒸着（ＰＥＣＶＤ）またはスピンコーティングによって形成されうる。誘電材料層６０のアノードコンタクト５０の水平面上にある部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１００ｎｍから５００ｎｍなど、５０ｎｍから１０００ｎｍの範囲でありうる。

続いて、各アノードコンタクト５０の上方に開口部を提供するために、誘電材料層６０がパターニングされうる。例えば、フォトレジスト層が、例示的な構造を覆うように塗布されうり、アノードコンタクト５０の各外縁内に開口部を形成するために、リソグラフィパターニングされうる。異方性エッチングプロセスまたは等方性エッチングプロセスが、パターニングされたフォトレジスト層をエッチングマスク層として使用して行われうる。例えば、誘電材料層６０が酸化シリコンを含む場合、希フッ酸を用いる等方性エッチングプロセスが、誘電材料層６０を貫通する開口部の形成に使用されうる。誘電材料層６０を貫通する各開口部のエリアは、下にあるアノードコンタクト５０のエリアの１０％から９０％の範囲でありうる。開口部の周りの誘電材料層６０の側壁は、テーパ状であってもよく、また、垂直であってもよい。フォトレジスト層は、その後、例えば、アッシングによって除去されうる。

図６～８は、（例えば、図１Ａ、２Ａ、３Ａおよび４Ａの構成などの）構成のための反射金属層７０を後に形成するためのプロセスシーケンスを示し、反射金属層７０は、下にあるアノードコンタクト５０の上面の全体を覆う平面構造として形成される。そのような構成において、リフレクタ７０の全体は、ｎドープ化合物半導体領域３２の最遠位表面が各発光ダイオード１０内のｎドープ化合物半導体基板層２６からであるよりも、ｎドープ化合物半導体基板層２６からより遠位にある。図１Ａ、２Ａ、３Ａおよび４Ａの実施形態において、アノードコンタクト５０の上にあり、アノードコンタクト５０に電気的に接続されているリフレクタ７０は、アノードコンタクト５０よりも小さいエリアを有する。

図９は、ｐドープ半導体材料層３６の（アノードコンタクト５０と接触している）最遠位表面がｎドープ化合物半導体基板層２６からであるよりも、ｎドープ化合物半導体基板層２６からより遠位にある横方向に延びる部分と、横方向に延びる部分の周囲に隣接し、そこから下方に延び、同じ発光素子１０のｎドープ化合物半導体領域３２、ｎドープ化合物半導体基板層２６および単結晶バッファ半導体層２４を横方向に囲む側壁部分と、を備える金属反射層７０が形成される、代わりの構成（例えば、図１Ｂ、２Ｂ、３Ｂおよび４Ｂの構成など）の図７のプロセスステップに対応するプロセスステップを示す。図６～９に示される構造的な特徴は、発光ダイオード１０が続いて形成される各エリアに存在しうることを理解されたい。

図６を参照すると、第１金属層７１は、（図９に示されるように存在する場合）アノードコンタクト５０および任意の誘電材料層６０の物理的に露出された表面上に直接堆積されうる。第１金属層７１は、リフレクタ７０の構成要素である。第１金属層７１は、例えばニッケルまたは白金など、接着促進材料を含む。１つの実施形態において、第１金属層７１は、ニッケルを含む。第１金属層７１は、例えば、物理蒸着（ＰＶＤ）または真空蒸着などの非コンフォーマル堆積プロセスによって、または、化学蒸着（ＣＶＤ）などのコンフォーマル堆積プロセスによって、堆積されうる。第１金属層７１の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば０．６ｎｍから４ｎｍまでなど、０．３ｎｍから１０ｎｍまでの範囲でありうる。

図７および９に示されるように、パターニングされたリフトオフマスク７７が、第１金属層７１の上に形成されうる。パターニングされたリフトオフマスク７７は、パターニングされたフォトレジスト層でありうる。１つの実施形態において、パターニングされたリフトオフマスク７７は、フォトレジスト層を塗布し、図７に示されるように、フォトレジスト層を貫通する各開口部が下にあるアノードコンタクト５０の完全に周辺部内にあるように、開口部のアレイをリソグラフィパターニングすることによって形成されうる。

図７および９を参照すると、第１金属層７１と同じ組成を有する第２金属層７２が、例えば、物理蒸着（ＰＶＤ）または真空蒸着によって、第１金属層７１上およびパターニングされたリフトオフマスク７７の上に異方的に続いて堆積されうる。第２金属層７２は、１金属層７１の上面に直接形成されうる。追加の第２金属層７２’が、パターニングされたリフトオフマスク７７の上面に形成されうる。第２金属層７２および追加の第２金属層７２は、第１金属層７１の物理的に露出された表面の上、および、発光ダイオード１０の各エリアの周りのパターニングされたリフトオフマスク７７の上に形成されうる。第２金属層７２は、第１金属層７１と同じ金属を含み、第１金属層７１と第２金属層７２との間の接着強度を最大にする。１つの実施形態において、第１金属層７１および第２金属層７２は、例えばニッケルまたは白金など、元素金属を含む。水平面上の第２金属層７２の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば０．４ｎｍから６ｎｍまでなど、０．３ｎｍから４０ｎｍまでの範囲でありうる。

発光ダイオード１０の各エリアの周辺には、発光ダイオード１０の中央領域内に第１金属層７１と第２金属層７２との組み合わせが堆積され、中央領域の周辺の外側に位置する周辺領域に第１金属層７１のみが堆積される。中央領域は、アノードコンタクト５０の周辺によって画定されるエリア内に完全にあってもよい。周辺領域は、中心領域の周縁と一致する内周を有しうる。具体的には、周辺領域の内周は、パターニングされたリフトオフマスク７７の側壁と一致しうる。

第１金属層７１と第２金属層７２との組み合わせは、２つの異なる厚さを有する単一の金属層を構成する。具体的には、第１金属層７１と第２金属層７２との組み合わせは、周辺領域（すなわち、第１金属層７１のみが堆積された領域）において第１厚さを有し、中央領域（すなわち、第１金属層７１および第２金属層７２の両方が堆積された領域）において第１厚さよりも厚い第２厚さを有する、２種の厚さの金属接着層（７１、７２）を構成する。１つの実施形態において、第１厚さは、０．３ｎｍから１０ｎｍまでの範囲であり、第２厚さは、０．６ｎｍから５０ｎｍの範囲である。他の実施形態において、第１厚さは、０．６ｎｍから４ｎｍまでの範囲であり、第２厚さは、１ｎｍから１０ｎｍの範囲である。

アルミニウムが、異方性堆積法（スパッタリングまたは真空蒸着など）によって堆積されうる。アルミニウム層７４は、アノードコンタクト５０の上の２種の厚さの金属接着層（７１、７２）上に直接形成されうり、追加のアルミニウム層７４’は、パターニングされたリフトオフマスク７７の上の追加の第２金属層７２’上に形成することができる。アルミニウム層７４は、本質的にアルミニウムからなりうる。アルミニウム層７４は、例えばレーザアブレーションプロセスおよびレーザはんだプロセスなどの後続のレーザ加工プロセス中に展性を提供し、その結果、発光デバイス１０の活性領域３４は、機械的衝撃および／または構造的ダメージから保護される。アルミニウムの代わりに、例えば金や銀などの高い展性を有する金属も、また使用されてもよい。アルミニウム層７４の水平部分は、２種の厚さの金属接着層（７１、７２）の上で、例えば８００ｎｍから２０００ｎｍまでなど、２００ｎｍから３０００ｎｍまでの厚さを有しうる。

金属接着材料が、例えば物理蒸着または真空蒸着などの異方性堆積プロセスによってアルミニウム層７４の上に堆積されうる。金属接着材料は、例えばニッケルまたは白金などの元素金属を含みうる。金属接着層７６が、アノードコンタクト５０の上にあるアルミニウム層７４の上面の上に形成され、追加の金属接着層７６’が、パターニングされたリフトオフマスク７７の上の追加のアルミニウム層７４’上に形成される。金属接着層７６の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１０ｎｍから１００ｎｍまでなど、１ｎｍから３００ｎｍまでの範囲でありうる。２種の厚さの金属接着層（７１、７２）、アルミニウム層７４、および、金属接着層７６のスタックは、発光デバイス１０のリフレクタおよびアノードの一部として機能しうるリフレクタ７０を構成する。追加の金属接着層７６’、追加のアルミニウム層７４’、および、追加の第２金属層７２’のスタックは、追加のリフレクタ７０’を構成する。

図８を参照すると、パターニングされたリフトオフマスク７７およびその上の材料層（例えば追加のリフレクタ７０’など）は、リフトオフプロセスを使用して除去されうる。例えば、例示的な構造は、パターニングされたリフトオフマスク７７の材料を溶解する溶媒に浸漬されうる。追加のリフレクタ７０’の残留する材料を除去するために、適切な洗浄プロセスが行われうる。

フォトレジスト層（不図示）が、発光ダイオード１０の各エリアを覆うように、例示的な構造の上に塗布されうり、リソグラフィパターニングされうる。フォトレジスト層のパターニングされたエリアは、発光ダイオード１０の各エリアを横方向に取り囲むチャネル（現像中にフォトレジスト層の材料が除去されるエリアに対応する）を有する２次元アレイとして配されうる。アノードコンタクト５０、ｐドープ半導体材料層３６、活性領域３４、ｎドープ化合物半導体領域３２、成長マスク層４２（存在する場合）、ｎドープ化合物半導体基板層２６、および、単結晶バッファ半導体層２４をパターニングするために、異方性エッチングプロセスが行われる。異方性エッチングプロセスは、支持基板２２上で停止しうる。

図１Ａ、２Ａ、３Ａおよび４Ａに示される実施形態において、フォトレジスト層の開口部のエリアは、下にあるパターニングされたリフレクタ７０のそれぞれのエリア全体を越えて延びる。したがって、先行するリフトオフステップにおいてパターニングされたリフレクタ７０は、上述のエッチングステップ中にエッチングされない。これは、比較的困難な金属のエッチングを避ける。これらの実施形態において、リフレクタ７０は、アノードコンタクト５０よりも小さいエリアを有する。

代わりに、図１Ｂ、２Ｂ、３Ｂおよび４Ｂに示される実施形態において、金属リフレクタ７０も、また上述のエッチングステップ中にエッチングされる。これらの実施形態において、金属エッチングは、ＬＥＤ１０によって発せられる光の反射を向上するために、ＬＥＤ１０の側壁の上に部分的に延びる金属リフレクタ７０を形成するために行われる。エッチングした後に、フォトレジスト層は、例えば、アッシングによって除去されうる。

リフレクタ７０、アノードコンタクト５０、ｐドープ半導体材料層３６、活性領域３４、ｎドープ化合物半導体領域３２、成長マスク層４２（存在する場合）、ｎドープ化合物半導体基板層２６、および、単結晶バッファ半導体層２４のパターニングされた部分の連続したセットを含む各エッチングされたメサは、それぞれの発光ダイオード１０の構成要素を構成する。例えば酸化アルミニウム、酸化シリコンまたは窒化シリコンなどの任意の誘電層が、リフレクタ７０の上面を露出させながら、エッチングされたメサの側壁の上に堆積されうる。ｎドープ化合物半導体基板層２６および単結晶バッファ半導体層２４が、ｎドープ化合物半導体領域３２の形成前に（図４Ａおよび４Ｂの代わりの構成の場合のように）個別の材料部分としてパターニングされる場合、上述のパターニングステップは、任意に省略されてもよい。この場合、活性領域３４およびｎドープ化合物半導体領域３２と同じ材料組成を有する薄い材料層が、ｎドープ化合物半導体基板層２６および単結晶バッファ半導体層２４のパターニングされた部分の側壁の上に形成されうり、ｐドープ半導体材料層３６は、各発光ダイオード１０の周囲のそのような薄い材料層の側壁まで延びうる。

図８および９に示されるように、第２のパターニングされたリフトオフマスク１７７が、第１金属層７１の上に形成されうる。第２のパターニングされたリフトオフマスク１７７は、パターニングされたフォトレジスト層でありうる。１つの実施形態において、第２のパターニングされたリフトオフマスク１７７は、開口部のアレイを用いて、フォトレジスト層を塗布し、リソグラフィパターニングすることによって形成されうる。続いて、デバイス側ボンディングパッドを形成するための材料層が堆積されうる。例えば、第１金属ボンディングパッド層８２および第１金属材料層８２’を形成するために、第１金属ボンディングパッド金属が、異方的に堆積されうる。第１金属ボンディングパッド層８２は、アノードコンタクト５０およびリフレクタ７０の上にある金属接着層７６上に直接堆積されうり、第１金属材料層８２’は、第２のパターニングされたリフトオフマスク１７７の上面上に堆積されうる。第１金属ボンディングパッド層８２および第１金属材料層８２’は、例えばチタンまたはタンタルなどの遷移金属を含みうる。１つの実施形態において、第１金属ボンディングパッド層８２および第１金属材料層８２’は、本質的にチタンまたはタンタルからなりうる。第１金属ボンディングパッド層８２および第１金属材料層８２’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば６０ｎｍから２００ｎｍまでなど、２０ｎｍから３００ｎｍまでの範囲でありうる。第１金属ボンディングパッド層８２は、リフレクタ７０を介してアノードコンタクト５０に電気的に接続される。

第２金属ボンディングパッド層８４および第２金属材料層８４’を形成するために、第２金属ボンディングパッド金属が、異方的に堆積されうる。第２金属ボンディングパッド層８４は、アノードコンタクト５０およびリフレクタ７０の上にある第１金属ボンディングパッド層８２上に直接堆積されうり、第２金属材料層８４’は、パターニングされたリフトオフマスク７７を覆う第１金属材料層８２’の上面上に堆積されうる。第２金属ボンディングパッド層８４および第２金属材料層８４’は、摂氏１５００度を超える溶融温度を有する接着促進金属を含みうる。１つの実施形態において、第２金属ボンディングパッド層８４および第２金属材料層８４’は、本質的に白金からなりうる。第２金属ボンディングパッド層８４および第２金属材料層８４’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１００ｎｍから２５０ｎｍまでなど、５０ｎｍから５００ｎｍまでの範囲でありうる。

例示的な構造体は、例えば摂氏１２０度から摂氏２００度までなど、摂氏１００度から摂氏２３０度まで（すなわち、スズの融点未満）の範囲でありうる、高温を有する環境に置かれる。スズが、高温で、第２金属ボンディングパッド層８４の最上面の外周の内側の各エリア内、および、第２金属材料層８４’上に堆積される。このステップにおいて、純粋なスズ（不可避的不純物のみを含む）または１原子パーセント未満（例えば、０．５原子パーセント以下）の銀および／または銅をデンドライト防止元素として含有するスズの何れかが堆積される。スズは、高温はんだ材料であり、後に使用されるレーザはんだプロセス中に制御されたリフローを提供する。スズの堆積中の高温は、第２金属ボンディングパッド層８４上へのスズの堆積中に、第２金属ボンディングパッド層８４内へのスズの拡散を誘起する。

白金とスズとの合金（例えば、金属間化合物）を含む第３金属ボンディングパッド層８６および第３金属材料層８６’が、スズが拡散する第２金属ボンディングパッド層８４および第２金属材料層８４’のそれぞれの上部領域に形成される。第３金属ボンディングパッド層８６は、６０から８０重量パーセントのスズと、２０から４０重量パーセントの白金と、を含んでいてもよい。第２金属ボンディングパッド層８４の残りの下部は、原子濃度が０．５％よりも小さいスズを含み、残りの第２金属ボンディングパッド層８４であると考えられる。したがって、第２金属ボンディングパッド層８４は、０．５％よりも小さい原子濃度でスズを含む表面部分を含みうり、本質的に白金からなる部分を含みうる。第２金属ボンディングパッド層８４の全体積は、例えば少なくとも９９．５％など、少なくとも９９％の原子濃度で白金を含む。堆積されたスズの未反応の部分は、スズ部分４３１を形成する。スズ部分４３１は、例えば少なくとも９９．５％など、少なくとも９９％の原子濃度でスズを含みうり、任意に０．５原子パーセントの銀および／または銅を含んでいてもよい。

スズ部分４３１の厚さは、例えば１．５ミクロンから４ミクロンまでなど、１ミクロンから１０ミクロンまでの範囲でありうる。第１金属ボンディングパッド層８２、第２金属ボンディングパッド層８４および第３金属ボンディングパッド層８６は、まとめてデバイス側ボンディングパッド８０を構成する。第３金属ボンディングパッド層８６の厚さは、第２金属ボンディングパッド層８４の厚さよりも小さくてもよい。例えば、第２金属ボンディングパッド層８４の厚さは、例えば１００ｎｍから２５０ｎｍまでなど、５０ｎｍから５００ｎｍまでの範囲でありうる。第３金属ボンディングパッド層８６の厚さは、例えば８０ｎｍから２００ｎｍまでなど、４０ｎｍから４００ｎｍまでの範囲でありうる。スズ部分４３１の各領域は、少なくとも９９％の原子濃度でスズを含む。デバイス側ボンディングパッド８０から２００ｎｍを超えて離間されたスズ部分４３１の領域は、本質的にスズからなりうる。デバイス側ボンディングパッド８０における白金に対するスズの体積比は、例えば少なくとも５０：１など、例えば１００：１から３０：１、少なくとも３０：１でありうる。第３金属材料層８６’、第２金属材料層８４’および第１金属材料層８２’のスタックは、金属材料層スタック８０’を構成する。

再び図１Ａおよび３Ｂを参照すると、第２のパターニングされたリフトオフマスク１７７およびその上の材料層（例えば金属材料層スタック８０’など）は、リフトオフプロセスを使用して除去されうる。例えば、例示的な構造は、第２のパターニングされたリフトオフマスク１７７の材料を溶解する溶媒に浸漬されうる。金属材料層スタック８０’の残留する材料を除去するために、適切な洗浄プロセスが行われうる。

１つの実施形態において、第１金属ボンディングパッド層８２は、本質的にチタンからなりうり、第２金属ボンディングパッド層８４は、本質的に白金からなりうる。１つの実施形態において、第１金属ボンディングパッド層８２は、３０ｎｍから３００ｎｍまでの範囲の厚さを有しうり、第２金属ボンディングパッド層８４の薄くされた部分は、１０ｎｍから２００ｎｍまでの範囲の厚さを有しうり、第３金属ボンディングパッド層８６は、スズ部分４３１が第３金属ボンディングパッド層８４と接触するエリア内で４０ｎｍから４００ｎｍまでの範囲の厚さを有しうり、スズ部分４３１は、１ミクロンから１０ミクロンまでの範囲の厚さを有しうる。

直視型ディスプレイの製造

直視型ディスプレイデバイスは、図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａおよび／または４Ｂの発光ダイオード１０をバックプレーンに転送することによって形成されうる。バックプレーン側ボンディングパッド４２１を形成するプロセスが、図１０Ａおよび１０Ｂに示される。バックプレーン４０１の上面図が、図１０Ｃに示される。

図１０Ａを参照すると、バックプレーン側ボンディングパッド４２１を形成中のバックプレーン４０１が示されている。本明細書では、単一のバックプレーン側ボンディングパッド４２１のみが示されているが、直視型ディスプレイデバイスを形成するために、バックプレーン側ボンディングパッド４２１のアレイが、バックプレーン４０１の前面上に形成されることを理解されたい。バックプレーン４０１は、その中に埋め込まれたバックプレーンドライバ回路４４０を有するバックプレーン基板４００を含む。本明細書で用いられる場合、「バックプレーン基板」は、複数のデバイスをその上に貼るように構成された任意の基板を指す。バックプレーンドライバ回路４４０は、アクティブデバイス（例えば電界効果トランジスタなど）および／または金属相互接続構造のアレイを含んでいてもよい。金属相互接続構造は、バックプレーン側ボンディングパッド４２１とアクティブデバイスとの間、および／または、バックプレーン側ボンディングパッド４２１とバックプレーン４０１の入力／出力ポートとの間に電気的接続を提供しうる。

一般に、デバイス側ボンディングパッド８０を形成するために用いられるプロセスステップの同じセットが、バックプレーン基板４００の前側上にバックプレーン側ボンディングパッド４２１のアレイを形成するために使用されうる。例えば、リフトオフマスク２７７が、フォトレジスト層の堆積およびパターニングによって、バックプレーン基板４００の上面に形成されうる。フォトレジスト層は、バックプレーン側ボンディングパッド４２１が続いて形成される領域に開口部を形成するようにパターニングされうる。バックプレーン側ボンディングパッド４２１を形成するための材料層が、堆積されうる。例えば、第１バックプレーン側ボンディングパッド層４１２および第１金属材料層４１２’を形成するために、第１バックプレーン側ボンディングパッド金属が、異方的に堆積されうる。第１バックプレーン側ボンディングパッド層４１２は、バックプレーン基板４００の上面の物理的に露出した部分上に直接堆積されうり、第１金属材料層４１２’は、パターニングされたリフトオフマスク２７７の上面上に堆積されうる。第１バックプレーン側ボンディングパッド層４１２および第１金属材料層４１２’は、例えばチタンまたはタンタルなどの遷移金属を含みうる。１つの実施形態において、第１バックプレーン側ボンディングパッド層４１２および第１金属材料層４１２’は、本質的にチタンまたはタンタルからなりうる。第１バックプレーン側ボンディングパッド層４１２および第１金属材料層４１２’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば６０ｎｍから２００ｎｍまでなど、２０ｎｍから３００ｎｍまでの範囲でありうる。第１バックプレーン側ボンディングパッド層４１２は、アノードコンタクト５０に電気的に接続される。

第２バックプレーン側ボンディングパッド層４１４および第２金属材料層４１４’を形成するために、第２バックプレーン側ボンディングパッド金属が、異方的に堆積されうる。第２バックプレーン側ボンディングパッド層４１４は、第１バックプレーン側ボンディングパッド層４１２上に直接堆積されうり、第２金属材料層４１４’は、パターニングされたリフトオフマスク２７７を覆う第１金属材料層４１２’の上面上に堆積されうる。第２バックプレーン側ボンディングパッド層４１４および第２金属材料層４１４’は、摂氏１５００度を超える溶融温度を有する接着促進金属を含みうる。１つの実施形態において、第２バックプレーン側ボンディングパッド層４１４および第２金属材料層４１４’は、本質的に白金からなりうる。第２バックプレーン側ボンディングパッド層４１４および第２金属材料層４１４’の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば１００ｎｍから２５０ｎｍまでなど、５０ｎｍから５００ｎｍまでの範囲でありうる。

バックプレーン４０１は、例えば摂氏１２０度から摂氏２００度までなど、摂氏１００度から摂氏２３０度までの範囲でありうる、高温を有する環境に置かれる。純粋なスズまたは１原子パーセント未満の銀および／または動を含有するスズの何れかが堆積されうる。スズが、高温で、第２バックプレーン側ボンディングパッド層４１４の最上面の外周の内側の各エリア内に堆積される。スズは、高温はんだ材料であり、後に使用されるレーザはんだプロセス中のリフローが低減される。スズの堆積中の高温は、第２バックプレーン側ボンディングパッド層４１４上へのスズの堆積中に、第２バックプレーン側ボンディングパッド層４１４内へのスズの拡散を誘起する。

白金とスズとの合金（例えば、金属間化合物）を含む第３バックプレーン側ボンディングパッド層４１６が、スズが拡散する第２バックプレーン側ボンディングパッド層４１４の上部領域に形成される。第３バックプレーン側ボンディングパッド層４１６は、６０から８０重量パーセントのスズと、２０から４０重量パーセントの白金と、を含んでいてもよい。第２バックプレーン側ボンディングパッド層４１４の残りの下部は、原子濃度が０．５％よりも小さいスズを含み、残りの第２バックプレーン側ボンディングパッド層４１４であると考えられる。したがって、第２バックプレーン側ボンディングパッド層４１４は、０．５％よりも小さい原子濃度でスズを含む表面部分を含みうり、本質的に白金からなる部分を含みうる。第２バックプレーン側ボンディングパッド層４１４の全体積は、例えば少なくとも９９．５％など、少なくとも９９％の原子濃度で白金を含む。堆積されたスズの未反応の部分は、本明細書ではバックプレーンはんだ層と呼ばれうるバックプレーン側スズ部分４４１を形成し、パターニングされたリフトオフマスク２７７上に犠牲スズ部分を形成する。はんだ層４４１は、例えば少なくとも９９．５％など、少なくとも９９％の原子濃度でスズを含むはんだ材料を含みうり、任意に０．５原子パーセントの銀および／または銅を含んでいてもよい。しかしながら、本開示は、任意の特定のタイプのはんだ材料に限定されるものではない。

図１０Ｂを参照すると、パターニングされたリフトオフマスク２７７およびその上の材料層（例えば第２金属材料層４１４’、第１金属材料層４１２’および犠牲スズ部分など）は、リフトオフプロセスを使用して除去されうる。例えば、バックプレーン４０１およびパターニングされたリフトオフマスク２７７は、パターニングされたリフトオフマスク２７７の材料を溶解する溶媒に浸漬されうる。第２金属材料層４１４’および第１金属材料層４１２’から残留する材料を除去するために、適切な洗浄プロセスが行われうる。

第１バックプレーン側ボンディングパッド層４１２、第２バックプレーン側ボンディングパッド層４１４および第３バックプレーン側ボンディングパッド層４１６は、まとめてバックプレーン側ボンディングパッド４２１を構成する。ボンディングパッド４２１および隣接するはんだ層４４１は、バックプレーンボンディング構造５００を形成する。各バックプレーンはんだ層４４１は、少なくとも９９％の原子濃度でスズを含んでいてもよい。バックプレーン側ボンディングパッド４２１から２００ｎｍを超えて離間されたバックプレーン側スズ部分４４１の領域は、本質的にスズからなりうる。バックプレーン側ボンディングパッド４２１とバックプレーンはんだ層４４１との組み合わせにおける白金に対するスズの体積比は、例えば少なくとも５０：１など、例えば１００：１から３０：１、少なくとも３０：１でありうる。

１つの実施形態において、第１バックプレーン側ボンディングパッド層４１２は、本質的にチタンからなりうり、第２バックプレーン側ボンディングパッド層４１４は、本質的に白金からなりうる。１つの実施形態において、第１バックプレーン側ボンディングパッド層４１２は、３０ｎｍから３００ｎｍまでの範囲の厚さを有しうり、第２バックプレーン側ボンディングパッド層４１４の薄くされた部分は、１０ｎｍから２００ｎｍまでの範囲の厚さを有しうり、第３バックプレーン側ボンディングパッド層４１６は、４０ｎｍから４００ｎｍまでの範囲の厚さを有しうり、バックプレーンスズ部分４４１は、例えば１．５ミクロンから４ミクロンなど、１ミクロンから１０ミクロンまでの範囲の厚さを有しうる。

図１０Ｃを参照すると、バックプレーン４０１は、画素領域４００Ｐのバックプレーン基板４００の表面上に配されうる複数のボンディング構造５００を含んでいてもよい。各画素領域４００Ｐは、ディスプレイデバイスの１つの画素の配置に対応し、４つのサブピクセル領域４００Ｓを含む。特に、各画素領域４００Ｐは、少なくとも３つのボンディング構造５００を含んでいてもよい。例えば、図１０Ｃに示されるように、各画素領域４００Ｐは、４つのボンディング構造５００を含んでいてもよい。ディスプレイデバイスの画素は、少なくとも３つのＬＥＤをボンディング構造５００にボンディングすることによって形成されうり、ここで、１つのボンディング構造５００は、各サブピクセル領域４００Ｓに位置する。特に、１つの画素領域４００Ｐのボンディング構造５００にボンディングされたＬＥＤ１０は、組み合わされてディスプレイデバイスの１つの画素を形成しうり、各ＬＥＤ１０は、そのサブピクセルとして動作しうる。例えば、異なる色（例えば、青色、緑色および赤色）のピーク波長を発する３つのＬＥＤ１０が、各画素領域４００Ｐのそれぞれのボンディング構造５００にボンディングされてもよい。第４ボンディング構造５００は、センサ、リペアＬＥＤ（ボンディングされたＬＥＤ１０のうち１つが不良である場合）、または、同じ画素領域４００Ｐにボンディングされた他のＬＥＤ１０のうち１つと同じ色（例えば、青色、緑色または赤色）のピーク波長を発する第２ＬＥＤ１０をボンディングするために使用されうる。

図１１Ａは、本開示の種々の実施形態による成長基板（例えば、半導体またはサファイアウェーハ）の上面図であり、図１１Ｂおよび１１Ｃは、それぞれ、図１１Ａの成長基板２２上に含まれうる比較例および実施形態例の画素領域２２Ｐのうちの１つを示す上面図である。図１１Ａを参照すると、成長基板２２は、多くの画素領域２２Ｐに分割されていてもよい。各画素領域２２Ｐは、図１０Ｃに示される対応するディスプレイデバイスのバックプレーン４０１の画素領域４００Ｐの寸法に一致するように構成される寸法を有していてもよい。例えば、各画素領域２２Ｐは、例えば直視型ディスプレイなどのディスプレイデバイスの画素領域４００Ｐにサイズが対応する、成長基板２２の矩形領域であってもよい。各画素領域２２Ｐは、バックプレーン４０１上のそれぞれのサブピクセル領域４００Ｓと同じ面積を有する４つのサブピクセル領域２２Ｓを有する。

一般に、図１１Ｂに示されるように、ＬＥＤ１０がバックプレーン４０１の対応する画素領域４００Ｐに、同じ画素領域４００Ｐ内の前にまたは後に堆積されたＬＥＤ１０と物理的に干渉することなく転送されることを可能にするために、比較例の各サブピクセル領域２２Ｓは、１つのＬＥＤ１０を含みうる。したがって、ＬＥＤ１０は、成長基板２２の表面積の比較的小さな部分のみを占有しうる。例えば、各ＬＥＤ１０は、対応する９６×９６μｍのサブピクセル領域２２Ｓの２０×２０μｍの部分のみを占有しうる。したがって、成長基板２２の表面エリアのかなりの量は、ＬＥＤの転送を容易にするために、ＬＥＤ形成のために利用されないままでありうる。これは、成長基板２２上のＬＥＤ１０密度が減少するため、デバイスの製造コストを増加させる。

図１１Ｃに示されるように、成長基板の利用を増加させるために、成長基板２２上のＬＥＤ１０密度が増加するように、本開示の実施形態によると、複数のＬＥＤ１０が、各サブピクセル領域２２Ｓに形成されうる。特に、より高いＬＥＤ１０密度は、比較的高価なサファイア成長基板２２の利用を増加させ、それによって、ＬＥＤ製造コストを実質的に低減する。

例えば、各サブピクセル領域２２Ｓは、例えば図１１Ｃに示される１６個の２０×２０μｍのＬＥＤ１０など、例えば１０から２０など、２から５０のＬＥＤを含んでいてもよい。しかしながら、他の実施形態において、他の数のＬＥＤ１０が使用されてもよい。例えば、９個の２０×２０μｍのＬＥＤが、各サブピクセル領域２２Ｓに位置していてもよい。他の実施形態において、１６個を超えるＬＥＤ１０が、例えば各サブピクセル領域２２Ｓに６４個のより小さいＬＥＤを形成することによってなど、そのサイズを対応して縮小することによって、各サブピクセル領域２２Ｓに形成されうる。

以下に詳細に説明するように、本開示の実施形態は、画素領域当たり１つよりも大きいＬＥＤ密度を有する成長基板を利用するための種々の方法を提供する。具体的には、種々の実施形態は、バックプレーンへのＬＥＤの転送中のＬＥＤ間の干渉を低減および／または抑制するために、ＬＥＤの厚さの変更を提供する。

図１２は、本開示の種々の実施形態による、ＬＥＤ成長基板（例えば、ウェーハ）からの転送ユニットまたは「クーポン」の形成を示す。図１２参照すると、成長基板２２は、画素領域２２Ｐに配されたＬＥＤ１０を含みうる。ＬＥＤ１０は、図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａおよび／または４Ｂに示される構造の何れかを有しうる。成長基板２２は、それぞれ、例えば青色、緑色または赤色などの特定の色の光を発する（例えば、一次発光ピーク波長を有する）ＬＥＤ１０を含みうる。

各ウェーハ２２は、任意に、第１、第２または第３転送基板２２Ｂ、２２Ｇ、２２Ｒに切断されうり、本明細書では、第１、第２および第３「クーポン」と呼ばれうる。各クーポン２２Ｒ、２２Ｇ、２２Ｂは、画素領域２２Ｐに配されたＬＥＤ１０の矩形アレイを含みうる。各クーポン２２Ｒ、２２Ｇ、２２ＢのＬＥＤ１０は、全て特定の色の光を発しうる。例えば、第１クーポン２２Ｂは、青色光を発するＬＥＤ１０Ｂを含みうり、第２クーポン２２Ｇは、緑色光を発するＬＥＤ１０Ｇを含みうり、第３クーポン２２Ｒは、赤色光を発するＬＥＤ１０Ｒを含みうる。しかしながら、本開示は、任意の特定のＬＥＤ発光色に限定されるものではない。代わりにおいて、クーポン２２Ｒ、２２Ｇ、２２Ｂは形成されなくてもよく、ＬＥＤ１０はそれぞれの成長基板（例えば、ウェーハ）２２からバックプレーンに直接転送されてもよい。しかしながら、説明を簡単にするために、クーポン２２Ｒ、２２Ｇ、２２Ｂについて以下の方法を説明する。

図１３Ａ～１３Ｉは、図１０Ｂおよび１０Ｃに示されるクーポンからバックプレーン４０１にＬＥＤを転送するために使用されうる例示的な転送プロセスを示す。図１３Ａを参照すると、本開示の実施形態による例示的な発光デバイスアセンブリ（例えば、直視型ディスプレイ）を形成するために使用されうるプロセス中の構造が示されている。

この実施形態において、バックプレーン基板４００は、実質的に平坦な上面を有しうる。ボンディングパッド４２１が、バックプレーン基板４００の上面に提供される。「はんだ層」と呼ばれうるバックプレーンスズ部分４４１が、図１０Ａおよび１０Ｂに示される方法を使用して、バックプレーンボンディング構造５００を形成するために、バックプレーン側ボンディングパッド４２１上のそれぞれに提供されうる。ボンディング構造５００は、基板４００から距離Ｄだけ延びていてもよい（例えば、ボンディング構造は、実質的に同じ高さを有していてもよい）。図１０Ｃに示されるように、ディスプレイデバイスの画素に対応する画素領域４００Ｐに配されたボンディング構造５００は、各画素領域４００Ｐの各サブピクセル領域４００Ｓに位置する１つのボンディング構造５００を有する。

第１色光（例えば、青色光）を発する第１ＬＥＤ１０Ｂのアレイを含む第１クーポン２２Ｂが提供されうる。第１クーポン２２Ｂは、最初にバックプレーン４０１にボンディングされる１つ以上のＬＥＤ１０Ｂ（例えば、「ＬＥＤ１０Ｂの第１サブセット」）にはんだ層４３１を塗布するように処理されていてもよく、それによって、ＬＥＤ１０ＢおよびＬＥＤ１０Ｂ上のはんだ層４３１をそれぞれが含む１つ以上の第１転送構造５０２が形成される。例えば、はんだ層４３１は、上述のように、第１クーポン２２Ｂの各画素領域２２Ｐの１つのＬＥＤ１０Ｂに追加されていてもよい。第１転送構造５０２は、第１クーポン２２Ｂの表面から第１距離Ｄ１だけ延びうる（例えば、距離Ｄ１に等しい厚さまたは高さを有しうる）。１つの実施形態において、はんだ層４３１は、図１３Ａに示されるように、ＬＥＤ１０Ｂの第１サブセットに含まれない残りのＬＥＤ１０Ｂから省略されうる。

第１クーポン２２Ｂは、対応する接合構造５００および第１転送構造５０２が垂直にアライメントされるように、バックプレーン４０１に対して位置決めされうる。例えば、それぞれのはんだ層４３１、４４１は、互いに物理的に接触してもよい。

図１３Ｂを参照すると、加熱レーザ４６７が、はんだ層４３１およびバックプレーンはんだ層４４１の選択された対向するペアをリフローするために使用されうる。加熱レーザ４６７は、第１クーポン２２Ｂの材料内、または、転送されるデバイス（例えば、ＬＥＤ１０Ｂ）の材料内よりも、照射されたはんだ層４３１、４４１のペアの材料内でエネルギのより大きな吸収を誘起する波長を有しうる。加熱レーザ４６７は、例えば１から２ミクロンまでなど、０．８ミクロンから２０ミクロンまでの範囲の波長を有しうる。

１つの実施形態において、レーザビームが、第１クーポン２２Ｂを透過し、照射された第１発光ダイオード１０Ｂの反射材料層７０に照射され、レーザ光を吸収して、隣接するはんだ層４３１、４４１を加熱しうる。この選択的加熱は、はんだリフローおよびはんだ付けされたコンタクト４５１の形成をもたらす。

代わりに、加熱レーザ４６７が、バックプレーン４０１を介してアセンブリに放射されてもよい。加熱レーザ４６７からのレーザビームは、バックプレーン４０１を通って、選択されたバックプレーン側ボンディングパッド４２１の裏面上に伝播し、はんだ層４４１および下にあるスズ部分４３１を加熱およびリフローし、コンタクト４５１を形成する。

バックプレーンドライバ回路４４０（バックプレーン基板４００に埋め込まれた金属相互接続構造を含む）は、各バックプレーン側ボンディングパッド４２１を覆うように開口部を提供するように構成されうり、その結果、バックプレーン基板４００の内部の金属相互接続構造の副次的な加熱が、最小限になりうる。

はんだ付けされたコンタクト４５１は、何れかのレーザ照射の方法から、加熱されリフローされたはんだ層４３１、４４１の各ペアのリフローされた材料から形成されてもよい。はんだ付けされたコンタクト４５１にボンディングされた第３金属ボンディングパッド層８６および第３バックプレーン側ボンディングパッド層４１６は、バックプレーン基板４００とボンディングされた各第１発光ダイオード１０Ｂとの間の接着を提供する。

リフローを誘起するレーザ照射の持続時間は、１秒未満でありうり、０．１秒未満、および／または、０．０１秒未満、および／または、０．００１秒未満でありうる。したがって、照射プロセスは、フラッシュアニールとして機能する。このような短いリフロー時間は、一般に金属間化合物の形成には不十分である。はんだ付けされたコンタクト４５１は、はんだ材料中に複雑な金属間化合物を形成することなく良好な接着を提供しうり、これは、各コンタクト４５１の中央領域内の構成金属の組成勾配の形成を抑制する。各コンタクト４５１の中央領域（体積で９９％超を占有する）は、スズ（すなわち、不可避的不純物を有する純粋なスズ）または０．５原子パーセント以下の銀および／または銅を抗デンドライト物質として含有するスズからなりうる。各コンタクト４５１は、その純度のため比較的薄く（例えば厚さ３から７ミクロンなど、例えば、厚さ１０ミクロン以下）、その柔らかさのため良好な平面性を提供しうる。

図１３Ｃを参照すると、ボンディングされた各ＬＥＤ１０Ｂを第１クーポン２２Ｂから分離するためのレーザ照射プロセスが行われる。レーザ４７７（本明細書では「アブレーションレーザ」と呼ばれる）の波長は、加熱レーザ４６７の波長とは異なりうり（例えば、より短い）、例えば０．２５から０．５ミクロンなど、例えば、０．１ミクロンと０．７５ミクロンとの間である。単結晶バッファ半導体層２４は、このような波長範囲の照射を吸収する。したがって、レーザ照射によって単結晶バッファ半導体層２４の材料がアブレーションされ、下にあるＬＥＤ１０Ｂの残りの部分が第１クーポン２２Ｂから切り離される。ｎドープ化合物半導体基板層２６の表面は、照射された各ＬＥＤ１０Ｂの残りの部分内で物理的に露出される。照射された各ＬＥＤ１０Ｂ内で、単結晶バッファ半導体層２４は完全に除去されてもよく、または、単結晶バッファ半導体層２４の残りの部分は、下にあるｎドープ化合物半導体基板層２６の表面が物理的に露出される開口部を含んでいてもよい。

代わりの実施形態において、図１３Ｂおよび１３Ｃに示されるステップの順番は、逆であってもよい。この代わりの実施形態において、図１３Ｃに示されるレーザリフトオフステップが最初に実行され、その後、図１３Ｂに示されるレーザボンディングステップが実行されてもよい。

図１３Ｄを参照すると、第１クーポン２２Ｂは、バックプレーン４０１から分離されうり、その結果、ＬＥＤ１０Ｂのボンディングされた第１サブセットは、バックプレーン４０１上に留まり、第１サブピクセル６００Ｂを形成し、ＬＥＤ１０Ｂの残りは、第１クーポン２２Ｂに取り付けられたままである。その結果、ＬＥＤ１０Ｂの第１サブセットの転送に起因して、空孔Ｖが第１クーポン２２Ｂ上に形成される。画素領域４００Ｐおよびサブピクセル領域４００Ｓのエリアは、図１３Ｄにおいて、破線で模式的に示されている。はんだ層４４１は、図示を容易にするために、図１３Ｄに概略的に示されるように、全てが１つの線ではなく、２次元（例えば、図１０Ｃに示される矩形レイアウト）に配されてもよいことに注意されたい。

図１３Ｅを参照すると、第２ＬＥＤ１０Ｇを含む第２クーポン２２Ｇが提供されうる。第２ＬＥＤ１０Ｇは、第１ＬＥＤ１０Ｂが発する第１色光（例えば、青色光）とは異なる第２色光（例えば、緑色光）を発しうる。

第２クーポン２２Ｇは、当初はＬＥＤ１０Ｇの完全なアレイを含みうる。図１３Ａ～１３Ｄのプロセスステップが、第２クーポン２２Ｇ上に空孔Ｖが形成されるように、ＬＥＤ１０Ｇの第１サブセットを別のバックプレーン（図示せず）に転送するために実行されてもよい。空孔は、転送された第１ＬＥＤ１０Ｂによってバックプレーン４０１上に形成されたパターンに対応するパターンで配されうる。

第２クーポン２２Ｇは、ＬＥＤ１０Ｇの第１サブセットが別のバックプレーンにボンディングされた後に、導電材料がＬＥＤ１０Ｇの第２サブセット上に形成され、第２転送構造５０４を形成するようにプロセスされうる。第２転送構造５０４は、第１転送構造５０２のそれぞれの導電材料よりも厚い導電材料を有し、その結果、第２転送構造５０４は、第１転送構造５０２の総厚を超える総厚を有する。

導電材料は、リフレクタ７０を形成する反射材料層、はんだ層４３１、または、これらの組み合わせのうちの少なくとも１つを含みうる。例えば、第１ＬＥＤ１０Ｂの半導体層が第２ＬＥＤ１０Ｂのそれぞれの半導体層と同じ厚さを有する場合、第２転送構造５０４におけるリフレクタ７０とはんだ層４３１との組み合せは、第１転送構造５０２におけるリフレクタ７０とはんだ層４３１との組み合せを超える厚さを有する。

図１３Ｅおよび１４Ａに示される第１実施形態において、第１および第２転送構造は、それぞれ同じ厚さの半導体層およびリフレクタ７０を有するが、第２転送構造５０４の第２はんだ層４３１（例えば、図１４Ａの４３１Ｇ）は、第１転送構造５０２の第１はんだ層４３１（例えば、図１４Ａの４３１Ｂ）よりも厚い。図１４Ｂに示され、以下でより詳細に説明される第２実施形態において、第１および第２転送構造は、それぞれ同じ厚さの半導体層およびはんだ層４３１を有するが、第２転送構造５０４の第２リフレクタ７０（例えば、図１４Ｂの７０Ｇ）は、第１転送構造５０２の第１リフレクタ７０（例えば、図１４Ｂの７０Ｂ）よりも厚い。第３実施形態において、第１および第２転送構造は、それぞれ同じ厚さの半導体層を有するが、第２転送構造５０４のリフレクタ７０とはんだ層４３１との両方は、第１転送構造５０２のそれぞれのリフレクタ７０およびはんだ層４３１よりも厚い。

図１３Ｅに示されるように、第１実施形態において、第２転送構造５０４の第２はんだ層４３１（すなわち、４３１Ｇ）は、第１転送構造５０２の第１はんだ層４３１（すなわち、４３１Ｂ）よりも厚い。第２はんだ層４３１は、ＬＥＤ１０Ｇの第１サブセットが別のバックプレーンにボンディングされ、少なくとも１つの第２転送構造５０４を形成した後に、ＬＥＤ１０Ｇの第２サブセット上に１つのステップで単一層として堆積されうる。代わりに、第２はんだ層４３１が２つの別個のステップで堆積されてもよい。例えば、同じ厚さの第２はんだ層４３１が、ＬＥＤ１０Ｇの第１および第２サブセット上の両方に堆積され、その後、ＬＥＤ１０Ｇの第１サブセットを別のバックプレーンにボンディングし、その後、ＬＥＤ１０Ｇの第２サブセット上に位置する第２はんだ層４３１の前に堆積された第１部分上に第２はんだ層４３１の第２部分を形成して、少なくとも１つの第２転送構造５０４が形成される。

図１３Ｅに示されるように、第２転送構造５０４は、図１３Ａに示されるステップにおいて第１クーポン２２Ｂから延びる第１転送構造５０２の距離Ｄ１よりも大きい距離Ｄ２だけ第２クーポン２２Ｇの表面から延びうる（例えば、距離Ｄ２に等しい厚さまたは高さを有する）。例えば、距離Ｄ２は、例えば、約１．２５μｍから約３μｍまで、または、約１．５μｍから約２μｍまでなど、約１μｍから５μｍまで距離Ｄ１よりも大きくてもよい。

第２クーポン２２Ｇは、第１サブピクセル６００Ｂが第２クーポン２２ＧからのＬＥＤ１０Ｇの第１サブセットの除去によって形成された空孔（Ｖ）内に配されるように、バックプレーン４０１の上に配置されうる。また、ボンディング構造５００と第２転送構造５０４との組み合わせの高さ（Ｄ＋Ｄ２）は、各第１サブピクセル６００Ｂの第１ＬＥＤ１０Ｂと第２クーポン２２Ｇとの間にギャップＧが形成されるように、第１サブピクセル６００Ｂの高さよりも大きくてもよい。したがって、第１サブピクセル６００Ｂは、ＬＥＤ１０Ｇの第２サブセットの配置に物理的に干渉しない。

図１３Ｂおよび１３Ｄのレーザ照射およびアブレーションの方法が、ＬＥＤ１０Ｇの第２サブセットをバックプレーン４０１にボンディングし、ＬＥＤ１０Ｇの第２サブセットを第２クーポン２２Ｇから分離するために使用されてもよい。その結果、図１３Ｆに示されるように、第２サブピクセル６００Ｇが、バックプレーン４０１上に形成されうり、第２クーポン２２Ｇが、除去されうる。

図１３Ｇを参照すると、第３ＬＥＤ１０Ｒを含む第３クーポン２２Ｒが提供されうる。第３ＬＥＤ１０Ｒは、第１ＬＥＤ１０Ｂが発する第１色光（例えば、青色光）および第２ＬＥＤ１０ｇが発する第２色光（例えば、緑色光）とは異なる第３色光（例えば、赤色光）を発しうる。

第３クーポン２２Ｒは、当初は第３ＬＥＤ１０Ｒの完全なアレイを含みうる。図１３Ａ～１３Ｄのプロセスステップが、第３クーポン２２Ｒ上に空孔Ｖが形成されるように、ＬＥＤ１０Ｒの第１および第２サブセットを他のバックプレーン（図示せず）に転送するために実行されてもよい。空孔は、それぞれ第１および第２サブピクセル（６００Ｂ、６００Ｇ）の転送されたＬＥＤ１０Ｂ、１０Ｇによってバックプレーン４０１上に形成されたパターンに対応するパターンで配されうる。

第３クーポン２２Ｒは、ＬＥＤ１０Ｒの第１および第２サブセットが他のバックプレーンにボンディングされた後に、導電材料がＬＥＤ１０Ｒの第３サブセット上に形成され、第３転送構造５０６を形成するようにプロセスされうる。第３転送構造５０６は、第１および第２転送構造（５０２、５０４）のそれぞれの導電材料よりも厚い導電材料を有し、その結果、第３転送構造５０６は、第１転送構造５０２および第２転送構造５０４の総厚を超える総厚を有する。

導電材料は、リフレクタ７０を形成する反射材料層、はんだ層４３１、または、これらの組み合わせのうちの少なくとも１つを含みうる。例えば、第１および第２ＬＥＤ（１０Ｂ、１０Ｇ）の半導体層が、第３ＬＥＤ１０Ｒのそれぞれの半導体層と同じ厚さを有する場合、第３転送構造５０６におけるリフレクタ７０およびはんだ層４３１の組み合わせは、第１転送構造５０２または第２転送構造５０４の何れかにおけるリフレクタ７０およびはんだ層４３１の組み合わせを超える厚さを有する。

図１３Ｇおよび１４Ａに示される第１実施形態において、第１、第２および第３転送構造は、それぞれ同じ厚さの半導体層およびリフレクタ７０を有するが、第３転送構造５０６の第３はんだ層４３１（すなわち、４３１Ｒ）は、第１転送構造５０２および第２転送構造５０４のそれぞれの第１および第２はんだ層４３１（すなわち、４３１Ｂおよび４３１Ｇ）よりも厚い。図１４Ｂに示され、以下でより詳細に説明される第２実施形態において、第１、第２および第３転送構造は、それぞれ同じ厚さの半導体層およびはんだ層４３１を有するが、第３転送構造５０６の第３リフレクタ７０Ｒは、第１転送構造５０２および第２転送構造５０４のそれぞれの第１および第２リフレクタ（７０Ｂ、７０Ｇ）よりも厚い。第３実施形態において、第１、第２および第３転送構造は、それぞれ同じ厚さの半導体層を有するが、第３転送構造５０６のリフレクタ７０とはんだ層４３１との両方は、第１転送構造５０２または第２転送構造５０４のそれぞれのリフレクタ７０およびはんだ層４３１の何れよりも厚い。

第１実施形態において、第３転送構造５０６の第３はんだ層４３１Ｒは、第１転送構造５０２および第２転送構造５０４の第１および第２はんだ層（４３１Ｂ、４３１Ｇ）よりも厚い。図１３Ｅに関して上述したように、第３はんだ層４３１は、ＬＥＤ１０Ｒの第１および第２サブセットが他のバックプレーンに接合され、少なくとも１つの第３転送構造５０６を形成した後に、ＬＥＤ１０Ｒの第３サブセット上に１つのステップまたは複数のステップで単一層として堆積されうる。

第３転送構造５０６は、第３クーポン２２Ｒの表面から、第２転送構造５０４が延びる距離Ｄ２よりも大きい距離Ｄ３だけ延びうる（例えば、距離Ｄ３に等しい厚さまたは高さを有しうる）。例えば、距離Ｄ３は、例えば、約１．２５μｍから約３μｍまで、または、約１．５μｍから約２μｍまでなど、約１μｍから５μｍまで距離Ｄ２よりも大きくてもよい。

図１３Ｇに示されるように、第３クーポン２２Ｒは、第１および第２サブピクセル６００Ｂ、６００Ｇが第３クーポン２２ＲからのＬＥＤ１０Ｒの第１および第２サブセットの除去によって形成される空孔（Ｖ）内に配されるように、バックプレーン４０１の上に配置されうる。また、ボンディング構造５００と第３転送構造５０６との組み合わせの厚さまたは高さ（Ｄ＋Ｄ３）は、第１および第２サブピクセル６００Ｂ、６００ＧのＬＥＤ１０Ｂ、１０Ｇと第３クーポン２２Ｒとの間にギャップＧが形成されるように、第１および第２サブピクセル６００Ｂ、６００Ｇの高さよりも大きくてもよい。したがって、第１および第２サブピクセル６００Ｂ、６００Ｇは、ＬＥＤ１０Ｒの第３サブセットの配置に物理的に干渉しない。

図１３Ｂおよび１３Ｄのレーザ照射およびアブレーションの方法が、ＬＥＤ１０Ｒの第３サブセットをバックプレーン４０１にボンディングし、ＬＥＤ１０Ｒの第３サブセットを第３クーポン２２Ｒから分離するために使用されてもよい。その結果、図１３Ｈに示されるように、第３サブピクセル６００Ｒが、バックプレーン４０１の上に形成されうり、第３クーポン２２Ｒが、除去されうる。したがって、３つの異なる色のＬＥＤ（１０Ｂ、１０Ｇ、１０Ｒ）が、バックプレーン基板４０１の同じ画素領域４００Ｐのそれぞれのサブピクセル領域４００Ｓに順次ボンディングされうる。

図１３Ｉを参照すると、サブピクセル６００Ｂ、６００Ｇ、６００Ｒの間のバックプレーン４０１上に誘電マトリクス４４５を配することによって、ディスプレイ６１０が形成されうる。誘電マトリクス４４５は、バックプレーン４０１を覆う画素のアレイを構成するサブピクセル６００Ｂ、６００Ｇ、６００Ｒのそれぞれを横方向に囲んでいてもよい。誘電マトリクス４４５は、スピンオンガラス（ＳＯＧ）またはポリマーのような自己平坦化誘電材料を含みうり、または、リセスエッチングまたは化学機械平坦化によって平坦化されうる。平坦化された誘電マトリクス４４５の上面は、転送されたＬＥＤ１０Ｂ、１０Ｇ、１０Ｒの上面を含む水平面内にあってもよいし、ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒの上面を含む水平面の下に垂直に凹んでいてもよい。１つの実施形態において、誘電マトリクス４４５は、バックプレーン基板４００上の導電パッド構造を物理的に露出するようにパターニングされうる。

前側透明導電酸化物層４５０が、誘電体マトリクス４４５の上、かつ、各ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒの上面に位置する電気的ノード上に直接、形成されうる。例えば、前側透明導電酸化物層４５０は、各ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒの化合物半導体材料層２６上に堆積されうり、物理的に露出された導電パッド構造（図示せず）は、バックプレーン基板４００上に位置し、それによって、転送された発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）のための共通の電気的な接地を提供する。代わりに、単結晶バッファ半導体層２４が高い抵抗率を有し、上述のレーザアブレーションステップ中に完全に除去されていない場合、十分に高い導電率を提供するために、追加のｎ型ドーパントが単結晶バッファ半導体層２４に導入されてもよく、ｎドープ単結晶バッファ半導体層２４が、前側透明導電酸化物層４５０への導電経路として使用されてもよい。

任意の透明パッシベーション誘電層４５２が、前側透明導電酸化物層４５０の上に形成されうる。透明パッシベーション誘電層４５２は、窒化シリコンまたは酸化シリコンを含みうる。したがって、ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒは、ｎドープ化合物半導体基板層２６、前側透明導電酸化物層４５０、および、透明パッシベーション誘電層４５２を通して光を発してもよい。発光ダイオードは、両側に電気的なコンタクト、すなわち、上側に１つの電気的なコンタクトを有し、下側に別の電気的なコンタクトを有するため、垂直デバイスである。

複数の転送アセンブリおよび複数のバックプレーンは、異なるタイプのデバイスを各バックプレーンに転送し、各バックプレーン上にデバイスセットの周期的アレイを形成するために使用されうる。各転送アセンブリ内のデバイスは、一連のデバイス転送の前に、同じ２次元周期性を有しうる。デバイスの周期的アレイは、バックプレーンにわたって同じでありうり、転送アセンブリ上のデバイスの２次元周期性の倍数である２次元周期性を有しうる。

図１４Ａは、図１３Ａ～１３Ｉのプロセスによって作製された、異なる厚さの第１、第２および第３はんだ層４３１Ｂ、４３１Ｇ、４３１Ｒを含む、第１実施形態のディスプレイデバイスを示す。具体的に、第２はんだ層４３１Ｇは、第１はんだ層４３１Ｂより厚くてもよく、第３はんだ層４３１Ｒは、第２はんだ層４３１Ｇより厚くてもよい。したがって、転送構造５０２、５０４、５０６間の高さ差は、はんだ層４３１Ｂ、４３１Ｇ、４３１Ｒの厚さを変化させることによって提供されうる。

図１４Ｂは、図１３Ａ～１３Ｉのプロセスによって作製された、異なる厚さの第１、第２および第３リフレクタ７０Ｂ、７０Ｇ、７０Ｒを含む、第２実施形態のディスプレイデバイスを示す。図１３Ａ～１３Ｉおよび１４Ｂを参照すると、クーポン２２Ｂ、２２Ｇ、２２Ｒのプロセスは、ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒの第１、第２および第３リフレクタ７０Ｂ、７０Ｇ、７０Ｒをそれぞれ形成するために、異なる厚さのリフレクタを堆積することを含みうる。具体的に、第２リフレクタ７０Ｇを形成するために、第１ＬＥＤ１０Ｂ上よりも厚い反射層が第２ＬＥＤ１０Ｇ上に堆積されうり、第３リフレクタ７０Ｒを形成するために、第２ＬＥＤ１０Ｇ上よりも厚い反射層が第３ＬＥＤ１０Ｒ上に堆積されうる。したがって、第２リフレクタ７０Ｇは、第１リフレクタ７０Ｂよりも厚くされうり、第３リフレクタ７０Ｒは、第２リフレクタ７０Ｇよりも厚くされうる。

第２および第３リフレクタ（７０Ｇ、７０Ｒ）は、図１３Ｅおよび／または１３Ｇに示されるプロセスステップにおいて、単一の堆積ステップまたは複数の堆積ステップで堆積されうる。例えば、第２および／または第３リフレクタ（７０Ｇ、７０Ｒ）は、ＬＥＤ１０Ｇの第１サブセットおよび／またはＬＥＤ１０Ｒの第１および第２サブセットが他のバックプレーンにボンディングされた後に、ＬＥＤ１０Ｇの第２サブセットまたはＬＥＤ１０Ｒの第３サブセットのそれぞれの上に１つのステップで単一層として堆積されうる。代わりに、第２および／または第３リフレクタ（７０Ｇ、７０Ｒ）は、それぞれ２つの別個のステップで堆積されうる。例えば、同じ厚さの第２反射層が、ＬＥＤ１０Ｇの第１および第２サブセット上の両方に堆積され、その後、ＬＥＤ１０Ｇの第１サブセットを別のバックプレーンにボンディングし、その後、ＬＥＤ１０Ｇの第２サブセット上に位置する第２反射層の前に堆積された第１部分上に第２反射層の第２部分を形成して、少なくとも１つの第２転送構造５０４の第２リフレクタ７０Ｇが形成される。同様の多段階の堆積プロセスが、第３リフレクタ７０Ｒに対して実行されてもよい。

第２実施形態において、はんだ層４３１が実質的に同じ厚さまたは高さを有するように、リフレクタ７０Ｂ、７０Ｇ、７０Ｒを形成した後に、はんだが、ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒのそれぞれの上に堆積されうる。したがって、転送構造５０２、５０４、５０６間の高さ差は、リフレクタ７０Ｂ、７０Ｇ、７０Ｒの厚さを変化させることによって提供されうる。

第３実施形態において、はんだ層４３１Ｂ、４３１Ｇ、４３１Ｒが異なる厚さを有するように、リフレクタ７０Ｂ、７０Ｇ、７０Ｒを形成した後に、はんだが、ＬＥＤ１０Ｂ、１０Ｇ、１０Ｒのそれぞれの上に堆積されうる。したがって、転送構造５０２、５０４、５０６間の高さ差は、リフレクタ７０Ｂ、７０Ｇ、７０Ｒ、および、はんだ層４３１Ｂ、４３１Ｇ、４３１Ｒの厚さを変化させることによって提供されうる。

要約すると、図１０Ａ～１４Ｂに関して上述したように、発光ダイオード（ＬＥＤ）を転送する方法は、図１２および１３Ａに示されるように、第１基板２２Ｂ上に位置し、第１色光を発するように構成された第１ＬＥＤ１０Ｂと、図１２および１３Ｅに示されるように、第２基板２２Ｇ上に位置し、第１色光とは異なる第２色光を発するように構成された第２ＬＥＤ１０Ｇと、を提供することを含む。方法はまた、図１３Ｄに示されるように、第１ＬＥＤ１０Ｂの第１サブセットを第１バックプレーン４０１上のボンディング構造５００の第１サブセットに転送し、画素領域４００Ｐに第１サブピクセル６００Ｂを形成すること、および、第１ＬＥＤ１０の第１サブセットを第１基板２２Ｂから分離することを含む。方法はまた、図１３Ｅに示されるように、第２ＬＥＤ１０Ｇの第１サブセットを第２バックプレーンに転送すること、および、第２ＬＥＤ１０Ｇの第１サブセットを第２基板２２Ｇから分離し、第２基板２２Ｇ上に第１空孔Ｖを残すことと、第２ＬＥＤ１０Ｇの第１サブセットを第２バックプレーンに転送した後に、第２基板２２Ｇ上に位置する第２ＬＥＤ１０Ｇの第２サブセット上に追加の導電材料（７０および／または４３１）を形成することと、を含む。方法はまた、第１サブピクセル６００Ｂが第１空孔（Ｖ）に配されるように、第１バックプレーン４０１の上に第２基板２２Ｇを位置決めすることと、図１３Ｅおよび１３Ｆに示されるように、追加の導電材料の存在に起因して、ギャップ（Ｇ）が第１サブピクセル６００Ｂと第２基板２２Ｇとの間に存在する間に、第２ＬＥＤ１０Ｇの第２サブセットを、第１バックプレーン４０１上のボンディング構造５００の第２サブセットに転送し、画素領域４００Ｐに第２サブピクセル６００Ｇを形成することと、を含む。

１つの実施形態において、第１ＬＥＤ１０Ｂの第１サブセットをボンディング構造５００の第１サブセットに転送するステップは、第１ＬＥＤ１０Ｂの第１サブセット上に第１はんだ層４３１を形成することと、第１はんだ層を第１ボンディング構造にボンディングすることと、第１ＬＥＤ１０Ｂの第１サブセットを第１基板２２Ｂから分離することと、を含む。第２ＬＥＤ１０Ｇの第２サブセットをボンディング構造５００の第２サブセットに転送するステップは、第２ＬＥＤ１０Ｇの第２サブセット上に第２はんだ層４３１を形成することと、第２はんだ層を第２ボンディング構造に接合することと、第２ＬＥＤ１０Ｇの第２サブセットを第２基板２２Ｇから分離することと、を含む。

１つの実施形態において、第１はんだ層を第１ボンディング構造にボンディングすることは、図１３Ｂに示されるように、第１レーザボンディングステップを含み、第１ＬＥＤ１０Ｂの第１サブセットを第１基板２２Ｂから分離することは、図１３Ｃに示されるように、第１レーザリフトオフステップを含み、第２はんだ層を第２ボンディング構造にボンディングすることは、第２レーザボンディングステップを含み、第２ＬＥＤ１０Ｇの第２サブセットを第２基板２２Ｇから分離することは、第２レーザリフトオフステップを含む。

１つの実施形態において、第１ＬＥＤ１０Ｂの第１サブセット上の第１はんだ層４３１は、図１３Ａに示されるように、第１転送構造５０２を含む。第２ＬＥＤ１０Ｇの第２サブセット上の第２はんだ層４３１は、図１３Ｅに示されるように、第２転送構造５０４を含む。第１転送構造５０２は、第１基板２２Ｂから第１距離Ｄ１だけ延び、第２転送構造５０４は、第２基板２２Ｇから第１距離Ｄ１よりも大きい第２距離Ｄ２だけ延びる。

第１実施形態において、図１４Ａに示されるように、追加の導電材料を形成するステップは、第１はんだ層４３１Ｂよりも厚い第２はんだ層４３１Ｇを形成することを含む。第２実施形態において、図１４Ｂに示されるように、追加の導電材料を形成するステップは、第２ＬＥＤ２２Ｇの第２サブセット上に、第１ＬＥＤ２２Ｂの第１サブセット上の第１反射層７０Ｂよりも厚い第２反射層７０Ｇを形成することを含む。第２反射層（すなわち、リフレクタ）７０Ｇは、第２ＬＥＤ２２Ｇの第１サブセットを第２バックプレーンに転送する前に、第２ＬＥＤ２２Ｇの第１および第２サブセット上の両方に第２反射層７０Ｇの第１部分を形成することと、第２ＬＥＤの第１サブセットを第２バックプレーンに転送した後に、第２ＬＥＤの第２サブセット上に位置する第２反射層の第１部分上に、第２反射層７０Ｇの第２部分を形成することと、によって形成されうる。第３実施形態において、追加の導電材料を形成することは、第１はんだ層４３１Ｂよりも厚い第２はんだ層４３１Ｇを形成することと、第２ＬＥＤ１０Ｇの第２サブセット上に、第１ＬＥＤ１０Ｂの第１サブセット上の第１反射層７０Ｂよりも厚い第２反射層７０Ｇを形成することと、を含む。

１つの実施形態において、方法はまた、図１３Ｇに示されるように、第３基板２２Ｒ上に位置し、第１および第２色光とは異なる第３色光を発するように構成された第３ＬＥＤ１０Ｒを提供することと、第３ＬＥＤ１０Ｒの第１および第２サブセットを追加のバックプレーンに転送すること、および、第３ＬＥＤ１０Ｒの第１および第２サブセットを第３基板２２Ｒから分離し、第３基板２２Ｒ上に第２空孔（Ｖ）を残すことと、第３ＬＥＤの第１および第２サブセットを追加のバックプレーンに転送した後に、第３基板２２Ｒ上に位置する第３ＬＥＤ１０Ｒの第３サブセット上に別の追加の導電材料（７０Ｒおよび／または４３１Ｒ）を形成することと、第１および第２サブピクセル（６００Ｂ、６００Ｇ）が第２空孔（Ｖ）に配されるように、第１バックプレーン４０１の上に第３基板２２Ｒを位置決めすることと、を含む。方法はまた、図１３Ｈに示されるように、別の追加の導電材料の存在に起因して、第１および第２サブピクセル（６００Ｂ、６００Ｇ）と第３基板２２Ｒとの間にギャップ（Ｇ）が存在する間に、第３ＬＥＤ１０ＲＲの第３サブセットを、第１バックプレーン４０１上のボンディング構造５００の第３サブセットに転送し、画素領域４００Ｐに第３サブピクセル６００Ｒを形成することを含む。

１つの実施形態において、第３ＬＥＤ１０Ｒの第３サブセットをボンディング構造５００の第３サブセットに転送するステップは、図１３Ｈに示されるように、第３ＬＥＤ１０Ｒの第３サブセット上に第３はんだ層４３１を形成することと、第３はんだ層４３１を第３ボンディング構造５００にボンディングすることと、第３ＬＥＤ１０Ｒの第３サブセットを第３基板２２Ｒから分離することと、を含む。

第１実施形態において、図１４Ａに示されるように、追加の導電材料を形成するステップは、第１および第２はんだ層（４３１Ｂ、４３１Ｇ）よりも厚い第３はんだ層４３１Ｒを形成することを含む。第２実施形態において、別の追加の導電材料を形成することは、第３ＬＥＤ１０Ｒの第３サブセット上に、第１ＬＥＤ１０Ｂの第１サブセット上の第１反射層７０Ｂおよび第２ＬＥＤ１０Ｇの第２サブセット上の第２反射層７０Ｇよりも厚い第３反射層（例えば、第３リフレクタ）７０Ｒを形成することを含む。

１つの実施形態において、第１基板２２Ｂは、第１ＬＥＤ１０Ｂが当初は形成されている第１ウェーハ２２からダイシングされた第１クーポンを含み、第２基板２２Ｇは、第２ＬＥＤ１０Ｇが当初は形成されている第２ウェーハ２２からダイシングされた第２クーポンを含み、第３基板２２Ｒは、第３ＬＥＤ１０Ｒが当初は形成されている第３ウェーハ２２からダイシングされた第３クーポンを含む。

図１１Ａおよび１１Ｃに示される１つの実施形態において、画素領域４００Ｐのサブピクセル６００（すなわち、６００Ｂ、６００Ｇ、６００Ｒ）の密度は、第１基板上に位置する第１ＬＥＤ１０Ｂの密度よりも低く、第２基板上に位置する第２ＬＥＤ１０Ｇの密度よりも低く、第３基板上に位置する第３ＬＥＤ１０Ｒの密度よりも低い。図１１Ａおよび１１Ｃに示されるように、第１ＬＥＤ１０（例えば、１０Ｂ）は、第１基板２２（例えば、２２Ｂ）上の第１画素領域２２Ｐに位置し、第２ＬＥＤ１０Ｇは、第２基板２２（例えば、２２Ｇ）上の第２画素領域に位置し、第３ＬＥＤ１０Ｒは、第３基板２２（例えば、２２Ｒ）上の第３画素領域に位置し、図１０Ｃに示されるように、第１、第２および第３画素領域２２Ｐは、第１バックプレーン４０１上の画素領域４００Ｐと同じエリアおよび形状を有し、第１バックプレーン４０１上の画素領域４００Ｐよりも多くのＬＥＤ１０が、第１、第２および第３画素領域２２Ｐのそれぞれに配される。

１つの実施形態において、第１、第２または第３ＬＥＤ１０の少なくとも２つ（例えば、少なくとも９つ）が、図１１Ｃに示されるように、第１、第２または第３画素領域２２Ｐのそれぞれに配され、第１、第２および第３ＬＥＤ１０のそれぞれの１つのみが、図１０Ｃに示されるように、第１バックプレーン４０１上の各画素領域４００Ｐに配される。

１つの実施形態において、第１、第２および第３ボンディング構造５００は、第１バックプレーン４０１から実質的に同じ距離だけ延びる。第１バックプレーンは、直視型ディスプレイデバイスに組み込まれうる。

１つの実施形態において、ディスプレイデバイスは、バックプレーン４０１を含み、第１リフレクタ７０Ｂを含み、第１色光を発するように構成された第１発光ダイオード（ＬＥＤ）１０Ｂがバックプレーン４０１にボンディングされ、第２リフレクタ７０Ｇを含み、第１色光とは異なる第２色光を発するように構成された第２ＬＥＤ１０Ｇがバックプレーン４０１にボンディングされ、第３リフレクタ７０Ｒを含み、第１色光および第２色光とは異なる第３色光を発するように構成された第３ＬＥＤ１０Ｒがバックプレーンにボンディングされる。第２リフレクタ７０Ｇは、第１リフレクタ７０Ｂよりも厚く、第３リフレクタ７０Ｒは、第２リフレクタ７０Ｇよりも厚い。

１つの実施形態において、ディスプレイデバイスは、直視型ディスプレイデバイスを含み、第１リフレクタ７０Ｂは、第１アルミニウム層を含み、第２リフレクタ７０Ｇは、第１アルミニウム層よりも厚い第２アルミニウム層を含み、第３リフレクタ７０Ｒは、第２アルミニウム層よりも厚い第３アルミニウム層を含む。

その結果、種々の実施形態は、ウェーハ上の単一のサブピクセル領域内に複数のＬＥＤを形成することによって、ウェーハ上に高密度でＬＥＤを形成する方法を提供する。したがって、ＬＥＤ製造コストが低減されうる。加えて、種々の実施形態は、金属が異なる高さ（例えば、厚さ）のＬＥＤ転送構造が、物理的な干渉なしに製造され、バックプレーンに転送されうるように、実質的に同じ厚さを有する異なるＬＥＤのアレイの選択されたＬＥＤに追加されうるプロセスを提供する。さらに、異なる色のＬＥＤは、当初は一貫した厚さで製造されるため、ＬＥＤは、任意の順序でバックプレーンに転送されてもよく、それによって、製造の適応性を増加させる。

開示された実施形態の上述の説明は、任意の当業者が本発明を実施または使用することを可能にするために提供される。これらの実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で定義される一般的な原理は、本発明の精神または範囲から逸脱することなく他の実施形態に適用されてもよい。したがって、本発明は、本明細書に示された実施形態に限定されることを意図するものではなく、以下の特許請求の範囲および本明細書に開示される原理および新たな特徴と一致した最も広い範囲が与えられるべきである。

Claims (20)

1. 発光ダイオード（ＬＥＤ）の転送の方法であって、
   第１基板上に位置し、第１色光を発するように構成された第１ＬＥＤ、および、第２基板上に位置し、前記第１色光とは異なる第２色光を発するように構成された第２ＬＥＤを提供することと、
   前記第１ＬＥＤの第１サブセットを第１バックプレーン上のボンディング構造の第１サブセットに転送し、画素領域に第１サブピクセルを形成すること、および、前記第１ＬＥＤの前記第１サブセットを前記第１基板から分離することと、
   前記第２ＬＥＤの第１サブセットを第２バックプレーンに転送すること、および、前記第２ＬＥＤの前記第１サブセットを前記第２基板から分離し、前記第２基板上に第１空孔を残すことと、
   前記第２ＬＥＤの前記第１サブセットを前記第２バックプレーンに転送した後に、前記第２基板上に位置する第２ＬＥＤの第２サブセット上に追加の導電材料を形成することと、
   前記第１サブピクセルが前記第１空孔に配されるように、前記第１バックプレーンの上に前記第２基板を位置決めすることと、
   前記追加の導電材料の存在に起因して、前記第１サブピクセルと前記第２基板との間にギャップが存在する間に、前記第２ＬＥＤの前記第２サブセットを、前記第１バックプレーン上のボンディング構造の第２サブセットに転送し、前記画素領域に第２サブピクセルを形成することと、
   を含む、方法。
2. 請求項１に記載の方法であって、
   前記第１ＬＥＤの前記第１サブセットをボンディング構造の前記第１サブセットに転送するステップは、前記第１ＬＥＤの前記第１サブセット上に第１はんだ層を形成することと、前記第１はんだ層を前記第１ボンディング構造にボンディングすることと、前記第１ＬＥＤの前記第１サブセットを前記第１基板から分離することと、を含み、
   前記第２ＬＥＤの前記第２サブセットをボンディング構造の前記第２サブセットに転送するステップは、前記第２ＬＥＤの前記第２サブセット上に第２はんだ層を形成することと、前記第２はんだ層を前記第２ボンディング構造にボンディングすることと、前記第２ＬＥＤの前記第２サブセットを前記第２基板から分離することと、を含む、
   方法。
3. 請求項２に記載の方法であって、
   前記第１はんだ層を前記第１ボンディング構造にボンディングすることは、第１レーザボンディングステップを含み、
   前記第１ＬＥＤの前記第１サブセットを前記第１基板から分離することは、前記第１レーザボンディングステップの前または後に存在する第１レーザリフトオフステップを含み、
   前記第２はんだ層を前記第２ボンディング構造にボンディングすることは、第２レーザボンディングステップを含み、
   前記第２ＬＥＤの前記第２サブセットを前記第２基板から分離することは、前記第２レーザボンディングステップの前または後に存在する第２レーザリフトオフステップを含む、
   方法。
4. 請求項２に記載の方法であって、
   前記第１ＬＥＤの前記第１サブセット上の前記第１はんだ層は、第１転送構造を含み、
   前記第２ＬＥＤの前記第２サブセット上の前記第２はんだ層は、第２転送構造を含み、
   前記第１転送構造は、前記第１基板から第１距離だけ延び、
   前記第２転送構造は、前記第２基板から前記第１距離よりも大きい第２距離だけ延びる、
   方法。
5. 請求項２に記載の方法であって、前記追加の導電材料を形成することは、前記第１はんだ層よりも厚い前記第２はんだ層を形成することを含む、方法。
6. 請求項２に記載の方法であって、前記追加の導電材料を形成することは、第２ＬＥＤの前記第２サブセット上に、第１ＬＥＤの前記第１サブセット上の第１反射層よりも厚い第２反射層を形成することを含む、方法。
7. 請求項６に記載の方法であって、
   前記第２ＬＥＤの前記第１サブセットを前記第２バックプレーンに転送する前に、前記第２ＬＥＤの前記第１および前記第２サブセット上の両方に前記第２反射層の第１部分を形成することと、
   前記第２ＬＥＤの前記第１サブセットを前記第２バックプレーンに転送した後に、前記第２ＬＥＤの前記第２サブセット上に位置する前記第２反射層の前記第１部分上に、前記第２反射層の第２部分を形成することと、
   をさらに含む、方法。
8. 請求項２に記載の方法であって、前記追加の導電材料を形成することは、前記第１はんだ層よりも厚い前記第２はんだ層を形成することと、前記第２ＬＥＤの前記第２サブセット上に、前記第１ＬＥＤの前記第１サブセット上の第１反射層よりも厚い第２反射層を形成することと、を含む、方法。
9. 請求項２に記載の方法であって、
   第３基板上に位置し、前記第１および第２色光とは異なる第３色光を発するように構成された第３ＬＥＤを提供することと、
   前記第３ＬＥＤの第１および第２サブセットを追加のバックプレーンに転送すること、および、前記第３ＬＥＤの前記第１および第２サブセットを前記第３基板から分離し、前記第３基板上に第２空孔を残すことと、
   前記第３ＬＥＤの前記第１および第２サブセットを前記追加のバックプレーンに転送した後に、前記第３基板上に位置する第３ＬＥＤの第３サブセット上に別の追加の導電材料を形成することと、
   前記第１および前記第２サブピクセルが前記第２空孔に配されるように、前記第１バックプレーンの上に前記第３基板を位置決めすることと、
   前記別の追加の導電材料の存在に起因して、前記第１および前記第２サブピクセルと前記第３基板との間にギャップが存在する間に、前記第３ＬＥＤの前記第３サブセットを、前記第１バックプレーン上のボンディング構造の第３サブセットに転送し、前記画素領域に第３サブピクセルを形成すること、
   をさらに含む、方法。
10. 請求項９に記載の方法であって、前記第３ＬＥＤの前記第３サブセットをボンディング構造の前記第３サブセットに転送するステップは、前記第３ＬＥＤの前記第３サブセット上に第３はんだ層を形成することと、前記第３はんだ層を前記第３ボンディング構造にボンディングすることと、前記第３ＬＥＤの前記第３サブセットを前記第３基板から分離することと、を含む、方法。
11. 請求項１０に記載の方法であって、前記他の追加の導電材料を形成することは、前記第１および前記第２はんだ層よりも厚い前記第３はんだ層を形成することを含む、方法。
12. 請求項１０に記載の方法であって、前記別の追加の導電材料を形成することは、第３ＬＥＤの前記第３サブセット上に、前記第１ＬＥＤの前記第１サブセット上の第１反射層および前記第２ＬＥＤの前記第２サブセット上の第２反射層よりも厚い第３反射層を形成することを含む、方法。
13. 請求項９に記載の方法であって、
    前記第１基板は、前記第１ＬＥＤが当初は形成されている第１ウェーハからダイシングされた第１クーポンを含み、
    前記第２基板は、前記第２ＬＥＤが当初は形成されている第２ウェーハからダイシングされた第２クーポンを含み、
    前記第３基板は、前記第３ＬＥＤが当初は形成されている第３ウェーハからダイシングされた第３クーポンを含む、
    方法。
14. 請求項９に記載の方法であって、前記画素領域のサブピクセルの密度は、前記第１基板上に位置する前記第１ＬＥＤの密度よりも低く、前記第２基板上に位置する前記第２ＬＥＤの密度よりも低く、前記第３基板上に位置する前記第３ＬＥＤの密度よりも低い、方法。
15. 請求項９に記載の方法であって、
    前記第１ＬＥＤは、前記第１基板上の第１画素領域に位置し、
    前記第２ＬＥＤは、前記第２基板上の第２画素領域に位置し、
    前記第３ＬＥＤは、前記第３基板上の第３画素領域に位置し、
    前記第１、第２および第３画素領域は、前記第１バックプレーン上の前記画素領域と同じエリアおよび形状を有し、
    前記第１バックプレーン上の前記画素領域よりも多くのＬＥＤが、前記第１、第２および第３画素領域に配される、
    方法。
16. 請求項１５に記載の方法であって、前記第１、第２または第３ＬＥＤの少なくとも２つが、前記第１、第２または第３画素領域のそれぞれに配され、前記第１、第２および第３ＬＥＤのそれぞれの１つのみが、前記第１バックプレーン上の各画素領域に配される、方法。
17. 請求項９に記載の方法であって、前記第１、第２および第３ボンディング構造は、前記第１バックプレーンから実質的に同じ距離だけ延びる、方法。
18. 請求項１に記載の方法であって、前記第１バックプレーンを直視型ディスプレイデバイスに組み込むことをさらに含む、方法。
19. バックプレーンと、
    前記バックプレーンにボンディングされ、第１リフレクタを含み、第１色光を発するように構成された第１発光ダイオード（ＬＥＤ）と、
    前記バックプレーンにボンディングされ、第２リフレクタを含み、前記第１色光とは異なる第２色光を発するように構成された第２ＬＥＤと、
    前記バックプレーンにボンディングされ、第３リフレクタを含み、前記第１および第２色光とは異なる第３色光を発するように構成された第３ＬＥＤと、
    を含む、ディスプレイデバイスであって、
    前記第２リフレクタは、前記第１リフレクタよりも厚く、前記第３リフレクタは、前記第２リフレクタよりも厚い、
    ディスプレイデバイス。
20. 請求項１９に記載のディスプレイデバイスであって、
    前記ディスプレイデバイスは、直視型ディスプレイデバイスを含み、
    前記第１リフレクタは、第１アルミニウム層を含み、
    前記第２リフレクタは、前記第１アルミニウム層よりも厚い第２アルミニウム層を含み、
    前記第３リフレクタは、前記第２アルミニウム層よりも厚い第３アルミニウム層を含む、
    ディスプレイデバイス。

Images