JP4792802B2 - Ｉｉｉ族窒化物結晶の表面処理方法 - Google Patents

Ｉｉｉ族窒化物結晶の表面処理方法 Download PDF

Info

Publication number
JP4792802B2
JP4792802B2 JP2005127730A JP2005127730A JP4792802B2 JP 4792802 B2 JP4792802 B2 JP 4792802B2 JP 2005127730 A JP2005127730 A JP 2005127730A JP 2005127730 A JP2005127730 A JP 2005127730A JP 4792802 B2 JP4792802 B2 JP 4792802B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride crystal
polishing
abrasive grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005127730A
Other languages
English (en)
Other versions
JP2006310362A (ja
Inventor
恵二 石橋
隆幸 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005127730A priority Critical patent/JP4792802B2/ja
Priority to EP06007612A priority patent/EP1717286A1/en
Priority to EP08022204A priority patent/EP2039733A1/en
Priority to TW095113029A priority patent/TWI386990B/zh
Priority to US11/405,487 priority patent/US20060236922A1/en
Priority to KR1020060037281A priority patent/KR20060112232A/ko
Priority to CN2010101110265A priority patent/CN101792929B/zh
Priority to CN200610077029A priority patent/CN100595035C/zh
Publication of JP2006310362A publication Critical patent/JP2006310362A/ja
Priority to US12/769,332 priority patent/US20100227532A1/en
Application granted granted Critical
Publication of JP4792802B2 publication Critical patent/JP4792802B2/ja
Priority to US14/151,719 priority patent/US20140124826A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、発光素子、電子素子、半導体センサなどの半導体デバイスの基板などに用いられるＩＩＩ族窒化物結晶の表面処理方法に関する。
ＧａＮ結晶、ＡｌＮ結晶などのＩＩＩ族窒化物結晶は、発光素子、電子素子、半導体センサなどの半導体デバイスの基板を形成するための材料として非常に有用なものである。ここで、ＩＩＩ族窒化物結晶とは、ＩＩＩ族元素と窒素とにより形成されている結晶、たとえば、ＧａxＡｌyＩｎ1-x-yＮ結晶（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）などをいう。
半導体デバイスの基板として用いられるＩＩＩ族窒化物結晶基板は、ＩＩＩ族窒化物結晶の外周に形状形成加工を施した後に所定の厚さにスライスし、表面を機械研磨または機械研削することによって得られるが、かかるスライス、機械研磨または機械研削によって、ＩＩＩ族窒化物結晶の表面側領域に厚い加工変質層（結晶表面の研削または研磨によって結晶の表面側領域に形成される結晶格子が乱れた層をいう、以下同じ）が形成され、またはＩＩＩ族窒化物結晶の表面粗さが大きくなる。このＩＩＩ族窒化物結晶基板の加工変質層の厚さが大きくなるほど、またその表面粗さが大きくなるほど基板表面の品質が低下し、このＩＩＩ族窒化物結晶表面上にエピタキシャル成長させたＩＩＩ族窒化物結晶層の表面は凹凸が大きくなりまた結晶性が低下する。そのため、良質な半導体デバイスを形成することができない。
このため、ＩＩＩ族窒化物結晶からＩＩＩ族窒化物結晶基板を形成する方法として、ＩＩＩ族窒化物結晶を所定の厚さにスライスし、表面を機械研磨または機械研削した後に、さらに表面をドライエッチング（たとえば、特許文献１を参照）または化学的機械的研磨（Chemical Mechanical Polishing）（たとえば、特許文献２〜４を参照）によるポリシングを行なうことにより、上記加工変質層を除去し、表面粗さをさらに低減することが広く行なわれていた。
しかし、ＩＩＩ族窒化物結晶基板の表面をドライエッチングする方法では、上記加工変質層を除去することができるが、表面粗さをさらに小さくすることが困難であった。
また、従来のポリシングは、被研磨物であるＩＩＩ族窒化物結晶の硬度以下に硬度の低い砥粒を含むスラリーを研磨パッドに供給しながら、ＩＩＩ族窒化物結晶を研磨パッドに押し当てることによりＩＩＩ族窒化物結晶の表面を行なっているが、ＩＩＩ族窒化物結晶は硬質で反応性に乏しいため、従来のポリシングでは、研磨速度が非常に低く、非効率的であった。
近年、ダイヤモンド、アルミナ（Ａｌ2Ｏ3）などで形成されている硬質砥粒とコロイダルシリカ（ＳｉＯ2）、ヒュームドチタニア（ＴｉＯ2）などで形成されている軟質砥粒とを含むスラリーを用いて、ＩＩＩ族窒化物結晶をポリシングする方法（たとえば、特許文献４を参照）が提案され、ＩＩＩ族窒化物結晶の研磨速度とともに表面の平滑さを高めることを可能とした。しかし、特許文献４に開示するポリシング方法においては、硬質砥粒を含むため、表面の平滑さをより高めることは困難であった。そこで、高い研磨速度を維持しながら、より平滑な表面が得られるポリシング方法が求められていた。
特開２００１−３２２８９９号公報 米国特許第６５９６０７９号明細書 米国特許第６４８８７６７号明細書 特開２００４−３１１５７５号公報
本発明は、半導体デバイスに用いることができるＩＩＩ族窒化物結晶基板を効率的に得るため、効率よくＩＩＩ族窒化物結晶に平滑で加工変質層が薄い良品質の表面を形成するＩＩＩ族窒化物結晶の表面処理方法を提供することを目的とする。
本発明は、ＩＩＩ族窒化物結晶の表面をポリシングするＩＩＩ族窒化物結晶の表面処理方法であって、ポリシングに用いられるポリシング液は、ｐＨが２以上１０以下かつ酸化還元電位が９６０ｍＶ以上１４４０ｍＶ以下であるＩＩＩ族窒化物結晶の表面処理方法である。
本発明にかかるＩＩＩ族窒化物結晶の表面処理方法においては、ポリシング液に酸化剤を含めることができる。また、ポリシング液のｐＨを６以下または８以上とすることができる。また、ポリシング液は、ｐＨが２以上４以下かつ酸化還元電位が１３５０ｍＶ以上１４４０ｍＶ以下、および、ｐＨが８以上１０以下かつ酸化還元電位が９６０ｍＶ以上１１１０ｍＶ以下のいずれかとすることができる。
また、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法においては、ポリシング液に砥粒を含めることができ、この砥粒を、ＩＩＩ族窒化物結晶よりも硬度の高い高硬度砥粒、ＩＩＩ族窒化物結晶の硬度以下に硬度の低い低硬度砥粒、または高硬度砥粒と低硬度砥粒との混合砥粒とすることができる。ここで、高硬度砥粒の粒径を１μｍ以下とすることができる。また、高硬度砥粒をダイヤモンド、ＳｉＣ、Ｓｉ3Ｎ4、ＢＮ、Ａｌ2Ｏ3、Ｃｒ2Ｏ3、ＺｒＯ2からなる群から選ばれる少なくとも１つの材質を含む砥粒とすることができる。また、低硬度砥粒をＳｉＯ2、ＣｅＯ2、ＴｉＯ2、ＭｇＯ、ＭｎＯ2、Ｆｅ2Ｏ3、Ｆｅ3Ｏ4、ＮｉＯ、ＺｎＯ、ＣｏＯ2、Ｃｏ3Ｏ4、ＣｕＯ、Ｃｕ2Ｏ、ＧｅＯ2、ＣａＯ、Ｇａ2Ｏ3、Ｉｎ2Ｏ3からなる群から選ばれる少なくとも１つの材質を含む砥粒とすることができる。
また、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法においては、ＩＩＩ族窒化物結晶の表面を機械研削または機械研磨し、機械研削または機械研磨されたＩＩＩ族窒化物結晶の表面をポリシングすることができる。また、ＩＩＩ族窒化物結晶のポリシング後における加工変質層の厚さを５０ｎｍ以下とすることができる。また、ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲｙを５ｎｍ以下とすることができる。また、ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲａを０．５ｎｍ以下とすることができる。さらに、ポリシング後のＩＩＩ族窒化物結晶を熱処理することができる。
本発明によれば、半導体デバイスに用いることができるＩＩＩ族窒化物結晶基板を効率的に得るため、ＩＩＩ族窒化物結晶に平滑で加工変質層が薄い良品質の表面を効率よく形成することができるＩＩＩ族窒化物結晶の表面処理方法が提供される。
本発明にかかるＩＩＩ族窒化物結晶の表面処理方法は、図１を参照して、ＩＩＩ族窒化物結晶１の表面をポリシングするＩＩＩ族窒化物結晶１の表面処理方法であって、ポリシングに用いられるポリシング液１７のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、以下の式（１）および式（２）
ｙ≧−５０ｘ＋１０００ ・・・（１）
ｙ≦−５０ｘ＋１９００ ・・・（２）
のいずれもの関係を満たすことを特徴とする。
ここで、ポリシングとは、ポリシング液を用いて被研磨物の表面を化学的および／または機械的に平滑化することをいい、たとえば、図１を参照して、定盤１５上に固定された研磨パッド１８を回転軸１５ｃを中心にして回転させながら、ポリシング液供給口１９から研磨パッド１８上にポリシング液１７を供給するとともに、ＩＩＩ族窒化物結晶１を固定した結晶ホルダ１１上に重り１４を載せてその回転軸１１ｃを中心にして回転させながらＩＩＩ族窒化物結晶１を、上記研磨パッド１８に押し当てることによって、ＩＩＩ族窒化物結晶１の表面をポリシングすることができる。
また、酸化還元電位とは、溶液中に共存する酸化体と還元体の間の平衡状態によって定まるエネルギーレベル(電位)を意味する。測定によって得られる酸化還元電位は、比較電極に対する値であり、比較電極の種類が異なれば、同一溶液の測定値は見かけ上異なる。一般の学術論文などでは比較電極として標準水素電極(Ｎ．Ｈ．Ｅ）が用いられることが多い。本願における酸化還元電位は、標準水素電極(Ｎ．Ｈ．Ｅ）を比較電極とした値として示す。
本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ポリシング液１７のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、ｙ＜−５０ｘ＋１０００であると、ポリシング液１７の酸化力が弱く、ＩＩＩ族窒化物結晶１の表面の研磨速度が低くなる。一方、ｙ＞−５０ｘ＋１９００であると、酸化力が強くなりすぎ、研磨パッド、定盤などの研磨設備に対する腐食作用が強くなり、安定したポリシングが困難となる。
また、研磨速度を高く維持する観点からは、さらに、ｙ≧−５０ｘ＋１３００であることが好ましい。すなわち、ポリシング液１７のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、以下の式（２）および式（３）
ｙ≦−５０ｘ＋１９００ ・・・（２）
ｙ≧−５０ｘ＋１３００ ・・・（３）
のいずれもの関係を満たすことが好ましい。
通常のポリシング液に含まれる塩酸、硫酸などの酸、ＫＯＨ、ＮａＯＨなどの塩基は、化学的に安定なＩＩＩ族窒化物結晶の表面を酸化して加工変質層をエッチング除去する力が弱い。このため、ポリシング液に酸化剤を添加して、酸化還元電位を高くする、すなわち酸化力を高めることが好ましい。酸化剤の添加量は、ポリシング液１７のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、ｙ≧−５０ｘ＋１０００（式（１））およびｙ≦−５０ｘ＋１９００（式（２））のいずれもの関係を満たすように調節する。
ここで、ポリシング液に添加する酸化剤としては、特に制限はないが、研磨速度を高める観点から、次亜塩素酸、トリクロロイソシアヌル酸などの塩素化イソシアヌル酸、ジクロロイソシアヌル酸ナトリウムなどの塩素化イソシアヌル酸塩、過マンガン酸カリウムなどの過マンガン酸塩、ニクロム酸カリウムなどのニクロム酸塩、臭素酸カリウムなどの臭素酸塩、チオ硫酸ナトリウムなどのチオ硫酸塩、硝酸、過酸化水素水、オゾンなどが好ましく用いられる。なお、これらの酸化剤は、単独で用いても、２以上を併用してもよい。
本発明において用いられるポリシング液１７のｐＨは、６以下または８以上であることが好ましい。ｐＨが６以下の酸性ポリシング液またはｐＨが８以上の塩基性ポリシング液をＩＩＩ族窒化物結晶に接触させて、ＩＩＩ族窒化物結晶の加工変質層をエッチング除去することにより、研磨速度を高めることができる。かかる観点から、ポリシング液１７のｐＨは４以下または１０以上であることがより好ましい。
ここで、ｐＨの調整に用いられる酸および塩基には特に制限はなく、たとえば、塩酸、硝酸、硫酸、リン酸などの無機酸、ギ酸、酢酸、クエン酸、リンゴ酸、酒石酸、コハク酸、フタル酸、フマル酸などの有機酸、ＫＯＨ、ＮａＯＨ、ＮＨ4ＯＨ、アミンなどの塩基の他、硫酸塩、炭酸塩、リン酸塩などの塩を用いることができる。また、上記酸化剤の添加により、ｐＨを調整することもできる。
本発明において用いられるポリシング液には、砥粒が含まれることが好ましい。この砥粒により研磨速度をより高めることができる。ポリシング液に含めれる砥粒には、特に制限はなく、ＩＩＩ族窒化物結晶よりも硬度の高い高硬度砥粒、ＩＩＩ族窒化物結晶の硬度以下に硬度の低い低硬度砥粒、または高硬度砥粒と低硬度砥粒との混合砥粒を用いることができる。
ここで、本発明にかかるポリシングにおいて、高硬度砥粒を用いることにより研磨速度をより高めることができ、低硬度砥粒を用いることにより結晶表面のモフォロジーをよくすることができる。また、高硬度砥粒と低硬度砥粒との混合砥粒を用いることにより、研磨速度を高く維持しながら、平滑で加工変質層が薄い良品質の結晶表面を形成することができる。
上記観点から、ポリシング液に含まれる砥粒は、高硬度砥粒と低硬度砥粒の混合体積比が、高硬度砥粒：低硬度砥粒＝５：９５〜５０：５０であることが好ましく、１０：９０〜３０：７０であることがより好ましい。
本発明にかかるポリシングにおいて、高硬度砥粒の粒径は１μｍ以下であることが好ましい。高硬度砥粒によってＩＩＩ族窒化物結晶の表面が機械的に除去されて研磨が可能となるため、高硬度砥粒の粒径を小さくすることにより、ＩＩＩ族窒化物結晶の表面に形成される傷および凹凸の深さを小さくし、表面をより平滑化することが可能となる。かかる観点から、高硬度砥粒の粒径は０．５μｍ以下であることがより好ましい。
ここで、上記高硬度砥粒は、被研磨物であるＩＩＩ族窒化物結晶よりも硬度の高い砥粒であれば特に制限はないが、ダイヤモンド、ＳｉＣ、Ｓｉ3Ｎ4、ＢＮ、Ａｌ2Ｏ3、Ｃｒ2Ｏ3、ＺｒＯ2からなる群から選ばれる少なくとも１つの材質を含む砥粒であることが好ましい。かかる材質を含む高硬度砥粒を用いることにより、ＩＩＩ族窒化物結晶の表面のポリシングにおける研磨速度を高くすることができる。
また、上記低硬度砥粒は、被研磨物であるＩＩＩ族窒化物結晶の硬度以下に硬度の低い砥粒であれば特に制限はないが、ＳｉＯ2、ＣｅＯ2、ＴｉＯ2、ＭｇＯ、ＭｎＯ2、Ｆｅ2Ｏ3、Ｆｅ3Ｏ4、ＮｉＯ、ＺｎＯ、ＣｏＯ2、Ｃｏ3Ｏ4、ＣｕＯ、Ｃｕ2Ｏ、ＧｅＯ2、ＣａＯ、Ｇａ2Ｏ3、Ｉｎ2Ｏ3からなる群から選ばれる少なくとも１つの材質を含む砥粒であることが好ましい。かかる材質を含む低硬度砥粒を用いることにより、ＩＩＩ族窒化物結晶のポリシングにより形成される表面の品質を向上させることができる。ここで、表面の品質が向上することとは、表面粗さが小さくなることおよび／または加工変質層が薄くなることを意味する。また、表面の品質が低下することとは、表面粗さが大きくなることおよび／または加工変質層が厚くなることを意味する。
なお、砥粒は、単一の金属元素を含む酸化物に限定されず、２種類以上の金属元素を含む酸化物（たとえば、フェライト、ペロブスカイト、スピネルまたはイルメナイトなどの構造を有するもの）であってもよい。また、ＡｌＮ、ＧａＮ、ＩｎＮなどの窒化物、ＣａＣＯ3、ＢａＣＯ3などの炭酸化物、Ｆｅ、Ｃｕ、Ｔｉ、Ｎｉなどの金属、炭素（具体的には、カーボンブラック、カーボンナノチューブ、Ｃ６０など）を用いることもできる。
本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ＩＩＩ族窒化物結晶の表面を機械研削または機械研磨し、機械研削または機械研磨されたＩＩＩ族窒化物結晶の表面をポリシングすることができる。ポリシングの前に機械研削または機械研磨を組み合わせることにより、ＩＩＩ族窒化物結晶表面の研磨速度を高め、かつ、平滑で加工変質層が薄い良品質のＩＩＩ族窒化物結晶表面を形成することができる。
ここで、機械研削とは、図２を参照して、たとえば、砥粒をボンドで固めた砥石２２を砥石台金２３に固定してその回転軸２３ｃを中心に回転させながら、結晶ホルダ２１に固定されその回転軸２１ｃを中心に回転しているＩＩＩ族窒化物結晶１の表面に送り出すことにより、ＩＩＩ族窒化物結晶１の表面を削り取りながら平滑化することをいう。また、機械研磨とは、図３を参照して、たとえば定盤３５をその回転軸３５ｃを中心に回転させながら、スラリー供給口３９から定盤３５上に砥粒３６を分散したスラリー３７を供給するとともに、ＩＩＩ族窒化物結晶１を固定した結晶ホルダ３１上に重り３４を載せてその回転軸３１ｃを中心にして回転させながら、ＩＩＩ族窒化物結晶１を上記定盤３５に押し当てることにより、ＩＩＩ族窒化物結晶１の表面を平滑化することをいう。機械研磨において、砥粒を分散したスラリーを用いることに替えて、図示はしないが、上記砥粒をボンドで固めた砥石をＩＩＩ族窒化物結晶に回転させながら押し当てることにより、ＩＩＩ族窒化物結晶の表面を研磨することも可能である。
本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、図１を参照して、ＩＩＩ族窒化物結晶１のポリシング後における加工変質層１ａの厚さは５０ｎｍ以下であることが好ましい。ＩＩＩ族窒化物結晶のポリシング後の加工変質層を５０ｎｍ以下とすることにより、ＩＩＩ族窒化物結晶上にモフォロジーおよび結晶性の良好なエピタキシャル層（エピタキシャル成長によって形成された層をいう、以下同じ）を形成することができる。かかる観点から、上記加工変質層の厚さは１０ｎｍ以下であることがより好ましい。ここで、結晶性が良好とは、その結晶における各々の結晶格子についてのサイズの分布および／または面方位のずれの分布が小さい理想的な結晶構造に近い状態であることを意味する。たとえばＸ線回折におけるロッキングカーブの半価幅が小さいほど結晶性が良好である。
また、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲｙは５ｎｍ以下であることが好ましい。本願において、表面粗さＲｙとは、粗さ曲面から、その平均面の方向に基準面積としてとして１０μｍ角（１０μｍ×１０μｍ＝１００μｍ2、以下同じ）だけ抜き取り、この抜き取り部分の平均面から最も高い山頂までの高さと最も低い谷底までの深さとの和をいう。ＩＩＩ族窒化物結晶のポリシング後の表面粗さＲｙを５ｎｍ以下とすることにより、ＩＩＩ族窒化物結晶上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成することができる。かかる観点から、上記表面粗さＲｙは１ｎｍ以下であることがより好ましい。
また、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲａは０．５ｎｍ以下であることが好ましい。本願において、表面粗さＲａとは、粗さ曲面から、その平均面の方向に基準面積として１０μｍ角だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の絶対値を合計してそれを基準面積で平均した値をいう。ＩＩＩ族窒化物結晶のポリシング後の表面粗さＲａを０．５ｎｍ以下とすることにより、ＩＩＩ族窒化物結晶上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成することができる。かかる観点から、上記表面粗さＲａは０．１ｎｍ以下であることがより好ましい。
また、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ポリシング後におけるＩＩＩ族窒化物結晶の表面酸化層の厚さは３ｎｍ以下であることが好ましい。ここで、表面酸化層の厚さは、エリプソメトリー、ＸＰＳ（Ｘ線光電子分光法）、ＡＥＳ（オージェ電子分光法）またはＲＢＳ（ラザフォード後方散乱法）などにより評価することができる。ＩＩＩ族窒化物結晶のポリシング後の表面酸化層を３ｎｍ以下にすることにより、ＩＩＩ族窒化物結晶上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成することができる。かかる観点から、上記表面酸化層の厚さは２ｎｍ以下であることがより好ましい。
また、上記ポリシング後におけるＩＩＩ族窒化物結晶表面の不純物の量については、原子番号が１９以上の元素の原子は１×１０12ａｔｏｍｓ／ｃｍ2以下、Ｏ（酸素）およびＣ（炭素）を除く原子番号が１から１８までの元素の原子は１×１０14ａｔｏｍｓ／ｃｍ2以下であることが好ましい。また、Ｏ原子およびＣ原子は、ＩＩＩ族窒化物結晶表面に存在する全元素の原子に対して、それぞれ４０原子％以下であることが好ましい。ＩＩＩ族窒化物結晶表面におけるＩＩＩ族元素の原子およびＮ原子は、ＩＩＩ族窒化物結晶表面に存在するＩＩＩ族元素原子およびＮ原子の和に対して、それぞれ４０原子％〜６０原子％であることが好ましい。ここで、原子番号が１９以上の元素の原子ならびにＯおよびＣを除く原子番号が１から１８までの元素の原子の量は、ＴＸＲＦ（全反射蛍光Ｘ線分析法）により評価することができる。Ｏ原子、Ｃ原子、Ｎ原子およびＩＩＩ族元素の原子の量は、ＸＰＳ、ＡＥＳなどにより評価することができる。ＩＩＩ族窒化物結晶表面を上記の化学組成とすることにより、ＩＩＩ族窒化物結晶上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成することができる。
さらに、本発明にかかるＩＩＩ族窒化物結晶の表面処理方法において、ポリシング後のＩＩＩ族窒化物結晶を熱処理することが好ましい。かかる熱処理により、ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲｙおよび表面粗さＲａの値をさらに低減することができる。この熱処理は、非酸化性雰囲気下、より好ましくは還元性雰囲気下（具体的には、Ｎ2ガス雰囲気下、ＮＨ3ガス雰囲気下、Ｈ2ガス雰囲気下など）で、９００℃〜１１００℃程度で行なうことが好ましい。
本発明にかかるＩＩＩ族窒化物結晶基板は、上記のＩＩＩ族窒化物結晶の表面処理方法により得られたＩＩＩ族窒化物結晶基板である。上記の表面処理方法により得られたＩＩＩ族窒化物結晶基板は、加工変質層がないかまたはあっても薄く、表面が平滑化されているため、この上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成することができる。本発明にかかるＩＩＩ族窒化物結晶基板は、具体的には、各種方法により成長させたＩＩＩ族窒化物結晶を、必要に応じて外周の形状形成加工、および所定の面に平行にスライスした後、上記の方法により機械研削または機械研磨し、その表面を上記の方法によりポリシングすることによって得られる。
なお、上記ＩＩＩ族窒化物結晶の成長方法には特に制限はないが、大きなバルク状のＩＩＩ族窒化物結晶を効率的に成長させる観点から、ＨＶＰＥ（ハライドまたはハイドライド気相エピタキシャル成長）法、昇華法などの気相成長法またはフラックス法などの液相成長法が好ましく用いられる。たとえば、ＧａＮ結晶の成長にはＨＶＰＥ法、フラックス法などが好ましく用いられ、ＡｌＮ結晶の成長には、ＨＶＰＥ法、昇華法などが好ましく用いられる。
また、本発明にかかるＩＩＩ族窒化物結晶基板は、その表面粗さＲｙが１ｎｍ以下である。上記のＩＩＩ族窒化物結晶の表面処理方法を用いることによって、従来では得られていなかった表面粗さＲｙが１ｎｍ以下の極めて平坦な表面を有するＩＩＩ族窒化物結晶基板が得られる。かかるＩＩＩ族窒化物結晶基板上には、モフォロジーが極めて良好なエピタキシャル層を形成することができる。
また、本発明にかかるＩＩＩ族窒化物結晶基板は、その表面粗さＲａが０．１ｎｍ以下である。上記のＩＩＩ族窒化物結晶の表面処理方法を用いることによって、従来では得られていなかった表面粗さＲａが０．１ｎｍ以下の極めて平坦な表面を有するＩＩＩ族窒化物結晶基板が得られる。かかるＩＩＩ族窒化物結晶基板上には、モフォロジーが極めて良好なエピタキシャル層を形成することができる。
また、上記ＩＩＩ族窒化物結晶基板の主面は、ウルツ鉱型構造におけるＣ面、Ａ面、Ｒ面、Ｍ面およびＳ面のいずれかの面に平行であることが好ましい。ここで、Ｃ面とは｛０００１｝面および｛０００−１｝面を、Ａ面とは｛１１−２０｝面およびその等価面を、Ｒ面とは｛０１−１２｝面およびその等価面を、Ｍ面とは｛１０−１０｝面およびその等価面を、Ｓ面とは｛１０−１１｝面およびその等価面を意味する。ＩＩＩ族窒化物結晶基板の主面がウルツ鉱型構造における上記各面に平行または平行に近い状態（たとえば、ＩＩＩ族窒化物結晶基板の主面と、ウルツ鉱型構造におけるＣ面、Ａ面、Ｒ面、Ｍ面およびＳ面のいずれかの面とのなす角であるオフ角が０．０５°未満）とすることにより、ＩＩＩ族窒化物結晶基板上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成しやすくなる。
また、上記ＩＩＩ族窒化物結晶基板の主面と、ウルツ鉱型構造におけるＣ面、Ａ面、Ｒ面、Ｍ面およびＳ面のいずれかの面とのなす角であるオフ角が、０．０５°以上１５°以下であることが好ましい。０．０５°以上のオフ角を設けることによりＩＩＩ族窒化物結晶基板上に形成するエピタキシャル層の欠陥を低減することができる。しかし、オフ角が１５°を超えるとエピタキシャル層に階段状の段差ができやすくなる。かかる観点から、オフ角は、０．１°以上１０°以下であることがより好ましい。
本発明にかかるエピタキシャル層付ＩＩＩ族窒化物結晶基板は、上記のＩＩＩ族窒化物結晶基板上にエピタキシャル成長により形成された１層以上のＩＩＩ族窒化物層を有する。上記のＩＩＩ族窒化物結晶基板は、加工変質層がないかまたはあっても薄く、表面が平坦化されているため、この上にエピタキシャル成長させられたＩＩＩ族窒化物層は良好なモフォロジーを有する。ここで、ＩＩＩ族窒化物層には、特に制限がなく、たとえばＧａxＡｌyＩｎ1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）などが挙げられる。また、ＩＩＩ族窒化物層エピタキシャル成長をさせる方法にも、特に制限がなく、ＨＶＰＥ法、ＭＢＥ（分子線エピタキシー）法、ＭＯＣＶＤ（有機金属化学気相成長）法などが好ましく挙げられる。
本発明にかかる半導体デバイスは、上記のＩＩＩ族窒化物結晶基板を含む。上記のＩＩＩ族窒化物結晶基板は、加工変質層がないかまたはあっても薄く、表面が平坦化されているため、このＩＩＩ族窒化物結晶基板上にモフォロジーおよび結晶性の良好なエピタキシャル層を形成して品質のよい半導体デバイスを形成することができる。本発明にかかる半導体デバイスとしては、発光ダイオード、レーザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Trａnsistor；高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷデバイス（Surface Acoustic Wave Device；表面弾性波素子）などが挙げられる。
また、本発明にかかる半導体デバイスは、図４を参照して、上記のＩＩＩ族窒化物結晶基板４１０を含む半導体デバイス４００であって、ＩＩＩ族窒化物結晶基板４１０における一方の主面側にエピタキシャル成長された３層以上の半導体層４５０と、ＩＩＩ族窒化物結晶基板４１０の他方の主面に形成された第１の電極４６１と、半導体層４５０の最外半導体層上に形成された第２の電極４６２とを含む発光素子と、発光素子を搭載する導電体４８２とを備え、発光素子は、ＩＩＩ族窒化物結晶基板４１０側が発光面側であり、最外半導体層側が搭載面側であり、半導体層４５０は、ｐ型半導体層４３０と、ｎ型半導体層４２０と、ｐ型半導体層４３０とｎ型半導体層４２０との間に形成される発光層４４０とを含む。上記構成を有することにより、ＩＩＩ族窒化物結晶基板面側を発光面側とする半導体デバイスを形成することができる。
かかる半導体デバイスは、半導体層側が発光面側である半導体デバイスと比較して、発光層での発熱に対する放熱性に優れる。そのため、高電力で作動させても半導体デバイスの温度上昇が緩和され、高輝度の発光を得ることができる。また、サファイア基板などの絶縁性基板では、半導体層にｎ側電極およびｐ側電極の２種類の電極を形成する片面電極構造をとる必要があるが、本発明にかかる半導体デバイスは、半導体層とＩＩＩ族窒化物結晶基板にそれぞれ電極を形成する両面電極構造をとることができ、半導体デバイスの主面の大部分を発光面とすることができる。さらに、半導体デバイスの実装の際に、ワイヤボンデイングが１回で足りるなど製造工程が簡略化できるなどの利点がある。
（実施例１）
本実施例は、ＨＶＰＥ法で成長させたＧａＮ結晶の表面を、機械研磨し、さらにポリシングすることにより処理する場合の実施例である。
（１−１）ＧａＮ結晶の成長
下地基板として直径５０ｍｍのＧａＡｓ結晶基板を用いて、ＨＶＰＥ法によりＧａＮ結晶を成長させた。大気圧の反応炉の内部にＧａ金属を収容したボートを８００℃に加熱し、このボートにＨＣｌガスとキャリアガス（Ｈ2ガス）との混合ガスを導入してＧａＣｌガスを生成させるとともに、反応炉内にＮＨ3ガスとキャリアガス（Ｈ2ガス）との混合ガスを導入することにより、ＧａＣｌガスとＮＨ3ガスとを反応させて、反応炉内に設置された下地基板（ＧａＡｓ結晶基板）上に厚さ３ｍｍのＧａＮ結晶を成長させた。ここで、ＧａＮ結晶の成長温度は１０５０℃、反応炉内のＨＣｌガス分圧は２ｋＰａ、ＮＨ3ガス分圧は３０ｋＰａとした。
（１−２）ＧａＮ結晶基板表面の機械研磨
上記ＨＶＰＥ法により得られたＧａＮ結晶を結晶成長面である（０００１）面に平行な面でスライスして直径５０ｍｍ×厚さ０．５ｍｍのＧａＮ結晶基板を得た。図３を参照して、このＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）のＮ原子面側のＣ面（（０００−１）面）をセラミックス製の結晶ホルダ３１にワックスで貼り付けた。ラップ装置（図示せず）に直径３００ｍｍの定盤３５を設置し、スラリー供給口３９からダイヤモンドの砥粒３６が分散されたスラリー３７を定盤３５に供給しながら、定盤３５をその回転軸３５ｃを中心にして回転させるとともに、結晶ホルダ３１上に重り３４を載せることによりＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）を定盤３５に押し付けながら、ＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）を結晶ホルダ３１の回転軸３１ｃを中心にして回転させることにより、ＧａＮ結晶の表面（Ｇａ原子面側のＣ面、（０００１）面）の機械研磨を行なった。ここで、定盤３５としては銅定盤または錫定盤を用いた。砥粒径が６μｍ、３μｍ、１μｍの３種類のダイヤモンド砥粒を準備し、機械研磨の進行とともに、砥粒径を段階的に小さくしていった。研磨圧力は１００ｇ／ｃｍ2〜５００ｇ／ｃｍ2とし、ＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）および定盤３５の回転数はいずれも３０ｒｐｍ〜１００ｒｐｍとした。かかる機械研磨によりＧａＮ結晶基板の表面は鏡面となった。この機械研磨後のＧａＮ結晶基板の加工変質層の厚さは３８０ｎｍ、Ｒｙは１０ｎｍ、Ｒａは１ｎｍであった。
（１−３）ＧａＮ結晶基板表面のポリシング
図１を参照して、上記機械研磨後におけるＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）のＮ原子面側のＣ面（（０００−１）面）をセラミックス製の結晶ホルダ１１にワックスで貼り付けた。ポリッシュ装置（図示せず）に設置された直径３００ｍｍの定盤１５上に研磨パッド１８を設置し、ポリシング液供給口１９から砥粒１６が分散されたポリシング液１７を研磨パッド１８に供給しながら、回転軸１５ｃを中心にして研磨パッド１８を回転させるとともに、結晶ホルダ１１上に重り１４を載せることによりＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）を研磨パッド１８に押し付けながら、ＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）を結晶ホルダ１１の回転軸１１ｃを中心にして回転させることにより、ＧａＮ結晶の表面（Ｇａ原子面側のＣ面、（０００１）面）のポリシングを行なった。ここで、ポリシング液１７として、砥粒１６である粒径０．１μｍのコロイダルシリカ（ＳｉＯ2）を含み、酸化剤であるジクロロイソシアヌル酸ナトリウム（以下、Ｎａ−ＤＣＩＡという）が添加され、ｐＨが９．５、酸化還元電位が９８０ｍＶに調整された炭酸ナトリウム水溶液を用いた。また、研磨パッド１８としては、ポリウレタンのスウェードパッド（ニッタ・ハース株式会社製Supreme RN-R）を用い、定盤１５としてはステンレス定盤を用いた。研磨圧力は２００ｇ／ｃｍ2〜１０００ｇ／ｃｍ2とし、ＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）および研磨パッド１８の回転数はいずれも２０ｒｐｍ〜９０ｒｐｍ、研磨時間は６０分間とした。
このポリシングにおける研磨速度は０．４μｍ／ｈｒであった。また、ポリシング後におけるＧａＮ結晶の加工変質層の厚さは８ｎｍであり、ＧａＮ結晶表面の表面粗さＲｙは１．８ｎｍ、表面粗さＲａは０．１５ｎｍであった。ここで、ＧａＮ結晶における加工変質層の厚さの評価は、結晶をへき開面で破断した断面のＴＥＭ（透過型電子顕微鏡）観察により行なった。また、ＧａＮ結晶表面の表面粗さＲｙおよび表面粗さＲａの評価は、ＧａＮ結晶基板表面の１０μｍ角の範囲内におけるＡＦＭ（原子間力顕微鏡）観察により行なった。なお、加工変質層とは、結晶表面の研削または研磨によって結晶の表面側領域に形成される結晶格子が乱れた層をいい、ＴＥＭ観察によりその層の存在およびその厚さを確認できる。また、ポリシング後におけるＧａＮ結晶の表面酸化層の厚さは１ｎｍであり、このＧａＮ結晶表面におけるＧａ原子とＮ原子の比率はそれぞれ５０原子％と５０原子％であった。ここで、表面酸化層の厚さおよびＧａ原子とＮ原子との比率の評価は、ＸＰＳにより行なった。
（１−４）ＧａＮ結晶基板の熱処理
上記ポリシング後のＧａＮ結晶基板をＭＯＣＶＤ装置内に設置し、ＮＨ3ガスを１ｓｌｍ（標準状態のガスが１分間に１リットル流れる流量の単位をいう、以下同じ）流しながら１０００℃まで昇温した後、ＮＨ3ガスを０．５ｓｌｍ〜５ｓｌｍ流しながら１０００℃で１０分間保持することによって、ＧａＮ結晶基板の熱処理を行なった。
（１−５）ＧａＮ結晶基板上へのエピタキシャル層の形成
上記ＭＯＣＶＤ装置において、上記熱処理後のＧａＮ結晶基板上に、１０００℃で、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ（トリメチルガリウム、以下同じ）ガスを６０分間流すことにより、ＧａＮ結晶基板上にエピタキシャル層として厚さが２μｍのＧａＮ層を形成した。このエピタキシャル層の表面粗さＲｙは１．４ｎｍ、表面粗さＲａは０．１２ｎｍの鏡面となった。結果を表１にまとめた。
（比較例１）
ポリシング液１７として、砥粒１６である粒径０．１μｍのコロイダルシリカ（ＳｉＯ2）を含み、ｐＨが７．３、酸化還元電位が４５０ｍＶに調整された水溶液を用いた以外は、実施例１と同様にして、ＧａＮ結晶基板の表面処理を行ない、エピタキシャル層を形成した。研磨速度は０μｍ／ｈｒと研磨が進まず、ポリシング後におけるＧａＮ結晶の加工変質層の厚さは３８０ｎｍであった。ポリシング後のＧａＮ結晶表面の表面粗さＲｙは１２ｎｍ、表面粗さＲａは０．９１ｎｍであった。また、このＧａＮ結晶基板上に形成されたエピタキシャル層は白濁し、その表面粗さＲｙは１００ｎｍを超え、表面粗さＲａは１０ｎｍを超えた。結果を表１にまとめた。
（比較例２）
ポリシング液１７として、砥粒１６である粒径０．１μｍのコロイダルシリカ（ＳｉＯ2）を含み、ｐＨが８．９、酸化還元電位が４６０ｍＶに調整された炭酸ナトリウム水溶液を用いた以外は、実施例１と同様にして、ＧａＮ結晶基板の表面処理を行ない、エピタキシャル層を形成した。研磨速度は０μｍ／ｈｒと研磨が進まず、ポリシング後におけるＧａＮ結晶の加工変質層の厚さは３８０ｎｍであった。ポリシング後のＧａＮ結晶表面の表面粗さＲｙは８．４ｎｍ、表面粗さＲａは０．７１ｎｍであった。また、このＧａＮ結晶基板上に形成されたエピタキシャル層は白濁し、その表面粗さＲｙは１００ｎｍを超え、表面粗さＲａは１０ｎｍを超えた。結果を表１にまとめた。
（実施例２）
ポリシング液１７として、砥粒１６である粒径０．１μｍのコロイダルシリカ（ＳｉＯ2）を含み、酸化剤であるトリクロロイソシアヌル酸（以下、ＴＣＩＡという）が添加され、ｐＨが２．４、酸化還元電位が１４２０ｍＶに調整された硝酸水溶液を用いた以外は、実施例１と同様にして、ＧａＮ結晶基板の表面処理を行ない、エピタキシャル層を形成した。結果を表１にまとめた。
（実施例３〜実施例５）
ポリシング液１７として、砥粒１６であるＡｌ2Ｏ3を含み、酸化剤であるＴＣＩＡが添加され、ｐＨが３．５、酸化還元電位が１２００ｍＶに調整された硝酸水溶液を用いた以外は、実施例１と同様にして、ＧａＮ結晶基板の表面処理を行ない、エピタキシャル層を形成した。ここで、砥粒１６は、粒径０．５μｍ（実施例３）、粒径１．０μｍ（実施例４）、粒径２．０μｍ（実施例５）のものを用いた。結果を表１にまとめた。
（実施例６）
ポリシング液１７として、砥粒１６であるＡｌ2Ｏ3（高硬度砥粒）とコロイダルシリカ（ＳｉＯ2）（低硬度砥粒）とをＡｌ2Ｏ3：ＳｉＯ2＝１０：９０の割合で含み、酸化剤であるＴＣＩＡが添加され、ｐＨが３．５、酸化還元電位が１２００ｍＶに調整された酒石酸水溶液を用いた以外は、実施例１と同様にして、ＧａＮ結晶基板の表面処理を行ない、エピタキシャル層を形成した。ここで、Ａｌ2Ｏ3砥粒は粒径０．５がμｍのものを用い、ＳｉＯ2砥粒は粒径が０．１μｍのものを用いた。結果を表１にまとめた。
（比較例３）
ＧａＮ結晶基板を実施例１と同様に機械研磨した後、ポリシングに替えて、平行平板式ＲＩＥ（反応性イオンエッチング）装置によりドライエッチングを行なった。エッチングガスとしてＣｌ2ガスとＡｒガスとの混合ガス（流量は、Ｃｌ2ガスおよびＡｒガスのいずれも２５ｓｃｃｍ（標準状態のガスが１分間に１ｃｍ3流れる流量の単位をいう、以下同じ））を用いて、圧力３．９９Ｐａ（３０ｍＴｏｒｒ）雰囲気下、パワー２００Ｗで、１５分間ドライエッチングを行なった。結果を表１にまとめた。
Figure 0004792802
表１より明らかなように、ポリシング液のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、ｙ≧−５０ｘ＋１０００（式（１））およびｙ≦−５０ｘ＋１９００（式（２））のいずれもの関係を満たすポリシング液を用いてポリシングすることにより、平滑で加工変質層が薄い良品質のＧａＮ結晶表面ならびにモフォロジーおよび結晶品質の良好なエピタキシャル層が得られた。
また、ポリシング液に含まれる砥粒として、低硬度砥粒（ＳｉＯ2）を用いると加工変質層を薄くすることができ、高硬度砥粒（Ａｌ2Ｏ3）を用いると研磨速度を高くすることができた。また、粒径が１．０μｍ以下の高硬度砥粒を用いることにより加工変質層を５０ｎｍ以下とすることができた。さらに、高硬度砥粒と低硬度砥粒との混合砥粒を用いることにより、研磨速度を高く維持したまま加工変質層を薄くすることができた。
一方、ＲＩＥなどのドライエッチングでは、短時間で加工変質層を除去することができるが、ＧａＮ結晶表面のモフォロジーが低下し（ＧａＮ結晶表面の表面粗さＲｙ，Ｒａが大きくなり）、エピタキシャル層表面のモフォロジーも低下した（エピタキシャル層の表面粗さＲｙ，Ｒａも大きくなった）。
（実施例７〜実施例１０）
実施例７〜実施例１０は、フラックス法で成長させたＧａＮ結晶の表面を、機械研磨し、さらにポリシングすることにより処理する場合の実施例である。
（２−１）ＧａＮ結晶の成長
下地基板として上記ＨＶＰＥ法により得られた直径５０ｍｍのＧａＮ結晶基板を用いて、フラックス法によりＧａＮ結晶を成長させた。Ｇａ原料として金属Ｇａと、フラックスとして金属Ｎａとを、モル比でＧａ：Ｎａが１：１となるように坩堝に収容して、加熱することにより８００℃のＧａ−Ｎａ融液を得た。このＧａ−Ｎａ融液に、Ｎ原料として５ＭＰａのＮ2ガスを溶解させて、厚さ０．６ｍｍのＧａＮ結晶を成長させた。
（２−２）ＧａＮ結晶基板表面の機械研磨
上記フラックス法により得られたＧａＮ結晶を結晶成長面である（０００１）面に平行な面が表面となるように切断などの加工を行い、直径５０ｍｍｍ×厚さ０．４ｍｍのＧａＮ結晶基板を得た。このＧａＮ結晶基板の機械研磨は、実施例１と同様に行なった。
（２−３）ＧａＮ結晶基板表面のポリシング
上記機械研磨後のＧａＮ結晶基板の表面を、ポリシング液のｐＨおよび酸化還元電位、ポリシング液に添加する酸化剤、高硬度砥粒、低硬度砥粒を表２に示すようにした以外は、実施例１と同様にしてポリシングした。
（２−４）ＧａＮ結晶基板の熱処理
上記ポリシング後のＧａＮ結晶基板をＭＯＣＶＤ装置内に設置し、実施例１と同様にして、ＧａＮ結晶基板の熱処理を行なった。
（２−５）ＧａＮ結晶基板上へのエピタキシャル層の形成
上記ＭＯＣＶＤ装置において、実施例１と同様にして、ＧａＮ結晶基板上にエピタキシャル層として厚さが２μｍのＧａＮ層を形成した。結果を表２にまとめた。
Figure 0004792802
表２から明らかなように、ｐＨを４以下または１０以上としたポリシング液を用いることにより、ｐＨが８のポリシング液に比べて、１．３倍以上の研磨速度でのポリシングが可能となった。
（実施例１１〜実施例１７）
実施例１１〜実施例１７は、ＨＶＰＥ法で成長させたＧａＮ結晶の表面を、機械研削し、さらにポリシングすることにより処理する場合の実施例である。
（３−１）ＧａＮ結晶の成長
実施例１と同様にして、ＨＶＰＥ法によりＧａＮ結晶を成長させた。
（３−２）ＧａＮ結晶基板表面の機械研削
上記ＨＶＰＥ法により得られたＧａＮ結晶を結晶成長面である（０００１）面に平行な面でスライスして直径５０ｍｍ×厚さ０．６ｍｍのＧａＮ結晶基板を得た。図２を参照して、このＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）のＮ原子面側のＣ面（（０００−１）面）をセラミックス製の結晶ホルダ２１にワックスで貼り付けた。研削機としては、インフィード型のものを用いた。砥石２２は、外径８０ｍｍ×幅５ｍｍのリング形状をした、ビトリファイドボンドのダイヤモンド砥石を用いた。ＧａＮ結晶基板（ＩＩＩ族窒化物結晶１）を結晶ホルダ２１に固定してその回転軸２１ｃを中心にして回転させるとともに、砥石２２砥石台金２３に固定してその回転軸２３ｃを中心にして回転させながら、砥石２２をＧａＮ結晶の表面に送り込むことによってＧａＮ結晶の表面（Ｇａ原子面側のＣ面、（０００１）面）の機械研削を行なった。砥粒径が１５μｍ、５μｍ、３μｍ、１μｍの４種類のダイヤモンド砥石を準備し、機械研削の進行とともに、砥粒径を段階的に小さくしていった。かかる機械研削によりＧａＮ結晶の表面は鏡面となった。
（３−３）ＧａＮ結晶基板表面のポリシング
上記機械研磨後のＧａＮ結晶基板の表面を、ポリシング液のｐＨおよび酸化還元電位、ポリシング液に添加する酸化剤、高硬度砥粒、低硬度砥粒を表３に示すようにした以外は、実施例１と同様にしてポリシングした。ここで、高硬度砥粒における硬度は、ＳｉＣ＞Ａｌ2Ｏ3＞Ｃｒ2Ｏ3＞ＺｒＯ2の順である。
（３−４）ＧａＮ結晶基板の熱処理
上記ポリシング後のＧａＮ結晶基板をＭＯＣＶＤ装置内に設置し、実施例１と同様にして、ＧａＮ結晶基板の熱処理を行なった。
（３−５）ＧａＮ結晶基板上へのエピタキシャル層の形成
上記ＭＯＣＶＤ装置において、実施例１と同様にして、ＧａＮ結晶基板上にエピタキシャル層として厚さが２μｍのＧａＮ層を形成した。結果を表３にまとめた。
Figure 0004792802
表３から明らかなように、各種の高硬度砥粒と各種の低硬度砥粒とを混合した砥粒を含むポリシングを用いたポリシングによっても、研磨速度が大きくかつＧａＮ結晶表面のモフォロジーが良好である表面処理を行なうことができた。ここで、高硬度砥粒の硬度の低下または粒径の低下とともに、ＧａＮ結晶の加工変質層、表面粗さＲｙおよび表面粗さＲａはいずれも低減し、ＧａＮ結晶基板表面の品質が向上した。また、ＧａＮ結晶基板表面のモフォロジーの向上により、ＧａＮ結晶基板上に形成されるエピタキシャル層のモフォロジーも向上した。
（実施例１８〜実施例２３）
実施例１８〜実施例２３は、ＨＶＰＥ法で成長させたＧａＮ結晶（４−１）を種々の面方位にスライスしてＧａＮ結晶基板を作製した後、このＧａＮ結晶基板を実施例１と同様にして機械研磨し（４−２）、さらに、表４に示す条件でポリシング（４−３）した実施例である。結果を表４にまとめた。
Figure 0004792802
表４から明らかなように、ＧａＮ結晶基板の主面がＣ面、Ａ面、Ｒ面、Ｍ面およびＳ面のいずれの面であっても、本発明にかかるポリシングにより、研磨速度が大きくかつＧａＮ結晶表面の品質が良好である表面処理を行なうことができた。また、表４から明らかなように、研磨速度が大きい面は、Ｃ面（Ｎ原子面側）＞Ａ面＞Ｍ面＞Ｓ面＞Ｒ面＞Ｃ面（Ｇａ原子面側）の順番であった。
（実施例２４〜実施例３０）
実施例２４〜実施例３０は、昇華法で成長させたＡｌＮ結晶の表面を、機械研磨し、さらにポリシングすることにより処理する場合の実施例である。
（５−１）ＡｌＮ結晶の成長
ＡｌＮ種結晶（直径５０ｍｍ×厚さ１．５ｍｍ）のＡｌ原子面側のＣ面（（０００１）面）上に、昇華法により以下のようにしてＡｌＮ結晶を成長させた。
まず、ＢＮ製の坩堝の下部にＡｌＮ粉末などのＡｌＮ原料を収納し、内径５０ｍｍの坩堝の上部にＡｌＮ種結晶を配置した。次に、坩堝の周囲にＮ2ガスを流しながら、坩堝内の温度を上昇させた。坩堝内の昇温中は、坩堝のＡｌＮ種結晶の温度をＡｌＮ原料側の温度よりも高くして、昇温中にＡｌＮ種結晶の表面をエッチングにより清浄するとともに、昇温中にＡｌＮ種結晶および坩堝内部から放出された不純物を、坩堝に設けた排気口を通じて除去した。
次に、坩堝のＡｌＮ種結晶側の温度を２１００℃、ＡｌＮ原料側の温度を２１５０℃にして、ＡｌＮ原料からＡｌＮを昇華させて、坩堝の上部に配置されたＡｌＮ種結晶上で、ＡｌＮを再度固化させてＡｌＮ結晶を成長させた。ＡｌＮ結晶成長中も、坩堝の周囲にＮ2ガスを流し続け、坩堝の周囲のガス分圧が１０１．３ｈＰａ〜１０１３ｈＰａ程度になるように、Ｎ2ガス流量を制御した。上記の結晶成長条件で５０時間ＡｌＮ結晶を成長させた。
（５−２）ＡｌＮ結晶基板表面の機械研磨
上記昇華法により得られたＡｌＮ結晶を、結晶成長面であるＡｌＮ種結晶の（０００１）面と平行な面でスライスし、直径５０ｍｍ×厚さ０．６ｍｍのＡｌＮ結晶基板を得た。このＡｌＮ結晶基板の機械研磨は、実施例１と同様に行なった。
（５−３）ＡｌＮ結晶基板表面のポリシング
上記機械研磨後のＡｌＮ結晶基板の表面を、ポリシング液のｐＨおよび酸化還元電位、ポリシング液に添加する酸化剤、高硬度砥粒、低硬度砥粒を表５に示すようにした以外は、実施例１と同様にしてポリシングした。
（５−４）ＧａＮ結晶基板の熱処理
上記ポリシング後のＡｌＮ結晶基板をＭＯＣＶＤ装置内に設置し、実施例１と同様にして、ＡｌＮ結晶基板の熱処理を行なった。
（５−５）ＡｌＮ結晶基板上へのエピタキシャル層の形成
上記ＭＯＣＶＤ装置において、上記熱処理後のＡｌＮ結晶基板上に、１０００℃で、流量が２ｓｌｍのＴＭＧガスを６０分間流すことにより、ＡｌＮ結晶基板上にエピタキシャル層として厚さが２μｍのＧａＮ層を形成した。結果を表５にまとめた。
Figure 0004792802
表５より明らかなように、ポリシング液のｐＨの値ｘと酸化還元電位の値ｙ（ｍＶ）とが、ｙ≧−５０ｘ＋１０００（式（１））およびｙ≦−５０ｘ＋１９００（式（２））のいずれもの関係を満たすポリシング液を用いてポリシングすることにより、平滑で加工変質層が薄い良品質のＡｌＮ結晶表面ならびにモフォロジーおよび結晶の良好なエピタキシャル層が得られた。
（実施例３１）
ＨＶＰＥ法によりＧａＮ結晶を成長させる際に、ＳｉをＧａＮ結晶にドーピングしてｎ型のＧａＮ結晶を得た。得られたｎ型のＧａＮ結晶を、実施例１と同様の機械研磨および実施例６と同様のポリシングを行い、ｎ型のＧａＮ結晶基板を得た。
次に、図４を参照して、このｎ型のＧａＮ結晶基板（ＩＩＩ族窒化物結晶基板４１０）の一方の主面上に、ＭＯＣＶＤ法により、ｎ型半導体層４２０としての厚さ１μｍのｎ型ＧａＮ層４２１（ドーパント：Ｓｉ）および厚さ１５０ｎｍのｎ型Ａｌ0.1Ｇａ0.9Ｎ層４２２（ドーパント：Ｓｉ）、発光層４４０、ｐ型半導体層４３０としての厚さ２０ｎｍのｐ型Ａｌ0.2Ｇａ0.8Ｎ層４３１（ドーパント：Ｍｇ）および厚さ１５０ｎｍのｐ型ＧａＮ層４３２（ドーパント：Ｍｇ）を順次形成して、半導体デバイスとしての発光素子を得た。ここで、発光層４４０は、厚さ１０ｎｍのＧａＮ層で形成される障壁層の４層と、厚さ３ｎｍのＧａ0.85Ｉｎ0.15Ｎ層で形成される井戸層の３層とが交互に積層された多重量子井戸構造とした。
次に、ｎ型のＧａＮ結晶基板の他方の主面上に第１の電極４６１として、厚さ２００ｎｍのＴｉ層、厚さ１０００ｎｍのＡｌ層、厚さ２００ｎｍのＴｉ層、厚さ２０００ｎｍのＡｕ層から形成される積層構造を形成し、窒素雰囲気中で加熱することにより、直径１００μｍのｎ側電極を形成した。一方、ｐ型ＧａＮ層４３２上に第２の電極４６２として、厚さ４ｎｍのＮｉ層、厚さ４ｎｍのＡｕ層から形成される積層構造を形成し、不活性ガス雰囲気中で加熱することにより、ｐ側電極を形成した。上記積層体を４００μｍ角にチップ化した後に、上記ｐ側電極をＡｕＳｎで形成されたはんだ層４７０で導電体４８２にボンディングした。さらに、上記ｎ側電極と導電体４８１とをワイヤ４９０でボンディングして、発光装置としての半導体デバイス４００を得た。
このようにして、ＧａＮ結晶基板（ＩＩＩ族窒化物結晶基板４１０）側が発光面側であり、半導体層４５０の最外半導体層であるｐ型ＧａＮ層４３２側が導電体４８２への搭載面側である発光装置が得られる。また、分光器を用いてこの発光装置の発光スペクトルを測定したところ４５０ｎｍにピーク波長を有していた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
本発明に用いられるＩＩＩ族窒化物結晶の表面をポリシングする方法を示す断面模式図である。 本発明に用いられるＩＩＩ族窒化物結晶の表面を機械研削する方法を示す断面模式図である。 本発明に用いられるＩＩＩ族窒化物結晶の表面を機械研磨する方法を示す断面模式図である。 本発明にかかる一の半導体デバイスを示す断面模式図である。
符号の説明
１ ＩＩＩ族窒化物結晶、１ａ 加工変質層、１１，２１，３１ 結晶ホルダ、１１ｃ，１５ｃ，２１ｃ，２３ｃ，３１ｃ，３５ｃ 回転軸、１４，３４ 重り、１５，３５ 定盤、１６，３６ 砥粒、１７ ポリシング液、１８ 研磨パッド、１９ ポリシング液供給口、２２ 砥石、２３ 砥石台金、３７ スラリー、３９ スラリー供給口、４００ 半導体デバイス、４１０ ＩＩＩ族窒化物結晶基板、４２０ ｎ型半導体層、４２１ ｎ型ＧａＮ層、４２２ ｎ型Ａｌ0.1Ｇａ0.9Ｎ層、４３０ ｐ型半導体層、４３１ ｐ型Ａｌ0.2Ｇａ0.8Ｎ層、４３２ ｐ型ＧａＮ層、４４０ 発光層、４５０ 半導体層、４６１ 第１の電極、４６２ 第２の電極、４７０ はんだ層、４８１，４８２ 導電体。

Claims (12)

  1. ＩＩＩ族窒化物結晶の表面をポリシングするＩＩＩ族窒化物結晶の表面処理方法であって、
    前記ポリシングに用いられるポリシング液は、ｐＨが２以上１０以下かつ酸化還元電位が９６０ｍＶ以上１４４０ｍＶ以下であるＩＩＩ族窒化物結晶の表面処理方法。
  2. 前記ポリシング液のｐＨが６以下または８以上である請求項１に記載のＩＩＩ族窒化物結晶の表面処理方法。
  3. 前記ポリシング液は、ｐＨが２以上４以下かつ酸化還元電位が１３５０ｍＶ以上１４４０ｍＶ以下、および、ｐＨが８以上１０以下かつ酸化還元電位が９６０ｍＶ以上１１１０ｍＶ以下のいずれかである請求項１に記載のＩＩＩ族窒化物結晶の表面処理方法。
  4. 前記ポリシング液には砥粒が含まれ、前記砥粒は、前記ＩＩＩ族窒化物結晶よりも硬度の高い高硬度砥粒、前記ＩＩＩ族窒化物結晶の硬度以下に硬度の低い低硬度砥粒、または前記高硬度砥粒と前記低硬度砥粒との混合砥粒である請求項１から請求項３のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  5. 前記高硬度砥粒の粒径が１μｍ以下である請求項４に記載のＩＩＩ族窒化物結晶の表面処理方法。
  6. 前記高硬度砥粒が、ダイヤモンド、ＳｉＣ、Ｓｉ3Ｎ4、ＢＮ、Ａｌ2Ｏ3、Ｃｒ2Ｏ3、ＺｒＯ2からなる群から選ばれる少なくとも１つの材質を含む砥粒である請求項４または請求項５に記載のＩＩＩ族窒化物結晶の表面処理方法。
  7. 前記低硬度砥粒が、ＳｉＯ2、ＣｅＯ2、ＴｉＯ2、ＭｇＯ、ＭｎＯ2、Ｆｅ2Ｏ3、Ｆｅ3Ｏ4、ＮｉＯ、ＺｎＯ、ＣｏＯ2、Ｃｏ3Ｏ4、ＣｕＯ、Ｃｕ2Ｏ、ＧｅＯ2、ＣａＯ、Ｇａ2Ｏ3、Ｉｎ2Ｏ3からなる群から選ばれる少なくとも１つの材質を含む砥粒である請求項４から請求項６のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  8. 前記ＩＩＩ族窒化物結晶の表面を機械研削または機械研磨し、前記機械研削または機械研磨されたＩＩＩ族窒化物結晶の表面をポリシングする請求項１から請求項７のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  9. 前記ＩＩＩ族窒化物結晶のポリシング後における加工変質層の厚さが５０ｎｍ以下である請求項１から請求項８のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  10. 前記ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲｙが５ｎｍ以下である請求項１から請求項９のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  11. 前記ＩＩＩ族窒化物結晶のポリシング後における表面粗さＲａが０．５ｎｍ以下である請求項１から請求項１０のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
  12. 前記ポリシング後のＩＩＩ族窒化物結晶を熱処理する請求項１から請求項１１のいずれかに記載のＩＩＩ族窒化物結晶の表面処理方法。
JP2005127730A 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法 Expired - Fee Related JP4792802B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005127730A JP4792802B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法
EP06007612A EP1717286A1 (en) 2005-04-26 2006-04-11 Method of surface treatment of group III nitride crystal film, group III nitride crystal substrate, group III nitride crystal substrate with epitaxial layer, and semiconductor device
EP08022204A EP2039733A1 (en) 2005-04-26 2006-04-11 Method of surface treatment of group III nitride crystal film, group III nitride crystal substrate, group III nitride crystal substrate with epitaxial layer, and semiconductor device
TW095113029A TWI386990B (zh) 2005-04-26 2006-04-12 Ｉｉｉ族元素氮化物結晶薄膜之表面處理方法、ｉｉｉ族元素氮化物結晶基底、具磊晶層的ｉｉｉ族元素氮化物結晶基底、及半導體裝置
US11/405,487 US20060236922A1 (en) 2005-04-26 2006-04-18 Method of surface treatment of group III nitride crystal film, group III nitride crystal substrate, group III nitride crystal substrate with epitaxial layer, and semiconductor device
KR1020060037281A KR20060112232A (ko) 2005-04-26 2006-04-25 Ⅲ족 질화물 결정의 표면 처리 방법, ⅲ족 질화물 결정기판, 에피텍셜층 부착 ⅲ족 질화물 결정 기판 및 반도체장치
CN2010101110265A CN101792929B (zh) 2005-04-26 2006-04-26 Iii族氮化物晶体基材和半导体设备
CN200610077029A CN100595035C (zh) 2005-04-26 2006-04-26 表面处理方法，晶体基材，和半导体设备
US12/769,332 US20100227532A1 (en) 2005-04-26 2010-04-28 Method of surface treatment of group iii nitride crystal film, group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, and semiconductor device
US14/151,719 US20140124826A1 (en) 2005-04-26 2014-01-09 Method of surface treatment of group iii nitride crystal film, group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005127730A JP4792802B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009137885A Division JP4787891B2 (ja) 2009-06-09 2009-06-09 エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2010283391A Division JP5402918B2 (ja) 2010-12-20 2010-12-20 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006310362A JP2006310362A (ja) 2006-11-09
JP4792802B2 true JP4792802B2 (ja) 2011-10-12

Family

ID=36685779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005127730A Expired - Fee Related JP4792802B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法

Country Status (6)

Country Link
US (3) US20060236922A1 (ja)
EP (2) EP1717286A1 (ja)
JP (1) JP4792802B2 (ja)
KR (1) KR20060112232A (ja)
CN (2) CN101792929B (ja)
TW (1) TWI386990B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024772A (ko) * 2003-06-16 2006-03-17 스미토모덴키고교가부시키가이샤 질화물 반도체 결정 표면의 가공 방법 및 그 방법에 의해얻어진 질화물 반도체 결정
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9543393B2 (en) 2006-04-07 2017-01-10 Sixpoint Materials, Inc. Group III nitride wafer and its production method
US9202872B2 (en) 2006-04-07 2015-12-01 Sixpoint Materials, Inc. Method of growing group III nitride crystals
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
JP2007299979A (ja) 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5017709B2 (ja) * 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
WO2008060505A1 (en) * 2006-11-15 2008-05-22 Cabot Microelectronics Corporation Methods for polishing aluminum nitride
US8585820B2 (en) * 2006-11-22 2013-11-19 Soitec Abatement of reaction gases from gallium nitride deposition
US8545628B2 (en) * 2006-11-22 2013-10-01 Soitec Temperature-controlled purge gate valve for chemical vapor deposition chamber
WO2008064077A2 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Methods for high volume manufacture of group iii-v semiconductor materials
US20080152567A1 (en) * 2006-12-20 2008-06-26 Killough Kerry R Gas absorption system, composition, and method
EP2097923A1 (en) * 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
EP2039474A1 (en) * 2007-02-20 2009-03-25 Sumitomo Electric Industries, Ltd. Polishing slurry, method for manufacturing the polishing slurry, nitride crystalline material and method for polishing surface of the nitride crystalline material
EP2175480A4 (en) * 2007-07-19 2012-12-19 Mitsubishi Chem Corp GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR CLEANING THE SAME
JP4908467B2 (ja) * 2008-08-06 2012-04-04 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体結晶の製造方法
US8829658B2 (en) * 2008-09-01 2014-09-09 Sumitomo Electric Industries, Ltd. Method of manufacturing nitride substrate, and nitride substrate
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4333820B1 (ja) 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
KR101508917B1 (ko) 2009-03-13 2015-04-07 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 나노다이아몬드를 사용하는 화학기계적 평탄화 공정
JP4827963B2 (ja) * 2009-12-11 2011-11-30 国立大学法人九州大学 炭化珪素の研磨液及びその研磨方法
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
WO2012043220A1 (ja) * 2010-09-28 2012-04-05 三井金属鉱業株式会社 研磨剤
TWI605112B (zh) 2011-02-21 2017-11-11 Fujimi Inc 研磨用組成物
US8828874B2 (en) * 2011-03-28 2014-09-09 Sinmat, Inc. Chemical mechanical polishing of group III-nitride surfaces
JP5565396B2 (ja) * 2011-09-26 2014-08-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス
JPWO2013054883A1 (ja) * 2011-10-13 2015-03-30 三井金属鉱業株式会社 研摩材スラリー及び研摩方法
CN103918060B (zh) 2011-10-28 2016-11-02 佳能安内华股份有限公司 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101267982B1 (ko) * 2011-12-13 2013-05-27 삼성코닝정밀소재 주식회사 반도체 기판의 연마방법 및 반도체 기판의 연마장치
JP5900079B2 (ja) * 2012-03-23 2016-04-06 三菱化学株式会社 ポリシングスラリー、及びその製造方法、並びに第１３族窒化物基板の製造方法
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP5966524B2 (ja) * 2012-03-30 2016-08-10 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP6032087B2 (ja) * 2012-03-30 2016-11-24 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
JP2013247341A (ja) * 2012-05-29 2013-12-09 Fujimi Inc 研磨用組成物並びにそれを用いた研磨方法及びデバイス製造方法
WO2014051684A1 (en) 2012-09-26 2014-04-03 Sixpoint Materials, Inc. Group iii nitride wafers and fabrication method and testing method
EP2908330B1 (en) 2012-10-12 2021-05-19 Sumitomo Electric Industries, Ltd. Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
CN103100965B (zh) * 2013-02-05 2015-07-01 中国电子科技集团公司第四十六研究所 InP单晶片双面抛光方法及装置
JP5692283B2 (ja) * 2013-05-20 2015-04-01 住友電気工業株式会社 Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
WO2015059987A1 (ja) * 2013-10-22 2015-04-30 株式会社ノリタケカンパニーリミテド 研磨用組成物およびそれを用いた研磨加工方法
US9425109B2 (en) * 2014-05-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization method, method for polishing wafer, and CMP system
US9567492B2 (en) 2014-08-28 2017-02-14 Sinmat, Inc. Polishing of hard substrates with soft-core composite particles
KR20170047307A (ko) * 2014-08-29 2017-05-04 캐보트 마이크로일렉트로닉스 코포레이션 사파이어 표면을 연마하기 위한 방법 및 조성물
JP6611485B2 (ja) * 2014-11-07 2019-11-27 株式会社フジミインコーポレーテッド 研磨方法およびポリシング用組成物
CN104403575B (zh) * 2014-12-23 2016-09-21 包头市华辰稀土材料有限公司 一种高精度氧化铝抛光粉的制备方法
CN107251240B (zh) * 2015-02-16 2019-08-16 首尔伟傲世有限公司 光提取效率得到提高的发光元件
CN105273638B (zh) * 2015-10-14 2017-08-29 盐城工学院 氧化镓晶片抗解理悬浮研磨液及其制备方法
US10350725B2 (en) 2016-02-23 2019-07-16 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
US11370076B2 (en) 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
EP3516002B1 (en) 2016-09-23 2022-01-05 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization slurry and method for forming same
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN106833522A (zh) * 2017-03-12 2017-06-13 孙宏梅 一种法兰蝶阀蝶板研磨剂
CN106956212B (zh) * 2017-03-17 2018-12-04 衢州学院 一种采用化学抛光液和陶瓷抛光盘的氮化铝基片抛光方法
CN107460425B (zh) * 2017-07-04 2020-04-21 马鞍山起劲磁塑科技有限公司 一种解决磁选机混合夹杂问题的方法
US11078380B2 (en) * 2017-07-10 2021-08-03 Entegris, Inc. Hard abrasive particle-free polishing of hard materials
US12285844B2 (en) * 2018-06-15 2025-04-29 Mirka Ltd Abrading with an abrading plate
CN108857601A (zh) * 2018-07-25 2018-11-23 浙江工业大学 钴基合金的光催化加工方法及其设备
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
CN109509701B (zh) * 2018-11-02 2021-08-10 武汉电信器件有限公司 一种晶圆片的研磨抛光方法以及相应的晶圆片
CN110233115B (zh) * 2019-05-29 2020-09-08 宁波芯健半导体有限公司 一种晶圆级芯片封装方法及封装结构
CN110373195A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第十一研究所 腐蚀液及从二类超晶格外延薄膜层去除锑化镓衬底的方法
US11688601B2 (en) 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing
WO2024203916A1 (ja) * 2023-03-30 2024-10-03 株式会社フジミインコーポレーテッド 研磨用組成物
WO2024203917A1 (ja) * 2023-03-30 2024-10-03 株式会社フジミインコーポレーテッド 研磨用組成物

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
JP3649771B2 (ja) * 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
US6159858A (en) * 1995-07-04 2000-12-12 Fujitsu Limited Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
WO2001030928A1 (en) * 1999-10-28 2001-05-03 Cabot Microelectronics Corporation Chemical mechanical polishing compositions and systems
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
WO2002039555A1 (en) * 2000-11-10 2002-05-16 Sharp Kabushiki Kaisha Nitride semiconductor luminous element and optical device including it
JP2002176198A (ja) * 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
JP2002299686A (ja) * 2001-03-29 2002-10-11 Sharp Corp 半導体発光素子およびその製造方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6589099B2 (en) * 2001-07-09 2003-07-08 Motorola, Inc. Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry
EP1446263B1 (en) * 2001-11-20 2008-12-24 Rensselaer Polytechnic Institute Method for polishing a substrate surface
JP3905785B2 (ja) * 2002-04-02 2007-04-18 日本碍子株式会社 エピタキシャル基板の製造方法
US20060183625A1 (en) * 2002-07-09 2006-08-17 Kenichiro Miyahara Substrate for forming thin film, thin film substrate, optical wave guide, luminescent element and substrate for carrying luminescent element
TWI334890B (en) * 2002-12-11 2010-12-21 Ammono Sp Zoo Process for obtaining bulk mono-crystalline gallium-containing nitride, eliminating impurities from the obtained crystal and manufacturing substrates made of bulk mono-crystalline gallium-containing nitride
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP2007103463A (ja) * 2005-09-30 2007-04-19 Sumitomo Electric Ind Ltd ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板

Also Published As

Publication number Publication date
CN101792929B (zh) 2012-05-30
EP1717286A1 (en) 2006-11-02
TW200731381A (en) 2007-08-16
JP2006310362A (ja) 2006-11-09
EP2039733A1 (en) 2009-03-25
US20100227532A1 (en) 2010-09-09
CN101792929A (zh) 2010-08-04
CN100595035C (zh) 2010-03-24
US20140124826A1 (en) 2014-05-08
KR20060112232A (ko) 2006-10-31
US20060236922A1 (en) 2006-10-26
CN1868674A (zh) 2006-11-29
TWI386990B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
JP4792802B2 (ja) Ｉｉｉ族窒化物結晶の表面処理方法
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP4333820B1 (ja) 化合物半導体基板
US7851381B2 (en) Surface treatment method for nitride crystal, nitride crystal substrate, nitride crystal substrate with epitaxial layer and semiconductor device, and method of manufacturing nitride crystal substrate with epitaxial layer and semiconductor device
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP5429350B2 (ja) ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
EP2113938A2 (en) Group III nitride crystal and method for surface treatment thereof, Group III nitride stack and manufacturing method thereof, and group III nitride semiconductor device and manufacturing method thereof
JP4752214B2 (ja) エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
US9287453B2 (en) Composite substrates and functional device
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP5636642B2 (ja) 化合物半導体基板
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2011049610A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス
HK1093941A (en) Method of surface treatment of group ⅲ nitride crystal film, group ⅲ nitride crystal substrate, group ⅲ nitride crystal substrate with epitaxial layer, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4792802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees