KR20060112232A - Ⅲ족 질화물 결정의 표면 처리 방법, ⅲ족 질화물 결정기판, 에피텍셜층 부착 ⅲ족 질화물 결정 기판 및 반도체장치 - Google Patents

Ⅲ족 질화물 결정의 표면 처리 방법, ⅲ족 질화물 결정기판, 에피텍셜층 부착 ⅲ족 질화물 결정 기판 및 반도체장치 Download PDF

Info

Publication number
KR20060112232A
KR20060112232A KR1020060037281A KR20060037281A KR20060112232A KR 20060112232 A KR20060112232 A KR 20060112232A KR 1020060037281 A KR1020060037281 A KR 1020060037281A KR 20060037281 A KR20060037281 A KR 20060037281A KR 20060112232 A KR20060112232 A KR 20060112232A
Authority
KR
South Korea
Prior art keywords
group iii
iii nitride
nitride crystal
crystal substrate
polishing
Prior art date
Application number
KR1020060037281A
Other languages
English (en)
Inventor
케이지 이시바시
다카유키 니시우라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060112232A publication Critical patent/KR20060112232A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 효율적으로 III족 질화물 결정에 평활하고 가공 변질층이 얇은 양품질의 표면을 형성하는 III족 질화물 결정의 표면 처리 방법을 제공하는 것을 목적으로 한다.
III족 질화물 결정(1)의 표면을 연마하는 III족 질화물 결정의 표면 처리 방법으로서, 연마에 이용되는 연마액(17)의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y ≥ -50x + 1000 [수학식 1] 및 y ≤ -50x + 1900 [수학식 2]의 관계 모두를 만족시키는 것을 특징으로 하는 III족 질화물 결정의 표면 처리 방법.

Description

Ⅲ족 질화물 결정의 표면 처리 방법, Ⅲ족 질화물 결정 기판, 에피텍셜층 부착 Ⅲ족 질화물 결정 기판 및 반도체 장치{METHOD OF SURFACE TREATMENT OF GROUP III NITRIDE CRYSTAL FILM, GROUP III NITRIDE CRYSTAL SUBSTRATE, GROUP III NITRIDE CRYSTAL SUBSTRATE WITH EPITAXIAL LAYER, AND SEMICONDUCTOR DEVICE}
도 1은 본 발명에 이용되는 III족 질화물 결정의 표면을 연마하는 방법을 도시하는 단면 모식도.
도 2는 본 발명에 이용되는 III족 질화물 결정의 표면을 기계 연삭하는 방법을 도시하는 단면 모식도.
도 3은 본 발명에 이용되는 III족 질화물 결정의 표면을 기계 연마하는 방법을 도시하는 단면 모식도.
도 4는 본 발명에 따른 하나의 반도체 장치를 도시하는 단면 모식도.
본 발명은 발광 소자, 전자 소자, 반도체 센서 등의 반도체 장치의 기판 등에 이용되는 III족 질화물 결정의 표면 처리 방법에 관한 것이다. 또한, 본 발명은 III족 질화물 결정의 표면 처리 방법에 의해 얻어진 III족 질화물 결정 기판에 관 한 것이다.
GaN 결정, AlN 결정 등의 III족 질화물 결정은 발광 소자, 전자 소자, 반도체 센서 등의 반도체 장치의 기판을 형성하기 위한 재료로서 매우 유용한 것이다. 여기서, III족 질화물 결정이란 III족 원소와 질소에 의해 형성되어 있는 결정, 예컨대 GaxAlyIn1-x-yN 결정(0≤x, 0≤y, x+y≤1) 등을 말한다.
반도체 장치의 기판으로서 이용되는 III족 질화물 결정 기판은 III족 질화물 결정의 외주에 형상 형성 가공을 실시한 후에 소정의 두께로 슬라이스하고, 표면을 기계 연마 또는 기계 연삭하는 것에 의해 얻어지지만, 이러한 슬라이스, 기계 연마 또는 기계 연삭에 의해 III족 질화물 결정의 표면측 영역에 두꺼운 가공 변질층(결정 표면의 연삭 또는 연마에 의해 결정의 표면측 영역에 형성되는 결정 격자가 흐트러진 층을 의미하며, 이하 동일함)이 형성되고, 또는 III족 질화물 결정의 표면 조도가 커진다. 이 III족 질화물 결정 기판의 가공 변질층의 두께가 커질수록, 또한 그 표면 조도가 커질수록 기판 표면의 품질이 저하되고, 이 III족 질화물 결정 표면상에 에피텍셜 성장시킨 III족 질화물 결정층의 표면은 요철이 커지고 또한 결정성이 저하된다. 이 때문에, 양질의 반도체 장치를 형성할 수 없다.
이 때문에, III족 질화물 결정으로부터 III족 질화물 결정 기판을 형성하는 방법으로서, III족 질화물 결정을 소정의 두께로 슬라이스하고, 표면을 기계 연마 또는 기계 연삭한 후에, 표면을 드라이 에칭(예컨대, 일본 특허 공개 2001-322899호 공보를 참조) 또는 화학적 기계적 연마(Chemical Mechanical Polishing)(예컨 대, 미국 특허 제6,596.079호 명세서, 미국 특허 제6,488,767호 명세서, 일본 특허 공개 2004-311575호 공보를 참조)에 의한 연마를 더 행함으로써, 상기 가공 변질층을 제거하고, 표면 조도를 더 저감하는 것이 널리 행해지고 있었다.
그러나, III족 질화물 결정 기판의 표면을 드라이 에칭하는 방법으로는 상기 가공 변질층을 제거할 수 있지만, 표면 조도를 더 작게 하는 것이 곤란하였다.
또한, 종래의 연마는 피연마물인 III족 질화물 결정의 경도 이하로 경도가 낮은 연삭 입자를 함유하는 슬러리를 연마 패드에 공급하면서, III족 질화물 결정을 연마 패드에 세게 눌러 압박함으로써 III족 질화물 결정의 표면을 행하고 있지만, III족 질화물 결정은 경질로 반응성에 부족하기 때문에, 종래의 연마로는 연마 속도가 매우 낮고, 비효율적이었다.
최근, 다이아몬드, 알루미나(Al2O3) 등으로 형성되어 있는 경질 연삭 입자와 콜로이드실리카(SiO2), 건식 티타니아(fumed titania)(TiO2) 등으로 형성되어 있는 연질 연삭 입자를 함유하는 슬러리를 이용하여 III족 질화물 결정을 연마하는 방법(예컨대, 일본 특허 공개 2004-311575호 공보를 참조)이 제안되고, III족 질화물 결정의 연마 속도와 함께 표면의 평활성(smoothness)을 높이는 것을 가능하게 하였다. 그러나, 일본 특허 공개 2004-311575호 공보에 개시하는 연마 방법에서는 경질 연삭 입자를 함유하기 때문에, 표면의 평활성을 보다 더 높이는 것은 곤란하였다. 그래서, 높은 연마 속도를 유지하면서, 보다 평활한 표면를 얻을 수 있는 연마 방법이 요구되고 있었다.
본 발명은, 반도체 장치에 이용할 수 있는 III족 질화물 결정 기판을 효율적으로 얻기 위해, 효율적으로 III족 질화물 결정에 평활하고 가공 변질층이 얇은 양품질의 표면을 형성하는 III족 질화물 결정의 표면 처리 방법을 제공하는 것을 목적으로 한다.
본 발명은 III족 질화물 결정의 표면을 연마하는 III족 질화물 결정의 표면 처리 방법으로서, 연마에 이용되는 연마액의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y ≥ -50x + 1000 [수학식 1] 및 y ≤ -50x + 1900 [수학식 2]의 관계 모두를 만족시키는 것을 특징으로 하는 III족 질화물 결정의 표면 처리 방법이다.
본 발명에 이러한 III족 질화물 결정의 표면 처리 방법에서는 연마액에 산화제를 포함할 수 있다. 또한, 연마액의 pH를 6 이하 또는 8 이상으로 할 수 있다.
또한, 본 발명에 이러한 III족 질화물 결정의 표면 처리 방법에서는 연마액에 연삭 입자를 함유할 수 있고, 이 연삭 입자를 III족 질화물 결정보다 경도가 높은 고경도 연삭 입자, III족 질화물 결정의 경도 이하로 경도가 낮은 저경도 연삭 입자, 또는 고경도 연삭 입자와 저경도 연삭 입자의 혼합 연삭 입자로 할 수 있다. 여기서, 고경도 연삭 입자의 입자 지름을 1 ㎛ 이하로 할 수 있다. 또한, 고경도 연삭 입자를 다이아몬드, SiC, Si3N4, BN, Al2O3, Cr2O3, ZrO2를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자로 할 수 있다. 또한, 저경도 연삭 입자를 SiO2, CeO2, TiO2, MgO, MnO2, Fe2O3, Fe3O4, NiO, ZnO, CoO, Co3O4, SnO2, CuO, Cu2O, GeO2, CaO, Ga2O3 , In2O3를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자로 할 수 있다.
또한, 본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서는 III족 질화물 결정의 표면을 기계 연삭 또는 기계 연마하고, 기계 연삭 또는 기계 연마된 III족 질화물 결정의 표면을 연마할 수 있다. 또한, III족 질화물 결정의 연마 후에서의 가공 변질층의 두께를 50 nm 이하로 할 수 있다. 또한, III족 질화물 결정의 연마 후에서의 표면 조도(Ry)를 5 nm 이하로 할 수 있다. 또한 III족 질화물 결정의 연마 후에서의 표면 조도(Ra)를 0.5 nm 이하로 할 수 있다. 또한, 연마 후의 III족 질화물 결정을 열처리할 수 있다.
본 발명은 상기의 표면 처리 방법에 의해 얻어진 III족 질화물 결정 기판이다. 또한, 본 발명은 표면 조도(Ry)가 1 nm 이하인 III족 질화물 결정 기판이다. 또한, 본 발명은 표면 조도(Ra)가 0.1 nm 이하인 III족 질화물 결정 기판이다.
본 발명에 따른 III족 질화물 결정 기판에서는, III족 질화물 결정 기판의 주면을 위트자이트 구조(wurtzite structure)에서의 C면, A면, R면, M면 및 S면 중 어느 한 면에 평행하게 할 수 있다. 또한, 상기 III족 질화물 결정 기판의 주면을 위트자이트 구조에서의 C면, A면, R면, M면 및 S면 중 어느 한 면이 이루는 각인 오프 각을 0.05°이상 15°이하로 할 수 있다.
본 발명은 상기의 III족 질화물 결정 기판상에 에피텍셜 성장에 의해 형성된 1층 이상의 III족 질화물층을 포함하는 에피텍셜층이 부착된 III족 질화물 결정 기판이다.
본 발명은, 상기 III족 질화물 결정 기판을 포함하는 반도체 장치이다. 또한, 본 발명은 III족 질화물 결정 기판에서의 한 쪽의 주면측에 에피텍셜 성장된 3층 이상의 반도체층과, III족 질화물 결정 기판의 다른쪽의 주면에 형성된 제1 전극과, 반도체층의 최외측 반도체층상에 형성된 제2 전극을 포함하는 발광 소자와, 발광 소자를 탑재하는 도전체를 포함하고, 발광 소자는 III족 질화물 결정 기판측이 발광면측이며, 상기 최외측 반도체층측이 탑재면측이고, 반도체층은 p형 반도체층과, n형 반도체층과, 상기 p형 반도체층과 상기 n형 반도체층 사이에 형성되는 발광층을 포함하는 반도체 장치이다.
본 발명에 따른 III족 질화물 결정의 표면 처리 방법은, 도 1을 참조하여 III족 질화물 결정(1)의 표면을 연마하는 III족 질화물 결정(1)의 표면 처리 방법으로서, 연마에 이용되는 연마액(17)의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 이하의 수학식 1 및 수학식 2,
y ≥ -50x + 1000
y ≤ -50x + 1900
의 관계 모두를 만족시키는 것을 특징으로 한다.
여기서, 연마란 연마액을 이용하여 피연마물의 표면을 화학적 및/또는 기계 적으로 평활화하는 것을 의미하고, 예컨대 도 1을 참조하여, 정반(surface plate)(15)상에 고정된 연마 패드(18)를 회전축(15c)을 중심으로 하여 회전시키면서, 연마액 공급구(19)로부터 연마 패드(18)상에 연마액(17)을 공급하는 동시에, III족 질화물 결정(1)을 고정한 결정 홀더(11)상에 추(weight)(14)를 배치하여 그 회전축(11c)을 중심으로 하여 회전시키면서 III족 질화물 결정(1)을 상기 연마 패드(18)에 세게 눌러 압박함으로써, III족 질화물 결정(1)의 표면을 연마할 수 있다.
또한, 산화 환원 전위란 용액 중에 공존하는 산화체와 환원체 사이의 평형 상태에 의해 정해지는 에너지 레벨(전위)을 의미한다. 측정에 의해 얻어지는 산화 환원 전위는 비교 전극에 대한 값이며, 비교 전극의 종류가 상이하면 동일한 용액의 측정값은 외관상 다르다. 일반 학술 논문 등에서는 비교 전극으로서 표준 수소 전극(N.H.E; normal hydrogen electrode)이 이용되는 경우가 많다. 본원에서의 산화 환원 전위는 표준 수소 전극(N.H.E)을 비교 전극으로 한 값으로서 나타낸다.
본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, 연마액(17)의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y < -50x + 1000이면 연마액(17)의 산화력이 약하고, III족 질화물 결정(1)의 표면의 연마 속도가 낮아진다. 한편, y > -50x + 1900이면 산화력이 너무 강해지고, 연마 패드, 정반 등의 연마 설비에 대한 부식 작용이 강해지며, 안정적인 연마가 곤란하게 된다.
또한, 연마 속도를 높게 유지하는 관점에서는 y ≥ -50x + 1300인 것이 더 바람직하다. 즉, 연마액(17)의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 이하의 수 학식 2 및 수학식 3,
(수학식 2)
y ≤ -50x + 1900
y ≥ -50x + 1300
의 관계 모두를 만족시키는 것이 바람직하다.
통상의 연마액에 함유되는 염산, 황산 등의 산, KOH, NaOH 등의 염기는 화학적으로 안정된 III족 질화물 결정의 표면을 산화하여 가공 변질층을 에칭 제거하는 힘이 약하다. 이 때문에, 연마액에 산화제를 첨가하여 산화 환원 전위를 높이는, 즉 산화력을 높이는 것이 바람직하다. 산화제의 첨가량은 연마액(17)의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y ≥ -50x + 1000 [수학식 1] 및 y ≤ -50x + 1900 [수학식 2]의 관계 모두를 만족시키도록 조절한다.
여기서, 연마액에 첨가하는 산화제로서는 특별히 제한은 없지만, 연마 속도를 높이는 관점에서 차아염소산, 트리클로로 이소시아놀산 등의 염소화 이소시아놀산, 디클로로 이소시아놀산나트륨 등의 염소화 이소시아놀산염, 과망간산 칼륨 등의 과망간산염, 니크롬산 칼륨 등의 니크롬산염, 브롬산칼륨 등의 브롬산염, 티오황산나트륨 등의 티오황산염, 질산, 과산화수소수, 오존 등이 바람직하게 이용된다. 또한, 이들 산화제는 단독으로 이용하더라도, 2가지 이상을 병용하더라도 좋다.
본 발명에서 이용되는 연마액(17)의 pH는 6 이하 또는 8 이상인 것이 바람직 하다. pH가 6 이하의 산성 연마액 또는 pH가 8 이상의 염기성 연마액을 III족 질화물 결정에 접촉시켜서 III족 질화물 결정의 가공 변질층을 에칭 제거함으로써, 연마 속도를 높일 수 있다. 이러한 관점에서 연마액(17)의 pH는 4 이하 또는 10 이상인 것이 보다 바람직하고, 또한 pH2 이하가 더 바람직하다.
여기서, pH의 조정에 이용되는 산 및 염기에는 특별히 제한은 없고, 예컨대 염산, 질산, 황산, 인산 등의 무기산, 포름산, 초산, 시트르산, 말산, 타르타르산, 호박산, 프탈산, 푸마르산 등의 유기산, KOH, NaOH, NH4OH, 아민 등의 염기 외, 황산염, 탄산염, 인산염 등의 염을 이용할 수 있다. 또한, 상기 산화제의 첨가에 의해 pH를 조정할 수도 있다.
본 발명에서 이용되는 연마액에는 연삭 입자가 함유되는 것이 바람직하다. 이 연삭 입자에 의해 연마 속도를 보다 더 높일 수 있다. 연마액에 함유시킬 수 있는 연삭 입자에는 특별히 제한은 없고, III족 질화물 결정보다 경도가 높은 고경도 연삭 입자, III족 질화물 결정의 경도 이하로 경도가 낮은 저경도 연삭 입자, 또는 고경도 연삭 입자와 저경도 연삭 입자의 혼합 연삭 입자를 이용할 수 있다.
여기서, 본 발명에 따른 연마에서, 고경도 연삭 입자를 이용함으로써 연마 속도를 보다 더 높일 수 있고, 저경도 연삭 입자를 이용함으로써 결정 표면의 모폴로지를 잘 할 수 있다. 또한, 고경도 연삭 입자와 저경도 연삭 입자의 혼합 연삭 입자를 이용함으로써, 연마 속도를 높게 유지하면서, 평활하고 가공 변질층이 얇은 양품질의 결정 표면을 형성할 수 있다.
상기 관점에서, 연마액에 함유되는 연삭 입자는 고경도 연삭 입자와 저경도 연삭 입자의 혼합 체적비가 고경도 연삭 입자 : 저경도 연삭 입자 = 5 : 95∼50 : 50인 것이 바람직하고, 10 : 90∼30 : 70인 것이 보다 더 바람직하다.
본 발명에 따른 연마에서, 고경도 연삭 입자의 입자 지름은 1 ㎛ 이하인 것이 바람직하다. 고경도 연삭 입자에 의해 III족 질화물 결정의 표면이 기계적으로 제거되어 연마가 가능해지기 때문에, 고경도 연삭 입자의 입자 지름을 작게 함으로써, III족 질화물 결정의 표면에 형성되는 흠집 및 요철의 깊이를 작게 하고, 표면을 보다 더 평활화하는 것이 가능해진다. 이러한 관점에서, 고경도 연삭 입자의 입자 지름은 0.5 ㎛ 이하인 것이 보다 더 바람직하다.
여기서, 상기 고경도 연삭 입자는 피연마물인 III족 질화물 결정보다 경도가 높은 연삭 입자이면 특별히 제한은 없지만, 다이아몬드, SiC, Si3N4, BN, Al2O3, Cr2O3, ZrO2를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자인 것이 바람직하다. 이러한 재료를 포함하는 고경도 연삭 입자를 이용함으로써, III족 질화물 결정의 표면의 연마에서의 연마 속도를 높일 수 있다.
또한, 상기 저경도 연삭 입자는 피연삭물인 III 질화물 결정의 경도 이하로 경도가 낮은 연삭 입자이면 특별히 제한은 없지만 SiO2, CeO2, TiO2, MgO, MnO2, Fe2O3, Fe3O4, NiO, ZnO, CoO, Co3O4, SnO2, CuO, Cu2O, GeO2, CaO, Ga2O3 , In2O3를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자인 것이 바람직하다. 이러한 재질을 포함하는 저경도 연삭 입자를 이용함으로써, III족 질화물 결정의 연마에 의해 형성되는 표면의 품질을 향상시킬 수 있다. 여기서, 표면의 품질이 향상하는 것이란 표면 조도가 작아지는 것 및/또는 가공 변질층이 얇아지는 것을 의미한다. 또한, 표면의 품질이 저하하는 것이란 표면 조도가 커지는 것 및/또는 가공 변질층이 두꺼워지는 것을 의미한다.
또한, 연삭 입자는 단일 금속 원소를 포함하는 산화물에 한정되지 않고, 2 종류 이상의 금속 원소를 포함하는 산화물(예컨대, 페라이트, 페로프스카이트(perovskite), 스피넬 또는 일미나이트(ilmenite) 등의 구조를 갖는 산화물)이더라도 좋다. 또한, AlN, GaN, InN 등의 질화물, CaCO3, BaCO3 등의 탄산화물, Fe, Cu, Ti, Ni 등의 금속, 탄소(구체적으로는 카본블랙, 카본나노 튜브, C60 등)를 이용할 수도 있다.
본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, III족 질화물 결정의 표면을 기계 연삭 또는 기계 연마하고, 기계 연삭 또는 기계 연마된 III족 질화물 결정의 표면을 연마할 수 있다. 연마 전에 기계 연삭 또는 기계 연마를 조합시킴으로써, III족 질화물 결정 표면의 연마 속도를 높이면서, 평활하고 가공 변질층이 얇은 양품질의 III족 질화물 결정 표면을 형성할 수 있다.
여기서, 기계 연삭이란 도 2를 참조하여, 예컨대 연삭 입자를 본드로 굳힌 숫돌(grinding wheel)(22)을 숫돌대(grinding wheel base)(23)에 고정하여 그 회전축(23c)을 중심으로 회전시키면서, 결정 홀더(21)에 고정되어 그 회전축(21c)을 중심으로 회전하고 있는 III족 질화물 결정(1)의 표면으로 보냄으로써, III족 질화물 결정(1)의 표면을 깎으면서 평활화하는 것을 말한다. 또한, 기계 연마란 도 3을 참조하여, 예컨대 정반(35)을 그 회전축(35c)을 중심으로 회전시키면서, 슬러리 공급구(39)로부터 정반(35)상에 연삭 입자(36)를 분산한 슬러리(37)를 공급하는 동시에, III족 질화물 결정(1)을 고정한 결정 홀더(31)상에 추(34)를 배치하여 그 회전축(31c)을 중심으로 하여 회전시키면서 III족 질화물 결정(1)을 상기 정반(35)에 세게 눌러 압박함으로써, III족 질화물 결정(1)의 표면을 평활화하는 것을 말한다. 기계 연마에서, 연삭 입자를 분산한 슬러리를 이용하는 것으로 대체하고 도시하지 않았지만, 상기 연삭 입자를 본드로 굳힌 숫돌을 III족 질화물 결정에 회전시키면서 세게 눌러 압박함으로써, III족 질화물 결정의 표면을 연마하는 것도 가능하다.
본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, 도 1을 참조하여, III족 질화물 결정(1)의 연마 후에서의 가공 변질층(1a)의 두께는 50 nm 이하인 것이 바람직하다. III족 질화물 결정의 연마 후의 가공 변질층을 50 nm 이하로 함으로써, III족 질화물 결정상에 모폴로지(mopology) 및 결정성이 양호한 에피텍셜층(에피텍셜 성장에 의해 형성된 층을 의미하며, 이하 동일함)을 형성할 수 있다.
이러한 관점에서, 상기 가공 변질층의 두께는 10 nm 이하인 것이 보다 더 바람직하다. 여기서, 결정성이 양호하다는 것은 그 결정에서의 각각의 결정 격자에 관한 사이즈의 분포 및/또는 면방위의 어긋남의 분포가 작은 이상적인 결정 구조에 가까운 상태인 것을 의미한다. 예컨대 X선 회절에서의 록킹 커브(rocking curve)의 절반폭(half-width)이 작을수록 결정성이 양호하다.
또한, 본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, III족 질화 물 결정의 연마 후에서의 표면 조도(Ry)는 5 nm 이하인 것이 바람직하다. 본원에서, 표면 조도(Ry)란 조도 곡면으로부터 그 평균면의 방향으로 기준 면적으로서 10 ㎛ 각(10 ㎛×10 ㎛ = 100 ㎛2, 이하 동일)만 추출하고, 이 추출 부분의 평균면으로부터 가장 높은 융기 정상까지의 높이와 가장 낮은 골의 밑바닥까지의 깊이의 합을 말한다. III족 질화물 결정의 연마 후의 표면 조도(Ry)를 5 nm 이하로 함으로써, III족 질화물 결정상에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성할 수 있다. 이러한 관점에서, 상기 표면 조도(Ry)는 1 nm 이하인 것이 보다 더 바람직하다.
또한, 본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, III족 질화물 결정의 연마 후에서의 표면 조도(Ra)는 0.5 nm 이하인 것이 바람직하다. 본원에서, 표면 조도(Ra)란 조도 곡면으로부터 그 평균면의 방향으로 기준 면적으로서 10 ㎛ 각만큼 추출하고, 이 추출 부분의 평균면으로부터 측정 곡면까지의 편차의 절대치를 합계하여 그것을 기준 면적으로 평균을 낸 값을 말한다. III족 질화물 결정의 연마 후의 표면 조도(Ra)를 0.5 nm 이하로 함으로써, III족 질화물 결정상에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성할 수 있다. 이러한 관점에서, 상기 표면 조도(Ra)는 0.1 nm 이하인 것이 보다 더 바람직하다.
또한, 본 발명에 따른 III족 질화물 결정의 표면 처리 방법에 있어서, 연마 후에서의 III족 질화물 결정의 표면 산화층의 두께는 3 nm 이하인 것이 바람직하다. 여기서, 표면 산하층의 두께는 타원 편광법(ellipsometry), XPS(X선 광전자 분 광법), AES(오제이 전자 분광법) 또는 RBS(러더퍼드 후방 산란법) 등에 의해 평가할 수 있다. III족 질화물 결정의 연마 후의 표면 산화층을 3 nm 이하로 함으로써, III족 질화물 결정의 모폴로지 및 결정성이 양호한 에피텍셜층을 형성할 수 있다. 이러한 관점에서, 상기 표면 산화층의 두께는 2 nm 이하인 것이 보다 더 바람직하다.
또한, 상기 연마 후에서의 III족 질화물 결정 표면의 불순물의 양에 관해서는 원자 번호가 19 이상의 원소의 원자는 1×1012 atoms/cm2 이하, O(산소) 및 C(탄소)를 제외한 원자 번호가 1부터 18까지의 원소의 원자는 1×1014 atoms/cm2 이하인 것이 바람직하다. 또한, O 원자 및 C 원자는 III족 질화물 결정 표면에 존재하는 전체 원소의 원자에 대하여, 각각 40 원자% 이하인 것이 바람직하다. III족 질화물 결정 표면에서의 III족 원소의 원자 및 N 원자는 III족 질화물 결정 표면에 존재하는 III족 원소 원자 및 N 원자의 합에 대하여 각각 40 원자% 내지 60 원자%인 것이 바람직하다. 여기서, 원자 번호가 19 이상의 원소의 원자 및 O 및 C를 제외한 원자 번호가 1부터 18까지의 원소의 원자량은 TXRF(전반사 형광 X선 분석법)에 의해 평가할 수 있다. O 원자, C 원자, N 원자 및 III족 원소의 원자량은 XPS, AES 등에 의해 평가할 수 있다. III족 질화물 결정 표면을 상기한 화학 조성으로 함으로써, III족 질화물 결정상에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성할 수 있다.
또한, 본 발명에 따른 III족 질화물 결정의 표면 처리 방법에서, 연마 후의 III족 질화물 결정을 열처리하는 것이 바람직하다. 이러한 열처리에 의해 III족 질화물 결정의 연마 후에서의 표면 조도(Ry) 및 표면 조도(Ra)의 값을 더 저감할 수 있다. 이 열처리는 비산화성 분위기하, 보다 더 바람직하게는 환원성 분위기하(구체적으로는 N2 가스 분위기하, NH3 가스 분위기하, H2 가스 분위기하 등)에서 900℃ 내지 1100℃ 정도로 행하는 것이 바람직하다.
본 발명에 따른 III족 질화물 결정 기판은 상기한 III족 질화물 결정의 표면 처리 방법에 의해 얻어진 III족 질화물 결정 기판이다. 상기한 표면 처리 방법에 의해 얻어진 III족 질화물 결정 기판은 가공 변질층이 없거나 또는 있더라도 얇고, 표면의 평활화되어 있기 때문에, 이 위에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성할 수 있다. 본 발명에 따른 III족 질화물 결정 기판은 구체적으로는, 각종 방법에 의해 성장시킨 III족 질화물 결정을 필요에 따라 외주의 형상 형성 가공, 및 소정의 면에 평행하게 슬라이스한 후, 상기한 방법에 의해 기계 연삭 또는 기계 연마하고, 그 표면을 상기한 방법에 의해 연마함으로써 얻어진다.
또한, 상기 III족 질화물 결정의 성장 방법에는 특별히 제한은 없지만, 큰 벌크형의 III족 질화물 결정을 효율적으로 성장시키는 관점에서, HVPE(할로겐 또는 수소화물 기상 에피텍셜 성장)법, 승화법 등의 기상 성장법 또는 플럭스법 등의 액상 성장법이 바람직하게 이용된다. 예컨대, GaN 결정의 성장에는 HVPE법, 플럭스법 등이 바람직하게 이용되고, AlN 결정의 성장에는 HVPE법, 승화법 등이 바람직하게 이용된다.
또한, 본 발명에 따른 III족 질화물 결정 기판은 그 표면 조도(Ry)가 1 nm 이하이다. 상기한 III족 질화물 결정의 표면 처리 방법을 이용하는 것에 의해, 종래에서는 얻어지지 않았던 표면 조도(Ry)가 1 nm 이하의 매우 평탄한 표면을 갖는 III족 질화물 결정 기판을 얻을 수 있다. 이러한 III족 질화물 결정 기판상에는 모폴로지가 매우 양호한 에피텍셜층을 형성할 수 있다.
또한, 본 발명에 따른 III족 질화물 결정 기판은 그 표면 조도(Ra)가 0.1 nm 이하이다. 상기한 III족 질화물 결정의 표면 처리 방법을 이용하는 것에 의해, 종래에서는 얻어지지 않았던 표면 조도(Ra)가 0.1 nm 이하의 매우 평탄한 표면을 갖는 III족 질화물 결정 기판을 얻을 수 있다. 이러한 III족 질화물 결정 기판상에는 모폴로지가 매우 양호한 에피텍셜층을 형성할 수 있다.
또한, 상기 III족 질화물 결정 기판의 주면은 위트자이트 구조(wurtzite structure)에서의 C면, A면, R면, M면 및 S면 중 어느 한 면에 평행인 것이 바람직하다. 여기서, C면이란 {0001}면 및 {000-1}면, A면이란 {11-20}면 및 그 등가면, R면이란 {01-12}면 및 그 등가면, M면이란 {10-12}면 및 그 등가면, S면이란 {10-11}면 및 그 등가면을 의미한다. III족 질화물 결정 기판의 주면이 위트자이트 구조에서의 상기 각 면에 평행 또는 평행에 가까운 상태(예컨대, III족 질화물 결정 기판의 주면과, 위트자이트 구조에서의 C면, A면, R면, M면 및 S면 중 어느 한 면이 이루는 각인 오프 각이 0.05° 미만)로 함으로써, III족 질화물 결정 기판상에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성하기 쉬워진다.
또한, 상기 III족 질화물 결정 기판의 주면과, 위트자이트 구조에서의 C면, A면, R면, M면 및 S면 중 어느 한 면이 이루는 각인 오프 각이 0.05° 이상 15° 이하인 것이 바람직하고, 0.05° 이상의 오프각을 마련함으로써 III족 질화물 결정 기판상에 형성하는 에피텍셜층의 결함을 저감할 수 있다. 그러나, 오프각이 15°를 넘으면 에피텍셜층에 계단형의 단차가 생기기 쉬워진다. 이러한 관점에서, 오프각은 0.1° 이상 10° 이하인 것이 보다 더 바람직하다.
본 발명에 따른 에피텍셜층 부착 III족 질화물 결정 기판은, 상기한 III족 질화물 결정 기판상에 에피텍셜 성장에 의해 형성된 1층 이상의 III족 질화물층을 갖는다. 상기한 III족 질화물 결정 기판은 가공 변질층이 없거나 또는 있더라도 얇고, 표면이 평탄화되어 있기 때문에, 이 위에 에피텍셜 성장시켜진 III족 질화물층은 양호한 모폴로지를 갖는다. 여기서, III족 질화물층에는 특별히 제한이 없고, 예컨대 GaxAlyIn1-x-yN층(0≤x, 0≤y, x+y≤1) 등을 들 수 있다. 또한, III족 질화물층 에피텍셜 성장을 시키는 방법에도 특별히 제한이 없고, HVPE법, MBE(분자선 에피텍셜)법, MOCVD(유기 금속 화학 기상 성장)법 등이 바람직하게 들 수 있다.
본 발명에 따른 반도체 장치는 상기한 III족 질화물 결정 기판을 포함한다. 상기한 III족 질화물 결정 기판은 가공 변질층이 없거나 또는 있더라도 얇고, 표면이 평탄화되어 있기 때문에, 이 III족 질화물 결정 기판상에 모폴로지 및 결정성이 양호한 에피텍셜층을 형성하여 품질이 좋은 반도체 장치를 형성할 수 있다. 본 발명에 따른 반도체 장치로서는 발광 다이오드, 레이저 다이오드 등의 발광 소자, 정류기, 바이폴라 트랜지스터, 전계 효과 트랜지스터, HEMT(High Electron Mobility Transistor; 고전자 이동도 트랜지스터) 등의 전자 소자, 온도 센서, 압력 센서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW 장치(Surface Acoustic Wave Device; 표면 탄성파 소자) 등을 들 수 있다.
또한, 본 발명에 따른 반도체 장치는 도 4를 참조하여, 상기한 III족 질화물 결정 기판(410)을 포함하는 반도체 장치(400)로서, III족 질화물 결정 기판(410)에서의 한 쪽의 주면측에 에피텍셜 성장된 3층 이상의 반도체층(450)과, III족 질화물 결정 기판(410)의 다른쪽의 주면에 형성된 제1 전극(461)과, 반도체층(450)의 최외측 반도체층상에 형성된 제2 전극(462)을 포함하는 발광 소자와, 발광 소자를 탑재하는 도전체(482)를 구비하고, 발광 소자는 III족 질화물 결정 기판(410)측이 발광면측이며, 최외측 반도체층측이 탑재면측이고, 반도체층(450)은 p형 반도체층(430)과, n형 반도체층(420)과, p형 반도체층(430)과 n형 반도체층(420) 사이에 형성되는 발광층(440)을 포함한다. 상기 구성을 가짐으로써, III족 질화물 결정 기판면측을 발광면측으로 하는 반도체 장치를 형성할 수 있다.
이러한 반도체 장치는, 반도체층측이 발광면측인 반도체 장치와 비교하여 발광층에서의 발열에 대한 방열성에 우수하다. 이 때문에, 고전력으로 작동시키더라도 반도체 장치의 온도 상승이 완화되고, 고휘도의 발광을 얻을 수 있다. 또한, 사파이어 기판 등의 절연성 기판으로는 반도체층에 n측 전극 및 p측 전극의 2 종류의 전극을 형성하는 한 면 전극 구조를 취할 필요가 있지만, 본 발명에 따른 반도체 장치는 반도체층과 III족 질화물 결정 기판에 각각 전극을 형성하는 양면 전극 구조를 취할 수 있고, 반도체 장치의 주면 대부분을 발광면으로 할 수 있다. 또한, 반도체 장치를 실장할 때에 와이어 본딩이 1회로 충분하여 제조 공정을 간략화할 수 있는 등의 이점이 있다.
(실시예)
(실시예 1)
본 실시예는 HVPE법으로 성장시킨 GaN 결정의 표면을 기계 연마하고, 또한 연마함으로써 처리하는 경우의 실시예이다.
(1-1) GaN 결정의 성장
기초 기판으로서 직경 50 mm의 GaAs 결정 기판을 이용하여 HVPE법에 의해 GaN 결정을 성장시켰다. 대기압의 반응로의 내부에 Ga 금속을 수용한 보트를 800℃로 가열하고, 이 보트에 HCl 가스와 캐리어 가스(H2 가스)의 혼합 가스를 도입하여 GaCl 가스를 생성시키는 동시에, 반응로 내에 NH3 가스와 캐리어 가스(H2 가스)의 혼합 가스를 도입함으로써, GaCl 가스와 NH3 가스를 반응시켜 반응로 내에 설치된 기초 기판(GaAs 결정 기판)상에 두께 3 mm의 GaN 결정을 성장시켰다. 여기서, GaN 결정의 성장 온도는 1050℃, 반응로 내의 HCl 가스 분압은 2kPa, NH3 가스 분압은 30kPa로 하였다.
(1-2) GaN 결정 기판 표면의 기계 연마
상기 HVPE법에 의해 얻어진 GaN 결정을 결정 성장면인 (0001)면에 평행한 면으로 슬라이스하여 직경 50 mm×두께 0.5 mm의 GaN 결정 기판을 얻었다. 도 3을 참조하여, 이 GaN 결정 기판[III족 질화물 결정(1)]의 N 원자면측의 C면[(000-1)면] 을 세라믹스제의 결정 홀더(31)에 왁스로 접착하였다. 랩 장치(도시 생략)에 직경 300 mm의 정반(35)을 설치하고, 슬러리 공급구(39)로부터 다이아몬드의 연삭 입자(36)가 분산된 슬러리(37)를 정반(35)에 공급하면서, 정반(35)을 그 회전축(35c)을 중심으로 하여 회전시키는 동시에, 결정 홀더(31)상에 추(34)를 얹음으로써 GaN 결정 기판[III족 질화물 결정(1)]을 정반(35)에 압박하면서, GaN 결정 기판[III족 질화물 결정(1)]을 결정 홀더(31)의 회전축(31c)을 중심으로 하여 회전시키는 동시에, GaN 결정의 표면[Ga 원자면측의 C면, (0001)면]의 기계 연마를 행하였다. 여기서, 정반(35)으로서는 동(銅) 정반 또는 주석 정반을 이용하였다. 연삭 입자 지름이 6 ㎛, 3 ㎛, 1 ㎛의 3 종류의 다이아몬드 연삭 입자를 준비하고, 기계 연마의 진행과 함께, 연삭 입자 지름을 단계적으로 작게 하였다. 연마 압력은 100g/cm2 내지 500g/cm2으로 하고, GaN 결정 기판[III족 질화물 결정(1)] 및 정반(35)의 회전수는 모두 30 rpm 내지 100 rpm으로 하였다. 이러한 기계 연마에 의해 GaN 결정 기판의 표면은 유리면으로 되었다. 이 기계 연마 후의 GaN 결정 기판의 가공 변질층의 두께는 380 nm, Ry는 10 nm, Ra는 1 nm이었다.
(1-3) GaN 결정 기판 표면의 연마
도 1을 참조하여, 상기 기계 연마 후에서의 GaN 결정 기판[III족 질화물 결정(1)]의 N 원자면측의 C면[(000-1)면]을 세라믹스제의 결정 홀더(11)에 왁스로 부착하였다. 연마 장치(도시 생략)에 설치된 직경 300 mm의 정반(15)상에 연마 패드(18)를 설치하고, 연마액 공급구(19)로부터 연삭 입자(16)가 분산된 연마액(17)을 연마 패드(18)에 공급하면서, 회전축(15c)을 중심으로 하여 연마 패드(18)를 회전시키는 동시에, 결정 홀더(11)상에 추(14)를 배치함으로써 GaN 결정 기판[III족 질화물 결정(1)]을 연마 패드(18)에 압박하면서, GaN 결정 기판[III족 질화물 결정(1)]을 결정 홀더(11)의 회전축(11c)을 중심으로 하여 회전시킴으로써, GaN 결정의 표면[Ga 원자면측의 C면, (0001)면]의 연마를 행하였다. 여기서, 연마액(17)으로서, 연삭 입자(16)인 입자 지름 0.1 ㎛의 콜로이드 실리카(SiO2)를 포함하고, 산화제인 디클로로이소시아놀산나트륨(이하, Na-DCIA라고 한다)이 첨가되며, pH가 9.5, 산화 환원 전위가 980 mV로 조정된 탄산나트륨 수용액을 이용하였다. 또한, 연마 패드(18)로서는 폴리우레탄의 스웨이드 패드[니타하스(Nitta·Haas) 주식회사 제품명 Supreme RN-R]를 이용하고, 정반(15)으로서는 스테인리스 정반을 이용하였다. 연마 압력은 200 g/cm2 내지 1000 g/cm2으로 하고, GaN 결정 기판[III족 질화물 결정(1)] 및 연마 패드(18)의 회전수는 모두 20 rpm 내지 90 rpm, 연마 시간은 60 분간으로 하였다.
이 연마에서의 연마 속도는 0.4 ㎛/hr이었다. 또한, 연마 후에서의 GaN 결정의 가공 변질층의 두께는 8 nm이며, GaN 결정 표면의 표면 조도(Ry)는 1.8 nm, 표면 조도(Ra)는 0.15 nm였다. 여기서, GaN 결정에서의 가공 변질층의 두께의 평가는 결정을 벽개면으로 파단한 단면의 TEM(투과형 전자 현미경) 관찰에 의해 행하였다. 또한, GaN 결정 표면의 표면 조도(Ry) 및 표면 조도(Ra)의 평가는 GaN 결정 기판 표면의 10 ㎛ 각의 범위 내에서의 AFM(원자 힘 현미경) 관찰에 의해 행하였다. 또 한, 가공 변질층이란 결정 표면의 연삭 또는 연마에 의해 결정의 표면측 영역에 형성되는 결정 격자가 흐뜨러진 층을 말하고, TEM 관찰에 의해 그 층의 존재 및 그 두께를 확인할 수 있다. 또한 연마 후에서의 GaN 결정의 표면 산화층의 두께는 1 nm이고, 이 GaN 결정 표면에서의 Ga 원자와 N 원자의 비율은 각각 50 원자%와 50 원자%이었다. 여기서, 표면 산화층의 두께 및 Ga 원자와 N 원자의 비율 평가는 XPS에 의해 행하였다.
(1-4) GaN 결정 기판의 열처리
상기 연마 후의 GaN 결정 기판을 MOCVD 장치 내에 설치하고, NH3 가스를 1 slm(표준 상태의 가스가 1 분간 1 리터가 흐르는 유량의 단위를 말한다, 이하 동일) 흐르게 하면서 1000℃까지 승온한 후, NH3 가스를 0.5 slm 내지 5 slm 흐르게 하면서 1000℃로 10 분간 유지하는 것에 의해, GaN 결정 기판의 열처리를 행하였다.
(1-5) GaN 결정 기판상으로의 에피텍셜층의 형성
상기 MOCVD 장치에서, 상기 열처리 후의 GaN 결정 기판상에 1000℃, 유량이 100 μ mol/min의 TMG(트리메틸 칼륨, 이하 동일) 가스를 60 분간 흐르게 함으로써, GaN 결정 기판상에 에피텍셜층으로서 두께가 2 ㎛의 GaN층을 형성하였다. 이 에피텍셜층의 표면 조도(Ry)는 1.4 nm, 표면 조도(Ra)는 0.12 nm의 유리면으로 되었다. 결과를 표 1에 정리하였다.
(비교예 1)
연마액(17)으로서, 연삭 입자(16)인 입자 지름 0.1 ㎛의 콜로이드 실리카(SiO2)를 포함하고, pH가 7.3, 산화 환원 전위가 450 mV로 조정된 수용액을 이용한 것 이외에는 실시예 1과 마찬가지로 하여 GaN 결정 기판의 표면 처리를 행하며, 에피텍셜층을 형성하였다. 연마 속도는 0 ㎛/hr로 연마가 진행되지 않고, 연마 후에서의 GaN 결정의 가공 변질층의 두께는 380 nm였다. 연마 후의 GaN 결정 표면의 표면 조도(Ry)는 12 nm, 표면 조도(Ra)는 0.91 nm였다. 또한, 이 GaN 결정 기판상에 형성된 에피텍셜층은 혼탁하고, 그 표면 조도(Ry)는 100 nm를 넘으며, 표면 조도(Ra)는 10 nm를 넘었다. 결과를 표 1에 정리하였다.
(비교예 2)
연마액(17)으로서, 연삭 입자(16)인 입자 지름 0.1 ㎛의 콜로이드 실리카(SiO2)를 포함하고, pH가 8.9, 산화 환원 전위가 460 mV로 조정된 탄산나트륨 수용액을 이용한 것 이외에는 실시예 1과 마찬가지로 하여 GaN 결정 기판의 표면 처리를 행하며, 에피텍셜층을 형성하였다. 연마 속도는 0 ㎛/hr로 연마가 진행되지 않고, 연마 후에서의 GaN 결정의 가공 변질층의 두께는 380 nm였다. 연마 후의 GaN 결정 표면의 표면 조도(Ry)는 8.4 nm, 표면 조도(Ra)는 0.71 nm였다. 또한, 이 GaN 결정 기판상에 형성된 에피텍셜층은 혼탁하고, 그 표면 조도(Ry)는 100 nm를 넘으며, 표면 조도(Ra)는 10 nm를 넘었다. 결과를 표 1에 정리하였다.
(실시예 2)
연마액(17)으로서, 연삭 입자(16)인 입자 지름 0.1㎛의 콜로이드 실리카 (SiO2)를 포함하고, 산화제인 디클로로이소시아놀산나트륨(이하, Na-DCIA라고 한다)이 첨가되며, pH가 2.4, 산화 환원 전위가 1420 mV로 조정된 질산 수용액을 이용한 것 이외에는 실시예 1과 마찬가지로 하여 GaN 결정 기판의 표면 처리를 행하고, 에피텍셜층을 형성하였다. 결과를 표 1에 정리하였다.
(실시예 3 내지 실시예 5)
연마액(17)으로서, 연삭 입자(16)인 Al2O3를 포함하고, 산화제인 TCIA가 첨가되며, pH가 3.5, 산화 환원 전위가 1200 mV로 조정된 질산 수용액을 이용한 것 이외에는 실시예 1과 마찬가지로 하여, GaN 결정 기판의 표면 처리를 행하고, 에피텍셜층을 형성한다. 여기서, 연삭 입자(16)는 입자 지름 0.5 ㎛(실시예 3), 입자 지름 1.0 ㎛(실시예 4), 입자 지름 2.0 ㎛(실시예 5)의 것을 이용하였다. 결과를 표 1에 정리하였다.
(실시예 6)
연마액(17)으로서, 연삭 입자(16)인 Al2O3(고경도 연삭 입자)와 콜로이드 실리카(SiO2)(저경도 연삭 입자)를 Al2O3 : SiO2 = 10 : 90의 비율로 포함하고, 산화제인 TCIA가 첨가되며, pH가 3.5, 산화 환원 전위가 1200 mV로 조정된 주석산 수용액을 이용한 것 외에는, 실시예 1과 마찬가지로 하여 GaN 결정 기판의 표면 처리를 행하고, 에피텍셜층을 형성하였다. 여기서는 Al2O3 연삭 입자는 입자 지름이 0.5 ㎛의 것을 이용하고, SiO2 연삭 입자는 입자 지름이 0.1 ㎛의 것을 이용하였다. 결과 를 표 1에 정리하였다.
(비교예 3)
GaN 결정 기판을 실시예 1과 마찬가지로 기계 연마한 후, 연마로 바꾸고 평행한 평판식 RIE(반응성 이온 에칭) 장치에 의해 드라이 에칭을 행하였다. 에칭 가스로서 Cl2 가스와 Ar 가스의 혼합 가스[유량은 C12 가스 및 Ar 가스 모두 25 sccm(표준 상태의 가스가 1 분간 1 cm3 흐르는 유량의 단위를 의미하며, 이하 동일함)]를 이용하여 압력 3.99 Pa(30m Torr) 분위기하, 파워 200 W에서, 15 분간 드라이 에칭을 행하였다. 결과를 표 1에 정리하였다.
Figure 112006028967697-PAT00001
표 1로부터 명백한 바와 같이, 연마액의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y ≥ -50x + 1000 [수학식 1] 및 y ≤ -50x + 1900 [수학식 2] 관계 모두를 만족시키는 연마액을 이용하여 연마함으로써, 평활하고 가공 변질층이 얇은 양품질의 GaN 결정 표면 및 모폴로지 및 결정 품질이 양호한 에피텍셜층을 얻었다.
또한, 연마액에 포함되는 연삭 입자로서, 저경도 연삭 입자(SiO2)를 이용하면 가공 변질층을 얇게 할 수 있고, 고경도 연삭 입자(Al2O3)를 이용하면 연마 속도를 높일 수 있었다. 또한, 입자 지름이 1.0 ㎛ 이하의 고경도 연삭 입자를 이용함으로써 가공 변질층을 50 nm 이하로 할 수 있었다. 또한 고경도 연삭 입자와 저경도 연삭 입자의 혼합 연삭 입자를 이용함으로써, 연마 속도를 높게 유지한 채 가공 변질층을 얇게 할 수 있었다.
한편, RIE 등의 드라이 에칭으로는, 단시간에 가공 변질층을 제거할 수 있지만, GaN 결정 표면의 모폴로지가 저하되고[GaN 결정 표면의 표면 조도(Ry, Ra)가 커지고], 에피텍셜층 표면의 모폴로지도 저하되었다[에피텍셜층의 표면 조도(Ry, Ra)도 커졌다].
(실시예7 내지 실시예 10)
실시예 7 내지 실시예 10은 플럭스법으로 성장시킨 GaN 결정의 표면을 기계 연마하고, 또한 연마함으로써 처리하는 경우의 실시예이다.
(2-1) GaN 결정의 성장
기초 기판으로서 상기 HVPE법에 의해 얻어진 직경 50 mm의 GaN 결정 기판을 이용하여 플럭스법에 의해 GaN 결정을 성장시켰다. Ga 원료로서 금속(Ga)과, 플럭스로서 금속(Na)을 몰비로 Ga:Na가 1:1이 되도록 도가니에 수용하여 가열함으로써 800℃의 Ga-Na 융액을 얻었다. 이 Ga-Na 융액에 N 원료로서 5 MPa의 N2 가스를 용해시켜 두께 O.6 mm의 GaN 결정을 성장시켰다.
(2-2) GaN 결정 기판 표면의 기계 연마
상기 플럭스법에 의해 얻어진 GaN 결정을 결정 성장면인 (0001)면에 평행한 면이 표면이 되도록 절단 등의 가공을 행하고, 직경 50 mm×두께 0.4 mm의 GaN 결정 기판을 얻었다. 이 GaN 결정 기판의 기계 연마는 실시예 1과 마찬가지로 행하였다.
(2-3) GaN 결정 기판 표면의 연마
상기 기계 연마 후의 GaN 결정 기판의 표면을 연마액의 pH 및 산화 환원 전위, 연마액에 첨가하는 산화제, 고경도 연삭 입자, 저경도 연삭 입자를 표 2에 나타낸 바와 같이 한 것 이외에는 실시예 1과 마찬가지로 하여 연마하였다.
(2-4) GaN 결정 기판의 열처리
상기 연마 후의 GaN 결정 기판을 MOCVD 장치 내에 설치하고, 실시예 1과 마찬가지로 하여 GaN 결정 기판의 열처리를 행하였다.
(2-5) GaN 결정 기판상으로의 에피텍셜층의 형성
상기 MOCVD 장치에서, 실시예 1과 마찬가지로 하여 GaN 결정 기판상에 에피텍셜층으로서 두께가 2 ㎛의 GaN층을 형성하였다. 결과를 표 2에 정리하였다.
Figure 112006028967697-PAT00002
표 2로부터 명백한 바와 같이, pH를 4 이하 또는 10 이상으로 한 연마액을 이용함으로써, pH가 8인 연마액에 비해 1.3 배 이상의 연마 속도에서의 연마가 가능하게 되었다. 또한 pH를 2 이하로 한 연마액에 의해 1.8 배 이상의 연마 속도에서의 연마가 가능하게 되었다.
(실시예 11 내지 실시예 17)
실시예 11 내지 실시예 17은 HVPE법으로 성장시킨 GaN 결정의 표면을 기계 연삭하고, 또한 연마함으로써 처리하는 경우의 실시예이다.
(3-1) GaN 결정의 성장
실시예 1과 마찬가지로 하여 HVPE법에 의해 GaN 결정을 성장시켰다.
(3-2) GaN 결정 기판 표면의 기계 연삭
상기 HVPE법에 의해 얻어진 GaN 결정을 결정 성장면인 (0001)면에 평행한 면으로 슬라이스하여 직경 50 mm×두께 0.6 mm의 GaN 결정 기판을 얻었다. 도 2를 참조하여, 이 GaN 결정 기판[III족 질화물 결정(1)]의 N 원자면측의 C면[(000-1)면]을 세라믹스제의 결정 홀더(21)에 왁스로 접착하였다. 연삭기로서는 인피드형의 것을 이용하였다. 숫돌(22)은 외경 80 mm×폭 5 mm의 링 형상으로 한 결정화된 본드의 다이아몬드 숫돌을 이용하였다. GaN 결정 기판[III족 질화물 결정(1)]을 결정 홀더(21)에 고정시키고 그 회전축(21c)을 중심으로 하여 회전시키는 동시에, 숫돌(22)을 숫돌대(23)에 고정하여 그 회전축(23c)을 중심으로 회전시키면서, 숫돌(22)을 GaN 결정의 표면에 보냄으로써 GaN 결정 표면[Ga 원자면측의 C면, (0001)면]의 기계 연마를 행하였다. 연삭 입자 지름이 15 ㎛, 5 ㎛, 3 ㎛, 1 ㎛의 4 종류의 다이아몬드 숫돌을 준비하고, 기계 연마의 진행과 함께, 연삭 입자 지름을 단계적으로 작게 하였다. 이러한 기계 연삭에 의해 GaN 결정의 표면은 유리면으로 되었다.
(3-3) GaN 결정 기판 표면의 연마
상기 기계 연삭 후의 GaN 결정 기판의 표면을 연마액의 pH 및 산화 환원 전위, 연마액에 첨가하는 산화제, 고경도 연삭 입자, 저경도 연삭 입자를 표 3에 도시한 바와 같이 한 것 이외에는 실시예 1과 마찬가지로 하여 연마하였다. 여기서, 고경도 연삭 입자에서의 경도는 SiC > Al2O3 > Cr2O3 > ZrO2의 순서이다.
(3-4) GaN 결정 기판의 열처리
상기 연마 후의 GaN 결정 기판을 MOCVD 장치 내에 설치하고, 실시예 1과 마찬가지로 하여 GaN 결정 기판의 열처리를 행했다.
(3-5) GaN 결정 기판상으로의 에피텍셜층의 형성
상기 MOCVD 장치에서, 실시예 1과 마찬가지로 하여 GaN 결정 기판상에 에피텍셜층으로서 두께가 2 ㎛의 GaN층을 형성하였다. 결과를 표 3에 정리하였다.
Figure 112006028967697-PAT00003
표 3으로부터 명백한 바와 같이, 각종 고경도 연삭 입자와 각종 저경도 연삭 입자를 혼합한 연삭 입자를 포함하는 연마를 이용한 연마에 의해서도 연마 속도가 크면서, GaN 결정 표면의 모폴로지가 양호한 표면 처리를 행할 수 있었다. 여기서, 고경도 연삭 입자의 경도의 저하 또는 입자 지름의 저하와 함께, GaN 결정의 가공 변질층, 표면 조도(Ry) 및 표면 조도(Ra)는 모두 저감하고, GaN 결정 기판 표면의 품질이 향상되었다. 또한, GaN 결정 기판 표면의 모폴로지의 향상에 의해 GaN 결정 기판상에 형성되는 에피텍셜층의 모폴로지도 향상하였다.
(실시예 18 내지 실시예 23)
실시예 18 내지 실시예 23은 HVPE법으로 성장시킨 GaN 결정 (4-1)을 여러 가지 면방위로 슬라이스하여 GaN 결정 기판을 제작한 후, 이 GaN 결정 기판을 실시예 1과 마찬가지로 하여 기계 연마하고(4-2), 또한 표 4에 도시하는 조건으로 연마(4-3)한 실시예이다. 결과를 표 4에 정리하였다.
Figure 112006028967697-PAT00004
표 4로부터 명백한 바와 같이, GaN 결정 기판의 주면이 C면, A면, R면, M면 및 S면 중 어느 한 면이라도 본 발명에 따른 연마에 의해 연마 속도가 크면서, GaN 결정 표면의 품질이 양호한 표면 처리를 행할 수 있었다. 또한, 표 4로부터 명백한 바와 같이, 연마 속도가 큰 면은 C면(N 원자면측)> A면> M면> S면> R면> C면(Ga 원자면측) 순서였다.
(실시예 24 내지 실시예 30)
실시예 24 내지 실시예 30은 승화법으로 성장시킨 AlN 결정의 표면을 기계 연마하고, 또한 연마함으로써 처리하는 경우의 실시예이다.
(5-1) AlN 결정의 성장
AlN 종 결정(직경 50 mm×두께 1.5 mm)의 Al 원자면측의 C면[(0001)면]상에 승화법에 의해 이하와 같이 하여 AlN 결정을 성장시켰다.
우선, BN제의 도가니의 하부에 AlN 분말 등의 AlN 원료를 수납하고, 내경 50 mm의 도가니의 상부에 AlN 종 결정을 배치하였다. 다음에, 도가니 주위에 N2 가스를 흐르게 하면서, 도가니 내의 온도를 상승시켰다. 도가니 내의 승온 중에는 도가니의 AlN 종 결정의 온도를 AlN 원료측 온도보다 높게 하여 승온 중에는 AlN 종 결정의 표면을 에칭에 의해 청정하게 하는 동시에, 승온중에 AlN 종 결정 및 도가니 내부로부터 방출된 불순물을 도가니에 설치한 배기구를 통하여 제거하였다.
다음에, 도가니의 AlN 종 결정측 온도를 2100℃, AlN 원료측 온도를 2150℃로 하여 AlN 원료로부터 AlN을 승화시켜 도가니의 상부에 배치된 AlN 종 결정상에서, AlN을 다시 고체화시켜 AlN 결정을 성장시켰다. AlN 결정 성장중에도 도가니 주위에 N2 가스를 계속 흐르게 하고, 도가니 주위의 가스 분압이 101.3 hPa 내지 1013 hPa 정도가 되도록, N2 가스 유량을 제어하였다. 상기한 결정 성장 조건으로 50 시간 AlN 결정을 성장시켰다.
(5-2) AlN 결정 기판 표면의 기계 연마
상기 승화법에 의해 얻어진 AlN 결정을 결정 성장면인 AlN 종 결정의 (0001)면과 평행한 면에서 슬라이스하고, 직경 50 mm×두께 0.6 mm의 AlN 결정 기판을 얻었다.
이 AlN 결정 기판의 기계 연마는 실시예 1과 마찬가지로 행하였다.
(5-3) AlN 결정 기판 표면의 연마
상기 기계 연마 후의 AlN 결정 기판의 표면을 연마액의 pH 및 산화 환원 전위, 연마액에 첨가하는 산화제, 고경도 연삭 입자, 저경도 연삭 입자를 표 5에 도시하는 바와 같이 한 것 이외에는 실시예 1과 마찬가지로 하여 연마하였다.
(5-4) AlN 결정 기판의 열처리
상기 연마 후의 AlN 결정 기판을 MOCVD 장치 내에 설치하고, 실시예 1와 마찬가지로 하여 AlN 결정 기판의 열처리를 행하였다.
(5-5) AlN 결정 기판상으로의 에피텍셜층의 형성
상기 MOCVD 장치에서, 상기 열처리 후의 AlN 결정 기판상에 1000 ℃에서 유량이 2 slm의 TMG 가스를 60분간 흐르게 함으로써, AlN 결정 기판상에 에피텍셜층으로서 두께가 2 ㎛의 GaN층을 형성하였다. 결과를 표 5에 정리하였다.
Figure 112006028967697-PAT00005
표 5로부터 명백한 바와 같이, 연마액의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 y ≥ -50x + 1000 [수학식 1] 및 y ≤ -50x + 1900 [수학식 2]의 관계 모두를 만족시키는 연마액을 이용하여 연마함으로써, 평활하고 가공 변질층이 얇은 양품질의 AlN 결정 표면 및 모폴로지 및 결정의 양호한 에피텍셜층을 얻을 수 있다.
(실시예 31)
HVPE 법에 의해 GaN 결정을 성장시킬 때에 Si를 GaN 결정에 도핑하여 n형의 GaN 결정을 얻었다. 얻어진 n형의 GaN 결정을 실시예 1과 같은 기계 연마 및 실시예 6과 같은 연마를 행하고, n형의 GaN 결정 기판을 얻을 수 있다.
다음에, 도 4를 참조하여 이 n형의 GaN 결정 기판[III족 질화물 결정 기판(410)]의 한쪽 주면상에 MOCVD법에 의해 n형 반도체층(420)으로서의 두께 1 ㎛의 n형 GaN층(421)(도펀트: Si) 및 두께 150 nm의 n형 Al0.1Ga0.9N층(422)(도펀트: Si), 발광층(440), p형 반도체층(430)으로서의 두께 20 nm의 p형 Al0.1Ga0.8N층(431)(도펀트: Mg) 및 두께 150 nm의 p형 GaN층(432)(도펀트: Mg)을 순차적으로 형성하여 반도체 장치로서의 발광 소자를 얻었다. 여기서, 발광층(440)은 두께 10 nm의 GaN층으로 형성되는 장벽층의 4층과, 두께 3 nm의 Ga0.85In0.15N층으로 형성되는 우물층의 3층이 교대로 적층된 다중량자 우물 구조로 하였다.
다음에, n형의 GaN 결정 기판의 다른쪽의 주면상에 제1 전극(461)으로서, 두께 200 nm의 Ti층, 두께 1000 nm의 Al층, 두께 200 nm의 Ti층, 두께 2000 nm의 Au층으로부터 형성되는 적층 구조를 형성하고, 질소 분위기중에서 가열함으로써, 직경 100 ㎛의 n측 전극을 형성하였다. 한편, p형 GaN층(432)상에 제2 전극(462)으로서, 두께 4 nm의 Ni층, 두께 4 nm의 Au층으로부터 형성되는 적층 구조를 형성하고, 불활성 가스 분위기중에서 가열함으로써, p측 전극을 형성하였다. 상기 적층체를 400 ㎛ 각으로 칩화한 후에 상기 p측 전극을 AuSn으로 형성된 땜납층(470)으로 도전체(482)에 본딩하였다. 또한, 상기 n측 전극과 도전체(481)를 와이어(490)로 본딩하고, 발광 장치로서의 반도체 장치(400)를 얻었다.
이와 같이 하여 GaN 결정 기판[III족 질화물 결정 기판(410)]측이 발광면측이고, 반도체층(450)의 최외측 반도체층인 p형 GaN층(432)측이 도전체(482)로의 탑재면측인 발광 장치를 얻을 수 있다. 또한, 분광기를 이용하여 이 발광 장치의 발광 스펙트럼을 측정한 바 450 nm에 피크 파장을 갖고 있었다.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시에 제한되는 것이 아니라고 생각해야 한다. 본 발명의 범위는 상기한 설명이 아닌 특허청구 범위에 의해 나타나고, 특허청구 범위와 균등한 의미 및 범위 내의 모든 변경이 포함되는 것이 의도된다.
본 발명에 의하면, III족 질화물 결정에 평활하고 가공 변질층이 얇은 양품질의 표면을 효율적으로 형성할 수 있고, 반도체 장치에 이용할 수 있는 III족 질화물 결정 기판을 효율적으로 얻을 수 있다.

Claims (19)

  1. III족 질화물 결정의 표면을 연마하는 III족 질화물 결정의 표면 처리 방법으로서,
    상기 연마에 이용되는 연마액의 pH 값(x)과 산화 환원 전위 값(y)(mV)이 이하의 수학식 1 및 수학식 2,
    (수학식 1)
    y ≥ -50x + 1000
    (수학식 2)
    y ≤ -50x + 1900
    의 관계 모두를 만족시키는 것을 특징으로 하는 III족 질화물 결정의 표면 처리 방법.
  2. 제1항에 있어서, 상기 연마액의 pH가 6 이하 또는 8 이상인 것인 III족 질화물 결정의 표면 처리 방법.
  3. 제1항에 있어서, 상기 연마액에는 연삭 입자가 포함되고, 상기 연삭 입자는 상기 III족 질화물 결정보다 경도가 높은 고경도 연삭 입자, 상기 III족 질화물 결정의 경도 이하로 경도가 낮은 저경도 연삭 입자, 또는 상기 고경도 연삭 입자와 상기 저경도 연삭 입자의 혼합 연삭 입자인 것인 III족 질화물 결정의 표면 처리 방법.
  4. 제3항에 있어서, 상기 고경도 연삭 입자의 입자 지름이 1 ㎛ 이하인 것인 III족 질화물 결정의 표면 처리 방법.
  5. 제3항에 있어서, 상기 고경도 연삭 입자가, 다이아몬드, SiC, Si3N4, BN, Al2O3, Cr2O3, ZrO2를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자인 것인 III족 질화물 결정의 표면 처리 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 저경도 연삭 입자가, SiO2, CeO2, TiO2, MgO, MnO2, Fe2O3, Fe3O4, NiO, ZnO, CoO, Co3O4, SnO2, CuO, Cu2O, GeO2, CaO, Ga2O3 , In2O3를 포함하는 군으로부터 선택되는 적어도 하나의 재질을 포함하는 연삭 입자인 것인 III족 질화물 결정의 표면 처리 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 III족 질화물 결정의 표면을 기계 연삭 또는 기계 연마하고, 상기 기계 연삭 또는 기계 연마된 III족 질화물 결정의 표면을 연마하는 것인 III족 질화물 결정의 표면 처리 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 III족 질화물 결정의 연마 후에서의 가공 변질층의 두께가 50 nm 이하인 것인 III족 질화물 결정의 표면 처리 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 III족 질화물 결정의 연마 후에서의 표면 조도(Ry)가 5 nm 이하인 것인 III족 질화물 결정의 표면 처리 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 III족 질화물 결정의 연마 후에서의 표면 조도(Ra)가 0.5 nm 이하인 것인 III족 질화물 결정의 표면 처리 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 연마 후의 III족 질화물 결정을 열처리하는 것인 III족 질화물 결정의 표면 처리 방법.
  12. 제1항에 기재된 III족 질화물 결정의 표면 처리 방법에 의해 얻어진 III족 질화물 결정 기판.
  13. 표면 조도(Ry)가 1 nm 이하인 III족 질화물 결정 기판.
  14. 표면 조도(Ra)가 0.1 nm 이하인 III족 질화물 결정 기판.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 III족 질화물 결정 기판의 주면이 위트자이트 구조(wurtzite structure)에서의 C면, A면, R면, M면 및 S면 중 어느 한 면에 평행인 것인 III족 질화물 결정 기판.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 III족 질화물 결정 기판의 주면과, 위트자이트 구조에서의 C면, A면, R면, M면 및 S면 중 어느 한 면이 이루는 각인 오프 각이 0.05°이상 15°이하인 것인 III족 질화물 결정 기판.
  17. 제12항 내지 제14항 중 어느 한 항에 기재된 III족 질화물 결정 기판상에 에피텍셜 성장에 의해 형성된 1층 이상의 III족 질화물층을 포함하는 에피텍셜층이 부착된 III족 질화물 결정 기판.
  18. 제12항에 기재된 III족 질화물 결정 기판을 포함하는 반도체 장치.
  19. 제18항에 기재된 III족 질화물 결정 기판을 포함하는 반도체 장치로서,
    상기 III족 질화물 결정 기판에서의 한 쪽의 주면측에 에피텍셜 성장된 3층 이상의 반도체층과, 상기 III족 질화물 결정 기판의 다른쪽의 주면에 형성된 제1 전극과, 상기 반도체층의 최외측 반도체층상에 형성된 제2 전극을 포함하는 발광 소자와, 상기 발광 소자를 탑재하는 도전체를 포함하고,
    상기 발광 소자는 상기 III족 질화물 결정 기판측이 발광면측이며, 상기 최외측 반도체층측이 탑재면측이고,
    상기 반도체층은, p형 반도체층과, n형 반도체층과, 상기 p형 반도체층과 상기 n형 반도체층 사이에 형성되는 발광층을 포함하는 반도체 장치.
KR1020060037281A 2005-04-26 2006-04-25 Ⅲ족 질화물 결정의 표면 처리 방법, ⅲ족 질화물 결정기판, 에피텍셜층 부착 ⅲ족 질화물 결정 기판 및 반도체장치 KR20060112232A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005127730A JP4792802B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法
JPJP-P-2005-00127730 2005-04-26

Publications (1)

Publication Number Publication Date
KR20060112232A true KR20060112232A (ko) 2006-10-31

Family

ID=36685779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037281A KR20060112232A (ko) 2005-04-26 2006-04-25 Ⅲ족 질화물 결정의 표면 처리 방법, ⅲ족 질화물 결정기판, 에피텍셜층 부착 ⅲ족 질화물 결정 기판 및 반도체장치

Country Status (6)

Country Link
US (3) US20060236922A1 (ko)
EP (2) EP1717286A1 (ko)
JP (1) JP4792802B2 (ko)
KR (1) KR20060112232A (ko)
CN (2) CN101792929B (ko)
TW (1) TWI386990B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010105240A3 (en) * 2009-03-13 2011-01-13 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
KR20140079507A (ko) * 2011-10-28 2014-06-26 캐논 아네르바 가부시키가이샤 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR20180051658A (ko) * 2012-05-16 2018-05-16 신에쯔 한도타이 가부시키가이샤 질화물 반도체 장치의 제조방법
US10329455B2 (en) 2016-09-23 2019-06-25 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization slurry and method for forming same

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560261A4 (en) * 2003-06-16 2008-02-20 Sumitomo Electric Industries METHOD FOR SURFACE TREATMENT OF A NITRIDE SEMICONDUCTOR CRYSTAL AND A NITRIDE SEMICONDUCTOR CRYSTAL OBTAINED BY SAID METHOD
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
US9543393B2 (en) 2006-04-07 2017-01-10 Sixpoint Materials, Inc. Group III nitride wafer and its production method
JP2007299979A (ja) 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5017709B2 (ja) * 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
US20100062601A1 (en) * 2006-11-15 2010-03-11 Cabot Microelectronics Corporation Methods for polishing aluminum nitride
US8382898B2 (en) * 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
EP2083935B1 (en) * 2006-11-22 2012-02-22 S.O.I.TEC Silicon on Insulator Technologies Method for epitaxial deposition of a monocrystalline Group III-V semiconductor material
US8545628B2 (en) * 2006-11-22 2013-10-01 Soitec Temperature-controlled purge gate valve for chemical vapor deposition chamber
US20080152567A1 (en) * 2006-12-20 2008-06-26 Killough Kerry R Gas absorption system, composition, and method
JP5231449B2 (ja) * 2006-12-28 2013-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 平滑なウェハの製造方法
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US20090317638A1 (en) * 2007-02-20 2009-12-24 Sumitomo Electric Industries, Ltd. Polishing slurry, method for manufacturing the polishing slurry, nitride crystalline material and method for plishing surface of the nitride crystalline material
EP2175480A4 (en) * 2007-07-19 2012-12-19 Mitsubishi Chem Corp GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR CLEANING THE SAME
JP4908467B2 (ja) * 2008-08-06 2012-04-04 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体結晶の製造方法
WO2010024285A1 (ja) * 2008-09-01 2010-03-04 住友電気工業株式会社 窒化物基板の製造方法および窒化物基板
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4333820B1 (ja) 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
JP4827963B2 (ja) * 2009-12-11 2011-11-30 国立大学法人九州大学 炭化珪素の研磨液及びその研磨方法
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
WO2012043220A1 (ja) * 2010-09-28 2012-04-05 三井金属鉱業株式会社 研磨剤
TWI605112B (zh) 2011-02-21 2017-11-11 Fujimi Inc 研磨用組成物
US8828874B2 (en) * 2011-03-28 2014-09-09 Sinmat, Inc. Chemical mechanical polishing of group III-nitride surfaces
JP5565396B2 (ja) * 2011-09-26 2014-08-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス
CN103890127B (zh) * 2011-10-13 2015-09-09 三井金属矿业株式会社 研磨剂浆料及研磨方法
KR101267982B1 (ko) * 2011-12-13 2013-05-27 삼성코닝정밀소재 주식회사 반도체 기판의 연마방법 및 반도체 기판의 연마장치
JP5900079B2 (ja) * 2012-03-23 2016-04-06 三菱化学株式会社 ポリシングスラリー、及びその製造方法、並びに第１３族窒化物基板の製造方法
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP6032087B2 (ja) * 2012-03-30 2016-11-24 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP5966524B2 (ja) * 2012-03-30 2016-08-10 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP2013247341A (ja) * 2012-05-29 2013-12-09 Fujimi Inc 研磨用組成物並びにそれを用いた研磨方法及びデバイス製造方法
JP6169704B2 (ja) 2012-09-25 2017-07-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させる方法
EP2900850B1 (en) 2012-09-26 2018-11-14 SixPoint Materials, Inc. Fabrication method of group iii nitride wafers and testing method thereof
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN103100965B (zh) * 2013-02-05 2015-07-01 中国电子科技集团公司第四十六研究所 InP单晶片双面抛光方法及装置
JP5692283B2 (ja) * 2013-05-20 2015-04-01 住友電気工業株式会社 Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
WO2015059987A1 (ja) * 2013-10-22 2015-04-30 株式会社ノリタケカンパニーリミテド 研磨用組成物およびそれを用いた研磨加工方法
US9425109B2 (en) 2014-05-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization method, method for polishing wafer, and CMP system
US9567492B2 (en) * 2014-08-28 2017-02-14 Sinmat, Inc. Polishing of hard substrates with soft-core composite particles
JP2017532397A (ja) * 2014-08-29 2017-11-02 キャボット マイクロエレクトロニクス コーポレイション サファイア表面を研磨するための組成物及び方法
JP6656829B2 (ja) 2014-11-07 2020-03-04 株式会社フジミインコーポレーテッド 研磨用組成物
CN104403575B (zh) * 2014-12-23 2016-09-21 包头市华辰稀土材料有限公司 一种高精度氧化铝抛光粉的制备方法
CN110350058B (zh) * 2015-02-16 2022-10-28 首尔伟傲世有限公司 光提取效率得到提高的发光元件
CN105273638B (zh) * 2015-10-14 2017-08-29 盐城工学院 氧化镓晶片抗解理悬浮研磨液及其制备方法
US11370076B2 (en) 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
US10350725B2 (en) 2016-02-23 2019-07-16 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN106833522A (zh) * 2017-03-12 2017-06-13 孙宏梅 一种法兰蝶阀蝶板研磨剂
CN106956212B (zh) * 2017-03-17 2018-12-04 衢州学院 一种采用化学抛光液和陶瓷抛光盘的氮化铝基片抛光方法
CN107460425B (zh) * 2017-07-04 2020-04-21 马鞍山起劲磁塑科技有限公司 一种解决磁选机混合夹杂问题的方法
US11078380B2 (en) * 2017-07-10 2021-08-03 Entegris, Inc. Hard abrasive particle-free polishing of hard materials
WO2019239013A1 (en) * 2018-06-15 2019-12-19 Mirka Ltd Abrading with an abrading plate
CN108857601A (zh) * 2018-07-25 2018-11-23 浙江工业大学 钴基合金的光催化加工方法及其设备
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
CN109509701B (zh) * 2018-11-02 2021-08-10 武汉电信器件有限公司 一种晶圆片的研磨抛光方法以及相应的晶圆片
CN110233115B (zh) * 2019-05-29 2020-09-08 宁波芯健半导体有限公司 一种晶圆级芯片封装方法及封装结构
CN110373195A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第十一研究所 腐蚀液及从二类超晶格外延薄膜层去除锑化镓衬底的方法
US11688601B2 (en) 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
JP3649771B2 (ja) * 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
US6159858A (en) * 1995-07-04 2000-12-12 Fujitsu Limited Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
AU1457101A (en) * 1999-10-28 2001-05-08 Cabot Microelectronics Corporation Chemical mechanical polishing compositions and systems
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
WO2002039555A1 (fr) * 2000-11-10 2002-05-16 Sharp Kabushiki Kaisha Element lumineux semi-conducteur nitrure et dispositif optique equipe de cet element
JP2002176198A (ja) * 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
JP2002299686A (ja) * 2001-03-29 2002-10-11 Sharp Corp 半導体発光素子およびその製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6589099B2 (en) * 2001-07-09 2003-07-08 Motorola, Inc. Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry
CA2467806C (en) * 2001-11-20 2011-04-19 Rensselaer Polytechnic Institute Method for polishing a substrate surface
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
KR101088991B1 (ko) * 2002-12-11 2011-12-01 니치아 카가쿠 고교 가부시키가이샤 벌크 단결정 갈륨-함유 질화물의 제조공정
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP2007103463A (ja) * 2005-09-30 2007-04-19 Sumitomo Electric Ind Ltd ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010105240A3 (en) * 2009-03-13 2011-01-13 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
KR101346009B1 (ko) * 2009-03-13 2013-12-31 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 나노다이아몬드를 사용하는 화학기계적 평탄화 공정
US8980113B2 (en) 2009-03-13 2015-03-17 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
KR101508917B1 (ko) * 2009-03-13 2015-04-07 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 나노다이아몬드를 사용하는 화학기계적 평탄화 공정
US9343321B2 (en) 2009-03-13 2016-05-17 Saint-Gobain Cermaics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
KR20140079507A (ko) * 2011-10-28 2014-06-26 캐논 아네르바 가부시키가이샤 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
US9309606B2 (en) 2011-10-28 2016-04-12 Canon Anelva Corporation Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
KR20180051658A (ko) * 2012-05-16 2018-05-16 신에쯔 한도타이 가부시키가이샤 질화물 반도체 장치의 제조방법
US10329455B2 (en) 2016-09-23 2019-06-25 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization slurry and method for forming same

Also Published As

Publication number Publication date
JP4792802B2 (ja) 2011-10-12
TWI386990B (zh) 2013-02-21
CN101792929A (zh) 2010-08-04
JP2006310362A (ja) 2006-11-09
CN100595035C (zh) 2010-03-24
US20060236922A1 (en) 2006-10-26
US20100227532A1 (en) 2010-09-09
TW200731381A (en) 2007-08-16
CN101792929B (zh) 2012-05-30
EP1717286A1 (en) 2006-11-02
EP2039733A1 (en) 2009-03-25
US20140124826A1 (en) 2014-05-08
CN1868674A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
JP4792802B2 (ja) Ｉｉｉ族窒化物結晶の表面処理方法
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP4333820B1 (ja) 化合物半導体基板
US7851381B2 (en) Surface treatment method for nitride crystal, nitride crystal substrate, nitride crystal substrate with epitaxial layer and semiconductor device, and method of manufacturing nitride crystal substrate with epitaxial layer and semiconductor device
EP2484818B1 (en) Iii nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP5429350B2 (ja) ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
KR20120013270A (ko) 질화물 결정 기판, 에피택셜층 부착 질화물 결정 기판 및 반도체 장치
JP4752214B2 (ja) エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
US6844084B2 (en) Spinel substrate and heteroepitaxial growth of III-V materials thereon
JP2009272380A (ja) Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9287453B2 (en) Composite substrates and functional device
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP5636642B2 (ja) 化合物半導体基板
JP2011049610A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid