CN101792929B - Iii族氮化物晶体基材和半导体设备 - Google Patents

Iii族氮化物晶体基材和半导体设备 Download PDF

Info

Publication number
CN101792929B
CN101792929B CN2010101110265A CN201010111026A CN101792929B CN 101792929 B CN101792929 B CN 101792929B CN 2010101110265 A CN2010101110265 A CN 2010101110265A CN 201010111026 A CN201010111026 A CN 201010111026A CN 101792929 B CN101792929 B CN 101792929B
Authority
CN
China
Prior art keywords
iii nitride
nitride crystal
iii
crystal substrate
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101110265A
Other languages
English (en)
Other versions
CN101792929A (zh
Inventor
石桥惠二
西浦隆幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101792929A publication Critical patent/CN101792929A/zh
Application granted granted Critical
Publication of CN101792929B publication Critical patent/CN101792929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Abstract

本发明提供了一种III族氮化物晶体基材，所述基材包括：厚度为50nm以下的受影响层；和厚度为3nm以下的表面氧化层。本发明还提供了一种半导体设备，所述半导体设备包括上述的III族氮化物晶体基材。本发明提供的另一种III族氮化物晶体基材除上述两层外还包括通过外延生长在所述III族氮化物晶体基材上形成的至少一个III族氮化物层。

Description

III族氮化物晶体基材和半导体设备
本申请是名称为“III族氮化物晶体膜的表面处理方法，III族氮化物晶体基材，具有外延层的III族氮化物晶体基材，和半导体设备”的中国发明专利申请号200610077029.5(申请人：住友电气工业株式会社；申请日：2006年4月26日)的分案申请。
技术领域
本发明涉及用于半导体设备如发光设备，电子设备和半导体传感器的基材的III族氮化物晶体膜的表面处理方法。此外，本发明涉及由III族氮化物晶体膜的表面处理方法制备的III族氮化物晶体基材。
背景技术
III族氮化物晶体如GaN晶体和AlN晶体是制造半导体设备如发光设备，电子设备和半导体传感器的基材的非常有用的原料。这里“III族氮化物晶体”指由III族元素和氮组成的晶体，例如GaxAlyIn1-x-yN晶体(0≤x，0≤y，和x+y≤1)。
用作半导体设备的基材的III族氮化物晶体基材是通过在III族氮化物晶体膜的周边上形成一定形状，裁切晶体膜以具有预定厚度，和机械打磨(或抛光)或机械研磨该表面来制备的。然而，通过裁切、机械打磨或机械研磨，在III族氮化物晶体膜的表面上形成厚受影响层(术语“受影响层”是指其中晶格次序不整的层，该层通过对晶体膜的表面进行研磨、打磨或抛光而在晶体膜的表面上形成，下同)或者III族氮化物晶体膜的表面粗糙度增大。随着III族氮化物晶体基材的受影响层的厚度增大，并且随着其表面粗糙度增大，基材的表面质量下降，导致III族氮化物晶体层(它通过外延生长形成在III族氮化物晶体膜的表面上)的表面不规则度增大，并且结晶度降低。因此，在这样的基材上不能形成质量令人满意的半导体元件。
因此，作为由III族氮化物晶体膜生产III族氮化物晶体基材的方法，已经广泛采用了如下方法：裁切III族氮化物晶体膜以具有预定厚度，将表面机械打磨或机械研磨，然后通过干蚀刻将表面抛光(例如参见日本未审专利申请公开2001-322899号)或化学机械抛光(CMP)(例如参见美国专利6596079号和6488767号以及日本未审专利申请公开2004-311575号)，从而去除受影响层并且进一步降低表面粗糙度。
然而，在III族氮化物晶体基材的表面的干刻蚀方法中，虽然受影响的层可以除去，但是难以进一步降低表面粗糙度。
在已知的抛光中，III族氮化物晶体膜的表面是通过将III族氮化物晶体膜压制在抛光垫上，同时将含有硬度低于或等于所要抛光的III族氮化物晶体膜的硬度的磨料颗粒的淤浆提供到抛光垫上来进行抛光。然而，因为III族晶体膜是硬的和具有低的反应活性，抛光速率是非常低的并且该已知抛光是不足够的方法。
最近，已经建议了通过使用含有由金刚石、氧化铝(Al2O3)或类似物组成的硬磨料颗粒和由胶体硅石(SiO2)、煅制二氧化钛(TiO2)或类似物组成的软磨料颗粒的淤浆，将III族氮化物晶体膜抛光的方法(例如参见日本未审查的专利申请公开No.2004-311575)。这一技术能够提高III族氮化物晶体膜的抛光速率和表面光滑度。然而，在日本未审查的专利申请公开No.2004-311575中公开的抛光方法中，难以进一步改进表面光滑度，因为淤浆含有硬磨料颗粒。所以，仍然需要能够产生出更光滑表面但同时保持高抛光速率的一种抛光方法。
发明内容
为了有效地生产能够用于半导体设备中的III族氮化物晶体基材，本发明的目的是提供III族氮化物晶体膜的表面处理方法，其中能够有效地在III族氮化物晶体膜上形成具有薄的受影响层的令人满意高质量光滑表面。
本发明提供了III族氮化物晶体膜的表面处理方法，该方法包括将III族氮化物晶体膜的表面抛光，其中抛光用的抛光液的pH值x和氧化-还原电位值y(mV)同时满足y≥-50x+1,000(Ex.(1))和y≤-50x+1,900(Ex.(2)).
在本发明的III族氮化物晶体膜的表面处理方法中，抛光液可含有氧化剂。另外，抛光液的pH可以是至多6或至少8。
在本发明的III族氮化物晶体膜的表面处理方法中，抛光液可含有磨料颗粒和磨料颗粒可以是硬度高于III族氮化物晶体膜的硬度的高硬度磨料颗粒，硬度低于或等于III族氮化物晶体膜的硬度的低硬度磨料颗粒，或含有高硬度磨料颗粒和低硬度磨料颗粒的混合磨料颗粒。高硬度磨料颗粒的粒度可以是1μm或更低。高硬度磨料颗粒可以是含有选自金刚石、SiC、Si3N4、BN、Al2O3、Cr2O3和ZrO2中的至少一种材料的磨料颗粒。低硬度磨料颗粒可以是含有选自SiO2、CeO2、TiO2、MgO、MnO2、Fe2O3、Fe3O4、NiO、ZnO、CoO、Co3O4、SnO2、CuO、Cu2O、GeO2、CaO、Ga2O3和In2O3中的至少一种材料的磨料颗粒。
在本发明的III族氮化物晶体膜的表面处理方法中，III族氮化物晶体膜的表面可以进行机械研磨或机械打磨，然后III族氮化物晶体膜的机械研磨或机械打磨表面进行抛光。在III族氮化物晶体膜的抛光之后受影响的层的厚度可以是50nm或更低。在III族氮化物晶体膜的抛光之后表面粗糙度Ry可以是5nm或更低。在III族氮化物晶体膜的抛光之后表面粗糙度Ra可以是0.5nm或更低。此外，在抛光之后III族氮化物晶体膜进行热退火。
本发明提供了由以上表面处理方法制得的III族氮化物晶体基材。本发明还提供III族氮化物晶体基材，其中表面粗糙度Ry是1nm或更低。本发明还提供III族氮化物晶体基材，其中表面粗糙度Ra是0.1nm或更低。
在本发明的III族氮化物晶体基材中，III族氮化物晶体基材的主平面可以平行于在纤锌矿结构中的C-平面，A-平面，R-平面，M-平面和S-平面中的任何平面。由III族氮化物晶体基材的主平面与在纤锌矿结构中的C-平面，A-平面，R-平面，M-平面和S-平面中的任何平面之间所形成的斜角可以是0.05°至15°。
本发明提供具有外延层的III族氮化物晶体基材，该基材包括以上III族氮化物晶体基材，和由外延生长法在III族氮化物晶体基材上形成的至少一个III族氮化物层。
本发明提供包括上述III族氮化物晶体基材的半导体设备。此外，本发明提供进一步包括发光元件和装配(mounting)发光元件用的电导体的半导体设备，所述发光元件包括由外延生长法在III族氮化物晶体基材的主平面上形成的三个或更多子层组成的半导体层，在III族氮化物晶体基材的另一个主平面上形成的第一电极，和在半导体层的最外半导体子层上形成的第二电极；其中在所述发光元件中，靠近III族氮化物晶体基材的面用作发光面和靠近最外半导体子层的面用作装配层，以及半导体层包括p-型半导体子层，n型半导体子层，和在p-型半导体子层和n型半导体子层之间形成的发光子层。
根据本发明，具有受影响层的令人满意质量光滑表面能够有效地在III族氮化物晶体膜上形成，和因此能够有效制造出能够用于半导体设备的III族氮化物晶体基材。
附图说明
图1是显示了在本发明使用的III族氮化物晶体膜表面的抛光方法的示意性横截面视图；
图2是显示了在本发明使用的III族氮化物晶体膜的机械研磨方法的示意性横截面视图；
图3是在本发明使用的III族氮化物晶体膜表面的机械打磨方法的示意性横截面视图；和
图4是显示了根据本发明的实施方案的半导体设备的示意性横截面视图。
具体实施方式
根据本发明的III族氮化物晶体膜的表面处理方法，参见图1，在用于将III族氮化物晶体膜1的表面进行抛光的III族氮化物晶体膜1的表面处理方法中，抛光用的抛光液17的pH值x和氧化-还原电位值y(mV)同时满足由Ex.(1)和Ex.(2)表示的关系：
y≥-50x+1,000        (1)
y≤-50x+1,900        (2)。
在这里使用的术语“抛光”指使用抛光液将需要抛光的物体表面以化学和/或机械方式变光滑。例如，参见图1，抛光液17从抛光液进料口19供应到抛光垫18上，而固定在面板15上的抛光垫18沿着旋转轴15c旋转。将砝码14放置在固定III族氮化物晶体膜1的晶体夹持器上11。III族氮化物晶体膜1压在抛光垫18上，同时III族氮化物晶体膜1与晶体夹持器11和砝码14一起沿着旋转轴11c旋转。因此，III族氮化物晶体膜1的表面能够被抛光。
术语“氧化-还原电位”指通过在溶液中共存的氧化剂与还原剂之间的平衡状态所决定的能量级(电位)。通过测量所测定的氧化-还原电位是相对于参比电极的值。溶液的表观测量值取决于参比电极的类型。在通常的科技论文等中，标准氢电极(N.H.E)常常用作参比电极。在本发明中的氧化-还原电位表示为当标准氢电极(N.H.E)常常用作参比电极时的值。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，如果抛光液17的pH值x和氧化-还原电位值y(mV)满足y＜-50x+1,000，则抛光液17的氧化能力是弱的，导致III族氮化物晶体膜1的表面的抛光速率下降。另一方面，如果y＞-50x+1,900，则氧化能力变得太强和对于抛光设备如抛光垫和面板的腐蚀作用变得强烈，导致难以进行稳定抛光。
此外，从维持高抛光速率考虑，优选满足关系y≥-50x+1,300。换句话说，抛光用的抛光液17的pH值x和氧化-还原电位值y(mV)优选满足由Ex.(2)和Ex.(3)表示的关系：
y≤-50x+1,900        (2)。
y≥-50x+1,300        (3)。
在标准抛光液中含有的酸如盐酸和硫酸和碱如KOH和NaOH对于将化学稳定的III族氮化物晶体膜的表面进行氧化和除去受影响层具有较弱的能力。因此，优选地，氧化剂被添加到抛光液中以提高氧化-还原电位，即提高氧化能力。氧化剂的添加量进行调节，使得抛光液17的pH值x和氧化-还原电位值y(mV)同时满足由y≥-50x+1,000(Ex.(1))和y≤-50x+1,900(Ex.(2))表示的关系。
从提高抛光速率考虑，添加到抛光液中的氧化剂的优选例子包括，但不限于，次氯酸，氯化异氰脲酸类如三氯异氰脲酸，氯化异氰脲酸盐类如二氯异氰脲酸钠，高锰酸盐如高锰酸钾，重铬酸盐如重铬酸钾，溴酸盐如溴酸钾，硫代硫酸盐如硫代硫酸钠，硝酸，过氧化氢水溶液，和臭氧。这些氧化剂可以单独使用或以两种或多种氧化剂的结合物使用。
用于本发明中的抛光液17的pH优选是至多6或至少8。具有至多6的pH值的酸性抛光液或具有至少8的pH值的碱性抛光液与III族氮化物晶体膜接触，利用刻蚀作用除去III族氮化物晶体膜的受影响层，由此提高抛光速率。从这一点考虑，抛光液17的pH更优选是至多4或至少10和进一步优选至多2。
用于调节pH的酸和碱没有特别限制。它的例子包括无机酸如盐酸，硝酸，硫酸和磷酸；有机酸如甲酸，乙酸，柠檬酸，苹果酸，酒石酸，琥珀酸，邻苯二甲酸，富马酸；碱如KOH，NaOH，NH4OH，和胺类；盐如硫酸盐，碳酸盐和磷酸盐。另外，通过添加氧化剂来调节pH。
优选地，用于本发明中的抛光液含有磨料颗粒。这些磨料颗粒能够提高抛光速率。在抛光液中所含的磨料颗粒没有特别限制，但是，它的例子包括硬度高于III族氮化物晶体膜的硬度的高硬度磨料颗粒，硬度低于或等于III族氮化物晶体膜的硬度的低硬度磨料颗粒，以及含有高硬度磨料颗粒和低硬度磨料颗粒的混合磨料颗粒。
在根据本发明的抛光中，高硬度磨料颗粒的使用能够进一步提高抛光速率并且低硬度磨料颗粒的使用能够改进晶体表面的形态。含有高硬度磨料颗粒和低硬度磨料颗粒的混合磨料颗粒的使用能够形成具有薄的受影响层的令人满意质量光滑晶体膜表面，同时保持了高抛光速率。
从以上观点考虑，至于在抛光液中的磨料颗粒，高硬度磨料颗粒和低硬度磨料颗粒的混合体积比优选是高硬度磨料颗粒∶低硬度磨料颗粒＝5∶95-50∶50和更优选10∶90-30∶70。
在根据本发明的抛光中，高硬度磨料颗粒的粒度优选是1μm或更低。III族氮化物晶体膜的表面是利用高硬度磨料颗粒以机械方式除去以抛光该表面。因此，通过降低高硬度磨料颗粒的粒度，在III族氮化物晶体膜的表面上形成的划痕的深度和不规则度能够降低。因此，表面能够进一步光滑化。从这一点考虑，高硬度磨料颗粒的粒度更优选是0.5μm或更低。
对于高硬度磨料颗粒没有特别限制，只要磨料颗粒的硬度高于所要抛光的III族氮化物晶体膜的硬度就行。高硬度磨料颗粒优选是含有选自金刚石、SiC、Si3N4、BN、Al2O3、Cr2O3和ZrO2中的至少一种材料的磨料颗粒。含有这些材料的高硬度磨料颗粒的使用能够提高在III族氮化物晶体膜的表面的抛光过程中的抛光速率。
对于低硬度磨料颗粒没有特别限制，只要磨料颗粒的硬度低于或等于所要抛光的III族氮化物晶体膜的硬度就行。低硬度磨料颗粒优选含有选自SiO2、CeO2、TiO2、MgO、MnO2、Fe2O3、Fe3O4、NiO、ZnO、CoO、Co3O4、SnO2、CuO、Cu2O、GeO2、CaO、Ga2O3和In2O3中的至少一种材料的磨料颗粒。含有这些材料的低硬度磨料颗粒的使用能够改进由III族氮化物晶体膜的抛光所形成的表面的质量。短语“表面质量改进”指表面粗糙度下降和/或受影响层的厚度下降。另一方面，短语“表面质量下降”指表面粗糙度提高和/或受影响层的厚度增大。
磨料颗粒不限于含有单种金属元素的氧化物并且可以是含有两种或多种金属元素的氧化物(例如，具有铁氧体、钙钛矿、尖晶石或钛铁矿的结构的氧化物)。氮化物如AlN，GaN和InN；碳氧化物如CaCO3和BaCO3，金属如Fe，Cu，Ti和Ni；和碳(具体地说，炭黑，碳纳米管，C60等)也可使用。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，III族氮化物晶体膜的表面能够机械研磨或机械打磨，然后III族氮化物晶体膜的机械研磨或机械打磨表面可进行抛光。通过在抛光前结合机械研磨或机械打磨，III族氮化物晶体膜的表面的抛光速率能够提高并能够形成具有薄的受影响层的一种III族氮化物晶体膜的令人满意质量的光滑表面。
现在描述机械研磨。例如参见图2，用粘结剂粘结磨料颗粒所生产的研磨轮22移动至III族氮化物晶体膜1的表面上，该膜固定到晶体夹持器21上并沿着旋转轴21c旋转，同时固定于研磨轮底座23上的研磨轮22沿着旋转轴23c旋转。因此，在研磨的同时，III族氮化物晶体膜1的表面变光滑。现在描述机械打磨。例如，参见图3，通过分散磨料颗粒36所制备的淤浆37从淤浆进料口39供应到面板35上，同时面板35沿着旋转轴35c旋转。另外，将砝码34放置在固定III族氮化物晶体膜1的晶体夹持器31上。III族氮化物晶体膜1压在面板35上，同时III族氮化物晶体膜1与晶体夹持器31和砝码34一起沿着旋转轴31c旋转。因此，III族氮化物晶体膜1的表面变光滑。在机械打磨中，不使用通过分散磨料颗粒所制备的淤浆，虽然在图中没有显示，但是通过用粘结剂粘结磨料颗粒所制造的上述研磨轮可以在研磨轮旋转的同时被压在III族氮化物晶体膜上，由此将III族氮化物晶体膜的表面抛光。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，参见图1，在III族氮化物晶体膜1的抛光之后受影响层1a的厚度优选是50nm或更低。当在III族氮化物晶体膜的抛光之后受影响层的厚度是50nm或更低时，能够在III族氮化物晶体膜上形成具有满意形态和结晶度的外延层(它指由晶膜外延法形成的层，下文也如此)。从这一点考虑，受影响层的厚度更优选是10nm或更低。这里，术语“满意结晶度”指与其中粒度的分布和/或平面方向的位移的分布相对于在晶体中各晶格而言是小的理想晶体结构接近的状态。例如，在X-射线衍射中摇摆曲线的半宽越小，结晶度越好。
在根据本发明的III族氮化物晶体膜的表面处理方法中，在III族氮化物晶体膜的抛光之后表面粗糙度Ry优选是5nm或更低。在本发明中，术语“表面粗糙度Ry”指下面给出的意义。作为参考面积从在平均表面的方向上的粗糙度曲面中抽取了10μm平方的面积(10μm×10μm＝100μm2，下文也相同)。从所抽取部分的平均表面到最高点的高度与从平均表面到最低点的深度的总和被称作表面粗糙度Ry。当在III族氮化物晶体膜的抛光之后表面粗糙度Ry是5nm或更低时，能够在III族氮化物晶体膜上形成具有满意形态和结晶度的外延层。从这一点考虑，表面粗糙度Ry更优选是1nm或更低。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，在III族氮化物晶体膜的抛光之后表面粗糙度Ra优选是0.5nm或更低。在本发明中，术语“表面粗糙度Ra”指下面给出的意义。作为参考面积从在平均表面的方向上的粗糙度曲面中抽取了10μm平方的面积。通过将从平均表面到所抽取部分的测量曲面之间的偏差的各绝对值相加并利用参考面积将该总和值平均值化所计算的值被称作表面粗糙度Ra。当在III族氮化物晶体膜的抛光之后表面粗糙度Ra是0.5nm或更低时，能够在III族氮化物晶体膜上形成具有满意形态和结晶度的外延层。从这一点考虑，表面粗糙度Ra更优选是0.1nm或更低。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，在III族氮化物晶体膜的抛光之后表面氧化层的厚度优选是3nm或更低。表面氧化层的厚度能够通过椭圆光度法，X-射线光电子谱法(XPS)，Auger电子谱法(AES)，Rutherford背散射谱法(RBS)等来分析。当在III族氮化物晶体膜的抛光之后表面氧化层的厚度是3nm或更低时，能够在III族氮化物晶体膜上形成具有满意形态和结晶度的外延层。从这一点考虑，表面氧化层的厚度优选是2nm或更低。
考虑在抛光之后在III族氮化物晶体膜的表面上的杂质含量，优选地，各具有19或19以上的原子数的元素原子的含量是1×1012原子/cm2或更低，以及除氧(O)和碳(C)以外的各具有1-18的原子数的元素原子的含量是1×1014原子/cm2或更低。O原子和C原子的含量中的每一个优选是相对于在III族氮化物晶体膜的表面上存在的全部元素的原子而言的40原子％或更低。在III族氮化物晶体膜的表面上III族元素原子和氮(N)原子的含量中的每一个优选是相对于在III族氮化物晶体膜的表面上存在的III族元素原子和N原子的总和而言的40-60原子％。各具有19或19以上的原子数的元素原子的含量和除O和C以外的各具有1-18以上的原子数的元素原子的含量能够通过反射X-射线荧光谱(TXRF)来分析。O原子，C原子、N原子和III族元素原子的含量能够通过XPS、AES等来分析。当III族氮化物晶体膜的表面具有以上化学组成时，能够在III族氮化物晶体膜上形成具有满意形态和结晶度的外延层。
在根据本发明的III族氮化物晶体膜的表面处理的方法中，在抛光之后III族氮化物晶体膜优选进行热退火。这一热退火能够进一步降低在抛光之后III族氮化物晶体膜的表面粗糙度Ry和表面粗糙度Ra。热退火优选是在约900℃-1,100℃下在非氧化性气氛中，更优选在还原性气氛(具体地说，在N2气体氛围，NH3气体氛围，H2气体氛围等)中进行。
根据本发明的III族氮化物晶体基材是通过III族氮化物晶体膜的上述表面处理方法所生产的III族氮化物晶体基材。由该表面处理方法生产的III族氮化物晶体基材不具有受影响层或如果基材具有受影响层，受影响层的厚度是小的。因此，因为基材的表面变光滑，能够在其上面形成具有满意形态和结晶度的外延层。具体地说，根据本发明的III族氮化物晶体基材是通过如下制造的：加工由各种方法中的任何一种所生长的III族氮化物晶体膜以形成根据需要来定的周边形状，在预定平面平行的方向上裁切该膜，由上述方法机械研磨或机械打磨该膜，和由上述方法抛光该膜的表面。
用于生长III族氮化物晶体膜的方法没有特别限制。为了有效地生长出大块的III族氮化物晶体膜，优选使用蒸气相生长方法如卤化物或氢化物蒸气相外延生长(HVPE)方法或升华方法，或液相生长方法如助熔剂法。例如，对于GaN晶体膜的生长，优选使用HVPE方法，助熔剂法等，而对于AlN晶体膜的生长，优选使用HVPE方法，升华方法等。
根据本发明的III族氮化物晶体基材具有1nm或更低的表面粗糙度Ry。通过使用III族氮化物晶体膜的以上表面处理方法，能够生产出具有极其平整表面(表面粗糙度Ry为1nm或更低，迄今还未实现)的III族氮化物晶体基材。能够在这一III族氮化物晶体基材上形成具有极其令人满意的形态的外延层。
根据本发明的III族氮化物晶体基材具有0.1nm或更低的表面粗糙度Ra。通过使用III族氮化物晶体膜的以上表面处理方法，能够生产出具有极其平整表面(表面粗糙度Ra为0.1nm或更低，迄今还未实现)的III族氮化物晶体基材。能够在这一III族氮化物晶体基材上形成具有极其令人满意的形态的外延层。
III族氮化物晶体基材的主平面优选平行于在纤锌矿结构中的C-平面，A-平面，R-平面，M-平面和S-平面中的任何平面。这里C-平面指{0001}平面和{000-1}平面，A-平面指{11-20}平面和其等同平面，R-平面指{01-12}平面和其等同平面，M-平面指{10-10}平面和其等同平面，和S-平面指{10-11)平面和其等同平面。当III族氮化物晶体基材的主平面平行于或基本上平行于在纤锌矿结构中的上述平面中的任何一个平面(例如，由III族氮化物晶体基材的主平面与在纤锌矿结构中的C-平面，A-平面，R-平面，M-平面和S-平面中的任何平面所形成的斜角是低于0.05°)时，能够容易地在III族氮化物晶体基材上形成具有满意的形态和结晶度的外延层。
由III族氮化物晶体基材的主平面与在纤锌矿结构中的C-平面，A-平面，R-平面，M-平面和S-平面中的任何平面所形成的斜角优选是0.05°-15°。当提供0.05°或更大的斜角时，在III族氮化物晶体基材上形成的外延层的缺陷会减少。然而，当斜角超过15°时，将容易地在外延层上形成阶梯状层次。为此，斜角更优选是0.1°-10°。
根据本发明的具有外延层的III族氮化物晶体基材包括由外延生长法在以上III族氮化物晶体基材上形成的至少一层III族氮化物层。上述III族氮化物晶体基材不具有受影响层或如果基材具有受影响层，则受影响层的厚度是小的。因此，因为基材的表面是平面化的，由外延生长法所形成的III族氮化物层具有满意的形态。对III族氮化物层没有特别限制，它的例子是GaxAlyIn1-x-yN层(0≤x，0≤y，和x+y≤1)。对于由外延生长法形成III族氮化物层的方法也没有特别限制。它的优选例子包括HVPE方法，分子束外延(MBE)方法，和金属有机化学蒸气沉积(MOCVD)方法。
根据本发明的半导体设备包括III族氮化物晶体基材。上述III族氮化物晶体基材不具有受影响层或如果基材具有受影响层，则受影响层的厚度是小的。因此，因为基材的表面已平面化，在这一III族氮化物晶体基材上形成了具有满意形态和结晶度的外延层，因此形成了具有满意质量的半导体设备。本发明的半导体设备的例子包括发光设备如发光二极管和激光二极管；电子设备，如矫正器，双极晶体管，场效应晶体管，和高电子迁移性晶体管(HEMT)；半导体传感器，如温度传感器，压力传感器，辐射传感器，和可见-紫外光检测器；和表面声波(SAW)设备。
参见图4，根据本发明的半导体设备是包括上述III族氮化物晶体基材410的半导体设备400。半导体设备400包括发光元件和导电体482。发光元件包括III族氮化物晶体基材410；具有至少三个子层的半导体层450，该半导体层450是由外延生长法在III族氮化物晶体基材410的主平面上形成的；在III族氮化物晶体基材410的另一个主平面上形成的第一电极461；和在半导体层450的最外半导体子层上形成的第二电极462。在发光元件中，与III族氮化物晶体基材410靠近的面用作发光面和与最外半导体子层靠近的面用作装配面。半导体层450包括p-型半导体子层430，n-型半导体子层420，和位于p-型半导体子层430和n-型半导体子层420之间的发光子层440。这一结构提供了半导体设备，其中与所述III族氮化物晶体基材靠近的面用作发光面。
与其中靠近半导体层的面用作发光面的半导体设备相比，这一半导体设备对于在发光子层中产生的热量的热耗散效果是优异的。所以，甚至当半导体设备在较高电功率下操作时，半导体设备中的温度升高能够得到抑制，得到高发光度的光发射。此外，绝缘基材如蓝宝石基材必须具有单侧电极结构，其中在半导体层上形成两种类型的电极(即n-侧电极和p-侧电极)。相反，本发明的半导体设备能够具有双侧电极结构，其中电极是在半导体层和III族氮化物晶体基材两者形成的，因此半导体设备的主平面的大部分可用作发光面。此外，这一结构还理想的在于生产工艺得到简化。例如，当半导体设备已装配时，线结合(wire bonding)仅仅进行一次就足够了。
实施例
实施例1
本实施例描述了由HVPE方法生长的GaN晶体膜的表面进行机械打磨和然后进一步抛光的情况。
(1-1)GaN晶体膜的生长
通过使用50mm直径的GaAs晶体基材作为基础基材由HVPE方法生产出GaN晶体膜。将容纳了金属Ga的舟皿装入到在常压下的反应炉中并加热至800℃。将HCl气体和载气(H2气体)的混合气体引入到舟皿中产生GaCl气体，然后将HN3气体和载气(H2气)的混合气体引入到反应炉中，从而让GaCl气和NH3气体进行反应。因此，具有3mm厚度的GaN晶体膜在放置于反应炉中的基础基材(GaAs晶体基材)上生长。在这一步骤中，GaN晶体膜的生长温度是1050℃，在反应炉中HCl气体的分压是2kPa，和NH3气体的分压是30kPa。
(1-2)GaN晶体基材的表面的机械打磨
由以上HVPE方法制备的GaN晶体膜在与(0001)平面(它是晶体生长平面)平行的平面方向上进行裁切，以制备具有50mm直径和0.5mm厚度的GaN晶体基材。参见图3，GaN晶体基材(III族氮化物晶体膜1)的N-平面侧的C-平面((000-1)平面)用蜡粘结于陶瓷晶体夹持器31上。将直径300mm的面板35放置于打磨机(未显示)上。面板35沿着旋转轴35c旋转，同时通过分散金刚石磨料颗粒36所制备的淤浆37从淤浆进料口39提供到面板35上。另外，GaN晶体基材(III族氮化物晶体膜1)沿着晶体夹持器31的旋转轴31c旋转，与此同时通过将砝码34放置于晶体夹持器31上而被压在面板35上。因此，GaN晶体基材的表面(Ga平面侧的C-平面，(0001)平面)进行机械打磨。铜面板或锡面板用作面板35。制备具有6μm、3μm和1μm的粒度的三种类型的金刚石磨料颗粒。随着机械打磨的进行，磨料粒度逐步减少。打磨压力是100-500g/cm2。GaN晶体基材(III族氮化物晶体膜1)和面板35的旋转速度是30-100rpm。这一机械打磨提供了具有镜面修饰表面的GaN晶体基材。在基材机械打磨之后，GaN晶体基材的受影响层的厚度是380nm，表面粗糙度Ry是10nm，和表面粗糙度Ra是1nm。
(1-3)GaN晶体基材的表面的抛光
参见图1，在机械打磨之后GaN晶体基材(III族氮化物晶体膜1)的N平面侧的C-平面((000-1)平面)用蜡粘结于陶瓷晶体夹持器11上。将抛光垫18放置于位于抛光机(未显示)上的直径300mm的面板15上。抛光垫18沿着旋转轴15c旋转，同时通过分散磨料颗粒16所制备的抛光液17从抛光液进料口19供应到抛光垫18上。另外，GaN晶体基材(III族氮化物晶体膜1)沿着晶体夹持器11的旋转轴11c旋转，与此同时通过将砝码14放置于晶体夹持器11上而被压在抛光垫18上。因此，GaN晶体的表面(Ga平面侧的C-平面，(0001)平面)被抛光。在这一步骤中，含有具有0.1μm的粒度和用作磨料颗粒16的胶体硅石(SiO2)以及用作氧化剂的二氯异氰脲酸钠(下面称作Na-DCIA)的碳酸钠水溶液用作抛光液17。抛光液17的pH被调节至9.5和氧化-还原电位被调节至980mV。聚氨酯绒面垫(Supreme RN-R，由Nitta Haas Incorporated制造)用作抛光垫18。不锈钢面板用作面板15。抛光压力是200-1000g/cm2。GaN晶体基材(III族氮化物晶体膜1)和抛光垫18的旋转速度是20-90rpm。抛光时间是60分钟。
在这一抛光中的抛光速率是0.4μm/hr。在抛光之后，GaN晶体膜的受影响层的厚度是8nm，GaN晶体膜的表面粗糙度Ry是1.8nm，和表面粗糙度Ra是0.15nm。通过用透射电子显微镜(TEM)观察在劈裂平面中截取的晶体膜的截面来评价GaN晶体膜的受影响层的厚度。通过用原子力显微镜(AFM)观察GaN晶体基材的10μm平方面积来评价GaN晶体膜的表面粗糙度Ry和表面粗糙度Ra。受影响层指晶格变得无序的层，该层是通过晶体膜的表面的研磨、打磨或抛光在晶体膜的表面上形成的。受影响层的存在和厚度能够由TEM观察来确定。在抛光之后GaN晶体膜的表面氧化层的厚度是1nm。在这一GaN晶体膜的表面上Ga原子和N原子的含量分别是50原子％和50原子％。表面氧化层的厚度和Ga原子和N原子的含量是由XPS评价的。
(1-4)GaN晶体基材的热退火
将抛光后的GaN晶体基材放置于MOCVD装置中并加热至1,000℃，同时供应1slm(术语“slm”指流速单位，其中每分钟流过了1L的处于常态下的气体，下同)的NH3气体。温度然后在1,000℃下保持10分钟，与此同时，供应0.5-5slm的NH3气体，从而进行GaN晶体基材的热退火。
(1-5)在GaN晶体基材上外延层的形成。
在以上MOCVD装置中，以100μmol/min的流速经60分钟将三甲基镓(TMG，下同)供应到在1,000℃下热退火之后的GaN晶体基材上。因此，在GaN晶体基材上形成了作为外延层的具有2μm的厚度的GaN层。外延层的表面是具有1.4nm的表面粗糙度Ry和0.12nm的表面粗糙度Ra的镜面修饰表面。表I总结了结果。
对比实施例1
进行GaN晶体基材的表面处理并与实施例1中同样地形成外延层，只是含有粒度为0.1μm和用作磨料颗粒16的胶体硅石(SiO2)的水溶液用作抛光液17，其中pH调节至7.3和氧化还原电位调节到450mV。抛光速率是0μm/hr，因此不进行抛光。在抛光之后，GaN晶体膜的受影响层的厚度是380nm。在抛光之后GaN晶体膜的表面粗糙度Ry是12nm，和表面粗糙度Ra是0.91nm。在GaN晶体基材上形成的外延层起雾。外延层的表面粗糙度Ry超过100nm和表面粗糙度Ra超过10nm，表I总结了结果。
对比实施例2
进行GaN晶体基材的表面处理并与实施例1中同样地形成外延层，只是含有粒度为0.1μm且用作磨料颗粒16的胶体硅石(SiO2)的碳酸钠水溶液用作抛光液17，其中pH调节至8.9和氧化还原电位调节到460mV。抛光速率是0μm/hr，因此不进行抛光。在抛光之后，GaN晶体膜的受影响层的厚度是380nm。在抛光之后GaN晶体膜的表面粗糙度Ry是8.4nm，和表面粗糙度Ra是0.71nm。在GaN晶体基材上形成的外延层起雾。外延层的表面粗糙度Ry超过100nm和表面粗糙度Ra超过10nm。表I总结了结果。
实施例2
进行GaN晶体基材的表面处理并与实施例1中同样地形成外延层，只是含有粒度为0.1μm和用作磨料颗粒16的胶体硅石(SiO2)以及含有用作氧化剂的三氯异氰脲酸(下面称作TCIA)的硝酸水溶液用作抛光液17，其中pH调节至2.4和氧化还原电位调节到1420mV。表I总结了结果。
实施例3-5
进行GaN晶体基材的表面处理并与实施例1中同样地形成外延层，只是含有用作磨料颗粒16的Al2O3颗粒以及含有用作氧化剂的TCIA的硝酸水溶液用作抛光液17，其中pH调节至3.5和氧化还原电位调节到1,200mV。使用具有0.5μm(实施例3)，1.0μm(实施例4)或2.0μm(实施例5)的粒度的磨料颗粒16。表I总结了结果。
实施例6
进行GaN晶体基材的表面处理并与实施例1中同样地形成外延层，只是含有Al2O3颗粒(高硬度磨料颗粒)和胶体硅石(SiO2)(低硬度磨料颗粒)(两者都用作磨料颗粒16，按照Al2O3∶SiO2＝10∶90比率)以及含有用作氧化剂的TCIA的酒石酸水溶液用作抛光液17，其中pH调节至3.5和氧化还原电位调节到1,200mV。所使用的Al2O3磨料颗粒具有0.5μm的粒度，和所使用的SiO2磨料颗粒具有0.1μm的粒度。表I总结了结果。
对比实施例3
按照实施例1中同样的方法对GaN晶体基材进行机械打磨。随后，代替抛光，用平行板型反应性离子刻蚀(RIE)装置进行干刻蚀。通过使用含有Cl2气体和Ar气体的混合气体(Cl2气体流速：25sccm，Ar气体流速：25sccm(术语“sccm”指流速单位，其中每分钟流过了1cm3的在常态下的气体，下同))作为刻蚀气体，在3.99Pa(30mTorr)的压力下和以200W的功率进行干刻蚀15分钟。表I总结了结果。
Figure GSA00000016149900171
从表I中可以清楚地看出，通过使用其中抛光液的pH值x和氧化-还原电位值y(mV)同时满足y≥-50x+1,000(Ex.(1))和y≤-50x+1,900(Ex.(2))的关系的抛光液进行抛光，获得了具有薄的受影响层的GaN晶体膜的满意质量光滑表面和有满意形态和晶体质量的外延层。
当低硬度磨料颗粒(SiO2)用作在抛光液中所含的磨料颗粒时，受影响层的厚度能够减少。当使用高硬度磨料颗粒(Al2O3)时，抛光速率能够提高。此外，通过使用具有1.0μm或更低的粒度的高硬度磨料颗粒，受影响层的厚度能够减少至50nm或更低。通过使用含有高硬度磨料颗粒和低硬度磨料颗粒的混合磨料颗粒时，在保持高抛光速率的同时受影响层的厚度能够减少。
另一方面，在干刻蚀法如RIE中，虽然受影响层能够在短时间中除去，但是，GaN晶体膜的表面的形态会变劣(GaN晶体膜的表面粗糙度Ry和表面粗糙度Ra会提高)，和外延层的表面的形态也变劣(外延层的表面粗糙度Ry和表面粗糙度Ra也会提高)。
实施例7-10
实施例7-10描述了由助熔剂法生长的GaN晶体膜的表面进行机械打磨和然后进一步抛光的情况。
(2-1)GaN晶体膜的生长
通过使用由HVPE方法制备的50mm直径的GaN晶体基材作为基础基材，由助熔剂法生长GaN晶体膜。将用作Ga原料的金属Ga和用作助熔剂的金属Na加入到坩埚中使得Ga∶Na的比率是1∶1摩尔比，并在800℃下加热以制备Ga-Na熔体。将处于5MPa下的用作N原料的氮气溶解在Ga-Na熔体中以生长出具有0.6mm厚度的GaN晶体膜。因此，按照同样的方式制备GaN晶体膜。
(2-2)GaN晶体基材的表面的机械打磨
由助熔剂法制备的GaN晶体膜的每一种通过切削或类似方法进行加工，以使平行于(0001)平面的、属于晶体生长平面的平面作为表面。因此，制备了具有50mm的直径和0.4mm的厚度的GaN晶体基材。与实施例1中同样地进行GaN晶体基材的机械打磨。
(2-3)GaN晶体基材的表面的抛光
在机械打磨之后各GaN晶体基材的表面按照与实施例1中同样的方法进行抛光，只是抛光液的pH和氧化-还原电位，添加到抛光液中的氧化剂，高硬度磨料颗粒和低硬度磨料颗粒按照表II中所示进行改变。
(2-4)GaN晶体基材的热退火
将在抛光之后的GaN晶体基材中的每一种放入到MOCVD装置中，和按照与实施例1中同样的方式进行GaN晶体基材的热退火。
(2-5)在GaN晶体基材上外延层的形成
在MOCVD装置中，与实施例1中同样地在各GaN晶体基材上形成作为外延层的具有2μm厚度的GaN层。表II总结了结果。
表II
Figure GSA00000016149900191
附注)TCIA：三氯异氰脲酸
从表II中可以清楚地看出，通过使用具有至多4或至少10的pH的抛光液，与pH为8的抛光液相比，抛光速率提高了1.3倍或更多倍。此外，通过使用具有至多2的pH的抛光液，抛光速率能够提高1.8倍或更高倍。
实施例11-17
实施例11-17描述了由HVPE法生长的GaN晶体膜的表面进行机械研磨和然后进一步抛光的情况。
(3-1)GaN晶体膜的生长
首先，按照与实施例1中同样的方法，由HVPE方法生长GaN晶体膜。
(3-2)GaN晶体基材的表面的机械研磨
由HVPE法制备的GaN晶体膜的每一种在平行于(0001)平面(属于晶体生长平面)的平面方向上进行裁切，因此制备了具有50mm的直径和0.6mm的厚度的GaN晶体基材。参见图2，GaN晶体基材的N-平面侧的C-平面((000-1)平面)(III族氮化物晶体膜1)用蜡粘结于陶瓷晶体夹持器21上。使用进轮式(infeed)研磨机。环形玻璃化粘结金刚石研磨轮(80mm外径和5mm宽度)用作研磨轮22。将GaN晶体基材(III族氮化物晶体膜1)固定于晶体夹持器21上并沿着旋转轴21c旋转。另外，研磨轮22移动至GaN晶体膜的表面，与此同时固定于研磨轮基座23上的研磨轮22绕着旋转轴23c旋转。因此，GaN晶体基材的表面(Ga平面侧的C-平面，(0001)平面)进行机械研磨。制备具有15μm，5μm，3μm和1μm的粒度的四种类型的金刚石研磨轮。随着机械研磨的进行，磨料颗粒的粒度逐步减少。这一机械研磨提供了具有镜面修饰表面的GaN晶体基材。
(3-3)GaN晶体基材的表面的抛光
在机械研磨之后各GaN晶体基材的表面按照与实施例1中同样的方法进行抛光，只是抛光液的pH和氧化-还原电位，添加到抛光液中的氧化剂，高硬度磨料颗粒和低硬度磨料颗粒按照表III中所示进行改变。高硬度磨料颗粒的硬度的顺序是SiC＞Al2O3＞Cr2O3＞ZrO2。
(3-4)GaN晶体基材的热退火
将在抛光之后的GaN晶体基材中的每一种放入到MOCVD装置中，和按照与实施例1中同样的方式进行GaN晶体基材的热退火。
(3-5)在GaN晶体基材上外延层的形成
在MOCVD装置中，与实施例1中同样地在各GaN晶体基材上形成作为外延层的具有2μm厚度的GaN层。表III总结了结果。
Figure GSA00000016149900221
从表III中可以清楚地看出，使用含有各种高硬度磨料颗粒和低硬度磨料颗粒的混合物的抛光液所进行的抛光也能够实现一种表面处理，它以高抛光速率提供GaN晶体膜的表面的满意形态。在这些实施例中，随着高硬度磨料颗粒的硬度下降或随着高硬度磨料颗粒的粒度下降，GaN晶体膜的受影响层的厚度，表面粗糙度Ry，和表面粗糙度Ra也会下降，因此改进了GaN晶体基材的表面质量。在GaN晶体基材的表面的形态上的改进也改进了在GaN晶体基材上形成的外延层的形态。
实施例18-23
在实施例18-23中，由HVPE方法(4-1)生长的GaN晶体膜在各平面方向上裁切以制备GaN晶体基材。随后，GaN晶体基材中的每一个与实施例1(4-2)中同样地进行机械打磨，并且在表IV中所示的条件下进一步进行抛光。表IV总结了结果。
Figure GSA00000016149900241
从表IV可以清楚看出，通过本发明的抛光，能够以高抛光速率提供GaN晶体膜的表面的满意高质量的表面处理可以在GaN晶体基材的任何主平面中进行，即C-平面，A-平面，R-平面，M-平面和S-平面。从表IV中可以清楚地看出，具有较高抛光速率的平面的顺序是C平面(N平面侧)＞A-平面＞M-平面＞S-平面＞R-平面＞C平面(Ga平面侧)。
实施例24-30
实施例24-30描述了由升华方法生长的AlN晶体膜的表面进行机械打磨和随后进一步抛光的情况。
(5-1)AlN晶体膜的生长
按以下方法，利用升华方法在AlN种子晶体(50mm直径×1.5mm厚度)的Al平面侧的C-平面((0001)平面)上生长AlN晶体膜。
首先，将AlN原料如AlN粉末放置于BN坩埚的底部和将AlN种子晶体放置于内径50mm的坩埚的上部分中。然后升高坩埚中的温度，同时在坩埚周围提供N2气体。在坩埚的内部温度升高过程中，与AlN种子晶体靠近的坩埚的温度被控制到高于与AlN原料靠近的坩埚的温度。因此，通过在温度升高过程中刻蚀来清洁AlN种子晶体的表面，以及在温度升高过程中从AlN种子晶体和坩埚内部散发出的杂质通过在坩埚上提供的出口被除去。
随后，与AlN种子晶体靠近的坩埚的温度控制到2,100℃和与AlN原料靠近的坩埚的温度被控制到2,150℃，以使AlN从AlN原料中升华。升华的AlN再次在位于坩埚的上部分上的AlN种子晶体上固化，因此生长出AlN晶体膜。在AlN晶体膜的生长过程中，N2气体在坩埚周围连续流过以及N2气体的流速加以控制，以使在坩埚周围的气体的分压是约101.3-1013hPa。AlN晶体膜在以上晶体生长条件下生长50小时。因此按照同样方式制备AlN晶体膜。
(5-2)AlN晶体基材的表面的机械打磨
由升华法制备的AlN晶体膜的每一种在平行于AlN种子晶体的(0001)平面(其为晶体生长平面)的平面方向上进行裁切，以制备具有50mm的直径和0.6mm的厚度的AlN晶体基材。按照与实施例1中同样的方法进行AlN晶体基材的机械打磨。
(5-3)AlN晶体基材的表面的抛光
在机械打磨之后各AlN晶体基材的表面按照与实施例1中同样的方法进行抛光，只是抛光液的pH和氧化-还原电位，添加到抛光液中的氧化剂，高硬度磨料颗粒和低硬度磨料颗粒按照表V中所示进行改变。
(5-4)AlN晶体基材的热退火
将在抛光之后的AlN晶体基材中的每一种放入到MOCVD装置中，和按照与实施例1中同样的方式进行AlN晶体基材的热退火。
(5-5)在AlN晶体基材上外延层的形成
在上述MOCVD装置中，在1,000℃下热退火之后的AlN晶体基材的每一个上以2slm的流速供应TMG气体达60分钟。因此，在每一个AlN晶体基材上形成了作为外延层的具有2μm厚度的GaN层。表V总结了结果。
从表V中可以清楚地看出，通过使用其中抛光液的pH值x和氧化-还原电位值y(mV)同时满足y≥-50x+1,000(Ex.(1))和y≤-50x+1,900(Ex.(2))的关系的抛光液进行抛光，获得了具有薄的受影响层的AlN晶体膜的满意质量光滑表面，和有满意形态和晶体质量的外延层。
实施例31
在由HVPE法生长GaN晶体膜的过程中通过将Si掺杂到GaN晶体中来制备n-型GaN晶体膜。所制备的n-型GaN晶体膜与实施例1中同样地进行机械打磨，然后与实施例6中同样地抛光，制备n-型GaN晶体基材。
随后，参见图4，在n-型GaN晶体基材(III族氮化物晶体基材410)的主平面上，由MOCVD方法顺序地形成了具有1μm厚度的n-型GaN子层421(掺杂剂：Si)和具有150nm的厚度的n-型Al0.1Ga0.9N子层422(掺杂剂：Si)，两者都用作n-型半导体子层420，发光子层440，和具有20nm的厚度的p-型Al0.2Ga0.8N子层431(掺杂剂：Mg)和具有150nm的厚度的p-型GaN子层432(掺杂剂：Mg)，两者都用作p-型半导体子层430。因此，制备了用作半导体设备的发光元件。发光子层440具有多量子井(multiple-quantum-well)结构，其中交替层压了各由10nm厚度的GaN层组成的四个阻隔子层和各由3nm厚度的Ga0.85In0.15N层组成的三个井层。
随后，在n-型GaN晶体基材的另一个主平面上，作为第一电极461而形成了层压的结构，后者包括200nm厚度的Ti层，1,000nm厚度的Al层，200nm厚度的Ti层，和2,000nm厚度的Au层。第一电极461在氮气氛中加热形成100μm直径的n-侧电极。另一方面，在p-型GaN子层432上，作为第二电极462而形成了包括4nm厚度的Ni层和4nm厚度的Au层的层压结构。第二电极462在惰性气体氛围中加热形成p-侧电极。将所得层压体切成400μm平方的尺寸的芯片和用由AuSn组成的焊剂层470将p-侧电极结合于导电体482上。此外，用电线490将n-侧电极结合于导电体481上。因此，获得了用作发光设备的半导体设备400。
因此，获得发光设备，其中与GaN晶体基材(III族氮化物晶体基材410)靠近的面用作发光面并且靠近p-型GaN子层432(其为半导体层450的最外半导体子层)的面用作装配在导电体482上的面。另外，用分光光度计测量的这一发光设备的发射光谱具有在450nm处的峰值波长。
应该理解的是，这里公开的实施方案和实施例是举例性质的和非限制性的。本发明的范围是由所附权利要求而不是由前面的叙述来限定，权利要求的意义的等同概念和在该意义之内的全部变化都意欲由权利要求所包括。

Claims (8)

1.一种III族氮化物晶体基材，所述基材包括：
厚度为50nm以下的受影响层；和
厚度为3nm以下的表面氧化层，其中所述基材具有0.5nm以下的表面粗糙度Ra和5nm以下的表面粗糙度Ry，
其中所述基材是通过III族氮化物晶体膜的表面处理方法制备的，所述方法包括机械研磨或机械打磨晶体膜的表面；和抛光晶体膜的表面，其中抛光用的抛光液的pH值x和单位是mV的氧化-还原电位值y同时满足由表达式(1)和表达式(2)表示的关系：
y≥-50x+1,000    (1)
y≤-50x+1,900    (2)，
其中受影响层是指其中晶格次序不整的层，该层通过对晶体膜的表面进行研磨、打磨或抛光而在晶体膜的表面上形成。
2.根据权利要求1的III族氮化物晶体基材，其中所述III族氮化物晶体基材的主平面平行于在纤锌矿结构中的C-平面、A-平面、R-平面、M-平面和S-平面中的任何一个平面。
3.根据权利要求1的III族氮化物晶体基材，其中由所述III族氮化物晶体基材的主平面和在纤锌矿结构中的C-平面、A-平面、R-平面、M-平面和S-平面中的任何一个平面形成的斜角为0.05°至15°。
4.根据权利要求3的III族氮化物晶体基材，其中所述斜角为0.1°至10°。
5.根据权利要求1的III族氮化物晶体基材，其中所述基材具有50mm的直径。
6.一种具有外延层的III族氮化物晶体基材，所述基材包括：
根据权利要求1至5中任一项所述的III族氮化物晶体基材；和
通过外延生长在所述III族氮化物晶体基材上形成的至少一个III族氮化物层。
7.一种半导体设备，所述半导体设备包括根据权利要求1至5中任一项所述的III族氮化物晶体基材。
8.根据权利要求7所述的半导体设备，所述半导体设备还包括：
发光元件，所述发光元件包括由通过外延生长在所述III族氮化物晶体基材的主平面上形成的三个以上的子层组成的半导体层、在所述III族氮化物晶体基材的另一个主平面上形成的第一电极、和在所述半导体层的最外半导体子层上形成的第二电极；和
装配所述发光元件的电导体，
其中在所述发光元件中，靠近所述III族氮化物晶体基材的面用作发光面和靠近所述最外半导体子层的面用作装配层，并且
所述半导体层包括p-型半导体子层、n-型半导体子层、和在所述p-型半导体子层和所述n-型半导体子层之间形成的发光子层。
CN2010101110265A 2005-04-26 2006-04-26 Iii族氮化物晶体基材和半导体设备 Expired - Fee Related CN101792929B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-127730 2005-04-26
JP2005127730A JP4792802B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物結晶の表面処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200610077029A Division CN100595035C (zh) 2005-04-26 2006-04-26 表面处理方法，晶体基材，和半导体设备

Publications (2)

Publication Number Publication Date
CN101792929A CN101792929A (zh) 2010-08-04
CN101792929B true CN101792929B (zh) 2012-05-30

Family

ID=36685779

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200610077029A Expired - Fee Related CN100595035C (zh) 2005-04-26 2006-04-26 表面处理方法，晶体基材，和半导体设备
CN2010101110265A Expired - Fee Related CN101792929B (zh) 2005-04-26 2006-04-26 Iii族氮化物晶体基材和半导体设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200610077029A Expired - Fee Related CN100595035C (zh) 2005-04-26 2006-04-26 表面处理方法，晶体基材，和半导体设备

Country Status (6)

Country Link
US (3) US20060236922A1 (zh)
EP (2) EP2039733A1 (zh)
JP (1) JP4792802B2 (zh)
KR (1) KR20060112232A (zh)
CN (2) CN100595035C (zh)
TW (1) TWI386990B (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024772A (ko) * 2003-06-16 2006-03-17 스미토모덴키고교가부시키가이샤 질화물 반도체 결정 표면의 가공 방법 및 그 방법에 의해얻어진 질화물 반도체 결정
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
JP2007299979A (ja) 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5017709B2 (ja) * 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
WO2008060505A1 (en) * 2006-11-15 2008-05-22 Cabot Microelectronics Corporation Methods for polishing aluminum nitride
WO2008064077A2 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Methods for high volume manufacture of group iii-v semiconductor materials
US8585820B2 (en) 2006-11-22 2013-11-19 Soitec Abatement of reaction gases from gallium nitride deposition
KR101390425B1 (ko) * 2006-11-22 2014-05-19 소이텍 화학기상증착 챔버용 온도제어 퍼지 게이트 밸브
US20080152567A1 (en) * 2006-12-20 2008-06-26 Killough Kerry R Gas absorption system, composition, and method
JP5231449B2 (ja) * 2006-12-28 2013-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 平滑なウェハの製造方法
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US20090317638A1 (en) * 2007-02-20 2009-12-24 Sumitomo Electric Industries, Ltd. Polishing slurry, method for manufacturing the polishing slurry, nitride crystalline material and method for plishing surface of the nitride crystalline material
JP5493302B2 (ja) * 2007-07-19 2014-05-14 三菱化学株式会社 Ｉｉｉ族窒化物半導体基板およびその洗浄方法
JP4908467B2 (ja) * 2008-08-06 2012-04-04 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体結晶の製造方法
WO2010024285A1 (ja) * 2008-09-01 2010-03-04 住友電気工業株式会社 窒化物基板の製造方法および窒化物基板
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4333820B1 (ja) 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
MY158571A (en) 2009-03-13 2016-10-14 Saint Gobain Ceramics Chemical mechanical planarization using nanodiamond
JP4827963B2 (ja) * 2009-12-11 2011-11-30 国立大学法人九州大学 炭化珪素の研磨液及びその研磨方法
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
WO2012043220A1 (ja) * 2010-09-28 2012-04-05 三井金属鉱業株式会社 研磨剤
TWI605112B (zh) 2011-02-21 2017-11-11 Fujimi Inc 研磨用組成物
US8828874B2 (en) * 2011-03-28 2014-09-09 Sinmat, Inc. Chemical mechanical polishing of group III-nitride surfaces
JP5565396B2 (ja) * 2011-09-26 2014-08-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス
WO2013054883A1 (ja) * 2011-10-13 2013-04-18 三井金属鉱業株式会社 研摩材スラリー及び研摩方法
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101267982B1 (ko) * 2011-12-13 2013-05-27 삼성코닝정밀소재 주식회사 반도체 기판의 연마방법 및 반도체 기판의 연마장치
JP5900079B2 (ja) * 2012-03-23 2016-04-06 三菱化学株式会社 ポリシングスラリー、及びその製造方法、並びに第１３族窒化物基板の製造方法
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP5966524B2 (ja) * 2012-03-30 2016-08-10 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP6032087B2 (ja) * 2012-03-30 2016-11-24 三菱化学株式会社 第１３族窒化物結晶基板の製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
JP2013247341A (ja) * 2012-05-29 2013-12-09 Fujimi Inc 研磨用組成物並びにそれを用いた研磨方法及びデバイス製造方法
EP2890537A1 (en) * 2012-08-28 2015-07-08 Sixpoint Materials Inc. Group iii nitride wafer and its production method
KR102096421B1 (ko) 2012-09-25 2020-04-02 식스포인트 머터리얼즈 인코퍼레이티드 Iii 족 질화물 결정의 성장 방법
JP6140291B2 (ja) 2012-09-26 2017-05-31 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハおよび製作方法および試験方法
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
CN103100965B (zh) * 2013-02-05 2015-07-01 中国电子科技集团公司第四十六研究所 InP单晶片双面抛光方法及装置
JP5692283B2 (ja) * 2013-05-20 2015-04-01 住友電気工業株式会社 Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JPWO2015059987A1 (ja) * 2013-10-22 2017-03-09 株式会社ノリタケカンパニーリミテド 研磨用組成物およびそれを用いた研磨加工方法
US9425109B2 (en) * 2014-05-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization method, method for polishing wafer, and CMP system
US9567492B2 (en) 2014-08-28 2017-02-14 Sinmat, Inc. Polishing of hard substrates with soft-core composite particles
CN106604807A (zh) * 2014-08-29 2017-04-26 嘉柏微电子材料股份公司 用于抛光蓝宝石表面的组合物及方法
JP6656829B2 (ja) 2014-11-07 2020-03-04 株式会社フジミインコーポレーテッド 研磨用組成物
CN104403575B (zh) * 2014-12-23 2016-09-21 包头市华辰稀土材料有限公司 一种高精度氧化铝抛光粉的制备方法
US10326050B2 (en) * 2015-02-16 2019-06-18 Seoul Viosys Co., Ltd. Light-emitting device with improved light extraction efficiency
CN105273638B (zh) * 2015-10-14 2017-08-29 盐城工学院 氧化镓晶片抗解理悬浮研磨液及其制备方法
US11370076B2 (en) 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
US10350725B2 (en) 2016-02-23 2019-07-16 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
EP3516002B1 (en) 2016-09-23 2022-01-05 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization slurry and method for forming same
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN106833522A (zh) * 2017-03-12 2017-06-13 孙宏梅 一种法兰蝶阀蝶板研磨剂
CN106956212B (zh) * 2017-03-17 2018-12-04 衢州学院 一种采用化学抛光液和陶瓷抛光盘的氮化铝基片抛光方法
CN107460425B (zh) * 2017-07-04 2020-04-21 马鞍山起劲磁塑科技有限公司 一种解决磁选机混合夹杂问题的方法
US11078380B2 (en) * 2017-07-10 2021-08-03 Entegris, Inc. Hard abrasive particle-free polishing of hard materials
WO2019239013A1 (en) * 2018-06-15 2019-12-19 Mirka Ltd Abrading with an abrading plate
CN108857601A (zh) * 2018-07-25 2018-11-23 浙江工业大学 钴基合金的光催化加工方法及其设备
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
CN109509701B (zh) * 2018-11-02 2021-08-10 武汉电信器件有限公司 一种晶圆片的研磨抛光方法以及相应的晶圆片
CN110233115B (zh) * 2019-05-29 2020-09-08 宁波芯健半导体有限公司 一种晶圆级芯片封装方法及封装结构
CN110373195A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第十一研究所 腐蚀液及从二类超晶格外延薄膜层去除锑化镓衬底的方法
US11688601B2 (en) 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
WO2001030928A1 (en) * 1999-10-28 2001-05-03 Cabot Microelectronics Corporation Chemical mechanical polishing compositions and systems
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
CN1549357A (zh) * 2003-05-06 2004-11-24 ס�ѵ�����ҵ��ʽ���� 氮化物半导体衬底和氮化物半导体衬底的加工方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649771B2 (ja) * 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
US6159858A (en) * 1995-07-04 2000-12-12 Fujitsu Limited Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6909120B2 (en) * 2000-11-10 2005-06-21 Sharp Kabushiki Kaisha Nitride semiconductor luminous element and optical device including it
JP2002176198A (ja) * 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
JP2002299686A (ja) * 2001-03-29 2002-10-11 Sharp Corp 半導体発光素子およびその製造方法
US6589099B2 (en) * 2001-07-09 2003-07-08 Motorola, Inc. Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry
CA2467806C (en) * 2001-11-20 2011-04-19 Rensselaer Polytechnic Institute Method for polishing a substrate surface
JPWO2004005216A1 (ja) * 2002-07-09 2005-11-04 宮原　健一郎 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
US7811380B2 (en) * 2002-12-11 2010-10-12 Ammono Sp. Z O.O. Process for obtaining bulk mono-crystalline gallium-containing nitride
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP2007103463A (ja) * 2005-09-30 2007-04-19 Sumitomo Electric Ind Ltd ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
WO2001030928A1 (en) * 1999-10-28 2001-05-03 Cabot Microelectronics Corporation Chemical mechanical polishing compositions and systems
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
CN1549357A (zh) * 2003-05-06 2004-11-24 ס�ѵ�����ҵ��ʽ���� 氮化物半导体衬底和氮化物半导体衬底的加工方法

Also Published As

Publication number Publication date
JP2006310362A (ja) 2006-11-09
KR20060112232A (ko) 2006-10-31
JP4792802B2 (ja) 2011-10-12
EP1717286A1 (en) 2006-11-02
US20100227532A1 (en) 2010-09-09
CN101792929A (zh) 2010-08-04
TWI386990B (zh) 2013-02-21
US20140124826A1 (en) 2014-05-08
CN1868674A (zh) 2006-11-29
CN100595035C (zh) 2010-03-24
EP2039733A1 (en) 2009-03-25
US20060236922A1 (en) 2006-10-26
TW200731381A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
CN101792929B (zh) Iii族氮化物晶体基材和半导体设备
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
US7851381B2 (en) Surface treatment method for nitride crystal, nitride crystal substrate, nitride crystal substrate with epitaxial layer and semiconductor device, and method of manufacturing nitride crystal substrate with epitaxial layer and semiconductor device
TWI463537B (zh) A compound semiconductor substrate, a semiconductor device, and a method for manufacturing the same
CN102471931B (zh) Iii族氮化物半导体衬底、外延衬底及半导体器件
CN102576787B (zh) Iii族氮化物半导体衬底、外延衬底及半导体器件
KR20070037338A (ko) 폴리싱 슬러리, ＧａｘＩｎ１－ｘＡｓｙＰ１－ｙ 결정의표면 처리 방법 및 ＧａｘＩｎ１－ｘＡｓｙＰ１－ｙ 결정기판
US9312129B2 (en) Group III-V substrate material with particular crystallographic features and methods of making
EP2113938A2 (en) Group III nitride crystal and method for surface treatment thereof, Group III nitride stack and manufacturing method thereof, and group III nitride semiconductor device and manufacturing method thereof
WO2011074361A1 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
CN102484181A (zh) Iii族氮化物晶体衬底、包含外延层的iii族氮化物晶体衬底、半导体器件及其制造方法
JP2013055366A (ja) ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
JP4752214B2 (ja) エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
CN105102695B (zh) 复合基板和功能元件
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP6856356B2 (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
WO2011058870A1 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP2011049610A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20150426

EXPY Termination of patent right or utility model