KR101590496B1 - 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 - Google Patents

성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 Download PDF

Info

Publication number
KR101590496B1
KR101590496B1 KR1020147013787A KR20147013787A KR101590496B1 KR 101590496 B1 KR101590496 B1 KR 101590496B1 KR 1020147013787 A KR1020147013787 A KR 1020147013787A KR 20147013787 A KR20147013787 A KR 20147013787A KR 101590496 B1 KR101590496 B1 KR 101590496B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
heater
epitaxial
epitaxial growth
Prior art date
Application number
KR1020147013787A
Other languages
English (en)
Other versions
KR20140079507A (ko
Inventor
요시아키 다이고
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20140079507A publication Critical patent/KR20140079507A/ko
Application granted granted Critical
Publication of KR101590496B1 publication Critical patent/KR101590496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 스퍼터링에 의해 +c 극성의 에피텍셜 박막을 제조할 수 있는 에피텍셜 성막 방법, 상기 성막방법에 적합한 진공처리장치, 및 이 에피텍셜 박막을 이용한 반도체 발광소자 제조방법뿐만 아니라 반도체 발광소자 및 이 제조방법에 의해 제조된 조명장치를 제공한다. 본 발명의 일실시예에서, 히터를 이용해 소정 온도로 가열된 에피텍셜 성장용 기판에 스퍼터링함으로써 우르츠광 구조를 갖는 반도체 박막을 에피텍셜로 성장시키는 성막 방법은 다음 단계를 포함한다. 먼저, 기파은 상기 기판이 기설정된 거리만큼 히터로부터 떨어져 배치되도록 히터를 포함한 기판 홀더에 배치된다. 그런 후, 우르츠광 구조를 갖는 반도체 박막의 에피텍셜 박막이 기설정된 거리만큼 히터로부터 떨어려 배치된다.

Description

성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치{Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device}
본 발명은 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치에 관한 것으로, 보다 상세하게는 고품질 에피텍셜 필름을 형성할 수 있는 성막방법 및 진공처리장치뿐만 아니라 반도체 발광소자 제조방법, 반도체 발광소자, 및 이러한 에픽텍셜 필름을 이용한 조명장치에 관한 것이다.
III족 질화물 반도체는 IIIB족 원소(이하, 간단히 III원소라 함)인 알루미늄(Al)원자, 갈륨(Ga)원자, 및 인듐(In)원자, 및 VB족 원소(이하, 간단히 V족 원소라 함)인 질소(N)원자 중 어느 것의 화합물로 얻은 화합물 반도체 재료, 즉, 질화 알루미늄(AlN), 질화갈륨(GaN), 및 질화인듐(InN)뿐만 아니라, 그 혼합결정들(AlGaN, InGaN, InAlN, 및 InGaAlN) 중 어느 것의 화합물로 얻은 화합물 반도체 재료이다. 이런 III족 질화물 반도체는 발광다이오드(LEDs), 레이저 다이오드(LDs), 태양전지(PVSCs), 및 원 자외선 범위로부터 가시범위에 걸쳐 근 적외선 범위에 이르는 광범위한 파장범위를 커버하는 포토다이오드(PDs)와 같은 광학소자들뿐만 아니라, 고주파, 고출력 용도로 고전자 이동 트랜지스터(High Electron Mobility Transistor, HEMTs) 및 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)와 같은 전자소자들에 적용될 것으로 예상되는 재료들이다.
일반적으로, 상술한 적용을 실행하기 위해서는, 거의 결정의 결함 없이 고품질의 단결정 박막(에피텍셜 박막)을 얻기 위해 단결정 기판에 III족 질화물 반도체 박막을 에피텍셜로 성장시키는 것이 필요하다. 이런 에피텍셜 박막을 얻기 위해, 에피텍셜 박막과 동일한 재료로 만들어진 기판을 이용해 호모에피텍셜 성장을 수행하는 것이 가장 바람직하다.
그러나, III족 질화물 반도체로 만들어진 단결정 기판은 매우 고가이고 따라서 몇몇 적용을 제외하고는 이용되지 않았다. 대신, 단결정 박막은 주로 사파이어(α-Al2O3) 또는 실리콘 카바이드(SiC)인 다른 종류의 재료들로 된 기판에 헤테로에피텍셜 성장에 의해 얻어진다. 특히, α-Al2O3 기판은 저렴하고, 면적이 크며 및 품질이 높은 기판들이 될 수 있다. 따라서, α-Al2O3 기판이 III족 질화물 반도체 박막을 이용한 거의 모든 상업적으로 이용가능한 LEDs에 이용된다.
한편, 상술한 바와 같은 III족 질화물 반도체 박막의 에피텍셜 성장은 고품질 및 고생산성의 에픽텍셜 박막을 제공할 수 있는 유기금속화학증착장비(Metal-Organic Chemical Vapor Ddeposition, MOCVD)를 사용한다. 그러나, MOCVD는 높은 생산단가가 높고, 입자를 발현시키는 경향이 있는 문제들이 있어, 고수율을 달성하기가 어렵다.
대조적으로, 스퍼터링은 생산단가를 절약할 수 있고 입자를 발현시킬 확률이 낮은 특성들이 있다. 따라서, III족 질화물 반도체 박막을 형성하기 위한 공정의 적어도 일부가 스퍼터링으로 대체될 수 있다면, 상기 문제들 중 적어도 일부를 해결할 수 있다.
그러나, 스퍼터링으로 제조된 III족 질화물 반도체 박막은 결정 품질이 MOCVD로 제조된 품질보다 못한 경향이 있는 문제가 있다. 예컨대, 비특허문헌 1은 스퍼터링을 이용해 제조된 III족 질화물 반도체 박막의 결정성을 개시하고 있다. 비특허문헌 1의 설명에 따르면, c축 지향 GaN 박막은 RF 마그네트론 스퍼터링을 이용해 α-Al2O3(0001) 기판에 에피텍셜로 성장되며, GaN(0002)면에서 X선 로킹커브(X-ray rocking curve, XRC) 측정의 반치전폭(FWHM)은 35.1 arcmin(2106 arcsec)이다. 이 값은 현재 상업적으로 이용가능한 α-Al2O3 기판 상의 GaN 박막에 비해 상당히 큰 값이며 후술되는 틸트 모자이크 스프레드(tilt mosaic spread)가 크고 결정 품질이 열등한 것을 나타낸다.
다시 말하면, III족 질화물 반도체 박막을 형성하기 위한 공정으로 스퍼터링을 이용하기 위해, 고결정 품질이 달성될 수 있도록 III족 질화물 반도체로 제조된 에피텍셜 박막의 모자이크 스프레드를 줄이는 것이 필요하다.
한편, III족 질화물 반도체로 제조된 에피텍셜 박막의 결정 품질을 나타내기 위한 지수로서 틸트 모자이크 스프레드(기판에 직각 방향으로 결정방위의 오프세트) 및 티위스트 모자이크 스프레드(평면내 방향으로 결정방위의 오프세트)가 있다. 도 10a 내지 도 10d는 III족 질화물 반도체로 제조되고 α-Al2O3(0001) 기판에 c축 방향으로 성장된 결정의 개략도이다. 도 10a 내지 도 10d에서, 참조부호 901은 α-Al2O3(0001) 기판이고, 902에서 911은 III족 질화물 반도체로 제조된 결정이며, cf는 III족 질화물 반도체로로 제조된 각 결정의 c축 방위이고, cs는 α-Al2O3(0001) 기판의 c축 방위이며, af는 III족 질화물 반도체로로 제조된 각 결정의 a축 방위이고, as는 α-Al2O3(0001) 기판의 a축 방위이다.
여기서, 도 10a는 III족 질화물 반도체로로 제조된 결정이 틸트 모자이크 스프레드를 가지면서 어떻게 형성되는지를 도시한 조감도이며, 도 10b는 결정의 일부분의 횡단면 구조를 도시한 것이다. 이들 도면에서 알 수 있는 바와 같이, III족 질화물 반도체로로 제조된 각각의 결정들(902, 903, 및 904)의 c축의 방위(cf)는 기판의 c축의 방위(cs)에 실질적으로 나란하며, 기판에 직각 방향으로 가장 우세한 결정방위이다. 다른 한편으로, III족 질화물 반도체로로 제조된 각각의 결정들(905 및 906)은 c축의 방위(cf)가 기판에 직각 방향으로 우세한 결정방위에서 약간 벗어나 있다. 더욱이, 도 10c는 III족 질화물 반도체로로 제조된 결정이 티위스트 틸트 모자이크 스프레드를 가지면서 어떻게 형성되는지를 도시한 조감도이며, 도 10d는 그 평면도를 도시한 것이다. 이들 도면에서 알 수 있는 바와 같이, III족 질화물 반도체로로 제조된 각각의 결정들(907, 908, 및 909)의 a축의 방위(af)는 α-Al2O3(0001) 기판의 a축의 방위(as)에 대한 각들이 모두 대략 30°이기 때문에 평면내 방향으로 가장 우세한 결정방위이다. 다른 한편으로, III족 질화물 반도체로로 제조된 각각의 결정들(910 및 911)은 축의 방위(af)가 평면내 방향으로 우세한 결정방위에서 약간 벗어나도록 형성된다.
상술한 바와 같이 가장 우세한 결정방위로부터의 오프세트를 모자이크 스프레드라 한다. 특히, 기판에 직각 방향으로 결정방위의 오프세트를 틸트 모자이크 스프레드라 하는 한편, 평면내 방향으로 결정방위의 오프세트를 트위스트 모자이크 스프레드라 한다. 틸트 및 트위스트 모자이크 스프레드는 나선 전위(screw dislocation) 및 에지 전위(edge dislocation)와 같은 III족 질화물 반도체 박막내에 형성된 결함밀도와 상관있다. 틸트 및 트위스트 모자이크 스프레드를 줄임으로써, 상술한 결함밀도가 줄어들고 따라서 고품질의 III족 질화물 반도체 박막을 얻기가 더 쉬워진다.
틸트 및 트위스트 모자이크 스프레드의 수준은 기판면에 나란히 형성된 특정 격자면(대칭면) 또는 기판에 직각으로 형성된 특정 격자면에 XRC를 측정해 얻은 다른 피크의 FWHM을 검사함으로써 평가될 수 있음에 주목하라.
도 10a 내지 도 10d 및 상기 설명은 간단한 개념적 접근을 통한 틸트 및 트위스트 모자이크 스프레드를 기술하기 위한 것이지 어떤 특이성을 보장하기 위한 것이 아님에 유의하라. 예컨대, 기판에 직각 방향으로 상술한 가장 우세한 결정방위 및 평면내 방향으로 상술한 가장 우세한 결정방위는 α-Al2O3(0001) 기판의 c축 및 a축의 방위(as)와 완전히 일치한다. 또한, 도 10d에 도시된 2개의 결정들 간의 갭이 형성되는 게 항상 있는 경우는 아니다. 중요한 것은 모자이크 스프레드가 우세한 결정방위로부터의 오프세트 각도를 나타내는 것이다.
한편, 일반적으로, III족 질화물 반도체 박막은 도 11에 도시된 바와 같이 +c 극성 성장타입과 -c 극성 성장타입을 포함한다. 정교한 에피텍셜 박막은 -c 극성 성장보다 +c 극성 성장에 의해 얻어질 가능성이 더 큰 것이 알려져 있다. 따라서, III족 질화물 반도체 박막을 형성하기 위한 공정으로 스퍼터링을 이용하는 것 이외에 +c 극성 에픽텍셜 박막을 얻는 것이 바람직하다.
본 명세서에서 "+c 극성"은 각각 AlN, GaN, 및 InN에 대한 Al 극성, Ga 극성, 및 In 극성을 의미하는 용어이다. 더욱이, "-c 극성"은 N 극성을 의미하는 용어이다.
지금까지, 정교한 III족 질화물 반도체 박막을 얻기 위해 많은 접근들이 행해져 왔다(특허문헌 1 및 2 참조).
특허문헌 1은 α-Al2O3 기판을 플라즈마 처리한 후에 스퍼터링을 이용해 III족 질화물 반도체 박막(특허문헌 1에서 AlN)이 기판에서 형성되어 III족 질화물 반도체 박막이 고품질을 달성할 수 있게 되는, 즉, 특히 틸트 모자이크 스프레드가 상당히 작은 III족 질화물 반도체 박막을 얻을 수 있게 되는 방법을 개시하고 있다.
더욱이, 특허문헌 2는 III족 질화물 반도체(상기 특허문헌 2에서 III족 질화물 화합물)로 제조된 버퍼층(상기 특허문헌 2에서 중간층)이 스퍼터링에 의해 기판에 형성되고 그런 후 하층막을 포함하는 n형 반도체층, 발광층, 및 p형 반도체층이 상기 III족 질화물 반도체로 제조된 버퍼층에 순차적으로 적층되는 III족 질화물 반도체 (상기 특허문헌 2에서 III족 질화물 화합물 반도체 박막) 발광소자 제조방법을 개시하고 있다.
특허문헌 2에서, III족 질화물 반도체로 제조된 버퍼층을 형성하기 위한 절차는 기판에 플라즈마 처리를 수행하는 전처리 단계, 및 상기 전처리 단계 후 스퍼터링에 의해 III족 질화물 반도체로 제조된 버퍼층을 형성하는 단계를 포함하는 것으로 기술되어 있다. 더욱이, 특허문헌 2에서, α-Al2O3 기판 및 AlN은 각각 기판과 III족 질화물 반도체로 제조된 버퍼층의 바람직한 형태로 사용되고, MOCVD는 바람직하게는 하층막을 포함한 n형 반도체층, 발광층, 및 p형 반도체층을 형성하는 방법으로 사용된다.
인용 목록
특허문헌
특허문헌 1: 국제특허출원 공개공보 WO 2009/096270
특허문헌 2: 일본특허출원 공개공보 No. 2008-109084
비특허문헌
비특허문헌 1; 와이. 다이고(Y. Daigo), 엔. 무추쿠라(N. Mutsukura), "Synthesis of epitaxial GaN single-crystalline film by untra high vacuum r.f. magnetron sputtering method", Thin Solid Films 483 (2005) p38-43.
상기에서 명백한 바와 같이, 특허문헌 1에 설명된 기술은 틸트 모자이크 스프레드를 줄일 수 있고 전도유망한 기술인 것으로 보인다. 그러나, 상기 기술은 스퍼터링에 의한 고품질의 에피텍셜 박막을 형성하기 위해 해결해야 할 문제들이 여전히 있다. 특히, +c 극성 성장은 상술한 바와 같이 정교한 에피텍셜 박막의 형성을 가능하게 하기 때문에, 전체 기판면에 +c 극성의 III족 질화물 반도체 박막을 형성하는 것이 바람직하다. 하지만, 특허문헌 1은 요망하는 극성을 얻기 위한 특정 수단을 전혀 언급하고 있지 않다. 본 발명자는 특허문헌 1에서 개시한 기술을 확인하기 위한 실험을 했다. 그 결과에 의하면, 얻어진 III족 질화물 반도체 박막은 모자이크 스프레드가 작은 에피텍셜 박막으로 얻어졌으나 +c 극성과 -c 극성이 혼재된 상태로 있었다. 따라서, 특허문헌 1에 개시된 기술은 그 자체로 +c 극성의 III족 질화물 반도체 박막을 제공할 수 없음이 명확하다.
게다가, 특허문헌 2는 하기의 요점들로 인해 만족스럽다고 말할 수 없다.
특히, 특허문헌 2는 III족 질화물 반도체로 제조되고 스퍼터링을 이용해 형성된 버퍼층의 극성을 컨트롤하는 방법에 대한 설명을 전혀 포함하고 있지 않다. 본 발명자는 특허문헌 2에서 개시한 기술을 확인하기 위한 실험을 했다. 그 결과에 의하면, 얻어진 발광소자는 양호한 발광특징을 가질 수 없었다.
본 발명자는 특허문헌 2의 상기 확인실험에서 얻든 발광소자를 더 조사하였고, III족 질화물 반도체로 제조되고 스퍼터링을 이용해 형성된 버퍼층이 +c 극성과 -c 극성이 혼재된 상태로 있음을 알았다. 보다 상세하게, 하층막을 포함한 n형 반도체층, 발광층 및 p형 반도체층이 순차적으로 MOCVD에 의해 적층될 때에도, III족 질화물 반도체로 제조된 버퍼층에 혼재된 극성들이 있음으로 인한 역도메인 경계들과 같은 매우 많은 결함들이 소자내에 형성되어 발광 특성을 떨어뜨린다. 다시 말하면, 특허문헌 2에 개시된 기술들은 그 자체로 +c 극성의 III족 질화물 반도체 박막을 제공할 수 없고 따라서 그 자체로 양호한 발광특징을 갖는 발광소자를 제공할 수 없다.
상술한 바와 같이, 특허문헌 1 및 2에 개시된 종래 기술은 자체적으로 III족 질화물 반도체 박막의 극성을 컨트롤하기가, 즉, +c 극성의 에피텍셜 박막과 이에 따라 더 선호되는 발광소자를 얻기가 어렵다.
또한, 상술한 특허문헌 1 및 2의 확인실험의 결과로부터, 본 발명자는 스퍼터링을 이용해 제조된 III족 질화물 반도체 박막은 혼재된 극성이 있는 에피텍셜 박막일 경우, 소자 내부에 형성된 역도메인 경계와 같은 결함들로 인해 소자 특성의 열화를 피하기 불가능한 것으로 결론지었다.
상기 문제를 고려해, 본 발명의 목적은 스퍼터링에 의한 +c 극성의 에피텍셜 박막을 제조할 수 있는 성막방법과, 이 성막방법에 적합한 진공처리장치, 및 또한 이 에피텍셜 박막을 이용한 반도체 발광소자 제조방법뿐만 아니라 이 제조방법에 의해 제조된 조명장치를 제공하는 것이다.
본 발명자는 확대 연구를 통해 에피텍셜 박막의 극성은 기판이 기판 홀더에 어떻게 장착되지에 의해 영향받는다는 새로운 발견을 얻은 결과로 본 발명을 마쳤다.
상기 목적을 달성하기 위해, 본 발명의 제 1 태양은 히터를 이용해 소정 온도로 가열된 에피텍셜 성장용 기판에 스퍼터링함으로써 우르츠광 구조의 반도체 박막을 성장시키는 성막 방법으로서, 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 에피텍셜 박막 성장용 기판을 홀딩하는 단계, 및 상기 기설정된 거리만큼 기판대향면으로부터 떨어져 유지된 상태로 에피텍셜 성장용 기판에 우르츠광 구조의 반도체 박막을 형성하는 단계를 포함하는 반도체 박막을 성장시키는 성막 방법이다.
더욱이, 본 발명의 제 2 태양은 진공 펌핑할 수 있는 진공챔버, 에피텍셜 성장용 기판을 지지하기 위한 기판홀딩수단, 및 기판홀딩수단에 의해 보유된 에피텍셜 성장용 기판을 소정 온도로 가열할 수 있는 히터를 포함한 진공처리장치를 이용해 에피텍셜 성장용 기판에 스퍼터링함으로써 우르츠광 구조의 반도체 박막의 에피텍셜 박막을 형성하는 방법으로서, 기판홀딩수단에 의해 보유된 에피텍셜 성장용 기판이 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 보유된 상태로 우르츠광 구조의 반도체 박막의 에피텍셜 박막이 에피텍셜 성장용 기판에 성장되는 반도체 박막의 에피텍셜 박막을 형성하는 방법이다.
또한, 본 발명의 제 3 태양은 진공 펌핑할 수 있는 진공챔버; 에피텍셜 성장용 기판을 지지하기 위한 기판홀딩수단; 기판홀딩수단에 의해 보유된 에피텍셜 성장용 기판을 소정 온도로 가열할 수 있는 히터; 및 진공챔버내부에 제공되고 타겟이 부착될 수 있는 타겟 전극을 포함하고, 상기 기판홀딩수단이 타겟 전극으로부터 중력방향으로 진공챔버 내부에 제공되며, 상기 기판홀딩수단은 기설정된 거리만큼 히터의 기판대향면으로부터 에피텍셜 성장용 기판을 보유하고 이로써 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 에피텍셜 성장용 기판을 보유하는 단계를 수행하는 진공처리장치가다.
본 발명에 따르면, 틸트 및 트위스트 모자이크 스프레드가 작고 또한 +c 극성을 갖는 III족 질화물 반도체 에피텍셜 박막이 스퍼터링을 이용해 α-Al2O3 기판에 제조될 수 있다. 더욱이, 스퍼터링에 의해 제조된 이 III족 질화물 반도체 에피텍셜 박막을 이용해 LED 및 LD와 같은 발광소자의 발광 특성들이 향상될 수 있다.
본 발명의 내용에 포함됨.
도 1은 본 발명의 실시예에 따른 RF 스퍼터링 기기의 개략 횡단면도이다.
도 2는 본 발명의 일실시예에 따른 히터의 개략 횡단면도이다.
도 3은 본 발명의 일실시예에 따른 히터의 또 다른 개략 횡단면도이다.
도 4a는 본 발명의 일실시예에 따른 히터 전극의 구성예를 도시한 평면도이다.
도 4b는 본 발명의 일실시예에 따른 히터 전극의 구성예를 도시한 평면도이다.
도 5는 본 발명의 일실시예에 따른 히터 및 기판홀딩장치의 횡단면도이다.
도 6은 본 발명의 일실시예에 따른 기판홀딩장치의 제 2 구성예를 도시한 횡단면도이다.
도 7은 본 발명의 일실시예에 따른 기판홀딩장치의 제 3 구성예를 도시한 횡단면도이다.
도 8은 본 발명의 일실시예에 따른 기판지지부의 구성예를 도시한 횡단면도이다.
도 9는 본 발명의 일실시예에 따른 성막방법에 의해 형성된 에피텍셜 박막을 이용해 제조된 LED 구조의 일예를 도시한 횡단면도이다.
도 10a는 III족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10b는 III족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10c는 III족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10d는 III족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 11은 III족 질화물 반도체 박막에서 +c 극성 및 -c 극성을 도시한 개략도이다.
도 12는 본 발명의 일실시예에 따른 III족 질화물 반도체 박막에 CAICISS 측정의 측정결과를 도시한 도면이다.
이하, 도면을 참조로 본 발명의 실시예를 상세히 기술한다. 하기에 기술된 도면에서, 동일한 기능을 갖는 참조부호들은 동일한 참조부호로 표시되며 중복 설명은 생략하는 것에 유의하라.
본 발명에 따른 주요 특징은 우르츠광 구조를 갖는 반도체 박막(즉, 우르츠광 구조를 갖는 III족 질화물 반도체 박막)이 α-Al2O3 기판, Si 기판 또는 Ge 기판과 같이 나중에 기술된 에피텍셜 성장용 기판(가령, 후술된 비극성 표면을 갖는 기판) 및 RF 스퍼터링과 같은 그런 스퍼터링에 의해 4H-Sic 기판과 같은 (후술된) 극성면을 갖는 기판에 에피텍셜로 성장될 경우, 우르츠광 구조를 갖는 반도체 박막은 히터에 의해 가열된 기판이 상기 히터의 기판대향면으로부터 기설정된 거리만큼 떨어져 유지되는 상태로 형성된다는 것이다. 이하, 도면을 참조로 본 발명을 설명한다. 후술된 부재 및 배열은 단지 본 발명을 구체화한 예이며 본 발명을 국한시키지 않는다. 이들은 물론 본 발명의 요점을 기초로 다양한 방식으로 변경될 수 있다.
도 1 내지 도 9는 본 발명의 실시예에 따른 진공처리장치(RF 스퍼터링기기) 및 본 발명의 실시예에 따라 형성된 에피텍셜 박막을 이용해 제조된 LED 구조의 도면들이다. 도 1은 RF 스퍼터링 기기의 개략 횡단면도이다. 도 2는 히터의 개략 횡단면도이다. 도 3은 히터의 또 다른 개략 횡단면도이다. 도 4a 및 도 4b는 히터 전극의 구성예들을 도시한 도면이다. 도 5는 히터 및 기판홀딩장치의 횡단면도이다. 도 6은 기판홀딩장치의 제 2 구성예를 도시한 도면이다. 도 7은 기판홀딩장치의 제 3 구성예를 도시한 도면이다. 도 8은 기판홀딩장치를 지지하는 부분의 확대도이다. 도 9는 형성된 에피텍셜 박막을 이용해 제조된 LED 구조의 일예를 도시한 횡단면도이다. 도면의 복잡함을 방지하기 위해 단지 몇몇 부재들만이 도시되어 있음에 유의하라.
도 1은 본 발명에 따른 III족 질화물 반도체 박막을 형성하는데 사용된 스퍼터링 기기의 일예에 대한 개략 구성도이다. 스퍼터링 기기(S)를 도시한 도 1에서, 참조부호(101)는 진공챔버, 참조부호(102)는 타겟전극, 참조부호(99)는 기판 홀더, 참조부호(103)는 히터, 참조부호(503)는 기판홀딩장치, 참조부호(105)는 타겟 실드, 참조부호(106)는 RF 전원, 참조부호(107)는 기판, 참조부호(108)는 타겟, 참조부호(109)는 가스주입장치, 참조부호(110)는 배기장치, 참조부호(112)는 반사기, 참조부호(113)는 절연부재, 참조부호(114)는 챔버 실드, 참조부호(115)는 자석유닛, 참조부호(116)는 타겟실드 보유장치, 및 참조부호(203)는 히터 전극을 나타낸다. 또한, 참조부호(550)는 기판홀딩장치(503)를 지지하기 위한 홀더지지부이다.
진공챔버(101)는 스테인레스 스틸 또는 알루미늄 합금과 같은 금속 부재로 형성되며 전기적으로 접지된다. 더욱이, 미도시된 냉각장치와 함께, 진공챔버(101)는 벽표면의 온도가 오르는 것을 막거나 낮춘다. 또한, 진공챔버(101)는 미도시된 질량유량 컨트롤러와 함께 가스주입장치(109)에 연결되어 있고, 미도시된 가변 컨덕턴스 밸브와 함께 배기장치(110)에 연결되어 있다.
타겟실드(105)는 타겟실드 보유장치(116)가 있는 진공챔버(101)에 부착되어 있다. 타겟실드 보유장치(116)와 타겟실드(105)는 스테인레스 스틸 또는 알루미늄 합금과 같은 금속부재일 수 있고 진공챔버(101)와 동일한 DC 전위로 있다.
타겟전극(102)은 진공챔버(101)에 절연부재(113)와 함께 부착된다. 더욱이, 타겟(108)은 타겟전극(102)에 부착되고 타겟전극(102)은 미도시된 매칭박스와 함께 RF 전원(106)에 연결되어 있다. 타겟(108)은 타겟전극(102)에 직접 부착될 수 있거나 미도시된 접착판과 함께 타겟전극(102)에 부착될 수 있고, 상기 접착판은 구리(Cu)와 같은 금속 부재로 형성된다.
더욱이, 타겟(108)은 Al, Ga, 및 In 중 적어도 하나를 포함한 금속 타겟이거나 상기 III족 원소들 중 적어도 하나를 포함한 질화물 타겟일 수 있다. 타겟전극(102)은 타겟(108)의 온도가 오르는 것을 막기 위해 미도시된 냉각장치를 포함한다. 게다가, 자석유닛(115)은 타겟전극(102)에 위치해 있다. RF 전원(106)으로서, 13.56MHz의 전원이 산업적 사용 면에서 이용하기 쉽다. 그러나, 다른 주파수의 전원을 이용하거나 고주파의 DC 전류를 첨가하거나 펄스 형태로 이들을 이용할 수 있다.
챔버실드(114)는 진공챔버(101)에 부착되고 성막형성 동안 진공챔버(101)에 박막의 접착을 방지한다.
기판홀더(99)는 주요 구성요소로서 히터(103), 기판홀딩장치(503), 및 반사체(112)를 포함한다. 히터(103)는 내장된 히터전극(203)이 있다. 기판홀딩장치(503)는 적어도 일부분이 기판과 접촉되는 절연부재로 형성되고, 반사체(112), 샤프트(미도시) 등에 의해 고정된다. 기판홀딩장치(503)에 기판(107)을 보유시킴으로써, 기판(107)에는 기판(107)과 히터(103)의 기판대향면(P) 사이에 기설정된 갭이 배치되어 있다. 기판홀딩장치(503)의 특정 예들은 후에 설명할 것임을 유의하라.
이 실시예에서, 도 1에 도시된 바와 같이, 진공챔버(101)내, 타겟이 배치될 수 있는 타겟전극(102)은 중력방향으로 상부면에 배치되는 반면, 기판홀더(99)는 중력방향으로 타겟전극(102) 아래에 배치된다. 따라서, 기판홀딩장치(503)는 중력의 도움으로 기판(107)을 보유할 수 있다. 이에 따라, 기판홀딩장치(503)의 기판지지부(후술된 참조부호 503a 등)에 기판(107)을 간단히 장착시킴으로써, 기판(107)의 전체 면이 타겟(108)면에 노출될 수 있고 이에 따라 에피텍셜 성막이 기판(107)의 전체 면에 수행될 수 있다.
이 실시예는 타겟전극(102)이 진공챔버(101)에서 중력방향으로 상부면에 배치된 예를 나타내며, 기판홀더(99)는 중력방향으로 타겟전극(102) 아래에 배치되어 있다. 그러나, 진공챔버(101)에서 중력방향으로 상부면에 기판홀더(99)를 배치할 수 있고 중력방향으로 기판홀더(99) 아래에 타겟전극(102)을 배치할 수 있음에 유의하라.
도 2 및 도 3은 히터(103)의 구조예를 도시한 것이다. 도 2에서, 참조부호(201)는 베이스; 참조부호(202)는 베이스 코트; 참조부호(203)는 히터전극, 참조부호(204)는 후면코트; 참조부호(205)는 오버코트이다. 참조부호(P)는 후술된 기판홀딩장치(503)에 의해 보유된 기판을 바라보는 히터(103)의 상부면(기판대향면)인 것에 유의하라.
베이스(201)는 그래파이트이다. 히터전극(203) 및 후면코트(204)는 PG(Pyrolytic Graphite)이다. 베이스 코트(202)와 오버코트(205)는 PBN(Pyrolytic Boron Nitride)이다. PBN으로 제조된 베이스 코트(202)와 오버코트(205)는 고저항재료로 제조되는 것에 주목하라.
상술한 구성에 의해, 히터(103)는 기설정된 파장범위에서 적외선을 방출하고 이로써 기판을 소정 온도로 가열할 수 있다.
도 3은 히터의 또 다른 구성예이다. 참조부호(301)는 베이스; 참조부호(302)는 히터전극; 참조부호(303)는 후면코트; 참조부호(304)는 오버코트이다. 베이스(301)는 BN(Boron Nitride)이다. 히터전극(302)과 후면코트(303)는 PG이다. 오버코트(304)는 PBN이다. BN으로 제조된 베이스(301)와 PBN으로 제조된 오버코트(304)는 고저항재료인 것에 유의하라.
히터를 구성하는 상술한 재료들은 종래 적외선 램프보다 더 높은 효율로α-Al2O3 기판을 가열하는 상기 재료들의 능력으로 인해 바람직하게 이용된다. 그러나, 재료들이 기설정된 온도로 α-Al2O3 기판을 가열할 수 있다면 이들에 국한되지 않는 것에 유의하라.
도 4a 및 도 4b는 히터전극(203)(또는 302)의 구성예(평면도)를 도시한 것이다.
히터(103)에 위치된 히터전극(203)(또는 302)은 도 4a 및 도 4b에 도시된 바와 같은 전극패턴을 갖는다. 전원(미도시됨)을 이 전극패턴에 연결하고 DC 또는 AC 전압을 이에 인가함으로써, 전류가 히터전극(203)(또는 302)을 통해 흐르고 이에 따라 발생된 줄 열이 히터(103)를 가열한다. 히터(103)로부터 방출된 적외선광이 기판을 가열한다.
전극패턴은 도 4a 및 도 4b에 국한되지 않음에 유의하라. 그러나, 도 4a 및 도 4b에 도시된 바와 같은 전극패턴을 이용해, 열이 기판(107)의 전체면에 균일하게 제공될 수 있다. 이런 이유로, 가능한 한 균일하게 기판의 전체면에 열을 가할 수 있는 전극패턴을 이용하는 것이 바람직하다. 그럼에도 불구하고, 본 발명은 기판에 균일하게 열을 가할 수 있는 전극패턴을 이용할 수 있으나, 중요한 것은 +c 극성의 에피텍셜 박막이 형성될 수 있고 전극패턴이 이루지는 어떤 형태가 본질적인 문제가 아니다는 것이다. 따라서, 이 실시예에서, 전극패턴은 도 4a 및 도 4b에 도시된 바와 같은 전극패턴에 국한되지 않고 이 실시예는 임의의 전극패턴을 이용할 수 있다는 것은 말할 필요도 없다.
도 2 및 도 3에 도시된 히터(103)의 구조예들 각각에서, 참조부호(P)로 표시된 히터(103)의 기판대향면은 히터전극(203 또는 302)이 도 4a 및 도 4b에 도시된 바와 같은 패턴으로 형성된 측의 표면이다. 그러나, 히터(103)는 도 2 또는 도 3에 도시된 히터(103)가 뒤집어진, 즉, 도 2 및 도 3에서 참조부호(P)에 의해 표시된 면의 반대면이 기판대향면으로 이용될 수 있는 구조를 가질 수 있다. 이 경우, 기판은 후면코트(204 또는 303)를 통해 가열된다. 이는 기판을 가열하는 전력 효율을 떨어뜨릴 수 있기는 하지만, 후면코트(204 또는 303)가 균일하게 가열하는데 이용된되며, 이는 열을 기판에 균일하게 가하는 이점적인 효과를 제공한다.
도 5는 본 발명의 일실시예(제 1 구성예)에 따른 히터 및 기판홀딩장치의 횡단면도이다. 도 5에서, 참조부호(103)는 히터; 참조부호(203)는 히터전극; 참조부호(503)는 기판홀딩장치; 참조부호(504)는 기판이다(기판지지부(550)는 도시되어 있지 않다). 기판홀딩장치(503)는 균일한 횡단면을 갖는 일반적으로 횡단면이 균일한 환형부재이며 아래로부터(중력방향으로 하부로부터, 즉, 히터(103) 측으로부터) 기판의 외부 에지부와 접촉해 지지하는 절연부재로 형성된 기판지지부(503a)를 포함한다. 기판지지부(503a)는 그 자체와 히터(103)의 기판대향면(P) 사이에 갭(d1)을 두고 배열되어 있다. 또한, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공되어 있다. 상술한 바와 같이, 기판지지부(503a)는 기판(504)이 기판지지부(503a)에 지지된 상태에서 기판(504)이 그 자체와 히터(103)의 기판대향면(P) 사이에 기설정된 갭(기설정된 거리, 가령 d2)을 두고 배치되도록 제공된다. 갭(d1)(제 2 기설정된 거리)에 대해서는 0.4mm 이상이 바람직하고, 갭(d2)에 대해서는 0.5mm 이상이 바람직하다.
갭(d1)이 0.4mm 미만인 경우, 외주부에서 극성이 혼재된 III족 질화물 반도체 박막이 형성될 가능성이 있다. 갭(d2)이 0.5mm 미만인 경우, 전체 기판에서 극성이 혼재된 III족 질화물 반도체 박막이 형성될 가능성이 있다. 따라서, 이들 경우는 바람직하지 못하다.
상술한 바와 같이, 기판홀딩장치(503)의 하부면과 히터(103)의 기판대향면(P) 사이에 0.4mm 이상의 갭(d1)이 제공된다. 마찬가지로, 기판(504)과 히터(103)의 기판대향면(P) 사이에 0.5mm 이상의 갭(d2)이 제공된다.
갭들(d1 및 d2)을 너무 많이 넓히는 것은 바람직하지 않는데, 이는 갭들(d1 및 d2)이 더 넓을수록, 히터(103)로 기판(504)를 가열하는 효율이 더 낮아지기 때문임에 유의하라. 더욱이, 갭들(d1 및 d2), 특히 갭(d2)이 너무 많이 넓혀지면, 히터(103)와 기판(504) 사이 공간에 플라즈마가 발생할 수 있어, 이는 본 발명의 이점적인 효과를 잃게 할 가능성이 있다. 따라서, 갭들(d1 및 d2)은 5mm 이하, 더 바람직하게는 2mm 이하로 설정된다.
도 6 및 도 7과 함께 기판홀딩장치의 다른 구성예들을 설명한다.
도 6은 기판홀딩장치의 제 2 구성예이다. 도 6에서, 참조부호(504)는 기판이고, 참조부호(603)는 기판홀딩장치이다(홀더지지부(550)가 미도시되어 있다). 기판홀딩장치(603)는 전반적으로 횡단면이 균일한 환형부재이고, 아래에서 기판(504)을 받치기 위한 절연부재로 형성된 기판지지부(603a), 및 상기 기판지지부(603a)의 외주와 일체로 형성된 장착부(603b)를 포함한다. 장착부(603b)가 히터(103)의 기판대향면(P)에 배치된 상태에서, 기판지지부(603a)의 후면(기판을 바라보는 면)과 히터(103)의 기판대향면(P) 사이에 갭(d1)이 제공되고, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공된다. 갭(d1)에 대해서는 0.4mm 이상이 바람직하고, 갭(d2)에 대해서는 0.5mm 이상이 바람직하다.
도 7은 기판홀딩장치의 제 3 구성예를 도시한 것이다. 도 7에서, 참조부호(504)는 기판이고, 참조부호(703)는 기판홀딩장치이다. 기판홀딩장치(703)는 전반적으로 횡단면이 균일한 환형부재이고, 제 1 기판홀딩유닛(704) 및 제 1 기판홀딩유닛(705)을 포함한다. 제 2 기판홀딩유닛(705)은 제 1 기판홀딩유닛(704)의 외주부를 지지한다. 제 2 기판홀딩유닛(705)은 도전링으로 형성되고 미도시된 매칭 박스와 함께 미도시된 RF 전원에 연결된다. 따라서, N2 또는 희귀가스와 같은 가스를 포함한 분위기에서 RF 전원을 제 2 기판홀딩유닛(705)에 공급함으로써, 플라즈마가 기판 부근에서 발생될 수 있고 기판 상의 표면처리를 수행하는데 이용될 수 있다.
더욱이, 제 1 기판홀딩유닛(704)은 아래에서 기판(504)을 받치기 위한 절연부재로 형성된 기판지지부(704a)를 포함한다. 기판지지부(704a)의 후면과 히터(103)의 기판대향면(P) 간에 갭(d1)이 제공되고, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공된다. 갭(d1)에 대해서는 0.4mm 이상이 사용에 바람직하고, 갭(d2)에 대해서는 0.5mm 이상이 사용에 바람직하다.
여기서, 홀더지지부(750)가 도 7에 미도시되어 있어나, 그 확대도가 도 8에 도시되어 있다. 도 8은 기판홀딩장치(703)용 지지부(홀더지지부(750))의 확대도이다. 홀더지지부(750)는 제 2 기판홀딩유닛(705)을 지지하는 구조를 갖고, 주요 구성요소로서 도전부재(751), 절연부재(753), 및 스테인레스 파이프(755)를 포함한다. 도전부재(751)는 진공챔버(101) 밖에 제공된 RF 전원(757)과 제 2 기판홀딩유닛(705)에 전기적으로 연결되어 있다. 따라서, RF 전력이 RF 전원(757)으로부터 도전부재(751)를 통해 제 2 기판홀딩유닛(705)에 공급된다. 도전부재(751)에는 절연부재(753) 및 스테인레스 파이프(755)가 덮여있다. 게다가, 절연부재(753)에 의해 도전부재(751)와 진공챔버(101) 사이에 전기절연이 또한 보장되어 있다. 상술한 바와 같이, 홀더지지부(750)는 제 2 기판홀딩유닛(705)을 지지하고 또한 상기 제 2 기판홀딩유닛(705)에 전력을 공급하도록 구성된다.
도 8에 도시된 홀더지지부(750)는 RF 전력을 제 2 기판홀딩유닛(705)에 공급하기 위한 도전부재(751)를 포함한 구조를 갖는다. 그러나, 도전부재(751)는 기판홀딩장치(503 또는 603)을 지지하는 홀더지지부(550)(도 1 참조)에 반드시 필요한 것은 아님에 유의하라.
기판홀딩장치의 제 1에서 제 3 구성예들(도 5 내지 도 7)에서, 환형 절연부재들이 기판지지부(503a,603a,704a)로서 사용된다. 그러나, 이들은 환형일 필요가 없음에 유의하라. 예컨대, 기판지지부(503a,603a,704a) 각각은 개구가 전혀 형성되지 않은 판형 절연부재일 수 있다. 이 경우에, 물론 그 자체와 히터(103) 사이에, 역시 기판지지부에 기설정된 갭(가령, d1)이 두어진다. 그럼에도 불구하고, 이 실시예에서 고리형태의 기판지지부를 형성함으로써 기판(107)이 히터(103)에 노출되게 할 수 있는 한편, 기판(107)과 히터(103)의 기판대향면(P)에 기설정된 갭이 사이에 두어진다. 이는 기판(107)의 가열을 효율적이게 한다. 따라서, 고리 형태로 기판지지부를 형성하는 것이 바람직한 방법이다.
더욱이, 가령, 석영, 사파이어, 알루미늄 등이 기판지지부(503a,603a,704a)로 사용된 절연부재로 이용될 수 있다.
히터(103)의 구조로서, 도 1 및 도 3에 도시된 구조들 중 어느 하나가 이용될 수 있거나, 이들 구조들 중 어느 하나를 뒤집어서 얻은 구조가 이용될 수 있다. 히터 구조가 이 실시예에서 본질적인 문제가 아니기 때문에, 몇몇 다른 구조들도 대신 사용될 수 있다. 심지어 히터전극이 상단에 아무것도 없는 히터의 기판대향면(P)에 배치된 히터 구조를 이용할 수 있다.
각각의 기판홀딩장치(503,603,703)의 구조로서, 도 5, 도 6, 및 도 7에 도시된 구조들 중 어느 하나 또는 몇몇 다른 구조의 기판홀딩장치가 대신 이용될 수 있다. 이 실시예에서 중요한 것은 기판이 III족 질화물 반도체 박막의 형성 동안 기설정된 거리만큼 기판대향면(P)으로부터 떨어져 배치되어야 한다는 것이다. 이 실시예에서, 히터의 기판대향면(P)과 기판 사이 공간에 갭이 있으나, 심지어 절연부재가 대신 이 갭에 있어도 유사한 이점적인 효과가 획들될 수 있는 것으로 여겨진다. 따라서, 기판이 기설정된 거리만큼 히터의 기판대향면(P)으로부터 떨어져 배치되게 하는 구조라면, 도 5 내지 도 7의 구조들과는 다른 구조를 갖는 기판홀딩장치를 이용할 수 있다. 예컨대, 리프트 핀을 위 아래로 움직임으로써 기판을 다루게 구성된 메카니즘을 포함한 장치의 경우, 리프트 핀은 기판과 히터(103)의 기판대향면(P) 간에 기설정된 갭을 둔 채 한 위치에 기판을 보유하게 이용될 수 있다. 그러나, 이 경우, 박막이 기판의 외부와 히터(103) 사이의 갭에 들어가 히터(103)의 기판대향면(P)에 부착됨으로써, 시간이 지남에 따라 히터(103)로부터의 복사를 변경시킨다. 따라서, 이 실시예가 바람직한 방법이다.
더욱이, III족 질화물 반도체 박막의 형성 전에, 도 7(제 3 구성예)에 도시된 제 2 기판홀딩유닛(705)에 연결된 RF 전원(757)이 기판 부근에 플라즈마를 발생시키고 기판 표면에 들러붙는 습기와 탄화수소와 같은 성분들을 제거하는데 이용될 수 있다. 또한, 히터전극의 구조로서, 도 4a 및 도 4b에 도시된 임의의 패턴들이 사용될 수 있거나 몇몇 다른 구조 패턴이 상술한 바와 같이 사용될 수 있다.
도 6의 구조는 구조와 히터(103)의 기판대향면(P) 간의 갭(d1 및 d2)을 정확히 제어하는 데 있어 용이하기 때문에 바람직하게는 도 5의 구조에 우선해 사용된다. 게다가, 도 7의 구조가 사용될 경우, 기판 표면에 들러붙는 습기와 탄화수소와 같은 성분들을 제거할 수 있고 따라서 결정면에서 III족 질화물 반도체 박막의 재생을 향상시킬 수 있다. 그러므로, 도 7의 구조가 바람직하게 사용된다.
도 9는 본 발명의 일실시예에 따른 III족 질화물 반도체 박막을 제조하는 방법을 이용해 반도체 발광소자로 제조된 발광 다이오드(LED)의 횡단면 구조의 일예이다. 도 9에서, 참조부호(801)는 α-Al2O3 기판, 참조부호(802)는 버퍼층, 참조부호(803)는 III족 질화물 반도체 중간층, 참조부호(804)는 n형 III족 질화물 반도체층, 참조부호(805)는 III족 질화물 반도체 활성층, 참조부호(806)는 p형 III족 질화물 반도체층, 참조부호(807)는 n형 전극, 참조부호(808)는 p형 본딩패드전극, 참조부호(809)는 보호막, 및 참조부호(810)는 투광성전극이다.
III족 질화물 반도체층으로서 AlN, AlGaN, 또는 GaN이 버퍼층(802)에 포함된 재료로서 바람직하게 사용된다. AlGaN, GaN, 또는 InGaN은 III족 질화물 반도체층(803), n형 III족 질화물 반도체층(804), III족 질화물 반도체 활성층(805), 및 p형 III족 질화물 반도체층(806)에 포함된 재료로서 바람직하게 사용된다. n형 III족 질화물 반도체층(804)에 대해, 상술한 재료는 바람직하게는 소량의 실리콘(Si) 또는 게르마늄(Ge)으로 도핑된다. p형 III족 질화물 반도체층(806)에 대해, 상술한 재료는 바람직하게는 소량의 마그네슘(Mg) 또는 아연(Zn)으로 도핑된다. 이런 식으로, 이들 전기 도전성이 제어될 수 있다. 또한, III족 질화물 반도체 활성층(805)으로서, 상술한 재료들 중 일부와 함께 다중양자우물(MQW)를 형성하는 것이 바람직할 수 있다. 또한, 상술한 발광 다이오드(LED)가 조명장치를 형성하는데 사용될 수 있다.
이하, 도면을 참조로 본 발명의 일실시예에 따른 스퍼터링 기기를 이용해 우르츠광 구조를 갖는 III족 질화물 반도체 성막방법(에피텍셜 형성 방법)을 설명한다. 이 실시예에서, 에피텍셜 박막은 하기의 제 1에서 제 4 단계를 포함한 방법에 의해 α-Al2O3 기판에 형성된다. 이 실시예는 우르츠광 구조를 갖는 III족 질화물 반도체 성막방법을 기술하고 있으나, 이 실시예에 따른 성막방법은 α-Al2O3 기판에 III족 질화물 반도체 성막방법 ZnO 기반의 반도체 박막을 형성하는데 사용될 수 있음은 말할 것도 없음에 유의하라.
먼저, 제 1 단계(기판운송단계)에서, 기판(107)은 진공챔버(101)에 도입되고, 상기 진공챔버는 배기장치(110)에 의해 기설정된 압력으로 유지된다. 이 단계에서, 미도시된 핸들링 로봇이 기판(α-Al2O3 기판)(107)을 히터(103)의 상부측으로 운송해 상기 기판(107)을 히터(103)로부터 돌출한 미도시된 리프트 핀의 상단에 실장한다(기판 운송). 그런 후, 기판(107)을 붙들고 있는 리프트 핀이 아래로 내려져, 기판(107)이 기판홀딩장치(503)에 배치된다.
이어서, 제 2 단계(기판가열단계)에서, 기판(107)은 히터(103)에 위치된 히터전극(203)에 인가되는 전압을 제어함으로써 기설정된 온도로 유지된다. 이 단계에서, 히터(103)에 위치된 써모커플(미도시됨)이 히터(103)의 온도를 모니터하는데 이용되거나, 진공챔버(101)에 배열된 미도시된 파이로미터(pyrometer)가 히터(103)의 온도를 모니터하는데 이용되며, 온도가 기설정된 온도로 제어된다.
그 다음, 제 3 단계로, N2 가스, 희귀가스 및 N2 가스와 희귀가스의 혼합가스 중 어느 하나가 가스주입장치(109)를 통해 진공챔버(101)에 주입되고, 진공챔버(101)내 압력은 질량유량 컨트롤러(미도시됨)와 가변 컨덕턴스 밸브(미도시됨)에 의해 기설정된 압력으로 설정된다.
마지막으로, 제 4 단계(성막단계)에서, RF 전력이 Rㄹ 전원(106)에서 인가되어 타겟(108) 앞에 RF 플라즈마를 발생시키고, 플라즈마내 이온들은 타겟(108)을 구성하는 원소들을 스퍼터링시킴으로써, III족 질화물 반도체 박막을 형성한다. 타겟(108)으로서 금속 타겟을 이용할 경우, N2 가스 또는 N2 가스와 희귀가스의 혼합가스가 처리가스로 사용하기 바람직함에 유의하라. 이 경우, 금속 타겟을 구성하는 III족 원소는 타겟(108)의 표면, 기판(107)의 표면, 및 상기 타겟(108)과 상기 기판(107) 간의 공간을 포함한 영역들 중 적어도 한 공간에서 질화된다. 그 결과, III족 질화물 반도체 박막이 기판에 형성된다.
다른 한편으로, 질화물 타겟을 이용할 경우, N2 가스, 희귀가스 및 N2 가스와 희귀가스의 혼합가스 중 어느 하나가 바람직하게 사용된다. 그런 후, 스퍼터링된 입자들이 원자나 질화물 분자들 형태로 타겟 표면으로부터 방출된다. 원자 형태로 타겟 표면으로부터 방출된 III족 원소는 타겟(108)의 표면, 기판(107)의 표면, 및 상기 타겟(108)과 상기 기판(107) 간의 공간을 포함한 영역들 중 적어도 한 공간에서 질화된다. 그 결과, III족 질화물 반도체 박막이 기판에 형성된다. 다른 한편으로, 타겟 표면으로부터 방출된 질화물 분자들 대부분이 기판에 도달해 III족 질화물 반도체 박막을 형성한다.
타겟 표면으로부터 방출된 질화물 분자들 중 일부는 기판(107) 표면에 또는 타겟(108)과 기판(107) 간의 공간에서 해리될 가능성이 있다. 그러나, 해리에 의해 만들어진 III족 원소는 적어도 기판의 표면(107)에 또는 타겟(108)과 기판(107) 간의 공간에서 다시 질화되고 III족 질화물 반도체 박막을 형성한다.
제 1 단계에서 기설정된 압력은 바람직하게는 5×10-4Pa 미만이다. 기설정된 압력이 5×10-4Pa 이상이면, 산소와 같은 불순물이 III족 질화물 반도체 박막에 제거되어, 정교한 에피텍셜 박막을 얻기 어려워진다. 게다가, 제 1 단계에서 히터(103)의 온도가 특히 제한되나 바람직하게는 생산성을 고려해 성막에 사용되는 기판 온도를 얻는데 도움되는 온도로 설정된다.
제 2 단계에서 기설정된 온도는 바람직하게는 생산성을 고려해 제 4 단계의 성막온도로 설정된다. 더욱이, 제 3 단계에서 기설정된 압력은 생산성을 고려해 제 4 단계의 성막 압력으로 설정된다. 제 2 단계 및 제 3 단계를 수행하는 타이밍들이 스위치될 수 있거나 상기 단계들이 동시에 수행될 수 있다. 게다가, 제 2 단계에서의 설정된 온도와 제 3 단계에서 설정된 압력은 바람직하게는 생산성을 고려해 적어도 제 4 단계가 시작할 때까지 유지된다.
제 4 단계 동안 기판 온도는 바람직하게는 100에서 1200℃ 범위, 더 바람직하게는 400에서 1000℃ 범위 내에서 설정된다. 100℃ 미만의 경우, 비정질 구조가 혼재된 상태로 있는 박막이 형성될 가능성이 있다. 1200℃를 넘는 경우, 박막이 전혀 형성되지 않거나, 설명 박막이 형성되더라도, 열적 스트레스로 인해 결함이 많은 에픽텍셜 박막이 형성될 가능성이 있다. 더욱이, 성막 압력은 바람직하게는 0.1에서 100 mTorr(1.33×10-2Pa에서 1.33×101Pa) 범위 내에, 더 바람직하게는 1.0에서 10 mTorr(1.33×10-1Pa에서 1.33Pa) 범위 내에 설정된다.
0.1 mTorr(1.33×10-2Pa) 미만의 경우, 고에너지 입자들이 기판 표면에 떨어질 가능성이 있어, 정교한 III족 질화물 반도체 박막을 얻기 어려워진다. 100mTorr(1.33×101 Pa)를 넘는 경우, 성막율이 극히 낮다. 따라서, 이러한 경우는 바람직하지 못하다. 제 4 단계의 시작시, 플라즈마 발생을 용이하기 하기 위해 진공챔버(101)내 압력을 성막 압력 이상으로 일시적으로 높일 수 있다. 이 경우, 성막 압력은 처리 가스내 가스들 중 적어도 하나의 유량을 일시적으로 높임으로써 증가될 수 있다. 대안으로, 성막 압력은 가변 컨덕턴스 밸브(미도시)의 개방 정도를 일시적으로 줄임으로써 증가될 수 있다.
또한, 제 1 단계 전에, 물론 기판(107)을 전처리챔버(미도시)로 운송하는 단계 및 성막 온도 이상의 온도로 기판(107)에 열처리 또는 플라즈마 처리를 수행하는 단계가 있을 수 있다.
이 실시예에 따른 방법에 의해 형성된 III족 질화물 반도체 박막의 에피텍셜 박막의 예들은 도 9에 도시된 버퍼층(802), III족 질화물 반도체층(803), n형 III족 질화물 반도체층(804), III족 질화물 반도체 활성층(805) 및 p형 III족 질화물 반도체층(806)을 포함한다. 이들 모든 층들은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 제조될 수 있거나, 일부 특정층(들)이 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 제조될 수 있다.
예컨대, 도 9에서 LED 소자에 대한 처리의 제 1 예로서, 방법은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 버퍼층(802)을 제조하는 단계와, 그런 후 MOCVD를 이용해 순차적으로 III족 질화물 반도체층(803), n형 III족 질화물 반도체층(804), III족 질화물 반도체 활성층(805) 및 p형 III족 질화물 반도체층(806)을 적층해 에피텍셜 웨이퍼를 제조하는 단계를 포함한다.
더욱이, 제 2 예로서, 방법은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 버퍼층(802)과 III족 질화물 반도체층(803)을 제조하는 단계와, 그런 후 MOCVD를 이용해 순차적으로 n형 III족 질화물 반도체층(804), III족 질화물 반도체 활성층(805) 및 p형 III족 질화물 반도체층(806)을 적층해 에피텍셜 웨이퍼를 제조하는 단계를 포함한다.
제 3 예로서, 방법은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 버퍼층(802), III족 질화물 반도체층(803) 및 n형 III족 질화물 반도체층(804)을 제조하는 단계와, 그런 후 MOCVD를 이용해 순차적으로 III족 질화물 반도체 활성층(805) 및 p형 III족 질화물 반도체층(806)을 적층해 에피텍셜 웨이퍼를 제조하는 단계를 포함한다.
제 4 예로서, 방법은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 버퍼층(802), III족 질화물 반도체층(803), n형 III족 질화물 반도체층(804) 및 III족 질화물 반도체 활성층(805)을 제조하는 단계와, 그런 후 MOCVD를 이용해 p형 III족 질화물 반도체층(806)을 적층해 에피텍셜 웨이퍼를 제조하는 단계를 포함한다.
제 5 예로서, 방법은 이 실시예에 따라 스퍼터링 장치(성막방법)를 이용해 버퍼층(802), III족 질화물 반도체층(803), n형 III족 질화물 반도체층(804), III족 질화물 반도체 활성층(805) 및 p형 III족 질화물 반도체층(806)을 제조해 에피텍셜 웨이퍼를 제조하는 단계를 포함한다.
리소그래피 기술과 RIE(Reactive Ion Etching) 기술이 에피텍셜 웨이퍼에 적용됨으로써 도 9에 도시된 바와 같이 투광성전극(810), p형 본딩패드 전극(808), n형 전극(807), 및 보호막(809)을 형성하도록 얻어진다. 그 결과, LED 구조를 얻을 수 있다. 투광성전극(810), p형 본딩패드 전극(808), n형 전극(807), 및 보호막(809)의 재료는 특별히 제한되지 않으며 어떠한 제한 없이 이 기술분야에 잘 알려진 재료들이 이용될 수 있음에 유의하라.
(제 1 실시예)
본 발명의 제 1 실시예로서, AlN 박막이 본 발명의 일실시예에 따른 우르츠광 구조를 갖는 III족 질화물 반도체 성막방법을 이용해 α-Al2O3(0001) 기판에 형성되는 예에 대해 설명한다. 보다 상세하게, 우르츠광 구조를 갖는 AlN 박막이 기판홀딩장치의 도움으로 기판과 히터의 기판대향면 사이에 갭을 두고 실장된 α-Al2O3(0001) 기판에 대한 스퍼터링을 이용해 형성되는 예에 대해 설명한다. 이 예에서, 도 1의 기기와 유사한 스퍼터링 기기를 이용해 AlN 박막이 형성되는 것에 주목하라. 도 2의 구조와 유사한 히터 구조, 도 4a의 패턴과 유사한 히터 전극패턴, 및 도 5의 장치와 유사한 기판홀딩장치가 이용된다. 더욱이, 도 5에서 기판지지부(503a)과 히터(103)의 기판대향면(P) 간의 갭(d1)은 1mm로 설정되고, 도 5에서 기판(504)과 히터(103)의 기판대향면(P) 간의 갭(d2)은 2mm로 설정된다.
이 예에서, 먼저, 제 1 단계에서, α-Al2O3(0001) 기판은 1×10-4Pa 이하로 유지된 진공챔버(101)로 운송되어 기판홀딩장치(503) 배치된다. 제 2 단계에서, 기판은 제 4 단계에서의 성막 온도인 550℃로 유지된다. 이 단계에서, 히터(103)는 내부에 위치된 써모커플의 모니터링 값이 750℃일 수 있게 제어된다. 연이어, 제 3 단계에서, N2 및 Ar의 혼합 가스는 N2/(N2+Ar)이 25%일 수 있고, 진공챔버(101)내압력이 3.75mTorr(0.5Pa)로 설정되게 주입된다. 이 조건 하에서, 제 4 단계로, RF 전원(106)으로부터 금속 Al으로 제조된 타겟(108)까지 2000W의 RF 전력을 가함으로써 스퍼터링이 수행된다. 그 결과, 50nm 두께의 AlN 박막이 기판에 형성된다.
이 예에서 써모커플이 매립된 α-Al2O3(0001) 기판에 대한 기판 온도측정을 사전에 행하고 α-Al2O3(0001) 기판의 온도와 히터에 위치된 써모커플의 모니터링 값, 즉, 그때 히터의 온도 간의 관계를 연구함으로써 성막 온도가 설정되는 것에 유의하라.
이 예에서, 이에 따라 제조된 AlN 박막은 2θ/ω 스캔모드의 X선 회절(XRD) 측정, 대칭면에 대해 ω 스캔모드의 XRC 측정, 평면내 배열의 φ 스캔모드의 XRC 측정, 및 CAICISS(Coaxial Impact Collison Ion Scattering Spectroscopy) 측정을 통해 평가된다. 여기서, 대칭 반사위치에서 2θ/ω 스캔모드의 X선 회절(XRD)은 결정방위를 체크하는데 사용되고, 대칭면에 대한 ω 스캔모드와 평면내 배열의 φ 스캔모드의 XRC 측정은 틸트 및 트위스트 모자이크 스프레드를 각각 평가하는데 사용된다. 또한, CAICISS 측정은 극성을 결정하기 위한 수단으로 사용된다.
먼저, 이 예에서 제조된 AlN 박막은 2θ=20에서 60°의 측정범위로 대칭 반사위치에 2θ/ω 스캔모드의 XRD 측정을 받는다. 그 결과, AlN (0002)면 및 α-Al2O3(0006) 면의 회절 피크만이 관찰되고 AlN의 다른 격자면을 나타내는 회절 피크들은 관찰되지 않았다. 이 사실로부터, 획득된 AlN 박막은 c축 방향으로 방위된 것으로 밝혀졌다.
다음, 이 실시예에 따른 AlN 박막은 대칭면에 대해 ω 스캔모드로 XRC 측정을 받는다. AlN(0002) 면이 측정에 사용되는 것에 주목하라. 얻어진 XRC 프로파일의 FWHM은 검출기가 개방 검출기 상태로 있을 경우 450 arcsec 이하이고, 애널라이저 결정들이 검출기에 삽입될 경우 100 arcsec 이하이다. 따라서, 제조된 AlN 박막의 틸트 모자이크 스프레드가 상당히 작은 것이 관찰된다. 더욱이, 이들 제조 상태 하에서, 검출기에 삽입된 애널라이저 결정들로 XRC 측정에서 FWHM이 20 arcsec 이하인 박막들이 발견되었다.
일반적으로, XRC 측정은 검출기가 개방 검출기 상태에 있는 채 수행되어야 한다. 그러나, 이 예에서와 같이 박막 두께가 작은 샘플의 경우, 두께 효과와 격자 이완이 XRC 프로파일의 FWHM을 넓히므로, 정확한 모자이크 스프레드 평가를 수행하기 어려워진다. 이런 이유로, 요즈음, 상술한 바와 같이 검출기에 애널라이저 결정을 삽입하는 것이 넓은 의미에서 XRC 측정으로 간주된다. 하기에서, 다르게 언급하지 않는 한, 개방 검출기 상태를 이용해 XRC 측정이 수행된다.
다음, 이 실시예에 다른 AlN 박막은 평면내 배열의 φ 스캔모드의 XRC 측정을 받는다. AlN{10-10} 면이 측정에 이용되는 것에 유의하라. 획득된 XRC 프로파일에서, 6개의 회절 피크들이 60°간격으로 나타난다. 따라서, AlN 박막은 6각형 대칭인 것이, 다시 말하면, AlN 박막이 에피텍셜로 성장되는 것이 관찰된다. 더욱이, 가장 큰 강도의 회절 피크로부터 해석된 FWMM은 2.0°이하이다. 따라서, 제조된 AlN 박막의 트위스트 모자이크 스프레드가 상대적으로 작은 것이 밝혀졌다. α-Al2O3(0001) 기판과 AlN 박막 간의 평면내 결정 방위의 비교로부터, AlN 박막의 a 축이 α-Al2O3(0001) 기판의 a 축에 대해 30°만큼 평면내 방향으로 틀어진 것이 관찰된다. 이는 AlN 박막이 α-Al2O3(0001) 기판에서 에피텍셜로 성장될 경우에 관찰되는 공통 에피텍셜 관계로 형성되는 것을 나타낸다.
도 12는 이 예에 따라 AlN 박막에 수행된 CAICISS 측정의 결과이다. 이 측정에서, 입사각이 AlN[11-20] 방향으로부터 가변되는 Al 신호가 검출된다. 70°의 입사각 부근의 피크가 단일 형태로 나타나는 것을 알 수 있다. 이 사실은 획득된 AlN 박막이 +c 극성(Al 극성)을 갖는 것을 나타낸다.
상기 사실로부터, 이 실시예에 따른 AlN 박막이 +c 극성(Al 극성)을 갖고 또한 상당히 작은 틸트 모자이크 스프레드를 갖는 c축 방향의 에피텍셜 박막인 것이 관찰된다. 다시 말하면, 본 발명은 틸트 및 트위스트 모자이크 스프레드가 감소되고 +c 극성을 또한 갖는 III족 질화물 반도체 박막을 제공할 수 있음이 입증된다.
또한, 이 예에서, 타겟을 붙들기 위한 타겟 전극(102)이 중력 방향으로 상부측에 놓여있는 한편 기판 홀더(99)는 도 1에 도시된 바와 같이 중력방향으로 하부측에 놓여 있기 때문에, 기판(107)을 붙잡기 위해 지지부재(예컨대, 지지 클로(supporting claws)) 등으로 기판(107)의 성막면의 일부를 커버할 필요가 전혀 없다. 따라서, 기판(107)의 전체 성막면이 타겟(108)에 노출될 수 있다. 따라서, 이 예에 따르면, 틸트 및 트위스트 모자이크 스프레드가 감소되고 +c 극성을 또한 갖는 III족 질화물 반도체 박막이 기판(107)의 전체 성막면에 형성될 수 있다.
(제 2 실시예)
다음, 본 발명의 제 2 실시예로서, 본 발명의 일실시예에 따른 우르츠광 구조를 갖는 III족 질화물 반도체 박막의 형성 방법을 이용해 버퍼층으로 제조되고, 그런 후 도핑되지 않은 GaN 박막이 MOCVD를 이용해 버퍼층에 형성되는 일예에 대해 설명한다.
제 1 실시예와 동일한 조건 하에서 α-Al2O3(0001) 기판에 스퍼터링을 이용해 AlN 박막이 형성된다. 그런 후, 웨이퍼가 MOCVD 기기에 도입되어 박막 두께 5㎛의 도핑되지 않은 GaN 박막을 형성한다.
이에 따라 획득된 도핑되지 않은 GaN 박막의 표면은 미러면이다. 대칭 반사위치에서 2θ/ω 스캔모드의 XRD 측정에 따르면 도핑되지 않은 GaN 박막이 c축 방향으로 지향되어 있다. 다음, 대칭면으로서 GaN (0002) 면을 이용한 ω 스캔모드로 XRC 측정과 평면내 배열의 GaN{10-10}면에 대한 φ 스캔모드의 XRC 측정이 수행된다. 그 결과, 측정의 FWHM은 각각 250 arcsec 이하 및 500 arcsec 이하인 것이 관찰된다. 이들 사실로부터, 획득된 도핑되지 않은 GaN 박막은 틸트 및 트위스트 모자이크 스프레드가 작은 고품질의 결정들로 획득된다. 또한, CAICISS 측정으로부터, 도핑되지 않은 GaN 박막의 극성은 +c 극성(Ga 극성)이다. 이는 버퍼층으로 이용된 AlN 박막의 극성이 제 1 실시예에서 기술된 바와 같이 +c 극성(Ga 극성)이 되도록 제어될 수 있고 따라서 형성된 도핑되지 않은 GaN 박막도 상기 극성을 또한 물려받기 때문이라 생각될 수 있다.
상기 사실로부터, +c 극성을 갖게 제어된 AlN 박막이 본 발명의 일실시예에 따른 III족 질화물 반도체 박막을 형성하는 방법을 이용해 버퍼층으로 제도될 경우, 틸트 및 트위스트 모자이크 스프레드가 작고 +c 극성을 갖게 제어된 고품질의 에피텍셜 박막으로서, MOCVD를 이용해 성장된 도핑되지 않은 GaN 박막을 얻을 수 있다. 다시 말하면, +c 극성의 III족 질화물 반도체 박막이 α-Al2O3 기판에 에피텍셜로 성장될 수 있다.
이 예에서는 MOCVD에 의해 도핑되지 않은 GaN 박막이 형성되나, 대신 스퍼터링을 이용해 유사한 결과를 얻을 수 있음에 유의하라.
(제 3 실시예)
본 발명의 제 3 실시예로서, 우르츠광 구조를 갖는 AlN 박막이 본 발명의 일실시예에 따른 우르츠광 구조를 갖는 III족 질화물 반도체 박막의 형성 방법을 이용해 버퍼층으로 제조되는 예에 대해 설명한다. 그런 후, 도핑되지 않은 GaN으로 된 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 n형 III족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 된 p형 III족 질화물 반도체층이 MOCVD를 이용해 순차적으로 에피텍셜로 성장된다; 또한, n형 전극층, 투광성전극, p형 전극층, 및 보호막이 형성된다; 그런 후, LED 소자를 제조하기 위해 스크라이빙으로 웨이퍼가 분할된다.
제 1 실시예와 동일한 조건 하에서 α-Al2O3(0001) 기판에 스퍼터링을 이용해 AlN 박막이 형성된다. 그런 후, 웨이퍼가 MOCVD 기기에 도입되어 도핑되지 않은 GaN으로 된 막 두께 5㎛의 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 막 두께 2㎛의 n형 III족 질화물 반도체층을 형성한다. 또한, MOCVD 기기에서, GaN로 시작해 GaN로 끝나는 층구조이고 각각 막 두께가 3㎛인 5개의 InGaN층 및 각각 막 두께가 16㎛인 6개의 GaN층이 번갈아 적층된 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 된 막 두께 200㎛의 p형 III족 질화물 반도체층이 형성된다.
리소그래피 기술 및 RIE 기술이 이에 따라 획득된 에피텍셜 웨이퍼에 적용되어 도 9에 도시된 바와 같이 투광성전극(810), p형 본딩패드전극(808), n형 전극(807), 및 보호막(809)을 형성한다. 이 예에서, ITO(인듐-주석-산화물)가 투광성전극으로 사용되고, 티타늄(Ti), Al, 및 금(Au)이 적층된 구조가 p형 본딩패드전극으로 사용되며, 니켈(Ni), Al, Ti, 및 Au가 적층된 구조가 n형 전극으로 사용되고, SiO2가 보호막으로 사용되는 것에 유의하라.
획득된 LED 구조가 상술한 바와 같이 형성되는 웨이퍼는 350㎛×350㎛ 크기의 LED 칩으로 스크라이빙에 의해 분할된다. 그런 후, 각 LED 칩은 리드 프레임에 실장되고 금속 와이어로 리드 프레임에 와이어연결된다. 그 결과, LED 소자가 형성된다.
이에 따라 얻은 LED 소자의 p형 본딩패드전극과 n형 전극 사이에 순방향 전류가 흐르게 야기된다. 그 결과, LED 소자는 양호한 발광 특성, 즉, 전류가 20mA일 때 3.0V의 순방향 전압, 470nm의 발광 파장, 및 15mW의 발광 출력을 나타낸다. 이런 특성들은 제조된 웨이퍼의 거의 전체 표면에서 제조된 LED 소자에서 변화없이 발견된다.
상기 사실로부터, 본 발명의 일실시예에 따른 III족 질화물 반도체 박막의 형성 방법을 이용해 버퍼층으로서 +c 극성을 갖게 제어된 AlN 박막을 제조함으로써 양호한 발광 특성을 갖는 LED 소자를 얻을 수 있다. 이 예에서, 도핑되지 않은 GaN으로 된 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 n형 III족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 된 p형 III족 질화물 반도체층이 MOCVD에 의해 형성된다. 그러나, 이들 층들을 제조하기 위해 대신 스퍼터링을 이용해 유사한 결과들을 얻을 수 있음에 유의하라.
(제 1 비교예)
본 발명의 제 1 비교예로서, 히터와 접촉해 실장된 α-Al2O3(0001) 기판에 스퍼터링을 이용해, 즉, 본 발명의 특징인 기판홀딩장치를 이용하지 않고 AlN 박막을 형성하는 예에 대해 설명한다. 이 비교예에서 AlN 박막에 대해, 기판실장방식이 다른(기판과 히터 사이에 갭이 있는 α-Al2O3(0001) 기판을 배치한) 것을 제외하고 제 1 실시예에서와 동일한 스터터링 기기, 히터, 및 히터전극이 사용되는 것에 유의하라. 더욱이, AlN 박막의 성막조건들에 대해, 역시 제 1 실시예에서와 동일한 조건들이 이용된다.
이 비교예에 따른 AlN 박막은 대칭 반사위치에서 2θ/ω 스캔모드의 XRD 측정, AlN(0002) 면에 대한 ω 스캔모드의 (애널라이저 결정들이 검출기에 삽입된 상태 및 개방 검출기 상태의) XRC 측정, 및 AlN{10-10} 면에 대한 φ 스캔모드의 XRC 측정을 받는다. 제 1 실시예에 따른 AlN 박막처럼, c축 방향으로 방위된 에피텍셜 박막이 얻어지고, 틸트 및 모자이크 스프레드는 실질적으로 같다.
다른 한편으로, 이 비교예에 따른 AlN 박막에 대해 수행된 CAICISS 측정에 따르면 AlN 박막은 +c 극성(Al 극성) 및 -c 극성(N 극성)이 혼재된 상태로 있는 박막이다.
상기 사실은 α-Al2O3(0001) 기판이 히터와 접촉해 실장될 경우 +c 극성의 III족 질화물 반도체 박막을 얻을 수 없음을 입증한다.
(제 2 비교예)
다음, 본 발명의 제 2 비교예로서, 히터의 상부측과 접촉해 실장된 α-Al2O3(0001) 기판에 스퍼터링을 이용해 AlN으로 된 버퍼층을 형성하고, 그런 후 MOCVD를 이용해 도핑되지 않은 GaN 박막을 형성하는 예에 대해 설명한다. 이 비교예에서 AlN으로 된 버퍼층은 제 1 비교예에서와 동일한 스터터링 기기, 히터, 히터전극, 및 성막 조건들을 이용해 형성되는 것에 유의하라. 도핑되지 않은 GaN 박막은 제 2 실시예에서와 유사한 조건 하에서 형성된다.
AlN으로 된 버퍼층은 제 1 비교예에서와 동일한 스터터링 기기, 히터, 히터전극, 및 성막 조건들의 이용과 더불어 스퍼터링에 의해 α-Al2O3(0001) 기판에 형성된다. 그런 후, 막 두께 5㎛의 도핑되지 않은 GaN 박막을 형성하기 위해 MOCVD 기기에 웨이퍼가 도입된다.
이에 따라 획득된 도핑되지 않은 GaN 박막의 표면은 흐릿하게 보이며, 대칭 반사위치에서 2θ/ω 스캔모드의 XRD 측정에 따르면 도핑되지 않은 GaN 박막은 c축 방향으로 지향되어 있다. 다음, 대칭면인 GaN(0002) 면에 대한 ω 스캔모드의 XRC 측정, 및 평면내 배열의 GaN{10-10} 면에 대한 φ 스캔모드의 XRC 측정이 수행된다. 그 결과, 측정에서 FWHM은 각각 약 360 arcsec 및 약 1000 arcsec이다. 이들 사실로부터, 이 비교예에서 얻은 도핑되지 않은 GaN 박막은 제 2 실시예에서 얻은 도핑되지 않은 GaN 박막보다 틸트 및 트위스트 모자이크 스프레드가 더 큰 품질이 낮은 결정인 것으로 밝혀졌다.
또한, CAICISS 측정에 따르면, 도핑되지 않은 GaN 박막의 극성으로 인해 +c 극성(Ga 극성) 및 -c 극성(N 극성)이 혼재된 상태로 있다. 제 1 비교예에 기술된 바와 같이, 이는 AlN으로 된 버퍼층이 +c 극성 및 -c 극성이 혼재된 상태로 있는 박막이고 따라서 그 위에 형성된 도핑되지 않은 GaN 박막도 또한 혼재된 극성을 물려받기 때문인 것으로 생각될 수 있다.
상기 사실로부터, α-Al2O3(0001) 기판이 히터와 접촉해 실장된 AlN으로 된 버퍼층이 스퍼터링에 의해 형성될 경우, MOCVD를 이용해 그 위에 성장된 도핑되지 않은 GaN 박막은 저품질의 에피텍셜 박막으로 얻어진다. 이 비교예에서 도핑되지 않은 GaN 박막이 MOCVD에 의해 형성되나, 대신 스퍼터링을 이용해 유사한 결과들을 얻을 수 있음에 유의하라.
(제 3 비교예)
본 발명의 제 3 비교예로서, α-Al2O3(0001) 기판이 히터와 접촉해 실장된 에 스퍼터링을 이용해 AlN으로 된 버퍼층을 형성하고, 그런 후 도핑되지 않은 GaN으로 된 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 n형 III족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 된 p형 III족 질화물 반도체층이 MOCVD에 의해 순차적으로 버퍼층에 에피텍셜로 성장된다. 또한, n형 전극층, 투광성전극, p형 전극층, 및 보호막이 형성된다. 그런 후, LED 소자를 제조하기 위해 스크라이빙에 의해 웨이퍼가 분할된다. AlN으로 된 버퍼층을 형성하는 방법이 제 1 비교예의 방법과 유사한 것에 유의하라. 도핑되지 않은 GaN으로 된 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 n형 III족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 MOCVD를 이용해 형성된 Mg 도핑된 GaN으로 된 p형 III족 질화물 반도체층은 제 3 실시예와 모두 유사하다. 더욱이, 이후 형성된 이들 각각의 재료 및 성막방법, 즉, n형 전극층, 투광성전극, p형 전극층, 및 보호막 뿐만 아니라 하기의 소자들을 형성하는 단계들도 모두 제 3 실시예와 유사하다.
순방향 전류가 LED 소자의 획득된 p형 본딩패드전극 및 n형 전극 간에 흐르도록 야기된다. 그 결과, LED 소자로부터 양호한 다이오드 특성이 얻어지지 못한다. 더욱이, 가령, 가시 범위 내의 충분한 발광강도를 얻을 수 없으므로 얻어진 소자 특성들은 열등하다. 제조된 웨이퍼의 거의 전체 표면에서 제조된 LED 소자에서 유사한 특징들이 발견된다.
상기 사실들은 α-Al2O3(0001) 기판이 히터와 접촉해 실장된 AlN으로 된 버퍼층이 스퍼터링에 의해 형성될 경우 양호한 발광특징들을 갖는 LED 소자를 얻을 수 없음을 입증한다. 이 예에서, 도핑되지 않은 GaN으로 된 III족 질화물 반도체 중간층, Si 도핑된 GaN으로 된 n형 III족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 III족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 된 p형 III족 질화물 반도체층이 MOCVD에 의해 형성된다. 그러나, 대신 스퍼터링을 이용해 유사한 결과를 얻을 수 있음에 유의하라.
상술한 바와 같이, 본 발명의 주요 특징들은 α-Al2O3(0001) 기판에 +c 극성의 III족 질화물 반도체 에피텍셜 박막을 형성하기 위해 기판이 어떻게 실장되어야 하는지에 초점이 두어진 것이다. 균일한 +c 극성을 가진 이 에피텍셜 박막을 얻기 위해, 기판 홀도, 특히 기판홀더에 의해 받혀진 기판의 위치와 기판홀도에 포함된 히터의 위치 간의 관계는 특별한 관계로 설정된다. 이는 종래 기술에서 발견되지 않은 기술적 아이디어이다.
본 발명에서, 본 발명에 고유한 상술한 기술적 아이디어에 따르면, 기판홀더에는 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 기판을 배치하기 위한 기판홀딩장치(기판지지부)가 제공되고, 기판은 III족 질화물 반도체 박막의 형성동안 히터의 기판대향면으로부터 떨어져 설정된다. 이런 식으로 구성된 기판홀더로, 상술한 제 1 에서 제 3 실시예 및 제 1 에서 제 3 비교예에 나타낸 바와 같이, 틸트 및 트위스트 모자이크 스프레드가 감소되고 또한 균일한 +c 극성을 가진 III족 질화물 반도체 박막이 스퍼터링에 의해 형성될 수 있다.
상술한 본 실시예 및 예들은 단지 기판만이 진공챔버에 도입된 경우를 나타내었으나, 기판은 트레이를 이용해 도입될 수 있음에 유의하라. 본 발명의 아이디어에 따르면, 기판이 실장된 트레이가 기판홀딩장치에 배치될 경우, 기판과 상기 기판이 실장된 트레이는 기설정된 거리만큼 히터로부터 떨어져 배치되어야 한다. 대안으로, 기판은 기판홀딩장치(503 또는 603) 또는 트레이로서 기판지지부(704)를 이용해 도입될 수 있다.
또한, 본 발명자는 Si(111) 기판과 같은 기판 재료를 이용하고 아연 산화물(ZnO) 기반의 반도체 박막과 같은 박막재료를 형성할 경우에도 또한 상술한 기술적 아이디어를 적용한 것이 고품질의 에피텍셜 박막을 얻는데 효과적임을 알았다. 이하, 본 발명의 일실시예에 따른 성막방법을 이용해 우르츠광 구조를 갖는 III족 질화물 반도체 박막이 Si(111) 기판에 형성되는 예(제 4 실시예), 본 발명의 일실시예에 따른 성막방법을 이용하지 않은 III족 질화물 반도체 박막이 Si(111) 기판에 형성되는 예(제 4 비교예), 우르츠광 구조를 갖는 ZnO 기반의 반도체 박막이 본 발명의 일실시예에 따른 성막방법을 이용해 α-Al2O3(0001) 기판에 형성되는 예(제 5 실시예) 및 본 발명의 일실시예에 따른 성막방법을 이용하지 않은 ZnO 기반의 반도체 박막이 α-Al2O3(0001) 기판에 형성되는 예(제 5 비교예)를 설명한다.
(제 4 실시예)
이 예에서, 우르츠광 구조를 갖는 AlN 박막은 플루오르화 수소산에 의해 자연 산화막이 제거된 면이 이용되는 Si(111) 기판이 이용되는 것을 제외하고 제 1 실시예와 유사한 방법 및 조건을 이용해 형성된다. 이 예에서 성막온도(550℃)는 써모커플이 매립된 Si(111) 기판에 사전에 수행된 기판온도측정의 결과를 기초로 설정되는 것에 유의하라.
이 예에서 Si(111) 기판에 형성된 AlN 박막은 CAICISS 측정 및 XRD 측정의 결과로부터 +c 극성의 에피텍셜 박막으로 형성되는 것이 밝혀진다. 더욱이. 막 두께 2㎛의 도핑되지 않은 GaN 박막이 MOCVD를 이용해 얻은 AlN 박막에 형성될 경우, 이에 따라 얻은 도핑되지 않은 GaN 박막의 표면은 미러면으로 나타나고, 도핑되지 않은 GaN 박막은 c축 방향으로 방위된 단결정 박막으로 얻어진다.
또한, LED 소자 및 HEMT 소자가 이에 따라 얻은 도핑되지 않은 GaN 박막을 이용해 제조된다. 그 결과, Si(111) 기판 상에 LED 소자 및 HEMT 소자에 상대적으로 양호한 것으로 간주되는 소자 특성들을 얻을 수 있다.
(제 4 비교예)
이 비교예에서, AlN 박막은 기판이 히터와 접촉해 실장되는 것을 제외하고는 제 4 실시예와 유사한 방법 및 조건을 이용해 Si(111) 기판에 형성된다. 그 결과, 이에 따라 얻은 AlN 박막은 +c 극성 및 -c 극성이 혼재된 상태로 있는 에피텍셜 박막이다. 또한, 막 두께 2㎛의 도핑되지 않은 GaN 박막이 MOCVD를 이용해 얻은 AlN 박막에 형성될 경우, 이에 따라 얻은 도핑되지 않은 GaN 박막의 표면은 흐릿해 보인다.
또한, LED 소자 및 HEMT 소자가 이에 따라 얻은 도핑되지 않은 GaN 박막을 이용해 제조될 경우, 어느 소자도 양호한 소자 특성을 달성하지 못할 수 있다.
상술한 바와 같이, 본 발명에 따른 성막 방법, 즉, 기판이 히터로부터 멀리 떨어져 실장된 III족 질화물 반도체 박막을 형성하는 방법은 +c 극성을 갖고 또한 Si(111) 기판에 우수한 결정성을 갖는 III족 질화물 반도체 박막을 형성할 경우에 또한 상당히 효과적인 수단인 것으로 밝혀졌다.
(제 5 실시예)
이 예에서, 우르츠광 구조를 갖는 ZnO 박막은 타겟재료, 처리가스, 성막온도, 및 막 두께가 다른 것을 제외하고 제 1 실시예와 유사한 방법 및 조건을 이용해 α-Al2O3(0001) 기판에 형성된다. 타겟재료는 금속(Zn)이고, 처리가스는 O2 및 Ar의 혼합가스(O2/(O2+Ar):25%)이며, 성막온도는 800℃이고, 막 두께는 100nm이다.
이 예에 따른 ZnO 박막은 III족 질화물 반도체와 유사한 결정질 구조(우르츠광 구조)를 가지며 c축 방향으로 방위된 에피텍셜 박막으로 형성되고, 극성은 +c 극성(Zn 극성)이다. 더욱이, 이에 따라 얻은 n형 ZnO 박막에 MBE를 이용해 n형 ZnO 박막 및 p형 ZnO 박막의 적층막들로 형성된 에피텍셜 웨이퍼(LED 구조)가 형성된다. 그런 후, 리소그래피 기술, RIE 기술 등을 이용해 LED 소자가 제조된다.
그 결과, ZnO 박막을 이용해 LED 소자에 양호한 것으로 간주되는 소자 특성들이 달성될 수 있다.
더욱이, 막 두께 2㎛의 도핑되지 않은 GaN 박막이 MOCVD를 이용해 이 예에 따른 ZnO 박막에 형성될 경우, 이에 따라 얻은 도핑되지 않은 GaN 박막의 표면은 미러면이며, 도핑되지 않은 GaN은 c축 방향으로 방위된 단결정으로서 얻어진다. 따라서, 이 예에 따른 ZnO 박막은 III족 질화물 반도체 박막 등을 이용한 LED 소자의 제조에서 버퍼층으로 이용될 수 있다.
더욱이, 금속(Zn) 타겟 대신, Mg-Zn 합금으로 된 타겟이 본 발명의 일실시예에 따른 성막 방법을 기초로 한 우르츠광 구조를 갖는 Mg 도핑된 ZnO 박막(이하, MgZnO 박막)을 형성하는데 이용될 수 있다. 이런 식으로, 역시, +c 극성을 갖고 또한 ZnO 박막과 같은 우수한 결정성을 갖는 MgZnO 박막을 얻을 수 있다. MgZnO 박막은 도핑된 Mg 양에 따라 밴드갭 에너지를 제어할 수 있다. 따라서, 발광층으로서 MgZnO 박막을 이용함으로써, ZnO 박막만이 이용될 경우의 파장과는 다른 발광 파장을 갖는 LED 소자를 구현할 수 있다.
(제 5 비교예)
이 비교예에서, ZnO 박막은 기판이 히터와 접촉해 실장되는 것을 제외하고 제 5 실시예와 유사한 방법 및 조건을 이용해 α-Al2O3(0001) 기판에 형성된다. 이 비교예에 따른 ZnO 박막은 제 5 실시예의 c축 방향으로 방위된 에피텍셜 박막으로 얻어지나, 극성으로 인해 +c 극성 및 -c 극성(O 극성)이 혼재된 상태로 있게 된다. 더욱이, LED는 제 5 실시예와 유사한 방식으로 이에 따라 얻은 ZnO 박막을 이용함으로써 제조되나, 양호한 소자 특성들을 달성하지 못한다.
더욱이, 막 두께 2㎛의 도핑되지 않은 GaN 박막이 MOCVD를 이용해 이 비교예에 따른 ZnO 박막에 형성될 경우, 이에 따라 얻은 도핑되지 않은 GaN 박막의 표면은 흐릿해 보인다. 따라서, 우수한 결정성을 갖는 GaN 박막을 얻을 수 없다. 또한, MgZnO 박막이 Mg-Zn 합금으로 제조된 타겟을 이용해 형성될 경우, +c 극성 및 -c 극성이 이에 따라 얻은 MgZnO 박막에서 혼재된 상태로 있게 된다. 따라서, 양호한 결정성을 갖는 MgZnO 박막을 얻을 수 없다.
상술한 바와 같이, 본 발명에 따른 성막 방법은 피형성 박막재료가 ZnO 박막 또는 MgZnO 박막과 같은 ZnO 기반의 반도체 박막인 경우에도 매우 효과적이다. 따라서, 본 발명에 따른 성막 방법은 +c 극성 및 우수한 결정성을 갖는 ZnO 기반의 반도체 박막을 얻기 위한 상당히 효과적인 수단이다.
제 5 실시예와 유사한 실험이 Si(111) 기판을 이용해 수행되더라도, +c 극성의 ZnO 기반의 반도체 박막을 Si(111) 기판에도 또한 획득할 수 있음에 유의하라. 더욱이, 제 5 비교예와 유사한 실험이 Si(111) 기판을 이용해 수행되더라도, 획득된 ZnO 기반의 반도체 박막의 극성으로 인해 여전히 +c 극성 및 -c 극성이 혼재된 상태로 있게 된다.
본 발명에 따른 성막 방법에 이용될 수 있는 기판은 α-Al2O3(0001) 기판 및 Si(111) 기판에도 국한되지 않음에 유의하라.
예컨대, α-Al2O3(0001) 기판 및 Si(111) 기판이 III족 질화물 반도체 박막과 ZnO 기반의 반도체 박막과의 에피텍셜 관계를 갖고 있으나, III족 질화물 반도체 박막과 ZnO 기반의 반도체 박막의 극성을 제어할 수 있게 하는 결정 정보를 기판 표면에 갖지 못한다. 본 명세서에서, 이들 기판은 비극성 표면을 갖는 기판으로 기술된다.
이런 이유로, III족 질화물 반도체 박막 또는 우르츠광 구조를 갖는 ZnO 기반의 반도체 박막의 극성을 제어할 수 있는 본 발명에 따른 성막방법과 같은 성막방법을 이용하지 않고는 비극성면을 갖는 기판에 +c 극성의 III족 질화물 반도체 박막 또는 비극성 표면을 갖는 ZnO 기반의 반도체 박막을 얻기 어렵다. 그러나, 본 발명에 따른 성막방법을 이용함으로써, III족 질화물 반도체 박막 또는 우르츠광 구조와 +c 극성을 갖는 ZnO 기반의 반도체 박막도 심지어 비극성면을 갖는 기판에 형성될 수 있다.
비극성면을 갖는 상술한 기판의 예들은 게르마늄(Ge)(111) 기판, Si(111) 기판, (111) 방위를 갖는 SiGe 에피텍셜 박막이 형성되는 표면의 Si(111) 기판, (111) 방위를 갖는 탄소(C) 도핑된 Si(111) 에피텍셜 박막이 형성되는 Si(111) 기판 등을 포함한다.
한편, Si 면이라고 하는 기판표면을 갖는 4H-SiC(0001) 기판 및 6H-SiC(0001) 기판, Ga 면이라고 하는 기판면을 갖는 GaN(0001) 기판 등이 통상적으로 +c 극성의 III족 질화물 반도체 박막 및 ZnO 기반의 반도체 박막을 얻는데 사용되고 있다. 상술한 면들을 갖는 이들 기판은 기판에 형성된 III족 질화물 반도체 박막과 ZnO 기반의 반도체 박막과 에피텍셜 관계에 있고, 이들 기판표면에 III족 질화물 반도체 박막과 ZnO 기반의 반도체 박막의 극성을 +c 극성으로 제어할 수 있게 하는 결정정보를 갖는다. 따라서, 이들 기판은 +c 극성의 III족 질화물 반도체 박막 또는 ZnO 기반의 반도체 박막의 극성을 제어하기 위한 특별한 성막 기술을 이용하지 않고도 +c 극성의 III족 질화물 반도체 박막 또는 ZnO 기반의 반도체 박막이 쉽게 얻어질 수 있는 그러한 특징을 갖는다. III족 질화물 반도체 박막 및 ZnO 기반의 반도체 박막과 에피텍셜 관계를 갖고 또한 III족 질화물 반도체 박막 및 ZnO 기반의 반도체 박막의 극성이 +c 극성으로 제어할 수 있게 하는 결정정보를 갖는 기판들은 극성표면을 갖는 기판으로 기술함에 유의하라.
본 발명의 일실시예에 따른 성막 방법을 이용하지 않고도 이들 기판상에 +c 극성이 있는 비율이 크고 상대적으로 고품질을 갖는 III족 질화물 반도체 박막 및 ZnO 기반의 반도체 박막을 얻을 수 있다. 그러나, 이런 기판을 이용할 경우, 본 발명의 일실시예에 따른 성막 방법을 이용함으로써 고품질의 우르츠광 구조를 갖는 III족 질화물 반도체 박막 또는 ZnO 기반의 반도체 박막이 구해질 수 있다.
극성면을 갖는 상술한 기판을 이용할 경우, 실질적으로 균일한 +c 극성을 갖는 에피텍셜 박막으로서 III족 질화물 반도체 박막, ZnO 기반의 반도체 박막 등을 쉽게 얻을 수 있다. 그러나, 작은 -c 극성 영역(이하, 역도메인 영역이라 함)이 특히 성장 초기 단계 등에서 일부분에 때로 형성된다. 역도메인 영역에 의해, 역도메인 경계와 같은 결함들이 나타나고 박막의 표면에 퍼질 가능성이 있을 수 있다. 다시 말하면, 본 발명의 일실시예에 따른 성막 방법을 이용함으로써 이런 역도메인의 발전 가능성이 더 줄어들고 역도메인 경계와 같은 결함들의 발현이 더 억제된다. 따라서, 심지어 극성면을 갖는 기판을 이용할 경우에도 본 발명의 이점적인 효과를 얻을 수 있는 것으로 여겨진다.
III족 질화물 반도체 박막 및 ZnO 기반의 반도체 박막과 에픽텍셜 관계에 있고 또한 비극성면 또는 극성면을 갖는 상술한 기판에 대한 집합적인 용어로서, "에피텍셜 성장용 기판"이라는 용어를 사용한다.
본 발명의 주요 특징은 우르츠광 구조를 갖는 III족 질화물 반도체 박막 또는 ZnO 기반의 반도체 박막이 에피텍셜 성장용 기판에 어떻게 형성되는지에 초점을 둔 것이다. 균일한 +c 극성을 갖는 에피텍셜 성장을 얻기 위해, 특히 기판홀더에 의해 받쳐진 기판의 위치와 기판홀더에 포함된 히터 위치 간의 관계가 (기판이 기설정된 거리만큼 히터로부터 떨여져 이격되면서 기판홀더에 받쳐진데 따른) 특별한 관계로 설정되는 개선이 기판홀더에 추가된다. 이는 종래 기술에서 발견하지 못한 기술적 아이디어이다.

Claims (14)

  1. 히터를 이용해 소정 온도로 가열된 에피텍셜 성장용 기판에 스퍼터링함으로써 우르츠광 구조의 반도체 박막을 성장시키는 성막 방법으로서,
    히터의 기판대향면으로부터 0.5~5mm 떨어져 에피텍셜 성장용 기판을 홀딩하는 단계, 및
    상기 히터의 상기 기판대향면으로부터 0.5~5mm 떨어져 상기 에피텍셜 성장용 기판을 유지한 상태로 에피텍셜 성장용 기판에 우르츠광 구조의 반도체 박막을 +c 극성의 에피텍셜막으로서 형성하는 단계를 포함하는 반도체 박막을 성장시키는 성막방법.
  2. 진공 펌핑할 수 있는 진공챔버, 에피텍셜 성장용 기판을 지지하기 위한 기판홀더, 및 기판홀더에 의해 보유된 에피텍셜 성장용 기판을 소정 온도로 가열할 수 있는 히터를 포함한 진공처리장치를 이용해 에피텍셜 성장용 기판에 스퍼터링함으로써 우르츠광 구조의 반도체 박막의 에피텍셜 박막을 형성하는 방법으로서,
    기판홀더에 의해 보유된 에피텍셜 성장용 기판이 히터의 기판대향면으로부터 0.5~5mm 떨어져 보유된 상태로 우르츠광 구조의 반도체 박막의 +c 극성의 에피텍셜 박막이 에피텍셜 성장용 기판에 형성되는 반도체 박막의 에피텍셜 박막을 형성하는 방법.
  3. 제 2 항에 있어서,
    에피텍셜 성장용 기판을 운송하고 에피텍셜 성장용 기판이 히터의 상기 기판대향면으로부터 0.5~5mm 떨어져 보유되는 식으로 기판홀더가 상기 에피텍셜 성장용 기판을 붙들게 하는 기판운송단계;
    기판운송단계의 기판홀더에 의해 보유된 에피텍셜 성장용 기판을 히터에 의해 소정 온도로 가열하는 기판가열단계; 및
    기판가열단계에 가열된 에피텍셜 성장용 기판에 상기 +c 극성의 에피텍셜 박막을 형성하는 성막단계를 포함하는 반도체 박막의 에피텍셜 박막을 형성하는 방법.
  4. 제 2 항에 있어서,
    기판홀더는 상기 기판홀더가 중력방향으로 하부측에 에피텍셜 성장용 기판의 표면과 접촉한 상태로 에피텍셜 성장용 기판을 보유하는 반도체 박막의 에피텍셜 박막을 형성하는 방법.
  5. 진공 펌핑할 수 있는 진공챔버;
    에피텍셜 성장용 기판을 지지하기 위한 기판홀더;
    기판홀더에 의해 보유된 에피텍셜 성장용 기판을 소정 온도로 가열할 수 있는 히터; 및
    진공챔버내부에 제공되고 타겟이 부착될 수 있는 타겟 전극을 포함하고,
    상기 기판홀더가 중력방향으로 타겟 전극 아래로 진공챔버 내부에 제공되어 있고,
    상기 히터를 이용하여 임의의 온도로 가열된 상기 에피텍셜 성장용 기판상에 우르츠광 구조의 반도체 박막을 +c 극성의 에피텍셜 박막으로서 스퍼터링법에 의해 에피텍셜 성장시키는 진공처리장치로서,
    상기 에피텍셜 성장용 기판을 상기 히터의 기판대향면으로부터 0.5~5mm 떨어져 보유하는 것을 특징으로 하는 진공처리장치.
  6. 제 5 항에 있어서,
    기판홀더는 성막 동안 중력방향으로 아래로부터 에피텍셜 성장용 기판의 외부 가장자리부를 지지하도록 구성된 기판지지부 및 기판지지부와 일체로 형성되고 히터와 접촉한 장착부를 포함하고,
    상기 장착부가 히터와 접촉해 배치된 상태에서, 기판지지부는 히터의 기판대향면으로부터 0.4~5mm 떨어져 배치된 진공처리장치.
  7. 제 6 항에 있어서,
    기판지지부는 에피텍셜 성장용 기판의 외부 가장자리부를 지지하도록 구성된 환형 절연부재인 진공처리장치.
  8. 제 7 항에 있어서,
    환형 절연부재의 외주부를 지지하기 위한 환형 도전부재를 더 구비하고,
    RF 전력이 상기 환형 도전부재에 인가되는 진공처리장치.
  9. 제 1 항에 따른 성막방법을 포함한 반도체 발광소자 제조방법.
  10. 삭제
  11. 삭제
  12. 제 2 항에 따른 반도체 박막의 에피텍셜 박막을 형성하는 방법을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  13. 삭제
  14. 삭제
KR1020147013787A 2011-10-28 2012-10-23 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 KR101590496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-236689 2011-10-28
JP2011236689 2011-10-28
PCT/JP2012/006769 WO2013061572A1 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Publications (2)

Publication Number Publication Date
KR20140079507A KR20140079507A (ko) 2014-06-26
KR101590496B1 true KR101590496B1 (ko) 2016-02-01

Family

ID=48167425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147013787A KR101590496B1 (ko) 2011-10-28 2012-10-23 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치

Country Status (7)

Country Link
US (1) US9309606B2 (ko)
JP (1) JP5819978B2 (ko)
KR (1) KR101590496B1 (ko)
CN (1) CN103918060B (ko)
DE (1) DE112012004463T5 (ko)
TW (1) TWI505498B (ko)
WO (1) WO2013061572A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444460B2 (ja) * 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR101799330B1 (ko) 2013-03-14 2017-11-20 캐논 아네르바 가부시키가이샤 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6112089B2 (ja) 2014-09-17 2017-04-12 カシオ計算機株式会社 加熱装置、加熱方法、及び、立体形成システム
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
JP6186067B1 (ja) * 2016-12-13 2017-08-23 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039378A1 (en) 2007-08-10 2009-02-12 Canon Kabushiki Kaisha Light-emitting film, light-emitting device and production method thereof
JP2011144422A (ja) * 2010-01-14 2011-07-28 Showa Denko Kk スパッタリング装置および半導体発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545123B2 (ja) * 1996-01-26 2004-07-21 アプライド マテリアルズ インコーポレイテッド ウエハ加熱器用成膜防護具
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2002020884A (ja) * 2000-07-04 2002-01-23 Canon Inc 酸化亜鉛積層薄膜体およびその製造方法
JP3947443B2 (ja) * 2002-08-30 2007-07-18 Ｔｄｋ株式会社 電子デバイス用基板および電子デバイス
JP4428105B2 (ja) * 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法
JP4712450B2 (ja) 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP4792802B2 (ja) 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JPWO2009084441A1 (ja) * 2007-12-28 2011-05-19 株式会社アルバック 透明導電膜の成膜方法及び成膜装置
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
US8178896B2 (en) 2008-03-05 2012-05-15 Panasonic Corporation Light emitting element
TWM373005U (en) * 2009-06-26 2010-01-21 Sino American Silicon Prod Inc Gallium-nitride LED structure
JP5444460B2 (ja) 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2012090422A1 (ja) 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039378A1 (en) 2007-08-10 2009-02-12 Canon Kabushiki Kaisha Light-emitting film, light-emitting device and production method thereof
JP2011144422A (ja) * 2010-01-14 2011-07-28 Showa Denko Kk スパッタリング装置および半導体発光素子の製造方法

Also Published As

Publication number Publication date
JPWO2013061572A1 (ja) 2015-04-02
US20140225154A1 (en) 2014-08-14
JP5819978B2 (ja) 2015-11-24
TWI505498B (zh) 2015-10-21
TW201340379A (zh) 2013-10-01
DE112012004463T5 (de) 2014-07-24
KR20140079507A (ko) 2014-06-26
CN103918060A (zh) 2014-07-09
CN103918060B (zh) 2016-11-02
WO2013061572A1 (ja) 2013-05-02
US9309606B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
KR101484658B1 (ko) 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101590496B1 (ko) 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
US20090194784A1 (en) Group-iii nitride compound semiconductor device and production method thereof, group-iii nitride compound semiconductor light-emitting device and production method thereof, and lamp
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
KR101930281B1 (ko) 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5