WO2013061572A1 - 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 - Google Patents

成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 Download PDF

Info

Publication number
WO2013061572A1
WO2013061572A1 PCT/JP2012/006769 JP2012006769W WO2013061572A1 WO 2013061572 A1 WO2013061572 A1 WO 2013061572A1 JP 2012006769 W JP2012006769 W JP 2012006769W WO 2013061572 A1 WO2013061572 A1 WO 2013061572A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
film
heater
epitaxial
group iii
Prior art date
Application number
PCT/JP2012/006769
Other languages
English (en)
French (fr)
Inventor
佳明 醍醐
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to DE112012004463.0T priority Critical patent/DE112012004463T5/de
Priority to JP2013540651A priority patent/JP5819978B2/ja
Priority to KR1020147013787A priority patent/KR101590496B1/ko
Priority to CN201280053158.4A priority patent/CN103918060B/zh
Publication of WO2013061572A1 publication Critical patent/WO2013061572A1/ja
Priority to US14/253,169 priority patent/US9309606B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a film forming method, a vacuum processing apparatus, a method for manufacturing a semiconductor light emitting element, a semiconductor light emitting element, and an illumination device, and in particular, a film forming method capable of forming a high-quality epitaxial film, a vacuum processing apparatus, and this
  • the present invention relates to a method for manufacturing a semiconductor light emitting element, a semiconductor light emitting element, and an illumination device using such an epitaxial film.
  • a group III nitride semiconductor is composed of an aluminum (Al) atom, a gallium (Ga) atom, an indium (In) atom, and a group VB element (hereinafter simply referred to as group V element) which are group IIIB elements (hereinafter simply referred to as group III element).
  • Compound semiconductor material obtained as a compound with a certain nitrogen (N) atom that is, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), and mixed crystals thereof (AlGaN, InGaN, InAlN, InGaAlN) It is.
  • Such group III nitride semiconductors are light emitting diodes (LEDs: Light Emitting Diodes), laser diodes (LDs: Laser Diodes), solar cells (PVSCs: PVSCs) that cover a wide wavelength range from far ultraviolet, visible, and near infrared.
  • LEDs Light Emitting Diodes
  • LDs Laser Diodes
  • PVSCs PVSCs
  • HEMT High Electron Mobility Transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • single crystal substrates made of group III nitride semiconductors are extremely expensive and are not used except for some applications, mainly sapphire ( ⁇ -Al 2 O 3 ), silicon carbide (SiC), etc.
  • a single crystal film is obtained by heteroepitaxial growth on different types of substrates.
  • the ⁇ -Al 2 O 3 substrate is inexpensive and has a large area and is capable of obtaining a high-quality one. Therefore, in an LED using a group III nitride semiconductor thin film on the market, Almost all use ⁇ -Al 2 O 3 substrates.
  • MOCVD organic metal compound chemical vapor deposition
  • the sputtering method is characterized by low production costs and low probability of particle generation. Therefore, if at least a part of the film forming process of the group III nitride semiconductor thin film can be replaced by the sputtering method, there is a possibility that at least a part of the above problem can be solved.
  • Non-Patent Document 1 discloses the crystallinity of a group III nitride semiconductor thin film manufactured using a sputtering method.
  • a c-axis oriented GaN film is epitaxially grown on an ⁇ -Al 2 O 3 (0001) substrate using a high-frequency magnetron sputtering method, and an X-ray rocking curve (XRC) of the GaN (0002) plane is obtained.
  • FIG. 10A to FIG. 10D are schematic diagrams of a crystal made of a group III nitride semiconductor epitaxially grown with c-axis orientation on an ⁇ -Al 2 O 3 (0001) substrate.
  • reference numeral 901 denotes an ⁇ -Al 2 O 3 (0001) substrate
  • reference numerals 902 to 911 denote a crystal made of a group III nitride semiconductor
  • reference sign cf denotes a c-axis of the crystal made of a group III nitride semiconductor.
  • orientation c s is ⁇ -Al 2 O 3 (0001 ) orientation of the c axis of the substrate
  • a f is the orientation of a-axis of the crystal made of a group III nitride semiconductor
  • a s the ⁇ -Al 2 O 3 (0001 ) Direction of the a-axis of the substrate.
  • FIG. 10A is a bird's-eye view showing that a crystal made of a group III nitride semiconductor is formed with a tilted mosaic spread
  • FIG. 10B shows a partial cross-sectional structure thereof.
  • the direction c f the c axis of the crystal 902, 903, 904 made of a Group III nitride semiconductor is generally parallel to the direction c s c-axis of the substrate, predominant substrate for the entire while is perpendicular direction in the crystal orientation
  • the orientation c f the c axis of the crystal 905 and 906 made of a group III nitride semiconductor is slightly offset from the crystal orientation of the predominant direction perpendicular to the substrate of the formation Has been.
  • FIG. 10C shows a bird's-eye view of a crystal made of a group III nitride semiconductor formed with a twisted mosaic spread
  • FIG. 10D shows a top view thereof.
  • the direction a f a-axis of the crystal 907,908,909 made of a Group III nitride semiconductor is formed between the ⁇ -Al 2 O 3 (0001 ) orientation a s a-axis of the substrate corner Is approximately 30 °, and the crystal orientation is in the in-plane direction dominant with respect to the whole
  • the a axis direction a f of the crystals 910 and 911 made of a group III nitride semiconductor is The crystal orientation is slightly shifted from the crystal orientation in the in-plane direction.
  • Such a variation from the dominant crystal orientation to the whole is called a mosaic spread.
  • a variation in crystal orientation in the vertical direction of the substrate is a tilt mosaic spread
  • a variation in crystal orientation in the in-plane direction is a twist mosaic.
  • the mosaic spread of tilt and twist has a correlation with the density of defects such as spiral dislocations and edge dislocations formed inside the group III nitride semiconductor thin film.
  • the size of the mosaic spread of tilt and twist is measured by performing XRC measurement on a specific lattice plane (symmetric plane) formed parallel to the substrate surface or a specific lattice plane formed perpendicular to the substrate surface. It can be evaluated by examining the FWHM of the obtained diffraction peak.
  • FIGS. 10A to 10D and the above description explain the tilt and twist mosaic spread conceptually in an easy-to-understand manner, and do not guarantee strictness.
  • the crystal orientation in the vertical direction of the substrate that is dominant with respect to the whole and the crystal orientation in the in-plane direction that is dominant with respect to the whole are not necessarily limited to the c-axis and a of the ⁇ -Al 2 O 3 (0001) substrate.
  • the axis orientation may not match exactly.
  • a gap between crystals as shown in FIG. 10D may not always be formed. What is important is that the mosaic spread indicates the degree of variation from the dominant crystal orientation.
  • a group III nitride semiconductor thin film has a growth pattern of + c polarity and ⁇ c polarity as shown in FIG. 11, and an epitaxial film having a better quality for growth of + c polarity than growth of ⁇ c polarity is obtained. It is known that it is easy to obtain. Therefore, when the sputtering method is adopted as a film forming process for the group III nitride semiconductor thin film, it is desirable to obtain an epitaxial film having a + c polarity.
  • + c polarity relates to AlN, GaN, and InN, and is a term that means Al polarity, Ga polarity, and In polarity, respectively.
  • ⁇ c polarity is a term meaning N polarity.
  • Patent Document 1 discloses that a plasma treatment is performed on a substrate before a group III nitride semiconductor thin film (AlN in Patent Document 1) is formed on an ⁇ -Al 2 O 3 substrate using a sputtering method.
  • a method for achieving high quality of a group III nitride semiconductor thin film, particularly a method for obtaining a group III nitride semiconductor thin film having a very small mosaic spread of tilt is disclosed.
  • a buffer layer (intermediate layer in Patent Document 2) made of a Group III nitride semiconductor (Group III nitride compound in Patent Document 2) is formed on a substrate by a sputtering method.
  • a method for manufacturing a light emitting element is disclosed.
  • Patent Document 2 as a procedure for forming a buffer layer made of a group III nitride semiconductor, a pretreatment step for performing plasma treatment on the substrate, and a buffer made of a group III nitride semiconductor by sputtering after the pretreatment step. And a step of forming a layer.
  • an ⁇ -Al 2 O 3 substrate and AlN are used as a preferable form of the substrate and the buffer layer made of a group III nitride semiconductor, and an n-type semiconductor layer including a base film, a light emitting layer,
  • the MOCVD method is preferably used as a method for forming the p-type semiconductor layer.
  • Patent Document 1 can reduce the mosaic spread of the tilt and is a promising technique.
  • a higher quality epitaxial film is formed by using the sputtering method.
  • a good quality epitaxial film can be formed if growth of + c polarity can be achieved as described above, it is desired to form a group III nitride semiconductor thin film of + c polarity on the entire surface of the substrate. No specific means for obtaining the desired polarity is described.
  • Patent Document 2 does not describe a method for controlling the polarity of a buffer layer made of a group III nitride semiconductor formed by sputtering. Even as a result of the inventors conducting experiments for confirming the technique disclosed in Patent Document 2, the obtained light-emitting element could not obtain good light-emitting characteristics.
  • the present inventors further investigated the light-emitting element obtained in the confirmation experiment in Patent Document 2, and found that the buffer layer made of a group III nitride semiconductor formed by sputtering method has + c polarity and ⁇ c polarity. It was found that the film was an epitaxial film mixed with. More specifically, even when an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer each having a base film are sequentially stacked by MOCVD, an inversion boundary caused by a mixture of polarities in a buffer layer made of a group III nitride semiconductor Many defects were formed inside the device, and the light emission characteristics were deteriorated. That is, it is clear that only the technique disclosed in Patent Document 2 cannot obtain a group III nitride semiconductor thin film with + c polarity, and a light emitting element with good light emission characteristics cannot be obtained.
  • the present inventors have found that when the group III nitride semiconductor thin film produced using the sputtering method is an epitaxial film mixed in polarity from the result of the confirmation experiment described in Patent Documents 1 and 2, it is formed inside the device. It was concluded that degradation of device characteristics due to defects such as the inverted boundary was inevitable.
  • an object of the present invention is to provide a film forming method capable of forming a + c-polar epitaxial film by a sputtering method, and a vacuum processing apparatus suitable for this film forming method.
  • An object of the present invention is to provide a method for manufacturing a semiconductor light emitting element using an epitaxial film, and a semiconductor light emitting element and an illumination device manufactured by this manufacturing method.
  • the present inventors have obtained new knowledge that the polarity of the epitaxial film depends on the method of placing the substrate on the substrate holder, as will be described later, and completed the present invention.
  • a first aspect of the present invention is a film forming method for growing a semiconductor thin film having a wurtzite structure by sputtering on an epitaxial growth substrate heated to an arbitrary temperature using a heater.
  • a step of forming is a film forming method for growing a semiconductor thin film having a wurtzite structure by sputtering on an epitaxial growth substrate heated to an arbitrary temperature using a heater.
  • the second aspect of the present invention includes a vacuum vessel that can be evacuated, a substrate holding unit that supports the epitaxial growth substrate, and a heater that can heat the epitaxial growth substrate held by the substrate holding unit to an arbitrary temperature.
  • the third aspect of the present invention is a vacuum processing apparatus comprising: a vacuum vessel that can be evacuated; a substrate holding means for supporting the epitaxial growth substrate; and an epitaxial growth substrate held by the substrate holding means.
  • a heater that can be heated to an arbitrary temperature and a target electrode that is provided in a vacuum vessel and to which a target can be attached are provided, and the substrate holding means is provided in the gravity direction of the target electrode in the vacuum vessel for epitaxial growth.
  • the epitaxial growth substrate is held at a predetermined distance from the substrate facing surface of the heater.
  • the present invention it is possible to produce an epitaxial film of a group III nitride semiconductor having little tilt and twist mosaic and having a + c polarity on an ⁇ -Al 2 O 3 substrate using a sputtering method. Further, by using the group III nitride semiconductor epitaxial film produced by this sputtering method, the light emission characteristics of light emitting elements such as LEDs and LDs can be improved.
  • the main feature of the present invention is a substrate for epitaxial growth described later (for example, a substrate having a nonpolar surface (described later) such as ⁇ -Al 2 O 3 substrate, Si substrate, Ge substrate, etc.) and a polarized surface such as 4H—SiC substrate (described later).
  • a substrate having a nonpolar surface such as ⁇ -Al 2 O 3 substrate, Si substrate, Ge substrate, etc.
  • a polarized surface such as 4H—SiC substrate (described later).
  • a semiconductor thin film having a wurtzite structure for example, a group III nitride semiconductor thin film having a wurtzite structure, a ZnO-based semiconductor thin film, etc.
  • the semiconductor thin film having the wurtzite structure is formed while holding the substrate heated by the heater at a predetermined distance from the substrate facing surface of the heater.
  • FIGS. 1 to 9 are views of an LED structure manufactured using a vacuum processing apparatus (high frequency sputtering apparatus) or a deposited epitaxial film according to an embodiment of the present invention.
  • 1 is a schematic cross-sectional view of a high-frequency sputtering apparatus
  • FIG. 2 is a schematic cross-sectional view of a heater
  • FIG. 3 is a schematic cross-sectional view of an example of another heater
  • FIG. 5 is a sectional view of the heater and the substrate holding device
  • FIG. 6 is a diagram showing a second configuration example of the substrate holding device
  • FIG. 7 is a diagram showing a third configuration example of the substrate holding device
  • FIG. FIG. 9 is an example of a cross-sectional view of an LED structure manufactured using a formed epitaxial film.
  • the illustration is omitted except for a part.
  • FIG. 1 is a schematic configuration diagram of an example of a sputtering apparatus used for forming a group III nitride semiconductor thin film according to the present invention.
  • reference numeral 101 is a vacuum vessel
  • reference numeral 102 is a target electrode
  • reference numeral 99 is a substrate holder
  • reference numeral 103 is a heater
  • reference numeral 503 is a substrate holding device
  • reference numeral 105 is a target shield
  • reference numeral 106 is a high frequency.
  • reference numeral 107 is a substrate
  • reference numeral 108 is a target
  • reference numeral 109 is a gas introduction mechanism
  • reference numeral 110 is an exhaust mechanism
  • reference numeral 112 is a reflector
  • reference numeral 113 is an insulating material
  • reference numeral 114 is a chamber shield
  • reference numeral 115 is a magnet unit
  • reference numeral 116 Denotes a target shield holding mechanism
  • reference numeral 203 denotes a heater electrode.
  • Reference numeral 550 denotes a holder support unit that supports the substrate holding device 503.
  • the vacuum vessel 101 is made of a metal member such as stainless steel or aluminum alloy, and is electrically grounded. Further, the vacuum vessel 101 prevents or reduces the temperature rise of the wall surface by a cooling mechanism (not shown). Furthermore, the vacuum vessel 101 is connected to the gas introduction mechanism 109 via a mass flow controller (not shown) and is connected to the exhaust mechanism 110 via a variable conductance valve (not shown).
  • the target shield 105 is attached to the vacuum vessel 101 via the target shield holding mechanism 116.
  • the target shield holding mechanism 116 and the target shield 105 can be metal members such as stainless steel and aluminum alloy, and are at the same potential as the vacuum vessel 101 in terms of direct current.
  • the target electrode 102 is attached to the vacuum vessel 101 via an insulating material 113.
  • the target 108 is attached to the target electrode 102, and the target electrode 102 is connected to the high frequency power source 106 through a matching box (not shown).
  • the target 108 may be directly attached to the target electrode 102 or may be attached to the target electrode 102 via a bonding plate (not shown) made of a metal member such as copper (Cu).
  • the target 108 may be a metal target containing at least one of Al, Ga, and In, or a nitride target containing at least one of the above group III elements.
  • the target electrode 102 is provided with a cooling mechanism (not shown) for preventing the temperature of the target 108 from rising.
  • the target electrode 102 has a magnet unit 115 built therein.
  • As the high-frequency power source 106 a 13.56-MHz one is easy to use industrially, but it is possible to use other frequencies, superimpose a direct current on a high frequency, or use them in pulses.
  • the chamber shield 114 is attached to the vacuum vessel 101 to prevent the film from adhering to the vacuum vessel 101 during film formation.
  • the substrate holder 99 has a heater 103, a substrate holding device 503, and a reflector 112 as main components.
  • the heater 103 has a built-in heater electrode 203.
  • the substrate holding device 503 is at least an insulating member in contact with the substrate, and is fixed by a reflector 112 or a shaft (not shown). By holding the substrate 107 on the substrate holding device 503, the substrate 107 can be disposed with a predetermined gap from the substrate facing surface P of the heater 103. A detailed example of the substrate holding device 503 will be described later.
  • a target electrode 102 on which a target can be placed in the gravity direction is placed in a vacuum vessel 101, and a substrate holder 99 is placed below the target electrode 102 in the gravity direction. It is arranged. Accordingly, since the substrate 107 can be held by the substrate holding device 503 using gravity, the substrate 107 can be simply mounted on the substrate support portion (eg, reference numeral 503a described later) of the substrate holding device 503. The entire surface can be exposed to the target 108 side, and an epitaxial film can be formed on the entire surface of the substrate 107.
  • the substrate support portion eg, reference numeral 503a described later
  • the target electrode 102 is disposed above the vacuum container 101 in the gravity direction and the substrate holder 99 is disposed below the target electrode 102 in the gravity direction has been described.
  • a substrate holder 99 may be installed on the upper side in the direction, and the target electrode 102 may be arranged on the lower side in the gravitational direction than the substrate holder 99.
  • FIG. 2 or FIG. 3 shows a structural example of the heater 103.
  • reference numeral 201 is a base
  • reference numeral 202 is a base coat
  • reference numeral 203 is a heater electrode
  • reference numeral 204 is a backside coat
  • reference numeral 205 is an overcoat.
  • Reference symbol P denotes an upper surface (substrate facing surface) of the heater 103 facing the substrate held by a substrate holding device 503 described later.
  • the base 201 is graphite
  • the heater electrode 203 and the backside coat 204 are pyrolytic graphite (PG: Pyrolytic Grahite)
  • the base coat 202 and the overcoat 205 are pyrolytic boron nitride (PBN).
  • the base coat 202 and the overcoat 205 made of PBN are high resistance materials.
  • the heater 103 can emit infrared rays in a predetermined wavelength band, and can heat the substrate to an arbitrary temperature.
  • FIG. 3 shows another configuration example of the heater.
  • Reference numeral 301 denotes a base
  • reference numeral 302 denotes a heater electrode
  • reference numeral 303 denotes a backside coat
  • reference numeral 304 denotes an overcoat.
  • the base 301 is boron nitride (BN)
  • the heater electrode 302 and the backside coat 303 are PG
  • the overcoat 304 is PBN.
  • the base 301 made of BN and the overcoat 304 made of PBN are high resistance materials.
  • the material constituting the heaters, the efficiency of heating the ⁇ -Al 2 O 3 substrate as compared to conventional infrared lamp is preferably used for high, ⁇ -Al 2 O 3 substrate a predetermined temperature However, it is not limited to this as long as it can be heated.
  • FIGS. 4A and 4B show a configuration example (top view) of the heater electrode 203 (or 302).
  • the heater electrode 203 (or 302) built in the heater 103 has an electrode pattern as shown in FIGS. 4A and 4B.
  • a power source not shown
  • a current flows through the heater electrode 203 (or 302), and the heater 103 is heated by the generated Joule heat.
  • the substrate is heated by infrared rays emitted from the heater 103.
  • the electrode pattern is not limited to FIGS. 4A and 4B.
  • heat can be uniformly applied to the entire surface of the substrate 107. Therefore, it is desirable to use an electrode pattern in which heat acts as uniformly as possible on the entire surface of the substrate.
  • the heater 103 may have a structure in which the heater 103 shown in FIG. 2 or 3 is turned upside down, that is, a surface opposite to the surface indicated by symbol P in FIGS.
  • the substrate since the substrate is heated via the backside coat 204 or 303, the power efficiency of the substrate heating is reduced, but the backside coat 204 or 303 plays a role of soaking and is uniform with respect to the substrate. It has the effect of acting on the heat.
  • FIG. 5 is a cross-sectional view of a heater and a substrate holding device (first configuration example) according to an embodiment of the present invention.
  • reference numeral 103 denotes a heater
  • reference numeral 203 denotes a heater electrode
  • reference numeral 503 denotes a substrate holding device
  • reference numeral 504 denotes a substrate (a holder support portion 550 is not shown).
  • the substrate holding device 503 is a substantially ring-shaped member having the same cross section, and is a substrate support portion made of an insulating member for supporting the outer edge portion of the substrate in contact with the lower side (lower side in the direction of gravity, that is, the heater 103 side). 503a.
  • the substrate support portion 503a is installed with a gap d1 between the heater 103 and the substrate facing surface P. Further, a gap d2 is provided between the substrate 504 and the substrate facing surface P of the heater 103. Thus, when the substrate 504 is supported by the substrate support portion 503a, the substrate 504 is disposed with a predetermined gap (predetermined distance, for example, d2) from the substrate facing surface P of the heater 103.
  • the support part 503a is provided.
  • the gap d2 (second predetermined distance) is desirably 0.4 mm or more, and the gap d2 is desirably 0.5 mm or more.
  • the gap d1 is less than 0.4 mm, a group III nitride semiconductor thin film having a mixed polarity is easily formed on the outer periphery, and when the gap d2 is less than 0.5 mm, a group III nitride having a mixed polarity on the entire surface of the substrate. This is not preferable because a thin physical semiconductor film is easily formed.
  • a gap d1 of 0.4 mm or more is provided between the lower surface of the substrate holding device 503 and the substrate facing surface P of the heater 103.
  • a gap d2 of 0.5 mm or more is provided between the substrate 504 and the substrate facing surface P of the heater 103.
  • FIG. 6 and 7 illustrate another example of the configuration of the substrate holding device.
  • FIG. 6 shows a second configuration example of the substrate holding device.
  • reference numeral 504 denotes a substrate
  • reference numeral 603 denotes a substrate holding device (a holder support portion 550 is not shown).
  • the substrate holding device 603 is a substantially ring-shaped member having the same cross section, and is a substrate support portion 603a made of an insulating member for holding the substrate 504 from below, and a mounting integrally formed on the outer periphery of the substrate support portion 603a. And a placement portion 603b.
  • a gap d1 is formed between the back side (side facing the heater 103) of the substrate supporting portion 603a and the substrate facing surface P of the heater 103.
  • a gap d ⁇ b> 2 is provided between the substrate 504 and the substrate facing surface P of the heater 103.
  • the gap d1 is desirably 0.4 mm or more, and the gap d2 is desirably 0.5 mm or more.
  • FIG. 7 shows a third configuration example of the substrate holding device.
  • reference numeral 504 denotes a substrate
  • reference numeral 703 denotes a substrate holding device.
  • the substrate holding device 703 is a substantially ring-shaped member having the same cross section, and includes a first substrate holding device 704 and a second substrate holding device 705.
  • the second substrate holding device 705 is a first substrate holding device 705.
  • the outer peripheral portion of the substrate holding device 704 is supported.
  • the second substrate holding device 705 is composed of a conductive ring, and is connected to a high frequency power source (not shown) via a matching box (not shown). For this reason, in an atmosphere containing a gas such as N 2 or a rare gas, high-frequency power is supplied to the second substrate holding device 705 to generate plasma in the vicinity of the substrate and perform surface treatment of the substrate. It is.
  • the first substrate holding device 704 includes a substrate support portion 704a made of an insulating member for supporting the substrate 504 from below.
  • a gap d1 is provided between the back side of the substrate support portion 704a and the substrate facing surface P of the heater 103, and a gap d2 is provided between the substrate 504 and the substrate facing surface P of the heater 103.
  • the gap of d1 is desirably 0.4 mm or more, and the gap of d2 is desirably 0.5 mm or more.
  • FIG. 7 the holder support 750 is not shown, but an enlarged view thereof is shown in FIG.
  • FIG. 8 is an enlarged view of the support portion (holder support portion 750) of the substrate holding device 703.
  • the holder support portion 750 has a structure that supports the second substrate holding device 705, and includes a conductive material 751, an insulating material 753, and a stainless steel pipe 755 as main components.
  • the conductive material 751 is electrically connected to a high frequency power source 757 and a second substrate holding device 705 provided outside the vacuum vessel 101. Therefore, high frequency power is supplied from the high frequency power source 757 to the second substrate holding device 705 via the conductive material 751.
  • the conductive material 751 is covered with an insulating material 753 and a stainless steel pipe 755. Insulation between the conductive material 751 and the vacuum vessel 101 is also ensured by the insulating material 753.
  • the holder support portion 750 is configured to support the second substrate holding device 705 and supply power to the second substrate holding device 705.
  • the conductive material 751 for supplying high-frequency power to the second substrate holding device 705, the holder support for supporting the substrate holding devices 503 and 603 is used. In the portion 550 (see FIG. 1), the conductive material 751 is not necessary.
  • the substrate support portions 503a, 603a, and 704a are each made of a ring-shaped insulating member. May be.
  • the substrate support portions 503a, 603a, and 704a may be plate-like insulating members in which openings are not formed.
  • the substrate support portion is arranged with a predetermined gap (for example, d1) from the heater 103.
  • the substrate 107 is exposed to the heater 103 while arranging the substrate 107 and the substrate facing surface P of the heater 103 with a predetermined gap by making the substrate support portion in a ring shape as in this embodiment. be able to. Therefore, since the substrate 107 can be efficiently heated, it is a preferable form that the substrate support portion is formed in a ring shape.
  • the insulating member used for the substrate support portions 503a, 603a, and 704a for example, quartz, sapphire, alumina, or the like can be used.
  • the structure of the heater 103 may be any of the structures shown in FIG. 2 or FIG. 3, or may be a structure in which these are turned over. In the present embodiment, the heater structure is not essential, so that the heater of another structure is used. May be used. Of course, a heater structure in which the heater electrode is exposed on the substrate facing surface P of the heater may be used. As the structure of the substrate holding devices 503, 603, and 703, any of the structures shown in FIGS. 5, 6, and 7 may be used, or a substrate holding device having another structure may be used. What is important in the present embodiment is that the substrate is disposed at a predetermined distance from the substrate facing surface P of the heater in forming the group III nitride semiconductor thin film.
  • the space between the substrate facing surface P of the heater and the substrate is a gap, but it is considered that the same effect can be obtained even if this gap is filled with an insulating member. Therefore, the substrate holding device having any structure is not limited to FIGS. 5 to 7 as long as the substrate can be arranged at a predetermined distance from the substrate facing surface P of the heater.
  • the substrate may be held at a position having a predetermined gap from the substrate facing surface P of the heater 103 using the lift pin.
  • the structure of the heater electrode may use any of the patterns shown in FIGS. 4A and 4B, or may use a pattern having another structure as described above.
  • the structure shown in FIG. 6 is preferably used because the gaps d1 and d2 between the heater 103 and the substrate facing surface P can be accurately controlled as compared with the structure shown in FIG. Further, if the structure of FIG. 7 is used, it is possible to remove components such as moisture and hydrocarbons adhering to the substrate surface, and the reproducibility regarding the crystallinity of the group III nitride semiconductor thin film is improved, so that it is preferably used. .
  • FIG. 9 is an example of a cross-sectional structure of a light-emitting diode (LED) as a semiconductor light-emitting element manufactured using the method for manufacturing a group III nitride semiconductor thin film according to an embodiment of the present invention.
  • reference numeral 801 is an ⁇ -Al 2 O 3 substrate
  • reference numeral 802 is a buffer layer
  • reference numeral 803 is a group III nitride semiconductor intermediate layer
  • reference numeral 804 is an n-type group III nitride semiconductor layer
  • reference numeral 805 is a group III nitride.
  • 806 is a p-type group III nitride semiconductor layer
  • 807 is an n-type electrode
  • 808 is a p-type bonding pad electrode
  • 809 is a protective film
  • 810 is a translucent electrode.
  • AlN, AlGaN, or GaN as a group III nitride semiconductor having a wurtzite structure is preferably used.
  • Materials included in the group III nitride semiconductor intermediate layer 803, the n-type group III nitride semiconductor layer 804, the group III nitride semiconductor active layer 805, and the p-type group III nitride semiconductor layer 806 include AlGaN, GaN, and InGaN. Preferably used.
  • a lighting device can be configured using the above-described light emitting diode (LED).
  • an epitaxial film is formed on an ⁇ -Al 2 O 3 substrate by a method having the following first to fourth steps.
  • a method for forming a group III nitride semiconductor thin film having a wurtz structure is described.
  • the film forming method according to this embodiment is applied to a ZnO-based semiconductor on an ⁇ -Al 2 O 3 substrate. Needless to say, it may be applied when forming a thin film.
  • the substrate 107 is introduced into the vacuum vessel 101 that is maintained at a predetermined pressure by the exhaust mechanism 110. At this time, the substrate ( ⁇ -Al 2 O 3 substrate) 107 is transported to the upper portion of the heater 103 by a transport robot (not shown) and placed on the upper portion of the lift pin (not shown) protruding from the heater 103 (substrate transport). . Thereafter, the lift pins holding the substrate 107 are lowered, and the substrate 107 is placed on the substrate holding device 503.
  • the voltage applied to the heater electrode 203 built in the heater 103 is controlled to keep the substrate 107 at a predetermined temperature.
  • the temperature of the heater 103 is monitored using a thermocouple (not shown) built in the heater 103, or the temperature of the heater 103 is monitored using a pyrometer (not shown) installed in the vacuum vessel 101. The temperature is controlled to be a predetermined temperature.
  • N 2 gas from the gas introduction mechanism 109, a rare gas, one of the mixed gas of N 2 gas and a rare gas is introduced into the vacuum chamber 101, a mass flow controller (not shown) and a variable conductance A valve (not shown) is set so that the pressure in the vacuum vessel 101 becomes a predetermined pressure.
  • a fourth step high-frequency power is applied from the high-frequency power source 106 to generate high-frequency plasma on the front surface of the target 108, and ions in the plasma knock out the elements constituting the target 108.
  • a group III nitride semiconductor thin film is formed.
  • N 2 gas or a mixed gas of N 2 gas and rare gas is preferably used as the process gas.
  • the group III element constituting the metal target is nitrided in at least one of the surface of the target 108, the surface of the substrate 107, and the space between the target 108 and the substrate 107, and the group III nitride semiconductor is formed on the substrate.
  • a thin film is formed.
  • any one of N 2 gas, rare gas, and mixed gas of N 2 gas and rare gas is preferably used, and sputtered particles in the form of atoms or nitride molecules from the target surface.
  • Group III elements released as atoms from the target surface are nitrided in at least one of the surface of the target 108, the surface of the substrate 107, and the space between the target 108 and the substrate 107, and the group III nitride is formed on the substrate.
  • a semiconductor thin film is formed.
  • most of the nitride molecules released from the target surface reach the substrate and form a group III nitride semiconductor thin film.
  • Some of the nitride molecules released from the target surface may be dissociated on the surface of the substrate 107 or in the space between the target 108 and the substrate 107. At least one of the surface and the space between the target 108 and the substrate 107 is nitrided again to form a group III nitride semiconductor thin film.
  • the predetermined pressure in the first step is preferably less than 5 ⁇ 10 ⁇ 4 Pa. Above that, impurities such as oxygen are taken into the group III nitride semiconductor thin film, and a good epitaxial film is obtained. It's hard to be done Further, the temperature of the heater 103 in the first step is not particularly limited, but it is desirable to set the temperature to obtain the substrate temperature during film formation from the viewpoint of productivity.
  • the predetermined temperature in the second step is desirably set to the film formation temperature in the fourth step from the viewpoint of productivity, and the predetermined pressure in the third step is the same as that in the fourth step. It is desirable to set the film pressure from the viewpoint of productivity. Implementation timing may be switched between the second step and the third step, or may be performed simultaneously. Moreover, it is desirable from the viewpoint of productivity that the temperature set in the second step and the pressure set in the third step are maintained at least until the fourth step is started.
  • the substrate temperature at the time of performing the fourth step is preferably set to be in the range of 100 to 1200 ° C., and more preferably in the range of 400 to 1000 ° C.
  • the film forming pressure is preferably set in the range of 0.1 to 100 mTorr (1.33 ⁇ 10 ⁇ 2 to 1.33 ⁇ 10 1 Pa), and further, 1.0 to 10 mTorr (1.33 ⁇ 10 ⁇ 1 to 1.33 Pa) is preferable.
  • the deposition pressure may be increased by temporarily introducing at least one kind of process gas flow rate, and the opening of a variable conductance valve (not shown) may be temporarily reduced.
  • the film forming pressure may be increased.
  • the first step there may be a step of transporting the substrate 107 to a pretreatment chamber (not shown) and performing heat treatment or plasma treatment of the substrate 107 at a temperature equal to or higher than the film formation temperature.
  • a pretreatment chamber not shown
  • performing heat treatment or plasma treatment of the substrate 107 at a temperature equal to or higher than the film formation temperature may be performed before the first step.
  • the buffer layer 802 is manufactured using the sputtering apparatus (film formation method) according to the present embodiment, and then the group III nitride semiconductor is used using the MOCVD method.
  • the group III nitride semiconductor is used using the MOCVD method.
  • the buffer layer 802 and the group III nitride semiconductor intermediate layer 803 are produced by using the sputtering apparatus (film formation method) according to this embodiment, and then the n-type III is produced by using the MOCVD method.
  • the buffer layer 802, the group III nitride semiconductor intermediate layer 803, and the n-type group III nitride semiconductor layer 804 are formed using the sputtering apparatus (film formation method) according to this embodiment, and then There is a method of fabricating an epitaxial wafer by sequentially stacking a group III nitride semiconductor active layer 805 and a p-type group III nitride semiconductor layer 806 using MOCVD.
  • a buffer layer 802, a group III nitride semiconductor intermediate layer 803, an n-type group III nitride semiconductor layer 804, and a group III nitride semiconductor active layer 805 are formed according to the sputtering apparatus (film formation method) according to this embodiment. There is a method of manufacturing an epitaxial wafer by manufacturing a p-type group III nitride semiconductor layer 806 using MOCVD method after that.
  • a buffer layer 802 As a fifth example, a buffer layer 802, a group III nitride semiconductor intermediate layer 803, an n-type group III nitride semiconductor layer 804, a group III nitride semiconductor active layer 805, and a p-type group III nitride semiconductor layer 806 are provided.
  • the epitaxial wafer thus obtained is subjected to lithography technology and RIE (reactive ion etching) technology, as shown in FIG. 9, a translucent electrode 810, p-type bonding pad electrode 808, n-type electrode 807, protection By forming the film 809, an LED structure can be obtained.
  • materials of the translucent electrode 810, the p-type bonding pad electrode 808, the n-type electrode 807, and the protective film 809 are not particularly limited, and materials well known in this technical field can be used without limitation.
  • an AlN film is formed on an ⁇ -Al 2 O 3 (0001) substrate using the method for forming a group III nitride semiconductor thin film having a wurtzite structure according to an embodiment of the present invention.
  • An example of forming a film on the substrate more specifically, by using a sputtering method on an ⁇ -Al 2 O 3 (0001) substrate placed on a substrate holding device with a gap with the substrate-facing surface of the heater, using wurtzite
  • An example of forming an AlN film having a structure will be described.
  • the AlN film is formed using the same sputtering apparatus as in FIG. 1, the heater structure is the same as that shown in FIG.
  • the heater electrode pattern is as shown in FIG. 4A, and the substrate holding apparatus is the same as that shown in FIG. Use. Further, in FIG. 5, a gap d1 between the substrate support portion 503a and the substrate facing surface P of the heater 103 and a gap d2 between the substrate 504 and the substrate facing surface P of the heater 103 are 1 mm and 2 mm, respectively.
  • the ⁇ -Al 2 O 3 (0001) substrate is transported to the vacuum vessel 101 held at 1 ⁇ 10 ⁇ 4 Pa or less in the first step and placed on the substrate holding device 503.
  • the substrate is held at 550 ° C., which is the film formation temperature in the fourth step.
  • the heater 103 controls the monitor value of the built-in thermocouple to be 750 ° C.
  • a mixed gas of N 2 and Ar is introduced so that N 2 / (N 2 + Ar): 25%, and the pressure in the vacuum vessel 101 is the film formation pressure in the fourth step. Set to 3.75 mTorr (0.5 Pa).
  • a high frequency power of 2000 W is applied from the high frequency power source 106 to the target 108 made of metal Al in the fourth step, and an AlN film having a thickness of 50 nm is formed on the substrate by sputtering.
  • the deposition temperature in the present embodiment performs pre substrate temperature measured by a thermocouple ⁇ -Al 2 O 3 (0001 ) with embedded-board, at that time, ⁇ -Al 2 O 3 (0001 ) Temperature of the substrate And the monitor value of the thermocouple built in the heater, that is, the relationship with the temperature of the heater.
  • the fabricated AlN film has an X-ray diffraction (XRD) measurement in a 2 ⁇ / ⁇ scan mode at a symmetrical reflection position, an XRC measurement in an ⁇ scan mode with respect to a symmetry plane, and a ⁇ scan in an in-plane arrangement. It is evaluated by XRC measurement of the mode and coaxial direct collision ion scattering spectroscopy (CAICISS: Coaxial Impact Collation Ion Scattering Spectroscopy) measurement.
  • CAICISS Coaxial Direct collision ion scattering spectroscopy
  • the XRC measurement in the ⁇ scan mode with respect to the symmetry plane and the XRC measurement in the ⁇ scan mode in the In-plane arrangement are Each is used to evaluate the mosaic spread of tilt and twist.
  • the CAICISS measurement is used as a polarity determination means.
  • XRC measurement in the ⁇ scan mode with respect to the symmetry plane is performed on the AlN film according to this example.
  • an AlN (0002) plane is used for the measurement.
  • the FWHM of the obtained XRC profile is 450 arcsec or less when the detector is in an open detector state, and 100 arcsec or less when an analyzer crystal is inserted into the detector.
  • the mosaic spread of tilt in the fabricated AlN film is extremely high. It can be confirmed that it is small.
  • an XRC measurement with an analyzer crystal inserted into the detector may have a FWHM of 20 arcsec or less.
  • the detector When the detector is in an open detector state is the original XRC measurement, but in the case of a thin film sample as in this embodiment, the FWHM of the XRC profile is widened by the film thickness effect and lattice relaxation, It becomes difficult to correctly evaluate the mosaic spread. Therefore, in recent years, as described above, even when an analyzer crystal is inserted into the detector, it is treated as a broad XRC measurement.
  • the XRC measurement uses the open detector state.
  • ⁇ RC scan mode XRC measurement is performed on the AlN film according to the present embodiment in an in-plane arrangement.
  • an AlN ⁇ 10-10 ⁇ plane is used for the measurement.
  • six diffraction peaks appear at intervals of 60 °, and it can be confirmed that the AlN film has sixfold symmetry, that is, the AlN film is epitaxially grown.
  • strength is 2.0 degrees or less, and it turns out that the mosaic spread of the twist of the produced AlN film
  • the a-axis of the AlN film is in the 30 ° plane with respect to the a-axis of the ⁇ -Al 2 O 3 (0001) substrate. You can confirm that it is rotating. This indicates that the AlN film is formed in a general epitaxial relationship when the AlN film is epitaxially grown on the ⁇ -Al 2 O 3 (0001) substrate.
  • FIG. 12 shows CAICISS measurement results for the AlN film according to this example.
  • the Al signal is detected by changing the incident angle from the AlN [11-20] direction, and it can be seen that a peak having an incident angle of around 70 ° is obtained as a single shape. This indicates that the obtained AlN film has + c polarity (Al polarity).
  • the AlN film according to this example is a c-axis oriented epitaxial film having + c polarity (Al polarity) and a very small mosaic spread of tilt. That is, according to the present invention, it is apparent that a + c polarity group III nitride semiconductor thin film can be obtained while reducing the mosaic spread of tilt and twist.
  • the target electrode 102 for holding the target is arranged on the upper side in the gravity direction, and the substrate holder 99 is arranged on the lower side in the gravity direction. Therefore, it is not necessary to cover a part of the film formation surface of the substrate 107 with a support member (for example, a support claw). Accordingly, the entire film formation surface of the substrate 107 can be exposed to the target 108. Therefore, according to the present embodiment, a uniform + c polarity group III nitride semiconductor thin film can be formed on the entire surface of the deposition surface of the substrate 107 while suppressing the spread of tilt and twist mosaic.
  • an AlN film having a wurtzite structure as a buffer layer using the method for forming a group III nitride semiconductor thin film having a wurtzite structure according to an embodiment of the present invention is used.
  • An example will be described in which an undoped GaN film is formed using the MOCVD method.
  • An AlN film is formed on an ⁇ -Al 2 O 3 (0001) substrate under the same conditions as in the first embodiment by using a sputtering method, and then a wafer is introduced into an MOCVD apparatus, and an undoped film having a thickness of 5 ⁇ m is formed. A GaN film is formed.
  • the surface of the obtained undoped GaN film is a mirror surface, and the XRD measurement in the 2 ⁇ / ⁇ scan mode at the symmetrical reflection position shows that the undoped GaN film is c-axis oriented.
  • each FWHM is 250 arcsec.
  • the polarity of this undoped GaN film was + c polarity (Ga polarity). As described in the first embodiment, this is because the polarity of the AlN film used as the buffer layer can be controlled to + c polarity, and thus the undoped GaN film formed thereon also takes over the polarity. be able to.
  • an AlN film controlled to + c polarity is formed as a buffer layer, and the MOCVD method is performed thereon.
  • the undoped GaN film grown by using it can be obtained as a high-quality epitaxial film with little mosaic spread and controlled to + c polarity. That is, a + c polarity group III nitride semiconductor thin film can be epitaxially grown on an ⁇ -Al 2 O 3 substrate.
  • the undoped GaN film is formed by the MOCVD method, but the same result can be obtained by using the sputtering method.
  • an AlN film having a wurtzite structure is formed as a buffer layer using the method for forming a group III nitride semiconductor thin film having a wurtzite structure according to an embodiment of the present invention,
  • a group III nitride semiconductor intermediate layer made of undoped GaN an n-type group III nitride semiconductor layer made of Si-doped GaN, and a group III nitride semiconductor activity having an MQW structure of InGaN and GaN using MOCVD.
  • a p-type group III nitride semiconductor layer made of Mg-doped GaN are epitaxially grown in sequence, and after forming an n-type electrode layer, a translucent electrode, a p-type electrode layer, and a protective film, the wafer is separated by scribing. The example which produced the LED element is demonstrated.
  • a sputtering method is used to form an AlN film on the ⁇ -Al 2 O 3 (0001) substrate under the same conditions as in the first embodiment. Thereafter, the wafer is introduced into an MOCVD apparatus to form a group III nitride semiconductor intermediate layer made of undoped GaN having a thickness of 5 ⁇ m and an n-type group III nitride semiconductor layer made of Si doped GaN having a thickness of 2 ⁇ m. Further, in the MOCVD apparatus, the stacked structure starts with GaN and ends with GaN, and has an MQW structure in which 5 layers of InGaN having a thickness of 3 nm and 6 layers of GaN having a thickness of 16 nm are alternately stacked. A group III nitride semiconductor active layer and a p-type group III nitride semiconductor layer made of Mg-doped GaN with a thickness of 200 nm are formed.
  • a translucent electrode 810, a p-type bonding pad electrode 808, an n-type electrode 807, and a protective film 809 are formed on the obtained epitaxial wafer as shown in FIG.
  • ITO Indium-Tin-Oxide
  • Ti titanium
  • Al aluminum
  • Au gold
  • Ni nickel
  • Al, Ti, Au stacked structure, SiO 2 is used as a protective film.
  • the wafer formed with the LED structure thus obtained is separated into 350 ⁇ m square LED chips by scribing, this LED chip is placed on a lead frame, and connected to the lead frame with a gold wire to obtain an LED element. .
  • the forward voltage at a current of 20 mA is 3.0 V
  • the emission wavelength is 470 nm
  • the emission output is 15 mW.
  • an AlN film controlled to have a + c polarity is formed as a buffer layer, thereby having good light emission characteristics.
  • An LED element can be obtained.
  • a group III nitride semiconductor intermediate layer made of undoped GaN an n-type group III nitride semiconductor layer made of Si-doped GaN, a group III nitride semiconductor active layer having an MQW structure of InGaN and GaN, Mg
  • MOCVD MOCVD
  • First comparative example As a first comparative example of the present invention, an AlN film is formed by sputtering on an ⁇ -Al 2 O 3 (0001) substrate placed in contact with a heater without using the substrate holding device characteristic of the present invention. An example of forming will be described.
  • the AlN film is formed by using the same sputtering apparatus as in the first embodiment, except for the mounting method (arranging the ⁇ -Al 2 O 3 (0001) substrate with a gap from the heater). Use heaters and heater electrodes.
  • the AlN film is formed under the same conditions as in the first embodiment.
  • the AlN film according to this comparative example For the AlN film according to this comparative example, XRD measurement in the 2 ⁇ / ⁇ scan mode at the symmetrical reflection position, and XRC measurement in the ⁇ scan mode for the AlN (0002) plane (when an analyzer crystal is inserted in the detector, When the XRC measurement is performed in the ⁇ scan mode on the AlN ⁇ 10-10 ⁇ plane in the open detector state, a c-axis oriented epitaxial film is obtained in the same manner as the AlN film according to the first embodiment. The twisted mosaic spread is similar.
  • the CAICISS measurement for the AlN film according to this comparative example shows that the film has a mixture of + c polarity (Al polarity) and ⁇ c polarity (N polarity).
  • a buffer layer made of AlN is formed on an ⁇ -Al 2 O 3 (0001) substrate placed in contact with a heater using a sputtering method.
  • An example in which an undoped GaN film is formed using the MOCVD method will be described.
  • the buffer layer made of AlN is formed using the same sputtering apparatus, heater, heater electrode, and film formation conditions as in the first comparative example, and the undoped GaN film is the same as in the second embodiment. Film formation is performed under the same conditions.
  • a buffer layer made of AlN is formed on an ⁇ -Al 2 O 3 (0001) substrate using the same sputtering apparatus, heater, heater electrode, and film formation conditions as in the first comparative example. Thereafter, the wafer is introduced into the MOCVD apparatus to form an undoped GaN film having a thickness of 5 ⁇ m.
  • the surface of the obtained undoped GaN film is cloudy, and the XRD measurement in the 2 ⁇ / ⁇ scan mode at the symmetrical reflection position shows that the undoped GaN film is c-axis oriented.
  • the XRC measurement in the ⁇ scan mode using the GaN (0002) plane as a symmetry plane and the XRC measurement in the ⁇ scan mode for the GaN ⁇ 10-10 ⁇ plane in the in-plane configuration are performed.
  • the polarity of the undoped GaN film is a film in which + c polarity (Ga polarity) and ⁇ c polarity (N polarity) are mixed.
  • the buffer layer made of AlN is a film in which + c polarity and ⁇ c polarity are mixed, so the undoped GaN film formed thereon also has the mixed polarity. It can be considered as a result of the succession.
  • the undoped GaN film grown by using the MOCVD method is formed thereon. Can be obtained as a low quality epitaxial film.
  • the undoped GaN film is formed by the MOCVD method, but the same result can be obtained by using the sputtering method.
  • a buffer layer made of AlN is formed by a sputtering method in which an ⁇ -Al 2 O 3 (0001) substrate is placed in contact with a heater, and a MOCVD method is used on the buffer layer.
  • a group III nitride semiconductor layer is epitaxially grown sequentially, and further, an n-type electrode layer, a translucent electrode, a p-type electrode layer, and a protective film are formed, and then the wafer is separated by scribing to produce an LED element.
  • the film formation method of the buffer layer made of AlN is the same as that of the first comparative example.
  • the group III nitride semiconductor intermediate layer made of undoped GaN and the n-type III made of Si-doped GaN are formed using the MOCVD method.
  • the material of the p-type electrode layer, the protective film, the film forming method, and the subsequent device forming steps are all the same as in the third embodiment.
  • a buffer layer made of AlN is formed by a sputtering method in which an ⁇ -Al 2 O 3 (0001) substrate is placed in contact with a heater, an LED element having good light emission characteristics cannot be obtained. It is clear.
  • the p-type group III nitride semiconductor layer made of doped GaN is formed by the MOCVD method, but the same result is obtained by using the sputtering method.
  • a major feature of the present invention is that it focuses on a substrate mounting method in order to form a + c-polar group III nitride semiconductor epitaxial film on an ⁇ -Al 2 O 3 substrate.
  • a substrate mounting method in order to form a + c-polar group III nitride semiconductor epitaxial film on an ⁇ -Al 2 O 3 substrate.
  • the substrate holder is provided with a substrate holding device (substrate support part) for disposing the substrate at a predetermined distance from the substrate facing surface of the heater.
  • a substrate holding device substrate support part
  • the substrate is separated from the substrate facing surface of the heater.
  • the substrate may be introduced using a tray, and the tray on which the substrate is placed under the concept of the present invention. Is disposed on the substrate holding device, the substrate and the tray on which the substrate is placed may be disposed apart from the heater by a predetermined distance. Further, the substrate may be introduced using the substrate holding devices 503 and 603 or the substrate support portion 704 as a tray.
  • the present inventors can apply the above technical idea even when a substrate material such as a Si (111) substrate is used or when a thin film material such as a zinc oxide (ZnO) -based semiconductor thin film is formed. It was found that it is effective in obtaining a quality epitaxial film.
  • a substrate material such as a Si (111) substrate
  • a thin film material such as a zinc oxide (ZnO) -based semiconductor thin film
  • An example (fifth comparative example) in which a thin film is formed on an ⁇ -Al 2 O 3 (0001) substrate will be described.
  • a Si (111) substrate from which the surface of the natural oxide film is removed by hydrofluoric acid treatment is used, and an AlN film having a wurtzite structure is formed by the same method and conditions as in the first embodiment.
  • the film formation temperature (550 ° C.) in this example is set based on the result of the substrate temperature measurement performed in advance by the Si (111) substrate in which the thermocouple is embedded.
  • the AlN film formed on the Si (111) substrate is formed as a + c-polar epitaxial film from the results of CAICISS measurement and XRD measurement. Further, when an undoped GaN film having a thickness of 2 ⁇ m is formed on the obtained AlN film by using the MOCVD method, the surface of the obtained undoped GaN film becomes a mirror surface and is obtained as a c-axis oriented single crystal film.
  • the substrate is placed in contact with the heater, and the others are formed on the Si (111) substrate using the same method and conditions as in the fourth embodiment.
  • the obtained AlN film is an epitaxial film in which + c polarity and ⁇ c polarity are mixed.
  • an undoped GaN film having a thickness of 2 ⁇ m is formed on the obtained AlN film by MOCVD, the surface of the obtained undoped GaN film is clouded.
  • the film forming method according to the present invention that is, the method of forming a group III nitride semiconductor thin film in a state where the substrate is placed apart from the heater, is a group III nitride excellent in crystallinity with + c polarity. It was found that this is an extremely effective means for forming a physical semiconductor thin film on a Si (111) substrate.
  • a ZnO film having a wurtzite structure is formed by ⁇ -Al 2 O 3 (0001) by the same method and conditions as in the first example except for the target material, process gas, film formation temperature, and film thickness. ) Form on the substrate.
  • the target material was metal Zn
  • the process gas was a mixed gas of O 2 and Ar (O 2 / (O 2 + Ar): 25%)
  • the film formation temperature was 800 ° C.
  • the film thickness was 100 nm.
  • the ZnO film according to the present example is formed as a c-axis oriented epitaxial film having the same crystal structure (wurtzite structure) as that of the group III nitride semiconductor and the same as that of the group III nitride semiconductor. Is + c polarity (Zn polarity). Further, an epitaxial wafer (LED structure) composed of a laminated film of an n-type ZnO film and a p-type ZnO film is formed on the obtained ZnO film by using the MBE method, and thereafter, a lithography technique, an RIE technique, or the like is used. Thus, when an LED element is produced, good element characteristics can be obtained as an LED element using a ZnO film.
  • the ZnO film according to the present embodiment can be used as a buffer layer or the like in the manufacture of an LED element using a group III nitride semiconductor thin film.
  • a Mg-doped ZnO film having a wurtzite structure (hereinafter referred to as an MgZnO film) is formed by a film forming method according to an embodiment of the present invention using a target made of an Mg—Zn alloy instead of a metal Zn target. Then, similarly to the ZnO film, an MgZnO film having + c polarity and excellent crystallinity is obtained. Since the MgZnO film can control the band gap energy in accordance with the amount of Mg added, it is possible to realize an LED element having a light emission wavelength different from that when only the ZnO film is used by using it as a light emitting layer. It becomes.
  • the substrate is placed in contact with the heater, and the others are formed on the ⁇ -Al 2 O 3 (0001) substrate using the same method and conditions as in the fifth embodiment. .
  • the ZnO film according to this comparative example is obtained as a c-axis oriented epitaxial film as in the fifth embodiment, but the polarity is a mixture of + c polarity and ⁇ c polarity (O polarity). Further, as in the fifth example, an LED element was fabricated using the obtained ZnO film, but good element characteristics cannot be obtained.
  • the surface of the obtained undoped GaN film becomes clouded and a GaN film having excellent crystallinity is obtained. It is not possible. Further, when an MgZnO film is formed using a target made of an Mg—Zn alloy, the obtained MgZnO film has a mixture of + c polarity and ⁇ c polarity, and a crystal with good crystallinity cannot be obtained.
  • the film forming method according to an embodiment of the present invention exhibits an excellent effect even when the thin film material to be formed is a ZnO-based semiconductor thin film such as a ZnO film or a MgZnO film, and has + c polarity and crystallinity. This is an extremely effective means for obtaining an excellent ZnO-based semiconductor thin film.
  • a + c-polarity ZnO-based semiconductor thin film can be obtained on the Si (111) substrate.
  • the polarity of the obtained ZnO-based semiconductor thin film is a mixture of + c polarity and -c polarity.
  • substrates that can be used in the deposition method according to the present invention are not limited to ⁇ -Al 2 O 3 (0001) substrates and Si (111) substrates.
  • an ⁇ -Al 2 O 3 (0001) substrate and a Si (111) substrate have an epitaxial relationship with a group III nitride semiconductor thin film or a ZnO-based semiconductor thin film. There is no crystal information on the substrate surface that can control the polarity of a ZnO-based semiconductor thin film or the like.
  • a substrate is referred to herein as a substrate having a nonpolar surface.
  • group semiconductor thin film which has a wurtzite structure like the film-forming method concerning this invention it has a nonpolar surface. It is difficult to obtain a + c polarity group III nitride semiconductor thin film or a ZnO-based semiconductor thin film on a substrate.
  • a group III nitride semiconductor thin film or a ZnO-based semiconductor thin film having a + c polarity and a wurtzite structure can be formed. It becomes possible.
  • a germanium (Ge) (111) substrate As a substrate having such a nonpolar surface, a germanium (Ge) (111) substrate, a Si (111) substrate with a (111) -oriented SiGe epitaxial film formed on the surface, and (111) -oriented carbon (C) There is a Si (111) substrate on which a doped Si (111) epitaxial film is formed.
  • a 4H—SiC (0001) substrate, a 6H—SiC (0001) substrate having a substrate surface called Si surface, or a substrate called Ga surface In general, a GaN (0001) substrate having a surface is often used.
  • the substrate having the surface has an epitaxial relationship with a group III nitride semiconductor thin film or a ZnO-based semiconductor thin film formed on the substrate, and the group III nitride semiconductor thin film or the ZnO-based semiconductor thin film has a + c polarity.
  • the crystal information is controlled on the substrate surface.
  • Crystal information that has an epitaxial relationship with the group III nitride semiconductor thin film or the ZnO-based semiconductor thin film and can control the group III nitride semiconductor thin film or the ZnO-based semiconductor thin film to the + c polarity is provided. Let the board
  • a relatively high-quality group III nitride semiconductor thin film or ZnO-based semiconductor has a high presence ratio of + c polarity without using the film forming method according to one embodiment of the present invention.
  • a thin film can be obtained.
  • a group III nitride semiconductor thin film or a ZnO-based semiconductor thin film having a higher quality wurtzite structure can be obtained by using the film forming method according to an embodiment of the present invention. Can be obtained.
  • an inversion domain region a region of ⁇ c polarity (hereinafter referred to as an inversion domain region) is partially formed particularly at the initial stage of growth, which forms defects such as an inversion boundary and the like. May be propagated to the surface. That is, by using the film forming method according to an embodiment of the present invention, the formation probability of such inversion domains is further reduced, and the formation of defects such as dislocation boundaries is further suppressed. It is considered that the effects of the present invention can be obtained even when using a substrate having the above.
  • epitaxial growth substrate will be used as a generic term for substrates having an epitaxial relationship with such a group III nitride semiconductor thin film or ZnO-based semiconductor thin film and having a nonpolar surface or a polar surface.
  • a major feature of the present invention is that it focuses on a substrate mounting method when forming a group III nitride semiconductor thin film or a ZnO-based semiconductor thin film having a wurtzite crystal structure on an epitaxial growth substrate.
  • the substrate holder In order to obtain a uniform + c polarity epitaxial film, the substrate holder should be devised, and in particular, the position of the substrate held by the substrate holder and the positional relationship between the heaters provided in the substrate holder (specifically the substrate It is an unprecedented technical idea that the substrate holder is separated from the heater by a predetermined distance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

　本発明は、＋ｃ極性のエピタキシャル膜をスパッタリング法により作製することが可能な成膜方法、及びこの成膜方法に適した真空処理装置を提供すること、さらに、このエピタキシャル膜を用いた半導体発光素子の製造方法、ならびにこの製造方法により製造した半導体発光素子および照明装置を提供する。本発明の一実施形態は、ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板に対して、スパッタリング法によって、ウルツ鉱構造を有する半導体膜をエピタキシャル成長させる成膜方法において以下の工程を有する。まずは、上記基板がヒーターと所定の距離だけ離れて配置されるように、上記基板を、ヒーターを有する基板ホルダーに配置する。次いで、上記基板を、ヒーターと所定の距離だけ離れて配置した状態で、上記基板上にウルツ鉱構造を有する半導体膜のエピタキシャル膜を形成する。

Description

成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
　本発明は、成膜方法，真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置に係り、特に、高品質なエピタキシャル膜を形成可能な成膜方法、および真空処理装置、ならびにこのようなエピタキシャル膜を用いた、半導体発光素子の製造方法、半導体発光素子、および照明装置に関する。
　ＩＩＩ族窒化物半導体は、ＩＩＩＢ族元素（以下、単にＩＩＩ元素）であるアルミニウム（Ａｌ）原子、ガリウム（Ｇａ）原子、インジウム（Ｉｎ）原子と、ＶＢ族元素（以下、単にＶ族元素）である窒素（Ｎ）原子との化合物、すなわち、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、およびそれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡｌＮ）として得られる化合物半導体材料である。このようなＩＩＩ族窒化物半導体は、遠紫外・可視・近赤外域にかけての幅広い波長領域をカバーする発光ダイオード（ＬＥＤ：　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、レーザダイオード（ＬＤ：　Ｌａｓｅｒ　Ｄｉｏｄｅ）、太陽電池（ＰＶＳＣ：　ＰｈｏｔｏＶｏｌｔａｉｃ　Ｓｏｌａｒ　Ｃｅｌｌ）、フォトダイオード（ＰＤ：　Ｐｈｏｔｏ　Ｄｉｏｄｅ）等の光素子や、高周波・高出力用途の高電子移動度トランジスタ（ＨＥＭＴ：　Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ：　Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等の電子素子への応用が期待されている材料である。
　通常、上記の様な応用を実現するためには、ＩＩＩ族窒化物半導体薄膜を単結晶基板上にエピタキシャル成長させ、結晶欠陥の少ない高品質な単結晶膜（エピタキシャル膜）を得ることが必要である。このようなエピタキシャル膜を得るうえでは、エピタキシャル膜と同一の材料からなる基板を用いてホモエピタキシャル成長を行うことが最も望ましい。
　しかしながら、ＩＩＩ族窒化物半導体からなる単結晶基板は極めて高価であるため、一部の応用を除いて利用されておらず、主にサファイア（α‐Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）などの異種基板上へのヘテロエピタキシャル成長により単結晶膜が得られている。特に、α‐Ａｌ２Ｏ３基板は安価であり、且つ、大面積で高品質のものが得られるようになっていることから、市場に出回っているＩＩＩ族窒化物半導体薄膜を用いたＬＥＤでは、ほぼ全てがα‐Ａｌ２Ｏ３基板を利用している。
　ところで、このようなＩＩＩ族窒化物半導体薄膜のエピタキシャル成長には、高い生産性と高品質なエピタキシャル膜が得られる有機金属化合物化学気相成長（ＭＯＣＶＤ）法が用いられている。しかしＭＯＣＶＤ法は、生産コストが高いことやパーティクルを発生しやすく高い歩留まりを得ることが難しいことなどの問題がある。
　一方、スパッタリング法は、生産コストを低く抑えることが可能で、パーティクルの発生確率も低いという特徴がある。従って、ＩＩＩ族窒化物半導体薄膜の成膜プロセスの少なくとも一部をスパッタリング法に置き換えることができれば、上記の問題の少なくとも一部を解決できる可能性がある。
　しかしながら、スパッタリング法により作製したＩＩＩ族窒化物半導体薄膜は、ＭＯＣＶＤ法で作製したものに比べて結晶品質が悪くなりやすいという問題がある。例えば、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜の結晶性については非特許文献１に開示されている。非特許文献１では、α‐Ａｌ２Ｏ３（０００１）基板上に高周波マグネトロンスパッタリング法を用いてｃ軸配向のＧａＮ膜をエピタキシャル成長させており、ＧａＮ（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）測定において、その半値全幅（ＦＷＨＭ）が３５．１ａｒｃｍｉｎ（２１０６ａｒｃｓｅｃ）であることが記載されている。この値は、現在、市場に出回っているα‐Ａｌ２Ｏ３基板上のＧａＮ膜に比べて極めて大きな値であり、後述するチルトのモザイク広がりが大きく、結晶品質が劣っていることを示している。
　すなわち、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するためには、ＩＩＩ族窒化物半導体からなるエピタキシャル膜のモザイク広がりを小さくし、高い結晶品質を得ることが必要である。
　なお、ＩＩＩ族窒化物半導体からなるエピタキシャル膜の結晶品質を表す指標として、チルトのモザイク広がり（基板垂直方向の結晶方位のバラつき）と、ツイストのモザイク広がり（面内方向の結晶方位のバラつき）とがある。図１０Ａ～図１０Ｄは、α－Ａｌ２Ｏ３（０００１）基板上にｃ軸配向でエピタキシャル成長したＩＩＩ族窒化物半導体からなる結晶の模式図である。図１０Ａ～図１０Ｄにおいて、符号９０１はα－Ａｌ２Ｏ３（０００１）基板、符号９０２～９１１はＩＩＩ族窒化物半導体からなる結晶、符号ｃｆはＩＩＩ族窒化物半導体からなる結晶のｃ軸の向き、ｃｓはα－Ａｌ２Ｏ３（０００１）基板のｃ軸の向き、ａｆはＩＩＩ族窒化物半導体からなる結晶のａ軸の向き、ａｓはα－Ａｌ２Ｏ３（０００１）基板のａ軸の向き、である。
　ここで図１０Ａは、ＩＩＩ族窒化物半導体からなる結晶が、チルトのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図１０Ｂは、その一部の断面構造を示している。これら図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０２、９０３、９０４のｃ軸の向きｃｆは、基板のｃ軸の向きｃｓと概ね平行で、全体に対して支配的な基板垂直方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９０５、９０６のｃ軸の向きｃｆは、上記の支配的な基板垂直方向の結晶方位から僅かにずれて形成されている。また図１０Ｃは、ＩＩＩ族窒化物半導体からなる結晶が、ツイストのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図１０Ｄはその上面図を示している。これら図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０７、９０８、９０９のａ軸の向きａｆは、α－Ａｌ２Ｏ３（０００１）基板のａ軸の向きａｓとの成す角が概ね３０°で、全体に対して支配的な面内方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９１０、９１１のａ軸の向きａｆは、上記の支配的な面内方向の結晶方位から僅かにずれて形成されている。
　このような、全体に対して支配的な結晶方位からのバラつきをモザイク広がりと呼び、特に、基板垂直方向の結晶方位のバラつきをチルトのモザイク広がり、面内方向の結晶方位のバラつきをツイストのモザイク広がりと言う。チルトやツイストのモザイク広がりは、ＩＩＩ族窒化物半導体薄膜の内部に形成された螺旋転位や刃状転位などの欠陥の密度との間に相関があることが知られている。チルトやツイストのモザイク広がりを小さくすることで、上記の欠陥の密度が低減され、高品質なＩＩＩ族窒化物半導体薄膜が得られやすい。
　なお、チルトやツイストのモザイク広がりの大きさは、基板表面に平行に形成された特定の格子面（対称面）や、基板表面に垂直に形成された特定の格子面に対してＸＲＣ測定を行い、得られた回折ピークのＦＷＨＭを調べることで評価することができる。
　なお、図１０Ａ～図１０Ｄや上記の説明は、チルトやツイストのモザイク広がりを、概念的にわかりやすく説明するもので、何ら厳密性を保証するものではない。例えば、上記の全体に対して支配的な基板垂直方向の結晶方位や、全体に対して支配的な面内方向の結晶方位は、必ずしもα－Ａｌ２Ｏ３（０００１）基板のｃ軸やａ軸の向きと完全に一致しない場合がある。更に、図１０Ｄに示すような結晶と結晶の間の隙間は、必ずしも形成されない場合がある。重要なことは、モザイク広がりとは、支配的な結晶方位からのバラつきの度合いを示しているということである。
　また一般に、ＩＩＩ族窒化物半導体薄膜には、図１１に示すような＋ｃ極性と－ｃ極性の成長様式があり、－ｃ極性の成長に比べて＋ｃ極性の成長の方が良質なエピタキシャル膜が得られやすいことが知られている。従って、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するうえで、＋ｃ極性のエピタキシャル膜が得られることが望ましい。
　なお、本明細書中では、「＋ｃ極性」とはＡｌＮ、ＧａＮ、ＩｎＮに関し、それぞれＡｌ極性、Ｇａ極性、Ｉｎ極性を意味する用語とする。また、「－ｃ極性」とはＮ極性を意味する用語とする。
　一方、従来より、良質なＩＩＩ族窒化物半導体薄膜を得るための数多くの試みがなされている（特許文献１，２参照）。
　特許文献１には、スパッタリング法を用いてＩＩＩ族窒化物半導体薄膜（特許文献１では、ＡｌＮ）をα‐Ａｌ２Ｏ３基板上に成膜する前に、基板に対するプラズマ処理を行うことで、ＩＩＩ族窒化物半導体薄膜の高品質化を実現する方法、とりわけ、チルトのモザイク広がりが極めて小さなＩＩＩ族窒化物半導体薄膜を得る方法が開示されている。
　また、特許文献２には、基板上にＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物）からなる緩衝層（特許文献２においては中間層）をスパッタリング法により形成し、このＩＩＩ族窒化物半導体からなる緩衝層上に下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層を順次積層するＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物半導体）発光素子の製造方法が開示されている。
　特許文献２において、ＩＩＩ族窒化物半導体からなる緩衝層を形成する手順としては、基板に対してプラズマ処理を施す前処理工程と、前処理工程に次いでスパッタリング法によりＩＩＩ族窒化物半導体からなる緩衝層を成膜する工程とを備えていることが記載されている。また、特許文献２において、基板およびＩＩＩ族窒化物半導体からなる緩衝層の好ましい形態として、α‐Ａｌ２Ｏ３基板およびＡｌＮが用いられており、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層の成膜方法としては、ＭＯＣＶＤ法が好ましく用いられている。
国際公開第ＷＯ２００９／０９６２７０号 特開２００８－１０９０８４号公報
Ｙ．　Ｄａｉｇｏ，　Ｎ．　Ｍｕｔｓｕｋｕｒａ，「Ｓｙｎｔｈｅｓｉｓ　ｏｆ　ｅｐｉｔａｘｉａｌ　ＧａＮ　ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ　ｆｉｌｍ　ｂｙ　ｕｌｔｒａ　ｈｉｇｈ　ｖａｃｕｕｍ　ｒ．ｆ．　ｍａｇｎｅｔｒｏｎ　ｓｐｕｔｔｅｒｉｎｇ　ｍｅｔｈｏｄ」、Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ　４８３　（２００５）　ｐ３８－４３．
　以上から明らかなように、特許文献１に記載された技術は、チルトのモザイク広がりを低減することができ、有力な技術であるが、スパッタリング法を用いてさらに高品質なエピタキシャル膜を形成するためにはまだ改善すべき課題が残されている。特に、前述のように＋ｃ極性の成長ができれば良質のエピタキシャル膜を形成することができるので、基板全面において、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を形成することが望まれるが、特許文献１には、所望の極性を得るための具体的手段は述べられていない。本発明者らが特許文献１に開示された技術の確認実験を行なった結果、得られたＩＩＩ族窒化物半導体薄膜は、モザイク広がりの少ないエピタキシャル膜として得られているものの、＋ｃ極性と－ｃ極性が混在していた。従って、特許文献１に開示された技術だけでは＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことは明らかである。
　また、特許文献２に記載された技術は、以下の観点で必ずしも十分なものではないと言わざるを得ない。
　すなわち、特許文献２には、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層について、極性の制御方法が記載されていない。本発明者らが、特許文献２に開示された技術の確認実験を行なった結果においても、得られた発光素子では良好な発光特性を得ることができなかった。
　本発明者らは、上記特許文献２における確認実験で得られた発光素子について更に調査したところ、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層が、＋ｃ極性と－ｃ極性とが混在したエピタキシャル膜となっていることがわかった。より詳しくは、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層をＭＯＣＶＤ法により順次積層しても、ＩＩＩ族窒化物半導体からなる緩衝層における極性の混在に起因した反位境界などの欠陥が素子内部に多く形成され、発光特性を低下させていた。すなわち、特許文献２に開示された技術だけでは、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られず、良好な発光特性の発光素子を得られないことが明らかである。
　このように、特許文献１、２に開示されている従来技術だけでは、ＩＩＩ族窒化物半導体薄膜の極性の制御、すなわち、＋ｃ極性のエピタキシャル膜を得ることが難しく、より良好な発光素子を得ることは困難であった。
　さらに、本発明者らは、上記の特許文献１、２の確認実験の結果から、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜が極性の混在したエピタキシャル膜であるときには、素子内部に形成された反位境界などの欠陥による素子特性の低下は避けられないとの結論を得た。
　本発明の目的は、上記問題点に鑑み、＋ｃ極性のエピタキシャル膜をスパッタリング法により作製することが可能な成膜方法、及びこの成膜方法に適した真空処理装置を提供すること、さらに、このエピタキシャル膜を用いた半導体発光素子の製造方法、ならびにこの製造方法により製造した半導体発光素子および照明装置を提供することにある。
　本発明者らは、鋭意研究の結果、後述するように、エピタキシャル膜の極性が基板ホルダーへの基板の載置方法に左右されるという新しい知見を得て、本発明を完成させた。
　上記目的を達成するために、本発明の第１の態様は、ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板に対して、スパッタリング法によってウルツ鉱構造の半導体薄膜を成長させる成膜方法であって、エピタキシャル成長用基板を、ヒーターの基板対向面と所定距離だけ離間して保持する工程と、所定距離だけ離間して保持された状態で、エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜を形成する工程と、を有することを特徴とする。
　また、本発明の第２の態様は、真空排気可能な真空容器と、エピタキシャル成長用基板を支持する基板保持手段と、基板保持手段に保持されたエピタキシャル成長用基板を任意の温度に加熱できるヒーターとを備えた真空処理装置を用いて、エピタキシャル成長用基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、基板保持手段に保持されたエピタキシャル成長用基板を、ヒーターの基板対向面と所定距離だけ離間して保持した状態で、エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成することを特徴とする。
　さらに、本発明の第３の態様は、真空処理装置であって、真空排気可能な真空容器と、エピタキシャル成長用基板を支持するための基板保持手段と、基板保持手段に保持されたエピタキシャル成長用基板を任意の温度に加熱できるヒーターと、真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極とを備え、基板保持手段は、真空容器内において、ターゲット電極の重力方向に設けられ、エピタキシャル成長用基板をヒーターの基板対向面と所定距離だけ離間して保持する工程を行うために、前記エピタキシャル成長用基板を前記ヒーターの基板対向面と所定距離だけ離間して保持することを特徴とする。
　本発明によれば、チルトやツイストのモザイク広がりが少なく、且つ、＋ｃ極性のＩＩＩ族窒化物半導体のエピタキシャル膜をα‐Ａｌ２Ｏ３基板上にスパッタリング法を用いて作製することが可能となる。また、このスパッタリング法により作製したＩＩＩ族窒化物半導体エピタキシャル膜を用いることにより、ＬＥＤ、ＬＤなどの発光素子の発光特性を向上させることができる。
本発明の一実施形態に係る高周波スパッタリング装置の断面概略図である。 本発明の一実施形態に係るヒーターの断面概略図である。 本発明の一実施形態に係るヒーターの他の断面概略図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係るヒーターと基板保持装置の断面図である。 本発明の一実施形態に係る基板保持装置の第二の構成例を示す断面図である。 本発明の一実施形態に係る基板保持装置の第三の構成例を示す断面図である。 本発明の一実施形態に係るホルダー支持部の構成例を示す図である。 本発明の一実施形態に係る成膜方法により形成されたエピタキシャル膜を用いて作製されるＬＥＤ構造の一例を示す断面図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体薄膜における＋ｃ極性と－ｃ極性を示す模式図である。 本発明の一実施形態に係る、ＩＩＩ族窒化物半導体薄膜の、ＣＡＩＣＩＳＳ測定による測定結果を示す図である。
　以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
　（実施形態）
　本発明に関する主な特徴は、後述するエピタキシャル成長用基板（例えば、α－Ａｌ２Ｏ３基板、Ｓｉ基板、Ｇｅ基板といった非極性表面（後述）を有する基板、４Ｈ－ＳｉＣ基板といった有極性表面（後述）を有する基板など）上に、例えば高周波スパッタリング法といったスパッタリング法によりウルツ鉱構造を有する半導体薄膜（例えば、ウルツ鉱構造のＩＩＩ族窒化物半導体薄膜、ＺｎＯ系半導体薄膜など）をエピタキシャル成長させる際に、ヒーターにより加熱された基板をヒーターの基板対向面から所定距離だけ離間して保持しながら、上記ウルツ鉱構造を有する半導体薄膜の成膜を行うことにある。以下、図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。
　図１乃至図９は本発明の一実施形態に係る真空処理装置（高周波スパッタリング装置）若しくは成膜されたエピタキシャル膜を用いて作製されるＬＥＤ構造についての図である。図１は高周波スパッタリング装置の断面概略図、図２はヒーターの断面概略図、図３は他のヒーターの例の断面概略図、図４Ａ、４Ｂはヒーター電極の上面図の構成例を示す図、図５はヒーターと基板保持装置の断面図、図６は基板保持装置の第二の構成例を示す図、図７は基板保持装置の第三の構成例を示す図、図８は基板保持装置の支持部の拡大図、図９は成膜されたエピタキシャル膜を用いて作製されるＬＥＤ構造の断面図の一例である。なお、図面の煩雑化を防ぐため一部を除いて省略している。
　図１は、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜に用いたスパッタリング装置の一例の概略構成図である。スパッタリング装置Ｓを示した図１において、符号１０１は真空容器、符号１０２はターゲット電極、符号９９は基板ホルダー、符号１０３はヒーター、符号５０３は基板保持装置、符号１０５はターゲットシールド、符号１０６は高周波電源、符号１０７は基板、符号１０８はターゲット、符号１０９はガス導入機構、符号１１０は排気機構、符号１１２はリフレクタ、符号１１３は絶縁材、符号１１４はチャンバーシールド、符号１１５は磁石ユニット、符号１１６はターゲットシールド保持機構、符号２０３はヒーター電極をそれぞれ示している。また、符号５５０は基板保持装置５０３を支持するホルダー支持部である。
　真空容器１０１はステンレスやアルミニウム合金などの金属部材製であり、電気的に接地されている。また、真空容器１０１は不図示の冷却機構により壁面の温度上昇を防止ないしは低減している。さらに、真空容器１０１は、不図示のマスフローコントローラを介してガス導入機構１０９と接続され、不図示のバリアブルコンダクタンスバルブを介して排気機構１１０と接続されている。
　ターゲットシールド１０５はターゲットシールド保持機構１１６を介して真空容器１０１に取り付けられている。ターゲットシールド保持機構１１６およびターゲットシールド１０５は、ステンレスやアルミニウム合金などの金属部材とすることができ、真空容器１０１と直流的に同電位になっている。
　ターゲット電極１０２は、絶縁材１１３を介して真空容器１０１に取り付けられている。また、ターゲット１０８はターゲット電極１０２に取り付けられ、ターゲット電極１０２は不図示のマッチングボックスを介し高周波電源１０６に接続されている。ターゲット１０８は、ターゲット電極１０２に直接取り付けてもよく、また銅（Ｃｕ）などの金属部材からなる不図示のボンディングプレートを介してターゲット電極１０２に取り付けてもよい。
　また、ターゲット１０８は、Ａｌ、Ｇａ、Ｉｎの少なくとも一つを含む金属ターゲット、若しくは、上記ＩＩＩ族元素の少なくとも一つを含む窒化物ターゲットであってもよい。ターゲット電極１０２には、ターゲット１０８の温度上昇を防止するための不図示の冷却機構が備えられている。また、ターゲット電極１０２には、磁石ユニット１１５が内蔵されている。高周波電源１０６としては１３．５６ＭＨｚのものが工業的に利用しやすいが、他の周波数を用いることや、高周波に直流を重畳すること、あるいはそれらをパルスで用いることも可能である。
　チャンバーシールド１１４は、真空容器１０１に取り付けられ、成膜時の真空容器１０１への膜の付着を防止している。
　基板ホルダー９９は、ヒーター１０３、基板保持装置５０３、リフレクタ１１２を主要な構成要素として有している。ヒーター１０３はヒーター電極２０３を内蔵している。基板保持装置５０３は、基板に接する部分が少なくとも絶縁部材であり、リフレクタ１１２若しくはシャフト（不図示）などによって固定されている。基板１０７を基板保持装置５０３に保持することで、該基板１０７をヒーター１０３の基板対向面Ｐから所定の隙間を有して配置することができる。なお、基板保持装置５０３の詳細な例については後述する。
　本実施形態においては、図１に示すように、真空容器１０１内において、重力方向上側にターゲットを配置可能なターゲット電極１０２を配置し、該ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置している。従って、重力を利用して基板１０７を基板保持装置５０３に保持させることができるので、基板保持装置５０３の基板支持部（後述する符号５０３ａなど）に基板１０７を載置するだけで、基板１０７の全面をターゲット１０８側に晒すことができ、基板１０７全面にエピタキシャル膜形成を行うことができる。
　なお、本実施形態では、真空容器１０１の重力方向上側にターゲット電極１０２を配置し、該ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置した例について示したが、真空容器１０１の重力方向上側に基板ホルダー９９を設置し、該基板ホルダー９９よりも重力方向下側にターゲット電極１０２を配置するようにしても良い。
　図２または図３は、ヒーター１０３の構造例を示している。図２において、符号２０１はベース、符号２０２はベースコート、符号２０３はヒーター電極、符号２０４はバックサイドコート、符号２０５はオーバーコートである。なお、符号Ｐは後述する基板保持装置５０３に保持された状態の基板に対向するヒーター１０３の上面（基板対向面）である。
　ベース２０１はグラファイトであり、ヒーター電極２０３、バックサイドコート２０４はパイロリティックグラファイト（ＰＧ：　Ｐｙｒｏｌｙｔｉｃ　Ｇｒａｈｉｔｅ）であり、ベースコート２０２、オーバーコート２０５はパイロリティックボロンナイトライド（ＰＢＮ：　Ｐｙｒｏｌｙｔｉｃ　Ｂｏｒｏｎ　Ｎｉｔｒｉｄｅ）である。なお、ＰＢＮからなるベースコート２０２とオーバーコート２０５は高抵抗材料である。
　このような構成により、ヒーター１０３は所定の波長帯域の赤外線を放出することができ、基板を任意の温度に加熱することができる。
　図３は、ヒーターの他の構成例であり、符号３０１はベース、符号３０２はヒーター電極、符号３０３はバックサイドコート、符号３０４はオーバーコートである。ベース３０１はボロンナイトライド（ＢＮ：　Ｂｏｒｏｎ　Ｎｉｔｒｉｄｅ）であり、ヒーター電極３０２、バックサイドコート３０３はＰＧであり、オーバーコート３０４はＰＢＮである。なお、ＢＮからなるベース３０１とＰＢＮからなるオーバーコート３０４は高抵抗材料である。
　なお、上記のヒーターを構成する材料は、従来の赤外線ランプに比べてα‐Ａｌ２Ｏ３基板を加熱する効率が高いため好ましく用いられているが、α‐Ａｌ２Ｏ３基板を所定の温度に加熱することができれば、これに限定されるのもではない。
　図４Ａ、４Ｂにヒーター電極２０３（または３０２）の構成例（上面図）を示す。
　ヒーター１０３に内蔵されたヒーター電極２０３（または３０２）は図４Ａ、４Ｂのような電極パターンを有している。この電極パターンに電源（不図示）を接続し、直流または交流の電圧を印加することで、ヒーター電極２０３（または３０２）に電流が流れ、発生したジュール熱によりヒーター１０３が加熱される。基板はヒーター１０３から放射される赤外線により加熱される。
　なお、電極パターンは、図４Ａ、４Ｂに限定されない。図４Ａ、４Ｂのような電極パターンを用いることにより、基板１０７の全面に均一に熱を付与することができるので、基板全面になるべく均一に熱が作用するような電極パターンを用いることは望ましい。しかしながら、本発明では、基板に対して均一に熱を作用させるような電極パターンを用いても、＋ｃ極性のエピタキシャル膜を成膜できることが重要であり、電極パターンそのものをどのような形状にするかは本質ではない。従って、本実施形態では、図４Ａ、４Ｂに示す電極パターンに限定されることなく、いずれの電極パターンも本実施形態に適用できることは言うまでも無い。
　上記図２および図３に示したヒーター１０３の構造例において、図４Ａ、４Ｂに示すようなパターンのヒーター電極２０３または３０２を形成した側の面を、符号Ｐを付してヒーター１０３の基板対向面としたが、ヒーター１０３は、図２または図３に示したヒーター１０３を裏返しにした構造、すなわち図２および図３に符号Ｐで示した面と反対の面を基板対向面としてもよい。この場合、バックサイドコート２０４または３０３を介して基板を加熱することになるため、基板加熱の電力効率が低下するものの、バックサイドコート２０４または３０３が均熱の役割を果たし、基板に対して均一に熱を作用させる効果がある。
　図５は、本発明の一実施形態に係る、ヒーターと基板保持装置（第一の構成例）の断面図である。図５において、符号１０３はヒーター、符号２０３はヒーター電極、符号５０３は基板保持装置、符号５０４は基板である（ホルダー支持部５５０は不図示）。基板保持装置５０３は同一断面を有する略リング状の部材であり、基板の外縁部分を下方（重力方向下側、すなわち、ヒーター１０３側）に当接して支持するための絶縁部材からなる基板支持部５０３ａを備えている。基板支持部５０３ａはヒーター１０３の基板対向面Ｐとの間にｄ１の隙間を空けて設置されている。また、基板５０４とヒーター１０３の基板対向面Ｐとの間にはｄ２の隙間が設けられている。このように、基板５０４が基板支持部５０３ａに支持された際に、基板５０４がヒーター１０３の基板対向面Ｐから所定の隙間（所定距離、例えばｄ２）を有して配置されるように、基板支持部５０３ａは設けられている。ｄ１の隙間（第２の所定距離）としては、０．４ｍｍ以上が望ましく、ｄ２の隙間としては、０．５ｍｍ以上が望ましく用いられる。
　隙間ｄ１が０．４ｍｍ未満の場合は、外周部に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすく、隙間ｄ２が０．５ｍｍ未満の場合は、基板全面に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすくなるため好ましくない。
　このように、基板保持装置５０３の下側面とヒーター１０３の基板対向面Ｐとの間には、０．４ｍｍ以上の隙間ｄ１が設けられている。同様に、基板５０４とヒーター１０３の基板対向面Ｐとの間には、０．５ｍｍ以上の隙間ｄ２が設けられている。
　なお、上記ｄ１およびｄ２は、広くするとヒーター１０３による基板５０４の加熱効率が低下するため、広げすぎるのは好ましくない。また、隙間ｄ１およびｄ２、特にｄ２は、広げ過ぎるとヒーター１０３と基板５０４の間の空間にプラズマが発生してしまい、本発明の効果が失われてしまうことがあるため、５ｍｍ以下にすることが望ましく、より好ましくは２ｍｍ以下にすることが望ましい。
　図６と図７に、基板保持装置の他の構成例について説明する。
　図６は、基板保持装置の第二の構成例を示している。図６において、符号５０４は基板、符号６０３は基板保持装置である（ホルダー支持部５５０は不図示）。基板保持装置６０３は、同一断面を有する略リング状の部材であり、下方から基板５０４を保持するための絶縁部材からなる基板支持部６０３ａと、基板支持部６０３ａの外周に一体に構成された載置部６０３ｂとを備えている。載置部６０３ｂがヒーター１０３の基板対向面Ｐに配設された状態では、基板支持部６０３ａの裏側（ヒーター１０３と対向する側）とヒーター１０３の基板対向面Ｐとの間には隙間ｄ１が、基板５０４とヒーター１０３の基板対向面Ｐとの間には隙間ｄ２がそれぞれ設けられる。隙間ｄ１としては、０．４ｍｍ以上が望ましく、隙間ｄ２としては、０．５ｍｍ以上が望ましい。
　図７は、基板保持装置の第三の構成例を示している。図７において、符号５０４は基板、符号７０３は基板保持装置である。基板保持装置７０３は、同一断面を有する略リング状の部材であり、第一の基板保持装置７０４及び第二の基板保持装置７０５を有している、第二の基板保持装置７０５は、第一の基板保持装置７０４の外周部分を支持する。第二の基板保持装置７０５は導電性のリングで構成され、不図示のマッチングボックスを介して不図示の高周波電源に接続されている。このため、Ｎ２や希ガスなどのガスを含有した雰囲気において、第二の基板保持装置７０５に高周波電力を供給することで、基板近傍にプラズマを発生させ、基板の表面処理を行うことが可能である。
　また、第一の基板保持装置７０４は、下方から基板５０４を支持するための絶縁部材からなる基板支持部７０４ａを備えている。基板支持部７０４ａの裏側とヒーター１０３の基板対向面Ｐとの間には隙間ｄ１が、基板５０４とヒーター１０３の基板対向面Ｐとの間には隙間ｄ２がそれぞれ設けられている。ｄ１の隙間としては、０．４ｍｍ以上が望ましく、ｄ２の隙間としては、０．５ｍｍ以上が望ましく用いられる。
　なお、図７中、ホルダー支持部７５０は不図示であるが、その拡大図を図８に図示する。図８は基板保持装置７０３の支持部（ホルダー支持部７５０）の拡大図である。ホルダー支持部７５０は、第二の基板保持装置７０５を支持する構造であり、導電材７５１、絶縁材７５３、およびステンレスパイプ７５５を主要な構成要素としている。導電材７５１は、真空容器１０１の外側に設けられた高周波電源７５７および第二の基板保持装置７０５に電気的に接続されている。よって、第二の基板保持装置７０５には導電材７５１を介して高周波電源７５７から高周波電力が供給される。導電材７５１は絶縁材７５３とステンレスパイプ７５５とで覆われている。また、導電材７５１と真空容器１０１との絶縁も絶縁材７５３によって確保している。このように、ホルダー支持部７５０は、第二の基板保持装置７０５を支持すると共に、該第二の基板保持装置７０５に電力を供給するように構成されている。
　なお、図８に示したホルダー支持部７５０は、第二の基板保持装置７０５に高周波電力を供給するため導電材７５１を有する構造とされているが、基板保持装置５０３、６０３を支持するホルダー支持部５５０（図１参照）では導電材７５１は必要ない。
　なお、基板保持装置の第一～第三の構成例（図５～図７）においては、基板支持部５０３ａ、６０３ａ、７０４ａをそれぞれ、リング状の絶縁部材を用いているが、リング状でなくても良い。例えば、基板支持部５０３ａ、６０３ａ、７０４ａを、開口部が形成されていない板状の絶縁部材としても良い。この場合は、基板支持部をヒーター１０３から所定の隙間（例えば、ｄ１）を有して配置することは言うまでもない。ただし、本実施形態のように、基板支持部をリング状にすることにより、基板１０７とヒーター１０３の基板対向面Ｐとを所定の隙間を有して配置しつつ、基板１０７をヒーター１０３に晒すことができる。従って、効率良く基板１０７を加熱できるので、基板支持部をリング状にすることは好ましい形態である。
　また、基板支持部５０３ａ、６０３ａ、７０４ａに用いられる絶縁部材としては、例えば、石英、サファイア、アルミナ等を用いることができる。
　ヒーター１０３の構造は、図２または図３に示すいずれの構造を用いてもよいし、これらが裏返しになった構造でもよく、本実施形態ではヒーターの構造が本質ではないので他の構造のヒーターを用いてもよい。もちろん、ヒーター電極がヒーターの基板対向面Ｐにむき出して配置されるヒーターの構造であってもよい。
　基板保持装置５０３、６０３、７０３の構造は、図５、図６、図７に示すいずれの構造を用いてもよいし、他の構造の基板保持装置を用いてもよい。本実施形態で重要なことは、ＩＩＩ族窒化物半導体薄膜の成膜において、基板をヒーターの基板対向面Ｐから所定距離、離間して配置することである。本実施形態においては、ヒーターの基板対向面Ｐと基板との間の空間を隙間としているが、この隙間に絶縁部材を充填しても同様の効果が得られると考えられる。従って、基板をヒーターの基板対向面Ｐから所定距離、離間して配置できる構造であれば、図５～図７に限らずいずれの構造の基板保持装置を用いても良いのである。例えば、リフトピンの昇降により基板受け渡しを行う機構を有する装置の場合、リフトピンを用いて基板をヒーター１０３の基板対向面Ｐから所定の隙間を有する位置に保持してもよい。ただしこの場合、基板の外周のヒーター１０３との隙間から膜が回り込み、ヒーター１０３の基板対向面Ｐに膜が付着して、ヒーター１０３からの輻射が経時的に変化してしまうので、本実施形態が望ましい形態である。
　また、ＩＩＩ族窒化物半導体薄膜の成膜を行う前に、図７に示す第二の基板保持装置７０５（第三の構成例）に接続された高周波電源７５７を用いて基板近傍にプラズマを発生させ、基板表面に付着した水分や炭化水素などの成分を除去しても良い。さらに、ヒーター電極の構造は、図４Ａ、４Ｂに示すどちらのパターンを用いてもよいし、上述のように他の構造のパターンを用いても良い。
　図６の構造は、図５の構造に比べて、ヒーター１０３の基板対向面Ｐとの隙間ｄ１やｄ２を正確に制御しやすいことから、好ましく用いられる。また、図７の構造を用いれば、基板表面に付着した水分や炭化水素などの成分を除去することが可能となり、ＩＩＩ族窒化物半導体薄膜の結晶性に関する再現性が向上するため、好ましく用いられる。
　図９は、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の製造方法を用いて作製した半導体発光素子としての発光ダイオード（ＬＥＤ）の断面構造の一例である。図９において、符号８０１はα－Ａｌ２Ｏ３基板、符号８０２は緩衝層、符号８０３はＩＩＩ族窒化物半導体中間層、符号８０４はｎ型ＩＩＩ族窒化物半導体層、符号８０５はＩＩＩ族窒化物半導体活性層、符号８０６はｐ型ＩＩＩ族窒化物半導体層、符号８０７はｎ型電極、符号８０８はｐ型ボンディングパッド電極、符号８０９は保護膜、符号８１０は透光性電極である。
　緩衝層８０２に含まれる材料としては、ウルツ鉱構造を有するＩＩＩ族窒化物半導体としての、ＡｌＮ、ＡｌＧａＮ、ＧａＮが好ましく用いられる。ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６に含まれる材料としては、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮが好ましく用いられる。ｎ型ＩＩＩ族窒化物半導体層８０４には上記材料中に珪素（Ｓｉ）またはゲルマニウム（Ｇｅ）を微量添加し、ｐ型ＩＩＩ族窒化物半導体層８０６には上記材料中にマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）を微量添加して、導電性の制御を行うことが好ましい。更に、ＩＩＩ族窒化物半導体活性層８０５は、上記材料の多重量子井戸（ＭＱＷ）構造を形成することが望ましい。また、上述した発光ダイオード（ＬＥＤ）を用い照明装置を構成することができる。
　以下、図面を参考にしながら、本発明の一実施形態に係るスパッタリング装置を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法（エピタキシャル形成方法）を説明する。本実施形態においては、以下の第一から第四の工程を有する方法によってα－Ａｌ２Ｏ３基板上にエピタキシャル膜を形成する。なお、本実施形態では、ウルツ構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法について説明しているが、本実施形態に係る成膜方法を、α－Ａｌ２Ｏ３基板上にＺｎＯ系半導体薄膜を形成する際に適用しても良いことは言うまでもない。
　まず、第一の工程（基板搬送工程）として、排気機構１１０により所定の圧力に保持された真空容器１０１に基板１０７を導入する。この際、基板（α－Ａｌ２Ｏ３基板）１０７は不図示の搬送ロボットにより、ヒーター１０３の上部まで搬送され、ヒーター１０３から突き出た不図示のリフトピンの上部に載置される（基板搬送）。その後、基板１０７を保持したリフトピンを降下させ、基板保持装置５０３に基板１０７を配置する。
　次に、第二の工程（基板加熱工程）として、ヒーター１０３に内蔵されたヒーター電極２０３に印加する電圧を制御し、基板１０７を所定温度に保持する。この際、ヒーター１０３に内蔵された熱電対（不図示）を用いてヒーター１０３の温度をモニターするか、真空容器１０１に設置された不図示のパイロメータを用いてヒーター１０３の温度をモニターし、それらの温度が所定の温度となるように制御する。
　次に、第三の工程として、ガス導入機構１０９よりＮ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかを真空容器１０１へ導入し、マスフローコントローラ（不図示）およびバリアブルコンダクタンスバルブ（不図示）によって真空容器１０１の圧力が所定の圧力となるように設定する。
　最後に、第四の工程（成膜工程）として、高周波電源１０６より高周波電力を印加し、ターゲット１０８前面に高周波プラズマを発生させ、プラズマ中のイオンがターゲット１０８を構成する元素をたたき出すことにより、ＩＩＩ族窒化物半導体薄膜を成膜する。なお、ターゲット１０８に金属ターゲットを用いた場合、プロセスガスとしてはＮ２ガスまたはＮ２ガスと希ガスの混合ガスが好ましく用いられる。この場合、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で金属ターゲットを構成するＩＩＩ族元素が窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。
　また、窒化物ターゲットを用いた場合には、Ｎ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかが好ましく用いられ、ターゲット表面からは原子または窒化物分子の形態でスパッタ粒子が放出される。ターゲット表面から原子として放出されたＩＩＩ族元素は、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。一方、ターゲット表面から放出された窒化物分子の大部分は、基板に到達し、ＩＩＩ族窒化物半導体薄膜を形成する。
　ターゲット表面から放出された窒化物分子の一部は、基板１０７の表面、又はターゲット１０８と基板１０７の間の空間で解離する可能性があるが、解離により生成されたＩＩＩ族元素は、基板１０７の表面、ターゲット１０８と基板１０７の間の空間の少なくとも一方で、再度窒化され、ＩＩＩ族窒化物半導体薄膜を形成する。
　第一の工程における所定の圧力は、５×１０－４Ｐａ未満であることが望ましく、それ以上では、ＩＩＩ族窒化物半導体薄膜の内部に酸素等の不純物が取り込まれ、良好なエピタキシャル膜が得られにくい。また、第一の工程におけるヒーター１０３の温度について特に限定するものではないが、生産性の観点からは成膜時の基板温度を得るための温度に設定しておくことが望ましい。
　第二の工程における所定の温度は、第四の工程における成膜温度に設定しておくことが生産性の観点から望ましく、また、第三の工程における所定の圧力は、第四の工程における成膜圧力に設定しておくことが生産性の観点から望ましい。第二の工程および第三の工程とは、実施のタイミングが入れ替わってもよく、また、同時に実施されても良い。また、第二の工程で設定された温度および第三の工程で設定された圧力は、少なくとも第四の工程を開始するまで保持されていることが生産性の観点から望ましい。
　第四の工程を行う際の基板温度は、１００～１２００℃の範囲となるように設定することが望ましく、更に４００～１０００℃の範囲とすると好適である。１００℃未満の場合は、アモルファス構造の混在した膜が形成されやすく、１２００℃より高い温度では、膜自体が形成されないか、形成されたとしても熱応力のために欠陥の多いエピタキシャル膜が得られやすい。また、成膜圧力は０．１～１００ｍＴｏｒｒ（１．３３×１０－２～１．３３×１０１Ｐａ）の範囲に設定されることが望ましく、更に、１．０～１０ｍＴｏｒｒ（１．３３×１０－１～１．３３Ｐａ）の範囲に設定されると好適である。
　０．１ｍＴｏｒｒ（１．３３×１０－２Ｐａ）未満では、高エネルギー粒子が基板表面に入射されやすくなるため、良質なＩＩＩ族窒化物半導体薄膜が得られにくく、１００ｍＴｏｒｒ（１．３３×１０１Ｐａ）より高い圧力では、成膜速度が極端に遅くなるため好ましくない。第四の工程を開始する際には、真空容器１０１の圧力を一時的に成膜圧力以上に高めて、プラズマの発生を促進することも可能である。この場合、プロセスガスの少なくとも一種類のガス流量を一時的に多く導入することで成膜圧力を高めてもよく、また、バリアブルコンダクタンスバルブ（不図示）の開度を一時的に小さくすることで成膜圧力を高めてもよい。
　さらに、第一の工程の前には、前処理室（不図示）に基板１０７を搬送し、成膜温度以上の温度での基板１０７の熱処理やプラズマ処理を行う工程を有してもよいことももちろんである。
　本実施形態における方法で形成されるＩＩＩ族窒化物半導体薄膜のエピタキシャル膜としては、図９に示す緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６が挙げられる。上記全ての層を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製してもよく、また、いずれかの層に限定して本実施形態に係るスパッタリング装置（成膜方法）を用いて作製してもよい。
　例えば、図９のＬＥＤの素子工程の第一の例として、緩衝層８０２を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　また、第二の例として、緩衝層８０２およびＩＩＩ族窒化物半導体中間層８０３を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｎ型ＩＩＩ族窒化物半導体層８０４、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　第三の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３およびｎ型ＩＩＩ族窒化物半導体層８０４を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を順次積層することで、エピタキシャルウェハーを作製する方法がある。
　第四の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４およびＩＩＩ族窒化物半導体活性層８０５を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製し、その後、ＭＯＣＶＤ法を用いて、ｐ型ＩＩＩ族窒化物半導体層８０６を作製することで、エピタキシャルウェハーを作製する方法がある。
　第五の例としては、緩衝層８０２、ＩＩＩ族窒化物半導体中間層８０３、ｎ型ＩＩＩ族窒化物半導体層８０４およびＩＩＩ族窒化物半導体活性層８０５、ｐ型ＩＩＩ族窒化物半導体層８０６を本実施形態に係るスパッタリング装置（成膜方法）を用いて作製することで、エピタキシャルウェハーを作製する方法がある。
　このようにして得たエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ（反応性イオンエッチング）技術を用い、図９に示すように透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９を形成することによりＬＥＤ構造を得ることができる。なお、透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９の材料は特に限定されず、この技術分野でよく知られた材料を制限なく用いることができる。
　（第一の実施例）
　本発明の第一の実施例として、本発明の一実施形態にかかる、ウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いてＡｌＮ膜をα－Ａｌ２Ｏ３（０００１）基板上に成膜する例、より詳しくは、基板保持装置によりヒーターの基板対向面との隙間を有して載置したα－Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いて、ウルツ鉱構造を有するＡｌＮ膜を形成する例について説明する。なお、本実施例において、ＡｌＮ膜は図１と同様のスパッタリング装置を用いて成膜し、ヒーターの構造は図２、ヒーター電極のパターンは図４Ａ、基板保持装置は図５と同様のものを用いる。また、図５における基板支持部５０３ａとヒーター１０３の基板対向面Ｐとの間の隙間ｄ１と基板５０４とヒーター１０３の基板対向面Ｐとの間の隙間ｄ２は、それぞれ、１ｍｍ、２ｍｍとする。
　本実施例においては、先ず、第一の工程により１×１０－４Ｐａ以下に保持された真空容器１０１にα－Ａｌ２Ｏ３（０００１）基板を搬送して基板保持装置５０３に配置し、第二の工程により基板を第四の工程の成膜温度である５５０℃に保持する。このときヒーター１０３は、内蔵した熱電対のモニター値が７５０℃になるよう制御する。次に、第三の工程によりＮ２とＡｒの混合ガスをＮ２／（Ｎ２＋Ａｒ）：２５％となるように導入し、真空容器１０１の圧力を第四の工程の成膜圧力である３．７５ｍＴｏｒｒ（０．５Ｐａ）に設定する。この状態で第四の工程により高周波電源１０６から２０００Ｗの高周波電力を金属Ａｌからなるターゲット１０８に印加し、スパッタリング法により基板上に膜厚５０ｎｍのＡｌＮ膜を形成する。
　なお、本実施例における成膜温度は、熱電対を埋め込んだα－Ａｌ２Ｏ３（０００１）基板によりあらかじめ基板温度測定を行い、そのときの、α－Ａｌ２Ｏ３（０００１）基板の温度と、ヒーターに内蔵した熱電対のモニター値、すなわち、ヒーターの温度との関係より設定するものである。
　本実施例において、作製したＡｌＮ膜は、対称反射位置での２θ／ωスキャンモードのＸ線回折（ＸＲＤ）測定と、対称面に対するωスキャンモードでのＸＲＣ測定、Ｉｎ－ｐｌａｎｅ配置でのφスキャンモードのＸＲＣ測定、および、同軸型直衝突イオン散乱分光（ＣＡＩＣＩＳＳ：　Ｃｏａｘｉａｌ　Ｉｍｐａｃｔ　Ｃｏｌｌｉｓｉｏｎ　Ｉｏｎ　Ｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定により評価する。ここで、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定は結晶配向の確認に用い、対称面に対するωスキャンモードでのＸＲＣ測定とＩｎ－ｐｌａｎｅ配置でのφスキャンモードでのＸＲＣ測定は、それぞれ、チルトとツイストのモザイク広がりの評価に用いる。また、ＣＡＩＣＩＳＳ測定は極性の判定手段として用いる。
　まず、本実施例において作製したＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定を、測定範囲を２θ＝２０～６０°の範囲として行うと、ＡｌＮ（０００２）面とα－Ａｌ２Ｏ３（０００６）面の回折ピークのみが観測され、ＡｌＮの他の格子面を示す回折ピークは観測されない。このことから、得られたＡｌＮ膜がｃ軸配向していることがわかる。
　次に、本実施例に係るＡｌＮ膜に対し、対称面に対するωスキャンモードでのＸＲＣ測定を行う。なお、測定にはＡｌＮ（０００２）面を用いる。得られたＸＲＣプロファイルのＦＷＨＭは、検出器をオープンディテクタ状態とした場合は４５０ａｒｃｓｅｃ以下、検出器にアナライザー結晶を挿入した場合には１００ａｒｃｓｅｃ以下であり、作製したＡｌＮ膜におけるチルトのモザイク広がりが非常に小さいことを確認できる。また、作製条件によっては、検出器にアナライザー結晶を挿入した場合のＸＲＣ測定で、ＦＷＨＭが２０ａｒｃｓｅｃ以下となるものも得られる。
　なお、検出器をオープンディテクタ状態とした場合が本来のＸＲＣ測定であるが、本実施例のように膜厚が薄い試料の場合には、膜厚効果や格子緩和によってＸＲＣプロファイルのＦＷＨＭが広がり、モザイク広がりを正しく評価することが困難となる。そのため、近年では上記のように、検出器にアナライザー結晶を挿入した場合も広義のＸＲＣ測定として扱われている。以下、特に断らない限り、ＸＲＣ測定ではオープンディテクタ状態を用いている。
　次に、本実施例に係るＡｌＮ膜に対し、Ｉｎ－ｐｌａｎｅ配置でφスキャンモードのＸＲＣ測定を行う。なお、測定にはＡｌＮ｛１０－１０｝面を用いている。得られたＸＲＣプロファイルには６０°間隔に６本の回折ピークが現れ、ＡｌＮ膜が六回対称性を有していること、すなわち、ＡｌＮ膜がエピタキシャル成長していることが確認できる。また、最大強度の回折ピークから求めたＦＷＨＭは２．０°以下であり、作製したＡｌＮ膜のツイストのモザイク広がりが比較的小さいことがわかる。なお、α－Ａｌ２Ｏ３（０００１）基板とＡｌＮ膜の面内結晶方位を比較すると、α－Ａｌ２Ｏ３（０００１）基板のａ軸に対してＡｌＮ膜のａ軸が３０°面内回転していることを確認できる。これは、ＡｌＮ膜をα－Ａｌ２Ｏ３（０００１）基板上にエピタキシャル成長した際の一般的なエピタキシャル関係でＡｌＮ膜が形成されていることを示している。
　図１２は、本実施例に係るＡｌＮ膜に対する、ＣＡＩＣＩＳＳ測定結果である。本測定において、Ａｌ信号をＡｌＮ［１１－２０］方位から入射角度を変えて検出しており、入射角度が７０°付近のピークが単一の形状として得られていることがわかる。このことは、得られたＡｌＮ膜が＋ｃ極性（Ａｌ極性）となっていることを示している。
　以上のことから、本実施例に係るＡｌＮ膜は、＋ｃ極性（Ａｌ極性）で、且つ、チルトのモザイク広がりが極めて小さなｃ軸配向エピタキシャル膜となっていることが確認できる。すなわち、本発明によれば、チルトおよびツイストのモザイク広がりを低減しつつ、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られることが明らかである。
　さらに、本実施例では、図１に示すように、重力方向上側にターゲットを保持するためのターゲット電極１０２を配置し、基板ホルダー９９を重力方向下側に配置しているので、基板１０７を保持するために該基板１０７の被成膜面の一部を支持部材（例えば、支持爪）等により覆う必要がない。従って、基板１０７の被成膜面の全面をターゲット１０８に対して露出することができる。よって、本実施例によれば、基板１０７の被成膜面の全面に、チルトおよびツイストのモザイク広がりを抑え、かつ均一な＋ｃ極性のＩＩＩ族窒化物半導体薄膜を形成することができる。
　（第二の実施例）
　次に、本発明の第二の実施例として、本発明の一実施形態に係るウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いて緩衝層としてウルツ鉱構造を有するＡｌＮ膜を作製し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮ膜を形成する例について説明する。
　スパッタリング法を用いて、α－Ａｌ２Ｏ３（０００１）基板上にＡｌＮ膜を第一の実施例と同じ条件で形成し、その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮ膜を形成する。
　得られるアンドープＧａＮ膜の表面は鏡面であり、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示される。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードのＸＲＣ測定と、Ｉｎ－ｐｌａｎｅ配置でＧａＮ｛１０－１０｝面に対するφスキャンモードのＸＲＣ測定を行うと、それぞれのＦＷＨＭが２５０ａｒｃｓｅｃ以下、５００ａｒｃｓｅｃ以下となっていることが確認される。このことから、このアンドープＧａＮ膜が、チルトおよびツイストのモザイク広がりが小さい高品質な結晶として得られる。更に、ＣＡＩＣＩＳＳ測定より、このアンドープＧａＮ膜の極性が＋ｃ極性（Ｇａ極性）であった。これは、第一の実施例の説明のように、緩衝層として用いたＡｌＮ膜の極性が＋ｃ極性に制御できているため、その上に形成したアンドープＧａＮ膜もその極性を引き継いだ結果と考えることができる。
　以上のことから、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて、＋ｃ極性に制御されたＡｌＮ膜を緩衝層として作製することにより、その上にＭＯＣＶＤ法を用いて成長させるアンドープＧａＮ膜を、モザイク広がりが少なく、＋ｃ極性に制御された高品質なエピタキシャル膜として得ることが可能となる。すなわち、α－Ａｌ２Ｏ３基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜をエピタキシャル成長させることができる。
　なお、本実施例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果を得ることができる。
　（第三の実施例）
　本発明の第三の実施例として、本発明の一実施形態に係るウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いてウルツ鉱構造を有するＡｌＮ膜を緩衝層として作製し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長し、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製した例について説明する。
　スパッタリング法を用いて、α－Ａｌ２Ｏ３（０００１）基板上にＡｌＮ膜を第一の実施例と同じ条件で形成する。その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、２μｍの膜厚のＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層を形成する。さらに、上記ＭＯＣＶＤ装置内にて、ＧａＮに始まりＧａＮに終わる積層構造であって、３ｎｍの膜厚の５層のＩｎＧａＮと１６ｎｍの膜厚の６層のＧａＮとを交互に積層したＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、２００ｎｍの膜厚のＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を形成する。
　得られるエピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ技術を用い、図９に示すように透光性電極８１０、ｐ型ボンディングパッド電極８０８、ｎ型電極８０７、保護膜８０９を形成する。なお本実施例では、透光性電極としてＩＴＯ（Ｉｎｄｉｕｍ－Ｔｉｎ－Ｏｘｉｄｅ）、ｐ型ボンディングパッド電極としてチタン（Ｔｉ）、Ａｌ、金（Ａｕ）を積層した構造、ｎ型電極としてニッケル（Ｎｉ）、Ａｌ、Ｔｉ、Ａｕを積層した構造、保護膜としてＳｉＯ２を用いる。
　このようにして得られるＬＥＤ構造を形成したウェハーをスクライブにより３５０μｍ角のＬＥＤチップに分離し、このＬＥＤチップをリードフレーム上に載置し、金線でリードフレームに結線することによりＬＥＤ素子とする。
　得られるＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流すと、電流２０ｍＡにおける順方向電圧が３．０Ｖ、発光波長が４７０ｎｍ、発光出力が１５ｍＷという良好な発光特性を示す。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について、ばらつきなく得られる。
　以上のことから、本発明の一実施形態に係るＩＩＩ族窒化物半導体薄膜の成膜方法を用いて、＋ｃ極性に制御されたＡｌＮ膜を緩衝層として作製することにより、良好な発光特性を有するＬＥＤ素子を得ることができる。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いてこれらの層を作製しても同様の結果を得ることができる。
　（第一の比較例）
　本発明の第一の比較例として、本発明に特徴的な基板保持装置を用いずヒーター上に接して載置したα－Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮ膜を形成する例について説明する。なお、本比較例において、ＡｌＮ膜は載置方法（α－Ａｌ２Ｏ３（０００１）基板をヒーターから隙間を有して配置すること）を除いて第一の実施例と同一のスパッタリング装置、ヒーター、ヒーター電極を用いる。また、ＡｌＮ膜の成膜条件も第一の実施例と同一の条件を用いる。
　本比較例に係るＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定と、ＡｌＮ（０００２）面に対するωスキャンモードでのＸＲＣ測定（検出器にアナライザー結晶を挿入した場合と、オープンディテクタ状態の場合）、ＡｌＮ｛１０－１０｝面に対するφスキャンモードでのＸＲＣ測定を行なうと、第一の実施例に係るＡｌＮ膜と同様にｃ軸配向のエピタキシャル膜が得られ、チルトおよびツイストのモザイク広がりも同程度である。
　一方、本比較例に係るＡｌＮ膜に対するＣＡＩＣＩＳＳ測定では、＋ｃ極性（Ａｌ極性）と－ｃ極性（Ｎ極性）が混在した膜であることが示される。
　以上のことから、α－Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置した場合には、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことが明らかである。
　（第二の比較例）
　次に、本発明の第二の比較例として、ヒーター上に接して載置したα－Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮ膜を形成した例について説明する。なお、本比較例において、ＡｌＮからなる緩衝層は第一の比較例と同一のスパッタリング装置、ヒーター、ヒーター電極および成膜条件にて成膜を行い、アンドープＧａＮ膜は、第二の実施例と同様の条件にて成膜を行なう。
　スパッタリング法を用いて、α－Ａｌ２Ｏ３（０００１）基板上にＡｌＮからなる緩衝層を第一の比較例と同一のスパッタリング装置、ヒーター、ヒーター電極および成膜条件にて成膜を行い、その後、ＭＯＣＶＤ装置にウェハーを導入して、５μｍの膜厚のアンドープＧａＮ膜を形成する。
　得られるアンドープＧａＮ膜の表面は白濁しており、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定では、アンドープＧａＮ膜がｃ軸配向していることが示される。次に、対称面としてＧａＮ（０００２）面を用いたωスキャンモードでのＸＲＣ測定と、Ｉｎ－ｐｌａｎｅ配置でＧａＮ｛１０－１０｝面に対するφスキャンモードでのＸＲＣ測定を行うと、それぞれのＦＷＨＭが３６０ａｒｃｓｅｃ程度、１０００ａｒｃｓｅｃ程度であった。このことから、本比較例により得られるアンドープＧａＮ膜が、第二の実施例で得られるアンドープＧａＮ膜に比べてチルトおよびツイストのモザイク広がりが大きい低品質な結晶であることがわかる。
　更に、ＣＡＩＣＩＳＳ測定によれば、このアンドープＧａＮ膜の極性は＋ｃ極性（Ｇａ極性）と－ｃ極性（Ｎ極性）の混在した膜である。これは、第一の比較例において説明したように、ＡｌＮからなる緩衝層が＋ｃ極性と－ｃ極性との混在した膜にであるため、その上に形成したアンドープＧａＮ膜もその混在した極性を引き継いだ結果と考えることができる。
　以上のことから、α－Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法によりＡｌＮからなる緩衝層を形成する場合、その上にＭＯＣＶＤ法を用いて成長させたアンドープＧａＮ膜は低品質なエピタキシャル膜として得られる。なお、本比較例ではアンドープＧａＮ膜をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果となる。
　（第三の比較例）
　本発明の第三の比較例として、α－Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法によりＡｌＮからなる緩衝層を形成し、その上に、ＭＯＣＶＤ法を用いて、アンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層を順次エピタキシャル成長させ、更に、ｎ型電極層、透光性電極、ｐ型電極層、保護膜まで形成した後、ウェハーをスクライブにより分離しＬＥＤ素子を作製する例について説明する。なお、ＡｌＮからなる緩衝層の成膜方法は第一の比較例と同様であり、ＭＯＣＶＤ法を用いて成膜するアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層と、その後形成するｎ型電極層、透光性電極、ｐ型電極層、保護膜の材料や成膜方法、およびその後の、素子化の工程については全て第三の実施例と同様である。
　得られるＬＥＤ素子のｐ型ボンディングパッド電極とｎ型電極とに順方向電流を流すと、ＬＥＤ素子からは良好なダイオード特性が得られず、また、可視光領域での十分な発光強度も得られないなど、良好な素子特性は得られない。このような特性は、作製したウェハーほぼ全面から作製されたＬＥＤ素子について同様の結果である。
　以上のことから、α－Ａｌ２Ｏ３（０００１）基板をヒーターに接して載置したスパッタリング法により、ＡｌＮからなる緩衝層を形成する場合、良好な発光特性を有するＬＥＤ素子を得ることができないことが明らかである。なお、本実施例ではアンドープＧａＮからなるＩＩＩ族窒化物半導体中間層、ＳｉドープＧａＮからなるｎ型ＩＩＩ族窒化物半導体層、ＩｎＧａＮとＧａＮとのＭＱＷ構造を有するＩＩＩ族窒化物半導体活性層、ＭｇドープＧａＮからなるｐ型ＩＩＩ族窒化物半導体層をＭＯＣＶＤ法により形成しているが、スパッタリング法を用いても同様の結果である。
　このように、本発明の大きな特徴は、α－Ａｌ２Ｏ３基板上に＋ｃ極性のＩＩＩ族窒化物半導体のエピタキシャル膜を形成するために、基板の載置方法に着目した点にあり、この均一な＋ｃ極性のエピタキシャル膜を得るために基板ホルダーに工夫を加えること、特に、基板ホルダーにて保持される基板の位置と、基板ホルダーが備えるヒーターとの位置関係を特定の関係にすることは従来にはない技術思想である。
　本発明では、上記本発明に特有の技術思想の下、基板をヒーターの基板対向面と所定の距離だけ離間して配置するための基板保持装置（基板支持部）を基板ホルダーに設け、ＩＩＩ族窒化物半導体薄膜の成膜において基板をヒーターの基板対向面から離間させている。このように基板ホルダーを構成することにより、上述の第一～第三の実施例および第一～第三の比較例にて示したように、スパッタリング法により、チルトおよびツイストのモザイク広がりを低減し、かつ均一な＋ｃ極性を有するＩＩＩ族窒化物半導体薄膜を形成することができる。
　なお、上記実施形態および実施例では、真空容器に基板のみを導入する場合について示したが、トレイを使用して基板を導入してもよく、本発明の思想の下、基板を載置したトレイが基板保持装置に配置される際、基板および基板を載置したトレイがヒーターと所定の距離だけ離間して配置されればよい。また、基板保持装置５０３や６０３、あるいは基板支持部７０４をトレイとして使用して基板を導入してもよい。
　さらに本発明者らは、Ｓｉ（１１１）基板などの基板材料を用いる場合や、酸化亜鉛（ＺｎＯ）系半導体薄膜などの薄膜材料を形成する場合においても、上記の技術思想を適用することが高品質なエピタキシャル膜を得るうえで有効であることを見出した。以下に、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第四の実施例）、本発明の一実施形態に係る成膜方法を用いずＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第四の比較例）、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＺｎＯ系半導体薄膜をα－Ａｌ２Ｏ３（０００１）基板上に形成する例（第五の実施例）、本発明の一実施形態に係る成膜方法を用いずＺｎＯ系半導体薄膜をα－Ａｌ２Ｏ３（０００１）基板上に形成する例（第五の比較例）について述べる。
　（第四の実施例）
　本実施例では、フッ酸処理により表面の自然酸化膜を除去したＳｉ（１１１）基板を用い、その他は、第一の実施例と同様の方法・条件によってウルツ鉱構造を有するＡｌＮ膜を形成する。ただし、本実施例における成膜温度（５５０℃）は、熱電対を埋め込んだＳｉ（１１１）基板により、あらかじめ行う基板温度測定の結果に基づいて設定している。
　本実施例においてＳｉ（１１１）基板上に形成されるＡｌＮ膜は、ＣＡＩＣＩＳＳ測定およびＸＲＤ測定の結果から、＋ｃ極性のエピタキシャル膜として形成されていることがわかる。また、得られたＡｌＮ膜上にＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られたアンドープＧａＮ膜の表面は鏡面となり、ｃ軸配向した単結晶膜として得られる。
　さらに、得られるアンドープＧａＮ膜を利用して、ＬＥＤ素子およびＨＥＭＴ素子を作製すると、Ｓｉ（１１１）基板上のＬＥＤ素子およびＨＥＭＴ素子としては比較的良好な素子特性を得ることができる。
　（第四の比較例）
　本比較例では、基板をヒーターに接して載置し、その他は、第四の実施例と同様の方法・条件を用いて、Ｓｉ（１１１）基板上にＡｌＮ膜を形成する。その結果、得られるＡｌＮ膜は、＋ｃ極性と－ｃ極性の混在したエピタキシャル膜となる。また、得られるＡｌＮ膜上にＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られるアンドープＧａＮ膜の表面は白濁している。
　さらに、得られるアンドープＧａＮ膜を利用して、ＬＥＤ素子およびＨＥＭＴ素子を作製すると、どちらの素子においても良好な素子特性を得ることはできない。
　このように、本発明に係る成膜方法、すなわち、基板をヒーターから離間して載置した状態でＩＩＩ族窒化物半導体薄膜を成膜する方法は、＋ｃ極性で結晶性に優れたＩＩＩ族窒化物半導体薄膜を、Ｓｉ（１１１）基板上に形成する上でも極めて有効な手段であることがわかった。
　（第五の実施例）
　本実施例では、ターゲット材料とプロセスガス、成膜温度および膜厚を除いて、第一の実施例と同様の方法・条件によって、ウルツ鉱構造を有するＺｎＯ膜をα－Ａｌ２Ｏ３（０００１）基板上に形成する。ターゲット材料は金属Ｚｎ、プロセスガスはＯ２とＡｒの混合ガス（Ｏ２／（Ｏ２＋Ａｒ）：２５％）、成膜温度は８００℃、膜厚は１００ｎｍとした。
　本実施例に係るＺｎＯ膜は、ＩＩＩ族窒化物半導体と同様の結晶構造（ウルツ鉱構造）で、かつ、ＩＩＩ族窒化物半導体と同様のｃ軸配向のエピタキシャル膜として形成されており、その極性は＋ｃ極性（Ｚｎ極性）である。また、得られるＺｎＯ膜上に、ＭＢＥ法を用いてｎ型のＺｎＯ膜とｐ型のＺｎＯ膜の積層膜からなるエピタキシャルウェハー（ＬＥＤ構造）を形成し、その後、リソグラフィー技術およびＲＩＥ技術等を用いることで、ＬＥＤ素子を作製すると、ＺｎＯ膜を用いたＬＥＤ素子としては良好な素子特性を得ることができる。
　また、本実施例に係るＺｎＯ膜上に、ＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られるアンドープＧａＮ膜の表面は鏡面となり、ｃ軸配向した単結晶膜として得られる。このため、本実施例に係るＺｎＯ膜は、ＩＩＩ族窒化物半導体薄膜を用いたＬＥＤ素子の製造における緩衝層などとしても利用できる。
　また、金属Ｚｎターッゲットの代わりに、Ｍｇ－Ｚｎ合金からなるターゲットを用い、本発明の一実施形態にかかる成膜方法によって、ウルツ鉱構造を有するＭｇ添加ＺｎＯ膜（以下、ＭｇＺｎＯ膜）を成膜すると、ＺｎＯ膜と同様に、＋ｃ極性で結晶性に優れたＭｇＺｎＯ膜が得られる。ＭｇＺｎＯ膜は、Ｍｇの添加量に応じてバンドギャップエネルギーを制御することができるため、それを発光層として用いることで、ＺｎＯ膜のみ用いる場合とは異なる発光波長のＬＥＤ素子を実現することが可能となる。
　（第五の比較例）
　本比較例では、基板をヒーターに接して載置し、その他は、第五の実施例と同様の方法・条件を用いて、ＺｎＯ膜をα－Ａｌ２Ｏ３（０００１）基板上に形成する。本比較例に係るＺｎＯ膜は、第五の実施例と同様にｃ軸配向したエピタキシャル膜として得られるが、その極性は＋ｃ極性と－ｃ極性（Ｏ極性）とが混在している。また、第五の実施例と同様に、得られるＺｎＯ膜を利用してＬＥＤ素子を作製したが、良好な素子特性を得ることはできない。
　また、本比較例に係るＺｎＯ膜上に、ＭＯＣＶＤ法を用いて２μｍの膜厚のアンドープＧａＮ膜を形成すると、得られたアンドープＧａＮ膜の表面は白濁し、結晶性に優れたＧａＮ膜を得ることはできない。さらに、Ｍｇ－Ｚｎ合金からなるターゲットを用いてＭｇＺｎＯ膜を成膜すると、得られるＭｇＺｎＯ膜は、＋ｃ極性と－ｃ極性とが混在しており結晶性の良好なものを得ることができない。
　このように、本発明の一実施形態に係る成膜方法は、形成する薄膜材料がＺｎＯ膜またはＭｇＺｎＯ膜などのＺｎＯ系半導体薄膜であっても優れた効果を発揮し、＋ｃ極性で結晶性に優れたＺｎＯ系半導体薄膜を得る上で、極めて有効な手段である。
　なお、第五の実施例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、Ｓｉ（１１１）基板上でも＋ｃ極性のＺｎＯ系半導体薄膜が得られる。また、第五の比較例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、得られたＺｎＯ系半導体薄膜の極性は、＋ｃ極性と－ｃ極性とが混在している。
　なお、本発明に係る成膜方法において用いることが可能な基板は、α－Ａｌ２Ｏ３（０００１）基板とＳｉ（１１１）基板に限定されない。
　例えば、α－Ａｌ２Ｏ３（０００１）基板やＳｉ（１１１）基板は、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有しているが、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等の極性を制御しうるような結晶情報を、その基板表面に有していない。このような基板を本明細書では、非極性表面を有する基板、と記載する。
　このため、本発明に係る成膜方法のような、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうる成膜方法を用いなければ、非極性表面を有する基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることは困難である。しかしながら、本発明に係る成膜方法を用いることによって、非極性表面を有する基板上であっても、＋ｃ極性の、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の形成が可能となる。
　このような非極性表面を有する基板としては、ゲルマニウム（Ｇｅ）（１１１）基板、（１１１）配向のＳｉＧｅエピタキシャル膜が表面に形成されたＳｉ（１１１）基板、（１１１）配向の炭素（Ｃ）ドープＳｉ（１１１）エピタキシャル膜が形成されたＳｉ（１１１）基板などがある。
　また、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得るために、Ｓｉ面と呼ばれる基板表面を有する４Ｈ－ＳｉＣ（０００１）基板や６Ｈ－ＳｉＣ（０００１）基板、Ｇａ面と呼ばれる基板表面を有するＧａＮ（０００１）基板などが一般的によく利用されている。上記面を有する上記基板は、基板上に形成するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を、＋ｃ極性に制御しうるような結晶情報を基板表面に有している。そのため、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうるような特別な成膜技術を用いずとも、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得やすいという特徴がある。なお、このようにＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を＋ｃ極性に制御しうるような結晶情報を有する基板を、有極性表面を有する基板とする。
　これらの有極性表面を有する基板上では、本発明の一実施形態に係る成膜方法を用いずとも、＋ｃ極性の存在割合が高く、比較的高品質なＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。しかし、このような基板を用いた場合においても、本発明の一実施形態に係る成膜方法を用いることで、さらに高品質なウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。
　上記の有極性表面を有する基板を用いた場合、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等は、ほぼ単一な＋ｃ極性のエピタキシャル膜として得られやすい。しかし、特に成長初期など、部分的に－ｃ極性の領域（以下、反転ドメイン領域と記載）がわずかに形成される場合があり、それが、反位境界などの欠陥を形成して、上記薄膜表面へ伝播されることがある。すなわち、本発明の一実施形態に係る成膜方法を用いることで、そのような反転ドメインの形成確率をさらに低減し、反位境界などの欠陥の形成をさらに抑制しているため、有極性表面を有する基板を用いた場合でも、本発明の効果を得ることができるものと考えられる。
　このようなＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、非極性表面または有極性表面を有する基板の総称として、エピタキシャル成長用基板という用語を用いることとする。
　本発明の大きな特徴は、エピタキシャル成長用基板上に、ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を形成する際の、基板の載置方法に着目した点にある。均一な＋ｃ極性のエピタキシャル膜を得るために、基板ホルダーに工夫を加えること、特に、基板ホルダーにて保持される基板の位置と、基板ホルダーが備えるヒーターとの位置関係を特定の関係（基板がヒーターから所定距離だけ離間して基板ホルダーに保持される関係）にすることは従来にはない技術思想である。
 

 

Claims (14)

  1. 　ヒーターを用いて任意の温度に加熱されたエピタキシャル成長用基板に対して、スパッタリング法によってウルツ鉱構造の半導体薄膜を成長させる成膜方法であって、
    　前記エピタキシャル膜成長用基板を、前記ヒーターの基板対向面と所定距離だけ離間して保持する工程と、
    　前記所定距離だけ離間して保持された状態で、前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜を形成する工程と、
    　を有することを特徴とする成膜方法。
  2. 　真空排気可能な真空容器と、
    　エピタキシャル成長用基板を支持する基板保持手段と、
    　前記基板保持手段に保持された前記エピタキシャル成長用基板を任意の温度に加熱できるヒーターとを備えた真空処理装置を用いて、前記エピタキシャル成長用基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、
    　前記基板保持手段に保持された前記エピタキシャル成長用基板を、前記ヒーターの基板対向面と所定距離だけ離間して保持した状態で、前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成することを特徴とする成膜方法。
  3. 　前記エピタキシャル成長用基板を搬送して、前記エピタキシャル成長用基板を前記ヒーターの基板対向面と前記所定距離だけ離間して保持されるように前記基板保持手段に保持させる基板搬送工程と、
    　前記基板搬送工程によって前記基板保持手段に保持された前記エピタキシャル成長用基板を、前記ヒーターにより任意の温度に加熱する基板加熱工程と、
    　前記基板加熱工程によって加熱された前記エピタキシャル成長用基板上にウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜工程と
    　を有することを特徴とする請求項２に記載の成膜方法。
  4. 　前記基板保持手段は、前記エピタキシャル成長用基板の重力方向下側の面に当接した状態で、前記エピタキシャル成長用基板を保持することを特徴とする請求項２に記載の成膜方法。
  5. 　真空排気可能な真空容器と、
    　エピタキシャル膜成長用基板を支持するための基板保持手段と、
    　前記基板保持手段に保持された前記エピタキシャル膜成長用基板を任意の温度に加熱できるヒーターと、
    　前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極とを備え、
    　前記基板保持手段は、前記真空容器内において、前記ターゲット電極の重力方向に設けられた真空処理装置であって、
    　請求項１に記載された、前記エピタキシャル膜成長用基板を前記ヒーターの基板対向面と所定距離だけ離間して保持する工程を行うために、前記エピタキシャル膜成長用基板を前記ヒーターの基板対向面と所定距離だけ離間して保持することを特徴とする真空処理装置。
  6. 　前記基板保持手段は、成膜時に、前記エピタキシャル膜成長用基板の外縁部分を重力方向下側から支持するように構成されている基板支持部と、該基板支持部と一体に形成され、前記ヒーターに接して配設される載置部とを有し、
    　前記載置部を前記ヒーターに接して配設した際に、前記基板支持部は前記ヒーターの基板対向面と第２の所定距離だけ離間して配置されていることを特徴とする請求項５に記載の真空処理装置。
  7. 　前記基板支持部は、前記エピタキシャル膜成長用基板の外縁部分を支持するように構成されたリング状の絶縁部材であることを特徴とする請求項６に記載の真空処理装置。
  8. 　前記リング状の絶縁部材の外周部分を支持するリング状の導電材をさらに備え、
    　前記リング状の導電材には高周波電力が印加されることを特徴とする請求項７に記載の真空処理装置。
  9. 　請求項１に記載された成膜方法を有することを特徴とする半導体発光素子の製造方法。
  10. 　請求項１に記載された成膜方法によって作製されたウルツ鉱構造の半導体薄膜のエピタキシャル膜を有することを特徴とする半導体発光素子。
  11. 　請求項１０に記載の半導体発光素子を備えることを特徴とする照明装置。
  12. 　請求項２に記載された成膜方法を有することを特徴とする半導体発光素子の製造方法。
  13. 　請求項２に記載された成膜方法によって作製されたウルツ鉱構造の半導体薄膜のエピタキシャル膜を有することを特徴とする半導体発光素子。
  14. 　請求項１３に記載の半導体発光素子を備えることを特徴とする照明装置。

     
PCT/JP2012/006769 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 WO2013061572A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112012004463.0T DE112012004463T5 (de) 2011-10-28 2012-10-23 Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung
JP2013540651A JP5819978B2 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR1020147013787A KR101590496B1 (ko) 2011-10-28 2012-10-23 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
CN201280053158.4A CN103918060B (zh) 2011-10-28 2012-10-23 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
US14/253,169 US9309606B2 (en) 2011-10-28 2014-04-15 Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011236689 2011-10-28
JP2011-236689 2011-10-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/253,169 Continuation US9309606B2 (en) 2011-10-28 2014-04-15 Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device

Publications (1)

Publication Number Publication Date
WO2013061572A1 true WO2013061572A1 (ja) 2013-05-02

Family

ID=48167425

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/006769 WO2013061572A1 (ja) 2011-10-28 2012-10-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Country Status (7)

Country Link
US (1) US9309606B2 (ja)
JP (1) JP5819978B2 (ja)
KR (1) KR101590496B1 (ja)
CN (1) CN103918060B (ja)
DE (1) DE112012004463T5 (ja)
TW (1) TWI505498B (ja)
WO (1) WO2013061572A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP6186067B1 (ja) * 2016-12-13 2017-08-23 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959140B (zh) * 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN104603913B (zh) 2012-06-26 2018-01-05 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
CN105190842B (zh) 2013-03-14 2017-07-28 佳能安内华股份有限公司 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6112089B2 (ja) 2014-09-17 2017-04-12 カシオ計算機株式会社 加熱装置、加熱方法、及び、立体形成システム
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2002020884A (ja) * 2000-07-04 2002-01-23 Canon Inc 酸化亜鉛積層薄膜体およびその製造方法
JP2004095843A (ja) * 2002-08-30 2004-03-25 Tdk Corp 電子デバイス用基板および電子デバイス
JP2005272894A (ja) * 2004-03-23 2005-10-06 Neomax Co Ltd 化合物膜の製造方法および化合物半導体素子の製造方法
WO2009110187A1 (ja) * 2008-03-05 2009-09-11 パナソニック株式会社 発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545123B2 (ja) * 1996-01-26 2004-07-21 アプライド マテリアルズ インコーポレイテッド ウエハ加熱器用成膜防護具
JP4712450B2 (ja) 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5300345B2 (ja) * 2007-08-10 2013-09-25 キヤノン株式会社 発光膜、発光素子およびその製造方法
DE112008003492T5 (de) * 2007-12-28 2010-10-28 ULVAC, Inc., Chigasaki-shi Schichtbildendes Verfahren und Vorrichtung zum Schichtbilden für transparente, elektrisch-leitfähige Schichten
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
TWM373005U (en) * 2009-06-26 2010-01-21 Sino American Silicon Prod Inc Gallium-nitride LED structure
JP5648289B2 (ja) * 2010-01-14 2015-01-07 豊田合成株式会社 スパッタリング装置および半導体発光素子の製造方法
CN102959140B (zh) 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN103329248B (zh) 2010-12-27 2015-12-16 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2002020884A (ja) * 2000-07-04 2002-01-23 Canon Inc 酸化亜鉛積層薄膜体およびその製造方法
JP2004095843A (ja) * 2002-08-30 2004-03-25 Tdk Corp 電子デバイス用基板および電子デバイス
JP2005272894A (ja) * 2004-03-23 2005-10-06 Neomax Co Ltd 化合物膜の製造方法および化合物半導体素子の製造方法
WO2009110187A1 (ja) * 2008-03-05 2009-09-11 パナソニック株式会社 発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US10164151B2 (en) 2014-11-18 2018-12-25 Nichia Corporation Nitride semiconductor device and method for producing the same
US10510927B2 (en) 2014-11-18 2019-12-17 Nichia Corporation Method for producing nitride semiconductor device
JP2018026514A (ja) * 2016-08-01 2018-02-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
JP6186067B1 (ja) * 2016-12-13 2017-08-23 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
JP2018095918A (ja) * 2016-12-13 2018-06-21 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ

Also Published As

Publication number Publication date
JPWO2013061572A1 (ja) 2015-04-02
JP5819978B2 (ja) 2015-11-24
US9309606B2 (en) 2016-04-12
CN103918060B (zh) 2016-11-02
TW201340379A (zh) 2013-10-01
KR20140079507A (ko) 2014-06-26
DE112012004463T5 (de) 2014-07-24
KR101590496B1 (ko) 2016-02-01
TWI505498B (zh) 2015-10-21
US20140225154A1 (en) 2014-08-14
CN103918060A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US10844470B2 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP6196384B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12842851

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013540651

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112012004463

Country of ref document: DE

Ref document number: 1120120044630

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20147013787

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12842851

Country of ref document: EP

Kind code of ref document: A1