JP6186067B1 - 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ - Google Patents

圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ Download PDF

Info

Publication number
JP6186067B1
JP6186067B1 JP2016241240A JP2016241240A JP6186067B1 JP 6186067 B1 JP6186067 B1 JP 6186067B1 JP 2016241240 A JP2016241240 A JP 2016241240A JP 2016241240 A JP2016241240 A JP 2016241240A JP 6186067 B1 JP6186067 B1 JP 6186067B1
Authority
JP
Japan
Prior art keywords
substrate
tray
crystal film
piezoelectric crystal
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241240A
Other languages
English (en)
Other versions
JP2018095918A (ja
Inventor
元 松岡
元 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Precision Products Co Ltd
Original Assignee
Sumitomo Precision Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Precision Products Co Ltd filed Critical Sumitomo Precision Products Co Ltd
Priority to JP2016241240A priority Critical patent/JP6186067B1/ja
Application granted granted Critical
Publication of JP6186067B1 publication Critical patent/JP6186067B1/ja
Priority to TW106137581A priority patent/TWI784981B/zh
Publication of JP2018095918A publication Critical patent/JP2018095918A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】基板に膜質の良い圧電体結晶膜を安定して成膜することが可能な圧電体結晶膜の成膜方法を提供する。【解決手段】この圧電体結晶膜の成膜方法は、セラミックからなるとともに、基板3が載置される面の母材が露出された部分の直径が、基板3の直径の1.05倍以上1.15倍以下のトレイ2に基板3を配置する工程と、基板3をトレイ2とともに、成膜空間15内に配置された圧電体の材料を含むターゲット12に対向するように配置する工程と、基板3をトレイ2側から加熱する工程と、ターゲット12に電圧を印加する工程と、基板3上に圧電体結晶膜を形成する工程とを備える。【選択図】図2

Description

この発明は、圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイに関する。
従来、圧電体結晶膜の成膜方法が知られている(たとえば、特許文献1および2参照)。
上記特許文献1には、基板を成膜空間内のターゲットに対向するように保持体に載置し、保持体に載置された基板を保持体側に配置されたヒータにより加熱し、ターゲットに電圧を印加し、基板上に圧電体結晶膜を形成する圧電体結晶膜の成膜方法が開示されている。この特許文献1の圧電体結晶膜の成膜方法では、基板は、成膜空間内に固定された保持体に直接載置されている。
また、上記特許文献2には、基板を成膜空間内のターゲットに対向するように基板保持台に載置し、基板保持台に載置された基板を基板保持台側に配置された発熱部により加熱し、ターゲットに電圧を印加し、基板上に圧電体結晶膜を形成する圧電体結晶膜の成膜方法が開示されている。この特許文献2の圧電体結晶膜の成膜方法では、基板は、成膜空間内に固定された基板保持台に直接載置されている。
特開平10−060658号公報 特許第5747041号公報
しかしながら、上記特許文献1および2の圧電体結晶膜の成膜方法では、基板を、成膜空間内に固定された保持体(基板保持台)に直接載置するため、基板の大きさが保持体に比べて大きい場合、保持体に接する部分と接しない部分とで基板への熱の伝わりが異なり、基板の温度が安定しない。また、基板の大きさが保持体に比べて小さい場合、基板から露出した保持体の部分から輻射熱により熱が逃げるため、基板の熱が保持体を介して逃げてしまう。このため、基板の温度コントロールが難しくなる。これらの結果、基板の温度がバラつくため、圧電体結晶膜の成分がバラついてしまう。このため、基板に膜質の良い圧電体結晶膜を安定して成膜することが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、基板に膜質の良い圧電体結晶膜を安定して成膜することが可能な圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイを提供することである。
上記課題を解決するために本願発明者が鋭意検討した結果、セラミックからなるとともに、基板が載置される側の面の母材が露出された部分の外縁部の直径が、基板の直径の1.05倍以上1.15倍以下のトレイに基板を配置して、基板上に圧電体結晶膜を形成することによって、基板に膜質の良い圧電体結晶膜を安定して成膜することが可能であることを見い出した。すなわち、この発明の第1の局面による圧電体結晶膜の成膜方法は、セラミックからなるとともに、基板が載置される側の面の母材が露出された部分の外縁部の直径が、基板の直径の1.05倍以上1.15倍以下のトレイに基板を配置する工程と、基板をトレイとともに、成膜空間内に配置された圧電体の材料を含むターゲットに対向するように配置する工程と、基板をトレイ側から加熱する工程と、ターゲットに電圧を印加する工程と、基板上に圧電体結晶膜を形成する工程とを備える。
この発明の第1の局面による圧電体結晶膜の成膜方法では、上記のよう構成することによって、基板をトレイとともに成膜空間内に配置することができるので、基板の大きさに合わせてトレイを選択して基板に圧電体結晶膜を成膜することができる。つまり、基板が載置される面の母材が露出された部分の直径が、基板の直径の1.05倍以上1.15倍以下のトレイに基板を配置して、基板上に圧電体結晶膜を形成する。これにより、基板の裏面全体をトレイに接触させた状態で基板を加熱することができるので、基板の温度を安定させることができる。また、基板が載置される面の母材が露出された部分の直径を、基板の直径の1.15倍以下に形成することにより、トレイの母材が露出される部分が過度に大きくなるのを抑制することができるので、トレイの母材が露出される部分からの輻射熱による放熱が大きくなるのを抑制することができる。これにより、基板の熱がトレイを介して逃げるのを抑制することができるので、基板の温度バラつきを低減することで、基板面内での膜質のバラつきを低減することができる。また、温度コントロールも容易に行うことができるため、基板に膜質の良い圧電体結晶膜を安定して成膜することができる。また、トレイの有する熱容量により保温されて、成膜後基板が急激に冷却されるのを抑制することができるので、圧電体結晶膜の膜質が低下するのを抑制することができる。これによっても、基板の温度バラつきを低減することもでき、基板面内での膜質のバラつきを低減することができる。また、基板が載置される面の母材が露出された部分の直径を、基板の直径の1.05倍以上に形成することにより、基板の直径に合わせてトレイの母材が露出された部分を容易に形成することができる。
上記第1の局面による圧電体結晶膜の成膜方法において、好ましくは、基板をトレイに配置する工程において、基板を、トレイの基板が載置される側の面に形成された凸状の位置決め部により位置決めして、トレイに配置する。このように構成すれば、基板の裏面全体をトレイの母材が露出した部分に容易に配置することができるので、トレイの母材を介して基板に熱をバランスよく伝えることができる。また、基板が配置されたトレイを移動させる際に、トレイに対して基板がズレるのを位置決め部により抑制することができる。
この場合、好ましくは、トレイの位置決め部は、トレイの外周に沿って形成されている。このように構成すれば、トレイの外周に凸状の位置決め部を配置することができるので、トレイの外周の熱容量を大きくすることができる。これにより、基板の外周側の温度が中心側に比べて低くなるのを抑制することができるので、圧電体結晶膜を安定して成膜することができる。
上記第1の局面による圧電体結晶膜の成膜方法において、好ましくは、トレイは、基板が載置される側の面の母材が露出された部分の直径が、基板の直径の1.05倍以上1.15倍以下になるように、基板の載置される側の面の基板を載置する基板載置エリア以外が金属で被覆されている。このように構成すれば、トレイからの熱の輻射を金属の被覆により抑制することができるので、トレイの直径に対して、1/1.15倍未満の直径を有する基板にも圧電体結晶膜を安定して成膜することができる。
上記第1の局面による圧電体結晶膜の成膜方法において、好ましくは、基板をトレイとともに成膜空間内に配置する工程において、基板が載置されたトレイを、成膜空間内において、トレイの直径よりも大きい外周部分の直径を有する円環状の載置台に配置する。このように構成すれば、載置台の外周をトレイの外周よりも大きくすることができるので、載置台にトレイを安定して配置することができる。また、トレイの径方向における外側に載置台の露出する部分を基板に近接して設けることができるので、ターゲットから載置台に付着した圧電体の材料を気化させてトレイ上の基板に供給することができる。これにより、基板に圧電体結晶膜をより安定して成膜することができる。
上記第1の局面による圧電体結晶膜の成膜方法において、好ましくは、基板を加熱する工程において、基板を、圧電体の材料のキュリー点以上の温度になるように加熱し、基板上に圧電体結晶膜を形成した後、成膜空間内において、基板を、圧電体の材料のキュリー点以下の温度になるまで徐冷する工程をさらに備える。このように構成すれば、結晶の配向性を圧電体結晶膜の一部において反転させることができるので、圧電体の圧電定数d31(面に沿った方向の圧電定数)を向上させることができる。
上記第1の局面による圧電体結晶膜の成膜方法において、好ましくは、トレイは、炭化ケイ素からなる母材により形成され、圧電体の材料は、チタン酸ジルコン酸鉛を含む。このように構成すれば、炭化ケイ素を含むトレイを用いて基板に膜質の良いチタン酸ジルコン酸鉛を含む圧電体結晶膜を安定して成膜することができる。
この発明の第2の局面による圧電体結晶膜成膜用トレイは、基板を載置する基板載置エリアと、セラミックからなるとともに、基板が載置される側の面の母材が露出された部分の外縁部の直径が、基板載置エリアの直径の1.05倍以上1.15倍以下の直径を有するトレイ本体とを備え、基板とともに圧電体の成膜空間内に配置される。
この発明の第2の局面による圧電体結晶膜成膜用トレイでは、上記のように構成することによって、基板をトレイとともに成膜空間内に配置することができるので、基板の大きさに合わせてトレイを選択して基板に圧電体結晶膜を成膜することができる。つまり、基板が載置される面の母材が露出された部分の直径が、基板載置エリアの直径の1.05倍以上1.15倍以下のトレイに基板を配置して、基板上に圧電体結晶膜を形成する。これにより、基板の裏面全体をトレイに接触させた状態で基板を加熱することができるので、基板の温度を安定させることができる。また、基板が載置される面の母材が露出された部分の直径を、基板載置エリアの直径の1.15倍以下に形成することにより、トレイの母材が露出される部分が過度に大きくなるのを抑制することができるので、トレイの母材が露出される部分からの輻射熱による放熱が大きくなるのを抑制することができる。これにより、基板の熱がトレイを介して逃げるのを抑制することができるので、基板の温度バラつきを低減することで、基板面内での膜質のバラつきを低減することができる。また、温度コントロールも容易に行うことができるので、基板に膜質の良い圧電体結晶膜を安定して成膜することが可能な圧電体結晶膜成膜用トレイを提供することができる。また、トレイの有する熱容量により保温されて、成膜後基板が急激に冷却されるのを抑制することができるので、圧電体結晶膜の膜質が低下するのを抑制することができる。これによっても、基板の温度バラつきを低減することもでき、基板面内での膜質のバラつきを低減することができる。また、基板が載置される面の母材が露出された部分の直径を、基板載置エリアの直径の1.05倍以上に形成することにより、基板直径に合わせてトレイの母材が露出された部分を容易に形成することができる。
本発明によれば、上記のように、基板に膜質の良い圧電体結晶膜を安定して成膜することができる。
本発明の一実施形態による圧電体結晶膜の成膜を行う圧電体結晶膜成膜装置を示した概略図である。 本発明の一実施形態による圧電体結晶膜成膜用トレイの第1例を示した平面図である。 図2のIII−III線に沿った断面図である。 本発明の一実施形態による圧電体結晶膜成膜用トレイの第2例を示した平面図である。 本発明の一実施形態による圧電体結晶膜の成膜方法の手順を説明するための図である。 実施例および比較例による成膜状態を説明するための表である。
以下、本発明の実施形態を図面に基づいて説明する。
(圧電体結晶膜成膜装置の構成)
図1を参照して、本発明の一実施形態による圧電体結晶膜の成膜を行う圧電体結晶膜成膜装置1の構成について説明する。
本発明の一実施形態による圧電体結晶膜の成膜を行う圧電体結晶膜成膜装置1は、図1に示すように、筐体11と、ターゲット12と、載置台13と、ヒータ14と、筐体11により囲まれた成膜空間15とを備えている。また、圧電体結晶膜成膜装置1は、トレイ2に配置された基板3上に圧電体結晶膜を成膜するように構成されている。なお、トレイ2は、特許請求の範囲の「圧電体結晶膜成膜用トレイ」の一例である。
圧電体結晶膜は、電圧が印加されることにより、変形するように構成されている。圧電体結晶膜は、強誘電体により形成される。たとえば、圧電体結晶膜は、チタン酸ジルコン酸鉛(PZT(Pb(Zr,Ti)O3))、チタン酸ビスマス(BTO(Bi4Ti312))、チタン酸ビスマスランタン(BLT((Bi,La)4Ti312))、タンタル酸ストロンチウムビスマス(SBT(SrBi2Ta29))、チタン酸ジルコン酸ランタン鉛(PLZT((PbLa)(ZrTi)O3))、PZTにNbがドープされたPZNT、PZTにMnがドープされたPZMTなどにより形成される。
筐体11は、ターゲット12、載置台13およびヒータ14を取り囲むように設けられ、成膜空間15を密閉可能に構成されている。
ターゲット12は、圧電体の材料を含んでいる。圧電体の材料は、たとえば、PZT、BTO、BLT、SBT、PLZTのうち少なくとも1つを含む。ターゲット12は、成膜空間15において、載置台13と対向するように配置されている。ターゲット12は、平板状に形成されている。ターゲット12には、電圧を印加するための電源が接続されている。
載置台13は、基板3が配置されたトレイ2を支持するように構成されている。載置台13は、円環状に形成されている。また、載置台13は、セラミックにより形成されている。載置台13は、たとえば、酸化ケイ素(SiO2)、炭化ケイ素(SiC)などにより形成されている。また、円環状の載置台13は、内径D3がトレイ2の外径よりも小さく形成されている。また、円環状の載置台13は、トレイ2の直径よりも大きい外周部の直径(外径D4)を有している。載置台13のトレイ2から露出する部分には、圧電体の材料が堆積される。たとえば、圧電体の材料が鉛(Pb)を含む場合、載置台13に堆積した圧電体の材料から鉛が蒸発して、トレイ2上の基板3に供給される。これにより、基板3に圧電体結晶膜を安定して成膜することが可能である。
ヒータ14は、基板3を加熱するように構成されている。ヒータ14は、たとえば、赤外線により基板3を加熱するように構成されている。つまり、ヒータ14は、熱放射(輻射)により基板3を加熱するように構成されている。ヒータ14は、載置台13に対してターゲット12とは反対側に配置されている。つまり、ヒータ14は、基板3の裏面(圧電体結晶膜が形成される面とは反対側の面)から基板3を加熱するように、ヒータ14とトレイ2とは所定間隔あけて構成されている。
ここで、本実施形態では、トレイ2は、上面に基板3が配置されるように構成されている。つまり、トレイ2の上面には、基板3が接触した状態で載置されるように構成されている。トレイ2は、セラミックにより形成されている。トレイ2は、たとえば、炭化ケイ素(SiC)からなる母材により形成されている。トレイ2は、圧電体結晶膜成膜装置1に対して出し入れ可能に構成されている。つまり、トレイ2は、基板3とともに、圧電体結晶膜成膜装置1に入れられ、成膜後、圧電体結晶膜成膜装置1から出されるように構成されている。また、トレイ2は、たとえば、直径が約210mm〜約230mmの場合、約2mm〜約5mmの厚みを有している。
また、トレイ2は、図2に示すように、トレイ本体20と、凹部21と、位置決め部22と、基板載置エリア23とを含んでいる。トレイ2(トレイ本体20)は、基板3が載置される面の母材が露出された部分の直径D2が基板3(基板載置エリア23)の直径D1の1.05倍以上1.15倍以下の直径を有している。また、トレイ2は、載置台13に対して、面接触または線接触している。つまり、トレイ2は、載置台13に対して隙間なく接触している。これにより、ヒータ14側に圧電体結晶膜の材料が飛ぶのを抑制することが可能である。
凹部21は、基板載置エリア23を含み、基板3が載置されるように構成されている。凹部21は、円形状に形成されている。また、凹部21は、基板3の直径よりもわずかに大きく形成されている。また、凹部21は、図3に示すように、厚みT1を有している。凹部21の厚みT1は、たとえば、約2.5mmである。
位置決め部22は、図2に示すように、トレイ2に対する基板3の載置位置を位置決めするように構成されている。位置決め部22は、凸状に形成されている。また、位置決め部22は、トレイ2の基板3が載置される側の面に形成されている。また、位置決め部22は、トレイ2(トレイ本体20)に一体的に設けられている。位置決め部22は、トレイ2の外周に沿って形成されている。つまり、位置決め部22は、トレイ2の縁に設けられている。また、位置決め部22は、図3に示すように、厚みT2を有している。位置決め部22の厚みT2は、たとえば、約5mmである。
基板載置エリア23には、基板3が載置されるように構成されている。基板載置エリア23は、平坦状に形成されている。
図2に示すように、トレイ2の直径は、載置台13の内径D3より大きい。また、トレイ2の直径は、載置台13の外径D4よりも小さい。
基板3は、たとえば、シリコンにより形成されている。また、基板3は、図2に示すように、本体部31と、ノッチ(切り欠き)32とを有している。基板3は、たとえば、200mmの直径(いわゆる8インチウエハ)を有している。また、基板3は、たとえば、725μmの厚さを有している。なお、基板3の直径とは、ノッチ32を除く、円周形状部分の直径である。また、基板3は、たとえば、JEITAやISOの標準仕様のウエハが用いられる。
ここで、図4を参照して、トレイの直径に比べて、基板の直径が1/1.15未満である場合のトレイ2aおよび基板3aについて説明する。なお、トレイ2aは、特許請求の範囲の「圧電体結晶膜成膜用トレイ」の一例である。
トレイ2aの直径D11は、載置台13に載置可能なように、載置台13の内径D3よりも大きく形成する必要がある。たとえば、トレイ2aの直径D11は、トレイ2の直径D2と略等しくなるように形成されている。トレイ2aは、凹部21aと、位置決め部22aと、基板載置エリア23aと、金属のメタライズ層24とを含んでいる。トレイ2aは、基板3aが載置される面の母材が露出された部分の直径D13が基板3a(基板載置エリア23a)の直径D12の1.05倍以上1.15倍以下の直径を有している。
つまり、トレイ2aは、トレイ2aの基板3aが載置される面の母材が露出された部分の直径D13が、基板3aの直径D12の1.05倍以上1.15倍以下になるように、トレイ2aの基板3aが載置される面を金属のメタライズ層24により被覆されている。
メタライズ層24は、たとえば、白金(Pt)により形成されている。また、メタライズ層24は、たとえば、亜鉛(Zr)、チタン(Ti)、イリジウム(Ir)などにより形成されている。また、メタライズ層24は、たとえば、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ニオブ(Nb)などにより形成されている。
メタライズ層24は、トレイ2aの基板3aが載置される側に配置されている。つまり、メタライズ層24は、ヒータ14とは反対側に配置されている。また、メタライズ層24は、トレイ2aの母材に比べて熱を輻射しにくい材料により形成されている。具体的には、メタライズ層24は、トレイ2aの母材に比べて放射率が低い材料により形成されている。また、メタライズ層24は、成膜時の高温に耐える(溶解しない)材料により形成されている。メタライズ層24は、位置決め部22aの表面に設けられている。
なお、凹部21a、位置決め部22aおよび基板載置エリア23aは、それぞれ、トレイ2の凹部21、位置決め部22および基板載置エリア23と同様の構成である。
基板3aは、本体部31aと、オリエンテーションフラット32aとを有している。基板3aは、たとえば、150mmの直径(いわゆる6インチウエハ)を有している。また、基板3aは、たとえば、625μmの厚さを有している。なお、基板3aの直径とは、オリエンテーションフラット32aを除く、円周形状部分の直径である。また、基板3aは、たとえば、JEITAやISOの標準仕様のウエハが用いられる。
(圧電体結晶膜の成膜方法)
次に、圧電体結晶膜の成膜方法について説明する。
圧電体結晶膜の成膜方法は、基板3をトレイ2に配置する工程と、基板3をトレイ2とともに成膜空間15内に配置する工程と、基板3をトレイ2側から加熱する工程と、成膜空間15内にアルゴンガス(不活性ガス)を供給する工程と、ターゲット12に電圧を印加する工程と、基板3上に圧電体結晶膜を形成する工程とを備える。
具体的には、図5に示すように、ステップS1において、基板3をトレイ2に配置する。詳しくは、セラミックからなるとともに、基板3が載置される面の母材が露出された部分の直径が、基板3の直径の1.05倍以上1.15倍以下のトレイ2に基板3を配置する。より好ましくは、基板3が載置される面の母材が露出された部分の直径が、基板3の直径の1.05倍以上1.125倍以下のトレイ2に基板3を配置する。この際、基板3を、トレイ2の基板3が載置される面に形成された凸状の位置決め部22により位置決めして、トレイ2に配置する。なお、基板3上には予め下部電極が形成されている。そして、基板3の下部電極上に圧電体結晶膜が成膜される。
ステップS2において、基板3およびトレイ2を成膜空間15内に配置する。具体的には、基板3をトレイ2とともに、成膜空間15内に配置された圧電体の材料を含むターゲット12に対向するように配置する。この際、基板3が載置されたトレイ2を、成膜空間15内において、トレイ2の直径よりも大きい外周部分の直径を有する円環状の載置台13に配置する。なお、成膜空間15内は、減圧(略真空圧)されているため、基板3およびトレイ2は、ロボット(図示せず)により成膜空間15内に配置される。
ステップS3において、ヒータ14により、基板3を加熱する。基板3は、圧電体の材料のキュリー点以上の温度になるように加熱される。たとえば、基板3は、500〜700℃に加熱される。ステップS4において、成膜空間15内にアルゴンガスを供給するステップS5において、ターゲット12に電圧を印加する。これにより、成膜空間15内のアルゴンガスがイオン化してプラズマが発生する。また、成膜空間15内のイオンがターゲット12に衝突し、圧電体の材料(たとえば、PZT)の粒子が飛び出る。飛び出た圧電体の材料の粒子は、対向する基板3に到達し、圧電体結晶膜が成膜される。
所定の時間が経過し、基板3上に圧電体結晶膜が成膜されると、ステップS6において、ターゲット12に対する電圧の印加を停止する。ステップS7において、成膜空間15内へのアルゴンガスの供給を停止する。ステップS8において、ヒータ14がオフにされ、基板3の加熱を停止する。
ステップS9において、成膜空間15内(圧電体の材料(たとえば、PZT)雰囲気中)において、基板3を徐冷する。この際、基板3は、圧電体の材料のキュリー点以上の温度から、キュリー点以下の温度になるまで徐冷される。たとえば、基板3は、約550℃から約350℃になるまで、1分〜30分程度の時間で徐冷される。好ましくは、基板3は、約20分の時間で、200℃程度の温度分だけ下がるように徐冷される。これにより、たとえば、成膜されたPZTの膜において、結晶の配向の一部がcドメインからaドメインに反転する。これにより、圧電定数d31(面に沿った方向の圧電定数)を増加させることが可能である。また、PZTの圧電体結晶膜の場合、結晶の配向は、aドメインが30%〜40%程度となることが好ましい。また、ステップS9における徐冷の際に、冷却前に温度を上げてから徐冷する(in−situアニール)ことが好ましい。徐冷せずに、急冷した場合、cドメインからaドメインへの反転する量が抑制されて、結晶の配向の80%以上がcドメインに配向してしまう。
ステップS10において、基板3およびトレイ2を成膜空間15から取り出す。なお、成膜空間15内は、減圧(略真空圧)されているため、基板3およびトレイ2は、ロボット(図示せず)により成膜空間15から取り出される。以上により、基板3上に圧電体結晶膜が形成される。
(実施形態の効果)
本実施形態では、以下のような効果を得ることができる。
本実施形態では、上記のように、基板3をトレイ2とともに成膜空間15内に配置することができるので、基板3の大きさに合わせてトレイ2を選択して基板3に圧電体結晶膜を成膜することができる。つまり、基板3が載置される面の母材が露出された部分の直径が、基板3の直径の1.05倍以上1.15倍以下のトレイ2に基板3を配置して、基板3上に圧電体結晶膜を形成する。これにより、基板3の裏面全体をトレイ2に接触させた状態で基板3を加熱することができるので、基板3の温度を安定させることができる。一方、トレイ2なしで加熱した場合、昇温時に、基板3面内の温度バラつきにより、圧電体のPbの量がバラつくため、基板3面内で性能が安定しない。また、基板3が載置される面の母材が露出された部分の直径を、基板3の直径の1.15倍以下に形成することにより、トレイ2の母材が露出される部分が過度に大きくなるのを抑制することができるので、トレイ2の母材が露出される部分からの輻射熱による放熱が大きくなるのを抑制することができる。これにより、基板3の熱がトレイ2を介して逃げるのを抑制することができるので、基板3の温度バラつきを低減することで、基板面内での膜質のバラつきを低減することができる。また、温度コントロールも容易に行うことができるので、基板3に膜質の良い圧電体結晶膜を安定して成膜することができる。また、トレイ2の有する熱容量により保温されて、成膜後基板3が急激に冷却されるのを抑制することができるので、圧電体結晶膜の膜質が低下するのを抑制することができる。これによっても、基板3の温度バラつきを低減することもでき、基板面内での膜質のバラつきを低減することができる。一方、トレイ2なしで冷却した場合、ウエハ(基板3)が薄いので面内の温度がバラついて下がるためドメイン比率(配向)がバラついてしまう。より好ましくは、基板3の直径の1.05倍以上1.15倍以下のトレイ2に基板3を配置することで、基板3の温度昇降時、温度コントロールがより容易となることでより膜質が向上し、基板3の温度バラつきがより低減することで基板3面内の膜質のバラつきがより低減する。また、基板3が載置される面の母材が露出された部分の直径を、基板3の直径の1.05倍以上に形成することにより、基板3の直径に合わせてトレイ2の母材が露出された部分を容易に形成することができる。
また、本実施形態では、基板3をトレイ2に配置する工程において、基板3を、トレイ2の基板3が載置される面に形成された凸状の位置決め部22により位置決めして、トレイ2に配置する。これにより、基板3の裏面全体をトレイ2の母材が露出した部分に容易に配置することができるので、トレイ2の母材を介して基板3に熱をバランスよく伝えることができる。また、基板3が配置されたトレイ2を移動させる際に、トレイ2に対して基板3がズレるのを位置決め部22により抑制することができる。
また、本実施形態では、トレイ2の位置決め部22を、トレイ2の外周に沿って形成する。これにより、トレイ2の外周に凸状の位置決め部22を配置することができるので、トレイ2の外周の熱容量を大きくすることができる。その結果、基板3の外周側の温度が中心側に比べて低くなるのを抑制することができるので、圧電体結晶膜を安定して成膜することができる。
また、本実施形態では、トレイ2aの基板3aが載置される面の母材が露出された部分の直径が、基板3aの直径の1.05倍以上1.15倍以下になるように、トレイ2aの基板3aが載置される面を金属により被覆する。これにより、トレイ2aからの熱の輻射を金属の被覆により抑制することができるので、トレイ2aの直径に対して、1/1.15倍未満の直径を有する基板3aにも圧電体結晶膜を安定して成膜することができる。
また、本実施形態では、基板3をトレイ2とともに成膜空間15内に配置する工程において、基板3が載置されたトレイ2を、成膜空間15内において、トレイ2の直径よりも大きい外周部分の直径を有する円環状の載置台13に配置する。これにより、載置台13の外周をトレイ2の外周よりも大きくすることができるので、載置台13にトレイ2を安定して配置することができる。また、トレイ2の径方向における外側に載置台13の露出する部分を基板3に近接して設けることができるので、ターゲット12から載置台13に付着した圧電体の材料を気化させてトレイ2上の基板3に供給することができる。これにより、基板3に圧電体結晶膜をより安定して成膜することができる。
また、本実施形態では、基板3を加熱する工程において、基板3を、圧電体の材料のキュリー点以上の温度になるように加熱し、基板3上に圧電体結晶膜を形成した後、成膜空間15内において、基板3を、圧電体の材料のキュリー点以下の温度になるまで徐冷する工程を設ける。これにより、結晶の配向性を圧電体結晶膜の一部において反転させることができるので、圧電体の圧電定数d31(面に沿った方向の圧電定数)を向上させることができる。
また、本実施形態では、トレイ2を、炭化ケイ素(SiC)からなる母材により形成し、圧電体の材料は、チタン酸ジルコン酸鉛(PZT)を含む。これにより、炭化ケイ素(SiC)を含むトレイ2を用いて基板3に膜質の良いチタン酸ジルコン酸鉛(PZT)を含む圧電体結晶膜を安定して成膜することができる。
(実施例の説明)
次に、図6を参照して、本実施形態による圧電体結晶膜の成膜状態の評価を行った実験結果(実施例)について説明する。
図6に示すように、実施例1、実施例2、実施例3および比較例では、基板の直径D1は、200mm(いわゆる8インチウエハ)である。実施例1では、トレイの基板が載置される面の母材が露出された部分の直径D2は、210mmである。つまり、実施例1では、D2は、D1の1.05倍である。実施例2では、トレイの基板が載置される面の母材が露出された部分の直径D2は、225mmである。つまり、実施例2では、D2は、D1の1.125倍である。実施例3では、トレイの基板が載置される面の母材が露出された部分の直径D2は、230mmである。つまり、実施例3では、D2は、D1の1.15倍である。比較例では、トレイの基板が載置される面の母材が露出された部分の直径D2は、250mmである。つまり、比較例では、D2は、D1の1.25倍である。
上記のように、実施例1、実施例2、実施例3および比較例では、基板が配置されるトレイの直径D2が異っているが、その他は同様の条件により圧電体結晶膜を成膜した。
図3に示すように、実施例1では、良好な膜質の圧電体結晶膜が安定して成膜された。圧電体結晶膜が基板全体にわたって略均一(フラット)に成膜された。
実施例2では、良好な膜質の圧電体結晶膜が安定して成膜された。実施例2では、圧電体結晶膜が基板全体にわたって略均一(フラット)に成膜された。
実施例3では、良好な膜質の圧電体結晶膜が成膜された。ただし、膜質が安定しない圧電体結晶膜が形成されることもあったが、概ね良好な膜質の圧電体結晶膜が成膜された。
比較例では、圧電体結晶膜の表面に凹凸が形成されて白濁した膜が形成された。比較例では、基板の中心側と外周側とで不均一な圧電体結晶膜が形成された。
以上のように実施例1〜3では、基板が載置される面の母材が露出された部分の直径が、基板の直径の1.05倍以上1.15倍以下のトレイを用いて、基板に圧電体結晶膜を成膜することにより、基板に膜質の良い圧電体結晶膜を安定して成膜することが可能であることが分かった。
(変形例)
なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
たとえば、上記実施形態では、トレイの位置決め部は、トレイの外周に沿って形成されている構成の例を示したが、本発明はこれに限られない。本発明では、トレイの位置決め部は、点状または線状に複数に分割して設けられていてもよい。
また、上記実施形態では、トレイの位置決め部は、トレイの縁に設けられている構成の例を示したが、本発明はこれに限られない。本発明では、トレイの位置決め部は、トレイの縁から離れた中心側部分に設けられていてもよい。
また、上記実施形態では、基板をヒータの放射熱(輻射熱)により加熱する構成の例を示したが、本発明はこれに限られない。本発明では、ヒータを、トレイまたは載置台に接するように設け、熱伝導により基板を加熱してもよい。
また、上記実施形態では、金属のメタライズ層を位置決め部の表面に設ける構成の例を示したが、本発明はこれに限られない。本発明では、被覆する金属を凹部などに設けてもよい。
また、上記実施形態では、圧電体結晶膜が強誘電体膜を含む例を示したが、本発明はこれに限られない。本発明では、圧電体結晶膜は強誘電体膜以外の圧電体結晶膜であってもよい。
2、2a トレイ(圧電体結晶膜成膜用トレイ)
3、3a 基板
12 ターゲット
13 載置台
15 成膜空間
20 トレイ本体
22、22a 位置決め部
23、23a 基板載置エリア

Claims (8)

  1. セラミックからなるとともに、基板が載置される側の面の母材が露出された部分の外縁部の直径が、前記基板の直径の1.05倍以上1.15倍以下のトレイに前記基板を配置する工程と、
    前記基板を前記トレイとともに、成膜空間内に配置された圧電体の材料を含むターゲットに対向するように配置する工程と、
    前記基板を前記トレイ側から加熱する工程と、
    前記ターゲットに電圧を印加する工程と、
    前記基板上に圧電体結晶膜を形成する工程とを備える、圧電体結晶膜の成膜方法。
  2. 前記基板を前記トレイに配置する工程において、前記基板を、前記トレイの前記基板が載置される側の面に形成された凸状の位置決め部により位置決めして、前記トレイに配置する、請求項1に記載の圧電体結晶膜の成膜方法。
  3. 前記トレイの前記位置決め部は、前記トレイの外周に沿って形成されている、請求項2に記載の圧電体結晶膜の成膜方法。
  4. 前記トレイは、前記基板が載置される側の面の母材が露出された部分の直径が、前記基板の直径の1.05倍以上1.15倍以下になるように、前記基板の載置される側の面の前記基板を載置する基板載置エリア以外が金属で被覆されている、請求項1〜3のいずれか1項に記載の圧電体結晶膜の成膜方法。
  5. 前記基板を前記トレイとともに前記成膜空間内に配置する工程において、前記基板が載置された前記トレイを、前記成膜空間内において、前記トレイの直径よりも大きい外周部分の直径を有する円環状の載置台に配置する、請求項1〜4のいずれか1項に記載の圧電体結晶膜の成膜方法。
  6. 前記基板を加熱する工程において、前記基板を、圧電体の材料のキュリー点以上の温度になるように加熱し、
    前記基板上に圧電体結晶膜を形成した後、前記成膜空間内において、前記基板を、圧電体の材料のキュリー点以下の温度になるまで徐冷する工程をさらに備える、請求項1〜5のいずれか1項に記載の圧電体結晶膜の成膜方法。
  7. 前記トレイは、炭化ケイ素からなる母材により形成され、
    圧電体の材料は、チタン酸ジルコン酸鉛を含む、請求項1〜6のいずれか1項に記載の圧電体結晶膜の成膜方法。
  8. 基板を載置する基板載置エリアと、
    セラミックからなるとともに、前記基板が載置される側の面の母材が露出された部分の外縁部の直径が、前記基板載置エリアの直径の1.05倍以上1.15倍以下の直径を有するトレイ本体とを備え、
    前記基板とともに圧電体の成膜空間内に配置される、圧電体結晶膜成膜用トレイ。
JP2016241240A 2016-12-13 2016-12-13 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ Active JP6186067B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016241240A JP6186067B1 (ja) 2016-12-13 2016-12-13 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
TW106137581A TWI784981B (zh) 2016-12-13 2017-10-31 壓電體結晶膜的成膜方法及壓電體結晶膜成膜用盤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241240A JP6186067B1 (ja) 2016-12-13 2016-12-13 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ

Publications (2)

Publication Number Publication Date
JP6186067B1 true JP6186067B1 (ja) 2017-08-23
JP2018095918A JP2018095918A (ja) 2018-06-21

Family

ID=59678200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241240A Active JP6186067B1 (ja) 2016-12-13 2016-12-13 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ

Country Status (2)

Country Link
JP (1) JP6186067B1 (ja)
TW (1) TWI784981B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112789366B (zh) 2018-10-30 2023-03-14 株式会社爱发科 真空处理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038914A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 圧電薄膜の形成装置
WO2008117781A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited Cvd成膜装置
JP2008280547A (ja) * 2007-05-08 2008-11-20 Canon Anelva Corp 真空処理装置
JP2009242927A (ja) * 2008-03-31 2009-10-22 Fujifilm Corp スパッタリング方法および装置
JP2012004396A (ja) * 2010-06-18 2012-01-05 Panasonic Corp 圧電体膜の製造方法とそれを用いた圧電体素子
WO2012046705A1 (ja) * 2010-10-06 2012-04-12 株式会社アルバック 誘電体成膜装置及び誘電体成膜方法
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP2014084494A (ja) * 2012-10-23 2014-05-12 Tohoku Univ 結晶配向制御装置、及びそれを備えた成膜装置、アニール装置並びに結晶配向制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038914A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 圧電薄膜の形成装置
WO2008117781A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited Cvd成膜装置
JP2008280547A (ja) * 2007-05-08 2008-11-20 Canon Anelva Corp 真空処理装置
JP2009242927A (ja) * 2008-03-31 2009-10-22 Fujifilm Corp スパッタリング方法および装置
JP2012004396A (ja) * 2010-06-18 2012-01-05 Panasonic Corp 圧電体膜の製造方法とそれを用いた圧電体素子
WO2012046705A1 (ja) * 2010-10-06 2012-04-12 株式会社アルバック 誘電体成膜装置及び誘電体成膜方法
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP2014084494A (ja) * 2012-10-23 2014-05-12 Tohoku Univ 結晶配向制御装置、及びそれを備えた成膜装置、アニール装置並びに結晶配向制御方法

Also Published As

Publication number Publication date
JP2018095918A (ja) 2018-06-21
TW201840879A (zh) 2018-11-16
TWI784981B (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
US11282734B2 (en) Electrostatic chuck and method for manufacturing the same
JP5747041B2 (ja) 誘電体成膜装置及び誘電体成膜方法
KR20060100302A (ko) 양극처리된 기판 지지부
JPWO2010087385A1 (ja) 成膜装置およびガス吐出部材
CN112864304A (zh) 具有pmnpt层的压电装置的制造
WO2015137198A1 (ja) 多層膜の製造方法および多層膜
JP6186067B1 (ja) 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
US20230032638A1 (en) Physical vapor deposition of piezoelectric films
US20230069395A1 (en) Stress treatments for cover wafers
TW202239733A (zh) 壓電膜之沉積
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
KR20130104738A (ko) 정전척 및 그 제조방법
JP2019533309A (ja) 熱接触が制御された加熱装置
JP6731798B2 (ja) 基板処理装置
WO2022202364A1 (ja) 半導体製造装置及び半導体製造装置用の部品
KR101617006B1 (ko) 히터가 구비된 정전척 및 그 제조방법
US11951583B2 (en) Electrostatic chuck with high insulation performance and electrostatic attraction force
KR101574779B1 (ko) 히터가 장착된 캡형 정전척 및 그 제조방법
US20150380635A1 (en) METHODS TO IMPROVE THE CRYSTALLINITY OF PbZrTiO3 AND Pt FILMS FOR MEMS APPLICATIONS
JP2005038914A (ja) 圧電薄膜の形成装置
KR101542150B1 (ko) 캡형 정전척 및 그 제조방법
JP2004253535A (ja) 誘電体薄膜形成装置および誘電体薄膜形成方法
JP2020017685A (ja) 基板処理装置及びプラズマシースの高さ制御方法
JP2005276977A (ja) 誘電体膜の形成方法
JP2008227145A (ja) 誘電体積層基板の製造方法およびこれに用いる加熱処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170728

R150 Certificate of patent or registration of utility model

Ref document number: 6186067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250