JP2005276977A - 誘電体膜の形成方法 - Google Patents
誘電体膜の形成方法 Download PDFInfo
- Publication number
- JP2005276977A JP2005276977A JP2004086199A JP2004086199A JP2005276977A JP 2005276977 A JP2005276977 A JP 2005276977A JP 2004086199 A JP2004086199 A JP 2004086199A JP 2004086199 A JP2004086199 A JP 2004086199A JP 2005276977 A JP2005276977 A JP 2005276977A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- forming
- heating
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】電気特性が高い誘電体膜を成膜する。
【解決手段】本発明の成膜方法では、第一の加熱工程で10kPa以下の低いガス圧力で成膜対象物を加熱することで、700℃未満の低温であっても誘電体膜8の結晶性が向上し、分極性の高い誘電体膜8が得られるので、加熱工程で成膜対象物3が高熱によりダメージを受け難い。本発明により成膜された誘電体膜8は残留分極値が高く、また、低電圧駆動が可能であるので、FeRAM、DRAM、システムLSI、圧電素子、光学膜または薄膜コンデンサに用いられる誘電体膜に適している。
【選択図】図3
【解決手段】本発明の成膜方法では、第一の加熱工程で10kPa以下の低いガス圧力で成膜対象物を加熱することで、700℃未満の低温であっても誘電体膜8の結晶性が向上し、分極性の高い誘電体膜8が得られるので、加熱工程で成膜対象物3が高熱によりダメージを受け難い。本発明により成膜された誘電体膜8は残留分極値が高く、また、低電圧駆動が可能であるので、FeRAM、DRAM、システムLSI、圧電素子、光学膜または薄膜コンデンサに用いられる誘電体膜に適している。
【選択図】図3
Description
本発明は誘電体膜の形成方法に関するものである。
従来では、FeRAM(Ferroelectric Random Access Memory)やDRAM(Dynamic Random Access Memory)に用いられる誘電体膜の成膜には、スパッタリング法や、MO−CVD(Metal Organic - Chemical Vapor Deposition)法が用いられている。
これらの方法で成膜された誘電体膜には、下部電極膜と誘電体膜との間や、下地基板と誘電体膜との間の界面に酸素欠損やアモルファス層が存在することが多いので、誘電体膜の結晶性を上げ、必要な電気特性を含めた諸特性を得るために、通常、成膜された後の誘電体膜を700℃以上の高温で熱処理する工程が必要であった。
しかしながら、熱処理を行った場合でも所望の誘電体キャパシタ特性を得ることが困難であり、また、一般に誘電体膜はトランジスタやプラグ等の素子構造が形成された基板上に形成されるため、それらの素子構造の耐熱性を考慮すると、無制限に基板を加熱することはできないという問題があった。
特開2001−342572号公報
特開2003−59921号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、比較的低温の熱処理においても誘電体膜を効果的に結晶化する事ができ、かつ、良好な誘電特性が得られる誘電体膜の形成することを目的としている。
上記課題を解決するために、請求項1記載の発明は、成膜対象物上に誘電体膜を成膜する成膜工程と、前記成膜対象物を加熱する熱処理工程とを有し、前記成膜工程の後に前記熱処理工程を行う誘電体膜の形成方法であって、前記熱処理工程は第一の加熱工程を有し、前記第一の加熱工程は、前記成膜対象物を圧力が10kPa以下の第一の処理圧力下において、前記成膜対象物を加熱する誘電体膜の形成方法である。
請求項2記載の発明は、請求項1記載の誘電体膜の形成方法であって、前記熱処理工程は、第一の加熱工程の後に行われる第二の加熱工程を有し、前記第二の加熱工程は、前記成膜対象物を、前記第一の処理圧力よりも高い圧力の第二の処理圧力下に置き、前記成膜対象物を加熱する誘電体膜の形成方法である。
請求項3記載の発明は、請求項1又は請求項2のいずれか1項記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記成膜対象物を圧力が10Pa以上の前記第一の処理圧力下に置いて、前記成膜対象物を加熱する誘電体膜の形成方法である。
請求項4記載の発明は、前記第二の加熱工程は、処理ガスの雰囲気に前記成膜対象物を置いて加熱する請求項2又は請求項3のいずれか1項記載の誘電体膜の形成方法であって、前記処理ガスには化学構造中に酸素原子を含むガスを含有させる誘電体膜の形成方法である。
請求項5記載の発明は、請求項4記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記処理ガスの雰囲気に前記成膜対象物を置いて加熱する誘電体膜の形成方法である。
請求項6記載の発明は、請求項1乃至請求項5のいずれか1項記載の誘電体膜の形成方法であって、前記成膜工程は、(Pb,La)(Zr,Ti)O3と、Pb(Zr,Ti)O3-Xと、(Ba,Sr)TiO3-Xと、SrTiO3と、SrBi2Ta2O9と、(Bi,La)4Ti3O12とからなる群より選択されるいずれか1種類の誘電体材料を主成分とする誘電体膜を成膜する誘電体膜の形成方法である。
(上記各化学式中xは0または1また2である。)
請求項7記載の発明は、請求項1乃至請求項6のいずれか1項記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記成膜対象物を450℃以上600℃以下の加熱温度で加熱する誘電体膜の形成方法である。
請求項2記載の発明は、請求項1記載の誘電体膜の形成方法であって、前記熱処理工程は、第一の加熱工程の後に行われる第二の加熱工程を有し、前記第二の加熱工程は、前記成膜対象物を、前記第一の処理圧力よりも高い圧力の第二の処理圧力下に置き、前記成膜対象物を加熱する誘電体膜の形成方法である。
請求項3記載の発明は、請求項1又は請求項2のいずれか1項記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記成膜対象物を圧力が10Pa以上の前記第一の処理圧力下に置いて、前記成膜対象物を加熱する誘電体膜の形成方法である。
請求項4記載の発明は、前記第二の加熱工程は、処理ガスの雰囲気に前記成膜対象物を置いて加熱する請求項2又は請求項3のいずれか1項記載の誘電体膜の形成方法であって、前記処理ガスには化学構造中に酸素原子を含むガスを含有させる誘電体膜の形成方法である。
請求項5記載の発明は、請求項4記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記処理ガスの雰囲気に前記成膜対象物を置いて加熱する誘電体膜の形成方法である。
請求項6記載の発明は、請求項1乃至請求項5のいずれか1項記載の誘電体膜の形成方法であって、前記成膜工程は、(Pb,La)(Zr,Ti)O3と、Pb(Zr,Ti)O3-Xと、(Ba,Sr)TiO3-Xと、SrTiO3と、SrBi2Ta2O9と、(Bi,La)4Ti3O12とからなる群より選択されるいずれか1種類の誘電体材料を主成分とする誘電体膜を成膜する誘電体膜の形成方法である。
(上記各化学式中xは0または1また2である。)
請求項7記載の発明は、請求項1乃至請求項6のいずれか1項記載の誘電体膜の形成方法であって、前記第一の加熱工程は、前記成膜対象物を450℃以上600℃以下の加熱温度で加熱する誘電体膜の形成方法である。
本発明によれば、誘電体膜を10kPa以下の減圧雰囲気下で熱処理することにより、誘電体膜の結晶性が著しく向上するので、誘電体膜の電気特性が従来に比べてより高くなる。
以下で図面を参照し、本発明の実施形態について説明する。図1の符号1は本発明に用いる成膜装置の一例を示している。成膜装置1は搬送室11を有している。搬送室11にはカセット室13と、成膜室12と、熱処理室20とが接続されており、搬送室を通して基板を搬送することで、カセット室13と成膜室12と熱処理室20との間で基板を大気に晒すことなく搬送可能になっている。
成膜装置1は真空排気系19を有しており、真空排気系19によって搬送室11と、カセット室13と、成膜室12と、熱処理室20とが個別に真空排気されるようになっている。
この成膜装置1を用いて誘電体膜を形成するには、予めカセット室13内部に成膜前の成膜対象物を複数枚配置しておき、真空排気系19により、カセット室13と、搬送室11と、成膜室12と、熱処理室20の内部に真空雰囲気を形成しておく。
次いで、カセット室13から搬送室11を通して成膜室12へ成膜対象物を搬入し、成膜室12内部で成膜対象物上に誘電体膜を形成した後、誘電体膜が形成された成膜対象物を成膜室12から取出し、熱処理室20へ搬送する。
図2を参照し、熱処理室20は真空槽21と、真空槽21の上部に配置された加熱手段25と、真空槽21内部に配置された基板ホルダ22とを有しており、熱処理室20へ搬送された成膜対象物3を真空槽21内部に搬入し、基板ホルダ22上に載置する。
真空槽21には処理ガス供給系29が接続されている。真空槽21内部には予め真空雰囲気が形成されており、真空排気を続けながら、処理ガス供給系29から第一の処理ガスを真空槽21内部に導入し、処理ガスの流量と排気速度を制御し、真空槽21内部の圧力を10kPa以下の第一の処理圧力に維持する。
ここでは、真空槽21内部には第一の処理ガスだけを導入しているので、第一の処理ガスの圧力(分圧)が、真空槽21内部の圧力(全圧)、即ち、成膜対象物3周囲の圧力と等しくなっている。
加熱手段25はリング状の加熱ランプ26を複数本有しており、真空槽21内部の圧力を所定圧力に維持しながら各加熱ランプ26に通電し、加熱手段25から赤外線を放出させる。
真空槽21の少なくとも天井部分は透明な材質で構成されており、加熱手段25から放出される赤外線は真空槽21の天井部分を透過し、成膜対象物3に照射され、成膜対象物3が加熱される。
第一の処理ガスの圧力を第一の処理圧力に維持しながら、加熱ランプ26への通電量を制御し、成膜対象物3の温度を450℃以上600℃以下の第一の加熱温度に所定時間維持した後、加熱ランプ26への通電を停止すると共に、真空排気を続けながら処理ガスの供給を停止して真空槽21内部から第一の処理ガスを排出し、第一の加熱工程を終了する。
第一の加熱工程終了後、処理ガス供給系19から真空槽21内部に、第一の処理ガスと同じ種類のガスで構成された第二の処理ガスを供給して真空槽21内部の圧力を上げ、真空槽12内部の圧力を第一の処理圧力も高い圧力である第二の処理圧力に維持し、加熱ランプ26へ通電する。
ここでも、真空槽21内部には第二の処理ガスだけを導入しているので、第二の処理ガスの圧力は真空槽21内部の全圧と等しくなっており、第二の処理ガスの圧力を第二の処理圧力に維持しながら、加熱ランプ26の通電量を制御し、成膜対象物3の温度を第一の加熱温度よりも高い第二の加熱温度に所定時間維持した後、加熱ランプ26への通電を停止し、第二の加熱工程を終了する。
これらの熱処理工程が終了した後、成膜対象物3を熱処理室20からカセット室13へ戻し、成膜装置1から取り出した後、他の成膜装置へ搬入し、誘電体膜表面に上部電極膜を成膜すれば図3に示すようなキャパシタ構造2を有する半導体装置が得られる。
この半導体装置では、成膜対象物3が円盤状の基板4を有しており、基板4の表面には熱酸化膜5が形成され、熱酸化膜5上にバリア層6と、下部電極膜7とがこの順番で積層されている。図3の符号8は誘電体膜を示し、符号9は上部電極膜を示しており、誘電体膜8は成膜対象物3の下部電極膜7が配置された面に形成されている。
尚、上述した熱処理室20では、真空槽21の天井部分がドーム状であって、加熱ランプ26がそのドームの周囲を取り囲むように配置されている。加熱ランプ26の周囲が反射体24で取り囲まれており、加熱装置25から放射される赤外線は反射体24で反射されて成膜対象物3側に向けられるので、加熱効率が非常に高くなっている。
しかしながら、本発明に用いる熱処理室20は特に限定されるものではない。図4の符号20’は本発明に用いる熱処理室の他の例を示している。この熱処理室20’では、加熱手段25’が細長の加熱ランプ26を複数本有しており、各加熱ランプ26は真空槽21の上部で成膜対象物3の表面に対して略並行に配置されている。反射体24’は加熱手段25の真空槽21とは反対側の面に取り付けられており、加熱手段25から成膜対象物3とは反対側の方向に放射された赤外線は、反射体24’によって成膜対象物3側へ向けられるようになっている。
以上は誘電体膜8をスパッタリング法により成膜したが、本発明はこれに限定されるものではなく、MO−CVD(Metal Organic - Chemical Vapor Deposition)法によって形成した誘電体膜8においても本発明の効果は得られる。
誘電体膜8の膜厚も100nmに限定されるものではなく、半導体素子や圧電素子、または薄膜コンデンサの構造上要求される容量値を満足する厚さであれば、特に制限しない。
また、第一の処理ガスの圧力も特に限定されるものではなく、第一の処理ガスの圧力は10kPa以下であれば同様の効果がある。さらに、第一の加熱温度も特に限定されるものではないが、第一の加熱温度が450℃未満であると誘電体膜の十分な結晶成長が得られないので、450℃以上であることが望ましい。
第一、第二の処理ガスの種類は特に限定されないが、酸素やオゾンのように、化学構造中に酸素原子を有する酸素供与ガスが含有されたものを用いることが好ましい。これらの酸素供与ガスは、1種類を単独で用いてもよいし、2種類以上を混合したものを用いてもよい。また、第一、第二の処理ガスには、酸素供与ガスのほかに、アルゴンガス(Ar)と、窒素ガス(N2)のいずれか一方又は両方を添加することもできる。第一、第二の処理ガスはそれぞれ同じ種類のガスで構成してもよいし、異なる種類のガスを用いてもよい。
第一の加熱工程は、上述した第一の処理圧力で加熱処理が行われればよいので、処理ガスの種類に特に限定されるものではないが、第一の処理ガスに第二の処理ガスと同じ種類のガスを用いれば、第二の処理ガスへの置換が短縮できる。具体的には、第一、第二の処理ガスに同じ種類のガスを用いる場合には、第一の加熱工程終了後に真空槽21から第一の処理ガスを排出する必要がなく、第一の処理ガスの供給を停止せずに第二の加熱工程に移ってもよい。この場合は、加熱手段25への通電も停止する必要がなく、加熱手段25による加熱を続けながら、成膜対象物3周囲の圧力を上げ、第二の加熱工程に移ってもよい。
本実施例ではバリア膜6は、誘電体の電気特性に影響を与えなければ、TiO2のような酸化チタン(TiOx)に限らずTiAlN,TiSiN、TaN、Ir、IrOxなどの酸素バリア性を有するバリア膜を用いることができる。下部電極膜7及び上部電極膜9の厚さはそれぞれ1000Å(100nm)としたが、表面粗さが大きくなり、誘電体膜8の電気特性に影響を与えることのない厚さであれば、特に制限しない。
上部及び下部電極膜7、9の材料としては、Pt以外にIr、IrOx、Ru,SrRuO3等の金属やこれらの合金からなる金属及び酸化物導伝体を用いても、今回の目的を達成するため、適用可能である。第一の処理ガスの圧力は10kPa以下であれば同様の効果が得られるが、10Pa以上であることが好ましい。
<実施例1>
図1に示した成膜装置1を用い、成膜対象物3の下部電極膜7表面にRF(Radio Frequency)スパッタリング法によりPLZT((Pb,La)(Zr,Ti)O3)からなるPZT(Pb(Zr,Ti)O3-X)の膜(膜厚100nm)を成膜し、誘電体膜8とした。尚、PLZTはPZT(Pb(Zr,Ti)O3-X)の1種であり、PZTのPbの一部がLaに置換されたものである。
図1に示した成膜装置1を用い、成膜対象物3の下部電極膜7表面にRF(Radio Frequency)スパッタリング法によりPLZT((Pb,La)(Zr,Ti)O3)からなるPZT(Pb(Zr,Ti)O3-X)の膜(膜厚100nm)を成膜し、誘電体膜8とした。尚、PLZTはPZT(Pb(Zr,Ti)O3-X)の1種であり、PZTのPbの一部がLaに置換されたものである。
ここでは、RFスパッタリングの成膜条件は、周波数が13.56MHz、投入電力が1000W、プロセスガスがArガス、プロセスガスの流量が18sccm、成膜室の圧力が1.0Paであった。
次に、図2に示した熱処理室20に成膜対象物3を搬入し、第一の処理ガスとして酸素ガス(O2)を用い、第一の処理ガスの圧力が1.0kPa、第一の加熱温度が600℃、加熱時間が1.0分の条件で第一の加熱工程を行った後、第二の処理ガスとして酸素ガス(O2)を用い、第二の処理ガスの圧力が101.325kPa(1atm)、第二の加熱温度が700℃、加熱時間が1.0分の条件で第二の加熱工程を行った。
尚、実施例1では上述したように、成膜対象物3を大気に晒すことなく成膜室12と熱処理室20との間を搬送可能な成膜装置1を用いたので、成膜工程と、加熱工程は所謂in−situで行われたことになる。
熱処理工程終了後、誘電体膜8の表面にメタルマスクを用いて上部電極膜9を成膜した後、上部電極膜9ダメージ回復として、酸素ガスの圧力が大気圧(101.325kPa)の後処理雰囲気に成膜対象物3を置き、650℃の加熱温度で60分間成膜対象物3を加熱し、キャパシタ構造2を有する半導体装置を得た(後処理工程)。
ここでは、その半導体装置2の基板4をシリコン(Si)基板で構成し、熱酸化膜5を膜厚100nmの二酸化ケイ素(SiO2)で構成し、バリア層6を膜厚20nmの二酸化チタン(TiO2)膜で構成し、下部電極膜7を膜厚100nmのPt膜で構成し、上部電極膜9を膜厚50nmのPt膜で構成した。
<実施例2>
上述した成膜装置1に変え、図5に示したように、成膜室112と熱処理室120とが分離した成膜装置101を用い、上記実施例1と同じ成膜条件で成膜室112で膜厚100nmの誘電体膜(PZT膜)を成膜した後、成膜室112に接続されたカセット室113から一旦成膜対象物3を大気雰囲気に取り出した後、熱処理室120に接続されたカセット室123を通して成膜対象物3を熱処理室120に搬入した。ここでは、熱処理室120として上述した実施例1と同じ熱処理室20を用い、酸素ガスに代え、アルゴンガス(Ar)を第一の処理ガスに用いた以外は実施例1と同じ条件で第一、第二の加熱工程を行った。熱処理工程後の成膜対象物に上部電極膜9を形成した後、上記実施例1と同じ条件で後処理工程を行った。
上述した成膜装置1に変え、図5に示したように、成膜室112と熱処理室120とが分離した成膜装置101を用い、上記実施例1と同じ成膜条件で成膜室112で膜厚100nmの誘電体膜(PZT膜)を成膜した後、成膜室112に接続されたカセット室113から一旦成膜対象物3を大気雰囲気に取り出した後、熱処理室120に接続されたカセット室123を通して成膜対象物3を熱処理室120に搬入した。ここでは、熱処理室120として上述した実施例1と同じ熱処理室20を用い、酸素ガスに代え、アルゴンガス(Ar)を第一の処理ガスに用いた以外は実施例1と同じ条件で第一、第二の加熱工程を行った。熱処理工程後の成膜対象物に上部電極膜9を形成した後、上記実施例1と同じ条件で後処理工程を行った。
上記実施例2で成膜された誘電体膜8(強誘電体PZTキャパシタ)の結晶性と電気特性とを測定した。ここでは結晶性を調べるためにX線回析による測定を行い、その結果を図6に記載した。また、電気特性を調べるために、直径0.5mmのドット状の上部電極膜9を形成し、上部電極膜9と下部電極膜7との間に±3Vの電圧を印加した場合の分極値の変化を測定し、そのヒステリシスループを図7に記載した。
PLZTのようなPZTの膜では、PZT(111)配向が誘電体膜の分極に寄与すると言われている。図6を見ると、実施例2の誘電体膜8では分極に寄与しないPZT(100)配向のピークが見られ、良好な分極極性を示すPZT(111)配向のピークが非常に小さかった。
次に、上記実施例1で成膜された誘電体膜8についても同じ条件で結晶性と電気特性とを測定した。更に、第一の加熱温度をそれぞれ450℃、500℃、550℃に変えた以外は実施例1と同じ条件で3種類の誘電体膜8を成膜し、それらの誘電体膜8についても実施例1、2と同じ条件で結晶性と電気特性を測定した。その結果を、実施例1の結果と一緒に図8、9に示す。
図8から明らかなように、第一の加熱温度が600℃である実施例1と、第一の加熱温度を450℃〜550℃に変えた場合では、PZT(100)配向のピークが殆ど見られず、PZT(111)配向のピークが確認された。
また、図9から明らかなように、第一の加熱温度が600℃である実施例1と、第一の加熱温度を450℃〜550℃に変えた場合では、残留分極値も実用上十分な値が得られた。従って、第一の加熱温度が450℃以上600℃以下の範囲では、実用上十分な分極極性を有する誘電体膜が得られることが分かる。
これに対し、実施例2ではPZT(100)配向ピークが見られたので、このことから成膜工程と熱処理工程とを同じ成膜装置で行い、成膜工程と熱処理工程との間で成膜対象物3を大気に晒さなければ、良好な分極極性を有し、電気的特性に優れた誘電体膜8が得られることがわかる。
<比較例1>
第一の加熱工程の圧力を101.325kPa(1atm)とした以外は上記実施例1と同じ条件で誘電体膜の成膜を行い、キャパシタ構造を有する半導体装置を得た。この比較例1と実施例1の製造工程の比較を図20のフローチャートに示す。
比較例1で成膜された誘電体膜8と、実施例1で成膜された誘電体膜に3Vの電圧を印加した場合の分極電荷密度と、分極飽和電圧とを測定した。
第一の加熱工程の圧力を101.325kPa(1atm)とした以外は上記実施例1と同じ条件で誘電体膜の成膜を行い、キャパシタ構造を有する半導体装置を得た。この比較例1と実施例1の製造工程の比較を図20のフローチャートに示す。
比較例1で成膜された誘電体膜8と、実施例1で成膜された誘電体膜に3Vの電圧を印加した場合の分極電荷密度と、分極飽和電圧とを測定した。
図10は実施例1と比較例1の分極電荷密度を比較したものであり、明らかに実施例1において分極値が向上し、2.0V以下の低電圧で駆動できるキャパシタが得られたことがわかる。
図11は実施例1と比較例1の分極飽和電圧を比較したものであり、明らかに実施例1において飽和電圧値が低下し、低電圧で駆動できるキャパシタが得られたことがわかる。以上のことから、第一の加熱工程での処理ガス圧力を10kPa以下にすれば、誘電体膜8の電気的特性が向上することが確認された。
次に、第一の処理ガスの圧力を10Paから大気圧(101kPa)まで変化させた時の分極電荷密度と、分極飽和電圧の比較を行なった。図12は分極電荷密度の比較結果を示しており、第一の処理ガスの圧力が10kPa以下であれば、分極電荷密度が向上することがわかる。
また、図13は分極飽和電圧の比較結果を示しており、第一の処理ガスの圧力が10kPa以下の場合は飽和電圧が低く、従来に比べてPZTキャパシタを低電圧駆動できることがわかる。
次に、成膜工程と熱処理工程との途中で成膜対象物3を大気に晒さず、in-situの条件で成膜を行った場合(実施例1)と、成膜工程の後に一旦成膜対象物3を大気雰囲気に取り出すout-situの条件で成膜を行った場合(実施例2)について、分極電荷密度と、分極飽和電圧とを比較した。
実施例1、2の分極電荷密度の測定結果を図14に示し、実施例1、2の分極飽和電圧の測定結果を図15に示す。図14、15を比較すれば明らかなように、成膜工程と、熱処理工程との間で成膜対象物3を大気に晒さずにin-situの環境で各工程を行えば、誘電体膜8の電気的特性が向上することが確認された。
次に、第二の加熱工程を行わず、第一の処理ガスの圧力と、第一の加熱温度をそれぞれ変えて第一の加熱工程を行った場合の、分極電荷密度と分極飽和電圧とを比較した。
分極電荷密度の測定結果を図16に示し、分極飽和電圧の測定結果を図17に示す。図16から明らかなように、第一の処理ガスの圧力が101.325kPa(1atm)の場合(従来)に比べ、1.0kPaの場合(本発明)には、分極電荷密度は加熱温度が550,600℃と低い場合であっても著しく向上した。また、図17から明らかなように、本発明によれば第一の加熱温度が従来に比べて低くても十分な低電圧駆動が行われることが明らかになった。
次に、図2に示した熱処理室20(新型熱処理装置)と、図4に示した熱処理室20’(従来型熱処理装置)を用いた場合の昇温特性を比較した。
図18は新型熱処理装置20と、従来型熱処理装置20’を用いて基板(ウェハ)を目標温度(600℃)に加熱した場合の、ウェハ温度の経時的変化を示したグラフであり、図18から明らかなように、従来型熱処理装置20’では目標温度よりも高い温度上昇(オーバーシュート)が大きく、それを抑えるために加熱装ランプ26’の通電量を低くするため、オーバーシュートの後に、目標温度よりも低い温度低下(アンダーシュート)が発生している。
従来型熱処理装置20では、昇温速度を遅くしなければオーバーシュートを抑制することができなかったが、図2に示したような熱処理室20では従来型熱処理装置20’と同等な昇温速度を保ちつつも、オーバーシュートは発生しない。
次に、新型熱処理装置20で熱処理された誘電体膜8の結晶性と、従来型熱処理装置20’で熱処理された誘電体膜8の結晶性を図19に示す。図19から明らかなように、新型熱処理装置20を用いた場合には、従来型熱処理装置20’を用いた場合に比べ、誘電体膜8の分極に寄与しないPZT(100)配向のピークは小さく、逆に、良好な分極極性を示すPZT(111)配向のピークは大きかった。
これらのことから、図2に示したような新型熱処理装置20を用いれば、昇温速度を遅くしなくてもウェハ温度のオーバーシュートとアンダーシュートを抑制され、その結果、電気的特性の高い誘電体膜8が得られることがわかった。
FeRAM、DRAM、システムLSI、圧電素子、光学膜または薄膜コンデンサに用いられる誘電体膜を提供することができる。
1……成膜装置 3……成膜対象物 8……誘電体膜 11……搬送室 12……成膜室 20……熱処理室
Claims (7)
- 成膜対象物上に誘電体膜を成膜する成膜工程と、前記成膜対象物を加熱する熱処理工程とを有し、前記成膜工程の後に前記熱処理工程を行う誘電体膜の形成方法であって、
前記熱処理工程は第一の加熱工程を有し、
前記第一の加熱工程は、前記成膜対象物を圧力が10kPa以下の第一の処理圧力下において、前記成膜対象物を加熱する誘電体膜の形成方法。 - 前記熱処理工程は、第一の加熱工程の後に行われる第二の加熱工程を有し、前記第二の加熱工程は、前記成膜対象物を、前記第一の処理圧力よりも高い圧力の第二の処理圧力下に置き、前記成膜対象物を加熱する請求項1記載の誘電体膜の形成方法。
- 前記第一の加熱工程は、前記成膜対象物を圧力が10Pa以上の前記第一の処理圧力下に置いて、前記成膜対象物を加熱する請求項1又は請求項2のいずれか1項記載の誘電体膜の形成方法。
- 前記第二の加熱工程は、処理ガスの雰囲気に前記成膜対象物を置いて加熱する請求項2又は請求項3のいずれか1項記載の誘電体膜の形成方法であって、
前記処理ガスには化学構造中に酸素原子を含むガスを含有させる誘電体膜の形成方法。 - 前記第一の加熱工程は、前記処理ガスの雰囲気に前記成膜対象物を置いて加熱する請求項4記載の誘電体膜の形成方法。
- 前記成膜工程は、(Pb,La)(Zr,Ti)O3と、Pb(Zr,Ti)O3-Xと、(Ba,Sr)TiO3-Xと、SrTiO3と、SrBi2Ta2O9と、(Bi,La)4Ti3O12とからなる群より選択されるいずれか1種類の誘電体材料を主成分とする誘電体膜を成膜する請求項1乃至請求項5のいずれか1項記載の誘電体膜の形成方法。
(上記各化学式中xは0または1また2である。) - 前記第一の加熱工程は、前記成膜対象物を450℃以上600℃以下の加熱温度で加熱する請求項1乃至請求項6のいずれか1項記載の誘電体膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086199A JP2005276977A (ja) | 2004-03-24 | 2004-03-24 | 誘電体膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086199A JP2005276977A (ja) | 2004-03-24 | 2004-03-24 | 誘電体膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005276977A true JP2005276977A (ja) | 2005-10-06 |
Family
ID=35176335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004086199A Pending JP2005276977A (ja) | 2004-03-24 | 2004-03-24 | 誘電体膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005276977A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013029147A (ja) * | 2011-07-28 | 2013-02-07 | Hitachi Automotive Systems Steering Ltd | ソレノイドバルブ、ソレノイドおよび可変容量ポンプ |
-
2004
- 2004-03-24 JP JP2004086199A patent/JP2005276977A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013029147A (ja) * | 2011-07-28 | 2013-02-07 | Hitachi Automotive Systems Steering Ltd | ソレノイドバルブ、ソレノイドおよび可変容量ポンプ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007073926A (ja) | 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法 | |
JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
US20120171784A1 (en) | Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device | |
JP2002170938A (ja) | 半導体装置およびその製造方法 | |
JP2007081378A (ja) | 半導体装置とその製造方法、および薄膜装置 | |
TWI538103B (zh) | 半導體裝置及半導體裝置之製造方法 | |
KR101227446B1 (ko) | 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법 | |
JPH1117126A (ja) | 強誘電体膜の堆積方法および強誘電体キャパシタ素子 | |
KR100321694B1 (ko) | 반도체소자의캐패시터전극용백금막형성방법 | |
JP3664033B2 (ja) | セラミックスの製造方法およびその製造装置 | |
JP2005276977A (ja) | 誘電体膜の形成方法 | |
JP3013418B2 (ja) | 誘電体薄膜と薄膜デバイスとそれらの製造方法 | |
JP2023538635A (ja) | 圧電用途のための堆積方法及び装置 | |
JP3294214B2 (ja) | 薄膜キャパシタ | |
JP2006108291A (ja) | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 | |
JP2000058770A (ja) | 半導体装置のキャパシタ―の形成方法 | |
JP2658819B2 (ja) | 薄膜キャパシタ | |
US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 | |
JP3531672B2 (ja) | 金属酸化膜の形成方法 | |
JP2006190716A (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP2010077020A (ja) | 高い誘電率を有するパイロクロール構造のセラミック酸化物材料を形成するプロセスおよびマイクロエレクトロニクス用途のためのこのプロセスの実施 | |
KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
WO2004008518A1 (ja) | 成膜方法及び成膜装置 | |
JP2007123934A (ja) | 成膜方法及びキャパシタ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |