JP2658819B2 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ

Info

Publication number
JP2658819B2
JP2658819B2 JP5227381A JP22738193A JP2658819B2 JP 2658819 B2 JP2658819 B2 JP 2658819B2 JP 5227381 A JP5227381 A JP 5227381A JP 22738193 A JP22738193 A JP 22738193A JP 2658819 B2 JP2658819 B2 JP 2658819B2
Authority
JP
Japan
Prior art keywords
film
thin film
barium
layer
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5227381A
Other languages
English (en)
Other versions
JPH0786514A (ja
Inventor
政次 吉田
弘 山口
ルセシェール ピエール・イブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5227381A priority Critical patent/JP2658819B2/ja
Publication of JPH0786514A publication Critical patent/JPH0786514A/ja
Application granted granted Critical
Publication of JP2658819B2 publication Critical patent/JP2658819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超高集積シリコン半導
体デバイスに用いられる薄膜キャパシタにおける容量絶
縁膜の構造に関するものである。
【0002】
【従来の技術】半導体メモリの高密度大容量化に対応し
て、256Mbダイナミックランダムアクセスメモリ
(以下、DRAMと略す)以降の1Gb、4GbのDR
AMの容量絶縁膜には極めて高い誘電率が必要である。
かかる絶縁膜には、使用温度で常誘電性で、温度変化が
小さく、数GHzの高周波数領域まで誘電率が低下しな
い等の物性が要求される。従って、1990年IEEE
第7回強誘電体応用国際会議(1990 IEEE 7
th International Symposiu
m on Applications of Ferr
oelectrics)論文集の第121頁から第12
4頁に記述されているように、常誘電性のチタン酸バリ
ウムストロンチウム(BaX Sr1 - X TiO3 )のペ
ロヴスカイト型酸化物薄膜が採用されている。
【0003】
【発明が解決しようとする課題】しかしながら、199
1年の国際電子デバイス会議(Internation
al Electron Devices Meeti
ng,1991)の論文集(Technical Di
gest)の第823頁から第826頁に報告されてい
るように、このチタン酸バリウムストロンチウム薄膜
は、他の常誘電体薄膜あるいは強誘電体薄膜と同様に、
DRAM応用上重要となる薄膜化にともなって実効的な
誘電率が低下するという問題点を指摘されている。
【0004】上述の実効的誘電率の膜厚依存性は、真に
薄膜の誘電率が低下している場合と誘電体と電極の界面
近傍に低誘電率層が形成される場合とが考えられるが、
実際には界面低誘電率層形成が現実的である。この界面
は、下部電極と誘電体、上部電極と誘電体の間に二つ形
成されるが、下部電極と誘電体が接する界面近傍の誘電
体膜は成膜時に結晶化が進行して遷移層が少ないことが
期待される。例えば、白金上に化学的気相堆積法により
形成されたチタン酸ストロンチウム膜の断面透過電子顕
微鏡観察によれば、白金界面から結晶化したチタン酸ス
トロンチウムの柱状グレインを明瞭に認めることができ
る。
【0005】一方、上部電極と誘電体の界面では、界面
に接する誘電体は成長時の表面であり結晶欠陥が多いで
あろう。この表面欠陥層として、例えば、チタン酸バリ
ウムストロンチウム膜表面におけるSrO層の潜り込み
による表面TiO2 層の形成を考えることができる。こ
のために、上部電極と誘電体の界面に低誘電率層が生じ
ることは十分に想像される。この対策として、上部電極
を含めた誘電体薄膜の熱処理が考えられるが、電極材料
の選択に制約を生じ電極加工工程の容易さにも影響す
る。
【0006】本発明は、薄膜化による実効的誘電率の低
下を制御してチタン酸バリウムストロンチウム薄膜が4
GbDRAMの容量絶縁膜として利用されることを可能
とする容量膜構造を提供するものである。
【0007】
【課題を解決するための手段】本発明は、下部電極上に
容量膜、上部電極を順次積層してなる薄膜キャパシタに
おいて、前記容量膜が、前記下部電極と接して設けられ
たチタン酸ストロンチウムあるいはチタン酸バリウムス
トロンチウムよりなる層と、膜厚2〜20nmのチタン
酸バリウム薄膜よりなる層の積層構造よりなることを特
徴とする。
【0008】
【作用】本発明者は、チタン酸バリウムストロンチウム
表面欠陥層がペロヴスカイト結晶格子の(100)面に
沿って結晶内に潜り込み易いSrO(100)単原子層
の性質によると想定して本発明に到達した。チタン酸バ
リウムストロンチウム誘電体表面にチタン酸バリウム薄
膜を形成することにより、ペロヴスカイト結晶格子に潜
り込み易いSrO成分を表面近傍から排除できる。これ
によってチタニウム過剰の酸化物表面層は形成されず、
薄膜キャパシタにおける低誘電率層の除去が期待され
る。チタン酸バリウム薄膜は、低誘電率層形成を抑制す
るに十分な厚さであるとともに、それ自体がチタン酸バ
リウムストロンチウムに対して低誘電率層となるので極
力薄いことが必要である。具体的には2〜20nm、さ
らに好適には2〜10nmが適当である。
【0009】
【実施例】本発明を実施例により詳細に説明する。
【0010】(実施例1)図1は本発明の一実施例であ
る薄膜キャパシタの構造を示すものである。シリコン基
板1を熱酸化して表面に二酸化シリコン2を600nm
形成した。この上にスパッタ法によって50nmのチタ
ン3、50nmの白金4を順次積層して下部電極とし
た。誘電体膜は、化学的気相堆積法により形成した。成
膜原料には、テトライソプロポキシチタニウム(以下T
PTと略称する)、ビス−テトラメチルヘプタンジオナ
ートバリウム(以下thd−Baと略称する)、ビス−
テトラメチルヘプタンジオナートストロンチウム(以下
thd−Srと略称する)および酸素ガスを用いた。金
属原料化合物はアルゴンガスをキャリアガスとして成膜
反応室に輸送された。チタン酸バリウムストロンチウム
5は成膜温度550℃、成膜圧力100Paで厚さ50
nm堆積された。その後、thd−Srの供給を停止し
て表面にチタン酸バリウム6を10nm堆積した。上部
電極として、スパッタ法によって50nmの窒化チタン
7、1000nmのアルミニウム8を順次積層した。
【0011】上部電極7、8と誘電体5、6を部分的に
エッチングして取り除き、露出させた下部電極である白
金4に電気的コンタクトを取り上部電極であるアルミニ
ウム8との間で誘電体薄膜キャパシタの電気特性を測定
した。周波数10kHzで測定された容量値から、膜厚
60nmとして薄膜の比誘電率は500と算出された。
チタン酸バリウム膜6を形成しない場合には、比誘電率
は200であった。また、1V印加時のリーク電流密度
は1×10- 8 A/cm2 以下であり、本発明のキャパ
シタ容量膜構造がリーク電流の低減にも効果的であるこ
とが示された。
【0012】(実施例2)誘電体第一層5は、TPTと
thd−Srを原料として化学的気相堆積法によりチタ
ン酸ストロンチウムを成膜温度550℃、成膜圧力10
0Paで厚さ40nm堆積し、その後thd−Srの供
給を停止して、入れ替わりにthd−Baを供給して誘
電体第二層であるチタン酸バリウム6を2nm堆積した
以外は実施例1と同様にして素子を作成した。
【0013】周波数10kHzで測定された容量値か
ら、膜厚42nmとして薄膜の比誘電率は240と算出
された。チタン酸バリウム膜6を形成しない場合には、
比誘電率は130であった。また、1V印加時のリーク
電流密度は2×10- 8 A/cm2 以下であり、本発明
のキャパシタ容量膜構造がリーク電流の低減にも効果的
であることが示された。
【0014】
【発明の効果】本発明により、チタン酸バリウムストロ
ンチウムを容量膜とする薄膜キャパシタにおける容量膜
薄膜化に伴う実効的誘電率の低下という問題が解決さ
れ、4GbDRAMまでの開発が展望できることとなっ
た。誘電体第二層となるチタン酸バリウムの膜厚は2〜
10nmが好適であるが、より厚い20nmであっても
実用上重要な膜厚である20〜100nmのチタン酸ス
トロンチウム薄膜あるいはチタン酸バリウムストロンチ
ウム薄膜の誘電率低下を緩和する効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例である薄膜キャパシタの構造
を概念的に示す図である。
【符号の説明】
1 シリコン基板 2 二酸化シリコン 3 チタン 4 白金 5 チタン酸バリウムストロンチウム 6 チタン酸バリウム 7 窒化チタン 8 アルミニウム 9 下部電極 10 容量膜 11 上部電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−89962(JP,A) 特開 平3−252160(JP,A) 特開 平6−84694(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】下部電極上に容量膜、上部電極を順次積層
    してなる薄膜キャパシタにおいて、前記容量膜が、前記
    下部電極と接して設けられたチタン酸ストロンチウムあ
    るいはチタン酸バリウムストロンチウムよりなる層と、
    膜厚2〜20nmのチタン酸バリウム薄膜よりなる層の
    積層構造よりなることを特徴とする薄膜キャパシタ。
JP5227381A 1993-09-13 1993-09-13 薄膜キャパシタ Expired - Fee Related JP2658819B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5227381A JP2658819B2 (ja) 1993-09-13 1993-09-13 薄膜キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5227381A JP2658819B2 (ja) 1993-09-13 1993-09-13 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JPH0786514A JPH0786514A (ja) 1995-03-31
JP2658819B2 true JP2658819B2 (ja) 1997-09-30

Family

ID=16859925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5227381A Expired - Fee Related JP2658819B2 (ja) 1993-09-13 1993-09-13 薄膜キャパシタ

Country Status (1)

Country Link
JP (1) JP2658819B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702970A (en) * 1995-06-26 1997-12-30 Hyundai Electronics Industries Co., Ltd. Method for fabricating a capacitor of a semiconductor device
JP2000022105A (ja) 1998-06-30 2000-01-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100372018B1 (ko) * 2000-04-25 2003-02-14 주식회사 에버테크 반도체 메모리 소자의 캐패시터 및 그 제조 방법
AU762082B2 (en) * 2000-05-03 2003-06-19 Raytheon Company Fixed frequency regulation circuit employing a voltage variable dielectric capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389962A (en) * 1977-01-20 1978-08-08 Murata Manufacturing Co Capacitor employing semiconductor ceramic with insulating grain boundary
JPH03252160A (ja) * 1990-02-28 1991-11-11 Nec Corp コンデンサ、コンデンサネットワーク及び抵抗―コンデンサネットワーク

Also Published As

Publication number Publication date
JPH0786514A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
JP4020364B2 (ja) 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法
EP0753887B1 (en) Method of manufacturing capacitor included in semiconductor device
US6150684A (en) Thin-film capacitor and method of producing same
KR20010082118A (ko) 다층 유전체 스택 및 그의 제조방법
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3628041B2 (ja) 半導体装置の製造方法
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
EP0849780A2 (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
US6207584B1 (en) High dielectric constant material deposition to achieve high capacitance
JP2884917B2 (ja) 薄膜キャパシタおよび集積回路
Lee et al. Pt-base electrodes and effects on phase formations and electrical properties of high-dielectric thin films
US6139971A (en) Stratified structure with a ferroelectric layer and process for producing the same
JPH07263570A (ja) 誘電体装置の製造方法
JP2658819B2 (ja) 薄膜キャパシタ
KR100321694B1 (ko) 반도체소자의캐패시터전극용백금막형성방법
EP0754776B1 (en) Method of producing dielectric thin film element
KR20010029911A (ko) 반도체장치 및 그 제조방법
JPH09260516A (ja) 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子
JP5030349B2 (ja) 誘電体膜の作製方法
JPH10242393A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JPH07161833A (ja) 誘電体積層膜
JPH0851192A (ja) 誘電体薄膜素子
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees