KR20010029911A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20010029911A KR20010029911A KR1020000039162A KR20000039162A KR20010029911A KR 20010029911 A KR20010029911 A KR 20010029911A KR 1020000039162 A KR1020000039162 A KR 1020000039162A KR 20000039162 A KR20000039162 A KR 20000039162A KR 20010029911 A KR20010029911 A KR 20010029911A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- layer
- grain
- film
- thin film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 239
- 239000010408 film Substances 0.000 claims abstract description 230
- 230000004888 barrier function Effects 0.000 claims abstract description 95
- 239000010409 thin film Substances 0.000 claims abstract description 84
- 239000013078 crystal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 20
- 150000002739 metals Chemical class 0.000 claims description 17
- 238000005546 reactive sputtering Methods 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 229910052788 barium Inorganic materials 0.000 claims description 12
- 239000008187 granular material Substances 0.000 claims description 9
- 229910052712 strontium Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910016062 BaRuO Inorganic materials 0.000 claims description 3
- 229910004121 SrRuO Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 34
- 239000001301 oxygen Substances 0.000 description 34
- 229910052760 oxygen Inorganic materials 0.000 description 34
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 10
- 238000004299 exfoliation Methods 0.000 description 10
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 7
- 229910008484 TiSi Inorganic materials 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003039 volatile agent Substances 0.000 description 2
- NSZNOCGQPUUMSL-UHFFFAOYSA-N 2-propan-2-yloxypropane;titanium Chemical compound [Ti].CC(C)OC(C)C NSZNOCGQPUUMSL-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- LBKPZMFFSJZZSE-UHFFFAOYSA-N barium;2,2,6,6-tetramethylheptane-3,5-dione Chemical compound [Ba].CC(C)(C)C(=O)CC(=O)C(C)(C)C.CC(C)(C)C(=O)CC(=O)C(C)(C)C LBKPZMFFSJZZSE-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 dimethyl halide Chemical class 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- GFHGJEMICZVESR-UHFFFAOYSA-N strontium;2,2,6,6-tetramethylheptane-3,5-dione Chemical compound [Sr].CC(C)(C)C(=O)CC(=O)C(C)(C)C.CC(C)(C)C(=O)CC(=O)C(C)(C)C GFHGJEMICZVESR-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
하부전극막은 과립구조 결정립층 및 주상구조 결정립층으로 구성되는 결정립 적층구조를 갖도록 만들어진다. 또한, 장벽층은 10atm% 이상 50atm% 이하의 질소를 함유한 질화탄탈로 이루어진 과립구조 결정립층이 되도록 형성된다. 그 때문에, 양호한 산소장벽성능 및 전류전도도 둘 다가 양립할 수 있는 전극막들을 포함하는 반도체장치가 제공될 수 있다.
Description
본 발명은 고유전체(highly dielectric) 재료들로 구성되는 강유전체(ferro-electric) 커패시터 또는 강유전체 메모리를 포함하는 반도체장치에 관한 것이다.
해마다, 반도체장치의 집적이 정교해지고 거기에 사용되는 회로의 소형화가 추진되어 왔다. 그러한 요구로 인해, 커패시터들은 유효면적을 더 작게 하면서 그 부피를 유지하는 것이 필요하므로, 커패시터들의 막들이 더 얇아지거나 고유전체 재료들이 커패시터들에 사용되는 것이 요구된다. 막들의 두께에 대하여, 막들은 유전파괴(dielectric breakdown)에 가까운 최저로 가능한 두께 및 전계강도에 도달하였고, 막들을 더 얇게 만드는 것은 불가능하다. 그에 따라, 유전체들의 사용은 필수 불가결하다.
고유전체 재료들은 종래의 커패시터용으로 사용되어왔던 SiO2및 Si3N4의 유전율보다 더 높은 상대유전율을 갖는 재료들을 의미한다. 그러한 재료들은 일반적으로 산화물유전체(dielectric oxides)이며, 그런 재료들의 개발이 시작되었을 때에는, Ta2O5와 같은 단금속산화물이 시험되었다. 근년에, 페로브스카이트(perovskite)산화물유전체들, 이를테면 SrTiO3, BaxSr1-xTiO3(BST), PbZrxTi1-xO3(PZT), Pb1-yLayZrxTi1-xO3(PLZT), 및 SrBi2Ta2O9가 연구되었고, 그런 유전체들이 실현된다면, 종래 커패시터 용량의 500배 이상의 용량이 확보될 수 있다.
강유전체 메모리의 형성과 관련하여, 특히, PZT와 같은 고유전체 재료들의 사용은, 외부전압이 차단된다고 하더라도 정보를 삭제할 수 없는 강유전체 비휘발성메모리(FeRAM)를 생산하는 데 기여할 수 있고, 그래서 주목을 끌어왔었다. 강유전체 재료들은 자발적인 분극(polarization)을 가지며, 전기장은 그 배향(orientation)을 역전시킬 수 있다. 강유전체 재료들은 일반적으로 ABO3형 페로브스카이트구조(여기서, A는 Ba, Sr, Pb, La 또는 2가금속으로부터 선택된 하나 이상의 원소들을 나타내며, B는 Ti, Zr 또는 4가금속으로부터 선택된 하나 이상의 원소들을 나타낸다)를 가지므로, 역(reverse)배향을 갖는 전계는 B 자리(site)들에 있는 전자들을 다른 안정한 자리들로 옮기기 위하여 전압이 가해질 필요가 있다. 그러므로, 강유전체 재료들은 이력(hysteresis)특성을 보이며, 전계가 "0"일 때조차도 잔류분극을 유지하므로, 적합하여 메모리로서 사용될 수 있다. 그러나, 전술한 산화물유전체가 커패시터들 및 메모리를 형성하기 위해 채용된 경우, 다음의 문제점들이 생기게 된다.
산화분위기 속에서 산화물유전체의 막들을 형성하는 것은 제 1문제점을 야기한다. 산화물유전체는 솔-겔법 또는 화학증기증착(chemical vapor deposition, CVD)법에 의해 막들로 형성된다. 솔-겔법에 대하여, 산화물유전체를 구성하는 금속화합물의 겔들은 스핀법에 의해 기판상에 인가되어 기판이 건조된 다음, 산화물유전체를 결정화시키기 위하여 고온 열처리가 수행되고, 이 열처리는 산소가 손실되는 것을 방지하도록 산화분위기 속에서 행하여진다. 스퍼터링법은 산소를 함유한 플라즈마 내에서 행해지고, 그래서 이 방법은 소위 반응성 스퍼터링방식을 채용한다. CVD법은 열, 플라즈마 및 광과 같은 에너지를 이용하여 수행되고, 모든 이러한 공정들은 산소가 손실되는 것을 방지하도록 산화분위기 속에서 행하여진다.
강유전체 커패시터들의 전극막은 Pt를 포함하는 산화되지 않는 백금족, 또는 Ir, Ru 또는 Os등과 같이 산화될 때조차도 전도성이 있는 금속들로 구성되어 있으므로, 산화분위기 속에서 산화물유전체의 막을 형성하는 것이 어떠한 문제도 야기하지 않는다. 문제들을 야기하는 것은, 산소가 막이 형성되는 중에 전극막을 침투하여 확산함으로써, 전극막에 연결된 다결정Si로 이루어진 접촉플러그 및 Tin으로 이루어진 장벽층이 산화된다는 것이다. 다결정Si로 이루어진 접촉플러그 및 장벽층이 산화되는 경우, 전극의 저항이 증가하여, 접착도가 낮아지며, 따라서 그렇게 생산된 강유전체 커패시터가 요구된 성능을 충족시킬 수 없고 그 수율 퍼센트가 나빠진다는 문제점들이 야기되었다. 예를 들면, K. Kusida-Abdelghafar 등은, TiN으로 이루어진 장벽층이 Si기판상에 적층되고 그 위에 주상구조를 갖는 Pt결정막이 하부전극막으로서 형성되는 경우, PZT박막이 형성되는 동안에, 산소가 주상구조를 가지며 하부전극막을 구성하는 Pt결정들의 입자경계(grain boundary)를 통해 TiN막의 표면위로 확산되었고 TiO2는 Pt의 중간에 형성되었다는 것을, 1998년, Mater. Res.지, 13권, p.3265에서 보고하였다.
산소가 하부전극막을 쉽게 침투하는 원인은, 공지된 종래의 방법으로 제조된 전극막이 주상구조를 갖는 결정립층들로 구성되어 있다는 데 있다. 주상구조의 결정립층들은 결정립직경들이 더 크고 결정립경계들이 전기전도의 방향을 따라 존재하므로, 전도도는 양호하지만, 산소투과능이 더 높아지므로, 산소장벽성능은 낮아진다.
전극막의 산소장벽성능을 향상시키는 수단으로서, Matsui 등은, 과거에는 곤란하였던 과립구조를 갖는 Pt결정들을 사용하여 전극막을 형성하는 방법을 개시하였고, 산소장벽성능이 주상구조를 갖는 전극막과 비교하여 향상되었다는 것을 1997년 제 44회 응용물리학회협회의 강연회의 예고집, 제 2권, p.437에서 보고하였다. 그러나, 과립구조는 극소결정(micro-crystal)입자들로 구성되므로, 주상구조와 비하여, 그 산소장벽성능은 향상되었으나, 저항력(resistivity) 또한 더 높아져서 전도불량을 초래하였다. 또, 산화물유전체의 박막의 결정도(crystallinity)는 접촉하는 전극막의 결정도에 영향을 받고, 따라서 결정도에 있어서 주상구조보다 뒤떨어지는 과립구조의 Pt가 전극막으로 채용되었을 때, 산화물유전체의 결정도도 저하되어 더 낮은 비유전율 및 감소된 잔류분극을 초래하게 된다.
제 2의 문제점은, 산화물유전체박막 및 접촉플러그들 또는 장벽막 사이의 전극막들을 통해 발생되는 산소를 포함하는 구성물질들의 상호확산으로 인해 야기되며, 개개의 막들 간에 연결된 표면들에서 발생하는 전도불량 및 접착불량이다. 이 문제는 산화물유전체의 막들이 형성되는 동안의 어려움 뿐 아니라 졍제적인 어려움의 원인이 된다. 예를 들면, 유전체 커패시터들의 수명이 단축되고 신뢰성이 저하된다. 보다 명확히 말하면, 강유전체 커패시터가 제조된 후, 산소를 함유한 구성물질의 상호확산이 점차 전극막들을 통해 발생하고, 개개의 층들간에 연결된 표면들에서의 전도불량 및 벗겨짐을 초래한다. 주상구조를 갖는 전술한 Pt결정들이 전극막들로서 사용되는 경우, 전류들의 충분한 전도도가 확보되나, 주상구조의 입자경계들을 통한 물질이동이 상대적으로 쉽사리 발생한다. 반면에, 전극막들이 과립구조를 갖는 결정들로 구성되는 경우에, 장벽성능은 높지만, 전류들의 전도도는 낮고 막들은 실제로 사용하기에 적당하지 못하다.
제 3의 문제점은, 강유전체 메모리가 산화물유전체로 형성되는 경우, 재기록능(rewritability)이 불충분하다는 점에 있다. 산화물유전체는 소위 피로특성(fatigue characteristic)들, 즉, 역분극의 반복이 잔류분극의 감소를 초래하는 특성들을 갖는다. 피로특성들의 주요한 원인들은, 전극막들을 구성하는 금속들의 산화물유전체박막들 속으로의 확산, 산화물유전체박막들에서 결정립경계들을 통한 누설(leak)전류들, 및 산화물유전체박막의 격자들내에서 산소원자들(산소홀들)의 분산이다. 이 원인들은, 산화물유전체박막의 결정도가 향상될 수 있다면 제거될 수 있다. 보다 명확히 말하면, 산화물유전체박막의 결정도가 충분히 높다면, 결함 또는 비결정질 부분들은 존재하지 않으며 결정들의 완전성이 높다. 결과적으로, 결정립경계들은 작고, 산화물유전체박막 속으로의 물질확산, 누설전류 및 산소홀들의 생성이 억제된다. 강유전체 메모리를 실제로 사용하기 위해, 반복되는 분극으로 인해 야기된 잔류분극의 감소가 억제되고 재기록능이 향상되는 것이 필수적이다.
본 발명의 목적은 전극막들이 주상구조 및 과립구조의 결정립다층구조를 갖는 반도체장치를 제공하는 것이다.
본 발명의 다른 목적은, 전극막들을 위해 새로운 금속재료를 조사하기보다는 더 용이한 다목적 방법에 의해, 1) 양호한 산소장벽성능 및 우수한 전류전도성 둘 다를 갖는 전극막들을 포함하는 강유전체커패시터를 갖추거나, 2) 강유전체커패시터가 장기간 동안 우수한 성능을 유지하거나, 3) 높은 재기록성을 갖는 강유전체메모리를 갖춘 반도체장치를 제공하는 것이다.
또, 본 발명의 또 다른 목적은 장벽막의 내산화 특성들을 향상시킴으로써, 전극들에서의 저항의 증가 및 접착도의 저하를 억제하는 것이다.
도 1은 본 발명의 제 1실시예를 보여주는 개략단면도,
도 2는 본 발명의 제 2실시예를 보여주는 개략단면도,
도 3은 주상구조(columnar structure)를 보여주는 개략도,
도 4는 과립구조(granular structure)를 보여주는 개략도,
도 5는 본 발명의 제 3실시예를 보여주는 개략단면도,
도 6은 본 발명의 제 4실시예를 보여주는 개략단면도,
도 7은 본 발명의 장벽층들에서의 질소함유량 및 산소존재량 간의 관계를 보여주는 그래프,
도 8은 본 발명의, 장벽층들에서의 질소함유량 및 하부전극막을 구성하는 Ru의 회절강도 간의 관계를 보여주는 그래프, 및
도 9는 본 발명에서 장벽층들이 형성되는 경우에 질소의 분압 및 질소함유량 간의 관계를 보여주는 그래프.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2, 200 : 층간절연막
3, 300 : 접촉플러그 4, 5, 400, 500 : 장벽층
6, 7, : Pt층 8, 900 : PZT층
10, 11, 110, 700 : 결정립층
12, 120, 800 : 산화물유전체박막
본 발명에 따른 반도체장치는 산화물유전체박막 및 산화물유전체박막을 그것들간에 개재하는 한 쌍의 전극막들을 갖는 박막커패시터를 포함한다. 한 쌍의 전극막들 중 적어도 하나는 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조로 구성된다.
본 발명의 다른 양태에 따른 반도체장치는, 산화물유전체박막 및 산화물유전체박막을 그것들간에 개재하는 한 쌍의 전극막들을 갖는 박막커패시터, 전극막들중 적어도 하나에 연결되는 접촉플러그, 및 전극막 및 접촉플러그 간에 형성된 장벽층을 포함한다. 장벽층은 10atm% 이상 50atm% 이하의 질소를 포함하는 질화탄탈로 이루어진 과립구조 결정립층이 된다.
여기서, 결정립층들은 동일한 결정립 형상을 갖는 집합된 결정립들로 이루어진 층들을 의미한다. 결정립 형상들은, 금속재료들이 다결정으로 형성된다면 다결정을 구성하는 개개의 결정들(결정립들)의 형상들을 의미하며, 주상 또는 과립의 두 종류의 결정립 형상들이 존재한다. 과립구조는, JIS 제 H0211호에 규정된 바와 같이, 주상결정들이 기판상에서 성장하는 박막구조를 의미한다. 도 3은 주상구조를 보여주는 개략도를 도시하지만, 본 발명은 그에 한정되는 것은 아니다. 과립구조는 과립결정들이 기판상에서 성장하는 박막구조를 의미하며, 도 4는 과립구조를 보여주는 개략도를 도시하지만, 본 발명은 그에 한정되는 것은 아니다. 결정립층들의 실제 상태들 및 결정립 형상들은 주사전자현미경(SEM)으로 관찰하여 파악될 수 있다.
또한, 본 발명의 또 다른 양태에 따른 반도체장치는, 반도체기판상에 형성된 MOS트랜지스터, MOS트랜지스터상에 형성된 층간절연막, 층간절연막에 배치되며 MOS트랜지스터에 포함된 확산층에 연결되는 접촉플러그, 접촉플러그상에 형성된 하부전극막, 하부전극막상에 형성된 산화물유전체박막, 및 산화물유전체박막상에 형성된 상부전극막을 포함하며, 여기서 하부전극막은 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조로 구성된다.
전술한 것에 부가하여, 본 발명의 또 다른 양태에 따른 반도체장치는, 반도체기판상에 형성된 MOS트랜지스터, MOS트랜지스터상에 형성된 층간절연막, 층간절연막에 배치되며 MOS트랜지스터에 포함된 확산층에 연결되는 접촉플러그, 접촉플러그상에 형성된 장벽층, 장벽층상에 형성된 하부전극막, 하부전극막상에 형성된 산화물유전체박막, 및 산화물유전체박막상에 형성된 상부전극막을 포함하며, 여기서 장벽층은 10atm% 이상 50atm% 이하의 질소를 포함하는 질화탄탈로 이루어진 과립구조 결정립층이다.
여기서, 접촉플러그는, 반도체기판상에 형성된 MOS트랜지스터, 이 트랜지스터상에 형성된 층간절연막, 및 MOS트랜지스터의 확산층에 도달하도록 이 층간절연막에 배치되는 개구부를 채우는 다결정 Si로 이루어진 접촉플러그에 의해 예시된다. 다결정 Si가 종종 접촉플러그들에 사용되지만, 텅스텐(W), 텅스텐실리사이드(WSix) 및 티탄실리사이드(TiSix)도 채용된다.
본 발명에서, 장벽층은 하부전극막 및 접촉플러그 간에 형성될 수 있다. 장벽층은, 물질이 반도체기판, 전극막들 및 산화물유전체박막들과 같은 그런 막들 간에서 상호 확산되는 것을 방지하고, 막 간의 접착도를 향상시키는 데 사용되며, TiN 및 TiSi2가 장벽층으로 바람직하다. 장벽층은 단일층 또는 다층들 어느 것으로도 이루어질 수 있다.
게다가, 본 발명에서, 결정립 적층구조에 포함되며 산화물유전체박막에 접촉하는 결정립층은 과립구조를 갖는 것이 바람직하지만, 본 발명은 그에 한정되는 것은 아니다. 본 발명의 결정립 적층구조의 예들로서, 산화물유전체박막에 접촉하는 막, 주상/과립상에서 기재하는 경우에, 과립상/주상, 주상/과립상/주상, 과립상/주상/과립상, 및 다수의 결정립층들의 그런 예들이 제공된다.
본 발명에 따른 반도체장치의 제조방법은, 주상구조 결정립층들 및 과립구조 결정립층들을 포함하는 결정립 적층구조를 갖는 전극막들을 형성하는 데 있어서, 주상구조 결정립층들을 스터링법 또는 CVD법에 의해 형성하는 단계, 및 과립구조 결정립층들을 스퍼터링법 또는 CVD법에 의해 작성하는 단계를 포함한다.
본 발명에 있어서 스퍼터링법에 의해 결정립층들을 형성하는 것은 다음과 같이 구체적으로 설명된다. 반도체기판과 마주하며 타겟이 배치되고, Ar 가스분위기에서 고주파들이 반도체기판 및 타겟 간에 발생되어 방전시키고 박막을 구성하는 물질을 반도체기판상에 축적시킨다. 그 후, 그것을 가열하고 어닐링함으로써, 축적된 물질은 결정화되어 소정의 형상들 및 결정립들의 직경들을 갖는 전극막을 형성한다. 반응성 스퍼터링법의 경우에는, 박막을 구성하는 원료(ingredient)로서 질소가스가 Ar가스와 혼합되어 누적물질이 가스구성성분을 흡수하도록 한다. 이 절차는 질화탄탈로 이루어진 전극막을 생산하도록 적용된다. 채용된 타겟의 종류들, Ar가스의 압력, 고주파수들의 주파수, 방전온도, 및 막형성온도 등의 다양한 조건들은 형성되는 결정립들의 형상 및 직경들의 종류에 의해 최적화된다.
본 발명에서 CVD법에 의해 결정립층들을 형성하는 것은 다음과 같이 구체적으로 설명된다. 박막을 구성하는 물질 및 고휘발성 물질의 혼합물, 특히 트리메틸, 트리이소부틸 또는 디메틸할라이드로 구성되는 유기금속화합물들은 반도체기판상에 흡수된 다음, 그런 휘발성 물질들은 제거된다. 휘발성 물질들의 제거 및 결정화는 가열조건들 하에서 행해지며 반도체기판의 표면상에서 발생하는 반응들을 이용하므로, 반도체기판 상에 흡수된 원자들은 표면위로 이동하며 불균일한 표면을 도포함에 있어서 우수한 막이 형성될 수 있다. 채용된 유기금속화합물들의 종류 및 막들의 형성온도를 포함하는 다양한 조건들은, 형성되는 결정립들의 형상들 및 직경들의 종류에 의해 최적화된다.
단일의 주상구조 결정립층 또는 단일의 과립구조 결정립층 중의 어느 하나로 구성되는 전극막을 형성하는 것은 이미 공지되었지만, 과립구조 결정립층을 형성하는 것은, 최적조건들에 대한 한정들로 인해, 주상구조 결정립층을 형성하는 것 보다 상대적으로 더 어려웠었다. 최적조건들이 더 한정되었으므로 다수의 결정립층구조를 갖는 전극막을 형성하는 것이 매우 어려운 일이었다. 그러나, 전술한 바와 같이, 제조조건들을 엄밀히 제어함으로써, 그런 전극막을 형성하는 것이 가능하게 되었다. 본 발명에서, 주상구조 및 과립구조 둘 다로 된 결정립층들을 포함하는 결정립구조를 전극막에 채택함으로써, 다음 효과들은 상술한 문제점들을 해결할 수 있다.
우선, 산화물유전체박막이 산화분위기 속에서 형성되며, 주상구조 결정립층들로 이루어진 전극막이 형성되는 동안에 산소의 확산이 발생되며, 그에 의해 전극막에 연결된 접촉플러그 또는 TiN 장벽층의 산화가 야기되는 문제점이 해결된다. 보다 명확히 말하면, 과립구조로 결정립 형상들을 갖는 결정립층들이 결정립 적층구조로 형성된 전극막에 존재한다면, 각 결정립의 경계를 침투하는 산소의 확산속도가 극도로 느리기 때문에, 산소는 전극막을 통과하지 않는다. 그러나, 미결정립들은 과립구조를 구성하므로, 산소장벽성능이 우수하더라도, 저항도 높고, 전도불량을 초래한다. 반면에, 주상구조로 형성된 결정립층에 있어서, 결정립들의 직경들이 크고 결정립계들이 전기전도 방향을 따라 존재하므로, 저항은 작고 전도성은 양호하다. 그러므로, 이들의 다른 결정립 형상들에 의해 구성된 결정립층들을 적층하고 전극막을 형성함으로써, 실제 사용에 적당한 산소장벽성능 및 전도성 둘 다가 실현될 수 있다.
전극막에 필요한 성능 및 생산성은, 어떤 형상의 입자들이 결정립층을 갖고 얼마만큼의 층들이 적층되어야 하며 어떤 순서로 행해져야 하는지를 결정한다. 전극막들의 결정립 적층구조를 제어함으로써, 실제 사용에 적당한 산소장벽성능 및 전도성 둘 다를 갖는 전극막들은, 전극막들의 새로운 구성요소를 개발하는 것 보다 더 쉬운 다목적용으로 적당한 방법에 의해 제공될 수 있다. 그 결과, 산화물유전체의 막들이 형성되는 동안에, 접촉플러그들 또는 장벽층들은 산화될 수 없고, 전극들에서의 저항은 증가하지 않는다. 전극막들에 대한 접착도는 양호한 상태 그대로 있게 된다. 두 번째로, 산화물유전체박막이 형성된 후, 산소를 포함하는 구성요소물질들의 상호확산이 산화물유전체박막 및 접촉플러그 또는 장벽막 간에 전극막을 통해 발생되어, 개개의 막들간에 접합된 표면상에서의 전도불량 또는 벗겨짐을 초래하는 오랜 문제점이 해결된다. 보다 명확히 말하면, 과립구조의 결정립 형상들을 갖는 결정립층들이 결정립 적층구조로 형성된 전극막에 존재한다면, 산소를 포함하는 물질의 확산은 방지될 수 있고 산소를 포함하는 물질은 전극막을 통과할 수 없다. 반면에, 주상구조의 결정립 형상들을 갖는 결정립층들은 낮은 물질장벽성능을 갖는 반면에, 양호한 전도성을 갖는다. 실제 사용에 적당한 우수한 물질장벽성능 및 전도성 둘 다를 가질 수 있는 새로운 전극막을 개발하기 위하여, 새로운 전극막의 개발이 전극막을 구성했던 새로운 재료들의 검색으로부터 시작된다면, 이는 상당한 시간과 비용을 필요로 한다. 전술과 비교하여, 주상구조 및 과립구조 둘 다로 된 결정립층들을 포함하는 결정립 적층구조로 형성된 전극막의 생산은, 그의 구성요소들이 지금과 마찬가지로 변화되지 않은 채로 있다 하더라도, 장벽성능 및 전도성 둘 다를 실현할 수 있다. 그 결과, 산화물유전체박막이 형성되는 동안 접촉플러그 또는 장벽층의 산화가 방지될 수 있고, 또한 유전체메모리의 불충분한 재기록과 같은 그런 오랜 문제점들도 해결될 수 있다.
세 번째로, 산화물유전체재료의 피로특성들이 향상될 수 있다. 피로특성들의 주요한 원인들은, 전극막을 구성하는 금속들의 산화물유전체박막 속으로의 확산, 산화물유전체박막에서의 결정립계들에 의한 리크전류들, 산화물유전체박막의 격자에서의 산소원자들(산소홀들)의 분산을 포함한다. 이 원인들은 산화물유전체박막의 결정도가 향상된다면 해결될 수 있고, 다음은 그것이 실현되는 방법을 설명한다. 즉, 산화물유전체박막의 결정도는 그것이 접촉하는 전극막의 결정도에 영향을 받는다. 따라서, 산화물유전체박막에 접촉하는 전극막에서의 결정립들의 결정립 형상들 및 직경들을 제어하고 그런 결정립층들을 결정화함으로써, 산화물유전체박막의 결정도는 향상될 수 있다. 일반적으로 말하자면, 주상구조의 결정립층들은 과립구조의 결정립층들보다 더 우수한 결정도를 가지므로, 산화물유전체박막에 접촉하는 결정립층은 필요할 때에 주상구조를 갖도록 만들어질 수 있다. 상술한 층 다음에 결정립층이 과립구조를 갖도록 만들어진다면, 물질장벽성능이 얻어질 수 있다. 전극막이 복수개의 결정립층들로 구성되는 결정립 다층구조를 갖고, 그런 결정립 다층구조를 제어함으로써, 전극막에 요구되는 모든 성능, 이를테면 결정도, 전도성 및 물질장벽성능이 충족될 수 있다.
네 번째로, 장벽층의 내산화특성들이 향상될 수 있다. 즉, 장벽층이 10atm% 이상, 바람직하게는 15atm% 이상, 더 바람직하게는 20atm% 이상 50atm% 이하의 질소, 바람직하게는 45atm% 이하, 더 바람직하게는 36atm% 이하의 질소를 포함하는 질화탄탈로 이루어진 과립구조 결정립층으로 형성되는 경우에, 그 내산화특성들이 향상될 수 있다.
또한, 전극막이 전술한 장벽층상에 형성되는 경우에, 전극막을 구성하는 결정립들의 C축 방향성이 향상되어 산소가 침투하는 경로들의 수가 감소한다. 그러므로, 전극막의 산소장벽성능이 더 향상되어 장벽층의 산화가 더 억제될 수 있다. 또한, C축 방향성이 향상되는 전극막상에 형성되는 산화물유전체가 더 향상된 결정도를 가지므로, 얻어진 FeRAM의 피로특성들은 더 향상될 수 있고, 얻어진 DRAM은 더 큰 용량을 가질 수 있다.
위에서 설명한 바와 같이, 전극막이 결정립 다층구조를 갖도록 함으로써, 본 발명의 반도체장치는, 전극막을 위한 새로운 구성요소들을 조사하는 것보다 더 용이한 다목적 제조방법에 의해 그런 전극막에서의 양호한 물질장벽성능, 양호한 전류전도성 및 높은 결정도를 실현할 수 있다. 그 결과, 그런 유전체커패시터는 장시간 사용된 후에도 그 성능의 어떠한 저하를 야기시키는 것 없이 잘 동작할 수 있고 반도체장치는 양호한 재기록 성능의 유전체메모리를 가질 수 있다.
또한, 장벽층이 10atm% 이상 50atm% 이하의 질소를 함유하는 질화탄탈로 이루어진 과립구조 결정립층이 되도록 함으로써, 장벽층의 내산화특성들이 향상될 수 있음으로 인해, 장벽층의 저항은 증가될 수 없으나, 그의 벗겨짐은 방지될 수 있다.
본 발명의 전술한 및 다른 특징들 및 이점들은 첨부된 도면들과 관련한 다음의 상세한 설명을 참조한 보다 나은 이해로 더 쉽사리 더 잘 인식될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 구체적으로 설명한다.
제 1실시예
도 1은 FeRAM에 적용되는 본 발명의 실시예를 보여주는 단면도이다. FeRAM은 다음 절차로 생산된다. 열산화된 SiO2층간절연막(2)이, MOS트랜지스터가 형성되어 있는 Si반도체기판(1)상에, 예를 들면 600㎚ 두께가 되도록 형성되며, MOS트랜지스터(도면에는 보여지지 않음)의 확산층에 도달하는 개구부가 이 층간절연막(2)에 제공되고, 개구부는 다결정Si로 이루어진 접촉플러그(3)로 채워진다. 이 접촉플러그(3)상에, TiSi2층(예, 30㎚ 두께)으로 이루어진 장벽층(4) 및 TiN층(예, 50㎚ 두께)으로 이루어진 장벽층(5)이 장벽층들로서 순차적으로 적층된다.
TiN장벽층(5)상에, 대략 5㎚의 결정립(crystal grain)직경을 갖는 Pt층(6)이 하부전극막을 구성하는 과립구조 결정립층으로서, 예를 들면 30㎚두께로 형성된다. 이 Pt층(6)은 스퍼터링법에 의해 형성된다.
이 Pt층(6)상에, 대략 100㎚의 결정립직경을 갖는 Pt층(7)이 하부전극막을 구성하는 주상구조 결정립층으로서, 예를 들면 100㎚ 두께가 되도록 증착된다. 이 Pt층(7)은 스퍼터링법에 의해 400℃의 막형성온도에서 형성될 수 있다.
이 Pt층(7)상에, PZT층(8)이 산화물유전체박막으로서, 예를 들면 200㎚ 두께가 되도록 스퍼터링법에 의해 적층된다. 막형성온도는 600℃이다. 그런 다음, Pt층(9)이, 상부전극막으로서 예를 들면 50㎚ 두께가 되도록 적층된다. 그 후에, Pt층(9), PZT층(8), Pt층들(7 및 6), TiN장벽층(5) 및 TiSi2장벽층(4)은 사진식각술에 의해 패터닝되어 FeRAM을 구성하는 박막커패시터가 형성된다.
이 반도체장치에서, MOS트랜지스터 및 Pt층들의 결정립적층구조를 갖는 하부전극막 간의 저항은 충분히 낮아서 그 장치는 안정하게 동작하고 하부전극막(Pt층들, 6 및 7)의 접착은 양호하다. 산화물유전체박막(PZT층, 8)의 피로특성들은 우수한 결과들을 낳고, 장치가 많은 시간동안 사용된 후에도 그 성능이 저하되지 않았다.
이 FeRAM이 위의 예에서 설명된 막형성 조건들 하에서 실제로 생산되었을 때, 그것은 안정하게 동작하였고 하부전극막의 접착도는 양호하였다. 또, 그 성능은 많은 시간동안 사용된 후에도 저하되지 않았다.
제 2실시예
다음으로, 도 2를 참조하여, 본 발명의 제 2실시예가 설명된다. 이 실시예에서, 본 발명은 DRAM에 적용된다. SiO2층으로 이루어진 층간절연막(2)은, MOS트랜지스터가 미리 형성된 Si반도체기판(1)상에, 예를 들면 600㎚ 두께가 되도록 형성되고, MOS트랜지스터의 확산층(도면에는 보여지지 않음)에 도달하는 개구부가 이 층간절연막(2)내에 배치되며, 다결정 Si로 이루어진 접촉플러그(3)가 개구부 내에 제공된다.
이 접촉플러그(3)상에, TiSi2로 이루어진 장벽층(4, 예를 들면 30㎚ 두께)이 적층된다. 이 장벽층(4)상에, 직경이 대략 5㎚인 결정립들을 갖는 질화탄탈막이, 하부전극막을 구성하는 과립구조 결정립층(10)으로서, 예를 들면 20㎚ 두께가 되도록 형성된다. 이 결정립층(10)의 질화탄탈막은 반응성 스퍼터링법에 의해 혼합된 질소 및 아르곤가스의 분위기 속에서 형성될 수 있다.
이 결정립층(10)상에, 직경이 예를 들면 100㎚인 결정립들을 갖는 Ru층은, 이를테면, 하부전극막을 구성하는 주상구조 결정립층(11)으로서 100㎚ 두께가 되도록 형성된다. 이 Ru층은 500℃의 막형성온도에서, 1.7kW의 DC전력 및 10mTorr의 막형성압의 스퍼터링법에 의해 형성된다.
다음, Ru결정립층(11), 질화탄탈결정립층(10) 및 TiSi2장벽층(4)으로 구성된 적층막들이, 사진식각술에 의해 예를 들면 0.2㎛의 폭으로 패터닝되고, 플라즈마식각에 의해 도 2에서 보여진 3차원 스택(stack)전극으로 가공되었다.
그런 다음, BST층으로 이루어진 산화물유전체박막(12)이 예를 들면 전자사이클로트론공명플라즈마CVD법에 의해 500℃의 막형성온도에서 웨이퍼상의 Ru결정립층(11)상에 증착된다. 이 경우에, 단차허용범위(step coverage)가 약 40%이므로, 전극의 측벽 상에 대략 30㎚ 두께의 BST층으로 이루어진 산화물유전체박막(12)이 적층된다. 이 막을 형성하기 위하여, 비스(디피발로이메탄에이트)바륨(bis(dipivaloymethanate)barium), Ba(DPM)2)), 비스(디피발로이메탄에이트)스트론튬(bis(dipivaloymethanate) strontium, Sr(DPM)2)), 티타늄이소프로포사이드(Ti(O-i-C3H7)4; 줄여서 TIP) 및 O2가 원료(공급원료)들로서 사용될 수 있다. 이를테면, 여기서, 원료들의 공급량은 (바륨+스트론튬)/티탄의 비가 0.97이고, 바륨/(바륨+스트론튬)의 비가 0.5가 되도록 조정될 수 있다. 그 후에, Ru로 이루어진 상부전극막(13)이, 스퍼터링법에 의해 예를 들면 50㎚두께가 되도록 적층된다. 그로 인해, DRAM을 구성하는 박막커패시터가 완성된다.
이 반도체장치에서, MOS트랜지스터과 Ru결정립층(11) 및 질화탄탈결정립층(10)으로 구성된 결정립 적층구조를 포함하는 하부전극막 간의 저항이 충분히 낮아서, 안정한 DRAM동작이 얻어질 수 있다. 동시에, 하부전극막의 접착은 양호하고 그런 양호한 조건들이 많은 시간동안에 유지될 수 있다.
전술한 실시예들에 따르면, 다른 결정립 형상들을 갖는 결정립층들로 적층된 전극막이 공지된 금속재료들, 이를테면 Pt, Ru 및 질화탄탈을 사용하여 생산되어, 양호한 장벽성능 및 전도도 둘 다가 실현될 수 있다. 게다가, 주상구조 결정립층은 산화물유전체박막과 접촉하게 만들어져, 산화물유전체박막의 피로특성들은 효과적으로 향상될 수 있다.
실제로, 이 DRAM이 위의 예에서 설명된 막형성조건들 하에서 생산되었을 때, 안정한 동작이 얻어졌고 하부전극막의 접착이 또한 양호하였으며, 많은 시간동안 사용된 후에 성능의 저하는 관찰되지 않았다.
제 3실시예
다음, 본 발명의 제 3실시예가 도 5를 참조하여 설명된다. 본 발명은 이 실시예에서는 FeRAM에 적용된다. 열산화된 SiO2층간절연막(200)이, MOS트랜지스터가 형성된 Si반도체기판(100)상에 예를 들면 600㎚ 두께가 되도록 적층되며, MOS트랜지스터의 확산층(도면에는 보여지지 않음)에 도달하는 개구부가 이 층간절연막(200)에 제공되고, 개구부는 다결정Si 접촉플러그(300)로 채워진다.
이 접촉플러그(300)상에, 30atm%의 질소를 함유한 질화탄탈로 이루어진 장벽층(500)이, 예를 들면 50㎚ 두께가 되도록 적층된다. 이 층은 혼합된 Ar 및 N2가스를 사용하여 반응성 스퍼터링법에 의해 적층될 수 있다. 그 막을 형성하는 데 필요한 조건들은, 200℃의 기판온도, 4kW의 DC전력, 0.3Pa의 막형성압, 및 40%의 N2분압이다.
도 9는 이 막형성공정 동안에 질소의 분압 및 질소함유량 간의 관계를 보여주는 그래프이다. 도 9에 보여진 것처럼, N2의 분압을 40%로 설정함으로써, 30atm%의 질소를 함유한 질화탄탈막이 형성될 수 있고, SEM을 사용한 결정립층의 관찰은 5㎚의 입자(grain)직경을 갖는 과립구조를 확인할 수 있다.
그 위에, 대략 100㎚의 결정직경을 갖는 Pt층이, 하부전극막을 구성하는 주상구조 결정립층(700)으로서 예를 들면 200㎚ 두께가 되도록 형성된다. 이 Pt결정립층(700)은 스퍼터링법에 의해 형성될 수 있다. PZT층이 이 Pt결정립층(700)상에 산화물유전체박막(800)으로서 200㎚ 두께가 되도록 스퍼터링법에 의해 적층된다. 이 산화물유전체박막(800)의 막형성온도는 600℃이다. 그 후에, Pt층(900)이 상부전극막으로서 50㎚ 두께가 되도록 적층되고, 이 막들은 사진식각술에 의해 패터닝됨으로써 FeRAM을 구성하는 박막커패시터가 완성된다.
이 반도체장치에서, MOS트랜지스터과, 장벽층 및 하부전극막 간의 저항이 충분히 낮아서 안정한 동작특성들이 얻어질 수 있다. 또한, 장벽층들 및 하부전극막 간의 접착도가 양호하다.
이 FeRAM이 위의 예에서 설명된 막형성조건들 하에 실제로 생산되었을 경우, 안정한 동작이 얻어졌고, 하부전극막의 접착도가 양호하였다. 게다가, 많은 시간동안 사용된 후에도 성능저하가 관찰되지 않았다.
제 4실시예
다음으로, 본 발명의 제 4실시예가 도 6을 참조하여 설명된다. 본 발명은 이 실시예에서는 DRAM에 적용된다. SiO2층(200)이, MOS트랜지스터가 미리 형성되어 있는 Si반도체기판(100)상에 예를 들면 600㎚ 두께가 되도록 형성되고, MOS트랜지스터의 확산층(도면에서 보여지지 않음)에 도달하는 개구부가 이 층간절연막(200) 내에 제공되며, 다결정Si 접촉플러그(300)가 개구부 내에 제공된다. 이 접촉플러그 상에, 30atm%의 질소를 함유한 질화탄탈로 이루어진 장벽층(400)이, 예를 들면 50㎚ 두께가 되도록 적층된다. 이 막은 혼합된 Ar 및 N2가스를 사용하여 반응성 스퍼터링법에 의해 생산된다. 막을 형성하는 데 필요한 조건들은, 200℃의 기판온도, 4kW의 DC전력, 0.3Pa의 막형성압, 및 40%의 N2분압이다.
도 9에서 보여진 것처럼, 40%의 N2분압을 설정함으로써, 30atm%의 질소를 함유한 질화탄탈의 막이 형성될 수 있고, 질화탄탈로 이루어진 이 막을 구성하는 결정립층들의 SEM을 사용한 관찰은, 그것들이 과립구조를 가지며 결정립들의 직경이 5㎚이라는 점을 검증할 수 있다.
이 장벽층(400)상에, 직경이 대략 100㎚인 결정립들을 갖는 Ru층이, 하부전극막을 구성하는 주상구조 결정립층(110)으로서 예를 들면 대략 100㎚ 두께로 형성된다. 이 Ru층은, 예를 들면, 스퍼터링법에 의해 500℃의 막형성온도에서, 1.7kW의 DC전력, 및 1.5Pa의 막형성압에 의해 형성된다.
Ru결정립층(110) 및 질화탄탈장벽층(400)으로 구성된 적층구조들은 사진식각술에 의해 패터닝되고(예, 약 0.2㎛의 폭), 플라즈마식각에 의해, 도 6에서 보여진, 3차원 스택전극으로 가공된다.
그런 다음, BST층으로 이루어진 산화물유전체박막(120)은 웨이퍼의 Ru결정립층(110)상에 예를 들면, 전자사이클로트론공명플라즈마CVD법에 의해 500℃의 막형성온도에서 적층된다. 이 경우, 단차허용범위가 약 40%이므로, 대략 30㎚ 두께의 BST층이 전극의 측벽상에 적층된다. 이 막을 형성하기 위하여, 예를 들면 비스디피발로일메탄산 바륨, 비스디피발로일메탄산 스트론튬 및 이소프로필옥사이드티탄이 원료들로서 사용될 수 있다. 여기서, 원료들의 공급량은 (바륨+스트론튬)/티탄의 비가 0.97이고, 바륨/(바륨+스트론튬)의 비가 0.5가 되도록 조절될 수 있다. 그 후에, 상부전극막(130)으로서 Ru층이 예를 들면 50㎚두께로 스퍼터링법에 의해 적층된다. 전술한 절차들은 본 발명에 따른 DRAM을 구성하는 박막커패시터를 완성시킨다.
이 반도체장치에서는, 장벽층 및 하부전극막 간의 저항이 충분히 낮아져 안정한 동작이 얻어진다. 또한, 장벽층들 및 하부전극막 간의 접착도가 양호하다. 이 DRAM이 위의 예에서 보여진 막형성조건들 하에서 실제로 생산되었을 경우, 하부전극막에 대한 양호한 접착과 더불어 안정한 동작이 얻어졌고, 장시간동안 사용되었던 후에도 그 성능의 저하는 관찰되지 않았다.
결정립들의 크기는 결정립들의 직경들로 표현되며, 주상구조라는 점에서 그런 직경은 기둥의 저면 둘레의 원의 직경을 표시하며, 과립구조라는 점에서 그런 직경은 전체 블록을 둘러싸는 구(sphere)의 직경을 의미한다. 결정립들의 직경들이 변하면, 결정립들의 크기는 입자들의 평균직경으로 표현된다.
본 발명의 경우, 주상구조로 형성된 결정립층들을 구성하는 결정립들의 평균직경은 10㎚ 이상 500㎚ 이하인 것이 바람직하다. 주상구조의 전도도는 결정립들의 직경들에 의존하므로, 더 큰 직경들의 결정립들이 바람직하다. 또한, 더 큰 직경들은 갖는 결정립들은 높은 결정도의 결정립들이므로, 특히 주상구조로 형성된 결정립층이 산화물유전체박막에 접촉한다면, 산화물유전체박막의 결정도는 더 높아지고, 산화물유전체박막의 노화(aging)피로특성은 억제된다. 따라서, 주상구조의 결정립들의 직경들의 하한은 10㎚ 이상, 바람직하게는 20㎚ 이상, 그리고 더 바람직하게는 30㎚ 이상인 것이 유리하다. 반면에, 생산기술의 한계들로 인하여, 사실상, 직경들이 더 클수록 더 좋다고 말할 수는 없다. 직경들의 상한은 500㎚ 이하, 바람직하게는 400㎚ 이하, 그리고 더 바람직하게는 300㎚ 이하이다. 또한, 전극막의 요구된 성능과 제조비용의 관점에서, 결정립층들의 두께의 하한은 필요시에는 10㎚ 이상, 바람직하게는 20㎚ 이상, 더 바람직하게는 30㎚ 이상 이다. 두께의 상한은 500㎚ 이하, 바람직하게는 400㎚ 이하, 및 더 바람직하게는 300㎚ 이하이다.
게다가, 본 발명의 경우, 과립구조의 결정립층들을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 것이 바람직하다. 주상구조에 비해, 과립구조는 일반적으로 극소(micro)결정립들을 갖지만, 결정립들의 직경이 너무 작다면, 층들은 비정질상태로 되어 전도도가 나빠진다. 따라서, 과립구조의 결정립들의 직경의 하한은 1㎚ 이상, 바람직하게는 2㎚ 이상, 그리고 더 바람직하게는 3㎚ 이상이다. 반면에, 과립구조의 결정립들의 직경이 너무 크면, 표면평탄도 및 평활도(smoothness)가 잃어지고 상부층들에 대한 접착도가 손상된다. 따라서, 상한은 30㎚ 이하, 바람직하게는 25㎚ 이하, 그리고 더 바람직하게는 20㎚ 이하이다. 또한, 전극막의 성능요구조건 및 제조비용의 관점에서, 결정립층들의 두께의 하한은 필요시에 결정립들의 직경과 동일해야 한다. 두께의 상한은 500㎚ 이하이며, 바람직하게는 400㎚ 이하이고, 더 바람직하게는 300㎚ 이하이다.
결정립들의 실제 직경들 및 결정립층들의 두께는 SEM을 사용한 관찰을 통해 확인될 수 있다. 결정립들의 평균직경들은 얻어진 SEM영상들의 영상분석에 의해 얻어질 수 있다.
본 발명에 채용된 산화물유전체박막들은 페로브스카이트산화물 또는 산화탄탈 중의 어느 하나로 이루어지는 것이 바람직하다. 본 발명에 채용된 산화물유전체박막들이 단금속산화물 또는 ABO3형 페로브스카이트산화물 중의 어느 하나로 이루어지는 것은 받아들일 수 있다. Ta2O5는 단금속산화물의 일 예이지만, 이는 그에 한정되는 것은 아니다. ABO3형 페로브스카이트산화물에 대해, A는 Ba, Sr, Pb, La 및 2가 금속들 중에서 선택된 한 종류 이상의 원소들을 나타내며, B는 Ti, Zr 및 4가 금속들 중에서 선택된 한 종류 이상의 원소들을 나타낸다. 이를테면, SrTiO3, BaxSrl-xTiO3(BST), PbZrxTi1l-xO3(PZT), Pb1-yLayZrxTi1-xO3(PLZT) 및 SrBi2Ta2O9가 바람직하게 사용되는데, 이러한 산화물유전체들이 페로브스카이트 결정구조 및 높은 비유전율(specific inductive capacity)을 갖기 때문이다. 또한, 본 발명에 사용된 산화물유전체박막들은 ABO3형 페로브스카이트산화물, 이를테면, Ta2O5,SrBi2Ta2O9및 Bi4Ti3O12로부터 선택될 수 있다.
본 발명에 채용된 전극막은 비산화성(non-oxide)금속들, 산화될 때조차도 전도성이 있는 금속들, 그런 금속들의 합금, 또는 그런 금속들을 함유한 화합물들로 이루어질 수 있다. 비산화성금속들은 어떤 산화물을 형성할 수 없는 금속들을 의미하며, Pt와 같은 백금족의 금속들이 바람직하게 사용된다. 산화될 때조차도 전도성이 있는 금속들로서는, Ir, Ru 및 Os가 바람직하게 사용된다. 이러한 비산화성금속들 및 산화될 때조차도 전도성이 있는 금속들은 본 발명에서 개시된 제조방법에 의해 결정립들의 형상들 및 직경들이 제어될 수 있고, 필요한 성능을 갖는 전극막들을 제조하기에 적당하다.
전극막들은 필요시에 W로 구성될 수 있다. 또한, 전극막들은 필요시에 전도성 페로브스카이트산화물로 구성될 수 있다. 전도성 페로브스카이트산화물에서, SrRuO3, BaRuO3이 바람직하다.
본 발명에 채용된 전극막들 중의 적어도 하나는 질화탄탈로 이루어질 수 있다. 전극막들의 원료들로서 질화탄탈이 사용될 수 있고, 과립구조의 결정립층들은 반응성 스퍼터링법에 의해 형성될 수 있다. 반응성 스퍼터링법에 의해 형성된 질화탄탈박막들의 결정립들은 덩어리(massive)형상들을 가질 수 있다. 과립구조의 결정립층들의 생산은 지금까지 비교적 어려웠지만, 반응성 스퍼터링법에 의해 질화탄탈로 이루어진 박막들을 형성함으로써, 과립구조의 결정립층들이 용이하게 제조될 수 있다.
더욱이, 장벽층들의 작용을 확실하게 하기 위해, 장벽층들을 지지하는 막들이 형성될 수 있는 경우가 있다. 이를테면, 실리사이드막은 때때로 접촉플러그 및 장벽층 간에 형성된다. 실리사이드막들의 좋은 예들은 TiSi2및 TaSi2이지만, 장벽층들이 질화탄탈로 이루어진다면, TaSi2는 생산을 용이하게 하기 위해 사용될 수 있다.
더구나, 접촉플러그에서의 접착도를 향상시키기 위해, 플러그가 층간절연막에 배치되고 확산층에 도달하는 접촉홀 내에 끼워 넣어져야 되는 경우가 있다.
과립구조의 질화탄탈 결정립층들로 구성되는 장벽층들은 반응성 스퍼터링법에 의해 Ar 및 N2의 혼합가스로부터 형성될 수 있다. 얻어진 장벽층들의 질소함유량은 반응성 스퍼터링법에서 N2의 분압을 소정의 값으로 설정함으로써 제어될 수 있다. 장벽층들에서의 실제 질소함유량은 RBS분석(Rutherford backscattering analysis)에 의해 결정될 수 있다.
다음, 본 발명의 방법에 의해 생산된 반도체장치의 특성들을 시험하여 얻어진 결과들 및 본 발명의 구체화된 효과들이 설명된다.
예 1
장벽층(질화탄탈)/하부전극막(Ru)/산화물유전체박막(BST)의 조성물은, 장벽층을 구성하는 질화탄탈의 질소함유량이 변경되고, 하부전극막인 Ru막의 두께가 120㎚으로 변경되고, 산화물유전체박막인 BST층의 막형성온도가 500℃ 및 550℃로 변경되었다는 점을 제외하고는, 제 4실시예와 동일한 방법으로 생산되었다.
그 후, 장벽층에서의 산소존재량은 퍼킨엘머(Perkin-Elmer)에 의해 제조된 PHI-660을 사용하여 AES(Auger Electron Spectroscopy, 오제전자분광) 심층윤곽(in-depth profile)에 의해 측정되었다. 측정된 산소의 존재량은 Ru로부터의 흡수성을 고려하여 규격화되었으며, 그 결과들은 도 7에서 보여진다. ●및 ■은 BST층의 막형성온도가 각각 500℃ 및 550℃이었을 때의 결과들을 보여준다. 그 결과들은, 질소함유량이 10atm% 이상 50atm% 이하이면, 질화탄탈에서의 산소의 존재량이 감소함을, 다시 말하면, 장벽층의 산화가 억제됨을 나타낸다.
또, 장벽층(질화탄탈)/하부전극막(Ru)/산화물유전체박막(BST)의 조성물이 450℃, 500℃ 및 550℃와 같은 다른 막형성온도들에서 생산되었고, 장벽층 및 하부전극막 간의 벗김시험이 행해졌다. 그 결과들은 아래의 표 1에서 보여진다. 그 결과들은 질소함유량이 10atm% 이상 50atm% 이하이었을 경우, 내벗김(anti-peeling)특성들이 향상되었다.
| 질소함유량(atm%) | BST층의 막형성온도450℃ | BST층의 막형성온도500℃ | BST층의 막형성온도550℃ |
| 0 | 벗겨지지 않음 | 벗겨짐 | 벗겨짐 |
| 5 | 벗겨지지 않음 | 벗겨짐 | 벗겨짐 |
| 12 | 벗겨지지 않음 | 벗겨지지 않음 | 벗겨짐 |
| 20 | 벗겨지지 않음 | 벗겨지지 않음 | 벗겨지지 않음 |
| 30 | 벗겨지지 않음 | 벗겨지지 않음 | 벗겨지지 않음 |
| 42 | 벗겨지지 않음 | 벗겨지지 않음 | 벗겨짐 |
| 55 | 벗겨지지 않음 | 벗겨짐 | 벗겨짐 |
| 86 | 벗겨지지 않음 | 벗겨짐 | 벗겨짐 |
예를 들면 반응성 스퍼터링법에서 N2의 분압을 소정의 값으로 설정함으로써, 질소함유량은 제어될 수 있다. 도 9는 장벽층에서의 N2의 분압 및 질소함유량 간의 관계의 예를 보여준다. RBS분석에 기초하여, 장벽층에서의 실제 질소함유량이 결정되었다. RBS분석설비는 가속기 및 검출기로 구성되며, 채용된 가속기는 NEC에 의해 제조된 탄뎀 가속기 펠레트론형 1 MV (Tandem accelerator Pelletron type 1 MV)이고, 검출기는 찰스 에반스 ＆ 어소시에이츠(Charles Evans ＆ Associates)에 의해 제조된 RBS 앤드스테이션 RBS-400(RBS end station RBS-400)이었다.
예 2
A 장벽층(질화탄탈)/하부전극막(Ru)/산화물유전체박막(BST)의 조성물은 장벽층을 구성하는 질화탄탈의 질소함유량을 변화시키며, 하부전극막으로서 120㎚두께의 Ru막을 형성하고, 산화물유전체박막으로서 BST층을 550℃의 막형성온도에서 형성함으로써 제조되었다.
그 후, Ru의 (002)회절강도는 리가쿠사(Rigakusha)에 의해 제조된 RAD-3C를 사용하여 X-선회절측정을 통해 측정되었다. 측정된 회절강도는 입사빔세기를 고려하여 표준화되었으며 도 8은 그 결과들을 보여준다. Ru의 C축 배향은 (002)회절강도에 반영되며, 도 8은 장벽층 내의 질소함유량에 의존하여 C축 배향이 변화하는 것을 나타낸다. 특히, 질소함유량이 20atm% 이상 36atm% 이하인 경우에는, Ru막상의 C축 배향이 높아진다. 그 경우에, Ru전극막의 산소장벽성능은 양호하고 BST의 피로특성들도 향상되었다.
상술한 바와 같이, 본 발명에 따른 반도체장치는 전극막을 결정립 적층구조로 함으로써, 전극막에 대한 새로운 구성재료들을 검토하는 것에 비하여, 간편한 제조법에 의해 양호한 장벽성능, 전도도 및 고결정도를 갖는 전극막을 얻을 수 있다. 따라서, 본 발명은 장벽층들 및 하부전극막 간의 접착도가 양호하고, 장시간 사용한 후에도 그 성능이 저하되지 않는 높은 재기록특성을 갖는 강유전체 메모리를 구비한 반도체장치를 제공할 수 있다.
Claims (38)
- 반도체장치에 있어서,산화물유전체박막 및 산화물유전체박막을 그것들간에 적층하는 한 쌍의 전극막들을 갖는 박막커패시터를 포함하며,여기서, 상기 한 쌍의 전극막들 중 적어도 하나는 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조로 구성되는 반도체장치.
- 반도체장치에 있어서,반도체기판 상에 형성된 MOS트랜지스터;상기 MOS트랜지스터 상에 형성된 층간절연막;상기 층간절연막에 제공되며 상기 MOS트랜지스터에 포함된 확산층에 연결되는 접촉플러그;상기 접촉플러그 상에 형성되며, 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조로 형성된 하부전극막;상기 하부전극막 상에 형성된 산화물유전체박막; 및상기 산화물유전체박막 상에 형성된 상부전극막을 포함하는 반도체장치.
- 제 2항에 있어서, 상기 하부전극막 및 상기 접촉플러그 사이에 제공된 장벽층을 포함하는 반도체장치.
- 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 주상구조 결정립층을 구성하는 결정립들의 평균직경은 10㎚ 이상 500㎚ 이하인 반도체장치.
- 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 과립구조 결정립층을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 반도체장치.
- 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 결정립 적층구조에 포함되고 상기 산화물유전체박막과 접촉하는 결정립층은 주상구조를 갖는 반도체장치.
- 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 산화물유전체박막은 페로브스카이트(perovskite)산화물 또는 산화탄탈로 이루어지는 반도체장치.
- 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 전극막들 중 적어도 하나는 질화탄탈로 이루어지는 반도체장치.
- 반도체장치의 제조방법에 있어서,주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조로 전극막들을 형성하는 단계를 포함하고, 상기 전극막들을 형성하는 단계는,주상구조 결정립층을 스터링법 또는 CVD법에 의해 형성하는 단계; 및과립구조 결정립층을 스퍼터링법 또는 CVD법에 의해 형성하는 단계를 포함하는 반도체장치 제조방법.
- 제 9항에 있어서, 상기 전극막들을 위한 재료로서 질화탄탈을 사용하여 반응성 스퍼터링법에 의해 과립구조 결정립층을 형성하는 단계를 포함하는 반도체장치 제조방법.
- 반도체장치에 있어서,산화물유전체박막 및 상기 산화물유전체박막을 그것들 간에 개재하는 한 쌍의 전극막들을 갖는 박막커패시터;상기 전극막들 중 적어도 하나에 연결된 접촉플러그; 및상기 전극막 및 접촉플러그 간에 형성되며, 10 atm% 이상 50 atm% 이하의 질소를 함유한 질화탄탈로 이루어진 과립구조 결정립층인 장벽층을 포함하는 반도체장치.
- 제 11항에 있어서, 상기 장벽층의 과립구조 결정립층을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 반도체장치.
- 제 11항 또는 제 12항에 있어서, 적어도 접촉플러그에 연결된 전극막은, 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조인 반도체장치.
- 제 13항에 있어서, 상기 전극막들의 주상구조 결정립층을 구성하는 결정립들의 평균직경은 10㎚ 이상 500㎚ 이하인 반도체장치.
- 제 13항에 있어서, 상기 전극막들의 과립구조 결정립층을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 반도체장치.
- 제 13항에 있어서, 상기 결정립 적층구조에 포함되고 상기 산화물유전체박막과 접촉하는 결정립층은 주상구조를 갖는 반도체장치.
- 제 11항에 있어서, 상기 산화물유전체박막은 페로브스카이트산화물로 이루어지는 반도체장치.
- 제 11항에 있어서, 상기 산화물유전체박막은 ABO3형 페로브스카이트산화물(여기서, A는 Ba, Sr, Pb, La 또는 2가금속으로부터 선택된 한 종류 이상의 원소를 나타내며, B는 Ti, Zr 및 4가금속으로부터 선택된 한 종류 이상의 원소를 나타낸다), Ta2O5,SrBi2Ta2O9또는 Bi4Ti3O12로 이루어진 반도체장치.
- 제 11항에 있어서, 상기 전극막들 중 적어도 하나는 Ru, Pt, Ir 또는 W로 이루어진 반도체장치.
- 제 11항에 있어서, 상기 전극막들 중 적어도 하나는 전도성 페로브스카이트산화물로 이루어진 반도체장치.
- 제 20항에 있어서, 상기 전도성 페로브스카이트산화물은 SrRuO3또는 BaRuO3인 반도체장치.
- 제 11항에 있어서, 상기 실리사이드막은 상기 접촉플러그 및 상기 장벽층들 간에 형성되는 반도체장치.
- 제 22항에 있어서, 상기 실리사이드막은 TaSi2인 반도체장치.
- 반도체장치에 있어서,반도체기판 상에 형성된 MOS트랜지스터;상기 MOS트랜지스터 상에 형성된 층간절연막;상기 층간절연막에 배치되며 상기 MOS트랜지스터에 포함된 확산층에 연결되는 접촉플러그;상기 접촉플러그 상에 형성되며, 10 atm% 이상 50 atm% 이하의 질소를 함유한 질화탄탈로 이루어진 과립구조 결정립층인 장벽층;상기 장벽층상에 형성되는 하부전극막;상기 하부전극막 상에 형성된 산화물유전체박막; 및상기 산화물유전체박막 상에 형성된 상부전극막을 포함하는 반도체장치.
- 제 24항에 있어서, 상기 장벽층의 과립구조 결정립층을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 반도체장치.
- 제 24항에 있어서, 상기 접촉플러그는 상기 층간절연막에 배치되며 상기 확산층에 도달하는 접촉홀 속에 끼워 넣어진(embedded) 반도체장치.
- 제 24항에 있어서, 상기 하부전극막은 주상구조 결정립층 및 과립구조 결정립층을 포함하는 결정립 적층구조인 반도체장치.
- 제 27항에 있어서, 상기 전극막들의 주상구조 결정립층을 구성하는 결정립들의 평균직경은 100㎚ 이상 500㎚ 이하인 반도체장치.
- 제 27항에 있어서, 상기 전극막들의 과립구조 결정립층을 구성하는 결정립들의 평균직경은 1㎚ 이상 30㎚ 이하인 반도체장치.
- 제 27항에 있어서, 상기 결정립 적층구조에 포함되며 상기 산화물유전체박막과 접촉하는 결정립층은 주상구조를 갖는 반도체장치.
- 제 24항에 있어서, 상기 산화물유전체박막은 페로브스카이트산화물로 이루어진 반도체장치.
- 제 24항에 있어서, 상기 산화물유전체박막은 ABO3형 페로브스카이트산화물(여기서, A는 Ba, Sr, Pb, La 및 2가금속으로부터 선택된 한 종류 이상의 원소를 나타내며, B는 Ti, Zr 및 4가금속으로부터 선택된 한 종류 이상의 원소를 나타낸다), Ta2O5,SrBi2Ta2O9또는 Bi4Ti3O12로 이루어진 반도체장치.
- 제 24항에 있어서, 상기 전극막들 중 적어도 하나는 Ru, Pt, Ir 또는 W로 이루어진 반도체장치.
- 제 24항에 있어서, 상기 전극막들 중 적어도 하나는 전도성 페로브스카이트산화물로 이루어진 반도체장치.
- 제 34항에 있어서, 상기 전도성 페로브스카이트산화물은 SrRuO3또는 BaRuO3인 반도체장치.
- 제 24항에 있어서, 상기 실리사이드막은 상기 접촉플러그 및 장벽막 사이에 형성되는 반도체장치.
- 제 36항에 있어서, 상기 실리사이드막은 TaSi2인 반도체장치.
- 반도체장치의 제조방법에 있어서,질화탄탈로 이루어진 과립구조 결정립층인 장벽층을 Ar 및 N2를 함유한 혼합가스를 사용하여 반응성 스퍼터링법에 의해 형성하는 단계를 포함하는 반도체장치 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606399 | 1999-07-09 | ||
| JP11-196063 | 1999-07-09 | ||
| JP11-354407 | 1999-12-14 | ||
| JP35440799A JP3353833B2 (ja) | 1999-07-09 | 1999-12-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010029911A true KR20010029911A (ko) | 2001-04-16 |
Family
ID=26509509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000039162A KR20010029911A (ko) | 1999-07-09 | 2000-07-08 | 반도체장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6504228B1 (ko) |
| JP (1) | JP3353833B2 (ko) |
| KR (1) | KR20010029911A (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289796A (ja) * | 2001-03-26 | 2002-10-04 | Nec Corp | 半導体装置の製造方法 |
| JP2007180093A (ja) * | 2005-12-27 | 2007-07-12 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
| US20080137262A1 (en) * | 2006-12-12 | 2008-06-12 | Texas Instruments Inc. | Methods and systems for capacitors |
| US9224773B2 (en) * | 2011-11-30 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal shielding layer in backside illumination image sensor chips and methods for forming the same |
| US10133428B2 (en) * | 2015-05-29 | 2018-11-20 | Samsung Display Co., Ltd. | Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part |
| JP6798489B2 (ja) * | 2015-06-11 | 2020-12-09 | 日本電気株式会社 | 抵抗変化素子、および抵抗変化素子の製造方法 |
| CN113594365A (zh) * | 2020-04-30 | 2021-11-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20210408224A1 (en) * | 2020-06-26 | 2021-12-30 | Intel Corporation | Crystalline bottom electrode for perovskite capacitors and methods of fabrication |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| JPH09246494A (ja) | 1996-03-01 | 1997-09-19 | Texas Instr Japan Ltd | 誘電体キャパシタと誘電体メモリ装置、及びこれらの製造方法 |
| JPH10173149A (ja) | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH10242426A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JP3542704B2 (ja) * | 1997-10-24 | 2004-07-14 | シャープ株式会社 | 半導体メモリ素子 |
| JP3917272B2 (ja) * | 1997-11-04 | 2007-05-23 | 株式会社日立製作所 | 半導体メモリ |
| US6177351B1 (en) * | 1997-12-24 | 2001-01-23 | Texas Instruments Incorporated | Method and structure for etching a thin film perovskite layer |
| US6238932B1 (en) * | 1998-01-14 | 2001-05-29 | Texas Instruments Incorporated | Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors |
| US6204158B1 (en) * | 1998-12-18 | 2001-03-20 | Advanced Technology Materials, Inc. | Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate |
| US6202233B1 (en) * | 1999-10-08 | 2001-03-20 | David Angus Achong | Sleeping bag pillow |
-
1999
- 1999-12-14 JP JP35440799A patent/JP3353833B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-06 US US09/611,065 patent/US6504228B1/en not_active Expired - Fee Related
- 2000-07-08 KR KR1020000039162A patent/KR20010029911A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085642A (ja) | 2001-03-30 |
| JP3353833B2 (ja) | 2002-12-03 |
| US6504228B1 (en) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608383B2 (en) | Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers | |
| JP3570472B2 (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ | |
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| US6351006B1 (en) | Ferroelectric capacitor with means to prevent deterioration | |
| US20040023417A1 (en) | Ferroelectric capacitor having upper electrode lamination and manufacture thereof | |
| JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| US20060131627A1 (en) | Ferroelectric material, its manufacture method and ferroelectric memory | |
| US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
| US7271054B2 (en) | Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode | |
| US6392265B2 (en) | Semiconductor device | |
| US20020011615A1 (en) | Ferroelectric memory device and method for producing the same | |
| KR20030071586A (ko) | 반도체장치의 제조방법 | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4031552B2 (ja) | 半導体装置の膜形成方法 | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JP2008135642A (ja) | 強誘電体キャパシタ | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| KR100358147B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| JP2002124644A (ja) | 半導体装置およびその製造方法 | |
| JP2000216359A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| NORF | Unpaid initial registration fee |