JPH07161833A - 誘電体積層膜 - Google Patents
誘電体積層膜Info
- Publication number
- JPH07161833A JPH07161833A JP5310107A JP31010793A JPH07161833A JP H07161833 A JPH07161833 A JP H07161833A JP 5310107 A JP5310107 A JP 5310107A JP 31010793 A JP31010793 A JP 31010793A JP H07161833 A JPH07161833 A JP H07161833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- oxide film
- forming
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【構成】半導体集積回路装置の容量絶縁膜を高誘電率の
薄膜をチタニウムの酸化物ではさんだ構成とした。 【効果】本発明により、半導体集積回路装置用誘電体薄
膜の形成において該誘電体膜のリーク電流を減少させか
つ電荷を多く蓄積できる。本発明は誘電体薄膜を形成す
る際、該高誘電率薄膜とＴｉの酸化膜層を積層させて形
成することによって、前記高誘電率薄膜に所望の電荷を
蓄積させ、かつ前記Ｔｉの酸化膜層によりリーク電流を
減少させるような２つの効果を同時に与える。
薄膜をチタニウムの酸化物ではさんだ構成とした。 【効果】本発明により、半導体集積回路装置用誘電体薄
膜の形成において該誘電体膜のリーク電流を減少させか
つ電荷を多く蓄積できる。本発明は誘電体薄膜を形成す
る際、該高誘電率薄膜とＴｉの酸化膜層を積層させて形
成することによって、前記高誘電率薄膜に所望の電荷を
蓄積させ、かつ前記Ｔｉの酸化膜層によりリーク電流を
減少させるような２つの効果を同時に与える。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の容
量絶縁膜の構成及びその製造方法に係り、主にスパッタ
リングによるＴｉの酸化膜及びペロブスカイト型の結晶
構造を持つ高誘電率材料の薄膜との積層膜形成に関す
る。
量絶縁膜の構成及びその製造方法に係り、主にスパッタ
リングによるＴｉの酸化膜及びペロブスカイト型の結晶
構造を持つ高誘電率材料の薄膜との積層膜形成に関す
る。
【０００２】
【従来の技術】半導体集積回路装置においては絶縁体薄
膜を加工し電極を設けた電荷蓄積装置（キャパシタ）が
用いられる。近年の半導体集積回路の集積度の向上にと
もないセル寸法は縮小されつつあり、キャパシタの蓄積
電荷は信頼性確保のための下限に近づきつつある。この
ためキャパシタ絶縁膜には単位面積当たりより多くの電
荷を蓄積可能な誘電率の高い物質が求められている。こ
の高誘電率の物質としてはペロブスカイト型の結晶構造
を持つＰｂ−Ｌａ−Ｚｒ−Ｔｉ−Ｏ系、Ｂａ−Ｐｂ−Ｚ
ｒ−Ｔｉ−Ｏ系等があるが、リーク電流が大きい傾向が
あり、対策が求められている。また、強誘電体の自発分
極を用いた強誘電体不揮発性メモリを実用化するに当た
っても情報の読み書きに際して生じる分極反転による疲
労により信頼性が低下するおそれがあった。これに対
し、例えば特開平２−２２９４７２号公報によれば多結
晶強誘電体膜及びアモルファス強誘電体膜の積層構造を
形成することによりリーク電流の低減及び分極特性の劣
化防止が実現されると述べられている。また、特開平４
−３４４３８４号公報によれば誘電体膜をアモルファス
強誘電体膜のみから構成することにより安価にかつ信頼
性よく強誘電体情報記憶素子を製造することが出来ると
述べられている。
膜を加工し電極を設けた電荷蓄積装置（キャパシタ）が
用いられる。近年の半導体集積回路の集積度の向上にと
もないセル寸法は縮小されつつあり、キャパシタの蓄積
電荷は信頼性確保のための下限に近づきつつある。この
ためキャパシタ絶縁膜には単位面積当たりより多くの電
荷を蓄積可能な誘電率の高い物質が求められている。こ
の高誘電率の物質としてはペロブスカイト型の結晶構造
を持つＰｂ−Ｌａ−Ｚｒ−Ｔｉ−Ｏ系、Ｂａ−Ｐｂ−Ｚ
ｒ−Ｔｉ−Ｏ系等があるが、リーク電流が大きい傾向が
あり、対策が求められている。また、強誘電体の自発分
極を用いた強誘電体不揮発性メモリを実用化するに当た
っても情報の読み書きに際して生じる分極反転による疲
労により信頼性が低下するおそれがあった。これに対
し、例えば特開平２−２２９４７２号公報によれば多結
晶強誘電体膜及びアモルファス強誘電体膜の積層構造を
形成することによりリーク電流の低減及び分極特性の劣
化防止が実現されると述べられている。また、特開平４
−３４４３８４号公報によれば誘電体膜をアモルファス
強誘電体膜のみから構成することにより安価にかつ信頼
性よく強誘電体情報記憶素子を製造することが出来ると
述べられている。
【０００３】
【発明が解決しようとする課題】前記特開平２−２２９
４７２号公報記載の構成においては多結晶及びアモルフ
ァスの強誘電体薄膜を積層させる必要があり、単層の形
成においても困難の多い製造工程であり、実現性は明確
でない。また、前記特開平４−３４４３８４号公報記載
の誘電体薄膜ではアモルファス構造であるため結晶質の
強誘電体膜に比べて誘電率が低いという難点を有してい
た。
４７２号公報記載の構成においては多結晶及びアモルフ
ァスの強誘電体薄膜を積層させる必要があり、単層の形
成においても困難の多い製造工程であり、実現性は明確
でない。また、前記特開平４−３４４３８４号公報記載
の誘電体薄膜ではアモルファス構造であるため結晶質の
強誘電体膜に比べて誘電率が低いという難点を有してい
た。
【０００４】上記問題に鑑み、本発明では結晶質のペロ
ブスカイト型結晶構造を有する結晶質の高誘電率薄膜と
常誘電体であるＴｉの酸化膜との積層構造を与えること
により信頼性の向上及び製造工程の簡略化を図ることに
ある。
ブスカイト型結晶構造を有する結晶質の高誘電率薄膜と
常誘電体であるＴｉの酸化膜との積層構造を与えること
により信頼性の向上及び製造工程の簡略化を図ることに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は半導体集積回路装置用誘電体薄膜の形成に
関し、結晶質のペロブスカイト型結晶構造を有する結晶
質の高誘電率薄膜と常誘電体であるＴｉの酸化膜とを積
層させる構造としたものである。このことによりリーク
電流の流れを抑制できると同時に電荷を多く蓄積できる
という利点を生ずる。また、Ｔｉの酸化膜の形成はペロ
ブスカイト型結晶より形成が容易であり、生産性向上に
寄与する。
め、本発明は半導体集積回路装置用誘電体薄膜の形成に
関し、結晶質のペロブスカイト型結晶構造を有する結晶
質の高誘電率薄膜と常誘電体であるＴｉの酸化膜とを積
層させる構造としたものである。このことによりリーク
電流の流れを抑制できると同時に電荷を多く蓄積できる
という利点を生ずる。また、Ｔｉの酸化膜の形成はペロ
ブスカイト型結晶より形成が容易であり、生産性向上に
寄与する。
【０００６】
【作用】本発明を上記構成としたことにより、半導体集
積回路装置用誘電体薄膜の形成において該誘電体膜のリ
ーク電流を減少させかつ電荷を多く蓄積できる。本発明
は誘電体薄膜を形成する際、単に高誘電率の薄膜を形成
するのではなく、該高誘電率薄膜とＴｉの酸化膜を積層
させて形成することによって、前記高誘電率薄膜に所望
の電荷を蓄積させ、かつ前記Ｔｉの酸化膜によりリーク
電流を減少させるような２つの効果を同時に与えるよう
な構成としたものである。
積回路装置用誘電体薄膜の形成において該誘電体膜のリ
ーク電流を減少させかつ電荷を多く蓄積できる。本発明
は誘電体薄膜を形成する際、単に高誘電率の薄膜を形成
するのではなく、該高誘電率薄膜とＴｉの酸化膜を積層
させて形成することによって、前記高誘電率薄膜に所望
の電荷を蓄積させ、かつ前記Ｔｉの酸化膜によりリーク
電流を減少させるような２つの効果を同時に与えるよう
な構成としたものである。
【０００７】
【実施例】以下、本発明の各種実施例を図面を参照して
順に説明する。まず、第一の実施例を図１ないし図４を
参照して説明する。図１は基板上に形成した薄膜構成の
縦断面図、図２はチタニウム（以下Ｔｉと記す）の薄膜
及びＴｉの酸化膜を形成するスパッタリング装置の縦断
面図、図３は高誘電率の材料の薄膜を形成するスパッタ
リング装置の縦断面図、図４は半導体集積回路への適用
例を示す図である。
順に説明する。まず、第一の実施例を図１ないし図４を
参照して説明する。図１は基板上に形成した薄膜構成の
縦断面図、図２はチタニウム（以下Ｔｉと記す）の薄膜
及びＴｉの酸化膜を形成するスパッタリング装置の縦断
面図、図３は高誘電率の材料の薄膜を形成するスパッタ
リング装置の縦断面図、図４は半導体集積回路への適用
例を示す図である。
【０００８】前記図１に示す構成は以下のようにして形
成される。まずＴｉの薄膜１０１を基板１００上に被着
させた後、前記薄膜表面に熱酸化によりＴｉの酸化膜１
０２を形成し、続いてその上層に高誘電率材料の薄膜１
０３を被着させる。さらに前記高誘電率材料の薄膜１０
３上にＴｉの酸化膜１０４を形成し、続いてその上層に
Ｔｉの薄膜１０５を形成し、図１のような構成を得る。
成される。まずＴｉの薄膜１０１を基板１００上に被着
させた後、前記薄膜表面に熱酸化によりＴｉの酸化膜１
０２を形成し、続いてその上層に高誘電率材料の薄膜１
０３を被着させる。さらに前記高誘電率材料の薄膜１０
３上にＴｉの酸化膜１０４を形成し、続いてその上層に
Ｔｉの薄膜１０５を形成し、図１のような構成を得る。
【０００９】以上に説明した構成を実現するための方法
を以下に述べる。
を以下に述べる。
【００１０】図２は、Ｔｉ及びＴｉの酸化膜を形成する
ための典型的なマグネトロンスパッタリング装置の一実
施例を示す縦断面図である。
ための典型的なマグネトロンスパッタリング装置の一実
施例を示す縦断面図である。
【００１１】図２において、１は真空容器、２は真空容
器１に設けられた開口部で絶縁物３を介して取り付けら
れたスパッタ電極４のターゲット５が真空容器１の内部
に面している。ターゲット５の大気側には図示しないタ
ーゲット冷却手段が取り付けられる。６は電磁石、７は
電磁石６の電源、８はアノード電極、９は真空容器１に
設けられた開口部で基板電極１０を取り付ける。１１は
赤外線ランプ、１２は赤外線ランプの電源、１５は基
板、２０は直流電源、２２はガス導入手段、２３は真空
排気手段。本実施例では基板１５は複数の機能素子（デ
バイス）を有する半導体基板であるが、一般にはどのよ
うなものでも良い。
器１に設けられた開口部で絶縁物３を介して取り付けら
れたスパッタ電極４のターゲット５が真空容器１の内部
に面している。ターゲット５の大気側には図示しないタ
ーゲット冷却手段が取り付けられる。６は電磁石、７は
電磁石６の電源、８はアノード電極、９は真空容器１に
設けられた開口部で基板電極１０を取り付ける。１１は
赤外線ランプ、１２は赤外線ランプの電源、１５は基
板、２０は直流電源、２２はガス導入手段、２３は真空
排気手段。本実施例では基板１５は複数の機能素子（デ
バイス）を有する半導体基板であるが、一般にはどのよ
うなものでも良い。
【００１２】以上の構成において、基板１５をセットし
た状態で真空容器１を真空排気手段２３により高真空に
排気した後、ガス導入手段２２からアルゴンガス（Ａ
r）を導入して真空容器１の内部を所定の圧力に維持す
る。ここで、電源７で電磁石６を励磁する。次に、直流
電源２０でスパッタ電極４に電力を印加してターゲット
５の表面近傍でマグネトロン放電を発生させ、ターゲッ
ト５をスパッタする。このときターゲットの表面近傍に
は電磁石６によりマグネトロン放電に適した磁界が形成
されている。このようなスパッタ成膜において、Ｔｉか
らなるターゲットを用いた場合、Ｔｉの薄膜が基板１５
上にスパッタ形成される。
た状態で真空容器１を真空排気手段２３により高真空に
排気した後、ガス導入手段２２からアルゴンガス（Ａ
r）を導入して真空容器１の内部を所定の圧力に維持す
る。ここで、電源７で電磁石６を励磁する。次に、直流
電源２０でスパッタ電極４に電力を印加してターゲット
５の表面近傍でマグネトロン放電を発生させ、ターゲッ
ト５をスパッタする。このときターゲットの表面近傍に
は電磁石６によりマグネトロン放電に適した磁界が形成
されている。このようなスパッタ成膜において、Ｔｉか
らなるターゲットを用いた場合、Ｔｉの薄膜が基板１５
上にスパッタ形成される。
【００１３】続いて、基板１５をセットした状態で真空
容器１を真空排気手段２３により高真空に排気した後、
ガス導入手段２２から酸素ガスを導入して真空容器１の
内部を所定の圧力に維持する。ここで電源１２で赤外線
ランプ１１を動作させ基板１５を加熱する。この結果、
前記基板１５上に形成されたＴｉの薄膜の酸素にさらさ
れる側にＴｉの酸化膜が形成される。
容器１を真空排気手段２３により高真空に排気した後、
ガス導入手段２２から酸素ガスを導入して真空容器１の
内部を所定の圧力に維持する。ここで電源１２で赤外線
ランプ１１を動作させ基板１５を加熱する。この結果、
前記基板１５上に形成されたＴｉの薄膜の酸素にさらさ
れる側にＴｉの酸化膜が形成される。
【００１４】なお、上記実施例は、直流電源２０を用い
た場合を示したが、直流電源２０は高周波電源又はパル
ス電源に置き換えてもよい。
た場合を示したが、直流電源２０は高周波電源又はパル
ス電源に置き換えてもよい。
【００１５】また、蒸着装置等、他の物理気相堆積法
（ＰＶＤ）あるいは化学気相堆積法（ＣＶＤ）を用いて
も差し支えない。
（ＰＶＤ）あるいは化学気相堆積法（ＣＶＤ）を用いて
も差し支えない。
【００１６】更に、前記Ｔｉ薄膜の形成過程及びＴｉの
酸化膜の形成過程は別個の基板処理装置で行なっても問
題ない。
酸化膜の形成過程は別個の基板処理装置で行なっても問
題ない。
【００１７】次に、図３は高誘電率の材料であるペロブ
スカイト型(Ba,Pb)(Zr,Ti)O3薄膜の形成方法を実現する
ための典型的なマグネトロンスパッタリング装置の一実
施例を示す縦断面図である。
スカイト型(Ba,Pb)(Zr,Ti)O3薄膜の形成方法を実現する
ための典型的なマグネトロンスパッタリング装置の一実
施例を示す縦断面図である。
【００１８】図３において、３１は真空容器、３２は真
空容器３１に設けられた開口部で絶縁物３３を介して取
り付けられたスパッタ電極３４のターゲット３５が真空
容器３１の内部に面している。ターゲット３５の大気側
には図示しないターゲット冷却手段が取り付けられる。
３６は電磁石、３７は電磁石３６の電源、３８はアノー
ド電極、３９は真空容器３１に設けられた開口部で基板
電極４０を取り付ける。１５は基板、５０は直流電源、
５２はガス導入手段、５３は真空排気手段である。６０
は真空容器で、図２に示す真空容器１と図３に示す真空
容器３１とを接続している。
空容器３１に設けられた開口部で絶縁物３３を介して取
り付けられたスパッタ電極３４のターゲット３５が真空
容器３１の内部に面している。ターゲット３５の大気側
には図示しないターゲット冷却手段が取り付けられる。
３６は電磁石、３７は電磁石３６の電源、３８はアノー
ド電極、３９は真空容器３１に設けられた開口部で基板
電極４０を取り付ける。１５は基板、５０は直流電源、
５２はガス導入手段、５３は真空排気手段である。６０
は真空容器で、図２に示す真空容器１と図３に示す真空
容器３１とを接続している。
【００１９】Ｔｉ及びＴｉの酸化膜を形成した基板１５
を、搬送手段（図示せず）により真空容器６０を通り真
空容器３１に搬送して基板電極４０の上に載置し、この
状態で真空容器３１を真空排気手段５３により高真空に
排気した後、ガス導入手段５２からＡrを導入して真空
容器３１の内部を所定の圧力に維持する。ここで、電源
３７で電磁石３６を励磁する。次に、直流電源５０でス
パッタ電極３４に電力を印加してターゲット３５の表面
近傍でマグネトロン放電を発生させ、ターゲット３５を
スパッタする。このときターゲットの表面近傍には電磁
石３６によりマグネトロン放電に適した磁界が形成され
ている。
を、搬送手段（図示せず）により真空容器６０を通り真
空容器３１に搬送して基板電極４０の上に載置し、この
状態で真空容器３１を真空排気手段５３により高真空に
排気した後、ガス導入手段５２からＡrを導入して真空
容器３１の内部を所定の圧力に維持する。ここで、電源
３７で電磁石３６を励磁する。次に、直流電源５０でス
パッタ電極３４に電力を印加してターゲット３５の表面
近傍でマグネトロン放電を発生させ、ターゲット３５を
スパッタする。このときターゲットの表面近傍には電磁
石３６によりマグネトロン放電に適した磁界が形成され
ている。
【００２０】なお、上記実施例は、直流電源５０を用い
た場合を示したが、直流電源５０は高周波電源又はパル
ス電源に置き換えてもよい。また、蒸着装置あるいは化
学気相堆積法（ＣＶＤ）等、他の気相堆積法を用いても
よい。
た場合を示したが、直流電源５０は高周波電源又はパル
ス電源に置き換えてもよい。また、蒸着装置あるいは化
学気相堆積法（ＣＶＤ）等、他の気相堆積法を用いても
よい。
【００２１】次に、図２の装置構成においてＴｉの酸化
物の薄膜及びＴｉの薄膜を形成する。まず、Ｔｉ、Ｔｉ
の酸化膜及び高誘電率の薄膜を順に形成した基板１５
を、搬送手段（図示せず）により真空容器６０を通り真
空容器１に搬送して基板電極１０の上に載置し、基板１
５をセットした状態で真空容器１を真空排気手段２３に
より高真空に排気した後、ガス導入手段２２からＡr及
び酸素の混合ガスを導入して真空容器１の内部を所定の
圧力に維持する。ここで、電源７で電磁石６を励磁す
る。次に、直流電源２０でスパッタ電極４に電力を印加
してターゲット５の表面近傍でマグネトロン放電を発生
させ、ターゲット５をスパッタする。このときターゲッ
トの表面近傍には電磁石６によりマグネトロン放電に適
した磁界が形成されている。このようなスパッタ成膜に
おいて、Ｔｉからなるターゲットを用いた場合、Ｔｉの
酸化物の薄膜が基板１５上にスパッタ形成される。
物の薄膜及びＴｉの薄膜を形成する。まず、Ｔｉ、Ｔｉ
の酸化膜及び高誘電率の薄膜を順に形成した基板１５
を、搬送手段（図示せず）により真空容器６０を通り真
空容器１に搬送して基板電極１０の上に載置し、基板１
５をセットした状態で真空容器１を真空排気手段２３に
より高真空に排気した後、ガス導入手段２２からＡr及
び酸素の混合ガスを導入して真空容器１の内部を所定の
圧力に維持する。ここで、電源７で電磁石６を励磁す
る。次に、直流電源２０でスパッタ電極４に電力を印加
してターゲット５の表面近傍でマグネトロン放電を発生
させ、ターゲット５をスパッタする。このときターゲッ
トの表面近傍には電磁石６によりマグネトロン放電に適
した磁界が形成されている。このようなスパッタ成膜に
おいて、Ｔｉからなるターゲットを用いた場合、Ｔｉの
酸化物の薄膜が基板１５上にスパッタ形成される。
【００２２】続いて、基板１５をセットした状態で真空
容器１を真空排気手段２３により高真空に排気した後、
ガス導入手段２２からＡｒガスを導入して真空容器１の
内部を所定の圧力に維持する。ここで電源７で電磁石６
を励磁する。次に、直流電源２０でスパッタ電極４に電
力を印加してターゲット５の表面近傍でマグネトロン放
電を発生させ、ターゲット５をスパッタする。このとき
ターゲットの表面近傍には電磁石６によりマグネトロン
放電に適した磁界が形成されている。このようなスパッ
タ成膜において、Ｔｉからなるターゲットを用いた場
合、Ｔｉの薄膜が基板１５上にスパッタ形成される。
容器１を真空排気手段２３により高真空に排気した後、
ガス導入手段２２からＡｒガスを導入して真空容器１の
内部を所定の圧力に維持する。ここで電源７で電磁石６
を励磁する。次に、直流電源２０でスパッタ電極４に電
力を印加してターゲット５の表面近傍でマグネトロン放
電を発生させ、ターゲット５をスパッタする。このとき
ターゲットの表面近傍には電磁石６によりマグネトロン
放電に適した磁界が形成されている。このようなスパッ
タ成膜において、Ｔｉからなるターゲットを用いた場
合、Ｔｉの薄膜が基板１５上にスパッタ形成される。
【００２３】この結果、前記基板１５上にＴｉ、Ｔｉの
酸化物、(Ba,Pb)(Zr,Ti)O3、Ｔｉの酸化物、及びＴｉの
各薄膜が順に形成される。
酸化物、(Ba,Pb)(Zr,Ti)O3、Ｔｉの酸化物、及びＴｉの
各薄膜が順に形成される。
【００２４】なお、上記実施例は、直流電源２０を用い
た場合を示したが、直流電源２０は高周波電源又はパル
ス電源に置き換えてもよい。
た場合を示したが、直流電源２０は高周波電源又はパル
ス電源に置き換えてもよい。
【００２５】また、蒸着装置等、他の物理気相堆積法
（ＰＶＤ）あるいは化学気相堆積法（ＣＶＤ）を用いて
も差し支えない。
（ＰＶＤ）あるいは化学気相堆積法（ＣＶＤ）を用いて
も差し支えない。
【００２６】また、(Ba,Pb)(Zr,Ti)O3に限らず、温度２
７３Ｋから３７３Ｋまでの間常誘電体である高誘電率の
材料（望ましくは比誘電率１００以上）であれば、いず
れも使用可能である。
７３Ｋから３７３Ｋまでの間常誘電体である高誘電率の
材料（望ましくは比誘電率１００以上）であれば、いず
れも使用可能である。
【００２７】更に、前記Ｔｉの酸化膜の形成過程及びＴ
ｉ薄膜の形成過程は別個の基板処理装置で行なっても問
題ない。
ｉ薄膜の形成過程は別個の基板処理装置で行なっても問
題ない。
【００２８】また、(Ba,Pb)(Zr,Ti)O3膜形成後のＴｉの
酸化膜の形成は省略することも可能であるが、該Ｔｉ酸
化膜を形成した方がキャパシタの上部電極との原子レベ
ルでの相互作用が低く押さえられ好ましい。
酸化膜の形成は省略することも可能であるが、該Ｔｉ酸
化膜を形成した方がキャパシタの上部電極との原子レベ
ルでの相互作用が低く押さえられ好ましい。
【００２９】前記図１は、本発明の半導体集積回路装置
への適用例として、Ｔｉの酸化物の薄膜及び高誘電率の
材料の薄膜とから成るキャパシタ誘電体膜の構造をも示
す。後の工程において図１の構造を容量構造（キャパシ
タ）に加工する。本実施例はDynamic Random Access Me
mory(DRAM)をはじめとする半導体集積回路装置のキャパ
シタ絶縁膜に用いることができる。この半導体集積回路
装置への適用例を図４に示す。
への適用例として、Ｔｉの酸化物の薄膜及び高誘電率の
材料の薄膜とから成るキャパシタ誘電体膜の構造をも示
す。後の工程において図１の構造を容量構造（キャパシ
タ）に加工する。本実施例はDynamic Random Access Me
mory(DRAM)をはじめとする半導体集積回路装置のキャパ
シタ絶縁膜に用いることができる。この半導体集積回路
装置への適用例を図４に示す。
【００３０】次に、本発明の第二の実施例を図２、３、
５、６を参照して説明する。図５は基板上に形成した薄
膜構成の縦断面図、図２はＴｉの酸化物の薄膜を形成す
るスパッタリング装置の縦断面図、図３は強誘電体薄膜
を形成するスパッタリング装置の縦断面図、図６は半導
体集積回路への適用例を示す図である。
５、６を参照して説明する。図５は基板上に形成した薄
膜構成の縦断面図、図２はＴｉの酸化物の薄膜を形成す
るスパッタリング装置の縦断面図、図３は強誘電体薄膜
を形成するスパッタリング装置の縦断面図、図６は半導
体集積回路への適用例を示す図である。
【００３１】前記図５に示す構成は以下のようにして形
成される。まずＴｉの酸化物の薄膜３０２を基板３０１
上に被着させた後、続いてその上層に強誘電体薄膜３０
３を被着させる。さらに前記強誘電体薄膜３０３上にＴ
ｉの酸化膜３０４を形成して、図５のような構成を得
る。
成される。まずＴｉの酸化物の薄膜３０２を基板３０１
上に被着させた後、続いてその上層に強誘電体薄膜３０
３を被着させる。さらに前記強誘電体薄膜３０３上にＴ
ｉの酸化膜３０４を形成して、図５のような構成を得
る。
【００３２】第二の実施例において、Ｔｉの酸化物の薄
膜を形成するスパッタリング装置は前記第一の実施例に
おける図２を使用することができ、前記第一の実施例に
おいて高誘電率の材料の薄膜を形成した後のＴｉの酸化
物の薄膜を形成する方法をそのまま用いることができ
る。また、強誘電体薄膜を形成するスパッタリング装置
は前記第一の実施例における図３をそのまま使用するこ
とができ、前記第一の実施例と同様の作用・効果を奏す
る。また、強誘電体薄膜はPb(Zr,Ti)O3となり、基板は
Ｔｉの酸化膜を形成した基板となる。
膜を形成するスパッタリング装置は前記第一の実施例に
おける図２を使用することができ、前記第一の実施例に
おいて高誘電率の材料の薄膜を形成した後のＴｉの酸化
物の薄膜を形成する方法をそのまま用いることができ
る。また、強誘電体薄膜を形成するスパッタリング装置
は前記第一の実施例における図３をそのまま使用するこ
とができ、前記第一の実施例と同様の作用・効果を奏す
る。また、強誘電体薄膜はPb(Zr,Ti)O3となり、基板は
Ｔｉの酸化膜を形成した基板となる。
【００３３】また、Pb(Zr,Ti)O3に限らず、温度２７３
Ｋから３７３Ｋまでの間強誘電体である材料であれば、
いずれも使用可能である。
Ｋから３７３Ｋまでの間強誘電体である材料であれば、
いずれも使用可能である。
【００３４】また、前記強誘電体薄膜を形成した後のＴ
ｉの酸化膜の形成は省略することも可能であるが、該Ｔ
ｉ酸化膜を形成した方がキャパシタの上部電極との原子
レベルでの相互作用が低く押さえられより好ましい。
ｉの酸化膜の形成は省略することも可能であるが、該Ｔ
ｉ酸化膜を形成した方がキャパシタの上部電極との原子
レベルでの相互作用が低く押さえられより好ましい。
【００３５】前記図５は、本発明の半導体集積回路装置
への適用例として、Ｔｉの酸化膜及び強誘電体薄膜とか
ら成る強誘電体積層膜の構造をも示す。後の工程におい
て図５の構造を容量構造（キャパシタ）に加工する。本
実施例は強誘電体不揮発性メモリをはじめとする半導体
集積回路装置のキャパシタに用いることができる。この
半導体集積回路装置への適用例を図６に示す。
への適用例として、Ｔｉの酸化膜及び強誘電体薄膜とか
ら成る強誘電体積層膜の構造をも示す。後の工程におい
て図５の構造を容量構造（キャパシタ）に加工する。本
実施例は強誘電体不揮発性メモリをはじめとする半導体
集積回路装置のキャパシタに用いることができる。この
半導体集積回路装置への適用例を図６に示す。
【００３６】
【発明の効果】本発明により、半導体集積回路装置用誘
電体薄膜の形成において高誘電率薄膜とＴｉの酸化膜層
を積層させて形成することによって、前記高誘電率薄膜
に所望の電荷を蓄積させ、かつ前記Ｔｉの酸化膜層によ
りリーク電流を減少させるような２つの効果を同時に与
えることができる。
電体薄膜の形成において高誘電率薄膜とＴｉの酸化膜層
を積層させて形成することによって、前記高誘電率薄膜
に所望の電荷を蓄積させ、かつ前記Ｔｉの酸化膜層によ
りリーク電流を減少させるような２つの効果を同時に与
えることができる。
【図１】基板上に形成した薄膜構成の縦断面図である。
【図２】Ｔｉ膜及びＴｉの酸化膜を形成するスパッタリ
ング装置の縦断面図である。
ング装置の縦断面図である。
【図３】高誘電率材料の薄膜を形成するスパッタリング
装置の縦断面図である。
装置の縦断面図である。
【図４】半導体集積回路への適用例を示す図である。
【図５】基板上に形成した薄膜構成の縦断面図である。
【図６】半導体集積回路への適用例を示す図である。
1,31,60…真空容器、 2,9,32,39…開口、 3,33…絶縁物、 4,34…スパッタ電極、 5,35…ターゲット、 6,36…ターゲットコイル、 7,37…ターゲットコイル電源、 8,38…アノード、 10,40…基板電極、 15…基板、 11,41…赤外線ランプ、 12,42…赤外線ランプ電源、 20,50…スパッタ電源、 22,52…ガス導入手段、 23,53…排気手段、 100,201,301,401…基板、 101…Ｔｉ膜、 102,104,302,304,404,406…Ｔｉ酸化膜、 103…(Ba,Pb)(Zr,Ti)O3膜、 202,402…拡散層、 203…素子分離膜、 204…コンタクトホール、 205…Ｔｉ下部電極、 206…Ｔｉ酸化膜及び(Ba,Pb)(Zr,Ti)O3膜の積層膜、 207…Ｔｉ上部電極、 208…配線、 209…ゲート電極、 210…ビット線、 303,405…Pb(Zr,Ti)O3膜、 305,407…上部電極、 403…下部電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１
Claims (8)
- 【請求項１】半導体集積回路装置の容量絶縁膜におい
て、チタニウム（以下Ｔｉと記す）の酸化膜上にＴｉ及
び酸素を含む高誘電率材料を積層したことを特徴とする
誘電体積層膜。 - 【請求項２】半導体集積回路装置の容量絶縁膜におい
て、Ｔｉの酸化膜上にＴｉ及び酸素を含む高誘電率材料
を積層した誘電体積層膜及びＴｉの電極から構成される
ことを特徴とする電荷蓄積装置。 - 【請求項３】半導体集積回路装置の容量絶縁膜におい
て、Ｔｉの酸化膜上に、Ｔｉ及び酸素を含みペロブスカ
イト構造をとる高誘電率材料を積層したことを特徴とす
る請求項１記載の誘電体積層膜。 - 【請求項４】半導体集積回路装置の容量絶縁膜におい
て、Ｔｉの酸化膜及びＴｉの電極から構成されることを
特徴とする電荷蓄積装置。 - 【請求項５】半導体集積回路装置において、Ｔｉの薄膜
を形成し、さらに酸素を含む雰囲気中で加熱して前記Ｔ
ｉ電極上にＴｉの酸化膜を形成したあと再度Ｔｉの薄膜
を形成する工程を含むことを特徴とする容量絶縁膜の形
成方法。 - 【請求項６】半導体集積回路装置において、Ｔｉの薄膜
を形成し、さらに酸素を含む雰囲気中で加熱して前記Ｔ
ｉ電極上にＴｉの酸化膜を形成し、さらに連続してＴｉ
と酸素を含むペロブスカイト構造の高誘電率薄膜を形成
し、その後再度Ｔｉの薄膜を形成する工程を含むことを
特徴とする容量絶縁膜の形成方法。 - 【請求項７】半導体集積回路装置において、Ｔｉの酸化
膜を形成したあとさらに前記Ｔｉの酸化膜上にペロブス
カイト型結晶構造を持ちＴｉ及び酸素を含む強誘電体薄
膜を形成する工程を含むことを特徴とする容量絶縁膜の
形成方法。 - 【請求項８】半導体集積回路装置において、Ｔｉの酸化
膜を形成したあと前記Ｔｉの酸化膜上にペロブスカイト
型結晶構造を持ちＴｉ及び酸素を含む強誘電体薄膜を形
成し、さらにＴｉの酸化膜を順に形成する工程を含むこ
とを特徴とする容量絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310107A JPH07161833A (ja) | 1993-12-10 | 1993-12-10 | 誘電体積層膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310107A JPH07161833A (ja) | 1993-12-10 | 1993-12-10 | 誘電体積層膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161833A true JPH07161833A (ja) | 1995-06-23 |
Family
ID=18001270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310107A Pending JPH07161833A (ja) | 1993-12-10 | 1993-12-10 | 誘電体積層膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161833A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024265A1 (fr) | 1999-09-30 | 2001-04-05 | Rohm, Co., Ltd. | Memoire non volatile |
| US6746912B2 (en) | 2000-12-11 | 2004-06-08 | Murata Manufacturing Co., Ltd. | MIM capacitor and manufacturing method therefor |
| JP5366961B2 (ja) * | 2008-09-22 | 2013-12-11 | 株式会社日立製作所 | 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP2015207717A (ja) * | 2014-04-22 | 2015-11-19 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-12-10 JP JP5310107A patent/JPH07161833A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024265A1 (fr) | 1999-09-30 | 2001-04-05 | Rohm, Co., Ltd. | Memoire non volatile |
| US6674109B1 (en) | 1999-09-30 | 2004-01-06 | Rohm Co., Ltd. | Nonvolatile memory |
| US6746912B2 (en) | 2000-12-11 | 2004-06-08 | Murata Manufacturing Co., Ltd. | MIM capacitor and manufacturing method therefor |
| JP5366961B2 (ja) * | 2008-09-22 | 2013-12-11 | 株式会社日立製作所 | 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP2015207717A (ja) * | 2014-04-22 | 2015-11-19 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753574B1 (ko) | 강유전성 메모리 집적 회로용 고품질 ｐｚｔ막의 제조 방법 | |
| US6333537B1 (en) | Thin film capacitor with an improved top electrode | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| US6380580B1 (en) | Method of making a thin film capacitor with an improved top electrode | |
| US20120171784A1 (en) | Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device | |
| US6617266B2 (en) | Barium strontium titanate annealing process | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| JP2000260954A (ja) | 強誘電体キャパシタ、半導体装置およびその製造方法 | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JPH07161833A (ja) | 誘電体積層膜 | |
| JPH06204404A (ja) | 半導体装置、並びに容量素子およびその製造方法 | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
| JP2003051583A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JP3317295B2 (ja) | 容量素子の製造方法 | |
| JPH08319158A (ja) | 強誘電体材料およびこれを用いた強誘電体メモリ | |
| JPH07135258A (ja) | 半導体装置及びその駆動方法 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| JP2001342572A (ja) | 誘電体薄膜の製造方法およびその製造装置 |