JPH07135258A

JPH07135258A - 半導体装置及びその駆動方法

Info

Publication number: JPH07135258A
Application number: JP5280923A
Authority: JP
Inventors: Yoshio Abe; 良夫阿部; Takuya Fukuda; 琢也福田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-11-10
Filing date: 1993-11-10
Publication date: 1995-05-23

Abstract

(57)【要約】【目的】静電容量が大きく、リーク電流の小さな容量
素子を形成した半導体装置とその駆動方法を提供するこ
と。【構成】容量素子を構成する一方の電極１０１とし
て、酸化物が誘電率２０以上の絶縁膜１０２となる金属
を用い、他方の電極１０３には仕事関数の大きな材料を
用い容量素子を構成する。更に仕事関数の小さな電極１
０１に対して仕事関数の大きな電極１０３の電位が高い
場合の電位差は、仕事関数の小さな電極１０１に対して
仕事関数の大きな電極１０３の電位が低い場合の電位差
よりも小さい条件で駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高誘電率絶縁体を容量素
子に用いた半導体装置及びその駆動方法に関する。

【０００２】

【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）はコンピュータの記憶素子として大容量、
高集積化が進んできた。現在用いられているＤＲＡＭメ
モリセル部の基本的な回路は、１組のＭＯＳトランジス
タとコンデンサから構成され、コンデンサに蓄積された
電荷の量によって１ビットのデータを記憶する。このコ
ンデンサの容量はα線によって作り出される電荷による
エラー（ソフトエラー）に対する耐性を備えるためには
１００ｆＣ以上の電荷が蓄積されていなければならな
い。仮に±１．５Ｖの電圧で動作させるとすると、コン
デンサの容量は６０ｆ．．Ｆ以上必要となる。

【０００３】コンデンサの容量Ｃは、真空の誘電率をε
₀、絶縁膜の比誘電率をε_r、絶縁膜の膜厚をｄ、コンデ
ンサの電極面積をＳとすると、Ｃ＝ε₀・ε_r・Ｓ／ｄである。従って、コンデンサの容量を大きくするために
は電極の面積を大きくし、絶縁膜の膜厚を薄くすれば良
い。最近のＤＲＡＭの高集積化により、メモリセル１個
当りの占める面積が縮小するため、例えばＩＥＥＥＴ
ｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤ
ｅｖｉｃｅｓ，ｖｏｌ．３８，Ｎｏ．２，ｐｐ．２
５５−２６１（１９９１）に記載してあるように、複
雑なプロセスを経て電極面積の増大が図られている。

【０００４】一方、例えば第８回強誘電体応用会議予稿
集ｐｐ．３−２９に記載してあるように、絶縁膜に比誘
電率の大きな物質を用いようとする研究が進められてい
る。比誘電率の大きな物質としては、五酸化タンタル
（Ｔａ₂Ｏ₅）、二酸化チタン（ＴｉＯ₂）、チタン酸ス
トロンチウム（ＳｒＴｉＯ₃）、ＰＺＴ（ＰｂＺｒ_1-xＴ
ｉ_xＯ₃）などがある。

【０００５】

【発明が解決しようとする課題】コンピュ−タの小型
化、高速化のためにはコンピュ−タ内部の記憶装置の大
容量化が必要である。代表的な内部記憶装置であるＤＲ
ＡＭでも、セルサイズの縮小による高集積化が図られて
きたが、コンデンサの容量不足が問題になってきた。す
なわち、小さな面積で十分大きな容量を得るために、実
効的な電極面積を大きくする種々のセル構造が検討され
ているが構造が非常に複雑になり、１ビット当りのコス
トの上昇や製造時に不良が発生する割合が大きくなるな
どの問題が生じる。

【０００６】一方、絶縁膜の実効的な膜厚を減少させて
容量を増やすため高誘電率の誘電体材料の適用も検討さ
れているが、上記従来技術においては、誘電率が２０以
上の酸化物絶縁体を成膜し良好な結晶性を得るためには
酸素雰囲気下で基板温度を５００℃以上の高温とする必
要がある。下地電極が高温の状態で酸素雰囲気中に置か
れるために、アルミニウム（Ａｌ）等の卑貴金属や、ポ
リシリコン（ｐｏｌｙ−Ｓｉ）等の半導体を下地電極と
して用いた場合にはこれら金属や半導体の表面が酸化さ
れ絶縁体が形成される。このような金属や半導体が酸化
されて形成された物質の比誘電率は例えば二酸化シリコ
ン（ＳｉＯ₂）で約４、酸化アルミニウム（Ａｌ₂Ｏ₃）
で約９程度であり、比誘電率が２０未満である。また、
このような表面が酸化されて形成される酸化物の膜厚は
数ｎｍ程度である。

【０００７】この結果、絶縁膜は堆積された高誘電率膜
と表面が酸化されて形成された低誘電率膜との直列接合
となり、高誘電率膜の膜厚を薄くしても、容量の大きな
コンデンサを得ることはできない。

【０００８】このような低誘電率の酸化物を形成しない
物質として、これまで白金やパラジウムのような貴金属
が用いられてきた。これら貴金属を電極に用いた場合、
電極の酸化は生じないが、電極との界面付近での絶縁膜
の組成ずれによる低誘電率層が生成される問題がある。
例えば、スパッタリング法あるいはＣＶＤ（化学的気相
成長）法によりＰｂＺｒ_1-xＴｉ_xＯ₃膜を作製する場
合、成膜時の基板温度が高いため、絶縁膜中のＰｂはＰ
ｔ電極内に拡散しやすい。この結果、絶縁膜中でＰｂが
欠乏し、ＴｉＯ₂やＺｒＯ₂が析出する。特に、ＺｒＯ₂
は誘電率が１０以下と小さいためコンデンサの容量が低
下する。さらに、このような組成ずれはリーク電流の原
因ともなる。

【０００９】また次世代のメモリである６４ＭビットＤ
ＲＡＭの蓄積容量に用いる絶縁膜は、単位面積当りの静
電容量が１１ｆＦ／μｍ²以上、ＳｉＯ₂膜に換算すると
膜厚３ｎｍ以下の薄膜化が必要とされている。しかし、
従来用いられているＳｉＯ₂／Ｓｉ₃Ｎ₄複合膜では高電
界によるトンネル電流による絶縁性の低下により薄膜化
はＳｉＯ₂膜換算で４ｎｍ程度が限界である。トンネル
電流を減少させるためには、膜厚を厚くしても十分大き
な容量が得られるように、誘電率の大きな絶縁膜を用い
る必要がある。

【００１０】本発明はこのような事情に鑑みてなされた
ものであり、静電容量が大きく、かつリーク電流が小さ
な容量素子を形成した半導体装置及びその駆動方法を提
供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の半導体装置の駆
動方法は、半導体基板上に、酸化物絶縁体と該絶縁体の
両面に接する電極とから構成された容量素子が形成され
た半導体装置の駆動方法において、該電極の一方をＡ、
他方をＢとし、Ａの仕事関数がＢよりも大きいとき、電
極Ｂに対して電極Ａの電位が高い場合の電位差は、電極
Ｂに対して電極Ａの電位が低い場合の電位差よりも小さ
い条件で駆動することを特徴とする。

【００１２】本発明の半導体装置は、半導体基板上に、
酸化物絶縁体と該絶縁体の両面に接する電極とから構成
された容量素子が形成された半導体装置において、酸化
物絶縁体は、一方の電極に用いた金属の酸化物で比誘電
率は２０以上の高誘電率絶縁体であり、他の電極は前記
電極よりも仕事関数の大きな材料であることを特徴とす
る。

【００１３】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、仕事関数の小さな電極に
対して仕事関数の大きな電極の電位が高い場合の電位差
は、仕事関数の小さな電極に対して仕事関数の大きな電
極の電位が低い場合の電位差よりも小さい条件で駆動す
ることを特徴とする。

【００１４】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、電極のうち仕事関数の小
さな電極の電位に対し、仕事関数の大きな電極の電位が
高くならない条件で駆動することを特徴とする。

【００１５】本発明の半導体装置は、前記一方の電極と
酸化物絶縁体との組合せがチタンと二酸化チタン、ニオ
ブと五酸化ニオブ、タンタルと５酸化タンタル、ハフニ
ウムと二酸化ハフニウム、イットリウムと三酸化イット
リウムのいずれかであり、前記他の電極は白金、パラジ
ウム、イリジウム、レニウムのいずれかであることを特
徴とする。

【００１６】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、容量素子の一方の電極で
あるチタン、ニオブ、タンタル、ハフニウム、イットリ
ウムのいずれかの電極の電位に対し、他の電極である白
金、パラジウム、イリジウム、レニウムのいずれかの電
極の電位が高くならない条件で駆動することを特徴とす
る。

【００１７】本発明の半導体装置は、半導体基板上に、
酸化物絶縁体と該絶縁体の両面に接する電極とから構成
された容量素子が形成された半導体装置において、酸化
物絶縁体は、一方の電極に用いた金属の酸化物で比誘電
率は２０以上の高誘電率絶縁体であり、他の電極は酸化
性の導電体材料であることを特徴とする。

【００１８】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、前記酸化性電極の電位が
高くならない条件で駆動することを特徴とする。

【００１９】本発明の半導体装置は、前記半導体装置に
おいて、前記一方の電極はチタン、前記酸化物絶縁体は
二酸化チタン、前記酸化性電極は二酸化マンガン、二酸
化鉛、酸化銀、酸化銅のいずれかであることを特徴とす
る。

【００２０】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、チタン電極の電位に対
し、二酸化マンガン、二酸化鉛、酸化銀、酸化銅のいず
れかである酸化性電極の電位が高くならない条件で駆動
することを特徴とする。

【００２１】本発明の半導体装置は、半導体基板上に、
酸化物絶縁体と該絶縁体の両面に接する電極とから構成
された容量素子が形成された半導体装置において、酸化
物絶縁体は比誘電率は２０以上の高誘電率絶縁体であ
り、電極は仕事関数が４ｅＶよりも大きな材料であるこ
とを特徴とする。

【００２２】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、仕事関数の小さな電極に
対して仕事関数の大きな電極の電位が高い場合の電位差
は、仕事関数の小さな電極に対して仕事関数の大きな電
極の電位が低い場合の電位差よりも小さい条件で駆動す
ることを特徴とする。

【００２３】本発明の半導体装置は、半導体基板上に、
酸化物絶縁体と該絶縁体の両面に接する電極とから構成
された容量素子が形成された半導体装置において、電極
は白金、パラジウム、イリジウム、レニウムのいずれ
か、酸化物絶縁体は二酸化チタンであることを特徴とす
る。

【００２４】本発明の半導体装置の駆動方法は、前記半
導体装置の駆動方法において、仕事関数の小さな電極に
対して仕事関数の大きな電極の電位が高い場合の電位差
は、仕事関数の小さな電極に対して仕事関数の大きな電
極の電位が低い場合の電位差よりも小さい条件で駆動す
ることを特徴とする。

【００２５】本発明のダイナミックランダムアクセスメ
モリ装置は、前記半導体装置または半導体装置の駆動方
法を用いたことを特徴とする。

【００２６】本発明の半導体メモリカードは、前記ダイ
ナミックランダムアクセスメモリ装置を用いたことを特
徴とする。

【００２７】本発明の半導体ディスク装置は、前記ダイ
ナミックランダムアクセスメモリ装置を用いたことを特
徴とする。

【００２８】本発明のコンピュータシステムは、前記ダ
イナミックランダムアクセスメモリ装置、半導体メモリ
カード及び半導体デイスク装置のうちすくなくとも一つ
を用いて構成したことを特徴とする。

【００２９】すなわち、本発明においては、容量素子を
構成する電極として、酸化物が比誘電率２０以上の比較
的誘電率の大きな絶縁膜となる金属を用い、絶縁膜と電
極との界面での低誘電率層の発生を防止する。

【００３０】また、容量素子を構成するもう一方の電極
として、仕事関数の大きな金属を用い、電極から絶縁膜
への電子注入を防止し、リーク電流を低減する。

【００３１】更に仕事関数の小さな電極に対して仕事関
数の大きな電極の電位が高い場合の電位差は、仕事関数
の小さな電極に対して仕事関数の大きな電極の電位が低
い場合の電位差よりも小さい条件で駆動し、容量素子の
電流−電圧特性の非対称性を補う。

【００３２】上記容量素子を用いてダイナミックランダ
ムアクセスメモリを構成する。

【００３３】

【作用】以下に、上記構成からなる本発明の作用につい
て説明する。

【００３４】酸化物の比誘電率が２０以上の絶縁体とな
る金属を電極としているため、絶縁膜と電極との界面で
の低誘電率層の生成を防止することができる。低誘電率
層による静電容量の低下がないので、静電容量の大きな
容量素子を提供できる。

【００３５】ＴｉＯ₂、ＳｒＴｉＯ₃等の高誘電率の酸化
物絶縁体は酸素欠損が生じるとn型の半導体となり、抵
抗率が低下する。

【００３６】さらに、電極として仕事関数の小さな材料
を用いた場合、電極と絶縁膜界面にはほとんど障壁が生
じないため、電子が注入され易く、大きなリーク電流が
流れてしまう。

【００３７】これに対し、電極として仕事関数の大きな
材料を用いると、電極と絶縁膜界面にショットキー障壁
が形成され、電極からの電子注入が防止でき、リーク電
流は低下する。したがって仕事関数の大きな電極の電位
を仕事関数の小さな電極の電位に対して高くならない条
件で駆動することで、漏れ電流の小さな容量素子を利用
することができる。

【００３８】このような静電容量が大きく、かつリーク
電流が小さい容量素子をダイナミックランダムアクセス
メモリの蓄積容量として用いると、メモリセルの面積を
縮小させることができ、高集積化できる。

【００３９】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００４０】〔実施例１〕本発明の一つの実施例である
容量素子は、シリコン基板上に下部電極としてチタン
（Ｔｉ）、絶縁体層として二酸化チタン（ＴｉＯ₂）、
上部電極として白金（Ｐｔ）を用いている。

【００４１】本実施例の容量素子の作製方法を図３に示
す。まず、図３（ａ）に示したように表面に酸化膜２の
形成されたシリコン基板１の上に、図３（ｂ）に示した
ようにスパッタリング法によりＴｉ薄膜を形成する。ス
パッタリングの際は、Ｔｉをターゲットとして用い、ア
ルゴンをスパッタガスとし、スパッタ圧力１Ｐａ、基板
温度３００℃としてＴｉ膜を形成した。

【００４２】次に、絶縁体層形成のため、図４に示すＥ
ＣＲプラズマ処理装置を用いて、Ｔｉ薄膜表面を酸化し
た。この結果、図３（ｃ）に示したようにＴｉ膜の表面
は酸化されＴｉＯ₂絶縁体層４となるが、内部はＴｉの
まま残り下部電極３となる。

【００４３】上部電極５としては、図３（ｄ）に示した
ようにＴｉＯ₂絶縁体層４の上に、Ｐｔ電極をスパッタ
リング法により形成し、上部電極とする。

【００４４】プラズマ酸化に用いたＥＣＲプラズマ処理
装置は図４に示すように、基板の設置される基板ホルダ
４０２を備えた真空容器４０１とこの真空容器に石英製
のマイクロ波導入窓４１２を介してマイクロ波導波管４
０４が接続され、さらにマイクロ波発生装置４０３が連
結されている。

【００４５】マイクロ波発生装置４０３からは２．４５
ＧＨｚのマイクロ波電界が発生し、マイクロ波導波管４
０４を伝搬し、マイクロ波導入窓４１２を透過して真空
容器内に導入される。マイクロ波導波管４０４にはマイ
クロ波チュ−ナ４０７が備えられ、基板上でマイクロ波
の電界方向が基板に対し平行となるように予めチュ−ニ
ングされている。

【００４６】また真空容器４０１とゲ−トバルブ４１０
を介して基板搬入ロボット室４０６を備え、基板搬送ロ
ボットにより基板が真空容器４０１内に搬入される。

【００４７】更に基板搬入ロボット室４０６は他の成膜
装置等とやはりゲ−トバルブ４１０を介して接続され、
基板を他の処理を含め連続的に処理することができる。
真空容器４０１に、反応ガス導入口４０９を通して酸素
ガスを導入した後、真空容器４０１の周囲に設置した磁
界コイル４０５により基板上で磁力線の方向が基板と垂
直向きになるように制御し、磁束密度８７５ガウスの位
置で電子サイクロトロン共鳴が生じ、酸素プラズマが発
生すると同時に高密度の励起酸素が生成される。この電
子サイクロトロン共鳴領域が広がり、励起酸素密度が低
下するのを防ぐマイクロ波発散防止筒４１１がマイクロ
波導入窓４１２と基板ホルダ４０２の間に設置されてい
る。この他、基板に高周波バイアスを印加しイオンを効
率的に基板に入射させるための高周波電源４０８が設置
されている。

【００４８】上述したＥＣＲプラズマ処理装置を用い
て、Ｔｉ薄膜を酸化する際は、真空容器を1×10~⁶Torr
まで排気した後、100ml/minの流量の酸素ガスを真空容
器内に導入し圧力を0.1Paとした。ここでマイクロ波を
真空容器内に導入すると、真空容器内の酸素ガスはマイ
クロ波の電界と磁界との作用により電子サイクロトロン
共鳴をおこしプラズマ状態となる。励起状態の酸素及び
酸素イオンによりＴｉ薄膜を酸化する。ＴｉＯ₂膜
は、金属Ｔｉのプラズマ酸化により形成したが、スパッ
タリング法あるいは化学的気相成長法（ＣＶＤ法）等に
よる形成も可能である。これらの方法を用いた場合も、
ＴｉＯ₂膜形成後にＥＣＲ酸素プラズマ処理を行うこと
は、リーク電流の低減に効果がある。

【００４９】次に、下部電極にＴｉ、上部電極にＰｔを
用いたＴｉＯ₂容量素子のリーク電流と電圧との関係を
図５に示す。リーク電流は電極に印加する電圧の極性に
より非対称な特性となり、Ｔｉ電極側に正電圧を印加し
た方がリーク電流が小さい。これは、ＴｉＯ₂膜では酸
素欠損が生じると、ドナー準位を形成し、ｎ型半導体化
するためとして説明できる。即ち、Ｔｉ電極に負電圧を
印加した場合は、Ｔｉの仕事関数が４ｅＶと小さくＴｉ
／ＴｉＯ₂界面はオーミック的な接触となりＴｉ電極か
らＴｉＯ₂膜への電子注入がされやすいのに対し、Ｔｉ
電極に正電圧を印加した場合は、Ｐｔの仕事関数が５．
５ｅＶと大きくＰｔ／ＴｉＯ₂界面はショットキー的な
接触となり、Ｐｔ電極からＴｉＯ₂膜への電子注入が妨
げられる。電極からＴｉＯ₂膜への電子注入を防止する
には、電極／酸化膜界面にショトキー障壁を形成するの
が良い。ショトキー障壁を形成する電極材料としては、
Ｔｉよりも仕事関数の大きな金属、例えば白金Ｐｔ、金
Ａｕ、パラジウムＰｄ、イリジウムＩｒ、レニウムＲｅ
などを用いることができる。

【００５０】尚、上記実施例では容量素子の一方の電極
と酸化物絶縁体との組合せとしてチタンＴｉと二酸化チ
タンＴｉＯ₂が選択されているが、これに限定されな
い。すなわち、金属酸化物として比誘電率が２０以上で
あるものとして二酸化チタンの他に五酸化ニオブ、五酸
化タンタル、二酸化ハフニウム、三酸化イットリウムが
あり、これらの酸化物をプラズマ酸化法で形成するには
電極材料としてニオブＮｂ、タンタルＴａ、ハフニウム
Ｈｆ、イットリウムＹの金属が選択される。

【００５１】したがって、容量素子の一方の電極と酸化
物絶縁体との組合せとしてニオブと五酸化ニオブ、タン
タルと五酸化タンタル、ハフニウムと二酸化ハフニウ
ム、イットリウムと三酸化イットリウムのいずれかを選
択しても同様の効果が得られる。

【００５２】Ｐｔ／ＴｉＯ₂界面のショットキー的な接
触による低リーク特性を利用するためには、Ｔｉ電極に
負の大きな電圧を印加しない条件で駆動するのが良い。
より好適な駆動条件としては、Ｔｉ電極に負電圧が印加
されない条件で容量素子を動作させるのが良い。

【００５３】上記の非対称の駆動方法は、本実施例のＰ
ｔ／ＴｉＯ₂／Ｔｉ容量素子に限定されない。容量素子
の二つの電極をＡ、Ｂとし、Ａの仕事関数がＢと等しい
かまたはＢよりも大きいとき、その電流−電圧特性は図
２に示すように、仕事関数の大きい電極Ａに正負電圧を
印加する場合に比べ、電極Ａに負電圧を印加した方がも
れ電流が小さい非対称性を示すことが多い。従って、図
１に示すように、高仕事関数電極１０３に負電圧が印加
される場合の駆動電圧を大きく、正電圧が印加される場
合の駆動電圧を小さくれば良い。

【００５４】〔実施例２〕容量素子の上部電極として、
実施例１のＰｔの代わりに二酸化マンガンＭｎＯ₂を用
いた。ＭｎＯ₂は酸化力が強く、ＴｉＯ₂の還元による酸
素欠損を防止し、抵抗率の低下を防ぐことができる。こ
の場合も、仕事関数の小さいＴｉ電極側に負電圧を印加
すると、ＴｉＯ₂の陰極還元が生じ、もれ電流が増加す
る。従って、Ｔｉ電極側に負電圧が印加されない条件で
駆動する。

【００５５】ＭｎＯ₂の代わりに、酸化性の強い、二酸
化鉛ＰｂＯ₂、酸化銀ＡｇＯ、酸化銅ＣｕＯなどを用い
ても同様の効果がある。

【００５６】〔実施例３〕実施例１の容量素子の下部電
極として、Ｔｉの代わりにＰｔを用いる。

【００５７】作製方法は、まず下部電極としてスパッタ
リング法によりＰｔ薄膜を形成する。次に、スパッタリ
ング法によりＴｉ薄膜を形成後、これをプラズマ酸化す
ることでＴｉＯ₂絶縁膜を形成する。このあと、上部電
極としてスパッタ法によりＰｔ薄膜を形成する。

【００５８】本実施例の容量素子は、上部電極、下電極
ともに仕事関数の大きなＰｔであるので、電極からの電
子注入は印加電圧の極性によらず低減できる。

【００５９】電極材料としては、白金Ｐｔのほか金Ａ
ｕ、パラジウムＰｄ、イリジウムＩｒ、レニウムＲｅな
どのＴｉよりも仕事関数の大きな金属を用いることがで
きる。

【００６０】〔実施例４〕上記容量素子を、ＤＲＡＭの
蓄積容量に適用した実施例の断面図を図６に示す。この
図において１はｐ型Ｓｉ基板、７と８はＭＯＳトランジ
スタのソース電極及びドレイン電極を構成するｎ型ドー
プ層、９はポリＳｉゲート電極、１０はビット線、１１
はＴｉ蓄積ノード電極、１２はＴｉＯ₂絶縁体層、１３
はポリＳｉプレート電極、１４は酸化膜、１５はゲート
絶縁膜である。

【００６１】なお、ＭＯＳトランジスタのソース電極と
キャパシタのＴｉ蓄積ノード電極１１との間のコンタク
ト抵抗を低減するために、ソース電極界面にはチタンシ
リサイド（ＴｉＳｉ₂）を形成する。また、Ｓｉ基板ま
たはＳｉＯ₂膜から下部電極を通してキャパシタ絶縁膜
中にＳｉが拡散し、低誘電率のＳｉＯ₂が形成されるの
を防ぐため、Ｓｉ基板と下部電極の間にバリアメタルと
してＴｉＮを形成することが望ましい。

【００６２】ダイナミックランダムアクセスメモリの基
本的な回路構成を図７に示す。メモリは１組のＭＯＳト
ランジスタ（１１０１）と蓄積容量（１１０２）から構
成され、蓄積容量に蓄積された電荷の量によって１ビッ
トのデータを記録する。ＭＯＳトランジスタのゲート電
極はワード線（１１０３）に接続され、さらにワード線
は周辺回路のデコーダドライバに連結されている。ま
た、ＭＯＳトランジスタのドレイン電極はビット線（１
１０４）に接続され、さらにこのビット線はセンスアン
プ（１１０５）、読み出し回路（１１０６）、書き込み
回路（１１０７）などの周辺回路に接続されている。ま
た、ＭＯＳトランジスタのソース電極は蓄積容量の一方
の電極に接続されており、蓄積容量のもう一方の電極は
各ビット共通のプレート線に接続されている。

【００６３】データの書き込みは、プレート電極１３側
を接地（０Ｖ）とし、ビット線１１０４からＭＯＳトラ
ンジスタを通して蓄積容量のノード電極に０Ｖを印加す
ると、蓄積容量に蓄えられる電荷は０となり、状態”
０”が書き込まれる。一方、蓄積ノードに電源電圧Ｖｃ
ｃを印加すると、蓄積容量には電荷Ｑ（蓄積容量の静電
容量と電源電圧との積）が蓄えられ、状態”１”が書き
込まれる。データの読みだしには、ビット線電圧をＶｃ
ｃまでプリチャージした後、ワード線１１０３に信号を
加えた時のビット線１１０４の電圧変化を検出すれば良
い。この方法によれば、Ｔｉ蓄積ノード電極側の電位は
０Ｖか正となるのでＰｔ／ＴｉＯ₂／Ｔｉ容量素子の低
リーク電流側の特性を利用することができる。

【００６４】従来のＤＲＡＭセルでは、蓄積容量の絶縁
体層にＳｉＯ₂とＳｉ₃Ｎ₄の複合膜、電極にポリＳｉを
用いている。しかし、絶縁体層の誘電率が１０以下と小
さいため、高集積化のためセル面積を縮小すると十分な
容量を確保することが困難になっている。これに対し、
本発明のＤＲＡＭセルでは、高誘電率のＴｉＯ₂を絶縁
膜に用いることで、電極の酸化による低誘電率層の生成
を防止しているので十分な容量を得ることができる。ま
た、リーク電流も十分小さい。従って、高集積度のＤＲ
ＡＭを構成できる。

【００６５】〔実施例５〕本発明のＤＲＡＭは、従来の
ＤＲＡＭと同様に、半導体メモリカード、半導体ディス
ク装置、コンピュータシステムなどの電子装置に応用す
ることができる。図８は本発明のＤＲＡＭ、および本発
明のＤＲＡＭを用いた半導体メモリカード、半導体ディ
スク装置により構成したコンピュータシステムのブロッ
ク図である。本発明のＤＲＡＭは、小型大容量であるた
め、システム全体が小型化すると同時に、処理能力も向
上する。

【００６６】

【発明の効果】本発明によれば、電極と絶縁体層の界面
における低誘電率層の生成がなく、大きな静電容量が得
られる、また電極からの電子注入が少なく、リーク電流
の小さな容量素子の形成された半導体装置及びその駆動
方法を提供できる。本発明の半導体装置及びその駆動方
法をメモリセルに適用することで高集積大容量のＤＲＡ
Ｍを実現できる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置に形成された容量素子
の駆動方法を示す概念図である。

【図２】本発明に係る半導体装置に形成された容量素子
の電流電圧特性図である。

【図３】本発明に係る半導体装置の一実施例の作製方法
を示す図である。

【図４】ＥＣＲプラズマ処理装置の構成を示す断面図で
ある。

【図５】本発明に係る半導体装置に形成された容量素子
のリーク電流と電圧の関係を示す特性図である。

【図６】本発明が適用されるダイナミックランダムアク
セスメモリの一実施例の構成を示す断面図である。

【図７】ダイナミックランダムアクセスメモリの基本的
な構成を示す回路図である。

【図８】本発明が適用されるコンピュ−タシステムの構
成を示すブロック図である。

【符号の説明】

１シリコン基板２酸化膜３Ｔｉ膜（下部電極）４ＴｉＯ₂絶縁体層５Ｐｔ電極（上部電極）７ソース電極８ドレイン電極９ゲート電極１０ビット線１１蓄積ノード電極１２絶縁体層１３プレート電極１４酸化膜１５ゲート電極１０１低仕事関数電極１０２絶縁膜１０３高仕事関数電極４０１真空容器４０２基板ホルダ４０３マイクロ波発生装置４０４マイクロ波導波管４０５磁界コイル４０６基板搬入ロボット室４０７マイクロ波チューナ４０８高周波電源４０９反応ガス導入口４１０ゲートバルブ４１１マイクロ波発散防止筒４１２マイクロ波導入窓１１０１ＭＯＳトランジスタ１１０２蓄積容量１１０３ワード線１１０４ビット線１１０５センスアンプ１１０６読み出し回路１１０７書き込み回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/822

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、酸化物絶縁体と該絶縁
体の両面に接する電極とから構成された容量素子が形成
された半導体装置の駆動方法において、該電極の一方を
Ａ、他方をＢとし、Ａの仕事関数がＢよりも大きいと
き、電極Ｂに対して電極Ａの電位が高い場合の電位差
は、電極Ｂに対して電極Ａの電位が低い場合の電位差よ
りも小さい条件で駆動することを特徴とする半導体装置
の駆動方法。
【請求項２】半導体基板上に、酸化物絶縁体と該絶縁
体の両面に接する電極とから構成された容量素子が形成
された半導体装置において、酸化物絶縁体は、一方の電
極に用いた金属の酸化物で比誘電率は２０以上の高誘電
率絶縁体であり、他の電極は前記電極よりも仕事関数の
大きな材料であることを特徴とする半導体装置。
【請求項３】請求項２に記載の半導体装置の駆動方法
において、仕事関数の小さな電極に対して仕事関数の大
きな電極の電位が高い場合の電位差は、仕事関数の小さ
な電極に対して仕事関数の大きな電極の電位が低い場合
の電位差よりも小さい条件で駆動することを特徴とする
半導体装置の駆動方法。
【請求項４】請求項２に記載の半導体装置の駆動方法
において、電極のうち仕事関数の小さな電極の電位に対し、仕事関
数の大きな電極の電位が高くならない条件で駆動するこ
とを特徴とする半導体装置の駆動方法。
【請求項５】前記一方の電極と酸化物絶縁体との組合
せがチタンと二酸化チタン、ニオブと五酸化ニオブ、タ
ンタルと五酸化タンタル、ハフニウムと二酸化ハフニウ
ム、イットリウムと三酸化イットリウムのいずれかであ
り、前記他の電極は白金、パラジウム、イリジウム、レ
ニウムのいずれかであることを特徴とする請求項２に記
載の半導体装置。
【請求項６】請求項５に記載の半導体装置の駆動方法
において、容量素子の一方の電極であるチタン、ニオブ、タンタ
ル、ハフニウム、イットリウムのいずれかの電極の電位
に対し、他の電極である白金、パラジウム、イリジウ
ム、レニウムのいずれかの電極の電位が高くならない条
件で駆動することを特徴とする半導体装置の駆動方法。
【請求項７】半導体基板上に、酸化物絶縁体と該絶縁
体の両面に接する電極とから構成された容量素子が形成
された半導体装置において、酸化物絶縁体は、一方の電
極に用いた金属の酸化物で比誘電率は２０以上の高誘電
率絶縁体であり、他の電極は酸化性の導電体材料である
ことを特徴とする半導体装置。
【請求項８】請求項７に記載の半導体装置の駆動方法
において、前記酸化性電極の電位が高くならない条件で
駆動することを特徴とする半導体装置の駆動方法。
【請求項９】請求項７に記載の半導体装置において、
前記一方の電極はチタン、前記酸化物絶縁体は二酸化チ
タン、前記酸化性電極は二酸化マンガン、二酸化鉛、酸
化銀、酸化銅のいずれかであることを特徴とする半導体
装置。
【請求項１０】請求項９に記載の半導体装置の駆動方
法において、チタン電極の電位に対し、二酸化マンガ
ン、二酸化鉛、酸化銀、酸化銅のいずれかである酸化性
電極の電位が高くならない条件で駆動することを特徴と
する半導体装置の駆動方法。
【請求項１１】半導体基板上に、酸化物絶縁体と該絶
縁体の両面に接する電極とから構成された容量素子が形
成された半導体装置において、酸化物絶縁体は比誘電率
は２０以上の高誘電率絶縁体であり、電極は仕事関数が
４ｅＶよりも大きな材料であることを特徴とする半導体
装置。
【請求項１２】請求項１１に記載の半導体装置の駆動
方法において、仕事関数の小さな電極に対して仕事関数の大きな電極の
電位が高い場合の電位差は、仕事関数の小さな電極に対
して仕事関数の大きな電極の電位が低い場合の電位差よ
りも小さい条件で駆動することを特徴とする半導体装置
の駆動方法。
【請求項１３】半導体基板上に、酸化物絶縁体と該絶
縁体の両面に接する電極とから構成された容量素子が形
成された半導体装置において、電極は白金、パラジウ
ム、イリジウム、レニウムのいずれか、酸化物絶縁体は
二酸化チタンであることを特徴とする半導体装置。
【請求項１４】請求項１３に記載の半導体装置の駆動
方法において、仕事関数の小さな電極に対して仕事関数の大きな電極の
電位が高い場合の電位差は、仕事関数の小さな電極に対
して仕事関数の大きな電極の電位が低い場合の電位差よ
りも小さい条件で駆動することを特徴とする半導体装置
の駆動方法。
【請求項１５】請求項１から１４のいずれかに記載の
半導体装置または半導体装置の駆動方法を用いたことを
特徴とするダイナミックランダムアクセスメモリ装置。
【請求項１６】請求項１５に記載のダイナミックラン
ダムアクセスメモリ装置を用いたことを特徴とする半導
体メモリカード。
【請求項１７】請求項１５に記載のダイナミックラン
ダムアクセスメモリ装置を用いたことを特徴とする半導
体デイスク装置。
【請求項１８】請求項１５に記載のダイナミックラン
ダムアクセスメモリ装置、請求項１６記載の半導体メモ
リカード及び請求項１７に記載の半導体デイスク装置の
うちすくなくとも一つを用いて構成したことを特徴とす
るコンピュータシステム。