JPH0714992A

JPH0714992A - 半導体装置及びその製造方法並びにそれを用いた応用システム

Info

Publication number: JPH0714992A
Application number: JP14326993A
Authority: JP
Inventors: Yoshio Abe; 良夫阿部; Takuya Fukuda; 琢也福田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-06-15
Filing date: 1993-06-15
Publication date: 1995-01-17

Abstract

(57)【要約】【目的】電極と誘電体層の界面における低誘電率層の生
成を防止することで、容量が大きくリーク電流の小さな
容量素子を実現し、大容量ダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）を提供することである。【構成】容量素子の電極として、酸化物が誘電率２０以
上の絶縁膜となる金属を用い、容量素子の絶縁層とし
て、少なくとも２層の酸化物絶縁膜を用いる。酸化物絶
縁膜のうち少なくとも１層の絶縁層は電極金属の酸化物
であり、少なくとも他の１層はこれよりも誘電率の大き
な絶縁膜を用い容量素子を構成する。【効果】電極と誘電体層との界面での低誘電率層の生成
を防止し、大容量の容量素子を構成できる。この結果、
半導体装置特に高集積度のダイナミックランダムアクセ
スメモリを提供することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高誘電率絶縁体を容量素
子に用いた半導体装置の品質の向上及び微細化、さらに
高集積度のダイナミックランダムアクセスメモリなどの
半導体記憶装置、及びそれを用いた応用システムに関す
る。

【０００２】

【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）はコンピュータの記憶素子として大容量，
高集積化が進んできた。現在用いられているＤＲＡＭメ
モリセル部の基本的な回路は、１組のＭＯＳトランジス
タとコンデンサから構成され、コンデンサに蓄積された
電荷の量によって１ビットのデータを記憶する。このコ
ンデンサの容量はα線によって作り出される電荷による
エラー（ソフトエラー）に対する耐性を備えるためには
１００ｆＣ以上の電荷が蓄積されていなければならな
い。仮に±１.５Ｖの電圧で動作させるとすると、コン
デンサの容量は６０fF以上必要となる。

【０００３】コンデンサの容量Ｃは、真空の誘電率をε
₀、絶縁膜の比誘電率をε_r、絶縁膜の膜厚をｄ、コンデ
ンサの電極面積をＳとすると、Ｃ＝ε₀・ε_r・Ｓ／ｄである。従って、コンデンサの容量を大きくするために
は電極の面積を大きくし、絶縁膜の膜厚を薄くすれば良
い。最近のＤＲＡＭの高集積化により、メモリセル１個
当りの占める面積が縮小するため、例えばIEEE Transac
tions on Electron Devices, vol.３８，No.２，
ｐｐ.２５５−２６１（１９９１）に記載してあるよう
に、複雑なプロセスを経て電極面積の増大が図られてい
る。

【０００４】一方、例えば特願平4−56270号公報、ある
いは第８回強誘電体応用会議予稿集ｐｐ.３−２９に記
載してあるように、絶縁膜に比誘電率の大きな物質を用
いようとする研究が進められている。比誘電率の大きな
物質としては、Ｔａ₂Ｏ₅，ＴｉＯ₂，ＳｒＴｉＯ₃，Ｐｂ
Ｚｒ_1-xＴｉ_xＯ₃などがある。

【０００５】

【発明が解決しようとする課題】コンピュータの小型
化，高速化のためにはコンピュータ内部の記憶装置の大
容量化が必要である。代表的な内部記憶装置であるＤＲ
ＡＭでも、セルサイズの縮小による高集積化が図られて
きたが、コンデンサの容量不足が問題になってきた。す
なわち、実効的な電極面積を大きくし容量を増やすため
種々のセル構造が検討されているが構造が非常に複雑に
なり、１ビット当りのコストの上昇や製造時に不良が発
生する割合が大きくなるなどの問題が生じる。一方、絶
縁膜の実効的な膜厚を減少させて容量を増やすため高誘
電率の誘電体材料の適用も検討されているが、上記従来
技術においては、誘電率が２０以上の酸化物絶縁体を成
膜し良好な結晶性を得るためには酸素雰囲気下で基板温
度を５００℃以上の高温とする必要がある。下地電極が
高温の状態で酸素雰囲気中に置かれるために、アルミニ
ウム等の貴金属以外の金属や、ポリシリコン等の半導体
を下地電極として用いた場合にはこれら金属や半導体の
表面が酸化され絶縁体が形成される。このような金属や
半導体が酸化されて形成された物質の比誘電率は例えば
ＳｉＯ₂で約４、Ａｌ₂Ｏ₃で約９程度であり比誘電率が
２０未満である。また、このような表面が酸化されて形
成される酸化物の膜厚は５ｎｍ〜２０ｎｍ程度である。

【０００６】この結果、絶縁膜は堆積された高誘電率膜
と表面が酸化されて形成された低誘電率膜との直列接合
となり、高誘電率膜の膜厚を薄くしても、容量の大きな
コンデンサを得ることはできない。

【０００７】このような低誘電率の酸化物を形成しない
物質として、これまで白金やパラジウムのような貴金属
が用いられてきた。これら貴金属を電極に用いた場合、
電極の酸化は生じないが、電極との界面付近での絶縁膜
の組成ずれによる低誘電率層の生成の問題がある。例え
ば、スパッタリング法あるいはＣＶＤ（化学的気相成
長）法によりＰｂＺｒ_1-xＴｉ_xＯ₃膜を作製した場合、
絶縁膜中のＰｂはＰｔ電極内に拡散しやすいため絶縁膜
中でＰｂが欠之し、ＴｉＯ₂やＺｒＯ₂が析出しやす
い。特に、ＺｒＯ₂は誘電率が１０以下と小さいためコ
ンデンサの容量が低下する。

【０００８】

【課題を解決するための手段】次世代のメモリである６
４ＭビットＤＲＡＭに用いるキャパシタ絶縁膜は、単位
面積当りの静電容量が１１ｆＦ／μｍ²以上、ＳｉＯ₂膜
に換算すると膜厚３ｎｍ以下の薄膜化が必要とされてい
る。しかし、従来用いられているＳｉＯ₂／Ｓｉ₃Ｎ₃複
合膜では高電界によるトンネル電流による絶縁性の低下
により薄膜化はＳｉＯ₂膜換算で４ｎｍ程度が限界であ
る。また、誘電率２５と比較的高誘電率のＴａ₂Ｏ₅でも
ＳｉＯ₂膜換算で３ｎｍ程度である。トンネル電流を減
少させるためには、膜厚を厚くしても十分大きな容量が
得られるように、さらに高誘電率薄膜を用いる必要があ
る。

【０００９】しかし、誘電率の大きな絶縁膜を用いても
電極の酸化による中間絶縁層が生成すると、容量素子全
体の容量は低下してしまう。図１２は、高誘電率膜とし
て誘電率ε₁＝１１０で膜厚ｄ₁＝５０ｎｍのＴｉＯ₂を
絶縁膜として用い、電極との間に厚さｄ₂＝５ｎｍの中
間絶縁層が生成したときの、中間絶縁層の誘電率ε₂と
容量素子の容量の関係を示したものである。この図から
明らかなように、誘電率ε₂の低下とともに容量は急激
に低下する。従って、単位面積当りの静電容量が１１ｆ
Ｆ／μｍ²以上を確保するには、中間絶縁層の誘電率ε₂
は２０程度であることが必要である。高誘電率膜の誘電
率が小さい場合、中間層はさらに誘電率が大きいことが
要求される。

【００１０】本発明においては、容量素子を構成する電
極として、酸化物が誘電率２０以上の比較的誘電率の大
きな絶縁体となる金属を用い、絶縁膜と電極との界面で
の低誘電率層の生成を防止する。また、容量素子を構成
する絶縁体には酸化物の標準生成エネルギーが大きな材
料、電極金属には酸化物の標準生成エネルギーが小さな
材料を用い、熱力学的に安定な組合せとすることで、電
極金属の酸化が進行することを防止する。さらに、マイ
クロ波での励起を利用する電子サイクロトロン共鳴（Ｅ
ＣＲ）で生成した酸素を用いて酸化処理することで、酸
素欠損のない酸化物絶縁膜を形成する。

【００１１】また、上記容量素子を用いてダイナミック
ランダムアクセスメモリを構成する。さらに、このラン
ダムアクセスメモリを用いて、半導体メモリカード，半
導体ディスク基板，マイクロプロセッサ，コンピュータ
を構成する。

【００１２】

【作用】上記手段は以下の作用がある。

【００１３】誘電率が１００以上の酸化物絶縁体と該絶
縁体の両面に接する電極より構成される容量素子におい
て、絶縁体形成時に電極の酸化が生じても、電極の酸化
物は誘電率が２０以上と大きいため、ＳｉＯ₂やＡｌ₂Ｏ
₃など低誘電率膜の生成による極端な容量の低下を防止
できる。

【００１４】容量素子を構成する絶縁体には酸化物の標
準生成エネルギーが大きな材料，電極金属には酸化物の
標準生成エネルギーが小さな材料を用いることで、電極
金属の酸化による。絶縁層膜厚の増加を防ぐことがで
き、大容量の容量素子を提供できる。さらに、活性な酸
素を供給できるＥＣＲ酸素プラズマによる酸化処理を行
い絶縁膜中の酸素欠損をなくし、リーク電流を低減でき
る。

【００１５】このような容量値の大きな容量素子の形成
技術は、必要な容量を小さい面積で構成できるといった
作用がある。従って、この容量素子をダイナミックラン
ダムアクセスメモリのキャパシタとして用いると、メモ
リセルの面積が縮小し、記憶容量を増大できるといった
効果がある。さらに、このダイナミックランダムアクセ
スメモリにより安価で大容量の記憶装置を構成でき、メ
モリカード，マイクロプロセッサ，コンピュータなどの
電子装置の小型化が可能となる。

【００１６】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１７】実施例１図１に、本発明の一つの実施例である容量素子の断面図
を示す。基板１、例えばシリコン基板の上に、下部電極
２としてタンタル（Ｔａ）薄膜が厚さ１００ｎｍ、容量
素子の第１の絶縁体層３として五酸化タンタルＴａ₂Ｏ₅
が５ｎｍ、第２の絶縁体層４として二酸化チタンＴｉＯ
₂が２５ｎｍ、さらに上部電極５として窒化チタンＴｉ
Ｎが１００ｎｍ形成され、容量素子を構成している。

【００１８】本実施例の容量素子の作製方法を図２を用
いて説明する。まず、下部電極として、図２（ａ）に示
すように、シリコン基板１の上にスパッタリング法によ
りＴａ下部電極２及びＴｉ薄膜６を形成する。スパッタ
リングの際は、Ｔａ及びＴｉをターゲットとして用い、
アルゴンをスパッタガスとし、スパッタ圧力１Pa、基板
温度３００℃とした。

【００１９】次に、絶縁体層形成のため、図３に示すＥ
ＣＲプラズマ処理装置を用いて、Ｔｉ薄膜表面を酸化し
た。Ｔｉ薄膜は完全に酸化されＴｉＯ₂絶縁体層４とな
り、さらにＴａ表面も薄く酸化され、Ｔａ₂Ｏ₅絶縁体層
３となる。

【００２０】上部電極５としては、ＴｉＯ₂絶縁体層上
４に、窒化チタン膜を形成した後、通常のホトレジスト
加工及び、ＣＣｌ₄，ＣＦ₄などのエッチングガスを用い
たリアクティブイオンエッチング法を用い、図２（ｃ）
に示すように、所望の形状に加工する。

【００２１】プラズマ酸化に用いたＥＣＲプラズマ処理
装置は図３に示すように、基板の設置される基板ホルダ
４０２を備えた真空容器４０１とこの真空容器に石英製
のマイクロ波導入窓４１２を介してマイクロ波導波管４
０４が接続され、さらにマイクロ波発生装置４０３とな
るマグネトロンが連結されている。マグネトロンからは
２.４５ＧＨｚのマイクロ波電界が発生しマイクロ波導
波管を伝搬し石英窓を透過し真空容器内に導入される。
マイクロ波導破管にはマイクロ波チューナ407が備えら
れ、基板上でマイクロ波の電界方向が基板に対し平行と
なるように予めチューニングされている。また真空容器
とゲートバルブ４１０を介して基板搬入ロボット室４０
６を備え、基板搬送ロボットにより基板が真空容器内に
搬入される。また、ロボット室は他の成膜装置等とやは
りゲートバルブを介して接続され基板を他の処理を含め
連続的に処理することができる。また、真空容器の周囲
には磁界コイル４０５が設置され基板上で磁力線の方向
が基板と垂直向きになるように制御する。磁束密度８７
５ガウスの位置で電子サイクロトロン共鳴が生じ、高密
度の励起酸素が生成する。この電子サイクロトロン共鳴
領域が広がり、励起酸素密度が低下するのを防ぐマイク
ロ波発散防止筒４１１がマイクロ波導入窓４１２と基板
ホルダ４０２の間に設置されている。この他、プラズマ
処理のための反応ガス導入口４０９，基板に高周波を印
加するための高周波電源４０８が設置されている。

【００２２】本ＥＣＲプラズマ処理装置を用いて、Ｔｉ
薄膜を酸化する際は、真空容器を１×１０^-6Torrまで排
気した後、１００ｍｌ／min の流量の酸素ガスを真空容
器内に導入し圧力を０.１Ｐａとした。ここでμ波を真
空容器内に導入すると、真空容器内の酸素ガスはマイク
ロ波の電界と磁界とにより電子サイクロトロン共鳴をお
こしプラズマ状態となる。励起状態の酸素及び酸素イオ
ンによりＴｉ薄膜を酸化する。

【００２３】μ波のパワーを６００Ｗとした時の、Ｔｉ
とＴａの酸化膜厚と酸化時間の関係を図４に示す。酸化
膜厚は、酸化時間の平方根に比例して増加すること、ま
た酸化温度が高いほど酸化速度が早くなることがわか
る。酸化温度が高いほど形成されるＴｉＯ₂の結晶性が
良くなり誘電率も大きくなるが、酸化速度が速くなり膜
厚の制御が難しい。一方、Ｔａの酸化速度はＴｉに比べ
非常に小さいため、Ｔａ₂Ｏ₅の膜厚の制御は容易であ
る。

【００２４】図５はμ波のパワーを６００Ｗとして、１
０分間のプラズマ酸化処理により形成した容量素子の、
単位面積当りの容量と酸化時間との関係を示す。Ｔｉ単
層膜を酸化した場合、図４に示したように時間の平方根
に比例して酸化膜厚が増加するため、容量は急激に低下
してしまう。これに対し、Ｔｉ／Ｔａ積層膜を酸化した
場合は、ＴｉＯ₂の膜厚はＴｉ膜の膜厚で決まり、Ｔａ
の酸化速度は非常に遅いため、容量の低下はほとんどな
い。ＴｉＯ₂は誘電率が約１００と大きく、電極との界
面に形成されるＴａ₂Ｏ₅も誘電率が２５とＳｉＯ₂大き
い絶縁膜であるので、大容量の容量素子の絶縁膜として
好適である。

【００２５】次に、リーク電流と電圧との関係を図６に
示す。Ｔｉを熱酸化してＴｉＯ₂を形成した場合は酸素
欠損が生じ、これがドナーとなるため、リーク電流が大
きい。これに対し、プラズマ酸化でＴｉＯ₂を形成した
場合は酸素欠損が生じないため、リーク電流を低減する
ことができる。さらに、Ｔｉ／Ｔａ積層膜をプラズマ酸
化して、ＴｉＯ₂／Ｔａ₂Ｏ₅積層絶縁膜構造とした場
合、Ｔａ₂Ｏ₅の優れた絶縁特性のため、リーク電流は減
少する。

【００２６】本実施例の容量素子では、ＴｉＮ／ＴｉＯ
₂／Ｔａ₂Ｏ₅／Ｔａの積層構造となるため、電極／誘電
体界面に低誘電率の絶縁膜層が生じない。このため、大
容量の容量素子が実現できる。

【００２７】容量素子の電極としては、酸化物絶縁体を
構成する金属の生成自由エネルギーに比べ、酸化物の生
成自由エネルギーの絶対値が小さい金属とすれば良い。
酸素１ｍｏｌ当りの生成自由エネルギーはＴｉＯ₂がー
４４５ｋＪ、Ｔａ₂Ｏ₅が−３８３ｋＪでありＴｉＯ₂
の方が生成自由エネルギーの絶対値が大きく熱力学的に
安定なため、ＴｉＯ₂の還元、Ｔａの酸化は最小限にお
さえられる。酸化物の生成自由エネルギーの絶対値が小
さく、かつ酸化物が２０以上の比較的誘電率の大きい絶
縁体となる金属としてはＴａの他、Ｎｂ，Ｐｂなどがあ
る。電極としては、これらの金属を単体として用いて
も、これらを組み合わせた合金として用いても同様の効
果を得ることができる。さらに、Ａｕ，Ａｇ，Ｐｔ，Ｐ
ｄなどの貴金属を電極に用いれば、電極の酸化をほとん
ど生じない。

【００２８】なお、絶縁膜の形成方法は、本実施例のプ
ラズマ酸化のほか、蒸着法，スパッタ法、ＣＶＤ（化学
的気相成長）法などを用いても良い。この場合、絶縁膜
形成後、表面をＥＣＲ酸素プラズマ処理することによ
り、膜中の酸素欠損を補償し、欠陥密度を低減できる。

【００２９】実施例２ダイナミックランダムアクセスメモリのキャパシタ部に
適用した、本発明の実施例の断面図を図７に示す。この
図において１はｐ型Ｓｉ基板、７と８はＭＯＳトランジ
スタのソース電極及びドレイン電極を構成するｎ型ドー
プ層、９はゲート電極、１１は蓄積ノード電極、１２は
誘電体層、１３はプレート電極、１４は酸化膜、１５は
ゲート絶縁膜である。キャパシタの形成方法は、まず基
板上にＭＯＳトランジスタ７，８，１５，９、及びビッ
ト線１０，酸化膜１４を形成したあと酸化膜１４にスル
ーホールを形成する。次にスルーホール内面及び酸化膜
１４の上面にＴａ／Ｔｉ積層膜をスパッタ法または、Ｃ
ＶＤ法により形成し、パターニングする。このあと、プ
ラズマ酸化によりＴｉＯ₂／Ｔａ₂Ｏ₅誘電体層１２を形
成する。さらに、プレート電極として、窒化チタンをＣ
ＶＤ法により形成しパターニングすると、ＤＲＡＭセル
が完成する。

【００３０】従来のＤＲＡＭセルでは、コンデンサ部の
誘電体層にＳｉＯ₂、電極にポリＳｉを用いている。し
かし、ＳｉＯ₂は誘電率が４と小さいため、高集積化の
ためセル面積を縮小すると十分な容量を確保することが
困難になっている。これに対し、本発明のＤＲＡＭセル
では、高誘電率のＴｉＯ₂を絶縁膜に用いること、及び
電極にＴａを用いることで、電極の酸化による低誘電率
層の生成を防止しているので十分な容量を得ることがで
きる。従って、集積度の高い大容量のDRAMを構成でき
る。

【００３１】ＭＯＳトランジスタのソース電極とキャパ
シタの蓄積ノード電極との間のコンタクト抵抗を低減す
るために、ソース電極界面にはＴｉＳｉ₂，ＴａＳｉ₂な
どシリサイド化合物を形成する。また、基板のＳｉから
キャパシタ絶縁膜にＳｉが拡散し、低誘電率のＳｉＯ₂
が形成されるのを防ぐため、基板のＳｉとキャパシタ絶
縁膜の間にバリアメタルとしてＴｉＮを形成することが
望ましい。

【００３２】本発明のＤＲＡＭセルは、従来のＤＲＡＭ
セルと同様に、半導体メモリカード，半導体ディスク装
置，マイクロプロセッサ，コンピュータなどの電子装置
に適用することができる。とくに、本発明のＤＲＡＭセ
ルは、小型大容量であるため、システム全体が小型化す
ると同時に、処理能力も向上する。

【００３３】実施例３図８は上記実施例で述べた本発明のＤＲＡＭを半導体デ
ィスク基板に用いたものである。安価で大容量の記憶媒
体であり、従来のフロッピーディスクやハードディスク
のように機械的な駆動機構が不要であるため、小型及び
可搬用コンピュータシステムの外部記憶として好適であ
る。

【００３４】実施例４図９は本発明のＤＲＡＭをメモリアレイとしてオンチッ
プ化したシステムLSIの構成を示す。本発明は、通信方
式がアナログネットワーク，デジタルネットワーク，ナ
ロウバンドインテリジェントサービスデジタルネットワ
ーク(Ｎ−ISDN)、さらにブロードバンド（Ｂ）−ＩＳＤ
Ｎに対応可能な高集積，高速メモリと通信回路から直接
信号を取り入れるためにドライバ、レシーバ回路をオン
チップ化したものである。

【００３５】図１０は本発明のＤＲＡＭをキャッシュメ
モリとして内蔵した論理ＬＳＩ（マイクロプロセッサ）
を示す。本発明のメモリ素子を内蔵メモリとして用いれ
ば、大容量で高度な機能を持つマイクロプロセッサが実
現できる。

【００３６】実施例５上記実施例で述べた論理素子（マイクロプロセッサ），
メモリ素子(ＤＲＡＭ)，半導体ディスク基板を用いたコ
ンピュータシステムの構成図を図１１に示す。本発明に
よれば、システム全体が小型化できると同時に、大容量
の情報を高速に読み書きできるのでシステム全体として
の処理能力が向上する。

【００３７】

【発明の効果】本発明によれば、電極と誘電体層の界面
における低誘電率の生成を防止でき、容量が大きな容量
素子を構成できる。本発明の容量素子をメモリセルのコ
ンデンサに適用すると高集積大容量のＤＲＡＭを実現で
きる。

【図面の簡単な説明】

【図１】本発明の実施例１の容量素子の断面図である。

【図２】本発明の実施例１の容量素子の作製方法を示す
図である。

【図３】ＥＣＲプラズマ処理装置を示す図である。

【図４】チタン及びタンタル薄膜のプラズマ酸化時間と
酸化膜厚の関係図である。

【図５】チタン及びチタン／タンタル積層薄膜のプラズ
マ酸化時間と容量の関係図である。

【図６】容量素子のリーク電流と電圧の関係図である。

【図７】本発明の実施例２のダイナミックランダムアク
セスメモリの断面図である。

【図８】本発明の半導体ディスク基板の構成図である。

【図９】本発明のシステムＬＳＩの構成図である。

【図１０】本発明のマイクロプロセッサの構成図であ
る。

【図１１】本発明のコンピュータシステムの構成図であ
る。

【図１２】高誘電率絶縁層と電極との間にできる中間絶
縁層の誘電率と容量の関係図である。

【符号の説明】

１…基板、２…下部電極、３…第１の絶縁体層、４…第
２の絶縁体層、５…上部電極、６…Ｔｉ薄膜、７…ソー
ス電極、８…ドレイン電極、９…ゲート電極、１０…ビ
ット線、１１…蓄積ノード電極、１２…誘電体層、１３
…プレート電極、１４…酸化膜、４０１…真空容器、４
０２…基板ホルダ、４０３…マイクロ波発生装置、４０
４…マイクロ波導波管、４０５…磁界コイル、４０６…
基板搬入ロボット室、４０７…マイクロ波チューナ、４
０８…高周波電源、４０９…反応ガス導入口、４１０…
ゲートバルブ、４１１…マイクロ波発散防止筒、４１２
…マイクロ波導入窓。

Claims

【特許請求の範囲】

【請求項１】容量素子が、酸化物絶縁体と該絶縁体の両
面に接する電極とから構成される半導体素子において、少なくとも１方の電極として、酸化物が誘電率２０以上
の絶縁体となる金属を用い、絶縁膜は少なくとも２層の酸化物絶縁膜から構成され、
このうち少なくとも１層の絶縁層が電極金属の酸化物で
あり、少なくとも他の１層はこれよりも誘電率の大きい
酸化物絶縁体層であることを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、容量素子の、電極はＴａ，酸化物絶縁膜はＴｉＯ₂と少
なくとも１層のＴａ₂Ｏ₅の積層膜であることを特徴とす
る半導体装置。
【請求項３】容量素子の絶縁体を金属Ａの酸化物，電極
を金属Ｂとするとき、金属Ａの酸化物の標準生成自由エネルギーの絶対値は、
金属Ｂの酸化物の標準生成自由エネルギーの絶対値より
も大きいことを特徴とする半導体装置。
【請求項４】請求項２記載の半導体装置において、容量素子の、電極はＰｔ，酸化物絶縁膜はＴｉＯ₂であ
ることを特徴とする半導体装置。
【請求項５】請求項１から４のいずれか１項に記載の半
導体装置において、容量素子を構成する該酸化物絶縁体は、該絶縁体を構成
する金属を酸化することにより形成することを特徴とす
る半導体装置の製造方法。
【請求項６】請求項１から４のいずれか１項に記載の半
導体装置において、容量素子を構成する該酸化物絶縁体を形成後、該絶縁体
を励起状態の酸素を含むプラズマにさらす処理をするこ
とを特徴とする半導体装置の製造方法。
【請求項７】請求項１から４のいずれか１項に記載の半
導体装置、または請求項５または６記載の製造方法で作
製された半導体装置を用いたことを特徴とするダイナミ
ックランダムアクセスメモリ装置。
【請求項８】請求項７記載のランダムアクセスメモリを
用いたことを特徴とする半導体メモリカード。
【請求項９】請求項７記載のランダムアクセスメモリを
用いたことを特徴とする半導体ディスク装置。
【請求項１０】請求項７記載のランダムアクセスメモリ
を用いたことを特徴とするマイクロプロセッサ。
【請求項１１】請求項７記載のランダムアクセスメモ
リ、請求項８記載の半導体メモリカード、請求項９記載
の半導体ディスク装置、請求項１０記載のマイクロプロ
セッサのいずれかを用いたことを特徴とするコンピュー
タ。