JP2001342572A - 誘電体薄膜の製造方法およびその製造装置 - Google Patents

誘電体薄膜の製造方法およびその製造装置

Info

Publication number
JP2001342572A
JP2001342572A JP2000164405A JP2000164405A JP2001342572A JP 2001342572 A JP2001342572 A JP 2001342572A JP 2000164405 A JP2000164405 A JP 2000164405A JP 2000164405 A JP2000164405 A JP 2000164405A JP 2001342572 A JP2001342572 A JP 2001342572A
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
chamber
crystallization
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000164405A
Other languages
English (en)
Inventor
Masayoshi Taruya
政良 多留谷
Mikio Yamamukai
幹雄 山向
Takaaki Kawahara
孝昭 川原
Takeshi Horikawa
堀川  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000164405A priority Critical patent/JP2001342572A/ja
Priority to KR1020000072635A priority patent/KR20010110063A/ko
Publication of JP2001342572A publication Critical patent/JP2001342572A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 誘電体薄膜の特性劣化を抑制することができ
る誘電体薄膜製造方法および誘電体薄膜製造装置を提供
する。 【解決手段】 本発明の誘電体薄膜の製造方法は、第1
チャンバにおいて液体CVD原料を気化して得られる原
料ガスを用いてウエハ上に誘電体薄膜を堆積する工程
と、前記ウエハを前記第1チャンバから第2チャンバに
搬送する工程と、前記第2チャンバにおいて熱処理によ
り前記ウエハ上の前記誘電体薄膜を結晶化する工程とを
含む誘電体薄膜の製造方法であって、前記搬送工程にお
いて、前記第1チャンバと前記第2チャンバとを大気を
遮断して接続する試料搬送室を介して前記ウエハが搬送
され、前記試料搬送室は水蒸気分圧が1Pa以下に制御
されていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CVD(Chem
ical Vapor Deposition:化学的
気相堆積法)を用いた誘電体薄膜の製造方法および誘電
体薄膜の製造装置に関し、より特定的には、半導体メモ
リおよびシステムLSIなどに用いられる誘電体または
強誘電体の誘電体薄膜の製造方法およびその製造装置に
関する。
【0002】
【従来の技術】近年、半導体メモリやデバイスの集積化
はより一層進んでいる。例えばダイナミックランダムア
クセスメモリ(DRAM)の集積化は急激なペースで進
んでおり、3年間でビット数が4倍になっている。この
ような集積化は、デバイスの高速化、低消費電力化、低
コスト化等を目的としている。しかし、半導体メモリな
どの集積度が上記のように進んでいく一方、これらのデ
バイスの構成要素の1つであるキャパシタは一定の電荷
量を蓄積する必要がある。そのため、デバイスの集積化
に伴い、キャパシタ誘電体膜材料を極薄膜化する技術
や、キャパシタの形状を複雑な立体構造とすることによ
りキャパシタの表面積を増大させる技術などが開発され
てきた。
【0003】これまでのところ、誘電体膜材料として
は、主にシリコン酸化膜(SiO2)が用いられてい
る。しかし、シリコン酸化膜については、物理的特性の
制約のために現状よりもさらに薄膜化を行うことは非常
に難しくなってきている。そこで、誘電体膜材料として
シリコン酸化膜に代えて、シリコン酸化膜よりも誘電率
の高い材料を用いることが注目されている。これは、キ
ャパシタの誘電体膜材料に従来よりも高い誘電率を有す
る材料を用いることにより、キャパシタの蓄積電荷密度
を向上させることができるためである。このように高誘
電率の材料を誘電体膜として用いて、従来の技術による
キャパシタと同等の蓄積電荷容量を実現する場合には、
誘電体膜としてシリコン酸化膜を用いた場合よりもより
誘電体膜の膜厚を厚くすることができる。
【0004】このように、誘電体膜の厚さをある程度厚
くすることができる場合、誘電体膜を形成するための成
膜プロセスの制御性や誘電体膜の絶縁耐圧、信頼性など
を向上させることができる。また、高誘電率の材料を用
いることによって、キャパシタ面積を従来よりも縮小す
ることも可能である。これによりキャパシタの構造を小
さくできるため、より一層のデバイスの集積化を行うこ
とが可能となる。つまり、高誘電率の材料を誘電体膜材
料として用いる技術には多くの利点がある。
【0005】また、このようなキャパシタの誘電体膜に
求められる性能として、リーク電流が小さいということ
が重要な特性の1つとして挙げられる。このリーク電流
については、一般的にシリコン酸化膜換算膜厚(teq
が0.5nmの誘電体膜に対して、1V電圧印加時のリ
ーク電流密度が、2×10-7A/cm2以下が好ましい
とされている。
【0006】このような観点から、キャパシタ誘電体膜
材料として、酸化タンタル(Ta25)、チタン酸ジル
コン酸鉛(PZT)、チタン酸ジルコン酸ランタン鉛
(PLZT)、チタン酸ストロンチウム(ST)、チタ
ン酸バリウム(BT)、チタン酸バリウムストロンチウ
ム((Ba,Sr)TiO3(以下BSTと略す))等
の酸化物系誘電体が検討されている。
【0007】一般に、微小な段差形状を有する微細メモ
リデバイスのキャパシタ電極上に誘電体薄膜を形成する
ためには、立体的な形状の表面への被覆性(付き周り
性)が良好な、CVD法を用いた成膜方法を利用するこ
とが好ましい。CVD法では、膜の原料となる物質を気
化させたのち反応室へと導入し、加熱した基板の上に吹
付けることによって、被覆性の良好な誘電体薄膜が形成
される。酸化物系の誘電体膜をこのCVD法で形成する
場合には、その膜の原料として所定の金属を含んだ有機
金属化合物が用いられる。
【0008】このような背景の中、発明者らの一部は特
開平7−268634号公報に開示されているように、
有機金属化合物などの固体原料をTHF(テトラヒドロ
フラン:C48O)という有機溶剤に溶解して溶液化す
ることにより、気化特性が飛躍的に向上したCVD膜の
原料を発明した。また、同じく特開平7−268634
号公報に開示されているように、誘電体薄膜の堆積工程
とその誘電体薄膜の結晶化工程とからなる段階的誘電体
薄膜形成プロセスを発明した。発明者らの一部は、この
特開平7−268634号公報に開示した誘電体薄膜形
成プロセスを用いて、良好な表面形状、膜の被覆性、お
よび良好な電気特性を有する高誘電体の誘電体薄膜の形
成に成功した。
【0009】さらに、特開平11−297681号公報
に開示されているように、発明者らの一部は気化室にお
いて液体原料を安定して気化できるCVD装置およびC
VDプロセス条件を発明した。以下では、上記の誘電体
膜材料の代表としてBSTを用いた場合を例にして説明
する。
【0010】図7(a)および(b)はそれぞれ従来の
CVD装置および結晶化処理装置を示す平面図である。
従来、誘電体薄膜を作製するには、図7(a)に示され
るCVD装置201および図7(b)に示される結晶化
処理装置202の2つの個別の装置を用いる必要があっ
た。図7(a)に示されるように従来のCVD装置20
1は、CVD反応室101と、ウエハを導入するロード
ロック室103と、ウエハ搬送室104bとからなる。
また図7(b)に示されるように、従来の結晶化処理装
置202は、結晶化処理室102と、ウエハを導入する
ロードロック室103と、ウエハ搬送室104cとから
なる。
【0011】CVD装置201において、ウエハ導入部
ゲートバルブ108よりロードロック室103内に導入
されたウエハカセット109上のウエハ110は、ウエ
ハ搬送用のロボットアーム111により、ウエハ導入部
側ゲートバルブ107からウエハ搬送室104bを通
り、CVD反応室側ゲートバルブ105からCVD反応
室101に搬送される。CVD反応室101には、基板
ヒータ112と側壁加熱ヒータ114とが設けられてい
る。CVD装置201においてCVD法によりウエハ1
10上に誘電体薄膜が堆積される。
【0012】また、結晶化処理装置202においても同
様に、ウエハ110はウエハ搬送用のロボットアーム1
11により、ウエハ搬送室104cを通って結晶化処理
室102に搬送される。結晶化処理室102には結晶化
処理室用の基板ヒータ113が設けられている。CVD
装置201で誘電体薄膜が堆積されたウエハは、結晶化
処理装置202において熱処理により結晶化される。
【0013】図8(a)〜(f)は、従来のキャパシタ
の形成方法を示す断面工程図である。図8(a)に示さ
れる下地基板は、シリコン基板1と、この上に形成され
たシリコン酸化膜2と下地電極3とからなる。下地電極
3には、例えば白金(Pt)やルテニウム(Ru)など
の貴金属が用いられる。この下地電極3の上に、CVD
法により図8(b)に示される第1層目のBST膜4a
を形成する。第1層目のBST膜4aの堆積は、BST
の結晶化温度以下の比較的低い温度で行われる。BST
膜の堆積温度は、約400℃から500℃である。これ
はBST膜4aが良好な付き周り性をもつようにするた
めである。
【0014】またCVD反応室101には酸素やCVD
原料を気化させた原料ガスが混合して供給されており、
CVD反応室101の圧力は100から1500Pa
(パスカル)に設定されている。原料としては、Ba、
SrおよびTiそれぞれのβ−ジケトン系のDPM化合
物をTHFに溶解させた溶液原料を用いる。第1層目の
BST膜4aの膜厚は、およそ5から10nm程度であ
り、膜表面の形状は非常に平滑である。このようにして
形成されたBST膜4aの構造は、各元素があまり規則
的に配列していない、いわゆるアモルファス状態になっ
ている。従って、このような状態のBST膜4aは一般
に誘電率が低い。
【0015】次に、このBST膜4aを結晶化処理装置
202を用いて結晶化させることによって、図8(c)
に示されるように結晶化したBST膜4bを得る。BS
Tの結晶化温度は650℃程度であり、BST膜の結晶
化は600℃から700℃の間の加熱処理あるいは、上
記の温度に相当するような何らかのエネルギーを膜に与
える処理によって行われる。この段階で、BST膜4b
はペロブスカイト型といわれる結晶構造に変化するた
め、その膜の誘電率がより高くなっている。この上に、
2層目のBST膜5aを所定の膜厚となる厚さだけ上記
と同様のCVD法を行って形成する。続いて、この2層
目のBST層5aを上記と同様に結晶化処理法を用いて
結晶化させる。このように成膜と結晶化処理とを繰り返
し、所定の膜厚を有する結晶化されたBST膜(4b+
5b)を形成する。そのBST膜(4b+5b)の膜厚
は、20〜30nmである。最後に、BST膜5bの上
に上部電極6を形成することによって、キャパシタを形
成する。
【0016】以上述べたように、キャパシタのための高
誘電体薄膜の形成には、CVD法による成膜工程と結晶
化処理による結晶化工程とを繰り返す多段階処理法が用
いられる。従来の技術では、成膜工程と結晶化工程との
間の工程において、以下の例外を除いては、一方の装置
からウエハを大気中に取り出し他方の装置へと移送して
いた。発明者らの一部が発明した特開平7−26863
4号公報は、請求項17にランプヒータを有するCVD
反応室を用いてBST膜の形成と結晶化とを同一装置で
行うことを説明している。また、他の発明者らが発明し
た第2565288号公報は、互いに隣接したCVD反
応室と、酸素またはオゾンを用いる加熱装置とを用いる
ことが説明されている。
【0017】
【発明が解決しようとする課題】しかしながら、高誘電
体の誘電体薄膜を形成するために図7(a)に示される
CVD装置201および図7(b)に示される結晶化処
理装置202を用いると、次のような問題があることが
わかった。従来よりも電気的特性の良好なキャパシタを
得るためには高誘電体薄膜の膜厚をより薄くする必要が
あるが、その場合にはリーク電流が急激に増加し、良好
な特性の膜が得られない場合があった。
【0018】この原因を発明者らが調査したところ、誘
電体薄膜において部分的に組成が偏った膜構造の不均一
な部分が存在するためであることがわかった。また、こ
のような膜構造の不均一な部分は、成膜工程と結晶化工
程との間に、一度ウエハを装置から取り出して大気に長
時間さらした場合に顕著であることがわかった。さらに
膜の分析調査を行った結果、このような問題は大気中の
水分に関係していることがわかった。すなわちこのよう
な問題は、アルカリ金属やアルカリ土類金属が本来的に
水分と反応しやすいことに関係している。
【0019】上記の特許第2565288号公報は、3
00nmという厚い誘電体膜を形成することを開示して
おり、また併用する結晶化処理の方法として、酸素によ
る600℃という高い温度での熱処理を前提としてい
る。より膜厚の薄い誘電体膜にこのような高温での熱処
理を行えば酸化の度合いが強すぎるために下地電極3の
特性が劣化してしまう。従って膜厚の薄い誘電体膜形成
のために特許第2565288号公報に開示される方法
を適用できないことがわかった。さらに特許第2565
288号公報に示されるようにCVD反応室と加熱装置
とが隣接していても、CVD反応室から加熱装置にウエ
ハを搬送するときに、CVD反応室に充満している成膜
ガスが加熱装置内に浸入し、結晶化処理に悪影響を及ぼ
し易い。
【0020】また、特開平7−268634号公報の請
求項17に記載されたように成膜と結晶化処理とを同室
で行うと、生産性の点で損失が大きい。その理由は、膜
の結晶化処理の段階において、その直前に成膜に用いて
いた原料ガスが残留していると膜の特性が悪化するの
で、成膜時の原料ガスの影響を無くすために、結晶化処
理の前に長時間真空排気およびガス置換を行う必要があ
る。従って上記の特開平7−268634号公報の請求
項17に示される誘電体薄膜の形成方法によると、処理
速度の効率が悪いという問題があった。
【0021】本発明は上記のような課題を解決するため
になされたものであり、高誘電体材料を有するキャパシ
タ誘電体膜のリーク電流密度を大きくせずに、誘電体膜
の薄膜化を行うことができるキャパシタ用誘電体薄膜の
製造方法およびその製造装置を提供することを目的とす
る。
【0022】また本発明は特に、アルカリ金属であるリ
チウムLi、ナトリウムNa、カリウムK、ルビジウム
Rb、セシウムCs、フランシウムFrまたは、アルカ
リ土類金属であるカルシウムCa、ストロンチウムS
r、バリウムBa、ラジウムRaの内の一以上の元素を
含む誘電体薄膜に関して、その特性が良好な誘電体薄膜
の製造方法およびその製造装置の提供を目的とするもの
である。
【0023】
【課題を解決するための手段】本発明の誘電体薄膜の製
造方法は、第1チャンバにおいて液体CVD原料を気化
して得られる原料ガスを用いてウエハ上に誘電体薄膜を
堆積する工程と、前記ウエハを前記第1チャンバから第
2チャンバに搬送する工程と、前記第2チャンバにおい
て熱処理により前記ウエハ上の前記誘電体薄膜を結晶化
する工程とを含む。本発明の誘電体薄膜の製造方法は、
前記搬送工程において、前記第1チャンバと前記第2チ
ャンバとを大気を遮断して接続する試料搬送室を介して
前記ウエハが搬送され、前記試料搬送室は水蒸気分圧が
1Pa以下に制御されていることを特徴とする。
【0024】搬送工程において、第1チャンバと第2チ
ャンバとを大気を遮断して接続する試料搬送室を介して
ウエハが搬送され、試料搬送室が水蒸気分圧が1Pa以
下に制御されているので、CVD法により堆積された誘
電体薄膜が結晶化処理される前に、水と反応して部分的
に不安定な構造になることがない。従って電気的特性の
劣化が抑制された、より薄い誘電体薄膜を製造すること
ができる。
【0025】前記試料搬送室の全圧が1Pa以下に制御
されていても、CVD法により堆積された誘電体薄膜が
結晶化処理される前に、水と反応して部分的に不安定な
構造になることがないので、誘電体薄膜の電気的特性の
劣化を抑制できる。なお、本明細書で「真空」とは約1
Pa以下の圧力の気体で満たされている特定の空間の状
態を示す。
【0026】前記誘電体薄膜の前記結晶化工程がランプ
アニール処理法によって行われ、その加熱条件が、酸素
を含まない雰囲気下においては500℃以上700℃以
下の温度であり、酸素雰囲気下においては400℃以上
550℃以下の温度であれば、誘電体薄膜の結晶化処理
を十分進行させるとともに、誘電体薄膜の構造的な破壊
を防ぐことができる。
【0027】前記誘電体薄膜の前記結晶化工程が酸素プ
ラズマ加熱処理法によって行われ、その温度範囲が50
0℃以下であれば、誘電体薄膜の構造的な破壊を防ぐこ
とができる。
【0028】前記誘電体薄膜の結晶化工程がオゾン加熱
処理法によって行われ、その温度範囲が500℃以下で
あれば、誘電体薄膜の構造的な破壊を防ぐことができ
る。
【0029】前記誘電体薄膜の結晶化工程が少なくとも
第1結晶化工程および第2結晶化工程を有し、前記第1
結晶化工程および第2結晶化工程が、(1)加熱条件
が、酸素を含まない雰囲気下においては500℃以上7
00℃以下の温度であり、酸素雰囲気下においては40
0℃以上550℃以下の温度であるランプアニール処理
法と、(2)温度範囲が500℃以下である酸素プラズ
マ加熱処理法と、(3)温度範囲が500℃以下である
オゾン加熱処理法とのうちから選択されるそれぞれ異な
る熱処理方法によって行われれば、誘電体薄膜の結晶化
処理をより確実に進行させるとともに、誘電体薄膜の構
造的な破壊を防ぐことができる。
【0030】前記CVD法が、有機金属化合物を有機溶
剤に溶解させた溶液および液状の有機金属化合物から選
ばれた1つ以上の液体原料からなるCVD原料を用いる
CVD法であって、前記有機金属化合物は、リチウムL
i、ナトリウムNa、カリウムK、ルビジウムRb、セ
シウムCsおよびフランシウムFrからなるアルカリ金
属のグループおよび、カルシウムCa、ストロンチウム
Sr、バリウムBaおよびラジウムRaからなるアルカ
リ土類金属のグループから選択される少なくとも1つの
元素を含むことが好ましい。
【0031】本発明の誘電体薄膜製造装置は、有機金属
化合物を有機溶剤に溶解させた溶液および液状の有機金
属化合物から選ばれた1以上の液体からなるCVD原料
を用いて誘電体薄膜を堆積するCVD反応室と、前記誘
電体薄膜を結晶化するための結晶化処理室とを有する誘
電体薄膜製造装置であって、前記CVD反応室と前記結
晶化処理室とが試料搬送室を介して大気を遮断して接続
され、前記試料搬送室は水蒸気の分圧が1Pa以下に制
御可能であることを特徴とする。
【0032】CVD反応室と結晶化処理室とが試料搬送
室を介して大気を遮断して接続され、試料搬送室の水蒸
気分圧が1Pa以下に制御可能であるので、CVD法に
より堆積された誘電体薄膜が結晶化処理される前に、水
分と反応して部分的に不安定な構造になることがない。
従って電気的特性の劣化が抑制された、より薄い誘電体
薄膜を製造することができる。また、CVD反応室と結
晶化処理室とが試料搬送室を介して大気を遮断して接続
されているので、CVD反応室に充満している成膜ガス
が結晶化処理室内に浸入することがない。従って、結晶
化処理室を汚染することがない。また、結晶化処理室か
ら成膜ガスを真空排気する必要がないので、迅速に誘電
体薄膜を製造できる。
【0033】前記試料搬送室の全圧が1Pa以下に制御
可能であっても、CVD法により堆積された誘電体薄膜
が結晶化処理される前に、水と反応して部分的に不安定
な構造になることがないので、誘電体薄膜の電気的特性
の劣化を抑制できる。
【0034】前記誘電体薄膜の前記結晶化処理室がラン
プアニール装置であれば、誘電体薄膜を好適に結晶化す
ることができる。
【0035】前記誘電体薄膜の前記結晶化処理室が酸素
プラズマ加熱装置であれば、誘電体薄膜を好適に結晶化
することができる。
【0036】前記誘電体薄膜の前記結晶化処理室がオゾ
ン加熱装置であれば、誘電体薄膜を好適に結晶化するこ
とができる。
【0037】前記誘電体薄膜の前記結晶化処理室がラン
プアニール装置、酸素プラズマ加熱装置およびオゾン加
熱装置のうち2つ以上の機能を併せ持つ装置であれば、
誘電体薄膜をより確実に結晶化することができる。
【0038】前記有機金属化合物は、リチウムLi、ナ
トリウムNa、カリウムK、ルビジウムRb、セシウム
CsおよびフランシウムFrからなるアルカリ金属のグ
ループおよび、カルシウムCa、ストロンチウムSr、
バリウムBaおよびラジウムRaからなるアルカリ土類
金属のグループから選択される少なくとも1つの元素を
含むことが好ましい。
【0039】
【発明の実施の形態】図1は、本発明の誘電体薄膜の製
造装置200の概念図を示す。本発明の誘電体薄膜の製
造装置200は図1に示されるように、CVD反応室
(第1チャンバ)101と、結晶化処理室(第2チャン
バ)102と、試料搬送室104aとを有する。本発明
の誘電体薄膜の製造装置200は、CVD反応室101
と結晶化処理室102とが、試料搬送室104aを介し
て大気を遮断して接続されており、試料搬送室104a
内部の水蒸気分圧が1Pa以下に制御可能であることに
特徴を有する。
【0040】図1を参照して本発明の誘電体薄膜の製造
方法を説明する。CVD反応室101において、CVD
原料を気化して得られた原料ガスを用いて、ウエハ11
0上に誘電体薄膜が堆積される。CVD原料は、有機金
属化合物を有機溶剤に溶解させた溶液および液状の有機
金属化合物から選ばれた1以上の液体からなる。誘電体
薄膜が堆積されたウエハ110は試料搬送室104aを
介して結晶化処理室102に搬送される。
【0041】試料搬送室104aはCVD反応室101
と結晶化処理室102とを大気を遮断して接続してお
り、試料搬送室104a内部の水蒸気分圧が1Pa以下
に制御されているので、CVD反応室101から結晶化
処理室102にウエハ110を搬送するときに、ウエハ
上の誘電体薄膜が大気にさらされることがない。試料搬
送室104aから結晶化処理室102に搬送されたウエ
ハ110上の誘電体薄膜は、結晶化処理室102におい
て熱処理により結晶化される。
【0042】上述のように本発明によると、試料搬送室
104aはCVD反応室101と結晶化処理室102と
を大気を遮断して接続しており、試料搬送室104a内
部の水蒸気分圧が1Pa以下に制御されているので、C
VD反応室101においてウエハ110上に堆積された
誘電体薄膜が結晶化処理室102で結晶化処理される前
に、水分(特に大気中の水分)と反応することを防ぐこ
とができる。従って誘電体薄膜が部分的に不安定な構造
になることがない。結果として誘電体薄膜およびこれを
用いて形成されるキャパシタの電気特性の劣化を防ぐこ
とができる。また、CVD反応室101と結晶化処理室
102とが試料搬送室104aを介して接続しているの
で、CVD反応室101内の原料ガスが結晶化処理室1
02内に浸入し、結晶化処理室102を汚染することが
ない。
【0043】以下に図1に示される誘電体薄膜の製造装
置200について詳細に説明する。以下の説明は例えば
(Ba,Sr)TiO3(以下、BSTとする)誘電体
薄膜をウエハ110上に形成させる場合に関する。
【0044】有機金属化合物Ba(DPM)2、Sr
(DPM)2およびTi(iPrO)2(DPM)2を有
機溶媒THF(テトラヒドロフラン)に溶解させて液体
CVD原料を作成し、このCVD原料を気化させる。気
化された原料ガスはCVD反応室101に供給される。
例えばシリコンからなるウエハ110は、誘電体薄膜の
製造装置200に設けられ得るロードロック室103の
ウエハ導入部ゲートバルブ108から装置200内部に
導入される。装置200内部に導入されたウエハ110
は例えば、試料搬送室104aに設けられたウエハ用ロ
ボットアーム111などの手段により、ロードロック室
側バルブ107から試料搬送室104aを通ってCVD
反応室側ゲートバルブ105よりCVD反応室101に
搬送される。
【0045】CVD反応室101に設けられ得る基板ヒ
ータ112によりウエハを加熱し、例えば反応性ガスと
して酸化剤であるO2のもとに上記原料ガスの化学反応
を進行させてBST薄膜をウエハ110上に堆積する。
側壁加熱ヒータ114によりCVD反応室101の温度
調節が行われ得る。以上のようにしてCVD反応室10
1においてウエハ110上に誘電体薄膜が堆積される。
なお特に説明しないがCVD反応室101は、特開平7
−268634号公報に示されているように適宜、液体
原料供給装置、液体原料加熱気化装置、気化ガス分散
器、加熱反応室、および真空排気装置など(不図示)を
有する。
【0046】CVD反応室101においてウエハ110
上に堆積された誘電体薄膜はアモルファス状態であるの
で、これを結晶化するためにウエハ110を結晶化処理
室102に搬送する。CVD反応室101から結晶化処
理室102への搬送はウエハ搬送室104aを介して行
われる。
【0047】以下にCVD反応室101から結晶化処理
室102への搬送について説明する。まずCVD反応室
側ゲートバルブ105が開けられて、ウエハ110はウ
エハ用ロボットアーム111によりCVD反応室101
からウエハ搬送室104aに搬送される。ウエハ搬送室
104aは、CVD反応室101と結晶化処理室102
とを大気を遮断して接続しており、ウエハ搬送室104
a内の水蒸気分圧は1Pa以下に制御されている。従っ
て搬送中のアモルファス状態の誘電体薄膜が水分にさら
されることがないので、上記薄膜が水と反応を起こすこ
とがない。
【0048】ウエハ搬送室104aは例えば適宜真空排
気機構(不図示)を有し、真空状態(全圧1Pa以下)
にされてもよい。あるいはウエハ搬送室104aはガス
導入機構(不図示)をさらに有し、真空排気機構によっ
て排気された後に、水蒸気分圧が1Pa以下である所望
の気体(例えば窒素のような不活性ガス)に置換されて
いてもよい。
【0049】次に結晶化処理室側ゲートバルブ106が
開けられて、ウエハ110はアーム111によりウエハ
搬送室104aから結晶化処理室102に搬送される。
このとき、CVD反応室101と結晶化処理室102と
が上記ウエハ搬送室104aを介して接続されているの
で、液体CVD原料を気化して得られた原料ガスがCV
D反応室101から結晶化処理室102に浸入すること
がなく、結晶化処理室102が汚染されない。従って結
晶化処理室102を真空排気およびガス置換する必要が
ないので、製造工程を短縮できる。上記原料ガスを結晶
化処理室102から排気するために処理室102を真空
排気およびガス置換するには長時間(例えば10分)か
かるが、本発明のように試料搬送室における試料の搬送
は例えば10秒程度の短時間で行うことができる。結晶
化処理室102においてウエハ110上の誘電体薄膜は
熱処理により結晶化される。熱処理は例えばランプアニ
ール処理法、酸素プラズマ処理法またはオゾン加熱処理
法により行われる。結晶化処理室102は上記様々な結
晶化処理方法に応じた設備(不図示)が適宜具備されて
いる。
【0050】以下実施の形態において本発明をさらに具
体的に説明する。なお、以下に説明する実施の形態にお
いては、上記の説明と同様にCVD膜の原料として有機
金属化合物Ba(DPM)2、Sr(DPM)2およびT
i(iPrO)2(DPM)2を用い、これらを溶解する
有機溶媒としてTHFを用いた。また反応性ガスとして
酸化剤であるO2を用いた。以上の原料を用いてBST
膜をウエハ上に堆積し、結晶化させた。さらに、BST
膜上部に上部電極箔を形成して、BSTキャパシタを作
製した。発明者らは下記に説明する各実施形態において
作製されたBSTキャパシタの電気的特性を評価した。
【0051】実施の形態1.図2(a)〜(f)は、実
施の形態1におけるBSTキャパシタ10の作製工程を
示す模式図である。
【0052】図2(a)に示される下地電極3は、一般
的にシリコン基板1上にCVD法や熱酸化法などの方法
によってシリコン酸化膜2を形成した後に、例えばスパ
ッタ法またはCVD法により金属膜を堆積させて作製さ
れる。本実施形態では例えば、プラズマ酸化法によって
形成されたシリコン酸化膜2付きのシリコン基板1上
に、スパッタ法で膜厚約100nmのルテニウム膜を堆
積させて下地電極3を形成した。
【0053】次に図2(b)に示されるように、下地電
極3上に第1層目のBST膜4aを堆積させる。第1層
目のBST膜4aの成膜については、基板1の温度を4
50℃に設定し、CVD反応室101内の圧力を665
Paに設定し、形成させる膜の組成が(Ba+Sr)/
Tiの比で表した場合に0.8〜1.0に調整されるよ
うな原料流量比の条件をそれぞれ用いた。このような条
件のもとにCVD法により、第1層目のBST膜4aを
形成した。第1層目のBST膜4aの膜厚は約10nm
とした。
【0054】上記のようにBST膜4aを堆積した場
合、BST膜4aの表面形状は平滑になるが、成膜温度
がBSTの結晶化温度に満たないために、BST膜4a
は不規則な原子配列構造を有するアモルファス状態とな
る。従ってBST膜4aは、結晶状態のように各原子が
周期的に配置されていないので、全体としては均一な組
成となっていても局所的にみれば元素が偏った領域が少
なからず存在し、誘電率が低い。
【0055】CVD反応室101内においてBST膜4
aが堆積された試料は、次に試料搬送室104aを通っ
て結晶化処理室102に搬送される。結晶化処理室10
2において、BST膜4aを結晶化するために結晶化処
理が行われる。結晶化処理にはそれぞれの試料に対し
て、真空中でのランプアニール法、窒素雰囲気中でのラ
ンプアニール法、および、酸素雰囲気中でのランプアニ
ール法を用いた。ランプアニールの条件としてはいずれ
も、加熱温度は650℃、加熱時間は1分とした。ラン
プアニールによって、BST膜は結晶化すると同時に不
純物成分である炭素などが除去される。従って、緻密で
誘電率が高いBST膜4c(図2(c)参照)が得られ
る。
【0056】結晶化処理室102内において結晶化処理
された試料は、次に試料搬送室104aを通ってCVD
反応室101に搬送される。CVD反応室101におい
て、第2層目のBST膜5aが堆積される(図2(d)
参照)。CVDの条件は第1層目のBST膜4aの成膜
条件と同様とし、膜厚については約12nmとした。こ
のように2段階の成膜工程で形成したBST膜の厚さは
合計22nmとなる。比較のために1段階でBST膜を
22nmの厚さだけ堆積したところ、BST膜表面の荒
れが生じた。従って上記のように第1層目のBST膜と
第2層目のBST膜とに分けてBST膜を形成する2段
階成膜法を使用する方がBST膜をより平滑に形成でき
ることがわかった。
【0057】CVD反応室101内においてBST膜5
aが堆積された試料は、次に試料搬送室104aを通っ
て再び結晶化処理室102に搬送される。結晶化処理室
102において、第2層目のBST膜5aを結晶化させ
るために再び結晶化処理が行われる。第2層目のBST
膜5aの結晶化処理には第1層目のBST膜4aの結晶
化処理と同様にそれぞれの試料に対して3種類のランプ
アニール法を用いた。ランプアニールによって、第2層
目のBST膜5aも結晶化すると同時に不純物成分であ
る炭素などが除去される。その結果、緻密で誘電率が高
く、かつリーク電流の小さなBST膜5cが得られる
(図2(e)参照)。
【0058】上記のような各工程の条件を用いて、CV
D反応室101におけるBST膜の堆積工程と、試料搬
送室104aにおける搬送工程と、結晶化処理室102
における結晶化処理工程とを行い、さらにBST膜5c
の上に上部電極6を設けて図2(f)に示されるBST
キャパシタ10を作製した。以下、結晶化処理に真空中
でのランプアニール法、窒素雰囲気中でのランプアニー
ル法、および酸素雰囲気中でのランプアニール法を用い
て作製されたキャパシタ10の電気的特性の測定結果を
説明する。
【0059】本実施形態1においては、CVD反応室1
01と結晶化処理室102とを大気を遮断して接続する
試料搬送室104aが真空(例えば0.2Pa)にされ
ており、誘電体薄膜堆積工程と結晶化処理工程とが大気
にさらされることなく、連続的に行われる(以下、連続
処理工程と称する)。このような製造方法により作製さ
れたBSTキャパシタ10の電気特性を下記の表1に示
す。
【0060】比較例として(1)BST膜の堆積工程と
結晶化工程との間の試料搬送を毎回大気にさらして行っ
て(以下個別処理工程と称する)、作製されたBSTキ
ャパシタの電気特性および、(2)上記(1)と同様に
個別処理工程を行い、BST膜の堆積工程と結晶化工程
との間の試料搬送において、1時間程度の長時間にわた
って試料を大気にさらし、作製されたBSTキャパシタ
の電気特性も合わせて表1に示す。なお表1は結晶化処
理工程に真空中ランプアニール法を使用して作製された
誘電体薄膜を有するキャパシタの電気特性を示す。
【表1】
【0061】表1に示されるように、結晶化処理工程に
おいて真空中でのランプアニール処理を用い、各工程間
で大気にさらすことなく連続処理によって作製したBS
Tキャパシタの電気特性は、シリコン酸化膜の場合に等
価となる膜厚(酸化膜換算膜厚:teq)の平均値が0.
45nm、平均のリーク電流密度(ただし不良品を除
く)が5×10-8A/cm2であった。また、作製され
た50個のキャパシタについてリーク電流が過多となら
ずに使用可能な良品のキャパシタ数を全体数50で割っ
て歩留まり率を算出したところ96%であった。
【0062】これに対して膜堆積工程と結晶化工程との
間に毎回大気にさらす個別処理工程によって作製された
BSTキャパシタの場合には、teqの平均値が0.5n
m、平均のリーク電流密度が5×10-7A/cm2、歩
留まり率は50%であった。また、個別処理工程におい
て膜堆積工程と結晶化工程との間で大気に1時間程度さ
らして作製されたBSTキャパシタの場合には、teq
0.6nm、平均リーク電流が8×10-7A/cm2
歩留まり率が32%であった。
【0063】従って表1によると、結晶化処理工程にお
いて真空中でのランプアニール処理を用い、連続処理工
程によって作製したBSTキャパシタの電気特性は、個
別処理工程により作製されたBSTキャパシタの電気特
性と比較して、非常に良好であることが分かる。
【0064】また、結晶化処理方法に真空中ランプアニ
ール法を使用した場合に、その熱処理温度を約400℃
〜750℃まで変化させて、歩留まり率を算出した結果
を表2に示す。表2の歩留まり率は表1における歩留ま
り率と同様に算出した。
【表2】 表2によると、真空中ランプアニール法における結晶化
処理温度は約500℃〜700℃が好ましいことが分か
る。
【0065】表3に結晶化処理工程に窒素雰囲気中での
ランプアニールを使用して作製された誘電体薄膜を有す
るキャパシタの電気特性を示す。表1と同様に比較例の
キャパシタの電気特性も合わせて表1に示す。
【表3】
【0066】表3によると、結晶化処理工程において窒
素雰囲気中でのランプアニール処理を用いた場合、真空
中のランプアニール処理を用いた場合と同様に、連続処
理工程によって作製したBSTキャパシタの電気特性
は、個別処理工程により作製されたBSTキャパシタの
電気特性と比較して、非常に良好であることが分かる。
【0067】また、結晶化処理方法に窒素雰囲気中での
ランプアニール法を使用した場合に、その処理温度を約
400℃〜750℃まで変化させて、その歩留まり率を
算出した結果を表4に示す。表4の歩留まり率は表1に
おける歩留まり率と同様に算出した。
【表4】 表4によると、窒素雰囲気中でのランプアニール法にお
ける結晶化処理温度は約500℃〜700℃が好ましい
ことが分かる。
【0068】表5および表6に結晶化処理工程に酸素雰
囲気中でのランプアニールを使用して作製された誘電体
薄膜を有するキャパシタの電気特性を示す。表1と同様
に比較例のキャパシタの電気特性も合わせて表5および
表6に示す。表5は酸素雰囲気中でのランプアニールの
温度を550℃とした場合の結果を示し、表6はランプ
アニールの温度を650℃とした場合の結果を示す。
【表5】
【表6】
【0069】表5および表6によると、結晶化処理工程
において酸素雰囲気中でのランプアニール処理を用いた
場合、酸素を含まない雰囲気下でのランプアニール処理
(表び1および3参照)を用いた場合と同様に、連続処
理工程によって作製したBSTキャパシタの電気特性
が、個別処理工程により作製されたBSTキャパシタの
電気特性と比較して、非常に良好であることが分かる。
また、表5と表6との比較により、酸素雰囲気中でのラ
ンプアニールを用いた場合、ランプアニールの温度が6
50℃の場合よりも550℃のほうが良好であることが
分かる。
【0070】結晶化処理方法に酸素雰囲気中でのランプ
アニール法を使用した場合に、その処理温度を約400
℃〜750℃まで変化させて、その歩留まり率を算出し
た結果を表7に示す。表7の歩留まり率は表1における
歩留まり率と同様に算出した。
【表7】 表7によると、酸素雰囲気中でのランプアニール法にお
ける結晶化処理温度は約400℃〜550℃が好ましい
ことが分かる。
【0071】結晶化処理温度を変化させてキャパシタの
作製を行う実験を行った結果(上記表2、4、および7
参照)、以下のことがわかった。結晶化処理温度が低す
ぎる場合には、誘電体薄膜の結晶化が十分進行せず、さ
らに不純物元素(主として炭素)が脱離しないので、キ
ャパシタの電気的特性が改善されず、特にリーク電流が
増加し、電荷保持が十分できないという問題が生じる。
一方、結晶化処理温度が高すぎると、誘電体薄膜の構造
的な破壊につながる。
【0072】特に図2(c)に示されるように金属を含
む電極3の上に誘電体薄膜を形成し、誘電体薄膜を非常
に高い温度で結晶化処理すると、電極3の変形、ひず
み、またはクラックなどが生じてしまう恐れがある。ま
た酸素雰囲気下では電極性能の低下(抵抗の増加)の問
題が生じてしまう。
【0073】上述のように、本発明の実施の形態1によ
れば、CVDによるBST膜の堆積工程とランプアニー
ルによるBST膜の結晶化処理工程との間の試料搬送を
大気にさらされることのない真空中で行い、各工程を連
続して行うことにより、特に膜厚が薄くてもリーク電流
密度が小さく、歩留まりの良好なBSTキャパシタの作
製が可能になった。
【0074】なお、一般に結晶化していないアモルファ
ス状態の膜を大気にさらした後に結晶化工程を行う場
合、膜が大気中の物質に触れることによってその膜特性
に影響が生じることがある。上述の実験結果をもとに考
察すると、BSTキャパシタの電気特性の劣化には大気
中の水分および二酸化炭素とBST膜との接触が原因し
ていると考えられる。アモルファス状態のBST膜には
一部に元素が偏った領域が含まれている。特にBaおよ
びSrはその特性上、水分と容易に反応を起こす。
【0075】水分と反応を起こしたBaおよびSrは、
イオン化してさらに移動しやすくなり、膜構造が部分的
に不安定になりやすい。また水分が存在すると、その水
分に大気中の二酸化炭素がある程度溶け込み、Baおよ
びSrと反応してBaCO3およびSrCO3などの異物
を形成してしまう。このように大気に触れたBST膜に
は部分的に変質した領域が形成されていまい、このよう
な領域は後の工程で熱処理を行っても完全には除去しき
れずに残留すると考えられる。結果として、BST膜を
その堆積工程の途中段階で大気と接触させることが、B
ST膜およびBSTキャパシタの特性劣化につながると
結論される。
【0076】実施の形態2.本実施の形態2では上述の
実施の形態1と同様の連続処理工程を使用し、結晶化処
理工程において酸素プラズマを照射して加熱し、BST
キャパシタ12を作製した。図2と実質的に同様の機能
を有する部材は同じ参照符号で示し、その詳細な説明は
省略する。
【0077】図3(a)〜(f)は、BSTキャパシタ
12の作製工程を示す模式図である。CVD反応室10
1により第1層目のBST膜4aが下地電極3上に堆積
された後(図3(b)参照)、内部が真空(0.2P
a)に制御された試料搬送室104aを通って結晶化処
理室102に搬送される。結晶化処理室102におい
て、第1層目のBST膜4aは酸素プラズマ処理により
結晶化され、結晶化された第1層目のBST膜4dが形
成される(図3(c)参照)。第1層目のBST膜と同
様に、第2層目のBST膜5aも結晶化され、BST膜
5dが形成される(図3(e)参照)。
【0078】表8は、本実施の形態2によって作製され
たBSTキャパシタの電気特性を示す。参考のために、
上述した実施の形態1によって作製されたBSTキャパ
シタの電気特性も合わせて示す。なお、酸素プラズマ加
熱の条件は、基板温度300℃、圧力0.6Pa、処理
時間は2分とした。
【表8】
【0079】表8に示されるように、結晶化処理に酸素
プラズマ加熱を用いた場合においても、teqが0.48
nm、平均リーク電流が4×10-8A/cm2、歩留ま
り率が92%となっており、実施の形態1の場合と同様
にキャパシタの電気的特性が良好であることがわかっ
た。
【0080】また、結晶化処理工程に酸素プラズマ加熱
法を使用した場合に、その処理温度を約200℃〜60
0℃まで変化させて、その歩留まり率を算出した結果を
表9に示す。表9の歩留まり率は表1における歩留まり
率と同様に算出した。
【表9】 表9によると、酸素プラズマ加熱法における結晶化処理
温度は約200℃〜500℃が好ましいことが分かる。
【0081】このように、本発明の実施の形態2によれ
ば、CVDによるBST膜の堆積工程と酸素プラズマ加
熱処理によるBST膜の結晶化処理工程との間の試料搬
送を大気にさらされることのない真空中で行い、各工程
を連続して行うことにより、特に膜厚が薄くてもリーク
電流密度が小さく、歩留まりの良好なBSTキャパシタ
の作製が可能になった。
【0082】実施の形態3.本実施の形態3では上述の
実施の形態1と同様の連続処理工程を使用し、結晶化処
理工程においてオゾン雰囲気中で加熱し、BSTキャパ
シタ14を作製した。図2と実質的に同様の機能を有す
る部材は同じ参照符号で示し、その詳細な説明は省略す
る。
【0083】図4(a)〜(f)は、BSTキャパシタ
14の作製工程を示す模式図である。CVD反応室10
1により第1層目のBST膜4aが下地電極3上に堆積
された後(図4(b)参照)、内部が真空(0.2P
a)に制御された試料搬送室104aを通って結晶化処
理室102に搬送される。結晶化処理室102におい
て、第1層目のBST膜4aは酸素プラズマ処理により
結晶化され、結晶化された第1層目のBST膜4eが形
成される(図4(c)参照)。第1層目のBST膜と同
様に、第2層目のBST膜5aも結晶化され、BST膜
5eが形成される(図4(e)参照)。
【0084】表3は、本実施の形態3によって作製され
たBSTキャパシタ14の電気特性を示す。参考のため
に、上述した実施の形態1によって作製されたBSTキ
ャパシタの電気特性も合わせて示す。なお本実施の形態
3において、オゾン雰囲気中で加熱処理の条件は、基板
温度450℃、圧力655Pa、処理時間は2分とし
た。
【表10】
【0085】表10に示されるように、結晶化処理に酸
素プラズマ加熱を用いた場合においても、teqが0.4
7nm、平均リーク電流が3×10-8A/cm2、歩留
まり率が92%となっており、上述の実施の形態1と同
様に、BSTキャパシタの電気特性が良好であることが
わかった。
【0086】また、結晶化処理方法にオゾン雰囲気中で
の加熱処理法を使用した場合に、その処理温度を約20
0℃〜600℃まで変化させて、その歩留まり率を算出
した結果を表11に示す。表11の歩留まり率は表1に
おける歩留まり率と同様に算出した。
【表11】 表11によると、オゾン雰囲気中での加熱処理法におけ
る結晶化処理温度は約200℃〜500℃が好ましいこ
とが分かる。
【0087】このように、本実施の形態3によれば、C
VD法によるBST膜の堆積工程とオゾン雰囲気中の加
熱処理によるBST膜の結晶化処理工程との間の試料搬
送を大気にさらされることのない真空中で行い、各工程
を連続して行うことにより、特に膜厚が薄くてもリーク
電流密度が小さく、歩留まりの良好なBSTキャパシタ
の作製が可能になった。
【0088】実施の形態4.本実施の形態4では上述の
実施の形態1と同様の連続処理工程を使用し、CVD反
応室101と結晶化処理室102との間におけるウエハ
の搬送を水蒸気の分圧が1Pa以下となるように調整さ
れた試料搬送室を用いて、BSTキャパシタ16を作製
した。図2と実質的に同様の機能を有する部材は同じ参
照符号で示し、その詳細な説明は省略する。
【0089】図5(a)〜(f)は、BSTキャパシタ
16の作製工程を示す模式図である。CVD反応室10
1により第1層目のBST膜4aが下地電極3上に堆積
された後(図5(b)参照)、試料搬送室104aを通
って結晶化処理室102に搬送される。
【0090】試料搬送室104aの雰囲気は真空排気さ
れた後、窒素で置換されており、さらに水蒸気の分圧が
1Pa以下となるように調整されている。BST膜4a
を有する下地電極3はこのような試料搬送室104aを
通って結晶化処理室102に搬送される。結晶化処理室
102において第1層目のBST膜4aは適宜結晶化さ
れ、結晶化された第1層目のBST膜4cが形成される
(図5(c)参照)。第1層目のBST膜と同様に第2
層目のBST膜5cが形成される(図5(e)参照)。
【0091】表12は、本実施の形態4によって作製さ
れたBSTキャパシタ16の電気特性を示す。参考のた
めに、上述した実施の形態1によって作製されたBST
キャパシタの電気特性も合わせて示す。
【表12】 表12に示されるように、水蒸気の分圧が1Pa以下と
なるように調整された窒素雰囲気中でウエハ搬送を行っ
た場合においても、teqが0.45nm、平均リーク電
流が5×10-8A/cm2、歩留まり率が92%となっ
ており、実施の形態1の場合と同様に、BSTキャパシ
タの電気特性が良好であることがわかった。
【0092】このように、本実施の形態4によれば、C
VD法によるBST膜の形成工程と結晶化工程とを水蒸
気の分圧が1Pa以下に制御されたウエハ搬送室を介し
て、連続して行うことにより、特に膜厚が薄くてもリー
ク電流密度が小さく、歩留まりの良好なBSTキャパシ
タの作製が可能になった。
【0093】大気圧(約1.0×105Pa)中の水蒸
気量は通常1%以下である。誘電体薄膜製造装置のウエ
ハ準備室周辺には窒素ガスが流されており、装置周辺の
大気成分が薄まるように制御されている。従って装置周
辺の水分分圧は上記通常の大気中の水蒸気分圧の約1/
10以下に抑制されている。本実施形態4においても上
述の実施の形態1と同様に、連続処理工程と、比較例と
しての個別処理工程および薄膜堆積工程と結晶化処理工
程との間の試料搬送において約1時間にわたって大気に
さらす個別処理工程とを用いてキャパシタを作製し、電
気特性を測定した。得られた電気特性を比較検討した結
果、安全係数0.01を算出した。従って、試料搬送室
内の水蒸気分圧の許容量を1Pa(約1.0×105
a×0.01×0.1×0.01)と算出した。
【0094】以上、実施の形態1〜4で説明したよう
に、CVD法によるBST膜の堆積工程と結晶化処理工
程との間の試料搬送を大気にさらすことなく連続して行
うことで特に膜厚が薄い領域でのリーク電流密度が小さ
く、歩留まりの良好なBSTキャパシタの作製が可能に
なることが分かった。
【0095】実施の形態5.本発明の誘電体薄膜製造工
程においては、ランプアニール処理、酸素プラズマ加熱
処理およびオゾン加熱処理のうちの2つ以上の処理方法
を併用して用いてもよい。結晶化処理室は、ランプアニ
ール装置、酸素プラズマ加熱装置およびオゾン加熱装置
のうち2つ以上の機能を併せ持ち得る。本実施の形態5
においては、例えばランプアニール処理と酸素プラズマ
加熱処理とを併用して使用した。
【0096】図6(a)〜(h)は、本実施の形態5に
おけるBSTキャパシタ18の作製工程を示す模式図で
ある。
【0097】CVD反応室101により第1層目のBS
T膜4aが下地電極3上に堆積された後(図6(b)参
照)、内部が真空に制御された試料搬送室104aを通
って結晶化処理室102に搬送される。結晶化処理室1
02において、第1層目のアモルファス状態のBST膜
4aはランプアニール処理により結晶化される(第1結
晶化処理工程、図6(c)参照)。結晶化された第1層
目のBST膜4cは酸素プラズマ加熱処理によりさらに
結晶化され(第2結晶化処理工程、図6(d)参照)、
BST膜4fとなる。
【0098】第1層目のBST膜と同様に、アモルファ
ス状態の第2層目のBST膜5aもランプアニール処理
により結晶化され(第1結晶化処理工程)、結晶化状態
のBST膜5cとなり(図6(f)参照)、さらに酸素
プラズマ加熱処理により結晶化され(第2結晶化処理工
程)、結晶化状態のBST膜5fとなる(図6(g)参
照)。
【0099】本実施形態5において結晶化処理方法に併
用して使用されるランプアニール処理および酸素プラズ
マ加熱の処理条件は、ランプアニールについては、加熱
温度は650℃、加熱時間は1分とし、また酸素プラズ
マ加熱の条件は、基板温度200℃、圧力0.6Pa、
処理時間は2分とした。
【0100】下記の表13は、本実施の形態5によって
作製されたBSTキャパシタ18の電気特性を示す。参
考のために、上述した実施の形態1によって作製された
BSTキャパシタの電気特性も合わせて示す。
【表13】 表13に示されるように、ランプアニールと酸素プラズ
マ加熱処理とを併用した場合においても、teqが0.4
4nm、平均リーク電流が3×10-8A/cm2、歩留
まり率が96%となっており、実施の形態1の場合と同
様に、BSTキャパシタの電気特性が良好であることが
わかった。
【0101】このように、本実施の形態5によれば、C
VD法によるBST膜の堆積工程と結晶化処理工程との
間の試料搬送を大気にさらされることのない真空中で行
って各工程を連続して行い、さらに結晶化処理工程にお
いてランプアニール法と酸素プラズマ加熱処理法とを併
用して用いることにより、リーク電流密度が小さく、歩
留まりの良好な薄膜BSTキャパシタの作製が可能にな
った。なお結晶化処理工程において、上記以外の結晶化
処理方法を組み合わせた場合にも、および上記以外の結
晶化処理工程数を有する方法を用いた場合にも、本実施
形態と同様の効果を得ることできる。
【0102】上記の実施の形態1〜5では誘電体薄膜と
してBST膜を形成する場合について説明したが、本発
明はこれに限定されることはない。例えばアルカリ金属
であるリチウムLi、ナトリウムNa、カリウムK、ル
ビジウムRb、セシウムCsおよびフランシウムFr、
および、アルカリ土類金属であるカルシウムCa、スト
ロンチウムSr、バリウムBaおよびラジウムRaのう
ちの1以上の元素を含む有機金属化合物を使用して形成
する誘電体薄膜についても、本実施の形態1〜5を適用
することが好ましく、上記と同様の効果が得られる。
【0103】
【発明の効果】上述したように本発明の誘電体薄膜の製
造方法は、CVD反応室から結晶化処理室への搬送工程
において、CVD反応室と結晶化処理室とを大気を遮断
して接続する試料搬送室を介してウエハが搬送され、試
料搬送室の水蒸気分圧が1Pa以下に制御されているの
で、CVD法により堆積された誘電体薄膜が結晶化処理
される前に、水と反応して部分的に不安定な構造になる
ことがない。従って良好な電気的特性を有するより薄い
誘電体薄膜を製造することができる。
【0104】試料搬送室の全圧が1Pa以下に制御され
ていても、CVD法により堆積された誘電体薄膜が結晶
化処理される前に、水と反応して部分的に不安定な構造
になることがないので、誘電体薄膜の電気的特性の劣化
を抑制できる。
【0105】誘電体薄膜の結晶化工程がランプアニール
処理法によって行われ、その加熱条件が、酸素を含まな
い雰囲気下においては500℃以上700℃以下の温度
であり、酸素雰囲気下においては400℃以上550℃
以下の温度であれば、誘電体薄膜の結晶化処理を十分進
行させるとともに、誘電体薄膜の構造的な破壊を防ぐこ
とができる。
【0106】誘電体薄膜の結晶化工程が酸素プラズマ加
熱処理法によって行われ、その温度範囲が500℃以下
であれば、誘電体薄膜の構造的な破壊を防ぐことができ
る。
【0107】誘電体薄膜の結晶化工程がオゾン加熱処理
法によって行われ、その温度範囲が500℃以下であれ
ば、誘電体薄膜の構造的な破壊を防ぐことができる。
【0108】誘電体薄膜の結晶化工程が少なくとも第1
結晶化工程および第2結晶化工程を有し、前記第1結晶
化工程および第2結晶化工程が、(1)加熱条件が、酸
素を含まない雰囲気下においては500℃以上700℃
以下の温度であり、酸素雰囲気下においては400℃以
上550℃以下の温度であるランプアニール処理法と、
(2)温度範囲が500℃以下である酸素プラズマ加熱
処理法と、(3)温度範囲が500℃以下であるオゾン
加熱処理法とのうちから選択されるそれぞれ異なる熱処
理方法によって行われれば、誘電体薄膜の結晶化処理を
十分進行させるとともに、誘電体薄膜の構造的な破壊を
防ぐことができる。
【0109】CVD法が、有機金属化合物を有機溶剤に
溶解させた溶液および液状の有機金属化合物から選ばれ
た1つ以上の液体原料からなるCVD原料を用いるCV
D法であって、有機金属化合物は、リチウムLi、ナト
リウムNa、カリウムK、ルビジウムRb、セシウムC
sおよびフランシウムFrからなるアルカリ金属のグル
ープおよび、カルシウムCa、ストロンチウムSr、バ
リウムBaおよびラジウムRaからなるアルカリ土類金
属のグループから選択される少なくとも1つの元素を含
むことが好ましい。
【0110】本発明の誘電体薄膜製造装置は、CVD反
応室と結晶化処理室とが試料搬送室を介して大気を遮断
して接続され、試料搬送室の水蒸気分圧が1Pa以下に
制御可能であるので、CVD法により堆積された誘電体
薄膜が結晶化処理される前に、水分と反応して部分的に
不安定な構造になることがない。従って電気的特性の劣
化が抑制された、より薄い誘電体薄膜を製造することが
できる。また、CVD反応室と結晶化処理室とが試料搬
送室を介して大気を遮断して接続されているので、CV
D反応室に充満している成膜ガスが結晶化処理室内に浸
入することがない。従って、結晶化処理室を汚染するこ
とがない。また、結晶化処理室から成膜ガスを真空排気
する必要がないので、迅速に誘電体薄膜を製造できる。
【0111】試料搬送室の全圧が1Pa以下に制御可能
であれば、CVD法により堆積された誘電体薄膜が結晶
化処理される前に、水と反応して部分的に不安定な構造
になることがないので、誘電体薄膜の電気的特性の劣化
を抑制できる。
【0112】誘電体薄膜の結晶化処理室がランプアニー
ル装置であれば、誘電体薄膜を好適に結晶化することが
できる。
【0113】誘電体薄膜の結晶化処理室が酸素プラズマ
加熱装置であれば、誘電体薄膜を好適に結晶化すること
ができる。
【0114】誘電体薄膜の結晶化処理室がオゾン加熱装
置であれば、誘電体薄膜を好適に結晶化することができ
る。
【0115】誘電体薄膜の結晶化処理室がランプアニー
ル装置、酸素プラズマ加熱装置およびオゾン加熱装置の
うち2つ以上の機能を併せ持つ装置であれば、誘電体薄
膜を好適に結晶化することができる。
【0116】有機金属化合物は、リチウムLi、ナトリ
ウムNa、カリウムK、ルビジウムRb、セシウムCs
およびフランシウムFrからなるアルカリ金属のグルー
プおよび、カルシウムCa、ストロンチウムSr、バリ
ウムBaおよびラジウムRaからなるアルカリ土類金属
のグループから選択される少なくとも1つの元素を含む
ことが好ましい。
【図面の簡単な説明】
【図1】 本発明による誘電体薄膜製造装置の概念図で
ある。
【図2】 本発明による誘電体薄膜製造工程としての実
施の形態1を示す、模式図である。
【図3】 本発明による誘電体薄膜製造工程としての実
施の形態2を示す、模式図である。
【図4】 本発明による誘電体薄膜製造工程としての実
施の形態3を示す、模式図である。
【図5】 本発明による誘電体薄膜製造工程としての実
施の形態4を示す、模式図である。
【図6】 本発明による誘電体薄膜製造工程としての実
施の形態5を示す、模式図である。
【図7】 従来のCVD反応室および結晶化処理室の概
念図である。
【図8】 従来の誘電体薄膜製造装置の模式図である。
【符号の説明】
101 CVD反応室、 102 結晶化処理室、 1
03 ロードロック室、 104a ウエハ搬送室、
105 CVD反応室側ゲートバルブ、 106 結晶
化処理室側ゲートバルブ、 107 ウエハ導入部側ゲ
ートバルブ、108 ウエハ導入部ゲートバルブ、 1
09 ウエハカセット、 110ウエハ、 111 ウ
エハ搬送用のロボットアーム、 112 基板ヒータ、
113 基板ヒータ、 114 側壁加熱ヒータ、 2
00 誘電体薄膜の製造装置。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/31 H01L 21/316 X 21/316 H01G 4/06 102 27/108 H01L 27/10 651 21/8242 (72)発明者 川原 孝昭 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 堀川 剛 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 4K030 AA11 BA01 BA42 BB03 CA04 DA09 GA12 JA09 JA10 KA08 KA24 LA01 5E082 AB03 BC14 EE05 EE37 FF15 FG03 FG26 FG42 KK01 MM11 MM23 MM24 PP06 PP07 5F045 AA04 AB31 AC07 AD07 AD08 AE19 AE21 AE23 AE25 AE29 AE30 AF10 BB16 DQ08 EB08 EN01 HA16 HA25 5F058 BA01 BA06 BA09 BA11 BC03 BF06 BF27 BH01 BJ10 5F083 AD11 JA06 JA14 JA15 JA38 PR21 PR33

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 第1チャンバにおいて液体CVD原料を
    気化して得られる原料ガスを用いてウエハ上に誘電体薄
    膜を堆積する工程と、前記ウエハを前記第1チャンバか
    ら第2チャンバに搬送する工程と、前記第2チャンバに
    おいて熱処理により前記ウエハ上の前記誘電体薄膜を結
    晶化する工程とを含む誘電体薄膜の製造方法であって、 前記搬送工程において、前記第1チャンバと前記第2チ
    ャンバとを大気を遮断して接続する試料搬送室を介して
    前記ウエハが搬送され、前記試料搬送室は水蒸気分圧が
    1Pa以下に制御されていることを特徴とする誘電体薄
    膜の製造方法。
  2. 【請求項2】 前記試料搬送室は全圧が1Pa以下に制
    御されている請求項1に記載の誘電体薄膜の製造方法。
  3. 【請求項3】 前記誘電体薄膜の前記結晶化工程がラン
    プアニール処理法によって行われ、その加熱条件が、酸
    素を含まない雰囲気下においては500℃以上700℃
    以下の温度であり、酸素雰囲気下においては400℃以
    上550℃以下の温度である請求項1または2に記載の
    誘電体薄膜の製造方法。
  4. 【請求項4】 前記誘電体薄膜の前記結晶化工程が酸素
    プラズマ加熱処理法によって行われ、その温度範囲が5
    00℃以下である請求項1または2に記載の誘電体薄膜
    の製造方法。
  5. 【請求項5】 前記誘電体薄膜の結晶化工程がオゾン加
    熱処理法によって行われ、その温度範囲が500℃以下
    である請求項1または2に記載の誘電体薄膜の製造方
    法。
  6. 【請求項6】 前記誘電体薄膜の結晶化工程が少なくと
    も第1結晶化工程および第2結晶化工程を有し、前記第
    1結晶化工程および第2結晶化工程が、(1)加熱条件
    が、酸素を含まない雰囲気下においては500℃以上7
    00℃以下の温度であり、酸素雰囲気下においては40
    0℃以上550℃以下の温度であるランプアニール処理
    法と、(2)温度範囲が500℃以下である酸素プラズ
    マ加熱処理法と、(3)温度範囲が500℃以下である
    オゾン加熱処理法とのうちから選択されるそれぞれ異な
    る熱処理方法によって行われる請求項1または2に記載
    の誘電体薄膜の製造方法。
  7. 【請求項7】 前記CVD法が、有機金属化合物を有機
    溶剤に溶解させた溶液および液状の有機金属化合物から
    選ばれた1つ以上の液体原料からなるCVD原料を用い
    るCVD法であって、 前記有機金属化合物は、リチウムLi、ナトリウムN
    a、カリウムK、ルビジウムRb、セシウムCsおよび
    フランシウムFrからなるアルカリ金属のグループおよ
    び、カルシウムCa、ストロンチウムSr、バリウムB
    aおよびラジウムRaからなるアルカリ土類金属のグル
    ープから選択される少なくとも1つの元素を含む請求項
    1から6のいずれかに記載の誘電体薄膜の製造方法。
  8. 【請求項8】 有機金属化合物を有機溶剤に溶解させた
    溶液および液状の有機金属化合物から選ばれた1以上の
    液体からなるCVD原料を用いて誘電体薄膜を堆積する
    CVD反応室と、前記誘電体薄膜を結晶化するための結
    晶化処理室とを有する誘電体薄膜製造装置であって、 前記CVD反応室と前記結晶化処理室とが試料搬送室を
    介して大気を遮断して接続され、前記試料搬送室は水蒸
    気の分圧が1Pa以下に制御可能であることを特徴とす
    る誘電体薄膜の製造装置。
  9. 【請求項9】 前記試料搬送室の全圧が1Pa以下に制
    御可能である請求項8に記載の誘電体薄膜の製造装置。
  10. 【請求項10】 前記誘電体薄膜の前記結晶化処理室が
    ランプアニール装置である、請求項8または9に記載の
    誘電体薄膜の製造装置。
  11. 【請求項11】 前記誘電体薄膜の前記結晶化処理室が
    酸素プラズマ加熱装置である請求項8または9に記載の
    誘電体薄膜の製造装置。
  12. 【請求項12】 前記誘電体薄膜の前記結晶化処理室が
    オゾン加熱装置である請求項8または9に記載の誘電体
    薄膜の製造装置。
  13. 【請求項13】 前記誘電体薄膜の前記結晶化処理室が
    ランプアニール装置、酸素プラズマ加熱装置およびオゾ
    ン加熱装置のうち2つ以上の機能を併せ持つ装置である
    請求項8または9に記載の誘電体薄膜の製造装置。
  14. 【請求項14】 前記有機金属化合物は、リチウムL
    i、ナトリウムNa、カリウムK、ルビジウムRb、セ
    シウムCsおよびフランシウムFrからなるアルカリ金
    属のグループおよび、カルシウムCa、ストロンチウム
    Sr、バリウムBaおよびラジウムRaからなるアルカ
    リ土類金属のグループから選択される少なくとも1つの
    元素を含む請求項8から13のいずれかに記載の誘電体
    薄膜の製造装置。
JP2000164405A 2000-06-01 2000-06-01 誘電体薄膜の製造方法およびその製造装置 Pending JP2001342572A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000164405A JP2001342572A (ja) 2000-06-01 2000-06-01 誘電体薄膜の製造方法およびその製造装置
KR1020000072635A KR20010110063A (ko) 2000-06-01 2000-12-02 유전체 박막의 제조 방법 및 그 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164405A JP2001342572A (ja) 2000-06-01 2000-06-01 誘電体薄膜の製造方法およびその製造装置

Publications (1)

Publication Number Publication Date
JP2001342572A true JP2001342572A (ja) 2001-12-14

Family

ID=18668027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164405A Pending JP2001342572A (ja) 2000-06-01 2000-06-01 誘電体薄膜の製造方法およびその製造装置

Country Status (2)

Country Link
JP (1) JP2001342572A (ja)
KR (1) KR20010110063A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140136A (ja) * 2004-09-30 2006-06-01 Tdk Corp 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP2006303219A (ja) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd 可変容量素子
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR100806042B1 (ko) 2006-08-31 2008-02-26 동부일렉트로닉스 주식회사 반도체 소자 제조장치 및 이를 이용한 반도체 소자제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140136A (ja) * 2004-09-30 2006-06-01 Tdk Corp 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP4604939B2 (ja) * 2004-09-30 2011-01-05 Tdk株式会社 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP2006303219A (ja) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd 可変容量素子
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JPWO2007058248A1 (ja) * 2005-11-18 2009-05-07 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101263538B1 (ko) * 2005-11-18 2013-05-13 이데미쓰 고산 가부시키가이샤 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5386084B2 (ja) * 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR100806042B1 (ko) 2006-08-31 2008-02-26 동부일렉트로닉스 주식회사 반도체 소자 제조장치 및 이를 이용한 반도체 소자제조방법

Also Published As

Publication number Publication date
KR20010110063A (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
TWI383449B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
US7835134B2 (en) Capacitor and method for fabricating the same
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
JP2001338922A (ja) 成膜方法及び成膜装置
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
JP2001203330A (ja) 半導体素子のキャパシターの製造方法
TW201447984A (zh) 基板處理裝置,半導體裝置之製造方法及記錄媒體
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP2002164345A (ja) 成膜方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
US6866882B1 (en) Method of forming a thin film
US6485564B1 (en) Thin film forming method
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2006222136A (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
GB2362033A (en) Method of making a capacitor including a Ta2O5 dielectric film comprising nitrifying an electrode surface and a two temperature anneal
JP2001342572A (ja) 誘電体薄膜の製造方法およびその製造装置
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2003163285A (ja) 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法
JP3111994B2 (ja) 金属酸化物誘電体材料の気相成長装置
US7229917B2 (en) Film formation method and apparatus for semiconductor process
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法