KR20010110063A - 유전체 박막의 제조 방법 및 그 제조 장치 - Google Patents

유전체 박막의 제조 방법 및 그 제조 장치 Download PDF

Info

Publication number
KR20010110063A
KR20010110063A KR1020000072635A KR20000072635A KR20010110063A KR 20010110063 A KR20010110063 A KR 20010110063A KR 1020000072635 A KR1020000072635 A KR 1020000072635A KR 20000072635 A KR20000072635 A KR 20000072635A KR 20010110063 A KR20010110063 A KR 20010110063A
Authority
KR
South Korea
Prior art keywords
chamber
thin film
dielectric thin
film
crystallization
Prior art date
Application number
KR1020000072635A
Other languages
English (en)
Inventor
다루타니마사요시
야마무카미키오
가와하라다카아키
호리카와츠요시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010110063A publication Critical patent/KR20010110063A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

반도체 메모리 및 시스템 LSI 등에 사용되는 유전체 또는 강유전체의 유전체 박막의 제조방법 및 그 제조장치에 관한 것으로서, 유전체 박막의 특성 열화를 억제하기 위해, 제 1 챔버에 있어서 액체 CVD 원료를 기화해서 얻어지는 원료 가스를 이용해서 웨이퍼상에 유전체 박막을 퇴적시키는 공정, 웨이퍼를 제 1 챔버에서 제 2 챔버로 반송하는 공정 및 제 2 챔버에 있어서 열 처리에 의해 웨이퍼상의 유전체 박막을 결정화하는 공정을 포함하는 유전체 박막의 제조 방법으로서, 반송공정에 있어서 제 1 챔버와 제 2 챔버를 대기를 차단해서 접속하는 시료 반송실을 거쳐서 웨이퍼가 반송되고, 시료 반송실이 수증기 분압을 1Pa 이하로 제어하는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 양호한 전기적 특성을 갖는 더욱 얇은 유전체 박막을 제조할 수 있고, 유전체 박막의 전기적 특성의 열화를 억제할 수 있다는 등의 효과가 얻어진다.

Description

유전체 박막의 제조 방법 및 그 제조 장치{METHOD OF AND APPARATUS FOR FORMING DIELECTRIC THIN FILM}
본 발명은 CVD(Chemical Vapor Deposition:화학적 기상 퇴적법)을 이용한 유전체 박막의 제조 방법 및 유전체 박막의 제조 장치에 관한 것으로서, 보다 특정적으로는 반도체 메모리 및 시스템 LSI 등에 이용되는 유전체 또는 강유전체의 유전체 박막의 제조 방법 및 그 제조 장치에 관한 것이다.
최근, 반도체 메모리나 장치의 집적화는 한층더 진행되고 있다. 예를 들면, 다이나믹 랜덤 액세스 메모리(DRAM)의 집적화는 급격한 속도로 진행되고 있고, 3년동안 비트수가 4배로 되어 있다. 이러한 집적화는 장치(device)의 고속화, 저소비 전력화, 저비용화 등을 목적으로 하고 있다. 그러나, 반도체 메모리 등의 집적도가 상기한 바와 같이 진행해 가는 한편, 이들 장치의 구성 요소의 하나인 캐패시터는 일정한 전하량을 축적해야 한다. 그 때문에, 장치의 집적화에 따라 캐패시터 유전체막 재료를 극히 박막화하는 기술이나 캐패시터의 형상을 복잡한 입체 구조로 하는 것에 의해 캐패시터의 표면적을 증대시키는 기술 등이 개발되어 왔다.
지금까지는 유전체막 재료로서는 주로 실리콘 산화막(SiO2)이 이용되고 있다. 그러나, 실리콘 산화막에 관해서는 물리적 특성의 제약 때문에 현 상태보다 더 박막화를 실행하는 것은 매우 어렵게 되고 있다. 그래서, 유전체막 재료로서 실리콘 산화막 대신에 실리콘 산화막보다 유전율이 높은 재료를 이용하는 것이 주목받고 있다. 이것은 캐패시터의 유전체막 재료에 종래보다 높은 유전율을 갖는 재료를 이용하는 것에 의해, 캐패시터의 축적 전하 밀도를 향상시킬 수 있기 때문 이다. 이와 같이, 고유전율의 재료를 유전체막으로서 이용해서 종래의 기술에 의한 캐패시터와 동등한 축적 전하 용량을 실현하는 경우에는 유전체막으로서 실리콘 산화막을 이용한 경우보다 더욱 유전체막의 막두께를 두껍게 할 수 있다.
이와 같이, 유전체막의 두께를 어느 정도 두껍게 할 수 있는 경우, 유전체막을 형성하기 위한 성막 공정의 제어성이나 유전체막의 절연내압, 신뢰성 등을 향상시킬 수 있다. 또한, 고유전율의 재료를 이용하는 것에 의해서 캐패시터 면적을 종래보다 축소시키는 것도 가능하다. 이것에 의해, 캐패시터의 구조를 작게 할 수 있기 때문에 장치의 집적화를 한층더 실행하는 것이 가능해진다. 즉, 고유전율의 재료를 유전체막 재료로서 이용하는 기술에는 많은 이점이 있다.
또, 이와 같은 캐패시터의 유전체막에 요구되는 성능으로서 누설 전류가 작다는 것을 중요한 특성의 하나로서 들 수 있다. 이 누설 전류에 관해서는 일반적으로 실리콘 산화막 환산 막두께(teq)가 0.5㎚인 유전체막에 대해서, 1V 전압 인가시의 누설 전류 밀도가 2×10-7A/㎠ 이하인 것이 바람직하다고 되어 있다.
이러한 관점에서, 캐패시터 유전체막 재료로서 산화탄탈(Ta2O5), 티탄산지르콘산납(PZT), 티탄산지르콘산란탄납(PLZT), 티탄산스트론튬(ST), 티탄산바륨(BT), 티탄산바륨스트론튬((Ba, Sr)TiO3(이하, BST라 약칭한다)) 등의 산화물계 유전체가 검토되고 있다.
일반적으로, 미소한 단차형상을 갖는 미세 메모리 장치의 캐패시터 전극상에 유전체 박막을 형성하기 위해서는 입체적인 형상의 표면으로의 피복성(주변부착성)이 양호한 CVD법을 이용한 성막 방법을 이용하는 것이 바람직하다. CVD법에서는 막의 원료로 되는 물질을 기화시킨 후 반응실로 도입하여 가열한 기판 상으로 내뿜는 것에 의해 피복성이 양호한 유전체 박막이 형성된다. 산화물계의 유전체막을 이 CVD법에 의해 형성하는 경우에는 그 막의 원료로서 소정의 금속을 함유한 유기 금속 화합물이 이용된다.
이러한 배경에 있어서, 발명자들 중의 일부는 일본 특허 공개 공보 평성 제7-268634호에 개시되어 있는 바와 같이, 유기 금속 화합물 등의 고체원료를 THF(테트라히드로프란: C4H8O)와 같은 유기용제에 용해시켜 용액화하는 것에 의해, 기화 특성이 비약적으로 향상된 CVD막의 원료를 발명하였다. 또, 마찬가지로 일본 특허 공개 공보 평성 제7-268634호에 개시되어 있는 바와 같이, 유전체 박막의 퇴적 공정과 그 유전체 박막의 결정화 공정으로 이루어지는 단계적 유전체 박막 형성 공정을 발명하였다. 발명자들 중의 일부는 이 일본 특허 공개 공보 평성 제7-268634호에 개시된 유전체 박막 형성 공정을 이용해서 양호한 표면 형상, 막의 피복성 및양호한 전기 특성을 갖는 고유전체의 유전체 박막의 형성에 성공하였다.
또, 일본 특허 공개 공보 평성 제 11-297681호에 개시되어 있는 바와 같이, 발명자들 중의 일부는 기화실에 있어서 액체 원료를 안정하게 기화시킬 수 있는 CVD장치 및 CVD 프로세스 조건을 발명하였다. 이하에서는 상기한 유전체막 재료의 대표로서 BST를 사용한 경우를 예로 들어 설명한다.
도 7의 (a) 및 (b)는 각각 종래의 CVD장치 및 결정화 처리 장치를 도시한 평면도이다. 종래, 유전체 박막을 제작하기 위해서는 도 7의 (a)에 도시한 CVD장치(201) 및 도 7의 (b)에 도시한 결정화 처리 장치(202)의 2개의 개별 장치를 이용할 필요가 있었다. 도 7의 (a)에 도시한 바와 같이, 종래의 CVD장치(201)은 CVD 반응실(101), 웨이퍼를 도입하는 로드록(road lock)실(103) 및 웨이퍼 반송실(104b)로 이루어진다. 또한, 도 7의 (b)에 도시한 바와 같이, 종래의 결정화 처리 장치(202)는 결정화 처리실(102), 웨이퍼를 도입하는 로드록실(103) 및 웨이퍼 반송실(104c)로 이루어진다.
CVD장치(201)에 있어서, 웨이퍼 도입부 게이트 밸브(108)에서 로드록실(103)내로 도입된 웨이퍼 카세트(109)상의 웨이퍼(110)은 웨이퍼 반송용 로봇 암(111)에 의해 웨이퍼 도입부측 게이트 밸브(107)에서 웨이퍼 반송실(104b)를 통해서 CVD 반응실측 게이트 밸브(105)에서 CVD반응실(101)로 반송된다. CVD반응실(101)에는 기판 히터(112)와 측벽 가열 히터(114)가 마련되어 있다. CVD장치(201)에 있어서 CVD법에 의해 웨이퍼(110)상에 유전체 박막이 퇴적된다.
또, 결정화 처리 장치(202)에 있어서도 마찬가지로, 웨이퍼(110)은 웨이퍼반송용 로봇 암(111)에 의해 웨이퍼 반송실(104c)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에는 결정화 처리실용 기판 히터(113)이 마련되어 있다. CVD장치(201)에서 유전체 박막이 퇴적된 웨이퍼는 결정화 처리 장치(202)에 있어서 열 처리에 의해 결정화된다.
도 8의 (a)∼(f)는 종래의 캐패시터의 형성 방법을 도시한 단면공정도이다. 도 8의 (a)에 도시한 하지(underlayer) 기판은 실리콘 기판(1), 그 위에 형성된 실리콘 산화막(2) 및 하지 전극(3)으로 이루어진다. 하지 전극(3)에는 예를 들면 백금(Pt)나 루테늄(Ru) 등의 귀금속이 이용된다. 이 하지 전극(3) 상에 CVD법에 의해 도 8의 (b)에 도시한 제 1층째의 BST막(4a)를 형성한다. 제 1층째의 BST막(4a)의 퇴적은 BST의 결정화 온도 이하의 비교적 낮은 온도로 실행된다. BST막의 퇴적 온도는 약 400℃∼500℃이다. 이것은 BST막(4a)가 양호한 주변부착성을 갖도록 하기 위한 것이다.
또, CVD 반응실(101)에는 산소나 CVD 원료를 기화시킨 원료 가스가 혼합되어 공급되고 있고, CVD 반응실(101)의 압력은 100∼1500Pa(파스칼)로 설정되어 있다. 원료로서는 Ba, Sr 및 Ti 각각의 β-디케톤계의 DPM 화합물을 THF에 용해시킨 용액원료를 이용한다. 제 1층째의 BST막(4a)의 막두께는 약 5∼10㎚정도이고, 막 표면의 형상은 매우 평활하다. 이렇게 해서 형성된 BST막(4a)의 구조는 각 원소가 그다지 규칙적으로 배열되어 있지 않은 소위 비정질의 상태로 되어 있다. 따라서, 이러한 상태의 BST막(4a)는 일반적으로 유전율이 낮다.
다음에, 이 BST막(4a)를 결정화 처리 장치(202)를 이용해서 결정화시키는 것에 의해, 도 8의 (c)에 도시한 바와 같이 결정화된 BST막(4b)를 얻는다. BST의 결정화 온도는 650℃ 정도이고, BST막의 결정화는 600℃∼700℃ 사이의 가열처리 또는 상기한 온도에 상당하는 어떠한 에너지를 인가하는 처리에 의해서 실행된다. 이 단계에서 BST막(4b)는 페로브스카이트형이라 불리는 결정 구조로 변화하므로, 그 막의 유전율이 더욱 높아져 있다. 그 후, 2층째의 BST막(5a)를 소정의 막두께로 되는 두께만큼 상기와 마찬가지의 CVD법을 실행해서 형성한다. 그리고, 이 2층째의 BST막(5a)를 상기와 마찬가지로 결정화 처리법을 이용해서 결정화시킨다. 이와 같이 성막과 결정화 처리를 반복해서 소정의 막두께를 갖는 결정화된 BST막((4b)+(5b))을 형성한다. 그 BST막((4b)+(5b))의 막두께는 20∼30㎚ 이다. 마지막으로, BST막(5b) 상에 상부 전극(6)을 형성하는 것에 의해 캐패시터를 형성한다.
이상 설명한 바와 같이, 캐패시터를 위한 고유전체 박막의 형성에는 CVD법에 의한 성막 공정과 결정화 처리에 의한 결정화 공정을 반복하는 다단층 처리법이 이용된다. 종래 기술에서는 성막 공정과 결정화 공정 사이의 공정에 있어서 이하의 예외를 제외하고는 한쪽의 장치에서 웨이퍼를 대기중으로 빼내어 다른쪽의 장치로 이송하고 있었다. 발명자들중의 일부가 발명한 일본 특허 공개 공보 평성 제7-268634호는 청구항 17에 램프히터를 갖는 CVD 반응실을 이용해서 BST막의 형성과 결정화를 동일 장치에 의해 실행하는 것을 설명하고 있다. 또, 다른 발명자들이 발명한 공보 제 2565288호는 서로 인접한 CVD 반응실과 산소 또는 오존을 이용하는 가열 장치를 이용하는 것이 설명되어 있다.
그러나, 고유전체의 유전체 박막을 형성하기 위해 도 7의 (a)에 도시한 CVD장치(201) 및 도 7의 (b)에 도시한 결정화 처리 장치(202)를 이용하면, 다음과 같은 문제가 있다는 것을 알 수 있었다. 종래보다 전기적 특성이 양호한 캐패시터를 얻기 위해서는 고유전체 박막의 막두께를 더욱 얇게 할 필요가 있지만, 그 경우에는 누설 전류가 급격히 증가하여 양호한 특성의 막이 얻어지지 않는 경우가 있었다.
이 원인을 발명자들이 조사한 바, 유전체 박막에 있어서 부분적으로 조성이 편중된 막 구조의 불균일한 부분이 존재하기 때문이라는 것을 알 수 있었다. 또, 이러한 막 구조의 불균일한 부분은 성막 공정과 결정화 공정 사이에 한번 웨이퍼를 장치에서 출력하여 대기중에 장시간 노출시킨 경우에 현저하다는 것을 알 수 있었다. 또, 막의 분석 조사를 실시한 결과, 이러한 문제는 대기중의 수분과 관계되어 있다는 것을 알 수 있었다. 즉, 이러한 문제는 알칼리 금속이나 알칼리토류 금속이 본래적으로 수분과 반응하기 쉽다는 것에 관계되어 있다.
상기한 특허 공보 제 2565288 호는 300㎚라는 두꺼운 유전체막을 형성하는 것을 개시하고 있고, 또 병용하는 결정화 처리의 방법으로서 산소에 의한 600℃라는 높은 온도에서의 열처리를 전제로 하고 있다. 더욱 막두께가 얇은 유전체막에 이러한 고온에서의 열처리를 실행하면 산화의 정도가 지나치게 강하기 때문에 하지 전극(3)의 특성이 열화해 버린다. 따라서, 막두께가 얇은 유전체막 형성을 위해 특허 공보 제 2565288 호에 개시되는 방법을 적용할 수 없다는 것을 알 수 있었다.또, 특허 공보 제 2565288 호에 개시되어 있는 바와 같이, CVD 반응실과 가열 장치가 인접하고 있어도 CVD 반응실에서 가열 장치로 웨이퍼를 반송할 때에 CVD 반응실에 충만되어 있는 성막 가스가 가열 장치내로 침입해서 결정화 처리에 악영향을 미치기 쉽다.
또, 일본 특허 공개 공보 평성 제 7-268634 호의 청구항 17에 기재된 바와 같이 성막과 결정화 처리를 동일한 실(챔버)에서 실행하면 생산성의 점에서 손실이 크다. 그 이유는 막의 결정화 처리의 단계에 있어서 그 직전에 성막에 이용되었던 원료 가스가 잔류하고 있으면 막의 특성이 악화되므로, 성막시의 원료 가스의 영향을 없애기 위해서 결정화 처리 전에 장시간 진공배기 및 가스치환을 실행할 필요가 있다. 따라서, 상기한 일본 특허 공개 공보 평성 제 7-268634 호의 청구항 17에 기재된 유전체 박막의 형성 방법에 의하면, 처리 속도의 효율이 나쁘다는 문제가 있었다.
본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로서, 고유전체 재료를 갖는 캐패시터 유전체막의 누설 전류 밀도를 크게 하지 않고 유전체막의 박막화를 실행할 수 있는 캐패시터용 유전체 박막의 제조 방법 및 그 제조 장치를 제공하는 것이다.
또, 본 발명의 다른 목적은 특히 알칼리 금속인 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs, 프랑슘 Fr 또는 알칼리토류 금속인 칼슘 Ca, 스트론튬 Sr, 바륨 Ba, 라듐 Ra 중의 1이상의 원소를 함유하는 유전체 박막에 대해서, 그 특성이 양호한 유전체 박막의 제조 방법 및 그 제조 장치를 제공하는 것이다.
도 1은 본 발명에 따른 유전체 박막 제조 장치의 개념도,
도 2는 본 발명에 따른 유전체 박막 제조 공정으로서의 실시예 1을 도시한 모식도,
도 3은 본 발명에 따른 유전체 박막 제조 공정으로서의 실시예 2를 도시한 모식도,
도 4는 본 발명에 따른 유전체 박막 제조 공정으로서의 실시예 3을 도시한 모식도,
도 5는 본 발명에 따른 유전체 박막 제조 공정으로서의 실시예 4를 도시한 모식도,
도 6은 본 발명에 따른 유전체 박막 제조 공정으로서의 실시예 5를 도시한 모식도,
도 7은 종래의 CVD 반응실 및 결정화 처리실의 개념도,
도 8은 종래의 유전체 박막 제조 장치의 모식도이다.
도면의 주요 부분에 대한 부호의 설명
101 : CVD 반응실 102 : 결정화 처리실
104a : 웨이퍼 반송실 110 : 웨이퍼
112, 113 : 기판 히터 200 : 유전체 박막의 제조 장치
본 발명의 유전체 박막의 제조 방법은 제 1 챔버에 있어서 액체 CVD 원료를 기화시켜 얻어지는 원료 가스를 이용해서 웨이퍼상에 유전체 박막을 퇴적시키는 공정, 상기 웨이퍼를 상기 제 1 챔버에서 제 2 챔버로 반송하는 공정 및 상기 제 2 챔버에 있어서 열 처리에 의해 상기 웨이퍼상의 상기 유전체 박막을 결정화하는 공정을 포함한다. 본 발명의 유전체 박막의 제조 방법은 상기 반송 공정에 있어서 상기 제 1 챔버와 상기 제 2 챔버를 대기를 차단해서 접속하는 시료 반송실을 거쳐서 상기 웨이퍼가 반송되고, 상기 시료 반송실은 수증기 분압이 1Pa 이하로 제어되고 있는 것을 특징으로 한다.
반송공정에 있어서, 제 1 챔버와 제 2 챔버를 대기를 차단해서 접속하는 시료 반송실을 거쳐서 웨이퍼가 반송되고 시료 반송실의 수증기 분압이 1Pa 이하로 제어되고 있으므로, CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일이 없다. 따라서, 전기적 특성의 열화가 억제된 더욱 얇은 유전체 박막을 제조할 수 있다.
상기 시료 반송실의 전체 압력이 1Pa 이하로 제어되고 있더라도 CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일이 없으므로, 유전체 박막의 전기적 특성의 열화를 억제할 수 있다. 또, 본 명세서에서 「진공」이라는 것은 약 1Pa 이하의 압력의 기체로 채워져 있는 특정 공간의 상태를 나타낸다.
상기 유전체 박막의 상기 결정화 공정이 램프 어닐 처리법에 의해서 실행되고, 그 가열 조건이 산소를 함유하지 않는 분위기하에 있어서는 500℃이상 700℃이하의 온도이고 산소 분위기하에 있어서는 400℃ 이상 550℃ 이하의 온도이면, 유전체 박막의 결정화 처리를 충분히 진행시킴과 동시에 유전체 박막의 구조적인 파괴를 방지할 수 있다.
상기 유전체 박막의 상기 결정화 공정이 산소 플라즈마 가열 처리법에 의해서 실행되고 그 온도 범위가 500℃ 이하이면, 유전체 박막의 구조적인 파괴를 방지할 수 있다.
상기 유전체 박막의 결정화 공정이 오존 가열 처리법에 의해서 실행되고 그 온도 범위가 500℃ 이하이면, 유전체 박막의 구조적인 파괴를 방지할 수 있다.
상기 유전체 박막의 결정화 공정이 적어도 제 1 결정화 공정 및 제 2 결정화 공정을 갖고, 상기 제 1 결정화 공정 및 제 2 결정화 공정이 [1] 가열 조건이 산소를 함유하지 않는 분위기하에 있어서는 500℃ 이상 700℃ 이하의 온도이고 산소 분위기하에 있어서는 400℃ 이상 550℃ 이하의 온도인 램프 어닐 처리법, [2] 온도 범위가 500℃ 이하인 산소 플라즈마 가열 처리법 및 [3] 온도 범위가 500℃ 이하인 오존 가열 처리법 중에서 선택되는 각각 다른 열 처리 방법에 의해서 실행되면, 유전체 박막의 결정화 처리를 더욱 확실하게 진행시킴과 동시에 유전체 박막의 구조적인 파괴를 방지할 수 있다.
상기 CVD법이 유기 금속 화합물을 유기용제에 용해시킨 용액 및 액상의 유기 금속 화합물에서 선택된 1개 이상의 액체 원료로 이루어지는 CVD 원료를 이용하는 CVD법이고, 상기 유기 금속 화합물은 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs 및 프랑슘 Fr로 이루어지는 알칼리 금속의 군(group) 및 칼슘 Ca, 스트론튬 Sr, 바륨 Ba 및 라듐 Ra로 이루어지는 알칼리토류 금속의 군에서 선택되는 적어도 1개의 원소를 함유하는 것이 바람직하다.
본 발명의 유전체 박막 제조 장치는 유기 금속 화합물을 유기용제에 용해시킨 용액 및 액상의 유기 금속 화합물에서 선택된 1이상의 액체로 이루어지는 CVD 원료를 이용해서 유전체 박막을 퇴적시키는 CVD 반응실과 상기 유전체 박막을 결정화하기 위한 결정화 처리실을 갖는 유전체 박막 제조 장치에 있어서, 상기 CVD 반응실과 상기 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되고, 상기 시료 반송실은 수증기의 분압을 1Pa 이하로 제어 가능한 것을 특징으로 한다.
CVD 반응실과 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되고 시료 반송실의 수증기 분압을 1Pa 이하로 제어할 수 있으므로, CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 수분과 반응해서 부분적으로 불안정한 구조로 되는 일이 없다. 따라서, 전기적 특성의 열화가 억제된 더욱 얇은 유전체 박막을 제조할 수 있다. 또, CVD 반응실과 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되어 있으므로, CVD 반응실에 충만되어 있는 성막 가스가 결정화 처리실내로 침입하는 일이 없다. 따라서, 결정화 처리실을 오염시키는 일이 없다. 또, 결정화 처리실에서 성막 가스를 진공배기할 필요가 없으므로, 신속하게 유전체 박막을 제조할 수 있다.
상기 시료 반송실의 전체 압력을 1Pa 이하로 제어 가능하더라도 CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일이 없으므로, 유전체 박막의 전기적 특성의 열화를 억제할 수 있다.
상기 유전체 박막의 상기 결정화 처리실이 램프 어닐 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
상기 유전체 박막의 상기 결정화 처리실이 산소 플라즈마 가열 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
상기 유전체 박막의 상기 결정화 처리실이 오존 가열 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
상기 유전체 박막의 상기 결정화 처리실이 램프 어닐 장치, 산소 플라즈마 가열 장치 및 오존 가열 장치 중 2개 이상의 기능을 함께 갖는 장치이면, 유전체 박막을 더욱 확실하게 결정화할 수 있다.
상기 유기 금속 화합물은 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs 및 프랑슘 Fr로 이루어지는 알칼리 금속의 군 및 칼슘 Ca, 스트론튬 Sr, 바륨 Ba 및 라듐 Ra로 이루어지는 알칼리토류 금속의 군에서 선택되는 적어도 1개의 원소를 함유하는 것이 바람직하다.
실시예
도 1은 본 발명의 유전체 박막의 제조 장치(200)의 개념도를 도시한 도면이다. 본 발명의 유전체 박막의 제조 장치(200)은 도 1에 도시한 바와 같이 CVD 반응실(제 1 챔버)(101), 결정화 처리실(제 2 챔버)(102) 및 시료 반송실(104a)를 갖는다. 본 발명의 유전체 박막의 제조 장치(200)은 CVD 반응실(101)과 결정화 처리실(102)가 시료 반송실(104a)를 거쳐서 대기를 차단해서 접속되어 있고 시료 반송실(104a) 내부의 수증기 분압을 1Pa 이하로 제어 가능하다는 것을 그의 특징으로 한다.
도 1을 참조하여 본 발명의 유전체 박막의 제조 방법을 설명한다. CVD 반응실(101)에 있어서, CVD 원료를 기화시켜 얻어진 원료 가스를 이용해서 웨이퍼(110)상에 유전체 박막이 퇴적된다. CVD 원료는 유기 금속 화합물을 유기용제에 용해시킨 용액 및 액상의 유기 금속 화합물에서 선택된 1이상의 액체로 이루어진다. 유전체 박막이 퇴적된 웨이퍼(110)은 시료 반송실(104a)를 거쳐서 결정화 처리실(102)로 반송된다.
시료 반송실(104a)는 CVD 반응실(101)과 결정화 처리실(102)를 대기를 차단해서 접속하고 있고 시료 반송실(104a) 내부의 수증기 분압이 1Pa 이하로 제어되고 있으므로, CVD 반응실(101)에서 결정화 처리실(102)로 웨이퍼(110)을 반송할 때에 웨이퍼상의 유전체 박막이 대기중에 노출되는 일이 없다. 시료 반송실(104a)에서 결정화 처리실(102)로 반송된 웨이퍼(110)상의 유전체 박막은 결정화 처리실(102)에 있어서 열 처리에 의해 결정화된다.
상술한 바와 같이 본 발명에 의하면, 시료 반송실(104a)는 CVD 반응실(101)과 결정화 처리실(102)를 대기를 차단해서 접속하고 있고 시료 반송실(104a) 내부의 수증기 분압이 1Pa 이하로 제어되고 있으므로, CVD 반응실(101)에 있어서 웨이퍼(110)상에 퇴적된 유전체 박막이 결정화 처리실(102)에서 결정화 처리되기 전에수분(특히 대기중의 수분)과 반응하는 것을 방지할 수 있다. 따라서, 유전체 박막이 부분적으로 불안정한 구조로 되는 일이 없다. 결과적으로, 유전체 박막 및 이것을 이용해서 형성되는 캐패시터의 전기 특성의 열화를 방지할 수 있다. 또, CVD 반응실(101)과 결정화 처리실(102)가 시료 반송실(104a)를 거쳐서 접속되어 있으므로, CVD 반응실(101)내의 원료 가스가 결정화 처리실(102)내로 침입하여 결정화 처리실(102)를 오염시키는 일이 없다.
이하에 도 1에 도시한 유전체 박막의 제조 장치(200)에 대해서 상세하게 설명한다. 이하의 설명은 예를 들면 (Ba, Sr)TiO3(이하, BST라고 한다) 유전체 박막을 웨이퍼(110)상에 형성시키는 경우에 관한 것이다.
유기 금속 화합물 Ba(DPM)2, Sr(DPM)2및 Ti(iPrO)2(DPM)2를 유기 용매 THF(테트라히드로프란)에 용해시켜 액체 CVD 원료를 작성하고, 이 CVD 원료를 기화시킨다. 기화된 원료 가스는 CVD 반응실(101)로 공급된다. 예를 들면, 실리콘으로 이루어지는 웨이퍼(110)은 유전체 박막의 제조 장치(200)에 마련될 수 있는 로드록실(103)의 웨이퍼 도입부 게이트 밸브(108)에서 장치(200) 내부로 도입된다. 장치(200) 내부로 도입된 웨이퍼(110)은 예를 들면 시료 반송실(104a)에 마련된 웨이퍼용 로봇 암(111) 등의 수단에 의해 로드록실측 밸브(107)에서 시료 반송실(104a)를 통해서 CVD 반응실측 게이트 밸브(105)에서 CVD 반응실(101)로 반송된다.
CVD 반응실(101)에 마련될 수 있는 기판 히터(112)에 의해 웨이퍼를 가열하고, 예를 들면 반응성 가스로서 산화제인 O2하에서 상기 원료 가스의 화학반응을 진행시켜 BST 박막을 웨이퍼(110)상에 퇴적시킨다. 측벽 가열 히터(114)에 의해 CVD 반응실(101)의 온도 조절을 실행할 수 있다. 이상과 같이 해서, CVD 반응실(101)에 있어서 웨이퍼(110)상에 유전체 박막이 퇴적된다. 또한, 특별히 설명하지 않지만, CVD 반응실(101)은 일본 특허 공개 공보 평성 제7-268634호에 개시되어 있는 바와 같이 적절히 액체 원료 공급 장치, 액체 원료 가열 기화 장치, 기화 가스 분산기, 가열 반응실 및 진공 배기 장치 등(도시하지 않음)을 갖는다.
CVD 반응실(101)에 있어서 웨이퍼(110)상에 퇴적된 유전체 박막은 비정질 상태이기 때문에, 이것을 결정화하기 위해서 웨이퍼(110)을 결정화 처리실(102)로 반송한다. CVD 반응실(101)에서 결정화 처리실(102)로의 반송은 웨이퍼 반송실(104a)를 거쳐서 실행된다.
이하에 CVD 반응실(101)에서 결정화 처리실(102)로의 반송에 대해서 설명한다. 우선, CVD 반응실측 게이트 밸브(105)가 열리고, 웨이퍼(110)은 웨이퍼용 로봇 암(111)에 의해 CVD 반응실(101)에서 웨이퍼 반송실(104a)로 반송된다. 웨이퍼 반송실(104a)는 CVD 반응실(101)과 결정화 처리실(102)를 대기를 차단해서 접속하고 있고, 웨이퍼 반송실(104a) 내의 수증기 분압은 1Pa 이하로 제어되고 있다. 따라서, 반송중인 비정질 상태의 유전체 박막이 수분에 노출되는 일이 없기 때문에 상기 박막이 물과 반응을 일으키는 일이 없다.
웨이퍼 반송실(104a)는 예를 들면 적절히 진공 배기 기구(도시하지 않음)를갖고, 진공 상태(전체 압력 1Pa 이하)로 되어도 좋다. 또는, 웨이퍼 반송실(104a)는 가스 도입 기구(도시하지 않음)를 더 갖고, 진공 배기 기구에 의해서 배기된 후에 수증기 분압이 1Pa 이하인 원하는 기체(예를 들면, 질소와 같은 불활성 가스)로 치환되어 있어도 좋다.
다음에, 결정화 처리실측 게이트 밸브(106)가 열리고, 웨이퍼(110)은 암(111)에 의해 웨이퍼 반송실(104a)에서 결정화 처리실(102)로 반송된다. 이 때, CVD 반응실(101)과 결정화 처리실(102)가 상기 웨이퍼 반송실(104a)를 거쳐서 접속되어 있으므로, 액체 CVD 원료를 기화시켜 얻어진 원료 가스가 CVD 반응실(101)에서 결정화 처리실(102)로 침입하는 일이 없어 결정화 처리실(102)가 오염되지 않는다. 따라서, 결정화 처리실(102)를 진공 배기 및 가스 치환할 필요가 없으므로, 제조공정을 단축할 수 있다. 상기 원료 가스를 결정화 처리실(102)에서 배기시키기 위해 처리실(102)를 진공 배기 및 가스 치환하기 위해서는 장시간(예를 들면, 10분) 걸리지만, 본 발명과 같이 시료 반송실에 있어서의 시료의 반송은 예를 들면 10초 정도의 단시간으로 실행할 수 있다. 결정화 처리실(102)에 있어서 웨이퍼(110)상의 유전체 박막은 열처리에 의해 결정화된다. 열처리는 예를 들면 램프 어닐 처리법, 산소 플라즈마 처리법 또는 오존 가열 처리법에 의해 실행된다. 결정화 처리실(102)는 상기 여러가지 결정화 처리 방법에 따른 설비(도시하지 않음)가 적절히 구비되어 있다.
이하, 실시예에 있어서 본 발명을 더욱 구체적으로 설명한다. 또한, 이하에 설명하는 실시예에 있어서는 상기한 설명과 마찬가지로 CVD 막의 원료로서 유기 금속 화합물 Ba(DPM)2, Sr(DPM)2및 Ti(iPrO)2(DPM)2를 이용해서 이들을 용해시키는 유기용매로서 THF를 사용했다. 또, 반응성 가스로서 산화제인 O2를 이용했다. 이상의 원료를 이용해서 BST막을 웨이퍼상에 퇴적시켜 결정화시켰다. 또한, BST막 상부에 상부 전극박을 형성하고 BST 캐패시터를 제작했다. 발명자들은 하기에 설명하는 각 실시예에 있어서 제작된 BST 캐패시터의 전기적 특성을 평가했다.
(실시예 1)
도 2의 (a)∼(f)는 실시예 1에 있어서의 BST 캐패시터(10)의 제작공정을 도시한 모식도이다.
도 2의 (a)에 도시한 하지 전극(3)은 일반적으로 실리콘 기판(1)상에 CVD법이나 열산화법 등의 방법에 의해서 실리콘 산화막(2)를 형성한 후에, 예를 들면 스퍼터링법 또는 CVD법에 의해 금속막을 퇴적시켜 제작된다. 본 실시예에서는 예를 들면 플라즈마 산화법에 의해서 형성된 실리콘 산화막(2)가 부착된 실리콘 기판(1)상에 스퍼터링법에 의해 막두께 약 100㎚의 루테늄막을 퇴적시켜 하지 전극(3)을 형성했다.
다음에, 도 2의 (b)에 도시한 바와 같이, 하지 전극(3)상에 제 1층째의 BST막(4a)를 퇴적시킨다. 제 1층째의 BST막(4a)의 성막에 대해서는 기판(1)의 온도를 450℃로 설정하고, CVD 반응실(101)내의 압력을 665 Pa로 설정하고, 형성시키는 막의 조성이 (Ba+Sr)/Ti의 비로 나타난 경우에 0.8∼1.0으로 조정되는 바와 같은원료 유량비의 조건을 각각 이용했다. 이러한 조건하에서 CVD법에 의해 제 1층째의 BST막(4a)를 형성했다. 제 1층째의 BST막(4a)의 막두께는 약 10㎚로 했다.
상기한 바와 같이 BST막(4a)를 퇴적시킨 경우, BST막(4a)의 표면 형상은 평활하게 되지만, 성막 온도가 BST의 결정화 온도에 못 미치기 때문에 BST막(4a)는 불규칙한 원자 배열 구조를 갖는 비정질 상태로 된다. 따라서, BST막(4a)는 결정 상태와 같이 각 원자가 주기적으로 배치되어 있지 않기 때문에, 전체적으로는 균일한 조성으로 되어 있어도 국소적으로 본다면 원소가 편중된 영역이 적지 않게 존재하여 유전율이 낮다.
CVD 반응실(101)내에 있어서 BST막(4a)가 퇴적된 시료는 다음에 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서, BST막(4a)를 결정화하기 위해서 결정화 처리가 실행된다. 결정화 처리에는 각각의 시료에 대해서 진공중에서의 램프 어닐법, 질소 분위기중에서의 램프 어닐법 및 산소 분위기중에서의 램프 어닐법을 이용했다. 램프 어닐의 조건으로서는 모두 가열온도는 650℃, 가열 시간은 1분으로 했다. BST막은 램프 어닐에 의해서 결정화됨과 동시에 불순물 성분인 탄소 등이 제거된다. 따라서, 치밀하게 유전율이 높은 BST막(4c)(도 2의 (c) 참조)가 얻어진다.
결정화 처리실(102)내에 있어서 결정화 처리된 시료는 다음에 시료 반송실(104a)를 통해서 CVD 반응실(101)로 반송된다. CVD 반응실(101)에 있어서, 제 2층째의 BST막(5a)가 퇴적된다(도 2의 (d) 참조). CVD의 조건은 제 1층째의 BST막(4a)의 성막 조건과 마찬가지로 하고, 막두께에 대해서는 약 12㎚로 하였다.이와 같이 2단계의 성막 공정에 의해 형성된 BST막의 두께는 합계 22㎚로 된다. 비교를 위해, 1단계에서 BST막을 22㎚의 두께만 퇴적시킨 결과, BST막 표면이 거칠어졌다. 따라서, 상기한 바와 같이 제 1층째의 BST막과 제 2층째의 BST막으로 나누어 BST막을 형성하는 2단계 성막법을 사용하는 쪽이 BST막을 더욱 평활하게 형성할 수 있다는 것을 알 수 있었다.
CVD 반응실(101)내에 있어서 BST막(5a)가 퇴적된 시료는 다음에 시료 반송실(104a)를 통해서 재차 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서, 제 2층째의 BST막(5a)를 결정화시키기 위해 재차 결정화 처리가 실행된다. 제 2층째의 BST막(5a)의 결정화 처리에는 제 1층째의 BST막(4a)의 결정화 처리와 마찬가지로 각각의 시료에 대해서 3종류의 램프 어닐법을 이용했다. 램프 어닐에 의해 제 2층째의 BST막(5a)도 결정화됨과 동시에 불순물 성분인 탄소 등이 제거된다. 그 결과, 치밀하게 유전율이 높고 또한 누설 전류가 작은 BST막(5c)가 얻어진다(도 2의 (e) 참조).
상기한 바와 같은 각 공정의 조건을 이용해서, CVD 반응실(101)에 있어서의 BST막의 퇴적 공정, 시료 반송실(104a)에 있어서의 반송공정 및 결정화 처리실(102)에 있어서의 결정화 처리 공정을 실행하고, 또 BST막(5c) 상에 상부 전극(6)을 마련해서 도 2의 (f)에 도시한 BST 캐패시터(10)을 제작했다. 이하, 결정화 처리에 있어서 진공중에서의 램프 어닐법, 질소 분위기중에서의 램프 어닐법 및 산소 분위기중에서의 램프 어닐법을 이용해서 제작된 캐패시터(10)의 전기적 특성의 측정 결과를 설명한다.
본 실시예 1에 있어서는 CVD 반응실(101)과 결정화 처리실(102)를 대기를 차단해서 접속하는 시료 반송실(104a)가 진공(예를 들면. 0.2Pa)으로 되어 있고, 유전체 박막 퇴적 공정과 결정화 처리 공정이 대기중에 노출되는 일없이 연속적으로 실행된다(이하, 연속 처리 공정이라 힌다). 이러한 제조 방법에 의해 제작된 BST 캐패시터(10)의 전기 특성을 하기의 표 1에 나타낸다.
비교예로서, [1] BST막의 퇴적 공정과 결정화 공정 사이의 시료 반송을 매회대기중에 노출시켜 실행해서(이하, 개별 처리 공정이라 한다) 제작된 BST 캐패시터의 전기 특성 및 [2] 상기 [1]와 마찬가지로 개별 처리 공정을 실행하여 BST막의 퇴적 공정과 결정화 공정 사이의 시료 반송에 있어서 1시간 정도의 장시간에 걸쳐 시료를 대기중에 노출시켜 제작된 BST 캐패시터의 전기 특성도 함께 표 1에 나타낸다. 또한, 표 1은 결정화 처리 공정에 진공중 램프 어닐법을 사용하여 제작된 유전체 박막을 갖는 캐패시터의 전기 특성을 나타낸다.
표 1에 도시한 바와 같이, 결정화 처리 공정에 있어서 진공중에서의 램프 어닐 처리를 이용해서 각 공정 동안에 대기중에 노출시키는 일없이 연속 처리에 의해 제작한 BST 캐패시터의 전기 특성은 실리콘 산화막의 경우에 등가로 되는 막두께(산화막 환산 막두께:teq)의 평균값이 0.45㎚, 평균 누설 전류 밀도(단, 불량품을 제외한다)가 5×10-8A/㎠였다. 또, 제작된 50개의 캐패시터에 대해서 누설 전류가 과다하게 되지 않고 사용 가능한 양품의 캐패시터의 수를 전체수 50으로 나누어 양품률(제조효율)을 산출한 결과 96%였다.
이에 대해서, 막 퇴적 공정과 결정화 공정 사이에 매회 대기중에 노출시키는 개별 처리 공정에 의해 제작된 BST 캐패시터의 경우에는 teq의 평균값이 0. 5㎚, 평균 누설 전류 밀도가 5×10-7A/㎠, 양품률은 50%였다. 또, 개별 처리 공정에 있어서 막 퇴적 공정과 결정화 공정 사이에서 대기중에 1시간정도 노출시켜 제작된 BST 캐패시터의 경우에는 teq가 0.6㎚, 평균 누설 전류가 8×10-7A/㎠, 양품률이 32%였다.
따라서, 표 1에 의하면, 결정화 처리 공정에 있어서 진공중에서의 램프 어닐 처리를 이용해서 연속 처리 공정에 의해 제작한 BST 캐패시터의 전기 특성은 개별 처리 공정에 의해 제작된 BST 캐패시터의 전기 특성에 비해 매우 양호하다는 것을 알 수 있다.
또, 결정화 처리 방법에 진공중 램프 어닐법을 사용한 경우, 그 열 처리온도를 약 400℃∼750℃까지 변화시켜 양품률을 산출한 결과를 표 2에 나타낸다. 표 2의 양품률은 표 1에 있어서의 양품률과 마찬가지로 산출했다.
표 2에 의하면, 진공중 램프 어닐법에 있어서의 결정화 처리 온도는 약 500℃∼700℃가 바람직하다는 것을 알 수 있다.
표 3에 결정화 처리 공정에 질소 분위기중에서의 램프 어닐법을 사용해서 제작된 유전체 박막을 갖는 캐패시터의 전기 특성을 나타낸다. 표 1과 마찬가지로 비교예의 캐패시터의 전기 특성도 함께 표 1에 나타낸다.
표 3에 의하면, 결정화 처리 공정에 있어서 질소 분위기중에서의 램프 어닐 처리를 이용한 경우, 진공중의 램프 어닐 처리를 이용한 경우와 마찬가지로 연속 처리 공정에 의해 제작한 BST 캐패시터의 전기 특성은 개별 처리 공정에 의해 제작된 BST 캐패시터의 전기 특성에 비해 매우 양호하다는 것을 알 수 있다.
또, 결정화 처리 방법에 질소 분위기중에서의 램프 어닐법을 사용한 경우에 그 처리 온도를 약 400℃∼750℃까지 변화시켜 그의 양품률을 산출한 결과를 표 4에 나타낸다. 표 4의 양품률은 표 1에 있어서의 양품률과 마찬가지로 산출했다.
표 4에 의하면, 질소 분위기중에서의 램프 어닐법에 있어서의 결정화 처리 온도는 약 500℃∼700℃가 바람직하다는 것을 알 수 있다.
표 5 및 표 6에 결정화 처리 공정에 있어서 산소 분위기중에서의 램프 어닐법을 사용해서 제작된 유전체 박막을 갖는 캐패시터의 전기 특성을 나타낸다. 표 1과 마찬가지로 비교예의 캐패시터의 전기 특성도 함께 표 5 및 표 6에 나타낸다. 표 5는 산소 분위기중에서의 램프 어닐의 온도를 550℃로 한 경우의 결과를 나타내고, 표 6은 램프 어닐의 온도를 650℃으로 한 경우의 결과를 나타낸다.
표 5 및 표 6에 의하면, 결정화 처리 공정에 있어서 산소 분위기중에서의 램프 어닐 처리를 이용한 경우, 산소를 함유하지 않는 분위기하에서의 램프 어닐 처리(표 1 및 표 3 참조)를 이용한 경우와 마찬가지로 연속 처리 공정에 의해 제작한 BST 캐패시터의 전기 특성이 개별 처리 공정에 의해 제작된 BST 캐패시터의 전기 특성에 비해 매우 양호하다는 것을 알 수 있다. 또, 표 5와 표 6의 비교에 의해, 산소 분위기중에서의 램프 어닐을 이용한 경우, 램프 어닐의 온도가 650℃인 경우보다 550℃인 쪽이 양호하다는 것을 알 수 있다.
결정화 처리 방법에 산소 분위기중에서의 램프 어닐법을 사용한 경우, 그 처리 온도를 약 400℃∼750℃까지 변화시켜 그의 양품률을 산출한 결과를 표 7에 나타낸다. 표 7의 양품률은 표 1에 있어서의 양품률과 마찬가지로 산출했다.
표 7에 의하면, 산소 분위기중에서의 램프 어닐법에 있어서의 결정화 처리 온도는 약 400℃∼550℃가 바람직하다는 것을 알 수 있다.
결정화 처리 온도를 변화시켜 캐패시터의 제작을 실행하는 실험을 실시한 결과(상기 표 2, 표 4 및 표 7 참조), 다음과 같은 것을 알 수 있었다. 결정화 처리 온도가 지나치게 낮은 경우에는 유전체 박막의 결정화가 충분히 진행되지 않고 또한 불순물 원소(주로 탄소)가 탈리되지 않기 때문에 캐패시터의 전기적 특성이 개선되지 않고, 특히 누설 전류가 증가하여 전하 유지를 충분히 할 수 없다는 문제가 발생한다. 한편, 결정화 처리 온도가 지나치게 높으면, 유전체 박막의 구조적인 파괴로 이어진다.
특히, 도 2의 (c)에 도시한 바와 같이, 금속을 함유하는 전극(3) 상에 유전체 박막을 형성하고 유전체 박막을 매우 높은 온도로 결정화 처리하면, 전극(3)의 변형, 비뚤어짐 또는 균열(크랙) 등이 발생해 버릴 우려가 있다. 또, 산소 분위기하에서는 전극 성능의 저하(저항의 증가)의 문제가 발생해 버린다.
상술한 바와 같이, 본 발명의 실시예 1에 의하면, CVD에 의한 BST막의 퇴적 공정과 램프 어닐에 의한 BST막의 결정화 처리 공정 사이의 시료 반송을 대기중에 노출되는 일없이 진공중에서 실행하고 각 공정을 연속해서 실행하는 것에 의해, 특히 막두께가 얇더라도 누설 전류 밀도가 작고 양품률이 양호한 BST 캐패시터의 제작이 가능하게 되었다.
또한, 일반적으로 결정화되어 있지 않은 비정질 상태의 막을 대기중에 노출시킨 후에 결정화 공정을 실행하는 경우, 막이 대기중의 물질과 접촉하는 것에 의해 그의 막 특성에 영향이 미치는 경우가 있다. 상술한 실험 결과를 바탕으로 고찰하면, BST 캐패시터의 전기 특성의 열화에는 대기중의 수분 및 이산화탄소와 BST막과의 접촉이 원인으로 되고 있다고 고려된다. 비정질 상태의 BST막에는 일부에 원소가 편중된 영역이 포함되어 있다. 특히, Ba 및 Sr은 그의 특성상 수분과 용이하게 반응을 일으킨다.
수분과 반응을 일으킨 Ba 및 Sr은 이온화되어 더욱 이동하기 쉬워져 막구조가 부분적으로 불안정하게 되기 쉽다. 또, 수분이 존재하면, 그 수분에 대기중의 이산화탄소가 어느 정도 녹아 들어와 Ba 및 Sr과 반응해서 BaCO3및 SrCO3등의 이물을 형성해 버린다. 이와 같이 대기와 접촉한 BST막에는 부분적으로 변질된 영역이 형성되어 버리고, 이러한 영역은 후 공정에서 열 처리를 실행해도 완전히는 제거되지 않고 잔류한다고 고려된다. 결과적으로, BST막을 그 퇴적 공정의 도중 단계에서 대기와 접촉시키는 것이 BST막 및 BST 캐패시터의 특성 열화로 이어진다는 결론이 내려진다.
(실시예 2)
본 실시예 2에서는 상술한 실시예 1과 마찬가지의 연속 처리 공정을 사용하여 결정화 처리 공정에 있어서 산소 플라즈마를 조사해서 가열하고 BST 캐패시터(12)를 제작했다. 도 2와 실질적으로 동일한 기능을 갖는 부재는 동일한 참조 부호로 나타내고, 그의 상세한 설명은 생략한다.
도 3의 (a)∼(f)는 BST 캐패시터(12)의 제작 공정을 도시한 모식도이다. CVD 반응실(101)에 의해 제 1층째의 BST막(4a)가 하지 전극(3)상에 퇴적된 후(도 3의 (b) 참조), 내부가 진공(0.2Pa)으로 제어된 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서 제 1층째의 BST막(4a)는 산소 플라즈마 처리에 의해 결정화되고 결정화된 제 1층째의 BST막(4d)가 형성된다(도 3의 (c)참조). 제 1층째의 BST막과 마찬가지로 제 2층째의 BST막(5a)도 결정화되어 BST막(5d)가 형성된다(도 3의 (e)참조).
표 8는 본 실시예 2에 의해 제작된 BST 캐패시터의 전기 특성을 나타낸 것이다. 참고로, 상술한 실시예 1에 의해 제작된 BST 캐패시터의 전기 특성도 함께 나타낸다. 또한, 산소 플라즈마 가열 조건은 기판 온도 300℃, 압력0.6Pa, 처리 시간은 2분으로 했다.
표 8에 도시한 바와 같이, 결정화 처리에 산소 플라즈마 가열을 이용한 경우에 있어서도 teq가 0.48㎚, 평균 누설 전류가 4×10-8A/㎠, 양품률이 92%로 되어 있고, 실시예 1의 경우와 마찬가지로 캐패시터의 전기적 특성이 양호하다는 것을 알 수 있었다.
또, 결정화 처리 공정에 산소 플라즈마 가열법을 사용한 경우에 그 처리 온도를 약 200℃∼600℃까지 변화시켜 그의 양품률을 산출한 결과를 표 9에 나타낸다. 표 9의 양품률은 표 1에 있어서의 양품률과 마찬가지로 산출했다.
표 9에 의하면, 산소 플라즈마 가열법에 있어서의 결정화 처리 온도는 약 200℃∼50O℃가 바람직하다는 것을 알 수 있다.
이와 같이, 본 발명의 실시예 2에 의하면, CVD에 의한 BST막의 퇴적 공정과 산소 플라즈마 가열 처리에 의한 BST막의 결정화 처리 공정 사이의 시료 반송을 대기중에 노출되는 일없이 진공중에서 실행하고 각 공정을 연속해서 실행하는 것에 의해, 특히 막두께가 얇더라도 누설 전류 밀도가 작고 양품률이 양호한 BST 캐패시터의 제작이 가능하게 되었다.
(실시예 3)
본 실시예 3에서는 상술의 실시예 1과 마찬가지의 연속 처리 공정을 사용하여 결정화 처리 공정에 있어서 오존 분위기중에서 가열해서 BST 캐패시터(14)를 제작했다. 도 2와 실질적으로 동일한 기능을 갖는 부재는 동일 참조 부호로 나타내고, 그의 상세한 설명은 생략한다.
도 4의 (a)∼(f)는 BST 캐패시터(14)의 제작 공정을 도시한 모식도이다. CVD 반응실(101)에 의해 제 1층째의 BST막(4a)가 하지 전극(3)상에 퇴적된 후(도 4의 (b) 참조), 내부가 진공(0.2Pa)으로 제어된 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서 제 1층째의 BST막(4a)는 오존 분위기중에서의 가열에 의해 결정화되고, 결정화된 제 1층째의 BST막(4e)가 형성된다(도 4의 (c) 참조). 제 1층째의 BST막과 마찬가지로 제 2층째의 BST막(5a)도 결정화되어 BST막(5e)가 형성된다(도 4의 (e) 참조).
표 10은 본 실시예 3에 의해 제작된 BST 캐패시터(14)의 전기 특성을 나타낸 것이다. 참고로, 상술한 실시예 1에 의해 제작된 BST 캐패시터의 전기 특성도 함께 나타낸다. 또한, 본 실시예 3에 있어서, 오존 분위기중에서의 가열 처리 조건은 기판온도 450℃, 압력 655Pa, 처리 시간은 2분으로 했다.
표 10에 도시한 바와 같이, 결정화 처리에 산소 플라즈마 가열을 이용한 경우에 있어서도 teq가 0.47㎚, 평균 누설 전류가 3×10-8A/㎠, 양품률이 92%로 되어 있고, 상술한 실시예 1과 마찬가지로 BST 캐패시터의 전기 특성이 양호하다는 것을 알 수 있다.
또, 결정화 처리 방법에 오존 분위기중에서의 가열 처리법을 사용한 경우에 그 처리 온도를 약 200℃∼600℃까지 변화시켜 그의 양품률을 산출한 결과를 표 11에 나타낸다. 표 11의 양품률은 표 1에 있어서의 양품률과 마찬가지로 산출했다.
표 11에 의하면, 오존 분위기중에서의 가열 처리법에 있어서의 결정화 처리온도는 약 200℃∼500℃가 바람직하다는 것을 알 수 있다.
이와 같이 본 실시예 3에 의하면, CVD법에 의한 BST막의 퇴적 공정과 오존분위기중의 가열 처리에 의한 BST막의 결정화 처리 공정 사이의 시료 반송을 대기중에 노출되는 일이 없는 진공중에서 실행하고 각 공정을 연속해서 실행하는 것에 의해, 특히 막두께가 얇더라도 누설 전류 밀도가 작고 양품률이 양호한 BST 캐패시터의 제작이 가능하게 되었다.
(실시예 4)
본 실시예 4에서는 상술한 실시예 1과 마찬가지의 연속 처리 공정을 사용하고, CVD 반응실(101)과 결정화 처리실(102) 사이에 있어서의 웨이퍼의 반송을 수증기의 분압이 1Pa 이하로 되도록 조정된 시료 반송실을 이용해서 BST 캐패시터(16)을 제작했다. 도 2와 실질적으로 동일한 기능을 갖는 부재는 동일 참조 부호로 나타내고, 그의 상세한 설명은 생략한다.
도 5의 (a)∼(f)는 BST 캐패시터(16)의 제작 공정을 도시한 모식도이다.CVD 반응실(101)에 의해 제 1층째의 BST막(4a)가 하지 전극(3)상에 퇴적된 후(도 5의 (b)참조), 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다.
시료 반송실(104a)의 분위기는 진공 배기된 후 질소로 치환되어 있고, 또 수증기의 분압이 1Pa 이하로 되도록 조정되어 있다. BST막(4a)를 갖는 하지 전극(3)은 이러한 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서 제 1층째의 BST막(4a)는 적절히 결정화되고, 결정화된 제 1층째의 BST막(4c)가 형성된다(도 5의 (c)참조). 제 1층째의 BST막과 마찬가지로 제 2층째의 BST막(5c)가 형성된다(도 5의 (e)참조).
표 12는 본 실시예 4에 의해 제작된 BST 캐패시터(16)의 전기 특성을 나타낸 것이다. 참고로, 상술한 실시예 1에 의해 제작된 BST 캐패시터의 전기 특성도 함께 나타낸다.
표 12에 도시한 바와 같이, 수증기의 분압이 1Pa 이하로 되도록 조정된 질소 분위기중에서 웨이퍼 반송을 실행한 경우에 있어서도 teq가 0.45㎚, 평균 누설 전류가 5×10-8A/㎠, 양품률이 92%로 되어 있고, 실시예 1의 경우와 마찬가지로 BST 캐패시터의 전기 특성이 양호하다는 것을 알 수 있었다.
이와 같이 본 실시예 4에 의하면, CVD법에 의한 BST막의 형성 공정과 결정화 공정을 수증기의 분압이 1Pa 이하로 제어된 웨이퍼 반송실을 거쳐서 연속해서 실행하는 것에 의해, 특히 막두께가 얇더라도 누설 전류 밀도가 작고 양품률이 양호한 BST 캐패시터의 제작이 가능하게 되었다.
대기압(약 1.O×105Pa)중의 수증기량은 보통 1% 이하이다. 유전체 박막 제조 장치의 웨이퍼 준비실 주변에는 질소 가스가 흐르고 있어 장치 주변의 대기 성분이 엷어지도록 제어되어 있다. 따라서, 장치 주변의 수분 분압은 상기 통상의 대기중의 수증기 분압의 약 1/10 이하로 억제되고 있다. 본 실시예 4에 있어서도 상술한 실시예 1과 마찬가지로 연속 처리 공정과 비교예로서의 개별 처리 공정 및 박막 퇴적 공정과 결정화 처리 공정 사이의 시료 반송에 있어서 약 1시간에 걸쳐서 대기중에 노출시키는 개별 처리 공정을 이용해서 캐패시터를 제작하고, 전기 특성을 측정했다. 얻어진 전기 특성을 비교 검토한 결과, 안전 계수 O.01을 산출했다. 따라서, 시료 반송실내의 수증기 분압의 허용량을 1Pa(약 1.O×105Pa×O.01×O.1×0.01)로 산출했다.
이상, 실시예 1∼4에서 설명한 바와 같이 CVD법에 의한 BST막의 퇴적 공정과 결정화 처리 공정 사이의 시료 반송을 대기중에 노출시키는 일없이 연속해서 실행하는 것에 의해, 특히 막두께가 얇은 영역에서의 누설 전류 밀도가 작고 양품률이 양호한 BST 캐패시터의 제작이 가능하게 된다는 것을 알 수 있었다.
(실시예 5)
본 발명의 유전체 박막 제조 공정에서는 램프 어닐 처리, 산소 플라즈마 가열 처리 및 오존 가열 처리 중의 2개 이상의 처리 방법을 병용해서 이용해도 좋다. 결정화 처리실은 램프 어닐 장치, 산소 플라즈마 가열 장치 및 오존 가열 장치 중 2개 이상의 기능을 함께 가질 수 있다. 본 실시예 5에 있어서는 예를 들면 램프 어닐 처리와 산소 플라즈마 가열 처리를 병용해서 사용했다.
도 6의 (a)∼(h)는 본 실시예 5에 있어서의 BST 캐패시터(18)의 제작 공정을 도시한 모식도이다.
CVD 반응실(101)에 의해 제 1층째의 BST막(4a)가 하지 전극(3)상에 퇴적된 후(도 6의 (b) 참조), 내부가 진공으로 제어된 시료 반송실(104a)를 통해서 결정화 처리실(102)로 반송된다. 결정화 처리실(102)에 있어서 제 1층째의 비정질 상태의 BST막(4a)는 램프 어닐 처리에 의해 결정화된다(제 1 결정화 처리 공정, 도 6의 (c)참조). 결정화된 제 1층째의 BST막(4c)는 산소 플라즈마 가열 처리에 의해 또 결정화되어(제 2 결정화 처리 공정, 도 6의 (d) 참조) BST막(4f)로 된다.
제 1층째의 BST막과 마찬가지로 비정질 상태의 제 2층째의 BST막(5a)도 램프 어닐 처리에 의해 결정화되어(제 1 결정화 처리 공정) 결정화 상태의 BST막(5c)로 되고(도 6의 (f) 참조), 또 산소 플라즈마 가열 처리에 의해 결정화되어(제 2 결정화 처리 공정) 결정화 상태의 BST막(5f)로 된다(도 6의 (g) 참조).
본 실시예 5에 있어서 결정화 처리 방법에 병용해서 사용되는 램프 어닐 처리 및 산소 플라즈마 가열의 처리 조건은 램프 어닐에 대해서는 가열 온도는 650℃, 가열 시간은 1분으로 하고, 또 산소 플라즈마 가열의 조건은 기판 온도 200℃, 압력 0.6Pa, 처리 시간은 2분으로 했다.
하기의 표 13은 본 실시예 5에 의해 제작된 BST 캐패시터(18)의 전기 특성을 나타낸 것이다. 참고로, 상술한 실시예 1에 의해 제작된 BST 캐패시터의 전기 특성도 함께 나타낸다.
표 13에 도시한 바와 같이, 램프 어닐과 산소 플라즈마 가열 처리를 병용한 경우에 있어서도 teq가 0. 44㎚, 평균 누설 전류가 3×10-8A/㎠, 양품률이 96%로 되고 있고, 실시예 1의 경우와 마찬가지로 BST 캐패시터의 전기 특성이 양호하다는 것을 알 수 있었다.
이와 같이 본 실시예 5에 의하면, CVD법에 의한 BST막의 퇴적 공정과 결정화 처리 공정 사이의 시료 반송을 대기중에 노출되는 일없이 진공중에서 실행하여 각 공정을 연속해서 실행하고, 또 결정화 처리 공정에 있어서 램프 어닐법과 산소 플라즈마 가열 처리법을 병용해서 이용하는 것에 의해, 누설 전류 밀도가 작고 양품률이 양호한 박막 BST 캐패시터의 제작이 가능하게 되었다. 또한, 결정화 처리 공정에 있어서, 상기 이외의 결정화 처리 방법을 조합한 경우 및 상기 이외의 결정화처리 공정수를 갖는 방법을 사용한 경우에도 본 실시예와 마찬가지의 효과를 얻을 수 있다.
상기한 실시예 1∼5에서는 유전체 박막으로서 BST막을 형성하는 경우에 대해서 설명했지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면 알칼리 금속인 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs 및 프랑슘 Fr 및 알칼리토류 금속인 칼슘 Ca, 스트론튬 Sr, 바륨 Ba 및 라듐 Ra 중의 1이상의 원소를 함유하는 유기 금속 화합물을 사용해서 형성하는 유전체 박막에 대해서도 본 실시예 1∼5를 적용하는 것이 바람직하고, 상기와 마찬가지의 효과가 얻어진다.
상술한 바와 같이, 본 발명의 유전체 박막의 제조 방법은 CVD 반응실에서 결정화 처리실로의 반송공정에 있어서, CVD 반응실과 결정화 처리실을 대기를 차단해서 접속하는 시료 반송실을 거쳐서 웨이퍼가 반송되고, 시료 반송실의 수증기 분압이 1Pa 이하로 제어되고 있기 때문에, CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일은 없다. 따라서, 양호한 전기적 특성을 갖는 더욱 얇은 유전체 박막을 제조할 수 있다.
시료 반송실의 전체 압력이 1Pa 이하로 제어되고 있어도 CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일이 없기 때문에, 유전체 박막의 전기적 특성의 열화를 억제할 수 있다.
유전체 박막의 결정화 공정이 램프 어닐 처리법에 의해서 실행되고, 그의 가열 조건이 산소를 함유하지 않는 분위기하에 있어서는 500℃이상 700℃이하의 온도이고 산소 분위기하에 있어서는 400℃이상 550℃이하의 온도이면, 유전체 박막의 결정화 처리를 충분히 진행시킴과 동시에 유전체 박막의 구조적인 파괴를 방지할 수 있다.
유전체 박막의 결정화 공정이 산소 플라즈마 가열 처리법에 의해서 실행되고 그의 온도 범위가 500℃ 이하이면, 유전체 박막의 구조적인 파괴를 방지할 수 있다.
유전체 박막의 결정화 공정이 오존 가열 처리법에 의해서 실행되고 그의 온도 범위가 500℃ 이하이면, 유전체 박막의 구조적인 파괴를 방지할 수 있다.
유전체 박막의 결정화 공정이 적어도 제 1 결정화 공정 및 제 2 결정화 공정을 갖고, 상기 제 1 결정화 공정 및 제 2 결정화 공정이 [1] 가열 조건이 산소를 함유하지 않는 분위기하에 있어서는 500℃이상 700℃이하의 온도이고 산소 분위기하에 있어서는 400℃이상 550℃이하의 온도인 램프 어닐 처리법, [2] 온도 범위가 500℃ 이하인 산소 플라즈마 가열 처리법 및 [3] 온도 범위가 500℃ 이하인 오존 가열 처리법 중에서 선택되는 각각 다른 열 처리 방법에 의해서 실행되면, 유전체 박막의 결정화 처리를 충분히 진행시킴과 동시에 유전체 박막의 구조적인 파괴를 방지할 수 있다.
CVD법이 유기 금속 화합물을 유기용제에 용해시킨 용액 및 액상의 유기 금속 화합물에서 선택된 1개 이상의 액체 원료로 이루어지는 CVD 원료를 이용하는 CVD법이고, 유기 금속 화합물은 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs 및 프랑슘 Fr로 이루어지는 알칼리 금속의 군 및 칼슘 Ca, 스트론튬 Sr, 바륨 Ba 및 라듐 Ra로 이루어지는 알칼리토류 금속의 군에서 선택되는 적어도 1개의 원소를 함유하는 것이 바람직하다.
본 발명의 유전체 박막 제조 장치는 CVD 반응실과 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되고 시료 반송실의 수증기 분압을 1Pa 이하로 제어할 수 있기 때문에, CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 수분과 반응해서 부분적으로 불안정한 구조로 되는 일은 없다. 따라서, 전기적 특성의 열화가 억제된 더욱 얇은 유전체 박막을 제조할 수 있다. 또, CVD 반응실과 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되어 있기 때문에, CVD 반응실에 충만되어 있는 성막 가스가 결정화 처리실내로 침입하는 일은 없다. 따라서, 결정화 처리실을 오염시키지 않는다. 또, 결정화 처리실에서 성막 가스를 진공배기할 필요가 없기 때문에, 신속하게 유전체 박막을 제조할 수 있다.
시료 반송실의 전체 압력을 1Pa 이하로 제어 가능하면, CVD법에 의해 퇴적된 유전체 박막이 결정화 처리되기 전에 물과 반응해서 부분적으로 불안정한 구조로 되는 일이 없기 때문에, 유전체 박막의 전기적 특성의 열화를 억제할 수 있다.
유전체 박막의 결정화 처리실이 램프 어닐 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
유전체 박막의 결정화 처리실이 산소 플라즈마 가열 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
유전체 박막의 결정화 처리실이 오존 가열 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
유전체 박막의 결정화 처리실이 램프 어닐 장치, 산소 플라즈마 가열 장치 및 오존 가열 장치 중 2개 이상의 기능을 함께 갖는 장치이면, 유전체 박막을 바람직하게 결정화할 수 있다.
유기 금속 화합물은 리튬 Li, 나트륨 Na, 칼륨 K, 루비듐 Rb, 세슘 Cs 및 프랑슘 Fr로 이루어지는 알칼리 금속의 군 및 칼슘 Ca, 스트론튬 Sr, 바륨 Ba 및 라듐 Ra로 이루어지는 알칼리토류 금속의 군에서 선택되는 적어도 1개의 원소를 함유하는 것이 바람직하다.

Claims (3)

  1. 제 1 챔버에 있어서 액체 CVD 원료를 기화해서 얻어지는 원료 가스를 이용해서 웨이퍼상에 유전체 박막을 퇴적시키는 공정, 상기 웨이퍼를 상기 제 1 챔버에서 제 2 챔버로 반송하는 공정 및 상기 제 2 챔버에 있어서 열 처리에 의해 상기 웨이퍼상의 상기 유전체 박막을 결정화하는 공정을 포함하는 유전체 박막의 제조 방법에 있어서,
    상기 반송 공정에 있어서, 상기 제 1 챔버와 상기 제 2 챔버를 대기를 차단해서 접속하는 시료 반송실을 거쳐서 상기 웨이퍼가 반송되고, 상기 시료 반송실은 수증기 분압이 1Pa 이하로 제어되어 있는 것을 특징으로 하는 유전체 박막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 시료 반송실은 전체 압력이 1Pa 이하로 제어되어 있는 것을 특징으로 하는 유전체 박막의 제조 방법.
  3. 유기 금속 화합물을 유기용제에 용해시킨 용액 및 액상의 유기 금속 화합물에서 선택된 1개 이상의 액체로 이루어지는 CVD 원료를 이용해서 유전체 박막을 퇴적시키는 CVD 반응실과 상기 유전체 박막을 결정화하기 위한 결정화 처리실을 갖는 유전체 박막 제조 장치에 있어서,
    상기 CVD 반응실과 상기 결정화 처리실이 시료 반송실을 거쳐서 대기를 차단해서 접속되고, 상기 시료 반송실은 수증기의 분압을 1Pa 이하로 제어할 수 있는 것을 특징으로 하는 유전체 박막의 제조 장치.
KR1020000072635A 2000-06-01 2000-12-02 유전체 박막의 제조 방법 및 그 제조 장치 KR20010110063A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-164405 2000-06-01
JP2000164405A JP2001342572A (ja) 2000-06-01 2000-06-01 誘電体薄膜の製造方法およびその製造装置

Publications (1)

Publication Number Publication Date
KR20010110063A true KR20010110063A (ko) 2001-12-12

Family

ID=18668027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072635A KR20010110063A (ko) 2000-06-01 2000-12-02 유전체 박막의 제조 방법 및 그 제조 장치

Country Status (2)

Country Link
JP (1) JP2001342572A (ko)
KR (1) KR20010110063A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604939B2 (ja) * 2004-09-30 2011-01-05 Ｔｄｋ株式会社 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP2006303219A (ja) * 2005-04-21 2006-11-02 Murata Mfg Co Ltd 可変容量素子
US20090090914A1 (en) * 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
KR100806042B1 (ko) 2006-08-31 2008-02-26 동부일렉트로닉스 주식회사 반도체 소자 제조장치 및 이를 이용한 반도체 소자제조방법

Also Published As

Publication number Publication date
JP2001342572A (ja) 2001-12-14

Similar Documents

Publication Publication Date Title
TWI383449B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
US5973911A (en) Ferroelectric thin-film capacitor
US6806183B2 (en) Methods for forming capacitors on semiconductor substrates
US6639267B2 (en) Capacitor dielectric having perovskite-type crystalline structure
US7481882B2 (en) Method for forming a thin film
JP2002527904A (ja) 界面を制御するための誘電体フィルムの堆積後処理
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
EP1087035B1 (en) Method and apparatus for formation of thin film
US6486022B2 (en) Method of fabricating capacitors
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US6485564B1 (en) Thin film forming method
US5677226A (en) Method of making integrated circuits
US7217669B2 (en) Method of forming a metal oxide film
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010110063A (ko) 유전체 박막의 제조 방법 및 그 제조 장치
JP2000183058A (ja) 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。
JP3111994B2 (ja) 金属酸化物誘電体材料の気相成長装置
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JP2000058770A (ja) 半導体装置のキャパシタ―の形成方法
KR19990005439A (ko) 반도체 장치의 강유전체 캐패시터 및 그 제조방법
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application