JPWO2007058248A1 - 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ - Google Patents

半導体薄膜、及びその製造方法、並びに薄膜トランジスタ Download PDF

Info

Publication number
JPWO2007058248A1
JPWO2007058248A1 JP2007545284A JP2007545284A JPWO2007058248A1 JP WO2007058248 A1 JPWO2007058248 A1 JP WO2007058248A1 JP 2007545284 A JP2007545284 A JP 2007545284A JP 2007545284 A JP2007545284 A JP 2007545284A JP WO2007058248 A1 JPWO2007058248 A1 JP WO2007058248A1
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film according
film transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007545284A
Other languages
English (en)
Other versions
JP5386084B2 (ja
Inventor
矢野　公規
公規 矢野
井上　一吉
一吉 井上
島根　幸朗
幸朗 島根
渋谷　忠夫
忠夫 渋谷
正浩 吉仲
正浩 吉仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2007545284A priority Critical patent/JP5386084B2/ja
Publication of JPWO2007058248A1 publication Critical patent/JPWO2007058248A1/ja
Application granted granted Critical
Publication of JP5386084B2 publication Critical patent/JP5386084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

酸化インジウムと正二価元素の酸化物を含有する薄膜を成膜した後に、前記薄膜を酸化処理或いは結晶化処理して、キャリア濃度が低いとともに、エネルギーバンドギャップも大きい透明半導体薄膜４０を形成する。

Description

本発明は、インジウム、正二価元素及び酸素を含有する半導体薄膜、及びその製造方法、並びにそのような半導体薄膜を用いた薄膜トランジスタに関する。
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英などの耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要するなどの問題があった。
また、結晶性のシリコン系薄膜は、通常、ＴＦＴの素子構成がトップゲート構成に限定されるため、マスク枚数の削減などによるコストダウンが困難であった。
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
また、従来の薄膜トランジスタ（ＴＦＴ）は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。
このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜、特に、酸化亜鉛結晶からなる透明半導体薄膜が注目されている。
例えば、特許文献１や、特許文献２などには、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されており、非特許文献１には、ＰＬＤ（パルスレーザーディポジション）法で樹脂基板上に酸化インイジウム、酸化ガリウム、酸化亜鉛からなる非晶質の透明半導体膜を作成し、薄膜トランジスタを駆動させる方法が記載されている。
なお、従来から酸化インジウムと正二価元素の酸化物を含有する透明導電膜は知られている（例えば、特許文献３参照）。しかし、そのような透明導電膜において、亜鉛などの正二価元素は、キャリア密度を向上させたり、ウェットエッチングを容易にするなどの目的で含有されているに過ぎない。キャリア密度を低濃度に制御するために正二価元素をドーパントとして利用し、これによって、キャリア密度を低減させたり、薄膜トランジスタを駆動させようとする試みはなされていなかった。
特開２００３−８６８０８号公報 特開２００４−２７３６１４号公報 特開平７−２３５２１９号公報 NATURE vol.432 25 NOVEMBER 2004;p488-492
しかしながら、このような金属酸化物からなる透明半導体薄膜のうち、特に、酸化亜鉛を高温で結晶化してなる透明半導体薄膜は、電界効果移動度が１ｃｍ２／Ｖ・ｓｅｃ程度と低く、ｏｎ−ｏｆｆ比も小さい。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。また、酸化亜鉛を用いた結晶質を含む酸化物半導体については、多数の検討がなされているが、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
すなわち、移動度が低い、ｏｎ−ｏｆｆ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすいなど、ＴＦＴの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しいなど、製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり、このため、成膜速度が遅かったり、７００℃以上の高温処理が必要であったりするなど、工業化に問題もあった。また、ボトムゲート構成での電解移動度などのＴＦＴ性能が低く、性能を上げるにはトップゲート構成で膜厚を５０ｎｍ以上にする必要があるなど、ＴＦＴ素子構成上の制限もあった。
また、非晶質の透明半導体薄膜は、特性の経時変化や熱変化が大きいため、長期使用時の閾値電圧の変化が大きいなどの問題がある。特に液晶パネルのプロセスでは２５０℃以上、時には３００℃以上の熱がかかる場合があり、特性の熱変化は、工業化する上での大きな障害となっていた。これは、キャリア数が大きすぎたり、非晶質であるため又は成膜時の酸素分圧を上げることで無理に酸素を含有させているため、酸素の移動が起こりやすくキャリア密度が変化しやすかったりするためであると推定される。
また、非晶質の透明半導体薄膜は、成膜時に多量の酸素を導入することが多いために制御が難しく、キャリア密度の経時変化や環境温度による変化が生じやすいことから成膜時の酸素分圧を精密に制御する必要があり、工業化する際の再現性、安定性、大面積均一性に問題があり、大型液晶ディスプレイなどへの適用は困難であった。
さらに、非晶質であるため、ＰＡＮに代表されるエッチング液などへの耐薬品性が低く、半導体膜上の金属配線がウェットエッチングできない、屈折率が大きく多層膜の透過率が低下しやすいなどの欠点があった。また、非晶質であるため、雰囲気ガス中の酸素や水などを吸着して、電気特性が変化してしまうことにより、歩留まりが低下するなどのおそれもあった。
一方、酸化インジウムの結晶質を含む膜、特に、多結晶膜は、酸素欠損が生成しやすく、成膜時の酸素分圧を上げたり、酸化処理などをしたりしても、キャリア密度を２×１０＋１７ｃｍ−３未満とすることが困難と考えられていた。そのため、半導体膜又はＴＦＴとして用いる試みはほとんどなされていなかった。
本発明は、上記の事情に鑑みなされたものであり、インジウム、正二価元素及び酸素を含有する半導体薄膜であって、キャリア濃度が低いとともに、ホール移動度が高く、また、エネルギーバンドギャップも大きい半導体薄膜、及びそのような半導体薄膜の製造方法、並びにそのような半導体薄膜を用いた、耐熱性や耐薬品性が高く、長期使用時の閾値のシフト量が少なく、しかも、電界効果移動度とｏｎ−ｏｆｆ比が高いとともに、漏れ電流の発生などの照射光による影響を小さくして、素子特性を向上させた薄膜トランジスタの提供を目的とする。
上記課題を解決する本発明に係る半導体薄膜は、インジウム、正二価元素及び酸素を含有する薄膜からなり、四端子法で求めた比抵抗が１０−１〜１０８Ωｃｍである構成としてある。
なお、透明半導体薄膜４０の比抵抗は、室温付近の温度環境下で測定するものとし、室温付近とは、０〜４０℃程度の温度範囲をいうものとする。
このような構成とすることにより、本発明に係る半導体薄膜を用いることで、電界効果移動度とｏｎｎ−ｏｆｆ比が高く、ピンチオフが明瞭な、従来のアモルファスシリコンを用いた電界効果型トランジスタに代わる大面積化の可能な、新たな優れた電界効果型トランジスタを得ることができる。また、このようにして得られるトランジスタは、無アルカリガラスなどの耐熱温度に限界のある基板上に構成することが可能である。
また、比抵抗が１０−１Ωｃｍより小さいと、電気が容易に流れ半導体薄膜として機能しないおそれがある。
一方、比抵抗が１０８Ωｃｍより大きいと、強い電界をかけないと半導体として機能しないおそれがある。
また、本発明に係る半導体薄膜は、正二価元素を用いてキャリア濃度を低減させており、キャリア濃度を正二価元素の濃度で制御することができる。そのため、成膜時の酸素分圧でキャリア密度を制御する場合に比べ、均一性、安定性、再現性で優れている。
また、本発明に係る半導体薄膜は、室温付近でのキャリア密度が２×１０＋１７ｃｍ−３未満であるのが好ましく、より好ましくは１０＋１７ｃｍ−３以下である。
キャリア密度が２×１０＋１７ｃｍ−３以上になると、ＴＦＴとして駆動しないおそれがある。また、ＴＦＴとして駆動しても、ノーマリーオンになったり、閾値電圧が高くなったり、ｏｎ−ｏｆｆ比が小さくなったり、漏れ電流が大きくなったりするおそれがある。
また、本発明に係る半導体薄膜は、効率的にキャリア濃度を制御できることから、前記正二価元素が亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウムから選ばれた一以上の元素であるのが好ましい。
また、本発明に係る半導体薄膜は、伝導帯と価電子帯とのエネルギーバンドギャップが２．８ｅＶ以上とするのが好ましく、このようにすることで、可視光の照射により、価電子帯の電子が励起されて漏れ電流が流れやすくなるおそれがあるという不具合を有効に回避することができる。
また、本発明に係る半導体薄膜は、前記薄膜が結晶質を含む膜からなるのが好ましく、半導体薄膜の少なくとも一部又は全部を結晶質とすることで、半導体薄膜を非晶質とした場合に比べて、キャリア濃度の低減・制御を容易とすることができることに加え、トランジスタを構成した際に動作が安定化しやすい。そのため、耐熱性・耐久性に優れたトランジスタを作ることができる。
なお、薄膜に含ませる結晶質は、単結晶、多結晶のいずれであってもよいが、工業的に製造が容易で、大面積化が可能な多結晶膜が好ましい。また、単結晶は、製造プロセスや使用時における屈曲や衝撃でクラックが発生するおそれがあるため、このことからも多結晶が好ましい。
また、本発明に係る半導体薄膜は、前記薄膜中のインジウム［Ｉｎ］と、正二価元素［Ｘ］との原子比が、Ｘ／（Ｘ＋Ｉｎ）＝０．０００１〜０．１であるのが好ましい。
原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１より小さいと、キャリア数が制御できないおそれがある。
一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．１より大きくなると、界面あるいは表面が変質しやすく不安定になるおそれや、結晶化温度が高く結晶化が困難となって、キャリア濃度が高くなったり、キャリア濃度が経時変化したり、ホール移動度が低下したり、耐熱性が低下したり、耐薬品性が低下したりするおそれがある。また、トランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったりするおそれがある。
また、本発明に係る半導体薄膜は、前記半導体薄膜が、酸化インジウムのビックスバイト型結晶を含むのが好ましく、ビックスバイト構造をとることでホール移動度を高くすることができる。これは、インジウムの５Ｓ軌道が陵共有構造をとることによるものと推定される。
また、亜鉛などの正二価元素の少なくとも一部は、インジウムを固溶置換していることが好ましい。正三価であるインジウムを正二価元素が固溶置換することで効果的にキャリア密度を低下させることが期待できるからである。
また、本発明に係る半導体薄膜の製造方法は、酸化インジウム、及び正二価元素の酸化物を含有する薄膜を成膜する成膜工程と、前記薄膜のドーパントを機能させる酸化処理工程或いは結晶化工程とを含む方法としてある。
このような方法とした本発明に係る半導体薄膜の製造方法によれば、薄膜中に酸化インジウムを主成分として含有させることで、高い移動度を実現するとともに、雰囲気ガス中の水又は水素の含有量を制御することによって、移動度を制御することができる。
また、正三価元素であるインジウムに対して正二価元素を含有させるとともに、成膜時或いは成膜後に少なくとも一部を結晶化させることで、安定して均一にキャリア濃度を減少させることも可能となる。
また、本発明に係る半導体薄膜の製造方法は、前記酸化処理工程或いは結晶化工程において、前記薄膜を酸素存在下又は酸素非存在下で、８０〜６５０℃、０．５〜１２０００分の条件で熱処理する方法とすることができる。
熱処理の温度が８０℃より低いと処理効果が発現しなかったり、時間がかかりすぎたりするおそれがあり、６５０℃より高いと基板が変形するおそれがある。
また、熱処理の時間が０．５分より短いと内部まで電熱する時間が不足し処理が不十分となるおそれがあり、１２０００分より長いと処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがある。
また、本発明に係る半導体薄膜の製造方法は、前記酸化処理工程或いは結晶化工程において、前記薄膜を酸素存在下又は酸素非存在下で、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置により熱処理する方法とすることができ、前記酸化処理工程或いは結晶化工程は、オゾン処理とすることができる。また、酸化処理工程或いは結晶化工程は、高周波素、電磁波、紫外線、プラズマやその他のエネルギーを加えることによってもよい。
また、本発明に係る半導体薄膜の製造方法は、前記成膜工程において、前記薄膜を基板温度２００℃以下で物理成膜する方法とすることができる。
このような方法とすれば、低キャリア濃度に制御しやすくなる。
また、本発明に係る半導体薄膜の製造方法は、前記薄膜中のインジウム［Ｉｎ］と、正二価元素［Ｘ］との原子比を、Ｘ／（Ｘ＋Ｉｎ）＝０．０００１〜０．１とするのが好ましい。
原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１より小さいと、キャリア数が制御できないおそれがある。
一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．１より大きくなると、界面あるいは表面が変質しやすく不安定になるおそれがあるとともに、結晶化温度が高く結晶化が困難となってしまうことから、耐熱性が低下したり、耐薬品性が低下したり、キャリア濃度が高くなったり、移動度が低下したりするおそれがある。また、トランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったり、ピンチオフが不明瞭になったり、耐熱性や耐久性が低下するおそれがある。
また、本発明に係る薄膜トランジスタは、前述したような本発明に係る半導体薄膜や、前述したような本発明に係る半導体薄膜の製造方法により製造された半導体薄膜を用いて構成することができる。
トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクトなど、公知の構成を制限なく利用することができる。特に、ボトムゲート構成で、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られ有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイなどの用途の製造コストを低減しやすいため好ましい。
ここで、ボトムゲート構成のＴＦＴとは、通常、ゲート電極を設置（成膜）した後に半導体層を設置（成膜）する構成のことである。
以上のように、本発明によれば、薄膜中に酸化インジウムを主成分として含有させることで、高い移動度を実現することができることに加え、正三価元素であるインジウムに対して正二価元素を含有させることで、キャリア濃度を減少させるとともに、成膜後に酸化処理或いは結晶化処理を施すことによって、キャリア濃度を制御することができる。
その結果、電界効果移動度とｏｎｎ−ｏｆｆ比が高く、また、ノーマリーオフを示すとともに、ピンチオフが明瞭な、従来のアモルファスシリコンを用いた電界効果型トランジスタに代わる大面積化の可能な、新たな優れた電界効果型トランジスタを得ることができる。
本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。 本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。 本発明に係る薄膜トランジスタの第三実施形態の概略を示す説明図である。 本発明に係る薄膜トランジスタの第三実施形態の概略を示す説明図である。
符号の説明
１ 薄膜トランジスタ
４０ 透明半導体薄膜
以下、本発明の好ましい実施形態について説明する。
［第一実施形態］
まず、本発明に係る薄膜トランジスタの第一実施形態について説明する。
なお、図１は、本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。
図示する例において、電界効果型トランジスタとしての薄膜トランジスタ１は、ガラス基板６０上にドレイン電極１０とソース電極２０とを離間して形成するとともに、ドレイン電極１０とソース電極２０のそれぞれの少なくとも一部と接するように透明半導体薄膜４０を形成し、さらに、透明半導体薄膜４０上に、ゲート絶縁膜５０、ゲート電極３０をこの順で形成してなるトップゲート型の薄膜トランジスタ１として構成されている。
本実施形態において、ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極を形成する材料に特に制限はなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極は、異なる二層以上の導電層を積層した多層構造とすることもでき、図示する例において、各電極３０，２０，１０は、それぞれ第一導電層３１，２１，１１と第二導電層３２，２２，１２とから構成されている。
また、ゲート絶縁膜５０を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ3，ＢａＴａ2Ｏ6，ＳｒＴｉＯ3，ＡｌＮなどの酸化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＹ２Ｏ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
本実施形態において、透明半導体薄膜４０は、酸化インジウムと正二価元素の酸化物とを含有する薄膜からなり、ホール測定で求めたキャリア密度が２×１０＋１７ｃｍ−３未満となるように形成してある。
ここで、キャリア密度が２×１０＋１７ｃｍ−３以上となると、漏れ電流が大きくなるおそれがある。このような不具合をより有効に回避するには、キャリア密度は、１０＋１７ｃｍ−３以下とするのがよいが、好ましくは１０＋１６ｃｍ−３以下、より好ましくは１０＋１５ｃｍ−３以下、さらに好ましくは５×１０＋１４ｃｍ−３以下であり、３×１０＋１４ｃｍ−３以下とするのが特に好ましい。
なお、電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や、回路又は装置に用いるかにもよるが、例えば、１
０＋ １ ４ ／ ｃ ｍ ３ 以上とするのが好ましい。
また、透明半導体薄膜４０の比抵抗は、四端子法で求めた値が、通常１０−１〜１０８Ωｃｍである。比抵抗が１０−１Ωｃｍより小さいと、電気が容易に流れ半導体薄膜として機能しないおそれがある。一方、比抵抗が１０８Ωｃｍより大きいと、強い電界をかけないと半導体として機能しないおそれがある。
このような不具合をより有効に回避するには、比抵抗は、１０〜１０７Ωｃｍであるのが好ましく、より好ましくは１０２〜１０６Ωｃｍであり、１０３〜１０４Ωｃｍであるのが特に好ましい。
また、透明半導体薄膜４０の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比などＴＦＴ特性が特に良好である。
このように、透明半導体薄膜４０をキャリア密度が２×１０＋１７ｃｍ−３未満となるように形成することで、電界効果移動度とともに、ｏｎｎ−ｏｆｆ比も高く、また、ノーマリーオフを示し、かつ、ピンチオフが明瞭な、従来のアモルファスシリコンを用いた電界効果型トランジスタに代わる大面積化の可能な、安定性の高い新たな優れた電界効果型トランジスタを得ることができる。
さらに、透明半導体薄膜４０に酸化インジウムを含有させることで、高い移動度を実現するとともに、成膜時における雰囲気ガス中の酸素分圧や、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の含有量を制御することによって、移動度を制御することができる。
本実施形態において、酸化物として透明半導体薄膜４０に含有させる正二価元素としては、例えば、Ｚｎ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ｃｄ，Ｈｇ，Ｓｍ，Ｅｕ，Ｙｂなどが挙げられる。これらのなかでも、Ｚｎ，Ｍｇ，Ｍｎ，Ｃｏ，Ｎｉ，Ｃｕ，Ｃａが好ましい。これらのなかでも、効率的にキャリア濃度を制御できることから、Ｚｎ，Ｍｇ，Ｃｕ，Ｎｉ，Ｃｏ，Ｃａがより好ましく、添加によるキャリア制御の効果からはＣｕ，Ｎｉが特に好ましく、透過率やバンドギャップの広さからはＺｎ，Ｍｇが特に好ましい。これらの正二価元素は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。
なお、ここでいう正二価元素とは、イオン状態での価数としてそれぞれ正二価を取りうる元素のことである。
正二価元素を含有させるのが有効な理由は必ずしも明らかではないが、正二価元素の一部が正三価のインジウムサイトに置換することでドーパントとして機能し、キャリア密度を制御していることが理由の一つと推定される。
そして、正三価元素であるインジウムに対して正二価元素を含有させることで、安定してキャリア濃度を制御することも可能となると推定される。
ここで、透明半導体薄膜４０には、本実施形態の効果を損なわない範囲で酸化インジウム、正二価元素の酸化物以外の元素や化合物が含まれていてもよい。
ただし、通常は酸化インジウムと正二価元素の酸化物とを合わせて５０質量％以上含ませるものとし、その含有量が５０質量％より小さいと、移動度が低下するなど本実施形態の効果が十分に現れないおそれがある。
本実施形態の効果が十分に現れるようにするには、酸化インジウムと正二価元素の酸化物と合わせて６５質量％以上含むことが好ましく、より好ましくは８０質量％以上、さらに好ましくは９０質量％以上であり、９５質量％以上含むことが特に好ましい。
また、本実施形態の効果が十分に現れるようにするには、Ｓｎなどの正四価元素の含有量が３質量％以下であることが好ましく、２質量％以下であることがより好ましく、１質量％以下であることが特に好ましい。正四価元素を含むとキャリア密度を低濃度に制御できないおそれがある。
また、本実施形態において、透明半導体薄膜４０の伝導帯と価電子帯とのエネルギーバンドギャップは、２．８ｅＶ以上とすることができる。
エネルギーバンドギャップが２．８ｅＶより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。このような不具合をより有効に回避するには、エネルギーバンドギャップは、好ましくは３．０ｅＶ以上、さらに好ましくは３．１ｅｖ以上であり、３．５ｅＶ以上が特に好ましい。
また、バンドギャップの上限に制限はないが、通常は４．５ｅＶ以下、好ましくは４．０ｅＶ以下である。バンドギャップが大きすぎると、キャリア密度が高くなりＴＦＴを構成した際の漏れ電流が大きくなったり、ノーマリーオンとなってしまったりするおそれがある。
また、透明半導体薄膜４０は、結晶質膜からなるのが好ましく、半導体薄膜５０が非晶質では、キャリア濃度の低減・制御が困難となるおそれがある。
これは、正二価元素がインジウムに固溶置換などして活性化することが困難なためと推定される。
さらに、半導体薄膜５０は、多結晶であるのが好ましく、これによりガラス基板や有機物基板上にも容易に形成することができる。
また、半導体薄膜５０中に含有されるインジウム［Ｉｎ］と正二価元素［Ｘ］の原子比［Ｘ／（Ｘ＋Ｉｎ）］は、０．０００１〜０．１とすることができる。
原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１より小さく、正二価元素の含有率が少ないと、本実施形態の効果が現れずキャリア数が制御できないおそれがある。
一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．１より大きくなり、正二価元素の含有率が過剰になると、界面あるいは表面が変質しやすく不安定になるおそれや、結晶化温度が高く結晶化が困難になったり，キャリア濃度が高くなったり、ホール移動度が低下したりするおそれがある。また、トランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったりするおそれがある。
本実施形態において、上記のような不具合をより有効に回避するためには、原子比［Ｘ／（Ｘ＋Ｉｎ）］は０．０００５〜０．１であるのが好ましく、より好ましくは０．００１〜０．０９９、さらに好ましくは０．００５〜０．０９５であり、０．０１〜０．０９が特に好ましい。０．０１〜０．０８が最も好ましい。
また、透明半導体薄膜４０は、酸化インジウムのビックスバイト型結晶を含んでいるのが好ましく、透明半導体薄膜４０の少なくとも一部がビックスバイト構造をとることでホール移動度が高くなるものと推定される。ビックスバイト型結晶を含むことはＸ線回折により確認できる。
さらに、透明半導体薄膜４０は、酸化インジウムのビックスバイト型結晶のインジウムサイトの一部が、正二価元素により固溶置換されているのが好ましく、このとき、正二価元素は亜鉛Ｚｎ，Ｍｇ，Ｃｕ，Ｎｉ，Ｃｏ，Ｃａであるのが特に好ましい。
本実施形態において、透明半導体薄膜４０を形成する成膜方法としては、スプレー法、ディップ法、ＣＶＤ法などの化学的成膜方法のほか、物理的成膜方法も利用することができる。キャリア密度の制御や、膜質の向上が容易であるとう観点から、物理的成膜方法の方が好ましい。
物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性が高いスパッタ法が好ましい。
スパッタ法としては、例えば、ＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、ＲＦスパッタ法よりもキャリア濃度を下げやすいＤＣスパッタ法や、ＡＣスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、ｏｎｎ−ｏｆｆ比などの透明半導体薄膜４０の特性を向上させたりするには、膜質の制御がしやすいＥＣＲスパッタ法や、対向ターゲットスパッタ法が好ましい。
また、スパッタ時の基板・ターゲット間距離（Ｓ−Ｔ距離）は、通常１５０ｍｍ以下、好ましくは１１０ｍｍ、特に好ましくは８０ｍｍ以下である。Ｓ−Ｔ距離が短いとスパッタ時に基板がプラズマに曝されることにより、正二価元素の活性化が期待できる。また、１５０ｍｍより長いと、成膜速度が遅くなり工業化に適さなくなるおそれがある。
スパッタ法を用いる場合、インジウムと、亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウムから選ばれた一以上の元素と、酸素を含有する焼結ターゲットを用いても、酸化インジウムを含有する焼結ターゲットと正二価元素の酸化物を含有する焼結ターゲットを用いて共スパッタしてもよい。また、金属、あるいは合金ターゲットを用いて酸素などのガスを導入しながら、反応性スパッタを行なってもよい。
再現性、大面積での均一性、及びＴＦＴにした際の特性からインジウムと、亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウムから選ばれた一以上の元素と、酸素を含有する焼結ターゲットを用いることが好ましい。
焼結ターゲットを製造するにあたり、焼結は還元雰囲気で行うことが好ましい。さらに、焼結ターゲットのバルク抵抗は０．００１〜１０００ｍΩｃｍであることが好ましく、０．０１〜１００ｍΩｃｍであることがより好ましい。また、ドープする正二価元素は、終結ターゲットを製造する時に酸化物或いは金属粉末の状態で加えてもよい。焼結ターゲットの焼結密度は、通常７０％、好ましくは８５％以上、より好ましくは９５％以上、特に好ましくは９９％以上である。
スパッタ法を用いる場合、到達圧力は、通常５×１０−２Ｐａ以下とするが、５×１０−２Ｐａより大きいと、雰囲気ガス中のＨ２Ｏなどから多量の水素原子が供給されて移動度が低下するおそれがある。これは、水素原子が結合することで酸化インジウムの結晶構造に変化が生じたためと考えられる。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは５×１０−３Ｐａ以下、より好ましくは５×１０−４Ｐａ以下、さらに好ましくは１×１０−４Ｐａ以下であり、５×１０−５Ｐａ以下であるのが特に好ましい。
また、雰囲気ガス中の酸素分圧は、通常４０×１０−３Ｐａ以下とする。雰囲気ガス中の酸素分圧が４０×１０−３Ｐａより大きいと、移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の酸素分圧は、好ましくは１５×１０−３Ｐａ以下、より好ましくは７×１０−３Ｐａ以下であり、１×１０−３Ｐａ以下であるのが特に好ましい。
また、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、通常１．２ｖｏｌ％以下とする。１．２ｖｏｌ％より大きいとホール移動度が低下するおそれがある。これは、水素Ｈが、ビックスバイト構造のインジウムあるいは酸素と結合して酸素−インジウム結合の稜共有部分を頂点共有化するためと推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、好ましくは１．０ｖｏｌ％以下、より好ましくは０．１ｖｏｌ％以下であり、０．０１ｖｏｌ％以下であるのが特に好ましい。
また、このような成膜工程において、透明半導体薄膜４０が結晶質を含む膜からなるようにするためには、結晶質を含む膜を成膜する方法、又は成膜してから後処理で結晶化させるか或いは結晶性を向上させる方法のいずれによってもよい。
結晶質を含む膜を成膜する方法では、通常、基板温度２５０〜５５０℃で物理成膜する。基板温度は、好ましくは３００〜５００℃、より好ましくは３２０〜４００℃である。２５０℃以下では、結晶性が低くキャリア密度が高くなるおそれがある。５５０℃以上では、コストが高くなり、また、基板が変形するおそれがある。
成膜してから後処理で結晶化させるか或いは結晶性を向上させる方法では、通常は、基板温度２５０℃以下で物理成膜する。基板温度が２５０℃より高いと後処理の効果が十分に発揮されず、低キャリア濃度、高移動度に制御することが困難となるおそれがある。このような不具合をより有効に回避するためには、基板温度は、好ましくは２００℃以下、より好ましくは１５０℃以下、さらに好ましくは１００℃以下であり、特に好ましくは５０℃以下である。
結晶質を含む膜を成膜する方法は、プロセスが単純で工業的に好ましいが、高いＴＦＴ特性を得るには、成膜してから後処理で結晶化させる方法の方が、結晶性がよく、膜応力も少なく、キャリアを制御しやすいため好ましい。また、後処理で結晶化する前に結晶を含んでいても良いが、いったん非晶質膜を成膜してから、後処理により結晶化させる方が、結晶性の制御が行いやすく、良質な半導体膜が得られるため好ましい。
なお、大面積をスパッタ法で成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させる、マグネットを動かしエロージョン範囲を広げるなどの方法をとることが好ましい。
このような成膜工程を終えた後に、本実施形態では、酸化インジウムと正二価元素の酸化物とを含有する薄膜に対して、酸化処理工程或いは結晶化処理を施すことで、透明半導体薄膜４０中のキャリア濃度を制御することができる。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア濃度を制御する方法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キャリア制御のために導入したガス成分が、膜中に取り込まれ散乱因子となっているものと推定される。
また、透明半導体薄膜４０は、非晶質膜として成膜した後に、酸化処理時に結晶化させるのが好ましく、これにより、ホール移動度を高く維持したまま、低いキャリア濃度が実現できる。
また、酸化処理工程或いは結晶化処理としては、酸素存在下又は酸素の非存在下で、通常８０〜６５０℃、０．５〜１２０００分の条件で熱処理する。酸化処理工程或いは結晶化処理は、酸素の存在下で行うと、酸素欠損の減少が同時に起こることが期待でき好ましい。
熱処理の温度が８０℃より低いと処理効果が発現しなかったり、時間がかかりすぎたりするおそれがあり、６５０℃より高いとエネルギーコストが高くなったり、タクトタイムが長くなったり、ＴＦＴとしたときの閾値電圧が大きくなったり、基板が変形したりするおそれがある。このような不具合をより有効に回避するために、処理温度は、好ましくは１２０〜５００℃、より好ましくは１５０〜４５０℃、さらに好ましくは１８０〜３５０℃であり、２００〜３００℃が特に好ましい。２２０〜２９０℃が最も好ましい。
また、熱処理の時間が０．５分より短いと内部まで電熱する時間が不足し処理が不十分となるおそれがあり、１２０００分より長いと処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがある。このような不具合をより有効に回避するために、処理時間は、好ましくは１〜６００分、より好ましくは５〜３６０分、さらに好ましくは１５〜２４０分であり、３０〜１２０分が特に好ましい。
また、酸化処理工程或いは結晶化処理としては、酸素存在下又は酸素の非存在下、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置により熱処理することができ、酸化処理工程或いは結晶化処理として、オゾン処理や紫外線などの照射処理を適用することもできる。また、紫外線を当てながらオゾン処理するなど、これらの方法を組合せて用いても良い。
熱処理をする場合は、熱処理時の膜面の温度が、成膜時の基板温度より１００〜２７０℃高い方が好ましい。この温度差が１００℃より小さいと熱処理効果が無く、２７０℃より高いと基板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがある。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の膜面の温度が１３０〜２４０℃高いものがより好ましく、１６０〜２１０℃高いものが特に好ましい。
本実施形態において、薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上とする。電界効果移動度が１ｃｍ２／Ｖｓより小さいと、スイッチング速度が遅くなるおそれがある。このような不具合をより有効に回避するために、電界効果移動度は、好ましくは５ｃｍ２／Ｖｓ以上、より好ましくは１８ｃｍ２／Ｖｓ以上、さらに好ましくは３０ｃｍ２／Ｖｓ以上であり、特に好ましくは５０ｃｍ２／Ｖｓ以上である。
また、薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上とするが、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
また、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。閾値電圧は、通常は０．０１〜５Ｖ、好ましくは０．０５〜３Ｖ、より好ましくは０．１〜２Ｖ、さらに好ましくは０．２〜１Ｖである。５Ｖより大きいと消費電力が大きくなるおそれがあり、０．０１Ｖより小さいと変動によりノーマリーオンとなるおそれがある。
また、ＴＦＴのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。
さらに、チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しく、また、ショートチャンネル効果が現れたり、漏れ電流が大きくなるおそれがある。１０００μｍ以上では、素子が大きくなりすぎたり、駆動電圧が大きくなるなどしてまい好ましくない。
また、ＴＦＴ駆動時のゲート電圧・ドレイン電圧は、通常は１００Ｖ以下、好ましくは５０Ｖ以下、より好ましくは２０Ｖ以下、さらに好ましくは５Ｖ以下である。１００Ｖより大きいと、消費電力が大きくなり実用性が低下するおそれがある。
［第二実施形態］
次に、本発明に係る薄膜トランジスタの第二実施形態について説明する。
なお、図２は、本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。
図示する例において、薄膜トランジスタ１は、ガラス基板６０上に形成されたゲート電極３０の上に、ゲート絶縁膜Ｂ５２とゲート絶縁膜Ａ５１とをこの順で積層し、さらに、その上に透明半導体薄膜４０を形成している。そして、この透明半導体薄膜４０上の両側に、ソース電極２０とドレイン電極１０とが形成されるボトムゲート型の薄膜トランジスタ１として構成されている。
前述した第一実施形態では、トップゲート型の薄膜トランジスタの例を挙げたが、薄膜トランジスタのタイプとしては、本実施形態のように、ボトムゲート型の薄膜トランジスタとすることもできる。
第一実施形態のようなトップゲート型の薄膜トランジスタとすると、ゲート絶縁膜５０の成膜により透明半導体薄膜４０の表面（界面）が劣化する場合があり、これを避けるためには、本実施形態のようなボトムゲート型とするのが好ましい。また、本実施形態のようなボトムゲート型の薄膜トランジスタとすると、透明半導体薄膜４０の成膜によりゲート絶縁膜（ゲート絶縁膜Ａ５１）の表面（界面）が劣化する場合があり、これを避けるためには、第一実施形態のようなトップゲート型とするのが好ましい。
本実施形態においても、透明半導体薄膜４０は、前述したのと同様にして形成することができ、ボトムゲート型の薄膜トランジスタとした以外は、第一実施形態と同様であるため、他の構成についての詳細な説明は省略する。
［第三実施形態］
次に、本発明に係る薄膜トランジスタの第三実施形態について説明する。
なお、図３、図４は、本発明に係る薄膜トランジスタの第三実施形態の概略を示す説明図である。
図３に示す例において、薄膜トランジスタ１は、ゲート電極（図示せず）が形成された導電性のシリコン基板６５上に、ゲート絶縁膜５１を積層し、さらに、その上に透明半導体薄膜４０を形成している。そして、この透明半導体薄膜４０上の両側に、ソース電極２０とドレイン電極１０とが形成されるボトムゲート型の薄膜トランジスタとして構成されている。
また、図４に示す例において、薄膜トランジスタ１は、ゲート電極（図示せず）が形成された導電性のシリコン基板６５上に、ゲート絶縁膜５１を積層し、さらに、その上の両側にソース電極２０とドレイン電極１０とが形成される。そして、これらの電極２０，１０をゲート絶縁膜５１との間に挟むようにして透明半導体薄膜４０が形成され、ボトムゲート型の薄膜トランジスタとして構成されている。
前述した第一実施形態、第二施形態では、絶縁体からなる基板（ガラス基板）を用いた例を示したが、薄膜トランジスタのタイプとしては、本実施形態のように、導電性のある基板上に形成された薄膜トランジスタとすることもできる。
また、本実施形態においても、透明半導体薄膜４０は、前述したのと同様にして形成することができ、導電性基板（シリコン基板）上に薄膜トランジスタを形成した以外は、第一実施形態、第二実施形態と同様であるため、他の構成についての詳細な説明は省略する。
以下、具体的な実施例を挙げて、本発明をより詳細に説明する。
［実施例１］
（１）スパッタリングターゲットの製造、及び評価
１．ターゲットの製造
原料として、平均粒径が３．４μｍの酸化インジウムと、平均粒径が０．６μｍの酸化亜鉛とを、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が０．９５、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が０．０５となるように混合して、これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、１，４００℃，４８時間の条件で焼成して、焼結体（ターゲット）を得た。このとき、昇温速度は、３℃／分であった。
２．ターゲットの評価
得られたターゲットにつき、密度、バルク抵抗値を測定した。その結果、理論相対密度は９９％であり、四端子法により測定したバルク抵抗値は、８０ｍΩであった。
（２）透明半導体薄膜の成膜
上記（１）で得られたスパッタリングターゲットを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；１×１０−３Ｐａ、雰囲気ガス；Ａｒ１００％、スパッタ圧力（全圧）；４×１０−１Ｐａ、投入電力１００Ｗ、成膜時間２０分間、Ｓ−Ｔ距離９５ｍｍとした。
この結果、ガラス基板上に、膜厚が約１００ｎｍの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が０．９５、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が０．０５であった。
（３）透明半導体薄膜の酸化処理
上記（２）で得られた透明半導体薄膜を大気中（酸素存在下）３００℃で、１時間加熱（大気下熱処理）することで酸化処理を行なった。
（４）透明半導体薄膜の物性の評価
上記（３）で得られた透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。キャリア濃度は６×１０１４ｃｍ−３、ホール移動度は５ｃｍ２／Ｖｓであった。また、四端子法により測定した比抵抗の値は、２１００Ωｃｍであった。
ホール測定装置、及びその測定条件は下記のとおりであった、
［ホール測定装置］
東陽テクニカ製：Resi Test８３１０
［測定条件］
室温（２５℃）、０．５［Ｔ］、１０−４〜１０−１２Ａ、ＡＣ磁場ホール測定
さらに、この透明導電性酸化物の透明性については、分光光度計により波長４００ｎｍの光線についての光線透過率が８５％であり、透明性においても優れたものであった。また、エネルギーバンドギャップは３．６ｅＶと十分に大きかった。
また、Ｘ線結晶構造解析により多結晶であることが確認された。
［実施例２〜１１、比較例１〜６］
原料の組成比、成膜条件、酸化処理条件を表１のように調整した以外は、実施例１と同様に作製評価した。
また、これらの実施例、及び比較例について、ＰＡＮ耐性、耐熱性についても評価するとともに、透明半導体薄膜の透過率、屈折率（波長５００ｎｍ）を併せて表１に示した。
［ＰＡＮ耐性］
ＰＡＮによるエッチング速度が１０ｎｍ／分以上のものを×とし、それ以外のものを○として表1中に示した。
ここで、ＰＡＮ耐性の評価には、４５℃のＰＡＮエッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸１０．４ｗｔ％）を用いた。ＰＡＮエッチング液（リン酸、硝酸、酢酸を含むエッチング液）は、通常リン酸が２０〜９５ｗｔ％、硝酸０．５〜５ｗｔ％、酢酸３〜５０ｗｔ％の範囲にあるものが用いられる。
［耐熱性］
２６０℃、１時間の熱処理で、比抵抗が処理前の１／１０以下になったものを×とし、それ以外のものを○として表1中に示した。
Figure 2007058248
また、表１の半導体膜を用い図３及び図４の構成のトランジスタをそれぞれ作製したところ、実施例１〜１１、比較例２，５，６ではトランジスタ特性を確認できたが、比較例１，３，４では確認できなかった。
さらに、実施例、及び比較例の半導体薄膜について、以下のように薄膜トランジスタを製造して、その評価を行った。
［実施例：トップゲート型透明薄膜トランジスタ／絶縁体基板］
ガラス基板上に、成膜時間以外は、前記実施例１と同じ条件で作成した３０ｎｍの透明半導体薄膜を用い、図１のような構成で、チャネル長さＬ＝１０μｍ、チャネル幅Ｗ＝１５０μｍのトップゲート型の薄膜トランジスタを構成した。
このとき、ゲート絶縁膜として、誘電率の高い酸化イットリウムを厚み１７０ｎｍに積層して用いた。また、ゲート電極、ソース電極、ドレイン電極の各電極は、第一導電層として厚み４０ｎｍのＡｕ、第二導電層として厚み５ｎｍのＴｉを用いた。
その結果、電界効果移動度；３５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０８以上、閾値電圧（Ｖｔｈ）；＋２．０Ｖ（ノーマリーオフ）の特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／絶縁体基板］
ガラス基板上に、図２のような構成で、チャネル長さＬ＝５μｍ、チャネル幅Ｗ＝２５μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例１と同じ条件で作成した１００ｎｍの透明半導体薄膜を用い、ゲート絶縁膜Ａとして厚み３０ｎｍのＣａＨｆＯｘ、ゲート絶縁膜Ｂとして厚み３４０ｎｍのＳｉＮｘ、ソース電極、及びドレイン電極として厚み７０ｎｍのＡｌ、ゲート電極として３２０ｎｍのＴａを用いた。
その結果、電界効果移動度；７０ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０７以上、閾値電圧（Ｖｔｈ）；＋０．５Ｖ（ノーマリーオフ）の特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／導電性基板（１）］
導電性シリコン基板上に、図３のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝１５００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例４と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；１９ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０６以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／導電性基板（２）］
導電性シリコン基板上に、図３のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝１５００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例１１と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；２４ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０５以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／導電性基板（３）］
導電性シリコン基板上に、図４のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝２０００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例４と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；１０ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０５以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／導電性基板（４）］
導電性シリコン基板上に、図４のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝２０００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例６と同じ条件で作成した２０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；１１ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０４以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［実施例：ボトムゲート型透明薄膜トランジスタ／導電性基板（５）］
導電性シリコン基板上に、図４のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝２０００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、実施例７と同じ条件で作成した２０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；１１ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０６以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
［比較例：トップゲート型透明薄膜トランジスタ／絶縁体基板］
ガラス基板上に、前記比較例２と同じ条件で作成した透明半導体薄膜を用い、図１のような構成で、チャネル長さＬ＝１０μｍ、チャネル幅Ｗ＝１５０μｍのトップゲート型の薄膜トランジスタを構成した。
このとき、ゲート絶縁膜として、誘電率の高い酸化イットリウムを厚み１７０ｎｍに積層して用いた。また、ゲート電極、ソース電極、ドレイン電極の各電極は、第一導電層として厚み４０ｎｍのＡｕ、第二導電層として厚み５ｎｍのＴｉを用いた。
その結果、電界効果移動度；０．５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０３、閾値電圧（Ｖｔｈ）；−０．５Ｖ（ノーマリーオン）の特性を示す薄膜トランジスタが得られた。また、出力特性をみるとピンチオフが不明瞭であった。
［比較例：ボトムゲート型透明薄膜トランジスタ／絶縁体基板］
ガラス基板上に、図２のような構成で、チャネル長さＬ＝５μｍ、チャネル幅Ｗ＝２５μｍのボトムゲート型の薄膜トランジスタを構成した。チャネル層（透明半導体薄膜）は、前記比較例２と成膜時間以外は同じ条件で作成した１００ｎｍの透明半導体薄膜を用い、ゲート絶縁膜Ａとして厚み３０ｎｍのＣａＨｆＯｘ、ゲート絶縁膜Ｂとして厚み３４０ｎｍのＳｉＮｘ、ソース電極およびドレイン電極として厚み７０ｎｍのＡｌ、ゲート電極として３２０ｎｍのＴａを用いた。
その結果、電界効果移動度；０．３ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０２以上、閾値電圧（Ｖｔｈ）；−１．５Ｖ（ノーマリーオン）の特性を示す薄膜トランジスタが得られた。また、出力特性をみるとピンチオフが不明瞭であった。
［比較例：ボトムゲート型透明薄膜トランジスタ／導電性基板（１）］
導電性シリコン基板上に、図３のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝１５００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、比較例１と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、ノーマリーオンとなりゲート電圧を変えてもトランジスタ特性は確認できなかった。
［比較例：ボトムゲート型透明薄膜トランジスタ／導電性基板（２）］
導電性シリコン基板上に、図４のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝２０００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、比較例１と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、ノーマリーオンとなりゲート電圧を変えてもトランジスタ特性は確認できなかった。
［比較例：ボトムゲート型透明薄膜トランジスタ／導電性基板（３）］
導電性シリコン基板上に、図３のような構成で、チャネル長さＬ＝１００μｍ、チャネル幅Ｗ＝１５００μｍのボトムゲート型の薄膜トランジスタを構成した。
半導体薄膜は、成膜時間以外は、比較例６と同じ条件で作成した５０ｎｍの透明半導体薄膜を用い、ゲート絶縁膜として厚み３００ｎｍのＳｉＯ２熱酸化膜、ソース電極、及びドレイン電極として厚み５０ｎｍのＡｕを用いた。
その結果、電界効果移動度；８ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０４以上、ノーマリーオフの特性を示す薄膜トランジスタが得られた。また、出力特性は明瞭なピンチオフを示した。
以上、本発明について、好ましい実施形態を示して説明したが、本発明は、前述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることはいうまでもない。
例えば、前述した実施形態では、薄膜トランジスタの例を挙げたが、本発明に係る半導体薄膜は、種々の電界効果型トランジスタに適用することができる。
例えば、本発明に係る半導体薄膜は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体などの種々のＰ型半導体と組合せてＰＮ接合型トランジスタなどの各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路など各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
本発明における半導体薄膜は、薄膜トランジスタなどの電界効果型トランジスタに用いる半導体薄膜として広く利用することができる。

Claims (17)

  1. インジウム、正二価元素及び酸素を含有する薄膜からなり、四端子法で求めた比抵抗が１０−１〜１０８Ωｃｍであることを特徴とする半導体薄膜。
  2. キャリア密度が２×１０＋１７ｃｍ−３未満であることを特徴とする請求項１に記載の半導体薄膜。
  3. 前記正二価元素が亜鉛、マグネシウム、銅、コバルト、ニッケル、カルシウムから選ばれた一以上の元素であることを特徴とする請求項１又は２のいずれか１項に記載の半導体薄膜。
  4. 伝導帯と価電子帯とのエネルギーバンドギャップが２．８ｅＶ以上である
    ことを特徴とする請求項１〜３のいずれか１項に記載の半導体薄膜。
  5. 前記薄膜が結晶質を含む膜からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体薄膜。
  6. 前記薄膜中のインジウム［Ｉｎ］と、正二価元素［Ｘ］との原子比が、Ｘ／（Ｘ＋Ｉｎ）＝０．０００１〜０．１であることを特徴とする請求項１〜５のいずれか１項に記載の半導体薄膜。
  7. 前記半導体薄膜が、酸化インジウムのビックスバイト型結晶を含むことを特徴とする請求項１〜６のいずれか１項に記載の半導体薄膜。
  8. 酸化インジウム、及び正二価元素の酸化物を含有する薄膜を成膜する成膜工程と、
    前記薄膜の酸化処理工程或いは結晶化工程と
    を含むことを特徴とする半導体薄膜の製造方法。
  9. 前記酸化処理工程或いは結晶化工程において、
    前記薄膜を酸素存在下又は酸素の非存在下、８０〜６５０℃、０．５〜１２０００分の条件で熱処理することを特徴とする請求項８に記載の半導体薄膜の製造方法。
  10. 前記酸化処理工程或いは結晶化工程において、
    前記薄膜を酸素存在下又は酸素の非存在下、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置により熱処理することを特徴とする請求項８又は９のいずれか１項に記載の半導体薄膜の製造方法。
  11. 前記酸化処理工程或いは結晶化工程がオゾン処理であることを特徴とする請求項８〜１０のいずれか１項に記載の半導体薄膜の製造方法。
  12. 前記酸化処理工程或いは結晶化工程において、
    前記薄膜の少なくとも一部を非晶質膜から結晶質膜に結晶化させることを特徴とする請求項８〜１１のいずれか１項に記載の半導体薄膜の製造方法。
  13. 前記成膜工程において、前記薄膜を基板温度２００℃以下で物理成膜することを特徴とする請求項８〜１２のいずれか１項に記載の半導体薄膜の製造方法。
  14. 前記薄膜中のインジウム［Ｉｎ］と、正二価元素［Ｘ］との原子比を、Ｘ／（Ｘ＋Ｉｎ）＝０．０００１〜０．１とすることを特徴とする請求項８〜１３のいずれか１項に記載の半導体薄膜の製造方法。
  15. 請求項１〜７のいずれか１項に記載の半導体薄膜を用いたことを特徴とする薄膜トランジスタ。
  16. 請求項８〜１４のいずれか１項に記載の半導体薄膜の製造方法により製造された半導体薄膜を用いたことを特徴とする薄膜トランジスタ。
  17. 素子構成が、ボトムゲート構成であることを特徴とする請求項１５〜１６のいずれか１項に記載の薄膜トランジスタ。
JP2007545284A 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ Active JP5386084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007545284A JP5386084B2 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005334500 2005-11-18
JP2005334500 2005-11-18
JP2007545284A JP5386084B2 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
PCT/JP2006/322837 WO2007058248A1 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2007058248A1 true JPWO2007058248A1 (ja) 2009-05-07
JP5386084B2 JP5386084B2 (ja) 2014-01-15

Family

ID=38048631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007545284A Active JP5386084B2 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Country Status (7)

Country Link
US (2) US20090090914A1 (ja)
EP (1) EP1950177A4 (ja)
JP (1) JP5386084B2 (ja)
KR (1) KR101263538B1 (ja)
CN (1) CN101309864B (ja)
TW (1) TWI442570B (ja)
WO (1) WO2007058248A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JPWO2009044896A1 (ja) * 2007-10-03 2011-02-10 三井金属鉱業株式会社 酸化インジウム系透明導電膜の製造方法
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5904242B2 (ja) * 2008-08-20 2016-04-13 株式会社リコー 電界効果型トランジスタ、電界効果型トランジスタの活性層に用いられる酸化物半導体、表示素子、画像表示装置及びシステム
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US9269573B2 (en) 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
WO2010047063A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY158956A (en) 2009-10-16 2016-11-30 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101875794B1 (ko) 2009-10-21 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR101893128B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG10201408329SA (en) * 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
KR20240016443A (ko) * 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101906151B1 (ko) 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118510A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP2013201211A (ja) * 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US20140014943A1 (en) * 2012-07-16 2014-01-16 National Chung Cheng University Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same
CN105009298B (zh) * 2013-03-08 2018-06-05 住友金属矿山株式会社 氧氮化物半导体薄膜
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP5581416B2 (ja) * 2013-04-03 2014-08-27 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US9691910B2 (en) * 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
KR101657345B1 (ko) * 2014-06-12 2016-09-30 인하대학교 산학협력단 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP7187322B2 (ja) * 2017-02-01 2022-12-12 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
CN107546262A (zh) * 2017-07-17 2018-01-05 华南理工大学 一种基于锶铟氧化物的薄膜晶体管及其制备方法
CN107403832A (zh) * 2017-07-26 2017-11-28 华南理工大学 一种高性能薄膜晶体管及其用途
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
JP6895544B2 (ja) * 2018-06-21 2021-06-30 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
KR102537314B1 (ko) 2018-10-17 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN114008237A (zh) * 2019-06-28 2022-02-01 株式会社爱发科 溅射靶及溅射靶的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP2001342572A (ja) * 2000-06-01 2001-12-14 Mitsubishi Electric Corp 誘電体薄膜の製造方法およびその製造装置
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005135649A (ja) * 2003-10-28 2005-05-26 Mitsui Mining & Smelting Co Ltd 酸化インジウム系透明導電膜及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH08283934A (ja) * 1995-04-12 1996-10-29 Kobe Steel Ltd Ｉｔｏスパッタリングターゲット及びその製造方法
US6379509B2 (en) * 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
KR100774778B1 (ko) * 1999-11-25 2007-11-07 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명한 도전성 산화물 및 스퍼터링 타겟의제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004149883A (ja) * 2002-10-31 2004-05-27 Mitsui Mining & Smelting Co Ltd 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
CN1809932A (zh) * 2003-12-05 2006-07-26 松下电器产业株式会社 复合半导体膜、太阳能电池及其制备方法
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP2001342572A (ja) * 2000-06-01 2001-12-14 Mitsubishi Electric Corp 誘電体薄膜の製造方法およびその製造装置
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005135649A (ja) * 2003-10-28 2005-05-26 Mitsui Mining & Smelting Co Ltd 酸化インジウム系透明導電膜及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MATTHEW P TAYLOR ET AL.: "The electrical,optical and structural properties of InxZn1-xOy(0≦x≦1)thin films by combinatorial t", MEAS.SCI.TECHNOL, vol. 16, no. 1, JPN6012034987, January 2005 (2005-01-01), pages 90 - 94, XP020090375, ISSN: 0002271002, DOI: 10.1088/0957-0233/16/1/012 *

Also Published As

Publication number Publication date
KR20080074888A (ko) 2008-08-13
CN101309864B (zh) 2012-06-27
TWI442570B (zh) 2014-06-21
US20130221348A1 (en) 2013-08-29
TW200729509A (en) 2007-08-01
JP5386084B2 (ja) 2014-01-15
CN101309864A (zh) 2008-11-19
WO2007058248A1 (ja) 2007-05-24
KR101263538B1 (ko) 2013-05-13
US20090090914A1 (en) 2009-04-09
EP1950177A1 (en) 2008-07-30
EP1950177A4 (en) 2009-02-25

Similar Documents

Publication Publication Date Title
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5376750B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JPWO2009034953A1 (ja) 薄膜トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
WO2011132418A1 (ja) 成膜方法
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5491258B2 (ja) 酸化物半導体の成膜方法
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5678149B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2014222690A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5386084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150