JP6895544B2 - 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット - Google Patents

酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット Download PDF

Info

Publication number
JP6895544B2
JP6895544B2 JP2019561204A JP2019561204A JP6895544B2 JP 6895544 B2 JP6895544 B2 JP 6895544B2 JP 2019561204 A JP2019561204 A JP 2019561204A JP 2019561204 A JP2019561204 A JP 2019561204A JP 6895544 B2 JP6895544 B2 JP 6895544B2
Authority
JP
Japan
Prior art keywords
thin film
atomic
oxide semiconductor
semiconductor thin
mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019561204A
Other languages
English (en)
Other versions
JPWO2019244945A1 (ja
Inventor
拓 半那
拓 半那
大士 小林
大士 小林
淳吾 小野田
淳吾 小野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2019244945A1 publication Critical patent/JPWO2019244945A1/ja
Application granted granted Critical
Publication of JP6895544B2 publication Critical patent/JP6895544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、例えば薄膜トランジスタの活性層（チャネル層）として用いられる酸化物半導体薄膜、これを備えた薄膜トランジスタおよびその製造方法、ならびに当該酸化物半導体薄膜製造用のスパッタリングターゲットに関する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜（ＩＧＺＯ）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）は、従来のアモルファスシリコン膜を活性層に用いたＴＦＴと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている（例えば特許文献１〜３参照）。
例えば特許文献１には、有機ＥＬ素子を駆動するＴＦＴの活性層がＩＧＺＯで構成された有機ＥＬ表示装置が開示されている。特許文献２には、チャネル層（活性層）がａ−ＩＧＺＯで構成され、移動度が５ｃｍ２／Ｖｓ以上の薄膜トランジスタが開示されている。さらに特許文献３には、活性層がＩＧＺＯで構成され、オン／オフ電流比が５桁以上の薄膜トランジスタが開示されている。
特開２００９−３１７５０号公報 特開２０１１−２１６５７４号公報 ＷＯ２０１０／０９２８１０号
近年、各種ディスプレイにおける高解像度化や低消費電力化、高フレームレート化に関する要求から、より高い移動度を示す酸化物半導体への要求が高まっている。しかしながら、活性層にＩＧＺＯを用いる薄膜トランジスタにおいては、移動度で１０ｃｍ２／Ｖｓを超える値を得ることが難しく、より高い移動度を示す薄膜トランジスタ用途の材料の開発が求められている。
以上のような事情に鑑み、本発明の目的は、ＩＧＺＯに代わる高特性の酸化物半導体薄膜、これを備えた薄膜トランジスタ及びその製造方法、ならびに当該酸化物半導体薄膜製造用のスパッタリングターゲットを提供することにある。
上記目的を達成するため、本発明の一形態に係る酸化物半導体薄膜は、Ｉｎ、ＳｎおよびＧｅを主成分とする酸化物半導体で構成される。
Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０７以上０．４０以下である。
これにより、１０ｃｍ2／Ｖｓ以上の移動度を有するトランジスタ特性を得ることができる。
Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比を０．０７以上とすることで、Ｓｎの含有量に依存することなく、アモルファスの酸化物半導体薄膜を得ることができる。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０４以上０．６０以下であってもよい。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比を０．０４以上とすることで、キャリア濃度が５×１０19以下の酸化物半導体薄膜を得ることができる。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比を０．６０以下とすることで、Ｇｅの含有量に依存することなく、移動度１０以上の酸化物半導体薄膜を得ることができる。
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．３以上であり、Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．１０以上０．２５以下であってもよい。これにより、Ｓｎの含有量に依存することなく、アモルファスの酸化物半導体薄膜を得ることができる。
前記酸化物半導体は、Ｓｉ、Ｔｉ、Ｍｇ、Ｃａ、Ｂａ、Ｚｒ、Ａｌ、Ｗ、Ｔａ、ＨｆおよびＢから選択される少なくとも１つの元素である第１の元素をさらに含有してもよい。
あるいは、前記酸化物半導体は、Ｓｒ、ＧａおよびＺｎから選択される少なくとも１つの元素である第２の元素をさらに含有してもよい。
本発明の一形態に係る薄膜トランジスタは、上記構成の酸化物半導体薄膜からなる活性層を具備する。
本発明の一形態に係る薄膜トランジスタの製造方法は、上記構成の酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
ゲート電極の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
前記活性層を下地膜とする金属層を形成し、
前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する。
本発明の一形態に係るスパッタリングターゲットは、Ｉｎ、ＳｎおよびＧｅを主成分とする酸化物半導体の焼結体で構成される。
Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０７以上０．４０以下である。
以上述べたように、本発明によれば、例えば、ＩＧＺＯに代わる高特性の薄膜トランジスタを提供することができる。
本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 スパッタ法で成膜したＩｎ−Ｇｅ−Ｏ系材料におけるＧｅの含有量（原子％）と得られる薄膜の結晶性について評価した実験結果である。 Ｉｎ−Ｇｅ−Ｏ系材料における移動度のＧｅ濃度依存性を示す一実験結果である。 Ｉｎ−Ｇｅ−Ｏ系材料におけるキャリア濃度のＧｅ濃度依存性を示す一実験結果である。 Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料における結晶性のＳｎ濃度依存性を示す一実験結果である。 Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料における移動度のＳｎ濃度依存性を示す一実験結果である。 Ｓｎ含有量を５原子％に固定して成膜したＩｎ−Ｓｎ−Ｇｅ−Ｏ系材料における移動度のＧｅ濃度依存性を示す一実験結果である。 Ｓｎ含有量を５原子％に固定して成膜したＩｎ−Ｓｎ−Ｇｅ−Ｏ系材料におけるキャリア濃度のＧｅ濃度依存性を示す一実験結果である。 Ｇｅ含有量を５原子％に固定し、Ｓｎの含有量を５原子％、２０原子％および４０原子％に振ったときの薄膜の結晶性についての評価結果を示す図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。本実施形態では、いわゆるボトムゲート型の電界効果型トランジスタを例に挙げて説明する。
［薄膜トランジスタ］
本実施形態の薄膜トランジスタ１００は、ゲート電極１１と、ゲート絶縁膜１２と、活性層１３と、ソース電極１４Ｓと、ドレイン電極１４Ｄとを有する。
ゲート電極１１は、基材１０の表面に形成された導電膜からなる。基材１０は、典型的には、透明なガラス基板である。ゲート電極１１は、典型的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極１１は、モリブデンで構成される。ゲート電極１１の厚さは特に限定されず、例えば、２００ｎｍである。ゲート電極１１は、例えば、スパッタ法、真空蒸着法等で成膜される。
活性層１３は、薄膜トランジスタ１００のチャネル層として機能する。活性層１２の膜厚は、例えば１０ｎｍ〜２００ｎｍである。活性層１３は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＧｅ（ゲルマニウム）を含むＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜で構成される。活性層１３は、例えば、スパッタ法で成膜される。上記酸化物半導体薄膜の具体的な組成については後述する。
ゲート絶縁膜１２は、ゲート電極１１と活性層１３との間に形成される。ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）又はこれらの積層膜で構成される。成膜方法は特に限定されず、ＣＶＤ法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜１２の膜厚は特に限定されず、例えば、２００ｎｍ〜４００ｎｍである。
ソース電極１４Ｓ及びドレイン電極１４Ｄは、活性層１３の上に相互に離間して形成される。ソース電極１４Ｓ及びドレイン電極１４Ｄは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極１４Ｓ及びドレイン電極１４Ｄは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、１００ｎｍ〜２００ｎｍである。ソース電極１４Ｓ及びドレイン電極１４Ｄは、例えば、スパッタ法、真空蒸着法等で成膜される。
ソース電極１４Ｓ及びドレイン電極１４Ｄは、保護膜１５によって被覆される。保護膜１５は、例えばシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜などの電気絶縁性材料で構成される。保護膜１５は、活性層１３を含む素子部を外気から遮蔽するためのものである。保護膜１５の膜厚は特に限定されず、例えば、１００ｎｍ〜３００ｎｍである。保護膜１５は、例えば、ＣＶＤ法で成膜される。
保護膜１５の形成後、アニール処理が実施される。これにより、活性層１３が活性化される。アニール条件は特に限定されず、本実施形態では、大気中において約３００℃、１時間実施される。
保護膜１５には適宜の位置にソース／ドレイン電極１４Ｓ、１４Ｄを配線層（図示略）と接続するための層間接続孔が設けられている。上記配線層は、薄膜トランジスタ１００を図示しない周辺回路へ接続するためのもので、ＩＴＯ等の透明導電膜で構成されている。
［酸化物半導体薄膜］
続いて、活性層１３を構成する酸化物半導体薄膜について説明する。
高移動度の酸化物半導体材料としては、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）系、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）系等が代表的である。これらの酸化物半導体材料は、成膜直後の結晶性がアモルファスであるため、ウェットエッチング法によるパターニングを容易に行うことができる。パターニング後は、熱処理により活性化させることで、所望とするトランジスタ特性を発現させるようにしている。
一般に高移動度酸化物は移動度が上昇するにつれ、ゲート閾値電圧の変動を所定値以下に抑えることが困難になるため長期にわたり信頼性の高いスイッチング動作を確保することが困難であるという問題がある。これらの問題の原因として酸素の欠損が起因するためＨｆ（ハフニウム）やＴｉ（チタン）、Ｗ（タングステン）といった酸素との結合の強い材料をキャリアキラーとして少量添加することが広く行われている。しかし、所望とする信頼性を確保するためには、これらの元素を十分量添加する必要があるが、キャリアキラー元素の多量添加は逆に移動度の低下につながる。
一方、本発明者らは、Ｉｎをベースとし、これにキャリアキラーとしての効果が高く移動度の低下率の低いＧｅを所定以上添加することで、従来のＩＴＯ系およびＩＧＺＯ系材料よりも移動度および信頼性の双方が高められることを見出した。
例えば図２に、スパッタ法で成膜したＩｎ−Ｇｅ−Ｏ系材料におけるＧｅの含有量（原子％）と得られる薄膜の結晶性について評価した実験結果を示す。ここでは、成膜後、大気中において３５０℃で１時間アニール処理した薄膜サンプルを評価した。同図に示すように、Ｇｅ含有量が４．３原子％のサンプルは結晶質であるのに対して、Ｇｅ含有量が７％および２０％のサンプルは、それぞれアモルファスであった。
一方、図３および図４に、上記各サンプルの移動度およびキャリア濃度のＨａｌｌ効果測定器での測定結果をそれぞれ示す。移動度に関しては、図３に示すように、Ｇｅの含有量が多くなるほど低下する傾向にある。キャリア濃度に関しては、図４に示すように、Ｇｅの含有量が４．３原子％および１１原子％のサンプルは１×１０20（／ｃｍ3）と高い値を示すが、Ｇｅ含有量が２０原子％のサンプルは１×１０18（／ｃｍ3）以下にまで低下する。キャリア濃度の好適な範囲は、一般に、１０18〜１０19（／ｃｍ3）のオーダーとされており、１×１０18（／ｃｍ3）未満では移動度の低下が顕著となり、１×１０20（／ｃｍ3）を超えるとスイッチング動作の信頼性の低下が顕著となる。
図２〜図４の結果より、Ｇｅ含有量を７原子％以上とすることで、アモルファスの酸化物薄膜が得られるとともに、キャリアキラーとして十分な効果が得られることが確認された。
続いて、Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料における結晶性および移動度のＳｎ濃度依存性を図５および図６にそれぞれ示す。移動度の測定にはＨａｌｌ効果測定器を用いた。ここでは、Ｇｅ含有量を１２原子％に固定し、成膜後、大気中において３５０℃（図６中「◆」）および４００℃（図６中「◇」）で１時間アニール処理した薄膜サンプルを評価した。
図５に示すように、Ｓｎ含有量が２．４原子％、４．３原子％および７．５原子％のサンプルはいずれもアモルファスであった。このことから、Ｓｎ含有量に依存せず、スパッタ法によって成膜されるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物薄膜は、アモルファスであることが推認される。一方、図６に示すように、Ｓｎ含有量が３０原子％までは移動度の顕著な低下は認められず（概ね、３０ｃｍ2／Ｖｓ前後）、Ｓｎ含有量を６０原子％にまで増加させた場合でも１０ｃｍ2／Ｖｓ以上の移動度が得られた。
続いて、Ｓｎ含有量を５原子％に固定して成膜したＩｎ−Ｓｎ−Ｇｅ−Ｏ系材料における移動度およびキャリア濃度のＧｅ濃度依存性を図７および図８にそれぞれ示す。移動度およびキャリア濃度の測定にはＨａｌｌ効果測定器を用いた。ここでは、酸化インジウム、酸化ゲルマニウム、酸化スズの３つのターゲットを酸素雰囲気中で同時にスパッタする三元スパッタ法を採用した。成膜後、大気中において３５０℃（各図中「◆」）および４００℃（各図中「◇」）で１時間アニール処理した薄膜サンプルをそれぞれ評価した。
図７に示すように、すべてのサンプルについて移動度が１０ｃｍ2／Ｖｓ以上であることが確認された。また、図７および図８に示すように、Ｇｅ含有量が１０〜２５原子％の範囲で、移動度が１５ｃｍ2／Ｖｓ以上、キャリア濃度が１×１０18〜１×１０19（／ｃｍ3）であることが確認された。
なお、図７および図８の評価結果は三元スパッタによって成膜したサンプルについてのものであるが、Ｇｅ含有量が１５原子％（Ｓｎ含有量５原子％）のＩｎ−Ｓｎ−Ｇｅ−Ｏ系焼結体ターゲットを用いて成膜したサンプルについて測定した移動度およびキャリア濃度を図７および図８に併せて示す。各図中「▲」は大気中において３５０℃で、「△」は大気中において４００℃で１時間アニール処理した薄膜サンプルをそれぞれ示す。図７および図８に示すように、焼結体ターゲットにおいても三元スパッタ法で成膜したサンプルと同等な電気特性を示し、移動度が約２０〜３０ｃｍ2／Ｖｓ、キャリア濃度が約５×１０18〜１×１０19（／ｃｍ3）であることが確認された。
一方、上述のようにＧｅ含有量が１２原子％以上でアモルファスの薄膜が得られることを説明したが、Ｇｅの代わりにＳｎの含有量を増やすことでもアモルファスの薄膜を得ることができる。図９に、Ｇｅ含有量を５原子％に固定し、Ｓｎの含有量を５原子％、２０原子％および４０原子％に振ったときの薄膜の結晶性についての評価結果を示す。ここでは、成膜後、大気中において３５０℃で１時間アニール処理した薄膜サンプルを評価した。同図に示すように、Ｓｎ含有量を２０原子％以上とすることで、アモルファスのＩｎ−Ｓｎ−Ｇｅ−Ｏ系薄膜を得ることができる。
本実施形態の活性層１３は、上述のように、Ｉｎ、ＳｎおよびＧｅを含む酸化物半導体薄膜で構成される。Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０７以上０．４以下である。
なお、組成の上限値および下限値は、少数第３位を四捨五入した値である（以下同様）。
活性層１３を上記組成範囲のＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜で構成することにより、１０ｃｍ2／Ｖｓ以上の移動度を有するトランジスタ特性を得ることができる。
活性層１３として、Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比を０．０３以上０．６０以下とすることにより、アモルファスのＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を得ることができるので、活性層１３を例えばシュウ酸系エッチング液などを用いて容易にパターニングすることができる。
さらに、活性層１３がＳｎを含む酸化物半導体薄膜で構成されているため、活性層１３の耐薬品性を高めることができる。このため、ソース電極１４Ｓおよびドレイン電極１４Ｄのパターニング工程に際して、活性層をエッチング液から保護するエッチングストッパ層を設ける必要がなくなる。これにより、活性層１３を下地膜とする金属層を形成した後、当該金属層をウェットエッチング法でパターニングすることでソース電極１４Ｓおよびドレイン電極１４Ｄを容易に形成することが可能となる。
エッチング液としては、典型的には、シュウ酸系エッチャント（シュウ酸95％）を用いることができ、例えば、ITO―06N（関東化学）等が挙げられる。
活性層１３を構成する酸化物半導体薄膜において、Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０７以上０．４０以下、より好ましくは、０．１０以上０．２５以下である。これにより、Ｓｎの含有量に依存することなく、アモルファスの酸化物半導体薄膜を得ることができる。また、Ｇｅの含有量を上記範囲にすることにより、Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比が０．３以上の場合において、１５〜３５ｃｍ2／Ｖｓの高移動度と、１０19（／ｃｍ3）オーダー以下の低キャリア濃度を両立させることができる。
活性層１３を構成する酸化物半導体薄膜は、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｚｒ（ジルコニウム）、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｈｆ（ハフニウム）およびＢ（ホウ素）から選択される少なくとも１つの元素である第１の元素（α）をさらに含有してもよい。これら第１の元素（α）は、キャリアキラーとして働く元素であり、薄膜中のキャリア濃度の低減に寄与してスイッチング動作の信頼性を高めることができる。
第１の元素（α）の添加量は特に限定されず、例えば、α／（Ｉｎ＋Ｓｎ＋Ｇｅ＋α）の原子比が０．１０以下である。これにより、キャリア濃度を１０18（／ｃｍ3）オーダー以下に低減しつつ、１０ｃｍ2／Ｖｓ以上の高移動度を安定に実現することができる。
あるいは、活性層１３を構成する酸化物半導体薄膜は、Ｓｒ（ストロンチウム）、Ｇａ（ガリウム）およびＺｎ（亜鉛）から選択される少なくとも１つの元素である第２の元素（β）をさらに含有してもよい。これら第２の元素（β）もまた、キャリアキラーとしての性能は十分ではないものの、移動度の低減が少ない添加元素であり、結晶性の改善や薄膜中のキャリア濃度の低減に寄与してスイッチング動作の信頼性を高めることができる。
第２元素（β）の添加量は特に限定されず、例えば、β／（Ｉｎ＋Ｓｎ＋Ｇｅ＋β）の原子比が０．２５以下である。これにより、キャリア濃度を１０18（／ｃｍ3）オーダー以下に低減しつつ、１０ｃｍ2／Ｖｓ以上の高移動度を安定に実現することができる。
以上のように構成される本実施形態の活性層１３を備えた薄膜トランジスタ１００においては、閾値電圧の変動を所定電圧以下に抑えることができるので、長期にわたり信頼性の高いスイッチング動作を確保することが可能となる。例えば、ゲート電極−ソース電極間（あるいはゲート電極−ソース電極間およびドレイン電極−ソース電極間）に一定電圧をかけ続け、そのときの閾値電圧の変動を評価するＢＴＳ試験において、ＰＢＴＳ（Positive Bias Temperature Stress）およびＮＢＴＳ（Negative Bias Temperature Stress）のいずれについても良好な結果が得られることが本発明者らにより確認された。
具体的に、６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加し続けるＰＢＴＳ試験の実施前後における閾値電圧の変化量は、０Ｖ以上１Ｖ以下であった。
また、６０℃の温度下で、−３０Ｖのゲート電圧を６０分間印加し続けるＮＢＴＳ試験の実施前後における閾値電圧の変化量は、−１Ｖ以上０Ｖ以下であった。
活性層１３は、Ｉｎ，Ｓｎ及びＧｅのそれぞれの酸化物の焼結体で構成されたスパッタリングターゲットを用いて成膜された後、所定温度で熱処理（アニール）されることで形成される。上記ターゲットを所定条件下でスパッタすることにより、ターゲットの組成と同一またはほぼ同一の組成を有する酸化物半導体薄膜が形成される。この半導体薄膜を所定温度でアニール処理することで、例えば、移動度が１０ｃｍ2／Ｖｓ以上のトランジスタ特性を有する活性層１３が形成される。
上記スパッタリングターゲットは、Ｉｎ2Ｏ3、ＳｎＯ2およびＧｅＯ2等のＩｎ、ＳｎおよびＧｅそれぞれの酸化物を原料粉末に用い、これらを上記組成比で混合した焼結体で構成することができる。
［実験例］
本発明者らは、Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物薄膜をスパッタ法でそれぞれ形成し、Ｈａｌｌ効果測定器を用いてこれらの膜の基本的な電気特性（移動度、キャリア濃度）を評価した。
移動度およびキャリア濃度は、成膜直後の酸化物半導体薄膜を３５０℃で１時間、大気中でアニールした後、Ｈａｌｌ効果測定器で測定した。
結晶性は、Ｘ線回折測定装置を用いて薄膜のＸ線回折パターンを測定し、有意のピークが認められた場合は結晶質と評価し、有意のピークがないブロードなパターン（ハローパターン）である場合はアモルファスと評価した。
成膜条件としては、基板温度は１００℃、スパッタガスはアルゴン及び酸素の混合ガス（酸素含有比率７％）、膜厚は５０ｎｍとした。
（実験例１）
（サンプル１−１）
Ｉｎ−Ｓｎ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ及びＳｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９８原子％、Ｓｎ：２原子％であるＩｎ−Ｓｎ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、結晶質であった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は７．４ｃｍ２／Ｖｓ、キャリア濃度は５．６Ｅ＋２０（５．６×１０20）／ｃｍ3であった。
（サンプル１−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９３原子％、Ｓｎ：２原子％、Ｇｅ：５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、結晶質であった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３７．１ｃｍ２／Ｖｓ、キャリア濃度は１．７Ｅ＋２０（１．７×１０20）／ｃｍ3であった。
（サンプル１−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９１原子％、Ｓｎ：２原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３５．２ｃｍ２／Ｖｓ、キャリア濃度は４．６Ｅ＋１９（４．６×１０19）／ｃｍ3であった。
（サンプル１−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８５原子％、Ｓｎ：２原子％、Ｇｅ：１３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３３．９ｃｍ２／Ｖｓ、キャリア濃度は７．９Ｅ＋１８（７．９×１０18）／ｃｍ3であった。
（サンプル１−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７３原子％、Ｓｎ：２原子％、Ｇｅ：２５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１４．７ｃｍ２／Ｖｓ、キャリア濃度は９．６Ｅ＋１７（９．６×１０17）／ｃｍ3であった。
（サンプル１−６）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５８原子％、Ｓｎ：２原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１０．２ｃｍ２／Ｖｓ、キャリア濃度は３．８Ｅ＋１６（３．８×１０16）／ｃｍ3であった。
実験例１の結果を表１にまとめて示す。
Figure 0006895544
（実験例２）
（サンプル２−１）
Ｉｎ−Ｓｎ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ及びＳｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９４．７原子％、Ｓｎ：５．３原子％であるＩｎ−Ｓｎ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、結晶質であった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３１．０ｃｍ２／Ｖｓ、キャリア濃度は６．４Ｅ＋２０（６．４×１０20）／ｃｍ3であった。
（サンプル２−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９０．２原子％、Ｓｎ：４．９原子％、Ｇｅ：４．９原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、結晶質であった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３６．５ｃｍ２／Ｖｓ、キャリア濃度は１．６Ｅ＋２０（１．６×１０20）／ｃｍ3であった。
（サンプル２−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８８．５原子％、Ｓｎ：４．５原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３３．２ｃｍ２／Ｖｓ、キャリア濃度は９．８Ｅ＋１８（９．８×１０18）／ｃｍ3であった。
（サンプル２−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８３．５原子％、Ｓｎ：４．３原子％、Ｇｅ：１２．２原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３１．７ｃｍ２／Ｖｓ、キャリア濃度は７．４Ｅ＋１８（７．４×１０18）／ｃｍ3であった。
（サンプル２−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７７．１原子％、Ｓｎ：４．２原子％、Ｇｅ：１８．７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２４．５ｃｍ２／Ｖｓ、キャリア濃度は８．９Ｅ＋１８（８．９×１０18）／ｃｍ3であった。
（サンプル２−６）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７１．９原子％、Ｓｎ：４原子％、Ｇｅ：２４．１原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１７．１ｃｍ２／Ｖｓ、キャリア濃度は９．５Ｅ＋１７（９．５×１０17）／ｃｍ3であった。
（サンプル２−７）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５５．５原子％、Ｓｎ：４．５原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１０．２ｃｍ２／Ｖｓ、キャリア濃度は４．５Ｅ＋１６（４．５×１０16）／ｃｍ3であった。
実験例２の結果を表２にまとめて示す。
Figure 0006895544
（実験例３）
（サンプル３−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８８原子％、Ｓｎ：７原子％、Ｇｅ：５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３１．５ｃｍ２／Ｖｓ、キャリア濃度は２．９Ｅ＋２０（２．９×１０20）／ｃｍ3であった。
（サンプル３−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８６原子％、Ｓｎ：７原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３０．２ｃｍ２／Ｖｓ、キャリア濃度は１．０Ｅ＋１９（１．０×１０19）／ｃｍ3であった。
（サンプル３−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８０原子％、Ｓｎ：７原子％、Ｇｅ：１３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２７．１ｃｍ２／Ｖｓ、キャリア濃度は７．３Ｅ＋１８（７．３×１０18）／ｃｍ3であった。
（サンプル３−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５３原子％、Ｓｎ：７原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１１．０ｃｍ２／Ｖｓ、キャリア濃度は８．１Ｅ＋１６（８．１×１０16）／ｃｍ3であった。
実験例３の結果を表３にまとめて示す。
Figure 0006895544
（実験例４）
（サンプル４−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７７．１原子％、Ｓｎ：１８原子％、Ｇｅ：４．９原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３１．５ｃｍ２／Ｖｓ、キャリア濃度は５．２Ｅ＋２０（５．２×１０20）／ｃｍ3であった。
（サンプル４−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７５原子％、Ｓｎ：１８原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３２．０ｃｍ２／Ｖｓ、キャリア濃度は３．１Ｅ＋１９（３．１×１０19）／ｃｍ3であった。
（サンプル４−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７１．４原子％、Ｓｎ：１８原子％、Ｇｅ：１０．６原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３１．６ｃｍ２／Ｖｓ、キャリア濃度は１．７Ｅ＋１９（１．７×１０19）／ｃｍ3であった。
（サンプル４−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４２原子％、Ｓｎ：１８原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１０．５ｃｍ２／Ｖｓ、キャリア濃度は６．６Ｅ＋１１（６．６×１０11）／ｃｍ3であった。
実験例４の結果を表４にまとめて示す。
Figure 0006895544
（実験例５）
（サンプル５−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６７原子％、Ｓｎ：３０原子％、Ｇｅ：３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３０．２ｃｍ２／Ｖｓ、キャリア濃度は５．６Ｅ＋２０（５．６×１０20）／ｃｍ3であった。
（サンプル５−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６３原子％、Ｓｎ：３０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３２．８ｃｍ２／Ｖｓ、キャリア濃度は３．３Ｅ＋１９（３．３×１０19）／ｃｍ3であった。
（サンプル５−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６０原子％、Ｓｎ：３０原子％、Ｇｅ：１０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３０．０ｃｍ２／Ｖｓ、キャリア濃度は１．５Ｅ＋１９（１．５×１０19）／ｃｍ3であった。
（サンプル５−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３０原子％、Ｓｎ：３０原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１１．５ｃｍ２／Ｖｓ、キャリア濃度は７．７Ｅ＋１６（７．７×１０16）／ｃｍ3であった。
実験例５の結果を表５にまとめて示す。
Figure 0006895544
（実験例６）
（サンプル６−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３６原子％、Ｓｎ：６０原子％、Ｇｅ：４原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２５．２ｃｍ２／Ｖｓ、キャリア濃度は６．０Ｅ＋２０（６．０×１０20）／ｃｍ3であった。
（サンプル６−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３３原子％、Ｓｎ：６０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１８．２ｃｍ２／Ｖｓ、キャリア濃度は２．２Ｅ＋１９（２．２×１０19）／ｃｍ3であった。
（サンプル６−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３１原子％、Ｓｎ：６０原子％、Ｇｅ：９原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１１．３ｃｍ２／Ｖｓ、キャリア濃度は１．６Ｅ＋１９（１．６×１０19）／ｃｍ3であった。
（サンプル６−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：２原子％、Ｓｎ：５８原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３．５ｃｍ２／Ｖｓ、キャリア濃度は７．３Ｅ＋１６（７．３×１０16）／ｃｍ3であった。
実験例６の結果を表６にまとめて示す。
Figure 0006895544
（実験例７）
（サンプル７−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：９１原子％、Ｓｎ：２原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、結晶質であった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は３５．２ｃｍ２／Ｖｓ、キャリア濃度は８．９Ｅ＋１９（８．９×１０19）／ｃｍ3であった。
（サンプル７−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８９原子％、Ｓｎ：４原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３３．２ｃｍ２／Ｖｓ、キャリア濃度は９．８Ｅ＋１８（９．８×１０18）／ｃｍ3であった。
（サンプル７−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８６原子％、Ｓｎ：７原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３０．２ｃｍ２／Ｖｓ、キャリア濃度は１．０Ｅ＋１９（１．０×１０19）／ｃｍ3であった。
（サンプル７−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７３原子％、Ｓｎ：２０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３２．０ｃｍ２／Ｖｓ、キャリア濃度は３．１Ｅ＋１９（３．１×１０19）／ｃｍ3であった。
（サンプル７−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６３原子％、Ｓｎ：３０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３０．８ｃｍ２／Ｖｓ、キャリア濃度は３．３Ｅ＋１９（３．３×１０19）／ｃｍ3であった。
（サンプル７−６）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３３原子％、Ｓｎ：６０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度１８．２ｃｍ２／Ｖｓ、キャリア濃度は２．２Ｅ＋１９（２．２×１０19）／ｃｍ3であった。
実験例７の結果を表７にまとめて示す。
Figure 0006895544
（実験例８）
（サンプル８−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５８原子％、Ｓｎ：２原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は８．２ｃｍ２／Ｖｓ、キャリア濃度は３．８Ｅ＋１６（３．８×１０16）／ｃｍ3であった。
（サンプル８−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５６原子％、Ｓｎ：４原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度１０．２ｃｍ２／Ｖｓ、キャリア濃度は４．５Ｅ＋１６（４．５×１０16）／ｃｍ3であった。
（サンプル８−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５３原子％、Ｓｎ：７原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度１１．０ｃｍ２／Ｖｓ、キャリア濃度は８．１Ｅ＋１６（８．１×１０16）／ｃｍ3であった。
（サンプル８−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４０原子％、Ｓｎ：２０原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度１０．５ｃｍ２／Ｖｓ、キャリア濃度は６．６Ｅ＋１６（６．６×１０16）／ｃｍ3であった。
（サンプル８−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３０原子％、Ｓｎ：３０原子％、Ｇｅ：４０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度１１．５ｃｍ２／Ｖｓ、キャリア濃度は７．７Ｅ＋１６（７．７×１０16）／ｃｍ3であった。
（サンプル８−６）
Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｓｎ：６０原子％、Ｇｅ：４０原子％であるＳｎ−Ｇｅ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度３．５ｃｍ２／Ｖｓ、キャリア濃度は７．３Ｅ＋１６（７．３×１０16）／ｃｍ3であった。
実験例８の結果を表８にまとめて示す。
Figure 0006895544
（実験例９）
（サンプル９−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＴｉを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８０原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｔｉ：３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｔｉ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２１．８ｃｍ２／Ｖｓ、キャリア濃度は２．３Ｅ＋１８（２．３×１０18）／ｃｍ3であった。
（サンプル９−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＴｉを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７９原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｔｉ：４原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｔｉ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１８．８ｃｍ２／Ｖｓ、キャリア濃度は１．９Ｅ＋１８（１．９×１０18）／ｃｍ3であった。
（サンプル９−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＴｉを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７６原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｔｉ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｔｉ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１５．０ｃｍ２／Ｖｓ、キャリア濃度は７．９Ｅ＋１７（７．９×１０17）／ｃｍ3であった。
（サンプル９−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＴｉを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７１原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｔｉ：１２原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｔｉ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は６．５ｃｍ２／Ｖｓ、キャリア濃度は１．２Ｅ＋１７（１．２×１０17）／ｃｍ3であった。
（サンプル９−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＣａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８２原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｃａ：１原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｃａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２５．９ｃｍ２／Ｖｓ、キャリア濃度は９．０Ｅ＋１８（９．０×１０18）／ｃｍ3であった。
（サンプル９−６）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＣａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８０原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｃａ：３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｃａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２０．５ｃｍ２／Ｖｓ、キャリア濃度は３．４Ｅ＋１８（３．４×１０18）／ｃｍ3であった。
（サンプル９−７）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＣａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７８原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｃａ：５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｃａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１８．９ｃｍ２／Ｖｓ、キャリア濃度は１．９Ｅ＋１８（１．９×１０18）／ｃｍ3であった。
（サンプル９−８）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第１の元素（α）としてＣａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７１原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｃａ：１２原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｃａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は８．９ｃｍ２／Ｖｓ、キャリア濃度は６．１Ｅ＋１７（６．１×１０17）／ｃｍ3であった。
（サンプル９−９）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第２の元素（β）としてＧａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７９．５原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｇａ：３．５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｇａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２６．６ｃｍ２／Ｖｓ、キャリア濃度は７．２Ｅ＋１８（７．２×１０18）／ｃｍ3であった。
（サンプル９−１０）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第２の元素（β）としてＧａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７５．６原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｇａ：７．４原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｇａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は２２．４ｃｍ２／Ｖｓ、キャリア濃度は３．６Ｅ＋１８（３．６×１０18）／ｃｍ3であった。
（サンプル９−１１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第２の元素（β）としてＧａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６９．７原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｇａ：１３．３原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｇａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１７．６ｃｍ２／Ｖｓ、キャリア濃度は２．４Ｅ＋１８（２．４×１０18）／ｃｍ3であった。
（サンプル９−１２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏ系材料に第２の元素（β）としてＧａを添加したターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ、Ｇｅ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５９原子％、Ｓｎ：７原子％、Ｇｅ：１０原子％、Ｇａ：２４原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｇａ−Ｏ系酸化物半導体薄膜を作製した。得られた薄膜は、アモルファスであった。
作製した酸化物半導体薄膜の電気特性を評価した結果、移動度は１０．２ｃｍ２／Ｖｓ、キャリア濃度は１．０Ｅ＋１８（１．０×１０18）／ｃｍ3であった。
実験例９の結果を表９にまとめて示す。
Figure 0006895544
実験例１〜８の結果より、Ｉｎの含有量が多いほど移動度が高くなる傾向にあり、Ｇｅの含有量が多いほどキャリア濃度が低くなる傾向にある。特に、Ｇｅの含有量を７原子％以上とすることで膜中のキャリア濃度を１０19／ｃｍ3オーダー以下に抑えることができる。また、Ｇｅの含有量を４０原子％以下とすることにより、約２０〜３５ｃｍ２／Ｖｓの高い移動度を得ることができる。また、Ｇｅの含有量を４０原子％以下に抑えることで、１０ｃｍ２／Ｖｓ以上の移動度が得られやすくなる。
一方、Ｓｎの含有量が多いほど、アモルファスの薄膜が得られやすくなり、例えば、Ｓｎ含有量を４原子％以上とすることで、Ｇｅ含有量７原子％のサンプルでもアモルファスの薄膜を得ることができる（サンプル２−３参照）。さらにＳｎの含有量が多いほど、Ｇｅの含有量の増加に伴う移動度の低下を抑制することができる。Ｓｎの含有量は、Ｇｅの含有量に応じて最適化するのが好適であり、１０ｃｍ２／Ｖｓ以上の移動度を確保するためには、Ｓｎの含有量は６０原子％以下であることが好ましい。
さらに、実験例９の結果より、第１の元素（α）あるいは第２の元素（β）の含有量が多いほどキャリア濃度が低下することから、Ｉｎ−Ｓｎ−Ｇｅ系の酸化物半導体においてもキャリアキラーとして機能することが確認された。なお、第１の元素（α）あるいは第２の元素（β）の添加により移動度も低下するため、１０ｃｍ２／Ｖｓ以上の移動度を確保するためには、第１の元素（α）の含有量は１０原子％以下、第２の元素（β）の含有量は２５原子％以下であることが好ましい。なお、第１の元素（α）あるいは第２の元素（β）の最小含有量は、キャリアキラーとしての効果が確認できる量であれば特に限定されず、１原子％以下であってもよい。
（実験例１０）
（サンプル１０−１）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８３原子％、Ｓｎ：１０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
ＰＢＴＳ（ΔＶth）は、６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加した後の閾値電圧の変化量とした。
ＮＢＴＳ（ΔＶth）は、６０℃の温度下で、−３０Ｖのゲート電圧を６０分間印加した後の閾値電圧の変化量とした。
成膜条件としては、基板温度は１００℃、スパッタガスはアルゴン及び酸素の混合ガス（酸素含有比率７％）、膜厚は５０ｎｍとした。
評価の結果、移動度は４４．３ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は３．６Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は−１．０Ｖであった。
（サンプル１０−２）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７３原子％、Ｓｎ：２０原子％、Ｇｅ：７原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
評価の結果、移動度は４０．２ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は３．５Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は−１．４Ｖであった。
（サンプル１０−３）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７５原子％、Ｓｎ：１０原子％、Ｇｅ：１５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
評価の結果、移動度は３７．２ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は３．８Ｖ、ＰＢＴＳ（Ｖth）は＋０．７Ｖ、ＮＢＴＳ（Ｖth）は−０．９Ｖであった。
（サンプル１０−４）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６５原子％、Ｓｎ：２０原子％、Ｇｅ：１５原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
評価の結果、移動度は３１．２ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は４．０Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は−１．０Ｖであった。
（サンプル１０−５）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：７０原子％、Ｓｎ：１０原子％、Ｇｅ：２０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
評価の結果、移動度は２０．１ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は４．１Ｖ、ＰＢＴＳ（Ｖth）は＋１．０Ｖ、ＮＢＴＳ（Ｖth）は−０．７Ｖであった。
（サンプル１０−６）
Ｉｎ−Ｓｎ−Ｇｅ−Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｓｎ及びＧｅの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６０原子％、Ｓｎ：２０原子％、Ｇｅ：２０原子％であるＩｎ−Ｓｎ−Ｇｅ−Ｏ系酸化物半導体薄膜をスパッタ法で作製した。作製した酸化物半導体薄膜を活性層として図１に示した構造の薄膜トランジスタを作製し、各々のトランジスタ特性（移動度、閾値電圧（Ｖth）、ＰＢＴＳ（ΔＶth）、ＮＢＴＳ（ΔＶth））を評価した。
評価の結果、移動度は１９．８ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は４．２Ｖ、ＰＢＴＳ（Ｖth）は＋０．９Ｖ、ＮＢＴＳ（Ｖth）は−０．６Ｖであった。
実験例１０の結果を表１０にまとめて示す。
Figure 0006895544
実験例１０の結果より、Ｇｅ含有量が７原子％以上であるＩｎ−Ｓｎ−Ｇｅ系酸化物半導体薄膜を活性層に用いた薄膜トランジスタにおいては、約２０ｃｍ２／Ｖｓ以上の高い移動度が得られることが確認された。また、スイッチング動作の信頼性の指標となるＰＢＴＳ特性およびＮＢＴＳ特性のいずれについても良好な値であることが確認された。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば以上の実施形態では、いわゆるボトムゲート型（逆スタガ型）のトランジスタを例に挙げて説明したが、トップゲート型（スタガ型）の薄膜トランジスタにも本発明は適用可能である。
また、上述した薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等のアクティブマトリクス型表示パネル用のＴＦＴとして用いることができる。これ以外に、上記トランジスタは、各種半導体装置あるいは電子機器のトランジスタ素子として用いることができる。
１０…基板
１１…ゲート電極
１２…ゲート絶縁膜
１３…活性層
１４Ｓ…ソース電極
１４Ｄ…ドレイン電極
１５…保護膜

Claims (10)

  1. Ｉｎ、ＳｎおよびＧｅを主成分としてＧｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比で０．０７以上０．４０以下含有し、
    Ｚｎを任意成分としてＺｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ＋Ｚｎ）の原子比で０以上０．２５以下含有する、酸化物半導体で構成された
    酸化物半導体薄膜。
  2. 請求項１に記載の酸化物半導体薄膜であって、
    Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．０４以上０．６０以下である
    酸化物半導体薄膜。
  3. 請求項１または２に記載の酸化物半導体薄膜であって、
    Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．３以上であり、
    Ｇｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比は、０．１０以上０．２５以下である
    酸化物半導体薄膜。
  4. 請求項１〜３のいずれか１つに記載の酸化物半導体薄膜であって、
    前記酸化物半導体は、Ｓｉ、Ｔｉ、Ｍｇ、Ｃａ、Ｂａ、Ｚｒ、Ａｌ、Ｗ、Ｔａ、ＨｆおよびＢから選択される少なくとも１つの元素である第１の元素をさらに含有する
    酸化物半導体薄膜。
  5. 請求項４に記載の酸化物半導体薄膜であって、
    前記第１の元素をαとしたとき、
    α／（Ｉｎ＋Ｓｎ＋Ｇｅ＋α）の原子比は、０．１０以下である
    酸化物半導体薄膜。
  6. 請求項１〜３のいずれか１つに記載の酸化物半導体薄膜であって、
    前記酸化物半導体は、ＳｒおよびＧａから選択される少なくとも１つの元素である第２の元素をさらに含有する
    酸化物半導体薄膜。
  7. 請求項６に記載の酸化物半導体薄膜であって、
    前記第２の元素をβとしたとき、
    β／（Ｉｎ＋Ｓｎ＋Ｇｅ＋β）の原子比は、０．２５以下である
    酸化物半導体薄膜。
  8. 請求項１〜７のいずれか１つに記載の酸化物半導体薄膜からなる活性層
    を具備する薄膜トランジスタ。
  9. 請求項１〜７のいずれか１つに記載の酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
    ゲート電極の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
    前記活性層を下地膜とする金属層を形成し、
    前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    薄膜トランジスタの製造方法。
  10. Ｉｎ、ＳｎおよびＧｅを主成分としてＧｅ／（Ｉｎ＋Ｓｎ＋Ｇｅ）の原子比で０．０７以上０．４０以下含有し、
    Ｚｎを任意成分としてＺｎ／（Ｉｎ＋Ｓｎ＋Ｇｅ＋Ｚｎ）の原子比で０以上０．２５以下含有する、酸化物半導体で構成された
    スパッタリングターゲット。
JP2019561204A 2018-06-21 2019-06-19 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット Active JP6895544B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018117885 2018-06-21
JP2018117885 2018-06-21
PCT/JP2019/024344 WO2019244945A1 (ja) 2018-06-21 2019-06-19 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット

Publications (2)

Publication Number Publication Date
JPWO2019244945A1 JPWO2019244945A1 (ja) 2020-06-25
JP6895544B2 true JP6895544B2 (ja) 2021-06-30

Family

ID=68983879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019561204A Active JP6895544B2 (ja) 2018-06-21 2019-06-19 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット

Country Status (6)

Country Link
US (1) US11335782B2 (ja)
JP (1) JP6895544B2 (ja)
KR (1) KR102478014B1 (ja)
CN (1) CN112335058B (ja)
TW (1) TWI730344B (ja)
WO (1) WO2019244945A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009453A (ko) 2019-06-28 2022-01-24 가부시키가이샤 아루박 스퍼터링 타깃 및 스퍼터링 타깃의 제조방법
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
CN117751435A (zh) * 2021-07-30 2024-03-22 株式会社Flosfia 氧化物半导体及半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5386084B2 (ja) * 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
WO2009008297A1 (ja) * 2007-07-06 2009-01-15 Sumitomo Metal Mining Co., Ltd. 酸化物焼結体とその製造方法、ターゲット、及びそれを用いて得られる透明導電膜ならびに透明導電性基材
JP5552440B2 (ja) 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法
KR20210043743A (ko) * 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013093561A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜
TWI545777B (zh) * 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
JP2017033963A (ja) * 2015-07-28 2017-02-09 株式会社神戸製鋼所 薄膜トランジスタ
WO2017037568A1 (en) * 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
CN108886060A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
JP2018067672A (ja) 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11335782B2 (en) 2022-05-17
US20210257465A1 (en) 2021-08-19
WO2019244945A1 (ja) 2019-12-26
CN112335058B (zh) 2024-03-08
KR20210019545A (ko) 2021-02-22
CN112335058A (zh) 2021-02-05
TWI730344B (zh) 2021-06-11
TW202000952A (zh) 2020-01-01
JPWO2019244945A1 (ja) 2020-06-25
KR102478014B1 (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
EP2273540B1 (en) Method for fabricating field-effect transistor
TWI478308B (zh) Wiring construction and display device
JP6895544B2 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US20120286265A1 (en) Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP6505804B2 (ja) 薄膜トランジスタ
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP6853421B2 (ja) 結晶酸化物薄膜、積層体及び薄膜トランジスタ
TWI424570B (zh) 具有銅電極之ｔｆｔ電晶體
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
WO2016035503A1 (ja) 薄膜トランジスタ
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW202404101A (zh) 積層構造及薄膜電晶體
TW202404100A (zh) 積層構造及薄膜電晶體
KR20150029843A (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20140140937A (ko) 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
TW201210026A (en) Thin-film transistor substrate and display device having thin-film transistor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6895544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250