KR102478014B1 - 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟 - Google Patents

산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟 Download PDF

Info

Publication number
KR102478014B1
KR102478014B1 KR1020217001228A KR20217001228A KR102478014B1 KR 102478014 B1 KR102478014 B1 KR 102478014B1 KR 1020217001228 A KR1020217001228 A KR 1020217001228A KR 20217001228 A KR20217001228 A KR 20217001228A KR 102478014 B1 KR102478014 B1 KR 102478014B1
Authority
KR
South Korea
Prior art keywords
thin film
atomic
oxide semiconductor
semiconductor thin
mobility
Prior art date
Application number
KR1020217001228A
Other languages
English (en)
Other versions
KR20210019545A (ko
Inventor
타쿠 한나
모토시 코바야시
준고 오노다
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20210019545A publication Critical patent/KR20210019545A/ko
Application granted granted Critical
Publication of KR102478014B1 publication Critical patent/KR102478014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명의 한 형태와 관련되는 산화물 반도체 박막은, In, Sn 및 Ge를 주성분으로 하는 산화물 반도체로 구성된다. Ge/(In＋Sn＋Ge)의 원자비는, 0.07 이상 0.40 이하이다. 이로 인해, 10 ㎠/Vs 이상의 이동도를 가지는 트랜지스터 특성을 얻을 수 있다.

Description

산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟
본 발명은, 예를 들면 박막 트랜지스터의 활성층(채널층)으로서 이용되는 산화물 반도체 박막, 이것을 구비한 박막 트랜지스터 및 그 제조 방법, 및 상기 산화물 반도체 박막 제조용의 스퍼터링 타겟에 관한 것이다.
In－Ga－Zn－O계 산화물 반도체막(IGZO)을 활성층에 이용한 박막 트랜지스터 (TFT：Thin－Film　Transistor)는, 종래의 아몰퍼스 실리콘막을 활성층에 이용한 TFT와 비교하여, 고이동도를 얻을 수 있기 때문에, 최근, 여러 가지의 디스플레이에 폭넓게 적용되고 있다(예를 들면 특허문헌 1 ~ 3 참조).
예를 들면 특허문헌 1에는, 유기 EL 소자를 구동하는 TFT의 활성층이 IGZO로 구성된 유기 EL 표시장치가 개시되어 있다. 특허문헌 2에는, 채널층(활성층)이 a－IGZO로 구성되고, 이동도가 5 ㎠/Vs 이상의 박막 트랜지스터가 개시되어 있다. 또한 특허문헌 3에는, 활성층이 IGZO로 구성되고, 온/오프 전류비가 5자리수 이상의 박막 트랜지스터가 개시되어 있다.
특허문헌 1:일본 특허공개 2009－31750호 공보 특허문헌 2:일본 특허공개 2011－216574호 공보 특허문헌 3:WO2010/092810호
최근, 각종 디스플레이에서의 고해상도화나 저소비 전력화, 고프레임 레이트화에 관한 요구로부터, 보다 높은 이동도를 나타내는 산화물 반도체에의 요구가 높아지고 있다. 그러나, 활성층에 IGZO를 이용하는 박막 트랜지스터에서는, 이동도로 10 ㎠/Vs를 초과하는 값을 얻는 것이 어렵고, 보다 높은 이동도를 나타내는 박막 트랜지스터 용도의 재료의 개발이 요구되고 있다.
이상과 같은 사정을 감안해서, 본 발명의 목적은, IGZO 대신에 고특성의 산화물 반도체 박막, 이것을 구비한 박막 트랜지스터 및 그 제조 방법, 및 상기 산화물 반도체 박막 제조용의 스퍼터링 타겟을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 한 형태와 관련되는 산화물 반도체 박막은, In, Sn 및 Ge를 주성분으로 하는 산화물 반도체로 구성된다.
Ge/(In＋Sn＋Ge)의 원자비는, 0.07 이상 0.40 이하이다.
이로 인해, 10 ㎠/Vs 이상의 이동도를 가지는 트랜지스터 특성을 얻을 수 있다.
Ge/(In＋Sn＋Ge)의 원자비를 0.07 이상으로 함으로써, Sn의 함유량에 의존하지 않고, 아몰퍼스의 산화물 반도체 박막을 얻을 수 있다.
Sn/(In＋Sn＋Ge)의 원자비는, 0.04 이상 0.60 이하이어도 좋다.
Sn/(In＋Sn＋Ge)의 원자비를 0.04 이상으로 함으로써, 캐리어 농도가 5×1019 이하의 산화물 반도체 박막을 얻을 수 있다.
Sn/(In＋Sn＋Ge)의 원자비를 0.60 이하로 함으로써, Ge의 함유량에 의존하지 않고, 이동도 10 이상의 산화물 반도체 박막을 얻을 수 있다.
In/(In＋Sn＋Ge)의 원자비는, 0.3 이상이고, Ge/(In＋Sn＋Ge)의 원자비는, 0.10 이상 0.25 이하이어도 좋다. 이로 인해, Sn의 함유량에 의존하지 않고, 아몰퍼스의 산화물 반도체 박막을 얻을 수 있다.
상기 산화물 반도체는, Si, Ti, Mg, Ca, Ba, Zr, Al, W, Ta, Hf 및 B로부터 선택되는 적어도 1개의 원소인 제1의 원소를 더 함유해도 좋다.
혹은 상기 산화물 반도체는, Sr, Ga 및 Zn로부터 선택되는 적어도 1개의 원소인 제2의 원소를 더 함유해도 좋다.
본 발명의 한 형태와 관련되는 박막 트랜지스터는, 상기 구성의 산화물 반도체 박막으로 이루어지는 활성층을 구비한다.
본 발명의 한 형태와 관련되는 박막 트랜지스터의 제조 방법은, 상기 구성의 산화물 반도체 박막으로 이루어지는 활성층을 구비하는 박막 트랜지스터의 제조 방법으로서,
게이트 전극 상에 게이트 절연막을 형성하고,
상기 게이트 절연막 상에 상기 활성층을 스퍼터링법으로 형성하고,
상기 활성층을 하지막(下地膜)으로 하는 금속층을 형성하고,
상기 금속층을 습식 에칭법으로 패터닝 함으로써 소스 전극 및 드레인 전극을 형성한다.
본 발명의 한 형태와 관련되는 스퍼터링 타겟은, In, Sn 및 Ge를 주성분으로 하는 산화물 반도체의 소결체로 구성된다.
Ge/(In＋Sn＋Ge)의 원자비는, 0.07 이상 0.40 이하이다.
이상 말한 바와 같이, 본 발명에 따르면, 예를 들면, IGZO 대신에 고특성의 박막 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 일 실시형태와 관련되는 박막 트랜지스터의 구성을 나타내는 개략 단면도이다.
도 2는 스퍼터법으로 성막한 In－Ge－O계 재료에서의 Ge의 함유량(원자%)으로 얻어지는 박막의 결정성에 대해 평가한 실험 결과이다.
도 3은 In－Ge－O계 재료에서의 이동도의 Ge 농도 의존성을 나타내는 일 실험 결과이다.
도 4는 In－Ge－O계 재료에서의 캐리어 농도의 Ge 농도 의존성을 나타내는 일 실험 결과이다.
도 5는 In－Sn－Ge－O계 재료에서의 결정성의 Sn 농도 의존성을 나타내는 일 실험 결과이다.
도 6은 In－Sn－Ge－O계 재료에서의 이동도의 Sn 농도 의존성을 나타내는 일 실험 결과이다.
도 7은 Sn 함유량을 5 원자%에 고정해 성막한 In－Sn－Ge－O계 재료에서의 이동도의 Ge 농도 의존성을 나타내는 일 실험 결과이다.
도 8은 Sn 함유량을 5 원자%에 고정해 성막한 In－Sn－Ge－O계 재료에서의 캐리어 농도의 Ge 농도 의존성을 나타내는 일 실험 결과이다.
도 9는 Ge 함유량을 5 원자%에 고정해, Sn의 함유량을 5 원자%, 20 원자% 및 40 원자%에 할당했을 때의 박막의 결정성에 대한 평가 결과를 나타내는 도면이다.
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다.
도 1은, 본 발명의 일 실시형태와 관련되는 박막 트랜지스터의 구성을 나타내는 개략 단면도이다. 본 실시형태에서는, 이른바 보텀 게이트형의 전계 효과형 트랜지스터를 예로 들어 설명한다.
［박막 트랜지스터］
본 실시형태의 박막 트랜지스터(100)는, 게이트 전극(11), 게이트 절연막(12), 활성층(13), 소스 전극(14S), 및 드레인 전극(14D)을 가진다.
게이트 전극(11)은, 기재(10)의 표면에 형성된 도전막으로 이루어진다. 기재(10)는, 전형적으로는, 투명한 유리 기판이다. 게이트 전극(11)은, 전형적으로는, 몰리브덴(Mo), 티탄(Ti), 알루미늄(Al), 구리(Cu) 등의 금속 단층막 혹은 금속 다층막으로 구성되고, 예를 들면 스퍼터링법에 의해 형성된다. 본 실시형태에서는, 게이트 전극(11)은, 몰리브덴으로 구성된다. 게이트 전극(11)의 두께는 특별히 한정되지 않고, 예를 들면, 200 nm이다. 게이트 전극(11)은, 예를 들면, 스퍼터법, 진공 증착법 등으로 성막된다.
활성층(13)은, 박막 트랜지스터(100)의 채널층으로서 기능한다. 활성층(12)의 막 두께는, 예를 들면 10 nm ~ 200 nm이다. 활성층(13)은, In(인듐), Sn(주석) 및 Ge(게르마늄)를 포함하는 In－Sn－Ge－O계 산화물 반도체 박막으로 구성된다. 활성층(13)은, 예를 들면, 스퍼터법으로 성막된다. 상기 산화물 반도체 박막의 구체적인 조성에 대해서는 후술한다.
게이트 절연막(12)은, 게이트 전극(11)과 활성층(13)의 사이에 형성된다. 게이트 절연막(12)은, 예를 들면, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 적층막으로 구성된다. 성막 방법은 특별히 한정되지 않고, CVD법이어도 좋고, 스퍼터링법, 증착법 등이어도 좋다. 게이트 절연막(12)의 막 두께는 특별히 한정되지 않고, 예를 들면, 200 nm ~ 400 nm이다.
소스 전극(14S) 및 드레인 전극(14D)은, 활성층(13) 상에 서로 이간해 형성된다. 소스 전극(14S) 및 드레인 전극(14D)은, 예를 들면, 알루미늄, 몰리브덴, 구리, 티탄 등의 금속 단층막 혹은 이들 금속의 다층막으로 구성할 수 있다. 후술한 바와 같이, 소스 전극(14S) 및 드레인 전극(14D)은, 금속막을 패터닝 함으로써 동시에 형성할 수 있다. 상기 금속막의 두께는, 예를 들면, 100 nm ~ 200 nm이다. 소스 전극(14S) 및 드레인 전극(14D)은, 예를 들면, 스퍼터법, 진공 증착법 등으로 성막된다.
소스 전극(14S) 및 드레인 전극(14D)은, 보호막(15)에 의해서 피복된다. 보호막(15)은, 예를 들면 실리콘 산화막, 실리콘 질화막, 또는 이들 적층막 등의 전기 절연성 재료로 구성된다. 보호막(15)은, 활성층(13)을 포함하는 소자부를 바깥 공기로부터 차폐하기 위한 것이다. 보호막(15)의 막 두께는 특별히 한정되지 않고, 예를 들면, 100 nm ~ 300 nm이다. 보호막(15)은, 예를 들면, CVD법으로 성막된다.
보호막(15)의 형성 후, 아닐 처리가 실시된다. 이로 인해, 활성층(13)이 활성화 된다. 아닐 조건은 특별히 한정되지 않고, 본 실시형태에서는, 대기 중에서 약 300℃, 1시간 실시된다.
보호막(15)에는 적절한 위치에 소스/드레인 전극(14S, 14D)를 배선층(도시 생략)과 접속하기 위한 층간접속홀이 설치되어 있다. 상기 배선층은, 박막 트랜지스터(100)를 도시하지 않는 주변회로에 접속하기 위한 것으로, ITO 등의 투명 도전막으로 구성되어 있다.
［산화물 반도체 박막］
계속해서, 활성층(13)을 구성하는 산화물 반도체 박막에 대해 설명한다.
고이동도의 산화물 반도체 재료로는, ITO(In－Sn－O) 계, IGZO(In－Ga－Zn－O) 계 등이 대표적이다. 이러한 산화물 반도체 재료는, 성막 직후의 결정성이 아몰퍼스이기 때문에, 습식 에칭법에 따르는 패터닝을 용이하게 행할 수 있다. 패터닝 후는, 열처리에 의해 활성화시킴으로써, 소망하는 트랜지스터 특성을 발현시키도록 하고 있다.
일반적으로 고이동도 산화물은 이동도가 상승함에 따라, 게이트 임계값 전압의 변동을 소정값 이하로 억제하는 것이 곤란하게 되기 때문에 장기에 걸쳐 신뢰성이 높은 스위칭 동작을 확보하는 것이 곤란하다고 하는 문제가 있다. 이러한 문제의 원인으로서 산소의 결손이 기인하기 때문에 Hf(하프늄)나 Ti(티탄), W(텅스텐)과 같은 산소와의 결합이 강한 재료를 캐리어 킬러로서 소량 첨가하는 것이 널리 행해지고 있다. 그러나, 소망하는 신뢰성을 확보하기 위해서는, 이러한 원소를 충분한 양 첨가할 필요가 있지만, 캐리어 킬러 원소의 다량 첨가는 반대로 이동도의 저하로 연결된다.
한편, 본 발명자들은, In를 베이스로 하고, 이에 캐리어 킬러로서 효과가 높고 이동도의 저하율이 낮은 Ge를 소정 이상 첨가함으로써 종래의 ITO계 및 IGZO계 재료보다도 이동도 및 신뢰성의 쌍방을 높일 수 있는 것을 찾아냈다.
예를 들면 도 2에, 스퍼터법으로 성막한 In－Ge－O계 재료에서의 Ge의 함유량(원자%)으로 얻어지는 박막의 결정성에 대해 평가한 실험 결과를 나타낸다. 여기에서는, 성막 후, 대기 중에서 350℃에서 1시간 아닐 처리한 박막 샘플을 평가하였다. 동일 도면에 나타낸 바와 같이, Ge 함유량이 4.3 원자%의 샘플은 결정질인 반면, Ge 함유량이 7% 및 20%의 샘플은, 각각 아몰퍼스이었다.
한편, 도 3 및 도 4에, 상기 각 샘플의 이동도 및 캐리어 농도의 Hall 효과 측정기로의 측정 결과를 각각 나타낸다. 이동도에 관해서는, 도 3에 나타낸 바와 같이, Ge의 함유량이 많아질수록 저하하는 경향이 있다. 캐리어 농도에 관해서는, 도 4에 나타낸 바와 같이, Ge의 함유량이 4.3 원자% 및 11 원자%의 샘플은 1×1020(/㎤)으로 높은 값을 나타내지만, Ge 함유량이 20 원자%의 샘플은 1×1018(/㎤) 이하까지 저하한다. 캐리어 농도의 적합한 범위는, 일반적으로, 1018 ~ 1019(/㎤)의 오더로 되어 있고, 1×1018(/㎤) 미만에서는 이동도의 저하가 현저하게 되고, 1×1020(/㎤)을 초과하면 스위칭 동작의 신뢰성의 저하가 현저하게 된다.
도 2 ~ 도 4의 결과로부터, Ge 함유량을 7 원자% 이상으로 함으로써, 아몰퍼스의 산화물 박막이 얻어지는 동시에, 캐리어 킬러로서 충분한 효과가 얻어지는 것이 확인되었다.
계속해서, In－Sn－Ge－O계 재료에서의 결정성 및 이동도의 Sn 농도 의존성을 도 5 및 도 6에 각각 나타낸다. 이동도의 측정에는 Hall 효과 측정기를 이용하였다. 여기에서는, Ge 함유량을 12 원자%에 고정해, 성막 후, 대기 중에서 350℃ (도 6 중 「◆」) 및 400℃ (도 6 중 「◇」)에서 1시간 아닐 처리한 박막 샘플을 평가하였다.
도 5에 나타낸 바와 같이, Sn 함유량이 2.4 원자%, 4.3 원자% 및 7.5 원자%의 샘플은 모두 아몰퍼스이었다. 이 점에서, Sn 함유량에 의존하지 않고, 스퍼터법에 따라 성막되는 In－Sn－Ge－O계 산화물 박막은, 아몰퍼스인 것이 추인(推認)된다. 한편, 도 6에 나타낸 바와 같이, Sn 함유량이 30 원자%까지는 이동도의 현저한 저하는 인정되지 않고(대체로, 30 ㎠/Vs 전후), Sn 함유량을 60 원자%까지 증가시켰을 경우에도 10 ㎠/Vs 이상의 이동도가 얻어졌다.
계속해서, Sn 함유량을 5 원자%에 고정해 성막한 In－Sn－Ge－O계 재료에서의 이동도 및 캐리어 농도의 Ge 농도 의존성을 도 7 및 도 8에 각각 나타낸다. 이동도 및 캐리어 농도의 측정에는 Hall 효과 측정기를 이용하였다. 여기에서는, 산화 인듐, 산화 게르마늄, 산화 주석의 3개의 타겟을 산소 분위기 중에서 동시에 스퍼터 하는 3원 스퍼터법을 채용하였다. 성막 후, 대기 중에서 350℃ (각 도면 중 「◆」) 및 400℃ (각 도면 중 「◇」)에서 1시간 아닐 처리한 박막 샘플을 각각 평가하였다.
도 7에 나타낸 바와 같이, 모든 샘플에 대해 이동도가 10 ㎠/Vs 이상인 것이 확인되었다. 또한, 도 7 및 도 8에 나타낸 바와 같이, Ge 함유량이 10 ~ 25 원자%의 범위에서, 이동도가 15 ㎠/Vs 이상, 캐리어 농도가 1×1018 ~ 1×1019(/㎤)인 것이 확인되었다.
또한 도 7 및 도 8의 평가 결과는 3원 스퍼터에 의해서 성막한 샘플에 대한 것이지만, Ge 함유량이 15 원자%(Sn 함유량 5 원자%)의 In－Sn－Ge－O계 소결체 타겟을 이용하여 성막한 샘플에 대해 측정한 이동도 및 캐리어 농도를 도 7 및 도 8에 아울러 나타낸다. 각 도면 중 「▲」은 대기 중에서 350℃에서, 「△」은 대기 중에서 400℃에서 1시간 아닐 처리한 박막 샘플을 각각 나타낸다. 도 7 및 도 8에 나타낸 바와 같이, 소결체 타겟에서도 3원 스퍼터법으로 성막한 샘플과 동등한 전기 특성을 나타내고, 이동도가 약 20 ~ 30 ㎠/Vs, 캐리어 농도가 약 5×1018 ~ 1×1019(/㎤)인 것이 확인되었다.
한편, 상술한 바와 같이 Ge 함유량이 12 원자% 이상으로 아몰퍼스의 박막을 얻어지는 것을 설명했지만, Ge 대신에 Sn의 함유량을 늘리는 것도 아몰퍼스의 박막을 얻을 수 있다. 도 9에, Ge 함유량을 5 원자%에 고정해, Sn의 함유량을 5 원자%, 20 원자% 및 40 원자%에 할당했을 때의 박막의 결정성에 대한 평가 결과를 나타낸다. 여기에서는, 성막 후, 대기 중에서 350℃에서 1시간 아닐 처리한 박막 샘플을 평가하였다. 동일 도면에 나타낸 바와 같이, Sn 함유량을 20 원자% 이상으로 함으로써, 아몰퍼스의 In－Sn－Ge－O계 박막을 얻을 수 있다.
본 실시형태의 활성층(13)은, 상술한 바와 같이, In, Sn 및 Ge를 포함하는 산화물 반도체 박막으로 구성된다. Ge/(In＋Sn＋Ge)의 원자비는, 0.07 이상 0.4 이하이다.
또한 조성의 상한치 및 하한치는, 소수점 셋째자리를 반올림한 값이다(이하 같이).
활성층(13)을 상기 조성 범위의 In－Sn－Ge－O계 산화물 반도체 박막으로 구성함으로써, 10 ㎠/Vs 이상의 이동도를 가지는 트랜지스터 특성을 얻을 수 있다.
활성층(13)으로서 Sn/(In＋Sn＋Ge)의 원자비를 0.03 이상 0.60 이하로 함으로써, 아몰퍼스의 In－Sn－Ge－O계 산화물 반도체 박막을 얻을 수 있으므로, 활성층(13)을 예를 들면 옥살산계 에칭액 등을 이용하여 용이하게 패터닝할 수 있다.
또한 활성층(13)이 Sn를 포함하는 산화물 반도체 박막으로 구성되어 있기 때문에, 활성층(13)의 내약품성을 높일 수 있다. 이 때문에, 소스 전극(14S) 및 드레인 전극(14D)의 패터닝 공정 시에, 활성층을 에칭액으로부터 보호하는 에칭 스토퍼층을 설치할 필요가 없어진다. 이로 인해, 활성층(13)을 하지막으로 하는 금속층을 형성한 후, 상기 금속층을 습식 에칭법으로 패터닝 함으로써 소스 전극(14S) 및 드레인 전극(14D)을 용이하게 형성할 수 있게 된다.
에칭액으로는, 전형적으로는, 옥살산계 에천트(옥살산 95%)를 이용할 수 있고, 예를 들면, ITO-06 N(KANTO KAGAKU) 등을 들 수 있다.
활성층(13)을 구성하는 산화물 반도체 박막에서, Ge/(In＋Sn＋Ge)의 원자비는, 0.07 이상 0.40 이하, 보다 바람직하게는, 0.10 이상 0.25 이하이다. 이로 인해, Sn의 함유량에 의존하지 않고, 아몰퍼스의 산화물 반도체 박막을 얻을 수 있다. 또한, Ge의 함유량을 상기 범위로 함으로써, In/(In＋Sn＋Ge)의 원자비가 0.3 이상인 경우에서, 15 ~ 35 ㎠/Vs의 고이동도와 1019(/㎤) 오더 이하의 저캐리어 농도를 양립시킬 수 있다.
활성층(13)을 구성하는 산화물 반도체 박막은, Si(실리콘), Ti(티탄), Mg(마그네슘), Ca(칼슘), Zr(지르코늄), Al(알루미늄), W(텅스텐), Ta(탄탈), Hf(하프늄) 및 B(붕소)로부터 선택되는 적어도 1개의 원소인 제1의 원소(α)를 더 함유해도 좋다. 이들 제1의 원소(α)는, 캐리어 킬러로서 작용하는 원소이고, 박막 중의 캐리어 농도의 저감에 기여해 스위칭 동작의 신뢰성을 높일 수 있다.
제1의 원소(α)의 첨가량은 특별히 한정되지 않고, 예를 들면,α／(In＋Sn＋Ge＋α)의 원자비가 0.10 이하이다. 이로 인해, 캐리어 농도를 1018(/㎤) 오더 이하로 저감하면서, 10 ㎠/Vs 이상의 고이동도를 안정하게 실현할 수 있다.
혹은 활성층(13)을 구성하는 산화물 반도체 박막은, Sr(스트론튬), Ga(갈륨) 및 Zn(아연)로부터 선택되는 적어도 1개의 원소인 제2의 원소(β)를 더 함유해도 좋다. 이들 제2의 원소(β)도 또한, 캐리어 킬러로서 성능은 충분하지 않지만, 이동도의 저감이 적은 첨가 원소이고, 결정성의 개선이나 박막 중의 캐리어 농도의 저감에 기여해 스위칭 동작의 신뢰성을 높일 수 있다.
제2 원소(β)의 첨가량은 특별히 한정되지 않고, 예를 들면, β ／(In＋Sn＋Ge＋β)의 원자비가 0.25 이하이다. 이로 인해, 캐리어 농도를 1018(/㎤) 오더 이하로 저감하면서, 10 ㎠/Vs 이상의 고이동도를 안정하게 실현할 수 있다.
이상과 같이 구성되는 본 실시형태의 활성층(13)을 구비한 박막 트랜지스터(100)에서는, 임계값 전압의 변동을 소정 전압 이하로 억제할 수 있으므로, 장기에 걸쳐 신뢰성이 높은 스위칭 동작을 확보할 수 있게 된다. 예를 들면, 게이트 전극-소스 전극간(혹은 게이트 전극-소스 전극간 및 드레인 전극-소스 전극간)에 일정 계속 전압을 걸어 이 때의 임계값 전압의 변동을 평가하는 BTS 시험에서, PBTS(Positiｖe　Bias　Temperature　Stress) 및 NBTS(Negatiｖe　Bias　Temperature　Stress)의 어느 하나에 대해서도 양호한 결과가 얻어지는 것이 본 발명자들에 의해 확인되었다.
구체적으로, 60℃의 온도하에서,＋30 V의 게이트 전압을 60분간 계속 인가하는 PBTS 시험의 실시 전후에 임계값 전압의 변화량은, 0 V 이상 1 V 이하이었다.
또한, 60℃의 온도하에서, －30 V의 게이트 전압을 60분간 계속 인가하는 NBTS 시험의 실시 전후에 임계값 전압의 변화량은, －1 V 이상 0 V 이하이었다.
활성층(13)은, In, Sn 및 Ge의 각각의 산화물의 소결체로 구성된 스퍼터링 타겟을 이용하여 성막된 후, 소정 온도에서 열처리(아닐(anneal)) 됨으로써 형성된다. 상기 타겟을 소정 조건 하에서 스퍼터 함으로써, 타겟의 조성과 동일 또는 거의 동일한 조성을 가지는 산화물 반도체 박막이 형성된다. 이 반도체 박막을 소정 온도에서 아닐 처리함으로써 예를 들면, 이동도가 10 ㎠/Vs 이상의 트랜지스터 특성을 가지는 활성층(13)이 형성된다.
상기 스퍼터링 타겟은, In2O3, SnO2 및 GeO2 등의 In, Sn 및 Ge 각각의 산화물을 원료 분말에 이용하여 이들을 상기 조성비로 혼합한 소결체로 구성할 수 있다.
［실험예］
본 발명자들은, In－Sn－Ge－O계 산화물 박막을 스퍼터법으로 각각 형성하고, Hall 효과 측정기를 이용하여 이러한 막의 기본적인 전기 특성(이동도, 캐리어 농도)을 평가하였다.
이동도 및 캐리어 농도는, 성막 직후의 산화물 반도체 박막을 350℃에서 1시간, 대기 중에서 아닐한 후, Hall 효과 측정기로 측정하였다.
결정성은, X선 회절 측정 장치를 이용하여 박막의 X선 회절 패턴을 측정하고, 유의한 피크가 인정되었을 경우는 결정질이라고 평가하고, 유의한 피크가 없는 브로드한 패턴(할로우 패턴)인 경우는 아몰퍼스라고 평가하였다.
성막 조건으로는, 기판 온도는 100℃, 스퍼터 가스는 아르곤 및 산소의 혼합 가스(산소 함유 비율 7%), 막 두께는 50 nm로 하였다.
(실험예 1)
(샘플 1－1)
In－Sn－O 타겟을 이용하고, 유리 기판 상에, In 및 Sn의 합계량에 차지하는 각 원소의 원자비가 각각, In：98 원자%, Sn：2 원자%인 In－Sn－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 결정질이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 7.4㎠/Vs, 캐리어 농도는 5.6E＋20(5.6×1020)/㎤이었다.
(샘플 1－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：93 원자%, Sn：2 원자%, Ge：5 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 결정질이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 37.1㎠/Vs, 캐리어 농도는 1.7E＋20(1.7×1020)/㎤이었다.
(샘플 1－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：91 원자%, Sn：2 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 35.2㎠/Vs, 캐리어 농도는 4.6E＋19(4.6×1019)/㎤이었다.
(샘플 1－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：85 원자%, Sn：2 원자%, Ge：13 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 33.9㎠/Vs, 캐리어 농도는 7.9E＋18(7.9×1018)/㎤이었다.
(샘플 1－5)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：73 원자%, Sn：2 원자%, Ge：25 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 14.7㎠/Vs, 캐리어 농도는 9.6E＋17(9.6×1017)/㎤이었다.
(샘플 1－6)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：58 원자%, Sn：2 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 10.2㎠/Vs, 캐리어 농도는 3.8E＋16(3.8×1016)/㎤이었다.
실험예 1의 결과를 표 1에 정리해 나타낸다.
Figure 112021004937077-pct00001
(실험예 2)
(샘플 2－1)
In－Sn－O 타겟을 이용하고, 유리 기판 상에, In 및 Sn의 합계량에 차지하는 각 원소의 원자비가 각각, In：94.7 원자%, Sn：5.3 원자%인 In－Sn－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 결정질이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 31.0㎠/Vs, 캐리어 농도는 6.4E＋20(6.4×1020)/㎤이었다.
(샘플 2－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：90.2 원자%, Sn：4.9 원자%, Ge：4.9 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 결정질이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 36.5㎠/Vs, 캐리어 농도는 1.6E＋20(1.6×1020)/㎤이었다.
(샘플 2－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：88.5 원자%, Sn：4.5 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 33.2㎠/Vs, 캐리어 농도는 9.8E＋18(9.8×1018)/㎤이었다.
(샘플 2－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：83.5 원자%, Sn：4.3 원자%, Ge：12.2 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 31.7㎠/Vs, 캐리어 농도는 7.4E＋18(7.4×1018)/㎤이었다.
(샘플 2－5)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：77.1 원자%, Sn：4.2 원자%, Ge：18.7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 24.5㎠/Vs, 캐리어 농도는 8.9E＋18(8.9×1018)/㎤이었다.
(샘플 2－6)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：71.9 원자%, Sn：4 원자%, Ge：24.1 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 17.1㎠/Vs, 캐리어 농도는 9.5E＋17(9.5×1017)/㎤이었다.
(샘플 2－7)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：55.5 원자%, Sn：4.5 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 10.2㎠/Vs, 캐리어 농도는 4.5E＋16(4.5×1016)/㎤이었다.
실험예 2의 결과를 표 2에 정리해 나타낸다.
Figure 112021004937077-pct00002
(실험예 3)
(샘플 3－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：88 원자%, Sn：7 원자%, Ge：5 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 31.5㎠/Vs, 캐리어 농도는 2.9E＋20(2.9×1020)/㎤이었다.
(샘플 3－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：86 원자%, Sn：7 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 30.2㎠/Vs, 캐리어 농도는 1.0E＋19(1.0×1019)/㎤이었다.
(샘플 3－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：80 원자%, Sn：7 원자%, Ge：13 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 27.1㎠/Vs, 캐리어 농도는 7.3E＋18(7.3×1018)/㎤이었다.
(샘플 3－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：53 원자%, Sn：7 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 11.0㎠/Vs, 캐리어 농도는 8.1E＋16(8.1×1016)/㎤이었다.
실험예 3의 결과를 표 3에 정리해 나타낸다.
Figure 112021004937077-pct00003
(실험예 4)
(샘플 4－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：77.1 원자%, Sn：18 원자%, Ge：4.9 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 31.5㎠/Vs, 캐리어 농도는 5.2E＋20(5.2×1020)/㎤이었다.
(샘플 4－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：75 원자%, Sn：18 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 32.0㎠/Vs, 캐리어 농도는 3.1E＋19(3.1×1019)/㎤이었다.
(샘플 4－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：71.4 원자%, Sn：18 원자%, Ge：10.6 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 31.6㎠/Vs, 캐리어 농도는 1.7E＋19(1.7×1019)/㎤이었다.
(샘플 4－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：42 원자%, Sn：18 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 10.5㎠/Vs, 캐리어 농도는 6.6E＋11(6.6×1011)/㎤이었다.
실험예 4의 결과를 표 4에 정리해 나타낸다.
Figure 112021004937077-pct00004
(실험예 5)
(샘플 5－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：67 원자%, Sn：30 원자%, Ge：3 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 30.2㎠/Vs, 캐리어 농도는 5.6E＋20(5.6×1020)/㎤이었다.
(샘플 5－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：63 원자%, Sn：30 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 32.8㎠/Vs, 캐리어 농도는 3.3E＋19(3.3×1019)/㎤이었다.
(샘플 5－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：60 원자%, Sn：30 원자%, Ge：10 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 30.0㎠/Vs, 캐리어 농도는 1.5E＋19(1.5×1019)/㎤이었다.
(샘플 5－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：30 원자%, Sn：30 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 11.5㎠/Vs, 캐리어 농도는 7.7E＋16(7.7×1016)/㎤이었다.
실험예 5의 결과를 표 5에 정리해 나타낸다.
Figure 112021004937077-pct00005
(실험예 6)
(샘플 6－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：36 원자%, Sn：60 원자%, Ge：4 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 25.2㎠/Vs, 캐리어 농도는 6.0E＋20(6.0×1020)/㎤이었다.
(샘플 6－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：33 원자%, Sn：60 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 18.2㎠/Vs, 캐리어 농도는 2.2E＋19(2.2×1019)/㎤이었다.
(샘플 6－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：31 원자%, Sn：60 원자%, Ge：9 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 11.3㎠/Vs, 캐리어 농도는 1.6E＋19(1.6×1019)/㎤이었다.
(샘플 6－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：2 원자%, Sn：58 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 3.5㎠/Vs, 캐리어 농도는 7.3E＋16(7.3×1016)/㎤이었다.
실험예 6의 결과를 표 6에 정리해 나타낸다.
Figure 112021004937077-pct00006
(실험예 7)
(샘플 7－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：91 원자%, Sn：2 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 결정질이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 35.2㎠/Vs, 캐리어 농도는 8.9E＋19(8.9×1019)/㎤이었다.
(샘플 7－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：89 원자%, Sn：4 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 33.2㎠/Vs, 캐리어 농도는 9.8E＋18(9.8×1018)/㎤이었다.
(샘플 7－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：86 원자%, Sn：7 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 30.2㎠/Vs, 캐리어 농도는 1.0E＋19(1.0×1019)/㎤이었다.
(샘플 7－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：73 원자%, Sn：20 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 32.0㎠/Vs, 캐리어 농도는 3.1E＋19(3.1×1019)/㎤이었다.
(샘플 7－5)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：63 원자%, Sn：30 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 30.8㎠/Vs, 캐리어 농도는 3.3E＋19(3.3×1019)/㎤이었다.
(샘플 7－6)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：33 원자%, Sn：60 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 18.2㎠/Vs, 캐리어 농도는 2.2E＋19(2.2×1019)/㎤이었다.
실험예 7의 결과를 표 7에 정리해 나타낸다.
Figure 112021004937077-pct00007
(실험예 8)
(샘플 8－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：58 원자%, Sn：2 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 8.2㎠/Vs, 캐리어 농도는 3.8E＋16(3.8×1016)/㎤이었다.
(샘플 8－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：56 원자%, Sn：4 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 10.2㎠/Vs, 캐리어 농도는 4.5E＋16(4.5×1016)/㎤이었다.
(샘플 8－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：53 원자%, Sn：7 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 11.0㎠/Vs, 캐리어 농도는 8.1E＋16(8.1×1016)/㎤이었다.
(샘플 8－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：40 원자%, Sn：20 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 10.5㎠/Vs, 캐리어 농도는 6.6E＋16(6.6×1016)/㎤이었다.
(샘플 8－5)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：30 원자%, Sn：30 원자%, Ge：40 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 11.5㎠/Vs, 캐리어 농도는 7.7E＋16(7.7×1016)/㎤이었다.
(샘플 8－6)
Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, Sn：60 원자%, Ge：40 원자%인 Sn－Ge－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도 3.5㎠/Vs, 캐리어 농도는 7.3E＋16(7.3×1016)/㎤이었다.
실험예 8의 결과를 표 8에 정리해 나타낸다.
Figure 112021004937077-pct00008
(실험예 9)
(샘플 9－1)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ti를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：80 원자%, Sn：7 원자%, Ge：10 원자%, Ti：3 원자%인 In－Sn－Ge－Ti－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 21.8㎠/Vs, 캐리어 농도는 2.3E＋18(2.3×1018)/㎤이었다.
(샘플 9－2)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ti를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：79 원자%, Sn：7 원자%, Ge：10 원자%, Ti：4 원자%인 In－Sn－Ge－Ti－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 18.8㎠/Vs, 캐리어 농도는 1.9E＋18(1.9×1018)/㎤이었다.
(샘플 9－3)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ti를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：76 원자%, Sn：7 원자%, Ge：10 원자%, Ti：7 원자%인 In－Sn－Ge－Ti－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 15.0㎠/Vs, 캐리어 농도는 7.9E＋17(7.9×1017)/㎤이었다.
(샘플 9－4)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ti를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：71 원자%, Sn：7 원자%, Ge：10 원자%, Ti：12 원자%인 In－Sn－Ge－Ti－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 6.5㎠/Vs, 캐리어 농도는 1.2E＋17(1.2×1017)/㎤이었다.
(샘플 9－5)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ca를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：82 원자%, Sn：7 원자%, Ge：10 원자%, Ca：1 원자%인 In－Sn－Ge－Ca－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 25.9㎠/Vs, 캐리어 농도는 9.0E＋18(9.0×1018)/㎤이었다.
(샘플 9－6)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ca를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：80 원자%, Sn：7 원자%, Ge：10 원자%, Ca：3 원자%인 In－Sn－Ge－Ca－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 20.5㎠/Vs, 캐리어 농도는 3.4E＋18(3.4×1018)/㎤이었다.
(샘플 9－7)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ca를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：78 원자%, Sn：7 원자%, Ge：10 원자%, Ca：5 원자%인 In－Sn－Ge－Ca－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 18.9㎠/Vs, 캐리어 농도는 1.9E＋18(1.9×1018)/㎤이었다.
(샘플 9－8)
In－Sn－Ge－O계 재료에 제1의 원소(α)로서 Ca를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：71 원자%, Sn：7 원자%, Ge：10 원자%, Ca：12 원자%인 In－Sn－Ge－Ca－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 8.9㎠/Vs, 캐리어 농도는 6.1E＋17(6.1×1017)/㎤이었다.
(샘플 9－9)
In－Sn－Ge－O계 재료에 제2의 원소(β)로서 Ga를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：79.5 원자%, Sn：7 원자%, Ge：10 원자%, Ga：3.5 원자%인 In－Sn－Ge－Ga－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 26.6㎠/Vs, 캐리어 농도는 7.2E＋18(7.2×1018)/㎤이었다.
(샘플 9－10)
In－Sn－Ge－O계 재료에 제2의 원소(β)로서 Ga를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：75.6 원자%, Sn：7 원자%, Ge：10 원자%, Ga：7.4 원자%인 In－Sn－Ge－Ga－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 22.4㎠/Vs, 캐리어 농도는 3.6E＋18(3.6×1018)/㎤이었다.
(샘플 9－11)
In－Sn－Ge－O계 재료에 제2의 원소(β)로서 Ga를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：69.7 원자%, Sn：7 원자%, Ge：10 원자%, Ga：13.3 원자%인 In－Sn－Ge－Ga－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 17.6㎠/Vs, 캐리어 농도는 2.4E＋18(2.4×1018)/㎤이었다.
(샘플 9－12)
In－Sn－Ge－O계 재료에 제2의 원소(β)로서 Ga를 첨가한 타겟을 이용하고, 유리 기판 상에, In, Sn, Ge 및 Ti의 합계량에 차지하는 각 원소의 원자비가 각각, In：59 원자%, Sn：7 원자%, Ge：10 원자%, Ga：24 원자%인 In－Sn－Ge－Ga－O계 산화물 반도체 박막을 제작하였다. 얻어진 박막은, 아몰퍼스이었다.
제작한 산화물 반도체 박막의 전기 특성을 평가한 결과, 이동도는 10.2㎠/Vs, 캐리어 농도는 1.0E＋18(1.0×1018)/㎤이었다.
실험예 9의 결과를 표 9에 정리해 나타낸다.
Figure 112021004937077-pct00009
실험예 1 ~ 8의 결과로부터, In의 함유량이 많을수록 이동도가 높아지는 경향이 있고, Ge의 함유량이 많을수록 캐리어 농도가 낮아지는 경향이 있다. 특히, Ge의 함유량을 7 원자% 이상으로 함으로써 막 중의 캐리어 농도를 1019/㎤ 오더 이하로 억제할 수 있다. 또한, Ge의 함유량을 40 원자% 이하로 함으로써, 약 20 ~ 35 ㎠/Vs의 높은 이동도를 얻을 수 있다. 또한, Ge의 함유량을 40 원자% 이하로 억제함으로써 10 ㎠/Vs 이상의 이동도가 얻어지기 쉬워진다.
한편, Sn의 함유량이 많을수록, 아몰퍼스의 박막이 얻어지기 쉬워져, 예를 들면, Sn 함유량을 4 원자% 이상으로 함으로써, Ge 함유량 7 원자%의 샘플에서도 아몰퍼스의 박막을 얻을 수 있다(샘플 2－3 참조). 더욱 Sn의 함유량이 많을수록, Ge의 함유량의 증가에 수반하는 이동도의 저하를 억제할 수 있다. Sn의 함유량은, Ge의 함유량에 따라 최적화하는 것이 적합하고, 10 ㎠/Vs 이상의 이동도를 확보하기 위해서는, Sn의 함유량은 60 원자% 이하인 것이 바람직하다.
또한 실험예 9의 결과로부터, 제1의 원소(α) 혹은 제2의 원소(β)의 함유량이 많을수록 캐리어 농도가 저하하기 때문에, In－Sn－Ge계의 산화물 반도체에서 캐리어 킬러로서 기능하는 것이 확인되었다. 또한 제1의 원소(α) 혹은 제2의 원소(β)의 첨가에 의해 이동도도 저하하기 때문에, 10 ㎠/Vs 이상의 이동도를 확보하기 위해서는, 제1의 원소(α)의 함유량은 10 원자% 이하, 제2의 원소(β)의 함유량은 25 원자% 이하인 것이 바람직하다. 또한 제1의 원소(α) 혹은 제2의 원소(β)의 최소 함유량은, 캐리어 킬러로서 효과를 확인할 수 있는 양이면 특별히 한정되지 않고, 1 원자% 이하이어도 좋다.
(실험예 10)
(샘플 10－1)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：83 원자%, Sn：10 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
PBTS(ΔVth)는, 60℃의 온도하에서,＋30 V의 게이트 전압을 60분간 인가한 후의 임계값 전압의 변화량으로 하였다.
NBTS(ΔVth)는, 60℃의 온도하에서, －30 V의 게이트 전압을 60분간 인가한 후의 임계값 전압의 변화량으로 하였다.
성막 조건으로는, 기판 온도는 100℃, 스퍼터 가스는 아르곤 및 산소의 혼합 가스(산소 함유 비율 7%), 막 두께는 50 nm로 하였다.
평가의 결과, 이동도는 44.3㎠/Vs, 임계값 전압(Vth)은 3.6 V, PBTS(Vth)는＋0.6 V, NBTS(Vth)는 -1.0 V이었다.
(샘플 10－2)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：73 원자%, Sn：20 원자%, Ge：7 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
평가의 결과, 이동도는 40.2㎠/Vs, 임계값 전압(Vth)은 3.5 V, PBTS(Vth)는＋0.6 V, NBTS(Vth)는 -1.4 V이었다.
(샘플 10－3)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：75 원자%, Sn：10 원자%, Ge：15 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
평가의 결과, 이동도는 37.2㎠/Vs, 임계값 전압(Vth)은 3.8 V, PBTS(Vth)는＋0.7 V, NBTS(Vth)는 -0.9 V이었다.
(샘플 10－4)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：65 원자%, Sn：20 원자%, Ge：15 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
평가의 결과, 이동도는 31.2㎠/Vs, 임계값 전압(Vth)은 4.0 V, PBTS(Vth)는＋0.6 V, NBTS(Vth)는 -1.0 V이었다.
(샘플 10－5)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：70 원자%, Sn：10 원자%, Ge：20 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
평가의 결과, 이동도는 20.1㎠/Vs, 임계값 전압(Vth)은 4.1 V, PBTS(Vth)는＋1.0 V, NBTS(Vth)는 -0.7 V이었다.
(샘플 10－6)
In－Sn－Ge－O 타겟을 이용하고, 유리 기판 상에, In, Sn 및 Ge의 합계량에 차지하는 각 원소의 원자비가 각각, In：60 원자%, Sn：20 원자%, Ge：20 원자%인 In－Sn－Ge－O계 산화물 반도체 박막을 스퍼터법으로 제작하였다. 제작한 산화물 반도체 박막을 활성층으로서 도 1에 나타낸 구조의 박막 트랜지스터를 제작해, 각각의 트랜지스터 특성(이동도, 임계값 전압(Vth), PBTS(ΔVth), NBTS(ΔVth))를 평가하였다.
평가의 결과, 이동도는 19.8㎠/Vs, 임계값 전압(Vth)은 4.2 V, PBTS(Vth)는＋0.9 V, NBTS(Vth)는 -0.6 V이었다.
실험예 10의 결과를 표 10에 정리해 나타낸다.
Figure 112021004937077-pct00010
실험예 10의 결과로부터, Ge 함유량이 7 원자% 이상인 In－Sn－Ge계 산화물 반도체 박막을 활성층에 이용한 박막 트랜지스터에서는, 약 20 ㎠/Vs 이상의 높은 이동도가 얻어지는 것이 확인되었다. 또한, 스위칭 동작의 신뢰성의 지표가 되는 PBTS 특성 및 NBTS 특성의 어느 하나에 대해서도 양호한 값인 것이 확인되었다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상술의 실시형태에만 한정되는 것은 아니고 여러 가지 변경을 더할 수 있는 것은 물론이다.
예를 들면 이상의 실시형태에서는, 이른바 보텀 게이트형(역스태거형)의 트랜지스터를 예로 들어 설명했지만, 톱 게이트형(스태거형)의 박막 트랜지스터에도 본 발명은 적용할 수 있다.
또한, 상술한 박막 트랜지스터는, 액정 디스플레이나 유기 EL 디스플레이 등의 액티브 매트릭스형 표시 패널용의 TFT로서 이용할 수 있다. 이외에, 상기 트랜지스터는, 각종 반도체 장치 혹은 전자기기의 트랜지스터 소자로서 이용할 수 있다.
10:기판
11:게이트 전극
12:게이트 절연막
13:활성층
14S:소스 전극
14D:드레인 전극
15:보호막

Claims (10)

  1. In, Sn 및 Ge를 주성분으로 하고 Ge/(In＋Sn＋Ge)의 원자비로 0.07 이상 0.40 이하 함유하며,
    Zn을 임의 성분으로서 Zn/(In＋Sn＋Ge+Zn)의 원자비로 0 이상 0.25 이하 함유하는 산화물 반도체로 구성된, 산화물 반도체 박막.
  2. 제1항에 있어서,
    Sn/(In＋Sn＋Ge)의 원자비는, 0.04 이상 0.60 이하인, 산화물 반도체 박막.
  3. 제1항에 있어서,
    In/(In＋Sn＋Ge)의 원자비는, 0.3 이상이고,
    Ge/(In＋Sn＋Ge)의 원자비는, 0.10 이상 0.25 이하인, 산화물 반도체 박막.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화물 반도체는, Si, Ti, Mg, Ca, Ba, Zr, Al, W, Ta, Hf 및 B로부터 선택되는 적어도 1개의 원소인 제1의 원소를 더 함유하는, 산화물 반도체 박막.
  5. 제4항에 있어서,
    상기 제1의 원소를 α로 한 경우,
    α／(In＋Sn＋Ge＋α)의 원자비는, 0.10 이하인, 산화물 반도체 박막.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화물 반도체는, Sr 및 Ga로부터 선택되는 적어도 1개의 원소인 제2의 원소를 함유하며,
    (Zn+Sr+Ga)／(In＋Sn＋Ge＋Zn+Sr+Ga)의 원자비는, 0.25 이하인, 산화물 반도체 박막.
  7. 삭제
  8. 제1항 내지 제3항 중 어느 한 항에 기재된 산화물 반도체 박막으로 이루어지는 활성층을 구비하는, 박막 트랜지스터.
  9. 제1항 내지 제3항 중 어느 한 항에 기재된 산화물 반도체 박막으로 이루어지는 활성층을 구비하는 박막 트랜지스터의 제조 방법으로서,
    게이트 전극 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 상기 활성층을 스퍼터링법으로 형성하고,
    상기 활성층을 하지막으로 하는 금속층을 형성하고,
    상기 금속층을 습식 에칭법으로 패터닝 함으로써 소스 전극 및 드레인 전극을 형성하는, 박막 트랜지스터의 제조 방법.
  10. In, Sn 및 Ge를 주성분으로 하고 Ge/(In＋Sn＋Ge)의 원자비로 0.07 이상 0.40 이하 함유하며,
    Zn을 임의 성분으로서 Zn/(In＋Sn＋Ge+Zn)의 원자비로 0 이상 0.25 이하 함유하는 산화물 반도체의 소결체로 구성된,
    스퍼터링 타겟.
KR1020217001228A 2018-06-21 2019-06-19 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟 KR102478014B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-117885 2018-06-21
JP2018117885 2018-06-21
PCT/JP2019/024344 WO2019244945A1 (ja) 2018-06-21 2019-06-19 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット

Publications (2)

Publication Number Publication Date
KR20210019545A KR20210019545A (ko) 2021-02-22
KR102478014B1 true KR102478014B1 (ko) 2022-12-15

Family

ID=68983879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001228A KR102478014B1 (ko) 2018-06-21 2019-06-19 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟

Country Status (6)

Country Link
US (1) US11335782B2 (ko)
JP (1) JP6895544B2 (ko)
KR (1) KR102478014B1 (ko)
CN (1) CN112335058B (ko)
TW (1) TWI730344B (ko)
WO (1) WO2019244945A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7128284B2 (ja) 2019-06-28 2022-08-30 株式会社アルバック スパッタリングターゲットの製造方法
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
WO2023008452A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 酸化物半導体および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US20120149147A1 (en) 2009-12-04 2012-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2015156482A (ja) * 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
EP2168933B1 (en) * 2007-07-06 2017-09-06 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, process for producing the same, target and use
JP5552440B2 (ja) 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜
JP2017033963A (ja) * 2015-07-28 2017-02-09 株式会社神戸製鋼所 薄膜トランジスタ
WO2017037568A1 (en) * 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017188683A (ja) * 2016-04-04 2017-10-12 株式会社神戸製鋼所 薄膜トランジスタ
JP2018067672A (ja) 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120149147A1 (en) 2009-12-04 2012-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2015156482A (ja) * 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Also Published As

Publication number Publication date
TW202000952A (zh) 2020-01-01
WO2019244945A1 (ja) 2019-12-26
KR20210019545A (ko) 2021-02-22
CN112335058A (zh) 2021-02-05
TWI730344B (zh) 2021-06-11
CN112335058B (zh) 2024-03-08
JP6895544B2 (ja) 2021-06-30
US11335782B2 (en) 2022-05-17
US20210257465A1 (en) 2021-08-19
JPWO2019244945A1 (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
KR101145570B1 (ko) 전계 효과 트랜지스터 및 전계 효과 트랜지스터의 제조 방법
KR102478014B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
WO2023234165A1 (ja) 積層構造及び薄膜トランジスタ
TW202404101A (zh) 積層構造及薄膜電晶體
RU167501U1 (ru) Тонкопленочный прозрачный полевой транзистор
KR20240073052A (ko) 결정 산화물 박막, 적층체 및 박막 트랜지스터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant