JP6928333B2 - 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット - Google Patents

酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット Download PDF

Info

Publication number
JP6928333B2
JP6928333B2 JP2019554444A JP2019554444A JP6928333B2 JP 6928333 B2 JP6928333 B2 JP 6928333B2 JP 2019554444 A JP2019554444 A JP 2019554444A JP 2019554444 A JP2019554444 A JP 2019554444A JP 6928333 B2 JP6928333 B2 JP 6928333B2
Authority
JP
Japan
Prior art keywords
thin film
less
oxide semiconductor
atomic
atomic ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554444A
Other languages
English (en)
Other versions
JPWO2019098369A1 (ja
Inventor
文人 大竹
文人 大竹
大士 小林
大士 小林
充 上野
充 上野
優 和田
優 和田
松本 浩一
浩一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2019098369A1 publication Critical patent/JPWO2019098369A1/ja
Application granted granted Critical
Publication of JP6928333B2 publication Critical patent/JP6928333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62222Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3232Titanium oxides or titanates, e.g. rutile or anatase
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]

Description

本発明は、In、Zn、Ti及びSnを含む酸化物半導体薄膜に関する。
In−Ga−Zn−O系酸化物半導体膜(IGZO)を活性層に用いた薄膜トランジスタ(TFT:Thin-Film Transistor)は、従来のアモルファスシリコン膜を活性層に用いたTFTと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている(例えば特許文献1〜3参照)。
例えば特許文献1には、有機EL素子を駆動するTFTの活性層がIGZOで構成された有機EL表示装置が開示されている。特許文献2には、チャネル層(活性層)がa−IGZOで構成され、移動度が5cm/Vs以上の薄膜トランジスタが開示されている。さらに特許文献3には、活性層がIGZOで構成され、オン/オフ電流比が5桁以上の薄膜トランジスタが開示されている。
特開2009−31750号公報 特開2011−216574号公報 WO2010/092810号
近年、各種ディスプレイにおける高解像度化や低消費電力化、高フレームレート化に関する要求から、より高い移動度を示す酸化物半導体への要求が高まっている。しかしながら、活性層にIGZOを用いる薄膜トランジスタにおいては、移動度で10cm/Vsを超える値を得ることが難しく、より高い移動度を示す薄膜トランジスタ用途の材料の開発が求められている。
以上のような事情に鑑み、本発明の目的は、IGZOに代わる高特性の薄膜トランジスタ及びその製造方法、並びに活性層に用いられる酸化物半導体薄膜を提供することにある。
上記目的を達成するため、本発明の一形態に係る酸化物半導体薄膜は、In、Zn、Ti及びSnを含む酸化物半導体で構成され、
(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.36以上0.92以下、
Sn/(In+Sn)の原子比が0.02以上0.46以下、
Sn/(In+Zn+Ti+Sn)の原子比が0.01以上0.42以下、
Ti/(In+Zn+Ti+Sn)の原子比が0.01以上0.10以下である。
上記酸化物半導体薄膜において、
(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、
Sn/(In+Sn)の原子比が0.03以上0.29以下、
Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、
Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下であってもよい。
本発明の一形態に係る薄膜トランジスタは、上記構成の酸化物半導体薄膜からなる活性層を具備する。
これにより、10cm/Vs以上の移動度を有する薄膜トランジスタを構成することができる。
また、60℃の温度下で、+30Vのゲート電圧を60分間印加し続ける試験の実施前後における閾値電圧の変化量は、0V以上2V以下である薄膜トランジスタを得ることができる。
あるいは、60℃の温度下で、−30Vのゲート電圧を60分間印加し続ける試験の実施前後における閾値電圧の変化量は、−2V以上0V以下である薄膜トランジスタを得ることができる。
本発明の一形態に係る薄膜トランジスタの製造方法は、上記構成の酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
ゲート電極の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
前記活性層を下地膜とする金属層を形成し、
前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する。
活性層はSnを含有する酸化物半導体薄膜で構成されているため、耐薬品性に優れる。したがって、活性層をエッチング液から保護するエッチングストッパを形成することなく、ソース/ドレイン電極をパターニングすることができる。
以上述べたように、本発明によれば、IGZOに代わる高特性の薄膜トランジスタを提供することができる。
本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 上記薄膜トランジスタの作用を説明する図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図1は、本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。本実施形態では、いわゆるボトムゲート型の電界効果型トランジスタを例に挙げて説明する。
[薄膜トランジスタ]
本実施形態の薄膜トランジスタ100は、ゲート電極11と、ゲート絶縁膜12と、活性層13と、ソース電極14Sと、ドレイン電極14Dとを有する。
ゲート電極11は、基材10の表面に形成された導電膜からなる。基材10は、典型的には、透明なガラス基板である。ゲート電極11は、典型的には、モリブデン(Mo)、チタン(Ti)、アルミニウム(Al)、銅(Cu)などの金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極11は、モリブデンで構成される。ゲート電極11の厚さは特に限定されず、例えば、200nmである。ゲート電極11は、例えば、スパッタ法、真空蒸着法等で成膜される。
活性層13は、薄膜トランジスタ100のチャネル層として機能する。活性層12の膜厚は、例えば10nm〜200nmである。活性層13は、In(インジウム)、Zn(亜鉛)、Ti(チタン)及びSn(スズ)を含むIn−Sn−Ti−Zn−O系酸化物半導体薄膜で構成される。活性層13は、例えば、スパッタ法で成膜される。上記酸化物半導体薄膜の具体的な組成については後述する。
ゲート絶縁膜12は、ゲート電極11と活性層13との間に形成される。ゲート絶縁膜12は、例えば、シリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)又はこれらの積層膜で構成される。成膜方法は特に限定されず、CVD法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜12の膜厚は特に限定されず、例えば、200nm〜400nmである。
ソース電極14S及びドレイン電極14Dは、活性層13の上に相互に離間して形成される。ソース電極14S及びドレイン電極14Dは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極14S及びドレイン電極14Dは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、100nm〜200nmである。ソース電極14S及びドレイン電極14Dは、例えば、スパッタ法、真空蒸着法等で成膜される。
ソース電極14S及びドレイン電極14Dは、保護膜15によって被覆される。保護膜15は、例えばシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜などの電気絶縁性材料で構成される。保護膜15は、活性層13を含む素子部を外気から遮蔽するためのものである。保護膜15の膜厚は特に限定されず、例えば、100nm〜300nmである。保護膜15は、例えば、CVD法で成膜される。
保護膜15の形成後、アニール処理が実施される。これにより、活性層13が活性化される。アニール条件は特に限定されず、本実施形態では、大気中において約300℃、1時間実施される。
保護膜15には適宜の位置にソース/ドレイン電極14S、14Dを配線層(図示略)と接続するための層間接続孔が設けられている。上記配線層は、薄膜トランジスタ100を図示しない周辺回路へ接続するためのもので、ITO等の透明導電膜で構成されている。
[酸化物半導体薄膜]
続いて、活性層13を構成する酸化物半導体薄膜について説明する。
活性層13は、上述のように、In、Zn、Ti及びSnを含む酸化物半導体薄膜で構成される。
(In+Sn)/(In+Zn+Ti+Sn)の原子比(In、Zn、Ti及びSnの総和に対するIn及びSnの和の原子比)は、0.36以上0.92以下である。
Sn/(In+Sn)の原子比(In及びSnの和に対するSnの原子比)は、0.02以上0.46以下である。
Sn/(In+Zn+Ti+Sn)の原子比(In、Zn、Ti及びSnの総和に対するSnの原子比)は、0.01以上0.42以下である。
Ti/(In+Zn+Ti+Sn)の原子比(In、Zn、Ti及びSnの総和に対するTiの原子比)は、0.01以上0.10以下である。
なお、組成の上限値及び下限値は、少数第3位を四捨五入した値である(以下同様)。
活性層13を上記組成範囲のIn−Sn−Ti−Zn−O系酸化物半導体薄膜で構成することにより、10cm/Vs以上の移動度を有するトランジスタ特性を得ることができる。
さらに本実施形態においては、活性層13がSnを含む酸化物半導体薄膜で構成されているため、耐薬品性に優れた活性層13を構成することができる。このため、ソース電極14S及びドレイン電極14Dのパターニング工程に際して、活性層をエッチング液から保護するエッチングストッパ層を設ける必要がなくなる。これにより、活性層13を下地膜とする金属層を形成した後、当該金属層をウェットエッチング法でパターニングすることでソース電極14S及びドレイン電極14Dを容易に形成することが可能となる。
エッチング液としては、典型的には、PAN(Phosphoric Acetic Nitric acid)液1(リン酸≒75%、硝酸≒10%、酢酸≒14%、水≒1%の混合液)およびPAN液2(リン酸≒73%、硝酸≒3%、酢酸≒7%、水≒17%の混合液)等が挙げられる。
活性層13を構成する酸化物半導体薄膜において、(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、Sn/(In+Sn)の原子比が0.03以上0.29以下、Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、そして、Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下であることがより好ましい。
これにより、20cm/Vs以上の移動度を有するトランジスタ特性を得ることができる。
上記組成範囲の酸化物半導体薄膜によれば、閾値電圧の変動を所定電圧以下に抑えることができるので、長期にわたり信頼性の高いスイッチング動作を確保することが可能となる。例えば、薄膜トランジスタのゲート電極−ソース電極間(あるいはゲート電極−ソース電極間及びドレイン電極−ソース電極間)に一定電圧をかけ続け、そのときの閾値電圧の変動を評価するBTS試験において、PBTS(Positive Bias Temperature Stress)及びNBTS(Negative Bias Temperature Stress)のいずれについても良好な結果が得られることが本発明者らにより確認された。
具体的に、60℃の温度下で、+30Vのゲート電圧を60分間印加し続けるPBTS試験の実施前後における閾値電圧の変化量は、0V以上2V以下であった。
また、60℃の温度下で、−30Vのゲート電圧を60分間印加し続ける試験の実施前後における閾値電圧の変化量は、−2V以上0V以下であった。
活性層13は、In、Zn、Ti及びSnのそれぞれの酸化物の焼結体で構成されたスパッタリングターゲットを用いて成膜された後、所定温度で熱処理(アニール)されることで形成される。上記ターゲットを所定条件下でスパッタリングすることにより、ターゲットの組成と同一又はほぼ同一の組成を有する酸化物半導体薄膜が形成される。この半導体膜を所定温度でアニール処理することで、例えば、移動度が10cm/Vs以上のトランジスタ特性を発現させる活性層が形成される。
上記スパッタリングターゲットは、In、TiO、ZnO及びSnO等のIn、Ti、Zn及びSnそれぞれの酸化物を原料粉末に用い、これらを上記組成比で混合した焼結体で構成することができる。
[特性評価]
図2に示すように、In−Sn−Ti−Zn−SnO膜を活性層として用いた薄膜トランジスタの伝達特性を評価すると、In−Ti−Zn−O系酸化物半導体薄膜及びIn−Ga−Zn−O系酸化物薄膜のそれと比較して、移動度及びオン/オフ電流比がいずれも高いことが確認される。
ここでは、ゲート電圧(Vg)が−15Vのときのドレイン電流(Id)をオフ電流、ゲート電圧(Vg)が+20Vのときのドレイン電流(Id)をオン電流とし、得られたオン電流のオフ電流に対する比をオン/オフ電流比とした。
さらに、ドレイン電流(Id)が1E−09(1.0×10−9)Aになるゲート電圧(Vg)を閾値電圧(Vth)とすると、In−Ga−Zn−O系酸化物薄膜においては、電圧印加時間が長いほど閾値電圧が+側にシフト(最大で約6V)するのに対して、In−Sn−Ti−Zn−O系酸化物薄膜においては、そのシフト量は2V以下であることが確認された。
[実験例]
本発明者らは、In−Ti−Zn−O系酸化物薄膜、In−Sn−Ti−Zn−O系酸化物薄膜、及び、In−Ga−Zn−O系酸化物半導体薄膜をスパッタ法でそれぞれ形成し、これらの膜を活性層として図1に示した構造の薄膜トランジスタを作製して、各トランジスタの伝達特性(移動度、閾値電圧、PBTS、NBTS)を評価した。さらに、上記酸化物半導体薄膜の膜特性(キャリア密度、ウェットエッチングレート)をそれぞれ評価した。
閾値電圧(Vth)は、ドレイン電流(Id)が1.0×10−9Aになるゲート電圧(Vg)とした。
PBTS(ΔVth)は、60℃の温度下で、+30Vのゲート電圧を60分間印加した後の閾値電圧の変化量とした。
NBTS(ΔVth)は、60℃の温度下で、−30Vのゲート電圧を60分間印加した後の閾値電圧の変化量とした。
キャリア密度は、成膜直後の酸化物半導体薄膜を350℃で1時間、大気中でアニールした後、膜中のキャリア濃度をHall効果測定器で測定した。
エッチングレートの測定には、成膜直後の酸化物半導体薄膜を40℃に管理した薬液(りんしょう酢酸系エッチング液)に浸漬するDip法を採用した。
成膜条件としては、基板温度は100℃、スパッタガスはアルゴン及び酸素の混合ガス(酸素含有比率7%)、膜厚は50nmとした。
(サンプル1)
In−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTiの合計量に占める各元素の原子比がそれぞれ、In:48原子%、Zn:48原子%、Ti:4原子%であるIn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は12cm/Vs、閾値電圧(Vth)は0.4V、PBTS(Vth)は+3.2V、NBTS(Vth)は−0.1Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は5.1E+16(5.1×1016)/cm、エッチングレートは4.7nm/secであった。
(サンプル2)
In−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTiの合計量に占める各元素の原子比がそれぞれ、In:58原子%、Zn:38原子%、Ti:4原子%であるIn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は15cm/Vs、閾値電圧(Vth)は0.7V、PBTS(Vth)は+1.8V、NBTS(Vth)は−1.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は2.5E+17(2.5×1017)/cm、エッチングレートは2.8nm/secであった。
(サンプル3)
In−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTiの合計量に占める各元素の原子比がそれぞれ、In:85原子%、Zn:7原子%、Ti:8原子%であるIn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は50cm/Vs、閾値電圧(Vth)は−5.2V、PBTS(Vth)は+0.5V、NBTS(Vth)は−5.0Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は4.1E+19(4.1×1019)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル4)
In−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTiの合計量に占める各元素の原子比がそれぞれ、In:38原子%、Zn:58原子%、Ti:4原子%であるIn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は6cm/Vs、閾値電圧(Vth)は0.3V、PBTS(Vth)は+3.2V、NBTS(Vth)は−0.9Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は2.5E+16(2.5×1016)/cm、エッチングレートは13.0nm/secであった。
(サンプル5)
In−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTiの合計量に占める各元素の原子比がそれぞれ、In:17原子%、Zn:75原子%、Ti:8原子%であるIn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は5cm/Vs、閾値電圧(Vth)は2.8V、PBTS(Vth)は+4.5V、NBTS(Vth)は−0.5Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は4.0E+14(4.0×1014)/cm、エッチングレートは15.0nm/secであった。
(サンプル6)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:35原子%、Zn:60原子%、Ti:4原子%、Sn:1原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は10cm/Vs、閾値電圧(Vth)は1.8V、PBTS(Vth)は+1.8V、NBTS(Vth)は−0.4Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は3.5E+17(3.5×1017)/cm、エッチングレートは10.0nm/secであった。
(サンプル7)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:58原子%、Zn:37原子%、Ti:4原子%、Sn:1原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は17cm/Vs、閾値電圧(Vth)は0.7V、PBTS(Vth)は+0.9V、NBTS(Vth)は−1.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は5.6E+17(5.6×1017)/cm、エッチングレートは2.6nm/secであった。
(サンプル8)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:46原子%、Zn:48原子%、Ti:4原子%、Sn:2原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は20cm/Vs、閾値電圧(Vth)は0.9V、PBTS(Vth)は+1.5V、NBTS(Vth)は−0.6Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は4.2E+17(4.2×1017)/cm、エッチングレートは3.0nm/secであった。
(サンプル9)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:56原子%、Zn:39原子%、Ti:3原子%、Sn:2原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は21cm/Vs、閾値電圧(Vth)は0.8V、PBTS(Vth)は+1.2V、NBTS(Vth)は−1.0Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は3.5E+17(3.5×1017)/cm、エッチングレートは2.2nm/secであった。
(サンプル10)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:57原子%、Zn:35原子%、Ti:3原子%、Sn:5原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は23cm/Vs、閾値電圧(Vth)は0.6V、PBTS(Vth)は+1.0V、NBTS(Vth)は−0.7Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は5.6E+17(5.6×1017)/cm、エッチングレートは1.0nm/secであった。
(サンプル11)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:53原子%、Zn:30原子%、Ti:3原子%、Sn:14原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は26cm/Vs、閾値電圧(Vth)は0.3V、PBTS(Vth)は+0.7V、NBTS(Vth)は−0.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は2.5E+18(2.5×1018)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル12)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:52原子%、Zn:28原子%、Ti:3原子%、Sn:17原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は27cm/Vs、閾値電圧(Vth)は0.2V、PBTS(Vth)は+0.6V、NBTS(Vth)は−1.5Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は4.1E+18(4.1×1018)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル13)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:51原子%、Zn:25原子%、Ti:3原子%、Sn:21原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は28cm/Vs、閾値電圧(Vth)は0.1V、PBTS(Vth)は+0.6V、NBTS(Vth)は−2.0Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は4.0E+18(4.0×1018)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル14)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:51原子%、Zn:18原子%、Ti:10原子%、Sn:21原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は20cm/Vs、閾値電圧(Vth)は0.7V、PBTS(Vth)は+1.1V、NBTS(Vth)は−0.6Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は6.0E+17(6.0×1017)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル15)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:52原子%、Zn:5原子%、Ti:3原子%、Sn:40原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は29cm/Vs、閾値電圧(Vth)は−3.6V、PBTS(Vth)は+0.5V、NBTS(Vth)は−3.4Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は8.5E+18(8.5×1018)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル16)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:50原子%、Zn:4原子%、Ti:4原子%、Sn:42原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は32cm/Vs、閾値電圧(Vth)は−4.6V、PBTS(Vth)は+0.2V、NBTS(Vth)は、−4.8Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は6.0E+19(6.0×1019)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル17)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:63原子%、Zn:19原子%、Ti:4原子%、Sn:14原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は27cm/Vs、閾値電圧(Vth)は−0.8V、PBTS(Vth)は+0.6V、NBTS(Vth)は−2.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は5.2E+18(5.2×1018)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル18)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:54原子%、Zn:32原子%、Ti:1原子%、Sn:13原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は25cm/Vs、閾値電圧(Vth)は−4.1V、PBTS(Vth)は+1.1V、NBTS(Vth)は−4.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は2.8E+19(2.8×1019)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル19)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:53原子%、Zn:30原子%、Ti:10原子%、Sn:7原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は11cm/Vs、閾値電圧(Vth)は2.6V、PBTS(Vth)は+3.4V、NBTS(Vth)は−0.6Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は7.0E+16(7.0×1016)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル20)
In−Sn−Ti−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びTi、Snの合計量に占める各元素の原子比がそれぞれ、In:40原子%、Zn:38原子%、Ti:12原子%、Sn:10原子%であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は8cm/Vs、閾値電圧(Vth)は2.8V、PBTS(Vth)は+3.1V、NBTS(Vth)は−0.7Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は3.8E+15(3.8×1016)/cm、エッチングレートは0.1nm/sec未満(測定限界)であった。
(サンプル21)
In−Ga−Zn−Oターゲットを用いて、ガラス基板上に、In、Zn及びGaの合計量に占める各元素の原子比がそれぞれ、In:33原子%、Zn:33原子%、Ga:33原子%であるIn−Ga−Zn−O系酸化物半導体薄膜を作製した。
作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は8cm/Vs、閾値電圧(Vth)は3.6V、PBTS(Vth)は+6.3V、NBTS(Vth)は0.2Vであった。
上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は5.7E+14(5.7×1014)/cm、エッチングレートは5.3nm/secであった。
サンプル1〜19について以下のように定義される原子比1〜4を表1に、サンプル1〜19の評価結果を表2にまとめて示す。
原子比1:(In+Sn)/(In+Zn+Ti+Sn)、
原子比2:Sn/(In+Sn)、
原子比3:Sn/(In+Zn+Ti+Sn)、
原子比4:Ti/(In+Zn+Ti+Sn)
Figure 0006928333
Figure 0006928333
トランジスタ特性の観点では、Inの含有量が多いほど移動度は高くなる傾向にあり、InやSnの含有量が多いほど閾値電圧はマイナス側にシフトする傾向にある。In及びSnが少なく、Tiが多いと、閾値電圧は高くなり、これによりPBTSは劣化するが、NBTSが改善する傾向にある。一方、In及びSnが多く、Tiが少ないと、閾値電圧は低くなり、これによりPBTSは改善するが、NBTSは劣化する傾向にある。
サンプル21に係るIn−Ga−Zn−O系の酸化物半導体薄膜と比較すると、サンプル1〜5に係るIn−Ti−Zn−O系酸化物半導体薄膜は、閾値電圧が低く、移動度が高いものでは、閾値電圧が低い値となった。
移動度に関しては、サンプル1〜3では10cm/Vs以上であったのに対して、サンプル4,5では、サンプル21(In−Ga−Zn−O系)の移動度よりも低い結果となった。
一方、サンプル6〜20に係るIn−Sn−Ti−Zn−O系酸化物半導体薄膜によれば、サンプル21(In−Ga−Zn−O系)よりも移動度が高く、閾値電圧が低いためPBTS/NBTS特性も良好であった。
なお、Ti含有量が比較的高いサンプル20に係るIn−Sn−Ti−Zn−O系酸化物半導体薄膜によれば、サンプル6〜19と比較して、移動度が低く、PBTSの劣化が大きかった。
つまり、原子比1が0.36以上0.92以下、原子比2が0.02以上0.46以下、原子比3が0.01以上0.42以下、そして、原子比4が0.01以上0.10以下であるIn−Sn−Ti−Zn−O系酸化物半導体薄膜によれば、In−Ga−Zn−O系よりも移動度が10cm/Vs以上の高いトランジスタ特性を得ることができる。
さらに、原子比1が0.48以上0.72以下、原子比2が0.03以上0.29以下、原子比3が0.02以上0.21以下、そして、原子比4が0.03以上0.10以下であるサンプル8〜14に係るIn−Sn−Ti−Zn−O系酸化物半導体薄膜によれば、20cm/Vs以上の移動度と、0V以上2V以下のPBTS特性と、−2V以上0V以下のNBTS特性といった閾値電圧の変動が少ない信頼性に優れたトランジスタ特性を得ることができる。
これらサンプル8〜14に係るIn−Sn−Ti−Zn−O系酸化物半導体薄膜は、アニール後もアモルファスであることが確認された。酸化物半導体膜がアモルファス構造を有することで、結晶サイズや結晶粒界の制御が不要となる。このため、アモルファス構造の酸化物半導体膜を活性層として備える薄膜トランジスタにおいては、移動度のばらつきが少なく、大面積化が容易になるという利点がある。
活性層がアモルファスか否かは、X線回折パターンや電子線回折パターン等によって評価することができる。
さらに、サンプル7〜19に係るIn−Sn−Ti−Zn−O系酸化物半導体薄膜によれば、エッチングレートを3nm/sec以下に抑えることができる。これにより、当該酸化物半導体薄膜で構成された活性層をソース/ドレイン電極形成用のエッチング液から保護するためのエッチングストッパ層を必要とすることなく、薄膜トランジスタを製造することができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば以上の実施形態では、いわゆるボトムゲート型(逆スタガ型)のトランジスタを例に挙げて説明したが、トップゲート型(スタガ型)の薄膜トランジスタにも本発明は適用可能である。
また、上述した薄膜トランジスタは、液晶ディスプレイや有機ELディスプレイ等のアクティブマトリクス型表示パネル用のTFTとして用いることができる。これ以外に、上記トランジスタは、各種半導体装置あるいは電子機器のトランジスタ素子として用いることができる。
10…基板
11…ゲート電極
12…ゲート絶縁膜
13…活性層
14S…ソース電極
14D…ドレイン電極
15…保護膜

Claims (6)

  1. In、Zn、Ti及びSnを含む酸化物半導体で構成され、
    In/(In+Zn+Ti+Sn)の原子比が0.46以上、
    (In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、
    Sn/(In+Sn)の原子比が0.03以上0.29以下、
    Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、
    Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下、
    キャリア密度が3.5×1017/cm以上4.1×1018/cm以下、
    移動度が20cm/Vs以上であり、
    りんしょう酢酸系エッチング液に対するエッチングレートが3nm/sec以下である
    酸化物半導体薄膜。
  2. In、Zn、Ti及びSnを含む酸化物半導体で構成され、In/(In+Zn+Ti+Sn)の原子比が0.46以上、(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、Sn/(In+Sn)の原子比が0.03以上0.29以下、Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下、キャリア密度が3.5×1017/cm以上4.1×1018/cm以下、移動度が20cm/Vs以上であり、りんしょう酢酸系エッチング液に対するエッチングレートが3nm/sec以下である酸化物半導体薄膜からなる活性層を具備し、
    移動度が20cm/Vs以上である
    薄膜トランジスタ。
  3. 請求項2に記載の薄膜トランジスタであって、
    60℃の温度下で、+30Vのゲート電圧を60分間印加し続ける試験の実施前後における閾値電圧の変化量は、0V以上2V以下である
    薄膜トランジスタ。
  4. 請求項2又は3に記載の薄膜トランジスタであって、
    60℃の温度下で、−30Vのゲート電圧を60分間印加し続ける試験の実施前後における閾値電圧の変化量は、−2V以上0V以下である
    薄膜トランジスタ。
  5. In、Zn、Ti及びSnを含む酸化物半導体で構成され、In/(In+Zn+Ti+Sn)の原子比が0.46以上、(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、Sn/(In+Sn)の原子比が0.03以上0.29以下、Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下、キャリア密度が3.5×1017/cm以上4.1×1018/cm以下であり、りんしょう酢酸系エッチング液に対するエッチングレートが3nm/sec以下である酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
    ゲート電極の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
    前記活性層を下地膜とする金属層を形成し、
    前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    薄膜トランジスタの製造方法。
  6. In、Zn、Ti及びSnを含む酸化物半導体で構成され、In/(In+Zn+Ti+Sn)の原子比が0.46以上、(In+Sn)/(In+Zn+Ti+Sn)の原子比が0.48以上0.72以下、Sn/(In+Sn)の原子比が0.03以上0.29以下、Sn/(In+Zn+Ti+Sn)の原子比が0.02以上0.21以下、Ti/(In+Zn+Ti+Sn)の原子比が0.03以上0.10以下、キャリア密度が3.5×1017/cm以上4.1×1018/cm以下であり、りんしょう酢酸系エッチング液に対するエッチングレートが3nm/sec以下である酸化物半導体薄膜を形成するためのスパッタリングターゲット。
JP2019554444A 2017-11-20 2018-11-19 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット Active JP6928333B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017222524 2017-11-20
JP2017222524 2017-11-20
PCT/JP2018/042698 WO2019098369A1 (ja) 2017-11-20 2018-11-19 酸化物半導体薄膜

Publications (2)

Publication Number Publication Date
JPWO2019098369A1 JPWO2019098369A1 (ja) 2020-11-19
JP6928333B2 true JP6928333B2 (ja) 2021-09-01

Family

ID=66540257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554444A Active JP6928333B2 (ja) 2017-11-20 2018-11-19 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット

Country Status (6)

Country Link
US (1) US20200357924A1 (ja)
JP (1) JP6928333B2 (ja)
KR (1) KR102376258B1 (ja)
CN (1) CN111373514A (ja)
TW (1) TWI776995B (ja)
WO (1) WO2019098369A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800729B2 (en) * 2018-09-04 2023-10-24 Sony Corporation Imaging element, stacked imaging element, and solid-state imaging device
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
WO2010092810A1 (ja) 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP6006202B2 (ja) * 2011-05-10 2016-10-12 出光興産株式会社 In2O3−SnO2−ZnO系スパッタリングターゲット
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014222690A (ja) * 2013-05-13 2014-11-27 出光興産株式会社 半導体装置
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Joled 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6613314B2 (ja) * 2015-11-25 2019-11-27 株式会社アルバック 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
JP6601199B2 (ja) 2015-12-11 2019-11-06 Tdk株式会社 透明導電体
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
TWI720097B (zh) * 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法

Also Published As

Publication number Publication date
KR102376258B1 (ko) 2022-03-17
WO2019098369A1 (ja) 2019-05-23
JPWO2019098369A1 (ja) 2020-11-19
CN111373514A (zh) 2020-07-03
KR20200066372A (ko) 2020-06-09
TW201930195A (zh) 2019-08-01
TWI776995B (zh) 2022-09-11
US20200357924A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
US11367793B2 (en) Semiconductor device and method for manufacturing the same
US10290742B2 (en) Semiconductor device including oxide semiconductor layer
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
JP6895544B2 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
JP2012099661A (ja) 酸化物半導体の製造方法
JP7080842B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210525

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210604

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210727

R150 Certificate of patent or registration of utility model

Ref document number: 6928333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150