JP6519073B2 - 薄膜トランジスタ及びその製造方法、並びに、表示装置 - Google Patents

薄膜トランジスタ及びその製造方法、並びに、表示装置 Download PDF

Info

Publication number
JP6519073B2
JP6519073B2 JP2014245398A JP2014245398A JP6519073B2 JP 6519073 B2 JP6519073 B2 JP 6519073B2 JP 2014245398 A JP2014245398 A JP 2014245398A JP 2014245398 A JP2014245398 A JP 2014245398A JP 6519073 B2 JP6519073 B2 JP 6519073B2
Authority
JP
Japan
Prior art keywords
layer
metal
oxide semiconductor
semiconductor layer
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014245398A
Other languages
English (en)
Other versions
JP2016111107A (ja
JP2016111107A5 (ja
Inventor
絵美 小林
絵美 小林
有宣 鐘ヶ江
有宣 鐘ヶ江
裕介 福井
裕介 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2014245398A priority Critical patent/JP6519073B2/ja
Priority to US14/956,894 priority patent/US10050150B2/en
Publication of JP2016111107A publication Critical patent/JP2016111107A/ja
Publication of JP2016111107A5 publication Critical patent/JP2016111107A5/ja
Priority to US16/028,619 priority patent/US10644165B2/en
Application granted granted Critical
Publication of JP6519073B2 publication Critical patent/JP6519073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

本発明は、薄膜トランジスタ及びその製造方法、並びに、薄膜トランジスタを備える表示装置に関する。
従来、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などの薄膜半導体装置は、液晶表示装置などのアクティブマトリクス方式の表示装置、又は、デジタルカメラなどの固体撮像装置に用いられている。表示装置において、ＴＦＴは、画素を選択するスイッチング素子、画素を駆動する駆動トランジスタ、又は、表示領域の外部のドライバなどとして用いられる。
例えば、有機発光材料を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する有機ＥＬディスプレイは、電圧駆動型の液晶ディスプレイとは異なり、電流駆動型のディスプレイデバイスである。このため、より優れた性能を有するＴＦＴの開発が急がれている。
近年、チャネル層として、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）に代表される酸化物半導体を用いたＴＦＴの開発が盛んに行われている（例えば、特許文献１及び２参照）。酸化物半導体を用いたＴＦＴの構造としては、ボトムゲート構造、又は、トップゲート構造がある。トップゲート構造の酸化物半導体ＴＦＴは、ゲート電極と、ソース電極及びドレイン電極との間の寄生容量を低減することができるので、より高性能なＴＦＴである。
特開２００９−２７８１１５号公報 特開２０１１−２２８６２２号公報
トップゲート構造のＴＦＴの半導体層には、ゲート電極に覆われていない領域（いわゆるオフセット領域）が存在する。十分な大きさのドレイン電流を流すためには、オフセット領域を低抵抗化させることが求められる。
そこで、本発明は、より優れたトランジスタ特性が得られる薄膜トランジスタ及びその製造方法、並びに、当該薄膜トランジスタを備える表示装置を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る薄膜トランジスタは、チャネル領域、並びに、当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、前記酸化物半導体層の上方に設けられたゲート絶縁層と、前記ゲート絶縁層の上方で、かつ、前記チャネル領域に対向する位置に設けられたゲート電極と、前記酸化物半導体層上に設けられ、かつ、前記ソース領域及び前記ドレイン領域に接触する金属酸化物層とを備え、前記金属酸化物層は、前記酸化物半導体層に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含み、前記金属酸化物層と前記酸化物半導体層との界面層における前記第２金属に対する酸素の第１濃度比は、前記金属酸化物層のバルク層における前記第２金属に対する酸素の第２濃度比より大きい。
本発明によれば、より優れたトランジスタ特性が得られる薄膜トランジスタ及びその製造方法、並びに、表示装置を提供することができる。
実施の形態に係る薄膜半導体アレイ基板を示す図である。 実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。 実施の形態に係る薄膜トランジスタの概略断面図である。 実施の形態に係る薄膜トランジスタの酸化物半導体層と金属酸化物層との界面層を示す概略断面図である。 実施の形態において作製したサンプルの酸化物半導体のシート抵抗を示す図である。 実施の形態において作製したサンプルの金属酸化物層とシリコン基板との界面層における元素の濃度分布を示す図である。 実施の形態において作製したサンプルの金属酸化物層と酸化物半導体層との界面層における元素の濃度分布を示す図である。 実施の形態に係る薄膜トランジスタの製造工程を示す概略断面図である。 実施の形態に係る薄膜トランジスタの製造工程を示す概略断面図である。 実施の形態に係る薄膜トランジスタの製造工程を示す概略断面図である。 実施の形態に係る薄膜トランジスタの製造工程を示す概略断面図である。 実施の形態に係る薄膜トランジスタの製造工程を示す概略断面図である。 実施の形態に係る金属酸化物層を形成する際に用いる反応性スパッタリングにおける基板とターゲットとの配置を示す図である。 通常の反応性スパッタリングにおける基板とターゲットとの配置を示す図である。 実施の形態に係る薄膜トランジスタの電流−電圧特性を示す図である。
（本発明の概要）
上記課題を解決するために、本発明の一態様に係る薄膜トランジスタは、チャネル領域、並びに、当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、前記酸化物半導体層の上方に設けられたゲート絶縁層と、前記ゲート絶縁層の上方で、かつ、前記チャネル領域に対向する位置に設けられたゲート電極と、前記酸化物半導体層上に設けられ、かつ、前記ソース領域及び前記ドレイン領域に接触する金属酸化物層とを備え、前記金属酸化物層は、前記酸化物半導体層に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含み、前記金属酸化物層と前記酸化物半導体層との界面層における前記第２金属に対する酸素の第１濃度比は、前記金属酸化物層のバルク層における前記第２金属に対する酸素の第２濃度比より大きい。
これにより、第２金属と酸素との結合解離エネルギーが第１金属と酸素との結合解離エネルギーより高いので、金属酸化物層と酸化物半導体層とが接触すると、酸化物半導体層に含まれる酸素が金属酸化物層に引き抜かれる。したがって、金属酸化物層に接触した酸化物半導体層のソース領域及びドレイン領域に酸素欠損が発生し、ソース領域及びドレイン領域を低抵抗化させることができる。よって、ゲート電極とソース領域及びドレイン領域との間の寄生容量を小さくすることができる。また、ソース領域及びドレイン領域からチャネル領域までの寄生抵抗を小さくすることができ、より優れたトランジスタ特性を実現することができる。
また、例えば、前記第２金属は、アルミニウムであり、前記第１濃度比は、０．６以下であってもよい。
これにより、酸素の割合が低く、アルミニウムの割合が高い、いわゆるアルミニウムリッチな酸化アルミニウムが界面層として形成されている。このため、界面層が、酸素を酸化物半導体層から引き抜ける程度に十分なアルミニウムの濃度を有するので、酸化物半導体層のソース領域及びドレイン領域を十分に低抵抗化することができる。
また、例えば、前記金属酸化物層の膜厚は、１０ｎｍ以上であってもよい。
これにより、例えば、大型の基板を用いることにより、金属酸化物の膜厚がばらついたとしても、酸素を酸化物半導体層から引き抜ける程度に十分な膜厚の金属酸化物が設けられている。したがって、酸化物半導体層のソース領域及びドレイン領域を十分に低抵抗化することができる。
また、例えば、前記第２金属は、アルミニウムであり、前記金属酸化物層の膜密度は、２．７ｇ／ｃｍ３以下であってもよい。
なお、低抵抗化能力の低い一般的な酸化アルミニウム膜の膜密度は、約３．４ｇ／ｃｍ３である。本態様に係る薄膜トランジスタは、疎な金属酸化物を備えることで、酸素を酸化物半導体層から効率良く引き抜くことができる。したがって、酸化物半導体層のソース領域及びドレイン領域を十分に低抵抗化することができる。
また、例えば、前記第１金属は、インジウム、ガリウム又は亜鉛であってもよい。
これにより、キャリア移動度が高く、大画面及び高精細の表示装置に適した薄膜トランジスタとして実現することができる。
また、例えば、前記ゲート電極、前記ゲート絶縁層及び前記チャネル領域の各々の側面は、面一であってもよい。
これにより、自己整合的にゲート電極、ゲート絶縁層及びチャネル領域が形成されるので、マスク合わせの工程などを削減することができ、ばらつきの少なく良質なトランジスタ特性を実現することができる。
また、例えば、本発明の一態様に係る表示装置は、上記の薄膜トランジスタを備える表示装置である。
また、例えば、本発明の一態様に係る薄膜トランジスタの製造方法は、基板の上方に酸化物半導体層を形成する工程と、前記酸化物半導体層の上方にゲート絶縁層を形成する工程と、前記ゲート絶縁層の上方にゲート電極を形成する工程と、前記ゲート電極を形成した後、加熱処理を行う工程と、前記加熱処理の後、反応性スパッタリングによって、前記酸化物半導体層上に金属酸化物層を形成することで、前記酸化物半導体層の、前記金属酸化物層に接触する領域を低抵抗化する工程とを含んでもよい。
これにより、加熱処理を行うことで、閾値電圧のシフト量を抑制することができる。また、反応性スパッタリングによって金属酸化物層を形成することで、膜質及び膜厚の面内均一性を良好にすることができる。膜質及び膜厚の面内均一性が良好であるので、金属酸化物層の低抵抗化能力も面内で均一にすることができる。したがって、面内でのばらつきを抑制しつつ、酸化物半導体層を低抵抗化することができるので、より優れたトランジスタ特性を有する薄膜トランジスタを製造することができる。
また、例えば、前記低抵抗化する工程では、前記酸化物半導体層に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属をターゲットとして用いた反応性スパッタリングを行うことで、前記金属酸化物層を形成し、前記金属酸化物層と前記酸化物半導体層との界面層における前記第２金属に対する酸素の第１濃度比は、前記金属酸化物層のバルク層における前記第２金属に対する酸素の第２濃度比より大きくてもよい。
これにより、第２金属の酸素との結合解離エネルギーが第１金属の酸素との結合解離エネルギーより高いので、金属酸化物層と酸化物半導体層とが接触すると、酸化物半導体層に含まれる酸素が金属酸化物層に引き抜かれる。したがって、金属酸化物層に接触した酸化物半導体層の所定の領域に酸素欠損が発生し、当該領域を低抵抗化させることができる。よって、ゲート電極とソース領域及びドレイン領域との間の寄生容量を小さくすることができる。また、ソース領域及びドレイン領域からチャネル領域までの寄生抵抗を小さくすることができる。このようにして、より優れたトランジスタ特性を有する薄膜トランジスタを製造することができる。
また、例えば、前記低抵抗化する工程では、前記基板と前記ターゲットとがオフセット配置された状態で反応性スパッタリングを行ってもよい。
これにより、基板とターゲットとをオフセット配置させるだけで、低抵抗化能力の高い金属酸化物層を容易に形成することができる。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態）
［１．有機ＥＬ表示装置］
まず、本実施の形態に係る有機ＥＬ表示装置の概要について、図１〜図３を用いて説明する。なお、図１は、本実施の形態に係る薄膜半導体アレイ基板１の構成を示す図である。図２は、本実施の形態に係る有機ＥＬ表示装置１０の一部切り欠き斜視図である。図３は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の回路構成を示す図である。
まず、薄膜半導体アレイ基板１は、図１に示すように、複数（図１では２個）の有機ＥＬ表示装置１０を含んでいる。また、複数の有機ＥＬ表示装置１０の各々は、図２に示すように、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）２０と、下部電極である陽極４１、有機材料からなる発光層であるＥＬ層４２及び透明な上部電極である陰極４３からなる有機ＥＬ素子（発光部）４０との積層構造により構成される。
ＴＦＴ基板２０には複数の画素３０がマトリクス状に配置されており、各画素３０には画素回路３１が設けられている。
有機ＥＬ素子４０は、複数の画素３０の各々に対応して形成されており、各画素３０に設けられた画素回路３１によって各有機ＥＬ素子４０の発光の制御が行われる。有機ＥＬ素子４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
また、有機ＥＬ素子４０は、陽極４１と陰極４３との間にＥＬ層４２が配置された構成となっている。陽極４１とＥＬ層４２との間にはさらに正孔輸送層が積層形成され、ＥＬ層４２と陰極４３との間にはさらに電子輸送層が積層形成されている。なお、陽極４１と陰極４３との間には、その他の有機機能層（例えば、正孔注入層、電子注入層など）が設けられていてもよい。
陽極４１の材料としては、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはこれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、又は、鉛添加酸化インジウムなどを用いることができる。陽極４１は、例えば、真空蒸着法、電子ビーム蒸着法、ＲＦスパッタリング法又は印刷法などによって形成される。
ＥＬ層４２は、陽極４１上でバンク（図示せず）の開口部内に画素３０毎又はライン毎に形成される。ＥＬ層４２の材料としては、例えば、Ａｌｑ３（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）を用いることができる。また、例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）を、電子輸送層としてオキサゾール誘導体を、電子注入層としてＡｌｑ３を用いることができる。なお、これらの材料は、あくまで一例であって、他の材料を用いてもよい。
陰極４３の材料としては、例えば、ＩＴＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯ又はこれらの組み合わせを用いることができる。
各画素３０は、それぞれの画素回路３１によって駆動制御される。また、ＴＦＴ基板２０には、画素３０の行方向に沿って配置される複数のゲート配線（走査線）５０と、ゲート配線５０と交差するように画素３０の列方向に沿って配置される複数のソース配線（信号配線）６０と、ソース配線６０と平行に配置される複数の電源配線（図示せず）とが形成されている。各画素３０は、例えば、直交するゲート配線５０とソース配線６０とによって区画されている。
ゲート配線５０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線６０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
ここで、画素３０における画素回路３１の回路構成について、図３を用いて説明する。図３は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の構成を示す電気回路図である。
図３に示すように、画素回路３１は、駆動素子として動作する薄膜トランジスタ３２と、スイッチング素子として動作する薄膜トランジスタ３３と、対応する画素３０に表示するためのデータを記憶するキャパシタ３４とで構成される。本実施の形態において、薄膜トランジスタ３２は、有機ＥＬ素子４０を駆動するための駆動トランジスタであり、薄膜トランジスタ３３は、画素３０を選択するためのスイッチングトランジスタである。
薄膜トランジスタ３２は、薄膜トランジスタ３３のドレイン電極３３ｄ及びキャパシタ３４の一端に接続されるゲート電極３２ｇと、電源配線７０に接続されるドレイン電極３２ｄと、キャパシタ３４の他端と有機ＥＬ素子４０の陽極４１とに接続されるソース電極３２ｓと、半導体膜（図示せず）とを備える。薄膜トランジスタ３２は、キャパシタ３４が保持しているデータ電圧に対応する電流を電源配線７０からソース電極３２ｓを通じて有機ＥＬ素子４０の陽極４１に供給する。これにより、有機ＥＬ素子４０では、陽極４１から陰極４３へと駆動電流が流れてＥＬ層４２が発光する。
薄膜トランジスタ３３は、ゲート配線５０に接続されるゲート電極３３ｇと、ソース配線６０に接続されるソース電極３３ｓと、キャパシタ３４の一端及び薄膜トランジスタ３２のゲート電極３２ｇに接続されるドレイン電極３３ｄと、半導体膜（図示せず）とを備える。薄膜トランジスタ３３は、接続されたゲート配線５０及びソース配線６０に所定の電圧が印加されると、ソース配線６０に印加された電圧がデータ電圧としてキャパシタ３４に保存される。
なお、上記構成の有機ＥＬ表示装置１０では、ゲート配線５０とソース配線６０との交点に位置する画素３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３０（各サブ画素）の薄膜トランジスタ３２及び３３によって、対応する有機ＥＬ素子４０が選択的に発光し、所望の画像が表示される。
なお、図３では、画素回路３１として、２つの薄膜トランジスタ３２及び３３と１つのキャパシタ３４とを備える、いわゆる２Ｔｒ１Ｃ構成の画素回路について示したが、これに限らない。例えば、画素回路３１は、トランジスタの閾値電圧の補正を行うためのトランジスタなどをさらに備えてもよい。
［２．ＴＦＴ］
以下では、本実施の形態に係るＴＦＴ基板２０に形成される薄膜トランジスタについて、図４Ａ及び図４Ｂを用いて説明する。なお、図４Ａは、本実施の形態に係る薄膜トランジスタ１００の概略断面図である。図４Ｂは、本実施の形態に係る薄膜トランジスタ１００の酸化物半導体層１２０と金属酸化物層１５０との界面層１６０を示す概略断面図である。
本実施の形態に係る薄膜トランジスタ１００は、トップゲート型のＴＦＴである。薄膜トランジスタ１００は、例えば、図３に示す薄膜トランジスタ３２である。すなわち、薄膜トランジスタ１００は、駆動トランジスタとして利用することができる。具体的には、薄膜トランジスタ１００が薄膜トランジスタ３２（駆動トランジスタ）である場合、ゲート電極１４０がゲート電極３２ｇに、ソース電極１８０ｓがソース電極３２ｓに、ドレイン電極１８０ｄがドレイン電極３２ｄに、それぞれ相当する。
なお、薄膜トランジスタ１００は、例えば、図３に示す薄膜トランジスタ３３でもよい。すなわち、薄膜トランジスタ１００は、スイッチングトランジスタとして利用してもよい。
図４Ａに示すように、薄膜トランジスタ１００は、支持基板１０５と、フレキシブル基板１１０と、アンダーコート層１１５と、酸化物半導体層１２０と、ゲート絶縁層１３０と、ゲート電極１４０と、金属酸化物層１５０と、層間絶縁層１７０と、ドレイン電極１８０ｄ及びソース電極１８０ｓとを備える。
また、図４Ａに示すように、薄膜トランジスタ１００には、酸化物半導体層１２０と金属酸化物層１５０との界面層１６０が設けられている。本実施の形態では、界面層１６０は、酸化物半導体層１２０のソース領域１２２及びドレイン領域１２３と金属酸化物層１５０との界面に設けられている。
なお、以降の説明において、「上方」とは、フレキシブル基板１１０を基準としてアンダーコート層１１５側を意味し、具体的には、各層の積層方向を意味する。一方、「下方」とは、フレキシブル基板１１０を基準として支持基板１０５側を意味し、具体的には、各層の積層方向の反対方向を意味する。
［２−１．支持基板］
支持基板１０５は、例えば、電気絶縁性を有する材料から構成される基板である。例えば、支持基板１０５は、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、又は、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料から構成される基板である。
なお、本実施の形態に係るＴＦＴ基板２０をフレキシブルディスプレイなどに用いる場合には、支持基板１０５は、フレキシブル基板１１０から剥離される。つまり、ＴＦＴ基板２０は、支持基板１０５を備えなくてもよい。
［２−２．フレキシブル基板］
フレキシブル基板１１０は、例えば、シート状又はフィルム状の可撓性を有する基板である。フレキシブル基板１１０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのフィルム材料の単層又は積層で構成された基板である。
なお、本実施の形態に係るＴＦＴ基板２０をフレキシブルディスプレイに用いない場合には、ＴＦＴ基板２０は、フレキシブル基板１１０を備えなくてもよい。つまり、支持基板１０５上にアンダーコート層１１５が設けられていてもよい。
［２−３．アンダーコート層］
アンダーコート層１１５は、フレキシブル基板１１０上に設けられた無機層の一例である。アンダーコート層１１５は、フレキシブル基板１１０の表面（酸化物半導体層１２０が形成される側の面）に形成されている。アンダーコート層１１５が設けられることにより、支持基板１０５（ガラス基板）又はフレキシブル基板１１０に含まれる不純物（例えば、ナトリウム及びリンなど）、又は、大気中の水分などが酸化物半導体層１２０に浸入するのを抑制することができる。これにより、酸化物半導体層１２０の膜質を安定化させて、ＴＦＴ特性を安定化させることができる。
アンダーコート層１１５は、例えば、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。一例として、アンダーコート層１１５としては、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）若しくは酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、これらの積層膜を用いることができる。本実施の形態では、アンダーコート層１１５は、複数の絶縁膜を積層することによって形成された積層膜である。アンダーコート層１１５の膜厚は、例えば、１００ｎｍ〜２０００ｎｍである。
［２−４．酸化物半導体層］
酸化物半導体層１２０は、チャネル層として用いられる。具体的には、図４Ａに示すように、酸化物半導体層１２０は、チャネル領域１２１、ソース領域１２２及びドレイン領域１２３を有する。チャネル領域１２１は、ゲート絶縁層１３０を挟んでゲート電極１４０と対向する領域である。ソース領域１２２及びドレイン領域１２３は、チャネル領域１２１より抵抗率が低い低抵抗化領域（オフセット領域）である。ソース領域１２２及びドレイン領域１２３は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。酸化物半導体層１２０の詳細な膜物性については、後で説明する。
酸化物半導体層１２０は、支持基板１０５及びフレキシブル基板１１０の上方、具体的には、アンダーコート層１１５上に所定形状で設けられている。酸化物半導体層１２０は、第１金属の酸化物を主成分として含んでいる。第１金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１２０としては、例えば、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）、ＩＴＺＯ（Ｉｎ−Ｔｉ−Ｚｎ−Ｏ）、ＺｎＯ（Ｚｎ−Ｏ）、ＩＧＯ（Ｉｎ−Ｇａ−Ｏ）、ＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）などを用いることができる。ＩＧＺＯの場合を例にとると、各元素の構成比の一例としては、ＩｎｘＧａｙＺｎｚＯ１．５ｘ＋１．５ｙ＋ｚ（ｘ、ｙ、ｚは整数）である。酸化物半導体層１２０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。
［２−５．ゲート絶縁層］
ゲート絶縁層１３０は、酸化物半導体層１２０の上方に設けられている。具体的には、ゲート絶縁層１３０は、酸化物半導体層１２０とゲート電極１４０との間で、例えば、酸化物半導体層１２０上に設けられている。
本実施の形態では、ゲート絶縁層１３０は、酸化物半導体層１２０のチャネル領域１２１上に設けられている。具体的には、ゲート絶縁層１３０の側面は、チャネル領域１２１の側面と面一であり、上面視において、ゲート絶縁層１３０の輪郭線とチャネル領域１２１の輪郭線とは略一致している。なお、本実施の形態では、ゲート絶縁層１３０は、酸化物半導体層１２０上のみに形成されているが、これに限らない。
ゲート絶縁層１３０は、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。ゲート絶縁層１３０としては、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）、酸化アルミニウム膜（ＡｌＯｘ）若しくは酸化タンタル膜（ＴａＯｘ）膜などの単層膜、又は、これらの積層膜を用いることができる。ゲート絶縁層１３０の膜厚は、ＴＦＴの耐圧などを考慮して設計することができ、例えば、５０ｎｍ〜４００ｎｍである。
［２−６．ゲート電極］
ゲート電極１４０は、ゲート絶縁層１３０の上方で、かつ、チャネル領域１２１に対向する位置に設けられている。例えば、ゲート電極１４０は、ゲート絶縁層１３０上に所定形状で形成される。具体的には、ゲート電極１４０の側面は、ゲート絶縁層１３０の側面と面一であり、上面視において、ゲート電極１４０の輪郭線とゲート絶縁層１３０の輪郭線とは略一致している。
ゲート電極１４０は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極１４０の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極１４０の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
［２−７．金属酸化物層］
金属酸化物層１５０は、酸化物半導体層１２０上に設けられ、かつ、ソース領域１２２及びドレイン領域１２３に接触している。本実施の形態では、金属酸化物層１５０は、酸化物半導体層１２０の上面のうち、ゲート絶縁層１３０によって覆われていない部分に設けられている。具体的には、金属酸化物層１５０は、ソース領域１２２上及びドレイン領域１２３上に設けられている。
より具体的には、金属酸化物層１５０は、ゲート電極１４０の上面及び側面、ゲート絶縁層１３０の側面、並びに、ソース領域１２２及びドレイン領域１２３の各々の上面を覆っている。なお、金属酸化物層１５０は、ソース領域１２２上及びドレイン領域１２３上に設けられていればよく、例えば、ゲート電極１４０上には設けられていなくてもよい。
また、金属酸化物層１５０及び層間絶縁層１７０には、所定の領域を貫通するように複数の開口部（コンタクトホール）が形成されている。当該コンタクトホールを介して、ソース領域１２２とソース電極１８０ｓとが電気的及び物理的に接続され、ドレイン領域１２３とドレイン電極１８０ｄとが電気的及び物理的に接続されている。
金属酸化物層１５０は、酸化物半導体層１２０の低抵抗化を促進する低抵抗化促進層である。本実施の形態では、金属酸化物層１５０は、酸化物半導体層１２０のソース領域１２２及びドレイン領域１２３の低抵抗化を促進する。具体的には、金属酸化物層１５０は、ソース領域１２２及びドレイン領域１２３の酸素を引き抜くことで、酸素欠損を発生させる。これにより、ソース領域１２２及びドレイン領域１２３が低抵抗化される。
ソース領域１２２及びドレイン領域１２３はそれぞれ、ソース電極１８０ｓ及びドレイン電極１８０ｄと電気的に接続される領域である。このため、ソース領域１２２及びドレイン領域１２３は、コンタクト抵抗が低いことが好ましい。金属酸化物層１５０がソース領域１２２及びドレイン領域１２３を低抵抗化させるので、コンタクト抵抗が低下し、ＴＦＴ特性を高めることができる。
金属酸化物層１５０は、酸化物半導体層１２０に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含んでいる。第２金属は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）又はタングステン（Ｗ）である。金属酸化物層１５０の膜厚は、酸化物半導体層１２０から酸素を引き抜くのに十分な厚さであればよく、酸化アルミニウムの場合、例えば、１０ｎｍ以上であり、好ましくは、２０ｎｍ以上である。また、金属酸化物層１５０の膜密度は、酸化アルミニウムの場合、２．７ｇ／ｃｍ３以下である。
なお、第１金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、インジウム（Ｉｎ）と酸素との結合解離エネルギーは、３６０ｋＪ／ｍｏｌである。亜鉛（Ｚｎ）と酸素との結合解離エネルギーは、２８４ｋＪ／ｍｏｌである。ガリウム（Ｇａ）と酸素との結合解離エネルギーは、２８５ｋＪ／ｍｏｌである。
一方で、第２金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、アルミニウム（Ａｌ）と酸素との結合解離エネルギーは、５１２ｋＪ／ｍｏｌである。チタン（Ｔｉ）と酸素との結合解離エネルギーは、６６２ｋＪ／ｍｏｌである。モリブデン（Ｍｏ）と酸素との結合解離エネルギーは、６０７ｋＪ／ｍｏｌである。タングステン（Ｗ）と酸素との結合解離エネルギーは、６５３ｋＪ／ｍｏｌである。
［２−８．界面層］
界面層１６０は、酸化物半導体層１２０と金属酸化物層１５０との界面に形成される層である。具体的には、界面層１６０は、金属酸化物層１５０が酸化物半導体層１２０上に積層されることによって形成される。より具体的には、界面層１６０は、金属酸化物層１５０が酸化物半導体層１２０に接触して、酸化物半導体層１２０の酸素が金属酸化物層１５０に引き抜かれることによって形成される。
図４Ｂに示すように、酸化物半導体層１２０と金属酸化物層１５０とは、酸化物半導体層１２０のバルク層１２５と、界面層１６０と、金属酸化物層１５０のバルク層１５５とを有する。なお、図４Ｂは、例えば、ソース領域１２２又はドレイン領域１２３と金属酸化物層１５０との界面近傍の断面を示している。
界面層１６０は、酸化物半導体層１２０の上面領域であって、上面が金属酸化物層１５０と接触することで酸素が引き抜かれた領域と、金属酸化物層１５０の下面領域であって、下面が酸化物半導体層１２０と接触することで酸素を取り込んだ領域とを含んでいる。つまり、界面層１６０は、酸化物半導体層１２０と金属酸化物層１５０との界面を含み、酸化物半導体層１２０の上面領域と金属酸化物層１５０の下面領域とを含んでいる。
なお、界面層１６０は、酸化物半導体層１２０の上面領域のみを含んでいてもよい。あるいは、界面層１６０は、金属酸化物層１５０の下面領域のみを含んでいてもよい。
バルク層１２５は、酸化物半導体層１２０のうち、金属酸化物層１５０との界面を除く領域である。具体的には、バルク層１２５は、酸化物半導体層１２０に含まれる元素の濃度分布が安定している領域である。例えば、バルク層１２５では、第１金属（Ｉｎ、Ｇａ、Ｚｎ）の濃度分布が略一定であり、金属酸化物層１５０に含まれる第２金属（Ａｌ）をほとんど含んでいない。
バルク層１５５は、金属酸化物層１５０のうち、酸化物半導体層１２０との界面を除く領域である。具体的には、バルク層１５５は、金属酸化物層１５０に含まれる元素の濃度分布が安定している領域である。例えば、バルク層１５５では、第２金属（Ａｌ）の濃度分布が略一定であり、酸化物半導体層１２０に含まれる第１金属（Ｉｎ、Ｇａ、Ｚｎ）をほとんど含んでいない。
界面層１６０における第２金属に対する酸素の濃度比（第１濃度比）は、金属酸化物層１５０のバルク層１５５における第２金属に対する酸素の濃度比（第２濃度比）より大きい。例えば、第２金属がアルミニウムの場合、界面層１６０におけるＯ／Ａｌ比は、バルク層１５５におけるＯ／Ａｌ比より大きい。本実施の形態では、界面層１６０におけるＯ／Ａｌ比は、０．６以下である。界面層１６０における詳細な膜物性については、後で説明する。
［２−９．層間絶縁層］
層間絶縁層１７０は、金属酸化物層１５０を覆うように設けられている。具体的には、層間絶縁層１７０は、薄膜トランジスタ１００が形成されている素子領域の全面を覆うように形成されている。
層間絶縁層１７０は、有機物又は無機物を主成分とする材料によって形成される。例えば、層間絶縁層１７０は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）又は酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、積層膜である。このとき、層間絶縁層１７０は、比誘電率が小さい材料を用いて、厚膜に形成してもよい。これにより、ゲート電極１４０とソース電極１８０ｓ又はドレイン電極１８０ｄとの間の寄生容量を低減することができる。
なお、層間絶縁層１７０は、金属酸化物層１５０とは膜質が異なっている。例えば、層間絶縁層１７０と金属酸化物層１５０とが同じ金属酸化物を主成分として含む場合、層間絶縁層１７０は、金属酸化物層１５０より密な膜質を有する。より具体的には、層間絶縁層１７０の膜密度は、金属酸化物層１５０の膜密度より大きい。
［２−１０．ソース電極及びドレイン電極］
ソース電極１８０ｓ及びドレイン電極１８０ｄは、層間絶縁層１７０上に所定形状で形成されている。ソース電極１８０ｓ及びドレイン電極１８０ｄの各々は、酸化物半導体層１２０と電気的に接続されている。
本実施の形態では、ソース電極１８０ｓは、層間絶縁層１７０及び金属酸化物層１５０に形成されたコンタクトホールを介してソース領域１２２と電気的及び物理的に接続されている。また、ドレイン電極１８０ｄは、層間絶縁層１７０及び金属酸化物層１５０に形成されたコンタクトホールを介してドレイン領域１２３と電気的及び物理的に接続されている。
ソース電極１８０ｓ及びドレイン電極１８０ｄは、導電性材料又はその合金などの単層構造又は積層構造の電極である。ソース電極１８０ｓ及びドレイン電極１８０ｄの材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ソース電極１８０ｓ及びドレイン電極１８０ｄの膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
［３．界面層及びその近傍の膜物性］
続いて、本実施の形態に係る薄膜トランジスタ１００の界面層１６０及びその近傍の膜物性について説明する。
本願発明者らは、界面層１６０及びその近傍の膜物性を調べるために、本実施の形態に係る酸化物半導体層１２０を備える複数のサンプルを作製した。具体的には、発明者らは、ガラス基板上に酸化物半導体層１２０を成膜したサンプル（サンプルＡ）と、ガラス基板上に酸化物半導体層１２０と金属酸化物層１５０とを順に成膜したサンプル（サンプルＢ及びサンプルＣ）とを作製した。なお、サンプルＢとサンプルＣとでは、金属酸化物層１５０の膜質が異なっている。
このとき、酸化物半導体層１２０は、ＩＧＺＯ膜であり、金属酸化物層１５０は、ＡｌＯｘ膜である。ＩＧＺＯ膜の膜厚は、約６０ｎｍであり、ＡｌＯｘ膜の膜厚は、約３０ｎｍである。ＩＧＺＯ膜及びＡｌＯｘ膜の成膜は、反応性スパッタリング法を用いて室温雰囲気で行い、成膜時及び成膜後の熱処理は一切行っていない。
図５は、本実施の形態において作製したサンプルＡ〜サンプルＣの酸化物半導体のシート抵抗を示す図である。なお、四端子法を用いて面内の９点のシート抵抗を測定し、その平均値を各サンプルのシート抵抗として、図５に示している。
図５に示すように、サンプルＡのシート抵抗は、数百ＧΩ／ｓｑ．である。したがって、ＩＧＺＯ膜を成膜した時点では、ＩＧＺＯ膜は、非常に高いシート抵抗を有していることが分かる。これに対して、サンプルＢでも同様に、数百ＧΩ／ｓｑ．の高いシート抵抗を有しているのに対して、サンプルＣでは、数ｋΩ／ｓｑ．の低いシート抵抗を有していることが分かる。
以上のことから、本願発明者らは、反応性スパッタリングを用いて成膜したＡｌＯｘ膜のうち、ある特定のＡｌＯｘ膜であれば、酸化物半導体を低抵抗化させることができる低抵抗化促進層として機能することが分かった。低抵抗化促進層として機能する金属酸化物層（ＡｌＯｘ）の具体的な形成方法については、後で説明する。
なお、ＩＧＺＯ膜を低抵抗化させた後、ＡｌＯｘ膜を選択的にエッチングする有機アルカリ溶液を用いてＡｌＯｘ膜を除去した場合、ＩＧＺＯ膜のシート抵抗は、数百ＧΩ／ｓｑ．に戻った。このため、ＩＧＺＯ膜とＡｌＯｘとの界面層の膜物性が、ＩＧＺＯ膜の低抵抗化に重要であることが分かった。
図６Ａは、本実施の形態において作製したサンプルの金属酸化物層１５０とシリコン基板との界面層における元素の濃度分布を示す図である。図６Ｂは、本実施の形態において作製したサンプルの金属酸化物層１５０と酸化物半導体層１２０との界面層１６０における元素の濃度分布を示す図である。
ここで、金属酸化物層１５０は、ＡｌＯｘ膜であり、酸化物半導体層１２０は、ＩＧＺＯ膜である。具体的には、図６Ａ及び図６Ｂに示す各サンプルの作製では、ＩＧＺＯ膜及びＡｌＯｘ膜の成膜を、反応性スパッタリング法を用いて室温雰囲気で行い、成膜時及び成膜後の熱処理は一切行っていない。なお、図６Ｂに示すサンプルは、上述したサンプルＢ及びサンプルＣである。
元素の濃度分布の測定には、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いた。具体的には、各サンプルのＡｌＯｘ膜をスパッタリングによって深さ方向に削りながら、ＸＰＳ法を用いてその表面の元素の濃度を測定した。なお、作製したサンプルでは、３０ｎｍのＡｌＯｘ膜を積層しているが、所定の膜厚のＡｌＯｘを予め削ってから、ＸＰＳ法による元素濃度の解析を行った。
図６Ａ及び図６Ｂにおいて、横軸は、スパッタ時間であり、具体的には、膜の深さに相当する。縦軸は、アルミニウムに対する酸素の濃度比（Ｏ／Ａｌ比）と、シリコン濃度又はインジウム濃度とを示している。なお、Ｏ／Ａｌ比は、膜中の酸素の原子濃度［ａｔ％］と、アルミニウムの原子濃度［ａｔ％］とを測定することで算出される。
図６Ａ及び図６Ｂに示すように、スパッタ時間が長くなるにつれて、すなわち、ＸＰＳを用いた解析が深さ方向に進行するにつれて、Ｏ／Ａｌ比は、最初は一定の値で安定している。例えば、図６Ａ及び図６Ｂのいずれにおいても、Ｏ／Ａｌ比は、約２％で安定している。Ｏ／Ａｌ比が安定している領域が、金属酸化物層１５０のバルク層１５５に相当する。具体的には、バルク層１５５では、酸素元素及びアルミニウム元素の組成比が安定している。
界面層１６０では、Ｏ／Ａｌ比は、深さ方向に進行するにつれて、Ｏ／Ａｌ比が徐々に上昇する。この傾向は、図６Ａ及び図６Ｂのいずれにも見られる。すなわち、金属酸化物層１５０の膜質は、下地層（ここでは、シリコン基板又はＩＧＺＯ膜）には依存しない。
一方で、シリコン濃度及びインジウム濃度に着目すると、深さ方向が進行するにつれて、徐々に上昇した後、一定の値で安定している。例えば、図６Ａに示す例では、シリコン濃度は、約１００ａｔ％で安定し、図６Ｂに示す例では、インジウム濃度は、約２５ａｔ％で安定する。インジウム濃度が安定している領域が、酸化物半導体層１２０のバルク層１２５に相当する。
金属酸化物層１５０と酸化物半導体層１２０との界面層１６０は、バルク層１５５及びバルク層１２５を除いた領域である。つまり、界面層１６０は、Ｏ／Ａｌ比とインジウム濃度との両方が安定していない領域である。図６Ｂに示す例では、界面層１６０は、スパッタ時間が５分〜５０分の間に相当する。
ここで、図６Ａにおいては、スパッタ時間が約２０分〜３５分の間、図６Ｂにおいては、スパッタ時間が約４０分〜５０分の間に着目する。このとき、低抵抗化能力が高いＡｌＯｘ膜を有するサンプル（例えば、サンプルＣ）は、低抵抗化能力が低いＡｌＯｘ膜を有するサンプル（例えば、サンプルＢ）より、Ｏ／Ａｌ比が小さい。具体的には、サンプルＣの界面層１６０では、サンプルＢの界面層１６０より、アルミニウムリッチなＡｌＯｘ膜が成膜されていることが分かる。
また、例えば、サンプルＣのＯ／Ａｌ比の上昇率は、サンプルＢのＯ／Ａｌ比の上昇率より低い。つまり、図６Ｂに示すように、サンプルＣのＯ／Ａｌ比の傾きは、サンプルＢのＯ／Ａｌ比の傾きより緩やかである。
また、図６ＢのサンプルＣのＯ／Ａｌ比のグラフを見て分かるように、界面層１６０におけるＯ／Ａｌ比は、０．６（すなわち、６０％）以下である。より具体的には、界面層１６０とバルク層１２５との界面におけるＯ／Ａｌ比は、サンプルＢのＯ／Ａｌ比より低く、６０％以下である。
ＩＧＺＯなどの酸化物半導体では、膜中に酸素欠損を発生させることにより、多数の欠陥準位が形成されて低抵抗化する。ここでは、界面層１６０において、アルミニウムリッチなＡｌＯｘ膜がＩＧＺＯ膜に接触することにより、ＩＧＺＯ膜からＡｌＯｘ側へ酸素が引き抜かれる。これにより、ＩＧＺＯ膜中に酸素欠損が生成されて、ＩＧＺＯ膜が低抵抗化されたと考えられる。
したがって、酸化物半導体層１２０を低抵抗化させる目的であれば、金属酸化物層１５０は、ＡｌＯｘ膜に限られない。具体的には、金属酸化物層１５０は、酸化物半導体層１２０に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属を主成分として含めばよい。
ここで、低抵抗化の能力が高いＡｌＯｘ膜と、低抵抗化の能力が低いＡｌＯｘ膜との違いについて、より詳細に説明する。本願発明者らは、Ｘ線反射率（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｖｉｔｙ）法を用いてサンプルＢ及びサンプルＣの各々のＡｌＯｘ膜の膜密度を測定した。その結果、低抵抗化の能力が高いＡｌＯｘ膜の膜密度は、２．７ｇ／ｃｍ３以下であり、低抵抗化の能力が低いＡｌＯｘ膜の膜密度は、約３．４ｇ／ｃｍ３であった。
したがって、膜密度の低い、すなわち、疎なＡｌＯｘ膜は、酸化物半導体から酸素を引き抜く力が強い膜であると考えられる。
［４．ＴＦＴの製造方法］
次に、本実施の形態に係る薄膜トランジスタ１００の製造方法について、図７Ａ〜図７Ｅを用いて説明する。図７Ａ〜図７Ｅは、本実施の形態に係る薄膜トランジスタ１００の製造工程を示す概略断面図である。
まず、図７Ａの（ａ）に示すように、フレキシブル基板１１０が貼り付けられた支持基板１０５を準備する。支持基板１０５としては、例えば無アルカリガラスなどのガラス基板を用いるが、樹脂、合成石英、熱酸化膜付きシリコンなどを用いてもよい。フレキシブル基板１１０は、例えば、ポリイミドなどを用いる。
次に、図７Ａの（ｂ）に示すように、フレキシブル基板１１０上にアンダーコート層１１５を形成する。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって、シリコン酸化膜などをアンダーコート層１１５として形成する。
次に、図７Ａの（ｃ）に示すように、フレキシブル基板１１０（支持基板１０５）の上方に酸化物半導体層１２０ａを形成する。本実施の形態では、アンダーコート層１１５上に所定形状の酸化物半導体層１２０ａを形成する。酸化物半導体層１２０ａの材料としては、ＩＧＺＯの透明アモルファス酸化物半導体を用いることができる。例えば、６０ｎｍのＩＧＺＯ膜を酸化物半導体層１２０ａとして形成する。
この場合、まず、スパッタリング法、レーザアブレーション法又はＣＶＤ法などにより、ＩＧＺＯからなる酸化物半導体膜を成膜する。具体的には、Ｉｎ、Ｇａ及びＺｎを含むターゲット材（例えば、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体）を用いて、真空チャンバ内に不活性ガスとしてアルゴンガスを導入すると共に、反応性ガスとして酸素（Ｏ２）を含むガスを導入し、所定のパワー密度の電力をターゲット材に印加する。
その後、成膜した酸化物半導体膜をフォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、図７Ａの（ｃ）に示すように、所定形状に加工された酸化物半導体層１２０ａを形成することができる。酸化物半導体層１２０ａは、所定形状に島化されている。なお、ＩＧＺＯのウェットエッチングには、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水（Ｈ２Ｏ）を混合した薬液を用いることができる。
次に、図７Ｂの（ｄ）に示すように、酸化物半導体層１２０ａの上方にゲート絶縁膜１３０ａを形成する。本実施の形態では、酸化物半導体層１２０ａを覆うように全面にゲート絶縁膜１３０ａを形成する。ゲート絶縁膜１３０ａの材料としては、ＳｉＯｘを用いることができる。例えば、１００ｎｍのＳｉＯｘ膜をゲート絶縁膜１３０ａとして形成する。
ＳｉＯｘ膜は、例えば、ＣＶＤ法によって形成される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入し、プラズマを発生させることで、ＳｉＯｘ膜が形成される。
次に、図７Ｂの（ｅ）に示すように、ゲート絶縁膜１３０ａの上方にゲート金属膜１４０ａを形成する。例えば、スパッタリング法などによって、ゲート絶縁膜１３０ａ上に、８０ｎｍのＭｏＷ膜をゲート金属膜１４０ａとして成膜する。
次に、図７Ｃの（ｆ）に示すように、ゲート金属膜１４０ａ及びゲート絶縁膜１３０ａを加工することにより、酸化物半導体層１２０ａの上方にゲート電極１４０及びゲート絶縁層１３０を形成する。本実施の形態では、ゲート絶縁層１３０の上方にゲート電極１４０を形成する。
具体的には、まず、フォトリソグラフィ法及びエッチング法によって、ゲート金属膜１４０ａをパターニングすることにより、ゲート絶縁膜１３０ａ上に所定形状のゲート電極１４０を形成する。ＭｏＷ膜のエッチングは、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水（Ｈ２Ｏ）を混合した薬液を用いたウェットエッチングによって行うことができる。あるいは、ＭｏＷ膜のエッチングは、例えば、六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、塩素（Ｃｌ２）などのガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングによって行うことができる。
その後、形成した所定形状のゲート電極１４０をマスクとしてゲート絶縁膜１３０ａをパターニングすることで、自己整合的に、ゲート電極１４０と同形状のゲート絶縁層１３０を形成する。ゲート絶縁膜１３０ａ（ＳｉＯｘ）のエッチングは、例えば、フッ酸（ＨＦ）液を用いたウェットエッチング、又は、六フッ化硫黄（ＳＦ６）などのガスを用いたドライエッチングによって行うことができる。本実施の形態では、例えば、ドライエッチングによって、ゲート金属膜１４０ａの加工とゲート絶縁膜１３０ａの加工とを連続的に行うことができる。
ゲート電極１４０を形成した後、図７Ｃの（ｇ）に示すように、加熱（アニール）処理を行う。酸化物半導体層１２０ａに熱アニールを行うことで、酸化物半導体層１２０ａの電気特性を回復させる。アニールは、例えば、大気中で、２００℃〜５００℃の温度で、０．５時間〜５時間行われる。
加熱処理の後、反応性スパッタリングによって、酸化物半導体層１２０ａ上に金属酸化物層１５０を形成することで、酸化物半導体層１２０ａの、金属酸化物層１５０に接触する領域を低抵抗化する。これにより、図７Ｄの（ｈ）に示すように、酸化物半導体層１２０には、低抵抗化されたソース領域１２２及びドレイン領域１２３が形成される。
具体的には、ゲート電極１４０の上面及び側面、ゲート絶縁層１３０の側面、並びに、ソース領域１２２及びドレイン領域１２３の各々の上面を覆うように、金属酸化物層１５０を形成する。なお、酸化物半導体層１２０ａの、ゲート絶縁層１３０に覆われていない領域のみに、金属酸化物層１５０を形成してもよい。つまり、ソース領域１２２の上面及びドレイン領域１２３の上面のみに、金属酸化物層１５０を形成してもよい。例えば、反応性スパッタリングによって、３０ｎｍのＡｌＯｘを金属酸化物層１５０として形成する。
次に、図７Ｄの（ｉ）に示すように、ゲート電極１４０と酸化物半導体層１２０とを覆うように層間絶縁層１７０を形成する。例えば、プラズマＣＶＤによって層間絶縁層１７０として、２００ｎｍのシリコン酸化膜を形成する。
次に、図７Ｅの（ｊ）に示すように、ソース領域１２２及びドレイン領域１２３の各々の一部を露出させるように、層間絶縁層１７０及び金属酸化物層１５０に開口部（コンタクトホール１８１ｓ及び１８１ｄ）を形成する。具体的には、フォトリソグラフィ法及びエッチング法によって、層間絶縁層１７０及び金属酸化物層１５０の一部をエッチング除去することによって、ソース領域１２２上及びドレイン領域１２３上にコンタクトホール１８１ｓ及び１８１ｄを形成する。
例えば、層間絶縁層１７０がシリコン酸化膜である場合、ＲＩＥなどのドライエッチングによってコンタクトホールを形成する。この場合、エッチングガスとしては、例えば、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いることができる。また、金属酸化物層１５０がＡｌＯｘ膜である場合、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチング、又は、三塩化ホウ素（ＢＣｌ３）などのガスを用いたドライエッチングによってコンタクトホールを形成する。
次に、図７Ｅの（ｋ）に示すように、層間絶縁層１７０及び金属酸化物層１５０に形成したコンタクトホール１８１ｓ及び１８１ｄを介して、ソース領域１２２に電気的及び物理的に接続されたソース電極１８０ｓと、ドレイン領域１２３に電気的及び物理的に接続されたドレイン電極１８０ｄとを形成する。具体的には、まず、コンタクトホール１８１ｓ及び１８１ｄを埋めるようにして、層間絶縁層１７０上に金属膜（ソースドレイン金属膜）をスパッタリングによって成膜する。成膜した金属膜を、フォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、所定形状のソース電極１８０ｓ及びドレイン電極１８０ｄを形成する。例えば、合計膜厚が５００ｎｍのＭｏＷ／Ａｌ／ＭｏＷの３層構造の金属膜をソース電極１８０ｓ及びドレイン電極１８０ｄとして形成した。
以上のようにして、本実施の形態に係る薄膜トランジスタ１００を製造することができる。
なお、薄膜トランジスタ１００の上方に、平坦化膜などを形成した後で、有機ＥＬ素子４０を形成することもできる。
［５．反応性スパッタリング］
ここで、低抵抗化能力が高い金属酸化物層１５０を形成するのに用いる反応性スパッタリングについて、図８Ａ及び図８Ｂを用いて説明する。
図８Ａは、本実施の形態に係る金属酸化物層１５０を形成する際に用いる反応性スパッタリングにおける基板２０１とターゲット２０２との配置、及び大型のＴＦＴ基板を作製する場合に一般的に使用されるインライン式スパッタリング装置において、成膜開始時点における基板２０１とターゲット２０２との配置を示す図である。また、図８Ｂは、通常の反応性スパッタリングにおける基板２０１とターゲット２０２との配置を示す図である。具体的には、図８Ａは、いわゆる低ダメージスパッタリング装置における基板２０１とターゲット２０２との配置を示している。また、図８Ｂは、一般的な反応性スパッタリング装置における基板２０１とターゲット２０２との配置、及びインライン式スパッタリング装置において成膜がある程度進行した時点における基板２０１とターゲット２０２との配置を示している。
基板２０１は、薄膜トランジスタ１００の製造途中の基板である。具体的には、基板２０１は、図７Ｃの（ｇ）に示すように、ゲート電極１４０が形成されたアニールされた直後の支持基板１０５に相当する。支持基板１０５は、ゲート電極１４０側の面（上面）がターゲット２０２側（下方）になるように配置される。
ターゲット２０２は、金属酸化物層１５０に含まれる第２金属を主成分として含む金属材料である。ターゲット２０２は、例えば、アルミニウム（Ａｌ）を主成分として含む。なお、ターゲット２０２は、アルミニウムではなく、チタン、モリブデン、シリコン又はタングステンを主成分として含んでもよい。
本実施の形態では、酸化物半導体層１２０ａに含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属をターゲット２０２として用いた反応性スパッタリングを行うことで、金属酸化物層１５０を形成する。具体的には、酸素（Ｏ２）ガスを反応性ガスとして導入し、ターゲット２０２の上方でプラズマ２０３を生成することで、ターゲット２０２から飛び出した金属原子（具体的には、Ａｌ）と反応性ガスとを反応させて、金属酸化物を基板２０１に堆積させる。
このとき、図８Ａに示すように、基板２０１とターゲット２０２とがオフセット配置された状態で反応性スパッタリングを行う。図８Ｂのように、通常の反応性スパッタリングでは、基板２０１とターゲット２０２とが対面するように配置されているのに対して、本実施の形態では、図８Ａに示すように、基板２０１とターゲット２０２とは、互いの正面の位置から横方向にずれた位置に配置されている。
これにより、基板２０１の表面（具体的には、酸化物半導体層１２０ａ上の面）は、プラズマ２０３に直接曝されない。したがって、ターゲット２０２から飛び出したＡｌ原子のうち、酸素ガスと反応せずに基板２０１に堆積するＡｌ原子の割合が多くなる。これにより、特に、酸化物半導体層１２０ａの表面では、Ａｌ原子に対する酸素の濃度比が小さくなる。このアルミニウムリッチな金属酸化物層１５０が酸化物半導体層１２０ａに接することで、酸化物半導体層１２０ａから酸素が引き抜かれ酸素欠損が生成される。つまり、酸化物半導体層１２０と金属酸化物層１５０との界面層１６０におけるＯ／Ａｌ比は、バルク層１５５におけるＯ／Ａｌ比より大きくなる。
なお、基板２０１とターゲット２０２とのオフセット量（横方向へのずれ量）は、いかなるものでもよい。例えば、図８Ａに示すように、基板２０１とターゲット２０２とが完全にずれて、すなわち、上下方向において重複しないように配置されてもよい。あるいは、基板２０１とターゲット２０２とは、上下方向において一部が重複するように配置されてもよい。
あるいは、図８Ｂに示す通常の配置で金属酸化物層１５０を成膜することもできる。この場合、スパッタリングの電力密度を所定値より低くすればよい。例えば、０．７Ｗ／ｃｍ２以下の電力密度で反応性スパッタリングを行うことで、酸化物半導体を低抵抗化させることができる金属酸化物層１５０を形成することができる。
［６．効果など］
ここでは、上述した製造方法に基づいて、実際に作製した薄膜トランジスタ１００のＴＦＴ特性について、図９を用いて説明する。図９は、本実施の形態に係る薄膜トランジスタ１００の電流−電圧特性を示す図である。
ドレイン電圧Ｖｄが０．１Ｖの場合、及び、１０Ｖの場合のいずれも、ドレイン電流Ｉｄは、ゲート電圧Ｖｇが０Ｖ付近で急峻に立ち上がっている。また、オン時の電流値と、オフ時の電流値との差であるオン／オフ比も十分に大きい。したがって、本実施の形態に係る薄膜トランジスタ１００は、良好なＴＦＴ特性が得られたことが分かる。
以上のように、本実施の形態に係る薄膜トランジスタ１００は、チャネル領域１２１、並びに、チャネル領域１２１より抵抗率が低いソース領域１２２及びドレイン領域１２３を有する酸化物半導体層１２０と、酸化物半導体層１２０の上方に設けられたゲート絶縁層１３０と、ゲート絶縁層１３０の上方で、かつ、チャネル領域１２１に対向する位置に設けられたゲート電極１４０と、酸化物半導体層１２０上に設けられ、かつ、ソース領域１２２及びドレイン領域１２３に接触する金属酸化物層１５０とを備え、金属酸化物層１５０は、酸化物半導体層１２０に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含み、金属酸化物層１５０と酸化物半導体層１２０との界面層１６０における第２金属に対する酸素の第１濃度比は、金属酸化物層１５０のバルク層１５５における第２金属に対する酸素の第２濃度比より大きい。
これにより、第２金属の酸素との結合解離エネルギーが第１金属の酸素との結合解離エネルギーより高いので、金属酸化物層１５０と酸化物半導体層１２０とが接触すると、酸化物半導体層１２０に含まれる酸素が金属酸化物層１５０に引き抜かれる。したがって、金属酸化物層１５０に接触した酸化物半導体層１２０のソース領域１２２及びドレイン領域１２３に酸素欠損が発生し、ソース領域１２２及びドレイン領域１２３を低抵抗化させることができる。よって、ゲート電極１４０とソース領域１２２及びドレイン領域１２３間との寄生容量を小さくすることができる。また、ソース領域１２２及びドレイン領域１２３からチャネル領域１２１までの寄生抵抗を小さくすることができ、より優れたトランジスタ特性を実現することができる。より優れたトランジスタ特性を実現することができる。
また、本実施の形態に係る薄膜トランジスタ１００の製造方法は、フレキシブル基板１１０の上方に酸化物半導体層１２０を形成する工程と、酸化物半導体層１２０の上方にゲート絶縁層１３０を形成する工程と、ゲート絶縁層１３０の上方にゲート電極１４０を形成する工程と、ゲート電極１４０を形成した後、加熱処理を行う工程と、加熱処理の後、反応性スパッタリングによって、酸化物半導体層１２０上に金属酸化物層１５０を形成することで、酸化物半導体層１２０の、金属酸化物層１５０に接触する領域を低抵抗化する工程とを含む。
本願発明者らの検討によれば、ゲート電極１４０を形成した後に、アニール処理を行うことにより、アニール処理を行わない場合と比べて、薄膜トランジスタ１００のＴＦＴ特性の信頼性を大幅に向上させることができる。
なお、ＴＦＴ特性の信頼性は、バイアス温度ストレス試験によって検証することができる。バイアス温度ストレス試験は、ゲート−ソース間に所定の電圧を印加させる前と後とにおけるＴＦＴの閾値電圧の変化量を測定する試験である。バイアス温度ストレス試験には、ゲート−ソース間電圧が正の場合のＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験と、ゲート−ソース間電圧が負の場合のＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験とがある。
本願発明者らは、９０℃の温度で、±２０Ｖの電圧をゲート−ソース間に２０００秒間印加した。アニールを行わない場合は、ＴＦＴの閾値シフト量の絶対値が５Ｖ以上であったのに対して、３５０℃で１時間のアニールを行った場合は、閾値シフト量の絶対値を０．５Ｖ以下に低減することができた。
また、反応性スパッタリングを用いることで、生産性を高くすると同時に、良質な金属酸化物層１５０を形成することができる。
このとき、例えば、反応性スパッタリングではなく、金属薄膜を成膜した後、成膜した金属薄膜を酸化することで、金属酸化物層１５０を形成することもできる。例えば、特許文献２では、超薄膜の金属膜を酸化することで、金属酸化膜を形成しているが、このときの酸化が不十分である場合には、ドレイン電流が、酸化されなかった金属部分を介してゲート電極へリークしてしまうという課題がある。
特に、大型の基板を用いた場合、必ずしも膜厚及び膜質の面内均一性が良好な金属薄膜が形成されるとは限らない。例えば、膜厚が大きな領域が形成された場合には、金属薄膜が十分に酸化されずに、導電性を有する領域が残る恐れがある。仮に、ゲート電極１４０と酸化物半導体層１２０とが導通すると、ＴＦＴとして動作しなくなる。
また、金属薄膜の膜厚を１０ｎｍより小さくすることで、金属薄膜を十分に酸化することはできる。しかしながら、この場合は膜厚が薄すぎるために、面内での膜厚がばらついた場合には、極端に薄い領域が形成され、酸化物半導体層１２０の低抵抗化ができなくなる恐れがある。
例えば、特許文献２では、バイアス温度ストレス試験の結果は良好であるものの、超薄膜の金属膜を半導体層上に形成することが求められる。このため、例えば、ディスプレイの製造プロセスで用いられる大型基板への膜形成が困難であることが分かった。
また、特許文献１では、オフセット領域をプラズマに曝すことで、当該オフセット領域の半導体を容易に低抵抗化させることが開示されている。しかしながら、発明者らが検討した結果、プラズマが半導体にダメージを与え、結果として、バイアス温度ストレス試験（高温化での電圧印加試験）において、ＴＦＴの閾値電圧が大きくシフトするという課題が発生することが分かった。
これらの問題に対して、本実施の形態によれば、反応性スパッタリングによって金属酸化物層１５０を形成することで、十分な膜厚（具体的には、１０ｎｍ以上、好ましくは２０ｎｍ以上）の金属酸化物層１５０を形成することができる。つまり、金属薄膜の酸化工程を行わないので、膜厚には制限されない。したがって、ゲート電極１４０と酸化物半導体層１２０との間の導電対策（リーク対策）も不要である。
（他の実施の形態）
以上、１つ又は複数の態様に係る薄膜トランジスタ及びその製造方法、並びに、表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
例えば、上記の実施の形態では、チャネル領域１２１、ソース領域１２２及びドレイン領域１２３、ゲート絶縁層１３０並びにゲート電極１４０を自己整合的に形成したが、これに限らない。各々を独立したマスクを用いて異なる工程で形成してもよい。
また、例えば、上記実施の形態では、酸化物半導体層に用いる酸化物半導体として、ＩＧＺＯの透明アモルファス酸化物半導体を用いたが、これに限らず、ＩＧＯ（Ｉｎ−Ｇａ−Ｏ）などの多結晶酸化物半導体などを用いてもよい。
また、例えば、上記の実施の形態では、薄膜トランジスタ１００のチャネル層として酸化物半導体層１２０を例に挙げたが、これに限らない。
また、上記の各実施の形態は、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本発明に係る薄膜トランジスタは、例えば、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、デジタルカメラなどの固体撮像装置、又は、その他様々な電気機器に広く利用することができる。
１ 薄膜半導体アレイ基板
１０ 有機ＥＬ表示装置
２０ ＴＦＴ基板
３０ 画素
３１ 画素回路
３２、３３、１００ 薄膜トランジスタ
３２ｄ、３３ｄ、１８０ｄ ドレイン電極
３２ｇ、３３ｇ、１４０ ゲート電極
３２ｓ、３３ｓ、１８０ｓ ソース電極
３４ キャパシタ
４０ 有機ＥＬ素子
４１ 陽極
４２ ＥＬ層
４３ 陰極
５０ ゲート配線
６０ ソース配線
７０ 電源配線
１０５ 支持基板
１１０ フレキシブル基板
１１５ アンダーコート層
１２０、１２０ａ 酸化物半導体層
１２１ チャネル領域
１２２ ソース領域
１２３ ドレイン領域
１２５、１５５ バルク層
１３０ ゲート絶縁層
１３０ａ ゲート絶縁膜
１４０ａ ゲート金属膜
１５０ 金属酸化物層
１６０ 界面層
１７０ 層間絶縁層
１８１ｓ、１８１ｄ コンタクトホール
２０１ 基板
２０２ ターゲット
２０３ プラズマ

Claims (9)

  1. チャネル領域、並びに、当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、
    前記酸化物半導体層の上方に設けられたゲート絶縁層と、
    前記ゲート絶縁層の上方で、かつ、前記チャネル領域に対向する位置に設けられたゲート電極と、
    前記酸化物半導体層上に設けられ、かつ、前記ソース領域及び前記ドレイン領域に接触する金属酸化物層とを備え、
    前記金属酸化物層は、前記酸化物半導体層に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含み、
    前記金属酸化物層と前記酸化物半導体層との界面層における前記第２金属に対する酸素の第１濃度比は、前記金属酸化物層のバルク層における前記第２金属に対する酸素の第２濃度比より大きく、かつ、前記バルク層から前記酸化物半導体層に向かう方向に進行するにつれて上昇しており、
    前記第２金属は、アルミニウムであり、
    前記金属酸化物層の膜密度は、２．７ｇ／ｃｍ ３ 以下である
    薄膜トランジスタ。
  2. 前記第１濃度比は、０．６以下である
    請求項１に記載の薄膜トランジスタ。
  3. 前記金属酸化物層の膜厚は、１０ｎｍ以上である
    請求項１又は２に記載の薄膜トランジスタ。
  4. 前記第１金属は、インジウム、ガリウム又は亜鉛である
    請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記ゲート電極、前記ゲート絶縁層及び前記チャネル領域の各々の側面は、面一である
    請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
  6. 請求項１〜５のいずれか１項に記載の薄膜トランジスタを備える表示装置。
  7. 基板の上方に酸化物半導体層を形成する工程と、
    前記酸化物半導体層の上方にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層の上方にゲート電極を形成する工程と、
    前記ゲート電極を形成した後、加熱処理を行う工程と、
    前記加熱処理の後、反応性スパッタリングによって、前記酸化物半導体層上に金属酸化物層を形成することで、前記酸化物半導体層の、前記金属酸化物層に接触する領域を低抵抗化する工程とを含む
    薄膜トランジスタの製造方法。
  8. 前記低抵抗化する工程では、前記酸化物半導体層に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属をターゲットとして用いた反応性スパッタリングを行うことで、前記金属酸化物層を形成し、
    前記金属酸化物層と前記酸化物半導体層との界面層における前記第２金属に対する酸素の第１濃度比は、前記金属酸化物層のバルク層における前記第２金属に対する酸素の第２濃度比より大きい
    請求項７に記載の薄膜トランジスタの製造方法。
  9. 前記低抵抗化する工程では、前記基板と前記ターゲットとがオフセット配置された状態で反応性スパッタリングを行う
    請求項８に記載の薄膜トランジスタの製造方法。
JP2014245398A 2014-12-03 2014-12-03 薄膜トランジスタ及びその製造方法、並びに、表示装置 Active JP6519073B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014245398A JP6519073B2 (ja) 2014-12-03 2014-12-03 薄膜トランジスタ及びその製造方法、並びに、表示装置
US14/956,894 US10050150B2 (en) 2014-12-03 2015-12-02 Thin-film transistor, method of fabricating thin-film transistor, and display device
US16/028,619 US10644165B2 (en) 2014-12-03 2018-07-06 Thin-film transistor, method of fabricating thin-film transistor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245398A JP6519073B2 (ja) 2014-12-03 2014-12-03 薄膜トランジスタ及びその製造方法、並びに、表示装置

Publications (3)

Publication Number Publication Date
JP2016111107A JP2016111107A (ja) 2016-06-20
JP2016111107A5 JP2016111107A5 (ja) 2017-09-28
JP6519073B2 true JP6519073B2 (ja) 2019-05-29

Family

ID=56095077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245398A Active JP6519073B2 (ja) 2014-12-03 2014-12-03 薄膜トランジスタ及びその製造方法、並びに、表示装置

Country Status (2)

Country Link
US (2) US10050150B2 (ja)
JP (1) JP6519073B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
WO2018052472A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. Method of contact formation between metal and semiconductor
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
KR102612736B1 (ko) * 2016-11-30 2023-12-12 엘지디스플레이 주식회사 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US10692994B2 (en) * 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI692002B (zh) * 2017-02-28 2020-04-21 財團法人國家實驗研究院 可撓式基板結構、可撓式電晶體及其製造方法
CN107170811B (zh) 2017-05-12 2019-12-31 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管结构背板及其制备方法
US20200119199A1 (en) * 2017-05-26 2020-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20200357924A1 (en) * 2017-11-20 2020-11-12 Ulvac, Inc. Oxide semiconductor thin film
US10741671B2 (en) 2017-11-28 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device
US20190206691A1 (en) * 2018-01-04 2019-07-04 Applied Materials, Inc. High-k gate insulator for a thin-film transistor
WO2020115838A1 (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627835B2 (ja) * 2000-03-23 2011-02-09 キヤノンアネルバ株式会社 スパッタリング装置及び薄膜形成方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6223198B2 (ja) * 2013-01-24 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9431468B2 (en) * 2013-04-19 2016-08-30 Joled Inc. Thin-film semiconductor device, organic EL display device, and manufacturing methods thereof
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016111105A (ja) 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置

Also Published As

Publication number Publication date
US20160163868A1 (en) 2016-06-09
US20180315858A1 (en) 2018-11-01
JP2016111107A (ja) 2016-06-20
US10644165B2 (en) 2020-05-05
US10050150B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP6519073B2 (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
US10008611B2 (en) Thin film transistor and organic EL display device
JP5362613B2 (ja) 有機電界発光表示装置の製造方法
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
US10204973B2 (en) Display device and thin-film transistors substrate
KR101147414B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JPWO2016056204A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
JP2010182818A (ja) 薄膜トランジスタおよび表示装置
US10276722B2 (en) Thin film transistor
JP6142200B2 (ja) 薄膜半導体装置及びその製造方法
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP6331052B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6263721B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6500202B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
JP6500203B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6519073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350