KR20240073052A - 결정 산화물 박막, 적층체 및 박막 트랜지스터 - Google Patents

결정 산화물 박막, 적층체 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20240073052A
KR20240073052A KR1020247011837A KR20247011837A KR20240073052A KR 20240073052 A KR20240073052 A KR 20240073052A KR 1020247011837 A KR1020247011837 A KR 1020247011837A KR 20247011837 A KR20247011837 A KR 20247011837A KR 20240073052 A KR20240073052 A KR 20240073052A
Authority
KR
South Korea
Prior art keywords
thin film
oxide thin
crystal oxide
carrier concentration
crystal
Prior art date
Application number
KR1020247011837A
Other languages
English (en)
Inventor
에미 가와시마
유키 츠루마
다이치 사사키
고지 야마구치
노부히로 이와세
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20240073052A publication Critical patent/KR20240073052A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

In 을 주성분으로 하는 결정 산화물 박막으로서, 결정 산화물 박막의 면 방향에 있어서, 주사형 확산 저항 현미경 (SSRM) 으로 측정되는 확산 저항값이 상이한 저저항 영역 A 와 고저항 영역 B 를 갖고, 고저항 영역 B 의 확산 저항값이, 저저항 영역 A 의 확산 저항값의 8 배 이상인, 결정 산화물 박막.

Description

결정 산화물 박막, 적층체 및 박막 트랜지스터
본 발명은, 결정 산화물 박막, 적층체 및 박막 트랜지스터에 관한 것이다.
결정 산화물 박막을 채널층에 사용한 박막 트랜지스터 (TFT) 는 고이동도의 특성이 얻어지는 것이 알려져 있다 (예를 들어, 특허문헌 1 ∼ 7 참조).
최근, TFT 는 소형화되는 경향이 있으며, 소형 TFT 에서의 특성이 중요해지고 있다. 여기서의 소형 TFT 란 채널 길이 L 이 50 ㎛ 이하인 TFT 이다. 또, 고정세화 디스플레이의 구동에 있어서는, 고이동도이고, 기생 용량이 저감된 TFT 가 요구되고 있다.
일본 특허공보 제5373212호 일본 공개특허공보 2018-107316호 일본 특허공보 제6097458호 일본 특허공보 제6334598호 일본 특허공보 제6289693호 국제공개 제2018/043323호 국제공개 제2020/196716호
채널층에 산화물 박막을 사용하여, 기생 용량이 저감된 TFT 를 얻기 위해, 자기 정합형 TFT 구조를 이용하는 것을 생각할 수 있다. 또한 고이동도를 나타내는 TFT 를 얻기 위해서는, 아모르퍼스 재료가 아니라 채널층에 결정계의 산화물 재료를 사용할 것이 요구된다. 그러나, 특허문헌 1 ∼ 7 의 결정 산화물 박막을 자기 정합형 TFT 구조에 적용하면, 게이트 전극이 적층되어 있는 영역 (영역 B) 과, 그 밖의 영역 (영역 A) 에서 저항률에 차가 없는 점에서 충분한 에너지 장벽이 형성되지 않아, 높은 드레인 전압 Vd 를 인가하여 TFT 를 구동시킨 경우에 Vth 가 마이너스로 시프트되기 쉬운 드레인 야기 장벽 저하 (DIBL) 현상이 발생하여, TFT 특성이 안정되지 않는다는 과제가 있었다.
또, 영역 A 의 결정 입계의 평균 간격 (D) 이 제어되고 있지 않은 점에서 TFT 의 이동도나 임계값 전압 (Vth) 의 소자 형상에 대한 안정성이 악화된다는 과제가 있었다. 이와 같은 TFT 를 회로에 장착하여 디스플레이를 구동시키면, 휘도 불균일이나 번인이 일어나는 등의 과제가 발생할 우려가 있다.
본 발명의 목적의 하나는, 저항률의 차가 충분히 큰 영역을 형성할 수 있는, 결정 산화물 박막 및 적층체를 제공하는 것이다.
또, 본 발명의 목적의 하나는, 결정 입계의 평균 간격이 제어된 결정 산화물 박막 및 적층체를 제공하는 것이다.
본 발명에 의하면, 이하의 결정 산화물 박막 등이 제공된다.
1. In 을 주성분으로 하는 결정 산화물 박막으로서,
상기 결정 산화물 박막의 면 방향에 있어서, 주사형 확산 저항 현미경 (SSRM) 으로 측정되는 확산 저항값이 상이한 저저항 영역 A 와 고저항 영역 B 를 갖고,
상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 8 배 이상인, 결정 산화물 박막.
2. 상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 10 배 이상인, 1 에 기재된 결정 산화물 박막.
3. 상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 15 배 이상인, 1 에 기재된 결정 산화물 박막.
4. 막두께가 80 ㎚ 이하인, 1 ∼ 3 중 어느 하나에 기재된 결정 산화물 박막.
5. 주사형 정전 용량 현미경 (SCM) 으로 측정되는 dC/dV 값에 있어서, 상기 저저항 영역 A 와 상기 고저항 영역 B 의 경계의 dC/dV 값이, 상기 고저항 영역 B 의 dC/dV 값보다 큰, 1 ∼ 4 중 어느 하나에 기재된 결정 산화물 박막.
6. 상기 결정 산화물 박막의, 박막 하면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 가 70˚이상, 110˚이하이고,
상기 결정 입계끼리의 평균 간격 D 가 0.01 ㎛ 이상, 2.0 ㎛ 이하인, 1 ∼ 5 중 어느 하나에 기재된 결정 산화물 박막.
7. 상기 결정 산화물 박막의 전자선 회절에 있어서, 빅스바이트 구조인 결정립을 포함하는, 1 ∼ 6 중 어느 하나에 기재된 결정 산화물 박막.
8. 상기 결정 산화물 박막이, 추가로, H, B, C, N, O, F, Mg, Al, Si, O, S, Cl, Ar, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Sn, Sb, Cs, Ba, Ln, Hf, Ta, W, Re, Os, Ir, Pt, Au, Pb 및 Bi 로 이루어지는 군에서 선택되는 1 이상의 원소를 포함하는, 1 ∼ 7 중 어느 하나에 기재된 결정 산화물 박막.
9. 1 ∼ 8 중 어느 하나에 기재된 결정 산화물 박막을 포함하는, 적층체.
10. 상기 결정 산화물 박막과 하부층이 접하는 면과, 상기 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 70˚이상, 110˚이하인, 9 에 기재된 적층체.
11. 상기 하부층이 박막 트랜지스터의 기판 또는 박막 트랜지스터의 구성층인, 9 또는 10 에 기재된 적층체.
12. 1 ∼ 8 중 어느 하나에 기재된 결정 산화물 박막 또는 9 ∼ 11 중 어느 하나에 기재된 적층체를 포함하는, 박막 트랜지스터.
13. 채널층과,
상기 채널층의 양단측에 각각 접속되는, 소스 전극 및 드레인 전극과,
게이트 절연막을 개재하여, 채널층에 적층되어 있는 게이트 전극을 갖고,
상기 채널층은 상기 결정 산화물 박막이고, 상기 고저항 영역 B 에 상기 게이트 절연막이 형성되고, 상기 저저항 영역 A 에 소스 전극 및 드레인 전극이 형성되고,
상기 소스 전극의 단부 및 드레인 전극의 단부로부터, 상기 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff 가, 4 ㎛ 이상 20 ㎛ 이하이고,
상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 거리 Loff 가 하기 식 (1) 을 만족하는, 12 에 기재된 박막 트랜지스터.
2 ≤ Loff/D ≤ 100 … (1)
14. 상기 소스 전극 및 상기 드레인 전극과 상기 채널층의 접촉 영역 길이 Ls 가, 4 ㎛ 이상 20 ㎛ 이하이고,
상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 접촉 영역 길이 Ls 가 하기 식 (2) 를 만족하는, 12 또는 13 에 기재된 박막 트랜지스터.
1 ≤ Ls/D ≤ 100 … (2)
15. 상기 저저항 영역 A 와 상기 게이트 전극의 수평 방향의 간극 ΔL 이 1 ㎛ 미만인, 12 ∼ 14 중 어느 하나에 기재된 박막 트랜지스터.
16. In 을 주성분으로 하는 결정 산화물 박막으로서,
막두께가 80 ㎚ 이하이고,
상기 결정 산화물 박막의 면 방향에 있어서, 캐리어 농도가 상이한 고캐리어 농도 영역 A 와 저캐리어 농도 영역 B 를 갖고,
상기 고캐리어 농도 영역 A 의 캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하이고,
상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 8 배 이상인, 결정 산화물 박막.
17. 상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 10 배 이상인, 16 에 기재된 결정 산화물 박막.
18. 상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 15 배 이상인, 16 에 기재된 결정 산화물 박막.
19. 상기 저캐리어 농도 영역 B 의 캐리어 농도가, 1015 ㎝-3 이상, 1019 ㎝-3 미만인, 16 ∼ 18 중 어느 하나에 기재된 결정 산화물 박막.
20. 상기 결정 산화물 박막의, 박막 하면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 가 70˚이상, 110˚이하이고,
상기 결정 입계끼리의 평균 간격 D 가 0.01 ㎛ 이상, 2.0 ㎛ 이하인, 16 ∼ 19 중 어느 하나에 기재된 결정 산화물 박막.
21. 상기 결정 산화물 박막의 전자선 회절에 있어서, 빅스바이트 구조인 결정립을 포함하는, 16 ∼ 20 중 어느 하나에 기재된 결정 산화물 박막.
22. 상기 결정 산화물 박막이, 추가로, H, B, C, N, O, F, Mg, Al, Si, O, S, Cl, Ar, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Sn, Sb, Cs, Ba, Ln, Hf, Ta, W, Re, Os, Ir, Pt, Au, Pb 및 Bi 로 이루어지는 군에서 선택되는 1 이상의 원소를 포함하는, 16 ∼ 21 중 어느 하나에 기재된 결정 산화물 박막.
23. 16 ∼ 22 중 어느 하나에 기재된 결정 산화물 박막을 포함하는, 적층체.
24. 상기 결정 산화물 박막과 하부층이 접하는 면과, 상기 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 70˚이상, 110˚이하인, 23 에 기재된 적층체.
25. 상기 하부층이 박막 트랜지스터의 기판 또는 박막 트랜지스터의 구성층인, 23 또는 24 에 기재된 적층체.
26. 16 ∼ 22 중 어느 하나에 기재된 결정 산화물 박막 또는 23 ∼ 25 에 기재된 적층체를 포함하는, 박막 트랜지스터.
27. 채널층과,
상기 채널층의 양단측에 각각 접속되는, 소스 전극 및 드레인 전극과,
게이트 절연막을 개재하여, 채널층에 적층되어 있는 게이트 전극을 갖고,
상기 채널층은 상기 결정 산화물 박막이고, 상기 저캐리어 농도 영역 B 에 상기 게이트 절연막이 형성되고, 상기 고캐리어 농도 영역 A 에 소스 전극 및 드레인 전극이 형성되고,
상기 소스 전극의 단부 및 상기 드레인 전극의 단부로부터, 상기 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff 가, 4 ㎛ 이상 20 ㎛ 이하이고,
상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 거리 Loff 가 하기 식 (1) 을 만족하는, 26 에 기재된 박막 트랜지스터.
2 ≤ Loff/D ≤ 100 … (1)
28. 상기 소스 전극 및 상기 드레인 전극과 상기 채널층의 접촉 영역 길이 Ls 가, 4 ㎛ 이상 20 ㎛ 이하이고,
상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 접촉 영역 길이 Ls 가 하기 식 (2) 를 만족하는, 26 또는 27 에 기재된 박막 트랜지스터.
1 ≤ Ls/D ≤ 100 … (2)
29. 상기 고캐리어 농도 영역 A 와 상기 게이트 전극의 수평 방향의 간극 ΔL 이 1 ㎛ 미만인, 26 ∼ 28 중 어느 하나에 기재된 박막 트랜지스터.
30. In 을 주성분으로 하는 결정 산화물 박막으로서,
막두께가 80 ㎚ 이하이고,
상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 가 2 ㎛ 이하이고,
캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하인, 결정 산화물 박막.
31. 30 에 기재된 결정 산화물 박막을 포함하는, 박막 트랜지스터.
32. 12 ∼ 15, 26 ∼ 29 및 31 중 어느 하나에 기재된 박막 트랜지스터를 포함하는, 전자 회로.
33. 32 에 기재된 전자 회로를 포함하는, 전기 기기, 전자 기기, 차량, 또는 동력 기관.
본 발명에 의하면, 저항률의 차가 충분히 큰 영역을 형성할 수 있는 결정 산화물 박막 및 적층체를 제공할 수 있다. 또, 본 발명에 의하면 결정 입계의 평균 간격이 제어된 결정 산화물 박막 및 적층체를 제공할 수 있다.
이로써 DIBL 현상을 일으키지 않고, 높은 이동도를 유지하고, 또한 이동도나 Vth 의 소자 형상에 대한 안정성이 높은 자기 정합형 TFT 를 제공할 수 있다.
도 1 은, 본 실시형태의 일례의 적층체의 단면 개략도이다.
도 2 는, 본 실시형태의 다른 예의 적층체의 단면 개략도이다.
도 3a 는, 본 실시형태의 일례의 TFT 의 개략 단면도이다.
도 3b 는, 도 3a 의 소스 전극 부근의 확대도이다.
도 4 는, 본 실시형태의 다른 예의 TFT 의 개략 단면도이다.
도 5 는, 본 실시형태의 다른 예의 TFT 의 개략 단면도이다.
도 6 은, 본 실시형태의 다른 예의 TFT 의 개략 단면도이다.
도 7 은, 본 실시형태의 다른 예의 TFT 의 개략 단면도이다.
도 8a 는, 액정 소자를 적용하는 경우의 화소부의 회로도의 일례이다.
도 8b 는, 유기 EL 소자를 적용하는 경우의 화소부의 회로도의 일례이다.
도 8c 는, 본 실시형태에 관련된 표시 장치의 상면도이다.
도 9 는, 실시예에서 제조한 TFT 의 개략 단면도이다.
도 10 은, 실시예 217 및 비교예 20 에서 측정한 CL 스펙트럼이다.
본 명세서에서 사용하는「제 1」,「제 2」,「제 3」이라는 서수사는, 구성 요소의 혼동을 피하기 위해 붙여져 있으며, 수적으로 특정하는 취지의 기재가 없는 구성 요소에 대해서는, 수적으로 한정되지 않는다.
본 명세서 등에 있어서,「막」또는「박막」이라는 용어와,「층」이라는 용어란, 경우에 따라서는, 서로 교체하는 것이 가능하다.
본 명세서 등의 소결체 및 산화물 박막에 있어서,「화합물」이라는 용어와,「결정상」이라는 용어는, 경우에 따라서는, 서로 교체하는 것이 가능하다.
본 명세서에 있어서,「산화물 소결체」를 간단히「소결체」라고 칭하는 경우가 있다.
본 명세서에 있어서,「스퍼터링 타깃」을 간단히「타깃」이라고 칭하는 경우가 있다.
본 명세서 등에 있어서,「전기적으로 접속」에는,「어떠한 전기적 작용을 갖는 것」을 통하여 접속되어 있는 경우가 포함된다. 여기서,「어떠한 전기적 작용을 갖는 것」은, 접속 대상 간에서의 전기 신호의 수수를 가능하게 하는 것이면, 특별히 제한을 받지 않는다. 예를 들어,「어떠한 전기적 작용을 갖는 것」에는, 전극, 배선, 스위칭 소자 (트랜지스터 등), 저항 소자, 인덕터, 커패시터, 및 그 밖의 각종 기능을 갖는 소자 등이 포함된다.
본 명세서 등에 있어서, 트랜지스터가 갖는 소스나 드레인의 기능은, 상이한 극성의 트랜지스터를 채용하는 경우 또는 회로 동작에 있어서 전류의 방향이 변화하는 경우 등에는 교체되는 경우가 있다. 이 때문에, 본 명세서 등에 있어서는, 소스나 드레인의 용어는, 교체하여 사용할 수 있다.
본 명세서에 있어서,「x ∼ y」는「x 이상, y 이하」의 수치 범위를 나타내는 것으로 한다. 수치 범위에 관하여 기재된 상한값 및 하한값은 임의로 조합할 수 있다.
또, 이하에 기재되는 본 발명의 개개의 형태를 2 개 이상 조합한 형태도 또, 본 발명의 형태이다.
1. 결정 산화물 박막
(1) 결정 산화물 박막의 제 1 실시형태
본 실시형태에 관련된 결정 산화물 박막은, In 을 주성분으로 하는 결정 산화물 박막이다. 그리고, 결정 산화물 박막의 면 방향에 있어서, 주사형 확산 저항 현미경 (SSRM) 으로 측정되는 확산 저항값이 상이한 저저항 영역 A 와 고저항 영역 B 를 갖고, 또한 고저항 영역 B 의 확산 저항값이, 저저항 영역 A 의 확산 저항값의 8 배 이상이다.
본 실시형태에 관련된 결정 산화물 박막은, In 원소를 주성분으로 한다. 주성분이라는 것은, 결정 산화물 박막의 전체 금속 원소에 대하여, In 의 조성 비율 (원자％ : at％) 이 50 at％ 이상인 것을 의미한다. In 의 조성 비율은 70 at％ 이상인 것이 바람직하고, 80 at％ 이상인 것이 보다 바람직하고, 85 at％ 이상인 것이 더욱 바람직하다. 결정 산화물 박막을 구성하는 금속 원소의 전체 원자수 중, 50 at％ 이상이 In 원소이면, 본 실시형태에 관련된 결정 산화물 박막을 TFT 에 채용한 경우, 충분히 높은 이동도를 발휘할 수 있다.
결정 산화물 박막은 In 외에, H, B, C, N, O, F, Mg, Al, Si, O, S, Cl, Ar, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Sn, Sb, Cs, Ba, Ln, Hf, Ta, W, Re, Os, Ir, Pt, Au, Pb 및 Bi 로 이루어지는 군에서 선택되는 1 이상의 원소를 포함하고 있어도 된다.
본 실시형태에 있어서, 결정 산화물 박막은, 실질적으로 In, Mg, Al, Si, Zn, Ga, Mo, Sn, Ln 원소 (란타노이드 원소) 및 O 에서 선택되는 원소만으로 이루어져 있어도 된다. 여기서,「실질적으로」란, 상기 In, Mg, Al, Si, Zn, Ga, Mo, Sn, Ln 및 O 의 조합에서 기인하는 본 발명의 효과가 발생하는 범위에 있어서, 본 실시형태에 관련된 결정 산화물 박막이, 다른 성분을 포함하고 있어도 되는 것을 의미한다.
본 실시형태에 있어서, 결정 산화물 박막의 보다 바람직한 제 1 형태는, 금속 원소가 In 과 Ga 로 이루어지고, 원자 비율이 하기 식 (11) 을 만족한다.
[Ga]/([In] ＋ [Ga]) ＜ 22 at％ (11)
또한, 금속 원소로는 불가피 불순물, 나아가서는 O 이외에 F 또는 H 를 포함해도 된다. 상기 조성 범위로 함으로써, In 비율이 커지고, 300 ℃ 와 같은 저온의 어닐로도 In 사이트에 Ga 가 치환되어 빅스바이트 구조로 결정화할 수 있다. 또한 산소와의 결합력이 강한 Ga 를 첨가함으로써, 어닐 후의 산소 결손을 억제하여, 반도체로서 안정적인 막을 형성할 수 있다.
본 실시형태에 있어서, 결정 산화물 박막의 보다 바람직한 제 2 형태는, 금속 원소로서 In 과, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Sn, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지고, In 이외의 금속 원소를 X 로 하였을 때에, 원자 비율로서 하기 식 (12) 를 만족한다.
[X]/([In] ＋ [X]) ＜ 15 at％ (12)
또한, 금속 원소로는 불가피 불순물, 나아가서는 O 이외에 F 또는 H 를 포함해도 된다. 상기 조성 범위로 함으로써, In 비율이 커지고, 300 ℃ 와 같은 저온의 어닐로도 In 사이트에 X 가 치환된 빅스바이트 구조로 결정화할 수 있다. 또한 산소와의 결합력이 강한 원소 X 를 첨가함으로써, 어닐 후의 산소 결손을 억제하여, 반도체로서 안정적인 막을 형성할 수 있다.
본 실시형태에 있어서, 결정 산화물 박막의 보다 바람직한 제 3 형태는, 금속 원소로서 In 과, Ga 와, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Sn, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지고, In, Ga 이외의 금속 원소를 첨가 원소 X 로 하였을 때에, 원자 비율이 하기 식 (13) 및 (14) 를 만족한다.
[Ga]/([In] ＋ [Ga] ＋ [X]) ＜ 22.5 at％ (13)
[X]/([In] ＋ [Ga] ＋ [X]) ＜ 8.0 at％ (14)
또한, 금속 원소로는 불가피 불순물, 나아가서는 O 이외에 F 또는 H 를 포함해도 된다.
상기 조성 범위로 함으로써, In 비율이 커지고, 300 ℃ 와 같은 저온의 어닐로도 In 사이트에 Ga 가 치환된 빅스바이트 구조로 결정화할 수 있다. 또, 산소와의 결합력이 강한 첨가 원소 X 를 첨가함으로써, 또한 어닐 후의 산소 결손을 억제하여, 반도체로서 안정적인 막을 형성할 수 있다.
본 실시형태에 있어서, 결정 산화물 박막의 보다 바람직한 제 4 형태는, 금속 원소로서 In 과, Sn 과, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지고, In, 및 Sn 이외의 금속 원소를 원소 X 로 하였을 때에, 원자 비율이 하기 식 (15) 및 (16) 을 만족한다.
[Sn]/([In] ＋ [Sn] ＋ [X]) ＜ 20 at％ (15)
[X]/([In] ＋ [Sn] ＋ [X]) ＜ 8.0 at％ (16)
또한, 금속 원소로는 불가피 불순물, 나아가서는 O 이외에 F 또는 H 를 포함해도 된다.
이와 같은 조성 범위로 함으로써, In 비율이 커지고, 300 ℃ 와 같은 저온의 어닐로도 In 사이트에 Sn 이 치환된 빅스바이트 구조로 결정화할 수 있다. Sn 은 이온 반경이 크고, In 과의 궤도의 중첩이 크기 때문에, 고이동도를 유지할 수 있다. 또 산소와의 결합력이 강한 첨가 원소 X 를 첨가함으로써, 또한 어닐 후의 산소 결손을 억제하여, 반도체로서 안정적인 막을 형성할 수 있다.
본 실시형태에 있어서, 결정 산화물 박막의 보다 바람직한 제 5 형태는, 금속 원소로서 In 과, Zn 과, B, Al, Sc, Mg, Ti, Y, Zr, Mo, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지고, In 및 Zn 이외의 금속 원소를 원소 X 로 하였을 때에, 원자 비율이 하기 식 (17) 및 (18) 을 만족한다.
[Zn]/([In] ＋ [Zn] ＋ [X]) ＜ 12 at％ (17)
[X]/([In] ＋ [Zn] ＋ [X]) ＜ 8.0 at％ (18)
또한, 금속 원소로는 불가피 불순물, 나아가서는 O 이외에 F 또는 H 를 포함해도 된다.
상기 조성 범위로 함으로써, In 비율이 커지고, 300 ℃ 와 같은 저온의 어닐로도 In 사이트에 Zn 이 치환된 빅스바이트 구조로 결정화할 수 있다. Zn 을 첨가함으로써 성막 직후의 막을 아모르퍼스 상태로 할 수 있고, TFT 제조시의 산에 의한 반도체 패터닝시에, 잔류물 없이 가공할 수 있다. 또한 산소와의 결합력이 강한 첨가 원소 X 를 첨가함으로써, 어닐 후의 산소 결손을 억제하여, 반도체로서 안정적인 막을 형성할 수 있다.
결정 산화물 박막 중의 각 금속 원소의 함유량 (원자비) 은, ICP (Inductive Coupled Plasma) 측정 또는 XRF (X-ray Fluorescence) 측정에 의해, 각 원소의 존재량을 측정함으로써 구할 수 있다. ICP 측정에는, 유도 결합 플라즈마 발광 분석 장치 (ICP-OES, Agilent 사 제조) 를 사용할 수 있다. XRF 측정에는, 박막 형광 X 선 분석 장치 (AZX400, 리가쿠사 제조) 를 사용할 수 있다.
또, 결정 산화물 박막 중의 각 금속 원소의 함유량 (원자비) 은, 전자 현미경을 사용한 TEM-EDS 측정, 유도 결합 플라즈마 발광 분석 장치를 사용한 ICP 측정, 및 섹터형 다이나믹 2 차 이온 질량 분석계를 사용한 SIMS 분석에 의해 2 원자％ 이내의 오차 정밀도로 분석할 수 있다. 처음에 단면 TEM-EDS 에 의해 결정 산화물 박막 중의 금속 원소, 및 반정량 분석에 의해 10 원자％ 정도의 오차 범위에서 조성 비율을 동정한다. 다음으로, 반정량 분석 결과로부터 20 원자％ 의 범위에 있어서 금속 원소의 원자비가 이미 알려진 10 종류의 조성 비율로 이루어지는 표준 산화물 박막을 제조한다. 표준 산화물 박막에 대해서는, 유도 결합 플라즈마 발광 분석 장치 또는 박막 형광 X 선 분석 장치로 측정한 값을 조성 비율의 절대값으로 한다. 또한, 표준 산화물 박막의 상면에, TFT 소자와 동일한 재료 및 동일한 채널 길이로 형성한 소스·드레인 전극을 제조하고, 이것을 표준 재료로 하여 섹터형 다이나믹 2 차 이온 질량 분석계 SIMS (IMS 7f-Auto, AMETEK 사 제조) 에 의해 산화물 반도체층의 분석을 실시하여 각 원소의 질량 스펙트럼 강도를 얻고, 이미 알려진 원소 농도와 질량 스펙트럼 강도의 검량선을 제조한다. 다음으로, 패널로부터 취출된 실제 TFT 소자의 산화물 박막 부분을, 섹터형 다이나믹 2 차 이온 질량 분석계를 사용한 SIMS 분석에 의한 스펙트럼 강도로부터, 전술한 검량선을 사용하여, 원자비를 산출하면, 산출된 원자비는, 별도로 박막 형광 X 선 분석 장치 또는 유도 결합 플라즈마 발광 분석 장치로 측정된 산화물 박막의 원자비의 2 원자％ 이내의 정밀도로 확인할 수 있다.
본 실시형태에 관련된 결정 산화물 박막에서는, 결정 산화물 박막의 면 방향에 있어서, 주사형 확산 저항 현미경 (SSRM) 으로 측정되는 확산 저항값이 상이한 저저항 영역 A 와 고저항 영역 B 를 갖고, 저저항 영역 A 의 확산 저항값 RA 에 대한 고저항 영역 B 의 확산 저항값 RB 의 비율 (RB/RA) 은, 8 배 이상이다. RB/RA 는, 바람직하게는 10 배 이상, 더욱 바람직하게는 15 배 이상이다. RB/RA 가 클수록, 저저항 영역 A 와 고저항 영역 B 사이에 충분한 에너지 장벽이 형성되기 때문에, 결정 산화물 박막을 TFT 의 채널층에 사용하였을 때에, DIBL 현상을 억제할 수 있어, TFT 특성이 안정된다. RB/RA 의 상한은 특별히 한정되지 않지만, 예를 들어, 100000 배 이하이고, 10000 배 이하여도 된다. RB/RA 가 지나치게 크면, 저저항 영역 A 와 고저항 영역 B 사이의 에너지 장벽이 지나치게 큰 점에서 소스 전극과 드레인 전극 간에 전압 Vd 를 가하였을 때에 전자의 주입 장벽이 되고, 결과적으로 TFT 의 이동도가 저하된다.
또한,「저항」의「고」및「저」는, 영역 A 및 영역 B 의 확산 저항값의 상대적인 고저를 의미하는 것이다.
저저항 영역 A 의 확산 저항값 RA 는 1 Ω 이상, 1 × 106 Ω 이하가 바람직하다.
저저항 영역 A 는, 예를 들어, 인듐-산화주석 (ITO), 산화인듐아연 (IZO), 알루미늄 등의 존재하, 열처리 (어닐) 하는 방법, 플라즈마 처리 또는 이온 주입에 의해, 결정 산화물 박막의 대상부를 저저항화함으로써 형성할 수 있다. 저저항화 처리를 실시하지 않는 영역은, 고저항 영역 B 가 된다.
일 실시형태에 있어서, 결정 산화물 박막의 막두께는 80 ㎚ 이하인 것이 바람직하다. 막두께가 80 ㎚ 이하임으로써, 저저항화 처리의 효과가 발현되기 쉬워진다. 또, 결정 산화물 박막의 결정이, 기둥상의 단층 결정이 되기 쉬운 경향이 있다. 결정 산화물 박막의 막두께는 60 ㎚ 이하인 것이 바람직하고, 50 ㎚ 이하인 것이 보다 바람직하고, 특히 40 ㎚ 이하인 것이 바람직하다. 한편, 결정 산화물 박막의 막두께는, 예를 들어 3 ㎚ 이상이고, 5 ㎚ 이상이어도 되고, 10 ㎚ 이상이어도 된다. 결정 산화물 박막의 막두께를 3 ㎚ 이상으로 함으로써, 어닐 결정화시에 하지의 영향을 받지 않고 고품질의 결정을 성장시킬 수 있다.
본 명세서에 있어서, 막두께는, 단면 TEM 관찰 화상 (「단면 TEM 이미지」라고 칭하는 경우가 있다) 에 기초하여 측정한다.
일 실시형태에 있어서, 주사형 정전 용량 현미경 (SCM) 으로 측정되는 dC/dV 값에 있어서, 저저항 영역 A 와 고저항 영역 B 의 경계의 dC/dV 값이, 고저항 영역 B 의 dC/dV 값보다 크다. 이로써, 저저항 영역 A 와 고저항 영역 B 의 경계에서 연속적으로 캐리어 농도가 변화함으로써, TFT 구동시 (여기서는 Vg ＞ 0 으로 하여 게이트 절연막과 채널층 계면에 전자가 축적되어 있는 상태로 한다) 에 소스·드레인 간에 전기적인 포텐셜 장벽이 존재하지 않아, 고이동도 특성을 얻을 수 있다.
SCM 의 측정 조건은, 실시예에서 상세하게 설명한다.
일 실시형태에 있어서, 결정 산화물 박막의, 박막 하면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 가 70˚이상, 110˚이하인 것이 바람직하다. 이로써, 전극과의 접촉 영역 길이가 짧은 소형 TFT 에 있어서도, 전극면에 대하여 결정 입계가 지나치게 치우치지 않고, 접촉 영역 길이의 길이 방향에 있어서 결정 입계를 조밀하게 존재시킬 수 있다. 그 결과, 본 실시형태에 관련된 결정 산화물 박막을 갖는 TFT 는, 보다 양호한 이동도를 나타낸다.
박막 표면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 는, 단면 TEM 관찰 화상 (「단면 TEM 이미지」라고 칭하는 경우가 있다) 에 기초하여 측정한다. 즉, 투과형 전자 현미경을 사용해서, 확대하여 관찰한 단면 TEM 에 의해 관찰되는 결정 입계와 박막 표면이 이루는 각을 해석함으로써 산출한다.
일 실시형태에 있어서, 결정 산화물 박막 중의 결정 입계끼리의 평균 간격 D 가 0.01 ㎛ 이상, 2.0 ㎛ 이하인 것이 바람직하다. 이로써, 본 실시형태에 관련된 결정 산화물 박막을 갖는 소형 TFT 는, 높은 이동도를 나타내고, 게다가 이동도나 임계값 전압 (Vth) 의 소자 형상에 대한 균일한 특성이 얻어진다. 그 결과, TFT 를 회로에 장착하여 디스플레이를 구동시키면, 휘도 불균일이나 잔상이 없어 고정세 디스플레이를 실현할 수 있다.
박막 중의 결정 입계끼리의 평균 간격 D 는, 단면 TEM 관찰 화상에 기초하여 측정한다. 측정 조건은, 실시예에서 상세하게 설명한다.
일 실시형태에 있어서, 결정 산화물 박막은 전자선 회절에 있어서, 빅스바이트 구조인 결정립을 포함한다. 빅스바이트 구조인 결정립은 대칭성이 양호한 입방정상이기 때문에, 결정 입계에 걸쳐 있어도 TFT 특성 (이동도) 의 저하를 억제할 수 있다.
(2) 결정 산화물 박막의 제 2 실시형태
본 실시형태의 결정 산화물 박막은, In 을 주성분으로 하는 결정 산화물 박막으로서, 막두께가 80 ㎚ 이하이다. 그리고, 결정 산화물 박막의 면 방향에 있어서, 캐리어 농도가 상이한 고캐리어 농도 영역 A 와 저캐리어 농도 영역 B 를 갖고, 고캐리어 농도 영역 A 의 캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하이고, 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 8 배 이상이다. 바람직하게는 10 배 이상이고, 보다 바람직하게는 15 배 이상이고, 더욱 바람직하게는 100 배 이상이다. 캐리어 농도의 차를 크게 함으로써 저저항화 영역과 고저항화 영역의 에너지 장벽이 형성되어, TFT 의 채널에 적용하여 구동시켰을 때에 DIBL 현상이 잘 일어나지 않아 안정적인 TFT 특성이 얻어진다.
본 실시형태에서는, 제 1 실시형태의 결정 산화물 박막의 저저항 영역 A 및 고저항 영역 B 대신에, 고캐리어 농도 영역 A 및 저캐리어 농도 영역 B 에 의해 결정 산화물 박막을 규정하는 것이다. 고캐리어 농도 영역 A 는 저저항 영역 A 에 대응하고, 저캐리어 농도 영역 B 는 고저항 영역 B 에 대응한다.
본 실시형태에서는, 결정 산화물 박막의 막두께는 80 ㎚ 이하이다. 막두께가 80 ㎚ 이하임으로써, 저저항화 처리의 효과가 발현되기 쉬워진다. 또, 결정 산화물 박막의 결정이, 기둥상의 단층 결정이 되기 쉬운 경향이 있다. 결정 산화물 박막의 막두께는, 제 1 실시형태와 동일하게, 60 ㎚ 이하인 것이 바람직하고, 50 ㎚ 이하인 것이 보다 바람직하고, 특히 40 ㎚ 이하인 것이 바람직하다. 한편, 결정 산화물 박막의 막두께는, 예를 들어 3 ㎚ 이상이고, 5 ㎚ 이상이어도 되고, 10 ㎚ 이상이어도 된다.
또, 고캐리어 농도 영역 A 의 캐리어 농도는 1019 ㎝-3 이상, 1022 ㎝-3 이하이고, 1019 ㎝-3 이상, 1021 ㎝-3 이하가 바람직하다. 이로써, 저저항 영역의 도전율이 충분히 높고, 자기 정합형 TFT 의 소스 및 드레인 전극 하부의 결정계 산화물 박막, 및 소스 및 드레인 전극 단부로부터 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지에 위치하는 결정계 산화물 박막에 사용한 경우, TFT 구동시에 저항 성분이 되지 않아 고이동도의 TFT 를 실현할 수 있다.
일 실시형태에 있어서, 저캐리어 농도 영역 B 의 캐리어 농도가, 1015 ㎝-3 이상, 1019 ㎝-3 미만인 것이 바람직하다. 이로써, 자기 정합형 TFT 의 게이트 전극 및 게이트 절연막 하의 결정 산화물 박막 영역에 저캐리어 농도 영역 B 를 사용하는 경우, Vd ＝ 0.1 V 를 인가하여 TFT 를 구동시켰을 때의 Id-Vg 커브에 있어서 Vth 가 0 V 에 근접하여 노멀리 오프 특성이 양호한 성능을 나타낸다.
캐리어 농도는, 실시예에서 설명하는 바와 같이 홀 효과 측정에 의해 결정할 수 있다.
본 실시형태에 관련된 결정 산화물 박막의 구성 원소, 제조 방법, 적합 범위 등은, 제 1 실시형태와 동일하다. 또, 후술하는 적층체, TFT, 전자 회로, 전기 기기, 전자 기기, 차량, 및 동력 기관에 대해서는, 제 1 실시형태의 결정 산화물 박막에 대해 설명하고 있지만, 제 2 실시형태에도 동일하게 적용할 수 있다. 구체적으로, 저저항 영역 A 를 고캐리어 농도 영역 A 로, 고저항 영역 B 를 저캐리어 농도 영역 B 로 치환시킴으로써, 제 2 실시형태의 적용예가 된다.
(3) 결정 산화물 박막의 제 3 실시형태
본 실시형태의 결정 산화물 박막은, In 을 주성분으로 하는 결정 산화물 박막으로서, 막두께가 80 ㎚ 이하이고, 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 가 2 ㎛ 이하이고, 캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하이다.
본 실시형태의 결정 산화물 박막은, 제 2 실시형태의 결정 산화물 박막의 고캐리어 농도 영역 A 를 갖는다. 본 실시형태에 관련된 결정 산화물 박막의 구성 원소, 제조 방법, 적합 범위 등은, 제 1 실시형태 및 제 2 실시형태와 동일하다.
2. 적층체
본 실시형태에 관련된 적층체는, 상기 서술한 일 실시형태에 관련된 결정 산화물 박막과, 결정 산화물 박막을 지지하는 하부층을 갖는다.
도 1 은, 본 실시형태의 일례의 적층체의 단면 개략도이다. 적층체 (10) 는, 결정 산화물 박막 (11) 과, 결정 산화물 박막 (11) 을 지지하는 하부층 (12) 을 갖는다. 결정 산화물 박막 (11) 은, 면 방향으로 1 개의 고저항 영역 B (11B) 와, 고저항 영역 B (11B) 를 사이에 두도록 2 개의 저저항 영역 A (11A) 를 갖는다.
본 실시형태에 관련된 결정 산화물 박막 및 적층체는, 결정 산화물 박막이 고저항 영역 B 와 저저항 영역 A 를 갖고 있으면 되고, 다른 구성은 한정되지 않는다.
도 2 는, 본 실시형태의 다른 예의 적층체의 단면 개략도이다.
적층체 (20) 는, 결정 산화물 박막 (11) 과, 결정 산화물 박막 (11) 을 지지하는 하부층 (12) 을 갖는다. 적층체 (20) 에서는, 결정 산화물 박막 (11) 이, 면 방향으로 고저항 영역 B (11B) 와 저저항 영역 A (11A) 가 교대로 형성되어 있다.
적층체 (10 및 20) 에서는, 하부층 (12) 은 단일층이지만, 이것에 한정되지 않고, 2 층 이상의 적층체여도 된다. 하부층 (12) 으로는, 기판, 버퍼층, 절연층, 전극, 라이트 실드층 등을 들 수 있다. 이것들은, 각각 2 층 이상으로 구성되어 있어도 된다.
본 실시형태에 관련된 적층체에 있어서, 하부층의 표면과, 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 70˚이상, 110˚이하인 것이 바람직하다. 하부층의 표면과, 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 상기 범위를 만족함으로써, 결정 산화물 박막이 접하는 하부층의 표면에 대하여, 결정 입계를 조밀하게 존재시킬 수 있다. 그 결과, 결정 산화물 박막이, 하부층으로서의 전극 (예를 들어, 소스 전극) 과 접하는 경우에는, 당해 전극면에 대하여, 결정 입계가 조밀하게 존재하게 된다. 그 결과, 전극과의 접촉 영역이 좁은 경우 (예를 들어, 소형 TFT) 에도, 결정 산화물 박막에 대한 전자 주입을 확보할 수 있어, 이동도의 저하를 억제할 수 있다.
(결정 산화물 박막 및 적층체의 제조 방법)
본 실시형태의 결정 산화물 박막, 및 그 결정 산화물 박막을 포함하는 적층체는, 예를 들어, 기판, 버퍼층, 절연층 등, TFT 를 구성하는 하부층 등에, In 의 산화물을 주성분로 하는 박막을 성막하고, 그 후 원하는 부분을 상기 서술한 저저항화 처리함으로써 제조할 수 있다. 성막 방법은 특별히 한정되지 않지만, 예를 들어, DC 스퍼터링, AC 스퍼터링, RF 스퍼터링, ICP 스퍼터링, 반응성 스퍼터링, 이온 플레이팅, ALD, PLD, MO-CVD, ICP-CVD, 졸겔법, 도포법, 미스트 CVD 를 들 수 있다. 또한, 스퍼터링에 의해 성막을 실시하는 경우, 플레이너식의 스퍼터링 캐소드의 장치에 의해 성막을 실시해도 되고, 또, 로터리식 스퍼터링 캐소드의 장치에 의해 성막을 실시해도 된다.
성막 방법의 일례로는, In 의 산화물을 주성분으로 하는 산화물 소결체를 포함하는 스퍼터링 타깃을 사용하여 DC 스퍼터링에 의해 성막하고, 그 후, 원하는 부분을 상기 서술한 저저항화 처리함으로써 제조할 수 있다.
스퍼터법에 의해 얻어지는 결정 산화물 박막의 원자 조성비는, 스퍼터링 타깃에 있어서의 산화물 소결체의 원자 조성비를 반영한다. 그 때문에, 원하는 산화물 박막의 원자 조성비와 동일한 원자 조성비를 갖는 산화물 소결체를 포함하는 스퍼터링 타깃을 사용하여 성막하는 것이 바람직하다.
또, 박막을 성막 후, 저저항화 처리 전에 열처리를 실시해도 된다. 열처리의 공정은 특별히 한정되지 않지만, 열풍로, IR 로, 램프 어닐 장치, 레이저 어닐 장치, 열 플라즈마 장치 등을 사용할 수 있다.
또한 어닐한 후, 저저항화 처리 전에 N2O 에 의한 플라즈마 산화 처리, 또는 O2 에 의한 플라즈마 산화 처리를 실시해도 된다. 플라즈마 산화 처리의 장치는 특별히 한정되지 않지만, PE-CVD 등을 들 수 있다.
스퍼터법에 사용되는 타깃은, 불순물 금속이 500 ppm 이하인 것이 바람직하고, 100 ppm 이하인 것이 보다 바람직하다. 타깃 중의 불순물 금속의 함유량은, 결정 산화물 박막과 동일하게, ICP, 또는 SIMS 에 의해 측정할 수 있다. 타깃 중에 포함되는「불순물」은, 원료나 제조 공정에서 혼입되는, 의도적으로 첨가하지 않는 원소로서, 타깃 및 반도체의 성능에 실질적인 영향을 주지 않는 미량 원소를 의미하며,「불순물 금속」은,「불순물」로서의 원소 중 금속 원소인 것을 의미한다.
본 실시형태에 있어서, 스퍼터링 타깃은, 실질적으로 In 과, Mg, Al, Si, Zn, Ga, Mo, Sn, Ln 원소 (란타노이드 원소) 및 O 에서 선택되는 원소만으로 이루어져 있어도 된다. 여기서,「실질적으로」란, 상기 In 이외에, Mg, Al, Si, Zn, Ga, Mo, Sn, Ln 및 O 의 조합에서 기인하는 본 발명의 효과가 발생하는 범위에 있어서, 스퍼터링 타깃이, 다른 성분을 포함하고 있어도 되는 것을 의미한다.
상기 서술한 본 발명의 결정 산화물 박막과 동일하게, 본 실시형태에 있어서, 스퍼터링 타깃의 보다 바람직한 제 1 형태는, 금속 원소가 In 과 Ga 로 이루어지는 산화물로서, 원자 비율이 하기 식 (11) 을 만족한다.
[Ga]/([In] ＋ [Ga]) ＜ 22 at％ (11)
스퍼터링 타깃의 보다 바람직한 제 2 형태는, 금속 원소로서 In 과, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Sn, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지는 산화물로서, In 이외의 금속 원소를 X 로 하였을 때에, 원자 비율로서 하기 식 (12) 를 만족한다.
[X]/([In] ＋ [X]) ＜ 15 at％ (12)
스퍼터링 타깃의 보다 바람직한 제 3 형태는, 금속 원소로서 In 과, Ga 와, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Sn, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지는 산화물로서, In, Ga 이외의 금속 원소를 첨가 원소 X 로 하였을 때에, 원자 비율이 하기 식 (13) 및 (14) 를 만족한다.
[Ga]/([In] ＋ [Ga] ＋ [X]) ＜ 22.5 at％ (13)
[X]/([In] ＋ [Ga] ＋ [X]) ＜ 8.0 at％ (14)
스퍼터링 타깃의 보다 바람직한 제 4 형태는, 금속 원소로서 In 과, Sn 과, B, Al, Sc, Mg, Zn, Ti, Y, Zr, Mo, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지는 산화물로서, In, 및 Sn 이외의 금속 원소를 원소 X 로 하였을 때에, 원자 비율이 하기 식 (15) 및 (16) 을 만족한다.
[Sn]/([In] ＋ [Sn] ＋ [X]) ＜ 20 at％ (15)
[X]/([In] ＋ [Sn] ＋ [X]) ＜ 8.0 at％ (16)
스퍼터링 타깃의 보다 바람직한 제 5 형태는, 금속 원소로서 In 과, Zn 과, B, Al, Sc, Mg, Ti, Y, Zr, Mo, Hf, W, Nb, Ta, Ge, Si, La, Ce, Pr, Nd, Sm, Dy, Ho, Er, Tm, Yb 및 Lu 에서 선택되는 1 이상의 원소 X 로 이루어지는 산화물로서, In 및 Zn 이외의 금속 원소를 원소 X 로 하였을 때에, 원자 비율이 하기 식 (17) 및 (18) 을 만족한다.
[Zn]/([In] ＋ [Zn] ＋ [X]) ＜ 12 at％ (17)
[X]/([In] ＋ [Zn] ＋ [X]) ＜ 8.0 at％ (18)
산화인듐을 주성분으로 하는 스퍼터링 타깃을 사용하고, 스퍼터링에 의해 성막하여 얻어지는 산화물 박막은, 아모르퍼스의 산화물 박막이다. 이 산화물 박막을, 포토리소그래피로 도상 (島狀) 으로 패터닝하고, 보호막을 형성하기 전에 가열하여 결정화시킴으로써, 표면 결정이 단일의 결정 방위를 갖는, 결정 산화물 박막을 얻을 수 있다.
이하, 각 공정에 대해 설명한다.
(산화물 박막 성막 공정)
산화물 박막 성막 공정에서는, 상기 서술한 스퍼터링 타깃을 사용하고, 불순물 가스를 실질적으로 포함하지 않는 아르곤 및 산소로 이루어지는 군에서 선택되는 1 종 이상의 가스를 스퍼터 가스로서 사용하여, 스퍼터링에 의해 산화물 박막을 성막한다. 본 공정에서는, 스퍼터링 타깃을 RF 마그네트론 스퍼터링 장치 또는 DC 마그네트론 스퍼터링 장치에 장착하여 스퍼터링하는 것이 바람직하다.
스퍼터 가스가「불순물 가스를 실질적으로 포함하지 않는다」는 것은, 가스의 삽입에 수반되는 흡착수의 반입, 및 챔버의 리크나 흡착 가스 등의 배제할 수 없는 가스 (불가피 불순물 가스) 를 제외하고, 스퍼터 가스 이외의 불순물 가스를 적극적으로 투입하지 않는 것을 의미한다. 불순물은, 가능하면, 스퍼터링 성막시에 도입하는 가스 (스퍼터 가스) 에서 배제하는 것이 바람직하다.
스퍼터 가스 중의 불순물 가스의 비율은, 0.1 체적％ 이하인 것이 바람직하고, 0.05 체적％ 이하인 것이 보다 바람직하다. 불순물 가스의 비율이 0.1 체적％ 이하이면, 산화물 박막의 결정화가 문제 없이 진행된다.
스퍼터 가스의 일례인 고순도 아르곤 및 고순도 산소의 순도는, 99 체적％ 이상이 바람직하고, 99.9 체적％ 이상이 보다 바람직하고, 99.99 체적％ 이상인 것이 더욱 바람직하다.
스퍼터링 성막시에 도입하는 가스 (스퍼터 가스) 는 특별히 한정되지 않지만, 예를 들어, 아르곤, 질소, 산소, 물, 수소, 또는 이들 가스를 2 종 이상 포함하는 혼합 가스를 들 수 있다.
일례로서, 아르곤 및 산소를 사용하는 경우의 혼합 가스 중의 산소 분압은, 0 체적％ 초과, 50 체적％ 이하인 것이 바람직하고, 0 체적％ 초과, 20 체적％ 이하인 것이 보다 바람직하다. 산소 분압이 0 체적％ 초과, 50 체적％ 이하이면, 가열시에 용이하게 결정화되어 반도체화된다. 산소 분압을 변경함으로써, 산화물 박막의 산화 정도, 즉, 결정화 정도를 조절할 수 있다. 산소 분압은, 필요에 따라 적절히 선택하면 된다.
일례로서 아르곤 및 물을 사용하는 경우의 혼합 가스 중의 물 분압은, 0.03 체적％ 초과, 10 체적％ 이하인 것이 바람직하고, 0.03 체적％ 초과, 5 체적％ 이하인 것이 보다 바람직하다. 물 분압이 0.03 체적％ 초과, 5 체적％ 이하이면, 가열시에 용이하게 결정화되어 반도체화된다. 또, 물 대신에 수소와 산소의 혼합 가스를 사용해도 된다.
본 실시형태에 관련된 결정 산화물 박막은, In 원소를 주성분으로 하는 것이 바람직하다. 이 산화물 박막을 후술하는 가열 처리 공정에 의해 가열함으로써, 하부층에 대하여 기둥상의 결정을 성장시킬 수 있다. 상기 서술한 바와 같이 성막한 산화물 박막을 소형 TFT 에 적용함으로써, 구동시에 전자 캐리어의 주입성이 우수하고, 결과적으로 높은 이동도를 나타내고, 게다가 이동도나 임계값 전압 (Vth) 의 소자 형상에 대한 균일한 특성이 얻어진다.
(TFT 의 구성층의 형성 공정)
결정 산화물 박막 상에, 절연층 등의 TFT 의 구성층을 형성하는 경우, 얻어진 산화물 박막에 대하여 열처리를 실시한 후, 산화물 박막 상에 구성층을 형성하는 것이 바람직하다. TFT 의 구성층의 형성 전에 어닐을 실시함으로써, 어닐시에 산소나 수소가 확산되어, 기둥상이고 고품질의 결정이 얻어지고, 구성층의 형성 후에 계면 전자 트랩 준위가 적어 높은 이동도의 소형 TFT 가 얻어진다.
(열처리 공정)
산화물 박막을 성막한 후, 열처리를 실시한다. 이 열처리를 어닐이라고 칭하는 경우가 있다.
열처리의 온도는, 250 ℃ 이상, 500 ℃ 이하인 것이 바람직하고, 280 ℃ 이상, 470 ℃ 이하인 것이 보다 바람직하고, 300 ℃ 이상, 450 ℃ 이하인 것이 더욱 바람직하다.
산화물 박막의 성막 후의 열처리 온도가 250 ℃ 이상이면, 산화물 박막이 결정화되기 쉽다. 산화물 박막의 성막 후의 가열 처리 온도가 500 ℃ 이하이면, 결정이 이상 성장하여 결정립이 커지는 것을 방지할 수 있어, 결정 입경을 작게 제어할 수 있다.
열처리 공정에 있어서의 가열 시간은, 0.1 시간 이상, 5 시간 이하인 것이 바람직하고, 0.3 시간 이상, 3 시간 이하인 것이 보다 바람직하고, 0.5 시간 이상, 2 시간 이하인 것이 더욱 바람직하다.
열처리 공정에 있어서의 가열 시간이 0.1 시간 이상이면, 결정화되지 않는 것과 같은 경우가 없어, 산화물 박막이 결정화되기 쉽다.
열처리 공정에 있어서의 가열 시간이 5 시간 이하이면, 경제성이 우수하다.
「가열 시간」이란, 열처리시에 소정의 최고 온도를 유지하고 있는 시간 (유지 시간) 을 말한다.
열처리 공정에 있어서의 승온 속도는, 2 ℃/분 이상, 40 ℃/분 이하인 것이 바람직하고, 3 ℃/분 이상, 20 ℃/분 이하인 것이 보다 바람직하다.
열처리 공정에 있어서의 승온 속도가 2 ℃/분 이상이면, 1 ℃/분 미만의 경우에 비해 산화물 박막의 제조 효율이 향상된다.
열처리 공정에 있어서의 승온 속도가 40 ℃/분 이하이면, 결정화시에 금속 원소가 균일하게 확산되어, 입계에 금속이 편석되어 있지 않은 결정을 형성할 수 있다.
또, 열처리 공정에서의 승온 속도는, 노의 설정 온도와 설정 시간으로부터 산출되는 값과는 달리, 산화물 박막의 실제 온도를 시간으로 나눈 값이다. 산화물 박막의 실제의 온도는, 예를 들어, 노 중의 산화물 박막으로부터 1 ㎝ 이내의 에어리어를 열전쌍으로 측정함으로써 구할 수 있다.
열처리 공정은, 25 ℃ 에 있어서의 습도 10 ％ 이상의 대기 분위기하인 것이 바람직하다. 열처리 공정에 있어서의 습도가 10 ％ 이상인 대기 중임으로써, 어닐시에 수소나 산소가 막 중에 확산되어, 결정화를 촉진시킬 수 있다.
열처리 공정은, 산화물 박막의 패터닝 후에 실시하는 것이 바람직하다. 패터닝 후에 실시함으로써, 성막시에 막 중에 존재하는 과잉의 산소, 및 패터닝시에 부착되는 유기물을 탈리시키면서 결정화를 촉진시킬 수 있다. 결과적으로, 결정립 내에 유기물이나 과잉 산소가 없어 결정 결함이 적은 막을 형성할 수 있고, 전자 트랩이 적어 양호한 전도 특성을 갖는 산화물 박막을 형성할 수 있다.
열처리 공정 후의 막의 결정 결함에 대해서는, 예를 들어 캐소드 루미네선스 (CL) 등의 결함 해석에 의해 평가를 할 수 있다. 산소에서 유래하는 결함이 많은 경우, 680 ㎚ 의 광의 발광이 강하게 검출된다. 전자 트랩이 적어 양호한 전도 특성을 갖는 산화물 박막을 얻기 위해, CL 에 의한 발광이 최대한 검출되지 않는 막질로 바뀌도록, 성막 방법이나 어닐 조건을 조정할 필요가 있다.
또한, 열처리 공정은 복수 회 실시해도 된다. 예를 들어, 산화물 박막의 패터닝 후에 상기 서술한 열처리 공정 (제 1 열처리 공정) 을 실시하고, 또한, TFT 소자를 제조한 후, 최종 공정으로서 열처리 공정 (제 2 열처리 공정) 을 실시해도 된다. 제 2 열처리 공정은, 제 1 열처리 공정보다 높은 어닐 온도에서 실시하는 것이 바람직하다.
(저저항화 처리 공정)
열처리 공정에서 얻은 결정 산화물 박막에, 저저항 영역 A 및 고저항 영역 B 를 형성한다. 저저항 영역 A 는, 특별히 한정되지 않지만, 예를 들어, 산화인듐주석 (ITO), 알루미늄 등의 존재하, 열처리 (어닐) 하는 방법, 플라즈마 처리, 이온 주입 등의 드라이 프로세스에 의해, 결정 산화물 박막의 대상부를 저저항화함으로써 형성할 수 있다. 저저항화 처리를 실시하지 않는 영역은, 고저항 영역 B 가 된다.
ITO 의 존재하, 어닐함으로써 저저항 영역 A 를 형성하는 경우, 저저항화하는 영역의 결정 산화물 박막 상에, 스퍼터링 등에 의해 ITO 층을 형성하고, 그 후, 250 ℃ 이상, 500 ℃ 이하 (바람직하게는 280 ℃ 이상, 470 ℃ 이하, 보다 바람직하게는 300 ℃ 이상, 450 ℃ 이하) 의 온도에서, 0.1 시간 이상, 5 시간 이하의 시간 어닐하면 된다.
어닐 후, ITO 층은 에칭에 의해 제거해도 되고, 또, 남겨 두어도 된다.
알루미늄의 존재하, 어닐함으로써 저저항 영역 A 를 형성하는 경우, 저저항화하는 영역의 결정 산화물 박막 상에, 스퍼터링 등에 의해 알루미늄층을 형성하고, 그 후, 250 ℃ 이상, 500 ℃ 이하 (바람직하게는 280 ℃ 이상, 470 ℃ 이하, 보다 바람직하게는 300 ℃ 이상, 450 ℃ 이하) 의 온도에서, 0.1 시간 이상, 5 시간 이하의 시간 어닐하면 된다.
어닐 후, 알루미늄으로서 남는 경우와 산화알루미늄이 되는 경우가 있는데, 어느 쪽도 알루미늄, 또는 산화알루미늄층은 에칭에 의해 제거해도 되고, 또, 남겨 두어도 된다.
플라즈마 처리에 의해 저저항 영역 A 를 형성하는 경우, 열처리 공정에서 얻은 결정 산화물 박막에 처리를 실시한다. 플라즈마 처리에 사용하는 가스는 특별히 한정되지 않지만, H2, He, Ar, N2, F 계 가스 등을 들 수 있다. 플라즈마 처리에 사용하는 원소는 일반적으로 이온 반경이 작은 원소가 바람직하다. 이들 원소를 사용한 플라즈마 처리를 실시함으로써, 결정 산화물 박막에 산소 공공을 발생시키고 캐리어 농도가 증가하여 저저항화된다.
이온 주입에 의해 저저항 영역 A 를 형성하는 경우, 열처리 공정에서 얻은 결정 산화물 박막에 직접 이온을 주입하는 경우와, 산화물 박막 상에 게이트 절연막 혹은 층간 절연막을 형성 후에 이들 절연막을 개재하여 이온을 주입하는 경우가 있다.
주입에 사용하는 이온은 특별히 한정되지 않지만, H＋, He＋, B＋, N＋, F＋, PHx＋, Ar＋ 등을 들 수 있다. 이온 주입에 의해 산소 결손을 발생시키는 원소, 또는 막 중에 남긴 경우에 전자를 방출하여 도너로서 작용하는 원소이면 된다. 또 원소는 막 중에 잔존하지 않아도 되고 잔존해도 된다.
일 실시형태에 있어서, 저저항화 처리 공정은, 게이트 절연막 및/또는 게이트 전극의 형성 후에 실시하는 것이 바람직하다. 구체적으로, 게이트 절연막 및/또는 게이트 전극을 마스크 대신에 이용하여 (자기 정합), 저저항 영역 A 및 고저항 영역 B 를 형성할 수 있다.
예를 들어, 상기 서술한 ITO 층을 이용하는 경우, 결정 산화물 박막 중 ITO 층이 직접 적층된 영역이 저저항 영역 A 가 되고, 게이트 절연막 및/또는 게이트 전극의 하부 영역이 고저항 영역 B 가 된다.
3. 박막 트랜지스터 (TFT)
본 실시형태에 관련된 TFT 는, 상기 서술한 본 발명의 결정 산화물 박막 또는 적층체를 포함한다. 바람직하게는 TFT 의 채널층으로서 본 발명의 결정 산화물 박막이 사용되고 있다. 더욱 바람직하게는, 채널층의 양단측, 즉, 소스 전극 및 드레인 전극이 접속되는 영역 부근이, 결정 산화물 박막의 저저항 영역 A 이고, 게이트 절연막의 하면에 접촉하는 영역이 고저항 영역 B 인 것이 바람직하다.
일 실시형태에 있어서, TFT 는 채널층과, 채널층의 양단측에 각각 접속되는, 소스 전극 및 드레인 전극과, 게이트 절연막을 개재하여, 채널층에 적층되어 있는 게이트 전극을 갖고, 채널층은 결정 산화물 박막이고, 고저항 영역 B 에 게이트 절연막이 형성되고, 저저항 영역 A 에 소스 전극 및 드레인 전극이 형성된 구조를 갖는다. 그리고, 소스 전극의 단부 및 드레인 전극의 단부로부터, 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff 가, 4 ㎛ 이상 20 ㎛ 이하이다.
또, 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 거리 Loff 가 하기 식 (1) 을 만족한다.
2 ≤ Loff/D ≤ 100 … (1)
일 실시형태에 있어서, TFT 는 소스 전극 및 드레인 전극과 채널층의 접촉 영역 길이 Ls 가, 4 ㎛ 이상 20 ㎛ 이하이다. 또, 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 접촉 영역 길이 Ls 가 하기 식 (2) 를 만족한다.
1 ≤ Ls/D ≤ 100 … (2)
이로써, 소스 전극 및 드레인 전극과 채널층의 컨택트 영역이 작아도, 우수한 이동도를 나타낸다.
종래 기술에 있어서 제조된 TFT 는, 고이동도를 얻기 위해 결정 산화물 박막이 사용되고 있지만, 산화물 박막 상에 메탈 마스크를 사용하여 소스 전극 및 드레인 전극이 형성되어 있던 결과, 예를 들어, 소스 전극과 산화물 박막의 접촉 영역 길이가 100 ㎛ 정도였다. 그 때문에, 산화물 박막에 있어서의 결정 입경이 1 ㎛ 이상이어도, 소스 전극과의 접촉 영역에 있어서는 결정 입계가 100 개 정도 존재하고 있고, 소스 전극에 대하여 도전 영역인 결정 입계가 충분한 수 접하고 있어, 이동도의 관점에서 큰 문제는 되지 않았다.
또, 종래 기술에서는 게이트 전극과 소스 전극 및 드레인 전극 사이가 중첩되는 영역에 있어서, 기생 용량이 발생하는 구조였지만, 디스플레이에 고해상도, 고속 구동, 및 대면적화가 요구되지 않았던 점에서, 큰 문제는 되지 않았다.
그러나, 최근, OLED 등의 디스플레이에 있어서는 고해상도, 고속 구동, 및 대면적화가 요구되고 있다. 고정세화의 흐름에 있어서는 화소 회로의 개구율을 높이기 위해, TFT 의 사이즈가 작아지고 있다. 그 때문에, 종래와 같이 메탈 마스크를 사용한 성막이 아니라, 포토리소그래피에 의해 패터닝된 소형 TFT 에 있어서의 특성 제어가 필요하다. 또한 디스플레이의 고정세화, 고속 구동, 및 대면적화의 흐름에 있어서는, 백플레인의 구동 회로에 있어서 기생 저항이나 기생 용량의 영향으로 입력에서 구동까지의 시간이 지연되는 RC 지연을 없애기 위해 기생 용량을 작게 할 필요가 있고, 또 OLED 의 각 화소의 휘도 불균일을 없애기 위해 기생 용량의 편차를 가능한 한 작게 할 필요가 있다.
이들 과제를 동시에 해결하려면, 게이트 전극을 마스크로 하여 반도체를 선택적으로 저저항화시킨 영역을, 소스 영역 및 드레인 영역으로서 사용하는 자기 정합형 TFT 구조가 유효하다. 산화물 박막을 자기 정합형 또한 소형 TFT 구조 (자기 정합형 소형 TFT 구조) 에 적용하는 경우, 소스 전극과 결정 산화물 박막의 접촉 영역 길이가 짧아진다. 또, 소스 전극의 단부 및 드레인 전극의 단부로부터, 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 결정 산화물 박막의 교점이 짧아진다.
고이동도인 결정 산화물 박막을 자기 정합형 소형 TFT 구조에 적용하여, 충분한 이동도로 하고, 안정적으로 임계값 전압 (Vth) 을 제어하기 위해서는, 소스 전극의 단부 및 드레인 전극의 단부로부터, 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 결정 산화물 박막의 교점까지의 영역에 있어서, 충분한 수의 결정 입계를 존재시키는 것이나, 소스 전극과의 접촉 영역에 있어서 충분한 수의 결정 입계를 존재시키는 것이 필요하다. 본 실시형태에 관련된 TFT 에 의하면, 거리 Loff, 접촉 영역 길이 Ls 가, 식 (1) 및 식 (2) 를 만족하기 때문에, 이동도가 우수하고 Vth 를 안정적으로 제어할 수 있다.
일 실시형태에 있어서, 저저항 영역 A 와 게이트 전극의 수평 방향의 간극 ΔL 이 1 ㎛ 미만이다. 본 발명의 결정 산화물 박막은 자기 정합형 TFT 에 바람직하기 때문에, 간극 ΔL 을 매우 작게 할 수 있다.
본 실시형태에 관련된 TFT 의 구성으로는, 예를 들어, 종래 공지된 구성을 채용할 수 있다.
본 실시형태에 관련된 TFT 는, 상기 서술한 결정 산화물 박막 및 적층체의 제조 방법을 채용함으로써 제조할 수 있다. 즉, 스퍼터링 타깃을 사용하고, 불순물 가스를 실질적으로 포함하지 않는 아르곤, 질소, 수소, 물 및 산소로 이루어지는 군에서 선택되는 1 종 이상의 가스를 스퍼터 가스로서 사용하여, 스퍼터링에 의해 산화물 박막을 성막하는 공정 (성막 공정이라고 칭하는 경우가 있다) 및 산화물 박막에 열처리를 실시하는 공정 (열처리 공정이라고 칭하는 경우가 있다) 을 포함하는 제조 방법이다. 성막 공정 및 가열 처리 공정의 각 조건 등은, 상기 서술한 바와 같다. 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막은, 공지된 재료 및 형성 방법에 의해 형성할 수 있다.
일 실시형태에 관련된 결정 산화물 박막은, 막 표면에 평행 방향으로 높은 이동도를 갖는다. 이와 같은 결정 산화물 박막을 자기 정합형 소형 TFT 의 산화물 반도체층 (채널층) 이나 도전화 영역에 사용함으로써, 고이동도, 또한 Vth 를 안정적으로 제어할 수 있다. 여기서의, Vd ＝ 0.1 V 인가시의 이동도는, 선형 이동도로서 구해지고, Vd ＝ 20 V 인가시의 이동도는, 포화 이동도를 지표로서 정의한다.
구체적으로는, 각각의 Vd 를 인가하였을 때의 전달 특성 Id-Vg 그래프를 작성하고, 각 Vg 의 트랜스컨덕턴스 (Gm) 를 산출하고, 선형 영역 또는 포화 영역의 식을 사용하여 이동도를 구함으로써, 산출할 수 있다. 전류 Id 는, 소스 전극 및 드레인 전극 간의 전류, 전압 Vd 는, 소스 전극과 드레인 전극 간에 인가한 전압 (드레인 전압), 전압 Vg 는, 소스 전극과 게이트 전극 간에 인가한 전압 (게이트 전압) 이다. 이동도는 20 ㎠/(V·s) 이상이고, 높으면 높을수록 바람직하다.
또, 일 실시형태에 관련된 결정 산화물 박막은, 고저항 영역 B 의 일방의 면에, 금속, ITO, IZO 등의 오믹 전극을 배치하고, 타방의 면에 일함수 4.8 eV 이상의, 금속, 산화물 등의 쇼트키 전극을 배치함으로써, 쇼트키 배리어 다이오드, MES-FET 등을 구성할 수 있다.
본 실시형태에 관련된 박막 트랜지스터의 형상은, 자기 정합형이면 특별히 한정되지 않지만, 톱 게이트형 트랜지스터, 백 채널 에칭형 트랜지스터, 또는 에칭 스토퍼형 트랜지스터 등이 바람직하다.
이하, 실시형태에 대해 도면 등을 참조하면서 설명한다. 단, 실시형태는 많은 상이한 양태로 실시하는 것이 가능하고, 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은, 이하의 실시형태의 기재 내용에 한정하여 해석되지 않는다.
도면에 있어서, 크기, 층의 두께 및 영역 등은, 명료화를 위해 과장되어 있는 경우가 있다. 따라서, 본 발명은, 도시된 크기, 층의 두께 및 영역 등에 한정되지 않는다. 또한, 도면은, 이상적인 예를 모식적으로 나타낸 것으로서, 본 발명은, 도면에 나타내는 형상 및 값 등에 한정되지 않는다.
도 3a 는 본 실시형태의 TFT 의 일례의 개략 단면도이다.
TFT (50) 는, 톱 게이트형의 TFT 이고, 기판 (21), 버퍼층 (22), 채널층 (결정 산화물 박막) (11), ITO 층 (23), 게이트 절연막 (24), 게이트 전극 (25), 층간 절연막 (26), 소스 전극 (27), 드레인 전극 (28) 및 보호막 (29) 을 갖는다.
TFT (50) 는, 기판 (21), 버퍼층 (22), 채널층 (결정 산화물 박막) (11) 을 이 순서로 적층한 구조를 갖는다. 채널층 (11) 의 중앙부에는 고저항 영역 (11B) 이 있고, 고저항 영역 (11B) 상에는 게이트 절연막 (24) 및 게이트 전극 (25) 이 이 순서로 적층되어 있다. 게이트 절연막 (24) 은 게이트 전극 (25) 과 결정 산화물 박막 (11) 의 도통을 차단하는 절연막이다.
고저항 영역 (11B) 의 양측에는 채널층 (11) 의 저저항 영역 (11A-1 및 11A-2) 이 있다. 저저항 영역 (11A-1, 11A-2) 및 게이트 전극 (25) 상에는, ITO 층 (23) 및 층간 절연막 (26) 이 덮여져 있다. ITO 층 (23) 은 채널층 (11) 의 저저항화 영역을 형성할 때에 사용된다.
ITO 층 (23) 및 층간 절연막 (26) 에 형성된 컨택트 홀을 통하여, 소스 전극 (27) 및 드레인 전극 (28) 이, 각각 저저항 영역 (11A-1 및 11A-2) 에 접속되어 있다. 소스 전극 (27) 및 드레인 전극 (28) 은, 소스 전류 및 드레인 전류를 채널층 (11) 에 흐르게 하기 위한 도전 단자이다.
층간 절연막 (26), 소스 전극 (27) 및 드레인 전극 (28) 등, TFT 구성층을 덮도록 보호막 (29) 이 형성되어 있다.
도 3b 는 도 3a 의 소스 전극 부근의 확대도이다. 도 3b 는, TFT (50) 에 있어서의, 소스 전극의 단부 및 드레인 전극의 단부로부터, 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff, 소스 전극 (드레인 전극) 과 채널층의 접촉 영역 길이 Ls, 및 저저항 영역 A 와 게이트 전극의 수평 방향의 간극 ΔL 을 도시한 것이다.
도 4 는 본 실시형태의 TFT 의 다른 예의 개략 단면도이다.
TFT (51) 는, 기판 (21) 과 버퍼층 (22) 사이에, 라이트 실드층 (31) 을 형성한 것 외에는 TFT (50) 와 동일한 구성을 갖는다. 라이트 실드층 (31) 은 광에 의한 TFT 의 오동작을 억제하기 위해 형성된다.
도 5 는 본 실시형태의 TFT 의 다른 예의 개략 단면도이다.
TFT (52) 는, ITO 층 (23) 이 형성되어 있지 않은 것 외에는 TFT (50) 와 동일한 구성을 갖는다. 본 예에 있어서, 저저항 영역 (11A-1 및 11A-2) 은, 예를 들어, 이온 주입법이나, 플라즈마 처리 등의 드라이 프로세스 등으로 형성된다.
도 6 은 본 실시형태의 TFT 의 다른 예의 개략 단면도이다.
TFT (60) 는, ITO 층 (23) 이 형성되어 있지 않고, 또, 층간 절연막 (26) 이 2 층 구조 (층간 절연막 (26-1, 26-2)) 로 되어 있는 것 외에는, TFT (50) 와 동일한 구성을 갖는다. 본 예에 있어서, 층간 절연막 (26-1) 의 게이트 전극 (25) 하부 영역이 게이트 절연막 (24) 에 상당한다. 본 예에 있어서, 저저항 영역 (11A-1 및 11A-2) 은, 예를 들어, 이온 주입법으로 형성된다.
도 7 은 본 실시형태의 TFT 의 다른 예의 개략 단면도이다.
TFT (70) 는, 보텀 게이트형의 TFT 이고, 기판 (21), 게이트 전극 (25), 게이트 절연막 (24), 채널층 (결정 산화물 박막) (11), 층간 절연막 (26), 소스 전극 (27), 드레인 전극 (28) 및 보호막 (29) 을 갖는다.
TFT (70) 에서는, 기판 (21) 상에 게이트 전극 (25) 이 형성되고, 기판 (21) 및 게이트 전극 (25) 상에 게이트 절연막 (24) 이 적층되어 있다.
게이트 절연막 (24) 상에는 채널층 (결정 산화물 박막) (11) 이 적층되며, 게이트 전극 (25) 상에 대응하는 영역이 고저항 영역 (11B) 이고, 고저항 영역 (11B) 의 양측에는 채널층 (11) 의 저저항 영역 (11A-1 및 11A-2) 이 있다.
채널층 (결정 산화물 박막) (11) 상에는, 층간 절연막 (26) 이 덮여져 있다. 층간 절연막 (26) 에 형성된 컨택트 홀을 통하여, 소스 전극 (27) 및 드레인 전극 (28) 이, 각각 저저항 영역 (11A-1 및 11A-2) 에 접속되어 있다.
층간 절연막 (26), 소스 전극 (27) 및 드레인 전극 (28) 등, TFT 구성층을 덮도록 보호막 (29) 이 형성되어 있다.
본 실시형태의 TFT 는, 공지된 구성으로 개량할 수 있다.
기판을 형성하는 재료에 특별히 제한은 없고, 일반적으로 사용되는 재료를 임의로 선택할 수 있다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판을 사용할 수 있다. 또, 실리콘이나 탄화실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘게르마늄 등의 화합물 반도체 기판, SIO (Silicon In Insulator) 기판 등을 적용하는 것도 가능하고, 이들 기판 상에 반도체 소자가 형성된 것을, 기판으로서 사용해도 된다.
또, 기판으로서, 가요성 기판을 사용해도 된다. 또한, 가요성 기판 상에 TFT 를 형성하는 방법으로는, 가요성 기판 상에 TFT 를 직접 제조하는 방법 이외에, 비가요성 기판 상에 TFT 를 제조한 후, TFT 를 박리하여 가요성 기판 상에 설치하는 방법도 있다. 그 경우에는, 비가요성 기판과 TFT 사이에 박리층을 형성하면 된다.
버퍼층 (22) 을 형성하는 재료에도 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있으며, 또, 적층막을 사용할 수 있다. 예를 들어 SiO2, SiNx, 산화질화실리콘, Al2O3, Ta2O5, TiO2, MgO, ZrO2, Ga2O3, GeO2, Nd2O3, La2O3, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, SrTiO3, Sm2O3, AlN 을 사용할 수 있다. 또한 각 재료의 산화수는 변동해도 된다. 버퍼층 (22) 은 기판의 종류에 맞춰 적절히 설계할 수 있다.
라이트 실드층 (31) 은 소스 전극 (27) 에 접속되어 있어도 되고, 또, 게이트 전극 (25) 에 접속되어 있어도 된다.
라이트 실드층을 형성하는 재료에 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다. 구체적으로는, Al, Ag, Cu, Cr, Ni, Co, Mo, Au, Ti, Zr, Ru, Y, Nb, Ta, W 등의 금속 전극, 이들 금속을 2 종 이상 포함하는 합금으로 이루어지는 금속 전극 등을 들 수 있다. 또, 2 층 이상의 적층 전극을 사용할 수도 있다.
라이트 실드층 (31) 과 기판 (21) 사이에 제 2 버퍼층을 설치해도 된다. 제 2 버퍼층을 형성하는 재료에도 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있으며, 또, 적층막을 사용할 수 있다. 예를 들어, SiO2, SiNx, 산화질화실리콘, Al2O3, Ta2O5, TiO2, MgO, ZrO2, Ga2O3, GeO2, Nd2O3, La2O3, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, SrTiO3, Sm2O3, AlN 을 사용할 수 있다. 또한 각 재료의 산화수는 변동해도 된다.
게이트 절연막을 형성하는 재료에도 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있으며, 또, 적층막을 사용할 수 있다. 예를 들어, SiO2, SiNx, 산화질화실리콘, Al2O3, Ta2O5, TiO2, MgO, ZrO2, Ga2O3, GeO2, Nd2O3, La2O3, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, SrTiO3, Sm2O3, AlN 을 사용할 수 있다. 또한 각 재료의 산화수는 변동해도 된다.
본 실시형태에 있어서, TFT 가 소형 TFT 인 경우, 소스 전극 및 드레인 전극에 대한 채널층으로서의 결정 산화물 박막은, 채널 길이 (L 길이) 가 1 ㎛ 이상, 50 ㎛ 이하이다. 채널 폭은 특별히 한정되지 않지만, 예를 들어 채널 폭 (W 길이) 이 1 ㎛ 이상, 1000 ㎛ 이하이다.
드레인 전극, 소스 전극 및 게이트 전극을 형성하는 재료에 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다. 구체적으로는, ITO, IZO, ZnO, SnO2 등의 투명 전극, Al, Ag, Cu, Cr, Ni, Co, Mo, Au, Ti, Zr, Ru, Y, Nb, Ta, W 등의 금속 전극, 이들 금속을 2 종 이상 포함하는 합금으로 이루어지는 금속 전극 등을 들 수 있다. 또, 2 층 이상의 적층 전극을 사용할 수도 있다.
각 층간 절연막을 형성하는 재료에도 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있으며, 또, 적층막을 사용할 수 있다. 예를 들어, SiO2, SiNx, 산화질화실리콘, Al2O3, Ta2O5, TiO2, MgO, ZrO2, Ga2O3, GeO2, Nd2O3, La2O3, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, SrTiO3, Sm2O3, AlN 을 사용할 수 있다. 또한 각 재료의 산화수는 변동해도 된다.
TFT 의 구조에 상관없이, 드레인 전극, 소스 전극 및 도전화 영역 상에 층간 절연막을 형성하는 것이 바람직하다. 또한 보텀 게이트형의 경우에는 채널층 상에 보호막을 형성하는 것이 바람직하다. 보호막을 형성함으로써, TFT 를 장시간 구동시킨 경우에도 내구성이 향상되기 쉬워진다.
버퍼층, 게이트 절연막, 층간 절연막, 보호막의 절연막의 제조 방법은 특별히 한정되지 않는다. 제조법으로는, PE-CVD, ALD, PLD, MO-CVD, RF 스퍼터링, ICP 스퍼터링, 반응성 스퍼터링, ICP-CVD, 이온 플레이팅, 졸겔법, 도포법, 미스트 CVD 등을 들 수 있다. 또한, PE-CVD 의 가스종으로는, 실란 (SiH4) 이외에 테트라에톡시실란 (TEOS) 을 사용할 수도 있다.
예를 들어 PE-CVD 에 의해 형성하는 경우, 고온도에 의한 프로세스가 되는 경우가 있다. 또, 보호막 또는 절연막은, 성막 직후에는 불순물 가스를 함유하고 있는 경우가 많아, 열처리 (어닐 처리) 를 실시하는 것이 바람직하다. 열처리로 불순물 가스를 제거함으로써, 안정적인 보호막 또는 절연막이 되어, 내구성이 높은 TFT 를 형성하기 쉬워진다. 또, 게이트 절연막 형성 후에 어닐을 함으로써, 게이트 절연막 중에 포함되는 수소가 산화물 박막까지 확산되어, 산화물 박막 표면에 존재하는 결정 결함을 수산기로 종단시키고, 결과적으로 전자 트랩이 적어 양호한 전도 특성을 갖는 산화물 박막을 형성할 수 있다.
본 발명의 결정 산화물 박막을 사용함으로써, PE-CVD 프로세스에 있어서의 온도의 영향, 및 그 후의 가열 처리에 의한 영향을 잘 받지 않게 되기 때문에, 보호막 또는 절연막을 형성한 경우에도, TFT 특성의 안정성을 향상시킬 수 있다.
임계값 전압 (Vth) 은, -3.0 V 이상, 3.0 V 이하가 바람직하고, -2.0 V 이상, 2.0 V 이하가 보다 바람직하고, -1.0 V 이상, 1.0 V 이하가 더욱 바람직하다. 임계값 전압 (Vth) 이 -3.0 V 이상, 3.0 V 이하이면, TFT 에 Vth 보정 회로를 탑재함으로써 Vth ＝ 0 V 로의 보정이 가능해진다. 이로써 얻어진 TFT 를 패널에 탑재하였을 때에, 휘도 불균일 및 번인이 일어나지 않고 디스플레이를 구동시킬 수 있다.
임계값 전압 (Vth) 은, 전달 특성의 그래프로부터 Id ＝ 10-9 A 에서의 Vg 로 정의할 수 있다. on-off 비는 106 이상, 1012 이하가 바람직하고, 107 이상, 1011 이하가 보다 바람직하고, 108 이상, 1010 이하가 더욱 바람직하다. on-off 비가 106 이상이면, 액정 디스플레이의 구동을 할 수 있다. on-off 비가 1012 이하이면, 콘트라스트가 큰 유기 EL 소자의 구동을 할 수 있다. 또, on-off 비가 1012 이하이면, 오프 전류를 10-12 A 이하로 할 수 있어, CMOS 이미지 센서의 전송 트랜지스터나 리셋 트랜지스터에 사용한 경우, 화상의 유지 시간을 길게 하거나, 감도를 향상시키거나 할 수 있다.
on-off 비는, Vg ＝ -10 V 의 Id 의 값을 Off 전류값으로 하고, Vg ＝ 20 V 의 Id 의 값을 On 전류값으로 하여, 비 [On 전류값/Off 전류값] 를 결정함으로써, 구해진다.
Off 전류값은, 10-10 A 이하가 바람직하고, 10-11 A 이하가 보다 바람직하고, 10-12 A 이하가 더욱 바람직하다. Off 전류값이 10-10 A 이하이면, 콘트라스트가 큰 유기 EL 소자의 구동을 할 수 있다. 또, CMOS 이미지 센서의 전송 트랜지스터나 리셋 트랜지스터에 사용한 경우, 화상의 유지 시간을 길게 하거나, 감도를 향상시키거나 할 수 있다.
본 실시형태에 관련된 TFT 는, 태양 전지, 액정 소자, 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자 등의 표시 소자나 파워 반도체 소자, 터치 패널 등의 전자 기기에 바람직하게 사용할 수 있다.
본 실시형태에 관련된 박막 트랜지스터는, 전계 효과형 트랜지스터, 논리 회로, 메모리 회로, 및 차동 증폭 회로 등의 각종 집적 회로에도 적용할 수 있고, 그것들을 전자 기기 등에 적용할 수 있다. 또한, 본 실시형태에 관련된 박막 트랜지스터는, 전계 효과형 트랜지스터 이외에도 정전 야기형 트랜지스터, 및 쇼트키 장벽형 트랜지스터에도 적용할 수 있다.
본 실시형태에 관련된 박막 트랜지스터는, 휴대용 또는 차재용 표시 장치 등의 표시 장치 및 고체 촬상 소자 등에 바람직하게 사용할 수 있다. 또한, 본 실시형태에 관련된 박막 트랜지스터는, 의료 용도의 X 선 이미지 센서용 플랫 패널 디텍터용 트랜지스터로서도 바람직하게 사용할 수 있다.
또, 본 실시형태에 관련된 결정 산화물 박막은, 쇼트키 다이오드, 저항 변화형 메모리, 및 저항 소자에도 적용할 수 있다.
이하, 본 실시형태에 관련된 박막 트랜지스터를 표시 장치에 사용하는 경우에 대해 설명한다.
도 8a 는, 액정 소자를 적용하는 경우의 화소부의 회로도의 일례이다. 이것을 Mini LED 디스플레이에 사용하는 경우에는, 도 8a 는 액정 제어용 회로 이외에 LED 칩의 제어용의 회로에도 사용할 수 있다. 또, 도 8b 는, 유기 EL 소자를 적용하는 경우의 화소부의 회로도의 일례이다.
화소부의 회로는, 1 개의 화소에 복수의 화소 전극을 갖는 구성에 적용할 수 있다. 각각의 화소 전극은 상이한 트랜지스터에 접속되고, 각 트랜지스터는 상이한 게이트 신호로 구동될 수 있도록 구성되어 있다. 이로써, 멀티 도메인 설계된 화소의 개개의 화소 전극에 인가하는 신호를, 독립적으로 제어할 수 있다.
회로도의 트랜지스터의 적어도 1 개에, 본 실시형태에 관련된 TFT 를 사용하고 있으면 된다. 이로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
회로도는 도 8a 및 도 8b 에 나타내는 구성에 한정되지 않는다. 예를 들어, 스위치, 저항 소자, 용량 소자, 트랜지스터, 센서, 또는 논리 회로를 추가해도 된다.
또, 본 실시형태에 관련된 TFT 를 사용한 표시 장치에 있어서는, Si 계 트랜지스터와 본 실시형태의 TFT 의 양방을 탑재해도 된다.
도 8c 는, 본 실시형태에 관련된 표시 장치의 상면도이다.
화소부에 배치하는 트랜지스터는, 본 실시형태에 관련된 박막 트랜지스터를 사용할 수 있다. 본 실시형태에 관련된 박막 트랜지스터는 n 채널형으로 하는 것이 용이하므로, n 채널형 트랜지스터로 구성할 수 있는 구동 회로의 일부를, 화소부의 트랜지스터와 동일 기판 상에 형성한다. 화소부나 구동 회로에 본 실시형태에 나타내는 박막 트랜지스터를 사용함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
액티브 매트릭스형 표시 장치의 상면도의 일례를 도 8c 에 나타낸다. 표시 장치의 기판 (300) 상에는, 화소부 (301), 제 1 주사선 구동 회로 (302), 제 2 주사선 구동 회로 (303), 신호선 구동 회로 (304) 가 형성된다. 화소부 (301) 에는, 복수의 신호선이 신호선 구동 회로 (304) 로부터 연신되어 배치되고, 복수의 주사선이 제 1 주사선 구동 회로 (302), 및 제 2 주사선 구동 회로 (303) 로부터 연신되어 배치된다. 주사선과 신호선의 교차 영역에는, 각각 표시 소자를 갖는 화소가 매트릭스상으로 형성된다. 표시 장치의 기판 (300) 은, FPC (Flexible Printed Circuit) 등의 접속부를 통하여, 타이밍 제어 회로 (컨트롤러, 제어 IC 라고도 한다) 에 접속된다.
도 8c 에서는, 제 1 주사선 구동 회로 (302), 제 2 주사선 구동 회로 (303), 신호선 구동 회로 (304) 는, 화소부 (301) 와 동일한 기판 (300) 상에 형성된다. 그 때문에, 외부에 형성하는 구동 회로 등의 부품의 수가 감소하므로, 비용의 저감을 도모할 수 있다. 또, 기판 (300) 외부에 구동 회로를 형성한 경우, 배선을 연신시킬 필요가 발생하고, 배선 간의 접속수가 증가한다. 동일한 기판 (300) 상에 구동 회로를 형성한 경우, 그 배선 간의 접속수를 줄일 수 있어, 신뢰성의 향상, 또는 수율의 향상을 도모할 수 있다.
실시예
이하, 실시예에 기초하여 본 발명을 구체적으로 설명한다. 본 발명은, 실시예에 한정되지 않는다.
[자기 정합형 톱 게이트 구조 소형 TFT 의 제조]
실시예 1
이하의 공정에 의해 도 9 에 나타내는 박막 트랜지스터 (TFT) (53) 를 제조하였다. 또한, TFT (53) 는 보호층 (29) 이 없는 것 외에는, 도 3a 에 나타내는 TFT (50) 와 동일한 구성을 갖는다.
(1) 버퍼층 (22) 의 형성
SiO2 의 스퍼터링 타깃을 사용하여, 직경 4 인치의 무알칼리 유리 기판 (21) (코닝사 제조 EAGLE XG) 상에, 스퍼터링에 의해, 두께 300 ㎚ 의 SiOx 층 (버퍼층 (22)) 을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : RF 300 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(2) 산화물 박막의 형성
다음으로, 표 1 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하여, 스퍼터링함으로써 채널층을 형성하였다. 또한, 산화물 스퍼터링 타깃에 있어서의 금속 조성 비율 (단위 : at％) 을 표 1 에 나타낸다.
스퍼터링에 있어서의 성막 조건과, 채널층의 두께를 표 1 에 나타낸다. 표 1 에 기재된 것 이외의 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 1.0 × 10-4 Pa
분위기 가스 : Ar 과 H2O 의 혼합 가스
스퍼터 압력 (전체압) : 0.5 Pa
투입 전압 : DC 300 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(3) 채널층 (11) 의 형성
다음으로, 산화물 박막을 포토리소그래피에 의해 도상으로 패터닝하여, 채널층 (11) 을 형성하였다. 처음에, 산화물 박막에 포토레지스트의 막을 형성하였다. 포토레지스트로서, AZ1500 (AZ 일렉트로닉 머티리얼즈사 제조) 을 사용하였다. 가로 (10 ＋ Loff × 2 ＋ Ls × 2 ＋ 2 (양단부) × 2) ㎛ × 세로 20 ㎛ 로 패턴이 형성된 포토마스크를 개재하여 노광하였다. 노광 후, 테트라메틸암모늄하이드록사이드 (TMAH) 로 현상하였다. 현상 후, 옥살산 (칸토 화학 제조의 ITO-06N) 에 의해 산화물 박막을 에칭하였다. 에칭 후, 포토레지스트를 박리하여, 패터닝된 산화물 박막 (채널층 (11)) 이 형성된 기판 (21) 을 얻었다. 얻어진 채널층 (11) 의 치수는, 가로 (10 ＋ Loff × 2 ＋ Ls × 2 ＋ 2 (양단부) × 2) ㎛ × 세로 20 ㎛ 였다.
(4) 어닐
다음으로, 채널층 (11) 을 형성한 기판 (21) 을 노에 넣어, 대기 중에서, 10 ℃/분으로 350 ℃ 까지 승온시킨 후, 1 시간 유지하였다. 노의 내부를 350 ℃ 에서 1 시간 유지한 후, 자연 방랭시켜, 노의 내부 온도가 실온으로 되돌아간 후, 기판 (21) 을 노로부터 꺼냈다.
(5) 게이트 절연막 (24) 의 성막
다음으로 SiO2 의 스퍼터링 타깃을 사용해서 스퍼터링하여, 두께 10 ㎚ 의 SiOx 층 (게이트 절연막 (24)) 을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar ＋ O2 의 혼합 가스 (O2 유량 30 ％)
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : RF 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(6) 게이트 절연막 (24) 의 어닐
다음으로, 기판 (21) 을 노에 넣어, 대기 중에서, 10 ℃/분으로 400 ℃ 까지 승온시킨 후, 1 시간 유지하였다. 노의 내부를 400 ℃ 에서 1 시간 유지한 후, 자연 방랭시켰다. 노 내 온도가 실온으로 되돌아간 후, 기판 (21) 을 노로부터 꺼냈다.
(7) 게이트 절연막 (24) 의 성막
다음으로, SiO2 의 스퍼터링 타깃을 사용하여, 스퍼터링에 의해 두께 100 ㎚ 의 SiOx 층 (게이트 절연막 (24)) 을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar ＋ O2 의 혼합 가스 (O2 유량 30 ％)
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : RF 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
이로써 게이트 절연막 (24) 의 합계 두께는 110 ㎚ 가 되었다.
(8) 게이트 전극 (25) 의 형성
다음으로, Mo 의 스퍼터링 타깃을 사용하여, 150 ㎚ 두께의 Mo 막을 성막하였다. 스퍼터링의 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : DC 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(9) 게이트 전극 (25) 및 게이트 절연막 (24) 의 패터닝
다음으로, Mo 막 및 게이트 절연막 (24) 을, 포토리소그래피에 의해 도상으로 패터닝하였다. 처음에, 채널층에 포토레지스트의 막을 형성하였다. 포토레지스트로서, AZ1500 (AZ 일렉트로닉 머티리얼즈사 제조) 을 사용하였다. 가로 10 ㎛ × 세로 28 ㎛ 사이즈로 패턴이 형성된 포토마스크를 개재하여 노광하였다. 노광 후, 테트라메틸암모늄하이드록사이드 (TMAH) 로 현상하였다. 현상 후, PAN (인산·질산·아세트산의 혼산) 에 의해 Mo 막을 에칭하여, 게이트 전극 (25) 을 형성하였다.
이어서, 버퍼드 불산 (BHF) 에 의해 게이트 절연막 (24) 을 에칭하여, 도상으로 패터닝하였다.
다음으로, 포토레지스트를 박리한 후, 옥살산 (칸토 화학 제조의 ITO-06N) 을 사용하여, 채널층 (11) 이 노출되어 있는 영역을, 막두께 10 ㎚ 분 에칭하여, 세정하였다.
얻어진 게이트 전극 (25) 및 게이트 절연막 (24) 의 치수는, 가로 10 ㎛ × 세로 28 ㎛ 였다.
(9) 저저항화 처리
게이트 전극 (25) 을 이용한 자기 정합에 의해, 채널층 (11) 에 저저항 영역 A (11A-1, 11A-2) 를 형성하였다. ITO 의 스퍼터링 타깃을 사용하여, 2 ㎚ 두께의 ITO 층 (23) 을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar ＋ O2 의 혼합 가스 (O2 유량 2 ％)
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : DC 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
다음으로, 기판 (21) 을 노에 넣어, 대기 중에서, 10 ℃/분으로 350 ℃ 까지 승온시킨 후, 1 시간 유지하고, 어닐하였다. 노의 내부를 350 ℃ 에서 1 시간 유지한 후, 자연 방랭시켰다. 노 내 온도가 실온으로 되돌아간 후, 기판 (21) 을 노로부터 꺼냈다.
(10) 층간 절연막 (26) 의 형성
다음으로, SiO2 의 스퍼터링 타깃을 사용해서 스퍼터링하여, 두께 150 ㎚ 의 SiOx 층 (층간 절연막 (26)) 을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar ＋ O2 의 혼합 가스 (O2 유량 30 ％)
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : RF 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(11) 층간 절연막 (26) 의 컨택트 홀의 형성
층간 절연막 (26) 을 형성한 기판에 대하여, 포토레지스트 AZ1500 (AZ 일렉트로닉 머티리얼즈사 제조) 을 사용하여, 포토마스크를 개재하여 노광 후, 테트라메틸암모늄하이드록사이드 (TMAH) 로 현상하였다. 현상 후, 버퍼드 불산 (BHF) 에 의해 표 1 에 나타내는 가로가 Ls (소스 전극 (27) 및 드레인 전극 (28) 과 채널층 (11) 의 접촉 영역 길이, 도 3(b)) 가 되고, 세로 18 ㎛ 의 컨택트 홀을 형성하였다.
(12) 소스 전극 (27) 및 드레인 전극 (28) 의 형성
이미지 리버설 레지스트 AZ5214 및 포토마스크를 사용하여, 소스 전극 (27) 및 드레인 전극 (28) 을 리프트 오프 프로세스로 패터닝하였다. 이미지 리버설 레지스트 AZ5214 를, 표 1 의 최종 소자 형상으로 패터닝할 수 있도록 형성된 포토마스크를 개재하여 노광하고, 반전 베이크 공정 후에 전체면 노광하고, TMAH 로 현상하였다. 패터닝된 레지스트가 형성된 기판에 대하여, 두께 150 ㎚ 의 Mo 층을 이하의 스퍼터 조건에서 성막하였다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : DC 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
그 후, Mo 층을 성막한 기판을 아세톤 중에서 리프트 오프함으로써, 소스 전극 (27) 및 드레인 전극 (28) 을 패터닝하였다.
(13) 최종 어닐
마지막으로, N2 분위기 중에서, 300 ℃, 1 시간 어닐함으로써, 자기 정합형 톱 게이트 구조 소형 TFT 를 얻었다.
표 1 및 2 에 TFT 의 제조 조건의 요약을 나타낸다.
비교예 1
실시예 1 의 (9) 저저항화 처리를 실시하지 않은 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
비교예 2
실시예 1 의 (9) 저저항화 처리에 있어서, ITO 층 (23) 을 형성하고, 어닐을 실시하지 않은 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
Figure pct00001
Figure pct00002
실시예 2
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 1 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다. 또한, 이하의 실시예 및 비교예에서는, 실시예 1 공정 (7) 의 게이트 절연막의 성막은 실시하지 않고, 공정 (5) 에서 100 ㎚ 두께의 게이트 절연막을 형성하였다.
실시예 3
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 3 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 성막시에 분위기 가스를 Ar ＋ O2 의 혼합 가스로 하고, 또, 각 구성층의 형성 조건을 표 3 및 4 에 나타내는 바와 같이 변경한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 3 및 4 에 TFT 의 제조 조건의 요약을 나타낸다.
비교예 3 ∼ 5
실시예 3 의 산화물 박막의 막두께를 표 3 에 나타내는 바와 같이 변경하고, (9) 저저항화 처리를 표 4 에 나타내는 바와 같이 변경한 것 외에는, 실시예 3 과 동일하게 하여 TFT 를 제조하였다.
Figure pct00003
Figure pct00004
실시예 4, 비교예 6 ∼ 9
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 5 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 각 구성층의 형성 조건을 표 5 및 6 에 나타내는 바와 같이 변경한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 5 및 6 에 TFT 의 제조 조건의 요약을 나타낸다.
Figure pct00005
Figure pct00006
실시예 및 비교예에서 얻은 TFT 에 대해, 이하의 평가를 하였다. 결과를 표 7 ∼ 9 에 나타낸다. 또한, 표 중,「E ＋ XX」는「× 10XX」를 의미한다.
(A) TFT 의 채널층 (결정 산화물 박막) 에 관한 평가
(1) TFT 제조 후의 채널층의 상태
TFT 중의 채널층의 단면의 결정 상태에 대해서는, 집속 이온 빔 장치 (FIB : Focused Ion Beam) 를 사용하여 채널층에 대하여 전처리를 실시하고, 투과형 전자 현미경 (TEM : Transmission Electron Microscope) 에 의해, 채널층의 단면을 관찰함으로써, (a) 박막 표면에 대한 평균 입계 각도 θ, (b) 하부층에 대한 평균 입계 각도 θsub, (c) 결정 입계의 평균 간격 D 및 (d) 결정 상태를 평가하였다.
구체적으로는, 먼저, 채널층의 표면에 대하여 수직 방향으로, FIB (히타치 하이테크놀로지즈사 제조의「FB2100 형」) 장치를 사용하여 이온 빔을 넣어, 16 ㎛ × 4 ㎛ 의 시험편을 샘플링하였다. 그 후, 샘플링한 시험편에 대해, 채널 길이 방향 (도면의 수평 방향) 으로 소스 전극 또는 드레인 전극과 채널층이 오버랩되어 있는 영역의 단으로부터 오버랩되어 있지 않은 영역을 향하여 3 ㎛ 의 영역에 대해 2 개 샘플을 추출하였다. 추출한 2 개의 샘플에 대하여, 채널 길이 방향 및 막두께 방향에 대하여 수직인 채널 폭 방향 (도면의 깊이 방향) 으로 박편의 두께가 대체로 100 ㎚ 정도가 될 때까지 Ar 이온 밀링을 실시하여, 추출한 2 개의 샘플의 두께를 얇게 하였다. FIB 가공시의 이온 스퍼터 대미지에 의해 결정립을 확인할 수 없는 경우에는, Ar 이온 밀링 (Gatan 사 제조의「Model691」) 으로 이온 건 전압 4 keV 로 결정립을 확인할 수 있을 때까지 에칭을 반복하여 실시하였다.
단면 TEM 이미지는, 투과형 전자 현미경 (일본 전자 제조의「JEM-2800 형」) 을 사용하여 가속 전압 200 ㎸ 로 하고, 관찰 배율 100,000 배 (약 4 ㎛ 사방의 에어리어) 의 이미지를 관찰하였다.
(a) 박막 표면에 대한 평균 입계 각도 θ
채널층 (결정 산화물 박막) 의 단면을 관찰하였을 때의 박막 표면에 대한 평균 입계 각도 θ 는, 단면 TEM 에 의해 관찰되는 결정 입계와 박막 표면이 이루는 각을 해석함으로써 산출할 수 있다. 관찰 배율 100,000 배로 관측한 이미지 (채널 길이 방향 × 두께 방향 ＝ 가로 세로 4 ㎛) 에서, TFT 중의 채널 길이 방향으로 Ls, Loff, L 각각의 에어리어의 결정계 산화물막을 포함하도록 임의의 3 개의 시야를 추출하여, 관측하였다.
또, 결정립이 커서 입계를 관찰할 수 없는 경우에는, 채널 길이 방향 × 두께 방향이 가로 세로 4 ㎛ 의 범위에서, TFT 중의 채널층 전부를 관찰할 수 있도록 채널 길이 방향으로 관측점이 중첩되지 않도록 복수의 시야를 추출하여, 단면 TEM 이미지를 관측하였다.
얻어진 각각의 시야의 단면 TEM 이미지에 대해, 이미지 메트롤로지사 제조의「SPIP, Version4.3.2.0」을 사용하여 화상 해석을 실시함으로써 박막 표면과 결정 입계가 이루는 각을 산출하였다. 상세는 이하와 같다.
단면 TEM 화상에 대해, 결정성 산화물 박막의 관찰 이미지에 있어서 결정 입계에 컬러 코드 H0, S0, V10 의 라인을 긋는다. 또한 화상 해석 소프트웨어를 사용하여 콘트라스트를 수치화하고, (최대 농도 － 최소 농도) × 1/4 의 높이를 임계값으로서 설정하였다. 다음으로 임계값 이하의 콘트라스트를 나타내는 영역을 결정 입계로 정의하고, 각 박막 표면과 결정 입계가 이루는 각을 구하였다. 얻어진 각 박막 표면과 결정 입계가 이루는 각의 합계값을 입자수로 나누고, 얻어진 모든 시야에 있어서 각각에서 구한 각도의 평균값을 박막 표면에 대한 평균 입계 각도 θ 로 하였다.
(b) 하부층에 대한 평균 입계 각도 θsub
박막 표면에 대한 평균 입계 각도 θ 와 동일한 단면 TEM 이미지와 해석 방법에 의해 결정 입계를 추출하고, 하부층에 대하여 이루는 각을 구하였다. 얻어진 각 하부층 표면과 결정 입계가 이루는 각의 합계값을 입자수로 나누고, 얻어진 모든 시야에 있어서 각각에서 구한 각도의 평균값을 하부층 표면에 대한 평균 입계 각도 θsub 로 하였다.
(c) 결정 입계의 평균 간격 D
산화물 박막의 단면을 관찰하였을 때의 평균 간격 D 는, 단면 TEM 에 의해 관찰되는 결정 입자의 간격을 해석함으로써 산출할 수 있다. 관찰 배율 100,000 배 (채널 길이 방향 × 두께 방향 ＝ 가로 세로 4 ㎛) 에서, TFT 중의 채널 길이 방향으로 Ls, Loff, L 각각의 에어리어의 결정계 산화물막을 포함하도록 임의의 3 개의 시야를 추출하여, 관측하였다.
또, 결정립이 커서 입계를 관찰할 수 없는 경우에는, 채널 길이 방향 × 두께 방향이 가로 세로 4 ㎛ 의 범위에서, 박막 트랜지스터 중의 채널층 전부를 관찰할 수 있도록 채널 길이 방향으로 관측점이 중첩되지 않도록 복수의 시야를 추출하여, 단면 TEM 이미지를 관측하였다.
얻어진 각각의 시야의 단면 TEM 이미지에 대해, 이미지 메트롤로지사 제조의「SPIP, Version4.3.2.0」을 사용하여 화상 해석을 실시함으로써 결정 입계의 평균 간격 D 를 산출하였다. 상세는 이하와 같다.
단면 TEM 화상에 대해, 결정 입계에 컬러 코드 H0, S0, V10 의 라인을 긋는다. 또한 화상 해석 소프트웨어를 사용하여 콘트라스트를 수치화하고, (최대 농도 － 최소 농도) × 1/4 의 높이를 임계값으로서 설정하였다. 다음으로 임계값 이하의 콘트라스트를 나타내는 영역을 결정 입계로 정의하고, 각 결정 입계와 최근접 입자의 간격을 구하여, 결정 입계의 간격으로 하였다. 얻어진 각 결정 입계의 간격의 합계값을, 간격을 측정한 지점의 수로 나눈 것을 결정 입계의 평균 간격으로 하고, 모든 시야에 있어서 각각에서 얻어진 결정 입계의 평균 간격의 평균값을 D 로서 구하였다.
(d) 결정 상태
결정 상태의 판정 방법에 대해서는, 단면 TEM 이미지의 관찰에 의해 얻은 샘플에 대하여, 전자선 회절 패턴을 관찰함으로써 판단하였다.
구체적으로는, 전자 현미경 (일본 전자 제조의「JEM-2800 형」) 을 사용하여, 단면 TEM 이미지에서 관찰한 산화물 박막 에어리어에, 제한 시야 조리개에 의해 조사 에어리어 약 100 ㎚φ, 가속 전압 200 ㎸ 로 전자선을 조사하고, 카메라 길이는 2 m 로 설정하여 회절 패턴을 측정하였다. 단면 TEM 이미지 샘플 중의 채널 길이 방향으로 관측점이 중첩되지 않도록 추출한 임의의 3 개의 시야에 있어서, 명료한 회절 스폿이 얻어지지 않는 산화물 박막을「아모르퍼스」로 판단하였다. 한편으로, 대칭성을 갖는 회절점이 회절 패턴으로부터 관찰된 산화물 박막을「결정」으로 판단하고, 또한 막두께 방향으로 관측점이 중첩되지 않도록 추출한 임의의 3 개의 시야에 있어서 동일한 회절 패턴으로부터 관찰된 산화물 박막을「기둥상 결정」으로 판단하였다.
(2) SSRM 에 의한 산화물 박막 단면의 확산 저항의 측정 방법
채널층의 저저항 영역 A, 및 고저항 영역 B 의 확산 저항은, 확산 저항 현미경 (SSRM : Scanning Spread Resistance Microscope) 측정으로부터 구할 수 있다. 장치 및 측정 조건을 이하에 나타낸다.
장치 : Bruker AXS (구 Veeco) 사 Digital Instruments 부문 제조의 NanoScope IVa AFM Dimension 3100 스테이지 AFM 시스템 ＋ SSRM 옵션
SSRM 주사 모드 : 컨택트 모드와 확산 저항 동시 측정
SSRM 탐침 (Tip) : p 형 반도체 다이아몬드 코트 실리콘 캔틸레버
시료 가공 : 기계 연마에 의한 단면 제조 후, 각 층을 단락시켜 바이어스 전압을 인가할 수 있도록 하였다. 또한 시료에 DC 바이어스 전압 -3.0 V 를 가하여 측정을 실시하였다.
측정 환경 : 실온, 대기 중
(a) 확산 저항 RA 및 RB
채널층의 두께 방향 1 ㎛ × 채널 길이 방향 4 ㎛ 의 단면을 게이트 전극층, 게이트 절연막층, 저저항 영역 A 및 고저항 영역 B 를 포함하도록 추출하고, 수중 기계 연마에 의해 관찰 단면을 얻었다. 계속해서, 그 단면을 SSRM 으로 확산 저항을 측정하였다. 채널 영역에 대하여, 채널 길이 방향에 평행하게 캔틸레버를 7.8 ㎚ 씩 이동시키면서 확산 저항값의 라인 프로파일을 측정하고, 저저항 영역 A 에 있어서의 확산 저항의 최소값을「저저항 영역 A 의 확산 저항값 RA」, 고저항 영역 B 에 있어서의 확산 저항의 최대값을「고저항 영역 B 의 확산 저항값 RB」로 하였다.
(b) 확산 저항 Rs (L), Rs (Loff), 및 Rs (Ls)
TFT 의 채널층에 대해, Loff 영역, 및 게이트 절연막의 하면과 접하는 영역 L 을 포함하도록 추출하고, 수중 기계 연마에 의해 관찰 단면을 얻었다. 계속해서, SSRM 에 의해 단면의 확산 저항을 측정하였다. 영역 L 에 대하여, 채널 길이 방향에 평행하게 캔틸레버를 7.8 ㎚ 씩 이동시키면서 확산 저항값의 라인 프로파일을 측정하고, Loff 영역에 있어서의 확산 저항의 최소값을「Rs (Loff) 1」, L 에 있어서의 확산 저항의 최대값을「Rs (L)」로 하였다.
또, Loff 영역, 및 소스 전극 또는 드레인 전극과 접하는 영역 Ls 를 포함하도록 추출하고, 수중 기계 연마에 의해 관찰 단면을 얻었다. 영역 L 에 대하여, 캔틸레버를 7.8 ㎚ 씩 이동시키면서 확산 저항값의 라인 프로파일을 측정하고, Loff 영역에 있어서의 확산 저항의 최소값을「Rs (Loff) 2」, Ls 에 있어서의 확산 저항의 최소값을「Rs (Ls)」로 하였다.
Rs (Loff) 는, Rs (Loff) 1 과 Rs (Loff) 2 의 평균값으로 하였다.
(c) 저저항 영역 A 와 게이트 전극의 수평 방향의 간극 ΔL 의 측정
수중 기계 연마에 의해 관찰 단면을 얻은 단면에 대하여, SSRM 을 측정한 장치와 동일한 장치를 사용하여, AFM 모드 단면의 높이 이미지의 측정을 실시하였다. 게이트 전극층과 인접하는 층간 절연막층을 포함하도록, 게이트 전극 표면에 대하여 수평 방향으로 캔틸레버를 7.8 ㎚ 씩 이동시키면서 높이 이미지의 라인 프로파일을 측정하고, 높이가 급준하게 변화하는 장소를 게이트 전극의 수평 방향의 단부로 하였다. 다음으로, 상기 SSRM 으로 평가를 실시한 확산 저항 RA 의 채널 길이 방향의 프로파일과, 게이트 전극의 게이트 전극 표면에 대하여 수평 방향의 프로파일을 비교하여, 각각의 단부의 차를 ΔL 로 하였다. 또한, ΔL 이 정인 경우에는 저저항 영역 A 와 게이트 전극의 수평 방향으로 간극이 있는 것, ΔL 이 0 인 경우에는 간극이 없고, 또한 ΔL 이 부인 경우에는 게이트 전극 단부와 저저항 영역 A 가 수평 방향으로 중첩되어 있는 것을 의미한다.
(3) 주사형 정전 용량 현미경 (SCM) 측정
채널층의 저저항 영역 A 및 고저항 영역 B 의 정전 용량의 전압 변화 (dC/dV) 는, 주사형 정전 용량 현미경 (SCM : Scanning Capacitance Microscopy) 측정으로부터 구할 수 있다. 사용 장치 및 측정 조건을 이하에 나타낸다.
관찰 장치 : Bruker AXS (구 Veeco) 사 Digital Instruments 부문 제조의 NanoScope IVa AFM Dimension 3100 스테이지 AFM 시스템 ＋ SCM 옵션
SCM 주사 모드 : 컨택트 모드와 X-Y 모드의 dC/dV 신호 동시 측정
SCM 탐침 (Tip) : PtIr 코트 실리콘 캔틸레버
시료 가공 : 기계 연마에 의한 단면 제조 후, 각 층을 단락시켜 바이어스 전압을 인가할 수 있도록 하였다. 또한 시료에 변조 전압 4.0 V, DC 바이어스 전압 0 V 를 가하여 측정을 실시하였다.
측정 환경 : 실온, 대기 중
(a) dC/dV (A-B), dC/dV (B) 의 대소 관계
채널층의 두께 방향 1.25 ㎛ × 면 방향 10 ㎛ 의 단면을 저저항 영역 A, 고저항 영역 B 를 포함하도록 추출하고, 수중 기계 연마에 의해 관찰 단면을 얻었다. 계속해서, 그 단면에 대하여 SCM 에 의해 정전 용량의 전압 변화 (dC/dV) 의 시그널을 얻었다. 채널 영역에 대하여, 캔틸레버를 19.6 ㎚ 씩 이동시키면서 dC/dV 의 라인 프로파일을 측정하고, 고저항 영역 B 의 dC/dV (B) 의 최소값과, 저저항 영역 A 와 고저항 영역 B 의 경계의 dC/dV (A-B) 의 대소 관계를 평가하였다.
(4) 전자선 회절에 의한 결정 구조의 동정
단면 TEM 이미지의 관찰에 의해 얻은 샘플의 전자선 회절 패턴을 관찰함으로써 산화물 박막의 결정 구조가 빅스바이트 구조인지의 여부를 평가하였다.
구체적으로는, 전자 현미경 (일본 전자 제조의「JEM-2800 형」) 을 사용하여, 단면 TEM 이미지에서 관찰한 산화물 박막 에어리어에, 제한 시야 조리개에 의해 조사 에어리어 약 100 ㎚φ, 가속 전압 200 ㎸ 로 전자선을 조사하고, 카메라 길이는 2 m 로 설정하여 회절 패턴을 측정하였다.
또한 결정 구조 동정을 위해, 전자선 회절 시뮬레이션 소프트웨어 ReciPro (프리 소프트웨어 ver4.641 (2019/03/04)) 를 사용하여 In2O3 의 빅스바이트 구조의 전자선 회절 패턴의 시뮬레이션을 실시하였다. 시뮬레이션에 있어서는, 빅스바이트 구조의 결정 구조 데이터는 ICSD (Inorganic Crystal Structure Database : 화학 정보 협회) 의 14388 을 사용하고, 공간군 : Ia-3, 격자 정수 : a ＝ 10.17700 Å, 원자 좌표 In 사이트 (0.250, 0.250, 0.250), In 사이트 (0.466, 0.000, 0.250), O 사이트 (0.391, 0.156, 0.380) 를 사용하였다.
또한 카메라 길이를 2 m 로 하여, 11 종류의 역격자 벡터 (1 0 0), (1 1 1), (1 1 0), (2 1 1), (3 1 1), (2 2 1), (3 3 1), (2 1 0), (3 1 0), (3 2 1), 및 (2 3 0) 을 입사 전자선 방향으로 하여 시뮬레이션을 실시하였다.
산화물 박막의 전자선 회절 패턴과, 얻어진 시뮬레이션 패턴에 대해 회절 스폿의 결과를 비교하여, 11 종류의 시뮬레이션 패턴 중 어느 것과 일치한 경우, 산화물 박막 중에 빅스바이트 구조인 결정립이 포함되어 있는 것으로 판단하였다.
(B) TFT 의 성능에 관한 평가
얻어진 TFT 에 대해, 반도체 파라미터 애널라이저 (애질런트 주식회사 제조의「B1500」) 를 사용하여, 실온, 차광 환경하 (실드 박스 내) 에서 측정하였다. 또한, 드레인 전압 (Vd) 은, 0.1 V 또는 20 V 로 인가하였다. 각 Vd 인가에 대하여, 게이트 전압 (Vg) 을 -5 V 에서 20 V 까지 0.2 V 스텝으로 전류값 Id 를 측정함으로써 Id-Vg 특성을 얻었다.
Id-Vg 특성으로부터 산출한 각종 파라미터를 표 7, 표 8 및 표 9 에 나타낸다. 또한, 각 파라미터의 산출 방법은, 다음으로 기재한 바와 같다.
(a) 선형 이동도의 최대값 (μlin Max)
Vd ＝ 0.1 V 인가시의 선형 이동도의 최대값을, Id-Vg 특성의 그래프를 작성하고, 각 Vg 의 트랜스컨덕턴스 (Gm) 를 산출하고, 선형 영역의 식을 사용하여 선형 이동도 (μlin) 를 유도하였다. 구체적으로는, Gm 은, ∂ (Id)/∂ (Vg) 에 의해 산출하였다. 또한 선형 영역의 식 (b) 에 의해 μlin 을 산출하였다.
μlin ＝ (Gm·L)/(W·Ci·Vd) … (b)
식 (b) 의 Ci 는, 게이트 절연막의 커패시턴스이고, 표 2, 표 4, 및 표 6 에 기재된 최종 형상의 게이트 절연막 막두께, SiO2 의 비유전율 3.9, 진공의 유전율 8.85 × 10-14 [F/㎝] 에 기초하여 산출한 Ci [F/㎠] 의 값을 사용하였다.
식 (b) 의 L 은, 채널 길이 (L 길이) 이고, W 는, 채널 폭 (W 길이) 이다.
각 Vg-μlin 의 그래프로부터, Vg ＝ 0 ∼ 20 V 에 있어서의 μlin 의 최대값을 산출하고, 이것을 선형 이동도의 최대값「μlin Max」로 하였다. 표 7 ∼ 9 에는, Loff 가 4 ㎛ 이고, Ls 가 2 ㎛ 인 TFT 의 값을 나타낸다.
(b) TFT 의 선형 이동도 편차 (Δμlin)
각 실시예 및 비교예에서 제조한 Loff 및 Ls 가 상이한 TFT 36 소자 (조건 : Loff [㎛] 6 조건 × Ls [㎛] 6 조건) 에 대해, 상기 (a) 에 나타내는 방법으로 선형 이동도의 최대값을 산출하였다. 36 소자의 선형 이동도의 최대값의 편차의 범위를「36 소자의 선형 이동도 편차 (Δμlin)」로 하였다.
(c) 포화 이동도의 최대값 (μsat Max)
Vd ＝ 20 V 인가시의 포화 이동도의 최대값은, Id-Vg 특성의 그래프를 작성하고, 각 Vg 의 트랜스컨덕턴스 (Gm) 를 산출하고, 포화 영역의 식을 사용하여 포화 이동도 (μsat) 를 유도하였다. 구체적으로는, Gm 은, 하기 수학식 (c1) 에 의해 산출하였다.
Figure pct00007
또한 포화 영역의 하기 식 (c) 에 의해 μsat 를 산출하였다.
μsat ＝ (2·Gm·L)/(W·Ci) … (c)
식 (c) 중의 L 은, 채널 길이 (L 길이) 이고, W 는, 채널 폭 (W 길이) 이다.
또한 각 Vg-μsat 의 그래프로부터, Vg ＝ 0 ∼ 20 V 에 있어서의 μsat 의 최대값을 산출하여,「μsat Max」로 하였다. 표 7 ∼ 9 에는, Loff 가 4 ㎛ 이고, Ls 가 2 ㎛ 인 TFT 의 값을 나타낸다.
(d) TFT 의 선형 이동도 편차 Δμsat
각 실시예 및 비교예에서 제조한 Loff 및 Ls 가 상이한 36 종의 TFT 각각에 대해, 상기 (c) 의 방법으로 포화 이동도의 최대값을 산출하였다. 36 소자의 선형 이동도의 최대값의 편차의 범위를「36 소자의 포화 이동도 편차 (Δμsat)」로 하였다.
(e) S 값 및 Vth
각각의 Id-Vg 특성의 그래프로부터, S 값 및 임계값 전압 (Vth) 을 평가하였다. 구체적으로는, 전류값 Id ＝ 10-11 ∼ 10-10 [A] 영역에 있어서, 하기 식 (d) 에 의해 구해지는 값을 S 값으로서 산출하였다. 또한, 전류값 Id ＝ 10-8 [A] 에 있어서의 Vg 의 값을 임계값 전압 (Vth) 으로서 산출하였다. 표 7 ∼ 9 에는, Loff 가 4 ㎛ 이고, Ls 가 2 ㎛ 인 TFT 의 값을 나타낸다.
Figure pct00008
(f) Vth 편차 ΔVth
각 실시예 및 비교예에서 제조한 Loff 및 Ls 가 상이한 36 종의 TFT 각각에 대해, 상기 (e) 의 방법으로 Vth 를 산출하였다. 36 소자의 선형 이동도의 최대값의 편차의 범위를「36 소자의 선형 이동도 편차 (ΔVth)」로 하였다.
Figure pct00009
Figure pct00010
Figure pct00011
[결정 산화물 박막의 형성]
실시예 5 ∼ 8 에서는, 실시예 1 ∼ 4 에서 제조한 TFT 의 채널층과 동일한 조건에서, 결정 산화물 박막만을 기판 상에 형성한 적층체를 제조하고, 평가하였다.
실시예 5
(1) 산화물 박막의 형성
직경 4 인치의 무알칼리 유리 기판 (코닝사 제조의 EAGLE XG) 상에, 표 10 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 스퍼터링 타깃을 사용해서, 스퍼터링하여 10 ㎚ 두께의 산화물 박막을 형성하였다.
스퍼터링 타깃의 금속 조성 비율 (단위 : at％), 스퍼터링의 조건을 표 10 에 나타낸다. 또한, 표 10 에 기재하고 있지 않은 스퍼터링의 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 1.0 × 10-4 Pa
분위기 가스 : Ar 과 H2O 의 혼합 가스
스퍼터 압력 (전체압) : 0.5 Pa
투입 전압 : DC 300 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(2) 산화물 박막의 어닐
산화물 박막을 형성한 기판을 노에 넣어, 대기 중에서, 10 ℃/분으로 350 ℃ 까지 승온시킨 후, 1 시간 유지하였다. 노의 내부를 350 ℃ 에서 1 시간 유지한 후, 자연 방랭시켰다. 노 내 온도가 실온으로 되돌아간 후, 기판을 노로부터 꺼냈다.
(3) 저저항률 (고캐리어 농도) 화 처리
(3-1) ITO 막의 형성
ITO 의 스퍼터링 타깃을 사용하여, 2 ㎚ 두께의 ITO 층을 형성하였다. 스퍼터링 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 8.5 × 10-5 Pa
분위기 가스 : Ar ＋ O2 의 혼합 가스 (O2 유량 2 ％)
스퍼터 압력 (전체압) : 0.4 Pa
투입 전압 : DC 100 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(3-2) ITO 층의 패터닝
ITO 층을, 포토리소그래피에 의해 가로 세로 1 ㎝ 의 도상으로 패터닝하였다. 처음에, ITO 층에 포토레지스트 막을 형성하였다. 포토레지스트로서, AZ1500 (AZ 일렉트로닉 머티리얼즈사 제조) 을 사용하였다. 가로 세로 1 ㎝ 의 패턴을 다수 갖는 포토마스크를 개재하여, 포토레지스트막에 노광하였다. 노광 후, 테트라메틸암모늄하이드록사이드 (TMAH) 로 현상하였다. 현상 후, 옥살산 (칸토 화학 제조의 ITO-06N) 에 의해 ITO 층을 에칭하였다. 에칭 후, 포토레지스트를 박리하여, 산화물 박막 상에 가로 세로 1 ㎝ 의 ITO 층이 등간격으로 형성된 기판을 얻었다.
(3-3) 어닐
ITO 층이 패터닝된 기판을 노에 넣어, 대기 중, 10 ℃/분으로 350 ℃ 까지 승온시킨 후, 1 시간 유지하였다. 노의 내부를 350 ℃ 에서 1 시간 유지한 후, 자연 방랭시켰다. 노 내 온도가 실온으로 되돌아간 후, 기판을 노로부터 꺼냈다.
여기서, ITO 층에 피복되어 있지 않은 상태에서 어닐된 영역의 산화물 박막은 고저항 영역 B 가 된다. 한편, ITO 층에 피복된 상태에서 어닐된 영역의 산화물 박막은 저저항 영역 A 가 된다.
(3-4) ITO 층의 제거
어닐된 기판의 ITO 층을, 옥살산 (칸토 화학 제조의 ITO-06N) 에 의해 에칭하여 제거하였다. 이상에 의해, 기판 상에, 가로 세로 1 ㎝ 의 고저항 영역 B 와, 가로 세로 1 ㎝ 의 저저항 영역 A 를 교대로 갖는 결정 산화물 박막을 얻었다.
비교예 10
실시예 5 의 (3) 저저항화 처리를 실시하지 않은 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
비교예 11
실시예 5 의 (3) 저저항화 처리에 있어서, ITO 층을 형성하고, 어닐을 실시하지 않은 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
실시예 6
실시예 5 의 (1) 산화물 박막의 형성에 있어서, 표 10 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용한 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
실시예 7
실시예 5 의 (1) 산화물 박막의 형성에 있어서, 표 11 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 각 구성층의 형성 조건을 표 11 에 나타내는 바와 같이 변경한 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
비교예 12 ∼ 14
실시예 5 의 (3) 저저항화 처리, 또는 산화물 박막의 막두께를 표 11 에 나타내는 바와 같이 변경한 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
실시예 8, 비교예 15 ∼ 18
실시예 5 의 (1) 산화물 박막의 형성에 있어서, 표 12 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 각 구성층의 형성 조건을 표 12 에 나타내는 바와 같이 변경한 것 외에는, 실시예 5 와 동일하게 하여 결정 산화물 박막을 형성하였다.
실시예 및 비교예에서 얻은 결정 산화물 박막에 대해, 실시예 1 의 채널층과 동일하게 평가하였다. 추가로, 결정 산화물 박막의 캐리어 농도를 측정하였다. 결과를 표 10 ∼ 12 에 나타낸다.
(1) 캐리어 농도
결정 산화물 박막의 저저항 영역 A 및 고저항 영역 B 를, 각각 가로 세로 1 ㎝ 로 잘라내고, 4 코너에 In 땜납을 사용하여 전극을 형성하여 홀 효과 측정용 소자로 하고, 캐리어 농도를 측정하였다. 캐리어 농도는, 실온에서 ResiTest8400 형 (토요 테크니카사 제조) 을 사용하여 AC 홀 효과 측정함으로써 구하였다.
측정 조건은 이하와 같이 하였다. 측정 정밀도로서, F 값이 0.9 이상이고, 홀 전압 위상의 절대값이 170˚ ∼ 180˚일 때의 전자의 캐리어 농도의 값을 채용하였다.
전류값 : 1 × 10-12 ∼ 1 × 10-3 A
자기장 강도 : 0.36 T
(2) SSRM 및 SCM 의 측정
결정 산화물 박막의 저저항 영역 A 와 고저항 영역 B 를 포함하는 영역을 가로 세로 1 ㎝ 로 잘라내어 단면을 얻었다. 그 단면에 대해 TFT 의 채널층과 동일하게 평가하였다.
(3) 단면 TEM 및 전자선 회절의 측정
결정 산화물 박막의 임의의 영역을 가로 세로 1 ㎝ 로 잘라내어 단면을 얻었다. 그 단면의 대상 위치에 대해, TFT 의 채널층과 동일하게 평가하였다.
Figure pct00012
Figure pct00013
Figure pct00014
[자기 정합형 톱 게이트 구조 소형 TFT 의 제조]
실시예 9 ∼ 11, 비교예 19
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 13 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 각 구성층의 형성 조건을 표 13 및 14 에 나타내는 바와 같이 변경한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 13 및 14 에 TFT 의 제조 조건의 요약을 나타낸다. 또, TFT 의 평가 결과를 표 15 에 나타낸다.
Figure pct00015
Figure pct00016
Figure pct00017
실시예 12 ∼ 20
실시예 1 의 (2) 산화물 박막의 형성시에, 표 16, 17 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 표 16 ∼ 19 에 나타내는 스퍼터링 조건에 의해 채널층을 형성한 것 이외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 16 ∼ 19 에 TFT 의 제조 조건의 요약을 나타낸다. 또, TFT 의 평가 결과를 표 20, 21 에 나타낸다.
Figure pct00018
Figure pct00019
Figure pct00020
Figure pct00021
Figure pct00022
Figure pct00023
실시예 21 ∼ 34B
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 22 ∼ 24 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 각 구성층의 형성 조건을 표 22 ∼ 27 에 나타내는 바와 같이 변경한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 22 ∼ 27 에 TFT 의 제조 조건의 요약을 나타낸다. 또, TFT 의 평가 결과를 표 28 ∼ 30 에 나타낸다.
Figure pct00024
Figure pct00025
Figure pct00026
Figure pct00027
Figure pct00028
Figure pct00029
Figure pct00030
Figure pct00031
Figure pct00032
실시예 35 ∼ 216
실시예 1 의 (2) 산화물 박막의 형성에 있어서, 표 31 ∼ 55 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 산화물 스퍼터링 타깃을 사용하고, 또, 표 31 ∼ 55 에 나타내는 바와 같이 산화물 박막의 스퍼터링 조건을 변경한 것 외에는, 실시예 1 과 동일하게 하여 TFT 를 제조하였다.
표 31 ∼ 55 에 얻어진 채널층의 평가 결과, 및 TFT 성능을 나타낸다.
Figure pct00033
Figure pct00034
Figure pct00035
Figure pct00036
Figure pct00037
Figure pct00038
Figure pct00039
Figure pct00040
Figure pct00041
Figure pct00042
Figure pct00043
Figure pct00044
Figure pct00045
Figure pct00046
Figure pct00047
Figure pct00048
Figure pct00049
Figure pct00050
Figure pct00051
Figure pct00052
Figure pct00053
Figure pct00054
Figure pct00055
Figure pct00056
Figure pct00057
실시예 217, 비교예 20
(1) 산화물 박막의 형성
직경 4 인치의 무알칼리 유리 기판 (코닝사 제조의 EAGLE XG) 상에, 표 56 에 나타내는 주입 조성 비율의 원료 혼합물로부터 얻어진 스퍼터링 타깃을 사용해서, 스퍼터링하여 50 ㎚ 두께의 산화물 박막을 형성하였다.
스퍼터링 타깃의 금속 조성 비율 (단위 : at％), 스퍼터링의 조건을 표 56 에 나타낸다. 표 56 에 기재된 X 는 In, Ga 이외의 금속 원소이다. 또한, 표 56 에 기재하고 있지 않은 스퍼터링의 조건은 이하와 같다.
기판 온도 : 25 ℃
도달 압력 : 1.0 × 10-4 Pa
분위기 가스 : O2
스퍼터 압력 (전체압) : 0.5 Pa
투입 전압 : DC 400 W
S (기판)-T (타깃) 간 거리 : 70 ㎜
(2) 산화물 박막의 어닐
산화물 박막을 형성한 기판을 노에 넣어, 대기 중에서, 10 ℃/분으로 350 ℃ 까지 승온시킨 후, 1 시간 유지하였다. 노의 내부를 350 ℃ 에서 1 시간 유지한 후, 자연 방랭시켰다. 노 내 온도가 실온으로 되돌아간 후, 기판을 노로부터 꺼냈다.
(3) 전자선 회절 측정
산화물 박막의 임의의 영역을 가로 세로 1 ㎝ 로 잘라내어 단면을 얻었다. 그 단면의 대상 위치에 대해, TFT 의 채널층과 동일하게 평가하였다. 결과, 실시예 217 은 빅스바이트 구조, 비교예 41 은 아모르퍼스였다.
(4) CL (캐소드 루미네선스 분광법) 측정
CL 측정은, 이하의 측정 장치, 측정 조건에서 실시하였다.
[측정 장치]
· 장치 : 캐소드 루미네선스 분광 장치
· 분광기 : 호리바 제작소 제조
· SEM : 일본 전자 제조의 쇼트키 이미션형 SEM JSM-7100F/TTLS
· 분광기 : iHR-320 회절 격자 (100 gr/㎜, 블레이즈 파장 450 ㎚)
· 검출기 : CCD : Jobin Yvon
[측정 조건]
· 온도 : 실온
· 슬릿 : 500 ㎛
· 가속 전압 : 1 ㎸
· 조사 전류 : 0.7 nA (1 ㎸)
· W.D. : 10.3 ㎜
· 스펙트럼 적산 시간 : 60 ∼ 180 s
얻어진 스펙트럼의 강도를 단위 초당의 카운트수로 환산하였다. 실시예 217, 및 비교예 20 에서 얻어진 산화물 박막의 CL 스펙트럼의 결과를, 각각 도 10 에 나타낸다.
또한, 각각의 스펙트럼에 있어서, 산소 결함 등의 결정 결함에서 유래하는 640 ㎚ 의 발광 강도 I (640 ㎚) 와, 밴드 간 천이 발광에 의한 발광 380 ㎚ 의 발광 강도 I (380 ㎚) 의 비율 I (640 ㎚)/I (380 ㎚) 를 산출하여 비교함으로써, 산화물 박막 중의 결함량을 비교하였다.
결과를 표 52 에 나타낸다.
빅스바이트 구조로 결정화되어 있는 실시예 217 은, 아모르퍼스인 비교예 20 과 비교하여, 발광이 작고 결함이 적은 막질이었다.
Figure pct00058
산업상 이용 가능성
본 발명의 결정 산화물 박막은 박막 트랜지스터의 구성 부재, 예를 들어, 채널층으로서 바람직하게 사용할 수 있다. 또, 본 발명의 박막 트랜지스터는, 전기 기기, 전자 기기, 차량, 동력 기관에 사용되는 전자 회로에 사용할 수 있다.
상기에 본 발명의 실시형태 및/또는 실시예를 몇 가지 상세하게 설명하였지만, 당업자는, 본 발명의 신규한 교시 및 효과로부터 실질적으로 벗어나지 않고, 이들 예시인 실시형태 및/또는 실시예에 많은 변경을 부가하는 것이 용이하다. 따라서, 이들 많은 변경은 본 발명의 범위에 포함된다.
이 명세서에 기재된 문헌, 및 본원의 파리 조약에 의한 우선권의 기초가 되는 출원의 내용을 전부 원용한다.

Claims (33)

  1. In 을 주성분으로 하는 결정 산화물 박막으로서,
    상기 결정 산화물 박막의 면 방향에 있어서, 주사형 확산 저항 현미경 (SSRM) 으로 측정되는 확산 저항값이 상이한 저저항 영역 A 와 고저항 영역 B 를 갖고,
    상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 8 배 이상인, 결정 산화물 박막.
  2. 제 1 항에 있어서,
    상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 10 배 이상인, 결정 산화물 박막.
  3. 제 1 항에 있어서,
    상기 고저항 영역 B 의 확산 저항값이, 상기 저저항 영역 A 의 확산 저항값의 15 배 이상인, 결정 산화물 박막.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    막두께가 80 ㎚ 이하인, 결정 산화물 박막.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    주사형 정전 용량 현미경 (SCM) 으로 측정되는 dC/dV 값에 있어서, 상기 저저항 영역 A 와 상기 고저항 영역 B 의 경계의 dC/dV 값이, 상기 고저항 영역 B 의 dC/dV 값보다 큰, 결정 산화물 박막.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막의, 박막 하면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 가 70˚이상, 110˚이하이고,
    상기 결정 입계끼리의 평균 간격 D 가 0.01 ㎛ 이상, 2.0 ㎛ 이하인, 결정 산화물 박막.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막의 전자선 회절에 있어서, 빅스바이트 구조인 결정립을 포함하는, 결정 산화물 박막.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막이, 추가로, H, B, C, N, O, F, Mg, Al, Si, O, S, Cl, Ar, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Sn, Sb, Cs, Ba, Ln, Hf, Ta, W, Re, Os, Ir, Pt, Au, Pb 및 Bi 로 이루어지는 군에서 선택되는 1 이상의 원소를 포함하는, 결정 산화물 박막.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 결정 산화물 박막을 포함하는, 적층체.
  10. 제 9 항에 있어서,
    상기 결정 산화물 박막과 하부층이 접하는 면과, 상기 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 70˚이상, 110˚이하인, 적층체.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 하부층이 박막 트랜지스터의 기판 또는 박막 트랜지스터의 구성층인, 적층체.
  12. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 결정 산화물 박막 또는 제 9 항 내지 제 11 항 중 어느 한 항에 기재된 적층체를 포함하는, 박막 트랜지스터.
  13. 제 12 항에 있어서,
    채널층과,
    상기 채널층의 양단측에 각각 접속되는, 소스 전극 및 드레인 전극과,
    게이트 절연막을 개재하여, 채널층에 적층되어 있는 게이트 전극을 갖고,
    상기 채널층은 상기 결정 산화물 박막이고, 상기 고저항 영역 B 에 상기 게이트 절연막이 형성되고, 상기 저저항 영역 A 에 소스 전극 및 드레인 전극이 형성되고,
    상기 소스 전극의 단부 및 드레인 전극의 단부로부터, 상기 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff 가, 4 ㎛ 이상 20 ㎛ 이하이고,
    상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 거리 Loff 가 하기 식 (1) 을 만족하는, 박막 트랜지스터.
    2 ≤ Loff/D ≤ 100 … (1)
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극과 상기 채널층의 접촉 영역 길이 Ls 가, 4 ㎛ 이상 20 ㎛ 이하이고,
    상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 접촉 영역 길이 Ls 가 하기 식 (2) 를 만족하는, 박막 트랜지스터.
    1 ≤ Ls/D ≤ 100 … (2)
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 저저항 영역 A 와 상기 게이트 전극의 수평 방향의 간극 ΔL 이 1 ㎛ 미만인, 박막 트랜지스터.
  16. In 을 주성분으로 하는 결정 산화물 박막으로서,
    막두께가 80 ㎚ 이하이고,
    상기 결정 산화물 박막의 면 방향에 있어서, 캐리어 농도가 상이한 고캐리어 농도 영역 A 와 저캐리어 농도 영역 B 를 갖고,
    상기 고캐리어 농도 영역 A 의 캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하이고,
    상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 8 배 이상인, 결정 산화물 박막.
  17. 제 16 항에 있어서,
    상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 10 배 이상인, 결정 산화물 박막.
  18. 제 16 항에 있어서,
    상기 고캐리어 농도 영역 A 의 캐리어 농도가, 상기 저캐리어 농도 영역 B 의 캐리어 농도의 15 배 이상인, 결정 산화물 박막.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 저캐리어 농도 영역 B 의 캐리어 농도가, 1015 ㎝-3 이상, 1019 ㎝-3 미만인, 결정 산화물 박막.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막의, 박막 하면과 박막 중의 결정 입계가 이루는 평균 입계 각도 θ 가 70˚이상, 110˚이하이고,
    상기 결정 입계끼리의 평균 간격 D 가 0.01 ㎛ 이상, 2.0 ㎛ 이하인, 결정 산화물 박막.
  21. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막의 전자선 회절에 있어서, 빅스바이트 구조인 결정립을 포함하는, 결정 산화물 박막.
  22. 제 16 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 결정 산화물 박막이, 추가로, H, B, C, N, O, F, Mg, Al, Si, O, S, Cl, Ar, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Sn, Sb, Cs, Ba, Ln, Hf, Ta, W, Re, Os, Ir, Pt, Au, Pb 및 Bi 로 이루어지는 군에서 선택되는 1 이상의 원소를 포함하는, 결정 산화물 박막.
  23. 제 16 항 내지 제 22 항 중 어느 한 항에 기재된 결정 산화물 박막을 포함하는, 적층체.
  24. 제 23 항에 있어서,
    상기 결정 산화물 박막과 하부층이 접하는 면과, 상기 결정 산화물 박막 중의 결정 입계가 이루는 평균 입계 각도 θsub 가 70˚이상, 110˚이하인, 적층체.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 하부층이 박막 트랜지스터의 기판 또는 박막 트랜지스터의 구성층인, 적층체.
  26. 제 16 항 내지 제 22 항 중 어느 한 항에 기재된 결정 산화물 박막 또는 제 23 항 내지 제 25 항 중 어느 한 항에 기재된 적층체를 포함하는, 박막 트랜지스터.
  27. 제 26 항에 있어서,
    채널층과,
    상기 채널층의 양단측에 각각 접속되는, 소스 전극 및 드레인 전극과,
    게이트 절연막을 개재하여, 채널층에 적층되어 있는 게이트 전극을 갖고,
    상기 채널층은 상기 결정 산화물 박막이고, 상기 저캐리어 농도 영역 B 에 상기 게이트 절연막이 형성되고, 상기 고캐리어 농도 영역 A 에 소스 전극 및 드레인 전극이 형성되고,
    상기 소스 전극의 단부 및 상기 드레인 전극의 단부로부터, 상기 게이트 전극의 단부로부터 두께 방향으로 그은 수선과 상기 결정 산화물 박막의 교점까지의 거리 Loff 가, 4 ㎛ 이상 20 ㎛ 이하이고,
    상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 거리 Loff 가 하기 식 (1) 을 만족하는, 박막 트랜지스터.
    2 ≤ Loff/D ≤ 100 … (1)
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극과 상기 채널층의 접촉 영역 길이 Ls 가, 4 ㎛ 이상 20 ㎛ 이하이고,
    상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 와, 상기 접촉 영역 길이 Ls 가 하기 식 (2) 를 만족하는, 박막 트랜지스터.
    1 ≤ Ls/D ≤ 100 … (2)
  29. 제 26 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 고캐리어 농도 영역 A 와 상기 게이트 전극의 수평 방향의 간극 ΔL 이 1 ㎛ 미만인, 박막 트랜지스터.
  30. In 을 주성분으로 하는 결정 산화물 박막으로서,
    막두께가 80 ㎚ 이하이고,
    상기 결정 산화물 박막의 결정 입계끼리의 평균 간격 D 가 2 ㎛ 이하이고,
    캐리어 농도가 1019 ㎝-3 이상, 1022 ㎝-3 이하인, 결정 산화물 박막.
  31. 제 30 항에 기재된 결정 산화물 박막을 포함하는, 박막 트랜지스터.
  32. 제 12 항 내지 제 15 항, 제 26 항 내지 제 29 항 및 제 31 항 중 어느 한 항에 기재된 박막 트랜지스터를 포함하는, 전자 회로.
  33. 제 32 항에 기재된 전자 회로를 포함하는, 전기 기기, 전자 기기, 차량, 또는 동력 기관.
KR1020247011837A 2021-10-14 2022-10-12 결정 산화물 박막, 적층체 및 박막 트랜지스터 KR20240073052A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021169082 2021-10-14
JPJP-P-2021-169082 2021-10-14
JPJP-P-2022-053470 2022-03-29
JP2022053470 2022-03-29
PCT/JP2022/038036 WO2023063348A1 (ja) 2021-10-14 2022-10-12 結晶酸化物薄膜、積層体及び薄膜トランジスタ

Publications (1)

Publication Number Publication Date
KR20240073052A true KR20240073052A (ko) 2024-05-24

Family

ID=85988632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247011837A KR20240073052A (ko) 2021-10-14 2022-10-12 결정 산화물 박막, 적층체 및 박막 트랜지스터

Country Status (5)

Country Link
EP (1) EP4418330A1 (ko)
JP (1) JPWO2023063348A1 (ko)
KR (1) KR20240073052A (ko)
TW (1) TW202329392A (ko)
WO (1) WO2023063348A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373212U (ko) 1976-11-19 1978-06-19
JPS6097458U (ja) 1983-12-09 1985-07-03 三菱電機株式会社 密閉筐体
JPS6289693U (ko) 1985-11-26 1987-06-08
JPS6334598U (ko) 1986-08-22 1988-03-05
WO2018043323A1 (ja) 2016-08-31 2018-03-08 出光興産株式会社 新規ガーネット化合物、それを含有する焼結体及びスパッタリングターゲット
JP2018107316A (ja) 2016-12-27 2018-07-05 住友金属鉱山株式会社 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
WO2020196716A1 (ja) 2019-03-28 2020-10-01 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5186611B2 (ja) 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP6142136B2 (ja) * 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20160343554A1 (en) 2013-12-27 2016-11-24 Idemitsu Kosan Co., Ltd. Oxide sintered body, method for producing same and sputtering target
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2017017966A1 (ja) 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373212U (ko) 1976-11-19 1978-06-19
JPS6097458U (ja) 1983-12-09 1985-07-03 三菱電機株式会社 密閉筐体
JPS6289693U (ko) 1985-11-26 1987-06-08
JPS6334598U (ko) 1986-08-22 1988-03-05
WO2018043323A1 (ja) 2016-08-31 2018-03-08 出光興産株式会社 新規ガーネット化合物、それを含有する焼結体及びスパッタリングターゲット
JP2018107316A (ja) 2016-12-27 2018-07-05 住友金属鉱山株式会社 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
WO2020196716A1 (ja) 2019-03-28 2020-10-01 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ

Also Published As

Publication number Publication date
WO2023063348A1 (ja) 2023-04-20
EP4418330A1 (en) 2024-08-21
JPWO2023063348A1 (ko) 2023-04-20
TW202329392A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
KR101540127B1 (ko) 박막 트랜지스터, 다결정 산화물 반도체 박막의 제조 방법, 및 박막 트랜지스터의 제조 방법
JP5189674B2 (ja) 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
JP6505804B2 (ja) 薄膜トランジスタ
JP5295439B2 (ja) 酸化物半導体薄膜層を有する積層構造の製造方法
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
TWI786387B (zh) 結晶氧化物薄膜、積層體及薄膜電晶體
JP2014229666A (ja) 薄膜トランジスタ
JP2015032655A (ja) 薄膜トランジスタ
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
KR20240073052A (ko) 결정 산화물 박막, 적층체 및 박막 트랜지스터
WO2023234163A1 (ja) 積層構造及び薄膜トランジスタ
WO2023234164A1 (ja) 積層構造及び薄膜トランジスタ
CN118103994A (zh) 晶体氧化物薄膜、层叠体及薄膜晶体管
WO2023063352A1 (ja) 結晶酸化物薄膜及びその製造方法、並びに薄膜トランジスタ及びその製造方法
WO2023234165A1 (ja) 積層構造及び薄膜トランジスタ
WO2024219464A1 (ja) 半導体デバイス及び電子機器
CN118103963A (zh) 晶体氧化物薄膜及其制造方法、以及薄膜晶体管及其制造方法