JP6142136B2

JP6142136B2 - トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法

Info

Publication number: JP6142136B2
Application number: JP2012041561A
Authority: JP
Inventors: 成浩諸沢
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2017-06-07
Anticipated expiration: 2032-02-28
Also published as: JP2013179141A

Description

本技術は、酸化物半導体を用いたトランジスタおよびその製造方法、並びにこのトランジスタを備えた表示装置および電子機器に関する。

近年はディスプレイの大型化・高精細化に伴い、駆動素子の薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）にも高い移動度が求められており、亜鉛(Ｚｎ)，インジウム（Ｉｎ），ガリウム（Ｇａ），スズ（Ｓｎ），アルミニウム（Ａｌ）またはチタン（Ｔｉ）の酸化物あるいはこれらの混合物の酸化物等の酸化物半導体を用いたＴＦＴが開発されている。特に、Ｚｎ，Ｉｎ，Ｇａの複合酸化物を用いたＴＦＴは、液晶ディスプレイなどに一般的に使用される非晶質シリコン（ａ−Ｓｉ：Ｈ）を用いたＴＦＴと比較してその電子移動度が大きく、優れた電気特性を示すことがわかっている。

ところで、上記のようなアクティブ駆動方式の液晶表示装置または有機ＥＬ（Electroluminescence）表示装置等では、ＴＦＴを駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を保持容量に保持させている。しかし、ＴＦＴのゲート電極とソース・ドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の劣化を引き起こす場合がある。

特に有機ＥＬ表示装置では、この寄生容量の問題に付随して製造歩留りも低下する虞があるため、寄生容量を低減するための試みがいくつかなされている（例えば、特許文献１〜３、非特許文献１，２）。特許文献１〜３および非特許文献１には、酸化物半導体膜のチャネル領域上に、ゲート電極およびゲート絶縁膜を平面視で同位置に設けた後、酸化物半導体膜のゲート電極およびゲート絶縁膜から露出された領域を低抵抗化してソース・ドレイン領域を形成する方法、所謂セルフアライン（自己整合）で形成されたトップゲート型ＴＦＴが記載されている。一方、非特許文献２には、セルフアライン構造のボトムゲート型ＴＦＴが開示されている。

特開２０１１−２２８６２２号公報特開２０１２−０１５４３６号公報特開２００７−２２０８１７号公報

J.Park、外１１名，"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors"，Applied Physics Letters，American Institute of Physics，２００８年，第９３巻，０５３５０１ R.Hayashi、外６名，"Improved Amorphous In-Ga-Zn-O TFTs"，ＳＩＤ０８ＤＩＧＥＳＴ，２００８年，４２．１，ｐ．６２１−６２４

このようなセルフアライン構造のものを含め、酸化物半導体膜を用いたＴＦＴでは、チャネル領域への水分等の不純物の拡散を防ぎ、より電気特性を向上させることが望まれている。

本技術はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体膜への水分の浸入を低減して電気特性を向上させたトランジスタの製造方法、表示装置の製造方法および電子機器の製造方法を提供することにある。

本技術による第１のトランジスタの製造方法は、ガラスの板状部材からなる基板上に、ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、チャネル領域に対向するゲート電極を形成する工程と、酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、酸化物半導体膜に低抵抗領域を形成する工程と、ゲート電極および酸化物半導体膜を覆う絶縁膜を形成する工程と、低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、絶縁膜から酸化物半導体膜への水分の浸入を基板により抑制するものである。本技術による第２のトランジスタの製造方法は、基板上にチャネル領域を有する酸化物半導体膜とチャネル領域に対向するゲート電極とを形成する工程と、酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、酸化物半導体膜に低抵抗領域を形成する工程と、ゲート電極および酸化物半導体膜を覆う絶縁膜を形成する工程と、低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、基板は、その表面全面に水分の拡散防止膜を有し、絶縁膜から酸化物半導体膜への水分の浸入を基板により抑制するものである。

本技術による第１のトランジスタは、ガラスの板状部材からなる基板と、チャネル領域を有し、ガラスの板状部材に接する酸化物半導体膜と、チャネル領域に対向するゲート電極と、ゲート電極および酸化物半導体膜を覆う絶縁膜とを備え、絶縁膜から酸化物半導体膜への水分の浸入を基板により抑制するものである。本技術による第２のトランジスタは、基板上のチャネル領域を有する酸化物半導体膜およびチャネル領域に対向するゲート電極と、ゲート電極および酸化物半導体膜を覆う絶縁膜とを備え、基板は、その表面全面に水分の拡散防止膜を有し、絶縁膜から酸化物半導体膜への水分の浸入を基板により抑制するものである。

本技術による第１の表示装置の製造方法は、表示素子を駆動するトランジスタの製造方法として上記第１のトランジスタの製造方法を含むものである。本技術による第２の表示装置の製造方法は、表示素子を駆動するトランジスタの製造方法として上記第２のトランジスタの製造方法を含むものである。本技術による第３の表示装置の製造方法は、表示素子および表示素子を駆動するトランジスタを形成し、トランジスタを形成する工程は、ガラスの板状部材からなる基板上に、ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、チャネル領域に対向するゲート電極を形成する工程と、酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、酸化物半導体膜に低抵抗領域を形成する工程と、ゲート電極および酸化物半導体膜を覆う絶縁膜を形成する工程と、低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含むものである。

本技術による第１の電子機器の製造方法は、上記第１の表示装置の製造方法を含むものである。本技術による第２の電子機器の製造方法は、上記第２の表示装置の製造方法を含むものである。

本技術の第１、第２のトランジスタの製造方法では、例えば、製造工程での熱処理により生じ得る、絶縁膜から基板を介した酸化物半導体膜への水分の浸入が遮断される。

本技術の第１、第２のトランジスタの製造方法、並びに第１、第２、第３の表示装置の製造方法および第１、第２の電子機器の製造方法によれば、水分の浸入を抑制する基板上に絶縁膜および酸化物半導体膜を設けるようにしたので、絶縁膜から基板を介して酸化物半導体膜へ水分が透過することを防ぐことができる。よって、高い電気特性を得ることができる。

本技術の第１の実施の形態に係る表示装置の構成を表す断面図である。図１に示した保持容量素子の変形例を表す図である。図１に示した表示装置の周辺回路を含む全体構成を表す図である。図３に示した画素の回路構成を表す図である。図１に示した表示装置の製造方法を工程順に表す断面図である。図５に続く工程を表す断面図である。図６に続く工程を表す断面図である。比較例に係る表示装置の要部の構成を表す断面図である。図８に示したトランジスタの伝達特性を表す図である。図１に示した基板の効果について説明するための断面図である。図１に示したトランジスタの伝達特性を表す図である。図１に示したトランジスタのストレス試験の結果を表す図である。変形例１に係る表示装置の構成を表す断面図である。変形例２に係る表示装置の構成を表す断面図である。本技術の第２の実施の形態に係る表示装置の構成を表す断面図である。図１５に示した表示装置の製造方法を工程順に表す断面図である。上記実施の形態等の表示装置を含むモジュールの概略構成を表す平面図である。上記実施の形態等の表示装置の適用例１の外観を表す斜視図である。適用例２の外観を表す斜視図である。適用例３の外観を表す斜視図である。（Ａ）は適用例４の表側から見た外観を表す斜視図、（Ｂ）は裏側から見た外観を表す斜視図である。適用例５の外観を表す斜視図である。適用例６の外観を表す斜視図である。（Ａ）は適用例７の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（基板が板状部材のみにより構成されている、有機ＥＬ表示装置の例）
２．変形例１（液晶表示装置の例）
３．変形例２（電子ペーパーの例）
４．第２の実施の形態（基板が拡散防止膜を有する例）
５．適用例

＜第１の実施の形態＞
図１は本技術の第１の実施の形態に係る表示装置（表示装置１）の断面構成を表したも
のである。この表示装置１はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、トランジスタ１０Ｔおよびトランジスタ１０Ｔにより駆動される有機ＥＬ素子２０をそれぞれ複数有している。図１には、一のトランジスタ１０Ｔおよび有機ＥＬ素子２０に対応する領域（サブピクセル）を示す。

表示装置１はトランジスタ１０Ｔの酸化物半導体膜１２を共有する保持容量素子１０Ｃを有しており、このトランジスタ１０Ｔおよび保持容量素子１０Ｃ上に平坦化層１８を間にして有機ＥＬ素子２０が設けられている。トランジスタ１０Ｔは、基板１１、酸化物半導体膜１２，ゲート絶縁膜１３Ｔおよびゲート電極１４Ｔをこの順に有するスタガ構造（トップゲート型）のＴＦＴである。酸化物半導体膜１２およびゲート電極１４Ｔは層間絶縁膜１６（絶縁膜）に覆われている。層間絶縁膜１６の接続孔Ｈ１を介して、ソース・ドレイン電極１７は酸化物半導体膜１２に電気的に接続されている。

（トランジスタ１０Ｔ）
基板１１は、例えば、石英，ガラス，シリコンまたはプラスチックフィルムなどの板状部材により構成されている。ここでは、酸化物半導体膜１２が接しているため、基板１１に水分透過率の比較的低い材料、例えばガラスを用いる。

表示装置１では、この基板１１に接してトランジスタ１０Ｔ（酸化物半導体膜１２）が設けられている。これにより、トランジスタ１０Ｔの層間絶縁膜１６から酸化物半導体膜１２への水分の拡散を抑えることができる。

酸化物半導体膜１２は、基板１１上の選択的な領域に設けられ、トランジスタ１０Ｔの活性層としての機能を有するものである。酸化物半導体膜１２は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）およびスズ（Ｓｎ）のうちの少なくとも１種の元素の酸化物を主成分として含むものである。具体的には、非晶質のものとして、酸化インジウムスズ亜鉛（ＩＴＺＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ）等、結晶質のものとして酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）または酸化インジウム（ＩｎＯ）等がそれぞれ挙げられる。酸化物半導体膜１２の厚み（積層方向の厚み、以下単に厚みという。）は、例えば５０ｎｍ程度である。

この酸化物半導体膜１２は上層のゲート電極１４Ｔに対向してチャネル領域１２Ｔを有すると共に、チャネル領域１２Ｔに隣接して、チャネル領域１２Ｔよりも電気抵抗率の低い低抵抗領域１２Ｂ（ソース・ドレイン領域）を一対有している。低抵抗領域１２Ｂは酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられたものであり、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されている。この低抵抗領域１２Ｂにソース・ドレイン電極１７が電気的に接続されている。トランジスタ１０Ｔのセルフアライン構造は、この低抵抗領域１２Ｂにより実現される。また、低抵抗領域１２Ｂはトランジスタ１０Ｔの特性を安定化させる役割をも有するものである。

ゲート電極１４Ｔはゲート絶縁膜１３Ｔを間にしてチャネル領域１２Ｔ上に設けられて
いる。ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔは平面視で互いに同一形状を有してい
る。ゲート絶縁膜１３Ｔは例えば厚みが３００ｎｍ程度であり、シリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン窒化酸化膜（ＳｉＯＮ）または酸化アルミニウム膜（ＡｌＯ）などのうちの１種よりなる単層膜あるいはそれらのうちの２種以上よりなる積層膜により構成されている。ゲート絶縁膜１３Ｔには酸化物半導体膜１２を還元させにくい材料、例えば、シリコン酸化膜あるいは酸化アルミニウム膜を用いることが好ましい。

ゲート電極１４Ｔは、トランジスタ１０Ｔに印加されるゲート電圧（Ｖｇ）によって酸
化物半導膜１２（チャネル領域１２Ｔ）中のキャリア密度を制御すると共に、電位を供給
す配線としての機能を有するものである。このゲート電極１４Ｔは、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくはこれらの合金により構成されている。複数の単体または合金を用いた積層構造であってもよい。ゲート電極１４Ｔは低抵抗な金属、例えば、アルミニウムまたは銅等により構成することが好ましい。低抵抗な金属からなる層（低抵抗層）に、例えばチタンまたはモリブデンからなる層（バリア層）を積層させるようにしてもよく、低抵抗な金属を含む合金、例えばアルミニウムとネオジウムとの合金（Ａｌ−Ｎｄ）を用いるようにしてもよい。ゲート電極１４ＴをＩＴＯ等の透明導電膜により構成するようにしてもよい。ゲート電極１４Ｔの厚みは、例えば１０ｎｍ〜５００ｎｍである。

このゲート電極１４Ｔおよび酸化物半導膜１２（低抵抗領域１２Ｂ）と層間絶縁膜１６との間には、高抵抗膜１５が設けられている。この高抵抗膜１５は保持容量素子１０Ｃも覆っている。高抵抗膜１５は後述する製造工程において酸化物半導膜１２の低抵抗領域１２Ｂに拡散される金属の供給源となる金属膜が、酸化膜となって残存したものである。高抵抗膜１５は、例えば、厚みが２０ｎｍ以下であり、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。このような高抵抗膜１５は上記のようなプロセス上の役割の他、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気的特性を変化させる酸素や水分の影響を低減する機能、即ちバリア機能をも有している。従って、高抵抗膜１５を設けることにより、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気的特性を安定化させ、層間絶縁膜１６の効果をより高めることが可能となる。

層間絶縁膜１６は高抵抗膜１５上に設けられ、高抵抗膜１５と同様に酸化物半導体膜１２の外側に延在してゲート電極１４Ｔと共に酸化物半導体膜１２を覆っている。この層間絶縁膜１６は例えば、アクリル樹脂，ポリイミドまたはシロキサン等の有機材料あるいはシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜または酸化アルミニウム等の無機材料により構成されている。このような有機材料と無機材料とを積層させるようにしてもよい。有機材料を含有する層間絶縁膜１６は、容易にその厚みを例えば２μｍ程度に厚膜化することが可能となる。このように厚膜化された層間絶縁膜１６は、例えばゲート絶縁膜１３Ｔとゲート電極１４Ｔとの間などの段差を十分に被覆して絶縁性を確保することができる。また有機材料を含む層間絶縁膜１６は、金属配線により形成される配線容量を低減して、表示装置１を大型化およびハイフレームレート化することが可能となる。従って、セルフアライン構造のトランジスタ１０Ｔでは、有機絶縁性材料を含む層間絶縁膜１６を用いることが好ましい。

ソース・ドレイン電極１７は、層間絶縁膜１６上にパターン化して設けられ、層間絶縁膜１６および高抵抗膜１５を貫通する接続孔Ｈ１を介して酸化物半導体膜１２の低抵抗領域１２Ｂに接続されている。ソース・ドレイン電極１７は、ゲート電極１４Ｔの直上を回避して設けられていること望ましい。ゲート電極１４Ｔとソース・ドレイン電極１７との交差領域に寄生容量が形成されることを防ぐためである。このソース・ドレイン電極１７は、例えば厚みが５００ｎｍ程度であり、上記ゲート電極１４Ｔで挙げた金属または透明導電膜と同様の材料により構成されている。ソース・ドレイン電極１７も、アルミニウムまたは銅等の低抵抗金属材料により構成されていることが好ましく、また、低抵抗層とバリア層との積層膜であることがより好ましい。ソース・ドレイン電極１７をこのような積層膜により構成することで、配線遅延の少ない駆動が可能になるためである。

（保持容量素子１０Ｃ）
保持容量素子１０Ｃはトランジスタ１０Ｔと共に基板１１上に設けられ、例えば、後述の画素回路５０Ａにおいて電荷を保持する容量素子である。この保持容量素子１０Ｃは、基板１１側からトランジスタ１０Ｔと共有の酸化物半導体膜１２，容量絶縁膜１３Ｃおよび容量電極１４Ｃをこの順に有している。保持容量素子１０Ｃ上には高抵抗膜１５および層間絶縁膜１６がこの順に設けられている。酸化物半導体膜１２のうち、容量電極１４Ｃと対向する領域（容量領域１２Ｃ）は、チャネル領域１２Ｔと同様に低抵抗領域１２Ｂを有しておらず厚み方向の電気抵抗は一定である。換言すれば、酸化物半導体膜１２のうち、チャネル領域１２Ｔおよび容量領域１２Ｃ以外には低抵抗領域１２Ｂが設けられている。容量領域１２Ｃにおいて、基板１１と酸化物半導体膜１２との間（図２（Ａ））、または酸化物半導体膜１２と容量絶縁膜１３Ｃとの間（図２（Ｂ））に例えば金属材料からなる導電膜（導電膜１９）を設けるようにしてもよい。これにより、容量値の印加電圧依存性をなくし、ゲート電圧の大きさに関わらず十分な容量を確保して表示特性を維持することができる。容量絶縁膜１３Ｃを無機絶縁材料により構成することにより大きな容量の保持容量素子１０Ｃを得ることができる。この容量絶縁膜１３Ｃは、例えばゲート絶縁膜１３Ｔと同一工程により形成されたものであり、ゲート絶縁膜１３Ｔと同一材料により構成され、同一膜厚を有している。また、容量電極１４Ｃも、例えば、ゲート電極１４Ｔと同一工程により構成されたものであり、ゲート電極１４Ｔと同一材料により構成され、同一膜厚を有している。容量絶縁膜１３Ｃとゲート絶縁膜１３Ｔ、容量電極１４Ｃとゲート電極１４Ｔをそれぞれ互いに別工程で形成するようにしてもよく、これらを互いに異なる材料、異なる膜厚で形成するようにしてもよい。

有機ＥＬ素子２０は、平坦化層１８上に設けられている。この有機ＥＬ素子２０は平坦化層１８側から第１電極２１、画素分離膜２２、有機層２３および第２電極２４をこの順に有しており、保護層２５により封止されている。保護層２５上には熱硬化樹脂または紫外線硬化樹脂からなる接着層２６を間にして封止用基板２７が貼り合わされている。表示装置１は、有機層２３で発生した光を基板１１側から取り出すボトムエミッション方式
（下面発光方式）であってもよく、封止用基板２７側から取り出すトップエミッション方式（上面発光方式）であってもよい。

平坦化層１８は、ソース・ドレイン電極１７上および層間絶縁膜１６上に、基板１１の表示領域（後述の図３表示領域５０）全体に渡り設けられ、接続孔Ｈ２を有している。この接続孔Ｈ２は、トランジスタ１０Ｔのソース・ドレイン電極１７と有機ＥＬ素子２０の第１電極２１とを接続するためのものである。平坦化層１８は、例えばポリイミドまたはアクリル系樹脂により構成されている。

第１電極２１は、接続孔Ｈ２を埋め込むように平坦化層１８上に設けられている。この第１電極２１は、例えばアノードとして機能するものであり、素子毎に設けられている。表示装置１がボトムエミッション方式である場合には、第１電極２１を透明導電膜、例えば、酸化インジウムスズ（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ）またはインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかよりなる単層膜またはこれらのうちの２種以上からなる積層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第１電極２１を、反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。

画素分離膜２２は第１電極２１と第２電極２４との間の絶縁性を確保すると共に各素子の発光領域を区画分離するためのものであり、各素子の発光領域に対向して開口を有している。この画素分離膜２２は例えば、ポリイミド，アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。

有機層２３は、画素分離膜２２の開口を覆うように設けられている。この有機層２３は有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じるものである。有機層２３は、例えば基板１１（第１電極２１）側から、正孔注入層、正孔輸送層、有機ＥＬ層および電子輸送層をこの順に有しており、電子と正孔との再結合が有機ＥＬ層で生じて光が発生する。有機ＥＬ層の構成材料は、一般的な低分子または高分子の有機材料であればよく、特に限定されない。例えば赤、緑および青色を発光する有機ＥＬ層が素子毎に塗り分けられていてもよく、あるいは、白色を発光する有機ＥＬ層（例えば、赤、緑および青色の有機ＥＬ層を積層したもの）が基板１１の全面に渡り設けられていてもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。正孔注入層、正孔輸送層あるいは電子輸送層等の有機ＥＬ層以外の層は、必要に応じて設けるようにすればよい。

第２電極２４は、例えば、カソードとして機能するものであり、金属導電膜により構成されている。表示装置１がボトムエミッション方式である場合には、この第２電極２４を反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第２電極２４にＩＴＯやＩＺＯなどの透明導電膜を用いる。この第２電極２４は、第１電極２１と絶縁された状態で例えば各素子に共通して設けられている。

保護層２５は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ_(1-X)Ｎ_X）またはアモルファスカーボン（ａ−Ｃ）等が挙げられる。

封止用基板２７は、トランジスタ１０Ｔ，保持容量素子１０Ｃおよび有機ＥＬ素子２０を間にして基板１１と対向するよう、配置されている。封止用基板２７には、上記基板１１と同様の材料を用いることができる。表示装置１がトップエミッション方式である場合には、封止用基板２７に透明材料を用い、封止用基板２７側にカラーフィルタや遮光膜を設けるようにしてもよい。表示装置１がボトムエミッション方式である場合には、基板１１を透明材料により構成し、例えばカラーフィルタや遮光膜を基板１１側に設けておく。

（周辺回路および画素回路の構成）
図３に示したように、表示装置１はこのような有機ＥＬ素子２０を含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域５０に例えばマトリクス状に配置されている。表示領域５０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２および電源線駆動回路としての電源スキャナ５３が設けられている。

表示領域５０では、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍがそれぞれ配置されている。これら信号線ＤＴＬと走査線ＤＳＬとの各交差点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは、水平セレクタ５１に電気的に接続され、水平セレクタ５１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ５２に電気的に接続され、ライトスキャナ５２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。各電源線ＤＳＬは電源スキャナ５３に接続され、電源スキャナ５３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。

図４は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子２０を含む画素回路５０Ａを有している。この画素回路５０Ａは、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２と、保持容量素子１０Ｃと、有機ＥＬ素子２０とを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２のうち少なくともいずれか１つが、上記実施の形態等のトランジスタ１０Ｔに相当する。

サンプリング用トランジスタＴｒ１は、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続されている。駆動用トランジスタＴｒ２は、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子２０のアノードに接続されている。また、この有機ＥＬ素子２０のカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子１０Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置されている。

サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子１０Ｃに保持するものである。駆動用トランジスタＴｒ２は、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子２０へ供給するものである。有機ＥＬ素子２０は、この駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。

このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタＴｒ１が導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子１０Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタＴｒ２へ電流が供給され、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子２０（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子２０は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置１において、映像信号に基づく映像表示がなされる。

この表示装置１は、例えば次のようにして製造することができる。

（トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成する工程）
まず、図５（Ａ）に示したように、板状部材からなる基板１１に接して、上述した材料よりなる酸化物半導体膜１２を形成する。具体的には、基板１１の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜（図示せず）を例えば５０ｎｍ程度の厚みで成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体膜１２を例えば、ＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶性材料により構成しておくと、後述のゲート絶縁膜１３Ｔ（または容量絶縁膜１３Ｃ）のエッチング工程において、容易にエッチング選択性を向上させることができる。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。

続いて、図５（Ｂ）に示したように、基板１１の全面に渡って例えば厚み２００ｎｍのシリコン酸化膜または酸化アルミニウム膜よりなる絶縁膜１３および厚み５００ｎｍモリブデン，チタンまたはアルミニウム等の金属材料からなる導電膜１４をこの順に成膜する。絶縁膜１３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により成膜することができる。シリコン酸化膜からなる絶縁膜１３はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することも可能である。また、絶縁膜１３に酸化アルミニウム膜を用いる場合には、上記反応性スパッタリング法，ＣＶＤ法に加え、原子層成膜法を用いることも可能である。導電膜１４は、例えばスパッタリング法により形成することができる。

導電膜１４を形成したのち、この導電膜１４を、例えばフォトリソグラフィおよびエッチングによりパターニングし、酸化物半導体膜１２上の選択的な領域にゲート電極１４Ｔおよび容量電極１４Ｃを形成する。次いで、形成したゲート電極１４Ｔ、容量電極１４Ｃをマスクとして絶縁膜１３をエッチングする。これにより、ゲート絶縁膜１３Ｔがゲート電極１４Ｔと、容量絶縁膜１３Ｃが容量電極１４Ｃとそれぞれ平面視で略同一形状にパターニングされる（図５（Ｃ））。酸化物半導体膜１２が上記結晶性材料により構成されている場合には、このエッチング工程でフッ酸等の薬液を用いることにより、非常に大きなエッチング選択比を維持して容易に加工することができる。保持容量素子１０Ｃの容量絶縁膜１３Ｃおよび容量電極１４Ｃは、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔを形成した後、絶縁膜１３、導電膜１４とは別の材料を用いて形成するようにしてもよい。

続いて、図６（Ａ）に示したように、基板１１上の全面に渡って、例えばスパッタリング法により、例えばチタン，アルミニウム，スズまたはインジウム等からなる金属膜１５Ａを例えば５ｎｍ以上１０ｎｍ以下の厚みで成膜する。金属膜１５Ａは酸素と比較的低温で反応する金属により構成し、ゲート電極１４Ｔ，容量電極１４Ｃが形成された部分以外の酸化物半導体膜１２に接触させて形成する。

次いで、図６（Ｂ）に示したように、例えば２００℃程度の温度で熱処理（第１の熱処理）を行うことにより金属膜１５Ａが酸化され、これによって金属酸化膜からなる高抵抗膜１５が形成される。この際、酸化物半導体膜１２のチャネル領域１２Ｔおよび容量領域１２Ｃ以外の領域には、その厚み方向の高抵抗膜１５側の一部に低抵抗領域１２Ｂ（ソース・ドレイン領域を含む）が形成される。この金属膜１５Ａの酸化反応には、酸化物半導体膜１２に含まれる酸素の一部が利用されるため、金属膜１５Ａの酸化の進行に伴って、酸化物半導体膜１２では、その金属膜１５Ａと接する表面（上面）側から酸素濃度が低下していく。一方、金属膜１５Ａからアルミニウム等の金属が酸化物半導体膜１２中に拡散する。この金属元素がドーパントとして機能し、金属膜１５Ａと接する酸化物半導体膜１２の上面側の領域が低抵抗化される。これにより、チャネル領域１２Ｔおよび容量領域１２Ｃよりも電気抵抗の低い低抵抗領域１２Ｂが形成される。

金属膜１５Ａの熱処理としては、上述のように２００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域１２Ｂの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜１２に十分な酸素を供給することが可能となる。これにより、後工程で行うアニール工程を削減して工程の簡略化を行うことが可能となる。

高抵抗膜１５は、上記アニール工程に代えて、例えば、基板１１上に金属膜１５Ａを形成する際の基板１１の温度を比較的高めに設定することにより形成するようにしてもよい。例えば、図６（Ａ）の工程で、基板１１の温度を２００℃程度に保ちつつ金属膜１５Ａを成膜すると、熱処理を行わずに酸化物半導体膜１２の所定の領域を低抵抗化することができる。この場合には、酸化物半導体膜１２のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。

金属膜１５Ａは、上述のように１０ｎｍ以下の厚みで成膜することが好ましい。金属膜１５Ａの厚みを１０ｎｍ以下とすれば、熱処理によって金属膜１５Ａを完全に酸化させる（高抵抗膜１５を形成する）ことができるからである。金属膜１５Ａが完全に酸化されていない場合には、この未酸化の金属膜１５Ａをエッチングにより除去する工程が必要となる。十分に酸化されていない金属膜１５Ａがゲート電極１４Ｔ上および容量電極１４Ｃ上などに残存しているとリーク電流が発生する虞があるためである。金属膜１５Ａが完全に酸化され、高抵抗膜１５が形成された場合には、そのような除去工程が不要となり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜１５Ａを１０ｎｍ以下の厚みで成膜した場合、熱処理後の高抵抗膜１５の厚みは、２０ｎｍ以下程度となる。

金属膜１５Ａを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化またはプラズマ酸化などの方法を用いることも可能である。特にプラズマ酸化の場合、次のような利点がある。高抵抗膜１５の形成後、層間絶縁膜１６をプラズマＣＶＤ法により形成するが（後述の図７（Ａ））、金属膜１５Ａに対してプラズマ酸化処理を施した後、続けて（連続的に）、層間絶縁膜１６を成膜可能である。従って、工程を増やす必要がないという利点がある。プラズマ酸化は例えば、基板１１の温度を２００℃〜４００℃程度にし、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。このような工程により、酸素や水分の影響を低減する機能を有する高抵抗膜１５を形成することができる。

また、酸化物半導体膜１２の所定の領域を低抵抗化させる手法としては、上記のような金属膜１５Ａと酸化物半導体膜１２との反応による手法の他にも、プラズマ処理によって低抵抗化する手法、プラズマＣＶＤ法によりシリコン窒化膜を成膜し、このシリコン窒化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。

高抵抗膜１５を形成した後、図７（Ａ）に示したように、高抵抗膜１５上の全面にわたって、層間絶縁膜１６を形成する。層間絶縁膜１６が無機絶縁材料を含む場合には、例えばプラズマＣＶＤ法，スパッタリング法あるいは原子層成膜法を用い、層間絶縁膜１６が有機絶縁材料を含む場合には、例えばスピンコート法やスリットコート法などの塗布法を用いることができる。塗布法により、厚膜化された層間絶縁膜１６を容易に形成することができる。続いて、露光、現像工程を行い、層間絶縁膜１６の所定の箇所に接続孔Ｈ１を形成する。層間絶縁膜１６に感光性樹脂を用いた場合には、この感光性樹脂により露光、現像を行い、所定の箇所に接続孔Ｈ１を形成することが可能である。

続いて、層間絶縁膜１６上に、例えばスパッタリング法により、上述した材料等よりなるソース・ドレイン電極１７となる導電膜（図示せず）を形成し、この導電膜によりコンタクトホールＨ１を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜１６上にソース・ドレイン電極１７が形成されると共に、ソース・ドレイン電極１７が接続孔Ｈ１を介して酸化物半導体膜１２の低抵抗領域１２Ｂに電気的に接続される（図７（Ｂ））。以上により、基板１１上に、トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成する。

（トランジスタ１０Ｔおよび保持容量素子１０Ｃのアニール工程）
トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成した後、アニール処理（第２の熱処理）を行う。本実施の形態では、層間絶縁膜１６から酸化物半導体膜１２への水分の浸入が基板１１により抑えられるので、この工程においてトランジスタ１０Ｔの電気特性を向上させることができる。以下、これについて説明する。

図８は、比較例に係る表示装置（表示装置１００）のトランジスタ１００Ｔおよび保持容量素子１００Ｃの断面構成を表したものである。このトランジスタ１００Ｔの基板１１１は、例えばガラスまたは樹脂材料からなる板状部材の表面に例えばシリコン酸化膜，シリコン窒化膜またはシリコン酸窒化膜からなる絶縁膜１１１Ａを有しており、この絶縁膜１１１Ａに酸化物半導体膜１２が接している。絶縁膜１１１Ａは、プラズマＣＶＤ法により形成されたものである。

このようなトランジスタ１００Ｔを酸素雰囲気中でアニールした後、測定した伝達特性を図９（Ａ）、図９（Ｂ）に表す。図９（Ａ）は２００℃、図９（Ｂ）は３００℃でそれぞれアニールしたものである。これはドレイン電圧１０Ｖで基板１１１の面内１２点の測定を行った結果であり、縦軸はドレイン電流（Ｉｄ）、横軸はゲート電圧（Ｖｇ）を表す。測定に用いたトランジスタ１００Ｔのチャネル長は４μｍ、チャネル幅は１０μｍであり、絶縁膜１１１ＡにはプラズマＣＶＤ法により形成した厚み３００ｎｍのシリコン酸化膜を使用した。

この結果より、２００℃のアニールでは面内のＴＦＴ特性が均一であるのに対し（図９（Ａ））、３００℃のアニールではばらつき（図９（Ｂ））、マイナス方向に変化する傾向があることがわかる。これは、プラズマＣＶＤ法により形成した絶縁膜１１１Ａは水分の透過率が高く、比較的高温の３００℃でアニールを行うことにより、層間絶縁膜１６中に含まれる水分が酸化物半導体膜１２の外側から絶縁膜１１１Ａを介して酸化物半導体膜１２に拡散することに起因するものと考えられる（図８）。酸化物半導体膜１２に拡散した水分は還元反応を引き起こして、ＴＦＴ特性を低下させる。特に、セルフアライン構造のトランジスタ１００Ｔには、有機絶縁材料からなる層間絶縁膜１６を用いることが好ましいが、有機絶縁材料は無機絶縁材料に比較してより多くの水分を含んでいる虞がある。

また、プラズマＣＶＤ法で使用する原料ガスには水素が含まれるため、これにより形成した絶縁膜１１１Ａは多量の水素を含有している。この水素が絶縁膜１１１Ａから酸化物半導体膜１２に拡散すると、水素がドナーとして働き、チャネル領域１２Ｃのキャリア濃度を増加させてＴＦＴ特性を低下させる虞もある。

これに対し、本実施の形態のトランジスタ１０Ｔでは透過率の低いガラス等の板状部材のみからなる基板１１に酸化物半導体膜１２が接している。即ち、基板１１はプラズマＣＶＤ法により形成された絶縁膜を有していない。これにより、層間絶縁膜１６の水分は基板１１で遮断され、酸化物半導体膜１２への水分の拡散を防ぐことができる（図１０）。

上記トランジスタ１００Ｔと同様の条件下で測定したトランジスタ１０Ｔの伝達特性を図１１（Ａ），図１１（Ｂ）に示す。図１１（Ａ）は２００℃、図１１（Ｂ）は３００℃でアニールした結果である。この結果より、トランジスタ１０Ｔでは３００℃のアニール工程においても面内のＴＦＴ特性が均一に維持されていることがわかる。

図９および図１１では２００℃、３００℃下でのアニール処理後の伝達特性を調べたが、このようなアニール工程の温度は、トランジスタ１０Ｔの信頼性に影響を与える。以下、これについて説明する。図１２は、トランジスタ１０Ｔ，１００Ｔのストレス試験の結果であり、縦軸は閾値電圧（Ｖｔｈ）の変化量、横軸はストレス時間を表している。酸素雰囲気中、２００℃または３００℃でトランジスタ１０Ｔ，１００Ｔをアニールした後、ストレス温度５０℃、バイアス電圧はゲート電圧１５Ｖで測定を行った。破線が２００℃でアニールした場合、実線が３００℃でアニールした場合をそれぞれ示している。この結果から、より高い温度（３００℃）でトランジスタ１０Ｔ，１００Ｔをアニールすることにより、Ｖｔｈの変化量が低減されることがわかる。従ってトランジスタ１０Ｔは、面内のＴＦＴ特性を均一に維持できると共に、より高い温度でのアニール処理により高い信頼性を得ることができる。また、基板１１に絶縁膜を成膜する必要がないため、製造工程を簡便化することができる。

（平坦化層１８を形成する工程）
トランジスタ１０Ｔおよび保持容量素子１０Ｃをアニール処理した後、層間絶縁膜１６およびソース・ドレイン電極１７を覆うように、上述した材料よりなる平坦化膜１８を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極層１７に対向する領域の一部に接続孔Ｈ２を形成する。

（有機ＥＬ素子２０を形成する工程）
続いて、この平坦化膜１８上に、有機ＥＬ素子２０を形成する。具体的には、平坦化膜１８上に、接続孔Ｈ２を埋め込むように、上述した材料よりなる第１電極２１を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極２１上に開口を有する画素分離膜２２を形成した後、有機層２３を例えば真空蒸着法により成膜する。続いて、有機層２３上に、上述した材料よりなる第２電極２４を例えばスパッタリング法により形成する。次いで、この第２電極２４上に保護層２５を例えばＣＶＤ法により成膜した後、この保護層２５上に、接着層２６を用いて封止用基板２７を貼り合わせる。以上により、図１に示した表示装置１を完成する。

この表示装置１では、例えばＲ，Ｇ，Ｂのいずれかに対応する各画素ＰＸＬＣに、各色の映像信号に応じた駆動電流が印加されると、第１電極２１および第２電極２４を通じて、有機層２３に電子および正孔が注入される。これらの電子および正孔は、有機層２３に含まれる有機ＥＬ層においてそれぞれ再結合され、発光を生じる。このようにして、表示装置１では、例えばＲ，Ｇ，Ｂのフルカラーの映像表示がなされる。また、この映像表示動作の際に保持容量素子１０Ｃの一端に、映像信号に対応する電位が印加されることにより、保持容量素子１０Ｃには、映像信号に対応する電荷が蓄積される。

ここでは、基板１１が板状部材のみにより構成されているので、層間絶縁膜１６から酸化物半導体膜１２への水分の拡散が抑えられる。

このように本実施の形態では、基板１１が層間絶縁膜１６から酸化物半導体膜１２への水分の拡散を抑えるので、トランジスタ１０Ｔの電気特性を向上させることができる。

また、より高い温度でトランジスタ１０Ｔをアニールしても、基板１１の面内のＴＦＴ特性が均一に維持される。従って、閾値電圧の変化量を低減してトランジスタ１０Ｔの信頼性を向上させることもできる。

以下、本実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。

＜変形例１＞
図１３は、上記第１の実施の形態の変形例１に係る表示装置（表示装置１Ａ）の断面構成を表したものである。この表示装置１Ａは、表示装置１の有機ＥＬ素子２０に代えて液晶表示素子３０を有するものである。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。

表示装置１Ａは、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化層１８を間にして液晶表示素子３０が設けられている。

液晶表示素子３０は、例えば、画素電極３１と対向電極３２との間に液晶層３３を封止したものであり、画素電極３１および対向電極３２の液晶層３３側の各面には、配向膜３４Ａ，３４Ｂが設けられている。画素電極３１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１７に電気的に接続されている。対向電極３２は、対向基板３５上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層３３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。

また、基板１１の下方には、バックライト３６が備えられており、基板１１のバックライト３６側および対向基板３５上には、偏光板３７Ａ，３７Ｂが貼り合わせられている。

バックライト３６は、液晶層３３へ向けて光を照射する光源であり、例えばＬＥＤ（Light Emitting Diode）やＣＣＦＬ（Cold Cathode Fluorescent Lamp ）等を複数含むものである。このバックライト３６は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。

偏光板３７Ａ，３７Ｂ（偏光子，検光子）は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト３６からの照明光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。

この表示装置１Ａでは、上記実施の形態の表示装置１と同様に、層間絶縁膜１６から酸化物半導体膜１２への水分の浸入が基板１１により抑えられる。これにより、本変形例においても、トランジスタ１０Ｔの電気特性を向上させることができる。

＜変形例２＞
図１４は、上記第１の実施の形態の変形例２に係る表示装置（表示装置１Ｂ）の断面構成を表したものである。この表示装置１Ｂは所謂電子ペーパーであり、表示装置１の有機ＥＬ素子２０に代えて電気泳動型表示素子４０を有している。この点を除き、表示装置１Ｂは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。

表示装置１Ｂは、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化層１８を間にして電気泳動型表示素子４０が設けられている。

電気泳動型表示素子４０は、例えば、画素電極４１と共通電極４２との間に電気泳動型表示体よりなる表示層４３を封止したものである。画素電極４１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１７に電気的に接続されている。共通電極４２は、対向基板４４上に複数の画素に共通の電極として設けられている。

この表示装置１Ｂでは、上記実施の形態の表示装置１と同様に、層間絶縁膜１６から酸化物半導体膜１２への水分の浸入が基板１１により抑えられる。これにより、本変形例においても、トランジスタ１０Ｔの電気特性を向上させることができる。

＜第２の実施の形態＞
図１５は、本技術の第２の実施の形態に係る表示装置（表示装置２）の断面構成を表したものである。この表示装置２では、基板（基板７１）がその表面に拡散防止膜７１Ａを有している。この点を除き、表示装置２は上記第１の実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。

表示装置２のトランジスタ（トランジスタ７０Ｔ）は、基板７１上に酸化物半導体膜１２、ゲート絶縁膜１３Ｔ、ゲート電極１４Ｔをこの順に有するトップゲート型のＴＦＴであり、酸化物半導体膜１２が基板７１の拡散防止膜７１Ａに接している。基板７１は、板状部材７１Ｂの表面に拡散防止膜７１Ａを有するものである。拡散防止膜７１Ａは、アニール工程において層間絶縁膜１６から酸化物半導体膜１２への水分の透過を防ぐためのものであり、水分透過率の低い膜により構成されている。板状部材７１Ｂは、例えば、石英，ガラス，シリコンまたは樹脂フィルムなどにより構成されている。上記第１の実施の形態で説明したようにスパッタ法により、基板７１を加熱することなく酸化物半導体膜１２を成膜可能なため、板状部材７１Ｂに安価な樹脂材料を用いることができる。この樹脂材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。板状部材７１Ｂを、目的に応じてステンレス鋼（ＳＵＳ）等の金属基板により構成するようにしてもよい。ここでは、板状部材７１Ｂに例えばガラスよりも水分透過率の高い樹脂材料を用いることができる。

拡散防止膜７１Ａは、例えばスパッタリング法またはイオンビームスパッタ法等により形成したシリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜等の無機絶縁膜により構成されている。トランジスタ７０Ｔおよびトランジスタ７０Ｔと酸化物半導体膜１２を共有する保持容量素子７０Ｃの上層には平坦化層１８を間にして有機ＥＬ素子２０が設けられている。有機ＥＬ素子２０に代えて、液晶表示素子３０（図１３）または電気泳動型表示素子４０（図１４）を設けるようにしてもよい。

このような表示装置２は、まず、板状部材７１Ｂを用意し（図１６（Ａ））、この板状部材７１Ｂの表面に、スパッタリング法またはイオンビームスパッタ法等の物理薄膜形成法により拡散防止膜７１Ａを形成する（図１６（Ｂ））。スパッタリング法またはイオンビームスパッタ法を用いることにより、プラズマＣＶＤ法を用いた場合よりも拡散防止膜７１Ａに含有される水素の量を抑え、水分に加えて酸化物半導体膜１２への水素の拡散をも防ぐことができる。拡散防止膜７１Ａを形成した後、この拡散防止膜７１Ａ上に、トランジスタ１０Ｔと同様にして酸化物半導体膜１２を形成する（図１６（Ｃ））。以降、上記第１の実施の形態と同様にしてゲート絶縁膜１３Ｔ、ゲート電極１４Ｔ、高抵抗膜１５、層間絶縁膜１６およびソース・ドレイン電極１７を設けトランジスタ７０Ｔを形成する。また、このトランジスタ７０Ｔと共に保持容量素子７０Ｃを形成した後、有機ＥＬ素子２０を形成して表示装置２を完成させる。

この表示装置２では、板状部材７１Ｂが樹脂材料など比較的水分透過率の高い材料により構成されている場合にも、拡散防止膜７１Ａにより層間絶縁膜１６から酸化物半導体膜１２への水分の拡散を防ぐことができる。これにより、本実施の形態においても、トランジスタ７０Ｔの電気特性および信頼性を向上させることができる。

（適用例）
以下、上記のような表示装置（表示装置１，１Ａ，１Ｂ，２）の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

（モジュール）
上記表示装置は、例えば図１７に示したようなモジュールとして、後述の適用例１〜７
などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２７または対向基板３５，４４から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。

（適用例１）
図１８（Ａ）および図１８（Ｂ）はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。

（適用例２）
図１９は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。

（適用例３）
図２０は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。

（適用例４）
図２１は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。

（適用例５）
図２２は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。

（適用例６）
図２３は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。

（適用例７）
図２４は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれら実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、高抵抗膜１５を設けた構造を例に挙げて説明したが、この高抵抗膜１５は、低抵抗領域１２Ｂを形成したのちに除去することも可能である。ただし、上述のように、高抵抗膜１５を設けた場合の方が、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気特性を安定的に保持することができるため望ましい。

また、上記実施の形態等では、基板１１（または基板７１）上に酸化物半導体膜１２、ゲート絶縁膜１３Ｔおよびゲート電極１４Ｔをこの順に有するトップゲート型のトランジスタ１０Ｔ（またはトランジスタ７０Ｔ）について説明したが、本技術は、基板１１上にゲート電極１４Ｔ、ゲート絶縁膜１３Ｔおよび酸化物半導体膜１２をこの順に有するボトムゲート型のトランジスタにも適用可能である。ただし、本技術は、基板１１により近い位置に酸化物半導体膜１２が配置された場合、即ちトップゲート型のトランジスタ１０Ｔにおいて、より効果的に水分の浸入を防止することができる。

更に、上記実施の形態等では、製造過程でのアニール工程により層間絶縁膜１６から酸化物半導体膜１２への水分拡散が生じる場合について説明したが、使用時についても同様に基板１１は水分の透過を防ぐことができる。

加えて、上記実施の形態等では、低抵抗領域１２Ｂが、酸化物半導体膜１２のチャネル領域１２Ｃ以外の領域の表面（上面）から厚み方向の一部に設けられている場合について説明したが、低抵抗領域１２Ｂは、酸化物半導体膜１２の表面（上面）から厚み方向の全部に設けることも可能である。

また、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。

更にまた、上記実施の形態等では、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０，トランジスタ１０Ｔおよび保持容量素子１０Ｃの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。

加えてまた、本技術は、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０のほか、無機エレクトロルミネッセンス素子などの他の表示素子を用いた表示装置にも適用可能である。

更にまた、例えば、上記実施の形態において表示装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。

なお、本技術は以下のような構成を取ることも可能である。
（１）基板上にチャネル領域を有する酸化物半導体膜と前記チャネル領域に対向するゲート電極とを形成する工程と、前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程とを含み、前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制するトランジスタの製造方法。
（２）前記基板はガラスからなる前記（１）記載のトランジスタの製造方法。
（３）前記絶縁膜に有機絶縁材料を含む前記（１）または（２）記載のトランジスタの製造方法。
（４）前記基板に接して前記酸化物半導体膜を形成する前記（１）乃至（３）のうちいずれか１つに記載のトランジスタの製造方法。
（５）前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成し、前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する前記（１）乃至（４）のうちいずれか１つに記載のトランジスタの製造方法。
（６）前記低抵抗領域にソース・ドレイン電極を電気的に接続する前記（５）記載のトランジスタの製造方法。
（７）前記ソース・ドレイン電極を形成した後、第２の熱処理を行う前記（６）記載のトランジスタの製造方法。
（８）前記第２の熱処理を２００℃以上で行う前記（７）記載のトランジスタの製造方法。
（９）前記第２の熱処理を３００℃以上で行う前記（７）または（８）記載のトランジスタの製造方法。
（１０）前記基板は、その表面に水分の拡散防止膜を有する前記（１）記載のトランジスタの製造方法。
（１１）前記拡散防止膜に接して前記酸化物半導体膜を形成する前記（１０）記載のトランジスタの製造方法。
（１２）前記拡散防止膜をスパッタリング法またはイオンビームスパッタ法により成膜する前記（１０）または（１１）記載のトランジスタの製造方法。
（１３）前記基板を樹脂材料からなる板状部材に前記拡散防止膜を成膜することにより形成する前記（１０）乃至（１２）のうちいずれか１つに記載のトランジスタの製造方法。（１４）前記拡散防止膜は、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜のうちのいずれか１つを含む前記（１０）乃至（１３）のうちいずれか１つに記載のトランジスタの製造方法。
（１５）基板上のチャネル領域を有する酸化物半導体膜および前記チャネル領域に対向するゲート電極と、前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜とを備え、前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制するトランジスタ。
（１６）表示素子および前記表示素子を駆動するトランジスタを備え、前記トランジスタは、基板上のチャネル領域を有する酸化物半導体膜および前記チャネル領域に対向するゲート電極と、前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜とを備え、前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する表示装置。
（１７）前記トランジスタの酸化物半導体膜を共有した保持容量素子を有する前記（１
６）記載の表示装置。
（１８）前記酸化物半導体膜は、前記チャネル領域に隣接する一対の低抵抗領域を有する前記（１６）または（１７）記載の表示装置。
（１９）表示素子および前記表示素子を駆動するトランジスタを有する表示装置を備え、前記トランジスタは、基板上のチャネル領域を有する酸化物半導体膜および前記チャネル領域に対向するゲート電極と、前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜とを備え、前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する電子機器。

１，１Ａ，１Ｂ，２・・・表示装置、１０Ｔ，７０Ｔ・・・トランジスタ、１０Ｃ，７０Ｃ・・・保持容量素子、１１，７１・・・基板、１２・・・酸化物半導体膜、１２Ｔ・・・チャネル領域、１２Ｃ・・・低抵抗領域、１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・ゲート電極、１５・・・高抵抗膜、１５Ａ・・・金属膜、１６・・・層間絶縁膜、１７・・・ソース・ドレイン電極、１８・・・平坦化膜、２０・・・有機ＥＬ素子、２１・・・第１電極、２２・・・画素分離膜、２３・・・有機層、２４・・・第２電極、２５・・・保護層、２６・・・接着層、２７・・・封止用基板、Ｈ１，Ｈ２・・・接続孔、５０・・・表示領域、５１・・・水平セレクタ、５２・・・ライトスキャナ、５３・・・電源スキャナ、ＤＳＬ・・・走査線、ＤＴＬ・・・信号線、５０Ａ・・・画素回路、３０・・・液晶表示素子、３１，４１・・・画素電極、３２・・・対向電極、３３・・・液晶層、３４Ａ，３４Ｂ・・・配向膜、３５，４４・・・対向基板、３６・・・バックライト、３７Ａ，３７Ｂ・・・偏光板、４０・・・電気泳動型表示素子、４２・・・共通電極、４３・・・表示層。

Claims

ガラスの板状部材からなる基板上に、前記ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、
前記チャネル領域に対向するゲート電極を形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
トランジスタの製造方法。
基板上にチャネル領域を有する酸化物半導体膜と前記チャネル領域に対向するゲート電極とを形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記基板は、その表面全面に水分の拡散防止膜を有し、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
トランジスタの製造方法。
前記拡散防止膜は、無機絶縁膜により構成されている
請求項２記載のトランジスタの製造方法。
前記拡散防止膜に接して前記酸化物半導体膜を形成する
請求項２または３記載のトランジスタの製造方法。
前記拡散防止膜をスパッタリング法またはイオンビームスパッタ法により成膜する
請求項２乃至４のうちいずれか１つ記載のトランジスタの製造方法。
前記基板を樹脂材料からなる板状部材に前記拡散防止膜を成膜することにより形成する
請求項２乃至５のうちいずれか１つ記載のトランジスタの製造方法。
前記拡散防止膜は、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜のうちのいずれか１つを含む
請求項２乃至６のうちいずれか１つ記載のトランジスタの製造方法。
前記絶縁膜に有機絶縁材料を含む
請求項１乃至７のうちいずれか１つ記載のトランジスタの製造方法。
表示素子および前記表示素子を駆動するトランジスタを形成し、
前記トランジスタを形成する工程は、
ガラスの板状部材からなる基板上に、前記ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、
前記チャネル領域に対向するゲート電極を形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
表示装置の製造方法。
表示素子および前記表示素子を駆動するトランジスタを形成し、
前記トランジスタを形成する工程は、
基板上にチャネル領域を有する酸化物半導体膜と前記チャネル領域に対向するゲート電極とを形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記基板は、その表面全面に水分の拡散防止膜を有し、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
表示装置の製造方法。
前記トランジスタの酸化物半導体膜を共有した保持容量素子を形成する
請求項９または１０記載の表示装置の製造方法。
前記酸化物半導体膜に、前記チャネル領域に隣接する一対の低抵抗領域を形成する
請求項９乃至１１のうちいずれか１つ記載の表示装置の製造方法。
表示素子および前記表示素子を駆動するトランジスタを有する表示装置を形成し、
前記トランジスタを形成する工程は、
ガラスの板状部材からなる基板上に、前記ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、
前記チャネル領域に対向するゲート電極を形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
電子機器の製造方法。
表示素子および前記表示素子を駆動するトランジスタを有する表示装置を形成し、
前記トランジスタを形成する工程は、
基板上にチャネル領域を有する酸化物半導体膜と前記チャネル領域に対向するゲート電極とを形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含み、
前記基板は、その表面全面に水分の拡散防止膜を有し、
前記絶縁膜から前記酸化物半導体膜への水分の浸入を前記基板により抑制する
電子機器の製造方法。
表示素子および前記表示素子を駆動するトランジスタを形成し、
前記トランジスタを形成する工程は、
ガラスの板状部材からなる基板上に、前記ガラスの板状部材に接してチャネル領域を有する酸化物半導体膜を形成する工程と、
前記チャネル領域に対向するゲート電極を形成する工程と、
前記酸化物半導体膜のチャネル領域以外に接する金属膜を形成する工程と、
前記金属膜に第１の熱処理を施して高抵抗膜を形成すると共に、前記酸化物半導体膜に低抵抗領域を形成する工程と、
前記ゲート電極および前記酸化物半導体膜を覆う絶縁膜を形成する工程と、
前記低抵抗領域にソース・ドレイン電極を電気的に接続する工程と、
前記ソース・ドレイン電極を形成した後、３００℃以上で第２の熱処理を行う工程とを含む
表示装置の製造方法。