JP6019331B2 - トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 - Google Patents
トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6019331B2 JP6019331B2 JP2012047586A JP2012047586A JP6019331B2 JP 6019331 B2 JP6019331 B2 JP 6019331B2 JP 2012047586 A JP2012047586 A JP 2012047586A JP 2012047586 A JP2012047586 A JP 2012047586A JP 6019331 B2 JP6019331 B2 JP 6019331B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- oxide
- gate electrode
- etching protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本技術は、酸化物半導体を用いたトランジスタ、このトランジスタを備えた半導体装置およびその製造方法、並びに表示装置および電子機器に関する。
アクティブ駆動方式の液晶表示装置や有機ＥＬ（Electroluminescence）表示装置は、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）を駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を保持容量に保持させている。しかし、ＴＦＴのゲート電極とソース・ドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の劣化を引き起こす場合がある。
特に、有機ＥＬ表示装置では、寄生容量が大きい場合には保持容量も大きくする必要があり、画素のレイアウトに応じて配線等の占める割合が大きくなる。その結果、配線間のショート等の確率が増加し、製造歩留まりが低下してしまう。
そこで、酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体をチャネルに用いたＴＦＴでは、ゲート電極とソース・ドレイン電極との交差領域に形成される寄生容量を低減する方法が提案されている（例えば、特許文献１〜３、非特許文献１，２）。
特許文献１〜３および非特許文献１には、酸化物半導体膜のチャネル領域上に、ゲート電極およびゲート絶縁膜を平面視で同位置に設けた後、酸化物半導体膜のゲート電極およびゲート絶縁膜から露出された領域を低抵抗化してソース・ドレイン領域を形成する方法、所謂セルフアライン（自己整合）で形成されたトップゲート型ＴＦＴが記載されている。一方、非特許文献２はセルフアライン構造のボトムゲート型ＴＦＴを開示したものであり、このＴＦＴはゲート電極をマスクとした裏面露光により酸化物半導体膜にソース・ドレイン領域が形成されている。
J.Park、外１１名，"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors"，Applied Physics Letters，American Institute of Physics，２００８年，第９３巻，０５３５０１
R.Hayashi、外６名，"Improved Amorphous In-Ga-Zn-O TFTs"，ＳＩＤ ０８ ＤＩＧＥＳＴ，２００８年，４２．１，ｐ．６２１−６２４
上記のような酸化物半導体を用いたトランジスタでは、製造工程での酸化物半導体膜の損傷を防いで電気特性を向上させることが望まれている。
本技術はかかる問題点に鑑みてなされたもので、その第１の目的は、酸化物半導体膜を保護して電気特性を向上させたトランジスタ、半導体装置、表示装置および電子機器を提供することにある。第２の目的は、酸化物半導体膜を保護することにより電気特性を向上させることが可能な半導体装置の製造方法を提供することにある。
本技術によるトランジスタは、ゲート電極と、ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が酸化物半導体膜に接するエッチング保護膜と、ゲート電極およびエッチング保護膜を覆うと共にゲート電極とエッチング保護膜との間で酸化物半導体膜に接する酸化膜と、酸化膜の貫通孔を介してエッチング保護膜に電気的に接続されたソース・ドレイン電極とを備えたものである。
本技術による半導体装置は、トランジスタおよび保持容量素子を備え、トランジスタは、ゲート電極と、ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が酸化物半導体膜に接するエッチング保護膜と、ゲート電極およびエッチング保護膜を覆うと共にゲート電極とエッチング保護膜との間で酸化物半導体膜に接する酸化膜と、酸化膜の貫通孔を介してエッチング保護膜に電気的に接続されたソース・ドレイン電極とを有し、保持容量素子の一方の電極は、エッチング保護膜の一部により構成され、保持容量素子の他方の電極は、ゲート電極と同一材料により構成されているものである。
本技術による表示装置は、表示素子、表示素子を駆動するトランジスタおよび保持容量素子を備え、トランジスタは、ゲート電極と、ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が酸化物半導体膜に接するエッチング保護膜と、ゲート電極およびエッチング保護膜を覆うと共にゲート電極とエッチング保護膜との間で酸化物半導体膜に接する酸化膜と、酸化膜の貫通孔を介してエッチング保護膜に電気的に接続されたソース・ドレイン電極とを有し、保持容量素子の一方の電極は、エッチング保護膜の一部により構成され、保持容量素子の他方の電極は、ゲート電極と同一材料により構成されているものである。
本技術による電子機器は、上記表示装置を備えたものである。
本技術のトランジスタ、半導体装置、表示装置または電子機器では、ソース・ドレイン電極と酸化物半導体膜とは、エッチング保護膜を介して電気的に接続されている。酸化膜に貫通孔を設ける際には、このエッチング保護膜により酸化物半導体膜が保護される。
本技術による半導体装置の製造方法は、トランジスタを形成する工程を含み、トランジスタを形成する工程は、チャネル領域を有する酸化物半導体膜を形成する工程と、酸化物半導体膜に接するエッチング保護膜を形成する工程と、酸化物半導体膜のチャネル領域に対向してゲート電極を形成する工程と、ゲート電極およびエッチング保護膜を覆うと共にゲート電極とエッチング保護膜との間で酸化物半導体膜に接する酸化膜を形成する工程と、酸化膜に貫通孔を設け、貫通孔を介してソース・ドレイン電極をエッチング保護膜に電気的に接続する工程とを含むものである。
本技術の半導体装置の製造方法では、エッチング保護膜により、製造工程、特に酸化膜に貫通孔を設ける際に酸化物半導体膜が保護される。
本技術のトランジスタ、半導体装置およびその製造方法、並びに表示装置および電子機器によれば、酸化物半導体膜と酸化膜との間にエッチング保護膜を設けるようにしたので、製造工程での酸化物半導体膜の損傷を防ぐことができる。よって、電気特性を向上させることが可能となる。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（酸化物半導体膜と酸化膜との間にチャネル保護膜を有する例：有機ＥＬ表示装置）
２．変形例１（酸化物半導体膜の側面とチャネル保護膜の側面とが揃っている例）
３．変形例２（酸化物半導体膜と保持容量素子の一方の電極とを接続する配線を有する例）
４．第２の実施の形態（液晶表示装置）
５．第３の実施の形態（電子ペーパー）
６．適用例
１．第１の実施の形態（酸化物半導体膜と酸化膜との間にチャネル保護膜を有する例：有機ＥＬ表示装置）
２．変形例１（酸化物半導体膜の側面とチャネル保護膜の側面とが揃っている例）
３．変形例２（酸化物半導体膜と保持容量素子の一方の電極とを接続する配線を有する例）
４．第２の実施の形態（液晶表示装置）
５．第３の実施の形態（電子ペーパー）
６．適用例
＜第１の実施の形態＞
図１は本技術の第１の実施の形態に係る表示装置（表示装置１）の断面構成を表したも
のである。この表示装置１はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、基板１１上にトランジスタ１０Ｔおよびトランジスタ１０Ｔにより駆動される有機ＥＬ素子２０をそれぞれ複数有している。図１には、一のトランジスタ１０Ｔおよび有機ＥＬ素子２０に対応する領域（サブピクセル）を示す。
図１は本技術の第１の実施の形態に係る表示装置（表示装置１）の断面構成を表したも
のである。この表示装置１はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、基板１１上にトランジスタ１０Ｔおよびトランジスタ１０Ｔにより駆動される有機ＥＬ素子２０をそれぞれ複数有している。図１には、一のトランジスタ１０Ｔおよび有機ＥＬ素子２０に対応する領域（サブピクセル）を示す。
トランジスタ１０Ｔは、基板１１上に酸化物半導体膜１２，ゲート絶縁膜１３Ｔおよびゲート電極１４Ｔをこの順に有するスタガ構造（トップゲート型）のＴＦＴである。酸化物半導体膜１２上にはゲート絶縁膜１３Ｔと共にエッチング保護膜１５Ａ，１５Ｂが設けられている。このエッチング保護膜１５Ａ，１５Ｂおよびゲート電極１４Ｔは酸化膜１６に覆われ、酸化膜１６上には層間絶縁膜１７が設けられている。一対のソース・ドレイン電極１８（一方は図示せず）は、層間絶縁膜１７および酸化膜１６の接続孔Ｈ１（一方は図示せず）を介して酸化物半導体膜１２に電気的に接続されている。
表示装置１（半導体装置）は、一対のエッチング保護膜１５Ａ，１５Ｂのうち一方のエッチング保護膜（エッチング保護膜１５Ｂ）をトランジスタ１０Ｔと共有する保持容量素子１０Ｃを有している。これらトランジスタ１０Ｔおよび保持容量素子１０Ｃ上に平坦化膜１９を間にして有機ＥＬ素子２０が設けられている。
（トランジスタ１０Ｔ）
基板１１は、例えば、石英，ガラス，シリコンまたは樹脂（プラスチック）フィルムなどの板材により構成されている。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１２を成膜するため、安価な樹脂フィルムを用いることができる。樹脂材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。この他にも、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板を用いるようにしてもよい。
基板１１は、例えば、石英，ガラス，シリコンまたは樹脂（プラスチック）フィルムなどの板材により構成されている。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１２を成膜するため、安価な樹脂フィルムを用いることができる。樹脂材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。この他にも、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板を用いるようにしてもよい。
酸化物半導体膜１２は、基板１１上の選択的な領域に設けられ、トランジスタ１０Ｔの活性層としての機能を有するものである。酸化物半導体膜１２は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）およびスズ（Ｓｎ）のうちの少なくとも１種の元素の酸化物を主成分として含むものである。具体的には、非晶質のものとして、酸化インジウムスズ亜鉛（ＩＴＺＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ）等、結晶性のものとして酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）または酸化インジウム（ＩｎＯ）等がそれぞれ挙げられる。非晶質あるいは結晶性の酸化物半導体材料のどちらを用いてもよいが、容易にエッチング保護膜１５Ａ，１５Ｂとのエッチング選択性を確保することができるため、酸化インジウムスズ亜鉛または結晶性の酸化物半導体材料を用いることが好ましい。酸化物半導体膜１２の厚み（積層方向の厚み、以下単に厚みという。）は、例えば５０ｎｍ程度である。
この酸化物半導体膜１２は上層のゲート電極１４Ｔに対向してチャネル領域１２Ｔを有すると共に、チャネル領域１２Ｔの両側に隣接して、チャネル領域１２Ｔよりも電気抵抗率の低い低抵抗領域１２Ｂ（ソース・ドレイン領域）を一対有している。低抵抗領域１２Ｂは酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられたものであり、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されている。トランジスタ１０Ｔでは、この低抵抗領域１２Ｂによりセルフアライン（自己整合）構造が実現される。また、低抵抗領域１２Ｂはトランジスタ１０Ｔの特性を安定化させる役割をも有するものである。低抵抗領域１２Ｂよりも外側の酸化物半導体膜１２に接してエッチング保護膜１５Ａ，１５Ｂが設けられている。
ゲート電極１４Ｔはゲート絶縁膜１３Ｔを間にしてチャネル領域１２Ｔ上に設けられて
いる。ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔは平面視で互いに同一形状を有してい
る。ゲート絶縁膜１３Ｔは例えば厚みが３００ｎｍ程度であり、シリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン窒化酸化膜（ＳｉＯＮ）または酸化アルミニウム膜（ＡｌＯ）などのうちの１種よりなる単層膜あるいはそれらのうちの２種以上よりなる積層膜により構成されている。ゲート絶縁膜１３Ｔには酸化物半導体膜１２を還元させにくい材料、例えば、シリコン酸化膜あるいは酸化アルミニウム膜を用いることが好ましい。
いる。ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔは平面視で互いに同一形状を有してい
る。ゲート絶縁膜１３Ｔは例えば厚みが３００ｎｍ程度であり、シリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン窒化酸化膜（ＳｉＯＮ）または酸化アルミニウム膜（ＡｌＯ）などのうちの１種よりなる単層膜あるいはそれらのうちの２種以上よりなる積層膜により構成されている。ゲート絶縁膜１３Ｔには酸化物半導体膜１２を還元させにくい材料、例えば、シリコン酸化膜あるいは酸化アルミニウム膜を用いることが好ましい。
ゲート電極１４Ｔは、トランジスタ１０Ｔに印加されるゲート電圧（Ｖｇ）によって酸
化物半導膜１２（チャネル領域１２Ｔ）中のキャリア密度を制御すると共に、電位を供給
す配線としての機能を有するものである。このゲート電極１４Ｔは、例えばモリブデン（Ｍｏ），窒化モリブデニウム（ＭｏＮ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくはこれらの合金により構成されている。複数の単体または合金を用いた積層構造であってもよい。ゲート電極１４Ｔは低抵抗な金属、例えば、アルミニウム，ネオジウムを含有するアルミニウム合金（Ａｌ−Ｎｄ）または銅等により構成することが好ましい。このような低抵抗な金属からなる層（低抵抗層１４ＴＡ）に、例えばチタン，窒化チタン，モリブデンまたは窒化モリブデニウムからなる層（バリア層１４ＴＢ）を積層させるようにしてもよい（図２（Ａ））。２つのバリア層（バリア層１４ＴＢ，１４ＴＣ）の間に低抵抗層１４ＴＡを挟むようにしてもよい（図２（Ｂ））。バリア層１４ＴＢ，１４ＴＣは、エッチングで使用される希フッ酸等の薬液に対する耐性が高いため、例えば、接続孔Ｈ１の形成時にこれを用いたウェッエッチングを行うことが可能となる。また、ゲート電極１４ＴはＩＴＯ等の透明導電膜により構成することも可能である。ゲート電極１４Ｔの厚みは、例えば１０ｎｍ〜５００ｎｍである。
化物半導膜１２（チャネル領域１２Ｔ）中のキャリア密度を制御すると共に、電位を供給
す配線としての機能を有するものである。このゲート電極１４Ｔは、例えばモリブデン（Ｍｏ），窒化モリブデニウム（ＭｏＮ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくはこれらの合金により構成されている。複数の単体または合金を用いた積層構造であってもよい。ゲート電極１４Ｔは低抵抗な金属、例えば、アルミニウム，ネオジウムを含有するアルミニウム合金（Ａｌ−Ｎｄ）または銅等により構成することが好ましい。このような低抵抗な金属からなる層（低抵抗層１４ＴＡ）に、例えばチタン，窒化チタン，モリブデンまたは窒化モリブデニウムからなる層（バリア層１４ＴＢ）を積層させるようにしてもよい（図２（Ａ））。２つのバリア層（バリア層１４ＴＢ，１４ＴＣ）の間に低抵抗層１４ＴＡを挟むようにしてもよい（図２（Ｂ））。バリア層１４ＴＢ，１４ＴＣは、エッチングで使用される希フッ酸等の薬液に対する耐性が高いため、例えば、接続孔Ｈ１の形成時にこれを用いたウェッエッチングを行うことが可能となる。また、ゲート電極１４ＴはＩＴＯ等の透明導電膜により構成することも可能である。ゲート電極１４Ｔの厚みは、例えば１０ｎｍ〜５００ｎｍである。
エッチング保護膜１５Ａは、層間絶縁膜１７および酸化膜１６に接続孔Ｈ１を形成する際のエッチングから酸化物半導体膜１２を保護するためのものである。エッチング保護膜１５Ｂは、ゲート絶縁膜１３Ｔを間にしてエッチング保護膜１５Ａに対向すると共に、酸化物半導体膜１２の外側に拡幅して保持容量素子１０Ｃの一方の電極（下部電極）を構成している。このエッチング保護膜１５Ｂもエッチング保護膜１５Ａと同様に、ソース・ドレイン電極１８と対をなすソース・ドレイン電極（図示せず）を酸化物半導体膜１２に接続するための貫通孔（図示せず）を形成する際のエッチングから酸化物半導体膜１２を保護するためのものである。即ち、この一対のエッチング保護膜１５Ａ，１５Ｂにより製造工程での酸化物半導体膜１２の損傷を防いで、トランジスタ１０Ｔの電気特性を向上させることが可能となる。なお、エッチング保護膜１５Ａ，１５Ｂは少なくとも一部が酸化物半導体膜１２に接していればよい。
エッチング保護膜１５Ａ，１５Ｂは、酸化物半導体膜１２の低抵抗領域１２Ｂとソース・ドレイン電極１８（一方は図示せず）とを電気的に接続するものでもあり、これらの互いの対向面の位置は、低抵抗領域１２Ｂの端部（エッチング保護膜１５Ａ，１５Ｂ側の端部）の位置と平面視で一致している。このようなエッチング保護膜１５Ａ，１５Ｂは例えば酸化物半導体膜１２と異なるエッチング選択性を有する金属材料、具体的にはＩＴＯ，モリブデン膜またはネオジウムを含むアルミニウム膜等により構成されている。エッチング保護膜１５Ａ，１５Ｂには低抵抗化した半導体材料、例えばドーパントとしてリン，ボロンまたはヒ素を含むシリコンまたはゲルマニウム等も用いることができる。エッチング保護膜１５Ａ，１５Ｂの厚みは、例えば１００ｎｍ程度である。
図３に示したように、エッチング保護膜１５Ａも酸化物半導体膜１２の外側に拡幅させ、この酸化物半導体膜１２の外側に対向する位置に接続孔（接続孔Ｈ３）を設けるようにしてもよい。接続孔Ｈ１，Ｈ３のどちらを設けるようにしてもよいが、エッチング保護膜１５Ａの形成面積を小さくし、酸化物半導体膜１２に対向する位置の接続孔Ｈ１を設けることが好ましい。これによりトランジスタ１０Ｔを縮小化することができる。
エッチング保護膜１５Ａ，１５Ｂ上の酸化膜１６は、ゲート電極１４Ｔとエッチング保護膜１５Ａ，１５Ｂそれぞれとの間で酸化物半導体膜１２に接している。この酸化膜１６は保持容量素子１０Ｃも覆っている。酸化膜１６は後述する製造工程において、酸化物半導膜１２の低抵抗領域１２Ｂに拡散される金属の供給源となる金属膜が酸化されて残存したものである。酸化膜１６は、例えば、厚みが２０ｎｍ以下程度であり、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。これらを複数積層させるようにしてもよい。このような酸化膜１６は上記のようなプロセス上の役割の他、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気特性を変化させる酸素や水分の影響を低減する機能、即ちバリア機能をも有している。従って、酸化膜１６を設けることにより、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気的特性を安定化させ、層間絶縁膜１７の効果をより高めることが可能となる。
バリア機能を高めるため、図４に示したように、酸化膜１６に例えば、厚み３０ｎｍ〜５０ｎｍ程度の酸化アルミニウムまたは窒化シリコンからなる保護膜１６Ｐを積層させるようにしてもよい。これにより、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気特性がより安定する。保護膜１６Ｐを設けた場合、接続孔Ｈ１は保護膜１６Ｐを貫通する。
層間絶縁膜１７は酸化膜１６上に設けられ、酸化膜１６と同様にトランジスタ１０Ｔの外側に延在して保持容量素子１０Ｃを覆っている。この層間絶縁膜１７は例えば、アクリル樹脂，ポリイミドまたはシロキサン等の有機材料あるいはシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜または酸化アルミニウム等の無機材料により構成されている。このような有機材料と無機材料とを積層させるようにしてもよい。有機材料を含有する層間絶縁膜１７は、容易にその厚みを例えば２μｍ程度に厚膜化することが可能となる。このように厚膜化された層間絶縁膜１７は、ゲート電極１４Ｔの加工後に形成される段差を十分に被覆して絶縁性を確保することができる。
ソース・ドレイン電極１８は、層間絶縁膜１７上にパターン化して設けられ、層間絶縁膜１７および酸化膜１６を貫通する接続孔Ｈ１（貫通孔）を介してエッチング保護膜１５Ａ，１５Ｂに接続されている。ソース・ドレイン電極１８は、ゲート電極１４Ｔの直上を回避して設けられていること望ましい。ゲート電極１４Ｔとソース・ドレイン電極１８との交差領域に寄生容量が形成されることを防ぐためである。このソース・ドレイン電極１８は、例えば厚みが５００ｎｍ程度であり、上記ゲート電極１４Ｔで挙げた金属または透明導電膜と同様の材料により構成されている。ソース・ドレイン電極１８も、アルミニウムまたは銅等の低抵抗金属材料により構成されていることが好ましく、また、低抵抗層とバリア層との積層膜であることがより好ましい。ソース・ドレイン電極１８をこのような積層膜により構成することで、配線遅延の少ない駆動が可能になるためである。
（保持容量素子１０Ｃ）
保持容量素子１０Ｃはトランジスタ１０Ｔと共に基板１１上に設けられ、例えば、後述の画素回路５０Ａにおいて電荷を保持する容量素子である。この保持容量素子１０Ｃは、基板１１側からトランジスタ１０Ｔと共有のエッチング保護膜１５Ｂ，容量絶縁膜１３Ｃおよび上部電極１４Ｃをこの順に有している。即ち、保持容量素子１０Ｃの下部電極（一方の電極）はエッチング保護膜１５Ｂの一部（電極領域１５Ｃ）により構成されている。詳細は後述するが、これにより、容量値の印加電圧依存性をなくし、ゲート電圧の大きさに関わらず十分な容量を確保して表示特性を維持することができる。
保持容量素子１０Ｃはトランジスタ１０Ｔと共に基板１１上に設けられ、例えば、後述の画素回路５０Ａにおいて電荷を保持する容量素子である。この保持容量素子１０Ｃは、基板１１側からトランジスタ１０Ｔと共有のエッチング保護膜１５Ｂ，容量絶縁膜１３Ｃおよび上部電極１４Ｃをこの順に有している。即ち、保持容量素子１０Ｃの下部電極（一方の電極）はエッチング保護膜１５Ｂの一部（電極領域１５Ｃ）により構成されている。詳細は後述するが、これにより、容量値の印加電圧依存性をなくし、ゲート電圧の大きさに関わらず十分な容量を確保して表示特性を維持することができる。
容量絶縁膜１３Ｃは、例えばゲート絶縁膜１３Ｔと同一工程により形成されたものであり、ゲート絶縁膜１３Ｔと同一材料により構成され、同一膜厚を有している。容量絶縁膜１３Ｃを無機絶縁材料により構成することにより大きな容量の保持容量素子１０Ｃを得ることができる。また、上部電極１４Ｃも、例えば、ゲート電極１４Ｔと同一工程により構成されたものであり、ゲート電極１４Ｔと同一材料により構成され、同一膜厚を有している。積層構造を有するようにしてもよい（図２）。容量絶縁膜１３Ｃとゲート絶縁膜１３Ｔ、上部電極１４Ｃとゲート電極１４Ｔをそれぞれ互いに別工程で形成するようにしてもよく、これらを互いに異なる材料、異なる膜厚で形成するようにしてもよい。
（有機ＥＬ素子２０）
有機ＥＬ素子２０は、平坦化膜１９上に設けられている。この有機ＥＬ素子２０は平坦化膜１９側から第１電極２１、画素分離膜２２、有機層２３および第２電極２４をこの順に有しており、素子保護層２５により封止されている。素子保護層２５上には熱硬化樹脂または紫外線硬化樹脂からなる接着層２６を間にして封止用基板２７が貼り合わされている。表示装置１は、有機層２３で発生した光を基板１１側から取り出すボトムエミッション方式（下面発光方式）であってもよく、封止用基板２７側から取り出すトップエミッション方式（上面発光方式）であってもよい。
有機ＥＬ素子２０は、平坦化膜１９上に設けられている。この有機ＥＬ素子２０は平坦化膜１９側から第１電極２１、画素分離膜２２、有機層２３および第２電極２４をこの順に有しており、素子保護層２５により封止されている。素子保護層２５上には熱硬化樹脂または紫外線硬化樹脂からなる接着層２６を間にして封止用基板２７が貼り合わされている。表示装置１は、有機層２３で発生した光を基板１１側から取り出すボトムエミッション方式（下面発光方式）であってもよく、封止用基板２７側から取り出すトップエミッション方式（上面発光方式）であってもよい。
平坦化膜１９は、ソース・ドレイン電極１８上および層間絶縁膜１７上に、基板１１の表示領域（後述の図４ 表示領域５０）全体に渡り設けられ、接続孔Ｈ２を有している。この接続孔Ｈ２は、トランジスタ１０Ｔのソース・ドレイン電極１８と有機ＥＬ素子２０の第１電極２１とを接続するためのものである。平坦化膜１９は、例えばポリイミドまたはアクリル系樹脂により構成されている。
第１電極２１は、接続孔Ｈ２を埋め込むように平坦化膜１９上に設けられている。この第１電極２１は、例えばアノードとして機能するものであり、素子毎に設けられている。表示装置１がボトムエミッション方式である場合には、第１電極２１を透明導電膜、例えば、酸化インジウムスズ（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ）またはインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかよりなる単層膜またはこれらのうちの２種以上からなる積層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第１電極２１を、反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。
第１電極２１をソース・ドレイン電極１８の表面（有機ＥＬ素子２０側の面）に接して設けるようにしてもよい。これにより、平坦化膜１９を省略し、工程数を減らして表示装置１を製造することが可能となる。
画素分離膜２２は第１電極２１と第２電極２４との間の絶縁性を確保すると共に各素子の発光領域を区画分離するためのものであり、各素子の発光領域に対向して開口を有している。この画素分離膜２２は例えば、ポリイミド，アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。
有機層２３は、画素分離膜２２の開口を覆うように設けられている。この有機層２３は有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じるものである。有機層２３は、例えば基板１１（第１電極２１）側から、正孔注入層、正孔輸送層、有機ＥＬ層および電子輸送層をこの順に有しており、電子と正孔との再結合が有機ＥＬ層で生じて光が発生する。有機ＥＬ層の構成材料は、一般的な低分子または高分子の有機材料であればよく、特に限定されない。例えば赤、緑および青色を発光する有機ＥＬ層が素子毎に塗り分けられていてもよく、あるいは、白色を発光する有機ＥＬ層（例えば、赤、緑および青色の有機ＥＬ層を積層したもの）が基板１１の全面に渡り設けられていてもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。正孔注入層、正孔輸送層あるいは電子輸送層等の有機ＥＬ層以外の層は、必要に応じて設けるようにすればよい。
第２電極２４は、例えば、カソードとして機能するものであり、金属導電膜により構成されている。表示装置１がボトムエミッション方式である場合には、この第２電極２４を反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第２電極２４にＩＴＯやＩＺＯなどの透明導電膜を用いる。この第２電極２４は、第１電極２１と絶縁された状態で例えば各素子に共通して設けられている。
素子保護層２５は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ(1-X)ＮX）またはアモルファスカーボン（ａ−Ｃ）等が挙げられる。
封止用基板２７は、トランジスタ１０Ｔ，保持容量素子１０Ｃおよび有機ＥＬ素子２０を間にして基板１１と対向するよう、配置されている。封止用基板２７には、上記基板１１と同様の材料を用いることができる。表示装置１がトップエミッション方式である場合には、封止用基板２７に透明材料を用い、封止用基板２７側にカラーフィルタや遮光膜を設けるようにしてもよい。表示装置１がボトムエミッション方式である場合には、基板１１を透明材料により構成し、例えばカラーフィルタや遮光膜を基板１１側に設けておく。
（周辺回路および画素回路の構成）
図５に示したように、表示装置１はこのような有機ＥＬ素子２０を含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域５０に例えばマトリクス状に配置されている。表示領域５０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２および電源線駆動回路としての電源スキャナ５３が設けられている。
図５に示したように、表示装置１はこのような有機ＥＬ素子２０を含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域５０に例えばマトリクス状に配置されている。表示領域５０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２および電源線駆動回路としての電源スキャナ５３が設けられている。
表示領域５０では、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍがそれぞれ配置されている。これら信号線ＤＴＬと走査線ＤＳＬとの各交差点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは、水平セレクタ５１に電気的に接続され、水平セレクタ５１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ５２に電気的に接続され、ライトスキャナ５２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。各電源線ＤＳＬは電源スキャナ５３に接続され、電源スキャナ５３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。
図６は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子２０を含む画素回路５０Ａを有している。この画素回路５０Ａは、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２と、保持容量素子１０Ｃと、有機ＥＬ素子２０とを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２のうち少なくともいずれか１つが、上記トランジスタ１０Ｔに相当する。
サンプリング用トランジスタＴｒ１は、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続されている。駆動用トランジスタＴｒ２は、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子２０のアノードに接続されている。また、この有機ＥＬ素子２０のカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子１０Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置されている。
サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子１０Ｃに保持するものである。駆動用トランジスタＴｒ２は、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子２０へ供給するものである。有機ＥＬ素子２０は、この駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタＴｒ１が導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子１０Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタＴｒ２へ電流が供給され、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子２０（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子２０は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置１において、映像信号に基づく映像表示がなされる。
この表示装置１は、例えば次のようにして製造することができる。
（トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成する工程）
まず、図７（Ａ）に示したように、基板１１上に上述した材料よりなる酸化物半導体膜１２を形成する。具体的には、まず基板１１の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜（図示せず）を例えば５０ｎｍ程度の厚みで成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体膜１２を上述の酸化インジウムスズ亜鉛または結晶性材料により構成しておくと、後述のエッチング保護膜１５Ａ，１５Ｂ、ゲート絶縁膜１３Ｔそれぞれのエッチング工程において、容易にエッチング選択性を向上させることができる。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
まず、図７（Ａ）に示したように、基板１１上に上述した材料よりなる酸化物半導体膜１２を形成する。具体的には、まず基板１１の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜（図示せず）を例えば５０ｎｍ程度の厚みで成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体膜１２を上述の酸化インジウムスズ亜鉛または結晶性材料により構成しておくと、後述のエッチング保護膜１５Ａ，１５Ｂ、ゲート絶縁膜１３Ｔそれぞれのエッチング工程において、容易にエッチング選択性を向上させることができる。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
続いて、図７（Ｂ）に示したように、酸化物半導体膜１２上にエッチング保護膜１５Ａ，１５Ｂを形成する。具体的には、酸化物半導体膜１２上および基板１１上に上述の金属材料または低抵抗化した半導体材料等を成膜したのち、これをエッチングして形成する。エッチング保護膜１５Ｂは、酸化物半導体膜１２上から酸化物半導体膜１２の外側に延在させる。エッチング保護膜１５Ａ，１５Ｂを例えば、ＩＴＯ，モリブデン膜またはネオジウムを含むアルミニウム膜等の金属材料、酸化物半導体膜１２を酸化インジウムスズ亜鉛または結晶性酸化物半導体材料によりそれぞれ構成する場合、例えばリン酸、硝酸および酢酸の混合液を用いたウェットエッチングを行うことができる。一方、エッチング保護膜１５Ａ，１５Ｂを例えば、リン，ボロンまたはヒ素等のドーパントを含有するシリコン膜またはゲルマニウム膜により構成する場合、フッ素等を含むガス雰囲気中でのドライエッチングを行うことができる。このドライエッチングでは、非晶質の酸化物半導体膜１２であっても、これを残した状態でエッチング保護膜１５Ａ，１５Ｂが形成される。リン酸、硝酸および酢酸の混合液でエッチングされにくい金属材料によりエッチング保護膜１５Ａ，１５Ｂを構成する場合にもこのドライエッチングを用いることが可能である。
エッチング保護膜１５Ａ，１５Ｂを形成した後、図７（Ｃ）に示したように、基板１１の全面に渡って例えば厚み２００ｎｍのシリコン酸化膜または酸化アルミニウム膜よりなる絶縁膜１３および厚み５００ｎｍモリブデン，チタンまたはアルミニウム等の金属材料からなる導電膜１４をこの順に成膜する。絶縁膜１３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により成膜することができる。シリコン酸化膜からなる絶縁膜１３はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することも可能である。また、絶縁膜１３に酸化アルミニウム膜を用いる場合には、上記反応性スパッタリング法，ＣＶＤ法に加え、原子層成膜法を用いることも可能である。導電膜１４は、例えばスパッタリング法により形成することができる。
導電膜１４を成膜した後、この導電膜１４を、例えばフォトリソグラフィおよびエッチングによりパターニングし、酸化物半導体膜１２上の選択的な領域にゲート電極１４Ｔおよび上部電極１４Ｃを形成する。次いで、このゲート電極１４Ｔ、上部電極１４Ｃをマスクとして絶縁膜１３をエッチングする。これにより、ゲート絶縁膜１３Ｔがゲート電極１４Ｔと、容量絶縁膜１３Ｃが上部電極１４Ｃとそれぞれ平面視で略同一形状にパターニングされる（図８（Ａ））。酸化物半導体膜１２が上記結晶性材料により構成されている場合には、このエッチング工程でフッ酸等の薬液を用いることにより、非常に大きなエッチング選択比を維持して容易に加工することができる。保持容量素子１０Ｃの容量絶縁膜１３Ｃおよび上部電極１４Ｃは、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔを形成した後、絶縁膜１３、導電膜１４とは別の材料を用いて形成するようにしてもよい。
ゲート電極１４Ｔが例えばアルミニウムからなる低抵抗層１４ＴＡと窒化チタンからなるバリア層１４ＴＢとの積層構造を有する場合（図２（Ａ））には、以下のようにしてゲート電極１４Ｔを形成することも可能である。まず、図９（Ａ）に示したように、絶縁膜１３上に例えばアルミニウムからなる導電膜１４ＭＡ、窒化チタンからなる導電膜１４ＭＢをスパッタリング法により成膜した後、フォトリソグラフィ工程を経て導電膜１４ＭＢ上にレジスト３０のパターンを形成する。次いで、導電膜１４ＭＢおよび導電膜１４ＭＡに例えばドライエッチングを行った後、続けて絶縁膜１３もドライエッチングし（図９（Ｂ））、レジスト３０を除去する（図９（Ｃ））。これにより、低抵抗層１４ＴＡおよびバリア層１４ＴＢからなるゲート電極１４Ｔを形成することができる。
また、ゲート電極１４Ｔが例えばゲート絶縁膜１３Ｔ側から、チタンからなるバリア層１４ＴＣ、アルミニウムからなる低抵抗層１４ＴＡおよびモリブデンからなるバリア層１４ＴＢにより構成されている場合（図２（Ｂ））には、以下のようにしてゲート電極１４Ｔを形成することも可能である。まず、図１０（Ａ）に示したように、絶縁膜１３上に例えばチタンからなる導電膜１４ＭＣ、アルミニウムからなる導電膜１４ＭＡおよびモリブデンからなる導電膜１４ＭＢをスパッタリング法により成膜した後、フォトリソグラフィ工程を経て導電膜１４ＭＢ上にレジスト３０のパターンを形成する。次いで、導電膜１４ＭＢおよび導電膜１４ＭＡに例えばリン酸、硝酸および酢酸の混合液を用いたウェットエッチングを行った後（図１０（Ｂ））、例えば塩素ガスにより導電膜１４ＭＣのドライエッチングを行う。このようにウェットエッチングおよびドライエッチングを用いてゲート電極１４Ｔを形成することにより欠陥が少なく、かつ電気特性の高いトランジスタ１０Ｔを形成することが可能となる。これは以下のような理由による。導電膜１４ＭＡを構成するアルミニウムはドライエッチングの際にパーティクルが発生して欠陥を生じ易い。ここでは、ウェットエッチングを用いて導電膜１４ＭＡをパターニングすることにより、この欠陥の発生を防ぐことができる。また、トランジスタのチャネルの線幅は電気特性に大きく影響するが、これを導電膜１４ＭＣのドライエッチングにより精密に制御することが可能となる。
導電膜１４ＭＣをエッチングした後、絶縁膜１３のエッチング（図１０（Ｃ））およびレジスト３０の除去（図１０（Ｄ））を行って、低抵抗層１４ＴＡおよびバリア層１４ＴＢ，１４ＴＣからなるゲート電極１４Ｔを完成させる。
ゲート電極１４Ｔ，上部電極１４Ｃ，ゲート絶縁膜１３Ｔおよび容量絶縁膜１３を形成した後、図８（Ｂ）に示したように、基板１１上の全面に渡って、例えばスパッタリング法または原子層成膜法により、例えばチタン，アルミニウム，スズまたはインジウム等からなる金属膜１６Ａを例えば５ｎｍ以上１０ｎｍ以下の厚みで成膜する。金属膜１６Ａは酸素と比較的低温で反応する金属により構成し、ゲート電極１４Ｔ（ゲート絶縁膜１３Ｔ）とエッチング保護膜１５Ａ，１５Ｂそれぞれとの間で酸化物半導体膜１２に接触させて形成する。金属膜１６Ａを形成した後、例えば、スパッタリング法または原子層成膜法により厚み５０ｎｍ程度の酸化アルミニウム膜からなる保護膜１６Ｐ（図４）を形成するようにしてもよい。
次いで、図８（Ｃ）に示したように、例えば２００℃程度の温度で熱処理を行うことにより金属膜１６Ａが酸化され、これによって酸化膜１６が形成される。この際、酸化物半導体膜１２の酸化膜１６が接する部分、即ちチャネル領域１２Ｔに隣接する位置には、その厚み方向の酸化膜１６側の一部に低抵抗領域１２Ｂが形成される。この金属膜１６Ａの酸化反応には、酸化物半導体膜１２に含まれる酸素の一部が利用されるため、金属膜１６Ａの酸化の進行に伴って、酸化物半導体膜１２では、その金属膜１６Ａと接する表面（上面）側から酸素濃度が低下していく。一方、金属膜１６Ａからアルミニウム等の金属が酸化物半導体膜１２中に拡散する。この金属元素がドーパントとして機能し、金属膜１６Ａと接する酸化物半導体膜１２の上面側の領域が低抵抗化される。これにより、チャネル領域１２Ｔよりも電気抵抗の低い低抵抗領域１２Ｂが形成される。
金属膜１６Ａの熱処理としては、上述のように２００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域１２Ｂの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜１２に十分な酸素を供給することが可能となる。これにより、後工程で行うアニール工程を削減して工程の簡略化を行うことが可能となる。
酸化膜１６は、上記アニール工程に代えて、例えば、基板１１上に金属膜１６Ａを形成する際の基板１１の温度を比較的高めに設定することにより形成するようにしてもよい。例えば、図８（Ｂ）の工程で、基板１１の温度を２００℃程度に保ちつつ金属膜１６Ａを成膜すると、熱処理を行わずに酸化物半導体膜１２の所定の領域を低抵抗化することができる。この場合には、酸化物半導体膜１２のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
金属膜１６Ａは、上述のように１０ｎｍ以下の厚みで成膜することが好ましい。金属膜１６Ａの厚みを１０ｎｍ以下とすれば、熱処理によって金属膜１６Ａを完全に酸化させる（酸化膜１６を形成する）ことができるからである。金属膜１６Ａが完全に酸化されていない場合には、この未酸化の金属膜１６Ａをエッチングにより除去する工程が必要となる。十分に酸化されていない金属膜１６Ａがゲート電極１４Ｔ上および上部電極１４Ｃ上などに残存しているとリーク電流が発生する虞があるためである。金属膜１６Ａが完全に酸化され、酸化膜１６が形成された場合には、そのような除去工程が不要となり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜１６Ａを１０ｎｍ以下の厚みで成膜した場合、熱処理後の酸化膜１６の厚みは、２０ｎｍ以下程度となる。
金属膜１６Ａを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化またはプラズマ酸化などの方法を用いることも可能である。特にプラズマ酸化の場合、次のような利点がある。酸化膜１６の形成後、層間絶縁膜１７をプラズマＣＶＤ法により形成するが（後述の図１１（Ａ））、金属膜１６Ａに対してプラズマ酸化処理を施した後、続けて（連続的に）、層間絶縁膜１７を成膜可能である。従って、工程を増やす必要がないという利点がある。プラズマ酸化は例えば、基板１１の温度を２００℃〜４００℃程度にし、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する酸化膜１６を形成することができるからである。
酸化膜１６を形成した後、図１１（Ａ）に示したように、酸化膜１６上の全面にわたって、層間絶縁膜１７を形成する。層間絶縁膜１７が無機絶縁材料を含む場合には、例えばプラズマＣＶＤ法，スパッタリング法あるいは原子層成膜法を用い、層間絶縁膜１７が有機絶縁材料を含む場合には、例えばスピンコート法やスリットコート法などの塗布法を用いることができる。塗布法により、厚膜化された層間絶縁膜１７を容易に形成することができる。続いて、露光、現像工程を行い、層間絶縁膜１７の所定の箇所に接続孔Ｈ１を形成する。層間絶縁膜１７に感光性樹脂を用いた場合には、この感光性樹脂により露光、現像を行うことが可能である。
本実施の形態では、エッチング保護膜１５Ａ，１５Ｂが設けられているので、酸化物半導体膜１２を傷つけずに酸化膜１６を貫通する接続孔Ｈ１を形成することができる（図１１（Ｂ））。以下、これについて説明する。
図１２は、比較例に係る表示装置（表示装置１００）のトランジスタ（トランジスタ１００Ｔ）および保持容量素子（保持容量素子１００Ｃ）の断面構成を表したものである。このトランジスタ１００Ｔはエッチング保護膜を有しておらず、一対のソース・ドレイン電極１８（一方は図示せず）が直接、酸化物半導体膜１２の低抵抗領域１２Ｂに接続されている。
このようなトランジスタ１００Ｔでは、酸化物半導体膜１２および酸化膜１６のうち、酸化膜１６のみを選択的にエッチングして接続孔Ｈ１を形成することが困難である（図１３（Ａ），図１３（Ｂ））。これは、酸化膜１６のエッチングレートが、酸化物半導体膜１２のエッチングレートと比較して低いことに起因している。
これに対し、トランジスタ１０Ｔでは、酸化物半導体膜１２上にエッチング保護膜１５Ａ，１５Ｂが設けられているので、エッチング保護膜１５Ａ，１５Ｂのエッチングレートを調整して酸化膜１６との間のエッチング選択性を高めることが可能となる。即ち、エッチング保護膜１５Ａ，１５Ｂの上部に酸化膜１６を貫通する接続孔Ｈ１を容易に形成することができる。例えば、エッチング保護膜１５Ａ，１５Ｂがモリブデン膜、酸化膜１６が酸化アルミニウム膜である場合には、希フッ酸を用いることにより、酸化膜１６のみを容易に除去することが可能である。従って、酸化物半導体膜１２をエッチングすることなく、ソース・ドレイン電極１８と酸化物半導体膜１２の低抵抗領域１２Ｂ（エッチング保護膜１５Ａ）との間の電気的な接続を確保することができる。
また、上述のように酸化膜１６上に保護膜１６Ｐを設けることが好ましいが、このバリア機能の高い保護膜１６Ｐに用いる材料は、非常にエッチングされにくいものが多い。トランジスタ１０Ｔでは、厚く、かつ、高いバリア機能を有する保護膜１６Ｐが設けられている場合にも、エッチング保護膜１５Ａ，１５Ｂにより、酸化物半導体膜１２を保護することができる。
接続孔Ｈ１を形成した後、層間絶縁膜１７上に、例えばスパッタリング法により、上述のソース・ドレイン電極１８の構成材料からなる導電膜（図示せず）を形成し、この導電膜によりコンタクトホールＨ１を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜１７上に一対のソース・ドレイン電極１８が形成されると共に、ソース・ドレイン電極１８が接続孔Ｈ１を介してエッチング保護膜１５Ａ，１５Ｂに電気的に接続される（図１１（Ｃ））。以上により、基板１１上に、トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成する。
（平坦化膜１９を形成する工程）
続いて、層間絶縁膜１７およびソース・ドレイン電極１８を覆うように、上述した材料よりなる平坦化膜１９を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極１８に対向する領域の一部に接続孔Ｈ２を形成する。
続いて、層間絶縁膜１７およびソース・ドレイン電極１８を覆うように、上述した材料よりなる平坦化膜１９を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極１８に対向する領域の一部に接続孔Ｈ２を形成する。
（有機ＥＬ素子２０を形成する工程）
次いで、この平坦化膜１９上に、有機ＥＬ素子２０を形成する。具体的には、平坦化膜１９上に、接続孔Ｈ２を埋め込むように、上述した材料よりなる第１電極２１を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極２１上に開口を有する画素分離膜２２を形成した後、有機層２３を例えば真空蒸着法により成膜する。続いて、有機層２３上に、上述した材料よりなる第２電極２４を例えばスパッタリング法により形成する。次いで、この第２電極２４上に保護層２５を例えばＣＶＤ法により成膜した後、この保護層２５上に、接着層２６を用いて封止用基板２７を貼り合わせる。以上により、図１に示した表示装置１を完成する。
次いで、この平坦化膜１９上に、有機ＥＬ素子２０を形成する。具体的には、平坦化膜１９上に、接続孔Ｈ２を埋め込むように、上述した材料よりなる第１電極２１を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極２１上に開口を有する画素分離膜２２を形成した後、有機層２３を例えば真空蒸着法により成膜する。続いて、有機層２３上に、上述した材料よりなる第２電極２４を例えばスパッタリング法により形成する。次いで、この第２電極２４上に保護層２５を例えばＣＶＤ法により成膜した後、この保護層２５上に、接着層２６を用いて封止用基板２７を貼り合わせる。以上により、図１に示した表示装置１を完成する。
この表示装置１では、例えばＲ，Ｇ，Ｂのいずれかに対応する各画素ＰＸＬＣに、各色の映像信号に応じた駆動電流が印加されると、第１電極２１および第２電極２４を通じて、有機層２３に電子および正孔が注入される。これらの電子および正孔は、有機層２３に含まれる有機ＥＬ層においてそれぞれ再結合され、発光を生じる。このようにして、表示装置１では、例えばＲ，Ｇ，Ｂのフルカラーの映像表示がなされる。また、この映像表示動作の際に保持容量素子１０Ｃの一端に、映像信号に対応する電位が印加されることにより、保持容量素子１０Ｃには、映像信号に対応する電荷が蓄積される。
ここでは、酸化物半導体膜１２上にエッチング保護膜１５Ａ，１５Ｂが設けられているので、容易に酸化膜１６を貫通する接続孔Ｈ１を形成し、ソース・ドレイン電極１８とエッチング保護膜１５Ａ，１５Ｂとを接続することができる。即ち、酸化物半導体膜１２はエッチングされることなく、エッチング保護膜１５Ａ，１５Ｂを介してソース・ドレイン電極１８に電気的に接続される。
また、表示装置１では、保持容量素子１０Ｃの電圧依存性をなくし、表示品位を高めることができる。
比較例の保持容量素子１００Ｃ（図１２）は、酸化物半導体膜１２、容量絶縁膜１３Ｃおよび上部電極１４Ｃにより構成されている。酸化物半導体膜１２のうち、保持容量素子１００Ｃを構成する部分は、チャネル領域１２Ｔと同じ抵抗率の容量領域１２Ｃである。このような保持容量素子１００Ｃでは、下部電極が酸化物半導体膜１２により構成されているので、容量に電圧依存性が生じ、表示品位が低下する虞がある。
これに対し、表示装置１では、保持容量素子１０Ｃの下部電極がエッチング保護膜１５Ｂの電極領域１５Ｃにより構成されているので、保持容量素子１０Ｃの容量を印加電圧の大きさに左右されることなく、常に十分に確保することが可能となる。従って、表示装置１では高い表示品位を実現することができる。
このように本実施の形態では、エッチング保護膜１５Ａ，１５Ｂを設けるようにしたので、製造工程での酸化物半導体膜１２の損傷を防ぎ、トランジスタ１０Ｔの電気特性を向上させることができる。また、保持容量素子１０Ｃの電圧依存性をなくし、高い表示品位を実現することも可能である。即ち、少ない工程数でトランジスタ１０Ｔの電気特性の向上および保持容量素子１０Ｃの容量の安定化を実現できる。
更に、酸化膜１６上に高いバリア機能を有する保護膜１６Ｐを厚く設けることが可能となり、トランジスタ１０Ｔの電気特性を安定化することができる。
以下、本実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図１４は、上記第１の実施の形態の変形例１に係る表示装置（表示装置１Ａ）のトランジスタ１０Ｔおよび保持容量素子１０Ｃの断面構成を表したものである。この表示装置１Ａでは、トランジスタ１０Ｔの酸化物半導体膜（酸化物半導体膜１２Ａ）が保持容量素子１０Ｃと基板１１との間に延在している。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
図１４は、上記第１の実施の形態の変形例１に係る表示装置（表示装置１Ａ）のトランジスタ１０Ｔおよび保持容量素子１０Ｃの断面構成を表したものである。この表示装置１Ａでは、トランジスタ１０Ｔの酸化物半導体膜（酸化物半導体膜１２Ａ）が保持容量素子１０Ｃと基板１１との間に延在している。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
酸化物半導体膜１２Ａは、チャネル保護膜１５Ｂの下面（基板１１との対向面）全面に接して設けられ、その側面の位置はチャネル保護膜１５Ａ，１５Ｂの側面（互いの対向面と反対側の面）の位置と平面視で一致している。このような酸化物半導体膜１２およびエッチング保護膜１５Ａ，１５Ｂは、共に一のフォトリソグラフィ工程で形成することができる。
まず、図１５（Ａ）に示したように、基板１１の全面に酸化物半導体膜１２の構成材料からなる半導体材料膜１２Ｍおよびエッチング保護膜１５Ａ，１５Ｂの構成材料からなる保護材料膜１５Ｍを例えば、スパッタリング法によりこの順に成膜する。次いで、ハーフトーンマスクを用いたフォトリソグラフィにより、保護材料膜１５上に面内の位置により膜厚が異なるレジスト（レジスト３０）を形成した後、半導体材料膜１２Ｍをエッチングして、酸化物半導体膜１２Ａを形成する（図１５（Ｂ））。このとき、半導体材料膜１２Ｍと共に保護材料膜１５Ｍがエッチングされて平面視で酸化物半導体膜１２Ａと同一形状の保護材料膜１５Ｍ’が形成される。即ち、酸化物半導体膜１２Ａの側面の位置と保護材料膜１５Ｍ’（エッチング保護膜１５Ａ，１５Ｂ）の側面の位置とが一致する。ハーフトーンマスクにより、酸化物半導体膜１２Ａのチャネル領域１２および低抵抗領域１２Ｂの形成予定領域に対向する位置のレジスト３０の膜厚を、これ以外の部分の膜厚よりも薄く形成しておく。
続いて、このレジスト３０の全面を酸素プラズマ等により、アッシングして膜厚の薄い部分のレジスト３０を除去した後、露出された保護材料膜１５Ｍ’をエッチングする。これにより、エッチング保護膜１５Ａ，１５Ｂが形成される。保護材料膜１５Ｍ’のエッチングには、上記第１の実施の形態で説明したように、例えばリン酸、硝酸および酢酸の混合液を用いたウェットエッチングまたはフッ素等含むガス雰囲気中でのドライエッチングなどを用いることができる。
エッチング保護膜１５Ａ，１５Ｂを形成した後、残存したレジスト３０を除去し（図１６（Ａ））、基板１１上にゲート絶縁膜１３Ｔ，容量絶縁膜１３Ｃ、ゲート電極１４Ｔ，上部電極１４Ｃ、酸化膜１６を設けると共に、酸化物半導体膜１２Ａに低抵抗領域１２Ｂを形成する（図１６（Ｂ））。続いて、上記第１の実施の形態と同様にして層間絶縁膜１７およびソース・ドレイン電極１８を形成することにより、トランジスタ１０Ｔおよび保持容量素子１０Ｃを完成させる。このような表示装置１Ａでは、フォトリソグラフィの工程を増やすことなく高い電気特性を有するトランジスタ１０Ｔおよび安定した容量の保持容量素子１０Ｃを得ることができる。
＜変形例２＞
図１７は、上記第１の実施の形態の変形例２に係る表示装置（表示装置１Ｂ）のトランジスタ１０Ｔおよび保持容量素子１０Ｃの断面構成を表したものである。この表示装置１Ｂは、酸化物半導体膜１２の低抵抗領域１２Ｂと電極領域１５Ｃを有するエッチング保護膜１５Ｂとを電気的に接続するための配線３１を有するものである。この点を除き、表示装置１Ｂは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
図１７は、上記第１の実施の形態の変形例２に係る表示装置（表示装置１Ｂ）のトランジスタ１０Ｔおよび保持容量素子１０Ｃの断面構成を表したものである。この表示装置１Ｂは、酸化物半導体膜１２の低抵抗領域１２Ｂと電極領域１５Ｃを有するエッチング保護膜１５Ｂとを電気的に接続するための配線３１を有するものである。この点を除き、表示装置１Ｂは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
配線３１は、トランジスタ１０Ｔと保持容量素子１０Ｃとをより電気的に安定な状態で接続するためのものであり、例えば、ソース・ドレイン電極１８と同様の導電材料により構成されている。この配線３１は、層間絶縁膜１７および酸化膜１６を貫通する接続孔（接続孔Ｈ４）を埋めると共に酸化物半導体膜１２の低抵抗領域１２Ｂとエッチング保護膜１５Ｂとに接している。配線３１をソース・ドレイン電極１８と同層に、同一工程で形成することが可能であるが、ソース・ドレイン電極１８と異なる層に別の工程で設けるようにしてもよい。ソース・ドレイン電極１８とエッチング保護膜１５Ａとは、図１７（Ａ）に示したように、酸化物半導体膜１２の外側に対向する位置に設けられた接続孔Ｈ３を介して接続されていてもよく、図１７（Ｂ）に示したように、酸化物半導体膜１２に対向する位置に設けられた接続孔Ｈ１を介して接続されていてもよい。また、図１７（Ｃ）に示したように、酸化物半導体膜１２の側面の位置とエッチング保護膜１５Ａ，１５Ｂの側面の位置とが揃っていてもよい。配線３１が、ソース・ドレイン電極の一方を構成するようにしてもよい。
＜第２の実施の形態＞
図１８は、本技術の第２の実施の形態に係る表示装置（表示装置２）の断面構成を表したものである。この表示装置２は、上記第１の実施の形態（表示装置１）の有機ＥＬ素子２０に代えて液晶表示素子４０を有するものである。この点を除き、表示装置２は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
図１８は、本技術の第２の実施の形態に係る表示装置（表示装置２）の断面構成を表したものである。この表示装置２は、上記第１の実施の形態（表示装置１）の有機ＥＬ素子２０に代えて液晶表示素子４０を有するものである。この点を除き、表示装置２は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
表示装置２は、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化膜１９を間にして液晶表示素子４０が設けられている。
液晶表示素子４０は、例えば、画素電極４１と対向電極４２との間に液晶層４３を封止したものであり、画素電極４１および対向電極４２の液晶層４３側の各面には、配向膜４４Ａ，４４Ｂが設けられている。画素電極４１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１８に電気的に接続されている。対向電極４２は、対向基板４５上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層４３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
また、基板１１の下方には、バックライト４６が備えられており、基板１１のバックライト４６側および対向基板４５上には、偏光板４７Ａ，４７Ｂが貼り合わせられている。
バックライト４６は、液晶層４３へ向けて光を照射する光源であり、例えばＬＥＤ（Light Emitting Diode）やＣＣＦＬ（Cold Cathode Fluorescent Lamp ）等を複数含むものである。このバックライト４６は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。
偏光板４７Ａ，４７Ｂ（偏光子，検光子）は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト４６からの照明光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。
この表示装置２では、上記実施の形態の表示装置１と同様に、エッチング保護膜１５Ａ，１５Ｂにより酸化物半導体膜１２が保護される。これにより、本実施の形態においても、トランジスタ１０Ｔの電気特性を向上させることができる。
＜第３の実施の形態＞
図１９は、本技術の第３の実施の形態に係る表示装置（表示装置３）の断面構成を表したものである。この表示装置３は所謂電子ペーパーであり、表示装置１の有機ＥＬ素子２０に代えて電気泳動型表示素子５０を有している。この点を除き、表示装置３は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
図１９は、本技術の第３の実施の形態に係る表示装置（表示装置３）の断面構成を表したものである。この表示装置３は所謂電子ペーパーであり、表示装置１の有機ＥＬ素子２０に代えて電気泳動型表示素子５０を有している。この点を除き、表示装置３は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
表示装置３は、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化膜１９を間にして電気泳動型表示素子５０が設けられている。
電気泳動型表示素子５０は、例えば、画素電極５１と共通電極５２との間に電気泳動型表示体よりなる表示層５３を封止したものである。画素電極５１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１７に電気的に接続されている。共通電極５２は、対向基板５４上に複数の画素に共通の電極として設けられている。
この表示装置３では、上記実施の形態の表示装置１と同様に、エッチング保護膜１５Ａ，１５Ｂにより酸化物半導体膜１２が保護される。これにより、本実施の形態においても、トランジスタ１０Ｔの電気特性を向上させることができる。
（適用例）
以下、上記のような表示装置（表示装置１，１Ａ，１Ｂ，２，３）の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
以下、上記のような表示装置（表示装置１，１Ａ，１Ｂ，２，３）の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記表示装置は、例えば図２０に示したようなモジュールとして、後述の適用例１〜７
などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２７または対向基板４５，５４から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。
上記表示装置は、例えば図２０に示したようなモジュールとして、後述の適用例１〜７
などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２７または対向基板４５，５４から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。
（適用例１）
図２１（Ａ）および図２１（Ｂ）はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。
図２１（Ａ）および図２１（Ｂ）はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。
（適用例２）
図２２は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
図２２は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
（適用例３）
図２３は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
図２３は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
（適用例４）
図２４は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。
図２４は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。
（適用例５）
図２５は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。
図２５は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。
（適用例６）
図２６は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。
図２６は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。
（適用例７）
図２７は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。
図２７は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれら実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、電極領域１５Ｃを有するエッチング保護膜１５Ｂについて説明したが、図２８に示したように、保持容量素子１０Ｃの下部電極を酸化物半導体膜１２の一部により構成するようにしてもよい。
また、上記実施の形態等では、低抵抗領域１２Ｂが、チャネル領域１２Ｃに隣接した部分の表面（上面）から厚み方向の一部に設けられている場合について説明したが、低抵抗領域１２Ｂは、酸化物半導体膜１２の表面（上面）から厚み方向の全部に設けることも可能である。
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えて、上記実施の形態等では、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０，トランジスタ１０Ｔおよび保持容量素子１０Ｃの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、図１５，図１６では図１に示したトランジスタ１０Ｔおよび保持容量素子１０Ｃを図示したが、図１４（変形例１）または図１７（変形例２）に示したトランジスタ１０Ｔおよび保持容量素子１０Ｃの上に液晶表示素子３０または電気泳動型表示素子４０を設けるようにしてもよい。
更にまた、本技術は、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０のほか、無機エレクトロルミネッセンス素子などの他の表示素子を用いた表示装置にも適用可能である。また、上記実施の形態等では、機能素子として表示素子を有する半導体装置、即ち、表示装置について説明したが、本技術は、他の機能素子を有する半導体装置、例えば受光素子を有するセンサー等にも適用可能である。
加えてまた、例えば、上記実施の形態において表示装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
なお、本技術は以下のような構成を取ることも可能である。
（１）ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と 、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを備えたトランジスタ。
（２）前記酸化物半導体膜の前記酸化膜と接する部分に低抵抗領域を有する前記（１）記載のトランジスタ。
（３）前記ゲート電極を間にして一対の前記エッチング保護膜を有し、前記一対のエッチング保護膜の対向面の位置と前記低抵抗領域の端部の位置とが一致している前記（２）記載のトランジスタ。
（４）前記酸化物半導体膜に対向する位置に前記貫通孔を有する前記（１）乃至（３）のうちいずれか１つに記載のトランジスタ。
（５）前記酸化膜と前記ソース・ドレイン電極との間に保護膜を有し、前記貫通孔は、前記酸化膜と共に前記保護膜を貫通する前記（１）乃至（４）のうちいずれか１つに記載のトランジスタ。
（６）前記エッチング保護膜は、ドーパントとしてリン，ボロンまたはヒ素を含有するシリコンまたはゲルマニウムにより構成されている前記（１）乃至（５）のうちいずれか１つに記載のトランジスタ。
（７）前記エッチング保護膜は、モリブデン膜，ネオジウムを含むアルミニウム膜およびＩＴＯ（酸化インジウムスズ）のうちのいずれか１つを含む前記（１）乃至（５）のうちいずれか１つに記載のトランジスタ。
（８）前記酸化物半導体膜は酸化インジウムスズ亜鉛または結晶性材料により構成されている前記（１）乃至（７）のうちいずれか１つに記載のトランジスタ。
（９）前記エッチング保護膜は前記酸化物半導体膜の外側に拡幅し、前記酸化物半導体膜の外側に対向する位置に前記貫通孔を有する前記（１）または（２）記載のトランジスタ。
（１０）前記酸化膜は、酸化アルミニウムを含む前記（１）乃至（９）のうちいずれか１つに記載のトランジスタ。
（１１）トランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する半導体装置。
（１２）保持容量素子を有し、前記エッチング保護膜の一部が前記保持容量素子の一方の電極を構成する前記（１１）記載の半導体装置。
（１３）前記酸化物半導体膜の前記酸化膜と接する部分に設けられた低抵抗領域と、前記酸化物半導体膜の低抵抗領域と前記保持容量素子の一方の電極とを電気的に接続する配線とを有する前記（１２）記載の半導体装置。
（１４）前記酸化物半導体膜は前記保持容量素子の一方の電極と接し、前記酸化物半導体膜の側面の位置と前記エッチング保護膜の側面の位置とが一致している前記（１２）または（１３）記載の半導体装置。
（１５）表示素子および前記表示素子を駆動するトランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する表示装置。
（１６）前記表示素子として有機ＥＬ（Electroluminescence）素子を有する前記（１５）記載の表示装置。
（１７）表示素子および前記表示素子を駆動するトランジスタを有する表示装置を備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する電子機器。
（１８）トランジスタを形成する工程を含み、前記トランジスタを形成する工程は、チャネル領域を有する酸化物半導体膜を形成する工程と、前記酸化物半導体膜に接するエッチング保護膜を形成する工程と、前記酸化物半導体膜のチャネル領域に対向してゲート電極を形成する工程と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜を形成する工程と、前記酸化膜に貫通孔を設け、前記貫通孔を介してソース・ドレイン電極を前記エッチング保護膜に電気的に接続する工程とを含む半導体装置の製造方法。
（１９）保持容量素子を形成する工程を有し、前記エッチング保護膜を形成する工程で、前記保持容量素子の一方の電極を前記エッチング保護膜の一部により形成する前記（１
８）記載の半導体装置の製造方法。
（２０）ハーフトーンマスクを用いることにより、一のフォトリソグラフィ工程で前記酸化物半導体膜および前記エッチング保護膜を形成する前記（１９）記載の半導体装置の製造方法。
（１）ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と 、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを備えたトランジスタ。
（２）前記酸化物半導体膜の前記酸化膜と接する部分に低抵抗領域を有する前記（１）記載のトランジスタ。
（３）前記ゲート電極を間にして一対の前記エッチング保護膜を有し、前記一対のエッチング保護膜の対向面の位置と前記低抵抗領域の端部の位置とが一致している前記（２）記載のトランジスタ。
（４）前記酸化物半導体膜に対向する位置に前記貫通孔を有する前記（１）乃至（３）のうちいずれか１つに記載のトランジスタ。
（５）前記酸化膜と前記ソース・ドレイン電極との間に保護膜を有し、前記貫通孔は、前記酸化膜と共に前記保護膜を貫通する前記（１）乃至（４）のうちいずれか１つに記載のトランジスタ。
（６）前記エッチング保護膜は、ドーパントとしてリン，ボロンまたはヒ素を含有するシリコンまたはゲルマニウムにより構成されている前記（１）乃至（５）のうちいずれか１つに記載のトランジスタ。
（７）前記エッチング保護膜は、モリブデン膜，ネオジウムを含むアルミニウム膜およびＩＴＯ（酸化インジウムスズ）のうちのいずれか１つを含む前記（１）乃至（５）のうちいずれか１つに記載のトランジスタ。
（８）前記酸化物半導体膜は酸化インジウムスズ亜鉛または結晶性材料により構成されている前記（１）乃至（７）のうちいずれか１つに記載のトランジスタ。
（９）前記エッチング保護膜は前記酸化物半導体膜の外側に拡幅し、前記酸化物半導体膜の外側に対向する位置に前記貫通孔を有する前記（１）または（２）記載のトランジスタ。
（１０）前記酸化膜は、酸化アルミニウムを含む前記（１）乃至（９）のうちいずれか１つに記載のトランジスタ。
（１１）トランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する半導体装置。
（１２）保持容量素子を有し、前記エッチング保護膜の一部が前記保持容量素子の一方の電極を構成する前記（１１）記載の半導体装置。
（１３）前記酸化物半導体膜の前記酸化膜と接する部分に設けられた低抵抗領域と、前記酸化物半導体膜の低抵抗領域と前記保持容量素子の一方の電極とを電気的に接続する配線とを有する前記（１２）記載の半導体装置。
（１４）前記酸化物半導体膜は前記保持容量素子の一方の電極と接し、前記酸化物半導体膜の側面の位置と前記エッチング保護膜の側面の位置とが一致している前記（１２）または（１３）記載の半導体装置。
（１５）表示素子および前記表示素子を駆動するトランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する表示装置。
（１６）前記表示素子として有機ＥＬ（Electroluminescence）素子を有する前記（１５）記載の表示装置。
（１７）表示素子および前記表示素子を駆動するトランジスタを有する表示装置を備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有する電子機器。
（１８）トランジスタを形成する工程を含み、前記トランジスタを形成する工程は、チャネル領域を有する酸化物半導体膜を形成する工程と、前記酸化物半導体膜に接するエッチング保護膜を形成する工程と、前記酸化物半導体膜のチャネル領域に対向してゲート電極を形成する工程と、前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜を形成する工程と、前記酸化膜に貫通孔を設け、前記貫通孔を介してソース・ドレイン電極を前記エッチング保護膜に電気的に接続する工程とを含む半導体装置の製造方法。
（１９）保持容量素子を形成する工程を有し、前記エッチング保護膜を形成する工程で、前記保持容量素子の一方の電極を前記エッチング保護膜の一部により形成する前記（１
８）記載の半導体装置の製造方法。
（２０）ハーフトーンマスクを用いることにより、一のフォトリソグラフィ工程で前記酸化物半導体膜および前記エッチング保護膜を形成する前記（１９）記載の半導体装置の製造方法。
１，１Ａ，１Ｂ，２，３・・・表示装置、１０Ｔ・・・トランジスタ、１０Ｃ・・・保持容量素子、１１・・・基板、１２・・・酸化物半導体膜、１２Ｔ・・・チャネル領域、１２Ｂ・・・低抵抗領域、１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・ゲート電極、１５Ａ，１５Ｂ・・・チャネル保護膜、１６・・・酸化膜、１７・・・層間絶縁膜、１８・・・ソース・ドレイン電極、１９・・・平坦化膜、２０・・・有機ＥＬ素子、２１・・・第１電極、２２・・・画素分離膜、２３・・・有機層、２４・・・第２電極、２５・・・保護層、２６・・・接着層、２７・・・封止用基板、Ｈ１，Ｈ２，Ｈ３，Ｈ４・・・接続孔、５０・・・表示領域、５１・・・水平セレクタ、５２・・・ライトスキャナ、５３・・・電源スキャナ、ＤＳＬ・・・走査線、ＤＴＬ・・・信号線、５０Ａ・・・画素回路、４０・・・液晶表示素子、４１，５１・・・画素電極、４２・・・対向電極、４３・・・液晶層、４４Ａ，４４Ｂ・・・配向膜、４５，５４・・・対向基板、４６・・・バックライト、４７Ａ，４７Ｂ・・・偏光板、５０・・・電気泳動型表示素子、５２・・・共通電極、５３・・・表示層。
Claims (17)
- トランジスタおよび保持容量素子を備え、
前記トランジスタは、
ゲート電極と、
前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、
少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、
前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、
前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有し、
前記保持容量素子の一方の電極は、前記エッチング保護膜の一部により構成され、前記保持容量素子の他方の電極は、前記ゲート電極と同一材料により構成されている
半導体装置。 - 前記酸化物半導体膜の前記酸化膜と接する部分に低抵抗領域を有する
請求項１記載の半導体装置。 - 前記ゲート電極を間にして一対の前記エッチング保護膜を有し、
前記一対のエッチング保護膜の対向面の位置と前記低抵抗領域の端部の位置とが一致している
請求項２記載の半導体装置。 - 前記酸化物半導体膜に対向する位置に前記貫通孔を有する
請求項１乃至３のうちいずれか１つ記載の半導体装置。 - 前記酸化膜と前記ソース・ドレイン電極との間に保護膜を有し、
前記貫通孔は、前記酸化膜と共に前記保護膜を貫通する
請求項１乃至４のうちいずれか１つ記載の半導体装置。 - 前記エッチング保護膜は、ドーパントとしてリン，ボロンまたはヒ素を含有するシリコンまたはゲルマニウムにより構成されている
請求項１乃至５のうちいずれか１つ記載の半導体装置。 - 前記エッチング保護膜は、モリブデン膜，ネオジウムを含むアルミニウム膜およびＩＴＯ（酸化インジウムスズ）のうちのいずれか１つを含む
請求項１乃至５のうちいずれか１つ記載の半導体装置。 - 前記酸化物半導体膜は酸化インジウムスズ亜鉛または結晶性材料により構成されている
請求項１乃至７のうちいずれか１つ記載の半導体装置。 - 前記エッチング保護膜は前記酸化物半導体膜の外側に拡幅し、
前記酸化物半導体膜の外側に対向する位置に前記貫通孔を有する
請求項１乃至３のうちいずれか１つ記載の半導体装置。 - 前記酸化膜は、酸化アルミニウムを含む
請求項１乃至９のうちいずれか１つ記載の半導体装置。 - 前記酸化物半導体膜の前記酸化膜と接する部分に設けられた低抵抗領域と、
前記酸化物半導体膜の低抵抗領域と前記保持容量素子の一方の電極とを電気的に接続する配線とを有する
請求項１乃至１０のうちいずれか１つ記載の半導体装置。 - 前記酸化物半導体膜は前記保持容量素子の一方の電極に接し、
前記酸化物半導体膜の側面の位置と前記エッチング保護膜の側面の位置とが一致している
請求項１乃至８のうちいずれか１つ記載の半導体装置。 - 表示素子、前記表示素子を駆動するトランジスタおよび保持容量素子を備え、
前記トランジスタは、
ゲート電極と、
前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、
少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、
前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、
前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有し、
前記保持容量素子の一方の電極は、前記エッチング保護膜の一部により構成され、前記保持容量素子の他方の電極は、前記ゲート電極と同一材料により構成されている
表示装置。 - 前記表示素子として有機ＥＬ（Electroluminescence）素子を有する
請求項１３記載の表示装置。 - 表示素子、前記表示素子を駆動するトランジスタおよび保持容量素子を有する表示装置を備え、
前記トランジスタは、
ゲート電極と、
前記ゲート電極に対向してチャネル領域を有する酸化物半導体膜と、
少なくとも一部が前記酸化物半導体膜に接するエッチング保護膜と、
前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜と、
前記酸化膜の貫通孔を介して前記エッチング保護膜に電気的に接続されたソース・ドレイン電極とを有し、
前記保持容量素子の一方の電極は、前記エッチング保護膜の一部により構成され、前記保持容量素子の他方の電極は、前記ゲート電極と同一材料により構成されている
電子機器。 - トランジスタおよび保持容量素子を形成する工程を含み、
前記トランジスタを形成する工程は、
チャネル領域を有する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜に接するエッチング保護膜を形成する工程と、
前記酸化物半導体膜のチャネル領域に対向してゲート電極を形成する工程と、
前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜を形成する工程と、
前記酸化膜に貫通孔を設け、前記貫通孔を介してソース・ドレイン電極を前記エッチング保護膜に電気的に接続する工程とを含み、
前記保持容量素子の一方の電極を、前記エッチング保護膜の一部により形成し、前記保持容量素子の他方の電極を、前記ゲート電極と同一材料により形成する
半導体装置の製造方法。 - トランジスタおよび保持容量素子を形成する工程を含み、
前記トランジスタを形成する工程は、
チャネル領域を有する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜に接するエッチング保護膜を形成する工程と、
前記酸化物半導体膜のチャネル領域に対向してゲート電極を形成する工程と、
前記ゲート電極および前記エッチング保護膜を覆うと共に前記ゲート電極と前記エッチング保護膜との間で前記酸化物半導体膜に接する酸化膜を形成する工程と、
前記酸化膜に貫通孔を設け、前記貫通孔を介してソース・ドレイン電極を前記エッチング保護膜に電気的に接続する工程とを含み、
前記保持容量素子の一方の電極を前記エッチング保護膜の一部により形成し、
ハーフトーンマスクを用いることにより、一のフォトリソグラフィ工程で前記酸化物半導体膜および前記エッチング保護膜を形成する
半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012047586A JP6019331B2 (ja) | 2012-03-05 | 2012-03-05 | トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 |
| TW102103204A TW201338173A (zh) | 2012-02-28 | 2013-01-28 | 電晶體、製造電晶體之方法、顯示裝置及電子機器 |
| KR1020130016903A KR20130098906A (ko) | 2012-02-28 | 2013-02-18 | 트랜지스터, 트랜지스터 제조 방법, 반도체 장치 및 반도체 장치 제조 방법, 표시 장치, 및 전자 기기 |
| US13/770,201 US8883571B2 (en) | 2012-02-28 | 2013-02-19 | Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus |
| CN2013100558210A CN103295909A (zh) | 2012-02-28 | 2013-02-21 | 晶体管及其制造方法、半导体单元及其制造方法、显示器 |
| US14/530,943 US9276120B2 (en) | 2012-02-28 | 2014-11-03 | Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012047586A JP6019331B2 (ja) | 2012-03-05 | 2012-03-05 | トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013183111A JP2013183111A (ja) | 2013-09-12 |
| JP6019331B2 true JP6019331B2 (ja) | 2016-11-02 |
Family
ID=49273538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012047586A Active JP6019331B2 (ja) | 2012-02-28 | 2012-03-05 | トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6019331B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056566A (ja) * | 2013-09-13 | 2015-03-23 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| TWI663726B (zh) * | 2014-05-30 | 2019-06-21 | Semiconductor Energy Laboratory Co., Ltd. | 半導體裝置、模組及電子裝置 |
| JP6539873B2 (ja) | 2016-03-16 | 2019-07-10 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置 |
| US20190273168A1 (en) * | 2016-09-20 | 2019-09-05 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218960A (ja) * | 2007-02-08 | 2008-09-18 | Mitsubishi Electric Corp | 薄膜トランジスタ装置、その製造方法、及び表示装置 |
| KR101065407B1 (ko) * | 2009-08-25 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP5708910B2 (ja) * | 2010-03-30 | 2015-04-30 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP6005401B2 (ja) * | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2012
- 2012-03-05 JP JP2012047586A patent/JP6019331B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013183111A (ja) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6111398B2 (ja) | 表示装置および電子機器 | |
| JP6019329B2 (ja) | 表示装置および電子機器 | |
| US9276120B2 (en) | Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus | |
| JP6561386B2 (ja) | トランジスタ、表示装置および電子機器 | |
| JP5766481B2 (ja) | 表示装置および電子機器 | |
| JP6111458B2 (ja) | 半導体装置、表示装置および電子機器 | |
| JP2015108731A (ja) | 半導体装置およびその製造方法、並びに表示装置および電子機器 | |
| JP6142136B2 (ja) | トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法 | |
| JP2014093433A (ja) | 半導体装置、表示装置および電子機器 | |
| US20150179681A1 (en) | Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus | |
| JP2016100585A (ja) | 半導体装置およびその製造方法、ならびに表示装置および電子機器 | |
| JP6019331B2 (ja) | トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法 | |
| JP2013207015A (ja) | 半導体装置、表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6019331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |