JP2016201458A - 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ - Google Patents
微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ Download PDFInfo
- Publication number
- JP2016201458A JP2016201458A JP2015080406A JP2015080406A JP2016201458A JP 2016201458 A JP2016201458 A JP 2016201458A JP 2015080406 A JP2015080406 A JP 2015080406A JP 2015080406 A JP2015080406 A JP 2015080406A JP 2016201458 A JP2016201458 A JP 2016201458A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- oxide
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【課題】安定したキャリヤー密度を有する酸化物半導体薄膜及びこれを用いた飽和移動度が高い薄膜トランジスタを提供する。
【解決手段】酸化インジウムを主成分とする微結晶を含む酸化物半導体薄膜をスパッタリング法により形成する工程と、必要により熱処理して微結晶化する工程と、化学蒸着（ＣＶＤ）処理する工程と、さらに熱処理する工程を含む方法によって製造された微結晶質酸化物半導体薄膜（チャネル層）４０を用いた薄膜トランジスタは、微結晶状態にすることにより安定化され、ＣＶＤ処理工程での還元によりキャリアー密度が向上し、その後の熱処理により低減される。
【選択図】図１
【解決手段】酸化インジウムを主成分とする微結晶を含む酸化物半導体薄膜をスパッタリング法により形成する工程と、必要により熱処理して微結晶化する工程と、化学蒸着（ＣＶＤ）処理する工程と、さらに熱処理する工程を含む方法によって製造された微結晶質酸化物半導体薄膜（チャネル層）４０を用いた薄膜トランジスタは、微結晶状態にすることにより安定化され、ＣＶＤ処理工程での還元によりキャリアー密度が向上し、その後の熱処理により低減される。
【選択図】図１
Description
本発明は、微結晶質酸化物半導体薄膜、及びその製造方法に関する。
薄膜トランジスタ（ＴＦＴ）に用いられるアモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリヤー移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。
上記酸化物半導体（膜）の形成に当たっては、スパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。スパッタリングターゲットは、通常、酸化物粉末を混合、焼結し、機械加工を経て形成される。
上記酸化物半導体（膜）の形成に当たっては、スパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。スパッタリングターゲットは、通常、酸化物粉末を混合、焼結し、機械加工を経て形成される。
表示装置に用いられる酸化物半導体の組成として最も開発が進んでいるのは、Ｉｎ含有のＩｎ−Ｇａ−Ｚｎ−Ｏ非晶質酸化物半導体である（例えば、特許文献１〜４参照）。さらに、最近では、ＴＦＴの高い移動度や信頼性の向上を目的として、Ｉｎを主成分とし、添加元素の種類や濃度を変更する試みがなされている（例えば、特許文献５参照）。
また、特許文献６では、Ｉｎ−Ａｌ系のスパッタリングターゲットが、特許文献７では、Ｉｎ−Ｓｃ系及びＩｎ−Ａｌ系のスパッタリングターゲットが報告されている。
また、特許文献６では、Ｉｎ−Ａｌ系のスパッタリングターゲットが、特許文献７では、Ｉｎ−Ｓｃ系及びＩｎ−Ａｌ系のスパッタリングターゲットが報告されている。
ここで、酸化物半導体は、非晶質酸化物半導体と結晶質酸化物半導体に分類できる。
非晶質酸化物半導体のキャリヤーは、酸素欠損により発生する電子により構成されることになる。
非晶質酸化物半導体のキャリヤーは、酸素欠損により発生する電子により構成されることになる。
一方の酸化物半導体は、結晶性薄膜にすることにより高移動度のＴＦＴが得られることが報告されている。しかしながら、ＴＦＴ製造の各工程での様々な熱負荷、酸化負荷、還元負荷等による酸化物薄膜のキャリヤー密度が変動し、安定した薄膜トランジスタ（ＴＦＴ）特性は得られていない。酸化物薄膜を、ＴＦＴ製造工程での急激な昇温速度で加熱結晶化させると放射状に結晶成長が起こり、それにより結晶方位が放射状になったり、結晶粒内部に多数の格子欠陥を作ることになる。そのため、キャリヤー密度の変動を抑え込んだ酸化物薄膜を提供できていないのが現状である。その結果、結晶質酸化物半導体からなるチャネル層を有し、安定した性能を発現するＴＦＴは未だ得られていない。
また、表示装置用酸化物半導体膜の移動度や信頼性を高める上では、酸化物半導体のエネルギーギャップ内に存在するトラップを低減することが重要である。その一つの手法としてスパッタ中にチャンバー内に水を導入して、より効果的に酸化する方法がある。水はプラズマ中で分解され、非常に強い酸化力を示すＯＨラジカルになり、酸化物半導体のトラップを減らす効果がある。
特許文献８の比較例６には、ターゲット組成がＡｌ／（Ｉｎ＋Ａｌ）＝０．１２５であり、薄膜堆積後に３００℃で熱処理したところ、微結晶が生成したと記載されている。しかし、この薄膜は、非晶質化効果が高いアルミニウムの含有量が１２．５原子％と多く、結晶化し難い。その上、成膜中に水を存在させて成膜しているため、水による非晶質化の効果が合わさり、さらに結晶化し難くなっている。このような薄膜は、薄膜堆積後に３００℃で加熱して微結晶が生成していても、移動度が低いか、ＴＦＴ特性を示さない薄膜トランジスタしか得られていない。
特許文献９には、酸化インジウム及び酸化イットリウムを用いたスパッタリングターゲット、及びそのターゲットを用いた酸化物薄膜及び半導体に関する記載がある。しかしながら、生成した酸化物薄膜が微結晶質であるか否かについては記載がない。
特許文献１０は、柱状に結晶が配置した酸化物薄膜を開示しており、柱状結晶は乱雑な微結晶を含みにくいために酸素欠損の下限値を低くすることが可能であり、加熱後のキャリヤー密度をアニール時間により幅広く制御することができると記載している。これにより、結晶質酸化物半導体膜のキャリヤー密度をゲート絶縁膜側から膜厚方向に（順次）減少させ、ゲート絶縁膜界面から一定の領域の平均キャリヤー密度を１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲に調整することが可能となると記載している。しかし、特許文献１０の発明では、微結晶を含むことは好ましくないと記載している。
特許文献１１は、チャネル層が広がり抵抗値の低い領域と広がり抵抗値の高い領域を有するＴＦＴを開示している。チャネル層を形成する材料は、結晶系材料であってもアモルファス材料であってもよいと記載されているが、微結晶については言及されていない。
上述したように、結晶質酸化物半導体は、薄膜トランジスタ製造の各工程での様々な熱負荷、酸化負荷、還元負荷等によってキャリヤー密度が変動する課題を抱えている。また、微結晶質の酸化物半導体薄膜をチャネル層として用いることを特徴とする薄膜トランジスタであって、安定で優れたＴＦＴ性能を有するものは未だ報告されていない。
本発明の目的は、安定したキャリヤー密度を有する微結晶質酸化物半導体膜、及び薄膜トランジスタのチャネル層として用いたときに、飽和移動度が高い薄膜トランジスタを提供することである。
上記目的を達成するため本発明者らは鋭意研究を行い、均質な微結晶質酸化物薄膜を作製すると、その後のアニールによりさらに均質な微結晶体となり、チャネル長が短くなっても均質性の高い良質な薄膜トランジスタが得られることを見出し、本発明を完成させた。
上記目的を達成するため本発明者らは鋭意研究を行い、均質な微結晶質酸化物薄膜を作製すると、その後のアニールによりさらに均質な微結晶体となり、チャネル長が短くなっても均質性の高い良質な薄膜トランジスタが得られることを見出し、本発明を完成させた。
多結晶系の酸化物半導体薄膜をチャネル層として用いる薄膜トランジスタの場合、その結晶粒径が大きく、チャネル長（ソース電極−ドレイン電極の間隔）が長い場合は、そのチャネル間に存在する多結晶系酸化物薄膜の粒界は多数存在することが可能となる。逆に、チャネル長が短くなるとそのチャネル間に存在する多結晶系酸化物薄膜の粒界が存在しない場合と粒界が1つ以上存在する場合があり、性能に極端なバラツキが生じることがある。つまり、一つの結晶粒子の上にチャネルが存在し粒界が存在しない場合には高性能なＴＦＴとして作動するが、チャネル間に粒界が１つ、もしくは２つ以上存在する場合はその粒界でのキャリヤーの散乱が生じ、キャリヤーの移動度が極端に低下する場合があることを見出した。チャネル間が短くなればなるほど、粒界が存在しない場合と存在する場合が生じる頻度が大きくなると予想される。この場合、チャネル長が２０μｍ程度と長ければ、多結晶質の酸化物半導体の平均粒径が５μｍ程度でも、幾つかの粒界が必ず存在することになり、ＴＦＴ素子間のバラツキはそれほど大きなものにはならないと考えられる。しかしながら、チャネル長が５μｍ以下の場合には、酸化物半導体の平均粒径が５μｍ以上であると、ＴＦＴのチャネル間にその粒界が存在する場合と存在しない場合が生じ、極端な性能の差が出ることが考えられる。
これを解決する方法として、多結晶の酸化物半導体の結晶粒径をチャネル長よりも小さい微結晶にすることにより、ＴＦＴ素子間のバラツキを抑えることができると考えられる。しかしながら、微結晶にしてしまうと、上述したように粒界での散乱により、キャリヤーの移動度が低下することが考えられる。
ここで、キャリヤーの散乱は、バンド構造の伝導体の底に存在する粒界により形成されるエネルギー障壁により生じると考えられる。このキャリヤーの散乱の程度は、キャリヤーの密度に依存し、キャリヤー密度が低い場合は、この障壁を越えるのに大きなエネルギーを要するため、移動度が低下すると考えられる。一方、キャリヤー密度が高いと、相対的にこの障壁は低くなり、キャリヤー散乱の効果も小さくなり、移動度は低下しないと考えられる。
ここで、キャリヤーの散乱は、バンド構造の伝導体の底に存在する粒界により形成されるエネルギー障壁により生じると考えられる。このキャリヤーの散乱の程度は、キャリヤーの密度に依存し、キャリヤー密度が低い場合は、この障壁を越えるのに大きなエネルギーを要するため、移動度が低下すると考えられる。一方、キャリヤー密度が高いと、相対的にこの障壁は低くなり、キャリヤー散乱の効果も小さくなり、移動度は低下しないと考えられる。
しかしながら、チャネル全体の酸化物半導体のキャリヤー密度を高くしていくと、半導体ではなく伝導体となりＴＦＴ特性を示さなくなる。
そこで、化学蒸着（ＣＶＤ）処理等により、微結晶質酸化物薄膜（薄膜トランジスタのチャネル部となる）のキャリヤー密度を一旦高くした後、熱処理により、酸化物薄膜のキャリヤー密度を一定のレベルまで下げることで、微結晶であっても高移動度の酸化物半導体を用いた薄膜トランジスタを完成するに至った。
そこで、化学蒸着（ＣＶＤ）処理等により、微結晶質酸化物薄膜（薄膜トランジスタのチャネル部となる）のキャリヤー密度を一旦高くした後、熱処理により、酸化物薄膜のキャリヤー密度を一定のレベルまで下げることで、微結晶であっても高移動度の酸化物半導体を用いた薄膜トランジスタを完成するに至った。
本発明によれば、以下の酸化物半導体薄膜、薄膜トランジスタ等が提供される。
１．酸化インジウムを主成分とする微結晶を含む酸化物半導体薄膜。
２．走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、前記微結晶の平均結晶粒径が、３μｍ以下である１に記載の酸化物半導体薄膜。
３．さらにガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有する１又は２に記載の酸化物半導体薄膜。
４．前記酸化物半導体薄膜中の全金属元素に対する前記ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素の合計の含有量が、１原子％超〜２０原子％以下である１〜３のいずれかに記載の酸化物半導体薄膜。
５．さらにスズ元素を含有する１〜４のいずれかに記載の酸化物半導体薄膜。
６．前記酸化物半導体薄膜中の全金属元素に対する前記スズ元素の含有量が、１．０原子％以下である５に記載の酸化物半導体薄膜。
７．前記酸化物半導体薄膜の表面を走査イオン顕微鏡法（ＳＩＭ）により観察したときに、５μｍ×５μｍの測定視野中に存在する、結晶粒径が０．５μｍ以下の微結晶の占める割合が２０％以下である１〜６のいずれかに記載の酸化物半導体薄膜。
８．ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、チャネル層と、を有し、
前記チャネル層は、ゲート絶縁膜と保護絶縁膜の間に位置し、１〜７のいずれかに記載の酸化物半導体薄膜からなる、薄膜トランジスタ。
９．飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である８に記載の薄膜トランジスタ。
１０．８又は９に記載の薄膜トランジスタを用いた電気機器又は車両。
１１．酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程とを含む、微結晶質酸化物半導体薄膜の製造方法。
１２．前記スパッタリング法により薄膜を形成する工程における、スパッタリングガス中のＨ２Ｏ及びＨ２のいずれか一方又は両方の含有量を０．１〜２０体積％とする１１に記載の微結晶質酸化物半導体薄膜の製造方法。
１３．前記熱処理により微結晶を析出させる工程における、熱処理温度を１５０℃以上４００℃以下とする１１又は１２に記載の微結晶質酸化物半導体薄膜の製造方法。
１４．前記スパッタリング法により得られた薄膜、又は前記熱処理により微結晶を析出させた前記酸化物薄膜を、さらに化学蒸着（ＣＶＤ）処理する工程と、前記化学蒸着処理後に熱処理する工程とを含む１１〜１３のいずれかに記載の微結晶質酸化物半導体薄膜の製造方法。
１５．１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜。
１６．１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜を用いた薄膜トランジスタ。
１７．飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である１６に記載の薄膜トランジスタ。
１．酸化インジウムを主成分とする微結晶を含む酸化物半導体薄膜。
２．走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、前記微結晶の平均結晶粒径が、３μｍ以下である１に記載の酸化物半導体薄膜。
３．さらにガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有する１又は２に記載の酸化物半導体薄膜。
４．前記酸化物半導体薄膜中の全金属元素に対する前記ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素の合計の含有量が、１原子％超〜２０原子％以下である１〜３のいずれかに記載の酸化物半導体薄膜。
５．さらにスズ元素を含有する１〜４のいずれかに記載の酸化物半導体薄膜。
６．前記酸化物半導体薄膜中の全金属元素に対する前記スズ元素の含有量が、１．０原子％以下である５に記載の酸化物半導体薄膜。
７．前記酸化物半導体薄膜の表面を走査イオン顕微鏡法（ＳＩＭ）により観察したときに、５μｍ×５μｍの測定視野中に存在する、結晶粒径が０．５μｍ以下の微結晶の占める割合が２０％以下である１〜６のいずれかに記載の酸化物半導体薄膜。
８．ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、チャネル層と、を有し、
前記チャネル層は、ゲート絶縁膜と保護絶縁膜の間に位置し、１〜７のいずれかに記載の酸化物半導体薄膜からなる、薄膜トランジスタ。
９．飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である８に記載の薄膜トランジスタ。
１０．８又は９に記載の薄膜トランジスタを用いた電気機器又は車両。
１１．酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程とを含む、微結晶質酸化物半導体薄膜の製造方法。
１２．前記スパッタリング法により薄膜を形成する工程における、スパッタリングガス中のＨ２Ｏ及びＨ２のいずれか一方又は両方の含有量を０．１〜２０体積％とする１１に記載の微結晶質酸化物半導体薄膜の製造方法。
１３．前記熱処理により微結晶を析出させる工程における、熱処理温度を１５０℃以上４００℃以下とする１１又は１２に記載の微結晶質酸化物半導体薄膜の製造方法。
１４．前記スパッタリング法により得られた薄膜、又は前記熱処理により微結晶を析出させた前記酸化物薄膜を、さらに化学蒸着（ＣＶＤ）処理する工程と、前記化学蒸着処理後に熱処理する工程とを含む１１〜１３のいずれかに記載の微結晶質酸化物半導体薄膜の製造方法。
１５．１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜。
１６．１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜を用いた薄膜トランジスタ。
１７．飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である１６に記載の薄膜トランジスタ。
本発明によれば、安定したキャリヤー密度を有する酸化物半導体膜、及び飽和移動度が高い薄膜トランジスタが提供できる。
１．酸化物半導体薄膜
本発明に係る酸化物半導体薄膜（以下、本発明の薄膜ということがある）は、酸化インジウムを主成分とする微結晶を含むことを特徴とする。
ここで、「酸化インジウムを主成分とする」とは、薄膜を構成する酸化物の５０重量％以上が酸化インジウムであることを意味し、好ましくは７０重量％以上、より好ましくは８０重量％以上である。
「微結晶」とは、走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、平均結晶粒径（グレインサイズ）が通常、１〜１０μｍ以下の結晶の集合体であることを意味する。尚、結晶粒径を測定するに当たり、粒界の判別に、結晶の方向をカラー表示可能な電子後方散乱像（ＥＢＳＤ）を補足的に用いることができる。
本発明に係る酸化物半導体薄膜（以下、本発明の薄膜ということがある）は、酸化インジウムを主成分とする微結晶を含むことを特徴とする。
ここで、「酸化インジウムを主成分とする」とは、薄膜を構成する酸化物の５０重量％以上が酸化インジウムであることを意味し、好ましくは７０重量％以上、より好ましくは８０重量％以上である。
「微結晶」とは、走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、平均結晶粒径（グレインサイズ）が通常、１〜１０μｍ以下の結晶の集合体であることを意味する。尚、結晶粒径を測定するに当たり、粒界の判別に、結晶の方向をカラー表示可能な電子後方散乱像（ＥＢＳＤ）を補足的に用いることができる。
走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、微結晶の平均結晶粒径は、好ましくは３μｍ以下であり、より好ましくは２μｍ以下であり、さらに好ましくは１μｍ以下である。平均結晶粒径の下限としては、０．５μｍ程度である。本発明において、結晶粒径はクラムバイン径を意味する。
平均結晶粒径は、通常５μｍ×５μｍの測定視野でクラムバイン径を測定し、その平均値として求める。膜のサイズにより、５μｍ×５μｍの測定視野が確保できない場合には、分析可能な最大サイズで計測すればよい。
但し、平均結晶粒径が０．１μｍ以下となり、Ｘ線回折（ＸＲＤ）による測定により、ピークが観察されない状態は「非晶質」となる。
平均結晶粒径が３μｍを超えると結晶質酸化物半導体となりやすく、移動度が向上しなかったり、酸化物半導体薄膜の特性の安定性が確保できなくなったりする場合がある。また、非晶質の場合には、移動度が低下したり、酸化物半導体薄膜の特性の安定性が確保できなくなったりする場合がある。
平均結晶粒径は、通常５μｍ×５μｍの測定視野でクラムバイン径を測定し、その平均値として求める。膜のサイズにより、５μｍ×５μｍの測定視野が確保できない場合には、分析可能な最大サイズで計測すればよい。
但し、平均結晶粒径が０．１μｍ以下となり、Ｘ線回折（ＸＲＤ）による測定により、ピークが観察されない状態は「非晶質」となる。
平均結晶粒径が３μｍを超えると結晶質酸化物半導体となりやすく、移動度が向上しなかったり、酸化物半導体薄膜の特性の安定性が確保できなくなったりする場合がある。また、非晶質の場合には、移動度が低下したり、酸化物半導体薄膜の特性の安定性が確保できなくなったりする場合がある。
本発明の薄膜は、さらにガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有することが好ましい。
ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有させることにより微結晶化を促進することができる。これらの元素のうち、ガリウム、アルミニウム、イットリウム及びサマリウムから選ばれた１種以上を含むことが好ましい。特に好ましくは、酸素不動態膜を作るアルミニウム及び／又はイットリウムである。これらの元素の金属イオンは、インジウムイオンとイオン半径が異なり、これらの元素を含有させることで、酸化インジウムの平均結晶粒径が３μｍ超にならないように制御できるようになる利点を有する。
ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有させることにより微結晶化を促進することができる。これらの元素のうち、ガリウム、アルミニウム、イットリウム及びサマリウムから選ばれた１種以上を含むことが好ましい。特に好ましくは、酸素不動態膜を作るアルミニウム及び／又はイットリウムである。これらの元素の金属イオンは、インジウムイオンとイオン半径が異なり、これらの元素を含有させることで、酸化インジウムの平均結晶粒径が３μｍ超にならないように制御できるようになる利点を有する。
前記酸化物半導体薄膜中の全金属元素に対する前記ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素の合計の含有量は、１原子％超〜２０原子％以下であることが好ましく、５原子％〜１５原子％以下であることがより好ましく、１０原子％〜１５原子％以下がさらに好ましい。これらの元素の合計の含有量が１原子％未満では、平均結晶粒径が３μｍ超になるおそれがある。一方、２０原子％超では、非晶質の酸化物半導体薄膜しか得られないおそれがある。
また、各元素の原子％は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
また、各元素の原子％は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
本発明の薄膜は、インジウム元素及び上記元素に加えて、さらにスズ元素を含有することが好ましい。
スズ元素の添加により、後述する化学蒸着（ＣＶＤ）処理による微結晶質酸化物半導体薄膜のキャリヤー密度を効果的に向上させることができる。本発明において「キャリヤー密度の向上」とは、薄膜成膜後の化学蒸着（ＣＶＤ）処理前後にホール測定によるキャリヤー密度の測定を行った場合にＣＶＤ処理後におけるキャリヤー密度が増大していることを意味する。
スズ元素の添加により、後述する化学蒸着（ＣＶＤ）処理による微結晶質酸化物半導体薄膜のキャリヤー密度を効果的に向上させることができる。本発明において「キャリヤー密度の向上」とは、薄膜成膜後の化学蒸着（ＣＶＤ）処理前後にホール測定によるキャリヤー密度の測定を行った場合にＣＶＤ処理後におけるキャリヤー密度が増大していることを意味する。
前記酸化物半導体薄膜中の全金属元素に対する前記スズ元素の含有量は、１．０原子％以下であることが好ましく、より好ましくは０.５原子％以下、さらに好ましくは０.３原子％以下である。１．０原子％超では、スズイオンのキャリヤーの散乱効果が大きくなり、移動度が低下する場合がある。スズ元素を添加しない場合より、添加した場合の方が、よりキャリヤーの制御が容易になるので、スズ元素の添加量の下限は、０．０１原子％以上であることが好ましく、より好ましくは０．０５原子％以上である。
前記酸化物半導体膜の表面を走査イオン顕微鏡法（ＳＩＭ）により観察したときに、５μｍ×５μｍの測定視野中に存在する、結晶粒径が０．５μｍ以下の微結晶の占める割合が２０％以下であることが好ましく、より好ましくは１５％以下である。
また、前記酸化物半導体膜の表面をＳＩＭにより観察したときの、５μｍ×５μｍの測定視野に占める３μｍ以下の結晶数の面積の割合は、８０％以上であることが好ましく、より好ましくは９０％以上である。さらに、結晶粒径が０．５μｍ以下の結晶数の割合が２０％以下であることが好ましく、より好ましくは１５％以下である。０．５μｍ以下の微結晶は、アモルファス状に近い相であり、この相が多くなると、薄膜トランジスタの移動度が低下する場合がある。
２．薄膜トランジスタ（ＴＦＴ）
本発明に係る薄膜トランジスタ（以下、本発明のＴＦＴということがある）は、ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、チャネル層と、を有し、
前記チャネル層は、ゲート絶縁膜と保護絶縁膜の間に位置し、上記本発明に係る酸化物半導体薄膜からなることを特徴とする。
チャネル層が、上記本発明に係る酸化物半導体薄膜からなることにより、キャリヤー密度の変動が抑制され、飽和移動度が高い薄膜トランジスタが得られる。
本発明に係る薄膜トランジスタ（以下、本発明のＴＦＴということがある）は、ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、チャネル層と、を有し、
前記チャネル層は、ゲート絶縁膜と保護絶縁膜の間に位置し、上記本発明に係る酸化物半導体薄膜からなることを特徴とする。
チャネル層が、上記本発明に係る酸化物半導体薄膜からなることにより、キャリヤー密度の変動が抑制され、飽和移動度が高い薄膜トランジスタが得られる。
図１は、本発明の一実施形態であるボトムゲート逆スタガ型薄膜トランジスタの例を示す概略断面図である。
薄膜トランジスタは、ゲート電極付き基板２０上に、ソース電極５０及びドレイン電極６０が形成されている。ゲート絶縁膜３０は、ゲート電極２０と接して形成されている。ゲート絶縁膜３０の上には、ソース電極５０とドレイン電極６０が形成され、ソース電極５０とドレイン電極６０の間には、チャネル層４０が形成されている。チャネル層４０はゲート絶縁膜３０に接している。ソース電極５０、ドレイン電極６０、チャネル層４０を覆って保護絶縁膜層７０，７０ａが形成されている。チャネル層４０は、ゲート絶縁膜３０と保護絶縁膜層７０ａの間にあって、これら層と接している。
薄膜トランジスタは、ゲート電極付き基板２０上に、ソース電極５０及びドレイン電極６０が形成されている。ゲート絶縁膜３０は、ゲート電極２０と接して形成されている。ゲート絶縁膜３０の上には、ソース電極５０とドレイン電極６０が形成され、ソース電極５０とドレイン電極６０の間には、チャネル層４０が形成されている。チャネル層４０はゲート絶縁膜３０に接している。ソース電極５０、ドレイン電極６０、チャネル層４０を覆って保護絶縁膜層７０，７０ａが形成されている。チャネル層４０は、ゲート絶縁膜３０と保護絶縁膜層７０ａの間にあって、これら層と接している。
ここで、チャネル層とは、ゲート電極に相対しゲート絶縁膜に接する半導体の内、ソース電極とドレイン電極に挟まれる領域であり、半導体の膜厚を有する。より具体的には、半導体膜の膜厚、チャネル長（ソース電極とドレイン電極の間隔）及びチャネル幅（ソース電極とドレイン電極の幅）で領域の範囲が規定される。
本発明のＴＦＴの各層の積層構成、チャネル層となる酸化物半導体を除く各層の材料、成膜方法、パターニング方法、膜厚等は特に制限されず、目的とするＴＦＴ性能に応じて適宜設計すればよい。
例えば、その上にＴＦＴを作製するための基材としては、基材とゲート電極を兼ねる材料を用いてもよいが、基材と電極を異なる材料としてもよい。この場合、絶縁性の基材が好ましい。このような基材としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラス等、フュージョン法やフロート法で作製される無アルカリガラス基材等に代表されるガラス基材、セラミック基材の他、後述する本発明に係る薄膜トランジスタの製造工程の処理温度に耐えうる耐熱性を有するプラスチック基材等が挙げられる。また、ステンレス合金等の金属基材の表面に絶縁膜を設けた基板を適用してもよい。基材がマザーガラスの場合、基材の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、又は７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍ又は１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。また基材に下地膜として絶縁膜を形成してもよい。下地膜は、例えば、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜を単層又は積層で形成する。
さらに、熱酸化膜付きシリコン基板を、ゲート絶縁膜及びゲート電極付きの基板とみなすこともできる。この場合、ゲート絶縁膜が熱酸化膜であり、ゲート電極をシリコンとする。
さらに、熱酸化膜付きシリコン基板を、ゲート絶縁膜及びゲート電極付きの基板とみなすこともできる。この場合、ゲート絶縁膜が熱酸化膜であり、ゲート電極をシリコンとする。
ゲート絶縁膜の材料としては、例えばＳｉＯ２，ＳｉＮｘ，ＳｉＯＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物が挙げられる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
ドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，酸化インジウム亜鉛，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｗ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
保護絶縁膜を形成する材料としては、酸素透過性を有する絶縁膜（以下、酸素透過性絶縁膜と略記する場合がある。）であることが望ましい。
酸素透過性絶縁膜としては、例えばＳｉＯ２，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３等の膜が挙げられる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＯＮ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２である。これら酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。酸素透過性絶縁膜は、プラズマＣＶＤ法又はスパッタリング法を用いて形成する。好ましくは、酸素を含む希ガス雰囲気下においてスパッタリング法にて成膜する。
酸素透過性絶縁膜としては、例えばＳｉＯ２，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３等の膜が挙げられる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＯＮ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２である。これら酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。酸素透過性絶縁膜は、プラズマＣＶＤ法又はスパッタリング法を用いて形成する。好ましくは、酸素を含む希ガス雰囲気下においてスパッタリング法にて成膜する。
また、プラズマＣＶＤ法において、前記基板を２５０〜４５０℃の範囲、好ましくは３００〜４００℃の範囲、より好ましくは３５０℃に保持し、原料ガス（ＳｉＨ４：Ｎ２Ｏ：Ｎ２）の比を1：１０：１０〜1：１００：１００の割合で５０〜３００Ｐａの圧力で導入して、厚さ１００〜３００ｎｍの保護絶縁膜を形成してもよい。
本発明のＴＦＴは、飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上であることが好ましく、より好ましくは５０ｃｍ２／Ｖ・ｓｅｃ以上、さらに好ましくは１００ｃｍ２／Ｖ・ｓｅｃ以上である。
本発明のＴＦＴは、電気機器又は車両に好適に用いられる。
本発明のＴＦＴを用いることで、電気機器や車両がより安定した動作性を有するものとなる。
本発明のＴＦＴを用いることで、電気機器や車両がより安定した動作性を有するものとなる。
３．微結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
本発明に係る微結晶質酸化物半導体薄膜の製造方法は、
酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程とを含むことを特徴とする。
本発明に係る微結晶質酸化物半導体薄膜の製造方法は、
酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程とを含むことを特徴とする。
微結晶を形成する工程としては、スパッタリング法により薄膜を形成するときでもよいし、非晶質膜を形成した後、熱処理により微結晶を析出させてもよいし、また、後述するＣＶＤ処理中に微結晶を析出させてもよいし、その後の熱処理中に微結晶を析出させてもよいが、スパッタリングにより薄膜を形成するとき、又は非晶質膜を形成した後、熱処理により微結晶を析出させることが好ましい。
酸化物薄膜の成膜方法としては、スパッタリング法が好ましい。また、ＲＦスパッタ、ＤＣスパッタ、ＡＣスパッタ等各種のスパッタ法を用いることができるが、ＤＣスパッタ及びＡＣスパッタが、生産性、安定スパッタ性等から好ましい。スパッタ用のターゲットとしては、平板型やシリンドリカル形状のターゲットが使用可能であり、装置により適宜選択すればよい。用いる酸化インジウムを主成分とするスパッタリングターゲットは、前記本発明の薄膜の説明で記載した元素組成を有することが好ましい。スパッタリングターゲットの製造方法は、特に限定されないが、通常は所定の酸化物粉末を混合、焼結し、機械加工を経て形成される。
スパッタリングにより薄膜を形成するときに微結晶を形成しようとする場合には、基板を加熱状態で成膜することが好ましい。基板温度は、１００℃〜４００℃にセットすることが好ましい。基板温度が１００℃未満では、微結晶化しない場合がある。また、４００℃超では、微結晶ではなく平均粒径が３μｍ超になる場合がある。スパッタリングにより非晶質膜が得られた場合には、その後の加熱処理により微結晶化すればよい。
前記スパッタリング法により薄膜を形成する工程における、スパッタリングガス中のＨ２Ｏ及びＨ２のいずれか一方又は両方の含有量を０．１〜２０体積％とすることが好ましく、より好ましくは１体積％以上、２０体積％、さらに好ましくは、５体積％以上、２０体積％以下であり、特に好ましくは、１０体積％以上、１５体積％以下である。水分及び／又は水素を含有させることにより、容易に微結晶を得られるようになる。水分及び／又は水素の含有量が０．１体積％未満の場合は、微結晶を得るのが難しく結晶質になる場合があり、２０体積％超になると非晶質しか得られない場合がある。
上記スパッタリング工程で成膜された酸化物薄膜が非晶質である場合には、成膜後の熱処理により微結晶化する。熱処理は、１５０℃以上、４００℃以下の温度で行うことが好ましい。熱処理温度が１５０℃未満では、微結晶が得られないおそれがあり、４００℃超では、結晶が３μｍ超の結晶になるおそれがある。好ましくは、２００℃以上、３５０℃以下である。熱処理時間は、１〜１２０分が好ましい。１分未満では微結晶化しない場合があり、１２０分超では時間が長くなり、結晶が３μｍ超に成長したり、加熱処理の費用が高価になったりすることがある。
この熱処理は後述するＣＶＤ処理と同時に行うこともできる。
この熱処理は後述するＣＶＤ処理と同時に行うこともできる。
前記スパッタリング法により得られた薄膜、又は前記熱処理により微結晶を析出させた前記酸化物薄膜を、さらに化学蒸着（ＣＶＤ）処理する工程と、前記化学蒸着処理後に熱処理する工程とを含むことが好ましい。
酸化物薄膜のＣＶＤ処理は、薄膜トランジスタの製造において、層間絶縁膜やゲート絶縁膜としてＳｉＯｘやＳｉＮｘ、ＳｉＯＮｘ等の薄膜を酸化物薄膜の上に形成する工程で行うことができる。この処理により、微結晶質酸化物半導体薄膜のキャリヤー密度を向上させることができる。キャリヤー密度の向上については、前述した通りである。
ＣＶＤ処理後のキャリヤー密度は、１．０×１０１８個／ｃｍ３以上であることが好ましく、１．０×１０１９個／ｃｍ３であることがより好ましい。ＣＶＤ処理後のキャリヤー密度が１．０×１０２１個／ｃｍ３超になると、その後の熱処理でＴＦＴ特性を示さなくなる場合があるので、ＣＶＤ処理後のキャリヤー密度の上限は、１．０×１０２１個／ｃｍ３以下とすることが好ましく、１．０×１０２０個／ｃｍ３以下がより好ましい。
ＣＶＤ処理の後に行う熱処理は、前述したように、ＣＶＤ処理によって増大した酸化物薄膜のキャリヤー密度を所望のレベルまで低減するために行う。酸化物薄膜の表面（薄膜トランジスタのチャネル表面）から酸化することにより、酸化物薄膜の厚さ方向でキャリヤー密度の傾斜を持たせることができる。この処理により、薄膜表面近くはキャリヤー密度が低いが、ゲート絶縁膜近傍のキャリヤー密度は高いままとすることができる。
従来技術では、ＣＶＤ処理後の熱処理による酸化速度が速く、酸素の酸化物薄膜への拡散速度をコントロールすることができなかったため、微結晶質酸化物薄膜のキャリヤー密度を制御できなかった。そのため、キャリヤー密度が高すぎて導体となってしまったり、逆にキャリヤー密度が低すぎて不導体となってしまい、安定した半導体が得られていなかった。本発明では、この熱処理での酸素の拡散係数をコントロールする手段を見出したことで安定な微結晶質酸化物半導体薄膜を得ることができるようになった。
この薄膜表面からの酸化により、確実にゲート絶縁膜近傍のみ高いキャリヤー密度に制御するには、この酸化物半導体への酸素の拡散を制御する必要がある。この酸素の拡散を制御する方法として、低温でゆっくり酸化する方法、酸素拡散を抑える効果のある金属酸化物を添加する方法、又はその両方を行う方法が考えられる。
低温でゆっくり酸化することによって酸素の拡散をコントロールする方法としては、は、２００℃以上、４００℃以下の温度で熱処理を行うことが好ましい。２００℃未満では、キャリヤー密度が十分に低減できない場合があり、４００℃超では、キャリヤー密度が低下し過ぎたり、結晶粒径が３μｍ超の結晶になる場合がある。好ましくは、２５０℃以上、３５０℃以下である。熱処理時間は、１分から１２０分が好ましい。１分未満ではキャリヤー密度の低減効果が得られない場合があり、１２０分超では時間が長くなり、キャリヤー密度が低下しすぎたり、結晶粒径が３μｍ超となったり、加熱処理の費用が高価になったりするおそれがある。
酸素拡散を抑える効果のある金属酸化物を添加することによって酸素の拡散をコントロールする方法としては、酸化物薄膜に前述のガリウム（Ｇａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、及びランタノイド元素から選ばれた１種以上の元素を含有させたり、スズ（Ｓｎ）を含有させる方法、並びに上記元素とスズ（Ｓｎ）とを含有させる方法が挙げられる。
上記元素としては、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）及びサマリウム（Ｓｍ）が好ましく、酸素不動態膜を形成する性質を有するアルミニウム（Ａｌ）及びイットリウム（Ｙ）が特に好ましい。アルミニウム（Ａｌ）及びイットリウム（Ｙ）は、薄膜表面に当該酸素不動態膜を形成して薄膜内部への酸素の拡散を抑制することができる。ＣＶＤ処理後の加熱処理による酸化物半導体のキャリヤー密度を下げる工程において、酸素が酸化物半導体内部に拡散し、酸素欠損と反応し、キャリヤー密度を低減（図１、４４：低キャリヤー領域）して行く。更に内部に酸素が拡散し酸素欠損と反応してキャリヤー密度を低減していくが、この酸素の拡散を制御してゲート絶縁膜近傍の酸化物半導体のキャリヤー密を高い状態（図１、４２：高キャリヤー領域）に保ったままにすることにより、薄膜トランジスタの移動度を高くすることができることになる。このように、酸素不動態膜を形成する能力のある金属酸化物を薄膜トランジスタに入れることにより、酸素拡散を制御できるようになる。
上記元素としては、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）及びサマリウム（Ｓｍ）が好ましく、酸素不動態膜を形成する性質を有するアルミニウム（Ａｌ）及びイットリウム（Ｙ）が特に好ましい。アルミニウム（Ａｌ）及びイットリウム（Ｙ）は、薄膜表面に当該酸素不動態膜を形成して薄膜内部への酸素の拡散を抑制することができる。ＣＶＤ処理後の加熱処理による酸化物半導体のキャリヤー密度を下げる工程において、酸素が酸化物半導体内部に拡散し、酸素欠損と反応し、キャリヤー密度を低減（図１、４４：低キャリヤー領域）して行く。更に内部に酸素が拡散し酸素欠損と反応してキャリヤー密度を低減していくが、この酸素の拡散を制御してゲート絶縁膜近傍の酸化物半導体のキャリヤー密を高い状態（図１、４２：高キャリヤー領域）に保ったままにすることにより、薄膜トランジスタの移動度を高くすることができることになる。このように、酸素不動態膜を形成する能力のある金属酸化物を薄膜トランジスタに入れることにより、酸素拡散を制御できるようになる。
また、スズ（Ｓｎ）は、低い酸化還元エネルギーで容易に２価と４価の間を遷移することができる。この性質によって、ＣＶＤ処理工程で、容易に４価から２価へ還元される場合があり、その後の酸化処理により、容易に２価から４価へ酸化することができる。この加熱酸化処理により、酸素欠損が消失しキャリヤー密度が極端に低下してしまいそうになった場合、スズが酸化インジウム結晶中で活性化してキャリヤーを発生し、極端なキャリヤーの低下がなくなり、安定した薄膜トランジスタ特性を示すようになる。また、加熱による酸化処理により、表面近傍より酸素が拡散し酸素欠損と反応し、酸素欠損を消失させ、表面近傍のキャリヤー密度を低下させながら、だんだん内部へ酸素が拡散し、表面は酸化されてキャリヤー密度が少ない層（図１、４４）とキャリヤー密度が多い層（図１、４２）を形成する様になる。この酸素が少ない薄膜の底部近傍（ゲート絶縁膜近傍、図１、４２）では、２価に還元されたスズは、周囲の金属酸化物、例えば、酸化インジウムから酸素原子を奪って自身は４価に遷移し、酸化インジウムに酸素欠損、即ち、キャリヤーを発生させると考えられる。熱処理により、薄膜の表面近傍（図１、４４）のキャリヤー密度は低減されるが、底部近傍（図１、４２）ではキャリヤー密度はそれほど低減されないと考えられる。
上記熱処理によってキャリヤー密度を所望のレベルまで低減した微結晶質酸化物半導体薄膜を、ＴＦＴのチャネル層として用いると、微結晶であるにもかかわらず、飽和移動度を向上させることができる。
上記本発明に係る微結晶質酸化物半導体薄膜の製造方法によれば、酸化インジウムを主成分とする酸化物薄膜を形成し、これを微結晶状態にすることにより薄膜を安定化させ、ＴＦＴ製造工程でのＣＶＤ処理工程での還元によりキャリヤー密度を向上させ、さらにその後の熱処理によりキャリヤー密度を低減させる。これにより、安定化された酸化物半導体とすることができ、その結果、ＴＦＴの飽和移動度を向上させることができる。
本発明によれば、
酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程と、
前記薄膜を化学蒸着（ＣＶＤ）処理する工程と、
さらに前記薄膜を熱処理する工程とを含む方法によって製造された微結晶質酸化物半導体薄膜、さらにそれを用いた薄膜トランジスタが得られる。
上記方法によって得られた微結晶質酸化物半導体薄膜は、キャリヤー密度の変動が押さえ込まれて安定化されている。当該微結晶質酸化物半導体薄膜をチャネル層として用いたＴＦＴは高い飽和移動度を示す。
酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程と、
前記薄膜を化学蒸着（ＣＶＤ）処理する工程と、
さらに前記薄膜を熱処理する工程とを含む方法によって製造された微結晶質酸化物半導体薄膜、さらにそれを用いた薄膜トランジスタが得られる。
上記方法によって得られた微結晶質酸化物半導体薄膜は、キャリヤー密度の変動が押さえ込まれて安定化されている。当該微結晶質酸化物半導体薄膜をチャネル層として用いたＴＦＴは高い飽和移動度を示す。
上記ＴＦＴは、飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上であることが好ましく、より好ましくは５０ｃｍ２／Ｖ・ｓｅｃ以上、さらに好ましくは１００ｃｍ２／Ｖ・ｓｅｃ以上である。
上記のように、微結晶質の酸化物半導体薄膜は、従来は酸化物半導体として不安定であったり、これを用いた薄膜トランジスタの性能に著しいバラツキを生じる等の欠点があったが、本発明によって、薄膜トランジスタのチャネル層として用いても十分な安定性と飽和移動度を実現することが可能になった。
本発明の酸化物半導体薄膜は、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置等に用いられる薄膜トランジスタ（ＴＦＴ）等に有用である。
本発明の酸化物薄膜は、太陽電池や、液晶、有機エレクトロルミネッセンス、無機エレクトロルミネッセンス等の表示素子やパワー半導体素子、タッチパネル等の電子機器に好適に使用でき、これらは電気機器や車両に好適に使用できる。
本発明の酸化物薄膜は、太陽電池や、液晶、有機エレクトロルミネッセンス、無機エレクトロルミネッセンス等の表示素子やパワー半導体素子、タッチパネル等の電子機器に好適に使用でき、これらは電気機器や車両に好適に使用できる。
実施例１：Ｉｎ系
１）薄膜トランジスタ（ＴＦＴ）の作製
本実施例では、図１に示すボトムゲート型（逆スタガ型）のＴＦＴを作製した。
スパッタリングターゲットとして表１に示す酸化インジウム１００％組成（原子比）を有する多結晶焼結体を用いた。
熱酸化シリコンからなるゲート絶縁膜３０が形成されている低抵抗ｎ型結晶シリコン基板（基板兼ゲート電極）２０上に、ＤＣスパッタ法により、チャネル層（酸化物半導体層）４０として厚さ５０ｎｍのＩｎ２Ｏ３酸化物半導体膜を成膜した。成膜レートは８ｎｍ／分であった。基板温度その他の成膜条件は表１に記載の通りであった。尚、Ｉｎ２Ｏ３堆積時にシャドーマスクを利用しているので、チャネル層はパターニングされた状態の半導体膜が形成された。
得られた積層体を大気中にて表１に示す温度及び時間加熱処理した。
１）薄膜トランジスタ（ＴＦＴ）の作製
本実施例では、図１に示すボトムゲート型（逆スタガ型）のＴＦＴを作製した。
スパッタリングターゲットとして表１に示す酸化インジウム１００％組成（原子比）を有する多結晶焼結体を用いた。
熱酸化シリコンからなるゲート絶縁膜３０が形成されている低抵抗ｎ型結晶シリコン基板（基板兼ゲート電極）２０上に、ＤＣスパッタ法により、チャネル層（酸化物半導体層）４０として厚さ５０ｎｍのＩｎ２Ｏ３酸化物半導体膜を成膜した。成膜レートは８ｎｍ／分であった。基板温度その他の成膜条件は表１に記載の通りであった。尚、Ｉｎ２Ｏ３堆積時にシャドーマスクを利用しているので、チャネル層はパターニングされた状態の半導体膜が形成された。
得られた積層体を大気中にて表１に示す温度及び時間加熱処理した。
２）ソース・ドレイン電極形成
上記熱処理した酸化物薄膜を有する積層体をスパッタ装置にセットし、シャドーマスクを利用してＡｕを成膜して、ソース・ドレイン層をパターニングされた状態で形成した。
上記熱処理した酸化物薄膜を有する積層体をスパッタ装置にセットし、シャドーマスクを利用してＡｕを成膜して、ソース・ドレイン層をパターニングされた状態で形成した。
３）化学蒸着（ＣＶＤ）処理工程
上記ソース・ドレイン電極が形成された基板をプラズマＣＶＤ装置にセットし、前記基板を３５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ１００ｎｍの保護絶縁膜７０，７０ａ（ＳｉＯ２膜）を積層した。
上記ソース・ドレイン電極が形成された基板をプラズマＣＶＤ装置にセットし、前記基板を３５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ１００ｎｍの保護絶縁膜７０，７０ａ（ＳｉＯ２膜）を積層した。
４）熱処理工程
続いて、ＳｉＯ２膜が形成された基板を、大気中にて表１に示す温度及び時間加熱してＴＦＴを製造した。
続いて、ＳｉＯ２膜が形成された基板を、大気中にて表１に示す温度及び時間加熱してＴＦＴを製造した。
５）ＴＦＴの評価
下記特性について評価を行った。結果を表１に示す。
・伝達曲線は、半導体パラメーターアナライザー（ケースレーインスツルメント（株）製 ケースレー４２００）を用いて測定した。
・飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。尚、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは−１５〜２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。本発明において特に断らない限り、飽和移動度はこの方法で評価した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
・閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０−９ＡでのＶｇと定義した。
・ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として比［Ｏｎ／Ｏｆｆ］を決めた。
下記特性について評価を行った。結果を表１に示す。
・伝達曲線は、半導体パラメーターアナライザー（ケースレーインスツルメント（株）製 ケースレー４２００）を用いて測定した。
・飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。尚、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは−１５〜２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。本発明において特に断らない限り、飽和移動度はこの方法で評価した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
・閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０−９ＡでのＶｇと定義した。
・ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として比［Ｏｎ／Ｏｆｆ］を決めた。
６）ホール効果測定
上記ＴＦＴ製造工程と同時にガラス基板上に上記１）と同様にして厚さ５０ｎｍのＩｎ２Ｏ３酸化物半導体膜を成膜し、加熱処理を行った後、１ｃｍ角の正方形に切り出して、４角に金（Ａｕ）を２ｍｍ×２ｍｍ以下の大きさ位になるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良くしてホール効果測定用サンプルとした。
ガラス基板には、日本電気硝子株式会社製ＡＢＣ−Ｇを用いた。
ホール効果測定用サンプルをホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東洋テクニカ社製）にセットし、室温においてホール効果を評価し、キャリヤー密度を求めた。結果を表１に示す。
上記ＴＦＴ製造工程と同時にガラス基板上に上記１）と同様にして厚さ５０ｎｍのＩｎ２Ｏ３酸化物半導体膜を成膜し、加熱処理を行った後、１ｃｍ角の正方形に切り出して、４角に金（Ａｕ）を２ｍｍ×２ｍｍ以下の大きさ位になるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良くしてホール効果測定用サンプルとした。
ガラス基板には、日本電気硝子株式会社製ＡＢＣ−Ｇを用いた。
ホール効果測定用サンプルをホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東洋テクニカ社製）にセットし、室温においてホール効果を評価し、キャリヤー密度を求めた。結果を表１に示す。
上記ホール効果測定用サンプルの半導体膜上に、ＣＶＤ装置によりＳｉＯ２膜を成膜したのち、ホール測定を実施し、さらに加熱処理後にもホール測定を行った。結果を表１に示す。
７）半導体膜の結晶特性
スパッタ後（膜堆積後）の加熱していない膜及び加熱した後の膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価したところ、いずれも微結晶質であり、定電流ダイオード（ＣＲＤ）測定により酸化インジウムのビックスバイト型結晶の微小なピークを示した。
また、加熱後の膜について、走査イオン顕微鏡（ＳＩＭ）により表面形態を確認しクラムバイン径を計測したところ、平均粒径が３μｍ未満の微結晶の集合体であることを確認した。平均結晶粒径（グレインサイズ）は、２．２μｍ未満であった。平均結晶粒径は、膜の中央部（対角線の交点）を中心とした、５μｍ×５μｍの枠内の微結晶の粒径を測定し、これらの相加平均値として算出することで求めた。３μｍ以下の粒径の結晶の占める割合は、９８％超であり、０．５μｍ以下の粒子の割合は、１０％未満であった。これより微結晶の集合体と判断した。
スパッタ後（膜堆積後）の加熱していない膜及び加熱した後の膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価したところ、いずれも微結晶質であり、定電流ダイオード（ＣＲＤ）測定により酸化インジウムのビックスバイト型結晶の微小なピークを示した。
また、加熱後の膜について、走査イオン顕微鏡（ＳＩＭ）により表面形態を確認しクラムバイン径を計測したところ、平均粒径が３μｍ未満の微結晶の集合体であることを確認した。平均結晶粒径（グレインサイズ）は、２．２μｍ未満であった。平均結晶粒径は、膜の中央部（対角線の交点）を中心とした、５μｍ×５μｍの枠内の微結晶の粒径を測定し、これらの相加平均値として算出することで求めた。３μｍ以下の粒径の結晶の占める割合は、９８％超であり、０．５μｍ以下の粒子の割合は、１０％未満であった。これより微結晶の集合体と判断した。
実施例２〜３及び比較例１〜２：Ｉｎ系
表１に記載の原子比を有するスパッタリングターゲットを用い、表１に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表１に示す。
尚、表中の「Ｅ＋ＸＸ」は「１×１０＋ＸＸ」を意味する。
表１に記載の原子比を有するスパッタリングターゲットを用い、表１に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表１に示す。
尚、表中の「Ｅ＋ＸＸ」は「１×１０＋ＸＸ」を意味する。
実施例４〜８及び比較例３〜４：ＩｎとＡｌを含む系
表２に記載の原子比を有するスパッタリングターゲットを用い、表２に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表２に示す。
表２に記載の原子比を有するスパッタリングターゲットを用い、表２に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表２に示す。
実施例９〜１３及び比較例５〜７：ＩｎとＧａ、Ｙ、Ｌｎ及び／又はＳｎを含む系
表３に記載の原子比を有するスパッタリングターゲットを用い、表３に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表３に示す。
表３に記載の原子比を有するスパッタリングターゲットを用い、表３に示す条件で成膜、加熱処理、ＣＶＤ処理及びＣＶＤ後の熱処理を行ってＴＦＴを得た。また、実施例１と同様にＴＦＴ特性、ホール効果測定、半導体膜の結晶特性等を評価した。結果を表３に示す。
２０ ゲート電極を兼ねる基板
３０ ゲート絶縁膜
４０ チャネル層
４２ 高キャリヤー領域
４４ 低キャリヤー領域
５０ ソース電極
６０ ドレイン電極
７０，７０ａ 保護絶縁膜
３０ ゲート絶縁膜
４０ チャネル層
４２ 高キャリヤー領域
４４ 低キャリヤー領域
５０ ソース電極
６０ ドレイン電極
７０，７０ａ 保護絶縁膜
Claims (17)
- 酸化インジウムを主成分とする微結晶を含む酸化物半導体薄膜。
- 走査イオン顕微鏡（ＳＩＭ）により酸化物薄膜の表面を観察した場合に、前記微結晶の平均結晶粒径が、３μｍ以下である請求項１に記載の酸化物半導体薄膜。
- さらにガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素を含有する請求項１又は２に記載の酸化物半導体薄膜。
- 前記酸化物半導体薄膜中の全金属元素に対する前記ガリウム、アルミニウム、イットリウム、及びランタノイド元素から選ばれた１種以上の元素の合計の含有量が、１原子％超〜２０原子％以下である請求項１〜３のいずれかに記載の酸化物半導体薄膜。
- さらにスズ元素を含有する請求項１〜４のいずれかに記載の酸化物半導体薄膜。
- 前記酸化物半導体薄膜中の全金属元素に対する前記スズ元素の含有量が、１．０原子％以下である請求項５に記載の酸化物半導体薄膜。
- 前記酸化物半導体薄膜の表面を走査イオン顕微鏡法（ＳＩＭ）により観察したときに、５μｍ×５μｍの測定視野中に存在する、結晶粒径が０．５μｍ以下の微結晶の占める割合が２０％以下である請求項１〜６のいずれかに記載の酸化物半導体薄膜。
- ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、チャネル層と、を有し、
前記チャネル層は、ゲート絶縁膜と保護絶縁膜の間に位置し、請求項１〜７のいずれかに記載の酸化物半導体薄膜からなる、薄膜トランジスタ。 - 飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である請求項８に記載の薄膜トランジスタ。
- 請求項８又は９に記載の薄膜トランジスタを用いた電気機器又は車両。
- 酸化インジウムを主成分とするスパッタリングターゲットを用いてスパッタリング法により薄膜を形成する工程と、
必要により前記薄膜を熱処理して微結晶を析出させる工程とを含む、微結晶質酸化物半導体薄膜の製造方法。 - 前記スパッタリング法により薄膜を形成する工程における、スパッタリングガス中のＨ２Ｏ及びＨ２のいずれか一方又は両方の含有量を０．１〜２０体積％とする請求項１１に記載の微結晶質酸化物半導体薄膜の製造方法。
- 前記熱処理により微結晶を析出させる工程における、熱処理温度を１５０℃以上４００℃以下とする請求項１１又は１２に記載の微結晶質酸化物半導体薄膜の製造方法。
- 前記スパッタリング法により得られた薄膜、又は前記熱処理により微結晶を析出させた前記酸化物薄膜を、さらに化学蒸着（ＣＶＤ）処理する工程と、前記化学蒸着処理後に熱処理する工程とを含む請求項１１〜１３のいずれかに記載の微結晶質酸化物半導体薄膜の製造方法。
- 請求項１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜。
- 請求項１４に記載の微結晶質酸化物半導体薄膜の製造方法によって製造された微結晶質酸化物半導体薄膜を用いた薄膜トランジスタ。
- 飽和移動度が３０ｃｍ２／Ｖ・ｓｅｃ以上である請求項１６に記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015080406A JP2016201458A (ja) | 2015-04-09 | 2015-04-09 | 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015080406A JP2016201458A (ja) | 2015-04-09 | 2015-04-09 | 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016201458A true JP2016201458A (ja) | 2016-12-01 |
Family
ID=57423037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015080406A Pending JP2016201458A (ja) | 2015-04-09 | 2015-04-09 | 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016201458A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018143073A1 (ja) * | 2017-02-01 | 2018-08-09 | 出光興産株式会社 | 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置 |
| JP2019094572A (ja) * | 2017-02-16 | 2019-06-20 | 住友化学株式会社 | スパッタリングターゲットおよびスパッタリングターゲット製品 |
| JP2019139085A (ja) * | 2018-02-13 | 2019-08-22 | 凸版印刷株式会社 | 反射型フォトマスクブランク及び反射型フォトマスク |
| WO2020196716A1 (ja) * | 2019-03-28 | 2020-10-01 | 出光興産株式会社 | 結晶酸化物薄膜、積層体及び薄膜トランジスタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253315A (ja) * | 2010-12-28 | 2012-12-20 | Idemitsu Kosan Co Ltd | 酸化物半導体薄膜層を有する積層構造及び薄膜トランジスタ |
| JP2013067855A (ja) * | 2011-09-06 | 2013-04-18 | Idemitsu Kosan Co Ltd | スパッタリングターゲット |
| WO2014125820A1 (ja) * | 2013-02-13 | 2014-08-21 | 出光興産株式会社 | 薄膜トランジスタ |
| JP2015018959A (ja) * | 2013-07-11 | 2015-01-29 | 出光興産株式会社 | 酸化物半導体及び酸化物半導体膜の製造方法 |
-
2015
- 2015-04-09 JP JP2015080406A patent/JP2016201458A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253315A (ja) * | 2010-12-28 | 2012-12-20 | Idemitsu Kosan Co Ltd | 酸化物半導体薄膜層を有する積層構造及び薄膜トランジスタ |
| US8785927B2 (en) * | 2010-12-28 | 2014-07-22 | Idemitsu Kosan Co., Ltd. | Laminate structure including oxide semiconductor thin film layer, and thin film transistor |
| JP2013067855A (ja) * | 2011-09-06 | 2013-04-18 | Idemitsu Kosan Co Ltd | スパッタリングターゲット |
| US20140252354A1 (en) * | 2011-09-06 | 2014-09-11 | Idemitsu Kosan Co., Ltd. | Sputtering target |
| WO2014125820A1 (ja) * | 2013-02-13 | 2014-08-21 | 出光興産株式会社 | 薄膜トランジスタ |
| JP2015018959A (ja) * | 2013-07-11 | 2015-01-29 | 出光興産株式会社 | 酸化物半導体及び酸化物半導体膜の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018143073A1 (ja) * | 2017-02-01 | 2018-08-09 | 出光興産株式会社 | 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置 |
| JP7187322B2 (ja) | 2017-02-01 | 2022-12-12 | 出光興産株式会社 | 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置 |
| TWI813554B (zh) * | 2017-02-01 | 2023-09-01 | 日本商出光興產股份有限公司 | 晶質氧化物半導體薄膜、積層體之製造方法、薄膜電晶體、薄膜電晶體之製造方法、電子機器、車載用顯示裝置 |
| JP2019094572A (ja) * | 2017-02-16 | 2019-06-20 | 住友化学株式会社 | スパッタリングターゲットおよびスパッタリングターゲット製品 |
| US11766726B2 (en) | 2017-02-16 | 2023-09-26 | Sumitomo Chemical Company, Limited | Method for machining sputtering target, apparatus for machining sputtering target, sputtering target, and method for producing sputtering target product |
| JP2019139085A (ja) * | 2018-02-13 | 2019-08-22 | 凸版印刷株式会社 | 反射型フォトマスクブランク及び反射型フォトマスク |
| WO2020196716A1 (ja) * | 2019-03-28 | 2020-10-01 | 出光興産株式会社 | 結晶酸化物薄膜、積層体及び薄膜トランジスタ |
| JP6853421B2 (ja) * | 2019-03-28 | 2021-03-31 | 出光興産株式会社 | 結晶酸化物薄膜、積層体及び薄膜トランジスタ |
| CN113614276A (zh) * | 2019-03-28 | 2021-11-05 | 出光兴产株式会社 | 晶体氧化物薄膜、层叠体以及薄膜晶体管 |
| KR20210144707A (ko) * | 2019-03-28 | 2021-11-30 | 이데미쓰 고산 가부시키가이샤 | 결정 산화물 박막, 적층체 및 박막 트랜지스터 |
| KR102428977B1 (ko) | 2019-03-28 | 2022-08-03 | 이데미쓰 고산 가부시키가이샤 | 결정 산화물 박막, 적층체 및 박막 트랜지스터 |
| CN113614276B (zh) * | 2019-03-28 | 2022-10-11 | 出光兴产株式会社 | 晶体氧化物薄膜、层叠体以及薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102146224B1 (ko) | 반도체 장치 | |
| KR100939998B1 (ko) | 비정질 산화물 및 전계 효과 트랜지스터 | |
| JP5386084B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
| JP4981282B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN107924822B (zh) | 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管 | |
| JP2008130814A (ja) | 薄膜トランジスタの製造方法 | |
| TW201308611A (zh) | 薄膜電晶體 | |
| JP2011029238A (ja) | 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ | |
| JP6107085B2 (ja) | 酸化物半導体薄膜および薄膜トランジスタ | |
| JP2016201458A (ja) | 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ | |
| WO2017150115A1 (ja) | 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ | |
| JP6036984B2 (ja) | 酸窒化物半導体薄膜 | |
| JP2018107316A (ja) | 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ | |
| JP2018104772A (ja) | 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| WO2023234165A1 (ja) | 積層構造及び薄膜トランジスタ | |
| WO2023234164A1 (ja) | 積層構造及び薄膜トランジスタ | |
| TW202329392A (zh) | 結晶氧化物薄膜、積層體及薄膜電晶體 | |
| JP5581416B2 (ja) | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ | |
| JP2019024058A (ja) | 酸化物半導体薄膜及び薄膜トランジスタの製造方法 | |
| JP2018135589A (ja) | 酸化物半導体薄膜及び薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171024 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20171024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181218 |