JP2008130814A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2008130814A JP2008130814A JP2006314243A JP2006314243A JP2008130814A JP 2008130814 A JP2008130814 A JP 2008130814A JP 2006314243 A JP2006314243 A JP 2006314243A JP 2006314243 A JP2006314243 A JP 2006314243A JP 2008130814 A JP2008130814 A JP 2008130814A
- Authority
- JP
- Japan
- Prior art keywords
- indium oxide
- oxide film
- film
- tft
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 241
- 229910003437 indium oxide Inorganic materials 0.000 claims abstract description 146
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims abstract description 146
- 239000012298 atmosphere Substances 0.000 claims abstract description 48
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 72
- 229910052760 oxygen Inorganic materials 0.000 claims description 50
- 239000001301 oxygen Substances 0.000 claims description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 43
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract description 25
- 238000000137 annealing Methods 0.000 abstract 4
- 239000000758 substrate Substances 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 38
- 238000002441 X-ray diffraction Methods 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 23
- 229910052738 indium Inorganic materials 0.000 description 17
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 17
- 238000005259 measurement Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000001228 spectrum Methods 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 6
- 238000000560 X-ray reflectometry Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- -1 polycrystal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000000869 ion-assisted deposition Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Dram (AREA)
Abstract
【課題】電界効果移動度や電流オン・オフ比などのトランジスタ特性に優れ、且つ、界面特性に優れた、信頼性の高い薄膜トランジスタを再現性良く実現する。
【解決手段】酸化インジウムからなる活性層（チャネル層）１１を備えた薄膜トランジスタの製造方法において、活性層として酸化インジウム膜を形成する工程と、形成された酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含む薄膜トランジスタの製造方法。熱処理は１５０℃以上４５０℃以下の酸化雰囲気中で行われることが望ましい。熱処理を加える工程前の酸化インジウム膜がアモルファスであり、熱処理を加える工程後の酸化インジウム膜が結晶であることが望ましい。
【選択図】図１
【解決手段】酸化インジウムからなる活性層（チャネル層）１１を備えた薄膜トランジスタの製造方法において、活性層として酸化インジウム膜を形成する工程と、形成された酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含む薄膜トランジスタの製造方法。熱処理は１５０℃以上４５０℃以下の酸化雰囲気中で行われることが望ましい。熱処理を加える工程前の酸化インジウム膜がアモルファスであり、熱処理を加える工程後の酸化インジウム膜が結晶であることが望ましい。
【選択図】図１
Description
本発明は、酸化物半導体を用いた電界効果型薄膜トランジスタの製造方法に関する。
近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で成膜でき、かつ光学バンドギャップが大きく可視光に対して光透過性がある等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ（TFT）等を形成することが可能である。
例えば、非特許文献１にはインジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に利用したＴＦＴに関する技術が記載されている。
また、非特許文献２には酸化インジウムを主成分として用いた酸化物薄膜をＴＦＴのチャネル層に用いることが記載されている。但し、酸化物薄膜におけるインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は約２．７であり、化学量論比の１．５から大きくずれている。
また、非特許文献３には酸化インジウムを主成分として用いた酸化物薄膜をＴＦＴのチャネル層に用いることが記載されている。酸化インジウム膜はイオンアシスト蒸着により形成されており、ゲート絶縁膜には熱酸化シリコン膜および有機薄膜が用いられている。
Ｎａｔｕｒｅ ＶＯＬ４３２、２５ Ｎｏｖｅｍｂｅｒ ２００４（４８８−４９２） Ｊｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓｏｌｉｄｓ ３５２ （２００６） ２３１１ Ｎａｔｕｒｅ ｍａｔｅｒｉａｌｓ ＶＯＬ５ Ｎｏｖｅｍｂｅｒ ２００６（８９３−９００）
Ｎａｔｕｒｅ ＶＯＬ４３２、２５ Ｎｏｖｅｍｂｅｒ ２００４（４８８−４９２） Ｊｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓｏｌｉｄｓ ３５２ （２００６） ２３１１ Ｎａｔｕｒｅ ｍａｔｅｒｉａｌｓ ＶＯＬ５ Ｎｏｖｅｍｂｅｒ ２００６（８９３−９００）
非特許文献１に記載のＴＦＴでは、電流オン・オフ比が約１０３と低いものの、電界効果移動度が６〜９ｃｍ２／Ｖｓと比較的高く、液晶やエレクトロルミネッセンス等を用いた平面ディスプレイ装置に望まれているアクティブマトリクスへの応用が期待される。しかし、上記ＴＦＴでは、活性層に用いた非晶質酸化物膜の主要構成元素が、インジウム、亜鉛、ガリウム、酸素、と多く、組成によってＴＦＴ特性が大きく変わる。
組成比制御性の観点からは、酸化物構成元素の種類はなるべく少ない方が好ましい。
一方、非特許文献２に記載の酸化インジウム薄膜を活性層に用いたＴＦＴでは、電流オン・オフ比が約１０４と低く、また電界効果移動度も約０．０２ｃｍ２／Ｖｓと、高速動作に限界があり、応用が限られてしまう。
非特許文献３に記載の酸化インジウム薄膜を活性層に用いたＴＦＴでは、ゲート絶縁膜に高誘電率の有機薄膜を用いることによって、Ｓ値（S値とはドレイン電圧一定で、ドレイン電流を１桁変化させるサブスレショルド領域でのゲート電圧値）が０．０９〜０．１５Ｖ／ｄｅｃａｄｅ、電界効果移動度が１２０〜１４０ｃｍ２／Ｖｓの優れた特性を示すＴＦＴが得られている。しかし、上述のように、ゲート絶縁膜を有機材料により形成しているため、無機材料により形成されたＴＦＴに比べ、耐環境安定性が低いという課題がある。また非特許文献３において、ゲート絶縁膜に熱酸化シリコンを用いたＴＦＴの記載があるが、この場合、電界効果移動度は約１０ｃｍ２／Ｖｓと比較的高いものの、サブスレショルド領域の立ち上がり特性については、Ｓ値が５．６Ｖ／ｄｅｃａｄｅと大きく、スイッチングＴＦＴとしての応用には限界があった。
上記目的を達成するために、本発明の薄膜トランジスタの製造方法は、酸化インジウムからなる活性層を備えた薄膜トランジスタの製造方法において、
活性層として酸化インジウム膜を形成する工程と、形成された前記酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含むことを特徴とする。
活性層として酸化インジウム膜を形成する工程と、形成された前記酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含むことを特徴とする。
なお、「酸化インジウムからなる」とは、電気的特性に実質的に影響を及ぼさない程度の不純物含む場合も含める意である。
本発明によれば電界効果移動度や電流オン・オフ比などのトランジスタ特性に優れた、信頼性の高い薄膜トランジスタを実現することができる。具体的には、電流オン・オフ比が５桁以上であり、且つ、電界効果移動度が１０ｃｍ２／Ｖｓ以上のＴＦＴを再現性良く形成することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
図１に本実施形態のTFT素子構造の模式図を示す。薄膜トランジスタ（TFT）はゲート電極１５上にゲート絶縁膜１４を設け、ゲート絶縁膜１４上にソース電極１２、ドレイン電極１３を設けることにより構成される。ゲート電極１５はリンドープＳｉのように、基板を兼ねたものでも良く、ガラス等の基板上に形成されていても良い。
本実施形態に適用できる半導体素子の構成は、このような逆スタガ型（ボトムゲート型）構造のＴＦＴに限らず、例えば図２のような活性層の上にゲート絶縁膜とゲート電極を順に備えるスタガ構造（トップゲート型）のＴＦＴでもよい。特にスタガ構造のＴＦＴの場合、ゲート絶縁膜と活性層において優れた界面特性が得られるという効果がある。
以下、本実施形態におけるＴＦＴの製造方法について詳細に説明する。
まず、ゲート電極１５を用意する。ゲート電極15の材料は良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。たとえば、リンドープされたシリコン基板のように、ゲート電極と基板を兼ねたものでも良い。また、ガラス等の基板上に形成された錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。基板としては、後述の熱処理条件等にもよるが、ガラス基板、金属基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
ゲート絶縁層14としては、一般的に用いられているシリコン酸化膜、シリコン窒化膜、シリコン酸窒化の他に、誘電率の高いアルミナやイットリア、あるいはこれらを積層した膜のいずれを用いてもよい。
次に、活性層（チャネル層）となる酸化インジウム膜をゲート絶縁層１４上に形成し（第１工程）、形成された酸化インジウム膜に酸化雰囲気中で熱処理を加える（第２工程）。
（第１工程）
スパッタリング法、パルスレーザー蒸着法、抵抗加熱蒸着法、電子ビーム蒸着法及び原子層蒸着法の気相法又はそれらの組み合わせなどにより酸化インジウム膜を成膜する。
スパッタリング法、パルスレーザー蒸着法、抵抗加熱蒸着法、電子ビーム蒸着法及び原子層蒸着法の気相法又はそれらの組み合わせなどにより酸化インジウム膜を成膜する。
なお、電界効果移動度や電流オン・オフ比、サブスレショルド領域の立ち上がり特性といったＴＦＴ特性は、活性層である酸化インジウム膜の表面平坦性に大きく影響される。特に、表面粗さの二乗平均の平方根（Ｒｒｍｓ）が１ｎｍよりも大きい時、上記ＴＦＴ特性が著しく低下することがわかった。したがって、初期特性に優れたＴＦＴを実現するためには表面平坦性の高い酸化インジウム膜を成膜する必要がある。
そこで本発明者らが、酸化膜の平坦性と成膜条件の関係を調べたところ、成膜時のガス圧力と酸化膜の表面粗さに相関があることが分かった。例えば抵抗加熱蒸着法や電子ビーム蒸着法といった真空蒸着法では０．１Ｐａ以下、スパッタリング法やパルスレーザー蒸着法では６．５Ｐａ以下で成膜した場合、Ｒｒｍｓが１ｎｍ以下の酸化インジウム膜を実現することができる。
なお、非特許文献２に記載のＴＦＴでは、酸素ガス圧力０.１７Ｐａの雰囲気で、抵抗加熱蒸着法により酸化インジウム薄膜が形成されており、表面粗さが大きいことが予想される。この表面粗さが、非特許文献２に記載のＴＦＴにおいて良好な特性が得られなかった原因の一つと考えられる。
成膜された酸化インジウム薄膜は、多結晶、微結晶等の結晶であってもアモルファスであってもよい。本発明者らの実験により、アモルファスとなるような条件で酸化インジウム膜を成膜することによっても、優れた表面平坦性を実現できることが分かった。後述する第２工程で、第１工程で得られた酸化インジウム膜に対し熱処理を行う。このとき、アモルファスとなるような条件で作製された酸化インジウム膜は、結晶となるような条件で作製された酸化インジウム膜に比べて、熱処理後においても特に表面粗さが小さく、界面特性に優れたＴＦＴを実現することができる。特に、サブスレショルド領域の立ち上がり特性に優れた、Ｓ値（S値とはドレイン電圧一定で、ドレイン電流を１桁変化させるサブスレショルド領域でのゲート電圧値）の小さなＴＦＴを得ることができる。
アモルファスの酸化インジウム膜が得られる条件は成膜方法や成膜装置にも依存するが、基本的には結晶化温度よりも低い温度、すなわち、１５０℃以下に基板を保つことによってアモルファスの酸化インジウム膜を得ることができる。
なお、スパッタリング法により酸化インジウムを成膜する場合は、ターゲットや気相中より飛来してくる高エネルギー粒子によっても結晶化が促進される場合があるため、必要に応じて、基板―ターゲット間距離を大きくする、或いはガス圧力を大きくする。ここで、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。図３に本発明のアモルファス酸化インジウム膜の典型的なＸ線回折スペクトルを示す。
また、本発明者らの知見によれば、酸化インジウムを活性層に適用した薄膜トランジスタにおいては、電気抵抗率が１Ωcm以上１００ｋΩcm以下の酸化膜を適用することで、特に良好なＴＦＴ特性を得ることができる。当該電気抵抗率の範囲を超える場合には、以下に説明する問題が生じる場合がある。即ち、電気抵抗率が１Ωcm以下の場合、ＴＦＴの電流オン・オフ比を大きくすることができない。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方電気抵抗率が１００ｋΩcm以上となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
本実施形態においては、酸化インジウム膜の電気抵抗率の制御は、成膜時の導入酸素分圧を１Ｐａ以下に制御することに加えて後述する、第２工程での酸化雰囲気中での熱処理によって制御するものである。
特に酸化インジウム成膜工程の導入酸素分圧を０．０１Ｐａ以下の圧力範囲で成膜することにより、酸化インジウム膜成膜後の熱処理によって電気抵抗率が決まるため、成膜雰囲気中の酸素分圧を厳密に制御する必要がない。さらに、酸化インジウム膜の電気抵抗率が、ＴＦＴチャネル層として良好な特性を示す抵抗率（１Ωｃｍ）よりも低くなるような条件で成膜することにより、成膜時の酸素イオンによる膜へのダメージが少なくなるため、特性に優れたTFTを得ることが出来る。
例えばスパッタリング法を用いた成膜の場合、酸素導入量を少なくすると、ターゲット表面で生成される酸素負イオンの量が減少し、結果、基板へ入射する高エネルギー酸素負イオンの量が減少し、膜質の劣化を防ぐことができる。また、成膜雰囲気中の酸素ラジカルや高エネルギー酸素負イオン等が少ないため、作製された膜の電気特性がターゲットからの距離によって大きく変わることもなく、プロセスマージンを拡大できる効果もある。特に、スパッタリング法を用いた場合に上記効果が顕著となるが、これは気相中における分子性ガスの解離度が他の気相法に比べて高いためと考えられる。また上記効果は、導入酸素分圧が０Ｐａの時、顕著となる。従って本実施形態における導入酸素分圧の下限は０Ｐａである。
一方、酸化インジウム成膜工程の導入酸素分圧を１Ｐａを超える圧力とすると、酸化インジウム膜の表面に凹凸が形成され、界面特性が低下し、電界効果移動度が低下するため好ましくない。
上記導入酸素分圧とは、流量制御装置により成膜装置内に意図的に導入された酸素の分圧のことをいう。従って、成膜装置内壁等から不可避的に放出される酸素、成膜装置のリークにより外部から進入する酸素、或いはターゲットから放出される酸素等のいわゆるコンタミネーションは含まない。勿論、残留酸素ガス圧が上記酸素圧力の上限を超えてしまうような条件では、上記効果を得ることが難しくなってしまうため、本実施形態で用いる成膜装置の背圧は０．００１Ｐａ以下であることが好ましい。なお前記流量制御装置は、例えば、マスフローコントローラ等がこれに相当する。
（第２工程）
上記第１工程の後、作製された酸化インジウム膜に対して熱処理を行い、チャネル層（活性層）１１を形成する。この熱処理は酸化インジウム膜成膜後でもよく、ドレイン電極１３や、ソース電極１２、ゲート電極１５等の電極膜成膜後でも良い。
上記第１工程の後、作製された酸化インジウム膜に対して熱処理を行い、チャネル層（活性層）１１を形成する。この熱処理は酸化インジウム膜成膜後でもよく、ドレイン電極１３や、ソース電極１２、ゲート電極１５等の電極膜成膜後でも良い。
本実施形態において、酸化インジウム膜を形成する工程は、熱処理を加える工程での酸化雰囲気よりも酸素が少ない酸素雰囲気中で行われることが好ましい。これは酸化インジウム膜の成膜時に酸素イオンによる膜へのダメージが少なくなるためである。一方、第２工程では、堆積膜にダメージを与える酸素イオンは少ないか、または存在しないため、雰囲気中の酸素量には特に上限は無い。このように第１工程で形成される膜中のダメージ（欠陥等）を少なくしておくことにより、第２工程の熱処理効果がさらに高くなる。
本実施形態において、第２工程（熱処理工程）は、第１工程（酸化インジウム成膜工程）時の、導入酸素分圧に応じて、処理温度を調整することが好ましい。
第１工程の導入酸素分圧が、０．０１Ｐａを超え、０．１Ｐａより低い場合には、酸化インジウム膜が、多結晶、微結晶等の結晶となるよう、結晶化温度よりも高い温度、すなわち、１５０℃以上の温度で熱処理を行う。
これにより酸化インジウムの結晶性が向上し、膜の電気的特性が安定するため、信頼性に優れたＴＦＴを実現することができる。１５０℃より低いで熱処理を行った酸化インジウム膜の結晶性は、上記第１工程後の膜の結晶性と殆ど差異は無く、アモルファスもしくは結晶性の低い膜しか得ることができない。また本発明者らの知見によれば、１５０℃より低い温度で熱処理を行った酸化インジウム膜を大気中に静置した時の抵抗率は、初期抵抗率が１０から１００ｋΩｃｍの値であるが、３ヶ月後には全て１Ωｃｍ以下に低下する。さらに上記酸化インジウム膜をチャネル層に用いたＴＦＴは、ゲート電圧印加によってオフ電流を小さくすることが出来ず、トランジスタ動作を示さない。
一方、１０から１００ｋΩｃｍの初期抵抗率を有する酸化インジウム膜に対し、１５０℃以上で熱処理を行った場合は、１ヶ月静置した後も経時変化は殆ど観測されない。このような酸化インジウム膜をチャネル層に用いたＴＦＴは、オフ電流が小さく、従来の酸化物半導体をチャネル層に用いたＴＦＴに比べても高い電流オン・オフ比が得ることができる。ここでは酸化インジウム膜中に微結晶を一部含む場合もあるが、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない場合には結晶とは判断されない。図４に本発明の熱処理後における酸化インジウム膜の典型的なＸ線回折スペクトルを示す。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では４５０℃以下、プラスチック基板の場合では２００℃以下で熱処理することが好ましい。
またこのとき、酸化インジウム膜がTFTチャネル層として良好な特性を示す抵抗率となるよう熱処理条件を設定することも好ましい形態である。
一方、第１工程の導入酸素分圧が０．０１Ｐａ以下又は、０．１Ｐａ以上1Ｐａ以下の場合には第２工程の処理温度は処理条件（処理雰囲気）に応じて以下の温度範囲に制御することが好ましい。
本発明者らの知見によれば、１Ωｃｍ以下、又は１００ｋΩｃｍ以上の抵抗率を有する酸化インジウムに対し、酸素、酸素ラジカル、オゾン、水蒸気、窒素酸化物のいずれかを含む雰囲気中で熱処理を行うと、２５０℃未満では抵抗率が殆ど変化しない。従って、２５０℃未満の温度条件による熱処理では、チャネル層として良好な特性を得ることができない。一方、２５０℃以上では膜の抵抗率が１０Ωｃｍから１００ｋΩｃｍの範囲で変化するため、チャネル層として良好な特性を得ることができる。
熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では４５０℃以下で熱処理することが好ましい。
またオゾンや酸素ラジカルを含む雰囲気中で１Ωｃｍ以下、又は１００ｋΩｃｍ以上の抵抗率を有する酸化インジウムに対し紫外線照射を行う場合、１５０℃未満では抵抗率が殆ど変化しない。従って、１５０℃未満の温度条件による熱処理では、チャネル層として良好な特性を得ることができない。一方、１５０℃以上では膜の抵抗率が１０Ωｃｍから１００ｋΩｃｍの範囲に変化するため、チャネル層として良好な特性を得ることができる。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では４５０℃以下、プラスチック基板の場合では２００℃以下で熱処理することが好ましい。
従って、効果的に抵抗率を制御するには、酸素、オゾン、水蒸気、窒素酸化物のいずれかを含む酸化雰囲気中で熱処理を行う場合には、２５０℃以上４５０℃以下として熱処理を行うのが好ましい。
また、オゾンや酸素ラジカルを含む酸化雰囲気において紫外線照射によって熱処理を行う場合には、１５０℃以上４５０℃以下として熱処理を行うのが好ましい。
なお、酸化インジウム膜には、電界効果移動度や電流オン・オフ比、サブスレショルド領域の立ち上がり特性といったＴＦＴ特性に実質的に影響を及ぼさない程度の不純物を含んでもよい。
チャネル層１１となる酸化インジウム膜上に形成されるソース電極１２およびドレイン電極１３の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。たとえば、錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。また活性層と電極との間に、密着性向上のためのチタン、ニッケル、クロム等からなる密着層１６があっても良い。
（ＴＦＴ特性）
まず、トランジスタ動作特性の評価指標について説明する。
（ＴＦＴ特性）
まず、トランジスタ動作特性の評価指標について説明する。
図５に本実施形態の薄膜トランジスタの典型的な特性を示す。
ソース・ドレイン電極間に、６Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを、-１５V〜５Vの間でスイッチすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。
トランジスタ特性の評価項目としては、さまざまなものがあるが、たとえば、電界効果移動度μ、閾値電圧（Ｖｔｈ）、Ｏｎ／Ｏｆｆ比、Ｓ値などが上げられる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。たとえば、トランスファ特性の結果から、√Ｉｄ―Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。
閾値電圧の求め方はいくつかの方法があるが、たとえば√Ｉｄ―Ｖｇのグラフのｘ切片から閾値電圧Ｖｔｈを導くことが挙げられる。
Ｏｎ／Ｏｆｆ比はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。
そして、Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）―Ｖｄのグラフを作製し、この傾きの逆数から導出することができる。
Ｓ値の単位は、Ｖ／ｄｅｃａｄｅであり、小さな値であることが好ましい。
本実施形態のＴＦＴでは、従来の酸化インジウムを活性層に用いたＴＦＴや、インジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に用いたＴＦＴと比較して、オン電流が高く、高い電界効果移動度が得られた。一方、オフ電流は非常に小さく、上記のような従来のＴＦＴに比べ、電流オン・オフ比が大きく改善されている。
以下、実施例を用いて本発明を更に説明する。
（実施例１）
本発明に係わる製造方法によるＴＦＴ素子の第１実施例を図１を用いて説明する。
（実施例１）
本発明に係わる製造方法によるＴＦＴ素子の第１実施例を図１を用いて説明する。
本実施例ではゲート電極１５としてリンドープされたシリコン基板を用い、ゲート絶縁膜１４には約１００ｎｍの熱シリコン酸化膜を用いている。この熱シリコン酸化膜上に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約７ｃｍとした。酸化インジウム膜は、４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は１×１０−２Ｐａとした。成膜時の基板温度は２５℃、成膜速度は５ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたＸ線回折スペクトルを図６に示す。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間熱処理を行った。最終的に得られた酸化インジウム膜について４探針測定を行ったところ、熱処理後における抵抗率は１０ｋΩｃｍであることが分かった。Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．８ｎｍであり、膜厚は約６０ｎｍであった。また、走査型電子顕微鏡（ＳＥＭ）観察により、酸化インジウム膜の粒径が約１０ｎｍ、ラザフォード後方散乱（ＲＢＳ）分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）が、１．３〜１．７の範囲であることが分かった。さらに、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたＸ線回折スペクトルを図７に示す。
（比較例１）
上記実施例１と同様の構成としているが、本比較例１では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は１０ｋΩｃｍ、Ｒｒｍｓは約０．７５ｎｍ、粒径は約１０ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（比較例２）
活性層を除いては上記実施例１と同様の構成とした。酸化インジウム膜は、５×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約６０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、３００℃の大気雰囲気中で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は１０ｋΩｃｍ、Ｒｒｍｓは約３ｎｍ、粒径は約２５ｎｍであった。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（比較例１）
上記実施例１と同様の構成としているが、本比較例１では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は１０ｋΩｃｍ、Ｒｒｍｓは約０．７５ｎｍ、粒径は約１０ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（比較例２）
活性層を除いては上記実施例１と同様の構成とした。酸化インジウム膜は、５×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約６０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、３００℃の大気雰囲気中で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は１０ｋΩｃｍ、Ｒｒｍｓは約３ｎｍ、粒径は約２５ｎｍであった。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（ＴＦＴ素子の特性評価）
図８は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。比較例２に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝８×１０−４Ａ程度の電流が流れていることがわかった。出力特性から電界効果移動度を算出したところ、飽和領域において約２５ｃｍ２／Ｖｓと、比較例２に比べ、約１０倍高い値が得られた。さらに、本実施例で作製したＴＦＴのオフ電流は非常に小さい値を示しており、その結果、電流オン・オフ比は約１０８と、比較例２に比べ２桁程度高い値が得られた。Ｓ値は約１．５Ｖ／ｄｅｃであった。
図８は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。比較例２に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝８×１０−４Ａ程度の電流が流れていることがわかった。出力特性から電界効果移動度を算出したところ、飽和領域において約２５ｃｍ２／Ｖｓと、比較例２に比べ、約１０倍高い値が得られた。さらに、本実施例で作製したＴＦＴのオフ電流は非常に小さい値を示しており、その結果、電流オン・オフ比は約１０８と、比較例２に比べ２桁程度高い値が得られた。Ｓ値は約１．５Ｖ／ｄｅｃであった。
なお、比較例１で作製されたＴＦＴでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないＴＦＴでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で、スパッタリング法によって酸化インジウム膜を成膜することにより、Ｒｒｍｓが０．８ｎｍと表面平坦性の高い、活性層を実現することができる。また、酸化インジウム膜に３００℃の大気雰囲気中で１時間熱処理を施すことにより、電気的特性が安定する。そして、このような膜をＴＦＴ活性層に用いることで、電界効果移動度が約２５ｃｍ２／Ｖｓ、電流オン・オフ比が約１０８の良好な特性を示すＴＦＴを実現できた。
（実施例２）
本発明に係わる製造方法によるＴＦＴ素子の第２実施例を図１を用いて説明する。
（実施例２）
本発明に係わる製造方法によるＴＦＴ素子の第２実施例を図１を用いて説明する。
本実施例ではゲート電極１５としてリンドープされたシリコン基板を用い、ゲート絶縁膜１４には約１００ｎｍの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約９ｃｍとした。酸化インジウム膜は、４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜し、導入酸素分圧は１×１０−２Ｐａとした。成膜時の基板温度は２５℃、成膜速度は３ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。得られたＸ線回折スペクトルを図３に示す。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間、熱処理を行った。酸化インジウム膜について４探針測定を行ったところ、熱処理後における抵抗率は約１００Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたＸ線回折スペクトルを図４に示す。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．４ｎｍであり、膜厚は約４０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。
（比較例３）
上記実施例２と同様の構成としているが、本比較例３では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約４０Ωｃｍ、Ｒｒｍｓは約０．３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
（ＴＦＴ素子の特性評価）
本実施例で作製したＴＦＴ素子を室温下で測定したところ、電界効果移動度が約２８ｃｍ２／Ｖｓ、電流オン・オフ比が約４×１０８と実施例１に比べ高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、Ｓ値が約１．０Ｖ／ｄｅｃと、良好な特性を有するトランジスタを実現することができた。
（比較例３）
上記実施例２と同様の構成としているが、本比較例３では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約４０Ωｃｍ、Ｒｒｍｓは約０．３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
（ＴＦＴ素子の特性評価）
本実施例で作製したＴＦＴ素子を室温下で測定したところ、電界効果移動度が約２８ｃｍ２／Ｖｓ、電流オン・オフ比が約４×１０８と実施例１に比べ高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、Ｓ値が約１．０Ｖ／ｄｅｃと、良好な特性を有するトランジスタを実現することができた。
なお、比較例３で作製されたＴＦＴでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないＴＦＴでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、アモルファスとなるような条件で酸化インジウム膜を成膜することにより、Ｒｒｍｓが０．４ｎｍと、特に表面平坦性の優れた酸化インジウム膜を実現することができる。また、３００℃の大気雰囲気中で１時間、熱処理を施すことにより、酸化インジウム膜の電気的特性が安定する。そして、このような酸化インジウム膜をＴＦＴ活性層に用いることで、電界効果移動度が約２８ｃｍ２／Ｖｓ、電流オン・オフ比が約４×１０８の、Ｓ値が約１．０Ｖ／ｄｅｃと特性の優れたＴＦＴを実現できた。
（実施例３）
本発明に係わる製造方法によるＴＦＴ素子の第３実施例を図１を用いて説明する。
（実施例３）
本発明に係わる製造方法によるＴＦＴ素子の第３実施例を図１を用いて説明する。
本実施例ではゲート電極１５としてリンドープされたシリコン基板を用い、ゲート絶縁膜１４には約１００ｎｍの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約１２ｃｍとした。酸化インジウム膜は、４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は１×１０−２Ｐａとした。成膜時の基板温度は２５℃、成膜速度は３ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間、熱処理を行った。酸化インジウム膜について４探針測定を行ったところ、熱処理後における抵抗率は約１０Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．３５ｎｍであり、膜厚は約２０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。図９は本実施例で得られた酸化インジウム膜のＳＥＭ写真である。
（比較例４）
上記実施例３と同様の構成としているが、本比較例３では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約０．２Ωｃｍ、Ｒｒｍｓは約０．３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
（ＴＦＴ素子の特性評価）
図５は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。実施例２に比べオン電流が大きく、電界効果移動度が約２９ｃｍ２／Ｖｓの高い値が得ることができた。一方、オフ電流は約１×１０−１２Ａと小さく、結果、電流オン・オフ比が約１０９超の高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、Ｓ値が約０．７Ｖ／ｄｅｃと、特性の優れたトランジスタを実現することができた。
（比較例４）
上記実施例３と同様の構成としているが、本比較例３では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約０．２Ωｃｍ、Ｒｒｍｓは約０．３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
（ＴＦＴ素子の特性評価）
図５は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。実施例２に比べオン電流が大きく、電界効果移動度が約２９ｃｍ２／Ｖｓの高い値が得ることができた。一方、オフ電流は約１×１０−１２Ａと小さく、結果、電流オン・オフ比が約１０９超の高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、Ｓ値が約０．７Ｖ／ｄｅｃと、特性の優れたトランジスタを実現することができた。
なお、比較例４で作製されたＴＦＴでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないＴＦＴでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、活性層として用いる酸化インジウム膜の膜厚を２０ｎｍと薄くすることにより、オフ電流が低く、電流オン・オフ比が約１０９超のＴＦＴを実現することができた。またＳ値が約０．７Ｖ／ｄｅｃと、サブスレショルド領域の立ち上がり特性に優れたＴＦＴを実現できた。
（実施例４）
本発明に係わる製造方法によるＴＦＴ素子の第４実施例を図２を用いて説明する。
本発明に係わる製造方法によるＴＦＴ素子の第４実施例を図２を用いて説明する。
まず、ガラス基板１０に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約１２ｃｍである。酸化インジウム膜は、４×１０−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は１×１０−２Ｐａとした。成膜時の基板温度は２５℃、成膜速度は３ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファス膜であることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。
次に、スパッタリング法により作製された酸化インジウム膜を３００℃の大気雰囲気中で１時間、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、抵抗率は約１００Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．３５ｎｍであり、膜厚は約２０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。
次にゲート絶縁膜１４として用いる酸化シリコン膜を電子ビーム蒸着法により約９０ｎｍ成膜した後、その上にチタン層と金層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍとした。
（比較例５）
チャネル層を除いては上記実施例４と同様の構成とした。酸化インジウム膜は、１×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約２０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、３００℃の大気雰囲気中で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は７００Ωｃｍ、Ｒｒｍｓは約２ｎｍ、粒径は約２３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（ＴＦＴ素子の特性評価）
比較例５に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０−３Ａ程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約２０ｃｍ２／Ｖｓの電界効果移動度が得られ、比較例５に比べ、約４０倍高い値が得られた。またトランジスタのオン・オフ比も、１０７超と、比較例５に比べ、２桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、Ｓ値は約０．８Ｖ／ｄｅｃと、比較例５に比べ約１／２の値を示した。
チャネル層を除いては上記実施例４と同様の構成とした。酸化インジウム膜は、１×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約２０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、３００℃の大気雰囲気中で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は７００Ωｃｍ、Ｒｒｍｓは約２ｎｍ、粒径は約２３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（ＴＦＴ素子の特性評価）
比較例５に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０−３Ａ程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約２０ｃｍ２／Ｖｓの電界効果移動度が得られ、比較例５に比べ、約４０倍高い値が得られた。またトランジスタのオン・オフ比も、１０７超と、比較例５に比べ、２桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、Ｓ値は約０．８Ｖ／ｄｅｃと、比較例５に比べ約１／２の値を示した。
このように、本実施例の酸化インジウム薄膜をスタガ構造のＴＦＴ活性層に用いた場合、特にゲート絶縁膜と活性層との界面特性が大きく改善され、特性に優れたＴＦＴが実現できた。
（実施例５）
本発明に係わる製造方法によるＴＦＴ素子の第５実施例を図２を用いて説明する。
（実施例５）
本発明に係わる製造方法によるＴＦＴ素子の第５実施例を図２を用いて説明する。
まず、プラスチック基板１０に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約１２ｃｍである。酸化インジウム膜は、４×１０−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は１×１０−２Ｐａとした。成膜時の基板温度は２５℃、成膜速度は３ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファス膜であることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。
次に、スパッタリング法により作製された酸化インジウム膜を２００℃のオゾン中紫外線照射雰囲気で１時間、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、抵抗率は約５００Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．４ｎｍであり、膜厚は約２０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。
次に、スパッタリング法により作製された酸化インジウム膜を２００℃のオゾン中紫外線照射雰囲気で１時間、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、抵抗率は約５００Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．４ｎｍであり、膜厚は約２０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。
次にゲート絶縁膜１４として用いる酸化シリコン膜を電子ビーム蒸着法により約９０ｎｍ成膜した後、その上にチタン層と金層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍとした。
（比較例６）
チャネル層を除いては上記実施例５と同様の構成とした。酸化インジウム膜は、１×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約２０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、２００℃のオゾン中紫外線照射雰囲気で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は５ｋΩｃｍ、Ｒｒｍｓは約２．５ｎｍ、粒径は約２３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（ＴＦＴ素子の特性評価）
比較例６に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０−４Ａ程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１５ｃｍ２／Ｖｓの電界効果移動度が得られ、比較例６に比べ、約２０倍高い値が得られた。またトランジスタのオン・オフ比も、１０６超と、比較例６に比べ、２桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、Ｓ値は約１．１Ｖ／ｄｅｃと、比較例６に比べ約１／２の値を示した。
チャネル層を除いては上記実施例５と同様の構成とした。酸化インジウム膜は、１×１０−１Ｐａの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約３０ｃｍとした。作製された酸化インジウムの膜厚は約２０ｎｍ、成膜時の基板温度は２５℃とした。またソース・ドレイン電極形成後に、２００℃のオゾン中紫外線照射雰囲気で１時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は５ｋΩｃｍ、Ｒｒｍｓは約２．５ｎｍ、粒径は約２３ｎｍである。また、Ｘ線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
（ＴＦＴ素子の特性評価）
比較例６に比べオン電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０−４Ａ程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１５ｃｍ２／Ｖｓの電界効果移動度が得られ、比較例６に比べ、約２０倍高い値が得られた。またトランジスタのオン・オフ比も、１０６超と、比較例６に比べ、２桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、Ｓ値は約１．１Ｖ／ｄｅｃと、比較例６に比べ約１／２の値を示した。
このように、本実施例の酸化インジウム薄膜をスタガ構造のＴＦＴ活性層に用いた場合、特にゲート絶縁膜と活性層との界面特性が大きく改善され、特性に優れたＴＦＴが実現できた。
（実施例６）
本発明に係わる製造方法によるＴＦＴ素子の第６実施例を図１を用いて説明する。
（実施例６）
本発明に係わる製造方法によるＴＦＴ素子の第６実施例を図１を用いて説明する。
本実施例ではゲート電極１５としてリンドープされたシリコン基板を用い、ゲート絶縁膜１４には約１００ｎｍの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層１１として、酸化インジウム膜を形成した。
本実施例では、アルゴン雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット（材料源）としては、Ｉｎ２Ｏ３組成を有する焼結体（純度９９．９％）を用い、投入ＲＦパワーは２０Ｗとした。ターゲットと基板との距離は約１２ｃｍとした。酸化インジウム膜は、４×１０−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は０Ｐａとした。成膜時の基板温度は２５℃、成膜速度は５ｎｍ／ｍｉｎとした。また、酸化インジウム成膜後に膜面に入射角０．５度の条件でＸ線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するチタン層と、約１００ｎｍの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間、熱処理を行った。酸化インジウム膜について４探針測定を行ったところ、熱処理後における抵抗率は約１０Ωｃｍであることが分かった。また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ２Ｏ３の回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、Ｘ線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．３２ｎｍであり、膜厚は約２０ｎｍであることが分かった。ＳＥＭ観察により、酸化インジウム膜の粒径は約１２ｎｍ、ＲＢＳ分析によりインジウムと酸素の原子組成比率（Ｏ／Ｉｎ）は、１．３〜１．７の範囲であることが分かった。
（ＴＦＴ素子の特性評価）
実施例４に比べオン電流が大きく、電界効果移動度が約３２ｃｍ２／Ｖｓの高い値が得ることができた。特に、サブスレショルド領域の立ち上がり特性が大きく改善され、Ｓ値が約０．５Ｖ／ｄｅｃと、特性の優れたトランジスタを実現することができた。これは、本実施例において、チャネル層として用いる酸化インジウム膜を低抵抗となる条件で成膜しており、プラズマダメージの少ないチャネル層形成が実現されているためと考えられる。
（ＴＦＴ素子の特性評価）
実施例４に比べオン電流が大きく、電界効果移動度が約３２ｃｍ２／Ｖｓの高い値が得ることができた。特に、サブスレショルド領域の立ち上がり特性が大きく改善され、Ｓ値が約０．５Ｖ／ｄｅｃと、特性の優れたトランジスタを実現することができた。これは、本実施例において、チャネル層として用いる酸化インジウム膜を低抵抗となる条件で成膜しており、プラズマダメージの少ないチャネル層形成が実現されているためと考えられる。
本発明は、ガラス基板や、プラスチック基板、フィルムなどの基板上に透明薄膜トランジスタ（TFT）等を形成する装置に用いられる。
１１ チャネル層（活性層）
１２ ソース電極
１３ ドレイン電極
１４ ゲート絶縁膜
１５ ゲート電極
１６ 密着層
１２ ソース電極
１３ ドレイン電極
１４ ゲート絶縁膜
１５ ゲート電極
１６ 密着層
Claims (6)
- 酸化インジウムからなる活性層を備えた薄膜トランジスタの製造方法において、
活性層として酸化インジウム膜を形成する工程と、形成された前記酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含むことを特徴とする、薄膜トランジスタの製造方法。 - 前記熱処理は１５０℃以上４５０℃以下の酸化雰囲気中で行われることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
- 前記熱処理を加える工程前の酸化インジウム膜がアモルファスであり、前記熱処理を加える工程後の酸化インジウム膜が結晶であることを特徴とする、請求項１又は２に記載の薄膜トランジスタの製造方法。
- 前記酸化インジウム膜がスパッタリング法によって作製されることを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記酸化インジウム膜を形成する工程は、前記熱処理を加える工程での酸化雰囲気よりも酸素が少ない酸素雰囲気中で行われることを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
- 前記酸化雰囲気中で熱処理を加える工程を行う前の前記酸化インジウム膜の抵抗率が１Ωｃｍ以下であることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006314243A JP5116290B2 (ja) | 2006-11-21 | 2006-11-21 | 薄膜トランジスタの製造方法 |
| TW096141623A TWI368996B (en) | 2006-11-21 | 2007-11-05 | Method for manufacturing thin film transistor |
| PCT/JP2007/072234 WO2008062720A1 (en) | 2006-11-21 | 2007-11-09 | Method for manufacturing thin film transistor which uses an oxide semiconductor |
| KR1020097012785A KR101052421B1 (ko) | 2006-11-21 | 2007-11-09 | 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법 |
| US12/447,199 US8084307B2 (en) | 2006-11-21 | 2007-11-09 | Method for manufacturing thin film transistor |
| EP07831964A EP2084749A1 (en) | 2006-11-21 | 2007-11-09 | Method for manufacturing thin film transistor which uses an oxide semiconductor |
| CN2007800431833A CN101548388B (zh) | 2006-11-21 | 2007-11-09 | 制造使用氧化物半导体的薄膜晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006314243A JP5116290B2 (ja) | 2006-11-21 | 2006-11-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008130814A true JP2008130814A (ja) | 2008-06-05 |
| JP5116290B2 JP5116290B2 (ja) | 2013-01-09 |
Family
ID=38894020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006314243A Expired - Fee Related JP5116290B2 (ja) | 2006-11-21 | 2006-11-21 | 薄膜トランジスタの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8084307B2 (ja) |
| EP (1) | EP2084749A1 (ja) |
| JP (1) | JP5116290B2 (ja) |
| KR (1) | KR101052421B1 (ja) |
| CN (1) | CN101548388B (ja) |
| TW (1) | TWI368996B (ja) |
| WO (1) | WO2008062720A1 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2010032431A1 (ja) * | 2008-09-17 | 2010-03-25 | 出光興産株式会社 | 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ |
| WO2010047063A1 (ja) * | 2008-10-23 | 2010-04-29 | 出光興産株式会社 | 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
| JP2010177431A (ja) * | 2009-01-29 | 2010-08-12 | Fujifilm Corp | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
| JP2011014761A (ja) * | 2009-07-03 | 2011-01-20 | Fujifilm Corp | ボトムゲート構造の薄膜トランジスタの製造方法 |
| JP2011100984A (ja) * | 2009-10-05 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 除電方法及び半導体装置の作製方法 |
| JP2011109032A (ja) * | 2009-11-20 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| WO2011077978A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP2011139053A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011205089A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 酸化物半導体膜の作製方法、およびトランジスタの作製方法 |
| JP2011205078A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011243972A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
| JP2012514328A (ja) * | 2008-12-24 | 2012-06-21 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 |
| JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8445903B2 (en) | 2008-10-23 | 2013-05-21 | Idemitsu Kosan Co., Ltd. | Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same |
| EP2660868A1 (en) * | 2010-12-28 | 2013-11-06 | Idemitsu Kosan Co., Ltd. | Laminate structure including oxide semiconductor thin film layer, and thin film transistor |
| JP2014027291A (ja) * | 2008-10-22 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8785243B2 (en) | 2012-04-02 | 2014-07-22 | Samsung Display Co., Ltd. | Method for manufacturing a thin film transistor array panel |
| JP2015008302A (ja) * | 2009-12-25 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015084457A (ja) * | 2009-11-13 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015228503A (ja) * | 2009-02-17 | 2015-12-17 | エボニック デグサ ゲーエムベーハーＥｖｏｎｉｋ Ｄｅｇｕｓｓａ ＧｍｂＨ | 半導体の酸化インジウム膜の製造法、該方法に従って製造された酸化インジウム膜及び該膜の使用 |
| JP2016189490A (ja) * | 2009-11-06 | 2016-11-04 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| JP2017076805A (ja) * | 2009-04-02 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2017143268A (ja) * | 2009-02-20 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017143285A (ja) * | 2009-07-03 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および液晶表示装置の作製方法 |
| JP2018026591A (ja) * | 2008-09-01 | 2018-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019165255A (ja) * | 2009-10-21 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子書籍 |
| JP2019186568A (ja) * | 2009-09-16 | 2019-10-24 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2020150549A (ja) * | 2012-05-25 | 2020-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020194983A (ja) * | 2009-09-16 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022033167A (ja) * | 2009-11-13 | 2022-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022082632A (ja) * | 2009-09-24 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7371605B2 (en) * | 2005-03-25 | 2008-05-13 | Lucent Technologies Inc. | Active organic semiconductor devices and methods for making the same |
| TWI467702B (zh) | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
| US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| JP5393058B2 (ja) * | 2007-09-05 | 2014-01-22 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5213429B2 (ja) * | 2007-12-13 | 2013-06-19 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| JP5219529B2 (ja) * | 2008-01-23 | 2013-06-26 | キヤノン株式会社 | 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置 |
| JP2009206508A (ja) * | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
| JP5305730B2 (ja) * | 2008-05-12 | 2013-10-02 | キヤノン株式会社 | 半導体素子の製造方法ならびにその製造装置 |
| TWI413260B (zh) * | 2008-07-31 | 2013-10-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5608347B2 (ja) * | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP2010135771A (ja) * | 2008-11-07 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
| KR102342672B1 (ko) | 2009-03-12 | 2021-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5564331B2 (ja) | 2009-05-29 | 2014-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102484135B (zh) * | 2009-09-04 | 2016-01-20 | 株式会社东芝 | 薄膜晶体管及其制造方法 |
| EP2478563B1 (en) * | 2009-09-16 | 2021-04-07 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing a samesemiconductor device |
| KR101470785B1 (ko) | 2009-09-24 | 2014-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR101745747B1 (ko) | 2009-10-16 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리 회로 및 반도체 장치 |
| KR102148664B1 (ko) | 2009-11-06 | 2020-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| CN104465318B (zh) | 2009-11-06 | 2018-04-24 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| WO2011055668A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101506304B1 (ko) | 2009-11-27 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| KR20190018049A (ko) | 2010-03-08 | 2019-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치를 제작하는 방법 |
| KR101435970B1 (ko) | 2010-03-26 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하는 방법 |
| US9496405B2 (en) | 2010-05-20 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer |
| US8642380B2 (en) | 2010-07-02 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8728860B2 (en) | 2010-09-03 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5743064B2 (ja) * | 2011-02-17 | 2015-07-01 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| KR101843871B1 (ko) * | 2011-03-11 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US9412623B2 (en) * | 2011-06-08 | 2016-08-09 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts and reliability |
| US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
| EP2786404A4 (en) | 2011-12-02 | 2015-07-15 | Semiconductor Energy Lab | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| KR20130137851A (ko) | 2012-06-08 | 2013-12-18 | 삼성디스플레이 주식회사 | 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법 |
| CN103985639B (zh) * | 2014-04-28 | 2015-06-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板、显示装置 |
| TWI611463B (zh) | 2016-06-29 | 2018-01-11 | 友達光電股份有限公司 | 金屬氧化物半導體層的結晶方法及半導體結構 |
| KR102458660B1 (ko) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101914835B1 (ko) * | 2016-11-18 | 2018-11-02 | 아주대학교산학협력단 | 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터 |
| CN111081873A (zh) * | 2019-11-18 | 2020-04-28 | 天津大学 | 一种高透明度柔性薄膜晶体管及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050275038A1 (en) * | 2004-06-14 | 2005-12-15 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006502597A (ja) * | 2002-05-21 | 2006-01-19 | ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ | トランジスタ構造及びその製作方法 |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3797317B2 (ja) * | 2002-05-30 | 2006-07-19 | 住友金属鉱山株式会社 | 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子 |
| TW200511589A (en) | 2003-07-25 | 2005-03-16 | Hewlett Packard Development Co | Transistor including a deposited channel region having a doped portion |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4544518B2 (ja) | 2004-09-01 | 2010-09-15 | キヤノン株式会社 | 電界励起型発光素子及び画像表示装置 |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| JP5006598B2 (ja) | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5177954B2 (ja) | 2006-01-30 | 2013-04-10 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| JP5294565B2 (ja) | 2006-03-17 | 2013-09-18 | キヤノン株式会社 | 発光素子及び発光素子の製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
-
2006
- 2006-11-21 JP JP2006314243A patent/JP5116290B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-05 TW TW096141623A patent/TWI368996B/zh not_active IP Right Cessation
- 2007-11-09 US US12/447,199 patent/US8084307B2/en not_active Expired - Fee Related
- 2007-11-09 KR KR1020097012785A patent/KR101052421B1/ko active IP Right Grant
- 2007-11-09 WO PCT/JP2007/072234 patent/WO2008062720A1/en active Application Filing
- 2007-11-09 CN CN2007800431833A patent/CN101548388B/zh not_active Expired - Fee Related
- 2007-11-09 EP EP07831964A patent/EP2084749A1/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006502597A (ja) * | 2002-05-21 | 2006-01-19 | ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ | トランジスタ構造及びその製作方法 |
| US20050275038A1 (en) * | 2004-06-14 | 2005-12-15 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
Cited By (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8945981B2 (en) | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10326025B2 (en) | 2008-07-31 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014222764A (ja) * | 2008-07-31 | 2014-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2018026591A (ja) * | 2008-09-01 | 2018-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10734530B2 (en) | 2008-09-01 | 2020-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| JP2019125807A (ja) * | 2008-09-01 | 2019-07-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11824124B2 (en) | 2008-09-01 | 2023-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including transistor comprising oxide semiconductor |
| US11201249B2 (en) | 2008-09-01 | 2021-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising an oxide semiconductor |
| US10256349B2 (en) | 2008-09-01 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| JPWO2010032431A1 (ja) * | 2008-09-17 | 2012-02-02 | 出光興産株式会社 | 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ |
| JP5631213B2 (ja) * | 2008-09-17 | 2014-11-26 | 出光興産株式会社 | 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ |
| WO2010032431A1 (ja) * | 2008-09-17 | 2010-03-25 | 出光興産株式会社 | 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ |
| US9691789B2 (en) | 2008-10-22 | 2017-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9853069B2 (en) | 2008-10-22 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9373525B2 (en) | 2008-10-22 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8912040B2 (en) | 2008-10-22 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015144313A (ja) * | 2008-10-22 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2014027291A (ja) * | 2008-10-22 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8445903B2 (en) | 2008-10-23 | 2013-05-21 | Idemitsu Kosan Co., Ltd. | Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same |
| TWI482275B (zh) * | 2008-10-23 | 2015-04-21 | Idemitsu Kosan Co | Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same |
| WO2010047063A1 (ja) * | 2008-10-23 | 2010-04-29 | 出光興産株式会社 | 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 |
| JPWO2010047063A1 (ja) * | 2008-10-23 | 2012-03-22 | 出光興産株式会社 | 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 |
| JP2012514328A (ja) * | 2008-12-24 | 2012-06-21 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
| JP2010177431A (ja) * | 2009-01-29 | 2010-08-12 | Fujifilm Corp | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
| JP2015228503A (ja) * | 2009-02-17 | 2015-12-17 | エボニック デグサ ゲーエムベーハーＥｖｏｎｉｋ Ｄｅｇｕｓｓａ ＧｍｂＨ | 半導体の酸化インジウム膜の製造法、該方法に従って製造された酸化インジウム膜及び該膜の使用 |
| US9859306B2 (en) | 2009-02-20 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| US11824062B2 (en) | 2009-02-20 | 2023-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| US11011549B2 (en) | 2009-02-20 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| US10586811B2 (en) | 2009-02-20 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| JP2017143268A (ja) * | 2009-02-20 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10096623B2 (en) | 2009-02-20 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| JP2017076805A (ja) * | 2009-04-02 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10297679B2 (en) | 2009-07-03 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011014761A (ja) * | 2009-07-03 | 2011-01-20 | Fujifilm Corp | ボトムゲート構造の薄膜トランジスタの製造方法 |
| US9887276B2 (en) | 2009-07-03 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having oxide semiconductor |
| JP2017143285A (ja) * | 2009-07-03 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および液晶表示装置の作製方法 |
| JP2020194983A (ja) * | 2009-09-16 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11211499B2 (en) | 2009-09-16 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11183597B2 (en) | 2009-09-16 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2019186568A (ja) * | 2009-09-16 | 2019-10-24 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US11791417B2 (en) | 2009-09-16 | 2023-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2022082632A (ja) * | 2009-09-24 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7297965B2 (ja) | 2009-09-24 | 2023-06-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2011100984A (ja) * | 2009-10-05 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 除電方法及び半導体装置の作製方法 |
| JP2019165255A (ja) * | 2009-10-21 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子書籍 |
| US9905596B2 (en) | 2009-11-06 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a channel region of a transistor with a crystalline oxide semiconductor and a specific off-state current for the transistor |
| JP2022032053A (ja) * | 2009-11-06 | 2022-02-24 | 株式会社半導体エネルギー研究所 | イメージセンサ |
| JP6993535B1 (ja) | 2009-11-06 | 2022-02-03 | 株式会社半導体エネルギー研究所 | イメージセンサ |
| JP2016189490A (ja) * | 2009-11-06 | 2016-11-04 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| US10516055B2 (en) | 2009-11-13 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10944010B2 (en) | 2009-11-13 | 2021-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11955557B2 (en) | 2009-11-13 | 2024-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10056494B2 (en) | 2009-11-13 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP7470093B2 (ja) | 2009-11-13 | 2024-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022033167A (ja) * | 2009-11-13 | 2022-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015084457A (ja) * | 2009-11-13 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11456385B2 (en) | 2009-11-13 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011109032A (ja) * | 2009-11-20 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2011139053A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9368638B2 (en) | 2009-12-04 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10553589B2 (en) | 2009-12-25 | 2020-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9991265B2 (en) | 2009-12-25 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11825665B2 (en) | 2009-12-25 | 2023-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11456296B2 (en) | 2009-12-25 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9349735B2 (en) | 2009-12-25 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015008302A (ja) * | 2009-12-25 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011077978A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8372664B2 (en) | 2009-12-25 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8790942B2 (en) | 2009-12-25 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP2011205078A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2021044559A (ja) * | 2010-03-05 | 2021-03-18 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜の作製方法 |
| JP2011205089A (ja) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 酸化物半導体膜の作製方法、およびトランジスタの作製方法 |
| JP7101739B2 (ja) | 2010-03-05 | 2022-07-15 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜の作製方法及びトランジスタの作製方法 |
| JP2013123064A (ja) * | 2010-03-05 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011243972A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
| US9373707B2 (en) | 2010-04-23 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with steps of heat treatment in nitrogen containing atmosphere, oxygen doping treatment and heat treatment in oxygen containing atmosphere |
| EP2660868A1 (en) * | 2010-12-28 | 2013-11-06 | Idemitsu Kosan Co., Ltd. | Laminate structure including oxide semiconductor thin film layer, and thin film transistor |
| EP2660868A4 (en) * | 2010-12-28 | 2014-02-19 | Idemitsu Kosan Co | LAMINATE STRUCTURE COMPRISING A THIN OXIDE SEMICONDUCTOR THIN FILM LAYER AND THIN FILM TRANSISTOR |
| US8785927B2 (en) | 2010-12-28 | 2014-07-22 | Idemitsu Kosan Co., Ltd. | Laminate structure including oxide semiconductor thin film layer, and thin film transistor |
| JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8785243B2 (en) | 2012-04-02 | 2014-07-22 | Samsung Display Co., Ltd. | Method for manufacturing a thin film transistor array panel |
| JP2020150549A (ja) * | 2012-05-25 | 2020-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5116290B2 (ja) | 2013-01-09 |
| KR20090086602A (ko) | 2009-08-13 |
| WO2008062720A1 (en) | 2008-05-29 |
| US20090269880A1 (en) | 2009-10-29 |
| TWI368996B (en) | 2012-07-21 |
| CN101548388A (zh) | 2009-09-30 |
| US8084307B2 (en) | 2011-12-27 |
| EP2084749A1 (en) | 2009-08-05 |
| KR101052421B1 (ko) | 2011-07-28 |
| TW200837959A (en) | 2008-09-16 |
| CN101548388B (zh) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116290B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5127183B2 (ja) | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 | |
| JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| KR101078509B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100889796B1 (ko) | 비정질 산화물을 사용한 전계 효과 트랜지스터 | |
| US8026506B2 (en) | Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same | |
| JP6043244B2 (ja) | 薄膜トランジスタ | |
| JP5241143B2 (ja) | 電界効果型トランジスタ | |
| JP6002088B2 (ja) | 薄膜トランジスタ | |
| JP4981282B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP2455975B1 (en) | Field effect transistor with amorphous oxide | |
| JP2009081413A (ja) | 電界効果型トランジスタ | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2016201458A (ja) | 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| Liu et al. | High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates | |
| Liang et al. | Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor | |
| Yuan et al. | Optical and electrical characterization of α-InGaZnO thin film fabricated by pulsed laser deposition for thin film transistor applications | |
| KR101303428B1 (ko) | 산화물 박막트랜지스터 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090323 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100617 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120727 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120730 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5116290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |