JP2020194983A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020194983A
JP2020194983A JP2020146728A JP2020146728A JP2020194983A JP 2020194983 A JP2020194983 A JP 2020194983A JP 2020146728 A JP2020146728 A JP 2020146728A JP 2020146728 A JP2020146728 A JP 2020146728A JP 2020194983 A JP2020194983 A JP 2020194983A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
oxide
oxide semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020146728A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020194983A publication Critical patent/JP2020194983A/ja
Priority to JP2021190059A priority Critical patent/JP2022031780A/ja
Priority to JP2023185323A priority patent/JP2024016108A/ja
Priority to JP2023186247A priority patent/JP2024020259A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半導体装置を提供することを課題の一つとする。また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半導体装置を提供することを課題の一つとする。【解決手段】半導体装置において、ゲート電極層（ゲート配線層）と、ソース電極層又はドレイン電極層と電気的に接続する配線層とは、薄膜トランジスタの酸化物半導体層を覆う絶縁層及びゲート絶縁層を間に介して交差する構造とする。ゲート電極層、ゲート絶縁層、及びソース電極層又はドレイン電極層の積層構造によって形成される寄生容量を低減することができ、半導体装置の低消費電力化を実現できる。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２参照。）。
薄膜トランジスタを用いた電気デバイスには、携帯電話、ノート型のパーソナルコンピュ
ータなどのモバイル機器などが挙げられるが、このような携帯用の電子デバイスにとって
連続動作時間に影響する消費電力の問題は大きい。また大型化が進むテレビジョン装置な
どにとっても大型化に伴う消費電力の増大を抑制することは重要である。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力の半
導体装置を提供することを課題の一つとする。
酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半
導体装置を提供することを課題の一つとする。
半導体装置において、ゲート電極層（ゲート配線層）と、ソース電極層又はドレイン電極
層と電気的に接続する配線層とは、薄膜トランジスタの酸化物半導体層を覆う絶縁層及び
ゲート絶縁層を間に介して交差する構造とする。薄膜トランジスタのゲート電極層とソー
ス電極層及びドレイン電極層とは酸化物半導体層上で一部重なる以外、ゲート電極層、ゲ
ート絶縁層、及びソース電極層又はドレイン電極層という積層構造をとらない。
よって、ゲート電極層、ゲート絶縁層、及びソース電極層又はドレイン電極層の積層構造
によって形成される寄生容量を低減することができ、半導体装置の低消費電力化を実現で
きる。
本明細書で開示する発明の構成の一形態は、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレ
イン電極層と、ソース電極層及びドレイン電極層上に、酸化物半導体層と接する酸化物絶
縁層と、酸化物絶縁層上にソース電極層又はドレイン電極層と電気的に接続する配線層と
を有し、酸化物絶縁層にはソース電極層又はドレイン電極層に達する開口が設けられ、配
線層は、開口においてソース電極層又はドレイン電極層と接し、ゲート電極層と配線層と
はゲート絶縁層及び酸化物半導体層を介して一部重なる半導体装置である。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であ
るため、ゲート電極層との寄生容量を小さくすることができる。
ソース電極層及びドレイン電極層に、酸素親和性の高い金属を含有する材料を用いている
ことが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、マンガン
、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択
された材料であることが好ましい。本実施の形態ではソース電極層及びドレイン電極層と
してチタン膜を用いる。
酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸化物半導
体層から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加する。よっ
て、界面付近において低抵抗な領域が形成され、酸化物半導体層とソース電極層及びドレ
イン電極層とのコンタクト抵抗を低減することができる。
また、ソース電極層及びドレイン電極層に耐熱性導電材料を用いてもよい。耐熱性導電材
料を用いると、ソース電極層及びドレイン電極層を形成後に熱処理を行ってもソース電極
層及びドレイン電極層の変質や劣化を防止することができる。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物などを用いることができる。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料に、上記耐熱性導電性材料を組み合わ
せて耐熱性を向上させた導電膜を用いてもよい。
また、ソース電極層及びドレイン電極層は酸化金属層を含んでもよく、例えば、酸化物半
導体層とチタン膜との間に酸化チタン膜を有する構造、又はチタン膜（例えば膜厚０．１
ｎｍ以上５ｎｍ以下）と酸化物絶縁層との間に酸化チタン膜（例えば膜厚１ｎｍ以上２０
ｎｍ以下）を有する構造であってもよい。
また、ソース電極層及びドレイン電極層が光を透過するような薄い膜厚である場合、ソー
ス電極層及びドレイン電極層は透光性を有する。
配線層はソース電極層及びドレイン電極層より抵抗の低い導電膜を用いる。具体的には、
アルミニウム、銅、クロム、タンタル、モリブデン、タングステン、チタン、ネオジム、
スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層
して形成することができる。本実施の形態では、配線層として第１の配線層にアルミニウ
ム膜、第２の配線層にチタン膜の積層構造を用いる。
また、本明細書で開示する発明の構成の他の一形態は、ゲート電極層を形成し、ゲート電
極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導
体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層上にソース電極層及びドレイン電極層を形成し、酸化
物半導体層、ソース電極層及びドレイン電極層上に、酸化物半導体層の一部と接する酸化
物絶縁層を形成し、酸化物絶縁層にソース電極層又はドレイン電極層に達する開口を形成
し、開口にソース電極層又はドレイン電極層と接し、かつゲート電極層とゲート絶縁層及
び酸化物絶縁層を介して一部重なる配線層を形成し、配線層はソース電極層及びドレイン
電極層より膜厚が薄く、かつ抵抗が低い半導体装置の作製方法である。
上記各構成は、上記課題の少なくとも一つを解決する。
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜で
あり、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示
す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇ
ａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとし
て含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または
該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の
酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉ
ｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ
−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−
Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
また、脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活
性気体雰囲気下での４００℃以上７５０℃以下、好ましくは４２５℃以上基板の歪み点未
満の加熱処理であり、酸化物半導体層の含有水分などの不純物を低減する。また、その後
の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
脱水化または脱水素化の熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好
ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。
脱水化または脱水素化のための加熱処理は、電気炉を用いた加熱方法、加熱した気体を用
いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光
を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬
間加熱方法などを用いることができる。
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００
℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱水化ま
たは脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５
０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化ま
たは脱水素化を行った同じ炉で大気に触れさせず徐冷し、酸化物半導体層に水または水素
が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を
低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させた後、高抵抗化させてＩ型とした酸化物半
導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプ
ラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トラ
ンジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成される
ことが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであ
ると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマ
リーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する
薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。
特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界
効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると
、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値
が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチ
ング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジス
タの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電
流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されない
トランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジ
スタは、回路に用いる薄膜トランジスタとしては不向きである。
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が
−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）させる。
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ
Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃ
ｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求
めたキャリア濃度の値を指す。
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、さらに高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱
水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタリング法（スパッタ法
ともいう）の成膜、または酸化物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での
加熱処理、または不活性ガス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥
エア（露点が−４０℃以下、好ましくは−６０℃以下）で冷却する処理などによって行う
。
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重な
る部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちＩ型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接し
てＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層や
ドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域
を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる高
抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイン領域とが形成され、高抵抗ソ
ース領域と高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャネル
形成領域のチャネル長がソース電極層及びドレイン電極層と自己整合的になる。
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、薄膜トランジスタの耐圧を向上させた構成とする
ことができる。
また、ドレイン電極層及びソース電極層と重畳した酸化物半導体層において、高抵抗ドレ
イン領域及び高抵抗ソース領域を形成することにより、駆動回路を形成した際のチャネル
形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を
形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電
流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形
成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネ
ル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れるリー
ク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面
近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル
形成領域の表面の一部）でのリーク電流を低減することができる。
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイ
ン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重
なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成し
てもよい。酸化物導電層は、酸化亜鉛を成分として含むものが好ましく、酸化インジウム
を含まないものであることが好ましい。例えば、酸化亜鉛、酸化亜鉛アルミニウム、酸窒
化亜鉛アルミニウム、酸化亜鉛ガリウムなどを用いることができる。酸化物導電層は、低
抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕ
ｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも
呼ぶ）としても機能する。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ド
レイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１
／ｃｍ３以下の範囲内であると好ましい。酸化物導電層を酸化物半導体層とソース電極層
及びドレイン電極層の間に設けることで、接触抵抗を低減でき、トランジスタの高速動作
を実現することができるため、周辺回路（駆動回路）の周波数特性を向上させることがで
きる。
酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、連続成膜が
可能である。
また、前述した第１の配線及び第２の配線を、ＬＲＮもしくはＬＲＤとして機能する酸化
物導電層と同じ材料と金属材料によって構成された積層配線としてもよい。金属と酸化物
導電層の積層とすることで、下層配線の乗り越えや開口などの段差に対する被覆性が改善
し、配線抵抗を下げることができる。また、マイグレーションなどによる配線の局所的な
高抵抗化や断線を防ぐ効果も期待できるため、信頼性の高い半導体装置を提供することが
できる。
また、前述した第１の配線と第２の配線の接続に際しても、酸化物導電層を間に挟んで接
続することにより、接続部（コンタクト部）の金属表面に絶縁性酸化物が形成されること
による接触抵抗（コンタクト抵抗）の増大を防ぐことが期待でき、信頼性の高い半導体装
置を提供することができる。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、酸化物半導体層を用いた薄膜トランジスタは、電子デバイスや光デバイスに用いる
ことができる。例えば、液晶表示装置のスイッチング素子や、発光装置のスイッチング素
子や、電子ペーパのスイッチング素子などに酸化物半導体層を用いた薄膜トランジスタを
用いることができる。
また、表示装置に限らず、大電力制御用の絶縁ゲート型半導体装置、特にパワーＭＯＳデ
バイスと呼ばれる半導体装置を作製することもできる。パワーＭＯＳデバイスとしては、
ＭＯＳＦＥＴ、ＩＧＢＴなどが挙げられる。
酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、寄生容量を低減
し、低消費電力の半導体装置を提供することができる。
酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の高い半
導体装置を提供することができる。
半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 多階調マスクを説明する図。 計算結果を説明する図。 計算結果を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
半導体装置及び半導体装置の作製方法の一形態を図１、図２、及び図６を用いて説明する
。
図１に半導体装置の平面及び断面構造の一例を示す。図１（Ａ２）（Ｂ）に示す薄膜トラ
ンジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ
型薄膜トランジスタともいう。
図１（Ａ１）は、ゲート配線層（ゲート電極層と同工程で形成される）とソース配線層（
配線層と同工程で形成される）との交差部の平面図、図１（Ａ２）はチャネルエッチ型の
薄膜トランジスタ４１０の平面図であり、図１（Ｂ）は図１（Ａ１）（Ａ２）の線Ｃ１−
Ｃ２及び線Ｄ１−Ｄ２における断面図である。
薄膜トランジスタ４１０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有す
る基板４００上に、ゲート電極層４１１、ゲート絶縁層４０２、少なくともチャネル形成
領域４１３、高抵抗ソース領域４１４ａ、及び高抵抗ドレイン領域４１４ｂを有する酸化
物半導体層４１２、ソース電極層４１５ａ、及びドレイン電極層４１５ｂを含む。また、
薄膜トランジスタ４１０を覆い、チャネル形成領域４１３に接する酸化物絶縁層４０７が
設けられ、さらにその上に保護絶縁層４０８が設けられている。
酸化物絶縁層４０７及び保護絶縁層４０８にはソース電極層４１５ａ、及びドレイン電極
層４１５ｂに達する開口（コンタクトホール）が形成され、開口には配線層４１７ａ、４
１７ｂ、４１８ａ、４１８ｂが形成されている。一方、交差部においては、ゲート配線層
４２１とソース配線層４２２、４２３とがゲート絶縁層４０２、酸化物絶縁層４０７及び
保護絶縁層４０８を間に介して積層している。
このように、ゲート電極層（ゲート配線層）と、ソース電極層又はドレイン電極層と電気
的に接続する配線層とは、薄膜トランジスタの酸化物半導体層を覆う絶縁層及びゲート絶
縁層を間に介して交差する構造とする。薄膜トランジスタのゲート電極層とソース電極層
及びドレイン電極層とは酸化物半導体層上で一部重なる以外、ゲート電極層、ゲート絶縁
層、及びソース電極層又はドレイン電極層という積層構造をとらない。
よって、ゲート電極層、ゲート絶縁層、及びソース電極層又はドレイン電極層の積層構造
によって形成される寄生容量を低減することができ、半導体装置の低消費電力化を実現で
きる。
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図２（Ａ）乃至（Ｆ）を用い、基板上に薄膜トランジスタ４１０を作製する工程を
説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１、ゲート配線層４２１を形成する。なお、レジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガ
ラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好
ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
下地膜となる絶縁膜を基板４００とゲート電極層４１１、及びゲート配線層４２１との間
に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、
窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数
の膜による単層又は積層構造により形成することができる。
また、ゲート電極層４１１、及びゲート配線層４２１の材料は、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができ
る。
次いで、ゲート電極層４１１、及びゲート配線層４２１上にゲート絶縁層４０２を形成す
る。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用
いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜
厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２
００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎ
ｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚２００ｎｍ以
下の窒化珪素層を形成する。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４４
０を形成する。酸化物半導体膜４４０の形成後に脱水化または脱水素化のための加熱処理
を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くするこ
とが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処
理した場合に、結晶化してしまうのを抑制することができる。
なお、酸化物半導体膜４４０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素な
どを用いてもよい。
酸化物半導体膜４４０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系
、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ
系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。
本実施の形態では、酸化物半導体膜４４０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体タ
ーゲットを用いてスパッタリング法により成膜する。この段階での断面図が図２（Ａ）に
相当する。また、酸化物半導体膜４４０は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリン
グ法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２
重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４４０に
結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化の
ための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比
］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（Ｄ
Ｃ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ
、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると
、ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜
として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法によ
り膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。また、Ｉｎ、Ｇａ、及
びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ
比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを
用いることもできる。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、Ｄ
Ｃスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリン
グ法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッ
タリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次いで、酸化物半導体膜４４０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４４１を得る（
図２（Ｂ）参照。）。
酸化物半導体膜における水の脱離のメカニズムの一例について、以下の反応経路を解析し
た（酸化物半導体膜中では、水だけではなく、ＯＨ又はＨとしての反応）。なお酸化物半
導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非晶質膜を用いた。
また、計算モデルの基底状態における最適分子構造を、密度汎関数法（ＤＦＴ）を用いて
計算した。ＤＦＴの全エネルギーはポテンシャルエネルギー、電子間静電エネルギー、電
子の運動エネルギーと複雑な電子間の相互作用を全て含む交換相関エネルギーの和で表さ
れる。ＤＦＴでは、交換相関相互作用を電子密度で表現された一電子ポテンシャルの汎関
数（関数の関数の意）で近似しているため、計算は高速かつ高精度である。ここでは、混
合汎関数であるＢ３ＬＹＰを用いて、交換と相関エネルギーに係る各パラメータの重みを
規定した。また、基底関数として、インジウム原子、ガリウム原子と亜鉛原子にはＬａｎ
Ｌ２ＤＺ（Ｎｅ殻の有効殻ポテンシャルにｓｐｌｉｔ ｖａｌｅｎｃｅ基底系を加えた基
底関数）、それ以外の原子には６−３１１（それぞれの原子価軌道に三つの短縮関数を用
いたｔｒｉｐｌｅ ｓｐｌｉｔ ｖａｌｅｎｃｅ基底系の基底関数）を適用した。上述の
基底関数により、例えば、水素原子であれば、１ｓ〜３ｓの軌道が考慮され、また、酸素
原子であれば、１ｓ〜４ｓ、２ｐ〜４ｐの軌道が考慮されることになる。さらに、計算精
度向上のため、分極基底系として、水素原子にはｐ関数を、酸素原子にはｄ関数を加えた
。
なお、量子化学計算プログラムとしては、Ｇａｕｓｓｉａｎ０３を使用した。計算は、ハ
イパフォーマンスコンピュータ（ＳＧＩ社製、Ａｌｔｉｘ４７００）を用いて行った。
脱水化または脱水素化を行う加熱処理により、酸化物半導体膜中に含まれる−ＯＨ同士が
反応してＨ２Ｏが生成すると考えられる。そこで、図２６に示すような水の生成・脱離メ
カニズムを解析した。なお図２６において、Ｚｎは２価であるため、Ｍ＝Ｚｎの場合では
図２６中のＭ−Ｏ結合を１つ削除している。
図２６中のＭは金属原子を表しており、Ｉｎ・Ｇａ・Ｚｎの３種が当てはまる。始状態１
では、−ＯＨがＭ１とＭ２を架橋するように配位結合を形成する。遷移状態２では、−Ｏ
ＨのＨがもう一つの−ＯＨへ転位する。中間体３では、生成したＨ２Ｏ分子が金属原子と
配位結合を形成する。終状態４では、Ｈ２Ｏ分子が脱離して無限遠へ離れる。
（Ｍ１−Ｍ２）の全組み合わせは、１．Ｉｎ−Ｉｎ、２．Ｇａ−Ｇａ、３．Ｚｎ−Ｚｎ、
４．Ｉｎ−Ｇａ、５．Ｉｎ−Ｚｎ、６．Ｇａ−Ｚｎの６通りが存在するため、全組み合わ
せについて計算を行った。なお、本計算では、計算の簡略化のためにＭ’をＨに置き換え
た計算モデルを使用したクラスター計算で行った。
計算では、図２６の反応経路に対応したエネルギーダイアグラムを求めた。全６通りの（
Ｍ１−Ｍ２）の組み合わせから代表して、１．Ｉｎ−Ｉｎの場合の計算結果を図２７に示
す。
図２７から、水生成の活性化エネルギーは１．１６ｅＶであることがわかった。生成した
水分子が脱離すると、１．５８ｅＶほど不安定化する。
また、逆に図２７を右から左への反応としてみると、水が酸化物半導体膜内へ入る反応と
して見ることができる。そうすると、金属に配位した水が加水分解し、２つのＯＨ基を作
る反応の活性化エネルギーは０．４７ｅＶとなる。
同様に、その他の（Ｍ１−Ｍ２）の組み合わせについても、反応経路を解析した。１〜６
の場合について、水生成反応の活性化エネルギー（Ｅａ［ｅＶ］）を表１に示す。
表１より、１．Ｉｎ−Ｉｎや４．Ｉｎ−Ｇａでは、水の生成反応が起き易いことがわかる
。それに対して、３．Ｚｎ−Ｚｎでは水の生成反応は起きにくい。これより、Ｚｎ原子を
介した水の生成反応は起こりにくい傾向があると推測される。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以
上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸
化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合
もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代
表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。また、
ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高温の加熱処理を行うと、酸化物半導体膜の表面
側に縦方向（膜厚方向）の針状結晶が生じる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４４０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物
半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極
上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜４４０に脱水化または脱水素化処理を行う前に行っても、行った後に行ってもよい。
酸化物半導体層は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、
及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱
水化または脱水素化は有効である。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４４１上に、金属導電膜を形成した後
、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レジストマスクを
除去する（図２（Ｃ）参照。）。
なお、金属導電膜のエッチングの際に、酸化物半導体層４４１は除去されないようにそれ
ぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層４４１にはＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニア、
水、過酸化水素水の混合液）を用いる。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であ
るため、ゲート電極層との寄生容量を小さくすることができる。
ソース電極層及びドレイン電極層に、酸素親和性の高い金属を含有する材料を用いている
ことが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、マンガン
、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択
された材料であることが好ましい。本実施の形態ではソース電極層及びドレイン電極層と
してチタン膜を用いる。
酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸化物半導
体層から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加する。よっ
て、界面付近において低抵抗な領域が形成され、酸化物半導体層とソース電極層及びドレ
イン電極層とのコンタクト抵抗を低減することができる。
また、ソース電極層及びドレイン電極層に耐熱性導電材料を用いてもよい。耐熱性導電材
料を用いると、ソース電極層及びドレイン電極層を形成後に熱処理を行ってもソース電極
層及びドレイン電極層の変質や劣化を防止することができる。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物などを用いることができる。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料に、上記耐熱性導電性材料を組み合わ
せて耐熱性を向上させた導電膜を用いてもよい。
また、ソース電極層及びドレイン電極層は酸化金属層を含んでもよく、例えば、酸化物半
導体層とチタン膜との間に酸化チタン膜を有する構造、又はチタン膜（例えば膜厚０．１
ｎｍ以上５ｎｍ以下）と酸化物絶縁層との間に酸化チタン膜（例えば膜厚１ｎｍ以上２０
ｎｍ以下）を有する構造であってもよい。
また、ソース電極層及びドレイン電極層が光を透過するような薄い膜厚である場合、ソー
ス電極層及びドレイン電極層は透光性を有する。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４４１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層４
１５ａ、及びドレイン電極層４１５ｂを形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層４０７を形成する。
酸化物絶縁層４０７は、少なくとも１ｎｍの膜厚とし、スパッタリング法など、酸化物絶
縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層４０７に水素が含まれると、その水素の酸化物半導体層への侵入、又は水
素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが
低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層４０
７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要で
ある。
本実施の形態では、酸化物絶縁層４０７として膜厚２００ｎｍの酸化珪素膜を、スパッタ
リング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、
本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス
（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）
及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲッ
トまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素
、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。低抵
抗化した酸化物半導体層に接して形成する酸化物絶縁層４０７は、水分や、水素イオンや
、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁
膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒
化アルミニウムなどを用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層４０７と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４１３は、Ｉ型と
なり、ソース電極層４１５ａに重なる高抵抗ソース領域４１４ａと、ドレイン電極層４１
５ｂに重なる高抵抗ドレイン領域４１４ｂとが自己整合的に形成される。以上の工程で薄
膜トランジスタ４１０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層から酸化物絶
縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる
。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層４１５ｂ（及びソース電極層４１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域４１４ｂ（及び高抵抗ソース領域４１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域４１４ｂを形成することで、ドレイン電極層４１５ｂから高抵抗ドレイン領域４
１４ｂ、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とするこ
とができる。そのため、ドレイン電極層４１５ｂに高電源電位ＶＤＤを供給する配線に接
続して動作させる場合、ゲート電極層４１１とドレイン電極層４１５ｂとの間に高電界が
印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トラン
ジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導
体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半
導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソ
ース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域
又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域は
Ｉ型とすることもできる。
酸化物絶縁層４０７上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタリン
グ法を用いて窒化珪素膜を形成する。ＲＦスパッタリング法は、量産性に優れるため、保
護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−など
の不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒
化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。
本実施の形態では、保護絶縁層として保護絶縁層４０８を、窒化珪素膜を用いて形成する
（図２（Ｄ）参照。）。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４０７、保護絶縁層４０８の一部を除去して、ソース電極層４
１５ａ、ドレイン電極層４１５ｂに達する開口４４２ａ、４４２ｂを形成する（図２（Ｅ
）参照。）。
ソース電極層４１５ａ、ドレイン電極層４１５ｂに接するように開口４４２ａ、４４２ｂ
にスパッタリング法や真空蒸着法により積層の導電層を形成し、第５のフォトリソグラフ
ィ工程によりレジストマスクを形成する。積層の導電層を選択的にエッチングし配線層４
１７ａ、４１７ｂ、４１８ａ、４１８ｂ、交差部において、ソース配線層４２２、４２３
を形成する（図２（Ｆ）参照。）。
配線層４１７ａ、４１７ｂ、４１８ａ、４１８ｂはソース電極層及びドレイン電極層より
抵抗の低い導電膜を用いる。具体的には、アルミニウム、銅、クロム、タンタル、モリブ
デン、タングステン、チタン、ネオジム、スカンジウム等の金属材料又はこれらを主成分
とする合金材料を用いて、単層で又は積層して形成することができる。本実施の形態では
、配線層として積層構造を用い、第１の配線層である配線層４１７ａ、４１７ｂをアルミ
ニウム膜、第２の配線層である配線層４１８ａ、４１８ｂをチタン膜とする。
保護絶縁層４０８上に平坦化のための平坦化絶縁層を設けてもよい。平坦化絶縁層を設け
る例を図６（Ａ）に示す。図６（Ａ）は、保護絶縁層４０８上に平坦化絶縁層４０９が形
成されており、配線層４１７ａ、４１７ｂ、４１８ａ、４１８ｂは酸化物絶縁層４０７、
保護絶縁層４０８、平坦化絶縁層４０９に設けられた開口に形成されている。一方、ソー
ス配線層４２２、４２３は平坦化絶縁層４０９上に形成されている。平坦化絶縁層４０９
を設けると、ゲート配線層４２１とソース配線層４２２、４２３との距離がさらに長くな
るために、より寄生容量を軽減することができる。
平坦化絶縁層４０９としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層４０９を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
平坦化絶縁層４０９の形成法は、特に限定されず、その材料に応じて、スパッタリング法
、スピンコート法、ディッピング法、スプレー塗布法、液滴吐出法（インクジェット法、
スクリーン印刷、オフセット印刷等）、ロールコート法、カーテンコート法、ナイフコー
ト法等を用いることができる。
また、図６（Ｂ）のように保護絶縁層も設けずに、酸化物絶縁層４０７上に配線層、ソー
ス配線層を形成してもよい。図６（Ｂ）において、酸化物絶縁層４０７上にソース配線層
４２２が設けられ、酸化物絶縁層４０７に形成された開口に配線層４１７ａ、４１７ｂが
設けられている。このように配線層も単層構造であってもよい。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
寄生容量を低減し、低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の薄膜トランジスタを有する半導体装置
の一例として以下に説明する。
図３に半導体装置の平面及び断面構造の一例を示す。図３（Ａ２）（Ｂ）に示す薄膜トラ
ンジスタ４５０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲ
ート構造の一つであり逆スタガ型薄膜トランジスタともいう。
図３（Ａ１）は、ゲート配線層（ゲート電極層と同工程で形成される）とソース配線層（
配線層と同工程で形成される）との交差部の平面図、図３（Ａ２）はチャネル保護型の薄
膜トランジスタ４５０の平面図であり、図３（Ｂ）は図３（Ａ１）（Ａ２）の線Ｃ３−Ｃ
４及び線Ｄ３−Ｄ４における断面図である。
薄膜トランジスタ４５０はチャネル保護型の薄膜トランジスタであり、絶縁表面を有する
基板４００上に、ゲート電極層４５１、ゲート絶縁層４０２、少なくともチャネル形成領
域４５３、高抵抗ソース領域４５４ａ、及び高抵抗ドレイン領域４５４ｂを有する酸化物
半導体層４５２、ソース電極層４５５ａ、及びドレイン電極層４５５ｂを含む。また、薄
膜トランジスタ４５０を覆い、チャネル形成領域４１３に接し、チャネル保護層として機
能する酸化物絶縁層４５６が設けられ、さらにその上に保護絶縁層４０８が設けられてい
る。
保護絶縁層４０８にはソース電極層４５５ａ、及びドレイン電極層４５５ｂに達する開口
（コンタクトホール）が形成され、開口には配線層４５７ａ、４５７ｂ、４５８ａ、４５
８ｂが形成されている。一方、交差部においては、ゲート配線層４２１とソース配線層４
２２、４２３とがゲート絶縁層４０２、酸化物絶縁層４５９及び保護絶縁層４０８を間に
介して積層している。
交差部において酸化物絶縁層４５９は必ずしも設ける必要はないが、酸化物絶縁層４５９
を設けるとゲート配線層４２１とソース配線層４２２、４２３とをより遠ざけることがで
きるため、より寄生容量を低減することができる。
酸化物絶縁層４５６、酸化物絶縁層４５９は酸化物絶縁層をエッチングにより加工して形
成することができ、材料や作製方法は実施の形態１で示す酸化物絶縁層４０７と同様とす
ればよい。本実施の形態では、スパッタリング法を用いて酸化絶縁層を形成し、フォトリ
ソグラフィ工程を用いて酸化物絶縁層４５６、酸化物絶縁層４５９に加工する。
このように、ゲート電極層（ゲート配線層）と、ソース電極層又はドレイン電極層と電気
的に接続する配線層とは、薄膜トランジスタを覆う保護絶縁層及びゲート絶縁層を間に介
して交差する構造とする。薄膜トランジスタのゲート電極層とソース電極層及びドレイン
電極層とは酸化物半導体層上で一部重なる以外、ゲート電極層、ゲート絶縁層、及びソー
ス電極層又はドレイン電極層という積層構造をとらない。
よって、ゲート電極層、ゲート絶縁層、及びソース電極層又はドレイン電極層の積層構造
によって形成される寄生容量を低減することができ、半導体装置の低消費電力化を実現で
きる。
また、薄膜トランジスタ４５０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図４（Ａ）乃至（Ｆ）を用い、基板上に薄膜トランジスタ４５０を作製する工程を
説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４５１、ゲート配線層４２１を形成する。なお、レジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４５１、及びゲート配線層４２１の材料は、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができ
る。
次いで、ゲート電極層４５１、及びゲート配線層４２１上にゲート絶縁層４０２を形成す
る。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚２００ｎｍ以
下の窒化珪素層を形成する。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用い
てスパッタリング法により成膜する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４４１を得る（
図４（Ａ）参照。）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４４１上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層４５６、酸化物絶縁層４５９を形成した後、レジストマスクを除去
する。
本実施の形態では、酸化物絶縁層４５６、酸化物絶縁層４５９として膜厚２００ｎｍの酸
化珪素膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００
℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法
による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（
代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットと
して酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ター
ゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成す
ることができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層４５６は、
水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニ
ウム膜、または酸化窒化アルミニウムなどを用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４５６と接した状態で加熱され
る。
本実施の形態は、さらに酸化物絶縁層４５６が設けられ一部が露出している酸化物半導体
層４４１を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層４
５６によって覆われていない露出された酸化物半導体層４４１の領域は、窒素、不活性ガ
ス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素
雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層４５６が設けられた酸化物半導体層４４１に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層４４１の露出領域は低抵抗化し、抵抗の異なる領域（図４（Ｂ
）においては斜線領域及び白地領域で示す）を有する酸化物半導体層４５２となる。
次いで、ゲート絶縁層４０２、酸化物半導体層４５２、及び酸化物絶縁層４５６上に、金
属導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、
選択的にエッチングを行ってソース電極層４５５ａ、ドレイン電極層４５５ｂを形成した
後、レジストマスクを除去する（図４（Ｃ）参照。）。
ソース電極層４５５ａ及びドレイン電極層４５５ｂは、膜厚０．１ｎｍ以上５０ｎｍ以下
と薄膜が好ましく、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚
が薄い導電膜であるため、ゲート電極層との寄生容量を小さくすることができる。
ソース電極層４５５ａ及びドレイン電極層４５５ｂに、酸素親和性の高い金属を含有する
材料を用いていることが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミ
ニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一ま
たは複数から選択された材料であることが好ましい。本実施の形態ではソース電極層４５
５ａ及びドレイン電極層４５５ｂとしてチタン膜を用いる。
酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸化物半導
体層から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加する。よっ
て、界面付近において低抵抗な領域が形成され、酸化物半導体層とソース電極層及びドレ
イン電極層とのコンタクト抵抗を低減することができる。
また、ソース電極層４５５ａ及びドレイン電極層４５５ｂに耐熱性導電材料を用いてもよ
い。耐熱性導電材料を用いると、ソース電極層４５５ａ及びドレイン電極層４５５ｂを形
成後に熱処理を行ってもソース電極層４５５ａ及びドレイン電極層４５５ｂの変質や劣化
を防止することができる。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物などを用いることができる。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料に、上記耐熱性導電性材料を組み合わ
せて耐熱性を向上させた導電膜を用いてもよい。
また、ソース電極層４５５ａ及びドレイン電極層４５５ｂは酸化金属層を含んでもよく、
例えば、酸化物半導体層とチタン膜との間に酸化チタン膜を有する構造、又はチタン膜（
例えば膜厚０．１ｎｍ以上５ｎｍ以下）と酸化物絶縁層との間に酸化チタン膜（例えば膜
厚１ｎｍ以上２０ｎｍ以下）を有する構造であってもよい。
また、ソース電極層４５５ａ及びドレイン電極層４５５ｂが光を透過するような薄い膜厚
である場合、ソース電極層４５５ａ及びドレイン電極層４５５ｂは透光性を有する。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４５１と重なるチャネル形成領域４５３は、Ｉ型と
なり、ソース電極層４５５ａに重なる高抵抗ソース領域４５４ａと、ドレイン電極層４５
５ｂに重なる高抵抗ドレイン領域４５４ｂとが自己整合的に形成される。以上の工程で薄
膜トランジスタ４５０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層から酸化物絶
縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる
。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層４５５ｂ（及びソース電極層４５５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域４５４ｂ（及び高抵抗ソース領域４５４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域４５４ｂを形成することで、ドレイン電極層４５５ｂから高抵抗ドレイン領域４
５４ｂ、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とするこ
とができる。そのため、ドレイン電極層４１５ｂに高電源電位ＶＤＤを供給する配線に接
続して動作させる場合、ゲート電極層４５１とドレイン電極層４５５ｂとの間に高電界が
印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トラン
ジスタの耐圧を向上させた構成とすることができる。
ソース電極層４５５ａ、ドレイン電極層４５５ｂ、酸化物絶縁層４５６、酸化物絶縁層４
５９上に保護絶縁層４０８を形成する。例えば、ＲＦスパッタリング法を用いて窒化珪素
膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層４０８の成膜方
法として好ましい。保護絶縁層４０８は、水分や、水素イオンや、ＯＨ−などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、
窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形
態では、保護絶縁層４０８を、窒化珪素膜を用いて形成する（図４（Ｄ）参照。）。
なお、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、酸化物絶縁層４５６、酸化物絶
縁層４５９上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層４０８を積
層してもよいし、図６（Ａ）で示したような平坦化絶縁層４０９を形成してもよい。平坦
化絶縁層４０９を設けると、ゲート配線層４２１とソース配線層４２２、４２３との距離
がさらに長くなるために、より寄生容量を軽減することができる。
次いで、第５のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って保護絶縁層４０８の一部を除去して、ソース電極層４５５ａ、ドレイン電極
層４５５ｂに達する開口４６７ａ、４６７ｂを形成する（図４（Ｅ）参照。）。
ソース電極層４５５ａ、ドレイン電極層４５５ｂに接するように開口４６７ａ、４６７ｂ
にスパッタリング法や真空蒸着法により積層の導電層を形成し、第６のフォトリソグラフ
ィ工程によりレジストマスクを形成する。積層の導電層を選択的にエッチングし配線層４
５７ａ、４５７ｂ、４５８ａ、４５８ｂ、交差部において、ソース配線層４２２、４２３
を形成する（図４（Ｆ）参照。）。
配線層４５７ａ、４５７ｂ、４５８ａ、４５８ｂはソース電極層及びドレイン電極層より
抵抗の低い導電膜を用いる。具体的には、アルミニウム、銅、クロム、タンタル、モリブ
デン、タングステン、チタン、ネオジム、スカンジウム等の金属材料又はこれらを主成分
とする合金材料を用いて、単層で又は積層して形成することができる。本実施の形態では
、配線層として積層構造を用い、第１の配線層である配線層４５７ａ、４５７ｂをアルミ
ニウム膜、第２の配線層である配線層４５８ａ、４５８ｂをチタン膜とする。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
寄生容量を低減し、低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態３）
本実施の形態では、薄膜トランジスタを有する半導体装置の作製工程の一部が実施の形態
１と異なる他の例を図５に示す。図５は、図１及び図２と工程が一部異なる点以外は同じ
であるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。本実施の
形態では、フォトリソグラフィ工程において、多階調マスクによって形成したマスク層を
用いる。
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対
してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに
加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによ
って、少なくとも二種類の異なるパターンに対応するマスク層を形成することができる。
よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減でき
るため、工程の簡略化が可能となる。
実施の形態１に従って、基板４００上に第１のフォトリソグラフィ工程によってゲート配
線層４２１、ゲート電極層４８１を形成し、ゲート絶縁層４０２を積層する。ゲート絶縁
層４０２上に酸化物半導体膜を形成する。本実施の形態では、酸化物半導体膜としてＩｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。
脱水化または脱水素化として、加熱処理装置の一つである電気炉に基板を導入し、酸化物
半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触
れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体膜４６５を得
る。
次いで、酸化物半導体膜４６５上に、金属導電膜４６６をスパッタリング法や真空蒸着法
で形成する形成する（図５（Ａ）参照。）。
金属導電膜４６６はソース電極層及びドレイン電極層となる導電膜である。ソース電極層
及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく、配線層より
薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であるため、ゲー
ト電極層との寄生容量を小さくすることができる。
ソース電極層及びドレイン電極層に、酸素親和性の高い金属を含有する材料を用いている
ことが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、マンガン
、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択
された材料であることが好ましい。本実施の形態ではソース電極層及びドレイン電極層と
してチタン膜を用いる。
酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸化物半導
体層から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加する。よっ
て、界面付近において低抵抗な領域が形成され、酸化物半導体層とソース電極層及びドレ
イン電極層とのコンタクト抵抗を低減することができる。
また、ソース電極層及びドレイン電極層に耐熱性導電材料を用いてもよい。耐熱性導電材
料を用いると、ソース電極層及びドレイン電極層を形成後に熱処理を行ってもソース電極
層及びドレイン電極層の変質や劣化を防止することができる。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物などを用いることができる。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料に、上記耐熱性導電性材料を組み合わ
せて耐熱性を向上させた導電膜を用いてもよい。
また、ソース電極層及びドレイン電極層は酸化金属層を含んでもよく、例えば、酸化物半
導体層とチタン膜との間に酸化チタン膜を有する構造、又はチタン膜（例えば膜厚０．１
ｎｍ以上５ｎｍ以下）と酸化物絶縁層との間に酸化チタン膜（例えば膜厚１ｎｍ以上２０
ｎｍ以下）を有する構造であってもよい。
また、ソース電極層及びドレイン電極層が光を透過するような薄い膜厚である場合、ソー
ス電極層及びドレイン電極層は透光性を有する。
第２のフォトリソグラフィ工程を行い、酸化物半導体膜４６５、及び金属導電膜４６６上
にレジストマスク４６０を形成する。
本実施の形態では、レジストマスク４６０を形成するために高階調マスクを用いた露光を
行う例を示す。レジストマスク４６０を形成するためレジストを形成する。レジストは、
ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジスト
を用いて示す。レジストはスピンコート法で形成してもよいし、インクジェット法で選択
的に形成してもよい。レジストをインクジェット法で選択的に形成すると、不要箇所への
レジスト形成を削減することができるので、材料の無駄を軽減することができる。
次に、露光マスクとして多階調マスク８１を用いて、レジストに光を照射して、レジスト
を露光する。
ここで、多階調マスク８１を用いた露光について、図２５を用いて説明する。
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行う
ことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露
光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスク
を形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚
数を削減することが可能である。
多階調マスクの代表例としては、図２５（Ａ）に示すようなグレートーンマスク８１ａ、
図２５（Ｃ）に示すようなハーフトーンマスク８１ｂがある。
図２５（Ａ）に示すように、グレートーンマスク８１ａは、透光性基板８３及びその上に
形成される遮光部８４並びに回折格子８５で構成される。遮光部８４においては、光の透
過率が０％である。一方、回折格子８５はスリット、ドット、メッシュ等の光透過部の間
隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御する
ことができる。なお、回折格子８５は、周期的なスリット、ドット、メッシュ、または非
周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性基板８３としては、石英等の透光性基板を用いることができる。遮光部８４及び回
折格子８５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することがで
きる。
グレートーンマスク８１ａに露光光を照射した場合、図２５（Ｂ）に示すように、遮光部
８４においては、光透過率８６は０％であり、遮光部８４及び回折格子８５が設けられて
いない領域では光透過率８６は１００％である。また、回折格子８５においては、１０〜
７０％の範囲で調整可能である。回折格子８５における光の透過率の調整は、回折格子の
スリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
図２５（Ｃ）に示すように、ハーフトーンマスク８１ｂは、透光性基板８３及びその上に
形成される半透過部８７並びに遮光部８８で構成される。半透過部８７は、ＭｏＳｉＮ、
ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部８８
は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
ハーフトーンマスク８１ｂに露光光を照射した場合、図２５（Ｄ）に示すように、遮光部
８８においては、光透過率８９は０％であり、遮光部８８及び半透過部８７が設けられて
いない領域では光透過率８９は１００％である。また、半透過部８７においては、１０〜
７０％の範囲で調整可能である。半透過部８７に於ける光の透過率の調整は、半透過部８
７の材料により調整可能である。
多階調マスクを用いて露光した後、現像することで、図５（Ｂ）に示すように膜厚の異な
る領域を有するレジストマスク４６０を形成することができる。
次に、レジストマスク４６０を用いて第１のエッチング工程を行い、酸化物半導体膜４６
５、金属導電膜４６６をエッチングし島状に加工する。この結果、酸化物半導体層４６１
、金属導電層４６２を形成することができる（図５（Ｂ）参照。）。
次に、レジストマスク４６０をアッシングする。この結果、レジストマスクの面積（３次
元的に見ると体積）が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジストマ
スクのレジスト（ゲート電極層４８１の一部と重畳する領域）は除去され、分離されたレ
ジストマスク４６３ａ、４６３ｂを形成することができる。
レジストマスク４６３ａ、４６３ｂを用いて、エッチングにより不要な部分を除去してソ
ース電極層４８５ａ、ドレイン電極層４８５ｂを形成する（図５（Ｃ）参照。）。
なお、金属導電層４６２のエッチングの際に、酸化物半導体層４６１も除去されないよう
にそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電層４６２としてＴｉ膜を用いて、酸化物半導体層４６１には
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモ
ニア、水、過酸化水素水の混合液）を用いる。
なお、ここでの金属導電膜、酸化物半導体膜のエッチングは、ウェットエッチングに限定
されずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、レジストマスク４６３ａ、４６３ｂを除去し、酸化物半導体層４６１に接する保護
絶縁膜となる酸化物絶縁層４０７を形成する。本実施の形態では、酸化物絶縁層４０７と
して膜厚２００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層４０７と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４８１と重なるチャネル形成領域４８３は、Ｉ型と
なり、ソース電極層４８５ａに重なる高抵抗ソース領域４８４ａと、ドレイン電極層４８
５ｂに重なる高抵抗ドレイン領域４８４ｂとが自己整合的に形成される。以上の工程で薄
膜トランジスタ４８０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層から酸化物絶
縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる
。よって半導体装置の信頼性を向上できる。
酸化物絶縁層４０７上に保護絶縁層４０８を形成する。本実施の形態では、保護絶縁層と
して保護絶縁層４０８を、窒化珪素膜を用いて形成する（図５（Ｄ）参照。）。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４０７、保護絶縁層４０８の一部を除去して、ソース電極層４
８５ａ、ドレイン電極層４８５ｂに達する開口４６４ａ、４６４ｂを形成する（図５（Ｅ
）参照。）。
ソース電極層４８５ａ、ドレイン電極層４８５ｂに接するように開口４６４ａ、４６４ｂ
にスパッタリング法や真空蒸着法により積層の導電層を形成し、第４のフォトリソグラフ
ィ工程によりレジストマスクを形成する。積層の導電層を選択的にエッチングし配線層４
８７ａ、４８７ｂ、４８８ａ、４８８ｂ、交差部において、ソース配線層４２２、４２３
を形成する（図５（Ｆ）参照。）。
配線層４８７ａ、４８７ｂ、４８８ａ、４８８ｂはソース電極層及びドレイン電極層より
抵抗の低い導電膜を用いる。具体的には、アルミニウム、銅、クロム、タンタル、モリブ
デン、タングステン、チタン、ネオジム、スカンジウム等の金属材料又はこれらを主成分
とする合金材料を用いて、単層で又は積層して形成することができる。本実施の形態では
、配線層として積層構造を用い、第１の配線層である配線層４８７ａ、４８７ｂをアルミ
ニウム膜、第２の配線層である配線層４８８ａ、４８８ｂをチタン膜とする。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
寄生容量を低減し、低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１において、ゲート電極層に透光性を有する導電材料を用
いる例を図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１
と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、
図７は、図１及び図２と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
図７に示す薄膜トランジスタ４３０はチャネルエッチ型の薄膜トランジスタであり、絶縁
表面を有する基板４００上に、ゲート電極層４３１、ゲート絶縁層４０２、少なくともチ
ャネル形成領域４３３、高抵抗ソース領域４３４ａ、及び高抵抗ドレイン領域４３４ｂを
有する酸化物半導体層４３２、ソース電極層４３５ａ、ドレイン電極層４３５ｂを含む。
また、薄膜トランジスタ４３０を覆い、チャネル形成領域４３３に接する酸化物絶縁層４
０７が設けられ、さらにその上に保護絶縁層４０８が設けられている。
酸化物絶縁層４０７及び保護絶縁層４０８にはソース電極層４３５ａに達する開口（コン
タクトホール）が形成され、開口には配線層４３７、４３８が形成されている。一方、交
差部においては、ゲート配線層４２１とソース配線層４２２、４２３とがゲート絶縁層４
０２、酸化物絶縁層４０７及び保護絶縁層４０８を間に介して積層している。なお、図７
に示すソース電極層４３５ａに達する開口及び該開口に設けられる配線層４３７、４３８
のように、開口及び配線層は酸化物半導体層４３２と重ならない領域に設けてもよい。
このように、ゲート電極層（ゲート配線層）と、ソース電極層又はドレイン電極層と電気
的に接続する配線層とは、薄膜トランジスタの酸化物半導体層を覆う絶縁層及びゲート絶
縁層を間に介して交差する構造とする。薄膜トランジスタのゲート電極層とソース電極層
及びドレイン電極層とは酸化物半導体層上で一部重なる以外、ゲート電極層、ゲート絶縁
層、及びソース電極層又はドレイン電極層という積層構造をとらない。
よって、ゲート電極層、ゲート絶縁層、及びソース電極層又はドレイン電極層の積層構造
によって形成される寄生容量を低減することができ、半導体装置の低消費電力化を実現で
きる。
配線層４３８、ソース配線層４２３、保護絶縁層４０８上には平坦化絶縁層４０９が形成
され、平坦化絶縁層４０９上には画素電極層４２７が設けられている。画素電極層４２７
は平坦化絶縁層４０９に形成された開口によって配線層４３８と接しており、薄膜トラン
ジスタ４３０と画素電極層４２７とは配線層４３７、４３８を介して電気的に接続してい
る。
ソース電極層４３５ａ、ドレイン電極層４３５ｂは、薄膜な金属導電膜であるため透光性
を有する導電膜とすることができる。
また、図７において、薄膜トランジスタ４３０のゲート電極層４３１も透光性を有する導
電膜を用いる。
ゲート電極層４３１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓ
ｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−
Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用する
ことができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層
４３１に用いる金属酸化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸
着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパ
ッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用
いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ
、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑
制することが好ましい。
従って、薄膜トランジスタ４３０は透光性を有する薄膜トランジスタとすることができる
。
また、薄膜トランジスタ４３０が配置される画素には、画素電極層４２７、またはその他
の電極層（容量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層
４０２、酸化物絶縁層４０７、保護絶縁層４０８も可視光に対して透光性を有する膜を用
いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す
。
薄膜トランジスタ４３０が透光性を有するため、開口率を向上させることができる。特に
１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表
示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することがで
きる。また、薄膜トランジスタ４３０の構成部材に透光性を有する膜を用いることで、広
視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現する
ことができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとること
ができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４
個のサブピクセルを有する場合、薄膜トランジスタが透光性を有するため、開口率を向上
させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持
容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上させ
ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図８
に示す。図８は、図１及び図２と工程が一部異なる点以外は同じであるため、同じ箇所に
は同じ符号を用い、同じ箇所の詳細な説明は省略する。
実施の形態１に従って、基板４００上にゲート配線層４２１、ゲート電極層４７１を形成
し、ゲート絶縁層４０２を積層する。
次に酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の７５０℃以下、好ましくは４２５℃以上とす
る。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であ
れば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理
を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化
物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾
燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガ
スまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装
置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃
度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置は、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によ
って、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加
熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱
処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００
℃〜７５０℃で数分間加熱処理を行ってもよい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層４７２を得る。
次いで、酸化物半導体層４７２上に、フォトリソグラフィ工程によりレジストマスクを形
成し、選択的にエッチングを行ってソース電極層４７５ａ、ドレイン電極層４７５ｂを形
成し、スパッタリング法で酸化物絶縁層４０７を形成する。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理よって、酸化物半導体層から酸化物絶
縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる
。よって半導体装置の信頼性を向上できる。
次いで、酸化物絶縁層４０７上に保護絶縁層４０８を形成する。
次いで、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行って酸化物絶縁層４０７、保護絶縁層４０８の一部を除去して、ソース電極層４７５ａ
、ドレイン電極層４７５ｂに達する開口を形成する。
ソース電極層４７５ａ、ドレイン電極層４７５ｂに接するように開口にスパッタリング法
や真空蒸着法により積層の導電層を形成し、フォトリソグラフィ工程によりレジストマス
クを形成する。積層の導電層を選択的にエッチングし配線層４７７ａ、４７７ｂ、４７８
ａ、４７８ｂ、交差部において、ソース配線層４２２、４２３を形成する（図８参照。）
。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
寄生容量を低減し、低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン
電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図９に示
す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同
様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図９は、図１及び
図２と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇
所の詳細な説明は省略する。
図９に示す薄膜トランジスタ４６９はチャネルエッチ型の薄膜トランジスタであり、絶縁
表面を有する基板４００上に、ゲート電極層４１１、ゲート絶縁層４０２、少なくともチ
ャネル形成領域４１３、高抵抗ソース領域４１４ａ、及び高抵抗ドレイン領域４１４ｂを
有する酸化物半導体層４１２、酸化物導電層４１６ａ、４１６ｂ、ソース電極層４１５ａ
、及びドレイン電極層４１５ｂを含む。また、薄膜トランジスタ４６９を覆い、チャネル
形成領域４１３に接する酸化物絶縁層４０７が設けられ、さらにその上に保護絶縁層４０
８が設けられている。
実施の形態１に従って、基板４００上にゲート配線層４２１、ゲート電極層４１１を形成
し、ゲート絶縁層４０２を積層する。ゲート絶縁層４０２上に酸化物半導体膜を形成し、
脱水化または脱水素化された酸化物半導体層を形成する。
脱水化または脱水素化された酸化物半導体層上に酸化物導電層４１６ａ、４１６ｂを形成
する。本実施の形態では酸化物導電層４１６ａ、４１６ｂを酸化物半導体層と同じフォト
リソグラフィ工程によって形状を加工する例を示すが、酸化物導電層４１６ａ、４１６ｂ
はソース電極層及びドレイン電極層と同じフォトリソグラフィ工程によって形状を加工し
てもよい。
酸化物導電層４１６ａ、４１６ｂの成膜方法は、スパッタリング法や真空蒸着法（電子ビ
ーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化
物導電層４１６ａ、４１６ｂの材料としては、酸化亜鉛を成分として含むものが好ましく
、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電層４１６
ａ、４１６ｂとして、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化
亜鉛ガリウムなどを適用することができる。膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内
で適宜選択する。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重
量％以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害するＳｉＯｘ
（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶
化してしまうのを抑制することが好ましい。
本実施の形態では酸化物導電層４１６ａ、４１６ｂを酸化物半導体層と同じフォトリソグ
ラフィ工程によって形状を加工した後、ソース電極層４１５ａ、ドレイン電極層４１５ｂ
をマスクとして、さらに酸化物導電層をエッチングし、酸化物導電層４１６ａ、４１６ｂ
を形成する。酸化亜鉛を成分とする酸化物導電層４１６ａ、４１６ｂは、例えばレジスト
の剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成す
るために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチン
グ速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電
層を選択的にエッチングする。
よって、ソース電極層４１５ａ、ドレイン電極層４１５ｂの形成に用いるレジストマスク
の除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチング
の場合は、酸化物導電層及び酸化物半導体層が過剰にエッチングされないように、エッチ
ング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
酸化物半導体層４１２と金属材料からなるドレイン電極層４１５ｂの間に設けられる酸化
物導電層４１６ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−
ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ
Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。同様に、酸化物半導体層４１２と金属材
料からなるソース電極層４１５ａの間に設けられる酸化物導電層４１６ａは低抵抗ドレイ
ン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉ
ｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）と
しても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極
層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体
的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）より
も大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると
好ましい。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域と
して酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるため
に有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等
）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
また、半導体装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば
、Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高いことが問題であった。これは
、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍ
ｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸
化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させること
で接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、よ
り短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、
動作速度を高速化することができる。
実施の形態１を例として説明したが、本実施の形態は、他の実施の形態と適宜組み合わせ
て実施することが可能である。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
寄生容量を低減し、低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態７）
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁膜で囲む例を図１０に示す
。図１０は、酸化物絶縁層の上面形状及び端部の位置が図１と異なる点、ゲート絶縁層の
構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な
説明は省略する。
薄膜トランジスタ４１０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有す
る基板４００上に、ゲート電極層４１１、窒化物絶縁膜からなる第１のゲート絶縁層４９
２ａ、酸化物絶縁膜からなる第２のゲート絶縁層４９２ｂ、少なくともチャネル形成領域
４１３、高抵抗ソース領域４１４ａ、及び高抵抗ドレイン領域４１４ｂを有する酸化物半
導体層４１２、ソース電極層４１５ａ、及びドレイン電極層４１５ｂを含む。また、薄膜
トランジスタ４１０を覆い、酸化物半導体層４１２のチャネル形成領域に接する酸化物絶
縁層４９７ｂが設けられている。酸化物絶縁層４９７ｂ上にはさらに保護絶縁層４９８が
形成されている。
酸化物絶縁層４９７ｂ及び保護絶縁層４９８にはソース電極層４１５ａ、及びドレイン電
極層４１５ｂに達する開口（コンタクトホール）が形成され、開口には配線層４１７ａ、
４１７ｂ、４１８ａ、４１８ｂが形成されている。一方、交差部においては、ゲート配線
層４２１とソース配線層４２２、４２３とがゲート絶縁層４０２、酸化物絶縁層４９７ａ
及び保護絶縁層４９８を間に介して積層している。
本実施の形態では、薄膜トランジスタ４１０においてゲート絶縁層をゲート電極層側から
窒化物絶縁膜と酸化物絶縁膜との積層構造とする。また、酸化物絶縁層の開口を形成する
際に、第２のゲート絶縁層の酸化物絶縁膜も選択的に除去し、窒化物絶縁膜が露出するよ
うに加工する。
少なくとも酸化物絶縁層４９７ｂ、第２のゲート絶縁層４９２ｂの上面形状は、酸化物半
導体層４１２の上面形状よりも広く、薄膜トランジスタ４１０を覆う上面形状とすること
が好ましい。
さらに酸化物絶縁層４９７ｂの上面及び側面を覆い、かつ第１のゲート絶縁層４９２ａの
窒化物絶縁膜に接して、窒化物絶縁膜からなる保護絶縁層４９８を形成する。
窒化物絶縁膜からなる保護絶縁層４９８及び第１のゲート絶縁層４９２ａは、スパッタリ
ング法やプラズマＣＶＤ法で得られる窒化珪素膜、酸化窒化珪素膜、窒化アルミニウム膜
、酸化窒化アルミニウム膜などの水分や、水素イオンや、ＯＨ−などの不純物を含まず、
これらが外部から侵入することをブロックする無機絶縁膜を用いる。
本実施の形態では、窒化物絶縁膜からなる保護絶縁層４９８として、酸化物半導体層４１
２の上面、及び側面を囲むようにＲＦスパッタリング法を用い、膜厚１００ｎｍの窒化珪
素膜を設ける。また、保護絶縁層４９８を窒化物絶縁膜からなる第１のゲート絶縁層４９
２ａと接する構成とする。
図１０に示す構造とすることで、窒化物絶縁膜からなる保護絶縁層４９８の形成後の製造
プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置、例え
ば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐ
ことができデバイスの長期信頼性を向上することができる。
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁膜で囲む構成を示したが特
に限定されず、複数の薄膜トランジスタを窒化物絶縁膜で囲む構成としてもよいし、画素
部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。少なくと
もアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層４９８と第１のゲー
ト絶縁層４９２ａとが接する領域を設ける構成とすればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、実施の形態１乃至７に示した半導体装置において、薄膜トランジスタ
と、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の
発光表示装置を作製する一例を示す。
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１１は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１１と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１１に示す画素構成は、これに限定されない。例えば、図１１に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１２を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１２（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態４で
示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む透光性の薄膜トランジス
タを用いる例を示す。
発光素子は光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そし
て、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板と
は反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構
造の発光素子にも適用することができる。
下面射出構造の発光素子について図１２（Ａ）を用いて説明する。
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１
３側に射出する場合の、画素の断面図を示す。図１２（Ａ）では、駆動用ＴＦＴ７０１１
のドレイン電極層と電気的に接続された配線層７０１８ａ、７０１８ｂが形成されており
、その上に平坦化絶縁層７０３６が形成されている。配線層７０１８ｂは平坦化絶縁層７
０３６に形成された開口において、透光性を有する導電膜７０１７と接しており、駆動用
ＴＦＴ７０１１と透光性を有する導電膜７０１７とを電気的に接続している。透光性を有
する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第
１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図１２（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ま
しくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜
を、第１の電極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができるため、好ましい。
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの
透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を
遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５と
してＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図１２（Ａ）に示した素子構造の場合、発光素子
７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
なお、図１２（Ａ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電
極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子
７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、基板を通過して射出
させることができる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１２（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸
を平坦化する機能を有している。
また、保護絶縁層７０３５、絶縁層７０３２、及び絶縁層７０３１に形成され、且つ、ド
レイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図１２（Ｂ）を用いて説明する。
図１２（Ｂ）では、駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された配線層
７０２８ａ、７０２８ｂが形成されており、その上に平坦化絶縁層７０４６が形成されて
いる。配線層７０２８ｂは平坦化絶縁層７０４６に形成された開口において、透光性を有
する導電膜７０２７と接しており、駆動用ＴＦＴ７０２１と透光性を有する導電膜７０２
７とを電気的に接続している。透光性を有する導電膜７０２７上に、発光素子７０２２の
第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の
電極７０２５が順に積層されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本
実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができ、好ましい。
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０
２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する
第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、消費電力が
少ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図１２（Ｂ）に示した素子構造の場合、発光素子
７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０
２３側の両方に射出する。
なお、図１２（Ｂ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電
極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子
７０２２から第１の電極７０２３側に発せられる光は、カラーフィルタ層７０４３を通過
し、基板を通過して射出させることができる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、保護絶縁層７０４５、絶縁層７０４２及び、絶縁層７０４１に形成され、且つ、ド
レイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１２（Ｃ）を用いて説明する。
図１２（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１２（Ｃ）では、駆動用
ＴＦＴ７００１のドレイン電極層と電気的に接続された配線層７００８ａ、７００８ｂが
形成されており、その上に平坦化絶縁層７０５６が形成されている。配線層７００８ｂは
平坦化絶縁層７０５６に形成された開口において、発光素子７００２の第１の電極７００
３と接しており、駆動用ＴＦＴ７００１と発光素子７００２の第１の電極７００３とを電
気的に接続している。第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順
に積層されている。
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７０
０３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホー
ル注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
図１２（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における
電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透
光性を有する導電性導電膜を用いても良い。
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図１２（Ｃ）に示した素子構造の場合、発光素子７
００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
また、図１２（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層
７０５１、保護絶縁層７０５２、平坦化絶縁層７０５６、平坦化絶縁層７０５３、及び絶
縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続
する。平坦化絶縁層７０３６、７０４６、７０５３、７０５６は、ポリイミド、アクリル
、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また
上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０３６、７０４６、７０
５３、７０５６を形成してもよい。平坦化絶縁層７０３６、７０４６、７０５３、７０５
６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法
、ディッピング法、スプレー塗布法、液滴吐出法（インクジェット法、スクリーン印刷、
オフセット印刷等）、ロールコート法、カーテンコート法、ナイフコート法等を用いるこ
とができる。
また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００
９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹
脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感
光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００
９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略すること
ができる。
また、図１２（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１２（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
ソース電極層又はドレイン電極層は実施の形態１で示したソース電極層４１５ａ及びドレ
イン電極層４１５ｂと同様の工程及び材料で形成することができる。また、配線層７００
８ａ、７００８ｂ、７０１８ａ、７０１８ｂ、７０２８ａ、７０２８ｂも実施の形態１で
示した配線層４１７ａ、４１７ｂ、４１８ａ、４１８ｂと同様な工程及び材料で形成する
ことができる。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であ
るため、ゲート電極層との寄生容量を小さくすることができる。よって、酸化物半導体層
を用いる薄膜トランジスタを有する低消費電力の半導体装置とすることができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図
１３を用いて説明する。図１３は、第１の基板上に形成された薄膜トランジスタ及び発光
素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１３
（Ｂ）は、図１３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
実施の形態１乃至７で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを画素
用の薄膜トランジスタ４５１０として用いることができる。駆動回路用の薄膜トランジス
タ４５０９としては、実施の形態１で示した薄膜トランジスタの酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層を設けた構造とする。本実施の形態において、薄膜トラ
ンジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
酸化物絶縁層４５４２上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体
層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０
を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後
における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。ま
た、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよい
し、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導
電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化物絶縁層４５４２が形成さ
れている。薄膜トランジスタ４５１０のソース電極層又はドレイン電極層は薄膜トランジ
スタ上に設けられた酸化物絶縁層４５４２及び絶縁層４５５１に形成された開口において
配線層４５５０と電気的に接続されている。配線層４５５０は第１電極４５１７と接して
形成されており、薄膜トランジスタ４５１０と第１電極４５１７とは配線層４５５０を介
して電気的に接続されている。
ソース電極層又はドレイン電極層は実施の形態１で示したソース電極層４１５ａ及びドレ
イン電極層４１５ｂと同様の工程及び材料で形成することができる。また、配線層４５５
０も実施の形態１で示した配線層４１７ａ、４１７ｂ、４１８ａ、４１８ｂと同様な工程
及び材料で形成することができる。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であ
るため、ゲート電極層との寄生容量を小さくすることができる。よって、酸化物半導体層
を用いる薄膜トランジスタを有する低消費電力の半導体装置とすることができる。
酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁層４０７と同様な材料及び方法
で形成すればよい。
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、絶縁層４５５
１上に形成される。
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能する
オーバーコート層４５４３で覆う構成となっている。
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４
は、実施の形態１で示した保護絶縁層４０８と同様に形成すればよく、例えば窒化珪素膜
をスパッタリング法で形成すればよい。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４
５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と配線層４５
５０を介して電気的に接続されている。なお発光素子４５１１の構成は、第１電極４５１
７、電界発光層４５１２、第２電極４５１３の積層構造であるが、示した構成に限定され
ない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成
は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５
１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化
酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電膜から
形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン
電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図１３の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１０）
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１４を用いて
説明する。図１４は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、
第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、
パネルの平面図であり、図１４（Ｂ）は、図１４（Ａ）または図１４（Ｃ）のＭ−Ｎにお
ける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１４（Ａ）は
、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ｃ）は、ＴＡ
Ｂ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４
２、４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至７で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ４０１１及び画素用の薄膜トランジスタ４０１０としては、実施の形態１乃至７で示
した薄膜トランジスタを用いることができる。本実施の形態において、薄膜トランジスタ
４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０のソ
ース電極層又はドレイン電極層と、配線層４０５０を介してと電気的に接続されている。
そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている
。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、
液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞ
れ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３
３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が
形成されている。絶縁層４０４１は実施の形態１で示した酸化物絶縁層４０７と同様な材
料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態１を用いて
スパッタリング法により酸化珪素膜を形成する。また、絶縁層４０４１上に接して保護絶
縁層４０４２を形成する。また、保護絶縁層４０４２は実施の形態１で示した保護絶縁層
４０８と同様に形成すればよく、例えば窒化珪素膜を用いることができる。また、保護絶
縁層４０４２上に薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層４０２１で覆う構成となっている。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布法、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷等）、ロールコート法、カーテンコート法、ナイフコート法
等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねること
で効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
透光性の導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
また、液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰ
Ｓ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌ
ｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａ
ｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎ
ｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、以下にＶＡ型の液晶表示装置の一例を示す。
ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種であ
る。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子
が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領
域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これを
マルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン
設計が考慮された液晶表示装置について説明する。
図１５と図１６は、ＶＡ型液晶表示パネルの画素構造を示している。図１６は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１５に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極層６２４はコンタクトホール６２３とコンタクトホール６６０において、配線６
６２を介してＴＦＴ６２８のソース電極層又はドレイン電極層６１８と接続している。ま
た、画素電極層６２６は絶縁層６２０、絶縁層６２０を覆う絶縁層６２２に設けられたコ
ンタクトホール６２７とコンタクトホール６６１において、配線６６３を介してＴＦＴ６
２９のソース電極層又はドレイン電極層６１９と接続している。ＴＦＴ６２８のゲート配
線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることがで
きるように分離されている。一方、データ線として機能するソース電極層又はドレイン電
極層６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴ
ＦＴ６２９は実施の形態１乃至７のいずれか一の薄膜トランジスタを適宜用いることがで
きる。
ソース電極層又はドレイン電極層６１６、６１８、６１９は実施の形態１で示したソース
電極層４１５ａ及びドレイン電極層４１５ｂと同様の工程及び材料で形成することができ
る。また、配線６６２、６６３も実施の形態１で示した配線層４１７ａ、４１７ｂ、４１
８ａ、４１８ｂと同様な工程及び材料で形成することができる。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜である
ため、ゲート電極層との寄生容量を小さくすることができる。よって、酸化物半導体層を
用いる薄膜トランジスタを有する低消費電力の半導体装置とすることができる
また、容量配線６９０が設けられ、ゲート絶縁層６０６の積層を誘電体とし、画素電極ま
たは画素電極と電気的に接続する容量電極と保持容量を形成する。
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、
ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。こ
の画素構造の等価回路を図１８に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦ
Ｔ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異
なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異なら
せることができる。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極層６４０が形成され
ている。また、第２の着色膜６３６と対向電極層６４０の間にはオーバーコート膜とも呼
ばれる平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図１７に対向基板側の
構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリッ
ト６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６
２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界が効果的に
発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所
によって異ならせることができ、視野角を広げている。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素
子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重な
り合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２
の液晶素子が設けられたマルチドメイン構造である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を示
す。
図１９は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス
型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実
施の形態１乃至７のいずれか一の薄膜トランジスタを適宜用いることができる。
図１９の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層は、酸化物絶縁層５８３、保護絶縁層５８４
に形成される開口において配線層５８９ａ、５８９ｂと電気的に接続している。配線層５
８９ｂは、上方に設けられた絶縁層５８５に形成される開口において第１の電極層５８７
と接して設けられており、薄膜トランジスタ５８１と第１の電極層５８７とは配線層５８
９ａ、５８９ｂを介して電気的に接続されている。
ソース電極層又はドレイン電極層は実施の形態１で示したソース電極層４１５ａ及びドレ
イン電極層４１５ｂと同様の工程及び材料で形成することができる。また、配線層５８９
ａ、５８９ｂも実施の形態１で示した配線層４１７ａ、４１７ｂ、４１８ａ、４１８ｂと
同様な工程及び材料で形成することができる。
ソース電極層及びドレイン電極層は、膜厚０．１ｎｍ以上５０ｎｍ以下と薄膜が好ましく
、配線層より薄い膜を用いる。ソース電極層及びドレイン電極層の膜厚が薄い導電膜であ
るため、ゲート電極層との寄生容量を小さくすることができる。よって、酸化物半導体層
を用いる薄膜トランジスタを有する低消費電力の半導体装置とすることができる。
第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９
０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子が設けられて
おり、球形粒子の周囲は樹脂等の充填材５９５で充填されている（図１９参照。）。本実
施の形態においては、第１の電極層５８７が画素電極に相当し、対向基板５９６に設けら
れる第２の電極層５８８が共通電極に相当する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２０（Ａ）は、携帯電話機１１００の一例を示している。携帯電話機１１００は、筐体
１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１
０４、スピーカ１１０５、マイク１１０６などを備えている。
図２０（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１１０２を指などで触れることにより行うことができる。
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作
ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
表示部１１０２には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタを複数配置する。
図２０（Ｂ）も携帯電話機の一例である。図２０（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
図２０（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構
成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイクロ
フォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続
端子１８０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロット
１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、表示パネル１８０２はタッチパネルを備えており、図２０（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適
宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えてい
るため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音
声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐
体１８０１は、スライドし、図２０（Ｂ）のように展開している状態から重なり合った状
態とすることができ、携帯に適した小型化が可能である。
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図２１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
表示部９６０３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタを複数配置する。
図２１（Ｂ）は、デジタルフォトフレームの一例としてデジタルフォトフレーム９７００
を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７
０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例
えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同
様に機能させることができる。
表示部９７０３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタを複数配置する。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができ
る。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２２は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
表示部９８８３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタを複数配置する。
また、図２２に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ
９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度
、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、
振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図２２に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図２２に示す携帯型遊技機が有する機能
はこれに限定されず、様々な機能を有することができる。
図２４は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１と
して用いた例である。実施の形態４または実施の形態５で示した発光装置は大面積化も可
能であるため、大面積の照明装置として用いることができる。また、上記実施の形態で示
した発光装置は、卓上照明器具３０００として用いることも可能である。なお、照明器具
には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、
誘導灯なども含まれる。
以上のように、実施の形態１乃至７のいずれか一で示した薄膜トランジスタは、上記のよ
うな様々な電子機器の表示パネルに配置することができる。薄膜トランジスタを表示パネ
ルのスイッチング素子として用いることにより、信頼性の高い電子機器を提供することが
できる。
（実施の形態１３）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２３に示す。
図２３は、電子書籍の一例として電子書籍２７００を示している。例えば、電子書籍２７
００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１
および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸とし
て開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うこ
とが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２３では表示部２７０５）に文章を表示し、左側の表示部
（図２３では表示部２７０７）に画像を表示することができる。
また、図２３では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

Claims (4)

  1. ゲート電極と、
    チャネル形成領域を有する酸化物半導体層と、
    前記ゲート電極と、前記酸化物半導体層との間に位置するゲート絶縁膜と、
    前記酸化物半導体層に電気的に接続されたソース電極、及びドレイン電極と、を有し、
    前記酸化物半導体層は、インジウムと、酸素を有し、
    前記酸化物半導体層の前記チャネル形成領域は、１ｎｍ以上２０ｎｍ以下の結晶部を有し、
    前記ソース電極及び前記ドレイン電極は、銅を有し、
    前記ゲート電極は銅を有する半導体装置。
  2. 請求項１において、
    前記結晶部は、微結晶である半導体装置。
  3. 請求項１又は請求項２において、
    前記酸化物半導体層の結晶化率は、８０％以上である半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体層の結晶化率は、９０％以上である半導体装置。
JP2020146728A 2009-09-16 2020-09-01 半導体装置 Withdrawn JP2020194983A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021190059A JP2022031780A (ja) 2009-09-16 2021-11-24 表示装置
JP2023185323A JP2024016108A (ja) 2009-09-16 2023-10-30 表示装置
JP2023186247A JP2024020259A (ja) 2009-09-16 2023-10-31 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009214485 2009-09-16
JP2009214485 2009-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018187615A Division JP6758354B2 (ja) 2009-09-16 2018-10-02 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021190059A Division JP2022031780A (ja) 2009-09-16 2021-11-24 表示装置

Publications (1)

Publication Number Publication Date
JP2020194983A true JP2020194983A (ja) 2020-12-03

Family

ID=43729604

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010205011A Withdrawn JP2011086921A (ja) 2009-09-16 2010-09-14 半導体装置及び半導体装置の作製方法
JP2015173591A Withdrawn JP2016026386A (ja) 2009-09-16 2015-09-03 半導体装置
JP2017109991A Withdrawn JP2017152746A (ja) 2009-09-16 2017-06-02 半導体装置
JP2018187615A Active JP6758354B2 (ja) 2009-09-16 2018-10-02 半導体装置の作製方法
JP2020146728A Withdrawn JP2020194983A (ja) 2009-09-16 2020-09-01 半導体装置
JP2021190059A Withdrawn JP2022031780A (ja) 2009-09-16 2021-11-24 表示装置
JP2023185323A Pending JP2024016108A (ja) 2009-09-16 2023-10-30 表示装置
JP2023186247A Pending JP2024020259A (ja) 2009-09-16 2023-10-31 表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010205011A Withdrawn JP2011086921A (ja) 2009-09-16 2010-09-14 半導体装置及び半導体装置の作製方法
JP2015173591A Withdrawn JP2016026386A (ja) 2009-09-16 2015-09-03 半導体装置
JP2017109991A Withdrawn JP2017152746A (ja) 2009-09-16 2017-06-02 半導体装置
JP2018187615A Active JP6758354B2 (ja) 2009-09-16 2018-10-02 半導体装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021190059A Withdrawn JP2022031780A (ja) 2009-09-16 2021-11-24 表示装置
JP2023185323A Pending JP2024016108A (ja) 2009-09-16 2023-10-30 表示装置
JP2023186247A Pending JP2024020259A (ja) 2009-09-16 2023-10-31 表示装置

Country Status (5)

Country Link
US (5) US20110062433A1 (ja)
JP (8) JP2011086921A (ja)
KR (9) KR20210048590A (ja)
TW (8) TWI488305B (ja)
WO (1) WO2011033915A1 (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102128972B1 (ko) 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065362A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 半導体装置およびその製造方法
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011077916A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US9379143B2 (en) * 2011-03-30 2016-06-28 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101829858B1 (ko) 2011-09-30 2018-02-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 이의 제조방법
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101975263B1 (ko) 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) * 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102072340B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150051882A1 (en) * 2013-08-16 2015-02-19 Technology S.G., Lp Artificially Simulating Emissions of a Chemical Compound
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
US20160204139A1 (en) * 2013-09-30 2016-07-14 Joled Inc. Thin film transistor substrate and method for manufacturing same
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
TW201614850A (en) * 2014-10-01 2016-04-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
JP2017003976A (ja) * 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN108121098B (zh) 2017-12-19 2019-08-06 友达光电股份有限公司 金属结构及其制作方法与应用的显示面板
KR102455892B1 (ko) * 2017-12-29 2022-10-17 엘지디스플레이 주식회사 전자 기기
KR101908383B1 (ko) 2018-04-25 2018-12-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102530811B1 (ko) 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
TWI702154B (zh) * 2019-05-08 2020-08-21 謙華科技股份有限公司 熱印頭結構之製造方法
CN110571152A (zh) * 2019-08-14 2019-12-13 青岛佳恩半导体有限公司 一种igbt背面电极缓冲层的制备方法
US11430516B2 (en) * 2020-04-06 2022-08-30 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip
WO2022043811A1 (ja) * 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN113674623A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 背光灯板、背光模组及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
US20090081826A1 (en) * 2007-09-26 2009-03-26 Cowdery-Corvan Peter J Process for making doped zinc oxide
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Family Cites Families (251)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US538304A (en) * 1895-04-30 Richard wagner
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07101268B2 (ja) * 1987-02-25 1995-11-01 日本電信電話株式会社 薄膜トランジスタアレイ
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0213928A (ja) 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2001290172A (ja) 1995-08-11 2001-10-19 Sharp Corp 液晶表示装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP3488590B2 (ja) 1997-03-03 2004-01-19 三洋電機株式会社 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US6784413B2 (en) * 1998-03-12 2004-08-31 Casio Computer Co., Ltd. Reading apparatus for reading fingerprint
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3977974B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP5148032B2 (ja) * 2000-08-09 2013-02-20 株式会社ジャパンディスプレイイースト アクティブマトリクス型表示装置
TWI245957B (en) 2000-08-09 2005-12-21 Hitachi Ltd Active matrix display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3696127B2 (ja) 2001-05-21 2005-09-14 シャープ株式会社 液晶用マトリクス基板の製造方法
JP2003005344A (ja) 2001-06-20 2003-01-08 Nec Corp ハーフトーン位相シフトマスク及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
JP2003330388A (ja) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
US7760921B2 (en) * 2002-12-19 2010-07-20 Casio Computer Co., Ltd. Pressure activated fingerprint input apparatus
WO2004057411A2 (en) * 2002-12-21 2004-07-08 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4671665B2 (ja) * 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR101030056B1 (ko) 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
JP4831954B2 (ja) 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7394118B2 (en) * 2004-03-09 2008-07-01 University Of Southern California Chemical sensor using semiconducting metal oxide nanowires
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7129559B2 (en) * 2004-04-09 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor device utilizing a deep trench structure
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7585791B2 (en) * 2004-10-20 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
JP2006201217A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006215086A (ja) * 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5250196B2 (ja) 2005-10-18 2013-07-31 株式会社半導体エネルギー研究所 表示装置及び電子機器
US8217572B2 (en) 2005-10-18 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device with prism layer
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070231974A1 (en) 2006-03-30 2007-10-04 Hsien-Kun Chiu Thin film transistor having copper line and fabricating method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101227142B1 (ko) 2006-05-17 2013-01-28 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP5069950B2 (ja) * 2006-06-02 2012-11-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8570468B2 (en) * 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
US20080032431A1 (en) 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
EP2381745A1 (fr) * 2006-09-07 2011-10-26 Saint-Gobain Glass France Substrat pour dispositif electroluminescent organique, utilisation et procede de fabrication de ce substrat, ainsi que dispositif electroluminescent organique
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP4462293B2 (ja) * 2007-06-01 2010-05-12 エプソンイメージングデバイス株式会社 液晶表示装置、電子機器及び前記液晶表示装置の照光手段の明るさを制御する方法
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI605509B (zh) * 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8426937B2 (en) * 2007-12-11 2013-04-23 Sony Corporation Light sensor and display
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5511157B2 (ja) 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103545342B (zh) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20100062544A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8641932B2 (en) * 2008-12-15 2014-02-04 Idemitsu Kosan Co., Ltd. Sintered complex oxide and sputtering target comprising same
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101048996B1 (ko) 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
JP4923069B2 (ja) * 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011066375A (ja) 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP3540772A1 (en) * 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011066243A (ja) * 2009-09-17 2011-03-31 Panasonic Corp 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) * 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101087506B1 (ko) * 2009-11-18 2011-11-29 한국과학기술연구원 폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
US20090081826A1 (en) * 2007-09-26 2009-03-26 Cowdery-Corvan Peter J Process for making doped zinc oxide
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Also Published As

Publication number Publication date
KR20170046186A (ko) 2017-04-28
TW201347195A (zh) 2013-11-16
KR20220031135A (ko) 2022-03-11
TW202230816A (zh) 2022-08-01
KR102246529B1 (ko) 2021-04-30
KR20230165355A (ko) 2023-12-05
TWI651858B (zh) 2019-02-21
KR20190123805A (ko) 2019-11-01
US20210376152A1 (en) 2021-12-02
JP2024020259A (ja) 2024-02-14
TWI514579B (zh) 2015-12-21
US20240030353A1 (en) 2024-01-25
US20180261699A1 (en) 2018-09-13
TW201921696A (zh) 2019-06-01
KR101470811B1 (ko) 2014-12-09
KR101730347B1 (ko) 2017-04-27
JP2017152746A (ja) 2017-08-31
WO2011033915A1 (en) 2011-03-24
KR20170124636A (ko) 2017-11-10
TWI488305B (zh) 2015-06-11
US11183597B2 (en) 2021-11-23
US11791417B2 (en) 2023-10-17
US11211499B2 (en) 2021-12-28
KR20120071397A (ko) 2012-07-02
TWI761829B (zh) 2022-04-21
TW201804622A (zh) 2018-02-01
JP2022031780A (ja) 2022-02-22
TW201123451A (en) 2011-07-01
TWI792969B (zh) 2023-02-11
TW201603284A (zh) 2016-01-16
JP2018201059A (ja) 2018-12-20
KR20180128990A (ko) 2018-12-04
TW201714310A (zh) 2017-04-16
TWI697126B (zh) 2020-06-21
US20110062433A1 (en) 2011-03-17
TWI610446B (zh) 2018-01-01
US20210226061A1 (en) 2021-07-22
KR101924321B1 (ko) 2018-12-03
TW202034407A (zh) 2020-09-16
KR20130091778A (ko) 2013-08-19
JP6758354B2 (ja) 2020-09-23
KR20210048590A (ko) 2021-05-03
JP2024016108A (ja) 2024-02-06
TWI570934B (zh) 2017-02-11
JP2016026386A (ja) 2016-02-12
JP2011086921A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP6758354B2 (ja) 半導体装置の作製方法
JP5566546B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211125