KR20100062544A - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20100062544A
KR20100062544A KR1020080121228A KR20080121228A KR20100062544A KR 20100062544 A KR20100062544 A KR 20100062544A KR 1020080121228 A KR1020080121228 A KR 1020080121228A KR 20080121228 A KR20080121228 A KR 20080121228A KR 20100062544 A KR20100062544 A KR 20100062544A
Authority
KR
South Korea
Prior art keywords
gate
forming
gas
gate insulating
insulating film
Prior art date
Application number
KR1020080121228A
Other languages
English (en)
Inventor
최승하
김상갑
신봉규
임상욱
주진호
양성훈
황보상우
최재호
이기엽
여윤종
최신일
양동주
진홍기
정유광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080121228A priority Critical patent/KR20100062544A/ko
Priority to US12/607,567 priority patent/US20100136775A1/en
Publication of KR20100062544A publication Critical patent/KR20100062544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

저온 화학 기상 증착 방법으로 증착된 절연막 및 보호막의 식각 특성을 향상시킨 박막 트랜지스터 기판의 제조 방법이 제공된다. 절연 기판 상에 게이트 배선을 형성하는 단계와, 게이트 배선 상에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 데이터 배선을 형성하는 단계와, 데이터 배선 상에 보호막을 형성하는 단계와, 게이트 절연막 및 보호막 중 적어도 하나를 식각하여 콘택홀을 형성하는 단계를 포함하되, 게이트 절연막 및 보호막 중 적어도 하나는 280℃ 이하의 온도에서 형성되며, 콘택홀을 형성하는 단계는 60mT 이하의 압력에서 형성된다.
박막 트랜지스터 기판, 소다라임 글래스, 보호막

Description

박막 트랜지스터 기판의 제조 방법{Thin film transistor substrate}
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 저온 화학 기상 증착 방법으로 증착된 절연막 및 보호막의 식각 특성을 향상시킨 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
현대 사회가 고도로 정보화 되어감에 따라 표시 장치는 대형화 및 박형화에 대한 시장의 요구에 직면하고 있으며, 종래의 CRT 장치로는 이러한 요구를 충분히 만족시키지 못함에 따라 PDP(Plasma Display Panel) 장치, PALC(Plasma Address Liquid Crystal display panel) 장치, LCD(Liquid Crystal Display) 장치, OLED(Organic Light Emitting Diode) 장치 등으로 대표되는 평판 표시 장치에 대한 수요가 폭발적으로 늘어나고 있다.
이 중에서 액정 표시 장치는 박막 트랜지스터가 배열된 하부 표시판, 이에 대향하는 상부 표시판 및 양 표시판 사이에 개재된 액정층으로 구성되며, 액정층에 인가되는 전계의 세기를 조절하여 영상을 표시하는 장치이다. 이러한 액정 표시 장치는 상부 표시판과 하부 표시판을 포함하는 표시 패널을 포함한다. 표시 패널은 자체 발광을 할 수 없는 구조로서, 영상을 표시하기 위해서는 표시 패널에 빛을 제 공하는 광원이 필요하게 된다. 액정 패널은 광원으로부터 제공받은 빛의 투과율을 조절함으로써, 영상을 표시하게 된다.
한편, 액정 표시 장치의 성능의 향상과 함께 생산 효율을 향상시키기 위한 노력이 계속되고 있다. 특히 생산량을 증대시키기 위해서 불량의 발생을 억제하고 장비의 수명을 연장하기 위한 노력이 계속되고 있다. 이와 같은 노력의 일환으로 화학 기상 증착(Chemical Vapor Deposition: CVD)을 저온하에서 수행하도록 기술이 개발되고 있다. 여기서, 저온이라 함은 대략 280℃ 이하의 온도에서 증착하는 것을 말한다.
이와 같이 저온으로 증착하게 되면 설배의 수명 및 내부 부품의 내구성이 증대되며 여러가지 다른 공정들과 동일한 온도에서 공정을 수행할 수 있는 장점이 있어 매우 유리하다. 그러나, 증착 온도가 낮아지면 막질이 다공질화되고 균일성 및 내화학성이 떨어지는 문제가 발생한다. 이러한 문제는 다음 공정인 에칭 공정시에도 영향을 주게되어 증착된 절연막 및 보호막의 식각 특성을 저하시키는 문제가 발생한다.
본 발명이 이루고자 하는 과제는 저온 화학 기상 증착 방법으로 증착된 절연막 및 보호막의 식각 특성을 향상시킨 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 과제는 무연마 유리 기판을 사용하더라도 화면에 얼룩이 발생하지 않는 구조의 표시 패널을 포함하는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 배선을 형성하는 단계와, 상기 데이터 배선 상에 보호막을 형성하는 단계와, 상기 게이트 절연막 및 상기 보호막 중 적어도 하나를 식각하여 콘택홀을 형성하는 단계를 포함하되, 상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 280℃ 이하의 온도에서 형성되며, 상기 콘택홀을 형성하는 단계는 60mT 이하의 압력에서 형성된다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스 터 기판은, 절연 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 배선을 형성하는 단계와, 상기 데이터 배선 상에 보호막을 형성하는 단계와, 상기 게이트 절연막 및 상기 보호막 중 적어도 하나를 식각하여 콘택홀을 형성하는 단계를 포함하되, 상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 280℃ 이하의 온도에서 형성되며, 상기 실란 기체와 상기 수소 기체의 비율(H2/SiH4)은 1/3 ~1인 가스가 공급된다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
이하, 도 1 내지 도 2b를 참조하여 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판에 관하여 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터의 배치도이고, 도 2a는 도 1의 박막 트랜지스터를 A-A' 선으로 절단한 단면도이고, 도 2b는 도 1의 박막 트랜지스터를 B-B' 선으로 절단한 단면도이다.
먼저 도 1 및 도 2a를 참조하면, 투명한 유리 등으로 이루어진 절연 기판(10) 위에 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하는 게이트선(21)이 형성되어 있다. 게이트선(21)은 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고, 게이트선(21)은 일단부가 돌출하여 게이트 전극(22)을 형성하며, 게이트선(21)의 말단에는 게이트 확장부(23)가 형성되어 있다.
한편, 절연 기판(10) 상에는 게이트선(21)과 동일층에 형성되며 동일한 공정에 의해 형성되는 각종 게이트 금속 패턴(미도시)이 포함될 수 있다. 이와 같은 게이트 금속 패턴은 예를 들어, 게이트 구동부나 데이터 구동부와 같은 회로부를 구성할 수 있다. 이러한, 게이트선(21), 게이트 전극(22) 및 게이트 금속 패턴을 게이트 배선(21, 22, 23)이라 칭한다. 이후 설명에 있어서, 게이트 배선(21, 22, 23)이라 함은 게이트선(21), 게이트 전극(22) 및 게이트 금속 패턴과 동일한 공정으로 형성된 배선을 통칭한다.
게이트 배선(21, 22, 23)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열 의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다.
게이트 배선(21, 22, 23) 위에는 질화규소(SiNx), 산화 규소(SiOx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon), 다결정 규소 또는 산화물 반도체 등으로 이루어진 반도체층(40)이 형성되어 있다.
데이터선(53)은 주로 세로 방향으로 뻗어 게이트선(21)과 교차하며 데이터 신호를 전달한다. 데이터선(53)은 일단부가 드레인 전극(52)을 향하여 돌출되어 소스 전극(51)을 형성하며, 데이터선(53)의 말단에는 데이터 확장부(54)가 형성되어 있다.
한편, 절연 기판(10) 상에는 데이터선(53)과 동일층에 형성되며 동일한 공정에 의해 형성되는 각종 데이터 금속 패턴(미도시)이 포함될 수 있다. 이와 같은 데이터 금속 패턴은 예를 들어, 게이트 구동부나 데이터 구동부와 같은 회로부를 구성할 수 있다. 이러한, 데이터선(53), 데이터 확장부(54) 및 데이터 금속 패턴을 데이터 배선이라 칭한다. 이후 설명에 있어서, 데이터 배선(51, 52, 53, 54)이라 함은 데이터선(53), 소스 전극(51), 드레인 전극(52) 및 데이터 금속 패턴과 동일한 공정으로 형성된 배선을 통칭한다.
데이터 배선(51, 52, 53, 54)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티 타늄 등 내화성 금속으로 이루어지는 것이 바람직하다.
소스 전극(51)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(52)은 게이트 전극(22)을 중심으로 소스 전극(51)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 이와 같은, 반도체층(40)은 제조 공정에 따라 데이터 배선(51, 52, 53, 54)과 완전히 중첩되어 형성될 수 있다. 그러나, 반도체층(40)은 소스 전극(51) 및 드레인 전극(52)과 적어도 일부분이 중첩되어 소스 전극(51)과 드레인 전극(52) 사이에 채널 영역을 형성할 수 있으면 어떠한 방식으로 제조되거나 어떠한 형태로 제조되어도 상관없다.
게이트 전극(22), 소스 전극(51) 및 드레인 전극(52)은 박막 트랜지스터의 삼단자를 구성하여 스위칭 소자로서 작용한다.
데이터 배선(51, 52, 53, 54)과 노출된 반도체층(40) 위에는 보호막(passivation layer)(60)이 형성되어 있다. 보호막(60)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다.
또한, 보호막(60)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막(60)으로는 적색, 녹색 또는 청색의 컬러 필터층이 사용될 수도 있다.
보호막(60)에는 제1 내지 제3 콘택홀(contact hole)(65, 66, 67)이 형성되어 있으며, 화소 전극(71)은 제1 콘택홀(65)을 통하여 드레인 전극(52)과 물리적·전 기적으로 연결되어 데이터 신호 및 제어 전압을 인가 받는다.
도 2b를 참조하면, 게이트 확장부(23)는 제2 콘택홀(66)을 통하여 제1 연결 전극(72)과 연결되어 있으며, 데이터 확장부(54)는 제3 콘택홀(67)을 통하여 제2 연결 전극(73)과 연결되어 있다. 이러한, 제1 연결 전극(72)과 제2 연결 전극(73)은 서로 다른 층에 형성된 게이트 금속 패턴(미도시) 및 데이터 금속 패턴(미도시)를 서로 연결하는 역할을 한다.
구체적으로 설명하면, 도 2b에 도시된 게이트 확장부(23)와 데이터 확장부(54)는 게이트 금속 패턴 및 데이터 금속 패턴의 예시에 해당될 수 있다. 게이트 확장부(23) 및 데이터 확장부(54)와 같이 절연 기판(10) 상에 게이트 절연막(30)을 사이에 두고 수많은 게이트 금속 패턴 및 데이터 금속 패턴이 회로의 일부분을 구성할 수 있다. 이러한 게이트 금속 패턴 및 데이터 금속 패턴을 연결 전극(미도시)으로 서로 연결할 수 있다. 이러한 연결 전극의 일 실시예가 제1 연결 전극(72) 및 제2 연결 전극(73)이 될 수 있다.
이와 같은 제1 연결 전극(72) 및 제2 연결 전극(73)은 화소 전극(71)과 동일층에 동일한 공정으로 형성될 수 있다. 즉, 화소 전극(71)과 같이 ITO 또는 IZO로 형성된 투명 전극으로 형성될 수 있다. 이와 같이, ITO 또는 IZO로 연결 전극을 형성할 경우, 게이트 금속 패턴 및 데이터 금속 패턴과 접촉 특성이 우수하게 된다.
이하, 도 2a 내지 도 7b를 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 관하여 상세히 설명한다. 도 3a 내지 도 7b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정별 단면도 이다.
먼저, 도 3a 및 도 3b를 참조하면, 절연 기판(10) 위에 게이트 배선용 금속막(미도시)를 적층한 후, 이를 패터닝하여 게이트 전극(22), 게이트 확장부(23) 및 게이트 금속 패턴(미도시)를 포함하는 게이트 배선(21, 22, 23)을 형성한다.
절연 기판(10)은, 예를 들어 소다석회유리(soda lime glass)로 이루어질 수 있다. 소다석회유리는 무 알칼리 유리나 알루미노 보로 실리케이트 유리(alumino-boro-silicate glass)와 같은 보로 실리케이트 유리에 비해 제조 원가가 저렴하다. 그러나, 소다석회유리에는 Na2O 또는 K2O와 같은 알칼리 금속 산화물들이 첨가되어 있어 유리의 그물 구조를 절단하여 비가교 산소를 증가시킨다. 이에 따라 유리의 용융점이 낮아지고 온도 변화에 따른 유리의 팽창 및 수축율이 커진다. 구체적으로, 보로 실리케이트 유리에 비해 소다석회유리의 열팽창 계수는 2.7배 정도 높다. 이와 같이 박막 트랜지스터 기판의 제조 원가 절감을 위해 절연 기판(10)으로서 소다석회유리를 사용하는 경우, 후속 공정의 열처리시 절연 기판(10)이 휘거나 깨어지거나 배선의 미스얼라인(misalign)이 발생할 수 있다. 따라서, 이후의 공정들은 소다석회유리로 이루어진 절연 기판(10)이 열화되지 않도록 저온 공정으로 수행할 필요가 있다.
여기서 게이트 배선(21, 22, 23)을 형성하기 위해 스퍼터링(sputtering) 방법을 이용한다. 스퍼터링은 200℃ 이하의 저온 공정에서 수행할 수 있으며, 이러한 저온의 스퍼터링 방식으로 게이트 배선(21, 22, 23)을 형성함으로써 소다석회유리 로 이루어진 절연 기판(10)의 열화를 방지할 수 있다. 이어서, 이들 도전막을 습식 식각 또는 건식 식각하여 패터닝한다. 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다.
다음으로, 도 4a 및 도 4b를 참조하면, 절연 기판(10) 및 게이트 배선(21, 22, 23)의 위에 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)을 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착할 수 있다. 본 실시예의 절연 기판(10)의 열화를 방지하기 위해서는 게이트 절연막(30) 형성시에도 280℃ 이하의 저온 공정을 이용할 수 있다.
이와 같이, 게이트 절연막(30)의 형성 공정을 저온 공정으로 진행함에 따라 게이트 절연막(30)의 막질 특성이 저하될 수 있다. 이 경우, 박막 트랜지스터 등의 소자 특성에 영향을 줄 뿐만 아니라, 제1 내지 제3 콘택홀(도 2a 및 도 2b의 65, 66, 67참조)의 접촉 특성에도 영향을 주게 된다. 구체적으로, 저온 공정으로 형성된 게이트 절연막(30)은 다공성질화되고 균일성 및 내화학성이 떨어지게 되어, 후속 공정인 에칭 공정시에도 게이트 절연막(30)의 식각 특성을 저하시킬 수 있다.
이와 같이, 게이트 절연막(30)의 특성이 저하되는 것을 방지하기 위해, 반응 기체의 종류와 비율을 적절하게 조절할 수 있다.
게이트 절연막(30)의 증착 공정시 챔버 내의 온도는 280℃ 이내로 유지할 수 있으며, 실란 기체(SiH4), 암모니아 기체(NH3) 또는 질소 기체(N2)와 같은 반응 기 체와 수소 기체(H2)를 첨가하여 공정을 수행할 수 있다. 여기서, 수소 기체(H2)는 헬륨 기체(He)로 대체되거나 함께 공급될 수 있을 것이다. 이러한, 암모니아 기체(NH3), 실란 기체(SiH4) 및 질소 기체(N2)의 비율을 대략 1:3:4를 유지하는 것이 바람직하다.
한편, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)은 1/3 ~ 1을 유지하는 것이 바람직하다. 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1/3 이하를 유지할 경우, 게이트 절연막(30)의 막질 특성이 저하되는 문제가 발생될 수 있으며, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1 이상을 유지할 경우, 게이트 절연막(30)의 증착 특성이 저하되는 문제가 발생될 수 있다.
이와 같이, 게이트 절연막(30) 증착시 수소 기체(H2)를 적절한 비율로 첨가하면, 식각 공정시 게이트 절연막(30)과 게이트 배선(21, 22, 23)의 경계면에서 과식각되어 노치(notch)가 발생되는 것을 방지할 수 있다. 즉, 수소 기체(H2)의 첨가에 의하여 게이트 절연막(30)과 게이트 배선(21, 22, 23) 사이의 막질 특성을 향상시키게 되어, 식각 공정시 노치가 발생되는 것을 방지하고, 게이트 절연막(30)의 식각면의 경서각이 완만하게 상승하도록 형성될 수 있다.
다음으로 도 5a 및 도 5b를 참조하면, 게이트 절연막(30) 상에 반도체 물질층 및 데이터 배선용 도전막을 연속적으로 증착하고 식각하여 반도체층(40) 및 데이터 배선(51, 52, 53, 54)을 형성한다.
이와 같은, 반도체 물질층과 데이터 배선용 도전막은 예를 들어, 스퍼터링을 이용하여 연속적으로 증착한 다음 동일한 식각 마스크를 이용하여 식각함으로써, 반도체층(40) 및 데이터 배선(51, 52, 53, 54)을 형성할 수 있다. 이러한 반도체층(40) 및 데이터 배선(51, 52, 53, 54)은 하나의 진공 챔버 내에서 연속적으로 증착함으로써, 반도체층(40)이 대기 중에서 산소에 영향을 받아서 특성이 저하되는 것을 방지할 수 있다.
또한, 반도체층(40) 및 데이터 배선(51, 52, 53, 54) 형성시 저온에서 증착할 수 있는 스퍼터링법을 이용하므로, 소다석회유리로 이루어진 절연 기판(10)의 열화를 방지할 수 있다. 여기서 반도체층(40)이란 구동 전류 인가시 도체적 특성을 갖는 활성물질을 의미하며, 반도체 물질 및 금속 산화물 등을 모두 포함할 수 있다.
반도체층(40)으로는 Zn, In, Ga, Sn 및 이들의 조합으로 이루어진 그룹에서 선택된 물질의 산화물로 이루어질 수 있다. 예를 들어 반도체층(40)으로는 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaInZnO 등의 혼합 산화물이 사용될 수 있으며, 이중 ZnO, InZnO, GaInZnO가 바람직하다. 산화물 반도체는 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 5~6배 정도 크고, 안정성(stability)가 우수한 등 뛰어난 반도체 특성을 가지고 있다. 또한, 이러한 산화물 반도체는 데이터 배선(51, 52, 53, 54)과의 오믹 콘택 특성이 좋으므로 별도로 저항성 접촉층을 형성할 필요가 없어 공정 시간을 단축할 수 있다.
다음으로 도 6a 및 도 6b를 참조하여, 상기 결과물인 게이트 절연막(30) 및 데이터 배선(51, 52, 53, 54) 상에 보호막(60)을 형성한다.
보호막(60)은 질화 규소(SiNx) 등으로 형성될 수 있으며, 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착할 수 있다. 본 실시예의 절연 기판(10)의 열화를 방지하기 위해서는 게이트 절연막(30)과 같이 보호막(60) 형성시에도 280℃ 이하의 저온 공정을 이용할 수 있다.
보호막(60)은 전술한 게이트 절연막(30)과 같이 보호막(60)의 형성 공정을 저온 공정으로 진행함에 따라 보호막(60)의 막질 특성이 저하될 수 있다. 이와 같은, 보호막(60)은 전술한 게이트 절연막(30)과 같이 막질의 특성이 저하되는 것을 방지하기 위해, 반응 기체의 종류와 비율을 적절하게 조절할 수 있다.
보호막(60)의 증착 공정시 챔버 내의 온도는 280℃ 이내로 유지할 수 있으며, 실란 기체(SiH4), 암모니아 기체(NH3) 또는 질소 기체(N2)와 같은 반응 기체와 수소 기체(H2)를 첨가하여 공정을 수행할 수 있다. 여기서, 수소 기체(H2)는 헬륨 기체(He)로 대체되거나 함께 공급될 수 있을 것이다. 이러한, 암모니아 기체(NH3), 실란 기체(SiH4) 및 질소 기체(N2)의 비율을 대략 1:3:4를 유지하는 것이 바람직하다.
한편, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)은 1/3 ~ 1을 유지하는 것이 바람직하다. 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1/3 이하를 유지할 경우, 보호막(60)의 막질 특성이 저하되는 문제가 발생될 수 있으며, 실란 기체(SiH4)와 수소 기체(H2)의 비율(H2/SiH4)이 1 이상을 유지할 경우, 보호막(60)의 증착 특성이 저하되는 문제가 발생될 수 있다.
다음으로 도 7a 및 도 7b를 참조하면, 보호막(60) 상에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 제1 내지 제3 콘택홀(65, 66, 67)을 형성한다. 도 7a 및 도 7b에는 제1 내지 제3 콘택홀(65, 66, 67) 만을 도시하였으나, 전술한 바와 같이 게이트 금속 패턴(미도시) 및 데이터 금속 패턴(미도시)을 연결하기 위한 다수의 콘택홀이 형성될 수 있다.
제1 내지 제3 콘택홀(65, 66, 67)은 건식 식각 방법으로 형성될 수 있다. 이러한 식각 기체는 예를 들어, CF4, CHF3, CH2F2, CH3F, C2F6, SF6, CnFn+4 등에 O2를 혼합하여 사용할 수 있다. 이러한 건식 식각은 이방성 식각이 가능하여 게이트 절연막(30)과 보호막(60)에 노치가 발생되는 것을 방지할 수 있다.
제1 내지 제3 콘택홀(65, 66, 67)의 식각면의 특성을 향상시키기 위하여 압력과 플라즈마의 출력을 조절할 수 있다. 제1 내지 제3 콘택홀(65, 66, 67)의 형성시 챔버 내의 압력을 60mT 이하로 조절하여야 한다. 건식 식각 동안에 챔버 내의 압력이 60mT 이상일 경우, 게이트 절연막(30) 및 보호막(60)의 측부로 돌출부(tip)이 발생하는 문제가 발생한다. 그러므로, 건식 식각 동안 챔버 내의 압력은 60mT 이하로 조절하는 것이 바람직하다.
한편, 챔버 내의 압력이 지나치게 낮은 경우, 식각 효율이 떨어지거나 이방 성 식각 특성이 나빠지는 문제가 발생할 수 있다. 따라서, 챔버 내부의 압력은 적어도 10mT 이상이 되는 것이 바람직하며, 최적의 압력 조건은 챔버 내의 압력을 40 ~60mT로 유지하는 것이다. 이때, 식각을 위한 플라즈마의 출력은 7000W 이하로 유지하는 것이 바람직하다.
다음으로 도 2a 및 도 2b를 참조하면, 보호막(60) 상에 투명 금속층을 증착하고 식각하여 화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)을 형성한다.
화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)은 제1 내지 제3 콘택홀(65, 66, 67)을 통하여 각각 드레인 전극(52), 게이트 확장부(23) 및 데이터 확장부(54)에 접속된다. 이러한, 화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)과 동일층에는 다수의 연결 전극(미도시)이 형성될 수 있으며, 이러한 연결 전극은 게이트 금속 패턴(미도시) 및 데이터 금속 패턴(미도시)와 함께 각종 회로부를 구성할 수 있다.
이하, 도 8a 내지 도 13b를 참조하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 관하여 상세히 설명한다. 도 8a 내지 도 13b는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정별 단면도이다. 설명의 편의상 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 동일 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
먼저, 도 8a 및 도 8b를 참조하면, 절연 기판(10) 위에 게이트 배선용 금속막(미도시)를 적층한 후, 이를 패터닝하여 게이트선(미도시), 게이트 전극(122), 게이트 확장부(123) 및 게이트 금속 패턴(미도시)를 포함하는 게이트 배선(122, 123)을 형성한다.
여기서, 게이트 배선122, 123)은 하부층과 상부층으로 형성된 이중막으로 형성될 수 있다. 예를 들어, 게이트 전극(122)은 게이트 전극 하부층(122a)과 게이트 전극 상부층(122b)을 포함하며, 게이트 확장부(123)는 게이트 확장부 하부층(123a) 및 게이트 확장부 상부층(123b)을 포함할 수 있다.
게이트 배선(122, 123)은 Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu으로 형성될 수 있다. 예를 들어, 게이트 전극 하부층(122a) 및 게이트 확장부 하부층(123a)은 Al으로 형성될 수 있으며, 게이트 전극 상부층(122b) 및 게이트 확장부 상부층(123b)은 Mo로 형성될 수 있다. 즉, Mo로 형성된 상부층은 ITO 또는 IZO와 접촉 특성이 우수하여 게이트 배선(122, 123)과 후술할 연결 전극 등과의 접촉 특성을 향상시킬 수 있다.
여기서 게이트 배선(122, 123)을 형성하기 위해 스퍼터링(sputtering) 방법을 이용한다. 스퍼터링은 200℃ 이하의 저온 공정에서 수행할 수 있으며, 이러한 저온의 스퍼터링 방식으로 게이트 배선(122, 123)을 형성함으로써 소다석회유리로 이루어진 절연 기판(10)의 열화를 방지할 수 있다. 이어서, 이들 도전막을 습식 식각 또는 건식 식각하여 패터닝한다. 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다.
다음으로, 도 9a 및 도 9b를 참조하면, 절연 기판(10) 및 게이트 배선(122, 123)의 위에 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)을 예를 들어, 플 라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착할 수 있다. 본 실시예의 절연 기판(10)의 열화를 방지하기 위해서는 게이트 절연막(30) 형성시에도 280℃ 이하의 저온 공정을 이용할 수 있다.
게이트 절연막(30)의 특성이 저하되는 것을 방지하기 위해, 반응 기체의 종류와 비율을 적절하게 조절할 수 있다.
게이트 절연막(30)의 증착 공정시 챔버 내의 온도는 280℃ 이내로 유지할 수 있으며, 실란 기체(SiH4), 암모니아 기체(NH3) 또는 질소 기체(N2)와 같은 반응 기체와 수소 기체(H2)를 첨가하여 공정을 수행할 수 있다. 여기서, 수소 기체(H2)는 헬륨 기체(He)로 대체되거나 함께 공급될 수 있을 것이다. 이러한, 암모니아 기체(NH3), 실란 기체(SiH4) 및 질소 기체(N2)의 비율을 대략 1:3:4를 유지하는 것이 바람직하다.
한편, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)은 1/3 ~ 1을 유지하는 것이 바람직하다. 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1/3 이하를 유지할 경우, 게이트 절연막(30)의 막질 특성이 저하되는 문제가 발생될 수 있으며, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1 이상을 유지할 경우, 게이트 절연막(30)의 증착 특성이 저하되는 문제가 발생될 수 있다.
다음으로 도 10a 및 도 10b를 참조하면, 게이트 절연막(30) 상에 반도체 물 질층 및 데이터 배선용 도전막을 연속적으로 증착하고 식각하여 반도체층(40) 및 데이터 배선(151, 152, 154)을 형성한다.
이와 같은, 반도체 물질층과 데이터 배선용 도전막은 예를 들어, 스퍼터링을 이용하여 연속적으로 증착한 다음 동일한 식각 마스크를 이용하여 식각함으로써, 반도체층(40) 및 데이터 배선(151, 152, 154)을 형성할 수 있다. 이러한 반도체층(40) 및 데이터 배선(151, 152, 154)은 하나의 진공 챔버 내에서 연속적으로 증착함으로써, 반도체층(40)이 대기 중에서 산소에 영향을 받아서 특성이 저하되는 것을 방지할 수 있다.
여기서, 데이터 배선(151, 152, 154)은 하부층, 중간층, 상부층으로 형성된 삼중막으로 형성될 수 있다. 예를 들어, 데이터 배선(151, 152, 154)은 Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co, Mo/Al/Mo, Cr/Al/Cr으로 형성될 수 있다. 예를 들여, 데이터 배선(151, 152, 154)의 하부층(151a, 152a, 154a)은 Mo으로 형성될 수 있으며, 데이터 배선(151, 152, 154)의 중간층(151b, 152b, 154b)은 Al으로 형성될 수 있으며, 데이터 배선(151, 152, 154)의 상부층(151c, 152c, 154c)은 Mo으로 형성될 수 있다. 여기서, Mo로 형성된 상부층은 ITO 또는 IZO와 접촉 특성이 우수하여 데이터 배선(51, 52, 53, 54)과 후술할 연결 전극 등과의 접촉 특성을 향상시킬 수 있다. 다만, 데이터 배선(151, 152, 154)은 삼중막에 한정될 것은 아니며, Mo/Al으로 이루어진 이중막으로 형성될 수 있다.
다음으로 도 11a 및 도 11b를 참조하여, 상기 결과물인 게이트 절연막(30) 및 데이터 배선(151, 152, 154) 상에 보호막(60)을 형성한다.
보호막(60)은 질화 규소(SiNx) 등으로 형성될 수 있으며, 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착할 수 있다. 본 실시예의 절연 기판(10)의 열화를 방지하기 위해서는 게이트 절연막(30)과 같이 보호막(60) 형성시에도 280℃ 이하의 저온 공정을 이용할 수 있다.
보호막(60)의 증착 공정시 챔버 내의 온도는 280℃ 이내로 유지할 수 있으며, 실란 기체(SiH4), 암모니아 기체(NH3) 또는 질소 기체(N2)와 같은 반응 기체와 수소 기체(H2)를 첨가하여 공정을 수행할 수 있다. 여기서, 수소 기체(H2)는 헬륨 기체(He)로 대체되거나 함께 공급될 수 있을 것이다. 이러한, 암모니아 기체(NH3), 실란 기체(SiH4) 및 질소 기체(N2)의 비율을 대략 1:3:4를 유지하는 것이 바람직하다.
한편, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)은 1/3 ~ 1을 유지하는 것이 바람직하다. 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1/3 이하를 유지할 경우, 보호막(60)의 막질 특성이 저하되는 문제가 발생될 수 있으며, 실란 기체(SiH4)와 수소 기체(H2)의 비율(수소/실란)이 1 이상을 유지할 경우, 보호막(60)의 증착 특성이 저하되는 문제가 발생될 수 있다.
다음으로 도 12a 및 도 12b를 참조하면, 보호막(60) 상에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 제1 내지 제3 콘택홀(65, 66, 67)을 형성한다. 도 12a 및 도 12b에는 제1 내지 제3 콘택홀(65, 66, 67) 만을 도시하였으나, 전술한 바와 같이 게이트 금속 패턴(미도시) 및 데이터 금속 패턴(미도시)을 연결하기 위한 다수의 콘택홀이 형성될 수 있다.
제1 내지 제3 콘택홀(65, 66, 67)은 건식 식각 방법으로 형성될 수 있다. 이러한 식각 기체는 예를 들어, CF4, CHF3, CH2F2, CH3F, C2F6, SF6, CnFn+4 등에 O2를 혼합하여 사용할 수 있다. 이러한 건식 식각은 이방성 식각이 가능하여 게이트 절연막(30)과 보호막(60)에 노치가 발생되는 것을 방지할 수 있다.
한편, 건식 식각에 의해서 게이트 배선(122, 123) 및 데이터 배선(151, 152, 154)의 상부층인 Mo 층이 함께 식각될 수 있다. 따라서, 게이트 배선(122, 123) 및 데이터 배선(151, 152, 154)의 중간층인 Al 층이 노출될 수 있다. 이와 같은 Al 층은 ITO 및 IZO와 오믹 특성이 떨어지기 때문에 후술할 연결 전극(도 13a 및 도 13b의 72 및 73 참조)과 오믹 접촉은 상부층인 Mo 층과 이루어질 수 있다. 따라서, 제1 내지 제3 콘택홀(65, 66, 67)의 식각면의 형태가 연결 전극과 데이터 배선(151, 152, 154) 사이의 오믹 접촉 특성에 영향을 줄 수 있다.
제1 내지 제3 콘택홀(65, 66, 67)의 식각면의 특성을 향상시키기 위하여 압력과 플라즈마의 출력을 조절할 수 있다. 제1 내지 제3 콘택홀(65, 66, 67)의 형성시 챔버 내의 압력을 60mT 이하로 조절하여야 한다. 챔버 내부의 압력은 적어도 10mT 이상이 되는 것이 바람직하며, 최적의 압력 조건은 챔버 내의 압력을 40 ~60mT로 유지하는 것이다. 이때, 식각을 위한 플라즈마의 출력은 7000W 이하로 유지하는 것이 바람직하다.
다음으로 도 13a 및 도 13b를 참조하면, 보호막(60) 상에 투명 금속층을 증착하고 식각하여 화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)을 형성한다.
화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)은 제1 내지 제3 콘택홀(65, 66, 67)을 통하여 각각 드레인 전극(152), 게이트 확장부(123) 및 데이터 확장부(154)에 접속된다. 이러한, 화소 전극(71), 제1 연결 전극(72) 및 제2 연결 전극(73)과 동일층에는 다수의 연결 전극(미도시)이 형성될 수 있으며, 이러한 연결 전극은 게이트 금속 패턴(미도시) 및 데이터 금속 패턴(미도시)와 함께 각종 회로부를 구성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터의 배치도이다.
도 2a는 도 1의 박막 트랜지스터를 A-A' 선으로 절단한 단면도이다.
도 2b는 도 1의 박막 트랜지스터를 B-B' 선으로 절단한 단면도이다.
도 3a 내지 도 7b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 8a 내지 도 13b는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 21: 게이트선
22: 게이트 전극 23: 게이트 확장부
30: 게이트 절연막 40: 반도체층
51: 소스 전극 52: 드레인 전극
53: 데이터선 54: 데이터 확장부
60: 보호막 65: 제1 콘택홀
66: 제2 콘택홀 67: 제3 콘택홀
71: 화소 전극 72: 제1 연결 전극
73: 제2 연결 전극

Claims (18)

  1. 절연 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 데이터 배선을 형성하는 단계;
    상기 데이터 배선 상에 보호막을 형성하는 단계; 및
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나를 식각하여 콘택홀을 형성하는 단계를 포함하되,
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 280℃ 이하의 온도에서 형성되며, 상기 콘택홀을 형성하는 단계는 60mT 이하의 압력에서 형성되는 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 게이트 절연막을 형성하는 단계 및 상기 보호막을 형성하는 단계 중 적어도 하나는 실란 기체(SiH4)와 수소 기체(H2)가 공급되는 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 실란 기체와 상기 수소 기체의 비율(H2/SiH4)은 1/3 ~1인 박막 트랜지 스터 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 게이트 절연막을 형성하는 단계 및 상기 보호막을 형성하는 단계 중 적어도 하나는 질소 기체(N2) 및 암모니아 기체(NH3)를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 암모니아 기체, 상기 실란 기체 및 상기 질소 기체의 비율은 1 : 3 : 4 인 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 콘택홀은 40~60mT의 압력에서 형성되는 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소 또는 산화 규소로 이루어진 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 알루미늄과 몰리브덴을 포함하는 복수의 층으로 형성된 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 절연 기판은 소다 라임 글래스를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에 있어서,
    상기 콘택홀을 통하여 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나와 접촉하는 전극층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 절연 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 데이터 배선을 형성하는 단계;
    상기 데이터 배선 상에 보호막을 형성하는 단계; 및
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나를 식각하여 콘택홀을 형성하는 단계를 포함하되,
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 280℃ 이하의 온도에 서 형성되며, 상기 실란 기체와 상기 수소 기체의 비율(H2/SiH4)은 1/3 ~1인 가스가 공급되는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 게이트 절연막을 형성하는 단계 및 상기 보호막을 형성하는 단계 중 적어도 하나는 질소 기체(N2) 및 암모니아 기체(NH3)를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 암모니아 기체, 상기 실란 기체 및 상기 질소 기체의 비율은 1 : 3 : 4 인 박막 트랜지스터 기판의 제조 방법.
  14. 제11항에 있어서,
    상기 콘택홀은 40~60mT의 압력에서 형성되는 박막 트랜지스터 기판의 제조 방법.
  15. 제11항에 있어서,
    상기 게이트 절연막 및 상기 보호막 중 적어도 하나는 질화 규소 또는 산화 규소로 이루어진 박막 트랜지스터 기판의 제조 방법.
  16. 제11에 있어서,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 알루미늄과 몰리브덴을 포함하는 복수의 층으로 형성된 박막 트랜지스터 기판의 제조 방법.
  17. 제11에 있어서,
    상기 절연 기판은 소다 라임 글래스를 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제11에 있어서,
    상기 콘택홀을 통하여 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나와 접촉하는 전극층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020080121228A 2008-12-02 2008-12-02 박막 트랜지스터 기판의 제조 방법 KR20100062544A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080121228A KR20100062544A (ko) 2008-12-02 2008-12-02 박막 트랜지스터 기판의 제조 방법
US12/607,567 US20100136775A1 (en) 2008-12-02 2009-10-28 Method of manufacturing thin-film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080121228A KR20100062544A (ko) 2008-12-02 2008-12-02 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100062544A true KR20100062544A (ko) 2010-06-10

Family

ID=42223202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080121228A KR20100062544A (ko) 2008-12-02 2008-12-02 박막 트랜지스터 기판의 제조 방법

Country Status (2)

Country Link
US (1) US20100136775A1 (ko)
KR (1) KR20100062544A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730347B1 (ko) 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190100462A (ko) 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20140037713A (ko) * 2012-09-19 2014-03-27 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
CN111430376B (zh) * 2020-04-09 2022-12-23 Tcl华星光电技术有限公司 阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080073017A (ko) * 2007-02-05 2008-08-08 삼성전자주식회사 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20100136775A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
CN107689345B (zh) Tft基板及其制作方法与oled面板及其制作方法
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
KR20080068240A (ko) 박막 트랜지스터 기판의 제조 방법
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
US20160020331A1 (en) Display substrate
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102664194B (zh) 薄膜晶体管
CN105573549A (zh) 阵列基板、触控屏和触控显示装置及其制作方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR20100062544A (ko) 박막 트랜지스터 기판의 제조 방법
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR20100118838A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
KR20110003801A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20140064040A (ko) 표시 기판 및 이의 제조 방법
WO2015049818A1 (ja) 薄膜トランジスタ基板の製造方法
EP1956656A2 (en) Thin film transistor array panel and method for manufacturing the same
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid