CN111129039B - 发光装置 - Google Patents

发光装置 Download PDF

Info

Publication number
CN111129039B
CN111129039B CN201911375684.2A CN201911375684A CN111129039B CN 111129039 B CN111129039 B CN 111129039B CN 201911375684 A CN201911375684 A CN 201911375684A CN 111129039 B CN111129039 B CN 111129039B
Authority
CN
China
Prior art keywords
transistor
oxide semiconductor
potential
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911375684.2A
Other languages
English (en)
Other versions
CN111129039A (zh
Inventor
三宅博之
肥塚纯一
神长正美
岛行德
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201911375684.2A priority Critical patent/CN111129039B/zh
Publication of CN111129039A publication Critical patent/CN111129039A/zh
Application granted granted Critical
Publication of CN111129039B publication Critical patent/CN111129039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

提供一种能够抑制像素之间的亮度的不均匀的发光装置。发光装置包括像素、第一电路及第二电路。第一电路具有生成包含从像素取出的电流值的信号的功能。第二电路具有根据信号校正图像信号的功能。像素至少包括至少一个发光元件、第一晶体管及第二晶体管。第一晶体管具有根据图像信号控制对发光元件的电流供应的功能。第二晶体管具有控制从像素取出电流的功能。第一晶体管及第二晶体管的每一个的半导体膜包括：与栅极重叠的第一半导体区域；与源极或漏极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。

Description

发光装置
本发明申请是国际申请号为PCT/IB2014/066992，国际申请日为2014年12月17日，进入中国国家阶段的申请号为201480069840.1，名称为“发光装置”的发明专利申请的分案申请。
技术领域
本发明涉及一种物体、方法或制造方法。或者，本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。尤其是，本发明的一个实施方式涉及一种半导体装置、显示装置、发光装置、存储装置、它们的驱动方法或其制造方法。尤其是，本发明的一个实施方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。例如，本发明涉及一种半导体装置，尤其是在其各像素中设置有晶体管的发光装置。
注意，本说明书等中的半导体装置一般是指通过利用半导体特性而能够工作的所有装置。显示装置、发光装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
背景技术
关于使用发光元件的有源矩阵型发光装置，各制造商已分别研发了互不相同的结构，但是，作为一般的结构，在各像素中至少设置有发光元件、控制对像素的视频信号的输入的晶体管(开关用晶体管)以及控制供应到该发光元件的电流值的晶体管(驱动用晶体管)。
并且，通过将设置在像素中的上述所有晶体管的导电型设定为同一导电型，可以在晶体管的制造工序中省略对半导体膜添加赋予一导电性的杂质元素的工序等一部分工序。在下述专利文献1中，有像素只由n沟道型晶体管构成的发光元件型显示器的记载。
在使用发光元件的有源矩阵型的发光装置中，根据图像信号控制供应到发光元件的电流值的晶体管(驱动用晶体管)的阈值电压的不均匀容易影响到发光元件的亮度。为了防止上述阈值电压的不均匀对发光元件的亮度导致的影响，下面的专利文献2公开了如下一种显示装置，在该显示装置中，从驱动用晶体管的源电压检测出阈值电压及迁移率，根据该检测出了的阈值电压及迁移率设定对应于显示图像的程序数据信号。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2003-195810号公报
[专利文献2]日本专利申请公开第2009-265459号公报
发明内容
用来检测出驱动用晶体管的电特性的从像素输出的电流具有几十nA至几百nA左右的非常小的数值。因此，当在与成为该电流的经路的布线电连接的电路中的电源线之间流过关态电流时，难以正确地检测出驱动用晶体管的电特性。在此情况下，即使使用从像素输出的电流校正输入到像素的图像信号，也难以校正供应到发光元件的电流值以使驱动用晶体管的电特性的影响变小。
鉴于上述技术背景，本发明的一个实施方式的目的是提供一种能够抑制像素之间的亮度不均匀的发光装置。另外，本发明的一个实施方式的另一目的是提供一种新颖的发光装置。另外，本发明的一个实施方式的又一目的是提供一种新颖的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个实施方式并不需要实现所有上述目的。另外，从说明书、附图、权利要求书等的记载可明显看出这些目的以外的目的，而可以从说明书、附图、权利要求书等的记载中导出这些以外的目的。
本发明的一个实施方式是包括像素、第一电路及第二电路的发光装置。第一电路具有生成包含从像素取出的电流值的信号的功能。第二电路具有根据信号校正图像信号的功能。像素至少包括发光元件、第一晶体管及第二晶体管。第一晶体管具有根据图像信号控制对发光元件的电流供应的功能。第二晶体管具有控制从像素取出电流的功能。第一晶体管及第二晶体管的每一个的半导体膜包括：与栅电极重叠的第一半导体区域；与源电极或漏电极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。第三半导体区域的氢浓度优选高于第一半导体区域的浓度及第二半导体区域的浓度。
在上述实施方式中，半导体膜优选为氧化物半导体。
本发明的另一个实施方式是至少包括布线、第一晶体管、第二晶体管、第一电容器、第二电容器及发光元件的发光装置。第一晶体管包括第一半导体膜、隔着第一半导体膜互相重叠的第一栅电极及第二栅电极。第二晶体管包括第二半导体膜。第一电容器具有保持第一晶体管的源电极和漏电极中的一个与第一栅电极之间的电位差的功能。第二电容器具有保持第一晶体管的源电极和漏电极中的一个与第二栅电极之间的电位差的功能。第二晶体管具有控制第二栅电极与布线之间的导通状态的功能。第一晶体管的漏电流被供应到发光元件。第一半导体膜包括：与第一栅电极重叠的第一半导体区域；与第一晶体管的源电极或漏电极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。第二半导体膜包括：与第二晶体管的栅电极重叠的第四半导体区域；与第二晶体管的源电极或漏电极接触的第五半导体区域；以及第四半导体区域和第五半导体区域之间的第六半导体区域。第三半导体区域的氢浓度优选高于第一半导体区域的浓度及第二半导体区域的浓度。第六半导体区域的氢浓度优选高于第四半导体区域的浓度及第五半导体区域的浓度。
在上述实施方式中，第一半导体膜及第二半导体膜优选为氧化物半导体。
本发明的另一个实施方式是至少包括第一布线及第二布线、第一晶体管至第五晶体管、电容器及发光元件的发光装置。第一晶体管具有控制第一布线与电容器的第一电极之间的导通状态的功能。电容器的第二电极与第五晶体管的源电极和漏电极中的一个电连接。第二晶体管具有控制第二布线与第五晶体管的栅电极之间的导通状态的功能。第三晶体管具有控制电容器的第一电极与第五晶体管的栅电极之间的导通状态的功能。第四晶体管具有控制第五晶体管的源电极和漏电极中的一个与发光元件的阳极之间的导通状态的功能。第一晶体管至第五晶体管的每一个的半导体膜包括：与栅电极重叠的第一半导体区域；与源电极或漏电极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。第三半导体区域的氢浓度优选高于第一半导体区域的浓度及第二半导体区域的浓度。
发光装置至少包括第一布线至第三布线、第一晶体管至第五晶体管、电容器及发光元件。第一晶体管具有控制第一布线与电容器的第一电极之间的导通状态的功能。电容器的第二电极与第五晶体管的源电极和漏电极中的一个及发光元件的阳极电连接。第二晶体管具有控制第二布线与第五晶体管的栅电极之间的导通状态的功能。第三晶体管具有控制电容器的第一电极与第五晶体管的栅电极之间的导通状态的功能。第四晶体管具有控制第五晶体管的源电极和漏电极中的一个与第三布线之间的导通状态的功能。第一晶体管至第五晶体管的每一个的半导体膜包括：与栅电极重叠的第一半导体区域；与源电极或漏电极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。第三半导体区域的氢浓度优选高于第一半导体区域的浓度及第二半导体区域的浓度。
在上述实施方式中，半导体膜优选为氧化物半导体。
在上述实施方式中，氧化物半导体优选包含铟、锌及M(M表示Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
本发明的一个实施方式是包括上述实施方式所记载的发光装置、麦克风及操作键的电子设备。
本发明的一个实施方式可以提供一种能够抑制像素之间的亮度不均匀的发光装置。本发明的另一个实施方式可以提供一种新颖的发光装置。本发明的另一个实施方式可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个实施方式并不需要具有所有上述效果。另外，从说明书、附图、权利要求书等的记载可明显看出这些效果以外的效果，而可以从说明书、附图、权利要求书等的记载中导出这些以外的效果。
附图说明
图1是示出发光装置的结构的图；
图2是示出像素结构的图；
图3是示出像素的工作的时序图；
图4是示出像素部与采样电路的连接关系的图；
图5是示出像素结构的图；
图6A和6B是示出像素的工作的时序图；
图7是示出像素结构的图；
图8A和8B是示出像素的工作的时序图；
图9是示出像素结构的图；
图10A和图10B是示出像素的工作的时序图；
图11是监控电路的电路图；
图12是示出发光装置的结构的图；
图13是示出像素部的结构的图；
图14A和图14B是示出像素结构的图；
图15A和图15B是示出像素的工作的时序图；
图16A和图16B是晶体管的俯视图；
图17A和图17B是晶体管的截面图；
图18A和图18B是晶体管的截面图；
图19A至图19C是晶体管的俯视图和截面图；
图20A至图20C是晶体管的俯视图和截面图；
图21A至图21C是晶体管的俯视图和截面图；
图22A和图22B是示出晶体管的能带结构的图；
图23A至图23C是晶体管的俯视图和截面图；
图24是晶体管的截面图；
图25A至图25C是晶体管的俯视图和截面图；
图26A和图26B是晶体管的截面图；
图27A至图27F是晶体管的截面图；
图28A至图28F是晶体管的截面图；
图29A至图29E是晶体管的截面图；
图30是像素的俯视图；
图31是发光装置的截面图；
图32是发光装置的斜视图；
图33A至图33F是电子设备的图；
图34是说明电阻率的温度依赖性的图；
图35A至图35D是CAAC-OS的截面的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图；
图36A至图36D是CAAC-OS的平面的Cs校正高分辨率TEM图像；
图37A至图37C是说明通过XRD得到的CAAC-OS以及单晶氧化物半导体的结构分析的图；
图38A和图38B是示出CAAC-OS的电子衍射图案的图；
图39是因电子照射导致的In-Ga-Zn氧化物的结晶部的变化的图；
图40A和图40B是说明CAAC-OS及nc-OS的沉积模型的示意图；
图41A至图41C是说明InGaZnO4的结晶及颗粒的图；
图42A至图42D是说明CAAC-OS及nc-OS的沉积模型的示意图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。注意，在以下说明的实施方式中，在不同的附图之间共同使用同一附图标记来表示同一部分或具有同一功能的部分，而省略其重复说明。
另外，在附图中，为便于清楚地说明有时对大小、层的厚度或区域进行夸张的描述。因此，本发明的实施方式并不一定限定于附图中的比例。此外，在附图中，示意性地示出理想的例子，而不局限于附图所示的形状或数值等。例如，可以包括因杂波或定时偏差等所引起的信号、电压或电流的不均匀等。
此外，在本说明书等中，晶体管是指至少包括栅极、漏极以及源极的三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在此，因为源极和漏极根据晶体管的结构或工作条件等而更换，因此很难限定哪个是源极哪个是漏极。因此，有时将用作源极的部分或用作漏极的部分不称为源极或漏极，而将源极和漏极中的一个称为第一电极并将源极和漏极中的另一个称为第二电极。
在本说明书中，“节点”是指用来将元件间电连接的布线上的任一个位置。
注意，本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免结构要素的混同而附上的，而不是为了在数目方面上进行限定而附上的。
在本说明书中，“A连接于B”的情况在其范畴内除了A直接连接于B的情况之外，还包括A电连接于B的情况。在此，“A与B电连接”的描述是指当在A与B之间存在具有某种电作用的对象物时，能够在A与B之间进行电信号的授受。
另外，为了便于说明，对附图中的各电路方框的位置关系进行了特定，虽然在附图中不同的电路方框具有不同的功能，但是有时在实际电路或区域中将其设置为可以在相同的电路方框中实现不同的功能。此外，在附图中，为了说明而指定各电路方框的功能，因此，即使示出在一个电路方框中进行处理的情况，有时在实际上的电路或区域中，也有在多个电路方框中进行该处理的情况。
实施方式1
在本实施方式中，对本发明的一个实施方式的发光装置的电路结构进行说明。
〈发光装置的具体结构例子1〉
对本发明的一个实施方式的发光装置的结构例子进行说明。图1是示出本发明的一个实施方式的发光装置10的结构例子的方框图。此外，虽然方框图示出在独立的方框中根据每个功能划分的构成要素，但是实际上难以根据每个功能完全划分构成要素，且一个构成要素可能会涉及多个功能。
图1所示的发光装置10包括：在像素部24中包括多个像素11的面板25；控制器26；CPU27；图像处理电路13；图像存储器28；存储器29；以及监控电路12。并且，图1所示的发光装置10在面板25上包括驱动电路30及驱动电路31。
CPU27具有如下功能：对从外部输入的指令或储存在设置于CPU27内的存储器中的指令进行解码并通过对发光装置10所包括的各种电路的工作进行总括控制来执行上述指令。
监控电路12根据从像素11输出的漏电流生成包含该漏电流的值的数据的信号。存储器29具有储存该信号所包含的上述数据的功能。
图像存储器28具有储存输入到发光装置10的图像数据32的功能。注意，虽然图1示出仅将一个图像存储器28设置在发光装置10中的情况，但是也可以将多个图像存储器28设置在发光装置10中。例如，在通过利用分别对应于红色、蓝色和绿色等色调的三个图像数据32来在像素部24中显示全彩色的图像的情况下，可以设置分别对应于各图像数据32的图像存储器28。
图像存储器28例如可以使用DRAM(Dynamic Random Access Memory：动态随机存取存储器)、SRAM(Static Random Access Memory：静态随机存取存储器)等的存储电路。或者，也可以作为图像存储器28使用VRAM(Video RAM：视频随机存取存储器)。
图像处理电路13具有如下功能：根据来自CPU27的指令将图像数据32写入到图像存储器28并从图像存储器28读出图像数据32，并且，从图像数据32生成图像信号Sig。另外，图像处理电路13具有如下功能：根据来自CPU27的指令读出储存在存储器29的数据，并且利用该数据进行图像信号Sig的校正。
控制器26具有根据面板25的规格对具有图像数据32且输入到控制器26的图像信号Sig进行处理并将该被处理的图像信号Sig供应到面板25的功能。
驱动电路31具有按行选择像素部24所包括的多个像素11的功能。另外，驱动电路30具有将从控制器26供应的图像信号Sig供应到由驱动电路31选择的行的像素11的功能。
另外，控制器26具有将用来驱动驱动电路30和驱动电路31等的各种驱动信号供应到面板25的功能。驱动信号包括用来控制驱动电路30的工作的起始脉冲信号SSP、时钟信号SCK、锁存信号LP、以及用来控制驱动电路31的工作的起始脉冲信号GSP、时钟信号GCK等。
另外，发光装置10可以包括具有对发光装置10所包括的CPU27供应数据或指令的功能的输入装置。作为输入装置，可以使用键盘、指向装置、触摸屏以及传感器等。
另外，也可以在像素部24、驱动电路30以及驱动电路31中使用在其沟道区域中包含氧化物半导体的氧化物半导体晶体管。因为氧化物半导体晶体管的关态电流极小，所以使用氧化物半导体晶体管的发光装置10能够降低耗电量。关于氧化物半导体晶体管的详细内容在实施方式2中进行说明。
另外，由于氢或水分等杂质而容易导致氧化物半导体晶体管的阈值电压变动，因此，在驱动用晶体管包括氧化物半导体的情况下，优选使发光装置10具有校正像素11的驱动用晶体管的阈值电压的功能。下面，举出一个例子来说明具有上述校正功能的发光装置10的具体结构。
〈像素结构例子1〉
图2示出像素11的电路图的一个例子。像素11包括晶体管55至晶体管57、电容器58以及发光元件54。
根据输入到像素11的图像信号Sig控制发光元件54的像素电极的电位。此外，根据像素电极与公共电极之间的电位差决定发光元件54的亮度。例如，当作为发光元件54使用OLED时，阳极和阴极中的一个被用作像素电极，而另一个被用作公共电极。图2示出将发光元件54的阳极用作像素电极并将发光元件54的阴极用作公共电极的像素11的结构例子。
晶体管56具有控制布线SL与晶体管55的栅极之间的导通状态的功能。晶体管55的源极和漏极中的一个与发光元件54的阳极电连接，而另一个与布线VL电连接。晶体管57具有控制布线ML与晶体管55的源极和漏极中的一个之间的导通状态的功能。电容器58的一对电极中的一个与晶体管55的栅极电连接，而另一个与发光元件54的阳极电连接。
另外，晶体管56的开关根据与晶体管56的栅极电连接的布线GL的电位进行。晶体管57的开关根据与晶体管57的栅极电连接的布线GL的电位进行。
可以将氧化物半导体、非晶、微晶、多晶或单晶的半导体用于像素11所包括的晶体管。作为这种半导体的材料，可以举出硅或锗等。当晶体管56在其沟道形成区域中包含氧化物半导体时，可以使晶体管56的关态电流极小。此外，通过将具有上述结构的晶体管56用于像素11，与将包含一般的半导体诸如硅或锗的晶体管用于晶体管56的情况相比可以防止储存在晶体管55的栅极中的电荷的泄漏。
因此，当如像静态图像那样在连续的几个帧期间内对像素部24写入具有相同的图像数据的图像信号Sig时，即使驱动频率低，换言之，即使减少一定期间内对像素部24写入图像信号Sig的次数，也可以保持显示图像。例如，作为晶体管56的半导体膜使用通过减少用作电子施主(施体)的水分或氢等杂质且减少氧缺陷来实现被纯化的氧化物半导体(purified Oxide Semiconductor)，可以将图像信号Sig的写入工作间隔设定为10秒以上，优选为30秒以上，更优选为1分钟以上。而且，图像信号Sig的写入工作间隔越长，耗电量越低。
另外，由于可以在更长的期间保持图像信号Sig的电位，所以即使在像素11中不设置用来保持晶体管55的栅极的电位的电容器58，也可以防止所显示的图像质量降低。
注意，图2所示的像素11根据需要还可以包括晶体管、二极管、电阻元件、电容器、电感器等其他电路元件。
另外，在图2的各晶体管中，至少在半导体膜的一侧的表面上设置栅极即可，但是也可以设置隔着半导体膜对置的一对栅极。
此外，图2例示出所有的晶体管都是n沟道型的情况。当像素11中的所有的晶体管都具有相同沟道类型时，在晶体管的制造工序中，可以部分省略对半导体膜添加赋予一个导电型的杂质元素等的工序。注意，在根据本发明的一个实施方式的发光装置中，不一定需要像素11中的所有的晶体管都是n沟道型。在发光元件54的阴极与布线CL电连接时，优选至少晶体管55为n沟道型，并且当发光元件54的阳极与布线CL电连接时，优选至少晶体管55为p沟道型。
另外，图2例示出像素11中的晶体管采用具有一个栅极和一个沟道形成区域的单栅结构的情况，但是本发明的一个实施方式不局限于该结构。像素11中的所有的晶体管或者任一晶体管可以采用具有彼此电连接的多个栅极和多个沟道形成区域的多栅结构。
〈像素的工作例子1〉
接着，说明图2所示的像素11的工作例子。
图3例示出与图2所示的像素11电连接的布线GL的电位以及供应到布线SL的图像信号Sig的电位的时序图。注意，图3所示的时序图例示出图2所示的像素11所包括的晶体管都是n沟道型的情况。
首先，在期间t1中，对布线GL施加高电平电位。因此，晶体管56及晶体管57导通。并且，对布线SL施加图像信号Sig的电位Vdata，该电位Vdata经过晶体管56被施加到晶体管55的栅极。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。电位Vano优选高于对电位Vcat加上发光元件54的阈值电压Vthe及晶体管55的阈值电压Vth而得到的电位。通过在布线VL与布线CL之间设定上述电位差，晶体管55的漏电流值根据电位Vdata决定。并且，通过该漏电流被供应到发光元件54中，来决定发光元件54的亮度。
另外，在晶体管55是n沟道型的情况下，在期间t1中，布线ML的电位优选低于对布线CL的电位加上发光元件54的阈值电压Vthe而得到的电位，布线VL的电位优选高于对布线ML的电位加上晶体管55的阈值电压Vth而得到的电位。通过采用上述结构，即使晶体管57导通，也可以将晶体管55的漏电流优先流到布线ML而不是流到发光元件54。
接着，在期间t2中，对布线GL施加低电平电位。因此，晶体管56及晶体管57截止。在晶体管56截止时，在晶体管55的栅极中保持电位Vdata。另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。因此，发光元件54根据在期间t1中决定的亮度进行发光。
接着，在期间t3中，对布线GL施加高电平电位。因此，晶体管56及晶体管57导通。另外，对布线SL施加使晶体管55的栅电压比阈值电压Vth大的电位。另外，对布线CL施加电位Vcat。并且，布线ML的电位低于对布线CL的电位加上发光元件54的阈值电压Vthe而得到的电位，布线VL的电位高于对布线ML的电位加上晶体管55的阈值电压Vth而得到的电位。通过采用上述结构，可以将晶体管55的漏电流优先流到布线ML而不是流到发光元件54。
并且，晶体管55的漏电流经过布线ML被供应到监控电路。监控电路利用流到布线ML的漏电流生成包含该漏电流值的数据的信号。并且，在根据本发明的一个实施方式的发光装置中，利用上述信号能够校正被供应到像素11的图像信号Sig的电位Vdata的值。
注意，在包括图2所示的像素11的发光装置中，不需要在期间t2的工作之后一定进行期间t3的工作。例如，在像素11中，也可以在多次反复进行期间t1及期间t2的工作之后进行期间t3的工作。另外，也可以在一行像素11中进行期间t3的工作，然后对进行上述工作的该一行像素11写入对应于最小的灰度级0的图像信号，以使发光元件54处于非发光状态，然后在下一行像素11中进行期间t3的工作。
〈像素部与采样电路的连接关系〉
接下来，图4示出图1所示的像素部24与相当于驱动电路30的一部分的采样电路的连接结构的一个例子。
图4所示的像素部24包括多个像素11、多个布线GL(布线GL1至布线GLy)、多个布线SL(布线SL1至布线SLx)、多个布线ML(布线ML1至布线MLx)以及多个布线VL(布线VL1至布线VLx)。并且，多个像素11与布线GL的至少一个、布线SL的至少一个、布线ML的至少一个以及布线VL的至少一个电连接。
注意，设置在像素部24中的布线的种类及个数可以根据像素11的结构、个数及配置而决定。具体而言，在图4所示的像素部24中例示出像素11被配置为x列×y行的矩阵状，且布线GL1至布线GLy、布线SL1至布线SLx、布线ML1至布线MLx以及布线VL1至布线VLx设置在像素部24内的情况。
并且，从像素11经过布线ML1至布线MLx被取出的漏电流经过布线TER被供应到监控电路(未图示)。
电路21具有根据输入到布线PRE的电位对布线ML供应预定电位的功能。例如，在根据图3所示的时序图使图2所示的像素11工作的情况下，也可以在期间t1中从电路21对布线ML供应低于对布线CL的电位加上发光元件54的阈值电压Vthe而得到的电位的电位。
图4例示出电路21包括晶体管22的情况。对晶体管22的栅极供应被输入到布线PRE的电位。并且，晶体管22具有根据被输入到其栅极的布线PRE的电位控制布线33与布线ML之间的导通状态的功能。
另外，在图4中设置有晶体管34，该晶体管34具有根据布线MSEL的电位控制布线ML与布线TER之间的导通状态的功能。
〈像素结构例子2〉
图5所示的像素11包括晶体管70至晶体管75、电容器76、电容器77以及发光元件78。晶体管70不但包括一般的栅极(第一栅极)而且还包括隔着半导体膜重叠于上述第一栅极的第二栅极。
具体而言，晶体管72的栅极与布线GLa电连接，其源极和漏极中的一个与布线SL电连接而其源极和漏极中的另一个与晶体管70的第一栅极电连接。晶体管71的栅极与布线GLb电连接，其源极和漏极中的一个与晶体管75的源极和漏极中的一个电连接而其源极和漏极中的另一个与晶体管70的第一栅极电连接。晶体管70的源极和漏极中的一个与晶体管75的源极和漏极中的一个电连接，其源极和漏极中的另一个与布线VL电连接。晶体管73的栅极与布线GLb电连接，其源极和漏极中的一个与布线BL电连接而其源极和漏极中的另一个与晶体管70的第二栅极电连接。晶体管74的栅极与布线GLd电连接，其源极和漏极中的一个与布线ML电连接而其源极和漏极中的另一个与晶体管75的源极和漏极中的一个电连接。晶体管75的栅极与布线GLc电连接，其源极和漏极中的另一个与发光元件78的像素电极电连接。
另外，电容器76所包括的一对电极的一个与晶体管70的第二栅极电连接而另一个与晶体管75的源极和漏极中的一个电连接。电容器77所包括的一对电极的一个与晶体管70的第一栅极电连接而另一个与晶体管75的源极和漏极中的一个电连接。发光元件78的公共电极与布线CL电连接。
〈像素的工作例子2〉
接着，以图5所示的像素11为例，对根据本发明的一个实施方式的发光装置的像素的工作进行说明。
图6A示出输入到布线GLa至布线GLd的电位的时序图和输入到布线SL的图像信号Sig的电位的时序图。注意，图6A所示的时序图例示出图5所示的像素11所包括的晶体管都是n沟道型的情况。
首先，在期间t1中，对布线GLa施加低电平电位，对布线GLb施加高电平电位，对布线GLc施加低电平电位，对布线GLd施加高电平电位。因此，晶体管71、晶体管73及晶体管74导通，而晶体管72及晶体管75截止。
另外，对布线VL施加电位Vano，对布线BL施加电位V0，对布线ML施加电位V1，并且对与发光元件78的公共电极电连接的布线CL施加电位Vcat。因此，对晶体管70的第一栅极(以下称为节点A)施加电位V1，对晶体管70的第二栅极(以下称为节点B)施加电位V0，对晶体管70的源极和漏极中的一个(以下称为节点C)施加电位V1。
电位Vano优选高于对电位Vcat加上发光元件78的阈值电压Vthe及晶体管70的阈值电压Vth而得到的电位。并且，电位V0优选为比节点C充分高的电位，以使晶体管70的阈值电压Vth向负方向漂移。具体而言，优选满足在电压Vbg(相当于节点B与节点C之间的电位差的电压)为0V时Vth0表示晶体管70的阈值电压Vth，并在期间t1中Vth1表示晶体管70的阈值电压Vth。因为采用上述结构的晶体管70成为常导通，所以即使节点A与节点C之间的电位差，即晶体管70的栅电压为0V，也可以使晶体管70导通。
注意，在晶体管70是p沟道型的情况下，电位V0优选为比节点C充分低的电位，以使晶体管70的阈值电压Vth向正方向漂移。因为采用上述结构的晶体管70成为常导通，所以即使节点A与节点C之间的电位差，即晶体管70的栅电压为0V，也可以使晶体管70导通。
接着，在期间t2中，对布线GLa施加低电平电位，对布线GLb施加高电平电位，对布线GLc施加低电平电位，对布线GLd施加低电平电位。因此，晶体管71及晶体管73导通，而晶体管72、晶体管74及晶体管75截止。
并且，对布线VL施加电位Vano，对布线BL施加电位V0。因此，保持对节点B施加电位V0的状态，在期间t2开始时，晶体管70的阈值电压Vth向负方向漂移，即为Vth1，因此晶体管70导通。并且，在期间t2中，因为布线VL与布线ML之间的电流经路由晶体管74切断，所以节点A及节点C的电位因晶体管70的漏电流而开始上升。在节点C的电位上升时，相当于节点B与节点C之间的电位差的电压Vbg降低，晶体管70的阈值电压Vth向正方向漂移。然后，当晶体管70的阈值电压Vth接近0V时，晶体管70截止。将在晶体管70的阈值电压Vth为0V时的节点B与节点C之间的电位差设定为V0-V2。
就是说，在节点B与节点C之间的电位差为V0-V2时，将晶体管70的阈值电压Vth校正为0V，以使其漏电流对于0V的栅电压收敛于0A。节点B与节点C之间的电位差V0-V2被施加到电容器76。
接着，在期间t3中，对布线GLa施加高电平电位，对布线GLb施加低电平电位，对布线GLc施加低电平电位，对布线GLd施加高电平电位。因此，晶体管72及晶体管74导通，而晶体管71、晶体管73及晶体管75截止。
另外，对布线VL施加电位Vano，对布线SL施加图像信号Sig的电位Vdata，并且对布线ML施加电位V1。并且，节点B处于浮动状态。所以节点C的电位从电位V2变成电位V1，节点B的电位由于电容器76从电位V0变成电位V0+V1-V2。并且，因为电容器76保持电位差V0-V2，所以晶体管70的阈值电压Vth保持0V。另外，对节点A施加电位Vdata，晶体管70的栅电压成为Vdata-V1。
接着，在期间t4中，对布线GLa施加低电平电位，对布线GLb施加低电平电位，对布线GLc施加高电平电位，对布线GLd施加低电平电位。因此，晶体管75导通，而晶体管71至晶体管74截止。
另外，对布线VL施加电位Vano，并且对与发光元件78的公共电极电连接的布线CL施加电位Vcat。在期间t4中，晶体管75导通，由此节点C的电位变化。当节点C的电位变成V3时，节点A的电位成为电位Vdata+V3-V1，节点B的电位成为V0-V2+V3。即使节点A、节点B及节点C的电位变化，电容器76也保持电位差V0-V2，电容器77也保持电位差Vdata-V1。并且，在布线VL与布线CL之间流过具有对应于晶体管70的栅电压的值的漏电流。发光元件78的亮度根据上述漏电流的值决定。
注意，在包括图5所示的像素11的发光装置中，因为晶体管70的源极和漏极中的另一个与晶体管70的第二栅极电隔离，所以能够分别独立控制其电位。因此，在晶体管70为常导通时，即晶体管70的初始状态的阈值电压Vth0为负值时，在期间t2中，可以在电容器76中储存电荷直到晶体管70的源极和漏极中的一个的电位变高于第二栅极的电位V0。因此，在根据本发明的一个实施方式的发光装置中，即使晶体管70为常导通，也可以在期间t2中将该阈值电压Vth校正为0V，以使漏电流对于0V的栅电压收敛于0A。
因此，在包括晶体管70的源极和漏极中的另一个与晶体管70的第二栅极电隔离的图5所示的像素11的发光装置中，例如，通过将氧化物半导体用于晶体管70的半导体膜，即使晶体管70成为常导通，也可以降低显示不均匀，而以高图像质量进行显示。
上述工作相当于包括像素11内的阈值电压的校正(以下称为内部校正)的像素11的工作例子。接着，对如下情况下的像素11的工作进行说明，该情况为：除了进行内部校正以外，通过图像信号的校正(以下称为外部校正)抑制起因于阈值电压不均匀的像素11之间的亮度不均匀。
以图5所示的像素11为例，图6B示出在不但进行内部校正而且进行外部校正的情况下输入到布线GLa至布线GLd的电位的时序图和输入到布线SL的图像信号Sig的电位Vdata的时序图。注意，图6B所示的时序图例示出图5所示的像素11所包括的晶体管都为n沟道型的情况。
首先，在期间t1至期间t4中，像素11根据图6A所示的时序图及上述说明工作。
接着，在期间t5中，对布线GLa施加低电平电位，对布线GLb施加低电平电位，对布线GLc施加低电平电位，对布线GLd施加高电平电位。因此，晶体管74导通，而晶体管71、晶体管72、晶体管73及晶体管75截止。
并且，对布线VL施加电位Vano，对布线ML施加电位V1。而且，布线ML与监控电路电连接。
根据上述工作，晶体管70的漏电流经过晶体管74及布线ML供应到监控电路。监控电路利用流到布线ML的漏电流生成包含该漏电流值的数据的信号。并且，在根据本发明的一个实施方式的发光装置中，利用上述信号能够校正被供应到像素11的图像信号Sig的电位Vdata的值。
注意，在期间t5中进行的外部校正工作不需要在期间t4的工作之后一定进行。例如，在发光装置中，也可以在多次反复进行期间t1至期间t4的工作之后进行期间t5的工作。或者，也可以在一行像素11中进行期间t5的工作之后，对已进行该工作的一行像素11写入对应于最小的灰度级0的图像信号Sig，以使发光元件78处于非发光状态，然后在下一行像素11中进行期间t5的工作。
注意，即使在进行外部校正而不进行内部校正的情况下，不但也可以校正每个像素11之间的晶体管70的阈值电压不均匀，而且可以校正晶体管70的除阈值电压之外的电特性诸如迁移率等的不均匀。但是，在进行外部校正及内部校正的情况下，阈值电压的向负漂移或向正漂移的校正通过内部校正进行。因此，通过外部校正校正晶体管70的除阈值电压之外的电特性诸如迁移率等的不均匀，即可。因此，在进行外部校正及内部校正的情况下，与只进行外部校正的情况相比，可以将校正之后的图像信号的电位振幅抑制为较小。因此，可以防止如下问题的发生，该问题是：起因于图像信号的电位振幅太大，不同灰度级之间的图像信号的电位差变大而导致难以由平滑的层次(gradation)表现图像内的亮度变化，并且可以防止图像质量降低。
〈像素结构例子3〉
接下来，对于像素11的另一具体结构例子进行说明。
图7示出像素11的电路图的另一个例子。像素11包括晶体管80至晶体管85、发光元件86及电容器87。
根据输入到像素11的图像信号Sig控制发光元件86的像素电极的电位。此外，根据像素电极与公共电极之间的电位差决定发光元件86的亮度。例如，当作为发光元件86使用OLED时，阳极和阴极中的一个被用作像素电极，而另一个被用作公共电极。图7示出将发光元件86的阳极用作像素电极并将发光元件86的阴极用作公共电极的像素11的结构例子。
晶体管85具有控制布线88与晶体管80的栅极之间的导通状态的功能。晶体管83具有控制电容器87的一对电极的一个与晶体管80的栅极之间的导通状态的功能。晶体管82具有控制布线SL与电容器87的一对电极的一个之间的导通状态的功能。电容器87的一对电极的另一个与晶体管80的源极和漏极中的一个电连接。晶体管84具有控制晶体管80的源极和漏极中的一个与发光元件86的像素电极之间的导通状态的功能。晶体管81具有控制晶体管80的源极和漏极中的一个与布线ML之间的导通状态的功能。晶体管80的源极和漏极中的另一个与布线VL电连接。
此外，晶体管82及晶体管85的开关分别根据与晶体管82及晶体管85的栅极电连接的布线GLA的电位来控制。晶体管83及晶体管84的开关分别根据与晶体管83及晶体管84的栅极电连接的布线GLB的电位来控制。晶体管81的开关根据与晶体管81的栅极电连接的布线GLC的电位来控制。
可以将氧化物半导体、非晶、微晶、多晶或单晶的硅或锗等的半导体用于像素11所包括的晶体管。当晶体管82、晶体管83及晶体管85在沟道形成区域中包含氧化物半导体时，可以使晶体管82、晶体管83及晶体管85的关态电流极小。此外，通过将具有上述结构的晶体管82、晶体管83及晶体管85用于像素11，与使用一般的包含硅或锗等半导体的晶体管的情况相比可以有效地防止储存在晶体管80的栅极中的电荷的泄漏。
因此，当如像静态图像那样在连续的几个帧期间内对像素部写入具有相同的图像数据的图像信号Sig时，即使降低驱动频率，换言之，即使减少一定期间内对像素部写入图像信号Sig的次数，也可以保持显示图像。例如，通过使用将高纯度化的氧化物半导体用于晶体管82、晶体管83及晶体管85的半导体膜，可以将图像信号Sig的写入间隔设定为10秒以上，优选为30秒以上，更优选为1分钟以上。而且，写入图像信号Sig的间隔越长，耗电量越低。
另外，由于可以在更长的期间保持图像信号Sig的电位，所以即使在像素11中不设置用来保持晶体管80的栅极的电位的电容器87，也可以防止所显示的图像质量降低。
注意，图7所示的像素11根据需要还可以包括晶体管、二极管、电阻元件、电容器、电感器等其他电路元件。
另外，在图7的各晶体管中，至少在半导体膜的一侧的表面上设置栅极即可，但是也可以设置隔着半导体膜对置的一对栅极。
此外，图7例示出所有的晶体管都是n沟道型的情况。当像素11中的所有的晶体管都具有相同沟道类型时，在晶体管的制造工序中，可以部分省略对半导体膜添加赋予一个导电型的杂质元素的工序等工序。但是在根据本发明的一个实施方式的发光装置中，不一定需要像素11中的晶体管都是n沟道型。在发光元件86的阴极与布线CL电连接时，优选至少晶体管80为n沟道型，并且当发光元件86的阳极与布线CL电连接时，优选至少晶体管80为p沟道型。
另外，图7例示出像素11中的晶体管采用具有一个栅极和一个沟道形成区域的单栅结构的情况，但是本发明的一个实施方式不局限于该结构。像素11中的所有的晶体管或者任一晶体管可以采用具有彼此电连接的多个栅极和多个沟道形成区域的多栅结构。
〈像素的工作例子3〉
接着，说明图7所示的像素11的工作例子。图8A示出与图7所示的像素11电连接的布线GLA、布线GLB及布线GLC的电位以及供应到布线SL的图像信号Sig的电位的时序图。注意，图8A所示的时序图例示出图7所示的像素11所包括的晶体管都是n沟道型的情况。
首先，在期间t1中，对布线GLA施加低电平电位，对布线GLB施加高电平电位，对布线GLC施加高电平电位。因此，晶体管81、晶体管83及晶体管84导通，而晶体管82及晶体管85截止。由于晶体管81及晶体管84导通，所以晶体管80的源极和漏极中的一个及电容器87的另一个电极(以下称为节点A)被施加布线ML的电位V0。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。电位Vano优选高于对电位V0加上发光元件86的阈值电压Vthe而得到的电位。此外，电位V0优选低于对电位Vcat加上发光元件86的阈值电压Vthe而得到的电位。通过将电位V0设定为上述范围内的值，可以防止在期间t1中电流流过发光元件86。
接着，通过对布线GLB施加低电平电位，晶体管83及晶体管84截止，节点A保持电位V0。
接着，在期间t2中，对布线GLA施加高电平电位，对布线GLB施加低电平电位，对布线GLC施加低电平电位。因此，晶体管82及晶体管85导通，而晶体管81、晶体管84及晶体管83截止。
另外，优选的是，在从期间t1转移到期间t2时，先将施加到布线GLA的电位从低电平切换为高电平，再将施加到布线GLC的电位从高电平切换为低电平。通过进行上述工作，可以防止由施加到布线GLA的电位切换引起的节点A的电位变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。并且，对布线SL施加图像信号Sig的电位Vdata，对布线88施加电位V1。电位V1优选高于对电位Vcat加上晶体管80的阈值电压Vth而得到的电位，并且优选低于对电位Vano加上晶体管80的阈值电压Vth而得到的电位。
另外，在图7所示的像素结构中，即使将电位V1设定为高于对电位Vcat加上发光元件86的阈值电压Vthe的电位，只要晶体管84截止，发光元件86就不发光。因此，可以扩大电位V0的值的允许范围，由此可以扩大V1-V0的值的允许范围。因而，由于V1-V0会具有的值的自由度得到提高，所以即使在缩短晶体管80的阈值电压的获得所需要的时间的情况下，或者在获得阈值电压所需要的时间有限制的情况下，也可以准确地获得晶体管80的阈值电压。
通过上述工作，对晶体管80的栅极(以下称为节点B)输入高于对节点A的电位加上晶体管80的阈值电压的电位V1，由此晶体管80导通。由此，电容器87中的电荷经过晶体管80被释放，而节点A的电位从电位V0开始上升。然后，节点A的电位最终收敛于V1-Vth，晶体管80的栅电压收敛于晶体管80的阈值电压Vth，晶体管80截止。
此外，对电容器87的一对电极的一个(以下称为节点C)经过晶体管82施加对布线SL施加的图像信号Sig的电位Vdata。
接着，在期间t3中，对布线GLA施加低电平电位，对布线GLB施加高电平电位，对布线GLC施加低电平电位。因此，晶体管83及晶体管84导通，而晶体管81、晶体管85及晶体管82截止。
注意，优选的是，当从期间t2转移到期间t3时，先将施加到布线GLA的电位从高电平切换为低电平，再将施加到布线GLB的电位从低电平切换为高电平。通过采用上述工序，可以防止由施加到布线GLA的电位切换引起的节点A的电位变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。
通过上述工作对节点B施加电位Vdata，因此晶体管80的栅电压成为Vdata-V1+Vth。因此可以将晶体管80的栅电压设定为加上阈值电压Vth的值。通过上述工序，可以抑制晶体管80的阈值电压Vth的不均匀。从而，可以抑制供应到发光元件86的电流值的不均匀，由此可以降低发光装置的亮度不均匀。
注意，通过增大施加到布线GLB的电位的变动，可以防止晶体管84的阈值电压的不均匀影响供应到发光元件86的电流值。换言之，通过将施加到布线GLB的高电平电位设定为比晶体管84的阈值电压充分高的电位，并且，将施加到布线GLB的低电平电位设定为比晶体管84的阈值电压充分低的电位，确实地转换晶体管84的导通和截止，由此可以防止晶体管84的阈值电压的不均匀影响供应到发光元件86的电流值。
上述工作相当于包括内部校正的像素11的工作例子。接着，对如下情况下的像素11的工作进行说明，该情况为：除了进行内部校正以外，通过外部校正抑制起因于阈值电压不均匀的像素11之间的亮度不均匀。
以图7所示的像素11为例，图8B示出在不但进行内部校正而且进行外部校正的情况下输入到布线GLA至布线GLC的电位的时序图和输入到布线SL的图像信号Sig的电位Vdata的时序图。注意，图8B所示的时序图例示出图7所示的像素11所包括的晶体管都为n沟道型的情况。
首先，在期间t1至期间t3中，像素11根据图8A所示的时序图及上述说明工作。
接着，在期间t4中，对布线GLA施加低电平电位，对布线GLB施加低电平电位，并且对布线GLC施加高电平电位。因此，晶体管81导通，而晶体管82至晶体管85截止。
并且，对布线VL施加电位Vano，布线ML与监控电路电连接。
根据上述工作，晶体管80的漏电流Id经过晶体管81流到布线ML而不流到发光元件86。监控电路利用流到布线ML的漏电流Id生成包含该漏电流Id的值的数据的信号。由此，在根据本发明的一个实施方式的发光装置中，利用上述信号能够校正被供应到像素11的图像信号Sig的电位Vdata的值。
注意，在包括图7所示的像素11的发光装置中不需要在期间t3之后一定进行期间t4的工作。例如，在发光装置中，也可以在多次反复进行期间t1至期间t3的工作之后进行期间t4的工作。另外，也可以在一行像素11中进行期间t4的工作，然后对已进行该工作的一行像素11写入对应于最小的灰度级0的图像信号，以使发光元件86处于非发光状态，然后在下一行像素11中进行期间t4的工作。
在包括图7所示的像素11的发光装置中，因为晶体管80的源极和漏极中的另一个与晶体管80的栅极电隔离，所以能够分别独立控制其电位。从而，在期间t2中，可以将晶体管80的源极和漏极中的另一个的电位设定为高于对晶体管80的栅极的电位加上阈值电压Vth而得到的电位的值。因此，在晶体管80为常导通时，即晶体管80的阈值电压Vth为负值时，可以在电容器87中储存电荷直到晶体管80的源极的电位变高于栅极的电位V1。因此，在根据本发明的一个实施方式的发光装置中，即使晶体管80为常导通，也在期间t2中可以取得阈值电压，并且在期间t3中，可以将晶体管80的栅电压设定为通过加上阈值电压Vth来获得的值。
因此，在图7所示的像素11中，例如即使具有包含氧化物半导体的半导体膜的晶体管80变为常导通，也可以降低显示不均匀，而以高图像质量进行显示。
注意，即使在进行外部校正而不进行内部校正的情况下，不但也可以校正每个像素11之间的晶体管80的阈值电压不均匀，而且可以校正晶体管80的除阈值电压之外的电特性诸如迁移率等的不均匀。但是，在进行外部校正及内部校正的情况下，阈值电压的向负漂移或向正漂移的校正通过内部校正进行。因此，通过外部校正校正晶体管80的除阈值电压之外的电特性诸如迁移率等的不均匀，即可。因此，在进行外部校正及内部校正的情况下，与只进行外部校正的情况相比，可以将校正之后的图像信号的电位振幅抑制为较小。因此，可以防止如下问题的发生，该问题是：起因于图像信号的电位的振幅太大，灰度级之间的图像信号的电位差变大而导致难以由平滑的层次(gradation)表现图像内的亮度变化，并且可以防止图像质量降低。
〈像素结构例子4〉
接下来，对于像素11的与图7不同的具体结构例子进行说明。
图9示出像素11的电路图的另一个例子。像素11包括晶体管40至晶体管45、发光元件46、电容器47及电容器48。
根据输入到像素11的图像信号Sig控制发光元件46的像素电极的电位。此外，根据像素电极与公共电极之间的电位差决定发光元件46的亮度。例如，当作为发光元件46使用OLED时，阳极和阴极中的一个被用作像素电极，而另一个被用作公共电极。图9示出将发光元件46的阳极用作像素电极并将发光元件46的阴极用作公共电极的像素11的结构例子。
晶体管42具有控制布线SL与电容器47的一对电极的一个之间的导通状态的功能。电容器47的一对电极的另一个与晶体管40的栅极电连接。晶体管45具有控制布线49与晶体管40的栅极之间的导通状态的功能。晶体管43具有控制电容器47的一对电极的一个与晶体管40的源极和漏极中的一个之间的导通状态的功能。晶体管44具有控制晶体管40的源极和漏极中的一个与发光元件46的阳极之间的导通状态的功能。晶体管41具有控制晶体管40的源极和漏极中的一个与布线ML之间的导通状态的功能。并且，在图9中，晶体管40的源极和漏极中的另一个与布线VL电连接。电容器48的一对电极的一个与电容器47的一对电极的一个电连接，而另一个与晶体管40的源极和漏极中的一个电连接。
此外，晶体管42的开关根据与晶体管42的栅极电连接的布线GLC的电位进行。晶体管43及晶体管45的开关分别根据与晶体管43及晶体管45的栅极电连接的布线GLB的电位来控制。晶体管44的开关根据与晶体管44的栅极电连接的布线GLD的电位来控制。晶体管41的开关根据与晶体管41的栅极电连接的布线GLA的电位来控制。
可以将氧化物半导体、非晶、微晶、多晶或单晶的硅或锗等的半导体用于像素11所包括的晶体管。当晶体管45在沟道形成区域中包含氧化物半导体时，可以使晶体管45的关态电流极小。此外，通过将具有上述结构的晶体管45用于像素11，与使用一般的包含硅或锗等半导体的晶体管的情况相比可以防止储存在晶体管40的栅极中的电荷的泄漏。
因此，当如像静态图像那样在连续的几个帧期间内对像素部写入具有相同的图像数据的图像信号Sig时，即使降低驱动频率，换言之，即使减少一定期间内对像素部写入图像信号Sig的次数，也可以维持显示图像。例如，通过使用将被高纯度化的氧化物半导体用于晶体管42的半导体膜，可以将图像信号Sig的写入间隔设定为10秒以上，优选为30秒以上，更优选为1分钟以上。而且，写入图像信号Sig的间隔越长，耗电量越低。
另外，由于可以在更长的期间保持图像信号Sig的电位，所以即使在像素11中不设置用来保持晶体管40的栅极的电位的电容器47，也可以防止所显示的图像质量降低。
另外，图9所示的像素11根据需要还可以包括晶体管、二极管、电阻元件、电容器、电感器等其他电路元件。
另外，在图9的各晶体管中，至少在半导体膜的一侧的表面上设置栅极即可，但是也可以设置隔着半导体膜对置的一对栅极。
此外，图9例示出所有的晶体管都是n沟道型的情况。当像素11中的所有的晶体管都具有相同沟道类型时，在晶体管的制造工序中，可以部分省略对半导体膜添加赋予一个导电型的杂质元素的工序等工序。但是在根据本发明的一个实施方式的发光装置中，不一定需要像素11中的晶体管都是n沟道型。在发光元件46的阴极与布线CL电连接时，优选至少晶体管40为n沟道型，并且当发光元件46的阳极与布线CL电连接时，优选至少晶体管40为p沟道型。
另外，图9例示出像素11中的晶体管采用具有一个栅极和一个沟道形成区域的单栅结构的情况，但是本发明的一个实施方式不局限于该结构。像素11中的所有的晶体管或者任一晶体管可以采用具有彼此电连接的多个栅极和多个沟道形成区域的多栅结构。
〈像素的工作例子4〉
图10A和图10B各自为示出与图9所示的像素11电连接的布线GLA至布线GLD的电位以及供应到布线SL的图像信号Sig的电位的时序图。另外，图10A和图10B所示的时序图各自例示出图9所示的像素11所包括的晶体管都是n沟道型的情况。
首先，在期间t1中，对布线GLA施加高电平电位，对布线GLB施加高电平电位，对布线GLC施加低电平电位，并且对布线GLD施加低电平电位。因此，晶体管43、晶体管45及晶体管41导通，而晶体管42及晶体管44截止。根据上述工作，对晶体管40的栅极施加布线49的电位Vi2，对晶体管40的源极和漏极中的一个施加布线ML的电位Vi1。
注意，电位Vi1优选低于对电位Vcat加上发光元件46的阈值电压Vthe而得到的电位。此外，电位Vi2优选高于对电位Vi1加上晶体管40的阈值电压Vth的电位。因此，晶体管40的栅电压成为Vi2-Vi1，以晶体管40导通。
另外，对布线VL施加电位Vi1，对布线CL施加电位Vcat。
接着，在期间t2中，对布线GLA施加低电平电位，对布线GLB施加高电平电位，对布线GLC施加低电平电位，并且对布线GLD施加低电平电位。因此，晶体管43及晶体管45导通，而晶体管42、晶体管44及晶体管41截止。根据上述工作，晶体管40的栅极保持电位Vi2。另外，对布线VL施加电位Vi2，对布线CL施加电位Vcat。
通过上述工作，电容器47中的电荷经过导通的晶体管40被释放，而晶体管40的源极和漏极中的一个的电位从电位Vi1开始上升。然后，晶体管40的源极和漏极中的一个的电位最终收敛于电位Vi2-Vth，晶体管40的栅电压收敛于晶体管40的阈值电压Vth，晶体管40截止。
注意，在图9所示的像素结构中，即使将电位Vi2设定为高于对电位Vcat加上发光元件46的阈值电压Vthe的电位，只要晶体管44截止，发光元件46就不发光。因此，可以扩大电位Vi1的值的范围，由此可以扩大Vi2-Vi1的值的范围。因而，由于Vi2-Vi1会具有的值的自由度得到提高，所以即使在缩短晶体管40的阈值电压的获得所需要的时间的情况下，或者在获得阈值电压所需要的时间有限制的情况下，也可以准确地获得晶体管40的阈值电压。
接着，在期间t3中，对布线GLA施加高电平电位，对布线GLB施加低电平电位，对布线GLC施加高电平电位，并且对布线GLD施加低电平电位。因此，晶体管41及晶体管42导通，而晶体管43、晶体管44及晶体管45截止。另外，对布线SL施加图像信号Sig的电位Vdata，并且该电位Vdata经过晶体管42被施加到电容器47的一对电极的一个。
因为晶体管45截止，所以晶体管40的栅极处于浮动状态。另外，因为在电容器47中保持阈值电压Vth，所以在对电容器47的一对电极的一个施加电位Vdata时，根据电荷守恒定律，与电容器47的一对电极的另一个电连接的晶体管40的栅极的电位成为Vdata+Vth。此外，布线ML的电位Vi1经过晶体管41被施加到晶体管40的源极和漏极中的一个。因此，电压Vdata-Vi1被施加到电容器48，晶体管40的栅电压成为Vth+Vdata-Vi1。
注意，优选的是，当从期间t2转移到期间t3时，先将施加到布线GLB的电位从高电平切换为低电平，再将施加到布线GLC的电位从低电平切换为高电平。通过采用上述工序，可以防止由施加到布线GLC的电位切换引起的晶体管40的栅极的电位变动。
接着，在期间t4中，对布线GLA施加低电平电位，对布线GLB施加低电平电位，对布线GLC施加低电平电位，并且对布线GLD施加高电平电位。因此，晶体管44导通，而晶体管42、晶体管43、晶体管45及晶体管41截止。
另外，对布线VL施加电位Vi2，对布线CL施加电位Vcat。
通过上述工作，在电容器47中保持阈值电压Vth，在电容器48中保持电压Vdata-Vi1，发光元件46的阳极的电位成为电压Ve1，晶体管40的栅极的电位成为电位Vdata+Vth+Ve1-Vi1，并且晶体管40的栅电压成为Vdata+Vth-Vi1。
注意，在使电流经过晶体管40流到发光元件46时设定电位Vel。具体地说，将电位Vel设定为电位Vi2与电位Vcat之间的电位。
因此可以将晶体管40的栅电压设定为加上阈值电压Vth的值。因为通过上述工序可以抑制晶体管40的阈值电压Vth的不均匀，所以可以抑制供应到发光元件46的电流值的不均匀，由此可以降低发光装置的亮度不均匀。
注意，通过增大施加到布线GLD的电位的变动，可以防止晶体管44的阈值电压的不均匀影响供应到发光元件46的电流值。换言之，通过将施加到布线GLD的高电平电位设定为比晶体管44的阈值电压充分高的电位，并且，将施加到布线GLD的低电平电位设定为比晶体管44的阈值电压充分低的电位，确实地转换晶体管44的导通和截止，由此可以防止晶体管44的阈值电压的不均匀影响供应到发光元件46的电流值。
上述工作相当于包括内部校正的像素11的工作例子。接着，对如下情况下的像素11的工作进行说明，该情况为：除了进行内部校正以外，通过外部校正抑制起因于阈值电压不均匀的像素11之间的亮度不均匀。
以图9所示的像素11为例，图10B示出在不但进行内部校正而且进行外部校正的情况下输入到布线GLA至布线GLD的电位的时序图和输入到布线SL的图像信号Sig的电位Vdata的时序图。注意，图10B所示的时序图例示出图9所示的像素11所包括的晶体管都为n沟道型的情况。
首先，在期间t1至期间t4中，像素11根据图10A所示的时序图及上述说明工作。
接着，在期间t5中，对布线GLA施加高电平电位，对布线GLB施加低电平电位，对布线GLC施加低电平电位，并且对布线GLD施加低电平电位。因此，晶体管41导通，而晶体管45、晶体管42、晶体管43及晶体管44截止。
并且，对布线VL施加电位Vi2，布线ML与监控电路电连接。
根据上述工作，晶体管40的漏电流Id通过晶体管41流到布线ML而不流到发光元件46。监控电路利用流到布线ML的漏电流Id生成包含该漏电流Id的值的数据的信号。由此，在根据本发明的一个实施方式的发光装置中，利用上述信号能够校正被供应到像素11的图像信号Sig的电位Vdata的值。
注意，在包括图9所示的像素11的发光装置中不需要在期间t4的工作之后一定进行期间t5的工作。例如，在发光装置中，也可以在多次反复进行期间t1至期间t4的工作之后进行期间t5的工作。另外，也可以在一行像素11中进行期间t5的工作，然后对已进行该工作的一行像素11写入对应于最小的灰度级0的图像信号，以使发光元件46处于非发光状态，然后在下一行像素11中进行期间t5的工作。
在包括图9所示的像素11的发光装置中，因为晶体管40的源极和漏极中的另一个与晶体管40的栅极电隔离，所以能够分别独立控制其电位。因此，在期间t2中，可以将晶体管40的源极和漏极中的另一个的电位设定为高于对晶体管40的栅极的电位加上阈值电压Vth而得到的电位的值。因此，在晶体管40为常导通时，即在晶体管40的阈值电压Vth为负值时，可以在电容器47中储存电荷直到晶体管40的源极的电位变高于栅极的电位。因此，在根据本发明的一个实施方式的发光装置中，即使晶体管40为常导通，也在期间t2中可以取得阈值电压，并且在期间t4中，可以将晶体管40的栅电压设定为通过加上阈值电压Vth来获得的值。
因此，在根据本发明的一个实施方式的发光装置中，例如即使具有包含氧化物半导体的半导体膜的晶体管40变为常导通，也可以降低显示不均匀，而以高图像质量进行显示。
注意，即使在进行外部校正而不进行内部校正的情况下，不但也可以校正每个像素11之间的晶体管40的阈值电压不均匀，而且可以校正晶体管40的除阈值电压之外的电特性诸如迁移率等的不均匀。但是，在进行外部校正及内部校正的情况下，阈值电压的向负漂移或向正漂移的校正通过内部校正进行。因此，通过外部校正校正晶体管40的除阈值电压之外的电特性诸如迁移率等的不均匀，即可。因此，在进行外部校正及内部校正的情况下，与只进行外部校正的情况相比，可以将校正之后的图像信号的电位振幅抑制为较小。因此，可以防止如下问题的发生，该问题是：起因于图像信号的电位的振幅太大，灰度级之间的图像信号的电位差变大而导致难以由平滑的层次(gradation)表现图像内的亮度变化，并且可以防止图像质量降低。
〈监控电路的结构例子〉
接着，图11示出监控电路12的结构例子。图11所示的监控电路12包括运算放大器60、电容器61及开关62。
电容器61所包括的一对电极的一个与运算放大器60的反相输入端子(-)电连接，电容器61所包括的一对电极的另一个与运算放大器60的输出端子电连接。开关62具有释放储存在电容器61中的电荷的功能，具体而言，具有控制电容器61所包括的一对电极之间的导通状态的功能。运算放大器60的非反相输入端子(+)与布线68电连接，并且电位Vano被供应到布线68。
注意，在图7所示的像素11根据图8B所示的时序图工作的情况下，对布线68供应电位Vano或电位V0。此外，在图9所示的像素11根据图10B所示的时序图工作的情况下，对布线68供应电位Vano或电位Vi1。
当为了进行外部校正而从像素11经过布线ML取出电流时，首先通过将监控电路12用作电压跟随器对布线ML供应电位Vano，然后通过将监控电路12用作积分电路将从像素11取出的电流转换为电压。具体而言，通过使开关62导通，将供应到布线68的电位Vano经过监控电路12供应到布线ML，然后使开关62截止。在开关62截止的状态下，从像素11取出的漏电流被供应到布线TER，在电容器61中储存电荷，在电容器61所包括的一对电极之间产生电压。因为该电压与被供应到布线TER的漏电流的总量成比例，所以对与运算放大器60的输出端子电连接的布线OUT施加对应于预定期间内的漏电流的总量的电位。
另外，当为了在图7所示的像素11中进行内部校正而对像素11的布线ML供应电位V0时，将监控电路12用作电压跟随器。具体而言，通过使开关62导通，可以将供应到布线68的电位V0经过监控电路12供应到布线ML。
另外，当为了在图9所示的像素11中进行内部校正而对像素11的布线ML供应电位Vi1时，将监控电路12用作电压跟随器。具体而言，通过使开关62导通，可以将供应到布线68的电位Vi1经过监控电路12供应到布线ML。
注意，在图7所示的像素11中，在进行内部校正时对布线ML供应电位V0，在进行外部校正时对布线ML供应电位Vano。通过将供应到监控电路12的布线68的电位在电位Vano和电位V0之间切换，可以进行被供应到布线ML的电位的切换。此外，在图9所示的像素11中，在进行内部校正时对布线ML供应电位Vi1，在进行外部校正时对布线ML供应电位Vano。通过将供应到监控电路12的布线68的电位在电位Vano和电位Vi1之间切换，可以进行被供应到布线ML的电位的切换。
另外，在图4所示的电路21中，在布线33与布线ML电连接的情况下，也可以对布线33供应电位V0或电位Vi1。在此情况下，在进行内部校正时可以对布线ML供应布线33的电位V0或电位Vi1，而在进行外部校正时可以从监控电路12经过布线TER对布线ML供应电位Vano。并且，在此情况下，可以对监控电路12的布线68供应电位Vano而不切换为其他电位。
〈发光装置的具体结构例子2〉
在图1所示的发光装置10中，可以通过只进行内部校正而不进行外部校正来进行图像校正。图12至图14A和14B示出在此情况下的像素结构例子。
例如，在发光装置10中只进行内部校正的情况下，不需要设置图1所示的监控电路12及存储器29。图12示出该情况的例子。关于图12的构成要素可以参照图1的记载。
例如，在发光装置10只进行内部校正的情况下，不需要设置图4所示的电路21等。图13示出该情况的例子。关于图13的构成要素可以参照图4的记载。
〈像素结构例子5〉
图14A示出根据本发明的一个实施方式的发光装置所包括的像素11的结构作为一个例子。
像素11包括晶体管90至晶体管94、电容器95及发光元件96。注意，图14A例示出晶体管90至晶体管94为n沟道型的情况。
晶体管91具有选择布线SL与电容器95的一对电极的一个之间的导通状态或非导通状态的功能。电容器95的一对电极的另一个与晶体管90的源极和漏极中的一个电连接。晶体管92具有选择布线IL与晶体管90的栅极之间的导通状态或非导通状态的功能。晶体管93具有选择电容器95的一对电极的一个与晶体管90的栅极之间的导通状态或非导通状态的功能。晶体管94具有选择晶体管90的源极和漏极中的一个与发光元件96的阳极之间的导通状态或非导通状态的功能。发光元件96的阴极与布线CL电连接。
并且，在图14A中，晶体管90的源极和漏极中的另一个与布线VL电连接。
另外，晶体管91的导通状态或非导通状态的选择根据与晶体管91的栅极电连接的布线GLa的电位而决定。晶体管92的导通状态或非导通状态的选择根据与晶体管92的栅极电连接的布线GLa的电位而决定。晶体管93的导通状态或非导通状态的选择根据与晶体管93的栅极电连接的布线GLb的电位而决定。晶体管94的导通状态或非导通状态的选择根据与晶体管94的栅极电连接的布线GLc的电位而决定。
接着，图14B示出根据本发明的一个实施方式的发光装置所包括的像素11的另一个例子。
像素11包括晶体管90至晶体管93、晶体管94、电容器95及发光元件96。注意，图14B例示出晶体管90至晶体管94为n沟道型的情况。
晶体管91具有选择布线SL与电容器95的一对电极的一个之间的导通状态或非导通状态的功能。电容器95的一对电极的另一个与晶体管90的源极和漏极中的一个以及发光元件96的阳极电连接。晶体管92具有选择布线IL与晶体管90的栅极之间的导通状态或非导通状态的功能。晶体管93具有选择电容器95的一对电极的一个与晶体管90的栅极之间的导通状态或非导通状态的功能。晶体管94具有选择晶体管90的源极和漏极中的一个与发光元件96的阳极之间的导通状态或非导通状态的功能。此外，晶体管90的源极和漏极中的另一个与布线VL电连接。
另外，晶体管91的导通状态或非导通状态的选择根据与晶体管91的栅极电连接的布线GLa的电位而决定。晶体管92的导通状态或非导通状态的选择根据与晶体管92的栅极电连接的布线GLa的电位而决定。晶体管93的导通状态或非导通状态的选择根据与晶体管93的栅极电连接的布线GLb的电位而决定。另外，晶体管94的导通状态或非导通状态的选择根据与晶体管94的栅极电连接的布线GLc的电位而决定。
另外，在图14A和图14B中，晶体管90至晶体管94至少在半导体膜的一侧的表面上具有栅极即可，但是也可以具有隔着半导体膜对置的一对栅极。
另外，图14A和图14B各自例示出晶体管90至晶体管94都是n沟道型的情况。当像素11中的晶体管90至晶体管94都具有相同沟道类型时，在晶体管的制造工序中，可以部分省略对半导体膜添加赋予一个导电型的杂质元素的工序等工序。但是在根据本发明的一个实施方式的发光装置中，不一定需要晶体管90至晶体管94都是n沟道型。在发光元件96的阳极与晶体管94的源极和漏极中的一个电连接时，优选至少晶体管90为n沟道型，并且当发光元件96的阴极与晶体管94的源极和漏极中的一个电连接时，优选至少晶体管90为p沟道型。此时，发光元件96的阳极与布线CL电连接。
此外，在饱和区域中晶体管90进行使电流流过的工作时，优选将其沟道长度或沟道宽度设定为比晶体管91至晶体管94的沟道长度或沟道宽度长。通过使沟道长度或沟道宽度长，饱和区域中的特性平坦，而可以降低扭结效应(kink effect)。或者，通过使沟道长度或沟道宽度长，晶体管90在饱和区域中也可以使大量电流流过。
另外，图14A和图14B各自例示出晶体管90至晶体管94采用通过具有一个栅极来包括一个沟道形成区域的单栅结构的情况，但是本发明的一个实施方式不局限于该结构。晶体管90至晶体管94中的任一个或全部也可以采用通过具有电连接的多个栅极来包括多个沟道形成区域的多栅结构。
〈像素的工作例子5〉
接着，说明图14A所示的像素11的工作的一个例子。
图15A示出与图14A所示的像素11电连接的布线GLa至布线GLc的电位以及供应到布线SL的图像信号Sig的电位的时序图。另外，图15A所示的时序图例示出晶体管90至晶体管94都是n沟道型的情况。如图15A所示那样，可以将图14A所示的像素11的工作主要分成期间t1中的第一工作、期间t2中的第二工作以及期间t3中的第三工作。
首先，说明在期间t1中进行的第一工作。在期间t1中，对布线GLa施加低电平电位，对布线GLb施加低电平电位，并且对布线GLc施加高电平电位。因此，晶体管94导通，晶体管91至晶体管93截止。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。电位Vano优选高于对电位Vcat加上发光元件96的阈值电压Vthe而得到的电位。注意，以下，假设发光元件96的阈值电压Vthe为0V。
在期间t1中，由于上述工作，晶体管90的源极和漏极中的一个(图示为节点A)成为对电位Vcat加上发光元件96的阈值电压Vthe的电位。以下，因为假设阈值电压Vthe为0V，所以节点A的电位成为电位Vcat。
接着，说明在期间t2中进行的第二工作。在期间t2中，对布线GLa施加高电平电位，对布线GLb施加低电平电位，并且对布线GLc施加低电平电位。因此，晶体管91及晶体管92导通，晶体管93及晶体管94截止。
注意，优选的是，当从期间t1转移到期间t2时，先将施加到布线GLa的电位从低电平切换为高电平，再将施加到布线GLc的电位从高电平切换为低电平。通过采用上述工序，可以防止由施加到布线GLa的电位切换引起的节点A的电位变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。并且，对布线IL施加电位V0，对布线SL施加图像信号的电位Vdata。注意，电位V0优选高于对电位Vcat加上晶体管90的阈值电压Vth及发光元件96的阈值电压Vthe而得到的电位，并且优选低于对电位Vano加上晶体管90的阈值电压Vth而得到的电位。
在期间t2中，由于上述工作对晶体管90的栅极(图示为节点B)施加电位V0，因此晶体管90变为导通状态。由此，电容器95中的电荷经过晶体管90被释放，而节点A的电位从电位Vcat开始上升。然后，当节点A的电位最终成为电位V0-Vth，即晶体管90的栅电压减小到阈值电压Vth时，晶体管90截止。此外，对电容器95的一个电极(图示为节点C)施加电位Vdata。
接着，说明在期间t3中进行的第三工作。在期间t3中，对布线GLa施加低电平电位，对布线GLb施加高电平电位，并且对布线GLc施加高电平电位。因此，晶体管93及晶体管94导通，晶体管91及晶体管92截止。
注意，优选的是，当从期间t2转移到期间t3时，先将施加到布线GLa的电位从高电平切换为低电平，再将施加到布线GLb及布线GLc的电位从低电平切换为高电平。通过采用上述工序，可以防止由施加到布线GLa的电位切换引起的节点A的电位变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。
在期间t3中，通过上述工作对节点B施加电位Vdata，因此晶体管90的栅电压成为Vdata-V0+Vth。因此可以将晶体管90的栅电压设定为加上阈值电压Vth的值。通过采用上述工序，可以防止晶体管90的阈值电压Vth的不均匀影响供应到发光元件96的电流值。或者，即使晶体管90劣化而使阈值电压Vth发生变化，也可以防止上述变化影响供应到发光元件96的电流值。因此，可以降低显示不均匀，而以高图像质量进行显示。
接着，说明图14B所示的像素11的工作的一个例子。
图15B示出与图14B所示的像素11电连接的布线GLa至布线GLc的电位以及供应到布线SL的电位Vdata的时序图。注意，图15B所示的时序图例示出晶体管90至晶体管94都是n沟道型的情况。如图15B所示那样，可以将图14B所示的像素11的工作主要分成期间t1中的第一工作、期间t2中的第二工作以及期间t3中的第三工作。
首先，说明在期间t1中进行的第一工作。在期间t1中，对布线GLa施加低电平电位，对布线GLb施加低电平电位，并且对布线GLc施加高电平电位。因此，晶体管94导通，晶体管91至晶体管93截止。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。如上述那样，电位Vano优选高于对电位Vcat加上发光元件96的阈值电压Vthe的电位。并且，对布线RL施加电位V1。电位V1优选低于对电位Vcat加上发光元件96的阈值电压Vthe的电位。通过将电位V1设定为上述范围的值，可以防止在期间t1中电流流过发光元件96中。
在期间t1中，通过上述工作对晶体管90的源极和漏极中的一个(图示为节点A)施加电位V1。
接着，说明在期间t2中进行的第二工作。在期间t2中，对布线GLa施加高电平电位，对布线GLb施加低电平电位，并且对布线GLc施加低电平电位。因此，晶体管91及晶体管92导通，晶体管93及晶体管94截止。
注意，优选的是，当从期间t1转移到期间t2时，先将施加到布线GLa的电位从低电平切换为高电平，再将施加到布线GLc的电位从高电平切换为低电平。通过采用上述工序，可以防止由施加到布线GLa的电位切换引起的节点A的电位变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。并且，对布线IL施加电位V0，对布线SL施加图像信号Sig的电位Vdata。注意，如上所述，电位V0优选高于对电位Vcat加上晶体管90的阈值电压Vth及发光元件96的阈值电压Vthe的电位，并且低于对电位Vano加上晶体管90的阈值电压Vth的电位。注意，与图14A所示的像素11不同，在图14B所示的像素11中，发光元件96的阳极与晶体管90的源极和漏极中的一个电连接。因此，为了不使在期间t2中供应到发光元件96的电流值增加，优选将图14B所示的像素11中的电位V0设定为比图14A所示的像素11中的电位V0低。
在期间t2中，由于上述工作对晶体管90的栅极(图示为节点B)施加电位V0，因此晶体管90变为导通状态。由此，电容器95中的电荷经过晶体管90被释放，而节点A的电位从电位V1开始上升。然后，当节点A的电位最终成为电位V0-Vth，即晶体管90的栅电压减小到阈值电压Vth时，晶体管90变为非导通状态。此外，对电容器95的一对电极中的一个(图示为节点C)施加电位Vdata。
接着，说明在期间t3中进行的第三工作。在期间t3中，对布线GLa施加低电平电位，对布线GLb施加高电平电位，并且对布线GLc施加低电平电位。因此，晶体管93导通，晶体管91、晶体管92及晶体管94截止。
注意，优选的是，当从期间t2转移到期间t3时，先将施加到布线GLa的电位从高电平切换为低电平，再将施加到布线GLb的电位从低电平切换为高电平。通过采用上述工序，可以防止由施加到布线GLa的电位的切换引起的节点A的电位的变动。
另外，对布线VL施加电位Vano，对布线CL施加电位Vcat。
在期间t3中，通过上述工作对节点B施加电位Vdata，因此晶体管90的栅电压成为Vdata-V0+Vth。因此可以将晶体管90的栅电压设定为加上阈值电压Vth的值。通过采用上述工序，可以防止晶体管90的阈值电压Vth的不均匀影响供应到发光元件96的电流值。或者，即使晶体管90劣化而使阈值电压Vth发生变化，也可以防止上述变化影响供应到发光元件96的电流值。因此，可以降低显示不均匀，而以高图像质量进行显示。
注意，在包括图14A和图14B所示的像素11的根据本发明的一个实施方式的发光装置中，因为晶体管90的源极和漏极中的另一个与晶体管90的栅极电隔离，所以能够分别独立控制其电位。从而，在第二工作中，可以将晶体管90的源极和漏极中的另一个的电位设定为高于对晶体管90的栅极的电位加上阈值电压Vth的电位的值。因此，在晶体管90为常导通时，即晶体管90的阈值电压Vth为负值时，可以在电容器95中储存电荷直到晶体管90的源极的电位变高于栅极的电位V0。因此，在根据本发明的一个实施方式的发光装置中，即使晶体管90为常导通，也可以在期间t2中可以取得阈值电压，并且在第三工作中，可以将晶体管90的栅电压设定为通过加上阈值电压Vth来获得的值。
因此，在根据本发明的一个实施方式的发光装置中，例如当将氧化物半导体用于晶体管90的半导体膜时等，即使晶体管90变为常导通，也可以降低显示不均匀，而以高图像质量进行显示。
以上，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，说明包括可以用于本发明的一个实施方式的发光装置的像素部及驱动电路的氧化物半导体的晶体管。
〈晶体管的结构例子1〉
在图16A和图16B及图17A和图17B中，作为包括在发光装置中的晶体管的一个例子示出顶栅结构的晶体管。
图16A和图16B示出设置在驱动电路中的晶体管394及设置在像素部中的晶体管390的俯视图，图17A和图17B示出晶体管394及晶体管390的截面图。图16A是晶体管394的俯视图，图16B是晶体管390的俯视图。图17A是沿图16A中的点划线X1-X2的截面图及沿图16B中的点划线X3-X4的截面图。图17B是沿图16A中的点划线Y1-Y2的截面图及沿图16B中的点划线Y3-Y4的截面图。另外，图17A是晶体管390及晶体管394的沟道长度方向的截面图。图17B是晶体管390及晶体管394的沟道宽度方向的截面图。
注意，有时在其他的晶体管的俯视图中也与晶体管394及晶体管390同样地省略构成要素的一部分而图示。此外，有时将点划线X1-X2方向及点划线X3-X4方向称为沟道长度方向，将点划线Y1-Y2方向及点划线Y3-Y4方向称为沟道宽度方向。
图17A和图17B所示的晶体管390包括：形成在衬底362上的绝缘膜364上的氧化物半导体膜366；与氧化物半导体膜366接触的导电膜368、导电膜370及绝缘膜372；以及隔着绝缘膜372与氧化物半导体膜366重叠的导电膜374。注意，在晶体管390上设置有绝缘膜376。
图17A和图17B所示的晶体管394包括：形成在衬底362上的导电膜261；导电膜261上的绝缘膜364；绝缘膜364上的氧化物半导体膜266；与氧化物半导体膜266接触的导电膜268、导电膜270及绝缘膜272；以及隔着绝缘膜272与氧化物半导体膜266重叠的导电膜274。注意，在晶体管394上设置有绝缘膜376。
晶体管394具有隔着绝缘膜364与氧化物半导体膜266重叠的导电膜261。就是说，将导电膜261用作栅电极。此外，晶体管394为双栅极结构的晶体管。至于其他结构，与晶体管390同样，并且发挥与晶体管390同样的效果。
通过导电膜274与导电膜261没有电连接且被施加彼此不同的电位，可以控制晶体管394的阈值电压。另一方面，如图17B所示，导电膜274与导电膜261电连接且被施加相同电位，可以增加通态电流，减少初始特性的不均匀，抑制-GBT应力测试所导致的晶体管394的劣化，并且抑制在漏极电压不同时的通态电流的上升电压的变动。
在本发明的一个实施方式的发光装置中，驱动电路和像素部中的晶体管的结构不同。驱动电路所包括的晶体管为双栅极结构。就是说，与像素部相比，驱动电路所包括的晶体管具有高通态电流。
另外，如图5所示的晶体管70那样，也可以为了校正晶体管的阈值电压而将双栅极结构的晶体管用于像素部中的几个晶体管。
另外，也可以在发光装置中，驱动电路和像素部所包括的晶体管的沟道长度彼此不同。
典型地，可以将驱动电路所包括的晶体管394的沟道长度设定为低于2.5μm，或者1.45μm以上且2.2μm以下。另一方面，可以将像素部所包括的晶体管390的沟道长度设定为2.5μm以上，或者2.5μm以上且20μm以下。
通过将驱动电路所包括的晶体管394的沟道长度设定为低于2.5μm，优选为1.45μm以上且2.2μm以下，与像素部所包括的晶体管390相比，可以使通态电流增大。其结果是，可以制造能够进行高速工作的驱动电路。
在氧化物半导体膜366中的不与导电膜368、导电膜370及导电膜374重叠的区域中包含形成氧缺陷的元素。此外，在氧化物半导体膜266中的不与导电膜268、导电膜270及导电膜274重叠的区域中包含形成氧缺陷的元素。下面，将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子，有氢或稀有气体元素等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。再者，也可以作为杂质元素，在氧化物半导体膜366及氧化物半导体膜266中包含硼、碳、氮、氟、铝、硅、磷及氯等。
此外，绝缘膜376是包含氢的膜，典型为氮化物绝缘膜。通过使绝缘膜376与氧化物半导体膜366及氧化物半导体膜266接触，包含在绝缘膜376中的氢扩散于氧化物半导体膜366及氧化物半导体膜266。其结果，在氧化物半导体膜366及氧化物半导体膜266中的与绝缘膜376接触的区域中，包含较多的氢。
当对因添加杂质元素而形成有氧缺陷的氧化物半导体添加氢时，氢进入氧缺陷的位点而在导带附近形成施主能级。其结果是，氧化物半导体的导电性增高，而成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。一般而言，由于氧化物半导体的能隙大，因此对可见光具有透光性。另一方面，氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，起因于该施主能级的吸收的影响小，而对可见光具有与氧化物半导体相同程度的透光性。
在此，使用图34说明由氧化物导电体形成的膜(下面，称为氧化物导电体膜)的电阻率的温度依赖性。
在此实施例中，试制包括氧化物导电体膜的样品。作为氧化物导电体膜，制造如下氧化物导电体膜：通过使氧化物半导体膜接触于氮化硅膜而形成的氧化物导电体膜(OC_SiNx)；在掺杂装置中对氧化物半导体膜添加氩且与氮化硅膜接触而形成的氧化物导电体膜(OC_Ar dope+SiNx)；或者通过使氧化物半导体膜暴露于氩等离子体后且与氮化硅膜接触而形成的氧化物导电体膜(OC_Ar plasma+SiNx)。注意，氮化硅膜包括氢。
下面示出包含氧化物导电体膜(OC_SiNx)的样品的制造方法。在玻璃衬底上通过等离子体CVD法形成厚度为400nm的氧氮化硅膜之后，将其暴露于氧等离子体，以对氧氮化硅膜添加氧离子，由此形成因加热而释放氧的氧氮化硅膜。接着，在因加热而释放氧的氧氮化硅膜上通过使用原子数比为In:Ga:Zn＝1:1:1.2的溅射靶材的溅射法形成厚度为100nm的In-Ga-Zn氧化物膜，在450℃的氮气氛下进行加热处理之后，在450℃的氮与氧的混合气氛下进行加热处理。接着，通过等离子体CVD法形成厚度为100nm的氮化硅膜。接着，在350℃的氮与氧的混合气体气氛下进行加热处理。
下面示出包含氧化物导电体膜(OC_Ar dope+SiNx)的样品的制造方法。在玻璃衬底上通过等离子体CVD法形成厚度为400nm的氧氮化硅膜之后，将其暴露于氧等离子体，以对氧氮化硅膜添加氧离子，由此形成因加热而释放氧的氧氮化硅膜。接着，在因加热而释放氧的氧氮化硅膜上通过使用原子数比为In:Ga:Zn＝1:1:1.2的溅射靶材的溅射法形成厚度为100nm的In-Ga-Zn氧化物膜，在450℃的氮气氛下进行加热处理之后，在450℃的氮与氧的混合气体气氛下进行加热处理。接着，使用掺杂装置，对In-Ga-Zn氧化物膜以10kV的加速电压添加剂量为5×1014/cm2的氩，由此在In-Ga-Zn氧化物膜中形成氧缺陷。接着，通过等离子体CVD法形成厚度为100nm的氮化硅膜。接着，在350℃的氮与氧的混合气体气氛下进行加热处理。
下面示出包含氧化物导电体膜(OC_Ar plasma+SiNx)的样品的制造方法。在玻璃衬底上通过等离子体CVD法形成厚度为400nm的氧氮化硅膜之后，将其暴露于氧等离子体，由此形成因加热而释放氧的氧氮化硅膜。接着，在因加热而释放氧的氧氮化硅膜上通过使用原子数比为In:Ga:Zn＝1:1:1.2的溅射靶材的溅射法形成厚度为100nm的In-Ga-Zn氧化物膜，在450℃的氮气氛下进行加热处理之后，在450℃的氮与氧的混合气体气氛下进行加热处理。接着，在等离子体处理装置中，使氩等离子体产生，并使加速的氩离子碰撞In-Ga-Zn氧化物膜，由此在In-Ga-Zn氧化物膜中形成氧缺陷。接着，通过等离子体CVD法形成厚度为100nm的氮化硅膜。接着，在350℃的氮与氧的混合气体气氛下进行加热处理。
接着，图34示出测定各样品的电阻率的结果。在此，电阻率的测定使用四个端子的范德堡法(Van-der-Pauw method)进行。在图34中，横轴表示测定温度，纵轴表示电阻率。此外，方块示出氧化物导电体膜(OC_SiNx)的测定结果，三角示出氧化物导电体膜(OC_Arplasma+SiNx)的测定结果，圆圈示出氧化物导电体膜(OC_Ar dope+SiNx)的测定结果。
注意，虽然未图示，但不与氮化硅膜接触的氧化物半导体膜的电阻率高且难以测定电阻率。因此，氧化物导电体膜的电阻率比氧化物半导体膜低。
从图34可知，当氧化物导电体膜(OC_Ar dope+SiNx)及氧化物导电体膜(OC_Arplasma+SiNx)包括氧缺陷及氢时，电阻率的变动小。典型的是，在温度为80K以上且290K以下时，电阻率的变动率为低于±20％。或者，在温度为150K以上且250K以下时，电阻率的变动率为低于±10％。也就是说，氧化物导电体是简并半导体，可以推测其传导带边缘能级与费米能级一致或大致一致。因此，通过将氧化物导电体膜用作晶体管的源区域及漏区域，在氧化物导电体膜与被用作源电极及漏电极的导电膜接触的部分产生欧姆接触，而可以降低氧化物导电体膜与被用作源电极及漏电极的导电膜的接触电阻。此外，因为氧化物导电体的电阻率的温度耐性低，所以氧化物导电体膜与被用作源电极及漏电极的导电膜的接触电阻的变动量少，而能够制造可靠性高的晶体管。
在此，图18A示出氧化物半导体膜366的部分放大图。注意，作为典型例子，使用包括在晶体管390中的氧化物半导体膜366的部分放大图进行说明。如图18A所示，氧化物半导体膜366包括与导电膜368或导电膜370接触的区域366a、与绝缘膜376接触的区域366b、以及与绝缘膜372接触的区域366d。注意，在导电膜374的侧面具有锥形形状的情况下，氧化物半导体膜366也可以包括与导电膜374的锥形部重叠的区域366c。
区域366a被用作源区域及漏区域。在导电膜368及导电膜370使用与氧容易键合的导电材料如钨、钛、铝、铜、钼、铬、钽或者上述导电材料的合金等形成的情况下，包含在氧化物半导体膜366中的氧和包含在导电膜368及导电膜370中的导电材料键合，在氧化物半导体膜366中形成氧缺陷。另外，有时在氧化物半导体膜366中混入形成导电膜368及导电膜370的导电材料的构成元素的一部分。其结果是，与导电膜368或导电膜370接触的区域366a具有高导电性并被用作源区域或漏区域。
区域366b被用作低电阻区域。区域366b至少包含作为杂质元素的稀有气体元素及氢。注意，在导电膜374的侧面具有锥形形状的情况下，因为杂质元素通过导电膜374的锥形部添加到区域366c，所以与区域366b相比，区域366c的杂质元素的一个例子的稀有气体元素的浓度低，然而区域366c包含杂质元素。由于包括区域366c，可以提高晶体管的源极-漏极耐圧。
在通过溅射法形成氧化物半导体膜366的情况下，区域366a至区域366d分别包含稀有气体元素，并且与区域366a及区域366d相比，区域366b及区域366c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜366的情况下，作为溅射气体使用稀有气体元素，从而在氧化物半导体膜366中包含稀有气体元素，并且在区域366b及区域366c中故意地添加稀有气体元素，以便形成氧缺陷。注意，也可以在区域366b及区域366c中添加有与区域366a及区域366d不同的稀有气体元素。
另外，由于区域366b接触于绝缘膜376，与区域366a及区域366d相比，区域366b的氢浓度高。另外，在氢从区域366b扩散到区域366c的情况下，区域366c的氢浓度比区域366a及区域366d高。但是，区域366b的氢浓度比区域366c高。
在区域366b及区域366c中，可以将通过二次离子质谱分析法得到的氢浓度设定为8×1019原子/cm3以上，或者1×1020原子/cm3以上，或者5×1020原子/cm3以上。另外，可以将通过二次离子质谱分析法得到的区域366a及区域366d的氢浓度设定为5×1019原子/cm3以下，或者1×1019原子/cm3以下，或者5×1018原子/cm3以下，或者1×1018原子/cm3以下，或者5×1017原子/cm3以下，或者1×1016原子/cm3以下。
此外，在作为杂质元素将硼、碳、氮、氟、铝、硅、磷或氯添加到氧化物半导体膜366的情况下，仅在区域366b及区域366c中包含杂质元素。因此，与区域366a及区域366d相比，区域366b及区域366c的杂质元素的浓度高。注意，在区域366b及区域366c中，可以将通过二次离子质谱分析法得到的杂质元素的浓度设定为1×1018原子/cm3以上且1×1022原子/cm3以下，或者1×1019原子/cm3以上且1×1021原子/cm3以下，或者5×1019原子/cm3以上且5×1020原子/cm3以下。
与区域366d相比，区域366b及区域366c的氢浓度高且由于稀有气体元素的添加的氧缺陷量多。由此区域366b及区域366c具有高导电性而被用作低电阻区域。典型地，作为区域366b及区域366c的电阻率，可以设定为1×10-3Ωcm以上且低于1×104Ωcm，或者1×10-3Ωcm以上且低于1×10-1Ωcm。
注意，当在区域366b及区域366c中，氢量与氧缺陷量相同或比氧缺陷量较少时，氢容易被氧缺陷俘获，而不容易扩散到被用作沟道的区域366d。其结果，可以制造常截止特性的晶体管。
区域366d被用作沟道。
此外，在将导电膜368、导电膜370及导电膜374用作掩模对氧化物半导体膜366添加杂质元素之后，也可以缩小俯视时导电膜374的面积(参照图18B)。具体而言，在对氧化物半导体膜366添加杂质元素之后，对导电膜374上的掩模(例如，光抗蚀剂)进行缩小处理。接着，通过使用该掩模对导电膜374及绝缘膜372进行蚀刻。通过上述工序，可以形成图18B所示的导电膜374a及绝缘膜372a。作为缩小处理可以适用例如使用氧自由基等的灰化处理。
其结果，在氧化物半导体膜366中，在区域366c和被用作沟道的区域366d之间，形成偏置(offset)区域366e。注意，通过将沟道长度方向上的偏置区域366e的长度设定为低于0.1μm，可以抑制晶体管的通态电流的降低。
绝缘膜372及绝缘膜272被用作栅极绝缘膜。
导电膜368、导电膜370、导电膜268及导电膜270被用作源电极及漏电极。
导电膜374及导电膜274被用作栅电极。
本实施方式所示的晶体管390及晶体管394在被用作沟道的区域366d和被用作源区域及漏区域的区域366a之间包括区域366b及/或区域366c。由此，可以降低沟道和源区域及漏区域之间的电阻，并且晶体管390及晶体管394的通态电流大且场效应迁移率高。
此外，在晶体管390中，导电膜374与导电膜368及导电膜370不重叠，而可以减少导电膜374和导电膜368及导电膜370之间的寄生电容。此外，在晶体管394中，导电膜274与导电膜268及导电膜270不重叠，而可以减少导电膜274和导电膜268及导电膜270之间的寄生电容。其结果是，在作为衬底362使用大面积衬底的情况下，可以减少导电膜368、导电膜370、导电膜374、导电膜268、导电膜270及导电膜274中的信号迟延。
此外，在晶体管390中，通过将导电膜368、导电膜370及导电膜374用作掩模，对氧化物半导体膜366添加稀有气体元素，形成包含氧缺陷的区域。此外，在晶体管394中，通过将导电膜268、导电膜270及导电膜274用作掩模，对氧化物半导体膜266添加杂质元素，形成包含氧缺陷的区域。再者，包含氧缺陷的区域与包含氢的绝缘膜376接触，由此通过包含在绝缘膜376中的氢扩散到包含氧缺陷的区域，形成低电阻区域。就是说，可以自对准地形成低电阻区域。
此外，本实施方式所示的晶体管390及晶体管394通过对区域366b添加稀有气体元素，形成氧缺陷并添加氢。由此可以提高区域366b的导电率并减少每个晶体管的区域366b的导电率的不均匀。就是说，通过对区域366b添加稀有气体元素及氢，可以控制区域366b的导电率。
下面说明图17A和图17B所示的晶体管的详细结构。
作为衬底362，可以采用各种各样的衬底，而不局限于特定的衬底。作为该衬底的例子，有半导体衬底(例如单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底，包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的例子，有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等的例子，可以举出如下。例如，可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。作为例子，可以举出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作为例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，可以制造特性、尺寸或形状等的不均匀性小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。
或者，作为衬底362，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管。或者，也可以在衬底362和晶体管之间设置剥离层。剥离层可以用于在其上制造半导体装置的一部分或全部，然后将其从衬底362分离并转置到其他衬底上。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。另外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜的层叠结构或衬底上形成有聚酰亚胺等有机树脂膜的结构等。
作为被转置晶体管的衬底的例子，除了上述的可以形成晶体管的衬底之外，还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过采用这些衬底，可以形成特性良好的晶体管、形成耗电量小的晶体管、制造不容易损坏的装置、实现给予耐热性、轻量化或薄型化。
绝缘膜364可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意，为了提高与氧化物半导体膜266及氧化物半导体膜366之间的界面特性，在绝缘膜364中至少与氧化物半导体膜266及氧化物半导体膜366接触的区域优选为由氧化物绝缘膜形成。或者，作为绝缘膜364使用通过加热释放氧的氧化物绝缘膜，通过加热处理使包含在绝缘膜364中的氧移动到氧化物半导体膜366及氧化物半导体膜266中。
绝缘膜364的厚度可以为50nm以上且5000nm以下、100nm以上且3000nm以下、或200nm以上且1000nm以下。通过使绝缘膜364厚，可以使绝缘膜364的氧释放量增加，而能够减少绝缘膜364与氧化物半导体膜266及氧化物半导体膜366之间的界面态，并且减少包含在氧化物半导体膜266及氧化物半导体膜366的区域366d中的氧缺陷。
作为绝缘膜364，可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等，并且以单层或叠层设置绝缘膜364。
氧化物半导体膜366及氧化物半导体膜266由典型为In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金属氧化物形成。注意，氧化物半导体膜366及氧化物半导体膜266具有透光性。
注意，在氧化物半导体膜366及氧化物半导体膜266为In-M-Zn氧化物的情况下，当In及M的总和为100原子％时In及M的原子数比率为In为25原子％以上且M低于75原子％，或者In为34原子％以上且M低于66原子％。
氧化物半导体膜366及氧化物半导体膜266的能隙为2eV以上，2.5eV以上，或者3eV以上。
氧化物半导体膜366及氧化物半导体膜266的厚度可以为3nm以上且200nm以下，或者3nm以上且100nm以下，或者3nm以上且50nm以下。
当氧化物半导体膜366及氧化物半导体膜266为In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)时，用于形成In-M-Zn氧化物的溅射靶材的金属元素的原子数比优选满足In为M以上且Zn为M以上(In≥M及Zn≥M)。作为这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1，In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:1.5、In:M:Zn＝2:1:2.3、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2等。注意，在所形成的氧化物半导体膜366及氧化物半导体膜266的金属元素的原子数比中，分别包含上述溅射靶材的金属元素的原子数比的±40％的范围内的变动。
此外，当氧化物半导体膜366及氧化物半导体膜266包含第14族元素之一的硅或碳时，氧化物半导体膜366及氧化物半导体膜266中的氧缺损增加，使得氧化物半导体膜366及氧化物半导体膜266n型化。因此，氧化物半导体膜366及氧化物半导体膜266中的尤其在区域366d中，优选将硅或碳的浓度(利用二次离子质谱分析法得到的浓度)设定为2×1018原子/cm3以下，或者2×1017原子/cm3以下。其结果，晶体管具有正阈值电压(也称为常截止特性)。
此外，氧化物半导体膜366及氧化物半导体膜266中的尤其在区域366d中，优选将利用二次离子质谱分析法得到的碱金属或碱土金属的浓度设定为1×1018原子/cm3以下，或者2×1016原子/cm3以下。碱金属或碱土金属有时会与氧化物半导体结合而生成载流子，导致晶体管的关态电流的增大。由此，优选降低区域366d的碱金属或碱土金属的浓度。其结果，晶体管具有正阈值电压(也称为常截止特性)。
此外，在氧化物半导体膜366及氧化物半导体膜266中的尤其在区域366d包含氮的情况下，有时会生成成为载流子的电子，载流子密度增加而成为n型化。其结果，使用包含氮的氧化物半导体膜的晶体管390、394容易具有常开启特性。因此，该氧化物半导体膜中的尤其在区域366d中，优选尽可能减少氮。例如，优选将利用二次离子质谱分析法(SIMS)得到的氮浓度设定为5×1018原子/cm3以下。
优选通过氧化物半导体膜366及氧化物半导体膜266中的尤其在区域366d中减少杂质元素，来降低氧化物半导体膜的载流子密度。例如，氧化物半导体膜366及氧化物半导体膜266中的尤其在区域366d中，优选将载流子密度设定为1×1017个/cm3以下、1×1015个/cm3以下、1×1013个/cm3以下或者1×1011个/cm3以下。
通过作为氧化物半导体膜366及氧化物半导体膜266，使用杂质浓度低且缺陷态密度低的氧化物半导体膜，可以制造具有更优良的电特性的晶体管。在此，将杂质浓度低且缺陷态密度低(氧缺损少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为使用高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源极少，所以有时可以降低载流子密度。由此，在该氧化物半导体膜中形成沟道区域的晶体管容易具有正阈值电压(也称为常关闭特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。使用高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低，当源电极与漏电极间的电压(漏极电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。因此，在该氧化物半导体膜中形成有沟道区域的晶体管的电特性变动小，该晶体管成为可靠性高的晶体管。
此外，氧化物半导体膜366及氧化物半导体膜266例如也可以具有非单晶结构。非单晶结构例如包括CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。注意，关于CAAC-OS的详细内容，在实施方式6中进行说明。
此外，氧化物半导体膜366及氧化物半导体膜266也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时采用例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的单层结构。另外，混合膜有时例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的叠层结构。
注意，在氧化物半导体膜366及氧化物半导体膜266中有时区域366b与区域366d的晶性不同。此外，在氧化物半导体膜366及氧化物半导体膜266中，有时区域366c和区域366d的晶性不同。此时，当对区域366b或区域366c添加杂质元素时，区域366b或区域366c受到损伤，而降低晶性。
绝缘膜272及绝缘膜372可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意，为了提高氧化物半导体膜366及氧化物半导体膜266的界面特性，在绝缘膜272及绝缘膜372中至少与氧化物半导体膜266及氧化物半导体膜366接触的区域优选为由氧化物绝缘膜形成。作为绝缘膜272及绝缘膜372使用例如氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等，并且以单层或叠层设置绝缘膜272及绝缘膜372。
另外，通过作为绝缘膜272及绝缘膜372设置具有阻挡氧、氢、水等的效果的绝缘膜，能够防止氧从氧化物半导体膜366及氧化物半导体膜266到外部，并能够防止氢、水等从外部侵入氧化物半导体膜366及氧化物半导体膜266。作为具有阻挡氧、氢、水等的效果的绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
此外，通过作为绝缘膜272及绝缘膜372，使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等high-k材料，可以降低晶体管的栅极漏电流。
此外，作为绝缘膜272及绝缘膜372，使用因加热而释放氧的氧化物绝缘膜，通过加热处理可以使包含在绝缘膜272及绝缘膜372中的氧移动到氧化物半导体膜366及氧化物半导体膜266中。
此外，作为绝缘膜272及绝缘膜372，可以使用缺陷少的氧氮化硅膜。在对缺陷少的氧氮化硅膜进行加热处理后，在对其利用100K以下的ESR进行测量而得到的质谱中，观察到g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号。此外，第一信号与第二信号的分裂宽度以及第二信号与第三信号的分裂宽度在使用X波段的ESR测定中都为5mT左右。另外，第一信号、第二信号以及第三信号的自旋密度的总计为小于1×1018spins/cm3，典型为1×1017spins/cm3以上且小于1×1018spins/cm3。
另外，在100K以下的ESR谱中，g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx，x为0以上且2以下，或者1以上且2以下)的信号。换言之，第一信号、第二信号以及第三信号的自旋密度的总计越低，包含在氧氮化硅膜中的氮氧化物的含量越少。
此外，通过二次离子质谱分析法测量的缺陷少的氧氮化硅膜的氮浓度为6×1020原子/cm3以下。通过作为绝缘膜272及绝缘膜372使用缺陷少的氧氮化硅膜，不容易生成氮氧化物，可以减少氧化物半导体膜366及氧化物半导体膜266与绝缘膜的界面上的载流子陷阱。此外，可以减少发光装置所包括的晶体管的电特性的阈值电压的变动，由此可以减少晶体管的电特性的变动。
可以将绝缘膜272及绝缘膜372的厚度设定为5nm以上且400nm以下，或者5nm以上且300nm以下，或者10nm以上且250nm以下。
导电膜368、导电膜370、导电膜374、导电膜268、导电膜270、导电膜261及导电膜274可以使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴及钨中的金属元素，或者以上述金属元素为成分的合金，或者组合上述金属元素的合金等形成。另外，也可以使用选自锰及锆等中的一个或多个的金属元素。或者，上述导电膜可以采用单层结构或两层以上的叠层结构。例如，有包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。或者，也可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而成的合金膜或氮化膜。
此外，作为导电膜368、导电膜370、导电膜374、导电膜268、导电膜270、导电膜261及导电膜274，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、包含氧化硅的铟锡氧化物等的具有透光性的导电性材料。此外，也可以采用上述具有透光性的导电性材料和包含上述金属元素的导电性材料的叠层结构。
可以将导电膜368、导电膜370、导电膜374、导电膜268、导电膜270、导电膜261及导电膜274的厚度设定为30nm以上且500nm以下，或者100nm以上且400nm以下。
绝缘膜376是包含氢的膜，典型地是氮化物绝缘膜。作为氮化物绝缘膜，可以使用氮化硅、氮化铝等形成。
<晶体管的结构例子2>
接着，对发光装置所包括的晶体管的另一结构参照图19A至图19C进行说明。在此，作为设置在像素部中的晶体管390的变形例子使用晶体管391进行说明，对驱动电路的晶体管394适当地适用晶体管391的绝缘膜364的结构、或者导电膜368、导电膜370及导电膜374的结构。
在图19A至图19C中示出发光装置所包括的晶体管391的俯视图及截面图。图19A是晶体管391的俯视图，图19B是沿着图19A的点划线Y3-Y4的截面图，图19C是图19A的点划线X3-X4的截面图。
在图19A至图19C所示的晶体管391中，导电膜368、导电膜370及导电膜374具有两层或三层结构。此外，绝缘膜364具有氮化物绝缘膜364a及氧化物绝缘膜364b的叠层结构。至于其他结构，与晶体管390同样，并且发挥与晶体管390同样的相同效果。
首先，对导电膜368、导电膜370及导电膜374进行说明。
导电膜368依次层叠导电膜368a、导电膜368b及导电膜368c来形成，并且导电膜368a及导电膜368c覆盖导电膜368b表面。就是说，将导电膜368a及导电膜368c用作导电膜368b的保护膜。
与导电膜368同样，导电膜370依次层叠导电膜370a、导电膜370b及导电膜370c来形成，并且导电膜370a及导电膜370c覆盖导电膜370b表面。就是说，将导电膜370a及导电膜370c用作导电膜370b的保护膜。
导电膜374依次层叠导电膜374a及导电膜374b来形成。
导电膜368a、导电膜370a及导电膜374a使用防止包含在导电膜368b、导电膜370b及导电膜374b中的金属元素扩散到氧化物半导体膜366中的材料来形成。作为导电膜368a、导电膜370a及导电膜374a，使用钛、钽、钼或钨、其合金、或者氮化钛、氮化钽、氮化钼或氮化钨等形成。或者，导电膜368a、导电膜370a及导电膜374a可以使用Cu-X合金(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)等形成。
导电膜368b、导电膜370b及导电膜374b使用低电阻材料形成。作为导电膜368b、导电膜370b及导电膜374b，可以使用铜、铝、金或银等、其合金、或者以上述金属为主要成分的化合物等形成。
通过使用包含在导电膜368b及导电膜370b中的金属元素被钝态化的膜形成导电膜368c及导电膜370c，可以防止在绝缘膜376的形成步骤中包含在导电膜368b及导电膜370b中的金属元素移动到氧化物半导体膜366中。作为导电膜368c及导电膜370c，可以使用金属硅化物、金属硅氮化物等，典型为CuSix(x＞0)、CuSixNy(x＞0，y＞0)等。
在此，对导电膜368c及导电膜370c的形成方法进行说明。注意，导电膜368b及导电膜370b使用铜形成。另外，导电膜368c及导电膜370c使用CuSixNy(x＞0，y＞0)形成。
将导电膜368b及导电膜370b暴露于在氢、氨、一氧化碳等的还原气氛中产生的等离子体，使形成在导电膜368b、导电膜370b表面的氧化物还原。
接着，在200℃以上且400℃以下加热的同时，将导电膜368b及导电膜370b暴露于硅烷。其结果，包含在导电膜368b及导电膜370b中的铜被用作催化剂，硅烷被分解为Si和H2，并且导电膜368b及导电膜370b表面形成CuSix(x＞0)。
接着，将导电膜368b及导电膜370b暴露于在氨气氛或氮气氛等的包含氮的气氛中产生的等离子体，在导电膜368b及导电膜370b表面形成的CuSix(x＞0)与包含在等离子体中的氮起反应，而作为导电膜368c及导电膜370c，形成CuSixNy(x＞0，y＞0)。
注意，在上述步骤中，也可以通过在将导电膜368b及导电膜370b暴露于在氨气氛或氮气氛等包含氮的气氛中产生的等离子体之后，在200℃以上且400℃以下加热的同时，将导电膜368b及导电膜370b暴露于硅烷，作为导电膜368c及导电膜370c可以形成CuSixNy(x＞0，y＞0)。
接着，对层叠有氮化物绝缘膜364a及氧化物绝缘膜364b的绝缘膜364进行说明。
例如，作为氮化物绝缘膜364a，可以使用氮化硅、氮氧化硅、氮化铝及氮氧化铝等形成。此外，作为氧化物绝缘膜364b，可以使用氧化硅、氧氮化硅及氧化铝等形成。通过在衬底362一侧设置氮化物绝缘膜364a，可以防止来自外部的氢、水等扩散到氧化物半导体膜366中。
〈晶体管的结构例子3〉
接着，对发光装置所包括的晶体管的另一结构参照图20A至图20C及图21A至图21C进行说明。在此，虽然作为设置在像素部中的晶体管390的变形例子使用晶体管392及晶体管393进行说明，但是对驱动电路中的晶体管394可以适当地适用包括在晶体管392中的氧化物半导体膜366的结构、或者包括在晶体管393中的氧化物半导体膜366的结构。
在图20A至图20C中示出发光装置所包括的晶体管392的俯视图及截面图。图20A是晶体管392的俯视图，图20B是沿着图20A的点划线Y3-Y4的截面图，并且图20C是沿着图20A的点划线X3-X4的截面图。
在图20A至图20C所示的晶体管392中，氧化物半导体膜366为多层结构。具体而言，氧化物半导体膜366包括与绝缘膜364接触的氧化物半导体膜367a、与氧化物半导体膜367a接触的氧化物半导体膜367b以及与氧化物半导体膜367b、导电膜368、导电膜370、绝缘膜372及绝缘膜376接触的氧化物半导体膜367c。至于其他结构，与晶体管390同样，并且发挥与晶体管390同样的效果。
作为氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c，由典型为In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金属氧化物形成。
另外，氧化物半导体膜367a及氧化物半导体膜367c典型为In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Zn-Mg氧化物及In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，并且与氧化物半导体膜367b相比，其导带底端的能量近于真空能级，典型地氧化物半导体膜367a及氧化物半导体膜367c的导带底端的能量和氧化物半导体膜367b的导带底端的能量差异为0.05eV以上、0.07eV以上、0.1eV以上、或0.2eV以上，并且2eV以下、1eV以下、0.5eV以下、或0.4eV以下。注意，将真空能级和导带底端的能量的能量差也称为电子亲和力。
当氧化物半导体膜367b是In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf等)时，在用于沉积氧化物半导体膜367b的靶材中，假设金属元素的原子数比为In:M:Zn＝x1:y1:z1时，x1/y1优选为1/3以上且6以下，更优选为1以上且6以下，z1/y1优选为1/3以上且6以下，更优选为1以上且6以下。另外，通过将z1/y1设定为1以上且6以下，作为氧化物半导体膜367b容易形成后面说明的CAAC-OS膜。作为靶材的金属元素的原子数比的典型例子可以举出In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:1.5、In:M:Zn＝2:1:2.3、In:M:Zn＝2:1:3及In:M:Zn＝3:1:2等。
当氧化物半导体膜367a及氧化物半导体膜367c是In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)时，在用于形成氧化物半导体膜367a及氧化物半导体膜367c的靶材中，假设金属元素的原子数比为In:M:Zn＝x2:y2:z2时，x2/y2优选为小于x1/y1，z2/y2优选为1/3以上且6以下，更优选为1以上且6以下。另外，通过将z2/y2设定为1以上且6以下，作为氧化物半导体膜367a及氧化物半导体膜367c容易形成后面说明的CAAC-OS膜。作为靶材的金属元素的原子数比的典型例子可以举出In:M:Zn＝1:3:2、In:M:Zn＝1:3:4、In:M:Zn＝1:3:6、In:M:Zn＝1:3:8、In:M:Zn＝1:4:3、In:M:Zn＝1:4:4、In:M:Zn＝1:4:5、In:M:Zn＝1:4:6、In:M:Zn＝1:6:3、In:M:Zn＝1:6:4、In:M:Zn＝1:6:5、In:M:Zn＝1:6:6、In:M:Zn＝1:6:7、In:M:Zn＝1:6:8、或In:M:Zn＝1:6:9等。
注意，氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c的原子数比作为误差包括上述原子数比的±40％的变动。
注意，原子数比不局限于这些，按照所必要的半导体特性可以采用适当的原子数比。
此外，氧化物半导体膜367a及氧化物半导体膜367c也可以具有相同组成。例如，作为氧化物半导体膜367a及氧化物半导体膜367c也可以使用In:Ga:Zn＝1:3:2、1:3:4、1:4:5、1:4:6、1:4:7、或者1:4:8的原子数比的In-Ga-Zn氧化物。
或者，氧化物半导体膜367a及氧化物半导体膜367c也可以具有不同组成。例如，作为氧化物半导体膜367a使用In:Ga:Zn＝1:3:2的原子数比的In-Ga-Zn氧化物膜，作为氧化物半导体膜367c使用In:Ga:Zn＝1:3:4或1:4:5的原子数比的In-Ga-Zn氧化物膜。
将氧化物半导体膜367a及氧化物半导体膜367c的厚度设定为3nm以上且100nm以下，或者优选为3nm以上且50nm以下。将氧化物半导体膜367b的厚度设定为3nm以上且200nm以下，或者3nm以上且100nm以下，或者3nm以上且50nm以下。当氧化物半导体膜367a及氧化物半导体膜367c的厚度比氧化物半导体膜367b的厚度薄时，可以减少晶体管的阈值电压的变动量。
通过利用STEM(Scanning Transmission Electron Microscopy：扫描透射电子显微镜)有时可以观察氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c每一个的界面。
分别以与氧化物半导体膜367b的下面及顶面接触的方式设置比氧化物半导体膜367b更不容易产生氧缺陷的氧化物半导体膜367a及氧化物半导体膜367c，由此可以减少氧化物半导体膜367b中的氧缺陷。此外，因为氧化物半导体膜367b接触于包含构成氧化物半导体膜367b的金属元素的一个以上的氧化物半导体膜367a及氧化物半导体膜367c，所以氧化物半导体膜367a和氧化物半导体膜367b之间的界面及氧化物半导体膜367b和氧化物半导体膜367c之间的界面的界面态密度极低。由此，可以减少包含在氧化物半导体膜367b中的氧缺陷。
此外，通过设置氧化物半导体膜367a，可以减少晶体管的阈值电压等的电特性的不均匀。
此外，因为包含构成氧化物半导体膜367b的金属元素的一种以上的氧化物半导体膜367c与氧化物半导体膜367b接触，所以在氧化物半导体膜367b和氧化物半导体膜367c之间的界面不容易发生载流子的散射，由此能够提高晶体管的场效应迁移率。
此外，氧化物半导体膜367a及氧化物半导体膜367c也被用作抑制绝缘膜364及绝缘膜372的构成元素混入氧化物半导体膜367b而形成杂质能级的阻挡膜。
由上述内容可知，本实施方式所示的晶体管是阈值电压等的电特性的不均匀得到降低的晶体管。
在图21A至图21C示出与图20A至图20C不同的结构的晶体管。
在图21A至图21C中示出发光装置所包括的晶体管393的俯视图及截面图。图21A是晶体管393的俯视图，图21B是沿着图21A的点划线Y3-Y4的截面图，图21C是沿着图21A的点划线X3-X4的截面图。注意，在图21A中，为了明确起见，省略衬底362、绝缘膜364、绝缘膜372、绝缘膜376等。另外，图21B是晶体管393的沟道宽度方向的截面图。图21C是晶体管393的沟道长度方向的截面图。
如图21A至图21C所示的晶体管393，氧化物半导体膜366也可以包括与绝缘膜364接触的氧化物半导体膜367b、与氧化物半导体膜367b及绝缘膜372接触的氧化物半导体膜367c的叠层结构。
〈带结构〉
在此，对图20A至图21C所示的晶体管的带结构进行说明。注意，图22A是图20A至图20C所示的晶体管392的带结构，为了容易理解，表示绝缘膜364、氧化物半导体膜367a、氧化物半导体膜367b、氧化物半导体膜367c及绝缘膜372的导带底端的能量(Ec)。此外，图22B是图21A至图21C所示的晶体管393的带结构，为了容易理解，表示绝缘膜364、氧化物半导体膜367b、氧化物半导体膜367c及绝缘膜372的导带底端的能量(Ec)。
如图22A所示，在氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c中，导带底端的能量连续地变化。这是可以理解的，因为：由于氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c的构成元素相同，氧容易在氧化物半导体膜367a至367c之间扩散。由此可以说，虽然氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c是组成互不相同的膜的叠层体，但是在物理性质上是连续的。
主要成分为相同的叠层氧化物半导体膜不以简单地层叠各膜的方式，而以形成连续能带(在此，尤其是指各层之间的导带底的能量连续地变化的U型阱(U-shaped well)结构)的方式形成。也就是说，以在各层的界面上不具有在氧化物半导体中成为捕获中心或复合中心等的缺陷能级或阻碍载流子流动的杂质的方式形成叠层结构。如果杂质混入到被层叠的氧化物半导体膜的各膜之间，能带将会失去连续性，因此载流子被捕获或被复合而消失。
注意，图22A示出氧化物半导体膜367a的Ec与氧化物半导体膜367c的Ec相同的情况，但是也可以互不相同。
从图22A可知，氧化物半导体膜367b成为阱(well)，在晶体管392中，沟道形成在氧化物半导体膜367b中。注意，氧化物半导体膜367a、氧化物半导体膜367b及氧化物半导体膜367c的导带底端的能量连续地变化，由此将U型阱结构的沟道也可以称为埋入沟道。
另外，如图22B所示，在氧化物半导体膜367b及氧化物半导体膜367c中，导带底端的能量可以连续地变化。
从图22B可知，氧化物半导体膜367b成为阱，在晶体管393中，沟道形成在氧化物半导体膜367b中。
图20A至图20C所示的晶体管392包括包含构成半导体膜367b的金属元素的一种以上的氧化物半导体膜367a及氧化物半导体膜367c，由此在氧化物半导体膜367a和氧化物半导体膜367b之间的界面及氧化物半导体膜367c与氧化物半导体膜367b之间的界面不容易形成界面能级。因此，通过设置氧化物半导体膜367a及氧化物半导体膜367c，可以减少晶体管的阈值电压等的电特性的不均匀或变动。
图21A至图21C所示的晶体管393包括包含构成半导体膜367b的金属元素的一种以上的氧化物半导体膜367c，由此在氧化物半导体膜367c和氧化物半导体膜367b之间的界面不容易形成界面能级。因此，通过设置氧化物半导体膜367c，可以减少晶体管的阈值电压等的电特性的不均匀或变动。
<晶体管的结构例子4>
接着，对发光装置所包括的晶体管的另一结构参照图23A至图23C及图24进行说明。
在图23A至图23C中示出发光装置所包括的晶体管150的俯视图及截面图。图23A是晶体管150的俯视图，图23B是沿着图23A的点划线Y3-Y4的截面图，并且图23C是沿着图23A的点划线X3-X4的截面图。
图23A至图23C所示的晶体管150包括：形成在衬底102上的绝缘膜104上的氧化物半导体膜106；与氧化物半导体膜106接触的绝缘膜108；在绝缘膜108的开口140a的一部分中与氧化物半导体膜106接触的导电膜110；在绝缘膜108的开口140b的一部分中与氧化物半导体膜106接触的导电膜112；以及隔着绝缘膜108与氧化物半导体膜106重叠的导电膜114。此外，也可以在晶体管150上设置绝缘膜116及绝缘膜118。
在氧化物半导体膜106中，在与导电膜110、导电膜112及导电膜114不重叠的区域中包含形成氧缺陷的元素。下面，将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子，有氢、硼、碳、氮、氟、铝、硅、磷、氯以及稀有气体元素等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。
当对氧化物半导体膜添加杂质元素时，氧化物半导体膜中的金属元素和氧的键合断开，而形成氧缺陷。或者，当对氧化物半导体膜添加杂质元素时，与氧化物半导体膜中的金属元素键合的氧与杂质元素键合，氧从金属元素脱离，而形成氧缺陷。其结果，在氧化物半导体膜中载流子密度增加且导电率得到提高。
在此，图24示出氧化物半导体膜106的部分放大图。如图24所示，氧化物半导体膜106包括与导电膜110及导电膜112接触的区域106a、与绝缘膜116接触的区域106b、以及与绝缘膜108重叠的区域106c及区域106d。
与图18A和图18B所示的区域366a同样，区域106a具有高导电性并被用作源区域及漏区域。
区域106b及区域106c被用作低电阻区域。区域106b及区域106c包含杂质元素。注意，区域106b的杂质元素的浓度比区域106c高。另外，在导电膜114的侧面具有锥形形状的情况下，区域106c的一部分也可以与导电膜114重叠。
在杂质元素是稀有气体且通过溅射法形成氧化物半导体膜106的情况下，区域106a至区域106d包含稀有气体元素，并且与区域106a及区域106d相比，区域106b及区域106c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜106的情况下，作为溅射气体使用稀有气体元素，从而在氧化物半导体膜106中包含稀有气体元素，并且对氧化物半导体膜106故意地添加稀有气体元素，以便在区域106b及区域106c中形成氧缺陷。注意，也可以在区域106b及区域106c中添加有与区域106a及区域106d不同的稀有气体元素。
在杂质元素是硼、碳、氮、氟、铝、硅、磷或氯的情况下，仅在区域106b及区域106c中包含杂质元素。因此，与区域106a及区域106d相比，区域106b及区域106c的杂质元素的浓度高。注意，在区域106b及区域106c中，可以将通过二次离子质谱分析法得到的杂质元素的浓度设定为1×1018原子/cm3以上且1×1022原子/cm3以下，或者1×1019原子/cm3以上且1×1021原子/cm3以下，或者5×1019原子/cm3以上且5×1020原子/cm3以下。
在杂质元素是氢的情况下，与区域106a及区域106d相比，区域106b及区域106c的杂质元素的浓度高。注意，在区域106b及区域106c中，可以将通过二次离子质谱分析法得到的氢的浓度设定为8×1019原子/cm3以上、或者1×1020原子/cm3以上、或者5×1020原子/cm3以上。
由于区域106b及区域106c包含杂质元素，氧缺陷增加并载流子密度增加。其结果是，区域106b及区域106c具有高导电性，而被用作低电阻区域。
注意，杂质元素也可以为氢、硼、碳、氮、氟、铝、硅、磷或氯中的一种以上以及稀有气体元素的一种以上。在此情况下，在区域106b及区域106c中，因为由于稀有气体元素形成的氧缺陷与添加到该区域的氢、硼、碳、氮、氟、铝、硅、磷或氯中的一种以上的相互作用，有时区域106b及区域106c的导电性进一步提高。
区域106d被用作沟道。
在绝缘膜108中，与氧化物半导体膜106及导电膜114重叠的区域被用作栅极绝缘膜。此外，在绝缘膜108中，氧化物半导体膜106与导电膜110及导电膜112重叠的区域被用作层间绝缘膜。
导电膜110及导电膜112被用作源电极及漏电极。此外，导电膜114被用作栅电极。
在本实施方式所示的晶体管150的制造步骤中，同时形成被用作栅电极的导电膜114及被用作源电极及漏电极的导电膜110及导电膜112。由此，在晶体管150中，导电膜114与导电膜110及导电膜112不重叠，而可以减少导电膜114和导电膜110及导电膜112之间的寄生电容。其结果是，在作为衬底102使用大面积衬底的情况下，可以减少导电膜110、导电膜112、导电膜114中的信号迟延。
此外，在晶体管150中，将导电膜110、导电膜112及导电膜114用作掩模，对氧化物半导体膜106添加杂质元素。就是说，可以自对准地形成低电阻区域。
作为衬底102可以适当地适用图17A和图17B所示的衬底362。
作为绝缘膜104可以适当地适用图17A和图17B所示的绝缘膜364。
作为氧化物半导体膜106可以适当地适用图17A和图17B所示的氧化物半导体膜266及氧化物半导体膜366。
作为绝缘膜108可以适当地适用图17A和图17B所示的绝缘膜272及绝缘膜372。
因为同时形成导电膜110、导电膜112及导电膜114，所以导电膜110、导电膜112及导电膜114由相同材料构成且包括相同的叠层结构。
作为导电膜110、导电膜112及导电膜114可以适当地适用图17A和图17B所示的导电膜368、370、374、268、270、261及274。
绝缘膜116可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意，为了提高与氧化物半导体膜106的界面特性，在绝缘膜116中至少与氧化物半导体膜106接触的区域优选为由氧化物绝缘膜形成。另外，作为绝缘膜116使用通过加热释放氧的氧化物绝缘膜，通过加热处理可以使包含在绝缘膜116中的氧移动到氧化物半导体膜106中。
作为绝缘膜116，可以使用例如氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等，并且可以以单层或叠层设置绝缘膜116。
绝缘膜118优选为被用作来自外部的氢或水等的阻挡膜的膜。作为绝缘膜118可以使用例如氮化硅、氮氧化硅、氧化铝等，并且可以以单层或叠层设置绝缘膜118。
可以将绝缘膜116及绝缘膜118的厚度设定为30nm以上且500nm以下，优选为100nm以上且400nm以下。
注意，与图17A和图17B所示的晶体管394同样，可以通过在绝缘膜104下以重叠于氧化物半导体膜106的方式设置导电膜来形成双栅极结构的晶体管150。
〈晶体管的结构例子5〉
接着，对发光装置所包括的晶体管的另一结构参照图25A至图25C及图26A和图26B进行说明。
在图25A至图25C中示出发光装置所包括的晶体管450的俯视图及截面图。图25A是晶体管450的俯视图，图25B是沿着图25A的点划线Y3-Y4的截面图，图25C是沿着图25A的点划线X3-X4的截面图。
图25A至图25C所示的晶体管450包括：形成在衬底402上的绝缘膜404上的氧化物半导体膜406；与氧化物半导体膜406接触的绝缘膜408；隔着绝缘膜408与氧化物半导体膜406重叠的导电膜414；与氧化物半导体膜406接触的绝缘膜418；形成在绝缘膜418上的绝缘膜416；在绝缘膜418及绝缘膜416的开口440a中与氧化物半导体膜406接触的导电膜410；以及在绝缘膜418及绝缘膜416的开口440b中与氧化物半导体膜406接触的导电膜412。
在晶体管450中，导电膜414被用作栅电极。此外，导电膜410及导电膜412被用作源电极及漏电极。
在氧化物半导体膜406中，在与导电膜410、导电膜412及导电膜414不重叠的区域中包含形成氧缺陷的元素。下面，将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子，有氢、硼、碳、氮、氟、铝、硅、磷、氯以及稀有气体元素等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。
当对氧化物半导体膜添加杂质元素时，氧化物半导体膜中的金属元素和氧的键合断开，而形成氧缺陷。或者，当对氧化物半导体膜添加杂质元素时，与氧化物半导体膜中的金属元素键合的氧与杂质元素键合，氧从金属元素脱离，而形成氧缺陷。其结果，在氧化物半导体膜中载流子密度增加且导电率得到提高。
在此，图26A示出氧化物半导体膜406的部分放大图。如图26A所示，氧化物半导体膜406包括与导电膜410、导电膜412或绝缘膜418接触的区域406b、与绝缘膜408接触的区域406d。另外，在导电膜414的侧面具有锥形形状的情况下，氧化物半导体膜406也可以包括与导电膜414的锥形部分重叠的区域406c。
区域406b被用作低电阻区域。区域406b至少包含作为杂质元素的稀有气体元素及氢。注意，在导电膜414的侧面具有锥形形状的情况下，因为杂质元素通过导电膜414的锥形部添加到区域406c，所以与区域406b相比，区域406c的杂质元素的一个例子的稀有气体元素的浓度低，然而包含杂质元素。由于包括区域406c，可以提高晶体管的源极-漏极耐圧。
在通过溅射法形成氧化物半导体膜406的情况下，区域406b至区域406d分别包含稀有气体元素，并且与区域406d相比，区域406b及区域406c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜406的情况下，作为溅射气体使用稀有气体元素，从而在氧化物半导体膜406中包含稀有气体元素，并且对氧化物半导体膜406故意地添加稀有气体元素，以便在区域406b及区域406c中形成氧缺陷。注意，也可以在区域406b及区域406c中添加有与区域406d不同的稀有气体元素。
另外，由于区域406b接触于绝缘膜418，与区域406d相比，区域406b的氢浓度高。另外，在氢从区域406b扩散到区域406c的情况下，区域406c的氢浓度比区域406d高。但是，区域406b的氢浓度比区域406c高。
在区域406b及区域406c中，可以将通过二次离子质谱分析法得到的氢浓度设定为8×1019原子/cm3以上，或者1×1020原子/cm3以上，或者5×1020原子/cm3以上。此外，可以将通过二次离子质谱分析法得到的区域406d的氢浓度设定为5×1019原子/cm3以下，或者1×1019原子/cm3以下，或者5×1018原子/cm3以下，或者1×1018原子/cm3以下，或者5×1017原子/cm3以下，或者1×1016原子/cm3以下。
此外，在作为杂质元素将硼、碳、氮、氟、铝、硅、磷或氯添加到氧化物半导体膜406的情况下，仅在区域406b及区域406c中包含杂质元素。因此，与区域406d相比，区域406b及区域406c的杂质元素的浓度高。注意，在区域406b及区域406c中，可以将通过二次离子质谱分析法得到的杂质元素的浓度设定为1×1018原子/cm3以上且1×1022原子/cm3以下，或者1×1019原子/cm3以上且1×1021原子/cm3以下，或者5×1019原子/cm3以上且5×1020原子/cm3以下。
与区域406d相比，区域406b及区域406c的氢浓度高且由于稀有气体元素的添加的氧缺陷量多。由此区域406b及区域406c具有高导电性而其被用作低电阻区域。典型地，作为区域406b及区域406c的电阻率，可以设定为1×10-3Ωcm以上且低于1×104Ωcm，或者1×10-3Ωcm以上且低于1×10-1Ωcm。
注意，当在区域406b及区域406c中，氢量与氧缺陷量相同或比氧缺陷量较少时，氢容易被氧缺陷俘获，而不容易扩散到被用作沟道的区域406d。其结果，可以制造常截止特性的晶体管。
区域406d被用作沟道。
此外，在将导电膜414用作掩模对氧化物半导体膜406添加杂质元素之后，也可以缩小俯视时导电膜414的面积(参照图26B)。具体而言，在对氧化物半导体膜406添加杂质元素之后，对导电膜414上的掩模(例如，光抗蚀剂)进行缩小处理。接着，通过使用该掩模对导电膜414及绝缘膜408进行蚀刻。通过上述工序，可以形成图26B所示的导电膜414a及绝缘膜408a。作为缩小处理例如可以适用使用氧自由基等的灰化处理。
其结果，在氧化物半导体膜406中，在区域406c和被用作沟道的区域406d之间，形成偏置(offset)区域406e。注意，通过将沟道长度方向上的偏置区域406e的长度设定为低于0.1μm，可以抑制晶体管的通态电流的降低。
作为图25A至图25C所示的衬底402，可以适当地适用图17A和图17B所示的衬底362。
作为图25A至图25C所示的绝缘膜404，可以适当地适用图17A和图17B所示的绝缘膜364。
作为图25A至图25C所示的氧化物半导体膜406，可以适当地适用图17A和图17B所示的氧化物半导体膜266及氧化物半导体膜366。
作为图25A至图25C所示的绝缘膜408，可以适当地适用图17A和图17B所示的绝缘膜272及绝缘膜372。
作为图25A至图25C所示的导电膜410、412及414，可以适当地适用图17A和图17B所示的导电膜368、370、374、268、270、261及274。
作为图25A至图25C所示的绝缘膜416，可以适当地适用图23A至图23C所示的绝缘膜116。
作为图25A至图25C所示的绝缘膜418，可以适当地适用图17A和图17B所示的绝缘膜376。
可以将绝缘膜416及绝缘膜418的厚度设定为30nm以上且500nm以下或100nm以上且400nm以下。
在晶体管450中，导电膜414与导电膜410及导电膜412不重叠，而可以减少导电膜414和导电膜410及导电膜412之间的寄生电容。其结果是，在作为衬底402使用大面积衬底的情况下，可以减少导电膜410、导电膜412、导电膜414中的信号迟延。
此外，在晶体管450中，将导电膜414用作掩模，对氧化物半导体膜406添加杂质元素。就是说，可以自对准地形成低电阻区域。
注意，与图17A和图17B所示的晶体管394同样，可以通过在绝缘膜404下以重叠于氧化物半导体膜406的方式设置导电膜来形成双栅极结构的晶体管450。
以上，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，对用于本发明的一个实施方式的发光装置的像素部及驱动电路的晶体管的变形例子参照图27A至图29E进行说明。图27A至图27F所示的晶体管包括：形成在衬底821上的绝缘膜824上的氧化物半导体膜828；与氧化物半导体膜828接触的绝缘膜837；以及与绝缘膜837接触且与氧化物半导体膜828重叠的导电膜840。注意，绝缘膜837具有栅极绝缘膜的功能。此外，导电膜840具有栅电极的功能。
此外，晶体管中设置有与氧化物半导体膜828接触的绝缘膜846及与绝缘膜846接触的绝缘膜847。晶体管中设置有在绝缘膜846及绝缘膜847的开口中与氧化物半导体膜828接触的导电膜856、857。注意，导电膜856、857具有源电极及漏电极的功能。此外，设置有与绝缘膜847及导电膜856、857接触的绝缘膜862。
注意，作为本实施方式所示的晶体管的结构及接触于该结构的导电膜及绝缘膜，可以适当地使用前面的实施方式所示的晶体管的结构及接触于该结构的导电膜及绝缘膜。
在图27A所示的晶体管中，氧化物半导体膜828包括：与导电膜840重叠的区域828a；以及夹着区域828a且包含杂质元素的区域828b、828c。此外，导电膜856、857与区域828b、828c接触。区域828a被用作沟道区域。区域828b、828c的电阻率比区域828a低，所以可以说区域828b、828c是低电阻区域。此外，区域828b、828c被用作源区域及漏区域。
或者，如图27B所示的晶体管那样，在氧化物半导体膜828中，也可以不对与导电膜856、857接触的区域828d、828e添加杂质元素。此时，在接触于导电膜856、857的区域828d、828e与区域828a之间包括包含杂质元素的区域828b、828c。注意，由于区域828d、828e在导电膜856、857被施加电压时具有导电性，因此区域828d、828e具有源区域及漏区域的功能。
注意，通过在形成导电膜856、857之后以导电膜840及导电膜856、857为掩模对氧化物半导体膜添加杂质元素，可以形成图27B所示的晶体管。
在导电膜840中，导电膜840的端部可以是锥形。也就是说，绝缘膜837接触导电膜840的面与导电膜840的侧面所形成的角度θ1也可以是小于90°，或是10°以上且85°以下，或是15°以上且85°以下，或是30°以上且85°以下，或是45°以上且85°以下，或是60°以上且85°以下。通过使角度θ1为小于90°，或是10°以上且85°以下，或15°以上且85°以下，或30°以上且85°以下，或45°以上且85°以下，或60°以上且85°以下，能够提高对绝缘膜837及导电膜840的侧面的绝缘膜846的覆盖性。
接着，说明区域828b、828c的变形例子。注意，图27C至图27F是图27A所示的氧化物半导体膜828附近的放大图。在此，沟道长度L是包含杂质元素的一对区域的间隔。
如图27C所示，在沟道长度方向的截面形状中，区域828a、区域828b、区域828c的边界隔着绝缘膜837与导电膜840的端部一致或大致一致。也就是说，在俯视时，区域828a、区域828b、区域828c的边界与导电膜840的端部一致或大致一致。
或者，如图27D所示，在沟道长度方向的截面形状中，区域828a具有不与导电膜840重叠的区域。该区域具有偏置区域的功能。以Loff表示沟道长度方向的偏置区域的长度。注意，当有多个偏置区域时，将一个偏置区域的长度称为Loff。Loff包括在沟道长度L中。此外，Loff小于沟道长度L的20％、10％、5％或2％。
或者，如图27E所示，在沟道长度方向的截面形状中，区域828b、828c具有隔着绝缘膜837与导电膜840重叠的区域。该区域具有重叠区域的功能。以Lov表示沟道长度方向的重叠区域。Lov小于沟道长度L的20％、10％、5％或2％。
或者，如图27F所示，在沟道长度方向的截面形状中，区域828a与区域828b之间包括区域828f，区域828a与区域828c之间包括区域828g。与区域828b、828c相比，区域828f、828g的杂质元素浓度低且电阻率高。虽然在此区域828f、828g与绝缘膜837重叠，但是也可以与绝缘膜837及导电膜840重叠。
注意，虽然在图27C至图27F中进行了图27A所示的晶体管的说明，但是也可以对图27B所示的晶体管适当地采用图27C至图27F的结构。
在图28A所示的晶体管中，绝缘膜837的端部位于导电膜840的端部的外侧。也就是说，绝缘膜837具有延伸到导电膜840的端部的形状。由于可以使绝缘膜846距离区域828a较远，因此可以抑制绝缘膜846所含的氮、氢等进入被用作沟道区域的区域828a。
在图28B所示的晶体管中，绝缘膜837及导电膜840为锥形，并且各锥部的角度不同。也就是说，角度θ1与角度θ2不同，其中角度θ1是由绝缘膜837接触导电膜840的面与导电膜840的侧面所形成的，角度θ2是由氧化物半导体膜828接触绝缘膜837的面与绝缘膜837的侧面所形成的。角度θ2也可以是小于90°、或是30°以上且85°以下，或是45°以上且70°以下。例如，若角度θ2小于角度θ1，则使绝缘膜846的覆盖性提高。此外，若角度θ2大于角度θ1，则可以实现晶体管的微型化。
接着，使用图28C至图28F说明区域828b、828c的变形例子。注意，图28C至图28F是图28A所示的氧化物半导体膜828附近的放大图。
如图28C所示，在沟道长度方向的截面形状中，区域828a、区域828b、区域828c的边界隔着绝缘膜837与导电膜840的端部一致或大致一致。也就是说，在俯视时，区域828a、区域828b、区域828c的边界与导电膜840的端部一致或大致一致。
或者，如图28D所示，在沟道长度方向的截面形状中，区域828a具有不与导电膜840重叠的区域。该区域具有偏置区域的功能。也就是说，在俯视时，区域828b、828c的端部与绝缘膜837的端部一致或大致一致，而不与导电膜840重叠。
或者，如图28E所示，在沟道长度方向的截面形状中，区域828b、828c具有隔着绝缘膜837与导电膜840重叠的区域。将该区域称为重叠区域。也就是说，在俯视时，区域828b、828c的端部与导电膜840重叠。
或者，如图28F所示，在沟道长度方向的截面形状中，区域828a与区域828b之间包括区域828f，区域828a与区域828c之间包括区域828g。与区域828b、828c相比，区域828f、828g的杂质元素浓度低且电阻率高。虽然在此区域828f、828g与绝缘膜837重叠，但是也可以与绝缘膜837及导电膜840重叠。
注意，虽然在图28C至图28F中进行了图28A所示的晶体管的说明，但是也可以对图28B所示的晶体管适当地采用图28C至图28F的结构。
在图29A所示的晶体管中，导电膜840为叠层结构，包括与绝缘膜837接触的导电膜840a及与导电膜840a接触的导电膜840b。此外，导电膜840a的端部位于导电膜840b的端部的外侧。也就是说，导电膜840a具有延伸到导电膜840b的端部的形状。
接着，说明区域828b、828c的变形例子。注意，图29B至图29E是图29A所示的氧化物半导体膜828附近的放大图。
如图29B所示，在沟道长度方向的截面形状中，区域828a、区域828b、区域828c的边界隔着绝缘膜837与导电膜840所包括的导电膜840a的端部一致或大致一致。也就是说，在俯视时，区域828a、区域828b、区域828c的边界与导电膜840的端部一致或大致一致。
或者，如图29C所示，在沟道长度方向的截面形状中，区域828a具有不与导电膜840重叠的区域。该区域具有偏置区域的功能。也就是说，在俯视时，区域828b、828c的端部不与导电膜840a重叠。
或者，如图29D所示，在沟道长度方向的截面形状中，区域828b、828c具有与导电膜840(在此为导电膜840a)重叠的区域。将该区域称为重叠区域。也就是说，在俯视时，区域828b、828c的端部与导电膜840a重叠。
或者，如图29E所示，在沟道长度方向的截面形状中，区域828a与区域828b之间包括区域828f，区域828a与区域828c之间包括区域828g。由于杂质元素穿过导电膜840a被添加到区域828f、828g，因此与区域828b、828c相比，区域828f、828g的杂质元素浓度低且电阻率高。注意，在此区域828f、828g也可以与导电膜840a或导电膜840b重叠。
注意，绝缘膜837的端部也可以位于导电膜840a的端部的外侧。
或者，绝缘膜837的侧面也可以弯曲。
或者，绝缘膜837也可以是锥形。也就是说，氧化物半导体膜828接触绝缘膜837的面与绝缘膜837的侧面所形成的角度也可以是小于90°，优选是30°以上且小于90°。
如图29A至图29E所示，氧化物半导体膜828通过具有与区域828b、828c相比杂质元素浓度低且电阻率高的区域828f、828g，能够缓和漏区域的电场。因此，能够降低起因于漏区域的电场的晶体管的阈值电压的变动等劣化。
以上，本实施方式可以与其他实施方式所记载的结构适当地组合而使用。
实施方式4
在本实施方式中，对本发明的一个实施方式的发光装置的像素的俯视图及截面图的例子进行说明。
〈像素的布局〉
图30示出图1所示的像素11的俯视图作为一个例子。注意，在图30中，为了明确表示像素11的布局，省略各种绝缘膜、像素电极及发光元件54。
注意，图30所示的晶体管55、晶体管56及晶体管57的结构相当于图25A至图25C所示的晶体管450。
晶体管56包括被用作栅极的导电膜1003、半导体膜1004、与半导体膜1004电连接并被用作源极或漏极的导电膜1005及导电膜1006。导电膜1003被用作布线GL。导电膜1005通过接触孔与被用作布线SL的导电膜1001电连接。
晶体管57包括被用作栅极的导电膜1003、半导体膜1007、与半导体膜1007电连接并被用作源极或漏极的导电膜1008及导电膜1009。导电膜1008通过接触孔与被用作布线ML的导电膜1002电连接。
晶体管55包括被用作栅极的导电膜1010、半导体膜1007、与半导体膜1007电连接并被用作源极或漏极的导电膜1009及导电膜1011。导电膜1011被用作布线VL。
电容器58包括：被用作第一电极的半导体膜1007；被用作第二电极的导电膜1010；以及半导体膜1007与导电膜1010之间的绝缘膜(未图示)。半导体膜1007优选充分被低电阻化，以便能够被用作电极。
此外，导电膜1009通过导电膜1012与被用作像素电极的导电膜1013(未图示)电连接。导电膜1013还具有发光元件54的阳极或阴极的功能。
注意，作为导电膜1013，可以使用金属、合金、导电化合物以及它们的混合物等。具体而言，除了可以使用氧化铟-氧化锡(ITO：Indium Tin Oxide)、包含硅或氧化硅的氧化铟-氧化锡、氧化铟-氧化锌(Indium Zinc Oxide)、包含氧化钨及氧化锌的氧化铟、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、钛(Ti)之外，还可以使用属于元素周期表中第1族或第2族的元素，即碱金属诸如锂(Li)和铯(Cs)等、碱土金属诸如钙(Ca)和锶(Sr)等、镁(Mg)、包含它们的合金(MgAg、AlLi)、稀土金属诸如铕(Eu)和镱(Yb)等、包含它们的合金及石墨烯等。并且，通过适当地选择上述材料且将其膜厚度设定为最适合的值，可以分别制造顶部发射结构、底部发射结构或双面发射结构。
此外，在本发明的一个实施方式中，发光装置也可以采用彩色滤光片方式，其中通过组合发射白色等单色光的发光元件和彩色滤光片进行全彩色图像的显示。或者可以采用使用发射彼此不同的色调的光的多个发光元件进行全彩色图像的显示的方式。该方式由于根据对应的颜色分别形成设置在发光元件所具有的一对电极之间的EL层，因此被称为独立显色方式。
当采用独立显色方式时，通常使用金属掩模等掩模通过蒸镀法进行EL层的形成。由此，像素的尺寸依赖于通过蒸镀法的EL层的分别涂布精度。另一方面，当采用彩色滤光片方式时，与独立显色方式不同，不需要进行EL层的独立形成。因此，与采用独立显色方式的情况相比，容易缩小像素的尺寸，从而可以实现高精细的像素部。
另外，当采用顶部发射结构时，因为发光元件所发射的光不被布线、晶体管、电容器等各种元件遮挡，所以与采用底部发射结构时相比，可以提高从像素取出光的效率。因此，即使降低供应到发光元件的电流值，顶部发射结构也可以得到高亮度，所以有利于延长发光元件的使用寿命。
在本发明的一个实施方式中，发光装置也可以采用使从EL层发射的光在发光元件内发生谐振的微腔(光学微谐振腔)结构。通过采用微腔结构，可以提高从发光元件取出具有特定波长的光的效率，因此可以提高像素部的亮度和色纯度。
<发光装置的截面结构>
图31示出相当于本发明的一个实施方式的发光装置的像素部的截面结构的一个例子。注意，图31例示出图2及图30所示的像素11所包括的晶体管56、电容器58及发光元件54的截面结构。
具体而言，图31所示的发光装置在衬底1000上包括绝缘膜1016、绝缘膜1016上的晶体管56及电容器58。晶体管56包括：半导体膜1004；半导体膜1004上的绝缘膜1015；隔着绝缘膜1015与半导体膜1004重叠并被用作栅极的导电膜1003；与半导体膜1004接触并设置在绝缘膜1017及绝缘膜1018的开口中的导电膜1005；以及与半导体膜1004接触并设置在绝缘膜1017及绝缘膜1018的开口中的导电膜1006。注意，导电膜1005及导电膜1006被用作晶体管56的源极及漏极。
电容器58包括：被用作电极的半导体膜1007；半导体膜1007上的绝缘膜1015；以及隔着绝缘膜1015与半导体膜1007重叠并被用作电极的导电膜1010。
作为绝缘膜1015，可以使用含有氧化铝、氧氮化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜的单层或叠层形成。注意，在本说明书中，“氧氮化物”是指在其组成中氧含量多于氮含量的材料，而“氮氧化物”是指在其组成中氮含量多于氧含量的材料。
在作为半导体膜1004使用氧化物半导体的情况下，作为绝缘膜1016优选使用能够对半导体膜1004供应氧的材料。通过将上述材料用于绝缘膜1016，可以使包含于绝缘膜1016中的氧移动到半导体膜1004中，而可以减少半导体膜1004的氧缺陷量。通过在形成半导体膜1004之后进行加热处理来可以使包含于绝缘膜1016中的氧有效地移动到半导体膜1004中。
在半导体膜1004、导电膜1003及导电膜1010上设置有绝缘膜1017，在绝缘膜1017上设置有绝缘膜1018，在绝缘膜1018上设置有导电膜1005、导电膜1006、导电膜1009及绝缘膜1019。在绝缘膜1019上设置有导电膜1001及导电膜1012，该导电膜1001在绝缘膜1019的开口中与导电膜1005电连接，该导电膜1012在绝缘膜1019的开口中与导电膜1009电连接。
在作为半导体膜1004使用氧化物半导体的情况下，绝缘膜1017优选具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜1017，可以防止氧从半导体膜1004扩散到外部且氢、水等从外部进入到半导体膜1004中。作为绝缘膜1017，例如可以使用氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为具有阻挡氧、氢、水等的效果的氧化物绝缘膜，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
在绝缘膜1019、导电膜1001及导电膜1012上设置有绝缘膜1020及导电膜1013，该导电膜1013在绝缘膜1020的开口中与导电膜1012电连接。导电膜1013的详细内容可以参照图30中的导电膜1013的记载。
在绝缘膜1020及导电膜1013上设置有绝缘膜1025。绝缘膜1025在与导电膜1013重叠的区域中具有开口。另外，在绝缘膜1025上的与绝缘膜1025的开口不同的区域中设置有绝缘膜1026。并且，在绝缘膜1025及绝缘膜1026上依次层叠有EL层1027及导电膜1028。导电膜1013和导电膜1028隔着EL层1027重叠的部分被用作发光元件54。并且，导电膜1013和导电膜1028中的一个被用作阳极而另一个被用作阴极。
另外，发光装置包括夹着发光元件54与衬底1000对置的衬底1030。在衬底1030下设置有具有遮蔽光的功能的遮蔽膜1031，即在衬底1030的近于发光元件54一侧的面上设置有遮蔽膜1031。遮蔽膜1031在与发光元件54重叠的区域中具有开口。在与发光元件54重叠的开口中，在衬底1030下设置有使特定波长范围内的可见光透过的着色层1032。
注意，绝缘膜1026是用来调整发光元件54与衬底1030之间的距离的，根据情况而可以省略。
另外，虽然在本实施方式中表示从与元件衬底相反一侧取出发光元件54的光的顶部发射结构，但是本发明的一个实施方式可以采用从元件衬底一侧取出发光元件54的光的底部发射结构或从元件衬底一侧及与元件衬底相反一侧取出发光元件54的光的双面发射结构。
以上，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，参照附图对可以使用本发明的一个实施方式的发光装置的显示模块及电子设备进行说明。
<发光装置的外观>
图32是示出根据本发明的一个实施方式的发光装置的外观例子的透视图。图32所示的发光装置包括：面板1601；设置有控制器、电源电路、图像处理电路、图像存储器、CPU等的电路衬底1602；以及连接部1603。面板1601包括：设置有多个像素的像素部1604；按行选择多个像素的驱动电路1605；以及控制将图像信号Sig输入到被选择的行的像素的驱动电路1606。
从电路衬底1602通过连接部1603将各种信号和电源的电位输入到面板1601。可以将FPC(Flexible Printed Circuit：柔性印刷电路)等用于连接部1603。当将COF胶带用于连接部1603时，也可以在另行准备的芯片上形成电路衬底1602中的一部分电路或面板1601所具有的驱动电路1605和驱动电路1606中的一部分等，然后通过COF(Chip On Film：薄膜覆晶封装)法使该芯片电连接到COF胶带。
<电子设备的结构例子>
根据本发明的一个实施方式的发光装置可以用于显示装置、笔记本式个人计算机或具备记录媒体的图像再现装置(典型的是，能够播放记录媒体如数字通用磁盘(DVD：Digital Versatile Disc)等并具有可以显示该图像的显示器的装置)中。另外，作为可以使用根据本发明的一个实施方式的发光装置的电子设备，可以举出移动电话、便携式游戏机、便携式信息终端、电子书阅读器、视频摄像机、数码相机等影像拍摄装置、护目镜型显示器(头部安装显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。在图33A至图33F中示出这些电子设备的具体例子。
图33A是显示装置，该显示装置包括框体3001、显示部3002以及支撑台3003等。可以将根据本发明的一个实施方式的发光装置用于显示部3002。另外，显示装置包括用于个人计算机、TV播放接收、广告显示等的所有信息显示用显示装置。
图33B是便携式信息终端，该便携式信息终端包括框体3101、显示部3102以及操作键3103等。可以将根据本发明的一个实施方式的发光装置用于显示部3102。
图33C是显示装置，该显示装置包括具有曲面的框体3701、显示部3702等。通过将具有柔性的衬底用于根据本发明的一个实施方式的发光装置，可以将该发光装置用于由具有曲面的框体3701支撑的显示部3702，并且可以提供一种柔性，轻量且用户使用方便的显示装置。
图33D是便携式游戏机，该便携式游戏机包括框体3301、框体3302、显示部3303、显示部3304、麦克风3305、扬声器3306、操作键3307、触屏笔3308等。可以将根据本发明的一个实施方式的发光装置用于显示部3303或显示部3304。通过将根据本发明的一个实施方式的发光装置用于显示部3303或显示部3304，可以提供用户使用方便且难以发生品质劣化的便携式游戏机。注意，虽然图33D所示的便携式游戏机具有两个显示部3303及显示部3304，但是便携式游戏机所具有的显示部的个数不局限于此。
图33E是电子书阅读器，该电子书阅读器包括框体3601、显示部3602等。可以将根据本发明的一个实施方式的发光装置用于显示部3602。而且，通过使用具有柔性的衬底，可以使发光装置具有柔性，因此可以提供一种具有柔性且轻量的电子书阅读器。
图33F是移动电话机，该移动电话机在框体3901中设置有显示部3902、麦克风3907、扬声器3904、相机3903、外部连接部3906以及操作用的按钮3905。可以将根据本发明的一个实施方式的发光装置用于显示部3902。另外，在将根据本发明的一个实施方式的发光装置形成在具有柔性的衬底上时，如图33F所示，可以将该发光装置应用于具有曲面的显示部3902中。
以上，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
在本实施方式中，说明能够适用于本发明的一个实施方式的氧化物半导体的结构及其沉积模型。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书中，六方晶系包括三方晶系和菱方晶系。
〈氧化物半导体的结构〉
下面，对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及微晶氧化物半导体等。
<CAAC-OS>
首先，对CAAC-OS进行说明。注意，也可以将CAAC-OS称为具有CANC(C-AxisAligned nanocrystals：c轴取向纳米晶)的氧化物半导体。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
下面，对利用TEM观察的CAAC-OS进行说明。图35A示出从大致平行于样品面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社(JEOLLtd.)制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图35B示出将图35A中的区域(1)放大的Cs校正高分辨率TEM图像。由图35B可以确认到在颗粒中金属原子排列为层状。各金属原子层具有反映了形成CAAC-OS的面(也称为被形成面)或CAAC-OS的顶面的凸凹的配置并以平行于CAAC-OS的被形成面或顶面的方式排列。
如图35B所示，CAAC-OS具有特有的原子排列。图35C是以辅助线示出特有的原子排列的图。由图35B和图35C可知，颗粒的尺寸为1nm以上且3nm以下左右，由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。
在此，根据Cs校正高分辨率TEM图像，将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为堆积砖块或块体的结构(参照图35D)。在图35C中观察到的在颗粒与颗粒之间产生倾斜的部分相当于图35D所示的区域5161。
图36A示出从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图36B、图36C和图36D分别示出将图36A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。由图36B、图36C和图36D可知在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间金属原子的排列没有规律性。
接着，说明使用X射线衍射(XRD：X-Ray Diffraction)装置进行分析的CAAC-OS。例如，当利用面外法(out-of-plane method)分析包含InGaZnO4结晶的CAAC-OS的结构时，如图37A所示，在衍射角(2θ)为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。
注意，当利用out-of-plane法分析CAAC-OS的结构时，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用out-of-plane法分析的CAAC-OS的结构中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的面内法(in-plane method)分析CAAC-OS的结构时，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图37B所示的那样观察不到明确的峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，在将2θ固定为56°附近来进行φ扫描时，如图37C所示的那样观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到在CAAC-OS中a轴和b轴的方向不同。
接着，说明利用电子衍射进行分析的CAAC-OS。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子线时，可能会获得图38A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，由电子衍射也可知CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。另一方面，图38B示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子线时的衍射图案。由图38B观察到环状的衍射图案。因此，由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图38B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图38B中的第二环起因于(110)面等。
另外，CAAC-OS是缺陷态密度低的氧化物半导体。氧化物半导体的缺陷例如有起因于杂质的缺陷、氧缺陷等。因此，可以将CAAC-OS称为杂质浓度低的氧化物半导体或者氧缺陷少的氧化物半导体。
包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱原子排列，导致氧化物半导体的结晶性下降。另外，由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
缺陷态密度低(氧缺陷少)的氧化物半导体可以具有低载流子密度。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。也就是说，CAAC-OS容易成为高纯度本征或实质上高纯度本征的氧化物半导体。因此，使用CAAC-OS的晶体管很少具有负阈值电压(很少成为常开启)。高纯度本征或实质上高纯度本征的氧化物半导体的载流子陷阱少。被氧化物半导体的载流子陷阱俘获的电荷需要很长时间才能被释放，并且有时像固定电荷那样动作。因此，使用杂质浓度高且缺陷态密度高的氧化物半导体的晶体管有时电特性不稳定。但是，使用CAAC-OS的晶体管电特性变动小且可靠性高。
由于CAAC-OS的缺陷态密度低，所以因光照射等而生成的载流子很少被缺陷能级俘获。因此，在使用CAAC-OS的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。
<微晶氧化物半导体>
接着说明微晶氧化物半导体。
在微晶氧化物半导体的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。微晶氧化物半导体所包含的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是，将包含尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶的氧化物半导体称为nc-OS(nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒的尺寸大的X射线的XRD装置通过out-of-plane法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。在使用其束径比颗粒的尺寸大(例如，50nm以上)的电子射线对nc-OS进行电子衍射(选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在使用其束径近于颗粒的尺寸或者比颗粒的尺寸小的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，在nc-OS的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
<非晶氧化物半导体>
接着，说明非晶氧化物半导体。
非晶氧化物半导体是膜中的原子排列没有规律且不具有结晶部的氧化物半导体。其一个例子为具有如石英那样的非晶状态的氧化物半导体。
在非晶氧化物半导体的高分辨率TEM图像中无法发现结晶部。
在使用XRD装置通过out-of-plane法对非晶氧化物半导体进行结构分析时，检测不到表示结晶面的峰值。在对非晶氧化物半导体进行电子衍射时，观察到光晕图案。在对非晶氧化物半导体进行纳米束电子衍射时，观察不到斑点而只观察到光晕图案。
关于非晶结构有各种见解。例如，有时将原子排列完全没有规律性的结构称为完全的非晶结构(completely amorphous structure)。另一方面，将到最接近原子间距或到第二接近原子间距具有规律性，并且不是长程有序的结构也称为非晶结构。因此，根据最严格的定义，即使是略微具有原子排列的规律性的氧化物半导体也不能被称为非晶氧化物半导体。至少不能将长程有序的氧化物半导体称为非晶氧化物半导体。因此，由于具有结晶部，例如不能将CAAC-OS和nc-OS称为非晶氧化物半导体或完全的非晶氧化物半导体。
<类非晶(amorphous-like)氧化物半导体>
注意，氧化物半导体有时具有介于nc-OS与非晶氧化物半导体之间的结构。将具有这样的结构的氧化物半导体特别称为类非晶(amorphous-like)氧化物半导体(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高分辨率TEM图像中有时观察到空洞(void)。另外，在高分辨率TEM图像中，有能够明确地观察到结晶部的区域和不能观察到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为进行电子照射的样品，准备a-like OS(样品A)、nc-OS(样品B)和CAAC-OS(样品C)。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
注意，如下那样决定将哪个部分作为一个结晶部。例如，已知InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的9个层在c轴方向上层叠的结构。这些彼此靠近的层的间隔与(009)面的晶格表面间隔(也称为d值)是几乎相等的，由结晶结构分析求出其值为0.29nm。由此，可以将晶格条纹的間隔为0.28nm以上且0.30nm以下的部分作为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图39示出调查了各样品的结晶部(22个部分至45个部分)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图39可知，在a-like OS中，结晶部根据电子的累积电子剂量逐渐变大。具体而言，如图39中的(1)所示，可知在利用TEM的观察初始尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积电子剂量为4.2×108e-/nm2时生长到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积电子剂量为4.2×108e-/nm2的范围内，结晶部的尺寸都几乎没有变化。具体而言，如图39中的(2)及(3)所示，可知无论电子的累积电子剂量如何，nc-OS及CAAC-OS的平均结晶部尺寸分别为1.4nm左右及2.1nm左右。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，可知在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以沉积其密度小于单晶氧化物半导体层的密度的78％的氧化物半导体层。
例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在特定的组成的单晶。此时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均计算出所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、微晶氧化物半导体和CAAC-OS中的两种以上的叠层膜。
<沉积模型>
下面对CAAC-OS和nc-OS的沉积模型的例子进行说明。
图40A是示出利用溅射法沉积CAAC-OS的状况的沉积室内的示意图。
靶材5130被粘合到垫板上。在隔着垫板与靶材5130相对的位置配置多个磁铁。由该多个磁铁产生磁场。利用磁铁的磁场提高成膜速度的溅射法被称为磁控溅射法。
衬底5120以与靶材5130相对的方式配置，其距离d(也称为靶材与衬底之间的距离(T-S间距离))为0.01m以上且1m以下，优选为0.02m以上且0.5m以下。沉积室内几乎被沉积气体(例如，氧、氩或包含5vol％以上的氧的混合气体)充满，并且沉积室内的压力被控制为0.01Pa以上且100Pa以下，优选为0.1Pa以上且10Pa以下。在此，通过对靶材5130施加一定程度以上的电压，开始放电且确认到等离子体。由磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体区域中，因沉积气体的离子化而产生离子5101。离子5101例如是氧的阳离子(O+)或氩的阳离子(Ar+)等。
这里，靶材5130具有包括多个晶粒的多晶结构，其中至少一个晶粒包括劈开面。作为一个例子，图41A示出靶材5130所包含的InGaZnO4结晶的结构。注意，图41A示出当c轴向上方方向时从平行于b轴的方向观察InGaZnO4结晶时的结构。由图41A可知，在靠近的两个Ga-Zn-O层中，每个层中的氧原子彼此配置得很近。并且，通过氧原子具有负电荷，在靠近的两个Ga-Zn-O层之间产生斥力。其结果是，InGaZnO4结晶在靠近的两个Ga-Zn-O层之间具有劈开面。
在高密度等离子体区域产生的离子5101由电场向靶材5130一侧被加速而碰撞到靶材5130。此时，平板状或颗粒状的溅射粒子的颗粒5100a和颗粒5100b从劈开面剥离而溅出。注意，颗粒5100a和颗粒5100b的结构有时会因离子5101碰撞的冲击而产生畸变。
颗粒5100a是具有三角形、例如正三角形的平面的平板状或颗粒状的溅射粒子。颗粒5100b是具有六角形、例如正六角形的平面的平板状或颗粒状的溅射粒子。注意，将颗粒5100a和颗粒5100b等平板状或颗粒状的溅射粒子总称为颗粒5100。颗粒5100的平面的形状不局限于三角形或六角形。例如，有时为组合两个以上的三角形的形状。例如，还有时为组合两个三角形(例如正三角形)的四角形(例如菱形)。
根据沉积气体的种类等决定颗粒5100的厚度。颗粒5100的厚度优选为均匀的，其理由在后面说明。另外，与厚度大的色子状相比，溅射粒子优选为厚度小的颗粒状。例如，颗粒5100的厚度为0.4nm以上且1nm以下，优选为0.6nm以上且0.8nm以下。另外，例如，颗粒5100的宽度为1nm以上且3nm以下，优选为1.2nm以上且2.5nm以下。颗粒5100相当于在上述图39中的(1)所说明的初始晶核。例如，在使离子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情况下，如图41B所示，包含Ga-Zn-O层、In-O层和Ga-Zn-O层的三个层的颗粒5100剥离。图41C示出从平行于c轴的方向观察剥离的颗粒5100时的结构。因此，可以将颗粒5100的结构称为包含两个Ga-Zn-O层(面包片)和In-O层(馅)的纳米尺寸的三明治结构。
有时颗粒5100在穿过等离子体时接收电荷，因此其侧面带负电或带正电。例如，在颗粒5100中，位于其侧面的氧原子有可能带负电。因侧面带相同极性的电荷而电荷相互排斥，从而可以维持平板形状。当CAAC-OS是In-Ga-Zn氧化物时，与铟原子键合的氧原子有可能带负电。或者，与铟原子、镓原子或锌原子键合的氧原子有可能带负电。另外，有时颗粒5100在穿过等离子体时与铟原子、镓原子、锌原子和氧原子等键合而生长。上述图39中的(2)和(1)的尺寸的差异相当于等离子体中的生长程度。在此，当衬底5120的温度为室温左右时，不容易产生衬底5120上的颗粒5100的生长，因此成为nc-OS(参照图40B)。由于能够在室温左右的温度下进行nc-OS的沉积，即使衬底5120的面积大也能够沉积nc-OS。注意，为了使颗粒5100在等离子体中生长，提高溅射法中的沉积功率是有效的。通过提高沉积功率，可以使颗粒5100的结构稳定。
如图40A和图40B所示，例如颗粒5100像风筝那样在等离子体中飞着，并轻飘飘地飞到衬底5120上。由于颗粒5100带有电荷，所以在它靠近其他颗粒5100已沉积的区域时产生斥力。在此，在衬底5120的顶面产生平行于衬底5120顶面的磁场(也称为水平磁场)。另外，由于在衬底5120与靶材5130之间有电位差，所以电流从衬底5120向靶材5130流过。因此，颗粒5100在衬底5120顶面受到由磁场和电流的作用引起的力量(洛伦兹力)。这可以由弗莱明左手定则得到解释。
颗粒5100的质量比一个原子大。因此，为了在衬底5120顶面移动，重要的是从外部施加某些力量。该力量之一有可能是由磁场和电流的作用产生的力量。为了对颗粒5100施加充分的力量以便颗粒5100在衬底5120顶面移动，优选在衬底5120顶面设置平行于衬底5120顶面的磁场为10G以上，优选为20G以上，更优选为30G以上，进一步优选为50G以上的区域。或者，优选在衬底5120顶面设置平行于衬底5120顶面的磁场为垂直于衬底5120顶面的磁场的1.5倍以上，优选为2倍以上，更优选为3倍以上，进一步优选为5倍以上的区域。
此时，通过磁铁与衬底5120相对地移动或旋转，衬底5120顶面的水平磁场的方向不断地变化。因此，在衬底5120顶面，颗粒5100受到各种方向的力量而可以向各种方向移动。
另外，如图40A所示，当衬底5120被加热时，颗粒5100与衬底5120之间的由摩擦等引起的电阻小。其结果是，颗粒5100在衬底5120顶面滑翔。颗粒5100的移动发生在使其平板面朝向衬底5120的状态下。然后，当颗粒5100到达已沉积的其他颗粒5100的侧面时，它们的侧面彼此键合。此时，颗粒5100的侧面的氧原子脱离。CAAC-OS中的氧缺陷有时被所脱离的氧原子填补，因此形成缺陷态密度低的CAAC-OS。注意，衬底5120的顶面温度例如为100℃以上且小于500℃、150℃以上且小于450℃或170℃以上且小于400℃即可。因此，即使衬底5120的面积大也能够沉积CAAC-OS。
另外，通过在衬底5120上加热颗粒5100，原子重新排列，从而离子5101的碰撞所引起的结构畸变得到缓和。畸变得到缓和的颗粒5100实质上成为单晶。由于颗粒5100实质上成为单晶，即使颗粒5100在彼此键合之后被加热也几乎不会发生颗粒5100本身的伸缩。因此，可以防止颗粒5100之间的空隙扩大导致晶界等缺陷的形成而成为裂缝(crevasse)的情况。
CAAC-OS不是如一张平板的单晶氧化物半导体，而是具有如砖块或块体堆积起来那样的颗粒5100(纳米晶)的集合体的排列的结构。另外，颗粒5100之间没有晶界。因此，即使因沉积时的加热、沉积后的加热或弯曲等而发生CAAC-OS的收缩等变形，也能够缓和局部应力或解除畸变。因此，这是适合用于具有柔性的半导体装置的结构。注意，nc-OS具有颗粒5100(纳米晶)无序地堆积起来那样的排列。
当使离子5101碰撞靶材5130时，有时不仅是颗粒5100，氧化锌等也剥离。氧化锌比颗粒5100轻，因此先到达衬底5120的顶面。由此，形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化锌层5102。图42A至图42D示出截面示意图。
如图42A所示，在氧化锌层5102上沉积颗粒5105a和颗粒5105b。在此，颗粒5105a和颗粒5105b的侧面彼此接触。另外，颗粒5105c在沉积到颗粒5105b上后，在颗粒5105b上滑动。此外，在颗粒5105a的其他侧面上，与氧化锌一起从靶材剥离的多个粒子5103因衬底5120的加热而晶化，由此形成区域5105a1。注意，多个粒子5103有可能包含氧、锌、铟和镓等。
然后，如图42B所示，区域5105a1与颗粒5105a变为一体而成为颗粒5105a2。另外，颗粒5105c的侧面与颗粒5105b的其他侧面接触。
接着，如图42C所示，颗粒5105d在沉积到颗粒5105a2上和颗粒5105b上后，在颗粒5105a2上和颗粒5105b上滑动。另外，颗粒5105e在氧化锌层5102上向颗粒5105c的其他侧面滑动。
然后，如图42D所示，颗粒5105d的侧面与颗粒5105a2的侧面接触。另外，颗粒5105e的侧面与颗粒5105c的其他侧面接触。此外，在颗粒5105d的其他侧面上，与氧化锌一起从靶材剥离的多个粒子5103因衬底5120的加热而晶化，由此形成区域5105d1。
如上所述，通过所沉积的颗粒彼此接触，并且在颗粒的侧面发生生长，在衬底5120上形成CAAC-OS。因此，CAAC-OS的颗粒的每一个都比nc-OS的颗粒大。上述图39中的(3)和(2)的尺寸的差异相当于沉积之后的生长程度。
当颗粒5100彼此之间的空隙极小时，有时形成有一个大颗粒。一个大颗粒具有单晶结构。例如，从顶面看来大颗粒的尺寸有时为10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。此时，有时在用于微细的晶体管的氧化物半导体中，沟道形成区域容纳在一个大颗粒中。也就是说，可以将具有单晶结构的区域用作沟道形成区域。另外，当颗粒变大时，有时可以将具有单晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
如此，通过晶体管的沟道形成区域等形成在具有单晶结构的区域中，有时可以提高晶体管的频率特性。
如上述模型那样，可以认为颗粒5100沉积到衬底5120上。因此，可知即使被形成面不具有结晶结构，也能够沉积CAAC-OS，这是与通过外延生长的沉积不同的。此外，CAAC-OS不需要激光晶化，并且在大面积的玻璃衬底等上也能够均匀地进行成膜。例如，即使衬底5120的顶面(被形成面)结构为非晶结构(例如非晶氧化硅)，也能够形成CAAC-OS。
另外，可知即使作为被形成面的衬底5120顶面具有凹凸，在CAAC-OS中颗粒5100也根据衬底5120顶面的形状排列。例如，当衬底5120的顶面在原子级别上平坦时，颗粒5100以使其平行于a-b面的平板面朝下的方式排列。当颗粒5100的厚度均匀时，形成厚度均匀、平坦且结晶性高的层。并且，通过层叠n个(n是自然数)该层，可以得到CAAC-OS。
另一方面，在衬底5120的顶面具有凹凸的情况下，CAAC-OS也具有颗粒5100沿凹凸排列的层层叠为n个(n是自然数)层的结构。由于衬底5120具有凹凸，在CAAC-OS中有时容易在颗粒5100之间产生空隙。注意，此时，由于在颗粒5100之间产生分子间力，所以即使有凹凸，颗粒也以尽可能地减小它们之间的空隙的方式排列。因此，即使被形成面有凹凸也可以得到结晶性高的CAAC-OS。
因为根据这样的模型沉积CAAC-OS，所以溅射粒子优选为厚度小的颗粒状。注意，当溅射粒子为厚度大的色子状时，朝向衬底5120上的面不固定，所以有时不能使厚度或结晶的取向均匀。
根据上述沉积模型，即使在具有非晶结构的被形成面上也可以形成结晶性高的CAAC-OS。
符号说明
10：发光装置，11：像素，12：监控电路，13：图像处理电路，21：电路，22：晶体管，24：像素部，25：面板，26：控制器，27：CPU，28：图像存储器，29：存储器，30：驱动电路，31：驱动电路，32：图像数据，33：布线，34：晶体管，40：晶体管，41：晶体管，42：晶体管，43：晶体管，44：晶体管，45：晶体管，46：发光元件，47：电容器，48：电容器，49：布线，54：发光元件，55：晶体管，56：晶体管，57：晶体管，58：电容器，60：运算放大器，61：电容器，62：开关，68：布线，70：晶体管，71：晶体管，72：晶体管，73：晶体管，74：晶体管，75：晶体管，76：电容器，77：电容器，78：发光元件，80：晶体管，81：晶体管，82：晶体管，83：晶体管，84：晶体管，85：晶体管，86：发光元件，87：电容器，88：布线，90：晶体管，91：晶体管，92：晶体管，93：晶体管，94：晶体管，95：电容器，96：发光元件，102：衬底，104：绝缘膜，106：氧化物半导体膜，106a：区域，106b：区域，106c：区域，106d：区域，108：绝缘膜，110：导电膜，112：导电膜，114：导电膜，116：绝缘膜，118：绝缘膜，140a：开口，140b：开口，150：晶体管，261：导电膜，266：氧化物半导体膜，268：导电膜，270：导电膜，272：绝缘膜，274：导电膜，362：衬底，364：绝缘膜，364a：氮化物绝缘膜，364b：氧化物绝缘膜，366：氧化物半导体膜，366a：区域，366b：区域，366c：区域，366d：区域，366e：偏置区域，367a：氧化物半导体膜，367b：氧化物半导体膜，367c：氧化物半导体膜，368：导电膜，368a：导电膜，368b：导电膜，368c：导电膜，370：导电膜，370a：导电膜，370b：导电膜，370c：导电膜，372：绝缘膜，372a：绝缘膜，374：导电膜，374a：导电膜，374b：导电膜，376：绝缘膜，390：晶体管，391：晶体管，392：晶体管，393：晶体管，394：晶体管，402：衬底，404：绝缘膜，406：氧化物半导体膜，406b：区域，406c：区域，406d：区域，406e：偏置区域，408：绝缘膜，408a：绝缘膜，410：导电膜，412：导电膜，414：导电膜，414a：导电膜，416：绝缘膜，418：绝缘膜，440a：开口，450：晶体管，821：衬底，824：绝缘膜，828：氧化物半导体膜，828a：区域，828b：区域，828c：区域，828d：区域，828e：区域，828f：区域，828g：区域，837：绝缘膜，840：导电膜，840a：导电膜，840b：导电膜，846：绝缘膜，847：绝缘膜，856：导电膜，857：导电膜，862：绝缘膜，1000：衬底，1001：导电膜，1002：导电膜，1003：导电膜，1004：半导体膜，1005：导电膜，1006：导电膜，1007：半导体膜，1008：导电膜，1009：导电膜，1010：导电膜，1011：导电膜，1012：导电膜，1013：导电膜，1015：绝缘膜，1016：绝缘膜，1017：绝缘膜，1018：绝缘膜，1019：绝缘膜，1020：绝缘膜，1025：绝缘膜，1026：绝缘膜，1027：EL层，1028：导电膜，1030：衬底，1031：遮蔽膜，1032：着色层，1601：面板，1602：电路衬底，1603：连接部，1604：像素部，1605：驱动电路，1606：驱动电路，3001：框体，3002：显示部，3003：支撑台，3101：框体，3102：显示部，3103：操作键，3301：框体，3302：框体，3303：显示部，3304：显示部，3305：麦克风，3306：扬声器，3307：操作键，3308：触屏笔，3601：框体，3602：显示部，3701：框体，3702：显示部，3766：绝缘膜，3901：框体，3902：显示部，3903：相机，3904：扬声器，3905：按钮，3906：外部连接部，3907：麦克风，5100：颗粒，5100a：颗粒，5100b：颗粒，5101：离子，5102：氧化锌层，5103：粒子，5105a：颗粒，5105a1：区域，5105a2：颗粒，5105b：颗粒，5105c：颗粒，5105d：颗粒，5105d1：区域，5105e：颗粒，5120：衬底，5130：靶材，5161：区域
本申请基于2013年12月27日提交到日本专利局的日本专利申请No.2013-272539、2013年12月27日提交到日本专利局的日本专利申请No.2013-272532、2014年3月11日提交到日本专利局的日本专利申请No.2014-047197以及2014年3月11日提交到日本专利局的日本专利申请No.2014-047200，通过引用将其完整内容并入在此。

Claims (4)

1.一种发光装置，包括：
布线；
第一晶体管，该第一晶体管包括第一半导体膜、隔着所述第一半导体膜互相重叠的第一栅电极及第二栅电极；
包括第二半导体膜的第二晶体管；
第一电容器，该第一电容器保持所述第一晶体管的第一源电极和第一漏电极中的一个与所述第一栅电极之间的电位差；
第二电容器，该第二电容器保持所述第一晶体管的所述第一源电极和所述第一漏电极中的一个与所述第二栅电极之间的电位差；以及
所述第一晶体管的漏电流被供应的发光元件，
其中，所述第二晶体管控制所述第二栅电极与所述布线之间的导通状态，且
所述第二晶体管的第三栅电极设置在所述第二半导体膜上。
2.根据权利要求1所述的发光装置，其特征在于，所述第一半导体膜和所述第二半导体膜均为氧化物半导体膜。
3.根据权利要求2所述的发光装置，其特征在于，
所述氧化物半导体膜包含铟、锌及M，且
M是Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf。
4.一种电子设备，包括权利要求1至3中任一项所述的发光装置、麦克风及操作键。
CN201911375684.2A 2013-12-27 2014-12-17 发光装置 Active CN111129039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911375684.2A CN111129039B (zh) 2013-12-27 2014-12-17 发光装置

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2013272539 2013-12-27
JP2013-272539 2013-12-27
JP2013272532 2013-12-27
JP2013-272532 2013-12-27
JP2014047200 2014-03-11
JP2014047197 2014-03-11
JP2014-047200 2014-03-11
JP2014-047197 2014-03-11
PCT/IB2014/066992 WO2015097595A1 (en) 2013-12-27 2014-12-17 Light-emitting device
CN201480069840.1A CN105849796B (zh) 2013-12-27 2014-12-17 发光装置
CN201911375684.2A CN111129039B (zh) 2013-12-27 2014-12-17 发光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480069840.1A Division CN105849796B (zh) 2013-12-27 2014-12-17 发光装置

Publications (2)

Publication Number Publication Date
CN111129039A CN111129039A (zh) 2020-05-08
CN111129039B true CN111129039B (zh) 2024-04-16

Family

ID=53477634

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201911375684.2A Active CN111129039B (zh) 2013-12-27 2014-12-17 发光装置
CN201480069840.1A Active CN105849796B (zh) 2013-12-27 2014-12-17 发光装置
CN202311665243.2A Pending CN117690933A (zh) 2013-12-27 2014-12-17 发光装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201480069840.1A Active CN105849796B (zh) 2013-12-27 2014-12-17 发光装置
CN202311665243.2A Pending CN117690933A (zh) 2013-12-27 2014-12-17 发光装置

Country Status (7)

Country Link
US (3) US9230996B2 (zh)
JP (5) JP6501516B2 (zh)
KR (5) KR20220046701A (zh)
CN (3) CN111129039B (zh)
DE (1) DE112014006046T5 (zh)
TW (2) TWI661414B (zh)
WO (1) WO2015097595A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
JP6653997B2 (ja) 2014-05-09 2020-02-26 株式会社半導体エネルギー研究所 表示補正回路及び表示装置
WO2016034984A1 (en) 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver ic, display device, and electronic device
US10002564B2 (en) 2014-10-31 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6618779B2 (ja) 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2017081579A1 (en) * 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
CN110383098B (zh) 2017-03-07 2022-06-10 株式会社半导体能源研究所 Ic、驱动ic、显示系统及电子设备
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
TWI620111B (zh) * 2017-05-19 2018-04-01 友達光電股份有限公司 顯示裝置與其操作方法
KR102347796B1 (ko) * 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
CN107170412B (zh) * 2017-07-11 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
US11387330B2 (en) 2018-03-12 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including metal oxide
CN112655040A (zh) 2018-09-12 2021-04-13 株式会社半导体能源研究所 显示装置的工作方法
JP7117974B2 (ja) * 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
CN109728003B (zh) * 2019-01-03 2020-12-01 合肥鑫晟光电科技有限公司 显示基板、显示装置和显示基板的制造方法
US20220114965A1 (en) * 2019-01-16 2022-04-14 Sony Semiconductor Solutions Corporation Electro-optical apparatus and electronic device
CN110021265B (zh) * 2019-04-26 2021-01-12 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
CN115909970A (zh) * 2021-09-30 2023-04-04 昆山国显光电有限公司 像素电路及其驱动方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492680B1 (en) * 1999-08-05 2002-12-10 Seiko Instruments Inc. Semiconductor integrated circuit device
CN101819750A (zh) * 2005-07-04 2010-09-01 株式会社半导体能源研究所 半导体器件及其驱动方法
JP2012058748A (ja) * 2011-11-04 2012-03-22 Sony Corp 画素回路および表示装置
CN102741910A (zh) * 2010-02-04 2012-10-17 伊格尼斯创新公司 用于提取有机发光器件的相关曲线的系统和方法
CN102916052A (zh) * 2008-09-17 2013-02-06 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管

Family Cites Families (291)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2708183B2 (ja) * 1988-07-21 1998-02-04 シャープ株式会社 化合物半導体発光素子
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09260671A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 薄膜トランジスタおよびそれを用いた液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP4127466B2 (ja) 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4801242B2 (ja) * 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100675319B1 (ko) 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP2003007718A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
US6734636B2 (en) 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
TW554558B (en) 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
WO2003063124A1 (fr) 2002-01-17 2003-07-31 Nec Corporation Dispositif a semi-conducteur comprenant des circuits d'attaque a charge de courant de type reseau et procede d'attaque
EP1331627B1 (en) 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3997109B2 (ja) 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
SG119186A1 (en) 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
KR100432651B1 (ko) 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1388842B1 (en) 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7738014B2 (en) 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
WO2004084168A1 (en) 2003-03-12 2004-09-30 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4062179B2 (ja) 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
GB0320503D0 (en) 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4501429B2 (ja) 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7928937B2 (en) 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7046225B2 (en) 2004-08-06 2006-05-16 Chen-Jean Chou Light emitting device display circuit and drive method thereof
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
CN101320754A (zh) 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
TWI237913B (en) 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7570233B2 (en) * 2004-11-24 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
JP5128287B2 (ja) 2004-12-15 2013-01-23 イグニス・イノベイション・インコーポレーテッド 表示アレイのためのリアルタイム校正を行う方法及びシステム
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP2006215275A (ja) 2005-02-03 2006-08-17 Sony Corp 表示装置
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101694766A (zh) * 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP5586120B2 (ja) 2005-07-04 2014-09-10 株式会社半導体エネルギー研究所 表示装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100698699B1 (ko) 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7728810B2 (en) 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
KR101456049B1 (ko) 2005-12-02 2014-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR100659155B1 (ko) 2005-12-05 2006-12-19 한국과학기술원 전류 피드백형 ａｍｏｌｅｄ 구동 회로
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20080098057A (ko) * 2006-02-10 2008-11-06 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 방법 및 시스템
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR100671669B1 (ko) 2006-02-28 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
TWI430234B (zh) 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8199074B2 (en) 2006-08-11 2012-06-12 Chimei Innolux Corporation System and method for reducing mura defects
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI514347B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7355574B1 (en) * 2007-01-24 2008-04-08 Eastman Kodak Company OLED display with aging and efficiency compensation
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100860684B1 (ko) 2007-01-31 2008-09-26 삼성전자주식회사 화면 밝기 기능을 갖는 디스플레이 장치
KR101030765B1 (ko) * 2007-02-27 2011-04-27 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치, 반도체 기억 장치의 제조 방법, 및 패키지 수지 형성 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009042486A (ja) 2007-08-08 2009-02-26 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP5028207B2 (ja) 2007-09-28 2012-09-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置および画像表示装置の駆動方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
CN104299566B (zh) 2008-04-18 2017-11-10 伊格尼斯创新公司 用于发光器件显示器的系统和驱动方法
JP2009265459A (ja) 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
JP2009271333A (ja) 2008-05-08 2009-11-19 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
TWI417840B (zh) 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
KR20170046186A (ko) * 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US8212581B2 (en) 2009-09-30 2012-07-03 Global Oled Technology Llc Defective emitter detection for electroluminescent display
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102070268B1 (ko) 2009-10-09 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101824123B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011112723A (ja) 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP5491835B2 (ja) 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
WO2011070905A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
TWI397887B (zh) 2009-12-31 2013-06-01 Au Optronics Corp 發光元件的驅動裝置
KR101750126B1 (ko) * 2010-01-20 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 액정 표시 장치
KR102244389B1 (ko) 2010-01-22 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
US8617920B2 (en) 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011175103A (ja) 2010-02-24 2011-09-08 Sony Corp 画素回路、表示装置およびその駆動方法ならびに電子機器
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102439652B (zh) 2010-04-05 2015-05-06 松下电器产业株式会社 有机电致发光显示装置及其控制方法
KR20130090405A (ko) 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
JP2012137513A (ja) * 2010-12-24 2012-07-19 Sony Corp 信号処理装置および表示装置
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP5982147B2 (ja) * 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
JP5873755B2 (ja) * 2011-05-13 2016-03-01 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
KR20140051268A (ko) 2011-07-22 2014-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
KR102263816B1 (ko) 2011-10-18 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2013065600A1 (ja) 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
KR101985933B1 (ko) * 2011-11-15 2019-10-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101362002B1 (ko) 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6063757B2 (ja) 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR20140136975A (ko) 2012-03-13 2014-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
JP2013229013A (ja) * 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
JP5955073B2 (ja) 2012-04-23 2016-07-20 キヤノン株式会社 表示装置及び表示装置の駆動方法
KR20130125717A (ko) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109888022A (zh) * 2013-05-20 2019-06-14 株式会社半导体能源研究所 半导体装置
KR102358739B1 (ko) * 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
KR102015397B1 (ko) 2013-06-28 2019-10-21 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 이의 구동방법
TW201506874A (zh) 2013-08-14 2015-02-16 Chunghwa Picture Tubes Ltd 有機發光二極體之畫素驅動電路
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI646690B (zh) * 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR101603300B1 (ko) 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR102047732B1 (ko) 2013-11-26 2019-11-22 엘지디스플레이 주식회사 백라이트 유닛
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492680B1 (en) * 1999-08-05 2002-12-10 Seiko Instruments Inc. Semiconductor integrated circuit device
CN101819750A (zh) * 2005-07-04 2010-09-01 株式会社半导体能源研究所 半导体器件及其驱动方法
CN102916052A (zh) * 2008-09-17 2013-02-06 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管
CN102741910A (zh) * 2010-02-04 2012-10-17 伊格尼斯创新公司 用于提取有机发光器件的相关曲线的系统和方法
JP2012058748A (ja) * 2011-11-04 2012-03-22 Sony Corp 画素回路および表示装置

Also Published As

Publication number Publication date
JP2022133320A (ja) 2022-09-13
US9536904B2 (en) 2017-01-03
JP2024016069A (ja) 2024-02-06
CN111129039A (zh) 2020-05-08
WO2015097595A1 (en) 2015-07-02
TWI643174B (zh) 2018-12-01
CN105849796B (zh) 2020-02-07
KR20220046701A (ko) 2022-04-14
US20150187818A1 (en) 2015-07-02
JP6743222B2 (ja) 2020-08-19
JP2015188059A (ja) 2015-10-29
US20170104013A1 (en) 2017-04-13
DE112014006046T5 (de) 2016-09-15
KR102309629B1 (ko) 2021-10-07
KR102381859B1 (ko) 2022-04-04
KR20210123418A (ko) 2021-10-13
US9230996B2 (en) 2016-01-05
KR20160103017A (ko) 2016-08-31
US20160133651A1 (en) 2016-05-12
CN105849796A (zh) 2016-08-10
JP6501516B2 (ja) 2019-04-17
JP2019113862A (ja) 2019-07-11
CN117690933A (zh) 2024-03-12
KR102513764B1 (ko) 2023-03-24
KR20230044323A (ko) 2023-04-03
KR20240007724A (ko) 2024-01-16
JP2020202380A (ja) 2020-12-17
US9786690B2 (en) 2017-10-10
KR20220131554A (ko) 2022-09-28
JP7373025B2 (ja) 2023-11-01
TW201528240A (zh) 2015-07-16
TW201901649A (zh) 2019-01-01
TWI661414B (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
CN111129039B (zh) 发光装置
JP7194787B2 (ja) トランジスタ
US10115631B2 (en) Semiconductor device
JP2020074373A (ja) 半導体装置
KR102658554B1 (ko) 발광 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant