本発明の実施形態について説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施形態の記載内容に限定して解釈されるものではない。
(第1の実施形態)
第1の構成の表示装置について、構成を図1を用いて説明する。図1において、101は電流値検出回路、102は電源、103は補正回路、104は信号入力回路、105は電源線、106は配線、107はパネル、108はドライバ回路、109は画素、110(a)、及び110(b)はサブ画素である。
電源線105は画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)と接続され、配線106は画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)と接続され、電源線105は電流値検出回路101を介して電源102の正側と接続され、電源102の負側は配線106と接続され、電流値検出回路101は検出した電流を補正回路103へ出力し、補正回路103は補正信号を信号入力回路104へ出力し、信号入力回路104はドライバ回路108へ制御信号を出力していることを特徴とする半導体装置である。
電流値検出回路101、補正回路103、信号入力回路104、ドライバ回路108の機能について説明する。
電流値検出回路101は画素109が有するサブ画素110(a)、及びサブ画素110(b)をいずれか1つ発光させた場合の電源線105の電流値を検出し補正回路103に出力する機能を持ち、補正回路103は電流値検出回路101から得られたデータをもとに信号入力回路104にビデオ信号、スタートパルス、クロック、反転クロック等の制御信号などを補正する補正信号を出力する機能を持ち、信号入力回路104はドライバ回路108を動作させるためのビデオ信号、スタートパルス、クロック、反転クロック等の制御信号などをドライバ回路108に出力する機能を持ち、ドライバ回路108は画素109、及び画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)を発光輝度を制御する信号を出力する機能を持ち、サブ画素110(a)、及びサブ画素110(b)は一対の電極を持つ発光素子と発光素子を制御するための回路を含み、この回路はドライバ回路108から出力される信号により制御され、発光させるときは発光素子の一方の電極に電源線105の電位を入力し、発光させない場合は発光素子の一方の電極に電源線105の電位を入力しておらずフローティングとなっており、発光素子の他方の電極には配線106が接続されている。また、発光させるときに発光素子の一方の電極に電流を供給しても良い。
本発明は、欠陥画素を検出し、補正回路103で信号入力回路104から出力される制御信号を補正することで、欠陥画素を目立たなくする。これらの動作について、いくつかの動作期間に分けて説明する。
欠陥画素を検出する動作について説明する。欠陥画素の検出方法として、サブ画素毎に発光素子を発光させ、電源線105の電流値を電流値検出回路101で検出し、サブ画素毎の電流値を比較することで欠陥画素を検出している。例えば、点欠陥(ドライバ回路で発光させる制御信号を入力してもサブ画素の発光素子が発光しない状態)の場合は正常な画素に比べ電流値が大きくなる。その理由として、発光素子の点欠陥は、発光素子の一方の電極と他方の電極とがショートしている場合に発生するため、点欠陥が発生しているサブ画素の発光素子に電源線105の電位が入力されると点欠陥が発生しているサブ画素の発光素子の抵抗値は点欠陥が発生していないサブ画素の発光素子の抵抗値に比べ小さくなっているため、電源線105の電流値が点欠陥が発生していないサブ画素に比べ大きくなる。また、輝点欠陥(ドライバ回路から出力される制御信号に関係なくサブ画素の発光素子が常に発光している状態)の場合は正常な画素に比べ電流値が小さくなる。より詳細には全画素を非発光としたときの電源線105の電流値と正常な画素の電流値の差が小さい。その理由として、発光素子の輝点欠陥は、発光素子の一方の電極に他方の電極が接続された配線106よりも高い電位が印加されている場合に発生するため、輝点欠陥が発生しているサブ画素の発光素子に電源線105の電位が入力されても電源線105の電流値の変化量は小さい。
欠陥画素の補正方法について説明する。また、欠陥画素が点欠陥の場合と輝点欠陥の場合とに分けて説明する。
点欠陥の場合は、例えば画素108のサブ画素であるサブ画素110(a)、及びサブ画素110(b)のうちサブ画素110(a)が点欠陥となると、サブ画素110(a)は発光しないため、サブ画素110(b)のみで階調を表現する。ただし、サブ画素110(a)はドライバ回路108からの制御信号に関わらず非発光状態となっており、サブ画素110(b)のみで階調を表現する必要があるので、低階調は表現できるが高階調は表現することはできない。
輝点欠陥の場合は、例えば画素108のサブ画素であるサブ画素110(a)、及びサブ画素110(b)のうちサブ画素110(a)が輝点欠陥となると、サブ画素110(a)はドライバ回路108からの制御信号に関わらず常に発光し続けているため、サブ画素110(b)のみで階調を表現する。ただし、サブ画素110(a)が発光状態となっており、サブ画素110(b)のみで階調を表現する必要があるので、高階調は表現できるが低階調は表現することはできない。
これらの欠陥を電源線105の電流値から電流値検出回路101を用いて検出し、その電流値をもとに補正回路103で欠陥画素を判断し、その判断に基づき補正信号を信号入力回路104に出力する。そして、信号入力回路104は補正回路103から入力された補正信号をもとにドライバ回路108に制御信号を出力し、欠陥画素を目立たなくするように駆動をする。すなわち、異常な電流値を示す画素に対しては、欠陥が目立たないように補正した信号を入力することにより駆動する。
1つのサブ画素が点欠陥となった場合、例えばドライバ回路108から出力される信号(ビデオ信号)の補正には、残りのサブ画素で階調を表現するように補正すれば良い。このように補正することで、高階調の表現も可能となる。
また、1つのサブ画素が輝点欠陥となった場合においても、残りのサブ画素で階調を表現するように補正することで低階調も表現可能になる。
このようにして、欠陥画素が発生しても欠陥画素を目立たなくすることができるため、欠陥画素が発生しても不良とはなりにくい。
また、サブ画素が2つの場合について説明したが、サブ画素が3つでも良い。サブ画素が3つあると、それぞれの面積比を1:2:4としておけば、1つのサブ画素で表示可能な階調の8倍の階調を表示可能である。また、面積比を1:1:1としても良い。1:1:1とすることで、それぞれのサブ画素の劣化を同じにすることができる。サブ画素の数を増やすことで、ドライバ回路の規模をサブ画素を設けない場合に比べ小さくでき、消費電力も小さくすることができることを特徴とする。
また、2つの場合でもそれぞれの面積比を1:2としておけば、1つのサブ画素で表示可能な階調の4倍の階調を表示可能である。また、面積比を1:1としても良い。1:1とすることで、それぞれのサブ画素の劣化を同じにすることができる。
上述したように本実施の形態は、電源線105の電流値を検出することを特徴とする。電源線105の電流値を検出することで、電源線が複数ある場合、例えば、Rと、Gと、Bとに分ける場合やサブ画素で異なる電源線を接続する場合など、複数のサブ画素の電流値を同時に検出することができる。これにより、サブ画素の電流値検出期間を短くすることができる。
本実施の形態は、サブ画素110(a)、及びサブ画素110(b)に点欠陥、又は輝点欠陥が発生しているかをサブ画素毎の発光素子の電流値を検出することで調べる。
以上のことから、本発明では輝点欠陥、及び点欠陥などの欠陥が発生しても、複数のサブ画素と、欠陥画素の検出手段と、補正手段とを有していれば、欠陥面積に応じた階調の減少を抑制することができ、欠陥画素を目立たなくすることができる。
(第2の実施形態)
第2の構成の表示装置について、構成を図2を参照して説明する。図2において、201は電流値検出回路、102は電源、103は補正回路、104は信号入力回路、105は電源線、106は配線、107はパネル、108はドライバ回路、109は画素、110(a)、及び110(b)はサブ画素である。
電源102は画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)と接続され、配線106は画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)と接続され、電源線105は電源102の正側と接続され、電源102の負側は電流値検出回路201を介して配線106と接続され、電流値検出回路201は検出した電流を補正回路103へ出力し、補正回路103は補正信号を信号入力回路104へ出力し、信号入力回路104はドライバ回路108へ制御信号を出力していることを特徴とする半導体装置である。
電流値検出回路201、補正回路103、信号入力回路104、ドライバ回路108の機能について説明する。
電流値検出回路201は画素109を構成するサブ画素110(a)、及びサブ画素110(b)をいずれか1つ発光させた場合の対向電極に接続された配線106の電流値を検出し補正回路103に出力する機能を持ち、補正回路103は電流値検出回路201から得られたデータをもとに信号入力回路104にビデオ信号、スタートパルス、クロック、反転クロック等の制御信号などを補正する補正信号を出力する機能を持ち、信号入力回路104はドライバ回路108を動作させるためのビデオ信号、スタートパルス、クロック、反転クロック等の制御信号などをドライバ回路108に出力する機能を持ち、ドライバ回路108は画素109、及び画素109のサブ画素であるサブ画素110(a)、及びサブ画素110(b)を発光輝度を制御する信号を出力する機能を持ち、サブ画素110(a)、及びサブ画素110(b)は一対の電極を持つ発光素子と発光素子を制御するための回路を含み、この回路はドライバ回路108から出力される信号により制御され、発光させるときは発光素子の一方の電極に電源線105の電位を入力し、発光させない場合は発光素子の一方の電極に電源線105の電位を入力しておらずフローティングとなっており、発光素子の他方の電極には対向電極が接続された配線106が接続されている。また、発光させるときに発光素子の一方の電極に電流を供給しても良い。
本実施の形態は、欠陥画素を検出し、補正回路103で信号入力回路104から出力される制御信号を補正することで、欠陥画素を目立たなくする。これらの動作について、いくつかの動作期間に分けて説明する。
欠陥画素を検出する動作について説明する。欠陥画素の検出方法として、サブ画素毎に発光素子を発光させ、対向電極に接続された配線106の電流値を電流値検出回路201で検出し、サブ画素毎の電流値を比較することで欠陥画素を検出している。例えば、点欠陥(ドライバ回路で発光させる制御信号を入力してもサブ画素の発光素子が発光しない状態)の場合は正常な画素に比べ電流値が大きくなる。その理由として、発光素子の点欠陥は、発光素子の一方の電極と他方の電極とがショートしている場合に発生するため、点欠陥が発生しているサブ画素の発光素子に電源線105の電位が入力されると点欠陥が発生しているサブ画素の発光素子の抵抗値は点欠陥が発生していないサブ画素の発光素子の抵抗値に比べ小さくなっているため、対向電極に接続された配線106の電流値が点欠陥が発生していないサブ画素に比べ大きくなる。また、輝点欠陥(ドライバ回路から出力される制御信号に関係なくサブ画素の発光素子が常に発光している状態)の場合は正常な画素に比べ電流値が小さくなる。より詳細には全画素を非発光としたときの対向電極に接続された配線106の電流値と正常な画素の電流値の差が小さい。その理由として、発光素子の輝点欠陥は、発光素子の一方の電極に他方の電極が接続された配線106よりも高い電位が印加されている場合に発生するため、輝点欠陥が発生しているサブ画素の発光素子に電源線105の電位が入力されても配線106の電流値の変化量は小さい。
欠陥画素の補正方法について説明する。また、欠陥画素が点欠陥の場合と輝点欠陥の場合とに分けて説明する。
点欠陥の場合は、例えば画素108のサブ画素であるサブ画素110(a)、及びサブ画素110(b)のうちサブ画素110(a)が点欠陥となると、サブ画素110(a)は発光しないため、サブ画素110(b)のみで階調を表現する。ただし、サブ画素110(a)はドライバ回路108からの制御信号に関わらず非発光状態となっており、サブ画素110(b)のみで階調を表現する必要があるので、低階調は表現できるが高階調は表現することはできない。
輝点欠陥の場合は、例えば画素108のサブ画素であるサブ画素110(a)、及びサブ画素110(b)のうちサブ画素110(a)が輝点欠陥となると、サブ画素110(a)はドライバ回路108からの制御信号に関わらず常に発光し続けているため、サブ画素110(b)のみで階調を表現する。ただし、サブ画素110(a)が発光状態となっており、サブ画素110(b)のみで階調を表現する必要があるので、高階調は表現できるが低階調は表現することはできない。
これらの欠陥を有する画素を電流値検出回路201で検出した電流値をもとに補正回路103で判断し、その判断に基づき補正回路103は補正信号を信号入力回路104に出力する。信号入力回路104は入力された補正信号をもとにドライバ回路108に制御信号を出力し、欠点画素を目立たなくするような駆動をする。
このようにして、欠陥画素が発生しても欠陥画素を目立たなくすることができるため、欠陥画素が発生しても不良とはなりにくい。
また、サブ画素が2つの場合について説明したが、サブ画素が3つでも良い。サブ画素が3つあると、それぞれの面積比を1:2:4としておけば、1つのサブ画素で表示可能な階調の8倍の階調を表示可能である。また、面積比を1:1:1としても良い。1:1:1とすることで、それぞれのサブ画素の劣化を同じにすることができる。サブ画素の数を増やすことで、ドライバ回路の規模をサブ画素を設けない場合に比べ小さくでき、消費電力も小さくすることができることを特徴とする。
また、2つの場合でもそれぞれの面積比を1:2としておけば、1つのサブ画素で表示可能な階調の4倍の階調を表示可能である。また、面積比を1:1としても良い。1:1とすることで、それぞれのサブ画素の劣化を同じにすることができる。
本実施の形態は、配線106の電流値を検出することを特徴とする。配線106の電流値を検出することで、電源線が複数ある場合などでも配線106は全画素に共通となっているので、回路規模を増やすことなく発光素子の電流値を検出できる。
本実施の形態は、サブ画素110(a)、及びサブ画素110(b)に点欠陥、又は輝点欠陥が発生しているかをサブ画素毎の発光素子の電流値を検出することで調べる。また、本発明では、回路規模を小さくできる。特に、補正回路103の回路規模は小さくすることができる。
(第3の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図3を参照して説明する。
図3において、301、及び302は電源線、303は抵抗素子、304はスイッチング素子、305はアナログデジタル変換回路である。
電源線301は抵抗素子303の一方の端子、及びスイッチング素子304の一方の端子と接続され、電源線302は抵抗素子303の他方の端子、スイッチング素子304の他方の端子、及びアナログデジタル変換回路305の入力と接続されている。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
抵抗素子303は抵抗成分を持つ抵抗素子であり、スイッチング素子304はスイッチング特性を持つスイッチング素子であり、アナログデジタル変換回路305は抵抗素子303の他方の端子の電位をデジタル値に変換する回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合の電流値を検出する。発光素子を発光させると、その発光素子の特性に応じた電流が電源線302から抵抗素子303を介して電源線301へ流れる。電源線301は電源102と接続されているため、抵抗素子303の他方の端子の電位は、第1の実施形態の場合では抵抗素子303の一方の端子から抵抗素子303の電圧降下した電圧分引いた値となり、第2の実施形態の場合では電圧降下した電圧分足した値となる。こうして、サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合に電源線302に流れる電流値を電圧に変換して、アナログデジタル変換回路305へ入力される。また、このときスイッチング素子304はOFFとする。
また、スイッチング素子304が抵抗素子303と並列に接続されている。これは、通常状態において、複数のサブ画素110(a)、及びサブ画素110(b)の発光素子を発光させ、表示画像を表示している場合、電源線302に流れる電流値はサブ画素毎の発光素子を発光させた場合の電流値に比べ極端に大きくなる。そのため、抵抗素子303による電圧降下が大きくなり、電源線105、及び対向電極に接続された配線106に印加される電圧が小さくなってしまう。そのため、通常駆動時は、スイッチング素子304をONとし、抵抗素子303の影響をなくす必要がある。
抵抗素子303の抵抗値の値は、電圧降下した後の電源線302の電位が、電源102の正側の電位と負側の電位との間となるように設定する。それにより、電圧降下の影響を小さくすることができ、より正確な発光素子の特性を検出することができる。
(第4の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図4を用いて説明する。
図4において、301、及び302は電源線、303は抵抗素子、304はスイッチング素子、305はアナログデジタル変換回路、306はノイズ低減回路である。
電源線301は抵抗素子303の一方の端子、及びスイッチング素子304の一方の端子と接続され、電源線302は抵抗素子303の他方の端子、スイッチング素子304の他方の端子、及びノイズ低減回路306の入力と接続され、ノイズ低減回路306の出力はアナログデジタル変換回路305の入力と接続されている。また、電源線301は電源102の正側(第1の実施形態)、及び負側と接続され(第2の実施形態)、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
抵抗素子303は抵抗成分を持つ抵抗素子であり、スイッチング素子304はスイッチング特性を持つスイッチング素子であり、アナログデジタル変換回路305は抵抗素子303の他方の端子の電位をデジタル値に変換する回路であり、ノイズ低減回路306は抵抗素子303の他方の端子の電位に発生しているノイズを低減する回路である。また、デジタル値でなくても補正回路103で認識できる値であれば何を用いても良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合の電流値を検出する。発光素子を発光させると、その発光素子の特性に応じた電流が電源線302から抵抗素子303を介して電源線301へ流れる。電源線301は電源102と接続されているため、抵抗素子303の他方の端子の電位は、第1の実施形態の場合では抵抗素子303の一方の端子から、抵抗素子303の電圧降下した電圧分引いた値となり、第2の実施形態の場合では電圧降下した電圧分足した値となる。こうして、サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合に電源線302に流れる電流値を電圧に変換して、ノイズ低減回路306へ入力し、ノイズを低減してからアナログデジタル変換回路305の入力へ出力される。また、このときスイッチング素子304はOFFとする。
また、スイッチング素子304が抵抗素子303と並列に接続されている。これは、通常状態において、複数のサブ画素110(a)、及びサブ画素110(b)の発光素子を発光させ、表示画像を表示している場合、電源線302に流れる電流値はサブ画素毎の発光素子を発光させた場合の電流値に比べ極端に大きくなる。そのため、抵抗素子303による電圧降下が大きくなり、電源線105、及び対向電極に接続された配線106に印加される電圧が小さくなってしまう。そのため、通常駆動時は、スイッチング素子304をONとし、抵抗素子303の影響をなくす必要がある。
抵抗素子303の抵抗値の値は、電圧降下した後の電源線302の電位が、電源102の正側の電位と負側の電位との間となることを特徴とする。電源102の正側の電位と負側の電位間のとにすることで、電圧降下の影響を小さくすることができ、より正確な発光素子の特性を検出することができる。
(第5の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図5を用いて説明する。
図5において、301、及び302は電源線、303は抵抗素子、304はスイッチング素子、305はアナログデジタル変換回路、307は増幅回路である。
電源線301は抵抗素子303の一方の端子、及びスイッチング素子304の一方の端子と接続され、電源線302は抵抗素子303の他方の端子、スイッチング素子304の他方の端子、及び増幅回路307の入力と接続され、増幅回路307の出力はアナログデジタル変換回路305の入力と接続されている。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
抵抗素子303は抵抗成分を持つ抵抗素子であり、スイッチング素子304はスイッチング特性を持つスイッチング素子であり、アナログデジタル変換回路305は抵抗素子303の他方の端子の電位をデジタル値に変換する回路であり、増幅回路307は抵抗素子303の他方の端子の電位を増幅するための回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合の電流値を検出する。発光素子を発光させると、その発光素子の特性に応じた電流が電源線302から抵抗素子303を介して電源線301へ流れる。電源線301は電源102と接続されているため、抵抗素子303の他方の端子の電位は、第1の実施形態の場合では抵抗素子303の一方の端子から抵抗素子303の電圧降下した電圧分引いた値となり、第2の実施形態の場合では電圧降下した電圧分足した値となる。こうして、サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合に電源線302に流れる電流値を電圧に変換して、増幅回路307へ入力し、増幅してからアナログデジタル変換回路305の入力へ出力される。また、このときスイッチング素子304はOFFとする。
また、スイッチング素子304が抵抗素子303と並列に接続されている。これは、通常状態において、複数のサブ画素110(a)、及びサブ画素110(b)の発光素子を発光させ、表示画像を表示している場合、電源線302に流れる電流値はサブ画素毎の発光素子を発光させた場合の電流値に比べ極端に大きくなる。そのため、抵抗素子303による電圧降下が大きくなり、電源線105、及び対向電極に接続された配線106に印加される電圧が小さくなってしまう。そのため、通常駆動時は、スイッチング素子304をONとし、抵抗素子303の影響をなくす必要がある。
抵抗素子303の抵抗値の値は、電圧降下した後の電源線302の電位が、電源102の正側の電位と負側の電位との間となるように設定する。それにより、電圧降下の影響を小さくすることができ、より正確な発光素子の特性を検出することができる。
(第6の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図6を用いて説明する。
図6において、301、及び302は電源線、303は抵抗素子、304はスイッチング素子、305はアナログデジタル変換回路、306はノイズ低減回路、307は増幅回路である。
電源線301は抵抗素子303の一方の端子、及びスイッチング素子304の一方の端子と接続され、電源線302は抵抗素子303の他方の端子、スイッチング素子304の他方の端子、及びノイズ低減回路306の入力と接続され、ノイズ低減回路の出力は増幅回路307の入力と接続され、増幅回路307の出力はアナログデジタル変換回路305の入力と接続されている。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
抵抗素子303は抵抗成分を持つ抵抗素子であり、スイッチング素子304はスイッチング特性を持つスイッチング素子であり、アナログデジタル変換回路305は抵抗素子303の他方の端子の電位をデジタル値に変換する回路であり、ノイズ低減回路306は抵抗素子303の他方の端子の電位に発生しているノイズを低減する回路であり、増幅回路307は抵抗素子303の他方の端子の電位を増幅するための回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合の電流値を検出する。発光素子を発光させると、その発光素子の特性に応じた電流が電源線302から抵抗素子303を介して電源線301へ流れる。電源線301は電源102と接続されているため、抵抗素子303の他方の端子の電位は、第1の実施形態の場合では抵抗素子303の一方の端子から抵抗素子303の電圧降下した電圧分引いた値となり、第2の実施形態の場合では電圧降下した電圧分足した値となる。こうして、サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させた場合に電源線302に流れる電流値を電圧に変換して、ノイズ低減回路306へ入力してノイズを低減してから、増幅回路307の入力へ出力し、増幅してからアナログデジタル変換回路305の入力へ出力される。また、このときスイッチング素子304はOFFとする。
また、スイッチング素子304が抵抗素子303と並列に接続されている。これは、通常状態において、複数のサブ画素110(a)、及びサブ画素110(b)の発光素子を発光させ、表示画像を表示している場合、電源線302に流れる電流値はサブ画素毎の発光素子を発光させた場合の電流値に比べ極端に大きくなる。そのため、抵抗素子303による電圧降下が大きくなり、電源線105、及び対向電極に接続された配線106に印加される電圧が小さくなってしまう。そのため、通常駆動時は、スイッチング素子304をONとし、抵抗素子303の影響をなくす必要がある。
抵抗素子303の抵抗値の値は、電圧降下した後の電源線302の電位が、電源102の正側の電位と負側の電位との間となることを特徴とする。電源102の正側の電位と負側の間の電位とにすることで、電圧降下の影響を小さくすることができ、より正確な発光素子の特性を検出することができる。
(第7の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図7を用いて説明する。
図7において、301、及び302は電源線、703は定電流源、704はセレクト回路、305はアナログデジタル変換回路であることを特徴とする半導体装置である。
電源線301はセレクト回路704の第1の端子と接続され、電源線302はセレクト回路704の第2の端子、及びアナログデジタル変換回路305の入力と接続され、定電流源703はセレクト回路704の第3の端子と接続されている。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されている。
定電流源703は一定の電流を流す回路であり、セレクト回路704は第2の端子を第1の端子、及び第3の端子のいずれかに接続するかを選択する回路であり、アナログデジタル変換回路305は電源線302の電位をデジタル値に変換する回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させる場合に、通常駆動では、セレクト回路704の第1の端子と第2の端子とが接続されている。すなわち電源線301と電源線302とが接続されている。本実施形態では、サブ画素110(a)、及びサブ画素110(b)の発光素子の点欠陥、輝点欠陥、又は正常かを判断するために、定電流源703を用いる。セレクト回路704の第2の端子と第3の端子とを接続することで、サブ画素110(a)、及びサブ画素110(b)の発光素子に定電流を流し、それによる電源線302の電位の変化を調べる。こうして、電源線302の電位をアナログデジタル変換回路305へ入力する。
本実施形態では、アナログデジタル変換回路305の入力からサブ画素110(a)、及びサブ画素110(b)の発光素子までに、通常駆動と同様に回路群、抵抗素子、及び容量素子といったものがないため、ノイズが少なく、通常駆動と同じ条件でサブ画素毎の発光素子特性を調べることができる。
(第8の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図8を用いて説明する。
図8において、301、及び302は電源線、703は定電流源、704はセレクト回路、305はアナログデジタル変換回路、306はノイズ低減回路である。
電源線301はセレクト回路704の第1の端子と接続され、電源線302はセレクト回路704の第2の端子、及びノイズ低減回路306の入力と接続され、定電流源703はセレクト回路704の第3の端子と接続され、ノイズ低減回路306の出力はアナログデジタル変換回路305の入力と接続している。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
定電流源703は一定の電流を流す回路であり、セレクト回路704は第2の端子を第1の端子、及び第3の端子のいずれかに接続するかを選択する回路であり、アナログデジタル変換回路305は電源線302の電位をデジタル値に変換する回路であり、ノイズ低減回路306は電源線302の電位に発生しているノイズを低減する回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させる場合に、通常駆動では、セレクト回路704の第1の端子と第2の端子とが接続されている。すなわち電源線301と電源線302とが接続されている。本実施形態では、サブ画素110(a)、及びサブ画素110(b)の発光素子の点欠陥、輝点欠陥、又は正常かを判断するために、定電流源703を用いる。セレクト回路704の第2の端子と第3の端子とを接続することで、サブ画素110(a)、及びサブ画素110(b)の発光素子に定電流を流し、それによる電源線302の電位の変化を調べる。こうして、電源線302の電位をノイズ低減回路306の入力に出力しノイズを低減してから、アナログデジタル変換回路305へ入力する。
本実施形態では、アナログデジタル変換回路305の入力からサブ画素110(a)、及びサブ画素110(b)の発光素子までに、通常駆動同様に回路群、抵抗素子、及び容量素子といったものがないため、ノイズが少なく、通常駆動と同じ条件でサブ画素毎の発光素子特性を調べることができる。
(第9の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図9を用いて説明する。
図29において、301、及び302は電源線、703は定電流源、704はセレクト回路、305はアナログデジタル変換回路、307は増幅回路である。
電源線301はセレクト回路704の第1の端子と接続され、電源線302はセレクト回路704の第2の端子、及び増幅回路307の入力と接続され、定電流源703はセレクト回路704の第3の端子と接続され、増幅回路307の出力はアナログデジタル変換回路305の入力と接続している。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
定電流源703は一定の電流を流す回路であり、セレクト回路704は第2の端子を第1の端子、及び第3の端子のいずれかに接続するかを選択する回路であり、アナログデジタル変換回路305は電源線302の電位をデジタル値に変換する回路であり、増幅回路307は電源線302の電位を増幅するための回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させる場合に、通常駆動では、セレクト回路704の第1の端子と第2の端子とが接続されている。すなわち電源線301と電源線302とが接続されている。本実施形態では、サブ画素110(a)、及びサブ画素110(b)の発光素子の点欠陥、輝点欠陥、又は正常かを判断するために、定電流源703を用いる。セレクト回路704の第2の端子と第3の端子とを接続することで、サブ画素110(a)、及びサブ画素110(b)の発光素子に定電流を流し、それによる電源線302の電位の変化を調べる。こうして、電源線302の電位を増幅回路307の入力に出力し電位を増幅してから、アナログデジタル変換回路305へ入力する。
本実施形態では、アナログデジタル変換回路305の入力からサブ画素110(a)、及びサブ画素110(b)の発光素子までに、通常駆動と異なるような回路群、抵抗素子、及び容量素子といったものがないため、ノイズが少なく、通常駆動と同じ条件でサブ画素毎の発光素子特性を調べることができる。
(第10の実施形態)
第1の実施形態及び第2の実施形態において説明した電流値検出回路101、及び電流値検出回路201の一例の構成を図10を用いて説明する。
図10において、301、及び302は電源線、703は定電流源、704はセレクト回路、305はアナログデジタル変換回路、306はノイズ低減回路、307は増幅回路である。
電源線301はセレクト回路704の第1の端子と接続され、電源線302はセレクト回路704の第2の端子、及びノイズ低減回路306の入力と接続され、定電流源703はセレクト回路704の第3の端子と接続され、ノイズ低減回路306の出力は増幅回路307の入力と接続され、増幅回路307の出力は、アナログデジタル変換回路305の入力と接続している。また、電源線301は電源102の正側(第1の実施形態)、及び負側(第2の実施形態)と接続され、電源線302は電源線105(第1の実施形態)、及び配線106(第2の実施形態)と接続されていることを特徴とする半導体装置である。
定電流源703は一定の電流を流す回路であり、セレクト回路704は第2の端子を第1の端子、及び第3の端子のいずれかに接続するかを選択する回路であり、アナログデジタル変換回路305は電源線302の電位をデジタル値に変換する回路であり、ノイズ低減回路306は電源線302の電位に発生しているノイズを低減する回路であり、増幅回路307は電源線302の電位を増幅するための回路である。また、デジタル値でなくても補正回路103で認識できる値であればなんでも良い。
サブ画素110(a)、及びサブ画素110(b)の発光素子を発光させる場合に、通常駆動では、セレクト回路704の第1の端子と第2の端子とが接続されている。すなわち電源線301と電源線302とが接続されている。本実施形態では、サブ画素110(a)、及びサブ画素110(b)の発光素子の点欠陥、輝点欠陥、又は正常かを判断するために、定電流源703を用いる。セレクト回路704の第2の端子と第3の端子とを接続することで、サブ画素110(a)、及びサブ画素110(b)の発光素子に定電流を流し、それによる電源線302の電位の変化を調べる。こうして、電源線302の電位をノイズ低減回路306の入力に出力してノイズを低減し、さらにそれを増幅回路307の入力に出力し電位を増幅してから、アナログデジタル変換回路305へ入力する。
本実施形態では、アナログデジタル変換回路305の入力からサブ画素110(a)、及びサブ画素110(b)の発光素子までに、通常駆動と異なるような回路群、抵抗素子、及び容量素子といったものがないため、ノイズが少なく、通常駆動と同じ条件でサブ画素毎の発光素子特性を調べることができる。
(第11の実施形態)
第3の実施形態乃至第10の実施形態において説明したアナログデジタル変換回路305の一例の構成を図11を用いて説明する。
図11において、1101はデータ信号入力線、1102は電源、1103はオペアンプ、1104(a)、及び1104(b)は抵抗素子、1105は比較電位(1行目)、1106は比較電位(2行目)、1107は比較電位(n−1行目)、1108は比較電位(n行目)、1109はオペアンプ出力であることを特徴とする半導体装置である。
オペアンプ1103の第1の入力端子には、データ入力線1101が入力され、電源1102は抵抗素子1104(a)、及び複数の抵抗素子1104(b)を介して基準電位(グランド電位)と接続され、抵抗素子1104(b)に発生する電位を比較電位とし、オペアンプ1103の第2の入力端子へ入力されている。
データ入力線1101は電源線302の電位、又は増幅された電源線302の電位であり、オペアンプ1103は第1の入力端子と第2の入力端子の電位を比較し、どちらが大きいか判断する回路であり、電源1102から抵抗素子1104(a)、及び複数の抵抗素子1104(b)を介して基準電位に接続されている回路群はオペアンプ1103の第2の入力端子にそれぞれ異なる電位を入力するための回路である。抵抗素子1104(a)、及び複数の抵抗素子1104(b)の両端の電位は電源1102と基準電圧との電位を抵抗分割した電位を出力する。こうして、データ入力線1101の電位と比較電位1105、比較電位1106、比較電位1107、及び比較電位1108の電位とをオペアンプ1103により比較することでデータ入力線1101の電位を検出することができる。
また、本実施形態ではデータ入力線1101の電位をデジタルへ変換していないが、ある程度の電位の値を調べることができる。そのため、必ずしもアナログ値をデジタル値に変換しなくても、このようなコンパレータ回路を使っても良い。
また、オペアンプ1103でなくても、第1の入力端子と第2の入力端子の電位を比較できる回路であれば良い。さらに、オペアンプ1103の数はいくつでも良いが、2個にすると望ましい。理由として、2つのオペアンプ1103の第2の入力端子に接続する電位をそれぞれ最大時の電位と最小時の電位としておけば第1の入力端子に入力される電位が最大時の電位以上、又は最小時の電位以下となれば画素に欠陥があると判断する。最大時の電位、及び最小時の電位はデータ入力線1101の電位のばらつきを考慮して決定される。
(第12の実施形態)
第3の実施形態乃至第10の実施形態において説明したノイズ低減回路306の一例の構成を図12を用いて説明する。
図12において、1201はデータ入力線、1202はデータ出力線、1203は抵抗素子、1204は容量素子である。
データ入力線1201は抵抗素子1203の一方、及び容量素子1204の一方の電極と接続され、容量素子1204の他方の電極は基準電位と接続され、抵抗素子1203の他方はデータ出力線1202と接続されていることを特徴とする半導体装置である。
抵抗素子1203の抵抗値をR[Ω]とし、容量素子1204の容量値をC[μF]とすると、ノイズ周波数が1/2πRCよりも高い周波数のノイズをカットする。そのため、高周波のノイズを低減することができる。
(第13の実施形態)
第3の実施形態乃至第10の実施形態において説明した増幅回路307の一例の構成を図13を用いて説明する。
図13において、1301はデータ入力線、1302はデータ出力線、1303はオペアンプ、1304、1305は抵抗素子である。
データ入力線1301はオペアンプ1303の第1の入力端子に入力され、オペアンプ1303の第2の入力端子は抵抗素子1304の一方の端子、及び抵抗素子1305の一方の端子と接続され、抵抗素子1305の他方の端子は基準電位と接続され、抵抗素子1304の他方の端子はオペアンプ1303の出力であるデータ出力線1302と接続されていることを特徴とする半導体装置である。
抵抗素子1304の抵抗値をR(4)[Ω]とし、抵抗素子1305の抵抗値をR(5)[Ω]とし、データ入力線1301から入力される電位をVsinとすると、データ出力線1302の電位Vout=Vin・{[R(4)+R(5)]/R(5)}となる。こうして、電源線302から得られる電位を増幅することができ、アナログデジタル変換回路305でアナログ値からデジタル値へ変換するときに変換しやすくなる。
(第14の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図14を用いて説明する。
図14において、1401はソースドライバ、1402はゲートドライバ、1404、及び1405はソース信号線、1406はゲート信号線、1409は電源線、1411は画素、1412及び1413はサブ画素、1414、1415、1416及び1417はTFT、1420及び1421は一対の電極を持つ容量素子、1422及び1423は一対の電極を持つ発光素子、1424は発光素子1422の他方の電極、及び発光素子1423の他方の電極である対向電極である。なお、本実施形態において、TFT1414及びTFT1415はP型薄膜トランジスタであり、TFT1416及びTFT1417はN型の薄膜トランジスタである。
ソースドライバ1401はソース信号線1404及びソース信号線1405と接続され、これら信号線にビデオ信号を出力し、ゲートドライバ1402はゲート信号線1406と接続され、走査し、電源線1409はTFT1414のソースとドレインうち一方、及びTFT1415のソースとドレインのうち一方と接続され、TFT1414のソースとドレインのうち他方は発光素子1422の一方の電極と接続されTFT1415のソースとドレインのうち他方は発光素子1423の一方の電極と接続され、TFT1414のゲートは容量素子1420の一方の電極及びTFT1416のソースとドレインのうち一方と接続され、TFT1415のゲートは容量素子1421の一方の電極及びTFT1417のソースとドレインのうち一方と接続され、容量素子1420の他方の電極及び容量素子1421の他方の電極は電源線1409と接続され、TFT1416のソースとドレインのうち他方はソース信号線1404と接続され、TFT1417のソースとドレインのうち他方はソース信号線1405と接続され、TFT1416のゲート及びTFT1417のゲートはゲート信号線1406と接続されている。
TFT1416がONとなったときソース信号線1404からTFT1414のゲート及び容量素子1420の一方の電極へビデオ信号が書き込まれ、TFT1417がONとなったときソース信号線1405からTFT1415のゲート及び容量素子1421の一方の電極へビデオ信号が書き込まれる。また、TFT1416のゲート及びTFT1417のゲートは共通のゲート信号線1406と接続されているため、同時にONする。TFT1414及びTFT1415はゲートに入力されたビデオ信号と電源線1409の電位の関係で流れる電流値が決まり、それに従い発光素子1422及び発光素子1423に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。このようにサブ画素において、発光素子に流れる電流を制御するTFT等を発光素子の発光階調を決定する回路とも言う。ビデオ信号はサブ画素1412及びサブ画素1413で別々に入力するため、サブ画素1412とサブ画素1413で発光輝度を変えることが可能である。そのため、例えば発光素子1422と発光素子1423の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。
上記の駆動方法では、発光素子1422、及び発光素子1423に流れる電流値により発光輝度を決定したが、発光時間により発光輝度を決定することもできる。これについて、以下に説明する。
本発明は、ソース信号線1404、及びソース信号線1405から入力されるビデオ信号をTFT1414、及びTFT1415をON、又はOFFする電位の2値とする。こうすることで、発光、又は非発光のいずれかの状態を選択することができる。また、この場合1フレーム期間を複数のサブフレーム期間に分割することで、発光階調を表現する。例えば、1フレームを6つのサブフレームに分割し、それぞれの発光時間を1:2:4:8:16:32とし、それぞれをサブフレームを組み合わせることで64階調の発光階調を表現することができる。しかし、これに限定されるものではなく、例えば、1:2:4:8:8:8:8:8:8:8としも良い。この場合、16と32をそれぞれ2つの8と4つの8に分割したのと同様となる。
上記の発光時間により発光階調を表現す方法において、消去期間を設けても良い。消去期間とは1フレーム期間を複数のサブフレームに分け、ある発光素子を発光させた場合に、次のサブフレームまで、発光し続けるのではなくサブフレーム期間の途中で発光を止めることである。その方法として、TFT1414、及びTFT1415をOFFすると良い。これを実現するために、サブフレーム期間を2つに分割し、一方の期間では書込み動作、他方の期間では消去動作をすると良い。消去動作ではソース信号線1404、及びソース信号線1405からTFT1414、及びTFT1415をOFFするようなビデオ信号が出力される。
本実施形態では、ソース信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
TFT1416、及びTFT1417はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1414、及びTFT1415もスイッチング素子として動作させても良い。また、TFT1414及びTFT1415の動作が線形領域となるようにすれば、TFT1414、及びTFT1415の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第15の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図15を用いて説明する。
図15において、1501はソースドライバ、1502はゲートドライバ、1504はソース信号線、1506及び1507はゲート信号線、1509は電源線、1511は画素、1512及び1513はサブ画素、1514、1515、1516及び1517はTFT、1520及び1521は一対の電極を持つ容量素子、1522及び1523は一対の電極を持つ発光素子、1524は発光素子1522の他方の電極、及び発光素子1523の他方の電極である対向電極であることを特徴とする。なお、本実施形態において、TFT1514及びTFT1515はP型薄膜トランジスタであり、TFT1516及びTFT1517はN型の薄膜トランジスタである。
ソースドライバ1501はソース信号線1504と接続され、ビデオ信号をソース信号線1504に出力し、ゲートドライバ1502はゲート信号線1506及びゲート信号線1507と接続され、走査し、電源線1509はTFT1514のソースとドレインうち一方、及びTFT1515のソースとドレインのうち一方と接続され、TFT1514のソースとドレインのうち他方は発光素子1522の一方の電極と接続されTFT1515のソースとドレインのうち他方は発光素子1523の一方の電極と接続され、TFT1514のゲートは容量素子1520の一方の電極、及びTFT1516のソースとドレインのうち一方と接続され、TFT1515のゲートは容量素子1521の一方の電極、及びTFT1517のソースとドレインのうち一方と接続され、容量素子1520の他方の電極、及び容量素子1521の他方の電極は電源線1509と接続され、TFT1516のソースとドレインのうち他方、及びTFT1517のソースとドレインのうち他方はソース信号線1504と接続され、TFT1516のゲートはゲート信号線1506と接続され、TFT1517のゲートはゲート信号線1507と接続されている。
TFT1516、がONとなったときソース信号線1504からTFT1514のゲート、及び容量素子1520の一方の電極へビデオ信号が書き込まれ、TFT1517がONとなったときソース信号線1504からTFT1515のゲート、及び容量素子1521の一方の電極へビデオ信号が書き込まれる。また、TFT1516のゲートはゲート信号線1506と接続され、TFT1517のゲートはゲート信号線1507と接続されているため、別々にONするため、ソース信号線1504は共通とすることができる。TFT1514、及びTFT1515はゲートに入力されたビデオ信号と電源線1509の電位の関係で流れる電流値が決まり、それに従い発光素子1522及び発光素子1523に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素1512、及びサブ画素1513で別々に入力するため、サブ画素1512とサブ画素1513で発光輝度を変えることが可能である。そのため、例えば、発光素子1522と発光素子1523の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。
上記の駆動方法では、発光素子1522、及び発光素子1523に流れる電流値により発光輝度を決定したが、発光時間により発光輝度を決定することもできる。これについて、以下に説明する。
本発明は、ソース信号線1504から入力されるビデオ信号をTFT1514、及びTFT1515をON、又はOFFする電位の2値とする。こうすることで、発光、又は非発光のいずれかの状態を選択することができる。また、この場合1フレーム期間を複数のサブフレーム期間に分割することで、発光階調を表現する。例えば、1フレームを6つのサブフレームに分割し、それぞれの発光時間を1:2:4:8:16:32とし、それぞれをサブフレームを組み合わせることで64階調の発光階調を表現することができる。しかし、これに限定されるものではなく、例えば、1:2:4:8:8:8:8:8:8:8としも良い。この場合、16と32をそれぞれ2つの8と4つの8に分割したのと同様となる。
上記の発光時間により発光階調を表現す方法において、消去期間を設けても良い。消去期間とは1フレーム期間を複数のサブフレームに分け、ある発光素子を発光させた場合に、次のサブフレームまで、発光し続けるのではなくサブフレーム期間の途中で発光を止めることである。その方法として、TFT1514、及びTFT1515をOFFすると良い。これを実現するために、サブフレーム期間を2つに分割し、一方の期間では書込み動作、他方の期間では消去動作をすると良い。消去動作ではソース信号線1504からTFT1514、及びTFT1515をOFFするようなビデオ信号が出力される。
本実施形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
TFT1516、及びTFT1517はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1514、及びTFT1515もスイッチング素子として動作させても良い。また、TFT1514及びTFT1515の動作が線形領域となるようにすれば、TFT1514、及びTFT1515の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第16の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図16を用いて説明する。
図16において、1601はソースドライバ、1602はゲートドライバ、1604、及び1605はソース信号線、1606はゲート信号線、1609は電源線、1611は画素、1612及び1613はサブ画素、1614、1615、1616及び1617はTFT、1620、及び1621は一対の電極を持つ容量素子、1622、及び1623は一対の電極を持つ発光素子、1624は発光素子1622の他方の電極、及び発光素子1623の他方の電極である対向電極である。なお、本実施形態において、TFT1614、TFT1615、TFT1616及びTFT1617はN型薄膜トランジスタである。
ソースドライバ1601はソース信号線1604、及びソース信号線1605と接続され、これら信号線にビデオ信号を出力し、ゲートドライバ1602はゲート信号線1606と接続され、走査し、電源線1609はTFT1614のソースとドレインうち一方、及びTFT1615のソースとドレインのうち一方と接続され、TFT1614のソースとドレインのうち他方は発光素子1622の一方の電極と接続されTFT1615のソースとドレインのうち他方は発光素子1623の一方の電極と接続され、TFT1614のゲートは容量素子1620の一方の電極、及びTFT1616のソースとドレインのうち一方と接続され、TFT1615のゲートは容量素子1621の一方の電極及びTFT1617のソースとドレインのうち一方と接続され、容量素子1620の他方の電極及び容量素子1621の他方の電極は電源線1609と接続され、TFT1616のソースとドレインのうち他方はソース信号線1604と接続され、TFT1617のソースとドレインのうち他方はソース信号線1605と接続され、TFT1616のゲート、及びTFT1616のゲートはゲート信号線1606と接続されている。
TFT1616がONとなったときソース信号線1604からTFT1614のゲート及び容量素子1620の一方の電極へビデオ信号が書き込まれ、TFT1617がONとなったときソース信号線1605からTFT1615のゲート、及び容量素子1621の一方の電極へビデオ信号が書き込まれる。また、TFT1616のゲート、及びTFT1617のゲートは共通のゲート信号線1606と接続されているため、同時にONする。TFT1614及びTFT1615はゲートに入力されたビデオ信号と電源線1609の電位の関係で流れる電流値が決まり、それに従い発光素子1622、及び発光素子1623に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素1612及びサブ画素1613で別々に入力するため、サブ画素1612とサブ画素1613で発光輝度を変えることが可能である。そのため、例えば、発光素子1622と発光素子1623の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。
上記の駆動方法では、発光素子1622、及び発光素子1623に流れる電流値により発光輝度を決定したが、発光時間により発光輝度を決定することもできる。これについて、以下に説明する。
本実施の形態は、ソース信号線1604、及びソース信号線1605から入力されるビデオ信号をTFT1614、及びTFT1615をON、又はOFFする電位の2値とする。こうすることで、発光、又は非発光のいずれかの状態を選択することができる。また、この場合1フレーム期間を複数のサブフレーム期間に分割することで、発光階調を表現する。例えば、1フレームを6つのサブフレームに分割し、それぞれの発光時間を1:2:4:8:16:32とし、それぞれをサブフレームを組み合わせることで64階調の発光階調を表現することができる。しかし、これに限定されるものではなく、例えば、1:2:4:8:8:8:8:8:8:8としも良い。この場合、16と32をそれぞれ2つの8と4つの8に分割したのと同様となる。
上記の発光時間により発光階調を表現す方法において、消去期間を設けても良い。消去期間とは1フレーム期間を複数のサブフレームに分け、ある発光素子を発光させた場合に、次のサブフレームまで、発光し続けるのではなくサブフレーム期間の途中で発光を止めることである。その方法として、TFT1614、及びTFT1615をOFFすると良い。これを実現するために、サブフレーム期間を2つに分割し、一方の期間では書込み動作、他方の期間では消去動作をすると良い。消去動作ではソース信号線1604、及びソース信号線1605からTFT1614、及びTFT1615をOFFするようなビデオ信号が出力される。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ソース信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いソース信号線も複数にしも良い。
本実施の形態では画素1611が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでの作製が可能であることを特徴とする。
TFT1616、及びTFT1617はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1614、及びTFT1615もスイッチング素子として動作させても良い。その場合、TFT1614及びTFT1615の動作が線形領域となるようにすれば、TFT1614、及びTFT1615の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第17の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図17を用いて説明する。
図17において、1701はソースドライバ、1702はゲートドライバ、1704はソース信号線、1706、及び1707はゲート信号線、1709は電源線、1711は画素、1712、及び1713はサブ画素、1714、1715、1716、及び1717はTFT、1720及び1721は一対の電極を持つ容量素子、1722及び1723は一対の電極を持つ発光素子、1724は発光素子1722の他方の電極、及び発光素子1723の他方の電極である対向電極である。なお、本実施形態において、TFT1714、TFT1715、TFT1716及びTFT1717はN型薄膜トランジスタである。
ソースドライバ1701はソース信号線1704と接続され、ビデオ信号を出力し、ゲートドライバ1702はゲート信号線1706、及びゲート信号線1707と接続され、走査し、電源線1709はTFT1714のソースとドレインうち一方、及びTFT1715のソースとドレインのうち一方と接続され、TFT1714のソースとドレインのうち他方は発光素子1722の一方の電極と接続されTFT1715のソースとドレインのうち他方は発光素子1723の一方の電極と接続され、TFT1714のゲートは容量素子1720の一方の電極、及びTFT1716のソースとドレインのうち一方と接続され、TFT1517のゲートは容量素子1721の一方の電極、及びTFT1717のソースとドレインのうち他方と接続され、容量素子1720の他方の電極、及び容量素子1721の他方の電極は電源線1709と接続され、TFT1716のソースとドレインのうち他方、及びTFT1717のソースとドレインのうち他方はソース信号線1704と接続され、TFT1716のゲートはゲート信号線1706と接続され、TFT1717のゲートはゲート信号線1707と接続されている。
TFT1716、がONとなったときソース信号線1704からTFT1714のゲート、及び容量素子1720の一方の電極へビデオ信号が書き込まれ、TFT1717がONとなったときソース信号線1704からTFT1715のゲート、及び容量素子1721の一方の電極へビデオ信号が書き込まれる。また、TFT1716のゲートはゲート信号線1706と接続され、TFT1717のゲートはゲート信号線1707と接続されているため、別々にONするため、ソース信号線1704は共通とすることができる。TFT1714、及びTFT1715はゲートに入力されたビデオ信号と電源線1709の電位の関係で流れる電流値が決まり、それに従い発光素子1722及び発光素子1723に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素1712及びサブ画素1713で別々に入力するため、サブ画素1712とサブ画素1713で発光輝度を変えることが可能である。そのため、例えば、発光素子1722と発光素子1723の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。
上記の駆動方法では、発光素子1722、及び発光素子1723に流れる電流値により発光輝度を決定したが、発光時間により発光輝度を決定することもできる。これについて、以下に説明する。
本発明は、ソース信号線1704から入力されるビデオ信号をTFT1714、及びTFT1715をON、又はOFFする電位の2値とする。こうすることで、発光、又は非発光のいずれかの状態を選択することができる。また、この場合1フレーム期間を複数のサブフレーム期間に分割することで、発光階調を表現する。例えば、1フレームを6つのサブフレームに分割し、それぞれの発光時間を1:2:4:8:16:32とし、それぞれをサブフレームを組み合わせることで64階調の発光階調を表現することができる。しかし、これに限定されるものではなく、例えば、1:2:4:8:8:8:8:8:8:8としも良い。この場合、16と32をそれぞれ2つの8と4つの8に分割したのと同様となる。
上記の発光時間により発光階調を表現す方法において、消去期間を設けても良い。消去期間とは1フレーム期間を複数のサブフレームに分け、ある発光素子を発光させた場合に、次のサブフレームまで、発光し続けるのではなくサブフレーム期間の途中で発光を止めることである。その方法として、TFT1714、及びTFT1715をOFFすると良い。これを実現するために、サブフレーム期間を2つに分割し、一方の期間では書込み動作、他方の期間では消去動作をすると良い。消去動作ではソース信号線1704からTFT1714、及びTFT1715をOFFするようなビデオ信号が出力される。
本実施形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
本実施形態では画素1711が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでのTFT作製が可能であることを特徴とする。
TFT1716、及びTFT1717はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1714、及びTFT1715もスイッチング素子として動作させても良い。また、TFT1514及びTFT1715の動作が線形領域となるようにすれば、TFT1714、及びTFT1715の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第18の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図18を用いて説明する。
図18において、1801はソースドライバ、1802及び1803はゲートドライバ、1804、及び1805はソース信号線、1806及び1808はゲート信号線、1809は電源線、1811は画素、1812及び1813はサブ画素、1814、1815、1816、1817、1818及び1819はTFT、1820、及び1821は一対の電極を持つ容量素子、1822、及び1823は一対の電極を持つ発光素子、1824は発光素子1822の他方の電極、及び発光素子1823の他方の電極である対向電極である。なお、ここでは、TFT1814、TFT1815はP型薄膜トランジスタであり、TFT1816、TFT1817、TFT1818及びTFT1819はN型薄膜トランジスタである。
ソースドライバ1801はソース信号線1804、及びソース信号線1805と接続され、これら信号線にビデオ信号を出力し、ゲートドライバ1802はゲート信号線1806と接続され、走査し、ゲートドライバ1803はゲート信号線1808と接続され、走査し、電源線1809はTFT1814のソースとドレインうち一方、TFT1815のソースとドレインのうち一方、TFT1818のソースとドレインのうち一方、及びTFT1819のソースとドレインのうち一方と接続され、TFT1814のソースとドレインのうち他方は発光素子1822の一方の電極と接続されTFT1815のソースとドレインのうち他方は発光素子1823の一方の電極と接続され、TFT1814のゲートは容量素子1820の一方の電極、TFT1818のソースとドレインのうち他方、及びTFT1816のソースとドレインのうち一方と接続され、TFT1815のゲートは容量素子1821の一方の電極、TFT1819のソースとドレインのうち他方、及びTFT1817のソースとドレインのうち他方と接続され、容量素子1820の他方の電極、及び容量素子1821の他方の電極は電源線1809と接続され、TFT1816のソースとドレインのうち他方はソース信号線1804と接続され、TFT1817のソースとドレインのうち他方はソース信号線1805と接続され、TFT1816のゲート、及びTFT1816のゲートはゲート信号線1806と接続され、TFT1818のゲート、及びTFT1819のゲートはゲート信号線1808と接続されている。
TFT1816がONとなったときソース信号線1804からTFT1814のゲート、及び容量素子1820の一方の電極へビデオ信号が書き込まれ、TFT1817がONとなったときソース信号線1805からTFT1815のゲート、及び容量素子1821の一方の電極へビデオ信号が書き込まれる。また、TFT1816のゲート、及びTFT1817のゲートは共通のゲート信号線1806と接続されているため、同時にONする。TFT1814、及びTFT1815はゲートに入力されたビデオ信号と電源線1809の電位の関係で流れる電流値が決まり、発光素子1822、及び発光素子1823に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素1812、及びサブ画素1813で別々に入力するため、サブ画素1812とサブ画素1813で発光輝度を変えることが可能である。そのため、例えば、発光素子1822と発光素子1823の面積比を1:2としておけば、サブ画素1つで18階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、TFT1818、及びTFT1819がONとなると、TFT1814のゲート、及びTFT1815のゲートに電源線1809の電位が印加されるため、TFT1814、及びTFT1815のゲートとソースの間の電位は0[V]となり、これらトランジスタはOFFとなる。よって、発光素子1822及び発光素子1823は非発光となり、消去期間を設けることができる。
本実施形態では、ソース信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
TFT1816、及びTFT1817はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1814及びTFT1815もスイッチング素子として動作させても良い。その場合、TFT1814及びTFT1815の動作が線形領域となるようにすれば、TFT1814及びTFT1815の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第19の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図19を用いて説明する。
図19において、1901はソースドライバ、1902及び1903はゲートドライバ、1904はソース信号線、1906、1907及び1908はゲート信号線、1909は電源線、1911は画素、1912及び1913はサブ画素、1914、1915、1916及び1917はTFT、1920、及び1921は一対の電極を持つ容量素子、1922、及び1923は発光素子、1924は発光素子1922の他方の電極及び発光素子1923の他方の電極である対向電極である。なお、ここでは、TFT1914、TFT1915はP型薄膜トランジスタであり、TFT1916、TFT1917、TFT1918及びTFT1919はN型薄膜トランジスタである。
ソースドライバ1901はソース信号線1904と接続され、ビデオ信号を出力し、ゲートドライバ1902はゲート信号線1906、及びゲート信号線1907と接続され、走査し、ゲートドライバ1903はゲート信号線1908と接続され、電源線1909はTFT1914のソースとドレインうち一方、TFT1915のソースとドレインのうち一方、TFT1918のソースとドレインのうち一方、及びTFT1919のソースとドレインのうち一方と接続され、TFT1914のソースとドレインのうち他方は発光素子1922の一方の電極と接続されTFT1915のソースとドレインのうち他方は発光素子1923の一方の電極と接続され、TFT1914のゲートは容量素子1920の一方の電極、TFT1918のソースとドレインのうち他方、及びTFT1916のソースとドレインのうち一方と接続され、TFT1915のゲートは容量素子1921の一方の電極、TFT1919のソースとドレインのうち他方、及びTFT1917のソースとドレインのうち他方と接続され、容量素子1920の他方の電極、及び容量素子1921の他方の電極は電源線1909と接続され、TFT1916のソースとドレインのうち他方、及びTFT1917のソースとドレインのうち他方はソース信号線1904と接続され、TFT1916のゲートはゲート信号線1906と接続され、TFT1917のゲートはゲート信号線1907と接続され、TFT1918のゲート、及びTFT1919のゲートはゲート信号線1908と接続されている。
TFT1916、がONとなったときソース信号線1904からTFT1914のゲート、及び容量素子1920の一方の電極へビデオ信号が書き込まれ、TFT1917がONとなったときソース信号線1904からTFT1915のゲート、及び容量素子1921の一方の電極へビデオ信号が書き込まれる。また、TFT1916のゲートはゲート信号線1906と接続され、TFT1917のゲートはゲート信号線1907と接続されているため、別々にONするため、ソース信号線1904は共通とすることができる。TFT1914及びTFT1915はゲートに入力されたビデオ信号と電源線1909の電位の関係で流れる電流値が決まり、発光素子1922及び発光素子1923に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素1912、及びサブ画素1913で別々に入力するため、サブ画素1912とサブ画素1913で発光輝度を変えることが可能である。そのため、例えば、発光素子1922と発光素子1923の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、TFT1918、及びTFT1919がONとなると、TFT1914のゲート、及びTFT1915のゲートに電源線1909の電位が印加され、TFT1914、及びTFT1915のゲートとソースの間の電位は0[V]となり、これらトランジスタはOFFとなる。よって、ため発光素子1922及び発光素子1823は非発光となり、消去期間を設けることができる。
本実施形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
TFT1916、及びTFT1917はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT1914、及びTFT1915もスイッチング素子として動作させても良い。その場合、TFT1914及びTFT1915の動作が線形領域となるようにすれば、TFT1914、及びTFT1915の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第20の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図20を用いて説明する。
図20において、2001はソースドライバ、2002、び2003はゲートドライバ、2004、及び2005はソース信号線、2006及び2008はゲート信号線、2009は電源線、2011は画素、2012及び2013はサブ画素、2014、2015、2016、2017、2018及び2019はTFT、2020、及び2021は一対の電極を持つ容量素子、2022、及び2023は一対の電極を持つ発光素子、2024は発光素子2022の他方の電極、及び発光素子2023の他方の電極である対向電極である。なお、ここでは、TFT2014、TFT2015、TFT2016、TFT2017、TFT2018及びTFT2019はN型薄膜トランジスタである。
ソースドライバ2001はソース信号線2004、及びソース信号線2005と接続され、これら信号線にビデオ信号を出力し、ゲートドライバ2002はゲート信号線2006と接続され、走査し、ゲートドライバ2003はゲート信号線2008と接続され、走査し、電源線2009はTFT2014のソースとドレインうち一方、TFT2015のソースとドレインのうち一方、TFT2018のソースとドレインのうち一方、及びTFT2019のソースとドレインのうち一方と接続され、TFT2014のソースとドレインのうち他方は発光素子2022の一方の電極と接続されTFT2015のソースとドレインのうち他方は発光素子2023の一方の電極と接続され、TFT2014のゲートは容量素子2020の一方の電極、TFT2018のソースとドレインのうち他方、及びTFT2016のソースとドレインのうち一方と接続され、TFT2015のゲートは容量素子2021の一方の電極、TFT2019のソースとドレインのうち他方、及びTFT2017のソースとドレインのうち他方と接続され、容量素子2020の他方の電極、及び容量素子2021の他方の電極は電源線2009と接続され、TFT2016のソースとドレインのうち他方はソース信号線2004と接続され、TFT2017のソースとドレインのうち他方はソース信号線2005と接続され、TFT2016のゲート、及びTFT2016のゲートはゲート信号線2006と接続され、TFT2018のゲート、及びTFT2019のゲートはゲート信号線2008と接続されていることを特徴とする半導体装置である。
TFT2016がONとなったときソース信号線2004からTFT2014のゲート、及び容量素子2020の一方の電極へビデオ信号が書き込まれ、TFT2017がONとなったときソース信号線2005からTFT2015のゲート、及び容量素子2021の一方の電極へビデオ信号が書き込まれる。また、TFT2016のゲート、及びTFT2017のゲートは共通のゲート信号線2006と接続されているため、同時にONする。TFT2014、及びTFT2015はゲートに入力されたビデオ信号と電源線2009の電位の関係で流れる電流値が決まり、発光素子2022及び発光素子2023に流れる電流が決定される。すなわち発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素2012、及びサブ画素2013で別々に入力するため、サブ画素2012とサブ画素2013で発光輝度を変えることが可能である。そのため、例えば、発光素子2022と発光素子2023の面積比を1:2としておけば、サブ画素1つで20階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、TFT2018、及びTFT2019がONとなると、TFT2014のゲート、及びTFT2015のゲートに電源線2009の電位が印加さるため、TFT2014、及びTFT2015のゲートとソースの間の電位は0[V]となり、これらトランジスタはOFFとなる。よって、ため発光素子2022及び発光素子2023は非発光となり、消去期間を設けることができる。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いゲート信号線も複数にしも良い。
本実施の形態では画素2011が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでのTFT作製が可能であることを特徴とする。
TFT2016、及びTFT2017はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT2014、及びTFT2015もスイッチング素子として動作させても良い。その場合、TFT2014及びTFT2015の動作が線形領域となるようにすれば、TFT2014、及びTFT2015の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第21の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図21を用いて説明する。
図21において、2101はソースドライバ、2102及び2103はゲートドライバ、2104はソース信号線、2106、2107及び2108はゲート信号線、2109は電源線、2111は画素、2112及び2113はサブ画素、2114、2115、2116及び2117はTFT、2120及び2121は一対の電極を持つ容量素子、2122、及び2123は一対の電極を持つ発光素子、2124は発光素子2122の他方の電極、及び発光素子2123の他方の電極である対向電極である。なお、ここでは、TFT2114、TFT2115はP型薄膜トランジスタであり、TFT2116、TFT2117、TFT2118及びTFT2119はN型薄膜トランジスタである。
ソースドライバ2101はソース信号線2104と接続され、ビデオ信号を出力し、ゲートドライバ2102はゲート信号線2106、及びゲート信号線2107と接続され、走査し、ゲートドライバ2103はゲート信号線2108と接続され、電源線2109はTFT2114のソースとドレインうち一方、TFT2115のソースとドレインのうち一方、TFT2118のソースとドレインのうち一方、及びTFT2119のソースとドレインのうち一方と接続され、TFT2114のソースとドレインのうち他方は発光素子2122の一方の電極と接続されTFT2115のソースとドレインのうち他方は発光素子2123の一方の電極と接続され、TFT2114のゲートは容量素子2120の一方の電極、TFT2118のソースとドレインのうち他方、及びTFT2116のソースとドレインのうち一方と接続され、TFT2115のゲートは容量素子2121の一方の電極、TFT2119のソースとドレインのうち他方、及びTFT2117のソースとドレインのうち他方と接続され、容量素子2120の他方の電極、及び容量素子2121の他方の電極は電源線2109と接続され、TFT2116のソースとドレインのうち他方、及びTFT2117のソースとドレインのうち他方はソース信号線2104と接続され、TFT2116のゲートはゲート信号線2106と接続され、TFT2117のゲートはゲート信号線2107と接続され、TFT2118のゲート、及びTFT2119のゲートはゲート信号線2108と接続されている。
TFT2116、がONとなったときソース信号線2104からTFT2114のゲート、及び容量素子2120の一方の電極へビデオ信号が書き込まれ、TFT2117がONとなったときソース信号線2104からTFT2115のゲート、及び容量素子2121の一方の電極へビデオ信号が書き込まれる。また、TFT2116のゲートはゲート信号線2106と接続され、TFT2117のゲートはゲート信号線2107と接続されているため、別々にONするため、ソース信号線2104は共通とすることができる。TFT2114、及びTFT2115はゲートに入力されたビデオ信号と電源線2109の電位の関係で流れる電流値が決まり、発光素子2122、及び発光素子2123に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決される。ビデオ信号はサブ画素2112、及びサブ画素2113で別々に入力するため、サブ画素2112とサブ画素2113で発光輝度を変えることが可能である。そのため、例えば、発光素子2122と発光素子2123の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、TFT2118、及びTFT2119がONとなると、TFT2114のゲート、及びTFT2115のゲートに電源線2109の電位が印加さるため、TFT2114、及びTFT2115のゲートとソースの間の電位は0[V]となり、これらトランジスタはOFFとなる。よって、ため発光素子2122及び発光素子2123は非発光となり、消去期間を設けることができる。
本実施の形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
本実施の形態では画素2111が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでのTFT作製が可能であることを特徴とする。
TFT2116、及びTFT2117はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT2114、及びTFT2115もスイッチング素子として動作させても良い。その場合、TFT2115及びTFT2116の動作が線形領域となるようにすれば、TFT2114、及びTFT2115の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第22の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図22を用いて説明する。
図22において、2201はソースドライバ、2202及び2203はゲートドライバ、2204、及び2205はソース信号線、2206及び2208はゲート信号線、2209は電源線、2211は画素、2212及び2213はサブ画素、2214、2215、2216、及び2217はTFT、2218、及び2219はダイオード、2220、及び2221は一対の電極を持つ容量素子、2222、及び2223は一対の電極を持つ発光素子、2224は発光素子2222の他方の電極、及び発光素子2223の他方の電極である対向電極である。なお、ここでは、TFT2214、TFT2215はP型薄膜トランジスタであり、TFT2216及びTFT2217はN型薄膜トランジスタである。
ソースドライバ2201はソース信号線2204、及びソース信号線2205と接続され、これら信号線にビデオ信号を出力し、ゲートドライバ2202はゲート信号線2206と接続され、走査し、ゲートドライバ2203はゲート信号線2208と接続され、走査し電源線2209はTFT2214のソースとドレインうち一方、及びTFT2215のソースとドレインのうち一方と接続され、TFT2214のソースとドレインのうち他方は発光素子2222の一方の電極と接続されTFT2215のソースとドレインのうち他方は発光素子2223の一方の電極と接続され、TFT2214のゲートは容量素子2220の一方の電極、ダイオード2218の出力、及びTFT2216のソースとドレインのうち一方と接続され、TFT2215のゲートは容量素子2221の一方の電極、ダイオード2219の出力、及びTFT2217のソースとドレインのうち他方と接続され、容量素子2220の他方の電極、及び容量素子2221の他方の電極は電源線2209と接続され、TFT2216のソースとドレインのうち他方はソース信号線2204と接続され、TFT2217のソースとドレインのうち他方はソース信号線2205と接続され、TFT2216のゲート、及びTFT2217のゲートはゲート信号線2206と接続され、ダイオード2218の入力、及びダイオード2219の入力はゲート信号線2208と接続されている。
TFT2216がONとなったときソース信号線2204からTFT2214のゲート、及び容量素子2220の一方の電極へビデオ信号が書き込まれ、TFT2217がONとなったときソース信号線2205からTFT2215のゲート、及び容量素子2221の一方の電極へビデオ信号が書き込まれる。また、TFT2216のゲート、及びTFT2217のゲートは共通のゲート信号線2206と接続されているため、同時にONする。TFT2214、及びTFT2215はゲートに入力されたビデオ信号と電源線2209の電位の関係で流れる電流値が決まり、発光素子2222、及び発光素子2223に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素2212、及びサブ画素2213で別々に入力するため、サブ画素2212とサブ画素2213で発光輝度を変えることが可能である。そのため、例えば、発光素子2222と発光素子2223の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はゲート信号線2208は容量素子2220、及び容量素子2221に保持される電位よりも低い電位となっており、ゲート信号線2208の電位を容量素子2220、及び容量素子2221に保持される電位よりも高い電位とする(TFT2214、及びTFT2215をOFFとする電位)ことで、発光素子2222、及び発光素子2223を非発光状態とすることができる。このようにして消去期間を得ることができる。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いゲート信号線も複数にしも良い。
TFT2216、及びTFT2217はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT2214、及びTFT2215もスイッチング素子として動作させても良い。その場合、TFT2214及びTFT2215の動作が線形領域となるようにすれば、TFT2214、及びTFT2215の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第23の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図23を用いて説明する。
図23において、2301はソースドライバ、2302及び2303はゲートドライバ、2304はソース信号線、2306、2307及び2308はゲート信号線、2309は電源線、2311は画素、2312及び2313はサブ画素、2314、2315、2316、及び2317はTFT、2318、及び2319はダイオード、2320、及び2321は一対の電極を持つ容量素子、2322、及び2323は一対の電極を持つ発光素子、2324は発光素子2322の他方の電極、及び発光素子2323の他方の電極である対向電極である。なお、ここでは、TFT2314、TFT2315はP型薄膜トランジスタであり、TFT2316及びTFT2317はN型薄膜トランジスタである。
ソースドライバ2301はソース信号線2304と接続され、ビデオ信号を出力し、ゲートドライバ2302はゲート信号線2306、及びゲート信号線2307と接続され、走査し、ゲートドライバ2303はゲート信号線2308と接続され、走査し電源線2309はTFT2314のソースとドレインうち一方、及びTFT2315のソースとドレインのうち一方と接続され、TFT2314のソースとドレインのうち他方は発光素子2322の一方の電極と接続されTFT2315のソースとドレインのうち他方は発光素子2323の一方の電極と接続され、TFT2314のゲートは容量素子2320の一方の電極、ダイオード2318の出力、及びTFT2316のソースとドレインのうち一方と接続され、TFT2315のゲートは容量素子2321の一方の電極、ダイオード2319の出力、及びTFT2317のソースとドレインのうち他方と接続され、容量素子2320の他方の電極、及び容量素子2321の他方の電極は電源線2309と接続され、TFT2316のソースとドレインのうち他方、及びTFT2317のソースとドレインのうち他方はソース信号線2304と接続され、TFT2316のゲートはゲート信号線2306と接続され、TFT2317のゲートはゲート信号線2307と接続され、ダイオード2318の入力、及びダイオード2319の入力はゲート信号線2308と接続されている。
TFT2316、がONとなったときソース信号線2304からTFT2314のゲート、及び容量素子2320の一方の電極へビデオ信号が書き込まれ、TFT2317がONとなったときソース信号線2304からTFT2315のゲート、及び容量素子2321の一方の電極へビデオ信号が書き込まれる。また、TFT2316のゲートはゲート信号線2306と接続され、TFT2317のゲートはゲート信号線2307と接続されているため、別々にONするため、ソース信号線2304は共通とすることができる。TFT2314、及びTFT2315はゲートに入力されたビデオ信号と電源線2309の電位の関係で流れる電流値が決まり、発光素子2322、及び発光素子2323に流れる電流が決定される。すなわち、発光輝度がビデオ信号により決定される。ビデオ信号はサブ画素2312、及びサブ画素2313で別々に入力するため、サブ画素2312とサブ画素2313で発光輝度を変えることが可能である。そのため、例えば、発光素子2322と発光素子2323の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はゲート信号線2308は容量素子2320、及び容量素子2321に保持される電位よりも低い電位となっており、ゲート信号線2308の電位を容量素子2320、及び容量素子2321に保持される電位よりも高い電位とする(TFT2314、及びTFT2315をOFFとする電位)ことで、発光素子2322、及び発光素子2323を非発光状態とすることができる。このようにして消去期間を得ることができる。
本実施の形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
TFT2316、及びTFT2317はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT2314、及びTFT2315もスイッチング素子として動作させても良い。その場合、TFT2314及びTFT2315の動作が線形領域となるようにすれば、TFT2314、及びTFT2315の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第24の実施形態)
第1の実施形態、及び第2の実施形態において説明したパネル107の一例の構成を図31を用いて説明する。
図31において、3101はソースドライバ、3102、及び3103はゲートドライバ、3104、及び3105はソース信号線、3106、及び3108はゲート信号線、3109は電源線、3111は画素、3112、3113はサブ画素、3114、3115、3116、3117、3118、及び3119はTFT、3120、及び3121は一対の電極を持つ容量素子、3122、及び3123は一対の電極を持つ発光素子、3124は一対の電極を持つ発光素子3122の他方の電極、及び一対の電極を持つ発光素子3123の他方の電極である対向電極である。なお、ここでは、TFT3114、TFT3115はP型薄膜トランジスタであり、TFT3116、TFT3117、TFT3118及びTFT3119はN型薄膜トランジスタである。
ソースドライバ3101はソース信号線3104、及びソース信号線3105と接続され、ビデオ信号を出力し、ゲートドライバ3102はゲート信号線3106と接続され、走査し、ゲートドライバ3103はゲート信号線3108と接続され、走査し電源線3109はTFT3114のソースとドレインうち一方、及びTFT3115のソースとドレインのうち一方と接続され、TFT3114のソースとドレインのうち他方はTFT3118のソースとドレインのうち一方と接続され、TFT3118のソースとドレインのうち他方は発光素子3122の一方の電極と接続され、TFT3115のソースとドレインのうち他方はTFT3119のソースとドレインのうち一方と接続され、TFT3119のソースとドレインのうち他方は発光素子3123の一方の電極と接続され、TFT3114のゲートは容量素子3120の一方の電極、及びTFT3116のソースとドレインのうち一方と接続され、TFT3115のゲートは容量素子3121の一方の電極、及びTFT3117のソースとドレインのうち他方と接続され、容量素子3120の他方の電極、及び容量素子3121の他方の電極は電源線3109と接続され、TFT3116のソースとドレインのうち他方はソース信号線3104と接続され、TFT3117のソースとドレインのうち他方はソース信号線3105と接続され、TFT3116のゲート、及びTFT3117のゲートはゲート信号線3106と接続され、TFT3118のゲート、及びTFT3119のゲートはゲート信号線3108と接続されている。
TFT3116がONとなったときソース信号線3104からTFT3114のゲート、及び容量素子3120の一方の電極へビデオ信号が書き込まれ、TFT3117がONとなったときソース信号線3105からTFT3115のゲート、及び容量素子3121の一方の電極へビデオ信号が書き込まれる。また、TFT3116のゲート、及びTFT3117のゲートは共通のゲート信号線3106と接続されているため、同時にONする。TFT3114、及びTFT3115はゲートに入力されたビデオ信号と電源線3109の電位の関係で流れる電流値が決まり、発光素子3122、及び発光素子3123に流れる電流が決まるため、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素3112、及びサブ画素3113で別々に入力するため、サブ画素3112とサブ画素3113で発光輝度を変えることが可能である。そのため、例えば、発光素子3122と発光素子3123の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はTFT3118、及びTFT3119はONしており、TFT3118、及びTFT3119がOFFとなると発光素子3122の一方の電極、及び発光素子3123の一方の電極はフローティングとなるため非発光状態とすることができる。このようにして消去期間を設ける。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いゲート信号線も複数にしも良い。
TFT3116、TFT3117、TFT3118、及びTFT3119はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT3114、及びTFT3115もスイッチング素子として動作させても良い。その場合、TFT3114及びTFT3115の動作が線形領域となるようにすれば、TFT3114、及びTFT3115の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第25の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図32を用いて説明する。
図32において、3201はソースドライバ、3202、及び3203はゲートドライバ、3204はソース信号線、3206、3207、及び3208はゲート信号線、3209は電源線、3211は画素、3212、3213はサブ画素、3214、3215、3216、3217、3218、及び3219はTFT、3220、及び3221は一対の電極を持つ容量素子、3222、及び3223は一対の電極を持つ発光素子、3224は一対の電極を持つ発光素子3222の他方の電極、及び一対の電極を持つ発光素子3223の他方の電極である対向電極である。なお、ここでは、TFT3214、TFT3215はP型薄膜トランジスタであり、TFT3216、TFT3217、TFT3218及びTFT3219はN型薄膜トランジスタである。
ソースドライバ3201はソース信号線3204と接続され、ビデオ信号を出力し、ゲートドライバ3202はゲート信号線3206、及びゲート信号線3207と接続され、走査し、ゲートドライバ3203はゲート信号線3208と接続され、走査し電源線3209はTFT3214のソースとドレインうち一方、及びTFT3215のソースとドレインのうち一方と接続され、TFT3214のソースとドレインのうち他方はTFT3218のソースとドレインのうち一方と接続され、TFT3218のソースとドレインのうち他方は発光素子3222の一方の電極と接続され、TFT3215のソースとドレインのうち他方はTFT3219のソースとドレインのうち一方と接続され、TFT3219のソースとドレインのうち他方は発光素子3223の一方の電極と接続され、TFT3214のゲートは容量素子3220の一方の電極、及びTFT3216のソースとドレインのうち一方と接続され、TFT3215のゲートは容量素子3221の一方の電極、及びTFT3217のソースとドレインのうち他方と接続され、容量素子3220の他方の電極、及び容量素子3221の他方の電極は電源線3209と接続され、TFT3216のソースとドレインのうち他方、及びTFT3217のソースとドレインのうち他方はソース信号線3204と接続され、TFT3216のゲートはゲート信号線3206と接続され、TFT3217のゲートはゲート信号線3207と接続され、TFT3218のゲート、及びTFT3219のゲートはゲート信号線3208と接続されている。
TFT3216、がONとなったときソース信号線3204からTFT3214のゲート、及び容量素子3220の一方の電極へビデオ信号が書き込まれ、TFT3217がONとなったときソース信号線3204からTFT3215のゲート、及び容量素子3221の一方の電極へビデオ信号が書き込まれる。また、TFT3216のゲートはゲート信号線3206と接続され、TFT3217のゲートはゲート信号線3207と接続されているため、別々にONするため、ソース信号線3204は共通とすることができる。TFT3214、及びTFT3215はゲートに入力されたビデオ信号と電源線3209の電位の関係で流れる電流値が決まり、発光素子3222、及び発光素子3224に流れる電流が決まるため、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素3212、及びサブ画素3213で別々に入力するため、サブ画素3212とサブ画素3213で発光輝度を変えることが可能である。そのため、例えば、発光素子3224と発光素子3215の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はTFT3218、及びTFT3219はONしており、TFT3218、及びTFT3219がOFFとなると発光素子3122の一方の電極、及び発光素子3223の一方の電極にフローティングとなるため非発光状態とすることができる。このようにして消去期間を設ける。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いゲート信号線も複数にしも良い。
TFT3216、TFT3217、TFT3218、及びTFT3219はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT3214、及びTFT3215もスイッチング素子として動作させても良い。その場合、TFT3215と発光素子3222、及びTFT3216と発光素子3222との動作点が線形領域となるようにすれば、TFT3214、及びTFT3215の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第26の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図33を用いて説明する。
図33において、3301はソースドライバ、3302、及び3303はゲートドライバ、3304、及び3305はソース信号線、3306、及び3308はゲート信号線、3309は電源線、3311は画素、33133213はサブ画素、3314、3315、3316、3317、3318、及び3319はTFT、3320、及び3321は一対の電極を持つ容量素子、3322、及び3323は一対の電極を持つ発光素子、3324は一対の電極を持つ発光素子3322の他方の電極、及び一対の電極を持つ発光素子3323の他方の電極である対向電極である。なお、ここでは、TFT3314、TFT3315、TFT3316、TFT3317、TFT3318及びTFT3319はN型薄膜トランジスタである。
ソースドライバ3301はソース信号線3304、及びソース信号線3305と接続され、ビデオ信号を出力し、ゲートドライバ3302はゲート信号線3306と接続され、走査し、ゲートドライバ3303はゲート信号線3308と接続され、走査し電源線3309はTFT3314のソースとドレインうち一方、及びTFT3315のソースとドレインのうち一方と接続され、TFT3314のソースとドレインのうち他方はTFT3318のソースとドレインのうち一方と接続され、TFT3318のソースとドレインのうち他方は発光素子3322の一方の電極と接続され、TFT3315のソースとドレインのうち他方はTFT3319のソースとドレインのうち一方と接続され、TFT3319のソースとドレインのうち他方は発光素子3323の一方の電極と接続され、TFT3314のゲートは容量素子3320の一方の電極、及びTFT3316のソースとドレインのうち一方と接続され、TFT3315のゲートは容量素子3321の一方の電極、及びTFT3317のソースとドレインのうち他方と接続され、容量素子3320の他方の電極、及び容量素子3321の他方の電極は電源線3309と接続され、TFT3316のソースとドレインのうち他方はソース信号線3304と接続され、TFT3317のソースとドレインのうち他方はソース信号線3305と接続され、TFT3316のゲート、及びTFT3316のゲートはゲート信号線3306と接続され、TFT3318のゲート、及びTFT3319のゲートはゲート信号線3308と接続されていることを特徴とする半導体装置である。
TFT3316がONとなったときソース信号線3304からTFT3314のゲート、及び容量素子3320の一方の電極へビデオ信号が書き込まれ、TFT3317がONとなったときソース信号線3305からTFT3315のゲート、及び容量素子3321の一方の電極へビデオ信号が書き込まれる。また、TFT3316のゲート、及びTFT3317のゲートは共通のゲート信号線3306と接続されているため、同時にONする。TFT3314、及びTFT3315はゲートに入力されたビデオ信号と電源線3309の電位の関係で流れる電流値が決まり、発光素子3322、及び発光素子3324に流れる電流が決まるため、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素3312、及びサブ画素3313で別々に入力するため、サブ画素3312とサブ画素3313で発光輝度を変えることが可能である。そのため、例えば、発光素子3324と発光素子3323の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はTFT3318、及びTFT3319はONしており、TFT3318、及びTFT3319がOFFとなると発光素子3322の一方の電極、及び発光素子3323の一方の電極にフローティングとなるため非発光状態とすることができる。このようにして消去期間を設ける。
本実施形態では、サブ画素が2つの場合について説明したが、これ以上であっても良い。また、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素の増加に伴いゲート信号線も複数にしも良い。
本実施の形態では画素2011が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでのTFT作製が可能であることを特徴とする。
TFT3316、TFT3317、TFT3318、及びTFT3319はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT3314、及びTFT3315もスイッチング素子として動作させても良い。その場合、TFT1515及びTFT3316の動作が線形領域となるようにすれば、TFT3314、及びTFT3315の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第27の実施形態)
第1の実施形態及び第2の実施形態において説明したパネル107の一例の構成を図34を用いて説明する。
図34において、3401はソースドライバ、3402、及び3403はゲートドライバ、3404はソース信号線、3406、3407、及び3408はゲート信号線、3409は電源線、3411は画素、3412、3413はサブ画素、3414、3415、3416、3417、3418、及び3419はTFT、3420、及び3421は一対の電極を持つ容量素子、3422、及び3423は一対の電極を持つ発光素子、3424は一対の電極を持つ発光素子3422の他方の電極、及び一対の電極を持つ発光素子3415の他方の電極である対向電極である。なお、ここでは、TFT3414、TFT3415、TFT3416、TFT3417、TFT3418及びTFT3419はN型薄膜トランジスタである。
ソースドライバ3401はソース信号線3404と接続され、ビデオ信号を出力し、ゲートドライバ3402はゲート信号線3406、及びゲート信号線3407と接続され、走査し、ゲートドライバ3403はゲート信号線3408と接続され、走査し電源線3409はTFT3414のソースとドレインうち一方、及びTFT3415のソースとドレインのうち一方と接続され、TFT3414のソースとドレインのうち他方はTFT3418のソースとドレインのうち一方と接続され、TFT3418のソースとドレインのうち他方は発光素子3422の一方の電極と接続され、TFT3415のソースとドレインのうち他方はTFT3419のソースとドレインのうち一方と接続され、TFT3419のソースとドレインのうち他方は発光素子3423の一方の電極と接続され、TFT3414のゲートは容量素子3420の一方の電極、及びTFT3416のソースとドレインのうち一方と接続され、TFT3415のゲートは容量素子3421の一方の電極、及びTFT3417のソースとドレインのうち他方と接続され、容量素子3420の他方の電極、及び容量素子3421の他方の電極は電源線3409と接続され、TFT3416のソースとドレインのうち他方、及びTFT3417のソースとドレインのうち他方はソース信号線3404と接続され、TFT3416のゲートはゲート信号線3406と接続され、TFT3417のゲートはゲート信号線3407と接続され、TFT3418のゲート、及びTFT3419のゲートはゲート信号線3408と接続されている。
TFT3416、がONとなったときソース信号線3404からTFT3414のゲート、及び容量素子3420の一方の電極へビデオ信号が書き込まれ、TFT3417がONとなったときソース信号線3404からTFT3415のゲート、及び容量素子3421の一方の電極へビデオ信号が書き込まれる。また、TFT3416のゲートはゲート信号線3406と接続され、TFT3417のゲートはゲート信号線3407と接続されているため、別々にONするため、ソース信号線3404は共通とすることができる。TFT3414、及びTFT3415はゲートに入力されたビデオ信号と電源線3409の電位の関係で流れる電流値が決まり、発光素子3422、及び発光素子3423に流れる電流が決まるため、発光輝度がビデオ信号により決定する。ビデオ信号はサブ画素3412、及びサブ画素3413で別々に入力するため、サブ画素3412とサブ画素3413で発光輝度を変えることが可能である。そのため、例えば、発光素子3422と発光素子3423の面積比を1:2としておけば、サブ画素1つで16階調表示可能であれば64階調表示可能である。このようにして、より高階調な表示をすることができる。また、通常はTFT3418、及びTFT3419はONしており、TFT3418、及びTFT3419がOFFとなると発光素子3422の一方の電極、及び発光素子3423の一方の電極にフローティングとなるため非発光状態とすることができる。このようにして消去期間を設ける。
本実施の形態では、ゲート信号線を2本としたがこれに限定されるものではなく、サブ画素が増えれば複数にしても良い。
本実施の形態では画素3411が全てNチャネル型TFTで構成されている。そのため、アモルファスシリコンンでのTFT作製が可能であることを特徴とする。
TFT3416、TFT3417、TFT3418、及びTFT3419はスイッチング素子として動作するので、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。また、TFT3414、及びTFT3415もスイッチング素子として動作させても良い。その場合、TFT3414及びTFT3415の動作点が線形領域となるようにすれば、TFT3414、及びTFT3415の閾値電圧のばらつきが表示に影響しなくなるため、より高画質な表示装置を提供することができる。
(第28の実施形態)
第14の実施形態乃至第27の実施形態において説明した構成における階調の表示方法の一例を図40を用いて説明する。
本実施形態では、1フレーム期間を複数のサブフレーム期間に分割し、発光素子の発光時間により発光輝度を表現する方法を説明する。また、図40では1フレーム期間を3つのサブフレーム期間に分割した場合のタイミングチャートの一例を示す。このような駆動方法をデジタル時間階調駆動と呼ばれている。
図40(A)において、1フレーム期間を3つのサブフレーム期間に分割し、第1のサブフレーム期間をSF1とし、第2のサブフレーム期間をSF2とし、第3のサブフレーム期間をSF3とし、SF1の発光期間をTs1とし、SF2の発光期間をTs2とし、SF3の発光期間をTs3とし、SF1の書込み期間をTa1とし、SF2の書込み期間をTa2とし、SF3の書込み期間をTa3としている。また、書込み期間には消去期間も含まれても良い。
図40(B)は、あるi行目に注目した場合の1フレーム期間中における各サブフレーム期間が有する発光期間と書込み期間を表している。
例えば、Ts1とTs2とTs3の発光期間の比を1:2:4とし、どのサブフレームを発光させるによって、8階調の表示が可能である。また、1フレーム期間の分割数に限定はなく、何分割でも良い。例えば、6つに分割しTs1とTs2とTs3とTs4とTs5とTs6の比を1:2:4:8:16:32としても良い。また、Ta5とTa6をさらに分割し、1:2:4:8:8:8:8:8:8:8としても良い。
また、サブフレーム期間を短くすると同じフレーム期間でも多くのサブフレーム期間を設けることができる。また、全行の書き込みに要する期間より短いサブフレーム期間にした際には、消去期間を設ける方法を利用すれば良い。書込み期間で1行目からゲート信号線を走査する場合に、ゲート信号線の走査が最後まで終わらなくても書込まれたデータを消去することによって、サブフレームの発光期間を短くできる。
この消去期間を設けるために、第14の実施形態、第15の実施形態、第16の実施形態、及び第17の実施形態では、1ゲート選択期間を複数に分け、同じソース信号線を使い消去期間を設ける方法がある。第18の実施形態、第19の実施形態、第20の実施形態、第21の実施形態、第22の実施形態、及び第23の実施形態では、ゲート信号線を書込み以外にもう1本設け、このゲート信号線で選択すると、駆動TFTがOFFする構成となっている。また、第31の実施形態、第32の実施形態、第33の実施形態、及び第34の実施形態では、発光素子と電源線との間にTFTを設け、これをOFFすることで、消去期間を設けている。
(第29の実施形態)
第14の実施形態乃至第27の実施形態において説明した構成におけるゲートドライバ1402、ゲートドライバ1502、ゲートドライバ1602、ゲートドライバ1702、ゲートドライバ1802、ゲートドライバ1803、ゲートドライバ1902、ゲートドライバ1903、ゲートドライバ2002、ゲートドライバ2003、ゲートドライバ2102、ゲートドライバ2103、ゲートドライバ2202、ゲートドライバ2203、ゲートドライバ2302、ゲートドライバ2303、ゲートドライバ3102、ゲートドライバ3103、ゲートドライバ3202、ゲートドライバ3203、ゲートドライバ3302、ゲートドライバ3303、ゲートドライバ3402、ゲートドライバ3403の一例を図35、図36、図37を用いて説明する。
図35を用いてゲートドライバ1402、ゲートドライバ1502、ゲートドライバ1602、ゲートドライバ1702の一例を説明する。
第1のシフトレジスタ6101と、第2のシフトレジスタ6102と、第3のシフトレジスタ6103と、AND回路6104と、AND回路6105と、AND回路6106と、OR回路6107とを有し、第1のシフトレジスタ6101はGCK、GCKB、G1SPが入力され、第2のシフトレジスタ6102はGCK、GCKB、G2SPが入力され、第3のシフトレジスタ6103はGCK、GCKB、G3SPが入力され、第1のシフトレジスタ6101の出力、及びG_CP1はAND回路6104の入力と接続され、第2のシフトレジスタ6102の出力、及びG_CP2はAND回路6105の入力と接続され、第3のシフトレジスタ6103の出力、及びG_CP3はAND回路6106の入力と接続され、AND回路6104、AND回路6105、及びAND回路6106の出力はOR回路6107と接続され、第1のシフトレジスタ6101と、第2のシフトレジスタ6102と、第3のシフトレジスタ6103との出力と、G_CP1、G_CP2、G_CP3の信号との組み合わせによりどの段のゲート線Gyに出力するかを決定する。図35の構成によれば、3つのサブゲート選択期間を有することができる。また、シフトレジスタの数は特に限定しないし、サブゲート選択期間の数も限定しない。
図36を用いてゲートドライバ1402、ゲートドライバ1502、ゲートドライバ1602、ゲートドライバ1702、ゲートドライバ1802、ゲートドライバ1803、ゲートドライバ1902、ゲートドライバ1903、ゲートドライバ2002、ゲートドライバ2003、ゲートドライバ2102、ゲートドライバ2103、ゲートドライバ2202、ゲートドライバ2203、ゲートドライバ2302、ゲートドライバ2303、ゲートドライバ3102、ゲートドライバ3103、ゲートドライバ3202、ゲートドライバ3203、ゲートドライバ3302、ゲートドライバ3303、ゲートドライバ3402、ゲートドライバ3403をデコーダ回路を用いた場合の一例を説明する。
入力端子と、NAND回路と、インバータ回路とレベルシフタ5805と、バッファ回路5806とを有し、4入力端子NAND回路の入力に第1入力端子5801、第2入力端子5802、第3入力端子5803、第4入力端子5804、第1入力端子5801の反転信号、第2入力端子5802の反転信号、第3入力端子5803の反転信号、及び第4入力端子5804の反転信号のうちいずれか4個の入力端子が接続され、4入力端子NAND回路の出力とインバータ回路の入力が接続され、インバータ回路の出力とレベルシフタ5805の入力が接続され、レベルシフタ5805の出力とバッファ回路5806の入力が接続され、バッファ回路5806の出力がゲート信号線を通して画素に出力されている。4入力端子NAND回路への入力は、全て別の組み合わせとなっており、図36の場合は16通りの出力を制御できる。
図37を用いてゲートドライバ1902、ゲートドライバ1903、ゲートドライバ2002、ゲートドライバ2003、ゲートドライバ2102、ゲートドライバ2103、ゲートドライバ2202、ゲートドライバ2203、ゲートドライバ2302、ゲートドライバ2303、ゲートドライバ3102、ゲートドライバ3103、ゲートドライバ3202、ゲートドライバ3203、ゲートドライバ3302、ゲートドライバ3303、ゲートドライバ3402、ゲートドライバ3403を説明する。
シフトレジスタ3701は1行目から順にゲート信号線を走査し、レベルシフタ3702、及びシフトレジスタ3703を介して、ゲート信号線G1、ゲート信号線G2、及びゲート信号線Gyへ出力される。また、シフトレジスタ3701の構成は特に限定しない。走査する動作をすれば、何でも良い。例えばフリップフロックを使っても良いし、非同期式のシフトレジスタでも良い。また、ゲートドライバ1902、ゲートドライバ1903、ゲートドライバ2002、ゲートドライバ2003、ゲートドライバ2102、ゲートドライバ2103、ゲートドライバ2202、ゲートドライバ2203、ゲートドライバ2302、ゲートドライバ2303、ゲートドライバ3102、ゲートドライバ3103、ゲートドライバ3202、ゲートドライバ3203、ゲートドライバ3302、ゲートドライバ3303、ゲートドライバ3402、ゲートドライバ3403はそれぞれの第28の実施形態を実現するように動作する。
(第30の実施形態)
第14の実施形態、乃至第27の実施形態において説明した構成におけるソースドライバ1401、ソースドライバ1501、ソースドライバ1601、ソースドライバ1701、ソースドライバ1801、ソースドライバ1901、ソースドライバ2001、ソースドライバ2101、ソースドライバ2201、ソースドライバ2301、ソースドライバ3101、ソースドライバ3201、ソースドライバ3301、ソースドライバ3401の一例を図38、図39を用いて説明する。
図38を用いて、ソースドライバ1801、ソースドライバ1901、ソースドライバ2001、ソースドライバ2101、ソースドライバ2201、ソースドライバ2301、ソースドライバ3101、ソースドライバ3201、ソースドライバ3301、ソースドライバ3401の一例を説明する。
3801はシフトレジスタ、3802、3803はLAT回路、3804はレベルシフト回路、3805はバッファ回路、3806はビデオ信号、3807はLAT回路3802のラッチパルス、3808はLAT回路3803のラッチパルスである。シフトレジスタ3801の出力はラッチ回路3802へ順に出力され、ビデオ信号3806を保持していく。また、全行のLAT回路3802でビデオ信号3806の保持が終了するとラッチパルス3807により、LAT回路3803へ出力されて保持され、ラッチパルス3808が出力されるとLAT回路3803からレベルシフト回路3804、及びバッファ回路3805を介してビデオ信号3806がソース信号線へ出力される。
図39を用いて、ソースドライバ1501、ソースドライバ1601、ソースドライバ1701の一例を説明する。
3901はシフトレジスタ、3902、3903はLAT回路、3904はレベルシフト回路、3905はバッファ回路、3906はビデオ信号、3907はLAT回路3902のラッチパルス、3908はLAT回路3903のラッチパルス、3909はトライステートバッファ回路、3910はトライステートバッファ回路3909の制御信号である。シフトレジスタ3901の出力はラッチ回路3902へ順に出力され、ビデオ信号3906を保持していく。また、全行のLAT回路3902でビデオ信号3906の保持が終了するとラッチパルス3907により、LAT回路3903へ出力されて保持され、ラッチパルス3908が出力されるとLAT回路3903からレベルシフト回路3904、及びバッファ回路3905を介してトライステートバッファ回路3909へ出力される。トライステートバッファ回路3909は制御信号3910で入力された信号を出力するか、否かを制御する。入力された信号を出力しない場合は、全行同時に駆動TFTをOFFするような信号を出力する。
(第31の実施形態)
本実施形態では、第1の実施形態及び第2の実施形態で説明した欠点画素の検出方法とは別の手法で欠点画素を検出する手法を図41を用いて説明する。また、説明の都合上、画素は複数のサブ画素を持つ構成にしていないが、複数のサブ画素を持つことが望ましい。
図41において、4101、及び4108はソースドライバ、4102はゲートドライバ、4103はソース信号線、4104はゲート信号線、4105は電源線、4106、4107、4111は電源、4109、4110、4114、及び4115はTFT、4112、及び4113はセンス回路、4116は容量素子、4117は発光素子の一方の電極に接続される配線である。
ソースドライバ4101は、ソースドライバ4108、TFT4109、及びTFT4110により構成され、ソースドライバ4108の出力はTFT4109のゲート、及びTFT4110のゲートと接続され、TFT4109のソースとドレインのうち一方はセンス回路4112を介して電源4106と接続され、TFT4110のソースとドレインのうち一方はセンス回路4113を介して電源4107と接続され、TFT4109のソースとドレインのうち他方、及びTFT4110のソースとドレインのうち他方はソース信号線4103と接続され、ゲートドライバ4102の出力はゲート信号線4104と接続され、TFT4114のソースとドレインのうち一方は電源線4105と接続され、TFT4114のソースとドレインのうち他方は配線4117と接続され、TFT4114のゲートは容量素子4116の一方の電極、及びTFT4115のソースとドレインのうち一方と接続され、容量素子4116の他方の電極は電源線4105と接続され、TFT4115のソースとドレインのうち他方は、ソース信号線4103と接続され、TFT4115のゲートはゲート信号線4104と接続されている。
欠陥画素を検出する動作について説明する。まず、本実施形態では、容量素子4116、及びTFT4114のゲートに保持されたソース信号線から伝達されるビデオ信号の値を保持できているかどうかで欠点画素を検出する。そのため、発光素子は配線4117に接続されていても良いし、されていなくても良い。本実施形態では発光素子が配線4117に接続されていない場合における欠陥画素の検出する方法を説明する。また、ソースドライバ4101からは2値の値の信号を出力する構成の場合について説明するが、これに限定されるものではない。
まず、ゲート信号線4104により、ある1行のTFT4115をON状態とし、ソース信号線4103からビデオ信号を出力する。ここで、ある1列のみTFT4109をON、TFT4110をOFFし、その他の列はTFT4109をOFF、4110をONするような信号をソースドライバ4108から出力する。これにより、電源4106の電位が、ソース信号線4103、及びTFT4115を介してある1画素の容量素子4116、及びTFT4114のゲートに出力された後にゲートドライバ4102でTFT4115をOFFすることによって、全画素の中で、ある1画素のみ電源4106の電位が保持されていることになる。その後、ソース信号線4103から電源4107の電位が出力されている状態として、電源線4106の電位が保持されている画素のTFT4115をONすると、容量素子4116からソース信号線4103を介して、容量素子4116の一方の電極の電位が電源4107の電位となるまで電流が流れる。この変化を検出すことで、ビデオ信号が保持できているかどうかを判断し、欠陥画素を検出することができる。
この方法によれば、発光素子が配線4117に接続される前に、欠陥画素を検出することができる。そのため、検出結果をフラッシュメモリなどに保存しておけば、工場出荷前にあらかじめ、ビデオ信号を補正することができる。こうすることで、歩留まりを上げ、生産性を高めることができる。
(第32の実施形態)
本発明は、第1の実施形態、及び第2の実施形態で説明した通り、複数のサブ画素を持つ画素を含み、複数のサブ画素の欠陥を検出し、ビデオ信号を補正できるものであれば、同様に適用することができる。また、複数のサブ画素の欠陥検出方法は、複数のサブ画素が点欠陥か輝点欠陥かを判断できるものであれば、同様に適用できる。また、液晶ディスプレー、FED、SED、PDPなどのディスプレーでも複数のサブ画素を持っていれば適用可能である。
スイッチング素子の一例としてトランジスタを用いた例を示したが、本発明はこれに限定されるものではない。スイッチング素子としては、電流のながれを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い。
また、本実施の形態において、スイッチング素子として適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いたTFT、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが形成される基板の種類に限定はなく、単結晶基板、SOI基板、石英基板、ガラス基板、樹脂基板などを自由に用いることができる。
トランジスタは単なるスイッチング素子として動作させるため、極性(導電型)は特に限定されず、N型トランジスタでもP型トランジスタでもどちらでも良い。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない特性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、チャネル形成領域とソース又はドレイン領域との間に低濃度で導電型を付与する不純物元素が添加された領域(LDD領域という。)が設けられたトランジスタがある。
また、トランジスタのソースの電位が低電位側電源に近い状態で動作する場合には、当該トランジスタはN型とするのが望ましい。反対に、トランジスタのソースの電位が高電位側電源に近い状態で動作する場合には、当該トランジスタはP型とするのが望ましい。このような構成とすることによって、トランジスタのゲートとソース間の電圧の絶対値を大きくできるので、当該トランジスタをスイッチとして動作させやすい。なお、N型トランジスタとP型トランジスタとの両方を用いて、CMOS型のスイッチング素子としても良い。
また、第1の実施形態乃至第10の実施形態、及び第14の実施形態乃至第31の実施形態において、ブロック図の中の回路構成は、本文中で説明した駆動ができさえすれば、どのような回路構成でも可能である。
本実施の形態では、画素に信号を入力する駆動回路として公知なものを用いることができる。例えば、走査する駆動回路でも良いし、コンバータのように任意の行を選択できるような駆動回路でも良い。