JP2009036933A - アクティブマトリクス型発光表示装置 - Google Patents
アクティブマトリクス型発光表示装置 Download PDFInfo
- Publication number
- JP2009036933A JP2009036933A JP2007200315A JP2007200315A JP2009036933A JP 2009036933 A JP2009036933 A JP 2009036933A JP 2007200315 A JP2007200315 A JP 2007200315A JP 2007200315 A JP2007200315 A JP 2007200315A JP 2009036933 A JP2009036933 A JP 2009036933A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light emitting
- driving transistor
- emitting element
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】アモルファスシリコン基板によりNチャンネル型駆動用TFTを構成する場合に生ずる不具合を解消し、発光素子のカソードが共通電極を構成する画素構成を備えた発光表示装置を提供すること。
【解決手段】発光素子OELに選択的に発光駆動電流を加えるための駆動用トランジスタT2と、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタT1と、前記制御用トランジスタにより制御される駆動用トランジスタのゲート電位を保持する電荷保持用キャパシタCSが表示画素ごとに備えられる。加えて、前記キャパシタCSに電荷を書き込むタイミングにおいて、キャパシタの一端を基準電圧源V1に接続するスイッチングトランジスタT3が具備される。
【選択図】図5
【解決手段】発光素子OELに選択的に発光駆動電流を加えるための駆動用トランジスタT2と、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタT1と、前記制御用トランジスタにより制御される駆動用トランジスタのゲート電位を保持する電荷保持用キャパシタCSが表示画素ごとに備えられる。加えて、前記キャパシタCSに電荷を書き込むタイミングにおいて、キャパシタの一端を基準電圧源V1に接続するスイッチングトランジスタT3が具備される。
【選択図】図5
Description
この発明は、多数の発光素子を表示画素としてマトリクス状に配列し、これをTFT(Thin Film Transistor)により選択的に発光駆動させて画像表示を行うアクティブマトリクス型発光表示装置に関する。
多数の発光素子をマトリクス状に配列して構成されるディスプレイの開発が広く進められている。このようなディスプレイに用いられる発光素子として、例えば有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されており、既に一部において実用化されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
かかる有機EL素子を用いた発光表示パネルとして、EL素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したEL素子の各々に、例えばTFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細なディスプレイに適している。
前記したようにTFTを用いたアクティブマトリクス型発光表示パネルにおいては、TFTの半導体材料にアモルファスシリコンを用いたものと、ポリシリコンを用いたものが提案されている。前者のアモルファスシリコン基板は、低コストではあるが一般的に電子移動度が低い。また後者のポリシリコン基板は、アモルファスシリコン基板に比較して高価であり、また電子移動度は高い。
すなわち、ポリシリコン基板においてはアモルファスシリコン基板に比較して、同じ値の電流を流す場合において、TFTのサイズを小さくすることが可能となる。このために、発光画素として前記した有機EL素子を用いた発光表示パネルにおいては、ポリシリコン基板が適していると言われている。
図1には、ポリシリコン基板によるPチャンネル型駆動用TFTを用いた最も基本的な2トランジスタ構成の画素回路を示している。図1においてNチャンネル型データ書き込み用TFT、すなわち制御用トランジスタT1のゲートは図示せぬ走査ドライバからの走査ラインに接続されており、またそのソースは図示せぬデータドライバからのデータラインに接続されている。また制御用トランジスタT1のドレインはPチャンネル型駆動用TFT、すなわち駆動用トランジスタT2のゲートに接続されると共に、電荷保持用キャパシタCSの一方の端子に接続されている。
前記駆動用トランジスタT2のソースは前記キャパシタCSの他方の端子に接続されると共に、電圧源VAに接続されている。また駆動用トランジスタT2のドレインは、発光素子としての有機EL素子OELのアノードに接続され、当該EL素子のカソードは電圧源VKに接続されている。なお、図1においては、1つの表示画素の回路構成例を示しているが、この構成の表示画素が縦横方向にマトリクス状に配列されることにより発光表示装置が形成されている。
図1に示した画素構成において、制御用トランジスタT1のゲートに走査ラインを介してオン電圧(走査選択電圧=Select)が供給されると、トランジスタT1はソースに供給されるデータラインからのデータ電圧(Vdata)に対応した電流を、ソースからドレインに流す。したがって、トランジスタT1のゲートがオン電圧の期間(データ書き込み期間)に、前記キャパシタCSが充電され、その電圧がトランジスタT2のゲートに供給される。これにより、トランジスタT2はそのゲート・ソース間電圧(Vgs)に基づいた電流をドレインに接続されたEL素子OELに流し、EL素子OELは発光状態となる。
また、制御用トランジスタT1のゲートがオフ電圧になると、トランジスタT1はいわゆるカットオフとなり、トランジスタT1のドレインは開放状態となるものの、駆動用トランジスタT2はキャパシタCSに蓄積された電荷によりゲート電圧が保持され、次の走査まで駆動電流を維持することで、EL素子OELの発光も維持される。
ところで近年においては、周辺技術の進展により、より低コストで実現することができるアモルファスシリコン基板を使用した有機EL表示パネルが見直されている。一方、Nチャンネル型TFTとPチャンネル型TFTとでは、一般的にPチャンネル型TFTの電子移動度が低い。このために現状においてはアモルファスシリコンPチャンネル型TFTは、実使用レベルに達しているとは言い難く、有機EL用アモルファスシリコンTFT基板はNチャンネル型TFTのみで作成される。
図2はアモルファスシリコンを用いてNチャンネル型TFTのみで作成された2トランジスタ構成の画素回路を示している。図2から理解できるとおり、制御用トランジスタT1および駆動用トランジスタT2は、前記したとおりNチャンネルにより構成され、電荷保持用キャパシタCSは、駆動用トランジスタT2のソースとゲート間に接続される。そして、発光素子としての有機EL素子OELは、電圧源VAと駆動用トランジスタT2のドレインとの間に接続された構成にされる。
図2に示す画素構成においては、発光素子としての有機EL素子OELのアノードが共通電極となる。したがって、発光素子のカソードが共通電極となる図1に示したものとは素子構造が異なるものとなる。すなわち、ポリシリコン基板で培った技術が、アモルファスシリコン基板に応用できないという問題が発生する。
さらに、アモルファスシリコンTFTの他の欠点として、スレッショルド電圧(Vth)の経時変化が大きいという問題が挙げられる。これは、電流値により階調を制御する場合においては大きな欠点となり、前記スレッショルド電圧(Vth)の経時変化を補償するような回路構成も特許文献1などに提案されている。
特開2006−284716号公報
そこで、アモルファスシリコン基板を用い、発光素子のカソードが共通電極となるような画素構成として、図3に示した構成が考えられる。図3に示した画素構成においては、駆動用トランジスタT2のドレインは電圧源VAに直結され、同トランジスタT2のソースと電圧源VKとの間に発光素子としての有機EL素子OELを挿入した構成にされている。
図3に示した画素構成によると、制御用トランジスタT1による電荷保持用キャパシタCSへの電荷の書き込み時において、駆動用トランジスタT2のソースと発光素子との接続点、すなわち図3に示すP1点の電位が確定しないために、キャパシタCSに書き込まれる電荷量(電圧値)が不安定になるという不具合が発生する。
前記した問題を解消するために、一端が駆動用トランジスタT2のゲートに接続された電荷保持用キャパシタCSの他端を固定の電圧源V1に接続した図4に示す画素構成にすることが考えられる。この図4に示す画素構成によると、電荷保持用キャパシタCSへの書き込み電圧を一定にすることができる。
しかしながら図4に示す画素構成によると、駆動用トランジスタT2のゲート・ソース間電圧(Vgs)が、発光素子としての有機EL素子の順方向電圧(Vf)のばらつきに依存して変動することになり、駆動用トランジスタT2の動作点が前記順方向電圧(Vf)によって変動するという不具合が発生する。
この発明は、アモルファスシリコン基板によりNチャンネル型駆動用TFTを構成する場合に生ずる前記したような不具合を解消し、さらに発光素子のカソードが共通電極を構成する画素構成を備えたアクティブマトリクス型発光表示装置を提供することを課題とするものである。
前記した課題を解決するためになされたこの発明にかかるアクティブマトリクス型発光表示装置における好ましい基本形態は、請求項1に記載のとおり、発光素子を表示画素としてマトリクス状に配列し、前記各発光素子に選択的に発光駆動電流を加えるための駆動用トランジスタと、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタと、前記制御用トランジスタにより制御される前記駆動用トランジスタのゲート電位を保持すべく一端が前記駆動用トランジスタのゲートに接続された電荷保持用キャパシタとが前記表示画素ごとに備えられ、少なくとも前記駆動用トランジスタがアモルファスシリコンからなるNチャンネル型トランジスタを構成したアクティブマトリクス型発光表示装置であって、前記電荷保持用キャパシタの他端が、前記駆動用トランジスタのソースと前記発光素子との接続点に接続されると共に、前記電荷保持用キャパシタに駆動用トランジスタのゲート電位を制御するための電荷を書き込むタイミングにおいて、電荷保持用キャパシタの前記他端を基準電圧源に接続するスイッチングトランジスタをさらに具備した構成にされる。
以下、この発明にかかるアクティブマトリクス型発光表示装置について、図に示す実施の形態に基づいて説明する。なお、以下に図5〜図8として示す各実施の形態においては、すでに説明した図1〜図4に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその詳細な説明は適宜省略する。また以下に説明する図5〜図8については、それぞれ1つの表示画素の回路構成を示しているが、すでに説明したとおり、この構成の表示画素が縦横方向にマトリクス状に配列されることにより発光表示装置が形成される。
先ず図5に示すこの発明にかかる第1の実施の形態においては、図3に示した画素構成に加えて、スイッチングトランジスタT3が加えられており、このスイッチングトランジスタT3を含む制御用トランジスタT1および駆動用トランジスタT2は、全てアモルファスシリコンからなるNチャンネル型トランジスタ(TFT)を構成している。
そして、一端が駆動用トランジスタT2のゲートに接続された電荷保持用キャパシタCSの他端は、前記駆動用トランジスタT2のソースと有機EL素子OELのアノードとの接続点に接続されると共に、前記したスイッチングトランジスタT3のドレインに接続されている。また前記スイッチングトランジスタT3のソースは基準電圧源V1に接続されており、さらにトランジスタT3のゲートは、前記制御用トランジスタT1のゲートと共通接続され、これによりトランジスタT3のゲートにも図示せぬ走査ラインを介して走査選択電圧(Select)が供給されるように構成されている。
すなわち、図5に示した実施の形態においては、制御用トランジスタT1のゲートとスイッチングトランジスタT3のゲートが共通接続されているので、前記した電荷保持用キャパシタCSに駆動用トランジスタT2のゲート電圧を書き込むタイミングにおいて、スイッチングトランジスタT3もオン動作し、電荷保持用キャパシタCSの前記他端を、基準電圧源V1に接続するように動作する。
したがって、図5に示した画素構成によると、すでに説明した図3に示す画素構成の問題点、すなわち制御用トランジスタT1による電荷保持用キャパシタCSへの電荷の書き込み時において、駆動用トランジスタT2のソースと発光素子との接続点の電位が確定しないという問題を解消することができ、キャパシタCSに書き込まれる電荷量(電圧値)を安定化させることができる。
そして、キャパシタCSへの電荷の書き込み時以外においてはトランジスタT1,T3をオフ状態とすることで、キャパシタCSに書き込まれた電荷量(電圧値)が駆動用トランジスタT2のゲート・ソース間電圧(Vgs)として作用するので、駆動用トランジスタT2の動作点が発光素子の順方向電圧(Vf)のばらつきによって変動を受けるという問題を回避することができる。
図5に示した実施の形態においては、アモルファスシリコンによるTFT構成のために、特に駆動用トランジスタT2のスレッショルド電圧(Vth)の経時変化が大きいという問題点が残される。このために、駆動用トランジスタT2のドレイン電流の制御による画素の階調表現には向いていない。そこで図6に示す画素構成は、アモルファスシリコンによるTFT構成において、良好な階調表現を実現させる例を示している。
すなわち、図6は、この発明にかかる第2の実施の形態を示したものであり、この図6に示す実施の形態においては、図5に示した実施の形態に対してNチャンネル型の消去用トランジスタT4がさらに加えられている。このトランジスタT4のドレインとソースは、前記した電荷保持用キャパシタCSの両端に接続されている。
図6に示した実施の形態においては、SES方式と呼ばれる画素の時分割階調表現を実現させるものである。これは1フレーム期間もしくはこれを複数に時分割したサブフレーム期間の途中において、トランジスタT4のゲートにオン電圧(消去信号=Erase)を加えることで、1フレーム期間もしくは1サブフレーム期間における実質的な画素の発光輝度、すなわち階調を制御するものである。
図6に示したSES方式の階調制御によると、駆動用トランジスタT2は発光素子としての有機EL素子OELに供給するドレイン電流の値を制御する必要はなく、トランジスタT2はいわばスイッチとしての機能を果たせばよい。したがって、図6に示した画素構成によると、アモルファスシリコンによるTFT構成においても、経時変化の影響を受けずに良好な階調表現を実現させることができる。そして、図6に示したSES方式の画素構成を備えたものにおいても、図5に示した画素構成と同様の作用効果を得ることができる。
図7は、この発明にかかる第3の実施の形態を示したものであり、この図7に示す実施の形態においては、図5に示した実施の形態における基準電圧源V1が可変制御されるように構成されている。したがって、図7においては基準電圧源を符号VVで示している。
すでに説明したとおり、アモルファスシリコンによるTFTは、経時変化によりTFTのスレッショルド電圧(Vth)が変化する。一般的にNチャンネル型TFTにおいては、時間経過と共に、前記Vthが上昇する特性を示す。このような経時変化にかかわらず同一値の基準電圧をV1をキャパシタCSの前記他端に印加した場合においては、時間経過と共に駆動用トランジスタT2の動作点にずれが生じ、表示不良の原因となる。
したがって、図7に示すように電圧値が可変制御される基準電圧源VVを備えることで、経時変化による前記Vthの変化にもかかわらず、駆動用トランジスタT2の動作点がほぼ一定となるように制御することができる。この場合、表示装置の累計表示時間に対応して、基準電圧源VVを除々に増大させるように制御させることが考えられる。また前記した駆動用トランジスタT2のスレッショルド電圧(Vth)を測定し、その測定結果に基づいて、前記基準電圧源VVの電圧値を制御するように構成することも考えられる。
図8は、この発明にかかる第4の実施の形態を示したものである。この図8に示す実施の形態においては、図5に示す構成に加えて発光素子のカソード側(共通電極側)に印加される電位が、スイッチS1を介して変更可能となるように構成されている。
すなわち、発光素子のカソード側に印加される電位が、図5に示したように常にVKであり、またスイッチングトランジスタT3のソースに加わる電位V1との関係が、VK<V1であった場合には、キャパシタCSへの電荷の書き込み時におけるスイッチングトランジスタT3のオン動作により、発光素子にはV1−VKの値の順方向電圧が印加されることになる。前記V1−VKの値が、発光素子が発光するスレッショルド電圧以上の場合においては、前記発光素子は瞬時において点灯するため、表示画像の例えばコントラストが低下するなど表示品位の悪化を招く。
前記した問題を避けるために、図8に示す実施の形態においては、スイッチングトランジスタがオン状態となるタイミングにおいて、スイッチS1は電圧源V2を選択するように構成されている。すなわち、前記電圧源V2の値は、前記基準電圧源の電位V1との電位差V1−V2が、前記発光素子としての有機EL素子OELが発光するスレッショルド電圧(Vth)に満たない電位差となるように設定されている。
したがって、スイッチングトランジスタT3がオン状態となるキャパシタCSへの電荷の書き込み時において、EL素子のカソードに前記した電圧源V2の電位が供給されることで、発光素子が不要に点灯するのを避けることができる。
なお、図8に示す実施の形態においては、スイッチングトランジスタT3がオン状態となるタイミングにおいて、スイッチS1は電圧源V2の電位を選択するようにしているが、スイッチングトランジスタT3がオン状態となるタイミングにおいて、発光素子のカソード側をオープン状態に制御するようにしても同様の効果を得ることができる。
なお、以上説明した実施の形態においては、画素を構成する発光素子として有機EL素子を用いた例を示しているが、この発明にかかる発光表示装置においては有機EL素子に限らず、電流駆動される他の発光素子を用いることができる。
また実施の形態においては、制御用トランジスタT1とスイッチングトランジスタT3のゲートが共に走査ラインに接続された構成にされているが、前記スイッチングトランジスタT3は制御用トランジスタT1のオン動作に同期してオン動作すればよい。したがって両者のゲートは必ずしも共通接続される必要はない。
CS 電荷保持用キャパシタ
OEL 発光素子(有機EL素子)
S1 スイッチ
T1 制御用トランジスタ
T2 駆動用トランジスタ
T3 スイッチングトランジスタ
T4 消去用トランジスタ
OEL 発光素子(有機EL素子)
S1 スイッチ
T1 制御用トランジスタ
T2 駆動用トランジスタ
T3 スイッチングトランジスタ
T4 消去用トランジスタ
Claims (4)
- 発光素子を表示画素としてマトリクス状に配列し、前記各発光素子に選択的に発光駆動電流を加えるための駆動用トランジスタと、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタと、前記制御用トランジスタにより制御される前記駆動用トランジスタのゲート電位を保持すべく一端が前記駆動用トランジスタのゲートに接続された電荷保持用キャパシタとが前記表示画素ごとに備えられ、少なくとも前記駆動用トランジスタがアモルファスシリコンからなるNチャンネル型トランジスタを構成したアクティブマトリクス型発光表示装置であって、
前記電荷保持用キャパシタの他端が、前記駆動用トランジスタのソースと前記発光素子との接続点に接続されると共に、前記電荷保持用キャパシタに駆動用トランジスタのゲート電位を制御するための電荷を書き込むタイミングにおいて、電荷保持用キャパシタの前記他端を基準電圧源に接続するスイッチングトランジスタがさらに具備されていることを特徴とするアクティブマトリクス型発光表示装置。 - 前記基準電圧源の電圧値が可変されるように構成されていることを特徴とする請求項1に記載されたアクティブマトリクス型発光表示装置。
- 一端が前記駆動用トランジスタのソースに接続された前記発光素子の他端には、前記スイッチングトランジスタがオン状態となるタイミングにおいて、前記基準電圧源の電位に対して、前記発光素子が発光駆動されるスレッショルド電圧に満たない電位差となる電位が印加されるように構成したことを特徴とする請求項1または請求項2に記載されたアクティブマトリクス型発光表示装置。
- 一端が前記駆動用トランジスタのソースに接続された前記発光素子の他端は、前記スイッチングトランジスタがオン状態となるタイミングにおいて、オープン状態になされるように構成したことを特徴とする請求項1または請求項2に記載されたアクティブマトリクス型発光表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007200315A JP2009036933A (ja) | 2007-08-01 | 2007-08-01 | アクティブマトリクス型発光表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007200315A JP2009036933A (ja) | 2007-08-01 | 2007-08-01 | アクティブマトリクス型発光表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009036933A true JP2009036933A (ja) | 2009-02-19 |
Family
ID=40438915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007200315A Pending JP2009036933A (ja) | 2007-08-01 | 2007-08-01 | アクティブマトリクス型発光表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009036933A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018189992A (ja) * | 2013-04-02 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2023503149A (ja) * | 2020-10-12 | 2023-01-26 | 北京集創北方科技股▲ふん▼有限公司 | 駆動装置及び電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216110A (ja) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2004347993A (ja) * | 2003-05-23 | 2004-12-09 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2006308863A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2007041574A (ja) * | 2005-07-04 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
JP2007179041A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
-
2007
- 2007-08-01 JP JP2007200315A patent/JP2009036933A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216110A (ja) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2004347993A (ja) * | 2003-05-23 | 2004-12-09 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2006308863A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2007041574A (ja) * | 2005-07-04 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
JP2007179041A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018189992A (ja) * | 2013-04-02 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2023503149A (ja) * | 2020-10-12 | 2023-01-26 | 北京集創北方科技股▲ふん▼有限公司 | 駆動装置及び電子機器 |
US11783787B2 (en) | 2020-10-12 | 2023-10-10 | Chipone Technology (Beijing) Co., Ltd. | Driving device and electronic apparatus |
JP7480295B2 (ja) | 2020-10-12 | 2024-05-09 | 北京集創北方科技股▲ふん▼有限公司 | 駆動装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5176522B2 (ja) | 自発光型表示装置およびその駆動方法 | |
TWI436334B (zh) | 顯示器裝置 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
US9483980B2 (en) | Pixel circuit and display device | |
JP2010008521A (ja) | 表示装置 | |
JP2008164796A (ja) | 画素回路および表示装置とその駆動方法 | |
JP2004361640A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
US9336711B2 (en) | Display device and display driving method | |
JP2005189643A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
JP2008175945A (ja) | 画素回路および表示装置 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP2009036933A (ja) | アクティブマトリクス型発光表示装置 | |
JP2007206515A (ja) | 発光ダイオード駆動回路およびそれを用いたディスプレイ装置 | |
JP2006030921A (ja) | 表示装置および表示装置の駆動方法 | |
JP2005181920A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP2011145481A (ja) | 表示装置、表示駆動方法 | |
JP2006030729A (ja) | 表示装置および表示装置の駆動方法 | |
JP2009031620A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2007011214A (ja) | 画素回路および表示装置、並びに画素回路の駆動方法 | |
JP4233016B2 (ja) | 発光表示パネルの駆動装置 | |
JP2010008941A (ja) | 画素回路及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121022 |