JP2003216110A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2003216110A
JP2003216110A JP2002327498A JP2002327498A JP2003216110A JP 2003216110 A JP2003216110 A JP 2003216110A JP 2002327498 A JP2002327498 A JP 2002327498A JP 2002327498 A JP2002327498 A JP 2002327498A JP 2003216110 A JP2003216110 A JP 2003216110A
Authority
JP
Japan
Prior art keywords
electrode
transistor
electrically connected
gate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002327498A
Other languages
English (en)
Other versions
JP4485119B2 (ja
JP2003216110A5 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002327498A priority Critical patent/JP4485119B2/ja
Publication of JP2003216110A publication Critical patent/JP2003216110A/ja
Publication of JP2003216110A5 publication Critical patent/JP2003216110A5/ja
Application granted granted Critical
Publication of JP4485119B2 publication Critical patent/JP4485119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ＥＬ素子の劣化が電流値ばらつきを生じにく
い構成の表示装置を提供する。 【解決手段】 駆動用ＴＦＴ１０４のゲート・ソース間
に容量手段１０６を設け、ゲート電極に映像信号を入力
した後、浮遊状態とする。このとき、駆動用ＴＦＴ１０
４のゲート・ソース間電圧がしきい値を上回っていれ
ば、駆動用ＴＦＴ１０４がＯＮする。仮にＥＬ素子１０
８が劣化しており、陽極の電位が上昇する場合、つまり
駆動用ＴＦＴ１０４のソース電位が上昇する場合、容量
手段１０６による結合によって、浮遊状態となっている
駆動用ＴＦＴ１０４のゲート電極の電位も同じだけ上昇
することになる。よって、ＥＬ素子１０８の劣化によっ
て陽極の電位が上昇しても、その上昇分をゲート電極の
電位にそのまま上乗せし、駆動用ＴＦＴ１０４のゲート
・ソース間電圧を一定とすることが出来る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタを有
する半導体装置の構成に関する。本発明はまた、ガラ
ス、プラスチック等の絶縁体上に作製される薄膜トラン
ジスタ(以後、ＴＦＴと表記する)を有する半導体装置を
含むアクティブマトリクス型の表示装置の構成に関す
る。また、このような表示装置を用いた電子機器に関す
る。
【０００２】
【従来の技術】近年、エレクトロルミネッセンス(Elect
ro Luminescence：ＥＬ)素子等を始めとした発光素子
を用いた表示装置の開発が活発化している。発光素子
は、自らが発光するために視認性が高く、液晶表示装置
(ＬＣＤ)等において必要なバックライトを必要としない
ために薄型化に適しているとともに、視野角にほとんど
制限が無い。
【０００３】ここで、ＥＬ素子とは、電場を加えること
で発生するルミネッセンスが得られる発光層を有する素
子を指す。この発光層においては、一重項励起状態から
基底状態に戻る際の発光(蛍光)と、三重項励起状態から
基底状態に戻る際の発光(燐光)とがあるが、本発明にお
いて、発光装置とは、上述したいずれの発光形態であっ
ても良い。
【０００４】ＥＬ素子は、一対の電極(陽極と陰極)間に
発光層が挟まれる形で構成され、通常、積層構造をとっ
ている。代表的には、イーストマン・コダック・カンパ
ニーのＴａｎｇらが提案した「陽極／正孔輸送層／発光
層／電子輸送層／陰極」という積層構造が挙げられる。
この構造は非常に発光効率が高く、現在研究が進められ
ているＥＬ素子の多くはこの構造が採用されている。
【０００５】また、これ以外にも、陽極と陰極との間
に、「正孔注入層／正孔輸送層／発光層／電子輸送層」
または「正孔注入層／正孔輸送層／発光層／電子輸送層
／電子注入層」の順に積層する構造がある。本発明の発
光装置に用いるＥＬ素子の構造としては、上述の構造の
いずれを採用していても良い。また、発光層に対して蛍
光性色素等をドーピングしても良い。
【０００６】本明細書においては、ＥＬ素子において、
陽極と陰極との間に設けられる全ての層を総称してＥＬ
層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発
光層、電子輸送層、電子注入層は、全てＥＬ素子に含ま
れ、陽極、ＥＬ層、および陰極で構成される発光素子を
ＥＬ素子と呼ぶ。
【０００７】図２(Ａ)(Ｂ)に、一般的な発光装置におけ
る画素の構成を示す。なお、代表的な発光装置として、
ＥＬ表示装置を例とする。図２(Ａ)(Ｂ)に示した画素
は、ソース信号線２０１、ゲート信号線２０２、スイッ
チング用ＴＦＴ２０３、駆動用ＴＦＴ２０４、容量素子
（容量手段）２０５、電流供給線２０６、ＥＬ素子２０
７、電源線２０８を有している。図２(Ａ)においては、
駆動用ＴＦＴ２０４はＰチャネル型、図２(Ｂ)において
は、駆動用ＴＦＴ２０４はＮチャネル型を用いている。
スイッチング用ＴＦＴ２０３は、映像信号を画素に入力
する際のスイッチとして機能するＴＦＴであるので、こ
こではその極性は問わない。
【０００８】各部の接続関係について説明する。ここ
で、ＴＦＴはゲート、ソース、ドレインの３端子を有す
るが、ソース、ドレインに関しては、ＴＦＴの構造上、
明確に区別が出来ない。よって、素子間の接続について
説明する際は、ソース、ドレインのうち一方を第１の電
極、他方を第２の電極と表記する。ＴＦＴのＯＮ、ＯＦ
Ｆについて、各端子の電位等(あるＴＦＴのゲート・ソ
ース間電圧等)について説明が必要な際には、ソース、
ドレイン等と表記する。
【０００９】また、本明細書において、ＴＦＴがＯＮし
ているとは、ＴＦＴのゲート・ソース間電圧がそのしき
い値を超え、ソース、ドレイン間に電流が流れる状態を
いい、ＴＦＴがＯＦＦしているとは、ＴＦＴのゲート・
ソース間電圧がそのしきい値を下回り、ソース、ドレイ
ン間に電流が流れていない状態をいう。
【００１０】スイッチング用ＴＦＴ２０３のゲート電極
は、ゲート信号線２０２に接続され、第１の電極はソー
ス信号線２０１に接続され、第２の電極は駆動用ＴＦＴ
２０４のゲート電極に接続されている。駆動用ＴＦＴ２
０４の第１の電極は、電流供給線２０６に接続され、第
２の電極はＥＬ素子２０７の陽極(Ａｎｏｄｅ)に接続さ
れている。ＥＬ素子２０７の陰極(Ｃａｔｈｏｄｅ)は、
電源線２０８に接続されている。電流供給線２０６と、
電源線２０８とは、互いに電位差を有している。また、
駆動用ＴＦＴ２０４のゲート・ソース間電圧を保持する
ために、駆動用ＴＦＴ２０４のゲート電極とある一定電
位，例えば電流供給線２０６との間に、容量素子２０５
を設けても良い。
【００１１】ゲート信号線２０２にパルスが入力されて
スイッチング用ＴＦＴ２０３がＯＮすると、ソース信号
線２０１に出力されてきている映像信号は、駆動用ＴＦ
Ｔ２０４のゲート電極へと入力される。入力された映像
信号の電位に従って、駆動用ＴＦＴ２０４のゲート・ソ
ース間電圧が決定し、駆動用ＴＦＴ２０４のソース・ド
レイン間を流れる電流(以下、ドレイン電流と表記)が決
定する。この電流はＥＬ素子２０７に供給されて発光す
る。
【００１２】またＴＦＴ等を基板上に作り込み、画素部
と周辺回路とを一体形成した表示装置は、小型、軽量と
いう利点を活かし、普及著しいモバイル機器に応用され
ている。反面、ＴＦＴの作製は、成膜、エッチングの繰
り返しによる素子形成と、半導体に導電性を与えるため
の不純物元素の添加等、多くの工程を経てなされるた
め、工程削減による低コスト化が課題となる。
【００１３】そこで、画素部および周辺回路を、単一極
性のＴＦＴによって構成すれば、不純物元素の添加工程
の一部を省略することが出来る。単一極性のＴＦＴを用
いて構成した画素の例としては、図８に示すものが提案
されている（例えば、非特許文献１参照）。
【００１４】
【非特許文献１】カニッキほか（J.Kanicki,J-H.Kim,J.
Y.Nahm,Y.He,and R.Hattori）"アクティブＯＬＥＤにお
けるアモルファスシリコン薄膜トランジスタ（Amorphou
s Silicon Thin-Film Transistors Based Active-Matri
x Organic Light-Emitting Displays）"アジアディスプ
レイ/アイディーダブリュ(ASIA DISPLAY/IDW)2001 ｐ．
３１５−３１８
【００１５】図８に示した画素は、ソース信号線８０
１、ゲート信号線８０２、スイッチング用ＴＦＴ８０
３、駆動用ＴＦＴ８０４、アクティブ抵抗ＴＦＴ８０
５、容量素子８０６、電流供給線８０７、ＥＬ素子８０
８、電源線８０９を有し、ＴＦＴ８０３〜８０５にはＮ
チャネル型ＴＦＴを用いている。
【００１６】スイッチング用ＴＦＴ８０３のゲート電極
は、ゲート信号線８０２に接続され、第１の電極は、ソ
ース信号線８０１に接続され、第２の電極は、駆動用Ｔ
ＦＴ８０４のゲート電極に接続されている。駆動用ＴＦ
Ｔ８０４の第１の電極は、ＥＬ素子８０８の陽極に接続
され、第２の電極は、アクティブ抵抗ＴＦＴ８０５の第
１の電極に接続されている。アクティブ抵抗ＴＦＴ８０
５のゲート電極および第２の電極は互いに接続され、電
流供給線８０７に接続されている。ＥＬ素子８０８の陰
極は、電源線８０９に接続され、電流供給線８０７とは
互いに電位差を有する。容量素子８０６は、駆動用ＴＦ
Ｔ８０４のゲート電極と電流供給線８０７との間に設け
られ、駆動用ＴＦＴ８０４のゲート電極に印加される信
号の電位を保持する。
【００１７】
【発明が解決しようとする課題】ここで図２(Ａ)、図８
のように、駆動用ＴＦＴにＮチャネル型ＴＦＴを用いた
場合の動作について考える。図２(Ｃ)は、図２(Ａ)(Ｂ)
に示した画素において、電流供給線２０６−駆動用ＴＦ
Ｔ２０４−ＥＬ素子２０７−電源線２０８の構成部分の
みを図示したものである。駆動用ＴＦＴ２０４はＮチャ
ネル型としているので、ＥＬ素子２０７の陽極に接続さ
れている側をソース、電流供給線に接続されている側を
ドレインとする。
【００１８】今、電流供給線２０６の電位がＶDD、ＥＬ
素子２０７の陽極の電位がＶA、同じく陰極の電位が
ＶC、駆動用ＴＦＴ２０４のゲート電極の電位がＶSigで
あるとき、駆動用ＴＦＴ２０４のゲート・ソース間電圧
ＶGSは、ＶGS＝(ＶSig−ＶA)であり、ＥＬ素子２０７の
陽極・陰極間電圧ＶELは、ＶEL＝(ＶA−ＶC)である。
【００１９】図２(Ｄ)は、駆動用ＴＦＴ２０４およびＥ
Ｌ素子２０７の電圧・電流特性を示したものである。駆
動用ＴＦＴ２０４の電圧・電流曲線と、ＥＬ素子２０７
の電圧・電流曲線との交点が動作点であり、ＥＬ素子２
０７を流れる電流値や、ＥＬ素子の陽極の電位ＶAが決
定する。今、ＥＬ素子２０７の電圧・電流曲線が２１
１、ＴＦＴ２０４の電圧・電流曲線が２１３で表される
とき、動作点は２１５にあたり、これによって電流値お
よびＶA＝ＶA1が決定する。なお、このときの駆動用Ｔ
ＦＴ２０４のゲート・ソース間電圧ＶGSは、ＶGS＝(Ｖ
Sig−ＶA1)で表される。
【００２０】ＥＬ素子２０７が劣化した場合について考
える。ＥＬ素子２０７が劣化すると、点灯開始電圧が上
昇して、曲線は右にシフトして２１２で示されるように
なる。ここで、仮に駆動用ＴＦＴ２０４が飽和領域で動
作しており、かつＥＬ素子２０７の劣化によってゲート
・ソース間電圧が変化しないとすると、動作点は２１６
に移る。つまり、ＶA＝ＶA2となる。この場合、駆動用
ＴＦＴ２０４のソース・ドレイン間電圧が変化しても、
電流値には大きな変化はないため、それほど輝度も変わ
らない。ところが、今、駆動用ＴＦＴ２０４にはＮチャ
ネル型ＴＦＴを用いており、ＥＬ素子２０７の陽極に接
続されている側がソースであるから、駆動用ＴＦＴ２０
４のゲート・ソース間電圧ＶGSは、ＶGS＝(ＶSig−
ＶA2)と、小さくなってしまう。よってこのときの駆動
用ＴＦＴ２０４の電圧・電流曲線は２１４で示されるよ
うになる。従って動作点は２１７となる。つまり、ＥＬ
素子２０７の劣化によって、駆動用ＴＦＴ２０４のソー
ス電位が上昇し、ゲート・ソース間電圧が小さくなって
しまったため、電流値が大きく変化し、輝度低下につな
がる。
【００２１】よって本発明においては、ＥＬ素子に電流
を供給するための駆動用ＴＦＴにＮチャネル型ＴＦＴを
用いて構成し、かつ前述のようなＥＬ素子の劣化による
不具合を解決することの出来る半導体装置を提供するこ
とを課題とする。
【００２２】
【課題を解決するための手段】前述の課題の要点は、Ｅ
Ｌ素子の劣化によって、ＥＬ素子の陽極の電位、すなわ
ち駆動用ＴＦＴのソース電位が上昇し、それに伴って駆
動用ＴＦＴのゲート・ソース間電圧が小さくなる点にあ
った。
【００２３】ＥＬ素子が劣化した場合にも、電流値が変
化しないようにするには、ＥＬ素子が劣化してＥＬ素子
の陽極の電位が上昇したとしても、駆動用ＴＦＴのゲー
ト・ソース間電圧に変化が生じないようにする必要があ
る。
【００２４】そこで本発明においては、ブートストラッ
プ動作を応用した構成を画素に適用した。駆動用ＴＦＴ
のゲート・ソース間に容量素子（電圧保持手段）を設
け、ゲート電極に映像信号が入力されている間は、ソー
スの電位をある値に固定する。そして、映像信号の入力
後、ゲート電極を浮遊状態とする。このとき、駆動用Ｔ
ＦＴのゲート・ソース間電圧がしきい値を上回っていれ
ば、駆動用ＴＦＴがＯＮし、容量素子は映像信号の電位
（ＶSig）と電源線の電位（ＶSS）との電位差を保持し
ている。ここで、駆動用ＴＦＴのソース電位の固定を解
除してやると、ＥＬ素子（発光素子）に電流が流れて、
陽極の電位、すなわち駆動用ＴＦＴのソース電位が上昇
する。すると、駆動用ＴＦＴのゲート・ソース間に配置
された容量素子による結合によって、浮遊状態となって
いる駆動用ＴＦＴのゲート電極の電位も同じだけ上昇す
ることになる。よって、ＥＬ素子の劣化によって陽極の
電位上昇の値が異なってくる場合にも、その上昇分をゲ
ート電極の電位にそのまま上乗せし、駆動用ＴＦＴのゲ
ート・ソース間電圧を一定とすることが出来る。
【００２５】本発明の構成を以下に記す。
【００２６】本発明の表示装置は、発光素子と、映像信
号に基づく電圧を保持する電圧保持手段と、少なくとも
１つのスイッチング素子を介して前記発光素子及び前記
電圧保持手段に接続される電源線と、を有する表示装置
であって、前記電圧保持手段は前記発光素子に供給する
電流を制御する機能を有し、前記電流は前記映像信号の
電位と前記電源線の電位との電位差であることを特徴と
する。
【００２７】本発明の表示装置は、発光素子と、映像信
号に基づく電圧を保持する電圧保持手段と、前記電圧保
持手段に接続されるスイッチング素子と、前記スイッチ
ング素子に接続される電源線と、前記発光素子及び前記
電圧保持手段とに接続されるトランジスタと、前記トラ
ンジスタに接続される電流供給線と、を有する表示装置
であって、前記電圧保持手段は前記映像信号の電位と前
記電源線の電位との電位差を保持し、且つ前記トランジ
スタのゲート・ソース間電圧を制御し、前記トランジス
タのゲート・ソース間電圧に基づく電流が前記電流供給
線から前記発光素子に供給されることを特徴とする。
【００２８】本発明の表示装置は、発光素子と、映像信
号に基づく電圧を保持する電圧保持手段と、前記電圧保
持手段と電源線との間に接続されるスイッチング素子
と、前記スイッチング素子に接続される電源線と、前記
発光素子及び前記電圧保持手段とに接続されるトランジ
スタと、前記トランジスタに接続される電流供給線と、
を有する表示装置であって、前記電圧保持手段は前記映
像信号の電位と前記電源線の電位との電位差を保持し、
且つ前記トランジスタのゲート・ソース間電圧を制御
し、前記トランジスタのゲート・ソース間電圧に基づく
電流が前記電流供給線から前記発光素子に供給されるこ
とを特徴とする。
【００２９】本発明の表示装置は、第１および第２のス
イッチング素子と、トランジスタと、容量素子と、発光
素子とを有し、前記第１のスイッチング素子の第１の電
極はソース信号線と、且つ第２の電極は前記トランジス
タのゲート電極とそれぞれ電気的に接続され、前記トラ
ンジスタの第１の電極は前記第２のスイッチング素子の
第１の電極および、前記発光素子の第１の電極と、且つ
第２の電極は電流供給線とそれぞれ電気的に接続され、
前記第２のスイッチング素子の第２の電極は、第１の電
源線と電気的に接続され、前記発光素子の第２の電極
は、第２の電源線と電気的に接続され、前記容量素子
は、前記トランジスタのゲート電極と第１の電極との間
に設けられている画素を有することを特徴とする。
【００３０】本発明の表示装置は、第１乃至第３のスイ
ッチング素子と、トランジスタと、容量素子と、発光素
子とを有し、前記第１のスイッチング素子の第１の電極
はソース信号線と、且つ第２の電極は前記トランジスタ
のゲート電極とそれぞれ電気的に接続され、前記トラン
ジスタの第１の電極は前記第２のスイッチング素子の第
１の電極および、前記発光素子の第１の電極と、且つ第
２の電極は電流供給線とそれぞれ電気的に接続され、前
記第２のスイッチング素子の第２の電極は、第１の電源
線と電気的に接続され、前記発光素子の第２の電極は、
第２の電源線と電気的に接続され、前記容量素子は、前
記トランジスタのゲート電極と第１の電極との間に設け
られている画素を有することを特徴とする。
【００３１】本発明の表示装置は、第１乃至第３のスイ
ッチング素子と、トランジスタと、容量素子と、発光素
子とを有し、前記第１のスイッチング素子の第１の電極
はソース信号線と、且つ第２の電極は前記トランジスタ
のゲート電極とそれぞれ電気的に接続され、前記トラン
ジスタの第１の電極は前記第２のスイッチング素子の第
１の電極および、前記発光素子の第１の電極と、且つ第
２の電極は電流供給線とそれぞれ電気的に接続され、前
記第２のスイッチング素子の第２の電極は、第１の電源
線と電気的に接続され、前記発光素子の第２の電極は、
第２の電源線と電気的に接続され、前記容量素子は、前
記トランジスタのゲート電極と第１の電極との間に設け
られ、前記第３のスイッチング素子の第１の電極は前記
トランジスタのゲート電極と、且つ第２の電極は前記ト
ランジスタの第１の電極、前記第２のスイッチング素子
の第１の電極及び前記発光素子の第１の電極と、それぞ
れ電気的に接続されている画素を有することを特徴とす
る。
【００３２】本発明の表示装置は、第１乃至第３のスイ
ッチング素子と、トランジスタと、容量素子と、発光素
子とを有し、前記第１のスイッチング素子の第１の電極
はソース信号線と、且つ第２の電極は前記トランジスタ
のゲート電極とそれぞれ電気的に接続され、前記トラン
ジスタの第１の電極は前記第２のスイッチング素子の第
１の電極および、前記発光素子の第１の電極と、且つ第
２の電極は電流供給線とそれぞれ電気的に接続され、前
記第２のスイッチング素子の第２の電極は、第１の電源
線と電気的に接続され、前記発光素子の第２の電極は、
第２の電源線と電気的に接続され、前記容量素子は、前
記トランジスタのゲート電極と第１の電極との間に設け
られ、前記第３のスイッチング素子の第１の電極は前記
発光素子の第１の電極と、且つ第２の電極は前記第１の
電源線と電気的に接続されている画素を有することを特
徴とする。
【００３３】本発明の表示装置は、前記トランジスタの
導電型がＮチャネル型であるとき、前記電流供給線
Ｖ1、前記第１の電源線の電圧Ｖ2、前記第２の電源線電
圧Ｖ3はＶ1＞Ｖ2、かつＶ1＞Ｖ3であってもよい。更
に、Ｖ2＜Ｖ3であっても良い。
【００３４】また本発明の表示装置は、前記トランジス
タの導電型がＰチャネル型であるとき、前記電流供給線
Ｖ1、前記第１の電源線の電位Ｖ2、前記第２の電源線の
電位Ｖ3はＶ1＜Ｖ2、かつＶ1＜Ｖ3であってもよい。更
に、Ｖ2＞Ｖ3であっても良い。
【００３５】本発明の表示装置は、ソース信号線と、ゲ
ート信号線と、電流供給線と、第１乃至第３のトランジ
スタと、容量素子と、発光素子とを有する画素がマトリ
クス状に設けられた表示装置であって、前記第１のトラ
ンジスタのゲート電極は前記第１のゲート信号線と電気
的に接続され、第１の電極は前記第２のトランジスタの
第１の電極及び前記発光素子の第１の電極と電気的に接
続され、第２の電極は第１の電源線、及び当該画素を含
まない行に設けられたゲート信号線のいずれかと電気的
に接続され、前記第２のトランジスタのゲート電極は、
前記第３のトランジスタの第１の電極と電気的に接続さ
れ、第２の電極は、前記電流供給線と電気的に接続さ
れ、前記第３のトランジスタのゲート電極は、前記第２
のゲート信号線と電気的に接続され、第２の電極は、前
記ソース信号線と電気的に接続され、前記発光素子の第
２の電極は第２の電源線と電気的に接続され、前記容量
素子は前記第２のトランジスタのゲート電極と第１の電
極との間に設けられていることを特徴とする。
【００３６】本発明の表示装置は、ソース信号線と、第
１および第２のゲート信号線と、電流供給線と、第１乃
至第３のトランジスタと、容量素子と、発光素子とを有
する画素がマトリクス状に設けられた表示装置であっ
て、前記第１のトランジスタのゲート電極は前記第１の
ゲート信号線と電気的に接続され、第１の電極は前記第
２のトランジスタの第１の電極及び前記発光素子の第１
の電極と電気的に接続され、第２の電極は第１の電源
線、及び当該画素を含まない行に設けられた第１のゲー
ト信号線若しくは第２のゲート信号線のいずれかと電気
的に接続され、前記第２のトランジスタのゲート電極
は、前記第３のトランジスタの第１の電極と電気的に接
続され、第２の電極は、前記電流供給線と電気的に接続
され、前記第３のトランジスタのゲート電極は、前記第
２のゲート信号線と電気的に接続され、第２の電極は、
前記ソース信号線と電気的に接続され、前記発光素子の
第２の電極は第２の電源線と電気的に接続され、前記容
量素子は前記第２のトランジスタのゲート電極と第１の
電極との間に設けられていることを特徴とする。
【００３７】本発明の表示装置は、ソース信号線と、第
１乃至第３のゲート信号線と、電流供給線と、第１乃至
第４のトランジスタと、容量素子と、発光素子とを有す
る画素がマトリクス状に設けられた表示装置であって、
前記第１のトランジスタのゲート電極は、前記第１のゲ
ート信号線と電気的に接続され、第１の電極は、前記第
２のトランジスタの第１の電極および、前記発光素子の
第１の電極と電気的に接続され、第２の電極は、第１の
電源線、当該画素を含まない行に設けられた第１乃至第
３のゲート信号線、及び当該画素を含む行に設けられた
第２のゲート信号線若しくは第３のゲート信号線のいず
れかと電気的に接続され、前記第２のトランジスタのゲ
ート電極は前記第３のトランジスタの第１の電極と電気
的に接続され、第２の電極は前記電流供給線と電気的に
接続され、前記第３のトランジスタのゲート電極は前記
第２のゲート信号線と電気的に接続され、第２の電極は
前記ソース信号線と電気的に接続され、前記発光素子の
第２の電極は第２の電源線と電気的に接続され、前記容
量素子は、前記第２のトランジスタのゲート電極と第１
の電極との間に設けられ、前記第４のトランジスタのゲ
ート電極は前記第３のゲート信号線と電気的に接続さ
れ、第１の電極は前記第２のトランジスタのゲート電極
と電気的に接続され、第２の電極は前記第２のトランジ
スタの第１の電極、前記第１の電源線及び前記第２の電
源線のいずれかと電気的に接続されていることを特徴と
する。
【００３８】本発明の表示装置は、ソース信号線と、第
１および第２のゲート信号線と、電流供給線と、第１乃
至第４のトランジスタと、容量素子と、発光素子とを有
する画素がマトリクス状に設けられた表示装置であっ
て、前記第１のトランジスタのゲート電極は前記第１の
ゲート信号線と電気的に接続され、第１の電極は前記第
２のトランジスタの第１の電極及び前記発光素子の第１
の電極と電気的に接続され、第２の電極は第１の電源
線、当該画素を含まない行に設けられた第１のゲート信
号線若しくは第２のゲート信号線、及び当該画素を含む
行に設けられた第２のゲート信号線のいずれかと電気的
に接続され、前記第２のトランジスタのゲート電極は、
前記第３のトランジスタの第１の電極と電気的に接続さ
れ、第２の電極は前記電流供給線と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１のゲ
ート信号線と電気的に接続され、第２の電極は前記ソー
ス信号線と電気的に接続され、前記発光素子の第２の電
極は、第２の電源線と電気的に接続され、前記容量素子
は、前記第２のトランジスタのゲート電極と第１の電極
との間に設けられ、前記第４のトランジスタのゲート電
極は前記第２のゲート信号線と電気的に接続され、第１
の電極は前記第２のトランジスタのゲート電極と電気的
に接続され、第２の電極は、前記第２のトランジスタの
第１の電極、前記第１の電源線、及び前記第２の電源線
のいずれかと電気的に接続されていることを特徴とす
る。
【００３９】本発明の表示装置は、ソース信号線と、第
１乃至第３のゲート信号線と、電流供給線と、第１乃至
第４のトランジスタと、容量素子と、発光素子とを有す
る画素がマトリクス状に設けられた表示装置であって、
前記第１のトランジスタのゲート電極は、前記第１のゲ
ート信号線と電気的に接続され、第１の電極は前記第２
のトランジスタの第１の電極及び前記発光素子の第１の
電極と電気的に接続され、第２の電極は第１の電源線、
当該画素を含まない行に設けられた第１乃至第３のゲー
ト信号線、及び当該画素を含む行に設けられた第２のゲ
ート信号線若しくは第３のゲート信号線のいずれかと電
気的に接続され、前記第２のトランジスタのゲート電極
は前記第３のトランジスタの第１の電極と電気的に接続
され、第２の電極は前記電流供給線と電気的に接続さ
れ、前記第３のトランジスタのゲート電極は前記第２の
ゲート信号線と電気的に接続され、第２の電極は前記ソ
ース信号線と電気的に接続され、前記発光素子の第２の
電極は第２の電源線と電気的に接続され、前記容量素子
は前記第２のトランジスタのゲート電極と第１の電極と
の間に設けられ、前記第４のトランジスタのゲート電極
は前記第３のゲート信号線と電気的に接続され、第１の
電極は前記発光素子の第１の電極と電気的に接続され、
第２の電極は前記第１の電源線と電気的に接続されてい
ることを特徴とする。
【００４０】本発明の表示装置は、ソース信号線と、第
１および第２のゲート信号線と、電流供給線と、第１乃
至第４のトランジスタと、容量素子と、発光素子とを有
する画素がマトリクス状に設けられた表示装置であっ
て、前記第１のトランジスタのゲート電極は前記第１の
ゲート信号線と電気的に接続され、第１の電極は前記第
２のトランジスタの第１の電極及び前記発光素子の第１
の電極と電気的に接続され、第２の電極は第１の電源
線、当該画素を含まない行に設けられた第１乃至第３の
ゲート信号線、及び当該画素を含む行に設けられた第２
のゲート信号線若しくは第３のゲート信号線のいずれか
と電気的に接続され、前記第２のトランジスタのゲート
電極は前記第３のトランジスタの第１の電極と電気的に
接続され、第２の電極は前記電流供給線と電気的に接続
され、前記第３のトランジスタのゲート電極は前記第１
のゲート信号線と電気的に接続され、第２の電極は前記
ソース信号線と電気的に接続され、前記発光素子の第２
の電極は前記電流供給線と互いに電位差を有する第２の
電源と電気的に接続され、前記容量素子は前記第２のト
ランジスタのゲート電極と第１の電極との間に設けら
れ、前記第４のトランジスタのゲート電極は前記第２の
ゲート信号線と電気的に接続され、第１の電極は前記発
光素子の第１の電極と電気的に接続され、第２の電極は
前記第１の電源線と電気的に接続されていることを特徴
とする。
【００４１】本発明の表示装置は、ソース信号線と、第
１乃至第３のゲート信号線と、電流供給線と、第１乃至
第４のトランジスタと、容量素子と、発光素子とを有す
る画素がマトリクス状に設けられた表示装置であって、
前記第１のトランジスタのゲート電極は前記第１のゲー
ト信号線と電気的に接続され、第１の電極は前記第２の
トランジスタの第１の電極及び前記発光素子の第１の電
極と電気的に接続され、第２の電極は第１の電源線、当
該画素を含まない行に設けられた第１乃至第３のゲート
信号線、及び当該画素を含む行に設けられた第２のゲー
ト信号線若しくは第３のゲート信号線のいずれかと電気
的に接続され、前記第２のトランジスタのゲート電極は
前記第３のトランジスタの第１の電極と電気的に接続さ
れ、第２の電極は前記電流供給線と電気的に接続され、
前記第３のトランジスタのゲート電極は前記第２のゲー
ト信号線と電気的に接続され、第２の電極は前記ソース
信号線と電気的に接続され、前記発光素子の第２の電極
は第２の電源線と電気的に接続され、前記容量素子は、
前記第２のトランジスタのゲート電極と第１の電極との
間に設けられ、前記第２のトランジスタのゲート電極と
第１の電極との間の電圧を保持し、前記第４のトランジ
スタは、前記第２のトランジスタの第２の電極と前記電
流供給線との間、又は前記第２のトランジスタの第１の
電極と前記発光素子の第１の電極との間に配置され、当
該第４のトランジスタのゲート電極は前記第３のゲート
信号線と電気的に接続されていることを特徴とする。
【００４２】本発明の表示装置は、ソース信号線と、第
１および第２のゲート信号線と、電流供給線と、第１乃
至第４のトランジスタと、容量素子と、発光素子とを有
する画素がマトリクス状に設けられた表示装置であっ
て、前記第１のトランジスタのゲート電極は前記第１の
ゲート信号線と電気的に接続され、第１の電極は前記第
２のトランジスタの第１の電極及び前記発光素子の第１
の電極と電気的に接続され、第２の電極は第１の電源
線、当該画素を含まない行に設けられた第１のゲート信
号線若しくは第２のゲート信号線、及び当該画素を含む
行に設けられた第２のゲート信号線のいずれかと電気的
に接続され、前記第２のトランジスタのゲート電極は前
記第３のトランジスタの第１の電極と電気的に接続さ
れ、第２の電極は前記電流供給線と電気的に接続され、
前記第３のトランジスタのゲート電極は前記第１のゲー
ト信号線と電気的に接続され、第２の電極は前記ソース
信号線と電気的に接続され、前記発光素子の第２の電極
は第２の電源線と電気的に接続され、前記容量素子は前
記第２のトランジスタのゲート電極と第１の電極との間
に設けられ、前記第２のトランジスタのゲート電極と第
１の電極との間の電圧を保持し、前記第４のトランジス
タは、前記第２のトランジスタの第２の電極と前記電流
供給線との間、又は前記第２のトランジスタの第１の電
極と前記発光素子の第１の電極との間に配置され、当該
第４のトランジスタのゲート電極は前記第３のゲート信
号線と電気的に接続されていることを特徴とする。
【００４３】本発明の表示装置において、前記第１およ
び第３のトランジスタは同一導電型であっても良い。
【００４４】本発明の表示装置において、前記画素に含
まれるトランジスタは同一導電型であっても良い。
【００４５】本発明の表示装置において、前記第２のト
ランジスタの導電型がＮチャネル型であるとき、前記電
流供給線の電位Ｖ1、前記第１の電源線の電位Ｖ2、前記
第２の電源線の電位Ｖ3は、Ｖ1＞Ｖ2、かつＶ1＞Ｖ3で
あっても良い。更に、Ｖ2＞Ｖ3であっても良い。
【００４６】本発明の表示装置は、前記第２のトランジ
スタの導電型がＰチャネル型であるとき、前記電流供給
線の電位Ｖ1、前記第１の電源線の電位Ｖ2、前記第２の
電源線の電位Ｖ3は、Ｖ1＜Ｖ2、かつＶ1＜Ｖ3であって
も良い。更に、Ｖ2＜Ｖ3であっても良い。
【００４７】本発明の表示装置の駆動方法は、第１およ
び第２のスイッチング素子と、トランジスタと、容量素
子と、発光素子とを有し、前記第１のスイッチング素子
の第１の電極はソース信号線と電気的に接続され、第２
の電極は前記トランジスタのゲート電極と電気的に接続
され、前記トランジスタの第１の電極は前記第２のスイ
ッチング素子の第１の電極及び前記発光素子の第１の電
極と電気的に接続され、第２の電極は電流供給線と電気
的に接続され、前記第２のスイッチング素子の第２の電
極は第１の電源線と電気的に接続され、前記発光素子の
第２の電極は第２の電源線と電気的に接続され、前記容
量素子は、前記トランジスタのゲート電極と第１の電極
との間に設けられている画素を有する表示装置の駆動方
法であって、前記第１および第２のスイッチング素子を
導通し、前記ソース信号線から前記トランジスタに映像
信号を入力し、かつ前記トランジスタの第１の電極の電
位を固定し、前記第１および第２のスイッチング素子を
非導通として、前記トランジスタのゲート電極を浮遊状
態とし、前記トランジスタのゲート電極に印加された電
位に応じた電流を前記発光素子に供給し、前記容量素子
により、前記トランジスタのゲート・ソース間電圧を保
持し、前記トランジスタの第１の電極の電位変化量と、
前記トランジスタのゲート電極の電位変化量とを等しく
することを特徴とする。
【００４８】本発明の表示装置の駆動方法は、第１乃至
第３のスイッチング素子と、トランジスタと、容量素子
と、発光素子とを有し、前記第１のスイッチング素子の
第１の電極はソース信号線と電気的に接続され、第２の
電極は前記トランジスタのゲート電極と電気的に接続さ
れ、前記トランジスタの第１の電極は前記第２のスイッ
チング素子の第１の電極及び前記発光素子の第１の電極
と電気的に接続され、第２の電極は電流供給線と電気的
に接続され、前記第２のスイッチング素子の第２の電極
は第１の電源線と電気的に接続され、前記発光素子の第
２の電極は第２の電源線と電気的に接続され、前記容量
素子は、前記トランジスタのゲート電極と第１の電極と
の間に設けられ、前記第３のスイッチング素子の第１の
電極は、前記トランジスタのゲート電極と電気的に接続
され、第２の電極は前記トランジスタの第１の電極、前
記第１の電源線及び前記第２の電源線のいずれかと電気
的に接続されている画素を有する表示装置の駆動方法で
あって、前記第１および第２のスイッチング素子を導通
し、前記ソース信号線から前記トランジスタに映像信号
を入力し、かつ前記トランジスタの第１の電極の電位を
固定し、前記第１および第２のスイッチング素子を非導
通として、前記トランジスタのゲート電極を浮遊状態と
し、前記トランジスタのゲート電極に印加された電位に
応じた電流を前記発光素子に供給し、前記容量素子によ
り、前記トランジスタのゲート・ソース間電圧を保持
し、前記トランジスタの第１の電極の電位変化量と、前
記トランジスタのゲート電極の電位変化量とを等しく
し、前記第３のスイッチング素子を導通して、前記トラ
ンジスタのゲート・ソース間電圧をしきい値電圧の絶対
値以下とし、前記発光素子への電流の供給を停止するこ
とを特徴とする。
【００４９】本発明の表示装置の駆動方法は、第１乃至
第３のスイッチング素子と、トランジスタと、容量素子
と、発光素子とを有し、前記第１のスイッチング素子の
第１の電極はソース信号線と電気的に接続され、第２の
電極は前記トランジスタのゲート電極と電気的に接続さ
れ、前記トランジスタの第１の電極は前記第２のスイッ
チング素子の第１の電極及び前記発光素子の第１の電極
と電気的に接続され、第２の電極は電流供給線と電気的
に接続され、前記第２のスイッチング素子の第２の電極
は、第１の電源線と電気的に接続され、前記発光素子の
第２の電極は、第２の電源線と電気的に接続され、前記
容量素子は、前記トランジスタのゲート電極と第１の電
極との間に設けられ、前記第３のスイッチング素子の第
１の電極は、前記発光素子の第１の電極と電気的に接続
され、第２の電極は前記第１の電源線と電気的に接続さ
れている画素を有する表示装置の駆動方法であって、前
記第１および第２のスイッチング素子を導通し、前記ソ
ース信号線から前記トランジスタへ前記映像信号を入力
し、かつ前記トランジスタの第１の電極の電位を固定
し、前記第１および第２のスイッチング素子を非導通と
して、前記トランジスタのゲート電極を浮遊状態とし、
前記トランジスタのゲート電極に印加された電位に応じ
た電流を前記発光素子に供給し、前記容量素子により、
前記トランジスタのゲート・ソース間電圧を保持し、前
記トランジスタの第１の電極の電位変化量と、前記トラ
ンジスタのゲート電極の電位変化量とを等しくし、前記
第３のスイッチング素子を導通して、前記トランジスタ
のゲート・ソース間電圧をしきい値電圧の絶対値以下と
し、前記発光素子への電流の供給を停止することを特徴
とする。
【００５０】本発明の表示装置の駆動方法は、第１乃至
第３のスイッチング素子と、トランジスタと、容量素子
と、発光素子とを有し、前記第１のスイッチング素子の
第１の電極はソース信号線と電気的に接続され、第２の
電極は前記トランジスタのゲート電極と電気的に接続さ
れ、前記トランジスタの第１の電極は、前記第２のスイ
ッチング素子の第１の電極及び前記発光素子の第１の電
極と電気的に接続され、第２の電極は前記第３のスイッ
チング素子を介して電流供給線と電気的に接続され、前
記第２のスイッチング素子の第２の電極は、第１の電源
線と電気的に接続され、前記発光素子の第２の電極は第
２の電源線と電気的に接続され、前記容量素子は、前記
トランジスタのゲート電極と第１の電極との間に設けら
れている画素を有する表示装置の駆動方法であって、前
記第１および第２のスイッチング素子を導通し、前記ソ
ース信号線から前記トランジスタに映像信号を入力し、
かつ前記トランジスタの第１の電極の電位を固定し、前
記第１および第２のスイッチング素子を非導通として、
前記トランジスタのゲート電極を浮遊状態とし、前記第
３のスイッチング素子を導通して、前記トランジスタの
ゲート電極に印加された電位に応じた電流を前記発光素
子に供給し、前記容量素子により、前記トランジスタの
ゲート・ソース間電圧を保持し、前記トランジスタの第
１の電極の電位変化量と、前記トランジスタのゲート電
極の電位変化量とを等しくし、前記第３のスイッチング
素子を非導通として、前記発光素子への電流の供給を停
止することを特徴とする。
【００５１】また本発明おいて、スイッチング素子はト
ランジスタを使用することができる。そして本発明のト
ランジスタとしては、薄膜トランジスタ（ＴＦＴ）又は
ＳＯＩ技術を用いて形成されたトランジスタとすること
ができる。そして、活性層に有機物を利用したトランジ
スタ、多結晶半導体を用いたものでも、非晶質半導体を
用いたものでもよい。例えば、ポリシリコンを用いたＴ
ＦＴや、アモルファスシリコンを用いたＴＦＴを用いる
ことが可能である。
【００５２】
【発明の実施の形態】[実施の形態１]図１(Ａ)に、本発
明の実施の一形態を示す。本発明の画素は、ソース信号
線１０１、ゲート信号線１０２、第１乃至第３のＴＦＴ
１０３〜１０５、容量素子１０６、電流供給線１０７、
ＥＬ素子１０８、電源線１０９、１１０（第１の電源
線、第２の電源線）とを有する。ＴＦＴ１０３のゲート
電極は、ゲート信号線１０２に接続され、第１の電極
は、ソース信号線１０１に接続され、第２の電極は、Ｔ
ＦＴ１０４のゲート電極に接続されている。ＴＦＴ１０
４の第１の電極は、電流供給線１０７に接続され、第２
の電極は、ＴＦＴ１０５の第１の電極および、ＥＬ素子
の第１の電極に接続されている。ＴＦＴ１０５のゲート
電極は、ゲート信号線１０２に接続され、第２の電極
は、電源線１１０に接続されている。ＥＬ素子１０８の
第２の電極は、電源線１０９に接続されている。容量素
子１０６は、ＴＦＴ１０４のゲート電極と第２の電極と
の間に設けられ、ＴＦＴのゲート・ソース間電圧を保持
する。
【００５３】今、ＴＦＴ１０３〜１０５はいずれもＮチ
ャネル型ＴＦＴであり、そのゲート・ソース間電圧がし
きい値を上回ったとき、ＯＮするものとする。また、Ｅ
Ｌ素子１０８においては、第１の電極を陽極、第２の電
極を陰極とし、陽極の電位をＶA、陰極の電位、すなわ
ち電源線１０９の電位をＶCとする。さらに、電流供給
線１０７の電位をＶDDとし、電源線１１０の電位をＶSS
とする。映像信号の電位はＶSigとする。
【００５４】回路の動作について、図１および図３を用
いて説明する。ここで、ＴＦＴ１０４のゲート(Ｇ)、ソ
ース(Ｓ)、ドレイン(Ｄ)を図３(Ａ)のように定義する。
【００５５】ある行において、ゲート信号線１０２が選
択されてＴＦＴ１０３、１０５がＯＮする。ソース信号
線１０１より、映像信号が図３(Ａ)に示すように、ＴＦ
Ｔ１０４のゲート電極に入力されて、その電位がＶSig
となる。一方、ＴＦＴ１０５がＯＮしているので、ＶA
＝ＶSSとなる。このとき、ＶSS≦ＶCとしておくと、映
像信号の書き込み時にはＥＬ素子１０８に電流が流れな
い。ただし、ＶSS＞ＶCとなっており、ＥＬ素子１０８
に電流が流れても構わない。ここで重要となるのは、Ｖ
Aが一定電位に固定されていることである。この動作に
より、容量素子１０６の両電極間の電圧は、(ＶSig−Ｖ
SS)となる。やがて、ゲート信号線１０２の選択期間が
終了し、ＴＦＴ１０３、１０５がＯＦＦすると、容量素
子１０６に貯まった電荷の移動経路がなくなり、ＴＦＴ
１０４のゲート・ソース間電圧(ＶS ig−ＶSS)が保持さ
れる(図３(Ｂ))。
【００５６】ここで、(ＶSig−ＶSS)がＴＦＴ１０４の
しきい値を上回っているとき、ＴＦＴ１０４がＯＮして
電流供給線１０７からＥＬ素子に電流が流れ始めて発光
が始まり(図３(Ｃ))、ＴＦＴ１０４のソース電位が上昇
する。このとき、ＴＦＴ１０４のゲート電極は浮遊状態
にあり、容量素子１０６によって、ＴＦＴ１０４のゲー
ト・ソース間電圧が保持されているので、ソース電位の
上昇に伴って、ゲート電極の電位も上昇する。このと
き、ＴＦＴ１０４、１０５においては、そのゲート電極
と半導体層(ソース領域あるいはドレイン領域)との間に
は容量成分が存在するが、容量素子１０６の容量値を、
当該容量成分に対して十分に支配的としておくことによ
り、ＴＦＴ１０４のソース電位の上昇幅と、ＴＦＴ１０
４のゲート電位の上昇幅とをおおむね等しくすることが
出来る。
【００５７】これらの動作を踏まえ、図１(Ｂ)を用いて
ＥＬ素子の劣化の有無による動作について考える。図１
(Ｂ)において、１５１はゲート信号線１０２の電位、１
５２、１５３はＴＦＴ１０４のゲート電極の電位ＶG、
１５４、１５５はＥＬ素子１０８の陽極ＶAすなわちＴ
ＦＴ１０４のソース電位、１５６はＴＦＴ１０４のゲー
ト・ソース間電圧ＶGSをそれぞれ模式的に表したもので
ある。
【００５８】今、図１(Ｂ)に(ｉ)で示した区間におい
て、ゲート信号線１０２が選択され、Ｈレベルとなる。
よってこの区間では、映像信号の書き込みが行われてＴ
ＦＴ１０４のゲート電位ＶGが上昇する。また、ＴＦＴ
１０５がＯＮしているので、ＥＬ素子１０８の陽極の電
位ＶA、つまりＴＦＴ１０４のソース電位は、ＶSSに等
しくなる。よって、ＴＦＴ１０４のゲート・ソース間電
圧ＶGSが大きくなる。またこの区間では、ＶA＝ＶSS＜
ＶCとなっている場合には、映像信号ＶSigの値に関係な
く、ＥＬ素子１０８は発光しない。
【００５９】(ii)で示したタイミングにおいて、ゲート
信号線１０２の選択が終了してＬレベルとなり、ＴＦＴ
１０３、１０５がＯＦＦする。このときのＶGS＝(ＶSig
−Ｖ A)が、容量素子１０６に保持される。
【００６０】続いて、(iii)で示した区間に入り、発光
が始まる。このとき、ＴＦＴ１０４のゲート・ソース間
電圧ＶGSがそのしきい値を上回っていれば、ＴＦＴ１０
４がＯＮしてドレイン電流が流れ、ＥＬ素子１０８が発
光する。同時に、ＴＦＴ１０４のソース電位も上昇す
る。ここで、前述のとおり、ＴＦＴ１０４のゲート電極
は浮遊状態となっており、ＴＦＴ１０４のソース電位の
上昇と同様に上昇する。
【００６１】ここで、ＥＬ素子１０８が劣化した場合を
考える。ＥＬ素子が劣化すると、前述のとおりある値の
電流をＥＬ素子１０８に流そうとするとき、陽極・陰極
間の電圧が大きくなるため、１５５で示すようにＶAが
上昇する。しかし本発明の場合、ＶAの上昇分だけ、ＶG
も上昇するため、結果としてＶGSに変化がないことがわ
かる。
【００６２】一方、図７に示すように、図２(Ｂ)に示し
たような従来の構成の場合、一旦映像信号が入力されて
その電位がＶSigとなると、その後ＴＦＴ２０４のゲー
ト電位ＶGは変化しない。よって、ＥＬ素子２０７が劣
化してＶAが上昇すると、ＴＦＴ２０４のゲート・ソー
ス間電圧は劣化前よりも小さくなってしまう（図７
（Ｇ）（Ｈ））。このような場合、ＴＦＴ２０４を飽和
領域で動作させたとしても、動作点における電流値は変
化してしまうことになる。よって、ＥＬ素子２０７が劣
化し、電圧・電流特性が変化すると、ＥＬ素子２０７に
流れる電流が小さくなり、輝度が低下する。
【００６３】以上のように、本発明においては、ＥＬ素
子の劣化に対しても電流値に変化を与えないようにし
て、ＥＬ素子の劣化の影響を除去することが出来る。
【００６４】また、電源線の電位ＶSS、ＶCはいずれも
任意に設定出来るので、ＶSS＜ＶCとしておくことによ
って、ＥＬ素子に逆バイアスを印加することも容易であ
る。
【００６５】なお、ＴＦＴ１０３、１０５は、単なるス
イッチング素子として機能すればよく、その極性は問わ
ない。すなわち、画素を構成するＴＦＴを全て単極性と
しても正常動作が可能となる。図１においては、ＴＦＴ
１０３、１０５を同極性とし、ゲート信号線１０２のみ
によって制御しているが、異なる第１、第２のゲート信
号線を用いて、それぞれのＴＦＴを制御するようにして
も良い。この場合はＴＦＴ１０３、１０５が互いに極性
が異なっていても構わない。ただし、画素の開口率等を
考えると、配線数は可能な限り少ない本数とするのが望
ましい。
【００６６】[実施の形態２]図１に示した構成による
と、画素部に引き回す配線は、ソース信号線、ゲート信
号線、電流供給線(ＶDD)、電源線(ＶC)、電源線(ＶSS)
の５本を必要としていた。本実施形態においては、配線
を共用することによって１画素あたりの配線の本数を減
らし、高開口率化を得られる構成について説明する。
【００６７】図９に、本実施形態の構成を示す。実施形
態１と異なる点は、ＴＦＴ９０６の第２の電極が電源線
(ＶSS)に接続されていたのに対し、本実施形態では、次
行のゲート信号線に接続されている点のみである。点線
枠９００で示された画素がｉ行目であるとすると、ＴＦ
Ｔ９０６の第２の電極は、ｉ＋１行目のゲート信号線に
接続されている。
【００６８】ゲート信号線を選択するパルスの条件とし
ては、Ｈレベルのときは、ＴＦＴ９０４のゲート・ソー
ス間電圧が十分にしきい値を上回ればよい。すなわち、
映像信号ＶSigの最大値に対し、さらにしきい値分以上
高い電位であれば良い。これに対し、Ｌレベルのとき
は、ＴＦＴ９０４が確実にＯＦＦする電位であれば良
い。よって、ゲート信号線において、Ｌレベルの電位を
ＶSSに等しくしておく。
【００６９】ｉ行目のゲート信号線が選択されてＨレベ
ルとなり、ＴＦＴ９０４、９０６がＯＮするとき、ｉ＋
１行目のゲート信号線はまだ選択されていない。すなわ
ちＬレベルであり、その電位はＶSSである。よって、Ｔ
ＦＴ９０６を介して、ＥＬ素子の陽極の電位ＶAは、実
施形態と同じくＶSSに等しくなる。よって、本実施形態
に従って配線を共用した場合にも、実施形態１と同様の
動作を得ることが出来る。
【００７０】なお、ｉ行目のゲート信号線が選択されて
Ｈレベルとなり、ＴＦＴ９０６がＯＮしている期間に、
一定の電位ＶSSを与えることの出来る場所であれば、Ｔ
ＦＴ９０６の第２の電極の接続先は、ｉ＋１行目のゲー
ト信号線に限定されず、例えばｉ−１行目のゲート信号
線であっても良いし、それ以外であっても良い。隣接行
の信号線を共用する場合には、当該信号線のパルスが互
いに重ならないようにするのが望ましい。
【００７１】また、実施形態１に記載したように、ＴＦ
Ｔ９０４、９０６は単なるスイッチング素子として機能
すればよいので、その極性は問わず、図９のように、１
本のゲート信号線９０２によって制御されることに限定
はしない。
【００７２】[実施の形態３]駆動用ＴＦＴのゲート・ソ
ース間電圧を制御して、ＥＬ素子に流れる電流値をアナ
ログ量で制御して表示を行う方式をアナログ階調方式と
呼ぶ。これに対し、ＥＬ素子を輝度１００％、０％の２
つの状態のみで駆動するデジタル階調方式が提案されて
いる。この方式では、白、黒の２階調しか表現出来ない
が、ＴＦＴの特性ばらつきの影響を受けにくいというメ
リットがある。デジタル階調方式によって多階調化を図
るには、時間階調方式と組み合わせた駆動方法を用い
る。時間階調方式とは、素子が発光している時間の長短
によって、階調を表現する方法である。
【００７３】デジタル階調方式と時間階調方式とを組み
合わせた場合、図１０(Ａ)に示すように、１フレーム期
間を複数のサブフレーム期間に分割する。各サブフレー
ム期間は、図１０(Ｂ)に示すように、アドレス(書き込
み)期間と、サステイン(発光)期間と、消去期間とを有
する。表示ビット数に応じた数のサブフレーム期間を設
け、各サブフレーム期間におけるサステイン(発光)期間
の長さを、２(n-1)：２( n-2)：・・・：２：１とし、各
サステイン(発光)期間でＥＬ素子の発光、もしくは非発
光の選択をし、ＥＬ素子が発光している合計期間の長さ
の差を利用して階調表現を行う。発光している期間が長
ければ輝度が高く、短ければ輝度が低くなる。なお、図
１０においては４ビット階調の例を示しており、１フレ
ーム期間は４つのサブフレーム期間に分割され、サステ
イン(発光)期間の組み合わせによって、２4＝１６階調
を表現出来る。なお、サステイン期間の長さの比は、特
に２のべき乗の比としなくても、階調表現は可能であ
る。また、あるサブフレーム期間をさらに分割していて
も良い。
【００７４】時間階調方式を用いて多階調化を図る場
合、下位ビットのサステイン(発光)期間の長さがより短
くなるため、サステイン(発光)期間の終了後、直ちに次
のアドレス期間を開始しようとすると、異なるサブフレ
ーム期間のアドレス(書き込み)期間が重複する期間が生
ずる。その場合、ある画素に入力される映像信号が、同
時に異なる画素にも入力されてしまうため、正常な表示
が出来なくなる。消去期間は、このような問題を解決す
るために設けられており、図１０(Ｂ)に示すように、Ｔ
ｓ３の後、およびＴｓ４の後で、異なる２つのアドレス
(書き込み)期間が重複しないように設けられる。よっ
て、サステイン(発光)期間が十分に長く、異なる２つの
アドレス(書き込み)期間の重複が生ずる心配の無いＳＦ
１、ＳＦ２においては、消去期間は設けられていない。
【００７５】このように、デジタル階調方式と時間階調
方式とを組み合わせた方法によって駆動するには、ＥＬ
素子の発光を強制的に停止して消去期間を設ける動作を
追加しなければならない場合がある。
【００７６】図４(Ａ)は、実施形態１において示した構
成の画素に、第２のゲート信号線４０３、消去用ＴＦＴ
４０７を追加し、デジタル階調方式と時間階調方式とを
組み合わせた駆動方法に対応したものの一例である。消
去用ＴＦＴ４０７のゲート電極は、第２のゲート信号線
４０３に接続され、第１の電極は、ＴＦＴ４０５のゲー
ト電極および容量素子４０８の第１の電極に接続され、
第２の電極は、ＴＦＴ４０５の第２の電極および、容量
素子４０８の第２の電極に接続されている。
【００７７】第１のゲート信号線４０２が選択され、映
像信号が入力される動作は、実施の形態１にて示したも
のと同様であるのでここでは省略する。なお、映像信号
の入力が行われている期間においては、第２のゲート信
号線はＬレベルであり、消去用ＴＦＴ４０７はＯＦＦし
ている。このとき、ＶSigは、ＴＦＴ４０５が確実にＯ
Ｎするだけの電位もしくは、ＴＦＴ４０５がＯＦＦする
電位のいずれかの電位をとる。
【００７８】ここで、サステイン(発光)期間から消去期
間における動作について、図４および図１１を用いて説
明する。図１１(Ａ)は、図１０(Ａ)に示したものと同様
であり、１フレーム期間は、図１１(Ｂ)に示すように、
４つのサブフレーム期間を有する。サステイン(発光)期
間が短いサブフレーム期間ＳＦ３、ＳＦ４においては、
それぞれ消去期間Ｔｅ３、Ｔｅ４を有している。ここで
は、ＳＦ３での動作を例として説明する。
【００７９】映像信号の入力が終了した後、図１０(Ｂ)
に示すように、ＴＦＴ４０５のゲート・ソース間電圧Ｖ
GSに応じた電流がＥＬ素子４１０に流れて発光する。そ
の後、当該サステイン(発光)期間の終了するタイミング
に達すると、第２のゲート信号線４０３にパルスが入力
されてＨレベルとなり、消去用ＴＦＴ４０７がＯＮし、
図４(Ｃ)に示すように、ＴＦＴ９０７のゲート・ソース
間電圧ＶGSを０とする。よってＴＦＴ４０５がＯＦＦ
し、ＥＬ素子４１０への電流が遮断され、強制的にＥＬ
素子４１０は非発光となる。
【００８０】これらの動作をタイミングチャートとし
て、図１１(Ｃ)に示した。サステイン(発光)期間Ｔｓ３
の後、第３のゲート信号線４０３にパルスが入力されて
ＥＬ素子４１０が非発光となってから、再び第１のゲー
ト信号線４０２にパルスが入力されて、次の映像信号が
入力され始めるまでの期間が消去期間Ｔｅ３となる。
【００８１】また、図４(Ａ)に示した構成において、Ｔ
ＦＴ４０６の第２の電極は、電源線４１２に接続されて
いるが、この電源線４１２を、実施形態２に示したよう
に、隣接行のゲート信号線で代用することも出来る。ま
た、本実施形態においては、消去用のＴＦＴ４０７を制
御するために、第２のゲート信号線４０３があるので、
ＴＦＴ４０６の第２の電極は、第２のゲート信号線４０
３に接続されていても良い。
【００８２】また、ＴＦＴ４０４、４０６は同一のゲー
ト信号線４０２によって制御されているが、一本ゲート
信号線を追加し、異なるゲート信号線によってＴＦＴ４
０４、４０６をそれぞれ制御しても構わない。
【００８３】[実施の形態４]図５(Ａ)に、実施形態３と
は異なる位置に消去用ＴＦＴを設けた例を示す。本実施
形態においては、消去用ＴＦＴ５０７は、ＴＦＴ５０５
のゲート電極および容量素子５０８の第１の電極と、電
源線５１２との間に設けられている。
【００８４】駆動方法において、映像信号の入力〜発光
に関しては、実施形態３と同様、デジタル階調方式と時
間階調方式とを組み合わせた方法によれば良いので、こ
こでは説明を省略し、消去期間における動作について説
明する。
【００８５】サステイン(発光)期間の終了するタイミン
グに達すると、第２のゲート信号線５０３にパルスが入
力されてＨレベルとなり、消去用ＴＦＴ５０７がＯＮ
し、図５(Ｃ)に示すように、ＴＦＴ５０５のゲート電極
の電位がＶSSとなる。つまり、消去期間においては、Ｔ
ＦＴ５０５のゲート・ソース間電圧ＶGSが、しきい値を
下回るようにしてやれば良い。
【００８６】ＴＦＴ５０５のソース電位は、少なくとも
ＶSSに等しいかそれ以上の電位にある。よって、前述の
消去用ＴＦＴ５０７の動作により、ＴＦＴ５０５のゲー
ト・ソース間電圧ＶGSは、ＶGS≦０となり、ＴＦＴ５０
５がＯＦＦする。よってＥＬ素子５１０が非発光とな
り、再び第１のゲート信号線５０２にパルスが入力され
て、次の映像信号が入力され始めるまでの期間が消去期
間となる。
【００８７】また、図５(Ａ)に示した構成において、Ｔ
ＦＴ５０６の第２の電極は、電源線５１２に接続されて
いるが、この電源線５１２を、実施形態２に示したよう
に、隣接行のゲート信号線で代用することも出来る。ま
た、本実施形態においては、消去用のＴＦＴ５０７を制
御するために、第２のゲート信号線５０３があるので、
ＴＦＴ５０６の第２の電極は、第２のゲート信号線５０
３に接続されていても良い。
【００８８】[実施の形態５]図６(Ａ)に、実施形態３、
４とは異なる位置に消去用ＴＦＴを設けた例を示す。本
実施形態においては、消去用ＴＦＴ６０７は、ＴＦＴ６
０５の第１の電極と、電流供給線との間に設けられてい
る。
【００８９】回路の動作について説明する。第１のゲー
ト信号線６０２が選択されてＨレベルとなり、ＴＦＴ６
０４がＯＮして、ソース信号線６０１より映像信号が画
素に入力される。一方、ＴＦＴ６０６もＯＮし、ＥＬ素
子６１０の陽極の電位ＶAをＶSSに等しくする。このと
き、ＶSS≦ＶCとしておくと、映像信号の書き込み時に
はＥＬ素子６１０に電流が流れないため、ＴＦＴ６０７
はＯＮでもＯＦＦでも構わない。
【００９０】映像信号の入力が完了し、第１のゲート信
号線６０２が非選択となると、ＴＦＴ６０５のゲート電
極は浮遊状態となり、容量素子６０８においては、貯ま
った電荷の移動経路が遮断されるため、ゲート・ソース
間電圧ＶGSは容量素子６０８に保持される。
【００９１】続いて、第２のゲート信号線６０３が選択
されてＨレベルとなり、ＴＦＴ６０７がＯＮすることに
よって図６(Ｄ)に示すように電流が流れ、ＥＬ素子６１
０の陽極の電位ＶAが上昇して陰極の電位ＶCと電位差を
生じ、電流が流れて発光する。なお、映像信号の入力を
行っている段階からＴＦＴ６０７がＯＮしていても良
い。この場合は、第１のゲート信号線６０２が非選択と
なった瞬間、ＴＦＴ６０７、６０５を経てＥＬ素子６１
０に電流が供給され、ＥＬ素子６１０の陽極の電位ＶA
が上昇して陰極の電位ＶCと電位差を生じ、電流が流れ
て発光する。
【００９２】サステイン(発光)期間の終了するタイミン
グに達すると、第２のゲート信号線６０３が非選択とな
ってＬレベルとなり、ＴＦＴ６０７がＯＦＦし、電流供
給線６０９からＥＬ素子６１０への電流経路を遮断す
る。これによりＥＬ素子６１０には電流が流れなくなっ
て非発光となる。その後、再び第１のゲート信号線６０
２にパルスが入力されて、次の映像信号が入力され始め
るまでの期間が消去期間となる。
【００９３】なお、ＴＦＴ６０７は、ＴＦＴ６０５の第
１の電極と、ＥＬ素子６１０の陽極との間に配置されて
いても良い。すなわち、電流供給線６０９からＥＬ素子
６１０への電流経路の間に配置し、消去期間においてＥ
Ｌ素子６１０への電流供給をカットできれば良い。
【００９４】[実施の形態６]実施形態３〜５において
は、ＴＦＴを追加して消去期間を設ける例について説明
してきたが、本実施形態においては、消去用ＴＦＴを追
加することなく、同様の動作を行う例について説明す
る。
【００９５】図２１(Ａ)に、構成を示す。構成はおおむ
ね実施形態１等に示したものと同様であるが、ＴＦＴ２
１０４、２１０６がそれぞれ別のゲート信号線２１０
２、２１０３によって制御される点が異なる。
【００９６】サステイン(発光)期間においては、図２１
(Ｂ)に示したように、容量素子２１０７によってＴＦＴ
２１０５のゲート・ソース間電圧が固定され、それに伴
った電流がＥＬ素子２１０９に流れて発光する。
【００９７】続いて、消去期間に移ると、第２のゲート
信号線２１０３にパルスが入力されてＴＦＴ２１０６が
ＯＮする。このとき、ＴＦＴ２１０６の第２の電極が接
続されている電源線２１１１の電位を、ＥＬ素子２１０
９の陰極の電位、すなわち電源線２１１０の電位よりも
低くしておくことによって、ＥＬ素子２１０９には電流
が流れなくなる。よって、このときの電流は、図２１
(Ｃ)に示したように流れる。
【００９８】なお、電源線２１１１は、他の実施形態に
おいても述べたように、隣接行のゲート信号線を用いて
も良い。
【００９９】[実施の形態７]ＥＬ素子に電流を供給する
ＴＦＴには、Ｎチャネル型ＴＦＴを用いてきたが、本発
明は、駆動用ＴＦＴにＰチャネル型ＴＦＴを用いての実
施も可能である。図１２(Ａ)に構成例を示す。
【０１００】回路構成は図１(Ａ)にて示したＮチャネル
型ＴＦＴを用いたものと同様であるが、ＥＬ素子１２０
８の構成が逆となっており、ＴＦＴ１２０４の第２の電
極に接続された側が陰極となり、電源線１２０９に接続
された側が陽極となっている点と、電流供給線１２０７
の電位がＶSS、電源線１２０９の電位がＶA、電源線１
２１０の電位がＶDDである点が異なる。ここで、ＶSS＜
ＶDDかつＶA＜ＶDDである。
【０１０１】回路の動作について、図１２(Ｂ)〜(Ｄ)を
用いて説明する。なおここでは、ＴＦＴの極性はＰチャ
ネル型であり、ゲート電極にＬレベルが入力されてＯＮ
し、Ｈレベルが入力されてＯＦＦするものとする。
【０１０２】ある行において、ゲート信号線１２０２が
選択されてＬレベルとなり、ＴＦＴ１２０３、１２０５
がＯＮする。ソース信号線１２０１より、映像信号が図
１２(Ｂ)に示すように、ＴＦＴ１２０４のゲート電極に
入力されて、その電位がＶSi gとなる。一方、ＴＦＴ１
２０５がＯＮしているので、ＥＬ素子１２０８の陰極の
電位ＶCは、ＶC＝ＶDDとなる。このとき、ＶA≦ＶDDと
しておくと、映像信号の書き込み時にはＥＬ素子１２０
８には電流が流れない。この動作により、容量素子１２
０６の両電極間の電圧、つまりＴＦＴ１２０４のゲート
・ソース間電圧は、(ＶSig−ＶDD)となる。やがて、ゲ
ート信号線１２０２の選択期間が終了してＨレベルとな
り、ＴＦＴ１２０３、１２０５がＯＦＦすると、容量素
子１２０６に貯まった電荷の移動経路がなくなり、ＴＦ
Ｔ１２０４のゲート・ソース間電圧(ＶSig−ＶDD)が保
持される(図１２(Ｃ))。
【０１０３】ここで、(ＶSig−ＶDD)がＴＦＴ１２０４
のしきい値よりも低くなっているとき、ＴＦＴ１２０４
がＯＮし、電源線１２０９〜ＥＬ素子１２０８〜電流供
給線１２０７間を電流が流れて発光が始まり(図１２
(Ｄ))、ＴＦＴ１２０４のソース電位が下降する。この
とき、ＴＦＴ１２０４のゲート電極は浮遊状態にあり、
容量素子１２０６によって、ＴＦＴ１２０４のゲート・
ソース間電圧が保持されているので、ソース電位の下降
に伴って、ゲート電極の電位も下降する。
【０１０４】図１２(Ａ)では、画素を構成するＴＦＴに
は全てＰチャネル型ＴＦＴを用いているが、ＴＦＴ１２
０３、１２０５に関しては、他の実施形態でも述べたよ
うに、単なるスイッチング素子として機能すれば良いの
で、その極性は問わない。また、ゲート信号線１２０２
のみによって、ＴＦＴ１２０３、１２０５が駆動される
必要はなく、それぞれのＴＦＴを別のゲート信号線によ
って制御する構成としていても構わない。
【０１０５】
【実施例】以下に、本発明の実施例について記載する。
【０１０６】[実施例１]本実施例においては、映像信号
にアナログ映像信号を用いて表示を行う発光装置の構成
について説明する。図１６(Ａ)に、発光装置の構成例を
示す。基板１６０１上に、複数の画素がマトリクス状に
配置された画素部１６０２を有し、画素部周辺には、ソ
ース信号線駆動回路１６０３および、第１、第２のゲー
ト信号線駆動回路１６０４、１６０５を有している。図
１６(Ａ)においては、２組のゲート信号線駆動回路を用
いているが、図１に示した画素のようにゲート信号線が
１本である場合には、両側からゲート信号線を同時に制
御する。図４、図５に示した画素のように、２本のゲー
ト信号線を有する場合は、それぞれのゲート信号線駆動
回路が、それぞれのゲート信号線を制御する。
【０１０７】ソース信号線駆動回路１６０３、第１、第
２のゲート信号線駆動回路１６０４、１６０５に入力さ
れる信号は、フレキシブルプリント基板(Flexible Prin
t Circuit：ＦＰＣ)１６０６を介して外部より供給され
る。
【０１０８】図１６(Ｂ)に、ソース信号線駆動回路の構
成例を示す。これは、映像信号にアナログ映像信号を用
いて表示を行うためのソース信号線駆動回路であり、シ
フトレジスタ１６１１、バッファ１６１２、サンプリン
グ回路１６１３を有している。特に図示していないが、
必要に応じてレベルシフタ等を追加しても良い。
【０１０９】ソース信号線駆動回路の動作について説明
する。図１７(Ａ)に、より詳細な構成を示したので、そ
ちらを参照する。
【０１１０】シフトレジスタ１７０１は、フリップフロ
ップ回路(ＦＦ)１７０２等を複数段用いてなり、クロッ
ク信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫ
ｂ)、スタートパルス(Ｓ−ＳＰ)が入力される。これら
の信号のタイミングに従って、順次サンプリングパルス
が出力される。
【０１１１】シフトレジスタ１７０１より出力されたサ
ンプリングパルスは、バッファ１７０３等を通って増幅
された後、サンプリング回路へと入力される。サンプリ
ング回路１７０４は、サンプリングスイッチ(ＳＷ)１７
０５を複数段用いてなり、サンプリングパルスが入力さ
れるタイミングに従って、ある列で映像信号のサンプリ
ングを行う。具体的には、サンプリングスイッチにサン
プリングパルスが入力されると、サンプリングスイッチ
１７０５がＯＮし、そのときに映像信号が有する電位
が、サンプリングスイッチを介して各々のソース信号線
へと出力される。
【０１１２】続いて、ゲート信号線駆動回路の動作につ
いて説明する。図１６(Ｃ)に示した、第１、第２のゲー
ト信号線駆動回路１６０４、１６０５についての詳細な
構成の一例を図１７(Ｂ)に示した。第１のゲート信号線
駆動回路は、シフトレジスタ回路１７１１、バッファ１
７１２を有し、クロック信号(Ｇ−ＣＬＫ１)、クロック
反転信号(Ｇ−ＣＬＫｂ１)、スタートパルス(Ｇ−ＳＰ
１)に従って駆動される。第２のゲート信号線駆動回路
１６０５も構成は同様で良い。
【０１１３】シフトレジスタ〜バッファの動作について
は、ソース信号線駆動回路の場合と同様である。バッフ
ァによって増幅された選択パルスは、それぞれのゲート
信号線を選択する。第１のゲート信号線駆動回路によっ
て、第１のゲート信号線Ｇ11、Ｇ21、・・・、Ｇm1が順
次選択され、第２のゲート信号線駆動回路によって、第
２のゲート信号線Ｇ12、Ｇ22、・・・、Ｇm2が順次選択
される。図示していないが、第３のゲート信号線駆動回
路についても第１、第２のゲート信号線駆動回路と同様
であり、第３のゲート信号線Ｇ13、Ｇ23、・・・、Ｇm3
が順次選択される。選択された行において、実施形態に
て説明した手順により、画素に映像信号が書き込まれて
発光する。
【０１１４】なお、ここではシフトレジスタの一例とし
て、Ｄ−フリップフロップを複数段用いてなるものを図
示したが、デコーダ等によって、信号線を選択出来るよ
うな構成としていても良い。
【０１１５】[実施例２]本実施例においては、映像信号
にデジタル映像信号を用いて表示を行う発光装置の構成
について説明する。図１８(Ａ)に、発光装置の構成例を
示す。基板１８０１上に、複数の画素がマトリクス状に
配置された画素部１８０２を有し、画素部周辺には、ソ
ース信号線駆動回路１８０３および、第１、第２のゲー
ト信号線駆動回路１８０４、１８０５を有している。図
１８(Ａ)においては、２組のゲート信号線駆動回路を用
いているが、図１に示した画素のようにゲート信号線が
１本である場合には、両側からゲート信号線を同時に制
御する。図４、図５に示した画素のように、２本のゲー
ト信号線を有する場合は、それぞれのゲート信号線駆動
回路が、それぞれのゲート信号線を制御する。
【０１１６】ソース信号線駆動回路１８０３、第１、第
４のゲート信号線駆動回路１８０４、１８０５に入力さ
れる信号は、フレキシブルプリント基板(Flexible Prin
t Circuit：ＦＰＣ)１８０６を介して外部より供給され
る。
【０１１７】図１８(Ｂ)に、ソース信号線駆動回路の構
成例を示す。これは、映像信号にデジタル映像信号を用
いて表示を行うためのソース信号線駆動回路であり、シ
フトレジスタ１８１１、第１のラッチ回路１８１２、第
２のラッチ回路１８１３、Ｄ／Ａ変換回路１８１４を有
している。特に図示していないが、必要に応じてレベル
シフタ等を追加しても良い。
【０１１８】第１、第２のゲート信号線駆動回路１８０
４、１８０５については、実施例１にて示したものと同
様で良いので、ここでは図示および説明を省略する。
【０１１９】ソース信号線駆動回路の動作について説明
する。図１９(Ａ)に、より詳細な構成を示したので、そ
ちらを参照する。
【０１２０】シフトレジスタ１９０１は、フリップフロ
ップ回路(ＦＦ)１９１０等を複数段用いてなり、クロッ
ク信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫ
ｂ)、スタートパルス(Ｓ−ＳＰ)が入力される。これら
の信号のタイミングに従って、順次サンプリングパルス
が出力される。
【０１２１】シフトレジスタ１９０１より出力されたサ
ンプリングパルスは、第１のラッチ回路１９０２に入力
される。第１のラッチ回路１９０２には、デジタル映像
信号が入力されており、サンプリングパルスが入力され
るタイミングに従って、各段でデジタル映像信号を保持
していく。ここでは、デジタル映像信号は３ビット入力
されており、各ビットの映像信号を、それぞれの第１の
ラッチ回路において保持する。１つのサンプリングパル
スによって、ここでは３つの第１のラッチ回路が並行し
て動作する。
【０１２２】第１のラッチ回路１９０２において、最終
段までデジタル映像信号の保持が完了すると、水平帰線
期間中に、第２のラッチ回路１９０３にラッチパルス
(Ｌａｔｃｈ Ｐｕｌｓｅ)が入力され、第１のラッチ回
路１９０２に保持されていたデジタル映像信号は、一斉
に第２のラッチ回路１９０３に転送される。その後、第
２のラッチ回路１９０３に保持されたデジタル映像信号
は、１行分が同時に、Ｄ／Ａ変換回路１９０４へと入力
される。
【０１２３】第２のラッチ回路１９０３に保持されたデ
ジタル映像信号がＤ／Ａ変換回路１９０４に入力されて
いる間、シフトレジスタ１９０１においては再びサンプ
リングパルスが出力される。以後、この動作を繰り返
し、１フレーム分の映像信号の処理を行う。
【０１２４】Ｄ／Ａ変換回路１９０４においては、入力
されるデジタル映像信号をデジタル−アナログ変換し、
アナログ電圧を有する映像信号としてソース信号線に出
力する。
【０１２５】前記の動作が、１水平期間内に、全段にわ
たって同時に行われる。よって、全てのソース信号線に
映像信号が出力される。
【０１２６】なお、実施例１においても述べたとおり、
シフトレジスタの代わりにデコーダ等を用いて、信号線
を選択出来るような構成としていても良い。
【０１２７】[実施例３]実施例２においては、デジタル
映像信号はＤ／Ａ変換回路によってデジタル−アナログ
変換を受け、画素に書き込まれるが、本発明の半導体装
置は、時間階調方式によって階調表現を行うことも出来
る。この場合には、図１９(Ｂ)に示すように、Ｄ／Ａ変
換回路を必要とせず、階調表現は、ＥＬ素子の発光時間
の長短によって制御されるので、各ビットの映像信号を
並列処理する必要がないため、第１および第２のラッチ
回路も１ビット分で良い。このとき、デジタル映像信号
は、各ビットが直列に入力され、順次ラッチ回路に保持
され、画素に書き込まれる。勿論、必要ビット数分だけ
のラッチ回路を並列配置していても構わない。
【０１２８】[実施例４]本明細書では、駆動回路と、ス
イッチング用ＴＦＴ及び駆動用ＴＦＴを有する画素部と
が同一基板上に形成された基板を便宜上アクティブマト
リクス基板と呼ぶ。そして本実施例では前記アクティブ
マトリクス基板を、単極性のＴＦＴによって作製する工
程について、図１３、図１４を用いて説明する。
【０１２９】基板５０００は、石英基板、シリコン基
板、金属基板又はステンレス基板の表面に絶縁膜を形成
したものを用いる。また本作製工程の処理温度に耐えう
る耐熱性を有するプラスチック基板を用いても良い。本
実施例ではバリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス等のガラスからなる基板５０００を用いた。
【０１３０】次いで、基板５０００上に酸化珪素膜、窒
化珪素膜又は酸化窒化珪素膜などの絶縁膜から成る下地
膜５００１を形成する。本実施例の下地膜５００１は２
層構造で形成したが、前記絶縁膜の単層構造又は前記絶
縁膜を２層以上積層させた構造であっても良い。
【０１３１】本実施例では、下地膜５００１の１層目と
して、プラズマＣＶＤ法を用いて、ＳｉＨ4、ＮＨ3、及
びＮ2Ｏを反応ガスとして成膜される窒化酸化珪素膜５
００１ａを１０〜２００[nm](好ましくは５０〜１００
[nm])の厚さに形成する。本実施例では、窒化酸化珪素
膜５００１ａを５０[nm]の厚さに形成した。次いで下地
膜５００１の２層目として、プラズマＣＶＤ法を用い
て、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化
窒化珪素膜５００１ｂを５０〜２００[nm](好ましくは
１００〜１５０[nm])の厚さに形成する。本実施例で
は、酸化窒化珪素膜５００１ｂを１００[nm]の厚さに形
成した。
【０１３２】続いて、下地膜５００１上に半導体層５０
０２〜５００５を形成する。半導体層５００２〜５００
５は公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマ
ＣＶＤ法等)により２５〜８０[nm](好ましくは３０〜６
０[nm])の厚さで半導体膜を成膜する。次いで前記半導
体膜を公知の結晶化法(レーザ結晶化法、ＲＴＡ又はフ
ァーネスアニール炉を用いる熱結晶化法、結晶化を助長
する金属元素を用いる熱結晶化法等)を用いて結晶化さ
せる。そして、得られた結晶質半導体膜を所望の形状に
パターニングして半導体層５００２〜５００５を形成す
る。なお前記半導体膜としては、非晶質半導体膜、微結
晶半導体膜、結晶質半導体膜、又は非晶質珪素ゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜などを
用いても良い。
【０１３３】本実施例では、プラズマＣＶＤ法を用い
て、膜厚５５[nm]の非晶質珪素膜を成膜した。そして、
ニッケルを含む溶液を非晶質珪素膜上に保持させ、この
非晶質珪素膜に脱水素化(５００[℃]、１時間)を行った
後、熱結晶化(５５０[℃]、４時間)を行って結晶質珪素
膜を形成した。その後、フォトリソグラフィ法を用いた
パターニング処理によって半導体層５００２〜５００５
を形成した。
【０１３４】なおレーザ結晶化法で結晶質半導体膜を作
製する場合のレーザは、連続発振またはパルス発振の気
体レーザ又は固体レーザを用いれば良い。前者の気体レ
ーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ
4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレー
ザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる
ことができる。また後者の固体レーザとしては、Ｃｒ、
Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピ
ングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの
結晶を使ったレーザを用いることができる。当該レーザ
の基本波はドーピングする材料によって異なり、１[μ
m]前後の基本波を有するレーザ光が得られる。基本波に
対する高調波は、非線形光学素子を用いることで得るこ
とができる。なお非晶質半導体膜の結晶化に際し、大粒
径に結晶を得るためには、連続発振が可能な固体レーザ
を用い、基本波の第２高調波〜第４高調波を適用するの
が好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー(基本
波１０６４[nm])の第２高調波(５３２[nm])や第３高調
波(３５５[nm])を適用する。
【０１３５】また出力１０[Ｗ]の連続発振のＹＶＯ4レ
ーザから射出されたレーザ光は、非線形光学素子により
高調波に変換する。さらに、共振器の中にＹＶＯ4結晶
と非線形光学素子を入れて、高調波を射出する方法もあ
る。そして、好ましくは光学系により照射面にて矩形状
または楕円形状のレーザ光に成形して、被処理体に照射
する。このときのエネルギー密度は０．０１〜１００[M
W／cm2]程度(好ましくは０．１〜１０[MW／cm2])が必要
である。そして、１０〜２０００[cm／s]程度の速度で
レーザ光に対して相対的に半導体膜を移動させて照射す
る。
【０１３６】また上記のレーザを用いる場合には、レー
ザ発振器から放射されたレーザビームを光学系で線状に
集光して、半導体膜に照射すると良い。結晶化の条件は
適宜設定されるが、エキシマレーザを用いる場合はパル
ス発振周波数３００[Hz]とし、レーザーエネルギー密度
を１００〜７００[mJ/cm2](代表的には２００〜３００
[mJ/cm2])とすると良い。またＹＡＧレーザを用いる場
合には、その第２高調波を用いてパルス発振周波数１〜
３００[Hz]とし、レーザーエネルギー密度を３００〜１
０００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])と
すると良い。そして幅１００〜１０００[μm](好ましく
は幅４００[μm])で線状に集光したレーザ光を基板全面
に渡って照射し、このときの線状ビームの重ね合わせ率
(オーバーラップ率)を５０〜９８[％]として行っても良
い。
【０１３７】しかしながら本実施例では、結晶化を助長
する金属元素を用いて非晶質珪素膜の結晶化を行ったた
め、前記金属元素が結晶質珪素膜中に残留している。そ
のため、前記結晶質珪素膜上に５０〜１００[nm]の非晶
質珪素膜を形成し、加熱処理(ＲＴＡ法やファーネスア
ニール炉を用いた熱アニール等)を行って、該非晶質珪
素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は
加熱処理後にエッチングを行って除去する。その結果、
前記結晶質珪素膜中の金属元素の含有量を低減または除
去することができる。
【０１３８】なお半導体層５００２〜５００５を形成し
た後、ＴＦＴのしきい値を制御するために微量な不純物
元素(ボロンまたはリン)のドーピングを行ってもよい。
【０１３９】次いで、半導体層５００２〜５００５を覆
うゲート絶縁膜５００６を形成する。ゲート絶縁膜５０
０６はプラズマＣＶＤ法やスパッタ法を用いて、膜厚を
４０〜１５０[nm]として珪素を含む絶縁膜で形成する。
本実施例では、ゲート絶縁膜５００６としてプラズマＣ
ＶＤ法により酸化窒化珪素膜を１１５[nm]の厚さに形成
した。勿論、ゲート絶縁膜５００６は酸化窒化珪素膜に
限定されるものでなく、他の珪素を含む絶縁膜を単層ま
たは積層構造として用いても良い。
【０１４０】なおゲート絶縁膜５００６として酸化珪素
膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tet
raethyl Orthosilicate)とＯ2とを混合し、反応圧力４
０[Pa]、基板温度３００〜４００[℃]とし、高周波(１
３．５６[MHz])電力密度０．５〜０．８[W/cm2]で放電
させて形成しても良い。上記の工程により作製される酸
化珪素膜は、その後４００〜５００[℃]の熱アニールに
よって、ゲート絶縁膜５００６として良好な特性を得る
ことができる。
【０１４１】次いで、ゲート絶縁膜５００６上に膜厚２
０〜１００[nm]の第１の導電膜５００７と、膜厚１００
〜４００[n]mの第２の導電膜５００８とを積層形成す
る。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第
１の導電膜５００７と、膜厚３７０[nm]のＷ膜からなる
第２の導電膜５００８を積層形成した。
【０１４２】本実施例では、第１の導電膜５００７であ
るＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを
用いて、窒素を含む雰囲気内でスパッタ法で形成した。
また第２の導電膜５００８であるＷ膜は、Ｗのターゲッ
トを用いたスパッタ法で形成した。その他に６フッ化タ
ングステン(ＷＦ6)を用いる熱ＣＶＤ法で形成すること
もできる。いずれにしてもゲート電極として使用するた
めには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、Ｗ膜
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。従って、本実施例では、高純度のＷ
(純度９９．９９９９[％])のターゲットを用いたスパッ
タ法で、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０[μΩcm]を実現することができた。
【０１４３】なお本実施例では、第１の導電膜５００７
をＴａＮ膜、第２の導電膜５００８をＷ膜としたが、第
１の導電膜５００７及び第２の導電膜５００８を構成す
る材料は特に限定されない。第１の導電膜５００７及び
第２の導電膜５００８は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａ
ｌ、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、または前記
元素を主成分とする合金材料若しくは化合物材料で形成
してもよい。また、リン等の不純物元素をドーピングし
た多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合
金で形成してもよい。
【０１４４】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスク５００９を形成し、電極及び配線
を形成するための第１のエッチング処理を行う。第１の
エッチング処理では第１及び第２のエッチング条件で行
う。(図１３(Ｂ))
【０１４５】本実施例では第１のエッチング条件とし
て、ＩＣＰ(Inductively Coupled Plasma：誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにＣ
Ｆ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２
５：２５：１０[sccm]とし、１．０[Pa]の圧力でコイル
型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を
投入してプラズマを生成してエッチングを行った。基板
側(試料ステージ)にも１５０[Ｗ]のＲＦ(１３．５６[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加した。そしてこの第１のエッチング条件によりＷ膜を
エッチングして第１の導電層５００７の端部をテーパー
形状とした。
【０１４６】続いて、レジストからなるマスク５００９
を除去せずに第２のエッチング条件に変更し、エッチン
グ用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量
比を３０：３０[sccm]とし、１．０[Pa]の圧力でコイル
型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を
投入してプラズマを生成して１５秒程度のエッチングを
行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１
３．５６[MHz])電力を投入し、実質的に負の自己バイア
ス電圧を印加した。第２のエッチング条件では第１の導
電層５００７及び第２の導電層５００８とも同程度にエ
ッチングを行った。なお、ゲート絶縁膜５００６上に残
渣を残すことなくエッチングするためには、１０〜２０
[％]程度の割合でエッチング時間を増加させると良い。
【０１４７】上記の第１のエッチング処理では、レジス
トからなるマスクの形状を適したものとすることによ
り、基板側に印加するバイアス電圧の効果により第１の
導電層５００７及び第２の導電層５００８の端部がテー
パー形状となる。こうして、第１のエッチング処理によ
り第１の導電層５００７と第２の導電層５００８から成
る第１の形状の導電層５０１０〜５０１４を形成した。
ゲート絶縁膜５００６においては、第１の形状の導電層
５０１０〜５０１４で覆われない領域が２０〜５０nm程
度エッチングされたため、膜厚が薄くなった領域が形成
された。
【０１４８】次いで、レジストからなるマスク５００９
を除去せずに第２のエッチング処理を行う。(図１３
(Ｃ))第２のエッチング処理では、エッチングガスにＳ
Ｆ6とＣｌ2とＯ2を用い、それぞれのガス流量比を２
４：１２：２４(ｓｃｃｍ)とし、１．３Ｐａの圧力でコ
イル側の電力に７００ＷのＲＦ(13.56MHz)電力を投入し
てプラズマを生成して２５秒程度のエッチングを行っ
た。基板側(試料ステージ)にも１０WのＲＦ(13.56MHz)
電力を投入し、実質的に負の自己バイアス電圧を印加し
た。こうして、Ｗ膜を選択的にエッチングして、第２の
形状の導電層５０１５〜５０１９を形成した。このと
き、第１の導電層５０１５ａ〜５０１８ａは、ほとんど
エッチングされない。
【０１４９】そして、レジストからなるマスク５００９
を除去せずに第１のドーピング処理を行い、半導体層５
００２〜５００５にＮ型を付与する不純物元素を低濃度
に添加する。第１のドーピング処理はイオンドープ法又
はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、
加速電圧を４０〜８０[keV]として行う。本実施例では
ドーズ量を５．０×１０13[atoms/cm2]とし、加速電圧
を５０[keV]として行った。Ｎ型を付与する不純物元素
としては、１５族に属する元素を用いれば良く、代表的
にはリン(Ｐ)又は砒素(Ａｓ)を用いられるが、本実施例
ではリン(Ｐ)を用いた。この場合、第２の形状の導電層
５０１５〜５０１９がＮ型を付与する不純物元素に対す
るマスクとなって、自己整合的に第１の不純物領域(Ｎ-
-領域)５０２０〜５０２３を形成した。そして第１の不
純物領域５０２０〜５０２３には１×１０18〜１×１０
20[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素
が添加された。
【０１５０】続いてレジストからなるマスク５００９を
除去した後、新たにレジストからなるマスク５０２４を
形成して、第１のドーピング処理よりも高い加速電圧で
第２のドーピング処理を行う。イオンドープ法の条件は
ドーズ量を１×１０13〜３×１０15[atoms/cm2]とし、
加速電圧を６０〜１２０[keV]として行う。本実施例で
は、ドーズ量を３．０×１０15[atoms/cm2]とし、加速
電圧を６５[keV]として行った。第２のドーピング処理
は第２の導電層５０１５ｂ〜５０１８ｂを不純物元素に
対するマスクとして用い、第１の導電層５０１５ａ〜５
０１８ａのテーパー部の下方の半導体層に不純物元素が
添加されるようにドーピングを行う。
【０１５１】上記の第２のドーピング処理を行った結
果、第１の導電層と重なる第２の不純物領域(Ｎ−領
域、Lov領域)５０２６、５０２９には１×１０18〜５×
１０19[atoms/cm3]の濃度範囲でN型を付与する不純物元
素が添加された。また第３の不純物領域(Ｎ＋領域)５０
２５、５０２８、５０３１、５０３４には１×１０19〜
５×１０21[atoms/cm3]の濃度範囲でN型を付与する不純
物元素が添加された。また、第１、第２のドーピング処
理を行った後、半導体層５００２〜５００５において、
不純物元素が全く添加されない領域又は微量の不純物元
素が添加された領域が形成された。本実施例では、不純
物元素が全く添加されない領域又は微量の不純物元素が
添加された領域をチャネル領域５０２７、５０３０、５
０３３、５０３６とよぶ。また前記第１のドーピング処
理により形成された第１の不純物領域(Ｎ--領域)５０２
０〜５０２３のうち、第２のドーピング処理においてレ
ジスト５０２４で覆われていた領域が存在するが、本実
施例では、引き続き第１の不純物領域(Ｎ--領域、LDD領
域)５０３２、５０３５とよぶ。
【０１５２】なお本実施例では、第２のドーピング処理
のみにより、第２の不純物領域(Ｎ−領域)５０２６、５
０２９及び第３の不純物領域(Ｎ＋領域)５０２５、５０
２８、５０３１、５０３４を形成したが、これに限定さ
れない。ドーピング処理を行う条件を適宜変えて、複数
回のドーピング処理で形成しても良い。
【０１５３】次いで図１４(Ａ)に示すように、レジスト
からなるマスク５０２４を除去して第１の層間絶縁膜５
０３７を形成する。この第１の層間絶縁膜５０３７とし
ては、プラズマＣＶＤ法またはスパッタ法を用い、厚さ
を１００〜２００[nm]として珪素を含む絶縁膜で形成す
る。本実施例では、プラズマＣＶＤ法により膜厚１００
[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶
縁膜５０３７は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。
【０１５４】次いで、加熱処理(熱処理)を行って、半導
体層の結晶性の回復、半導体層に添加された不純物元素
の活性化を行う。この加熱処理はファーネスアニール炉
を用いる熱アニール法で行う。熱アニール法としては、
酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の
窒素雰囲気中で４００〜７００[℃]で行えばよく、本実
施例では４１０[℃]、１時間の熱処理で活性化処理を行
った。なお、熱アニール法の他に、レーザアニール法、
またはラピッドサーマルアニール法(ＲＴＡ法)を適用す
ることができる。
【０１５５】また、第１の層間絶縁膜５０３７を形成す
る前に加熱処理を行っても良い。ただし、第１の導電層
５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ
〜５０１９ｂを構成する材料が熱に弱い場合には、本実
施例のように配線等を保護するため第１の層間絶縁膜５
０３７(珪素を主成分とする絶縁膜、例えば窒化珪素膜)
を形成した後で熱処理を行うことが好ましい。
【０１５６】上記の様に、第１の層間絶縁膜５０３７
(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成
した後に熱処理することにより、活性化処理と同時に、
半導体層の水素化も行うことができる。水素化の工程で
は、第１の層間絶縁膜５０３７に含まれる水素により半
導体層のダングリングボンドが終端される。
【０１５７】なお、活性化処理のための加熱処理とは別
に、水素化のための加熱処理を行っても良い。
【０１５８】ここで、第１の層間絶縁膜５０３７の存在
に関係なく、半導体層を水素化することもできる。水素
化の他の手段として、プラズマにより励起された水素を
用いる手段(プラズマ水素化)や、３〜１００[％]の水素
を含む雰囲気中において、３００〜４５０[℃]で１〜１
２時間の加熱処理を行う手段でも良い。
【０１５９】次いで、第１の層間絶縁膜５０３７上に、
第２の層間絶縁膜５０３８を形成する。第２の層間絶縁
膜５０３８としては、無機絶縁膜を用いることができ
る。例えば、ＣＶＤ法によって形成された酸化珪素膜
や、ＳＯＧ(Spin On Glass)法によって塗布された酸化
珪素膜等を用いることができる。また、第２の層間絶縁
膜５０３８として、有機絶縁膜を用いることができる。
例えば、ポリイミド、ポリアミド、ＢＣＢ(ベンゾシク
ロブテン)、アクリル等の膜を用いることができる。ま
た、アクリル膜と酸化窒化珪素膜の積層構造を用いても
良い。
【０１６０】本実施例では、膜厚１.６[μm]のアクリル
膜を形成した。第２の層間絶縁膜５０３８によって、基
板上５０００に形成されたＴＦＴによる凹凸を緩和し、
平坦化することができる。特に、第２の層間絶縁膜５０
３８は平坦化の意味合いが強いので、平坦性に優れた膜
が好ましい。
【０１６１】次いで、ドライエッチングまたはウエット
エッチングを用い、第２の層間絶縁膜５０３８、第１の
層間絶縁膜５０３７、およびゲート絶縁膜５００６をエ
ッチングし、不純物領域５０２５、５０２８、５０３
１、５０３４に達するコンタクトホールを形成する。
【０１６２】次いで、透明導電膜からなる画素電極５０
３９を形成する。透明導電膜としては、酸化インジウム
と酸化スズの化合物(Indium Tin Oxide：ＩＴＯ)、酸化
インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、
酸化インジウム等を用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いてもよい。画
素電極がＥＬ素子の陽極に相当する。
【０１６３】本実施例では、ＩＴＯを１１０[nm]厚さで
成膜、その後パターニングし、画素電極５０３９を形成
した。
【０１６４】次いで、各不純物領域とそれぞれ電気的に
接続される配線５０４０〜５０４６を形成する。なお本
実施例では、配線５０４０〜５０４６は、膜厚１００[n
m]のＴｉ膜と、膜厚３５０[nm]のＡｌ膜と、膜厚１００
[nm]のＴｉ膜との積層膜をスパッタ法で連続形成し、所
望の形状にパターニングして形成する。
【０１６５】もちろん、三層構造に限らず、単層構造あ
るいは二層構造でもよいし、四層以上の積層構造にして
もよい。また配線の材料としては、ＡｌとＴｉに限ら
ず、他の導電膜を用いても良い。例えば、ＴａＮ膜上に
ＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜を
パターニングして配線を形成してもよい。
【０１６６】ここで、画素電極５０３９上の一部と、配
線５０４５の一部を重ねて形成することによって、配線
５０４５と画素電極５０３９の電気的接続をとっている
(図１４(Ｂ))。
【０１６７】以上の工程により図１４(Ｂ)に示すよう
に、Ｎチャネル型ＴＦＴを有する駆動回路部と、スイッ
チング用ＴＦＴ、駆動用ＴＦＴとを有する画素部を同一
基板上に形成することができる。
【０１６８】駆動回路部のＮチャネル型ＴＦＴは、ゲー
ト電極の一部を構成する第１の導電層５０１５ａと重な
る低濃度不純物領域５０２６(Ｌov領域)、ソース領域ま
たはドレイン領域として機能する高濃度不純物領域５０
２５とを有している。
【０１６９】画素部において、Ｎチャネル型のスイッチ
ング用ＴＦＴは、ゲート電極の外側に形成される低濃度
不純物領域５０３２(Ｌoff領域)、ソース領域またはド
レイン領域として機能する高濃度不純物領域５０３１と
を有している。
【０１７０】次いで、第３の層間絶縁膜５０４７を形成
する。第３の層間絶縁膜５０４７としては、無機絶縁膜
や有機絶縁膜を用いることができる。無機絶縁膜として
は、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ
(Spin On Glass)法によって塗布された酸化珪素膜、あ
るいは、スパッタ法によって形成された窒化酸化珪素膜
等を用いることができる。また、有機絶縁膜としては、
アクリル樹脂膜等を用いることができる。
【０１７１】第２の層間絶縁膜５０３８と第３の層間絶
縁膜５０４７の組み合わせの例を以下に挙げる。
【０１７２】第２の層間絶縁膜５０３８として、アクリ
ルとスパッタ法によって形成された窒化酸化珪素膜の積
層膜を用い、第３の層間絶縁膜５０４７として、スパッ
タ法によって形成された窒化酸化珪素膜を用いる組み合
わせがある。また、第２の層間絶縁膜５０３８として、
ＳＯＧ法によって形成した酸化珪素膜を用い、第３の層
間絶縁膜５０４７としてもＳＯＧ法によって形成した酸
化珪素膜を用いる組み合わせがある。また、第２の層間
絶縁膜５０３８として、ＳＯＧ法によって形成した酸化
珪素膜とプラズマＣＶＤ法によって形成した酸化珪素膜
の積層膜を用い、第３の層間絶縁膜５０４７としてプラ
ズマＣＶＤ法によって形成した酸化珪素膜を用いる組み
合わせがある。また、第２の層間絶縁膜５０３８とし
て、アクリルを用い、第３の層間絶縁膜５０４７として
もアクリルを用いる組み合わせがある。また、第２の層
間絶縁膜５０３８として、アクリルとプラズマＣＶＤ法
によって形成した酸化珪素膜の積層膜を用い、第３の層
間絶縁膜５０４７としてプラズマＣＶＤ法によって形成
した酸化珪素膜を用いる組み合わせがある。また、第２
の層間絶縁膜５０３８として、プラズマＣＶＤ法によっ
て形成した酸化珪素膜を用い、第３の層間絶縁膜５０４
７としてアクリルを用いる組み合わせがある。
【０１７３】第３の層間絶縁膜５０４７の画素電極５０
３９に対応する位置に開口部を形成する。第３の層間絶
縁膜は、バンクとして機能する。開口部を形成する際、
ウエットエッチング法を用いることで容易にテーパー形
状の側壁とすることが出来る。開口部の側壁が十分にな
だらかでないと段差に起因するＥＬ層の劣化が顕著な問
題となってしまうため、注意が必要である。
【０１７４】第３の層間絶縁膜５０４７中に、カーボン
粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生
を抑制してもよい。この際、抵抗率は、１×１０6〜１
×１０12[Ωm](好ましくは、１×１０8〜１×１０10[Ω
m])となるように、カーボン粒子や金属粒子の添加量を
調節すればよい。
【０１７５】次いで、第３の層間絶縁膜５０４７の開口
部において露出している画素電極５０３９上に、ＥＬ層
５０４８を形成する。
【０１７６】ＥＬ層５０４８としては、公知の有機発光
材料や無機発光材料を用いることができる。
【０１７７】有機発光材料としては、低分子系有機発光
材料、高分子系有機発光材料、中分子系有機材料を自由
に用いることができる。なお、本明細書中においては、
中分子系有機発光材料とは、昇華性を有さず、かつ、分
子数が２０以下または連鎖する分子の長さが１０[μm]
以下の有機発光材料を示すものとする。
【０１７８】ＥＬ層５０４８は通常、積層構造である。
代表的には、コダック・イーストマン・カンパニーのTa
ngらが提案した「正孔輸送層／発光層／電子輸送層」と
いう積層構造が挙げられる。また他にも、陽極上に正孔
注入層／正孔輸送層／発光層／電子輸送層、または正孔
注入層／正孔輸送層／発光層／電子輸送層／電子注入層
の順に積層する構造でも良い。発光層に対して蛍光性色
素等をドーピングしても良い。
【０１７９】本実施例では蒸着法により低分子系有機発
光材料を用いてＥＬ層５０４８を形成している。具体的
には、正孔注入層として２０[nm]厚の銅フタロシアニン
(ＣｕＰｃ)膜を設け、その上に発光層として７０[nm]厚
のトリス−８−キノリノラトアルミニウム錯体(Ａｌ
ｑ3)膜を設けた積層構造としている。Ａｌｑ3にキナク
リドン、ペリレンもしくはＤＣＭ１といった蛍光色素を
添加することで発光色を制御することができる。
【０１８０】なお、図１４(Ｃ)では一画素しか図示して
いないが、複数の色、例えば、Ｒ(赤)、Ｇ(緑)、Ｂ(青)
の各色に対応したＥＬ層５０４８を作り分ける構成とす
ることができる。
【０１８１】また、高分子系有機発光材料を用いる例と
して、正孔注入層として２０[nm]のポリチオフェン(Ｐ
ＥＤＯＴ)膜をスピン塗布法により設け、その上に発光
層として１００[nm]程度のパラフェニレンビニレン(Ｐ
ＰＶ)膜を設けた積層構造によってＥＬ層５０４８を構
成しても良い。なお、ＰＰＶのπ共役系高分子を用いる
と、赤色から青色まで発光波長を選択できる。また、電
子輸送層や電子注入層として炭化珪素等の無機材料を用
いることも可能である。
【０１８２】なお、ＥＬ層５０４８は、正孔注入層、正
孔輸送層、発光層、電子輸送層、電子注入層等が、明確
に区別された積層構造を有するものに限定されない。つ
まり、ＥＬ層５０４８は、正孔注入層、正孔輸送層、発
光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
【０１８３】例えば、電子輸送層を構成する材料(以
下、電子輸送材料と表記する)と、発光層を構成する材
料(以下、発光材料と表記する)とによって構成される混
合層を、電子輸送層と発光層との間に有する構造のＥＬ
層５０４８であってもよい。
【０１８４】次に、ＥＬ層５０４８の上には導電膜から
なる画素電極５０４９が設けられる。本実施例の場合、
導電膜としてアルミニウムとリチウムとの合金膜を用い
る。勿論、公知のＭｇＡｇ膜(マグネシウムと銀との合
金膜)を用いても良い。画素電極５０４９がＥＬ素子の
陰極に相当する。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を自由に用いることができる。
【０１８５】画素電極５０４９まで形成された時点でＥ
Ｌ素子が完成する。なお、ＥＬ素子とは、画素電極(陽
極)５０３９、ＥＬ層５０４８及び画素電極(陰極)５０
４９で形成された素子を指す。
【０１８６】ＥＬ素子を完全に覆うようにしてパッシベ
ーション膜５０５０を設けることは有効である。パッシ
ベーション膜５０５０としては、炭素膜、窒化珪素膜も
しくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜
を単層もしくは組み合わせた積層で用いることができ
る。
【０１８７】カバレッジの良い膜をパッシベーション膜
５０５０として用いることが好ましく、炭素膜、特にＤ
ＬＣ(ダイヤモンドライクカーボン)膜やＣＮ膜を用いる
ことは有効である。ＤＬＣ膜は室温から１００[℃]以下
の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層
５０４７の上方にも容易に成膜することができる。ま
た、ＤＬＣ膜は酸素に対するブロッキング効果が高く、
ＥＬ層５０４８の酸化を抑制することが可能である。
【０１８８】なお、第３の層間絶縁膜５０４７を形成し
た後、パッシベーション膜５０５０を形成するまでの工
程をマルチチャンバー方式(またはインライン方式)の成
膜装置を用いて、大気解放せずに連続的に処理すること
は有効である。
【０１８９】なお、実際には図１４(Ｃ)の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりすると
ＥＬ素子の信頼性が向上する。
【０１９０】また、パッケージング等の処理により気密
性を高めたら、基板５０００上に形成された素子又は回
路から引き回された端子と外部信号端子とを接続するた
めのコネクタ(フレキシブルプリントサーキット：ＦＰ
Ｃ)を取り付けて製品として完成する。
【０１９１】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。
【０１９２】[実施例５]本実施例では、本発明を用いて
発光装置を作製した例について、図１５を用いて説明す
る。
【０１９３】図１５は、ＴＦＴが形成された素子基板を
シーリング材によって封止することによって形成された
発光装置の上面図であり、図１５(Ｂ)は、図１５(Ａ)の
Ａ−Ａ’における断面図、図１５(Ｃ)は図１５(Ａ)のＢ
−Ｂ’における断面図である。
【０１９４】基板４００１上に設けられた画素部４００
２と、ソース信号線駆動回路４００３と、第１及び第２
のゲート信号線駆動回路４００４ａ、４００４ｂとを囲
むようにして、シール材４００９が設けられている。ま
た画素部４００２と、ソース信号線駆動回路４００３
と、第１及び第２のゲート信号線駆動回路４００４ａ、
４００４ｂとの上にシーリング材４００８が設けられて
いる。よって画素部４００２と、ソース信号線駆動回路
４００３と、第１及び第２のゲート信号線駆動回路４０
０４ａ、４００４ｂとは、基板４００１とシール材４０
０９とシーリング材４００８とによって、充填材４２１
０で密封されている。
【０１９５】また基板４００１上に設けられた画素部４
００２と、ソース信号線駆動回路４００３と、第１及び
第２のゲート信号線駆動回路４００４ａ、４００４ｂと
は、複数のＴＦＴを有している。図１５(Ｂ)では代表的
に、下地膜４０１０上に形成された、ソース信号線駆動
回路４００３に含まれるＴＦＴ(但し、ここではＮチャ
ネル型ＴＦＴとＰチャネル型ＴＦＴを図示する)４２０
１及び画素部４００２に含まれるＴＦＴ４２０２を図示
した。
【０１９６】ＴＦＴ４２０１及び４２０２上には層間絶
縁膜(平坦化膜)４３０１が形成され、その上にＴＦＴ４
２０２のドレインと電気的に接続する画素電極(陽極)４
２０３が形成される。画素電極４２０３としては仕事関
数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジ
ウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは
酸化インジウムを用いることができる。また、前記透明
導電膜にガリウムを添加したものを用いても良い。
【０１９７】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系(モノマー系)材料と高分子系(ポリ
マー系)材料があるがどちらを用いても良い。
【０１９８】有機発光層４２０４の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【０１９９】有機発光層４２０４の上には遮光性を有す
る導電膜(代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜)からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式(クラスターツール方式)の成膜装置を用いることで
上述のような成膜を可能とする。そして陰極４２０５は
所定の電圧が与えられている。
【０２００】以上のようにして、画素電極(陽極)４２０
３、有機発光層４２０４及び陰極４２０５からなる発光
素子４３０３が形成される。そして発光素子４３０３を
覆うように、絶縁膜４３０２上に保護膜４３０３が形成
されている。保護膜４３０３は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
【０２０１】４００５ａは電源線に接続された引き回し
配線であり、ＴＦＴ４２０２の第１の電極に接続されて
いる。引き回し配線４００５ａはシール材４００９と基
板４００１との間を通り、異方導電性フィルム４３００
を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１
に電気的に接続される。
【０２０２】シーリング材４００８としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を用
いることができる。プラスチック材としては、ＦＲＰ(F
iberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビ
ニルフルオライド)フィルム、マイラーフィルム、ポリ
エステルフィルムまたはアクリル樹脂フィルムを用いる
ことができる。また、アルミニウムホイルをＰＶＦフィ
ルムやマイラーフィルムで挟んだ構造のシートを用いる
こともできる。
【０２０３】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０２０４】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ
(エチレンビニルアセテート)を用いることができる。本
実施例では充填材として窒素を用いた。
【０２０５】また充填材４２１０を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
【０２０６】図１５(Ｃ)に示すように、画素電極４２０
３が形成されると同時に、引き回し配線４００５ａ上に
接するように導電性膜４２０３ａが形成される。
【０２０７】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２０８】[実施例６]本発明において、三重項励起子
からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。
【０２０９】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２１０】上記の論文により報告された有機発光材料
(クマリン色素)の分子式を以下に示す。
【０２１１】
【化１】
【０２１２】(M.A.Baldo, D.F.O’Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson,S.R.Forrest, Natur
e 395 (1998) p.151.)
【０２１３】上記の論文により報告された有機発光材料
(Ｐｔ錯体)の分子式を以下に示す。
【０２１４】
【化２】
【０２１５】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０２１６】上記の論文により報告された有機発光材料
(Ｉｒ錯体)の分子式を以下に示す。
【０２１７】
【化３】
【０２１８】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０２１９】[実施例７]発光素子を用いた発光装置は自
発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電
子機器の表示部に用いることができる。
【０２２０】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、ナビゲーション
システム、音響再生装置(カーオーディオ、オーディオ
コンポ等)、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等)、記録媒体を備
えた画像再生装置(具体的にはDigital Versatile Disc
(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうる
ディスプレイを備えた装置)などが挙げられる。特に、
斜め方向から画面を見る機会が多い携帯情報端末は、視
野角の広さが重要視されるため、発光装置を用いること
が望ましい。それら電子機器の具体例を図２０に示す。
【０２２１】図２０(Ａ)は発光素子表示装置であり、筐
体３００１、支持台３００２、表示部３００３、スピー
カー部３００４、ビデオ入力端子３００５等を含む。本
発明の発光装置は表示部３００３に用いることができ
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、発光素子表示装置は、パソコン用、ＴＶ
放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
【０２２２】図２０(Ｂ)はデジタルスチルカメラであ
り、本体３１０１、表示部３１０２、受像部３１０３、
操作キー３１０４、外部接続ポート３１０５、シャッタ
ー３１０６等を含む。本発明の発光装置は表示部３１０
２に用いることができる。
【０２２３】図２０(Ｃ)はノート型パーソナルコンピュ
ータであり、本体３２０１、筐体３２０２、表示部３２
０３、キーボード３２０４、外部接続ポート３２０５、
ポインティングマウス３２０６等を含む。本発明の発光
装置は表示部３２０３に用いることができる。
【０２２４】図２０(Ｄ)はモバイルコンピュータであ
り、本体３３０１、表示部３３０２、スイッチ３３０
３、操作キー３３０４、赤外線ポート３３０５等を含
む。本発明の発光装置は表示部３３０２に用いることが
できる。
【０２２５】図２０(Ｅ)は記録媒体を備えた携帯型の画
像再生装置(具体的にはＤＶＤ再生装置)であり、本体３
４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３
４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー
３４０６、スピーカー部３４０７等を含む。表示部Ａ３
４０３は主として画像情報を表示し、表示部Ｂ３４０４
は主として文字情報を表示するが、本発明の発光装置は
これら表示部Ａ、Ｂ３４０３、３４０４に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭
用ゲーム機器なども含まれる。
【０２２６】図２０(Ｆ)はゴーグル型ディスプレイ(ヘ
ッドマウントディスプレイ)であり、本体３５０１、表
示部３５０２、アーム部３５０３を含む。本発明の発光
装置は表示部３５０２に用いることができる。
【０２２７】図２０(Ｇ)はビデオカメラであり、本体３
６０１、表示部３６０２、筐体３６０３、外部接続ポー
ト３６０４、リモコン受信部３６０５、受像部３６０
６、バッテリー３６０７、音声入力部３６０８、操作キ
ー３６０９等を含む。本発明の発光装置は表示部３６０
２に用いることができる。
【０２２８】図２０(Ｈ)は携帯電話であり、本体３７０
１、筐体３７０２、表示部３７０３、音声入力部３７０
４、音声出力部３７０５、操作キー３７０６、外部接続
ポート３７０７、アンテナ３７０８等を含む。本発明の
発光装置は表示部３７０３に用いることができる。な
お、表示部３７０３は黒色の背景に白色の文字を表示す
ることで携帯電話の消費電流を抑えることができる。
【０２２９】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０２３０】また、上記電子機器はインターネットやＣ
ＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。有機発光材料の応答
速度は非常に高いため、発光装置は動画表示に好まし
い。
【０２３１】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０２３２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜６に示した
いずれの構成の発光装置を用いても良い。
【０２３３】[実施例８]本実施例では、図２１に示す画
素構成の上面図を、図２２を用いて説明する。
【０２３４】図２２には、ＴＦＴを形成する領域に同一
層（同一レイヤ）をパターニングして複数の活性層が設
けられ、次に第１のゲート線２１０２、第２のゲート線
２１０３、各トランジスタのゲート電極とが同一層（同
一レイヤ）をパターニングして設けられ、その後ソース
信号線２１０１、電流供給線２１０８とが同一層（同一
レイヤ）をパターニングして設けられ、最後にＥＬ素子
（発光素子）の第１の電極（ここでは陽極とする）が設
けられている。
【０２３５】そして、第１のゲート線２１０２の一部が
ゲート電極となる選択用のＴＦＴ２１０４が設けられて
いる。ＴＦＴ２１０４は、一つの活性層にゲート電極が
二つ設けられたダブルゲート構造とすることで、一つの
活性層に一つのゲート電極が設けられたシングルゲート
構造と比べて選択（スイッチング）を確実に行うことが
できる。また、ＴＦＴ２１０４は一つの活性層にゲート
電極が三つ以上設けられたマルチゲート構造とすること
も可能である。
【０２３６】また、ＴＦＴのバラツキを低減するために
ＴＦＴ２１０５のチャネル長（Ｌ）が大きくなるよう設
けている。更に、Ｌを大きくすることにより、ＴＦＴの
飽和領域を平らにすることができる。
【０２３７】また、第２のゲート線２１０３にコンタク
トを介して接続されるゲート電極を有するＴＦＴ２１０
６が設けられている。また、活性層と、走査線と同一の
層とで形成された保持容量２１０７が設けられている。
【０２３８】このような各ＴＦＴの構成は、ゲート電極
が半導体膜（チャネル形成領域）の上にあるトップゲー
ト型構造やその逆のボトムゲート型構造を用い、不純物
領域（ソース領域又はドレイン領域）にはオフセット構
造やGOLD構造を用いればよい。
【発明の効果】本発明によって、単極性のＴＦＴ、特に
素子としての電気的特性に優れるＮチャネル型ＴＦＴを
用いて構成した半導体装置において、ＥＬ素子の劣化に
よる駆動用ＴＦＴのゲート・ソース間電圧の変動を生じ
ない構成とし、よってＥＬ素子が劣化した場合にも輝度
の低下を生じにくくすることが可能となった。また、本
発明で提案した構成は、特に複雑な構成とすることもな
く、画素を構成する素子数を大きく増加させるものでも
ないため、開口率の低下等のデメリットを負うことな
く、適用出来るため、大変有用であるといえる。
【図面の簡単な説明】
【図１】 本発明の一実施形態と、その動作を説明す
る図。
【図２】 従来構成でＴＦＴを単極性化した場合の動
作を説明する図。
【図３】 図１の構成による回路の動作を説明する
図。
【図４】 本発明の一実施形態と、その動作を説明す
る図。
【図５】 本発明の一実施形態と、その動作を説明す
る図。
【図６】 本発明の一実施形態と、その動作を説明す
る図。
【図７】 駆動用ＴＦＴのゲート電極およびソース領
域周辺の電位の変化について、本発明と従来例とを比較
する図。
【図８】 単極性のＴＦＴによって構成された画素の
一例を紹介する図。
【図９】 本発明の一実施形態を示す図。
【図１０】 時間階調方式について説明する図。
【図１１】 時間階調方式について説明する図。
【図１２】 本発明の一実施形態と、その動作を説明
する図。
【図１３】 半導体装置の作製工程について説明する
図。
【図１４】 半導体装置の作製工程について説明する
図。
【図１５】 半導体装置の上面図および断面図。
【図１６】 アナログ映像信号を用いて表示を行う半
導体装置の構成を示す図。
【図１７】 図１６の装置におけるソース信号線駆動
回路およびゲート信号線駆動回路の例を示す図。
【図１８】 デジタル映像信号を用いて表示を行う半
導体装置の構成を示す図。
【図１９】 図１８の装置におけるソース信号線駆動
回路の例を示す図。
【図２０】 本発明が適用可能な電子機器の例を示す
図。
【図２１】 本発明の一実施形態と、その動作を説明
する図。
【図２２】 本発明の画素構成の上面図を示す図。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ｊ Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１４ Ｆターム(参考） 3K007 AB17 BA06 BB07 DB03 GA04 5C080 AA06 BB05 DD05 DD29 EE29 FF11 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK43 KK47 5C094 AA03 AA07 AA53 AA54 AA55 BA03 BA27 CA19 DB01 DB04 EA04 FB01 FB20 5F110 AA14 BB01 BB02 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE11 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG05 GG13 GG15 GG25 GG32 GG43 GG45 GG47 GG51 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL07 HL11 HL12 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN36 NN71 NN73 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP13 PP34 PP35 QQ04 QQ23 QQ24 QQ25 QQ28

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】発光素子と、映像信号に基づく電圧を保持
    する電圧保持手段と、少なくとも１つのスイッチング素
    子を介して前記発光素子及び前記電圧保持手段に接続さ
    れる電源線と、を有する表示装置であって、前記電圧保
    持手段は前記発光素子に供給する電流を制御する機能を
    有し、前記電流は前記映像信号の電位と前記電源線の電
    位との電位差であることを特徴とする表示装置。
  2. 【請求項２】発光素子と、映像信号に基づく電圧を保持
    する電圧保持手段と、前記電圧保持手段に接続されるス
    イッチング素子と、前記スイッチング素子に接続される
    電源線と、前記発光素子及び前記電圧保持手段とに接続
    されるトランジスタと、前記トランジスタに接続される
    電流供給線と、を有する表示装置であって、前記電圧保
    持手段は前記映像信号の電位と前記電源線の電位との電
    位差を保持し、且つ前記トランジスタのゲート・ソース
    間電圧を制御し、前記トランジスタのゲート・ソース間
    電圧に基づく電流が前記電流供給線から前記発光素子に
    供給されることを特徴とする表示装置。
  3. 【請求項３】発光素子と、映像信号に基づく電圧を保持
    する電圧保持手段と、前記電圧保持手段と電源線との間
    に接続されるスイッチング素子と、前記スイッチング素
    子に接続される電源線と、前記発光素子及び前記電圧保
    持手段とに接続されるトランジスタと、前記トランジス
    タに接続される電流供給線と、を有する表示装置であっ
    て、前記電圧保持手段は前記映像信号の電位と前記電源
    線の電位との電位差を保持し、且つ前記トランジスタの
    ゲート・ソース間電圧を制御し、前記トランジスタのゲ
    ート・ソース間電圧に基づく電流が前記電流供給線から
    前記発光素子に供給されることを特徴とする表示装置。
  4. 【請求項４】発光素子と、前記発光素子の一方の電極に
    接続されるトランジスタのソース電極と、前記トランジ
    スタのソース電極とゲート電極との間に接続される容量
    素子と、前記トランジスタのドレイン電極に接続される
    電源線とを有することを特徴とする表示装置。
  5. 【請求項５】第１および第２のスイッチング素子と、ト
    ランジスタと、容量素子と、発光素子とを有し、 前記第１のスイッチング素子の第１の電極はソース信号
    線と、且つ第２の電極は前記トランジスタのゲート電極
    とそれぞれ電気的に接続され、 前記トランジスタの第１の電極は前記第２のスイッチン
    グ素子の第１の電極および、前記発光素子の第１の電極
    と、且つ第２の電極は電流供給線とそれぞれ電気的に接
    続され、 前記第２のスイッチング素子の第２の電極は、第１の電
    源線と電気的に接続され、 前記発光素子の第２の電極は、第２の電源線と電気的に
    接続され、 前記容量素子は、前記トランジスタのゲート電極と第１
    の電極との間に設けられている画素を有することを特徴
    とする表示装置。
  6. 【請求項６】第１乃至第３のスイッチング素子と、トラ
    ンジスタと、容量素子と、発光素子とを有し、 前記第１のスイッチング素子の第１の電極はソース信号
    線と、且つ第２の電極は前記トランジスタのゲート電極
    とそれぞれ電気的に接続され、 前記トランジスタの第１の電極は前記第２のスイッチン
    グ素子の第１の電極および、前記発光素子の第１の電極
    と、且つ第２の電極は電流供給線とそれぞれ電気的に接
    続され、 前記第２のスイッチング素子の第２の電極は、第１の電
    源線と電気的に接続され、 前記発光素子の第２の電極は、第２の電源線と電気的に
    接続され、 前記容量素子は、前記トランジスタのゲート電極と第１
    の電極との間に設けられている画素を有することを特徴
    とする表示装置。
  7. 【請求項７】第１乃至第３のスイッチング素子と、トラ
    ンジスタと、容量素子と、発光素子とを有し、 前記第１のスイッチング素子の第１の電極はソース信号
    線と、且つ第２の電極は前記トランジスタのゲート電極
    とそれぞれ電気的に接続され、 前記トランジスタの第１の電極は前記第２のスイッチン
    グ素子の第１の電極および、前記発光素子の第１の電極
    と、且つ第２の電極は電流供給線とそれぞれ電気的に接
    続され、 前記第２のスイッチング素子の第２の電極は、第１の電
    源線と電気的に接続され、 前記発光素子の第２の電極は、第２の電源線と電気的に
    接続され、 前記容量素子は、前記トランジスタのゲート電極と第１
    の電極との間に設けられ、 前記第３のスイッチング素子の第１の電極は前記トラン
    ジスタのゲート電極と、且つ第２の電極は前記トランジ
    スタの第１の電極、前記第２のスイッチング素子の第１
    の電極及び前記発光素子の第１の電極と、それぞれ電気
    的に接続されている画素を有することを特徴とする表示
    装置。
  8. 【請求項８】第１乃至第３のスイッチング素子と、トラ
    ンジスタと、容量素子と、発光素子とを有し、 前記第１のスイッチング素子の第１の電極はソース信号
    線と、且つ第２の電極は前記トランジスタのゲート電極
    とそれぞれ電気的に接続され、 前記トランジスタの第１の電極は前記第２のスイッチン
    グ素子の第１の電極および、前記発光素子の第１の電極
    と、且つ第２の電極は電流供給線とそれぞれ電気的に接
    続され、 前記第２のスイッチング素子の第２の電極は、第１の電
    源線と電気的に接続され、 前記発光素子の第２の電極は、第２の電源線と電気的に
    接続され、 前記容量素子は、前記トランジスタのゲート電極と第１
    の電極との間に設けられ、 前記第３のスイッチング素子の第１の電極は前記発光素
    子の第１の電極と、且つ第２の電極は前記第１の電源線
    と電気的に接続されている画素を有することを特徴とす
    る表示装置。
  9. 【請求項９】請求項５乃至請求項８のいずれか一におい
    て、 前記トランジスタの導電型がＮチャネル型であるとき、
    前記電流供給線Ｖ1、前記第１の電源線の電位Ｖ2、前記
    第２の電源線の電位Ｖ3はＶ1＞Ｖ2、かつＶ1＞Ｖ3であ
    ることを特徴とする表示装置。
  10. 【請求項１０】請求項５乃至請求項９のいずれか一にお
    いて、 前記第１の電源線の電位Ｖ2、前記第２の電源線の電位
    Ｖ3はＶ2＜Ｖ3であることを特徴とする表示装置。
  11. 【請求項１１】請求項５乃至請求項８のいずれか一にお
    いて、 前記トランジスタの導電型がＰチャネル型であるとき、
    前記電流供給線Ｖ1、前記第１の電源線の電位Ｖ2、前記
    第２の電源線の電位Ｖ3はＶ1＜Ｖ2、かつＶ1＜Ｖ3であ
    ることを特徴とする表示装置。
  12. 【請求項１２】請求項５乃至請求項８、請求項１１のい
    ずれか一において、 前記第１の電源線の電位Ｖ2、前記第２の電源線の電位
    Ｖ3はＶ2＞Ｖ3であることを特徴とする表示装置。
  13. 【請求項１３】ソース信号線と、ゲート信号線と、電流
    供給線と、第１乃至第３のトランジスタと、容量素子
    と、発光素子とを有する画素がマトリクス状に設けられ
    た表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、及
    び当該画素を含まない行に設けられたゲート信号線のい
    ずれかと電気的に接続され、 前記第２のトランジスタのゲート電極は、前記第３のト
    ランジスタの第１の電極と電気的に接続され、第２の電
    極は、前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は、前記第２のゲ
    ート信号線と電気的に接続され、第２の電極は、前記ソ
    ース信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は前記第２のトランジスタのゲート電極と
    第１の電極との間に設けられていることを特徴とする表
    示装置。
  14. 【請求項１４】ソース信号線と、第１および第２のゲー
    ト信号線と、電流供給線と、第１乃至第３のトランジス
    タと、容量素子と、発光素子とを有する画素がマトリク
    ス状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、及
    び当該画素を含まない行に設けられた第１のゲート信号
    線若しくは第２のゲート信号線のいずれかと電気的に接
    続され、 前記第２のトランジスタのゲート電極は、前記第３のト
    ランジスタの第１の電極と電気的に接続され、第２の電
    極は、前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は、前記第２のゲ
    ート信号線と電気的に接続され、第２の電極は、前記ソ
    ース信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は前記第２のトランジスタのゲート電極と
    第１の電極との間に設けられていることを特徴とする表
    示装置。
  15. 【請求項１５】ソース信号線と、第１乃至第３のゲート
    信号線と、電流供給線と、第１乃至第４のトランジスタ
    と、容量素子と、発光素子とを有する画素がマトリクス
    状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は、前記第１のゲ
    ート信号線と電気的に接続され、第１の電極は、前記第
    ２のトランジスタの第１の電極および、前記発光素子の
    第１の電極と電気的に接続され、第２の電極は、第１の
    電源線、当該画素を含まない行に設けられた第１乃至第
    ３のゲート信号線、及び当該画素を含む行に設けられた
    第２のゲート信号線若しくは第３のゲート信号線のいず
    れかと電気的に接続され、 前記第２のトランジスタのゲート電極は前記第３のトラ
    ンジスタの第１の電極と電気的に接続され、第２の電極
    は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は前記第２のゲー
    ト信号線と電気的に接続され、第２の電極は前記ソース
    信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は、前記第２のトランジスタのゲート電極
    と第１の電極との間に設けられ、 前記第４のトランジスタのゲート電極は前記第３のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタのゲート電極と電気的に接続され、第２の
    電極は前記第２のトランジスタの第１の電極、前記第１
    の電源線及び前記第２の電源線のいずれかと電気的に接
    続されていることを特徴とする表示装置。
  16. 【請求項１６】ソース信号線と、第１および第２のゲー
    ト信号線と、電流供給線と、第１乃至第４のトランジス
    タと、容量素子と、発光素子とを有する画素がマトリク
    ス状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、当
    該画素を含まない行に設けられた第１のゲート信号線若
    しくは第２のゲート信号線、及び当該画素を含む行に設
    けられた第２のゲート信号線のいずれかと電気的に接続
    され、 前記第２のトランジスタのゲート電極は、前記第３のト
    ランジスタの第１の電極と電気的に接続され、第２の電
    極は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は、前記第１のゲ
    ート信号線と電気的に接続され、第２の電極は前記ソー
    ス信号線と電気的に接続され、 前記発光素子の第２の電極は、第２の電源線と電気的に
    接続され、 前記容量素子は、前記第２のトランジスタのゲート電極
    と第１の電極との間に設けられ、 前記第４のトランジスタのゲート電極は前記第２のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタのゲート電極と電気的に接続され、第２の
    電極は、前記第２のトランジスタの第１の電極、前記第
    １の電源線、及び前記第２の電源線のいずれかと電気的
    に接続されていることを特徴とする表示装置。
  17. 【請求項１７】ソース信号線と、第１乃至第３のゲート
    信号線と、電流供給線と、第１乃至第４のトランジスタ
    と、容量素子と、発光素子とを有する画素がマトリクス
    状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は、前記第１のゲ
    ート信号線と電気的に接続され、第１の電極は前記第２
    のトランジスタの第１の電極及び前記発光素子の第１の
    電極と電気的に接続され、第２の電極は第１の電源線、
    当該画素を含まない行に設けられた第１乃至第３のゲー
    ト信号線、及び当該画素を含む行に設けられた第２のゲ
    ート信号線若しくは第３のゲート信号線のいずれかと電
    気的に接続され、 前記第２のトランジスタのゲート電極は前記第３のトラ
    ンジスタの第１の電極と電気的に接続され、第２の電極
    は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は前記第２のゲー
    ト信号線と電気的に接続され、第２の電極は前記ソース
    信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は前記第２のトランジスタのゲート電極と
    第１の電極との間に設けられ、 前記第４のトランジスタのゲート電極は前記第３のゲー
    ト信号線と電気的に接続され、第１の電極は前記発光素
    子の第１の電極と電気的に接続され、第２の電極は前記
    第１の電源線と電気的に接続されていることを特徴とす
    る表示装置。
  18. 【請求項１８】ソース信号線と、第１および第２のゲー
    ト信号線と、電流供給線と、第１乃至第４のトランジス
    タと、容量素子と、発光素子とを有する画素がマトリク
    ス状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、当
    該画素を含まない行に設けられた第１乃至第３のゲート
    信号線、及び当該画素を含む行に設けられた第２のゲー
    ト信号線若しくは第３のゲート信号線のいずれかと電気
    的に接続され、 前記第２のトランジスタのゲート電極は前記第３のトラ
    ンジスタの第１の電極と電気的に接続され、第２の電極
    は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第２の電極は前記ソース
    信号線と電気的に接続され、 前記発光素子の第２の電極は前記電流供給線と互いに電
    位差を有する第２の電源と電気的に接続され、 前記容量素子は前記第２のトランジスタのゲート電極と
    第１の電極との間に設けられ、 前記第４のトランジスタのゲート電極は前記第２のゲー
    ト信号線と電気的に接続され、第１の電極は前記発光素
    子の第１の電極と電気的に接続され、第２の電極は前記
    第１の電源線と電気的に接続されていることを特徴とす
    る表示装置。
  19. 【請求項１９】ソース信号線と、第１乃至第３のゲート
    信号線と、電流供給線と、第１乃至第４のトランジスタ
    と、容量素子と、発光素子とを有する画素がマトリクス
    状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、当
    該画素を含まない行に設けられた第１乃至第３のゲート
    信号線、及び当該画素を含む行に設けられた第２のゲー
    ト信号線若しくは第３のゲート信号線のいずれかと電気
    的に接続され、 前記第２のトランジスタのゲート電極は前記第３のトラ
    ンジスタの第１の電極と電気的に接続され、第２の電極
    は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は前記第２のゲー
    ト信号線と電気的に接続され、第２の電極は前記ソース
    信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は、前記第２のトランジスタのゲート電極
    と第１の電極との間に設けられ、前記第２のトランジス
    タのゲート電極と第１の電極との間の電圧を保持し、 前記第４のトランジスタは、前記第２のトランジスタの
    第２の電極と前記電流供給線との間、又は前記第２のト
    ランジスタの第１の電極と前記発光素子の第１の電極と
    の間に配置され、当該第４のトランジスタのゲート電極
    は前記第３のゲート信号線と電気的に接続されているこ
    とを特徴とする表示装置。
  20. 【請求項２０】ソース信号線と、第１および第２のゲー
    ト信号線と、電流供給線と、第１乃至第４のトランジス
    タと、容量素子と、発光素子とを有する画素がマトリク
    ス状に設けられた表示装置であって、 前記第１のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第１の電極は前記第２の
    トランジスタの第１の電極及び前記発光素子の第１の電
    極と電気的に接続され、第２の電極は第１の電源線、当
    該画素を含まない行に設けられた第１のゲート信号線若
    しくは第２のゲート信号線、及び当該画素を含む行に設
    けられた第２のゲート信号線のいずれかと電気的に接続
    され、 前記第２のトランジスタのゲート電極は前記第３のトラ
    ンジスタの第１の電極と電気的に接続され、第２の電極
    は前記電流供給線と電気的に接続され、 前記第３のトランジスタのゲート電極は前記第１のゲー
    ト信号線と電気的に接続され、第２の電極は前記ソース
    信号線と電気的に接続され、 前記発光素子の第２の電極は第２の電源線と電気的に接
    続され、 前記容量素子は前記第２のトランジスタのゲート電極と
    第１の電極との間に設けられ、前記第２のトランジスタ
    のゲート電極と第１の電極との間の電圧を保持し、 前記第４のトランジスタは、前記第２のトランジスタの
    第２の電極と前記電流供給線との間、又は前記第２のト
    ランジスタの第１の電極と前記発光素子の第１の電極と
    の間に配置され、当該第４のトランジスタのゲート電極
    は前記第３のゲート信号線と電気的に接続されているこ
    とを特徴とする表示装置。
  21. 【請求項２１】請求項１４，請求項１６，請求項１８、
    及び請求項２０のいずれか一において、 前記第１及び第３のトランジスタは同一導電型であるこ
    とを特徴とする表示装置。
  22. 【請求項２２】請求項１３乃至請求項２１のいずれか一
    において、 前記第２のトランジスタの導電型がＮチャネル型である
    とき、前記電流供給線の電位Ｖ1、前記第１の電源線の
    電位Ｖ2、前記第２の電源線の電位Ｖ3はＶ1＞Ｖ 2、かつ
    Ｖ1＞Ｖ3であることを特徴とする表示装置。
  23. 【請求項２３】請求項１３乃至請求項２２のいずれか一
    において、 前記第２のトランジスタの導電型がＮチャネル型である
    とき、前記第１の電源線の電位Ｖ2、前記第２の電源線
    の電位Ｖ3はＶ2＞Ｖ3であることを特徴とする表示装
    置。
  24. 【請求項２４】請求項１３乃至請求項２１のいずれか一
    において、 前記第２のトランジスタの導電型がＰチャネル型である
    とき、前記電流供給線の電位Ｖ1、前記第１の電源線の
    電位Ｖ2、前記第２の電源線の電位Ｖ3はＶ1＜Ｖ 2、かつ
    Ｖ1＜Ｖ3であることを特徴とする表示装置。
  25. 【請求項２５】請求項１３乃至請求項２１、及び請求項
    ２４のいずれか一において、 前記第２のトランジスタの導電型がＰチャネル型である
    とき、前記第１の電源Ｖ2、前記第２の電源Ｖ3はＶ2＜
    Ｖ3であることを特徴とする表示装置。
  26. 【請求項２６】請求項５乃至２５のいずれか一におい
    て、前記ソース信号線から映像信号が入力されることを
    特徴とする表示装置。
  27. 【請求項２７】請求項１乃至請求項２６のいずれか一に
    おいて、 前記画素に含まれるトランジスタは同一導電型であるこ
    とを特徴とする表示装置。
JP2002327498A 2001-11-13 2002-11-11 表示装置 Expired - Lifetime JP4485119B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002327498A JP4485119B2 (ja) 2001-11-13 2002-11-11 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001348032 2001-11-13
JP2001-348032 2001-11-13
JP2002327498A JP4485119B2 (ja) 2001-11-13 2002-11-11 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009102676A Division JP5171721B2 (ja) 2001-11-13 2009-04-21 表示装置

Publications (3)

Publication Number Publication Date
JP2003216110A true JP2003216110A (ja) 2003-07-30
JP2003216110A5 JP2003216110A5 (ja) 2006-03-02
JP4485119B2 JP4485119B2 (ja) 2010-06-16

Family

ID=27667175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002327498A Expired - Lifetime JP4485119B2 (ja) 2001-11-13 2002-11-11 表示装置

Country Status (1)

Country Link
JP (1) JP4485119B2 (ja)

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017485A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2005172917A (ja) * 2003-12-08 2005-06-30 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189643A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189382A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法
JP2005189383A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189673A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置
JP2005189388A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法
JP2005189381A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189387A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005208604A (ja) * 2003-12-25 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置およびそれを用いた電子機器
JP2005215102A (ja) * 2004-01-28 2005-08-11 Sony Corp 画素回路、表示装置およびその駆動方法
JP2005227562A (ja) * 2004-02-13 2005-08-25 Sony Corp 画素回路および表示装置
JP2005258427A (ja) * 2004-02-12 2005-09-22 Canon Inc 駆動回路及びそれを用いた画像形成装置
JP2005266309A (ja) * 2004-03-18 2005-09-29 Chi Mei Electronics Corp 画像表示装置
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置
WO2005114630A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2005329659A (ja) * 2004-05-21 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
JP2005329635A (ja) * 2004-05-20 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
JP2005329634A (ja) * 2004-05-20 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
JP2006184878A (ja) * 2004-12-01 2006-07-13 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、表示モジュール、携帯情報端末
JP2006308845A (ja) * 2005-04-28 2006-11-09 Seiko Epson Corp 電子回路、発光装置、その駆動方法および電子機器
JP2007206515A (ja) * 2006-02-03 2007-08-16 Nippon Hoso Kyokai <Nhk> 発光ダイオード駆動回路およびそれを用いたディスプレイ装置
US7274345B2 (en) 2003-05-19 2007-09-25 Seiko Epson Corporation Electro-optical device and driving device thereof
JP2007322795A (ja) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> 発光ダイオード駆動回路およびそれを使用した表示装置
JP2008077110A (ja) * 2004-02-12 2008-04-03 Canon Inc 駆動回路及びそれを用いた画像形成装置
JP2008146090A (ja) * 2008-01-11 2008-06-26 Sony Corp 画素回路及びその駆動方法
WO2008096555A1 (ja) * 2007-02-02 2008-08-14 Sony Corporation 表示装置、表示装置の駆動方法および電子機器
JP2008225345A (ja) * 2007-03-15 2008-09-25 Sony Corp 表示装置及びその駆動方法と電子機器
KR100867043B1 (ko) * 2006-10-16 2008-11-04 마츠시다 덴코 가부시키가이샤 2선식 스위치 장치
JP2009036933A (ja) * 2007-08-01 2009-02-19 Pioneer Electronic Corp アクティブマトリクス型発光表示装置
US7502000B2 (en) 2004-02-12 2009-03-10 Canon Kabushiki Kaisha Drive circuit and image forming apparatus using the same
JP2009288761A (ja) * 2008-05-28 2009-12-10 Samsung Mobile Display Co Ltd 画素及びこれを用いた有機電界発光表示装置
KR20100098327A (ko) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
US7911492B2 (en) 2004-05-20 2011-03-22 Seiko Epson Corporation Line head and image forming apparatus incorporating the same
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2011125107A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
JP2012073367A (ja) * 2010-09-28 2012-04-12 Casio Comput Co Ltd 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JP2012137788A (ja) * 2005-03-18 2012-07-19 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI393098B (zh) * 2007-04-09 2013-04-11 Sony Corp A display device, a driving method of a display device, and an electronic device
US8441417B2 (en) 2004-06-02 2013-05-14 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
TWI397041B (zh) * 2007-03-26 2013-05-21 Sony Corp A display device, a driving method of a display device, and an electronic device
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
JP2013238861A (ja) * 2001-11-13 2013-11-28 Semiconductor Energy Lab Co Ltd 表示装置、モジュール及び電子機器
US8902137B2 (en) 2003-12-25 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with first and second gate signal lines and electronic equipment using the same
JP2015163963A (ja) * 2004-04-28 2015-09-10 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015188059A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置
JP2016028277A (ja) * 2005-06-30 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
JP2017040926A (ja) * 2005-12-02 2017-02-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2017142524A (ja) * 2006-10-26 2017-08-17 株式会社半導体エネルギー研究所 表示装置
JP2019080072A (ja) * 2014-02-05 2019-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2020027107A1 (ja) * 2018-07-31 2020-02-06 日亜化学工業株式会社 画像表示装置
JP2020096193A (ja) * 2008-03-05 2020-06-18 株式会社半導体エネルギー研究所 表示装置
WO2021130585A1 (ja) * 2019-12-25 2021-07-01 株式会社半導体エネルギー研究所 表示装置、および電子機器
JP2021184105A (ja) * 2015-04-16 2021-12-02 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250873A (ja) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd 発光ダイオ−ド駆動回路
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH0854835A (ja) * 1994-08-09 1996-02-27 Nec Corp アクティブマトリクス型電流制御型発光素子の駆動回路
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2000138572A (ja) * 1998-10-30 2000-05-16 Nec Corp 定電流駆動回路
JP2000163015A (ja) * 1998-11-25 2000-06-16 Lucent Technol Inc 組織的なスマ―ト画素を備えた表示装置
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000284749A (ja) * 1999-03-30 2000-10-13 Dainippon Printing Co Ltd 画像表示装置
JP2000347621A (ja) * 1999-06-09 2000-12-15 Nec Corp 画像表示方法および装置
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
WO2003019600A1 (fr) * 2001-08-31 2003-03-06 Sony Corporation Ecran plasma
JP2003150106A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003150105A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003208127A (ja) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd 表示装置

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250873A (ja) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd 発光ダイオ−ド駆動回路
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH0854835A (ja) * 1994-08-09 1996-02-27 Nec Corp アクティブマトリクス型電流制御型発光素子の駆動回路
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2000138572A (ja) * 1998-10-30 2000-05-16 Nec Corp 定電流駆動回路
JP2000163015A (ja) * 1998-11-25 2000-06-16 Lucent Technol Inc 組織的なスマ―ト画素を備えた表示装置
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000284749A (ja) * 1999-03-30 2000-10-13 Dainippon Printing Co Ltd 画像表示装置
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2000347621A (ja) * 1999-06-09 2000-12-15 Nec Corp 画像表示方法および装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
WO2003019600A1 (fr) * 2001-08-31 2003-03-06 Sony Corporation Ecran plasma
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003150106A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003150105A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003208127A (ja) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd 表示装置

Cited By (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128280B2 (en) 2001-11-13 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2013238861A (ja) * 2001-11-13 2013-11-28 Semiconductor Energy Lab Co Ltd 表示装置、モジュール及び電子機器
US9825068B2 (en) 2001-11-13 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2016224452A (ja) * 2001-11-13 2016-12-28 株式会社半導体エネルギー研究所 発光装置、半導体装置、モジュール、及び電子機器
US11037964B2 (en) 2001-11-13 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US8643591B2 (en) 2003-05-16 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7274345B2 (en) 2003-05-19 2007-09-25 Seiko Epson Corporation Electro-optical device and driving device thereof
JP2005017485A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2005172917A (ja) * 2003-12-08 2005-06-30 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189388A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法
JP2005189381A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189382A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法
JP2005189383A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
US8902137B2 (en) 2003-12-25 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with first and second gate signal lines and electronic equipment using the same
JP2005208604A (ja) * 2003-12-25 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置およびそれを用いた電子機器
JP2005189387A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189643A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4561096B2 (ja) * 2003-12-26 2010-10-13 ソニー株式会社 ディスプレイ装置
JP2005189673A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置
JP2005215102A (ja) * 2004-01-28 2005-08-11 Sony Corp 画素回路、表示装置およびその駆動方法
JP2008077110A (ja) * 2004-02-12 2008-04-03 Canon Inc 駆動回路及びそれを用いた画像形成装置
US7502000B2 (en) 2004-02-12 2009-03-10 Canon Kabushiki Kaisha Drive circuit and image forming apparatus using the same
JP2005258427A (ja) * 2004-02-12 2005-09-22 Canon Inc 駆動回路及びそれを用いた画像形成装置
JP4533423B2 (ja) * 2004-02-12 2010-09-01 キヤノン株式会社 駆動回路及びそれを用いた画像形成装置
JP4529467B2 (ja) * 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
JP2005227562A (ja) * 2004-02-13 2005-08-25 Sony Corp 画素回路および表示装置
JP2005266309A (ja) * 2004-03-18 2005-09-29 Chi Mei Electronics Corp 画像表示装置
JP4687943B2 (ja) * 2004-03-18 2011-05-25 奇美電子股▲ふん▼有限公司 画像表示装置
US9997099B2 (en) 2004-04-28 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015163963A (ja) * 2004-04-28 2015-09-10 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2016128917A (ja) * 2004-04-28 2016-07-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2005329634A (ja) * 2004-05-20 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
JP2005329635A (ja) * 2004-05-20 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
US7911492B2 (en) 2004-05-20 2011-03-22 Seiko Epson Corporation Line head and image forming apparatus incorporating the same
WO2005114630A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2005329659A (ja) * 2004-05-21 2005-12-02 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
US8144146B2 (en) 2004-05-21 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10276102B2 (en) 2004-06-02 2019-04-30 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US11183119B2 (en) 2004-06-02 2021-11-23 Sony Group Corporation Display apparatus including pixel circuit with transistors connected to different control lines
US9454928B2 (en) 2004-06-02 2016-09-27 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source, and gate of drive transistor
US8823607B2 (en) 2004-06-02 2014-09-02 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source and gate of drive transistor
US9454929B2 (en) 2004-06-02 2016-09-27 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source, and gate of drive transistor
US10002567B2 (en) 2004-06-02 2018-06-19 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to gate and other terminal of drive transistor
US8441417B2 (en) 2004-06-02 2013-05-14 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP2006184878A (ja) * 2004-12-01 2006-07-13 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、表示モジュール、携帯情報端末
JP2012137788A (ja) * 2005-03-18 2012-07-19 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2006308845A (ja) * 2005-04-28 2006-11-09 Seiko Epson Corp 電子回路、発光装置、その駆動方法および電子機器
US11444106B2 (en) 2005-06-30 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
JP2016028277A (ja) * 2005-06-30 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
US9640558B2 (en) 2005-06-30 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US10903244B2 (en) 2005-06-30 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US10224347B2 (en) 2005-06-30 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
JP2018049272A (ja) * 2005-12-02 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
JP7042325B2 (ja) 2005-12-02 2022-03-25 株式会社半導体エネルギー研究所 表示装置
JP2019194701A (ja) * 2005-12-02 2019-11-07 株式会社半導体エネルギー研究所 半導体装置
JP2019148819A (ja) * 2005-12-02 2019-09-05 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2017040926A (ja) * 2005-12-02 2017-02-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2021060613A (ja) * 2005-12-02 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
JP2020197736A (ja) * 2005-12-02 2020-12-10 株式会社半導体エネルギー研究所 表示装置
JP2007206515A (ja) * 2006-02-03 2007-08-16 Nippon Hoso Kyokai <Nhk> 発光ダイオード駆動回路およびそれを用いたディスプレイ装置
JP2007322795A (ja) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> 発光ダイオード駆動回路およびそれを使用した表示装置
KR100867043B1 (ko) * 2006-10-16 2008-11-04 마츠시다 덴코 가부시키가이샤 2선식 스위치 장치
US11887535B2 (en) 2006-10-26 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
US10546529B2 (en) 2006-10-26 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2017142524A (ja) * 2006-10-26 2017-08-17 株式会社半導体エネルギー研究所 表示装置
JP2008191296A (ja) * 2007-02-02 2008-08-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
WO2008096555A1 (ja) * 2007-02-02 2008-08-14 Sony Corporation 表示装置、表示装置の駆動方法および電子機器
US8547371B2 (en) 2007-02-02 2013-10-01 Sony Corporation Display apparatus, driving method of display apparatus and electronic equipment
US9653020B2 (en) 2007-03-15 2017-05-16 Joled Inc. Display apparatus, driving method thereof, and electronic system
KR101432768B1 (ko) * 2007-03-15 2014-08-21 소니 주식회사 표시장치 및 그 구동방법과 전자기기
JP2008225345A (ja) * 2007-03-15 2008-09-25 Sony Corp 表示装置及びその駆動方法と電子機器
US8648840B2 (en) 2007-03-15 2014-02-11 Sony Corporation Display apparatus, driving method thereof, and electronic system
TWI397041B (zh) * 2007-03-26 2013-05-21 Sony Corp A display device, a driving method of a display device, and an electronic device
TWI393098B (zh) * 2007-04-09 2013-04-11 Sony Corp A display device, a driving method of a display device, and an electronic device
JP2009036933A (ja) * 2007-08-01 2009-02-19 Pioneer Electronic Corp アクティブマトリクス型発光表示装置
JP2008146090A (ja) * 2008-01-11 2008-06-26 Sony Corp 画素回路及びその駆動方法
US8791929B2 (en) 2008-03-05 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2020096193A (ja) * 2008-03-05 2020-06-18 株式会社半導体エネルギー研究所 表示装置
US9824626B2 (en) 2008-03-05 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP7008095B2 (ja) 2008-03-05 2022-01-25 株式会社半導体エネルギー研究所 表示装置
JP2009288761A (ja) * 2008-05-28 2009-12-10 Samsung Mobile Display Co Ltd 画素及びこれを用いた有機電界発光表示装置
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR20100098327A (ko) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9171493B2 (en) 2009-02-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9842540B2 (en) 2009-02-27 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9478168B2 (en) 2009-02-27 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
US8633874B2 (en) 2009-05-22 2014-01-21 Panasonic Corporation Display device and method of driving the same
JPWO2010134263A1 (ja) * 2009-05-22 2012-11-08 パナソニック株式会社 表示装置及びその駆動方法
JP5562327B2 (ja) * 2009-05-22 2014-07-30 パナソニック株式会社 表示装置及びその駆動方法
JPWO2011125107A1 (ja) * 2010-04-05 2013-07-08 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
JP5560206B2 (ja) * 2010-04-05 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
WO2011125107A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
US8405583B2 (en) 2010-04-05 2013-03-26 Panasonic Corporation Organic EL display device and control method thereof
JP2012073367A (ja) * 2010-09-28 2012-04-12 Casio Comput Co Ltd 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JP2015188059A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置
CN105849796A (zh) * 2013-12-27 2016-08-10 株式会社半导体能源研究所 发光装置
US11699762B2 (en) 2014-02-05 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US10811435B2 (en) 2014-02-05 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US11107837B2 (en) 2014-02-05 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semicondutor device, the display device, and the display module
JP2019080072A (ja) * 2014-02-05 2019-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2021184105A (ja) * 2015-04-16 2021-12-02 株式会社半導体エネルギー研究所 表示装置
WO2020027107A1 (ja) * 2018-07-31 2020-02-06 日亜化学工業株式会社 画像表示装置
US11107394B2 (en) 2018-07-31 2021-08-31 Nichia Corporation Image display device
US11430381B2 (en) 2018-07-31 2022-08-30 Nichia Corporation Image display device
CN112513965A (zh) * 2018-07-31 2021-03-16 日亚化学工业株式会社 图像显示装置
US11763735B2 (en) 2018-07-31 2023-09-19 Nichia Corporation Image display device
US10885834B2 (en) 2018-07-31 2021-01-05 Nichia Corporation Image display device
JP7449466B2 (ja) 2018-07-31 2024-03-14 日亜化学工業株式会社 画像表示装置
WO2021130585A1 (ja) * 2019-12-25 2021-07-01 株式会社半導体エネルギー研究所 表示装置、および電子機器

Also Published As

Publication number Publication date
JP4485119B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
JP6570676B2 (ja) 発光装置
JP4485119B2 (ja) 表示装置
JP2003202833A (ja) 半導体装置およびその駆動方法
JP2003223138A (ja) 発光装置およびその駆動方法
JP2003202834A (ja) 半導体装置およびその駆動方法
JP4044568B2 (ja) 画素回路、発光装置及び半導体装置
JP2006072376A (ja) 画素回路、発光装置、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Ref document number: 4485119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term