JP4233016B2 - 発光表示パネルの駆動装置 - Google Patents
発光表示パネルの駆動装置 Download PDFInfo
- Publication number
- JP4233016B2 JP4233016B2 JP2002294706A JP2002294706A JP4233016B2 JP 4233016 B2 JP4233016 B2 JP 4233016B2 JP 2002294706 A JP2002294706 A JP 2002294706A JP 2002294706 A JP2002294706 A JP 2002294706A JP 4233016 B2 JP4233016 B2 JP 4233016B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- light
- voltage
- driving
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 42
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
この発明は、画素を構成する発光素子をTFT(Thin Film Transistor)によってアクティブ駆動させる発光表示パネルの駆動装置に関し、特に発光表示パネルを駆動するに要する電源回路における電源電圧の数を低減させることができる発光表示パネルの駆動装置に関する。
【0002】
【従来の技術】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【0003】
かかる有機EL素子を用いた表示パネルとして、EL素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したEL素子の各々に、TFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【0004】
図1は、従来のアクティブマトリクス型表示パネルにおける1つの画素に対応する回路構成と、各画素を個別に点灯駆動するためのコントローラ並びにドライバー、およびこれらに駆動電力を供給する各電源電圧の供給形態を示したものである。また、図2も従来のアクティブマトリクス型表示パネルにおける他の構成例を示したものである。
【0005】
図1および図2に示すアクティブマトリクス型表示パネル1においては、表示画素が配列される透明基板上に、データドライバー2(以下、これをカラム側ドライバーとも言う。)、および走査ドライバー3(以下、これをロー側ドライバーとも言う。)を搭載し、外付けのコントローラ4との間で接続される信号線等の数を極力少なくする工夫がなされている。
【0006】
そして、1つの画素10に対応する回路構成は、発光素子としてのEL素子E1 と、前記EL素子E1 を点灯駆動する駆動用TFT(Tr1)と、前記駆動用TFTのゲート電圧を制御する制御用TFT(Tr2)と、前記駆動用TFTのゲート電圧を保持するコンデンサC1 より構成している。この図1および図2に示した画素10を構成する回路例は、コンダクタンスコントロール方式と称される最も基本的な例を示している。
【0007】
ここで、各回路の駆動用電源について考察した場合、図1および図2に示すようにコントローラ(外部ロジック回路)4、カラム側ドライバー2、およびロー側ドライバー3においては、各回路の駆動電圧源としてそれぞれに高レベル側と低レベル側の2つの電圧レベルが必要となる。また、駆動用TFT(Tr1)のオン/オフ制御、並びに制御用TFTのオン/オフ制御に、それぞれ2つの異なるレベルの制御信号電圧が必要となる。
【0008】
さらに、R(赤)、G(緑)、B(青)の各発光画素(サブピクセル)を備えたフルカラーの発光表示パネルを構成する場合においては、それぞれサブピクセルを構成するEL素子の発光効率の相異を是正するために、図1に示す例においては、R,G,Bに対応した異なる3つのレベルの陽極側電圧電源(VHanod)、および1つの陰極側電圧電源(VLcath)が必要になる。また、図2に示す例においては、前記した3つのレベルの陽極側電圧電源に代えて、同じくR,G,Bに対応した3つの異なったレベルのデータ電圧電源(VLdata)が必要になる。
【0009】
一方、前記した有機EL素子などの電流駆動型の発光素子をアクティブ駆動させるためには、相当の電子移動度が必要であるといわれており、これを駆動するために一般的にはポリシリコンTFTが使用されている。そして、駆動用のTFT(Tr1)においては、EL素子E1 の構造上の理由などから、Pチャンネル型を使用し、制御用TFT(Tr2)においては、小さい保持容量で所定の保持時間を確保するために、オフ時のリーク電流が小さいNチャンネル型を使用する構成が好ましいとされている(例えば非特許文献1参照)。
【0010】
【非特許文献1】
日経エレクトロニクス、2000年4月24日(No.768)
【0011】
【発明が解決しようとする課題】
ところで、駆動用のTFT(Tr1)にPチャンネル型を、また制御用TFT(Tr2)にNチャンネル型を使用した図1に示した例、および図2に示した例によると、それぞれ14の電源数が必要であることが判る。次に示す表1は図1に示す構成において使用される電源電圧の例をより具体的に示したものである。
【0012】
【表1】
【0013】
前記図1に示した発光表示パネルの駆動装置によると、表1に示すような電源数を必要とすることになるが、特にこの種の発光表示パネルを携帯用機器へ搭載することを考えた場合には、実装スペースと消費電力の点から、電源電圧の数はできる限り少なくして、これらが共用できるようにすることが望まれる。そこで、電源を共用化して電源数を削減しようとした場合、次のような共用化を考えることができる。
【0014】
まず、各ドライバー2,3の電源に着目した場合、
VHcolu=VHrow
であるので、これを(VHdriv)として共用化することができる。同様に、
VLcolu=VLrow
であるので、これを(VLdriv)として共用化することができる。次に各TFT(Tr1,Tr2)の特性が、Vgs=0VでId =0Aであるとすると、すなわち、駆動用および制御用TFTのゲート電圧を0Vとした時に、TFTがカットオフ状態になるという特性のものを使用すれば、
VHdata=VHanod
としても、駆動用TFT(Tr1)をオフ状態に維持させることができる。これを(VHelem)として共用化することができる。同様に
VLcont=VLdata
としても、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態を維持させることができる。さらに
VLcont=VLdata=VLdriv
としても、回路においては支障なく動作させることができる。したがって、これを前記した(VLdriv)として共用化することができる。
【0015】
一方、図1に示すコントローラ4を駆動させる外部ロジック電源は、一般的に3.3Vや2.8Vと低い電圧であり、これらの電圧ではTFTは動作できないなどの理由から、外部ロジック電源と、カラム側ドライバー2、ロー側ドライバー3の各電源を共用化することは不可能である。一般的に外部ロジック電源は、ドライバー電源が挟み込む次に示す電圧順位になされている。
VHdriv>VHlogi VLlogi>VLdriv
【0016】
また、VHcontは制御用TFT(Tr2)を介して、電荷保持用コンデンサC1 に対してVHdataが書き込まれる時、制御用TFT(Tr2)を完全にオン状態にするために、
VHdata<VHcont
の条件になされていることが必要である。以上のような考察に基づいて電源を共用化した例を図3に示しており、図1に示す構成においては、これ以上の電源数の削減は不可能であると言える。しかしながら、なおも電源数を低減させることは実装スペースと消費電力の点から好ましいことであることは前記したとおりである。
【0017】
この発明は前記したような観点に基づいてなされたものであり、以下に示すように、さらに電源数を低減させることができる発光表示パネルの駆動装置を提供することを技術的な課題とするものである。
【0018】
【課題を解決するための手段】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、以下の各独立請求項にかかる構成を少なくとも具備するものである。
【0019】
請求項1にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライ バーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラに加える低レベル側の駆動電圧をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にPチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧V gs をV on とした時、
【数33】
VL logi −VL driv ≧−V on
【数34】
VL logi >VL driv
【数35】
VL cont =VL driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧(VH anod )または陰極側電圧(VL cath )で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える低レベル側の制御信号電圧をVL data とした時、
【数36】
VL data =VL logi
の条件を満足する電位関係になされていることを特徴とする。
【0020】
請求項2にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラに加える低レベル側の駆動電圧をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にPチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧V gs をV on とした時、
【数37】
VL logi −VL driv ≧−V on
【数38】
VL logi >VL driv
【数39】
VL cont =VL driv
の条件を満足する電位関係になされており、
かつ前記駆動用TFTのゲートに加える低レベル側の制御信号電圧(VL data )で発光素子の輝度を調整する構成において、
【数40】
VL data ≧VL logi
の条件を満足する電位関係になされていることを特徴とする。
【0021】
請求項3にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラに加える低レベル側の駆動電圧をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にNチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧V gs をV on とした時、
【数41】
VL logi −VL driv ≧V on
【数42】
VL logi >VL driv
の条件を満足し、前記制御用TFTのゲートに加える高レベル側の制御信号電圧を
VH cont とした時、
【数43】
VL logi =VH cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧(VH anod )または陰極側電圧(VL cath )で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える高レベル側の制御信号電圧をVH data とした時、
【数44】
VL driv =VH data
の条件を満足する電位関係になされていることを特徴とする。
【0022】
請求項4にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給さ れると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラに加える低レベル側の駆動電圧をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にNチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧V gs をV on とした時、
【数45】
VL logi −VL driv ≧V on
【数46】
VL logi >VL driv
の条件を満足し、前記制御用TFTのゲートに加える高レベル側の制御信号電圧を
VH cont とした時、
【数47】
VL logi =VH cont
の条件を満足する電位関係になされており、
かつ前記駆動用TFTのゲートに加える高レベル側の制御信号電圧(VH data )で発光素子の輝度を調整する構成において、
【数48】
VL driv ≧VH data
の条件を満足する電位関係になされていることを特徴とする。
【0023】
請求項5にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがPチャンネル、制御用TFTがNチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧V gs をV off とした時、
【数49】
VL logi −VL driv ≧−V off
【数50】
VL logi >VL driv
【数51】
VL cont =VL driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧(VH anod )または陰極側電圧(VL cath )で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える低レベル側の制御信号電圧をVL data とした時、
【数52】
VL data =VL logi
の条件を満足する電位関係になされていることを特徴とする。
【0024】
請求項6にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがPチャンネル、制御用TFTがNチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧V gs をV off とした時、
【数53】
VL logi −VL driv ≧−V off
【数54】
VL logi >VL driv
【数55】
VL cont =VL driv
の条件を満足する電位関係になされており、
かつ前記駆動用TFTのゲートに加える低レベル側の制御信号電圧(VL data )で発光素子の輝度を調整する構成において、
【数56】
VL data ≧VL logi
の条件を満足する電位関係になされていることを特徴とする。
【0025】
請求項7にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの 異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがNチャンネル、制御用TFTがPチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧V gs をV off とした時、
【数57】
VL logi −VL driv ≧V off
【数58】
VL logi >VL driv
の条件を満足し、前記制御用TFTのゲートに加える高レベル側の制御信号電圧をVH cont とした時、
【数59】
VL logi =VH cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧(VH anod )または陰極側電圧(VL cath )で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える高レベル側の制御信号電圧をVH data とした時、
【数60】
VL driv =VH data
の条件を満足する電位関係になされていることを特徴とする。
【0026】
請求項8にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VL colu )と、前記走査ドライバーに加える低レベル側の駆動電圧(VL row )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VL cont )とを同一の電圧レベルで共用してVL driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をVL logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがNチャンネル、制御用TFTがPチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧V gs をV off とした時、
【数61】
VL logi −VL driv ≧V off
【数62】
VL logi >VL driv
の条件を満足し、前記制御用TFTのゲートに加える高レベル側の制御信号電圧をVH cont とした時、
【数63】
VL logi =VH cont
の条件を満足する電位関係になされており、
かつ前記駆動用TFTのゲートに加える高レベル側の制御信号電圧(VH data )で発光素子の輝度を調整する構成において、
【数64】
VL driv ≧VH data
の条件を満足する電位関係になされていることを特徴とする。
【0027】
請求項9にかかる発明の発光表示パネルの駆動装置は、 請求項1ないし請求項8に記載の発光素子が、有機化合物を発光層に用いた有機EL素子により構成されていることを特徴とする。
【0028】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。この発明にかかる発光表示パネルの駆動装置においても、基本的には電源を共用化して電源数を削減するようになされ、さらに駆動用TFTと制御用TFTにおける動作特性の組み合わせを利用して、さらに電源数を削減するようになされる。その1つの形態においては、駆動用TFTと制御用TFTとが同一のチャンネルで構成される。
【0029】
すなわち、図1に示す構成において制御用TFT(Tr2)として、例えばPチャンネルのTFTが用いられる。この結果、駆動用TFTと制御用TFTとは共に、Pチャンネルで構成される。その構成を図4に示している。図4に示したコンダクタンスコントロール方式による画素の構成については、Pチャンネルにより構成された制御用TFT(Tr2)のドレインが、同じくPチャンネルにより構成された駆動用TFT(Tr1)のゲートに接続されると共に、電荷保持用のコンデンサC1 の一方の端子に接続されている。
【0030】
そして、駆動用TFT(Tr1)のソースは前記コンデンサの他方の端子に接続されると共に、EL素子E1 に駆動電流を供給する陽極側電源(VHanod) に接続されている。また、駆動用TFT(Tr1)のドレインは前記EL素子E1 の陽極に接続され、当該EL素子E1 の陰極は陰極側電源(VHcath) に接続されている。
【0031】
図4に示した構成において、制御用TFT(Tr2)のゲートにロー側ドライバーよりオン電圧が供給されると、制御用TFT(Tr2)はソースに供給されるカラム側ドライバーからの制御電圧に対応した電流を、ソースからドレインに流す。したがって、制御用TFT(Tr2)のゲートがオン電圧の期間に、前記コンデンサC1 が充電され、その電圧が駆動用TFT(Tr1)のゲートに供給される。それ故、駆動用TFT(Tr1)はそのゲート電圧とソース電圧に基づいた電流を、EL素子E1 に流しEL素子を発光させる。
【0032】
また制御用TFTのゲートがオフ電圧になると、制御用TFTはいわゆるカットオフとなり、制御用TFTのドレインは開放状態となるものの、駆動用TFT(Tr1)はコンデンサC1 に蓄積された電荷によりゲートの電圧が保持され、次の走査まで駆動電流を維持し、EL素子E1 の発光も維持される。
【0033】
ここで、図4に示されたように制御用TFT(Tr2)にPチャンネルを用いた構成とした場合、すでに説明した表1における制御用TFT(Tr2)のオン/オフの論理は反転することになる。すなわち、その論理は次の表2に示すとおりとなり、他は表1に示すとおりである。
【0034】
【表2】
【0035】
そして、図4に示した構成においては、電源を共用化して電源数を削減しようとする場合には、次のような共用化を図ることができる。すなわち、すでに説明した共用化の例と同様に、まず、各ドライバー2,3の電源に着目した場合、
VHcolu=VHrow
であるので、これを(VHdriv)として共用化することができる。同様に、
VLcolu=VLrow
であるので、これを(VLdriv)として共用化することができる。次に各TFT(Tr1,Tr2)の特性が、Vgs=0VでId =0Aであるとすると、すなわち、駆動用および制御用TFTのゲート電圧を0Vとした時に、TFTがカットオフ状態になるという特性のもの、すなわちエンハンストメント型TFTを使用すれば、
VHdata=VHanod
としても、駆動用TFT(Tr1)をオフ状態に維持させることができる。これを(VHelem)として共用化することができる。同様に
VHcont=VHdata
としても、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態を維持させることができる。
【0036】
そして、TFTの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
VHdriv>VHlogi VLlogi>VLdriv
そこで、制御用TFT(Tr2)がオン状態となるゲート・ソース間電圧VgsをVonとすると、
VL logi −VL driv ≧−V on
とし、
VLcont=VLdriv VLdata=VLlogi
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオン状態にすることができる。
【0037】
図10には、前記した考察に基づいて電源を共用化した結果の相関関係が示されている。前記した考察に基づく電源の共有化により、本来14の電源数が必要なところを、図10に示したように8つの電源数で、各回路を支障なく駆動させることができる。
【0038】
以上は、駆動用TFTと制御用TFTとが、共にPチャンネルで構成されたコンダクタンスコントロール方式の駆動制御の例に基づいて説明しているが、この発明においては、図5〜図9に示すような各点灯駆動手段を採用することもできる。なお、以下に説明する図5〜図9においては、すでに説明した構成において同一の機能として動作する各部は同一符号で示している。
【0039】
すなわち、図5はデジタル階調を実現させる3TFT方式の画素構成の例を示すものである。この図5に示す構成においては、駆動用TFT(Tr1)と、制御用TFT(Tr2)に加えて、消去用TFT(Tr3)が備えられている。この消去用TFT(Tr3)は、EL素子E1 点灯期間の途中において、当該消去用TFT(Tr3)をオン動作させることで、コンデンサC1 の電荷を放電させることができ、これによりEL素子E1 の点灯期間を制御する階調駆動を実現させることができる。この図5に示した構成においても、駆動用TFT(Tr1)および制御用TFT(Tr2)にPチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【0040】
次に図6示す構成は、いわゆるカレントミラー方式によるEL素子の駆動手段の例を示したものであり、これはカレントミラー動作により電荷保持用コンデンサC1 への書き込み処理、並びにEL素子E1 の点灯駆動動作がなされるように構成されている。すなわち、Pチャンネルの駆動用TFT(Tr1)にゲートが共通接続されて同じくPチャンネルのTFT(Tr4)が対称的に備えられており、両TFT(Tr1,Tr4)のゲートとソース間に電荷保持用のコンデンサC1 が接続されている。
【0041】
また、前記TFT(Tr4)のゲートとドレイン間には同じくPチャンネルの制御用TFT(Tr1)が接続されており、この制御用TFT(Tr1)のオン動作により、TFT(Tr1,Tr4)はカレントミラーとして機能する。すなわち、制御用TFT(Tr1)のオン動作と共にPチャンネルにより構成されたスイッチング用TFT(Tr5)もオン動作されるように構成されており、これにより、スイッチング用TFT(Tr5)を介して書き込み用電流源Is が接続されるように構成されている。
【0042】
これにより、アドレス期間においてはVHanodの電源から、TFT(TR4)、TFT(Tr5)を介して書き込み用電流源Is に流れる電流経路が形成される。またカレントミラーの作用により、電流源Is に流れる電流に対応した電流が、駆動用TFT(Tr1)を介してEL素子E1 に対して供給される。前記した動作によりコンデンサC1 には書き込み用電流源Is に流れる電流値に対応したTFT(Tr4)のゲート電圧が書き込まれる。そして、コンデンサC1 に所定の電圧値が書き込まれた後には、制御用TFT(Tr2)はオフ状態になされ、駆動用TFT(Tr1)は、コンデンサC1 に蓄積された電荷に基づいて所定の電流をEL素子E1 に供給するように作用し、これにより、EL素子E1 は発光駆動される。
【0043】
この図6に示したカレントミラー方式による駆動手段を利用した構成においても、駆動用TFT(TR1)および制御用TFT(TR2)にPチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【0044】
次に図7に示す構成は、電流プログラミング方式によるEL素子の駆動手段の例を示したものである。この電流プログラミング方式においては、陽極側電源(VHanod)と陰極側電源(VLcath)との間にスイッチング用TFT(Tr6)、駆動用TFT(Tr1)およびEL素子E1 の直列回路が挿入された構成とされている。また、駆動用TFT(Tr1)のソースとゲート間に電荷保持用のコンデンサC1 が接続され、駆動用TFT(Tr1)のゲートとドレインとの間には制御用TFT(Tr2)が接続されている。さらに駆動用TFT(Tr1)のソースにはスイッチング用TFT(Tr7)を介して書き込み用電流源Is が接続されている。
【0045】
図7に示した構成においては、制御用TFT(Tr2)およびスイッチング用TFT(Tr7)の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い駆動用TFT(Tr1)もオンされ、駆動用TFT(Tr1)を介して書き込み用電流源Is からの電流が流れる。この時、書き込み用電流源Is からの電流に対応した電圧がコンデンサC1 に保持される。
【0046】
一方、EL素子の発光動作時には制御用TFT(Tr2) およびスイッチング用TFT(Tr7)は、共にオフ状態になされ、スイッチング用TFT(Tr6)がオンされる。これにより、駆動用TFT(Tr1)のソース側に、陽極側電源(VHanod)が印加され、EL素子E1 の陰極には陰極側電源(VLcath)が印加される。駆動用TFT(Tr1)のドレイン電流は、前記コンデンサC1 に保持された電荷によって決定され、EL素子の階調制御がなされる。
【0047】
この図7に示した電流プログラミング方式による駆動手段を利用した構成においても、駆動用TFT(TR1)および制御用TFT(TR2)にPチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【0048】
図8に示す構成は、電圧プログラミング方式によるEL素子の駆動手段の例を示したものである。この電圧プログラミング方式においては、駆動用TFT(Tr1)に対してスイッチング用TFT(Tr8)が直列接続され、さらに前記TFT(Tr8)にEL素子E1 が直列接続されている。また、電荷保持用のコンデンサC1 は駆動用TFT(Tr1)のゲートとソース間に接続され、また制御用のTFT(Tr2) は、駆動用TFT(Tr1)のゲートとドレイン間に接続されている。
【0049】
加えてこの電圧プログラミング方式においては、駆動用TFT(Tr1)のゲートに対して、データラインよりスイッチング用TFT(Tr9)およびコンデンサC2 を介して駆動用TFT(Tr1)のゲート側にデータ信号が供給されるように構成されている。
【0050】
前記した電圧プログラミング方式においては、TFT(Tr2) およびTFT(Tr8)がオンされ、これに伴い駆動用TFT(Tr1)のオン状態が確保される。次の瞬間にTFT(Tr8)がオフされることにより、駆動用TFT(Tr1)のドレイン電流は制御用TFT(Tr2) を介して駆動用TFT(Tr1)のゲートに回り込む。これにより、駆動用TFT(Tr1)のゲート・ソース間電圧が、TFT(Tr1)のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で駆動用TFT(Tr1)はオフする。
【0051】
そして、この時のゲート・ソース間電圧がコンデンサC1 に保持され、このコンデンサ電圧によってEL素子E1 の駆動電流が制御される。すなわち、この電圧プログラミング方式においては、駆動用TFT(Tr1)におけるスレッショルド電圧のばらつきを補償するように作用する。この図8に示した電圧プログラミング方式による駆動手段を利用した構成においても、駆動用TFT(Tr1)および制御用TFT(Tr2)にPチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【0052】
図9に示す構成は、ここではスレッショルド電圧補正方式と呼ぶことにする。この図9に示したスレッショルド電圧補正方式の例においては、駆動用TFT(Tr1)に対してEL素子E1 が直列接続され、また駆動用TFT(Tr1)のゲート・ソース間に電荷保持用のコンデンサC1 が接続されている。すなわち、この基本構成においては、図4に示した構成と同等である。
【0053】
一方、図9に示す構成においては、制御用のTFT(Tr2) のドレインと駆動用TFT(Tr1)のゲートとの間にはTFT(Tr10 )とダイオードD1 との並列接続体が挿入されている。なお、前記TFT(Tr10 )はそのゲート・ドレイン間は短絡状態に構成されており、したがってこれは制御用のTFT(Tr2) から駆動用TFT(Tr1)のゲートに向かってスレッショルド特性を与える素子として機能する。
【0054】
この構成によると、1つの画素内に形成された互いのTFTにおけるスレッショルド特性は非常に近似した特性になされるので、そのスレッショルド特性を効果的にキャンセルさせることができる。この図9に示したスレッショルド電圧補正方式による駆動手段を利用した構成においても、駆動用TFT(Tr1)および制御用TFT(Tr2)にPチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【0055】
以上の説明は、駆動用TFTおよび制御用TFTのいずれにもPチャンネル型TFTを用い、また図1に示したようにEL素子に駆動電流を供給する陽極側電源(VHanod)で、EL素子の発光輝度を調整するように構成した場合を示している。
【0056】
一方、この発明にかかる発光表示パネルの駆動装置においては、駆動用TFTおよび制御用TFTのいずれにもPチャンネル型TFTを用い、また図2に示すように、駆動用TFT(Tr1)のゲートに加える低レベル側の制御信号電圧(VLdata)で発光素子の輝度を調整するように構成した例にも適用することができる。この場合には、制御用TFT(Tr2)がオン状態となるゲート・ソース間電圧VgsをVonとすると、
VL logi −VL driv ≧−V on
とし、
VLcont=VLdriv VLdata≧VLlogi
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができ、本来14の電源数が必要なところを、8つの電源数で支障なく動作させることができる。
【0057】
以上説明したこの発明にかかる実施の形態においては、駆動用TFTおよび制御用TFTのいずれもが、Pチャンネルを用いた例を示している。しかしながら、駆動用TFTおよび制御用TFTのいずれもが、NチャンネルのTFTにより構成されていても、同様の作用効果を得ることができる。この場合においては、図4〜図9に示された駆動用TFT(Tr1)および制御用TFT(Tr2)は、共にNチャンネルになされる。
【0058】
そして、これらのNチャンネルにより構成された画素10の構成が図1に示された各画素10に代わって採用される。この場合には、制御用TFT(Tr2)がオン状態となるゲート・ソース間電圧VgsをVonとすると、
VL logi −VL driv ≧V on
とし、
VLlogi=VHcont VLdriv=VHdata
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができる。
【0059】
一方、駆動用TFTおよび制御用TFTのいずれにもNチャンネル型TFTを用い、また図2に示すように、駆動用TFT(Tr1)のゲートに加える高レベル側の制御信号電圧(VHdata)で発光素子の輝度を調整するように構成した例に適用する場合について考察すると、制御用TFT(Tr2)がオン状態となるゲート・ソース間電圧VgsをVonとすると、
VL logi −VL driv ≧V on
とし、
VLlogi=VHcont VLdriv≧VHdata
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオン状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【0060】
以上説明した実施の形態においては、駆動用TFTおよび制御用TFTとして、同一チャンネルのFETを利用するようにしているが、駆動用TFTと制御用TFTに異なるチャンネルのTFTを用い、制御用TFTとしてデプレッション型のTFTを用いることにより、効率的に電源の共用化を図ることができる。図11はNチャンネルTFTにおけるデプレッション特性の例を示したものであり、周知のとおりゲート・ソース電圧がマイナス領域からドレイン電流ID が流れ始め、ゲート電圧がゼロの状態であってもオン状態の特性を呈する。
【0061】
そして、図4〜図9に示す各構成において、駆動用TFT(Tr1)はPチャンネルを用い、制御用TFT(Tr2)としてNチャンネルのデプレッション型TFTを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図1に示したようにEL素子に駆動電流を供給する陽極側電源(VHanod)で、EL素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【0062】
すでに説明した共用化の例と同様に、まず、各ドライバー2,3の電源に着目した場合、
VHcolu=VHrow
であるので、これを(VHdriv)として共用化することができる。同様に、
VLcolu=VLrow
であるので、これを(VLdriv)として共用化することができる。次に駆動用TFT(Tr1)の特性が、Vgs=0VでId =0Aであるとすると、すなわち、駆動用TFTのゲート電圧を0Vとした時に、TFTがカットオフ状態になるという特性のものを使用する条件であれば、
VHdata=VHanod
としても、駆動用TFT(Tr1)をオフ状態に維持させることができる。これを(VHelem)として共用化することができる。
【0063】
一方、制御用TFT(Tr2)は、前記したとおりVgs=0Vでオン状態となるデプレッション型であるため、
VHcont=VHdata
としても、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオン状態となる。
【0064】
そして、TFTの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
VHdriv>VHlogi VLlogi>VLdriv
そこで、制御用TFT(Tr2)がオフ状態となるゲート・ソース間電圧VgsをVoff とすると、
VL logi −VL driv ≧−V off
とし、
VLcont=VLdriv VLdata=VLlogi
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態にすることができる。
【0065】
前記した考察に基づいて電源を共用化した結果の相関関係は、すでに説明した図10に示したものと同一になる。前記した考察に基づく電源の共有化により、本来14の電源数が必要なところを、同様に8つの電源数で、各回路を支障なく駆動させることができる。
【0066】
一方、前記したように駆動用TFT(Tr1)はPチャンネルを用い、制御用TFT(Tr2)としてNチャンネルのデプレッション型TFTを用いた場合において、図2に示すように、駆動用TFT(Tr1)のゲートに加える低レベル側の制御信号電圧(VLdata)でEL素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【0067】
すなわち、制御用TFT(Tr2)がオフ状態となるゲート・ソース間電圧VgsをVoff とすると、
VL logi −VL driv ≧−V off
とし、
VLcont=VLdriv VLdata≧VLlogi
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【0068】
同様に、図4〜図9に示す各構成において、駆動用TFT(Tr1)にNチャンネルを用い、制御用TFT(Tr2)にPチャンネルを用い、かつ、その制御用TFT(Tr2)はVgs=0Vでオン状態であるデプレッション型のTFTを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図1に示したようにEL素子に駆動電流を供給する陽極側電源(VHanod)で、EL素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【0069】
すなわち、制御用TFT(Tr2)がオフ状態となるゲート・ソース間電圧VgsをVoff とすると、
VL logi −VL driv ≧V off
とし、
VLlogi=VHcont VLdriv=VHdata
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【0070】
さらに、駆動用TFT(Tr1)にNチャンネルを用い、制御用TFT(Tr2)にデプレッション型のPチャンネルを用い、図2に示すように、駆動用TFT(Tr1)のゲートに加える高レベル側の制御信号電圧(VHdata)でEL素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【0071】
すなわち、制御用TFT(Tr2)がオフ状態となるゲート・ソース間電圧VgsをVoff とすると、
VL logi −VL driv ≧V off
とし、
VLlogi=VHcont VLdriv≧VHdata
とすれば、制御用TFT(Tr2)はVHdataおよびVLdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができ、電源電圧の数を低減させることができる。
【0072】
なお、以上説明した図1に示す構成においては、例えばR,G,Bに対応した3つの異なるレベルの陽極側電圧(VHanod)と、1つの陰極側電圧(VLcath)を用意して、各発光素子の発光輝度を調整するようになされている。しかしながらこの発明は、1つの陽極側電圧(VHanod)と、例えばR,G,Bに対応した3つの異なるレベルの陰極側電圧(VLcath)を用意して、各発光素子の発光輝度を調整するようにした構成にも、同様に適用することができる。この場合においても前記と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図1】表示パネルを発光駆動させる場合における電源供給状態の第1例を示したブロック図である。
【図2】同じく電源供給状態の第2例を示したブロック図である。
【図3】図1に示す電源供給例において電源の共用化を図った例を示す相関図である。
【図4】この発明において好適に使用することができる第1の画素単位の回路構成例を示した結線図である。
【図5】同じく第2の画素単位の回路構成例を示した結線図である。
【図6】同じく第3の画素単位の回路構成例を示した結線図である。
【図7】同じく第4の画素単位の回路構成例を示した結線図である。
【図8】同じく第5の画素単位の回路構成例を示した結線図である。
【図9】同じく第6の画素単位の回路構成例を示した結線図である。
【図10】この発明によってなされる電源の共用化を図った例を示す相関図である。
【図11】この発明において利用されるデプレッション型TFTの特性図である。
【符号の説明】
1 表示パネル
2 データ(カラム側)ドライバー
3 走査(ロー側)ドライバー
4 コントローラ
10 画素
C1 コンデンサ
D1 ダイオード
E1 発光素子(有機EL素子)
Is 書き込み用電流源
Tr1 駆動用TFT
Tr2 制御用TFT
Claims (9)
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にPチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧VgsをVonとした時、
かつ前記発光素子に加える陽極側電圧(VHanod)または陰極側電圧(VLcath)で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える低レベル側の制御信号電圧をVLdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にPチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTF Tで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧VgsをVonとした時、
かつ前記駆動用TFTのゲートに加える低レベル側の制御信号電圧(VLdata)で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にNチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧VgsをVonとした時、
かつ前記発光素子に加える陽極側電圧(VHanod)または陰極側電圧(VLcath)で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える高レベル側の制御信号電圧をVHdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTと制御用TFTとが、共にNチャンネルのTFTで構成され、また前記制御用TFTはエンハンストメント型のTFTで構成され、前記制御用TFTがオン状態となるゲート・ソース間電圧VgsをVonとした時、
かつ前記駆動用TFTのゲートに加える高レベル側の制御信号電圧(VHdata)で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがPチャンネル、制御用TFTがNチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧VgsをVoff とした時、
かつ前記発光素子に加える陽極側電圧(VHanod)または陰極側電圧(VLcath)で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える低レベル側の制御信号電圧をVLdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがPチャンネル、制御用TFTがNチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧VgsをVoff とした時、
かつ前記駆動用TFTのゲートに加える低レベル側の制御信号電圧(VLdata)で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがNチャンネル、制御用TFTがPチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧VgsをVoff とした時、
かつ前記発光素子に加える陽極側電圧(VHanod)または陰極側電圧(VLcath)で発光素子の輝度を調整する構成において、前記駆動用TFTのゲートに加える高レベル側の制御信号電圧をVHdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも2つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用TFTのゲートに加える少なくとも2つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧(VLcolu)と、前記走査ドライバーに加える低レベル側の駆動電圧(VLrow )と、前記制御用TFTのゲートに加える低レベル側の制御信号電圧(VLcont)とを同一の電圧レベルで共用してVLdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をVLlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用TFTがNチャンネル、制御用TFTがPチャンネルのTFTで構成され、また前記制御用TFTはデプレッション型のTFTで構成され、前記制御用TFTがオフ状態となるゲート・ソース間電圧VgsをVoff とした時、
かつ前記駆動用TFTのゲートに加える高レベル側の制御信号電圧(VHdata)で発光素子の輝度を調整する構成において、
- 前記発光素子は、有機化合物を発光層に用いた有機EL素子により構成したことを特徴とする請求項1ないし請求項8のいずれかに記載の発光表示パネルの駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294706A JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294706A JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004133013A JP2004133013A (ja) | 2004-04-30 |
JP4233016B2 true JP4233016B2 (ja) | 2009-03-04 |
Family
ID=32285169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294706A Expired - Fee Related JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4233016B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8438415B2 (en) | 2005-09-09 | 2013-05-07 | International Business Machines Corporation | Performing a perform timing facility function instruction for synchronizing TOD clocks |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634691B2 (ja) * | 2002-10-22 | 2011-02-16 | 東芝モバイルディスプレイ株式会社 | 有機el表示装置、及び有機el表示方法 |
JP5045323B2 (ja) * | 2007-09-14 | 2012-10-10 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法および電子機器 |
-
2002
- 2002-10-08 JP JP2002294706A patent/JP4233016B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8438415B2 (en) | 2005-09-09 | 2013-05-07 | International Business Machines Corporation | Performing a perform timing facility function instruction for synchronizing TOD clocks |
Also Published As
Publication number | Publication date |
---|---|
JP2004133013A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949040B2 (ja) | 発光表示パネルの駆動装置 | |
JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4360121B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
US7215304B2 (en) | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
US7187350B2 (en) | Active type light emitting display device | |
JP2008175945A (ja) | 画素回路および表示装置 | |
US20040263503A1 (en) | Drive devices and drive methods for light emitting display panel | |
JP5016953B2 (ja) | 表示素子の駆動回路及び画像表示装置 | |
JP2005352398A (ja) | アクティブマトリクス型発光表示パネル | |
JP3671012B2 (ja) | 表示装置 | |
JP4565844B2 (ja) | アクティブマトリクス型発光表示パネルの駆動装置 | |
JP4233016B2 (ja) | 発光表示パネルの駆動装置 | |
JP2003108071A (ja) | 表示装置 | |
JP2003228324A (ja) | 表示装置 | |
WO2022162941A1 (ja) | 画素回路および表示装置 | |
JP2007206515A (ja) | 発光ダイオード駆動回路およびそれを用いたディスプレイ装置 | |
JP2009036933A (ja) | アクティブマトリクス型発光表示装置 | |
JP4360199B2 (ja) | ディスプレイ装置、画素回路及び画素回路の駆動方法 | |
JP4547873B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2010008941A (ja) | 画素回路及び表示装置 | |
WO2022157822A1 (ja) | 画素回路、表示装置、および、その駆動方法 | |
KR101151287B1 (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
JP2009163060A (ja) | 表示装置 | |
JP2010008942A (ja) | 画素回路及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081205 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4233016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |