JP4233016B2 - 発光表示パネルの駆動装置 - Google Patents
発光表示パネルの駆動装置 Download PDFInfo
- Publication number
- JP4233016B2 JP4233016B2 JP2002294706A JP2002294706A JP4233016B2 JP 4233016 B2 JP4233016 B2 JP 4233016B2 JP 2002294706 A JP2002294706 A JP 2002294706A JP 2002294706 A JP2002294706 A JP 2002294706A JP 4233016 B2 JP4233016 B2 JP 4233016B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- light
- voltage
- driving
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 42
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、画素を構成する発光素子をＴＦＴ（Thin Film Transistor）によってアクティブ駆動させる発光表示パネルの駆動装置に関し、特に発光表示パネルを駆動するに要する電源回路における電源電圧の数を低減させることができる発光表示パネルの駆動装置に関する。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、ＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成と、各画素を個別に点灯駆動するためのコントローラ並びにドライバー、およびこれらに駆動電力を供給する各電源電圧の供給形態を示したものである。また、図２も従来のアクティブマトリクス型表示パネルにおける他の構成例を示したものである。
【０００５】
図１および図２に示すアクティブマトリクス型表示パネル１においては、表示画素が配列される透明基板上に、データドライバー２（以下、これをカラム側ドライバーとも言う。）、および走査ドライバー３（以下、これをロー側ドライバーとも言う。）を搭載し、外付けのコントローラ４との間で接続される信号線等の数を極力少なくする工夫がなされている。
【０００６】
そして、１つの画素１０に対応する回路構成は、発光素子としてのＥＬ素子Ｅ1 と、前記ＥＬ素子Ｅ1 を点灯駆動する駆動用ＴＦＴ（Ｔr1）と、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴ（Ｔr2）と、前記駆動用ＴＦＴのゲート電圧を保持するコンデンサＣ1 より構成している。この図１および図２に示した画素１０を構成する回路例は、コンダクタンスコントロール方式と称される最も基本的な例を示している。
【０００７】
ここで、各回路の駆動用電源について考察した場合、図１および図２に示すようにコントローラ（外部ロジック回路）４、カラム側ドライバー２、およびロー側ドライバー３においては、各回路の駆動電圧源としてそれぞれに高レベル側と低レベル側の２つの電圧レベルが必要となる。また、駆動用ＴＦＴ（Ｔr1）のオン／オフ制御、並びに制御用ＴＦＴのオン／オフ制御に、それぞれ２つの異なるレベルの制御信号電圧が必要となる。
【０００８】
さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（サブピクセル）を備えたフルカラーの発光表示パネルを構成する場合においては、それぞれサブピクセルを構成するＥＬ素子の発光効率の相異を是正するために、図１に示す例においては、Ｒ，Ｇ，Ｂに対応した異なる３つのレベルの陽極側電圧電源（ＶＨanod）、および１つの陰極側電圧電源（ＶＬcath）が必要になる。また、図２に示す例においては、前記した３つのレベルの陽極側電圧電源に代えて、同じくＲ，Ｇ，Ｂに対応した３つの異なったレベルのデータ電圧電源（ＶＬdata）が必要になる。
【０００９】
一方、前記した有機ＥＬ素子などの電流駆動型の発光素子をアクティブ駆動させるためには、相当の電子移動度が必要であるといわれており、これを駆動するために一般的にはポリシリコンＴＦＴが使用されている。そして、駆動用のＴＦＴ（Ｔr1）においては、ＥＬ素子Ｅ1 の構造上の理由などから、Ｐチャンネル型を使用し、制御用ＴＦＴ（Ｔr2）においては、小さい保持容量で所定の保持時間を確保するために、オフ時のリーク電流が小さいＮチャンネル型を使用する構成が好ましいとされている（例えば非特許文献１参照）。
【００１０】
【非特許文献１】
日経エレクトロニクス、２０００年４月２４日（Ｎｏ．７６８）
【００１１】
【発明が解決しようとする課題】
ところで、駆動用のＴＦＴ（Ｔr1）にＰチャンネル型を、また制御用ＴＦＴ（Ｔr2）にＮチャンネル型を使用した図１に示した例、および図２に示した例によると、それぞれ１４の電源数が必要であることが判る。次に示す表１は図１に示す構成において使用される電源電圧の例をより具体的に示したものである。
【００１２】
【表１】
【００１３】
前記図１に示した発光表示パネルの駆動装置によると、表１に示すような電源数を必要とすることになるが、特にこの種の発光表示パネルを携帯用機器へ搭載することを考えた場合には、実装スペースと消費電力の点から、電源電圧の数はできる限り少なくして、これらが共用できるようにすることが望まれる。そこで、電源を共用化して電源数を削減しようとした場合、次のような共用化を考えることができる。
【００１４】
まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に各ＴＦＴ（Ｔr1，Ｔr2）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用および制御用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のものを使用すれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。同様に
ＶＬcont＝ＶＬdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態を維持させることができる。さらに
ＶＬcont＝ＶＬdata＝ＶＬdriv
としても、回路においては支障なく動作させることができる。したがって、これを前記した（ＶＬdriv）として共用化することができる。
【００１５】
一方、図１に示すコントローラ４を駆動させる外部ロジック電源は、一般的に３．３Ｖや２．８Ｖと低い電圧であり、これらの電圧ではＴＦＴは動作できないなどの理由から、外部ロジック電源と、カラム側ドライバー２、ロー側ドライバー３の各電源を共用化することは不可能である。一般的に外部ロジック電源は、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
【００１６】
また、ＶＨcontは制御用ＴＦＴ（Ｔr2）を介して、電荷保持用コンデンサＣ1 に対してＶＨdataが書き込まれる時、制御用ＴＦＴ（Ｔr2）を完全にオン状態にするために、
ＶＨdata＜ＶＨcont
の条件になされていることが必要である。以上のような考察に基づいて電源を共用化した例を図３に示しており、図１に示す構成においては、これ以上の電源数の削減は不可能であると言える。しかしながら、なおも電源数を低減させることは実装スペースと消費電力の点から好ましいことであることは前記したとおりである。
【００１７】
この発明は前記したような観点に基づいてなされたものであり、以下に示すように、さらに電源数を低減させることができる発光表示パネルの駆動装置を提供することを技術的な課題とするものである。
【００１８】
【課題を解決するための手段】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、以下の各独立請求項にかかる構成を少なくとも具備するものである。
【００１９】
請求項１にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライ バーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数３３】
ＶＬ logi −ＶＬ driv ≧−Ｖ on
【数３４】
ＶＬ logi ＞ＶＬ driv
【数３５】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬ data とした時、
【数３６】
ＶＬ data ＝ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２０】
請求項２にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数３７】
ＶＬ logi −ＶＬ driv ≧−Ｖ on
【数３８】
ＶＬ logi ＞ＶＬ driv
【数３９】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ data ）で発光素子の輝度を調整する構成において、
【数４０】
ＶＬ data ≧ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２１】
請求項３にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数４１】
ＶＬ logi −ＶＬ driv ≧Ｖ on
【数４２】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧を
ＶＨ cont とした時、
【数４３】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ data とした時、
【数４４】
ＶＬ driv ＝ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２２】
請求項４にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給さ れると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数４５】
ＶＬ logi −ＶＬ driv ≧Ｖ on
【数４６】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧を
ＶＨ cont とした時、
【数４７】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨ data ）で発光素子の輝度を調整する構成において、
【数４８】
ＶＬ driv ≧ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２３】
請求項５にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数４９】
ＶＬ logi −ＶＬ driv ≧−Ｖ off
【数５０】
ＶＬ logi ＞ＶＬ driv
【数５１】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬ data とした時、
【数５２】
ＶＬ data ＝ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２４】
請求項６にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数５３】
ＶＬ logi −ＶＬ driv ≧−Ｖ off
【数５４】
ＶＬ logi ＞ＶＬ driv
【数５５】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ data ）で発光素子の輝度を調整する構成において、
【数５６】
ＶＬ data ≧ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２５】
請求項７にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの 異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数５７】
ＶＬ logi −ＶＬ driv ≧Ｖ off
【数５８】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ cont とした時、
【数５９】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ data とした時、
【数６０】
ＶＬ driv ＝ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２６】
請求項８にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数６１】
ＶＬ logi −ＶＬ driv ≧Ｖ off
【数６２】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ cont とした時、
【数６３】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨ data ）で発光素子の輝度を調整する構成において、
【数６４】
ＶＬ driv ≧ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２７】
請求項９にかかる発明の発光表示パネルの駆動装置は、 請求項１ないし請求項８に記載の発光素子が、有機化合物を発光層に用いた有機ＥＬ素子により構成されていることを特徴とする。
【００２８】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。この発明にかかる発光表示パネルの駆動装置においても、基本的には電源を共用化して電源数を削減するようになされ、さらに駆動用ＴＦＴと制御用ＴＦＴにおける動作特性の組み合わせを利用して、さらに電源数を削減するようになされる。その１つの形態においては、駆動用ＴＦＴと制御用ＴＦＴとが同一のチャンネルで構成される。
【００２９】
すなわち、図１に示す構成において制御用ＴＦＴ（Ｔr2）として、例えばＰチャンネルのＴＦＴが用いられる。この結果、駆動用ＴＦＴと制御用ＴＦＴとは共に、Ｐチャンネルで構成される。その構成を図４に示している。図４に示したコンダクタンスコントロール方式による画素の構成については、Ｐチャンネルにより構成された制御用ＴＦＴ（Ｔr2）のドレインが、同じくＰチャンネルにより構成された駆動用ＴＦＴ（Ｔr1）のゲートに接続されると共に、電荷保持用のコンデンサＣ1 の一方の端子に接続されている。
【００３０】
そして、駆動用ＴＦＴ（Ｔr1）のソースは前記コンデンサの他方の端子に接続されると共に、ＥＬ素子Ｅ1 に駆動電流を供給する陽極側電源（ＶＨanod) に接続されている。また、駆動用ＴＦＴ（Ｔr1）のドレインは前記ＥＬ素子Ｅ1 の陽極に接続され、当該ＥＬ素子Ｅ1 の陰極は陰極側電源（ＶＨcath) に接続されている。
【００３１】
図４に示した構成において、制御用ＴＦＴ（Ｔr2）のゲートにロー側ドライバーよりオン電圧が供給されると、制御用ＴＦＴ（Ｔr2）はソースに供給されるカラム側ドライバーからの制御電圧に対応した電流を、ソースからドレインに流す。したがって、制御用ＴＦＴ（Ｔr2）のゲートがオン電圧の期間に、前記コンデンサＣ1 が充電され、その電圧が駆動用ＴＦＴ（Ｔr1）のゲートに供給される。それ故、駆動用ＴＦＴ（Ｔr1）はそのゲート電圧とソース電圧に基づいた電流を、ＥＬ素子Ｅ1 に流しＥＬ素子を発光させる。
【００３２】
また制御用ＴＦＴのゲートがオフ電圧になると、制御用ＴＦＴはいわゆるカットオフとなり、制御用ＴＦＴのドレインは開放状態となるものの、駆動用ＴＦＴ（Ｔr1）はコンデンサＣ1 に蓄積された電荷によりゲートの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子Ｅ1 の発光も維持される。
【００３３】
ここで、図４に示されたように制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いた構成とした場合、すでに説明した表１における制御用ＴＦＴ（Ｔr2）のオン／オフの論理は反転することになる。すなわち、その論理は次の表２に示すとおりとなり、他は表１に示すとおりである。
【００３４】
【表２】
【００３５】
そして、図４に示した構成においては、電源を共用化して電源数を削減しようとする場合には、次のような共用化を図ることができる。すなわち、すでに説明した共用化の例と同様に、まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に各ＴＦＴ（Ｔr1，Ｔr2）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用および制御用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のもの、すなわちエンハンストメント型ＴＦＴを使用すれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。同様に
ＶＨcont＝ＶＨdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態を維持させることができる。
【００３６】
そして、ＴＦＴの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
そこで、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ on
とし、
ＶＬcont＝ＶＬdriv ＶＬdata＝ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。
【００３７】
図１０には、前記した考察に基づいて電源を共用化した結果の相関関係が示されている。前記した考察に基づく電源の共有化により、本来１４の電源数が必要なところを、図１０に示したように８つの電源数で、各回路を支障なく駆動させることができる。
【００３８】
以上は、駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルで構成されたコンダクタンスコントロール方式の駆動制御の例に基づいて説明しているが、この発明においては、図５〜図９に示すような各点灯駆動手段を採用することもできる。なお、以下に説明する図５〜図９においては、すでに説明した構成において同一の機能として動作する各部は同一符号で示している。
【００３９】
すなわち、図５はデジタル階調を実現させる３ＴＦＴ方式の画素構成の例を示すものである。この図５に示す構成においては、駆動用ＴＦＴ（Ｔr1）と、制御用ＴＦＴ（Ｔr2）に加えて、消去用ＴＦＴ（Ｔr3）が備えられている。この消去用ＴＦＴ（Ｔr3）は、ＥＬ素子Ｅ1 点灯期間の途中において、当該消去用ＴＦＴ（Ｔr3）をオン動作させることで、コンデンサＣ1 の電荷を放電させることができ、これによりＥＬ素子Ｅ1 の点灯期間を制御する階調駆動を実現させることができる。この図５に示した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４０】
次に図６示す構成は、いわゆるカレントミラー方式によるＥＬ素子の駆動手段の例を示したものであり、これはカレントミラー動作により電荷保持用コンデンサＣ1 への書き込み処理、並びにＥＬ素子Ｅ1 の点灯駆動動作がなされるように構成されている。すなわち、Ｐチャンネルの駆動用ＴＦＴ（Ｔr1）にゲートが共通接続されて同じくＰチャンネルのＴＦＴ（Ｔr4）が対称的に備えられており、両ＴＦＴ（Ｔr1，Ｔr4）のゲートとソース間に電荷保持用のコンデンサＣ1 が接続されている。
【００４１】
また、前記ＴＦＴ（Ｔr4）のゲートとドレイン間には同じくＰチャンネルの制御用ＴＦＴ（Ｔr1）が接続されており、この制御用ＴＦＴ（Ｔr1）のオン動作により、ＴＦＴ（Ｔr1，Ｔr4）はカレントミラーとして機能する。すなわち、制御用ＴＦＴ（Ｔr1）のオン動作と共にＰチャンネルにより構成されたスイッチング用ＴＦＴ（Ｔr5）もオン動作されるように構成されており、これにより、スイッチング用ＴＦＴ（Ｔr5）を介して書き込み用電流源Ｉs が接続されるように構成されている。
【００４２】
これにより、アドレス期間においてはＶＨanodの電源から、ＴＦＴ（ＴR4）、ＴＦＴ（Ｔr5）を介して書き込み用電流源Ｉs に流れる電流経路が形成される。またカレントミラーの作用により、電流源Ｉs に流れる電流に対応した電流が、駆動用ＴＦＴ（Ｔr1）を介してＥＬ素子Ｅ1 に対して供給される。前記した動作によりコンデンサＣ1 には書き込み用電流源Ｉs に流れる電流値に対応したＴＦＴ（Ｔr4）のゲート電圧が書き込まれる。そして、コンデンサＣ1 に所定の電圧値が書き込まれた後には、制御用ＴＦＴ（Ｔr2）はオフ状態になされ、駆動用ＴＦＴ（Ｔr1）は、コンデンサＣ1 に蓄積された電荷に基づいて所定の電流をＥＬ素子Ｅ1 に供給するように作用し、これにより、ＥＬ素子Ｅ1 は発光駆動される。
【００４３】
この図６に示したカレントミラー方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（ＴR1）および制御用ＴＦＴ（ＴR2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４４】
次に図７に示す構成は、電流プログラミング方式によるＥＬ素子の駆動手段の例を示したものである。この電流プログラミング方式においては、陽極側電源（ＶＨanod）と陰極側電源（ＶＬcath）との間にスイッチング用ＴＦＴ（Ｔr6）、駆動用ＴＦＴ（Ｔr1）およびＥＬ素子Ｅ1 の直列回路が挿入された構成とされている。また、駆動用ＴＦＴ（Ｔr1）のソースとゲート間に電荷保持用のコンデンサＣ1 が接続され、駆動用ＴＦＴ（Ｔr1）のゲートとドレインとの間には制御用ＴＦＴ（Ｔr2）が接続されている。さらに駆動用ＴＦＴ（Ｔr1）のソースにはスイッチング用ＴＦＴ（Ｔr7）を介して書き込み用電流源Ｉs が接続されている。
【００４５】
図７に示した構成においては、制御用ＴＦＴ（Ｔr2）およびスイッチング用ＴＦＴ（Ｔr7）の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い駆動用ＴＦＴ（Ｔr1）もオンされ、駆動用ＴＦＴ（Ｔr1）を介して書き込み用電流源Ｉs からの電流が流れる。この時、書き込み用電流源Ｉs からの電流に対応した電圧がコンデンサＣ1 に保持される。
【００４６】
一方、ＥＬ素子の発光動作時には制御用ＴＦＴ（Ｔr2) およびスイッチング用ＴＦＴ（Ｔr7）は、共にオフ状態になされ、スイッチング用ＴＦＴ（Ｔr6）がオンされる。これにより、駆動用ＴＦＴ（Ｔr1）のソース側に、陽極側電源（ＶＨanod）が印加され、ＥＬ素子Ｅ1 の陰極には陰極側電源（ＶＬcath）が印加される。駆動用ＴＦＴ（Ｔr1）のドレイン電流は、前記コンデンサＣ1 に保持された電荷によって決定され、ＥＬ素子の階調制御がなされる。
【００４７】
この図７に示した電流プログラミング方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（ＴR1）および制御用ＴＦＴ（ＴR2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４８】
図８に示す構成は、電圧プログラミング方式によるＥＬ素子の駆動手段の例を示したものである。この電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）に対してスイッチング用ＴＦＴ（Ｔr8）が直列接続され、さらに前記ＴＦＴ（Ｔr8）にＥＬ素子Ｅ1 が直列接続されている。また、電荷保持用のコンデンサＣ1 は駆動用ＴＦＴ（Ｔr1）のゲートとソース間に接続され、また制御用のＴＦＴ（Ｔr2) は、駆動用ＴＦＴ（Ｔr1）のゲートとドレイン間に接続されている。
【００４９】
加えてこの電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）のゲートに対して、データラインよりスイッチング用ＴＦＴ（Ｔr9）およびコンデンサＣ2 を介して駆動用ＴＦＴ（Ｔr1）のゲート側にデータ信号が供給されるように構成されている。
【００５０】
前記した電圧プログラミング方式においては、ＴＦＴ（Ｔr2) およびＴＦＴ（Ｔr8）がオンされ、これに伴い駆動用ＴＦＴ（Ｔr1）のオン状態が確保される。次の瞬間にＴＦＴ（Ｔr8）がオフされることにより、駆動用ＴＦＴ（Ｔr1）のドレイン電流は制御用ＴＦＴ（Ｔr2) を介して駆動用ＴＦＴ（Ｔr1）のゲートに回り込む。これにより、駆動用ＴＦＴ（Ｔr1）のゲート・ソース間電圧が、ＴＦＴ（Ｔr1）のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で駆動用ＴＦＴ（Ｔr1）はオフする。
【００５１】
そして、この時のゲート・ソース間電圧がコンデンサＣ1 に保持され、このコンデンサ電圧によってＥＬ素子Ｅ1 の駆動電流が制御される。すなわち、この電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）におけるスレッショルド電圧のばらつきを補償するように作用する。この図８に示した電圧プログラミング方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００５２】
図９に示す構成は、ここではスレッショルド電圧補正方式と呼ぶことにする。この図９に示したスレッショルド電圧補正方式の例においては、駆動用ＴＦＴ（Ｔr1）に対してＥＬ素子Ｅ1 が直列接続され、また駆動用ＴＦＴ（Ｔr1）のゲート・ソース間に電荷保持用のコンデンサＣ1 が接続されている。すなわち、この基本構成においては、図４に示した構成と同等である。
【００５３】
一方、図９に示す構成においては、制御用のＴＦＴ（Ｔr2) のドレインと駆動用ＴＦＴ（Ｔr1）のゲートとの間にはＴＦＴ（Ｔr10 ）とダイオードＤ1 との並列接続体が挿入されている。なお、前記ＴＦＴ（Ｔr10 ）はそのゲート・ドレイン間は短絡状態に構成されており、したがってこれは制御用のＴＦＴ（Ｔr2) から駆動用ＴＦＴ（Ｔr1）のゲートに向かってスレッショルド特性を与える素子として機能する。
【００５４】
この構成によると、１つの画素内に形成された互いのＴＦＴにおけるスレッショルド特性は非常に近似した特性になされるので、そのスレッショルド特性を効果的にキャンセルさせることができる。この図９に示したスレッショルド電圧補正方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００５５】
以上の説明は、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＰチャンネル型ＴＦＴを用い、また図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するように構成した場合を示している。
【００５６】
一方、この発明にかかる発光表示パネルの駆動装置においては、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＰチャンネル型ＴＦＴを用い、また図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える低レベル側の制御信号電圧（ＶＬdata）で発光素子の輝度を調整するように構成した例にも適用することができる。この場合には、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ on
とし、
ＶＬcont＝ＶＬdriv ＶＬdata≧ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができ、本来１４の電源数が必要なところを、８つの電源数で支障なく動作させることができる。
【００５７】
以上説明したこの発明にかかる実施の形態においては、駆動用ＴＦＴおよび制御用ＴＦＴのいずれもが、Ｐチャンネルを用いた例を示している。しかしながら、駆動用ＴＦＴおよび制御用ＴＦＴのいずれもが、ＮチャンネルのＴＦＴにより構成されていても、同様の作用効果を得ることができる。この場合においては、図４〜図９に示された駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）は、共にＮチャンネルになされる。
【００５８】
そして、これらのＮチャンネルにより構成された画素１０の構成が図１に示された各画素１０に代わって採用される。この場合には、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧Ｖ on
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv＝ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができる。
【００５９】
一方、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＮチャンネル型ＴＦＴを用い、また図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える高レベル側の制御信号電圧（ＶＨdata）で発光素子の輝度を調整するように構成した例に適用する場合について考察すると、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧Ｖ on
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv≧ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００６０】
以上説明した実施の形態においては、駆動用ＴＦＴおよび制御用ＴＦＴとして、同一チャンネルのＦＥＴを利用するようにしているが、駆動用ＴＦＴと制御用ＴＦＴに異なるチャンネルのＴＦＴを用い、制御用ＴＦＴとしてデプレッション型のＴＦＴを用いることにより、効率的に電源の共用化を図ることができる。図１１はＮチャンネルＴＦＴにおけるデプレッション特性の例を示したものであり、周知のとおりゲート・ソース電圧がマイナス領域からドレイン電流ＩD が流れ始め、ゲート電圧がゼロの状態であってもオン状態の特性を呈する。
【００６１】
そして、図４〜図９に示す各構成において、駆動用ＴＦＴ（Ｔr1）はＰチャンネルを用い、制御用ＴＦＴ（Ｔr2）としてＮチャンネルのデプレッション型ＴＦＴを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【００６２】
すでに説明した共用化の例と同様に、まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に駆動用ＴＦＴ（Ｔr1）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のものを使用する条件であれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。
【００６３】
一方、制御用ＴＦＴ（Ｔr2）は、前記したとおりＶgs＝０Ｖでオン状態となるデプレッション型であるため、
ＶＨcont＝ＶＨdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態となる。
【００６４】
そして、ＴＦＴの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
そこで、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ off
とし、
ＶＬcont＝ＶＬdriv ＶＬdata＝ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。
【００６５】
前記した考察に基づいて電源を共用化した結果の相関関係は、すでに説明した図１０に示したものと同一になる。前記した考察に基づく電源の共有化により、本来１４の電源数が必要なところを、同様に８つの電源数で、各回路を支障なく駆動させることができる。
【００６６】
一方、前記したように駆動用ＴＦＴ（Ｔr1）はＰチャンネルを用い、制御用ＴＦＴ（Ｔr2）としてＮチャンネルのデプレッション型ＴＦＴを用いた場合において、図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える低レベル側の制御信号電圧（ＶＬdata）でＥＬ素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【００６７】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ off
とし、
ＶＬcont＝ＶＬdriv ＶＬdata≧ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００６８】
同様に、図４〜図９に示す各構成において、駆動用ＴＦＴ（Ｔr1）にＮチャンネルを用い、制御用ＴＦＴ（Ｔr2）にＰチャンネルを用い、かつ、その制御用ＴＦＴ（Ｔr2）はＶgs＝０Ｖでオン状態であるデプレッション型のＴＦＴを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【００６９】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧Ｖ off
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv＝ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００７０】
さらに、駆動用ＴＦＴ（Ｔr1）にＮチャンネルを用い、制御用ＴＦＴ（Ｔr2）にデプレッション型のＰチャンネルを用い、図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える高レベル側の制御信号電圧（ＶＨdata）でＥＬ素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【００７１】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧Ｖ off
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv≧ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができ、電源電圧の数を低減させることができる。
【００７２】
なお、以上説明した図１に示す構成においては、例えばＲ，Ｇ，Ｂに対応した３つの異なるレベルの陽極側電圧（ＶＨanod）と、１つの陰極側電圧（ＶＬcath）を用意して、各発光素子の発光輝度を調整するようになされている。しかしながらこの発明は、１つの陽極側電圧（ＶＨanod）と、例えばＲ，Ｇ，Ｂに対応した３つの異なるレベルの陰極側電圧（ＶＬcath）を用意して、各発光素子の発光輝度を調整するようにした構成にも、同様に適用することができる。この場合においても前記と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図１】表示パネルを発光駆動させる場合における電源供給状態の第１例を示したブロック図である。
【図２】同じく電源供給状態の第２例を示したブロック図である。
【図３】図１に示す電源供給例において電源の共用化を図った例を示す相関図である。
【図４】この発明において好適に使用することができる第１の画素単位の回路構成例を示した結線図である。
【図５】同じく第２の画素単位の回路構成例を示した結線図である。
【図６】同じく第３の画素単位の回路構成例を示した結線図である。
【図７】同じく第４の画素単位の回路構成例を示した結線図である。
【図８】同じく第５の画素単位の回路構成例を示した結線図である。
【図９】同じく第６の画素単位の回路構成例を示した結線図である。
【図１０】この発明によってなされる電源の共用化を図った例を示す相関図である。
【図１１】この発明において利用されるデプレッション型ＴＦＴの特性図である。
【符号の説明】
１ 表示パネル
２ データ（カラム側）ドライバー
３ 走査（ロー側）ドライバー
４ コントローラ
１０ 画素
Ｃ1 コンデンサ
Ｄ1 ダイオード
Ｅ1 発光素子（有機ＥＬ素子）
Ｉs 書き込み用電流源
Ｔr1 駆動用ＴＦＴ
Ｔr2 制御用ＴＦＴ
【発明の属する技術分野】
この発明は、画素を構成する発光素子をＴＦＴ（Thin Film Transistor）によってアクティブ駆動させる発光表示パネルの駆動装置に関し、特に発光表示パネルを駆動するに要する電源回路における電源電圧の数を低減させることができる発光表示パネルの駆動装置に関する。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、ＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成と、各画素を個別に点灯駆動するためのコントローラ並びにドライバー、およびこれらに駆動電力を供給する各電源電圧の供給形態を示したものである。また、図２も従来のアクティブマトリクス型表示パネルにおける他の構成例を示したものである。
【０００５】
図１および図２に示すアクティブマトリクス型表示パネル１においては、表示画素が配列される透明基板上に、データドライバー２（以下、これをカラム側ドライバーとも言う。）、および走査ドライバー３（以下、これをロー側ドライバーとも言う。）を搭載し、外付けのコントローラ４との間で接続される信号線等の数を極力少なくする工夫がなされている。
【０００６】
そして、１つの画素１０に対応する回路構成は、発光素子としてのＥＬ素子Ｅ1 と、前記ＥＬ素子Ｅ1 を点灯駆動する駆動用ＴＦＴ（Ｔr1）と、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴ（Ｔr2）と、前記駆動用ＴＦＴのゲート電圧を保持するコンデンサＣ1 より構成している。この図１および図２に示した画素１０を構成する回路例は、コンダクタンスコントロール方式と称される最も基本的な例を示している。
【０００７】
ここで、各回路の駆動用電源について考察した場合、図１および図２に示すようにコントローラ（外部ロジック回路）４、カラム側ドライバー２、およびロー側ドライバー３においては、各回路の駆動電圧源としてそれぞれに高レベル側と低レベル側の２つの電圧レベルが必要となる。また、駆動用ＴＦＴ（Ｔr1）のオン／オフ制御、並びに制御用ＴＦＴのオン／オフ制御に、それぞれ２つの異なるレベルの制御信号電圧が必要となる。
【０００８】
さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（サブピクセル）を備えたフルカラーの発光表示パネルを構成する場合においては、それぞれサブピクセルを構成するＥＬ素子の発光効率の相異を是正するために、図１に示す例においては、Ｒ，Ｇ，Ｂに対応した異なる３つのレベルの陽極側電圧電源（ＶＨanod）、および１つの陰極側電圧電源（ＶＬcath）が必要になる。また、図２に示す例においては、前記した３つのレベルの陽極側電圧電源に代えて、同じくＲ，Ｇ，Ｂに対応した３つの異なったレベルのデータ電圧電源（ＶＬdata）が必要になる。
【０００９】
一方、前記した有機ＥＬ素子などの電流駆動型の発光素子をアクティブ駆動させるためには、相当の電子移動度が必要であるといわれており、これを駆動するために一般的にはポリシリコンＴＦＴが使用されている。そして、駆動用のＴＦＴ（Ｔr1）においては、ＥＬ素子Ｅ1 の構造上の理由などから、Ｐチャンネル型を使用し、制御用ＴＦＴ（Ｔr2）においては、小さい保持容量で所定の保持時間を確保するために、オフ時のリーク電流が小さいＮチャンネル型を使用する構成が好ましいとされている（例えば非特許文献１参照）。
【００１０】
【非特許文献１】
日経エレクトロニクス、２０００年４月２４日（Ｎｏ．７６８）
【００１１】
【発明が解決しようとする課題】
ところで、駆動用のＴＦＴ（Ｔr1）にＰチャンネル型を、また制御用ＴＦＴ（Ｔr2）にＮチャンネル型を使用した図１に示した例、および図２に示した例によると、それぞれ１４の電源数が必要であることが判る。次に示す表１は図１に示す構成において使用される電源電圧の例をより具体的に示したものである。
【００１２】
【表１】
前記図１に示した発光表示パネルの駆動装置によると、表１に示すような電源数を必要とすることになるが、特にこの種の発光表示パネルを携帯用機器へ搭載することを考えた場合には、実装スペースと消費電力の点から、電源電圧の数はできる限り少なくして、これらが共用できるようにすることが望まれる。そこで、電源を共用化して電源数を削減しようとした場合、次のような共用化を考えることができる。
【００１４】
まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に各ＴＦＴ（Ｔr1，Ｔr2）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用および制御用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のものを使用すれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。同様に
ＶＬcont＝ＶＬdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態を維持させることができる。さらに
ＶＬcont＝ＶＬdata＝ＶＬdriv
としても、回路においては支障なく動作させることができる。したがって、これを前記した（ＶＬdriv）として共用化することができる。
【００１５】
一方、図１に示すコントローラ４を駆動させる外部ロジック電源は、一般的に３．３Ｖや２．８Ｖと低い電圧であり、これらの電圧ではＴＦＴは動作できないなどの理由から、外部ロジック電源と、カラム側ドライバー２、ロー側ドライバー３の各電源を共用化することは不可能である。一般的に外部ロジック電源は、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
【００１６】
また、ＶＨcontは制御用ＴＦＴ（Ｔr2）を介して、電荷保持用コンデンサＣ1 に対してＶＨdataが書き込まれる時、制御用ＴＦＴ（Ｔr2）を完全にオン状態にするために、
ＶＨdata＜ＶＨcont
の条件になされていることが必要である。以上のような考察に基づいて電源を共用化した例を図３に示しており、図１に示す構成においては、これ以上の電源数の削減は不可能であると言える。しかしながら、なおも電源数を低減させることは実装スペースと消費電力の点から好ましいことであることは前記したとおりである。
【００１７】
この発明は前記したような観点に基づいてなされたものであり、以下に示すように、さらに電源数を低減させることができる発光表示パネルの駆動装置を提供することを技術的な課題とするものである。
【００１８】
【課題を解決するための手段】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、以下の各独立請求項にかかる構成を少なくとも具備するものである。
【００１９】
請求項１にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライ バーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数３３】
ＶＬ logi −ＶＬ driv ≧−Ｖ on
【数３４】
ＶＬ logi ＞ＶＬ driv
【数３５】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬ data とした時、
【数３６】
ＶＬ data ＝ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２０】
請求項２にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数３７】
ＶＬ logi −ＶＬ driv ≧−Ｖ on
【数３８】
ＶＬ logi ＞ＶＬ driv
【数３９】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ data ）で発光素子の輝度を調整する構成において、
【数４０】
ＶＬ data ≧ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２１】
請求項３にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数４１】
ＶＬ logi −ＶＬ driv ≧Ｖ on
【数４２】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧を
ＶＨ cont とした時、
【数４３】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ data とした時、
【数４４】
ＶＬ driv ＝ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２２】
請求項４にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給さ れると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧Ｖ gs をＶ on とした時、
【数４５】
ＶＬ logi −ＶＬ driv ≧Ｖ on
【数４６】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧を
ＶＨ cont とした時、
【数４７】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨ data ）で発光素子の輝度を調整する構成において、
【数４８】
ＶＬ driv ≧ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２３】
請求項５にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数４９】
ＶＬ logi −ＶＬ driv ≧−Ｖ off
【数５０】
ＶＬ logi ＞ＶＬ driv
【数５１】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬ data とした時、
【数５２】
ＶＬ data ＝ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２４】
請求項６にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数５３】
ＶＬ logi −ＶＬ driv ≧−Ｖ off
【数５４】
ＶＬ logi ＞ＶＬ driv
【数５５】
ＶＬ cont ＝ＶＬ driv
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ data ）で発光素子の輝度を調整する構成において、
【数５６】
ＶＬ data ≧ＶＬ logi
の条件を満足する電位関係になされていることを特徴とする。
【００２５】
請求項７にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの 異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数５７】
ＶＬ logi −ＶＬ driv ≧Ｖ off
【数５８】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ cont とした時、
【数５９】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記発光素子に加える陽極側電圧（ＶＨ anod ）または陰極側電圧（ＶＬ cath ）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ data とした時、
【数６０】
ＶＬ driv ＝ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２６】
請求項８にかかる発明の発光表示パネルの駆動装置は、
発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬ colu ）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬ row ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬ cont ）とを同一の電圧レベルで共用してＶＬ driv とし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬ logi とし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧Ｖ gs をＶ off とした時、
【数６１】
ＶＬ logi −ＶＬ driv ≧Ｖ off
【数６２】
ＶＬ logi ＞ＶＬ driv
の条件を満足し、前記制御用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨ cont とした時、
【数６３】
ＶＬ logi ＝ＶＨ cont
の条件を満足する電位関係になされており、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨ data ）で発光素子の輝度を調整する構成において、
【数６４】
ＶＬ driv ≧ＶＨ data
の条件を満足する電位関係になされていることを特徴とする。
【００２７】
請求項９にかかる発明の発光表示パネルの駆動装置は、 請求項１ないし請求項８に記載の発光素子が、有機化合物を発光層に用いた有機ＥＬ素子により構成されていることを特徴とする。
【００２８】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。この発明にかかる発光表示パネルの駆動装置においても、基本的には電源を共用化して電源数を削減するようになされ、さらに駆動用ＴＦＴと制御用ＴＦＴにおける動作特性の組み合わせを利用して、さらに電源数を削減するようになされる。その１つの形態においては、駆動用ＴＦＴと制御用ＴＦＴとが同一のチャンネルで構成される。
【００２９】
すなわち、図１に示す構成において制御用ＴＦＴ（Ｔr2）として、例えばＰチャンネルのＴＦＴが用いられる。この結果、駆動用ＴＦＴと制御用ＴＦＴとは共に、Ｐチャンネルで構成される。その構成を図４に示している。図４に示したコンダクタンスコントロール方式による画素の構成については、Ｐチャンネルにより構成された制御用ＴＦＴ（Ｔr2）のドレインが、同じくＰチャンネルにより構成された駆動用ＴＦＴ（Ｔr1）のゲートに接続されると共に、電荷保持用のコンデンサＣ1 の一方の端子に接続されている。
【００３０】
そして、駆動用ＴＦＴ（Ｔr1）のソースは前記コンデンサの他方の端子に接続されると共に、ＥＬ素子Ｅ1 に駆動電流を供給する陽極側電源（ＶＨanod) に接続されている。また、駆動用ＴＦＴ（Ｔr1）のドレインは前記ＥＬ素子Ｅ1 の陽極に接続され、当該ＥＬ素子Ｅ1 の陰極は陰極側電源（ＶＨcath) に接続されている。
【００３１】
図４に示した構成において、制御用ＴＦＴ（Ｔr2）のゲートにロー側ドライバーよりオン電圧が供給されると、制御用ＴＦＴ（Ｔr2）はソースに供給されるカラム側ドライバーからの制御電圧に対応した電流を、ソースからドレインに流す。したがって、制御用ＴＦＴ（Ｔr2）のゲートがオン電圧の期間に、前記コンデンサＣ1 が充電され、その電圧が駆動用ＴＦＴ（Ｔr1）のゲートに供給される。それ故、駆動用ＴＦＴ（Ｔr1）はそのゲート電圧とソース電圧に基づいた電流を、ＥＬ素子Ｅ1 に流しＥＬ素子を発光させる。
【００３２】
また制御用ＴＦＴのゲートがオフ電圧になると、制御用ＴＦＴはいわゆるカットオフとなり、制御用ＴＦＴのドレインは開放状態となるものの、駆動用ＴＦＴ（Ｔr1）はコンデンサＣ1 に蓄積された電荷によりゲートの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子Ｅ1 の発光も維持される。
【００３３】
ここで、図４に示されたように制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いた構成とした場合、すでに説明した表１における制御用ＴＦＴ（Ｔr2）のオン／オフの論理は反転することになる。すなわち、その論理は次の表２に示すとおりとなり、他は表１に示すとおりである。
【００３４】
【表２】
そして、図４に示した構成においては、電源を共用化して電源数を削減しようとする場合には、次のような共用化を図ることができる。すなわち、すでに説明した共用化の例と同様に、まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に各ＴＦＴ（Ｔr1，Ｔr2）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用および制御用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のもの、すなわちエンハンストメント型ＴＦＴを使用すれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。同様に
ＶＨcont＝ＶＨdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態を維持させることができる。
【００３６】
そして、ＴＦＴの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
そこで、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ on
とし、
ＶＬcont＝ＶＬdriv ＶＬdata＝ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。
【００３７】
図１０には、前記した考察に基づいて電源を共用化した結果の相関関係が示されている。前記した考察に基づく電源の共有化により、本来１４の電源数が必要なところを、図１０に示したように８つの電源数で、各回路を支障なく駆動させることができる。
【００３８】
以上は、駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルで構成されたコンダクタンスコントロール方式の駆動制御の例に基づいて説明しているが、この発明においては、図５〜図９に示すような各点灯駆動手段を採用することもできる。なお、以下に説明する図５〜図９においては、すでに説明した構成において同一の機能として動作する各部は同一符号で示している。
【００３９】
すなわち、図５はデジタル階調を実現させる３ＴＦＴ方式の画素構成の例を示すものである。この図５に示す構成においては、駆動用ＴＦＴ（Ｔr1）と、制御用ＴＦＴ（Ｔr2）に加えて、消去用ＴＦＴ（Ｔr3）が備えられている。この消去用ＴＦＴ（Ｔr3）は、ＥＬ素子Ｅ1 点灯期間の途中において、当該消去用ＴＦＴ（Ｔr3）をオン動作させることで、コンデンサＣ1 の電荷を放電させることができ、これによりＥＬ素子Ｅ1 の点灯期間を制御する階調駆動を実現させることができる。この図５に示した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４０】
次に図６示す構成は、いわゆるカレントミラー方式によるＥＬ素子の駆動手段の例を示したものであり、これはカレントミラー動作により電荷保持用コンデンサＣ1 への書き込み処理、並びにＥＬ素子Ｅ1 の点灯駆動動作がなされるように構成されている。すなわち、Ｐチャンネルの駆動用ＴＦＴ（Ｔr1）にゲートが共通接続されて同じくＰチャンネルのＴＦＴ（Ｔr4）が対称的に備えられており、両ＴＦＴ（Ｔr1，Ｔr4）のゲートとソース間に電荷保持用のコンデンサＣ1 が接続されている。
【００４１】
また、前記ＴＦＴ（Ｔr4）のゲートとドレイン間には同じくＰチャンネルの制御用ＴＦＴ（Ｔr1）が接続されており、この制御用ＴＦＴ（Ｔr1）のオン動作により、ＴＦＴ（Ｔr1，Ｔr4）はカレントミラーとして機能する。すなわち、制御用ＴＦＴ（Ｔr1）のオン動作と共にＰチャンネルにより構成されたスイッチング用ＴＦＴ（Ｔr5）もオン動作されるように構成されており、これにより、スイッチング用ＴＦＴ（Ｔr5）を介して書き込み用電流源Ｉs が接続されるように構成されている。
【００４２】
これにより、アドレス期間においてはＶＨanodの電源から、ＴＦＴ（ＴR4）、ＴＦＴ（Ｔr5）を介して書き込み用電流源Ｉs に流れる電流経路が形成される。またカレントミラーの作用により、電流源Ｉs に流れる電流に対応した電流が、駆動用ＴＦＴ（Ｔr1）を介してＥＬ素子Ｅ1 に対して供給される。前記した動作によりコンデンサＣ1 には書き込み用電流源Ｉs に流れる電流値に対応したＴＦＴ（Ｔr4）のゲート電圧が書き込まれる。そして、コンデンサＣ1 に所定の電圧値が書き込まれた後には、制御用ＴＦＴ（Ｔr2）はオフ状態になされ、駆動用ＴＦＴ（Ｔr1）は、コンデンサＣ1 に蓄積された電荷に基づいて所定の電流をＥＬ素子Ｅ1 に供給するように作用し、これにより、ＥＬ素子Ｅ1 は発光駆動される。
【００４３】
この図６に示したカレントミラー方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（ＴR1）および制御用ＴＦＴ（ＴR2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４４】
次に図７に示す構成は、電流プログラミング方式によるＥＬ素子の駆動手段の例を示したものである。この電流プログラミング方式においては、陽極側電源（ＶＨanod）と陰極側電源（ＶＬcath）との間にスイッチング用ＴＦＴ（Ｔr6）、駆動用ＴＦＴ（Ｔr1）およびＥＬ素子Ｅ1 の直列回路が挿入された構成とされている。また、駆動用ＴＦＴ（Ｔr1）のソースとゲート間に電荷保持用のコンデンサＣ1 が接続され、駆動用ＴＦＴ（Ｔr1）のゲートとドレインとの間には制御用ＴＦＴ（Ｔr2）が接続されている。さらに駆動用ＴＦＴ（Ｔr1）のソースにはスイッチング用ＴＦＴ（Ｔr7）を介して書き込み用電流源Ｉs が接続されている。
【００４５】
図７に示した構成においては、制御用ＴＦＴ（Ｔr2）およびスイッチング用ＴＦＴ（Ｔr7）の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い駆動用ＴＦＴ（Ｔr1）もオンされ、駆動用ＴＦＴ（Ｔr1）を介して書き込み用電流源Ｉs からの電流が流れる。この時、書き込み用電流源Ｉs からの電流に対応した電圧がコンデンサＣ1 に保持される。
【００４６】
一方、ＥＬ素子の発光動作時には制御用ＴＦＴ（Ｔr2) およびスイッチング用ＴＦＴ（Ｔr7）は、共にオフ状態になされ、スイッチング用ＴＦＴ（Ｔr6）がオンされる。これにより、駆動用ＴＦＴ（Ｔr1）のソース側に、陽極側電源（ＶＨanod）が印加され、ＥＬ素子Ｅ1 の陰極には陰極側電源（ＶＬcath）が印加される。駆動用ＴＦＴ（Ｔr1）のドレイン電流は、前記コンデンサＣ1 に保持された電荷によって決定され、ＥＬ素子の階調制御がなされる。
【００４７】
この図７に示した電流プログラミング方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（ＴR1）および制御用ＴＦＴ（ＴR2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００４８】
図８に示す構成は、電圧プログラミング方式によるＥＬ素子の駆動手段の例を示したものである。この電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）に対してスイッチング用ＴＦＴ（Ｔr8）が直列接続され、さらに前記ＴＦＴ（Ｔr8）にＥＬ素子Ｅ1 が直列接続されている。また、電荷保持用のコンデンサＣ1 は駆動用ＴＦＴ（Ｔr1）のゲートとソース間に接続され、また制御用のＴＦＴ（Ｔr2) は、駆動用ＴＦＴ（Ｔr1）のゲートとドレイン間に接続されている。
【００４９】
加えてこの電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）のゲートに対して、データラインよりスイッチング用ＴＦＴ（Ｔr9）およびコンデンサＣ2 を介して駆動用ＴＦＴ（Ｔr1）のゲート側にデータ信号が供給されるように構成されている。
【００５０】
前記した電圧プログラミング方式においては、ＴＦＴ（Ｔr2) およびＴＦＴ（Ｔr8）がオンされ、これに伴い駆動用ＴＦＴ（Ｔr1）のオン状態が確保される。次の瞬間にＴＦＴ（Ｔr8）がオフされることにより、駆動用ＴＦＴ（Ｔr1）のドレイン電流は制御用ＴＦＴ（Ｔr2) を介して駆動用ＴＦＴ（Ｔr1）のゲートに回り込む。これにより、駆動用ＴＦＴ（Ｔr1）のゲート・ソース間電圧が、ＴＦＴ（Ｔr1）のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で駆動用ＴＦＴ（Ｔr1）はオフする。
【００５１】
そして、この時のゲート・ソース間電圧がコンデンサＣ1 に保持され、このコンデンサ電圧によってＥＬ素子Ｅ1 の駆動電流が制御される。すなわち、この電圧プログラミング方式においては、駆動用ＴＦＴ（Ｔr1）におけるスレッショルド電圧のばらつきを補償するように作用する。この図８に示した電圧プログラミング方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００５２】
図９に示す構成は、ここではスレッショルド電圧補正方式と呼ぶことにする。この図９に示したスレッショルド電圧補正方式の例においては、駆動用ＴＦＴ（Ｔr1）に対してＥＬ素子Ｅ1 が直列接続され、また駆動用ＴＦＴ（Ｔr1）のゲート・ソース間に電荷保持用のコンデンサＣ1 が接続されている。すなわち、この基本構成においては、図４に示した構成と同等である。
【００５３】
一方、図９に示す構成においては、制御用のＴＦＴ（Ｔr2) のドレインと駆動用ＴＦＴ（Ｔr1）のゲートとの間にはＴＦＴ（Ｔr10 ）とダイオードＤ1 との並列接続体が挿入されている。なお、前記ＴＦＴ（Ｔr10 ）はそのゲート・ドレイン間は短絡状態に構成されており、したがってこれは制御用のＴＦＴ（Ｔr2) から駆動用ＴＦＴ（Ｔr1）のゲートに向かってスレッショルド特性を与える素子として機能する。
【００５４】
この構成によると、１つの画素内に形成された互いのＴＦＴにおけるスレッショルド特性は非常に近似した特性になされるので、そのスレッショルド特性を効果的にキャンセルさせることができる。この図９に示したスレッショルド電圧補正方式による駆動手段を利用した構成においても、駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）にＰチャンネルを用いることで、前記した説明と同様に効率的に電源の共用化を図ることができる。
【００５５】
以上の説明は、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＰチャンネル型ＴＦＴを用い、また図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するように構成した場合を示している。
【００５６】
一方、この発明にかかる発光表示パネルの駆動装置においては、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＰチャンネル型ＴＦＴを用い、また図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える低レベル側の制御信号電圧（ＶＬdata）で発光素子の輝度を調整するように構成した例にも適用することができる。この場合には、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ on
とし、
ＶＬcont＝ＶＬdriv ＶＬdata≧ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができ、本来１４の電源数が必要なところを、８つの電源数で支障なく動作させることができる。
【００５７】
以上説明したこの発明にかかる実施の形態においては、駆動用ＴＦＴおよび制御用ＴＦＴのいずれもが、Ｐチャンネルを用いた例を示している。しかしながら、駆動用ＴＦＴおよび制御用ＴＦＴのいずれもが、ＮチャンネルのＴＦＴにより構成されていても、同様の作用効果を得ることができる。この場合においては、図４〜図９に示された駆動用ＴＦＴ（Ｔr1）および制御用ＴＦＴ（Ｔr2）は、共にＮチャンネルになされる。
【００５８】
そして、これらのＮチャンネルにより構成された画素１０の構成が図１に示された各画素１０に代わって採用される。この場合には、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧Ｖ on
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv＝ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、同様に効率的に電源の共用化を図ることができる。
【００５９】
一方、駆動用ＴＦＴおよび制御用ＴＦＴのいずれにもＮチャンネル型ＴＦＴを用い、また図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える高レベル側の制御信号電圧（ＶＨdata）で発光素子の輝度を調整するように構成した例に適用する場合について考察すると、制御用ＴＦＴ（Ｔr2）がオン状態となるゲート・ソース間電圧ＶgsをＶonとすると、
ＶＬ logi −ＶＬ driv ≧Ｖ on
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv≧ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００６０】
以上説明した実施の形態においては、駆動用ＴＦＴおよび制御用ＴＦＴとして、同一チャンネルのＦＥＴを利用するようにしているが、駆動用ＴＦＴと制御用ＴＦＴに異なるチャンネルのＴＦＴを用い、制御用ＴＦＴとしてデプレッション型のＴＦＴを用いることにより、効率的に電源の共用化を図ることができる。図１１はＮチャンネルＴＦＴにおけるデプレッション特性の例を示したものであり、周知のとおりゲート・ソース電圧がマイナス領域からドレイン電流ＩD が流れ始め、ゲート電圧がゼロの状態であってもオン状態の特性を呈する。
【００６１】
そして、図４〜図９に示す各構成において、駆動用ＴＦＴ（Ｔr1）はＰチャンネルを用い、制御用ＴＦＴ（Ｔr2）としてＮチャンネルのデプレッション型ＴＦＴを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【００６２】
すでに説明した共用化の例と同様に、まず、各ドライバー２，３の電源に着目した場合、
ＶＨcolu＝ＶＨrow
であるので、これを（ＶＨdriv）として共用化することができる。同様に、
ＶＬcolu＝ＶＬrow
であるので、これを（ＶＬdriv）として共用化することができる。次に駆動用ＴＦＴ（Ｔr1）の特性が、Ｖgs＝０ＶでＩd ＝０Ａであるとすると、すなわち、駆動用ＴＦＴのゲート電圧を０Ｖとした時に、ＴＦＴがカットオフ状態になるという特性のものを使用する条件であれば、
ＶＨdata＝ＶＨanod
としても、駆動用ＴＦＴ（Ｔr1）をオフ状態に維持させることができる。これを（ＶＨelem）として共用化することができる。
【００６３】
一方、制御用ＴＦＴ（Ｔr2）は、前記したとおりＶgs＝０Ｖでオン状態となるデプレッション型であるため、
ＶＨcont＝ＶＨdata
としても、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオン状態となる。
【００６４】
そして、ＴＦＴの動作上の理由から一般的に外部ロジック電源は、前記したとおり、ドライバー電源が挟み込む次に示す電圧順位になされている。
ＶＨdriv＞ＶＨlogi ＶＬlogi＞ＶＬdriv
そこで、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ off
とし、
ＶＬcont＝ＶＬdriv ＶＬdata＝ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。
【００６５】
前記した考察に基づいて電源を共用化した結果の相関関係は、すでに説明した図１０に示したものと同一になる。前記した考察に基づく電源の共有化により、本来１４の電源数が必要なところを、同様に８つの電源数で、各回路を支障なく駆動させることができる。
【００６６】
一方、前記したように駆動用ＴＦＴ（Ｔr1）はＰチャンネルを用い、制御用ＴＦＴ（Ｔr2）としてＮチャンネルのデプレッション型ＴＦＴを用いた場合において、図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える低レベル側の制御信号電圧（ＶＬdata）でＥＬ素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【００６７】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧−Ｖ off
とし、
ＶＬcont＝ＶＬdriv ＶＬdata≧ＶＬlogi
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００６８】
同様に、図４〜図９に示す各構成において、駆動用ＴＦＴ（Ｔr1）にＮチャンネルを用い、制御用ＴＦＴ（Ｔr2）にＰチャンネルを用い、かつ、その制御用ＴＦＴ（Ｔr2）はＶgs＝０Ｖでオン状態であるデプレッション型のＴＦＴを用いた場合について考察すると、次のような電源の共用化を図ることができる。なお、以下の説明には図１に示したようにＥＬ素子に駆動電流を供給する陽極側電源（ＶＨanod）で、ＥＬ素子の発光輝度を調整するようにした構成において、前記条件の画素構成を採用した場合に基づくものである。
【００６９】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧Ｖ off
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv＝ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができる。
【００７０】
さらに、駆動用ＴＦＴ（Ｔr1）にＮチャンネルを用い、制御用ＴＦＴ（Ｔr2）にデプレッション型のＰチャンネルを用い、図２に示すように、駆動用ＴＦＴ（Ｔr1）のゲートに加える高レベル側の制御信号電圧（ＶＨdata）でＥＬ素子の輝度を調整するように構成した例に適用する場合について考察すると、次のようになる。
【００７１】
すなわち、制御用ＴＦＴ（Ｔr2）がオフ状態となるゲート・ソース間電圧ＶgsをＶoff とすると、
ＶＬ logi −ＶＬ driv ≧Ｖ off
とし、
ＶＬlogi＝ＶＨcont ＶＬdriv≧ＶＨdata
とすれば、制御用ＴＦＴ（Ｔr2）はＶＨdataおよびＶＬdataに対して、共にオフ状態にすることができる。これにより、効率的に電源の共用化を図ることができ、電源電圧の数を低減させることができる。
【００７２】
なお、以上説明した図１に示す構成においては、例えばＲ，Ｇ，Ｂに対応した３つの異なるレベルの陽極側電圧（ＶＨanod）と、１つの陰極側電圧（ＶＬcath）を用意して、各発光素子の発光輝度を調整するようになされている。しかしながらこの発明は、１つの陽極側電圧（ＶＨanod）と、例えばＲ，Ｇ，Ｂに対応した３つの異なるレベルの陰極側電圧（ＶＬcath）を用意して、各発光素子の発光輝度を調整するようにした構成にも、同様に適用することができる。この場合においても前記と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図１】表示パネルを発光駆動させる場合における電源供給状態の第１例を示したブロック図である。
【図２】同じく電源供給状態の第２例を示したブロック図である。
【図３】図１に示す電源供給例において電源の共用化を図った例を示す相関図である。
【図４】この発明において好適に使用することができる第１の画素単位の回路構成例を示した結線図である。
【図５】同じく第２の画素単位の回路構成例を示した結線図である。
【図６】同じく第３の画素単位の回路構成例を示した結線図である。
【図７】同じく第４の画素単位の回路構成例を示した結線図である。
【図８】同じく第５の画素単位の回路構成例を示した結線図である。
【図９】同じく第６の画素単位の回路構成例を示した結線図である。
【図１０】この発明によってなされる電源の共用化を図った例を示す相関図である。
【図１１】この発明において利用されるデプレッション型ＴＦＴの特性図である。
【符号の説明】
１ 表示パネル
２ データ（カラム側）ドライバー
３ 走査（ロー側）ドライバー
４ コントローラ
１０ 画素
Ｃ1 コンデンサ
Ｄ1 ダイオード
Ｅ1 発光素子（有機ＥＬ素子）
Ｉs 書き込み用電流源
Ｔr1 駆動用ＴＦＴ
Ｔr2 制御用ＴＦＴ
Claims (9)
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧ＶgsをＶonとした時、
かつ前記発光素子に加える陽極側電圧（ＶＨanod）または陰極側電圧（ＶＬcath）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦ Ｔで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧ＶgsをＶonとした時、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬdata）で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧ＶgsをＶonとした時、
かつ前記発光素子に加える陽極側電圧（ＶＨanod）または陰極側電圧（ＶＬcath）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラに加える低レベル側の駆動電圧をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴと制御用ＴＦＴとが、共にＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはエンハンストメント型のＴＦＴで構成され、前記制御用ＴＦＴがオン状態となるゲート・ソース間電圧ＶgsをＶonとした時、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨdata）で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧ＶgsをＶoff とした時、
かつ前記発光素子に加える陽極側電圧（ＶＨanod）または陰極側電圧（ＶＬcath）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧をＶＬdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＰチャンネル、制御用ＴＦＴがＮチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧ＶgsをＶoff とした時、
かつ前記駆動用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬdata）で発光素子の輝度を調整する構成において、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧ＶgsをＶoff とした時、
かつ前記発光素子に加える陽極側電圧（ＶＨanod）または陰極側電圧（ＶＬcath）で発光素子の輝度を調整する構成において、前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧をＶＨdataとした時、
- 発光素子と、前記発光素子を点灯駆動する駆動用ＴＦＴと、前記駆動用ＴＦＴのゲート電圧を制御する制御用ＴＦＴとによる発光画素をマトリックス状に配列したアクティブマトリックス型発光表示パネルと、前記発光表示パネルの各発光画素を選択的に発光駆動するデータドライバーおよび走査ドライバーと、前記データドライバーおよび走査ドライバーに対して、映像データに基づく指令信号を与えるコントローラとを具備した発光表示パネルの駆動装置であって、
前記データドライバー、走査ドライバー、およびコントローラとが、少なくとも２つの異なるレベルの駆動電圧によって駆動動作がなされ、さらに前記データドライバーには前記駆動用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されると共に、前記走査ドライバーには前記制御用ＴＦＴのゲートに加える少なくとも２つの異なるレベルの制御信号電圧が供給されるように構成され、
前記データドライバーに加える低レベル側の駆動電圧（ＶＬcolu）と、前記走査ドライバーに加える低レベル側の駆動電圧（ＶＬrow ）と、前記制御用ＴＦＴのゲートに加える低レベル側の制御信号電圧（ＶＬcont）とを同一の電圧レベルで共用してＶＬdrivとし、また、前記コントローラ駆動用の低レベル側駆動電位をＶＬlogiとし、
かつ、前記発光画素を構成する少なくとも前記駆動用ＴＦＴがＮチャンネル、制御用ＴＦＴがＰチャンネルのＴＦＴで構成され、また前記制御用ＴＦＴはデプレッション型のＴＦＴで構成され、前記制御用ＴＦＴがオフ状態となるゲート・ソース間電圧ＶgsをＶoff とした時、
かつ前記駆動用ＴＦＴのゲートに加える高レベル側の制御信号電圧（ＶＨdata）で発光素子の輝度を調整する構成において、
- 前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項８のいずれかに記載の発光表示パネルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294706A JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294706A JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004133013A JP2004133013A (ja) | 2004-04-30 |
| JP4233016B2 true JP4233016B2 (ja) | 2009-03-04 |
Family
ID=32285169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002294706A Expired - Fee Related JP4233016B2 (ja) | 2002-10-08 | 2002-10-08 | 発光表示パネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4233016B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8438415B2 (en) | 2005-09-09 | 2013-05-07 | International Business Machines Corporation | Performing a perform timing facility function instruction for synchronizing TOD clocks |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4634691B2 (ja) * | 2002-10-22 | 2011-02-16 | 東芝モバイルディスプレイ株式会社 | 有機ｅｌ表示装置、及び有機ｅｌ表示方法 |
| JP5045323B2 (ja) * | 2007-09-14 | 2012-10-10 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法および電子機器 |
-
2002
- 2002-10-08 JP JP2002294706A patent/JP4233016B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8438415B2 (en) | 2005-09-09 | 2013-05-07 | International Business Machines Corporation | Performing a perform timing facility function instruction for synchronizing TOD clocks |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004133013A (ja) | 2004-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3949040B2 (ja) | 発光表示パネルの駆動装置 | |
| JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4360121B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| US7215304B2 (en) | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another | |
| JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
| US7187350B2 (en) | Active type light emitting display device | |
| JP2008175945A (ja) | 画素回路および表示装置 | |
| US20040263503A1 (en) | Drive devices and drive methods for light emitting display panel | |
| JP5016953B2 (ja) | 表示素子の駆動回路及び画像表示装置 | |
| JP2005352398A (ja) | アクティブマトリクス型発光表示パネル | |
| JP3671012B2 (ja) | 表示装置 | |
| JP4565844B2 (ja) | アクティブマトリクス型発光表示パネルの駆動装置 | |
| JP4233016B2 (ja) | 発光表示パネルの駆動装置 | |
| JP2003108071A (ja) | 表示装置 | |
| JP2003228324A (ja) | 表示装置 | |
| WO2022162941A1 (ja) | 画素回路および表示装置 | |
| JP2007206515A (ja) | 発光ダイオード駆動回路およびそれを用いたディスプレイ装置 | |
| JP2009036933A (ja) | アクティブマトリクス型発光表示装置 | |
| JP4360199B2 (ja) | ディスプレイ装置、画素回路及び画素回路の駆動方法 | |
| JP4547873B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2010008941A (ja) | 画素回路及び表示装置 | |
| WO2022157822A1 (ja) | 画素回路、表示装置、および、その駆動方法 | |
| KR101151287B1 (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
| JP2009163060A (ja) | 表示装置 | |
| JP2010008942A (ja) | 画素回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081205 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4233016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |