JP2003108071A

JP2003108071A - 表示装置

Info

Publication number: JP2003108071A
Application number: JP2001301234A
Authority: JP
Inventors: Yoshiyuki Ishizuka; 良行石塚; Shoichiro Matsumoto; 昭一郎松本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2003-04-11

Abstract

(57)【要約】【課題】光学素子に流れる電流を安定させ、所望の光
強度で発光させることは難しい。【解決手段】ＯＬＥＤ５７と電流制御用のＴＦＴであ
る第３ＴＦＴ７１が直列に並べられ主経路を形成する。
ＯＬＥＤ５７と並列に駆動用ＴＦＴである第２ＴＦＴ６
６を配置し主経路に対しバイパスを設ける。この第２Ｔ
ＦＴ６６によりバイパスに流れる電流を制御しＯＬＥＤ
５７に流れる電流を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置に関し、
特にアクティブマトリックス型表示装置に流す電流の制
御を容易にする技術に関する。

【０００２】

【従来の技術】ＩＴ革命と称されるコンピュータ関連技
術の発展とその普及が急激に進んだ。利便性の向上と相
まって、厳しさを増すビジネス環境が、省スペース、省
エネルギを要求するようになっている。

【０００３】コンピュータ本体を別とすると、その省ス
ペース、省エネルギが求められているのがディスプレイ
である。これら要望をかなえるのが、液晶ディスプレイ
であり、有機ＥＬ（Electro Luminescence）ディスプレ
イなどである。これらディスプレイの表示方法として中
心に位置するのがアクティブマトリックス駆動方法であ
る。この方式を用いたディスプレイは、アクティブマト
リックス型ディスプレイと呼ばれ、画素は縦横に多数配
置されマトリックス形状を示し、また光学素子は自身が
輝度データを持ち発光するアクティブ素子である。

【０００４】アクティブマトリックス型ディスプレイの
駆動方式として、その光学素子の輝度を電圧指定により
決定する方法と、電流指定により決定する方法とに大別
できる。いずれの方式がより適しているかは、適用する
光学素子による。

【０００５】図５は、電流指定によるアクティブマトリ
ックス型有機ＥＬディスプレイの画素ひとつの代表的な
回路の図であり、光学素子と駆動回路から構成される。
この回路は、文献「信学技報、ＥＤ２００１−８ＳＤ
Ｍ２００１−８，Ｖｏｌ．１０１（１５）、ｐｐ．７−
１４」に開示されている。

【０００６】画素ひとつは、４個の薄膜トランジスタ
（Thin Film Transistor;以下単にＴＦＴと略す）、容
量４１、光学素子でありアクティブ素子として機能する
ＯＬＥＤ（Organic Light Emitting Diode）１７、走査
線１０、ＯＬＥＤ１７に流れる電流を決定するための輝
度データが送られるデータ線１１、および実際にＯＬＥ
Ｄ１７を発光させるための電流が供給される電源線１２
からなる。また、走査線１０はマトリックスを形成する
同一行の画素で共有し、同様に、データ線１１および電
源線１２は同一列の画素で共有する。またさらに、デー
タ線１１には、一般的な電流回路により、輝度データと
して、ＯＬＥＤ１７に流す電流が流れる。

【０００７】第１ＴＦＴ２１はｎチャネル型かつスイッ
チとして用いられるＴＦＴであり、第２ＴＦＴ２６はｎ
チャネル型かつ定電流制御用ＴＦＴであり、第３ＴＦＴ
３１はｎチャネル型かつ駆動用ＴＦＴであり、第４ＴＦ
Ｔ３６はｐチャネル型かつ定電流制御用ＴＦＴである。

【０００８】第１ＴＦＴ２１において、ゲート電極２２
は走査線１０に、ドレイン電極２３はデータ線１１に、
ソース電極２４は第３ＴＦＴ３１のゲート電極３２およ
び容量４１の左の電極４２に接続される。

【０００９】第２ＴＦＴ２６において、ゲート電極２７
は走査線１０に、ドレイン電極２８はデータ線１１に、
ソース電極２９は第４ＴＦＴ３６のドレイン電極３８お
よび第３ＴＦＴ３１のドレイン電極３３に接続される。

【００１０】第３ＴＦＴ３１において、ゲート電極３２
は第１ＴＦＴ２１のソース電極２４および容量４１の左
の電極４２に、ドレイン電極３３は第２ＴＦＴ２６のソ
ース電極２９および第４ＴＦＴ３６のドレイン電極３８
に接続される。

【００１１】第４ＴＦＴ３６において、ゲート電極３７
は走査線１０に、ドレイン電極３８は第２ＴＦＴ２６の
ソース電極２９および第３ＴＦＴ３１のドレイン電極３
３に、ソース電極３９は電源線１２に接続される。

【００１２】容量４１において、左の電極４２は第１Ｔ
ＦＴ２１のソース電極２４および第３ＴＦＴ３１のゲー
ト電極３２に、右側の電極４３は第３ＴＦＴ３１のソー
ス電極３４およびＯＬＥＤ１７のアノード１８に接続さ
れる。

【００１３】ＯＬＥＤ１７において、アノード１８は第
３ＴＦＴ３１のソース電極３４および容量４１の右側の
電極４３に、カソード１９はグラウンド１５に接続され
る。

【００１４】上記の構成による回路の駆動について説明
する。走査線１０がハイになることで、第１ＴＦＴ２１
および第２ＴＦＴ２６はオン、第４ＴＦＴ３６はオフに
なる。こうなることで、データ線１１から第２ＴＦＴ２
６、第３ＴＦＴ３１、ＯＬＥＤ１７を経て、グラウンド
１５までの電流経路が繋がることになる。

【００１５】データ線１１とＯＬＥＤ１７がひとつの電
流経路で繋がったあと、データ線１１に輝度データとし
て、所望の電流を設定し、ＯＬＥＤ１７に電流を流す。
すなわち、図５に示す画素回路は、各ＯＬＥＤ１７に流
す電流の値をデータ線１１に流す電流の値で制御する方
式の回路構成であり、電流プログラム方式の画素回路と
呼ばれている。

【００１６】このように設定電流を流してＯＬＥＤ１７
を発光させている状態では、第２ＴＦＴ２６と共に第１
ＴＦＴ２１もオンしており、ＯＬＥＤ１７に所望の電流
が流されていると同時に、データ線１１の電位が第１Ｔ
ＦＴ２１を経て容量４１の片側端子である電極４２（第
３ＴＦＴ３１のゲート電極３２）に充電されている状態
でもある。

【００１７】次に、走査線１０がローになると、第４Ｔ
ＦＴ３６がオンし、電源線１２から第３ＴＦＴ３１のゲ
ート電極３２に蓄積された電位に見合った電流が、ＯＬ
ＥＤ１７に流れる。こうして、ＯＬＥＤ１７の輝度デー
タがプログラムされる。

【００１８】上述のような手法を用いることで、有機Ｅ
Ｌにおいて光学素子であるＯＬＥＤ１７はアナログ的な
光強度で発光する。

【００１９】

【発明が解決しようとする課題】しかしながら、特に光
学素子に有機ＥＬを利用するディスプレイはまだ草創期
にあり、様々な駆動回路の提案がなされている。電源線
１２の電圧は、走査線のハイとローの変化によって、不
安定になり、時としてスパイクのような大きなノイズが
乗ることがある。ノイズが他の素子の光強度に影響し、
表示品質を悪化させることもありうる。

【００２０】本発明はこうした背景によりなされたもの
であり、その目的のひとつは光学素子に生じるスパイク
ノイズを減らすことにある。また別の目的は、光学素子
の光強度の制御が容易となる新しい駆動方式を提案する
ことにある。

【００２１】

【課題を解決するための手段】本発明のある態様は表示
装置に関する。この装置は、画素を構成する光学素子
と、それを駆動する駆動回路とを含み、この駆動回路は
光学素子に電流を流す主経路と、この主経路に流れる電
流を減ずるために電流を逃がす副経路（バイパスともい
う）とを含み、光学素子の光強度が副経路に流れる電流
によって制御される。

【００２２】また、主経路および副経路に流れる電流の
合計を一定に保つ定電流回路をさらに含んでもよい。ま
た、副経路に並列にスイッチ素子を設け、それらのスイ
ッチ素子のオンオフの組合せによって光強度が制御され
てもよい。ここでスイッチ素子として、一般にはＦＥＴ
（Field Effect Transistor）が想定できるがこれに限
る趣旨ではない。

【００２３】本発明のまた別の態様も表示装置に関す
る。この装置は、画素を構成する光学素子と、その画素
に与えるべき輝度データをその光学素子に書き込む駆動
回路とを含み、その駆動回路に減算回路を組み込むこと
によって、駆動回路の動作論理を輝度データについて負
論理に構成している。

【００２４】本発明のさらに別の態様も表示装置に関す
る。この装置は、一画素が、電流制御用トランジスタ
と、光学素子と、減電流用トランジスタと、データ書込
用トランジスタとを含み、光学素子と減電流用トランジ
スタを並列に接続してひとつの系を設け、電流制御用ト
ランジスタが発生する電流をその系に流し、データ書込
用トランジスタは当該画素に対する走査信号が活性化さ
れたときデータ線上に現れていた輝度データを制御電圧
として減電流用トランジスタへ印加するよう構成されて
いる。つまり、光学素子の設けられている主経路に流れ
る電流は、副経路に設けられた減電流用トランジスタに
よって副経路に導かれ、主経路に流れる電流は減じられ
る。これにより、光学素子の光強度は制御されるので、
減電流用トランジスタは駆動用トランジスタとして機能
する。

【００２５】また、電流制御用トランジスタは、電流を
電源電圧（電源線ともいう）から引き込むｐチャネル型
トランジスタであってもよく、減電流用トランジスタと
データ書込用トランジスタはともにｎチャネル型トラン
ジスタであってもよく、制御電圧は負論理で与えられて
もよい。またさらに、電流制御用トランジスタは、電流
を接地電圧（グラウンドともいう）へ流し出すｎチャネ
ル型トランジスタであってもよく、減電流用トランジス
タはｐチャネル型トランジスタであってもよく、データ
書込用トランジスタはｎチャネル型トランジスタであっ
てもよく、制御電圧は負論理で与えられてもよい。

【００２６】なお、以上の構成要素の任意の組合せ、本
発明の表現を方法、装置、システム、などの間で変換し
たものもまた、本発明の態様として有効である。

【００２７】

【発明の実施の形態】以下の実施の形態では、表示装置
としてアクティブマトリックス型有機ＥＬディスプレイ
を想定する。

【００２８】実施の形態１：図１は、実施の形態１に係
る表示装置の画素ひとつの回路の構成を示す。この画素
では、定電流制御用ＴＦＴである第３ＴＦＴ７１とＯＬ
ＥＤ５７が直列に並べられる。ＯＬＥＤ５７と並列に駆
動用ＴＦＴである第２ＴＦＴ６６を配置することで主経
路であるＯＬＥＤ５７に対しバイパスを設ける。第２Ｔ
ＦＴ６６はバイパスに流れる電流を制御し、その結果と
して、ＯＬＥＤ５７に流れる電流が制御される。つま
り、第３ＴＦＴ７１に流れる電流から第２ＴＦＴ６６に
流れる電流を減じたものが、ＯＬＥＤ５７を流れる電流
となる。

【００２９】この画素は、ｎチャネル型かつスイッチと
して用いられるＴＦＴである第１ＴＦＴ６１と、ｎチャ
ネル型かつ駆動用ＴＦＴである第２ＴＦＴ６６と、ｐチ
ャネル型かつ定電流制御用ＴＦＴである第３ＴＦＴ７１
と、光学素子であるＯＬＥＤ５７と、走査線５０と、Ｏ
ＬＥＤ５７の輝度データが送信されるデータ線５１と、
ＯＬＥＤ５７を発光させる電流が供給され電源線５２、
および第３ＴＦＴ７１に電圧を印加するためのバイアス
線５３からなる。

【００３０】第１ＴＦＴ６１において、ゲート電極６２
は走査線５０に、ドレイン電極６３はデータ線５１に、
ソース電極６４は第２ＴＦＴ６６のゲート電極６７に接
続される。

【００３１】第２ＴＦＴ６６において、ゲート電極６７
は第１ＴＦＴ６１のソース電極６４に、ソース電極６９
はグラウンド５５に、ドレイン電極６８は第３ＴＦＴ７
１のドレイン電極７３およびＯＬＥＤ５７のアノード５
８に接続される。

【００３２】第３ＴＦＴ７１において、ゲート電極７２
はバイアス線５３に、ソース電極７４は電源線５２に、
ドレイン電極７３は第２ＴＦＴ６６のドレイン電極６８
およびＯＬＥＤ５７のアノード５８に接続される。

【００３３】ＯＬＥＤ５７において、アノード５８は第
２ＴＦＴ６６のドレイン電極６８および第３ＴＦＴ７１
のドレイン電極７３に、カソード５９はグラウンド５５
に接続される。

【００３４】また、走査線５０およびバイアス線５３は
マトリックスを形成する同一行の画素で共有し、同様
に、データ線５１および電源線５２は同一列の画素で共
有する。またさらに、データ線５１には、一般的な電圧
発生回路（図示せず）により走査線５０がハイの間、定
電圧を印加する。

【００３５】上記の構成による回路の動作を説明する。
バイアス線５３の電位が適当な一定の値に設定され、第
３ＴＦＴ７１に常時一定の電流が流れるようにする。

【００３６】走査線５０がハイになるとき、データ線５
１には所望の値の定電圧が印加されている。この定電圧
の値が輝度データであり、ＯＬＥＤ５７の光強度を決定
する。ここで、輝度データとは、それによって直接間接
問わず光学素子の光強度が一意に決定するデータであれ
ばよい。

【００３７】走査線５０のハイにより、第１ＴＦＴ６１
は完全オンとなり、第２ＴＦＴ６６のゲート電極６７で
はデータ線５１に設定された電圧が印加される。そうす
ると、第２ＴＦＴ６６がオンとなり、データ線５１の電
位に応じ第２ＴＦＴ６６に電流が流れる。結果として、
第３ＴＦＴ７１を流れる電流から第２ＴＦＴ６６を流れ
る電流を引いた電流が、ＯＬＥＤ５７に流れる。

【００３８】走査線５０がローとなると、第１ＴＦＴ６
１はオフとなり、第２ＴＦＴ６６のゲート・ソース電位
差が維持され、結果として第２ＴＦＴ６６に流れる電流
は変化しない。したがって、次に走査線５０がハイにな
るまで、ＯＬＥＤ５７は一定の光強度を維持して発光す
る。

【００３９】使用される３個のＴＦＴは、ｎチャネル型
ＴＦＴでもｐチャネル型ＴＦＴのいずれでもかまわない
が、グラウンド５５をソースとする第２ＴＦＴ６６はｎ
チャネル型ＴＦＴを、電源線５２をソースとする第３Ｔ
ＦＴ７１はｐチャネル型ＴＦＴを用いると定電流制御が
容易となる。

【００４０】以上、実施の形態１によると、電源線５２
より供給される電流は常に一定である。したがって、輝
度データの書込みの際に発生するであろうスパイクなど
のノイズを除くことが期待できる。その結果、光学素子
であるＯＬＥＤの光強度が安定する。

【００４１】実施の形態２：実施の形態２は、実施の形
態１で示した回路とは異なる回路構成ではあるが、同様
にバイパスを設けそこに流れる電流を制御することで、
主経路に流れる電流の量を制御する。実施の形態１の回
路と比較しバイアスが加わるＴＦＴが上下逆となりグラ
ウンド側にある。これにともない駆動用ＴＦＴの論理が
逆になっている。この画素も、第３ＴＦＴ１３１とＯＬ
ＥＤ１１７が直列に並べられる。ＯＬＥＤ１１７と並列
に駆動用ＴＦＴである第２ＴＦＴ１２６が主経路に対し
バイパスとして配置される。この第２ＴＦＴ１２６に流
れる電流を制御することで、ＯＬＥＤ１１７に流れる電
流を制御するものである。

【００４２】図２は、実施の形態２における画素ひとつ
の回路の構成を示す。この画素は、ｎチャネル型かつス
イッチとして用いられるＴＦＴである第１ＴＦＴ１２１
と、ｎチャネル型かつ定電流制御用ＴＦＴである第３Ｔ
ＦＴ１３１と、ｐチャネル型かつ駆動用ＴＦＴである第
２ＴＦＴ１２６と、および光学素子であるＯＬＥＤ１１
７と、走査線１１０と、ＯＬＥＤ１１７の輝度データが
送信されるデータ線１１１と、ＯＬＥＤ１１７を発光さ
せる電流が供給される電源線１１２、および第３ＴＦＴ
１３１に電圧を印加するためのバイアス線１１３からな
る。

【００４３】第１ＴＦＴ１２１において、ゲート電極１
２２は走査線１１０に、ドレイン電極１２３はデータ線
１１１に、ソース電極１２４は第２ＴＦＴ１２６のゲー
ト電極１２７に接続される。

【００４４】第２ＴＦＴ１２６において、ゲート電極１
２７は第１ＴＦＴ１２１のソース電極１２４に、ドレイ
ン電極１２８はＯＬＥＤ１１７のカソード１１９および
第３ＴＦＴ１３１のドレイン電極１３３に、ソース電極
１２９は電源線１１２およびＯＬＥＤ１１７のアノード
１１８に接続される。

【００４５】第３ＴＦＴ１３１において、ゲート電極１
３２はバイアス線１１３に、ドレイン電極１３３は第２
ＴＦＴ１２６のドレイン電極１２８およびＯＬＥＤ１１
７のカソード１１９に、ソース電極１３４はグラウンド
１１５に接続される。

【００４６】ＯＬＥＤ１１７において、アノード１１８
は第２ＴＦＴ１２６のソース電極１２９および電源線１
１２に、カソード１１９は第２ＴＦＴ１２６のドレイン
電極１２８および第３ＴＦＴ１３１のドレイン電極１３
３に接続される。

【００４７】また、実施の形態１と同様、走査線１１０
およびバイアス線１１３はマトリックスを形成する同一
行の画素で共有し、同様に、データ線１１１および電源
線１１２は同一列の画素で共有する。またさらに、デー
タ線１１１には、一般的な電圧発生回路（図示せず）に
より走査線１１０がハイの間、定電圧を印加する。

【００４８】上記の構成による回路の動作を説明する。
実施の形態１と同様に、バイアス線１１３の電位が適当
な値に設定され、第３ＴＦＴ１３１に一定電流が流れ
る。

【００４９】走査線１１０がハイになるとき、データ線
１１１には所望の値の定電圧が印加されている。この定
電圧の値が輝度データであり、ＯＬＥＤ１３１の光強度
を決定する。走査線１１０のハイにより、第１ＴＦＴ１
２１は完全オンとなり、第２ＴＦＴ１２６のゲート電極
１２７はデータ線１１１に設定された電圧が印加され
る。そうすると、第２ＴＦＴ１２６のオンの程度により
第２ＴＦＴ１２６のドレイン電流が決定する。結果とし
て、第３ＴＦＴ１３１を流れる電流から第２ＴＦＴ１２
６を流れる電流を引いた電流が、ＯＬＥＤ１１７に流れ
る。

【００５０】走査線１１０がローとなると、第１ＴＦＴ
１２１はオフとなり、第２ＴＦＴ１２６のゲート・ソー
ス電位差が維持され、結果として第２ＴＦＴ１２６に流
れる電流は変化しない。

【００５１】使用される３個のＴＦＴは、ｎチャネル型
ＴＦＴでもｐチャネル型ＴＦＴのいずれでもかまわない
が、グラウンドをソースとする第３ＴＦＴ１３１はｎチ
ャネル型ＴＦＴを、電源線１１２をソースとする第２Ｔ
ＦＴ１２６はｐチャネル型ＴＦＴを用いると定電流制御
が容易となる。

【００５２】以上、実施の形態２によると、実施の形態
１と同様の効果が期待できる。

【００５３】実施の形態３：実施の形態１では、回路に
設けたバイパスはひとつであり、また主経路に流れる電
流を第２ＴＦＴ６６において、ゲート電極６７に印加さ
れる電位を変化させてアナログ階調の光強度制御を行っ
た。実施の形態３では、実施の形態１で用いた回路をも
とに複数のバイパスを並列に設定し、それらバイパスに
それぞれ駆動用ＴＦＴを設け、それらＴＦＴを単にスイ
ッチ素子として駆動させ、デジタル階調による光強度制
御を行う。

【００５４】図３は、実施の形態３における画素ひとつ
の回路の構成を示す。この回路は、ｎチャネル型かつス
イッチとして用いられるＴＦＴである４個の第１ＴＦＴ
１６１ａ〜１６１ｄと、ｎチャネル型かつ駆動用ＴＦＴ
である４個の第２ＴＦＴ１６６a〜１６６ｄと、ｐチャ
ネル型かつ定電流制御用ＴＦＴである第３ＴＦＴ１７１
と、ＯＬＥＤ１５７と、走査線１５０と、データ線１５
１ａ〜１５１ｄと、電源線１５２と、バイアス線１５３
とを備える。

【００５５】第１ＴＦＴ１６１ａは、ゲート電極１６２
ａ、ドレイン電極１６３ａ、およびソース電極１６４ａ
を備える。同様に、残りの３個の第１ＴＦＴ１６１ｂ〜
１６１ｄもそれぞれゲート電極１６２ｂ〜１６２ｄ、ド
レイン電極１６３ｂ〜１６３ｄ、およびソース電極１６
４ｂ〜１６４ｄを備える。さらに同様に、４個の第２Ｔ
ＦＴ１６６ａ〜１６６ｄも、それぞれ、ゲート電極１６
７ａ〜１６７ｄ、ドレイン電極１６８ａ〜１６８ｄ、お
よびソース電極１６９ａ〜１６９ｄを備える。

【００５６】また、スイッチとして用いられるＴＦＴと
駆動用ＴＦＴがそれぞれ４個に増加したのにともない、
光強度を決定する輝度データを入力するために、データ
線１５１ａ〜１５１ｄの４本が使用されることになる。
データ線１５１ａ〜１５１ｄは、それぞれ第１ＴＦＴ１
６１ａ〜１６１ｄのドレイン電極１６３ａ〜１６３ｄと
接続される。また、データ線１５１ａ〜１５１ｄに入力
される信号は、単に「ハイ」「ロー」であるので、４本
のデータ線１５１ａ〜１５１ｄの「ハイ」「ロー」の組
合せにより輝度データが決定する。

【００５７】第１ＴＦＴ１６１ａ〜１６１ｄにおいて、
ゲート電極１６２ａ〜１６２ｄは走査線１５０に、ドレ
イン電極１６３ａ〜１６３ｄはそれぞれデータ線１５１
ａ〜１５１ｄに、ソース電極１６４ａ〜１６４ｄはそれ
ぞれ第２ＴＦＴ１６６a〜１６６ｄのゲート電極１６７
ａ〜１６７ｄに接続される。

【００５８】第２ＴＦＴ１６６a〜１６６ｄにおいて、
ゲート電極１６７ａ〜１６７ｄはそれぞれ第１ＴＦＴ１
６１ａ〜１６１ｄのソース電極１６４ａ〜１６４ｄに、
ソース電極１６９ａ〜１６９ｄはグラウンド１５５に、
ドレイン電極１６８ａ〜１６８ｄは第３ＴＦＴ１７１の
ドレイン電極１７３およびＯＬＥＤ１５７のアノード１
５８に接続される。また、結果としてドレイン電極１６
８ａ〜１６８ｄは互いに接続される。

【００５９】第３ＴＦＴ１７１において、ゲート電極１
７２はバイアス線１５３に、ソース電極１７４は電源線
１５２に、ドレイン電極１７３は第２ＴＦＴ１６６a〜
１６６ｄのドレイン電極１６８ａ〜１６８ｄおよびＯＬ
ＥＤ１５７のアノード１５８に接続される。

【００６０】ＯＬＥＤ１５７において、アノード１５８
は第２ＴＦＴ１６６a〜１６６ｄのドレイン電極１６８
ａ〜１６８ｄおよび第３ＴＦＴ１７１のドレイン電極１
７３に、カソード１５９はグラウンド１５５に接続され
る。

【００６１】以上の構成による駆動回路の動作を説明す
る。バイアス線１５３の電位が適当な値に設定され、第
３ＴＦＴ１７１に一定電流が流れる。走査線１５０がハ
イとなると、第１ＴＦＴ１６１ａ〜１６１ｄが完全オン
になる。そのとき、データ線１５１ａ〜１５１ｄの電位
がそれぞれハイまたはローに設定されている。

【００６２】ハイに設定されたデータ線１５１ａ〜１５
１ｄに対応する第２ＴＦＴ１６６ａ〜１６６ｄは完全オ
ンとなり電流が流れる。結果として、第３ＴＦＴ１７１
を流れる電流から第２ＴＦＴ１６６ａ〜１６６ｄを流れ
る電流を引いた電流が、ＯＬＥＤ１５７に流れる。

【００６３】走査線１５０がローとなると、第１ＴＦＴ
１６１ａ〜１６１ｄはオフとなり第２ＴＦＴ１６６ａ〜
１６６ｄのゲート・ソース電位差が維持され、結果とし
て第２ＴＦＴ１６６ａ〜１６６ｄに流れる電流は変化し
ない。

【００６４】実施の形態３によれば、実施の形態１およ
び２と同様の効果が期待できる。さらに、デジタル階調
で光学素子を発光させるので、光強度の制御が容易とな
る。

【００６５】実施の形態４：実施の形態４では、実施の
形態１と２の関係同様、実施の形態３の回路のバイアス
線に接続される駆動用ＴＦＴの位置を上下入れ替えグラ
ウンド側に置いたものである。それに伴い駆動用ＴＦＴ
の論理は実施の形態３と比べ逆になっている。

【００６６】図４は、実施の形態４における画素ひとつ
の回路の図を示す。この画素は、ｎチャネル型かつスイ
ッチとして用いられるＴＦＴである４個の第１ＴＦＴ２
２１ａ〜２２１ｄと、ｎチャネル型かつ定電流制御用Ｔ
ＦＴである第３ＴＦＴ２３１と、ｐチャネル型かつ駆動
用ＴＦＴである４個の第２ＴＦＴ２２６ａ〜２２６ｄ
と、ＯＬＥＤ２１７と、走査線２１０と、データ線２１
１ａ〜２１１ｄと、電源線２１２と、バイアス線２１３
とを備える。

【００６７】実施の形態３と同様、４個の第１ＴＦＴ２
２１ａ〜２２１ｄは、それぞれゲート電極２２２ａ〜２
２２ｄ、ドレイン電極２２３ａ〜２２３ｄ、およびソー
ス電極２２４ａ〜２２４ｄを備える。さらに同様に、４
個の第２ＴＦＴ２２６ａ〜２２６ｄも、それぞれ、ゲー
ト電極２２７ａ〜２２７ｄ、ドレイン電極２２８ａ〜２
２８ｄ、およびソース電極２２９ａ〜２２９ｄを備え
る。

【００６８】また、スイッチとして用いられるＴＦＴと
駆動用ＴＦＴがそれぞれ４個に増加したのにともない、
光強度を決定する輝度データを入力するために、データ
線２１１ａ〜２１１ｄの４本が使用される。データ線２
１１ａ〜２１１ｄは、それぞれ第１ＴＦＴ２２１ａ〜２
２１ｄのドレイン電極２２３ａ〜２２３ｄに接続され
る。

【００６９】第１ＴＦＴ２２１ａ〜２２１ｄにおいて、
ゲート電極２２２ａ〜２２２ｄは走査線２１０に、ドレ
イン電極２２３ａ〜２２３ｄはそれぞれデータ線２１１
ａ〜２１１ｄに、ソース電極２２４ａ〜２２４ｄはそれ
ぞれ第２ＴＦＴ２２６ａ〜２２６ｄのゲート電極２２７
ａ〜２２７ｄに接続される。

【００７０】第２ＴＦＴ２２６ａ〜２２６ｄにおいて、
ゲート電極２２７ａ〜２２７ｄはそれぞれ第１ＴＦＴ２
２１ａ〜２２１ｄのソース電極２２４ａ〜２２４ｄに、
ドレイン電極２２８ａ〜２２８ｄはＯＬＥＤ２１７のカ
ソード２１９および第３ＴＦＴ２３１のドレイン電極２
３３に、ソース電極２２９ａ〜２２９ｄは電源線２１２
およびＯＬＥＤ２１７のアノード２１８に接続される。

【００７１】第３ＴＦＴ２３１において、ゲート電極２
３２はバイアス線２１３に、ドレイン電極２３３は第２
ＴＦＴ２２６ａ〜２２６ｄのドレイン電極２２８ａ〜２
２８ｄおよびＯＬＥＤ２１７のカソード２１９に、ソー
ス電極２３４はグラウンド２１５に接続される。

【００７２】ＯＬＥＤ２１７において、アノード２１８
は第２ＴＦＴ２２６ａ〜２２６ｄのソース電極２２９ａ
〜２２９ｄおよび電源線２１２に、カソード２１９は第
２ＴＦＴ２２６ａ〜２２６ｄのドレイン電極２２８ａ〜
２２８ｄおよび第３ＴＦＴ２３１のドレイン電極２３３
に接続される。

【００７３】以上の構成による駆動回路の動作を説明す
る。バイアス線２１３の電位が適当な値に設定され、第
３ＴＦＴ２３１に一定電流が流れる。走査線２１０がハ
イとなると、第１ＴＦＴ２２１ａ〜２２１ｄが完全オン
になる。同時に、データ線２１１ａ〜２１１ｄの電位が
それぞれハイまたはローに設定される。

【００７４】ハイに設定されたデータ線２１１ａ〜２１
１ｄに対応する第２ＴＦＴ２２６ａ〜２２６ｄは完全オ
ンとなり電流が流れる。結果として、第３ＴＦＴ２３１
を流れる電流から第２ＴＦＴ２２６ａ〜２２６ｄに流れ
る電流を引いた電流がＯＬＥＤ２１７に流れる。

【００７５】つづいて走査線２１０がローとなると、第
１ＴＦＴ２２１ａ〜２２１ｄはオフとなり、第２ＴＦＴ
２２６ａ〜２２６ｄのゲート・ソース電位差が維持さ
れ、結果として第２ＴＦＴ２２６ａ〜２２６ｄに流れる
電流は変化しない。

【００７６】実施の形態４によれば、実施の形態３同様
の効果が期待できる。

【００７７】以上、本発明を実施の形態１〜４をもとに
説明した。これらの実施の形態は例示であり、それらの
各構成要素や各処理プロセスの組合せにいろいろな変形
例が可能なこと、またそうした変形例も本発明の範囲に
あることは当業者に理解されるところである。そうした
変形例を以下に述べる。

【００７８】実施の形態３、４では、単に、それぞれの
第２ＴＦＴを単にオンオフを行うスイッチ素子として利
用しているが、当然、第２ＴＦＴをアナログ的に使用し
てもよい。その場合、データ線に入力される信号は、単
に「ハイ」「ロー」ではなく、「ハイ」から「ロー」の
間の任意の値であって、光学素子の光強度を一意に決定
する値が使用される。また、第２ＴＦＴの飽和ドレイン
電流の比を変えて階調度を柔軟に変える設定にしてもよ
い。例えば「１：２：４：８」の比にすることで、光学
素子の光強度は１６階調となる。

【００７９】実施の形態１〜４において、回路に使用さ
れたトランジスタは、ＴＦＴであったがこれに限る趣旨
ではなく、ＭＯＳ（Metal Oxide Semiconductor）構造
のＦＥＴなど様々な形態のトランジスタが想定できる。

【００８０】

【発明の効果】輝度データの書き込みの際、発生するで
あろうノイズを抑えることが期待できる。また、光学素
子の新たな駆動方式を提案するものであり、光学素子の
光強度制御を容易にすることが期待できる。

【図面の簡単な説明】

【図１】実施の形態１に係る表示装置の画素ひとつの
回路の図である。

【図２】実施の形態２に係る表示装置の画素ひとつの
回路の図である。

【図３】実施の形態３に係る表示装置の画素ひとつの
回路の図である。

【図４】実施の形態４に係る表示装置の画素ひとつの
回路の図である。

【図５】電流指定によるアクティブマトリックス型有
機ＥＬディスプレイのひとつの画素の回路の図である。

【符号の説明】

５１データ線、５７ＯＬＥＤ、６１第１ＴＦ
Ｔ、６６第２ＴＦＴ、７１第３ＴＦＴ、１５
１ａ〜１５１ｄデータ線、１５７ＯＬＥＤ、１
６１ａ〜１６１ｄ第１ＴＦＴ、１６６ａ〜１６６ｄ
第２ＴＦＴ、１７１第３ＴＦＴ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４２Ｇ０９Ｇ 3/20 ６４２Ｃ６７０６７０ＥＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 ＡＦターム(参考） 2H092 JA24 JA37 JA41 JB22 JB31 NA01 PA06 2H093 NA16 NA51 NC03 NC24 NC34 ND01 3K007 AB05 EB00 GA04 5C080 AA06 BB05 DD03 DD09 DD30 EE29 FF11 JJ03

Claims

【特許請求の範囲】

【請求項１】画素を構成する光学素子と、それを駆動
する駆動回路とを含み、この駆動回路は前記光学素子に
電流を流す主経路と、この主経路に流れる電流を減ずる
ために当該電流を逃がす副経路とを含み、前記光学素子
の光強度が前記副経路に流れる電流によって制御される
ことを特徴とする表示装置。
【請求項２】前記主経路および副経路に流れる電流の
合計を一定に保つ定電流回路をさらに含むことを特徴と
する請求項１に記載の表示装置。
【請求項３】前記副経路に並列にスイッチ素子を設
け、それらのスイッチ素子のオンオフの組合せによって
前記光強度が制御されることを特徴とする請求項１また
は２に記載の表示装置。
【請求項４】画素を構成する光学素子と、その画素に
与えるべき輝度データを前記光学素子に書き込む駆動回
路とを含み、前記駆動回路に減算回路を組み込むことに
よって、前記駆動回路の動作論理を前記輝度データにつ
いて負論理に構成したことを特徴とする表示装置。
【請求項５】一画素が、電流制御用トランジスタと、
光学素子と、減電流用トランジスタと、データ書込用ト
ランジスタとを含み、前記光学素子と減電流用トランジスタを並列に接続して
ひとつの系を設け、前記電流制御用トランジスタが出力する電流を前記系に
流し、前記データ書込用トランジスタは当該画素に対する走査
信号が活性化されたときデータ線上に現れていた電圧を
制御電圧として減電流用トランジスタへ印加するよう構
成されていることを特徴とする表示装置。
【請求項６】前記電流制御用トランジスタは、前記電
流を電源電圧から引き込むｐチャネル型トランジスタで
あり、前記減電流用トランジスタと前記データ書込用トランジ
スタはともにｎチャネル型トランジスタであり、前記制御電圧は負論理で与えられることを特徴とする請
求項５に記載の表示装置。
【請求項７】前記電流制御用トランジスタは、前記電
流を接地電圧へ流し出すｎチャネル型トランジスタであ
り、前記減電流用トランジスタはｐチャネル型トランジスタ
であり、前記データ書込用トランジスタはｎチャネル型トランジ
スタであり、前記制御電圧は負論理で与えられることを特徴とする請
求項５に記載の表示装置。