JP4565844B2 - アクティブマトリクス型発光表示パネルの駆動装置 - Google Patents

Description

この発明は、画素を構成する発光素子を例えばＴＦＴ（Thin Film Transistor）によってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子に対して効果的に逆バイアス電圧を加えることができるアクティブマトリクス型表示パネルの駆動装置に関する。

発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。

かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、前記したＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。

図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する基本的な回路構成の一例を示したものであり、この回路構成はコンダクタンスコントロール駆動方式と呼ばれている。図１においてＴＦＴにより構成されたＮチャンネル型走査選択用トランジスタＴr1のゲートは、走査選択線（走査ラインＡ1 ）に接続され、ソースＳはデータ線（データラインＢ1 ）に接続されている。また、この走査選択用トランジスタＴr1のドレインＤは、Ｐチャンネル型点灯駆動用トランジスタＴr2のゲートＧに接続されると共に、電荷保持用キャパシタＣ1 の一方の端子に接続されている。

前記点灯駆動用トランジスタＴr2のソースＳはキャパシタＣ1 の他方の端子に接続されると共に、パネル内に形成された共通陽極１１に接続されている。また点灯駆動用トランジスタＴr2のドレインＤは、有機ＥＬ素子Ｅ1 のアノード端子に接続され、この有機ＥＬ素子Ｅ1 のカソード端子は、パネル内に形成された例えば基準電位点（グランド）を構成する共通陰極１２に接続されている。

図２は、図１に示した各画素１０をマトリクス状に配列した表示パネル１５を模式的に示したものであり、各走査ラインＡ1 〜Ａn と、各データラインＢ1 〜Ｂm との交差位置の各々において、図１に示した回路構成の各画素１０がそれぞれ形成されている。そして、前記した構成においては、点灯駆動用トランジスタＴr2の各ソースＳが図２に示された共通陽極１１にそれぞれ接続され、各ＥＬ素子Ｅ1 のカソード端子が同じく図２に示された共通陰極１２にそれぞれ接続された構成とされている。そして、この回路において発光制御を実行する場合においては、スイッチ１６が図に示すようにグランドに接続される状態になされ、これにより共通陽極１１に対して電圧源＋ＶD が供給される。

この状態において、図１に示す走査選択用トランジスタＴr1のゲートＧに走査ラインを介してオン電圧Selectが供給されると、トランジスタＴr1はソースＳに供給されるデータラインからのデータ電圧Vdata に対応した電流を、ソースＳからドレインＤに流す。したがって、トランジスタＴr1のゲートＧがオン電圧の期間に、前記キャパシタＣ1 が充電され、その電圧がトランジスタＴr2のゲートＧに供給されて、トランジスタＴr2にはそのゲート電圧とソース電圧（Ｖgs）に基づいた電流を、ドレインＤからＥＬ素子Ｅ1 に流し、ＥＬ素子Ｅ1 を発光させる。

また、走査選択用トランジスタＴr1のゲートＧがオフ電圧になると、トランジスタＴr1はいわゆるカットオフとなり、トランジスタＴr1のドレインＤは開放状態となるものの、点灯駆動用トランジスタＴr2はキャパシタＣ1 に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子Ｅ1 の発光も維持される。

ところで有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、これに並列に接続された静電容量（寄生容量）を有しており、このダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。また、前記したＥＬ素子においては、発光に関与しない逆方向の電圧（逆バイアス電圧）を逐次印加することで、ＥＬ素子の発光寿命を延ばすことができることが知られている（例えば特許文献１参照）。また、前記したＥＬ素子においては、素子に逆バイアス電圧を印加することで、当該素子のリーク現象を自己リペアさせることができることも知られている（例えば特許文献２参照）。
特開２００２−１６９５１０号公報（段落００１２および図２） 特開２００１−１１７５３４号公報（段落００２３〜００２５および図８）

特許文献２には、前記した共通陽極１１と、共通陰極１２との間に逆バイアス電圧を印加することが示されている。既に説明した図２は前記特許文献２に示されたものであり、この図２における電圧源＋ＶB は、前記した逆バイアス電圧を印加する時に利用される。すなわち、逆バイアス電圧を印加する場合には、スイッチ１６は電圧源＋ＶB 側に切り換えられる。ここで、前記した＋ＶD と＋ＶB との関係は、＋ＶD ＜＋ＶB になされており、したがって、前記スイッチ１６の切り換えにより、ＶB −ＶD の逆バイアス電圧が共通陰極１２と共通陰極１１との間に印加される。したがって、図１に示すＥＬ素子Ｅ1 には、点灯駆動用トランジスタＴr2のドレインとソース間を介して逆バイアス電圧が印加されることになる。

前記した特許文献１および特許文献２に開示された逆バイアス印加手段によると、いずれにおいてもＥＬ素子に直列に接続された点灯駆動用トランジスタのドレインとソース間を介して、ＥＬ素子に対して逆バイアス電圧が印加されるようになされる。この場合、逆バイアス電圧を印加した時の点灯駆動用トランジスタのドレインとソース間のインピダンスは非常に高く、したがってこの間において大きな電圧降下が生ずるために、ＥＬ素子に対して十分な逆バイアス電圧を印加することが不可能となる。

特に前記した特許文献２に開示されたように、ＥＬ素子に逆バイアス電圧を印加することで、当該素子のリーク現象を自己リペアさせようとした場合には、素子に対して逆バイアスによる比較的大きな電流を流す必要があり、前記した構成の逆バイアス印加手段においては、この効果を十分に享受することは不可能である。

そこで、必ずしも前記したようにＥＬ素子のリーク現象を自己リペアさせることを目的としたものではないが、逆バイアス電圧の印加時に、ＥＬ素子に直列に接続された点灯駆動用トランジスタのドレインとソース間をバイパスさせる素子を備えた逆バイアス印加手段が特許文献３に開示されている。
特開２００２−３５８０４８号公報（段落００１７〜００２８および図１、図１７）

前記した特許文献３に示された逆バイアス印加手段の例を、図３（ａ）および（ｂ）に示している。また、図３（ｃ）はＥＬ素子に対して効果的に逆バイアス電圧を印加させる他の例を示している。なお、図３においては、コンダクタンスコントロール駆動方式の回路構成において、主に点灯駆動用トランジスタＴr2とＥＬ素子Ｅ1 、およびこれに対して付加された構成部分を示しており、既に説明した図１に示す走査選択用トランジスタＴr1の記載は省略している。

図３（ａ）に示す構成は、前記特許文献３において図１７として示されたものであり、点灯駆動用トランジスタＴr2のドレインとソース間に、逆バイアス電圧の印加時にバイパス素子として機能するダイオードＤ1 が接続されている。そして、点灯駆動用トランジスタＴr2のソース側と、ＥＬ素子Ｅ1 のカソード端子側には、順方向電圧もしくは逆方向電圧を印加させるために、選択スイッチＳＷ１およびＳＷ２が接続されている。

図３（ａ）に示す構成において、ＥＬ素子Ｅ1 を発光駆動させる場合においては、スイッチＳＷ１は高電位ＶＨan側に、スイッチＳＷ２は低電位ＶＬca側に選択され、これによりＥＬ素子Ｅ1 には点灯駆動用トランジスタＴr2を介して順方向電圧が印加される。それ故、既に説明したとおり、キャパシタＣ1 に蓄積された電荷に応じた発光駆動電流がＥＬ素子Ｅ1 に流され、ＥＬ素子Ｅ1 はこれにほぼ比例した輝度で発光動作がなされる。

一方、図３（ａ）に示す構成において、ＥＬ素子Ｅ1 に逆バイアス電圧を印加させる場合においては、スイッチＳＷ１およびＳＷ２は、それぞれ図に示す状態とは逆方向に切り換えられる。すなわち、スイッチＳＷ１は低電位ＶＬca側に、スイッチＳＷ２は高電位ＶＨan側に選択され、これによりＥＬ素子Ｅ1 には点灯駆動用トランジスタＴr2を介して逆バイアス電圧が印加される。

この時、点灯駆動用トランジスタＴr2のドレインとソース間のインピダンスは非常に高い状態になされるものの、前記ダイオードＤ1 がトランジスタＴr2のドレインおよびソース間に接続されているので、このダイオードＤ1 が前記逆バイアスによる順方向電圧を受けてオン状態となり、トランジスタＴr2をバイパスする素子として機能する。したがって、ＥＬ素子Ｅ1 にはダイオードＤ1 を介して効果的に逆バイアス電圧を印加させることができる。

次に図３（ｂ）に示す構成は、前記特許文献３において図１として示されたものであり、Ｐチャンネルにより構成された点灯駆動用トランジスタＴr2のソースとドレイン間に、同じくＰチャンネルにより構成された逆バイアス印加用トランジスタＴr3のソースとドレインが接続され、このトランジスタＴr3のゲートはソースに接続されている。この構成により、トランジスタＴr3は等価的には一方向性素子、すなわちダイオードとして機能する。このトランジスタＴr3により形成された等価的なダイオードは、図３（ａ）に基づいて説明したダイオードＤ1 と同様の作用効果を得ることができる。

次に図３（ｃ）に示す構成は、Ｎチャンネルにより構成された点灯駆動用トランジスタＴr2のソースとドレイン間に、同じくＮチャンネルにより構成された逆バイアス印加用トランジスタＴr4のドレインとソースがそれぞれ接続され、このトランジスタＴr4のゲートはトランジスタＴr4をオン・オフ駆動させる信号ラインに接続されている。そして、点灯駆動用トランジスタＴr2のドレインにＥＬ素子のカソード端子が直列接続され、これが図３（ａ）および図３（ｂ）と同様に、スイッチＳＷ１およびＳＷ２との間に接続されている。

この図３（ｃ）に示す構成において、ＥＬ素子Ｅ1 を発光駆動させる場合においては、スイッチＳＷ１およびＳＷ２は図に示した状態になされる。この時、逆バイアス印加用トランジスタＴr4のゲートには、前記信号ラインを介してトランジスタＴr4をカットオフ状態に制御するゲート制御電圧が供給される。したがって、ＥＬ素子Ｅ1 はキャパシタＣ1 に蓄積された電荷に応じた発光輝度で点灯される。

一方、ＥＬ素子Ｅ1 に逆バイアス電圧を印加させる場合においては、スイッチＳＷ１およびＳＷ２は、図に示す状態とは逆方向に切り換えられる。この時、逆バイアス印加用トランジスタＴr4のゲートには、前記信号ラインを介してトランジスタＴr4をオン状態に制御するゲート制御電圧が供給される。したがって、ＥＬ素子Ｅ1 には逆バイアス印加用トランジスタＴr4を介して効果的に逆バイアス電圧を印加させることができる。

ところで、図３（ａ）に示した構成においては、ＥＬ素子に逆バイアス電圧を有効に印加させるために、逆バイアス電圧によってオン状態になされるダイオードが使用されている。しかしながら、この種の発光表示パネルにおいては、ＥＬ素子をアクティブ駆動させるＴＦＴと同じプロセスパラメータで前記したダイオードを形成させることは非常に難しく、ダイオードとしての特性を十分に保証することが困難である。

また、図３（ｂ）に示した構成においては、逆バイアス電圧印加用トランジスタＴr3をＴＦＴにより構成することができるので、前記した走査選択用トランジスタＴr1および点灯駆動用トランジスタＴr2の形成時と同じプロセスパラメータで、これを同一画素内に形成させることが可能である。しかしながら、ＴＦＴのプロセスパラメータ等のばらつきによっては、前記逆バイアス電圧印加用トランジスタＴr3にリーク（漏れ）電流が発生し、このリーク電流はＥＬ素子を点灯駆動させる電流値に比較して無視できない状態に達する場合が生ずる。

図４は、このＴＦＴのＶｇｓ−Ｉｄ（ゲート・ソース間電圧対ドレイン電流）特性の一例を示すものであり、点灯駆動用トランジスタＴr2等を構成するＴＦＴの特性は、少ない電源数でモジュールを構成したいとする要請から、図４に示すように“Ｖｇｓ”がほぼ０ＶでＴＦＴがオフする閾値レベル（Ｔh0）とすることが望まれる。それ故、図３（ｂ）に示すように前記した逆バイアス印加用トランジスタＴr3を、点灯駆動用トランジスタＴr2等と同様のＶｇｓ−Ｉｄ特性とした場合、ＴＦＴのプロセスパラメータのばらつきによっては、Ｖｇｓがほぼ０Ｖの状態であってもドレイン電流がリークするという問題が発生する。

このために、図３（ｂ）に示した構成によると、ＥＬ素子を非点灯の状態に制御しているにもかかわらず、逆バイアス印加用トランジスタＴr3を介してＥＬ素子にリーク電流が流れ（以下、オフリークとも言う）、結果としてＥＬ素子が薄く点灯するという問題を招来させる。このために、表示パネルの製造歩留まりが低下したり、ＴＦＴ製造時のプロセスパラメータの管理が難しくなるなどの問題点を有している。

さらに、図３（ｃ）に示した構成においても、逆バイアス印加用のトランジスタＴr4をＴＦＴにより構成することができるので、同様に前記した走査選択用トランジスタＴr1および点灯駆動用トランジスタＴr2の形成時と同じプロセスパラメータで、これを同一画素内に形成させることが可能である。そして、逆バイアス印加用のトランジスタＴr4のゲートには、独立してオン・オフ制御用の電圧を供給することができるので、前記したオフリークの問題は解消させることができる。

しかしながら、図３（ｃ）に示す構成によると、逆バイアス印加用トランジスタＴr4のゲートに対してゲート制御電圧を供給するための専用の信号線が新たに必要となる。このために、表示パネルのエリアパフォーマンスを悪くし、結果として、表示パネルにおけるＥＬ素子の開口率を低下させるという技術的な課題が発生する。

この発明は、ＥＬ素子に逆バイアス電圧の印加手段を具備させた前記した各画素構成の問題点に着目してなされたものであり、ＥＬ素子に対して逆バイアス電圧を印加させるための素子を、ＥＬ素子をアクティブ駆動させるＴＦＴと同じ製造プロセスで形成させることができる表示パネルの駆動装置を提供することを課題とするものである。

加えて、この発明はＥＬ素子に対して逆バイアス電圧を印加するためのＴＦＴを駆動させるための信号線を新たに設けることなく、逆バイアス電圧の印加時および非印加時において、前記トランジスタのオンおよびオフ動作が確実になし得る表示パネルの駆動装置を提供することを課題とするものである。

前記した課題を解決するためになされたこの発明にかかる駆動装置の好ましい形態は、請求項１に記載のように、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型発光表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、前記逆バイアス印加用トランジスタのソースが前記点灯駆動用トランジスタにおける前記発光素子が接続されている側の端子に接続され、前記逆バイアス印加用トランジスタのドレインが前記点灯駆動用トランジスタにおける前記発光素子が接続されていない側の端子に接続され、前記逆バイアス印加用トランジスタのゲートは、当該逆バイアス印加用トランジスタのソースもしくはドレインに接続されていて、前記逆バイアス印加用トランジスタと前記点灯駆動用トランジスタが共にＮチャンネル型であり、前記逆バイアス印加用トランジスタのオン・オフ動作の閾値レベルは、前記点灯駆動用トランジスタの前記閾値レベルよりも、より高いレベルに設定された構成とされる。

また、この発明にかかる駆動装置の他の好ましい形態は、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型発光表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、少なくとも前記逆バイアス印加用トランジスタのソースが前記発光素子における前記点灯駆動用トランジスタが接続されている側の端子に接続されていて、前記逆バイアス印加用トランジスタがＰチャンネル型であり、前記点灯駆動用トランジスタがＮチャンネル型であり、かつ前記逆バイアス印加用トランジスタのオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型トランジスタの前記閾値レベルよりも、より深いレベルに設定された構成とされる。

さらに、この発明にかかる駆動装置の他の好ましい形態は、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型発光表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、少なくとも前記逆バイアス印加用トランジスタのソースが前記発光素子における前記点灯駆動用トランジスタが接続されている側の端子に接続されていて、前記逆バイアス印加用トランジスタがＮチャンネル型であり、前記点灯駆動用トランジスタがＰチャンネル型であり、かつ前記逆バイアス印加用トランジスタのオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型トランジスタの前記閾値レベルよりも、より高いレベルに設定された構成とされる。

以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。なお、以下の説明に用いられる各図おいては、前記した図１〜図３に基づいて説明した各部に相当する同一機能部分を同一符号で示している。また、以下の説明に用いられる各図における選択スイッチＳＷ１およびＳＷ２の状態は、ＥＬ素子Ｅ1 に順方向電圧を印加させる状態、すなわち点灯モードの状態を示しており、ＥＬ素子Ｅ1 に逆バイアス電圧を印加する逆バイアス電圧印加モードとする場合には、選択スイッチＳＷ１およびＳＷ２は図示とは逆の状態に切り換えられる。

さらに、以下に説明する図５〜図８に示す実施の形態においては、コンダクタンスコントロール駆動方式の画素構成において、主に点灯駆動用トランジスタＴr2とＥＬ素子Ｅ1 、およびこれに対して付加された構成部分を示しており、したがって既に説明した図１に示す走査選択用トランジスタＴr1の記載は省略した構成で示している。

先ず図５に示す構成は、この発明に係る好ましい実施の形態を示すものであり、この実施の形態においては点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴが使用されている。また逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加する逆バイアス印加用トランジスタＴr5もＰチャンネル型ＴＦＴが使用されている。

そして、逆バイアス印加用トランジスタＴr5のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr5のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr5のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr5はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

一方、この実施の形態においては、前記した点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr5の閾値レベルは、より深いレベルとなるように設定されている。図１９は、その閾値レベルの設定状況を説明するものであり、図５に示すＰチャンネル型の各トランジスタＴr2，Ｔr5におけるＶｇｓ−Ｉｄ（ゲート・ソース間電圧対ドレイン電流）特性を示している。ここで、特性Ａは逆バイアス印加用トランジスタＴr5のＶｇｓ−Ｉｄ特性を示すものであり、また特性Ｂは点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性を示すものである。

図１９に示されたように、逆バイアス印加用トランジスタＴr5（特性Ａ）のオン・オフ動作の閾値レベルＴh1は、点灯駆動用トランジスタＴr2（特性Ｂ）の閾値レベルＴh2に対して、より深いレベルとなるように設定されている。この様に閾値レベルを設定する手段としては、イオン打ち込み法や半導体膜の成膜時に不純物ガスを作用させるなどの方法で、ゲート絶縁層上の半導体膜に不純物を導入するチャンネルドープ法を利用することができる。

したがって、前記した逆バイアス印加用トランジスタＴr5は、選択スイッチＳＷ１およびＳＷ２が図に示す点灯モードになされた状態においては、より深いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr5のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、すでに説明したようにトランジスタＴr5を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr5は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図６に示す構成は、この発明に係る好ましい実施の形態を示すものであり、この実施の形態においても点灯駆動用トランジスタＴr2および逆バイアス印加用トランジスタＴr6は、共にＰチャンネル型ＴＦＴが使用されている。そして、この図６に示す実施の形態においては、ＥＬ素子Ｅ1 のアノード端子が選択スイッチＳＷ１側に、またＥＬ素子Ｅ1 に直列接続された点灯駆動用トランジスタＴr2のドレインが選択スイッチＳＷ２側に接続されている。

そして、この実施の形態においては、逆バイアス印加用トランジスタＴr6のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のソースに接続されていて、逆バイアス印加用トランジスタＴr6のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のドレインに接続されている。さらに逆バイアス印加用トランジスタＴr6のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr6はドレインからソースに向かって電流を流すことができる等価的なダイオードを形成している。

この実施の形態においても、前記した点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr6の閾値レベルは、より深いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr6のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ａのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ｂのように設定されている。

したがって、この図６に示した実施の形態においても、図５に示した実施の形態と同様の作用により、点灯モードになされた状態において逆バイアス印加用トランジスタＴr6を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr6は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図７に示す構成は、請求項１に記載した発明に対応する実施の形態を示すものであり、この実施の形態においては点灯駆動用トランジスタＴr2および逆バイアス印加用トランジスタＴr7は、共にＮチャンネル型ＴＦＴが使用されている。そして、この図７に示す実施の形態においては、ＥＬ素子Ｅ1 のカソード端子が選択スイッチＳＷ２側に、またＥＬ素子Ｅ1 に直列接続された点灯駆動用トランジスタＴr2のドレインが選択スイッチＳＷ１側に接続されている。

この図７に示す実施の形態においては、逆バイアス印加用トランジスタＴr7のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のソースに接続されていて、逆バイアス印加用トランジスタＴr7のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のドレインに接続されている。さらに逆バイアス印加用トランジスタＴr7のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr7はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

一方、この実施の形態においては、前記した点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr7の前記閾値レベルは、より高いレベルとなるように設定されている。図２０は、その閾値レベルの設定状況を説明するものであり、図７に示すＮチャンネル型の各トランジスタＴr2，Ｔr5におけるＶｇｓ−Ｉｄ（ゲート・ソース間電圧対ドレイン電流）特性を示している。ここで、特性Ｃは点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性を示すものであり、また特性Ｄは逆バイアス印加用トランジスタＴr7のＶｇｓ−Ｉｄ特性を示すものである。

図２０に示されたように、逆バイアス印加用トランジスタＴr7（特性Ｄ）のオン・オフ動作の閾値レベルＴh4は、点灯駆動用トランジスタＴr2（特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されている。

したがって、前記した逆バイアス印加用トランジスタＴr7は、選択スイッチＳＷ１およびＳＷ２が図７に示す点灯モードになされた状態においては、より高いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr7のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、トランジスタＴr7を介してＥＬ素子に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図７とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr7は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図８に示す構成は、請求項１に記載した発明に対応する実施の形態を示すものであり、この実施の形態においても点灯駆動用トランジスタＴr2および逆バイアス印加用トランジスタＴr8は、共にＮチャンネル型ＴＦＴが使用されている。そして、この図８に示す実施の形態においては、ＥＬ素子Ｅ1 のアノード端子が選択スイッチＳＷ１側に、またＥＬ素子Ｅ1 に直列接続された点灯駆動用トランジスタＴr2のソースが選択スイッチＳＷ２側に接続されている。

この図８に示す実施の形態においては、逆バイアス印加用トランジスタＴr8のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr8のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr8のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr8はドレインからソースに向かって電流を流すことができる等価的なダイオードを形成している。

この実施の形態においても、前記した点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr8の前記閾値レベルは、より高いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr8のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｄのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｃのように設定されている。

したがって、この図８に示した実施の形態においても、図６に示した実施の形態と同様の作用により、点灯モードになされた状態において逆バイアス印加用トランジスタＴr8を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr8は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図９に示す構成は、コンダクタンスコントロール駆動方式を採用したこの発明に係る好ましい実施の形態を示すものである。この実施の形態においてはＥＬ素子Ｅ1 のアノード端子が選択スイッチＳＷ１側に、またＥＬ素子Ｅ1 に直列接続された点灯駆動用トランジスタＴr2のソースが選択スイッチＳＷ２側に接続されている。そして、点灯駆動用トランジスタＴr2にＮチャンネル型ＴＦＴが用いられ、逆バイアス印加用トランジスタＴr9、および走査選択用トランジスタＴr1にはＰチャンネル型ＴＦＴが使用されている。

また、前記逆バイアス印加用トランジスタＴr9のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr9のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr9のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr9はドレインからソースに向かって電流を流すことができる等価的なダイオードを形成している。

この実施の形態においては、Ｐチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr9のオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型ＴＦＴトランジスタ、例えば走査選択用トランジスタＴr1の閾値レベルよりも、より深いレベルに設定されている。すなわち、図１９において逆バイアス印加用トランジスタＴr9のＶｇｓ−Ｉｄ特性は、特性Ａとなるように設定され、走査選択用トランジスタＴr1のＶｇｓ−Ｉｄ特性は、特性Ｂとなるように設定される。

この様に逆バイアス印加用トランジスタＴr9（特性Ａ）のオン・オフ動作の閾値レベルＴh1は、点灯駆動用トランジスタＴr9（特性Ｂ）の閾値レベルＴh2に対して、より深いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr9のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr9を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr9は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１０に示す構成は、コンダクタンスコントロール駆動方式を採用したこの発明に係る好ましい実施の形態を示すものである。この実施の形態においてはＥＬ素子Ｅ1 のカソード端子が選択スイッチＳＷ２側に、またＥＬ素子Ｅ1 に直列接続された点灯駆動用トランジスタＴr2のソースが選択スイッチＳＷ１側に接続されている。そして、点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴが用いられ、逆バイアス印加用トランジスタＴr10 、および走査選択用トランジスタＴr1にはＮチャンネル型ＴＦＴが使用されている。

また、逆バイアス印加用トランジスタＴr10 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr10 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr10 のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr10 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１０に示す実施の形態においては、Ｎチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr10 のオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型ＴＦＴ、例えば走査選択用トランジスタＴr1の閾値レベルよりも、より高いレベルに設定されている。すなわち、図２０において逆バイアス印加用トランジスタＴr10 のＶｇｓ−Ｉｄ特性は、特性Ｄとなるように設定され、走査選択用トランジスタＴr1のＶｇｓ−Ｉｄ特性は、特性Ｃとなるように設定される。

この様に逆バイアス印加用トランジスタＴr10 （特性Ｄ）のオン・オフ動作の閾値レベルＴh4が、走査選択用トランジスタＴr1の（特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr10 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr10 を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr10 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

以上説明した実施の形態は、いずれもコンダクタンスコントロール駆動方式の画素構成を対象としたものであるが、次の図１１および図１２に示す形態はカレントミラー動作により電荷保持用キャパシタへの書き込み処理を行なうカレントミラー駆動方式の画素構成を対象としたものである。

この図１１に示す構成においては、Ｐチャンネル型の点灯駆動用トランジスタＴr2にゲートが共通接続された同じくＰチャンネル型のミラー動作トランジスタＴr21 が対称的に備えられており、両トランジスタＴr2，Ｔr21 のソースが共通接続されて、そのソースとゲートと間に電荷保持用のキャパシタＣ1 が接続されている。

また、前記ミラー動作トランジスタＴr21 のゲートとドレイン間には同じくＰチャンネル型ＴＦＴで構成された走査選択用トランジスタＴr1が接続されており、この走査選択用トランジスタＴr1のオン動作により、トランジスタＴr2，Ｔr21 はカレントミラーとして機能する。また、走査選択用トランジスタＴr1のオン動作と共にＰチャンネル型ＴＦＴにより構成された書き込み用トランジスタＴr22 もオン動作されるように構成されており、これにより、書き込み用トランジスタＴr22 を介して書き込み用電流源Ｉd が接続されるように構成されている。

これにより、アドレス期間においては電源ＶＨanから、スイッチＳＷ１、トランジスタＴr21 ，Ｔr22 を介して書き込み用電流源Ｉd に至る電流経路が形成される。またカレントミラーの作用により、電流源Ｉd に流れる電流に対応した電流が、点灯駆動用トランジスタＴr2を介してＥＬ素子Ｅ1 に供給される。前記した動作によりキャパシタＣ1 には書き込み用電流源Ｉd に流れる電流値に対応したトランジスタＴr21 のゲート電圧が書き込まれる。そして、キャパシタＣ1 に前記ゲート電圧値が書き込まれた後には、走査選択用トランジスタＴr1はオフ状態になされ、点灯駆動用トランジスタＴr2は、キャパシタＣ1 に蓄積された電荷に基づいて所定の電流をＥＬ素子Ｅ1 に供給するように作用し、これにより、ＥＬ素子Ｅ1 の発光駆動が継続される。

図１１に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr11 具備され、当該トランジスタＴr11 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されている。また、逆バイアス印加用トランジスタＴr11 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr11 のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr11 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１１に示した実施の形態においても、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr11 の閾値レベルは、より深いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr11 のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ａのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ｂのように設定されている。

したがって、前記した逆バイアス印加用トランジスタＴr11 は、選択スイッチＳＷ１およびＳＷ２が図に示すように点灯モードになされた状態においては、より深いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr11 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、トランジスタＴr11 を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr11 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１１に示す実施の形態においてはカレントミラーとして機能する一対のトランジスタＴr2，Ｔr21 と逆バイアス印加用トランジスタＴr11 とが、共にＰチャンネル型ＴＦＴにより構成されているが、これらトランジスタＴr2，Ｔr21 ，Ｔr11 は共にＮチャンネル型ＴＦＴにより構成することもできる。この場合においては、カレントミラーを構成する点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr11 の閾値レベルは、より高いレベルとなるように設定される。

すなわち、逆バイアス印加用トランジスタＴr11 のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｄのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｃのように設定される。これにより、点灯モードになされた状態において逆バイアス印加用トランジスタＴr11 がオフリークが発生するのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr11 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１２はカレントミラー駆動方式の画素構成を対象としたこの発明に係る好ましい実施の形態を示すものである。この実施の形態においては、走査選択用トランジスタＴr1、点灯駆動用トランジスタＴr2、ミラー動作トランジスタＴr21 にＰチャンネル型ＴＦＴが用いられ、逆バイアス印加用トランジスタＴr10 および書き込み用トランジスタＴr22 にＮチャンネル型ＴＦＴが用いられている。

また、逆バイアス印加用トランジスタＴr12 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr12 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr12 のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr12 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１２に示す実施の形態においては、Ｎチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr12 のオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型ＴＦＴ、この実施の形態においては書き込み用トランジスタＴr22 の閾値レベルよりも、より高いレベルに設定されている。すなわち、図２０において逆バイアス印加用トランジスタＴr12 のＶｇｓ−Ｉｄ特性は、特性Ｄとなるように設定され、書き込み用トランジスタＴr22 のＶｇｓ−Ｉｄ特性は、特性Ｃとなるように設定される。

この様に逆バイアス印加用トランジスタＴr12 （特性Ｄ）のオン・オフ動作の閾値レベルＴh4が、書き込み用トランジスタＴr22 （特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr12 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr12 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr12 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１２に示した実施の形態においては点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr12 にＮチャンネル型ＴＦＴを用いた構成にされているが、これは点灯駆動用トランジスタＴr2にＮチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr12 にＰチャンネル型ＴＦＴを用いた構成とすることもできる。この場合においては、Ｐチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr12 のオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型ＴＦＴトランジスタの閾値レベルよりも、より深いレベルに設定される。

これにより、たとえ逆バイアス印加用トランジスタＴr12 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr12 がオフリークするのを避けることができる。また、逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr12 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

次に示す図１３および図１４に示す形態は電流プログラミング駆動方式の画素構成に採用した例を示している。図１３に示す構成においては、スイッチＳＷ１とＳＷ２との間に、共にＰチャンネル型ＴＦＴで構成された電源供給用トランジスタＴr24 および点灯駆動用トランジスタＴr2と、ＥＬ素子Ｅ1 の直列回路が挿入された構成とされている。

また、前記点灯駆動用トランジスタＴr2のソースとゲート間には電荷保持用のキャパシタＣ1 が接続され、同トランジスタＴr2のゲートとドレインとの間にはＰチャンネル型の走査選択用トランジスタＴr1が接続されている。また、点灯駆動用トランジスタＴr2のソースにはＰチャンネル型ＴＦＴにより構成された書き込み用トランジスタＴr25 を介して書き込み用電流源Ｉd が接続されるように構成されている。

図１３に示した構成においては、アドレッシング時において走査選択用トランジスタＴr1および書き込み用トランジスタＴr25 の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い点灯駆動用トランジスタＴr2もオンされ、点灯駆動用トランジスタＴr2を介して書き込み用電流源Ｉd からの電流が流れる。この時、書き込み用電流源Ｉd からの電流に対応した電圧がキャパシタＣ1 に保持される。

一方、ＥＬ素子の点灯動作時には走査選択用トランジスタＴr1および書き込み用トランジスタＴr25 は、共にオフ状態になされ、電源供給用トランジスタＴr24 がオンされる。これにより、点灯駆動用トランジスタＴr2のソース側に、スイッチＳＷ１を介して点灯駆動用電源ＶＨanが印加され、ＥＬ素子Ｅ1 のカソードにはスイッチＳＷ２を介してＶＬcaが印加される。点灯駆動用トランジスタＴr2のドレイン電流は、前記キャパシタＣ1 に保持された電荷によって決定され、ＥＬ素子Ｅ1 はこれにより点灯駆動される。

図１３に示す実施の形態においては、さらにＰチャンネル型ＴＦＴで構成された逆バイアス印加用トランジスタＴr13 が具備され、当該トランジスタＴr13 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されている。また、逆バイアス印加用トランジスタＴr13 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr13 のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr13 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１３に示した実施の形態においても、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr13 の閾値レベルは、より深いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr13 のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ａのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ｂのように設定されている。

したがって、前記した逆バイアス印加用トランジスタＴr13 は、選択スイッチＳＷ１およびＳＷ２が図に示すように点灯モードになされた状態においては、より深いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr13 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、トランジスタＴr13 を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr13 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１３に示す電流プログラミング駆動方式の画素構成においては、点灯駆動用トランジスタＴr2と逆バイアス印加用トランジスタＴr13 とが、共にＰチャンネル型ＴＦＴにより構成されているが、これらトランジスタＴr2，Ｔr13 は共にＮチャンネル型ＴＦＴにより構成することもできる。この場合においては、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr13 の閾値レベルは、より高いレベルとなるように設定される。

すなわち、逆バイアス印加用トランジスタＴr13 のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｄのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｃのように設定される。これにより、点灯モードになされた状態において逆バイアス印加用トランジスタＴr13 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr13 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１４は電流プログラミング駆動方式の画素構成を対象とした実施の形態を示すものである。この実施の形態においては、点灯駆動用トランジスタＴr2、電源供給用トランジスタＴr24 、書き込み用トランジスタＴr25 にＰチャンネル型ＴＦＴが用いられ、走査選択用トランジスタＴr1、逆バイアス印加用トランジスタＴr14 にＮチャンネル型ＴＦＴが用いられている。

また、逆バイアス印加用トランジスタＴr14 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr14 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr14 のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr14 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１４に示す実施の形態においては、Ｎチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr14 のオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型ＴＦＴ、この実施の形態においては走査選択用トランジスタＴr1の閾値レベルよりも、より高いレベルに設定されている。すなわち、図２０において逆バイアス印加用トランジスタＴr14 のＶｇｓ−Ｉｄ特性は、特性Ｄとなるように設定され、走査選択用トランジスタＴr1のＶｇｓ−Ｉｄ特性は、特性Ｃとなるように設定される。

この様に逆バイアス印加用トランジスタＴr14 （特性Ｄ）のオン・オフ動作の閾値レベルＴh4が、走査選択用トランジスタＴr1（特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr14 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr14 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr14 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１４に示した実施の形態においては点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr14 にＮチャンネル型ＴＦＴを用いた構成にされているが、これは点灯駆動用トランジスタＴr2にＮチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr14 にＰチャンネル型ＴＦＴを用いた構成とすることもできる。この場合においては、Ｐチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr14 のオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型ＴＦＴトランジスタの閾値レベルよりも、より深いレベルに設定される。

これにより、たとえ逆バイアス印加用トランジスタＴr14 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr14 がオフリークするのを避けることができる。また、逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr14 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１５および図１６に示す形態はこの発明を電圧プログラミング駆動方式の画素構成に採用した例を示している。図１５に示す構成においては、Ｐチャンネル型ＴＦＴで構成された点灯駆動用トランジスタＴr2に対して、同じくＰチャンネル型ＴＦＴで構成されたスイッチング用トランジスタＴr26 が直列接続され、さらに前記トランジスタＴr26 にＥＬ素子Ｅ1 が直列接続されている。そして、前記点灯駆動用トランジスタＴr2のソースがスイッチＳＷ１に、ＥＬ素子Ｅ1 のカソード端子がスイッチＳＷ２に接続されている。

また、電荷保持用のキャパシタＣ1 は点灯駆動用トランジスタＴr2のゲートとソース間に接続され、またＰチャンネル型ＴＦＴで構成された走査選択用トランジスタＴr1は、点灯駆動用トランジスタＴr2のゲートとドレイン間に接続されている。加えて、この電圧プログラミング駆動方式の画素構成においては、点灯駆動用トランジスタＴr2のゲートに対して、Ｐチャンネル型ＴＦＴで構成された書き込み用トランジスタＴr27 およびキャパシタＣ2 を介して、図示せぬデータラインよりデータ信号が供給されるように構成されている。

前記した電圧プログラミング駆動方式の画素構成においては、アドレッシング時において走査選択用トランジスタＴr1およびスイッチング用トランジスタＴr26 がオンされ、これに伴い点灯駆動用トランジスタＴr2のオン状態が確保される。次の瞬間にトランジスタＴr26 がオフされることにより、点灯駆動用トランジスタＴr2のドレイン電流は走査選択用トランジスタＴr1を介して点灯駆動用トランジスタＴr2のゲートに回り込む。これにより、点灯駆動用トランジスタＴr2のゲート・ソース間電圧が、トランジスタＴr2のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で点灯駆動用トランジスタＴr2はオフする。

そして、この時のゲート・ソース間のスレッショルド電圧がキャパシタＣ1 に保持され、このキャパシタ電圧によってＥＬ素子Ｅ1 の駆動電流が制御される。すなわち、この電圧プログラミング駆動方式においては、点灯駆動用トランジスタＴr2におけるスレッショルド電圧のばらつきを補償するように作用する。

図１５に示す実施の形態においては、さらにＰチャンネル型ＴＦＴで構成された逆バイアス印加用トランジスタＴr15 が具備され、当該トランジスタＴr15 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されている。また、逆バイアス印加用トランジスタＴr15 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr15 のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr15 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１５に示した実施の形態においても、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr15 の閾値レベルは、より深いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr15 のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ａのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ｂのように設定されている。

したがって、前記した逆バイアス印加用トランジスタＴr15 は、選択スイッチＳＷ１およびＳＷ２が図に示すように点灯モードになされた状態においては、より深いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr15 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、すでに説明したようにトランジスタＴr15 を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr15 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１５に示す電圧プログラミング駆動方式の画素構成においては、点灯駆動用トランジスタＴr2と逆バイアス印加用トランジスタＴr15 とが、共にＰチャンネル型ＴＦＴにより構成されているが、これらトランジスタＴr2，Ｔr15 は共にＮチャンネル型ＴＦＴにより構成することもできる。この場合においては、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr15 の閾値レベルは、より高いレベルとなるように設定される。

すなわち、逆バイアス印加用トランジスタＴr15 のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｄのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｃのように設定される。これにより、点灯モードになされた状態において逆バイアス印加用トランジスタＴr15 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr15 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１６は電圧プログラミング駆動方式の画素構成を対象とした他の実施の形態を示すものである。この実施の形態においては、走査選択用トランジスタＴr1、点灯駆動用トランジスタＴr2、スイッチング用トランジスタＴr26 にＰチャンネル型ＴＦＴが用いられ、逆バイアス印加用トランジスタＴr16 、書き込み用トランジスタＴr27 にＮチャンネル型ＴＦＴが用いられている。

また、逆バイアス印加用トランジスタＴr16 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr16 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr16 のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr16 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１６に示す実施の形態においては、Ｎチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr16 のオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型ＴＦＴ、この実施の形態においては書き込み用トランジスタＴr27 の閾値レベルよりも、より高いレベルに設定されている。すなわち、図２０において逆バイアス印加用トランジスタＴr16 のＶｇｓ−Ｉｄ特性は、特性Ｄとなるように設定され、書き込み用トランジスタＴr27 のＶｇｓ−Ｉｄ特性は、特性Ｃとなるように設定される。

この様に逆バイアス印加用トランジスタＴr16 （特性Ｄ）のオン・オフ動作の閾値レベルＴh4が、書き込み用トランジスタＴr27 （特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr16 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr16 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr16 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１６に示した実施の形態においては点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr16 にＮチャンネル型ＴＦＴを用いた構成にされているが、これは点灯駆動用トランジスタＴr2にＮチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr16 にＰチャンネル型ＴＦＴを用いた構成とすることもできる。この場合においては、Ｐチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr16 のオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型ＴＦＴトランジスタの閾値レベルよりも、より深いレベルに設定される。

これにより、たとえ逆バイアス印加用トランジスタＴr16 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr16 がオフリークするのを避けることができる。また、逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr16 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１７および図１８に示す形態はこの発明をいわゆるスレッショルド電圧補正駆動方式の画素構成に採用した例を示している。図１７に示す構成においては、Ｐチャンネル型ＴＦＴで構成された点灯駆動用トランジスタＴr2に対して、ＥＬ素子Ｅ1 が直列接続され、点灯駆動用トランジスタＴr2のソースがスイッチＳＷ１に、ＥＬ素子Ｅ1 のカソード端子がスイッチＳＷ２に接続されている。

また点灯駆動用トランジスタＴr2のゲート・ソース間に電荷保持用のキャパシタＣ1 が接続され、さらにＰチャンネル型ＴＦＴで構成された走査選択用トランジスタＴr1のドレインと点灯駆動用トランジスタＴr2のゲートとの間にはＰチャンネル型ＴＦＴで構成された２つのトランジスタＴr28 とＴr29 の並列接続体が挿入されている。

なお、２つのトランジスタＴr28 とＴr29 の並列接続体においては、それぞれのゲートとドレインが短絡状態になされており、実質的にトランジスタＴr28 とＴr29 のソース・ゲート間が逆並列に接続された構成にされている。したがって、トランジスタＴr28 とＴr29 は走査選択用トランジスタＴr1から点灯駆動用トランジスタＴr2のゲートに向かってスレッショルド特性を与える電圧生成素子として機能する。すなわち、トランジスタＴr28 とＴr29 からなる電圧生成素子は、点灯駆動用トランジスタＴr2のスレッショルド電圧に相当する電圧をレベルシフトして、点灯駆動用トランジスタＴr2のゲートに供給することになる。

この構成によると、１つの画素内に形成された互いのトランジスタにおけるスレッショルド特性は非常に近似した特性になされるので、点灯駆動用トランジスタＴr2のスレッショルド特性を効果的にキャンセルさせることができる。

図１７に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr17 が具備され、当該トランジスタＴr17 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されている。また、逆バイアス印加用トランジスタＴr17 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr17 のゲートは、それ自身のドレインに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr17 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１７に示した実施の形態においても、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr17 の閾値レベルは、より深いレベルとなるように設定されている。すなわち、逆バイアス印加用トランジスタＴr17 のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ａのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図１９に示す特性Ｂのように設定されている。

したがって、前記した逆バイアス印加用トランジスタＴr17 は、選択スイッチＳＷ１およびＳＷ２が図に示すように点灯モードになされた状態においては、より深いオン電圧として作用するので、たとえ逆バイアス印加用トランジスタＴr17 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、トランジスタＴr17 を介してＥＬ素子Ｅ1 に順方向電流を流すオフリークが発生するのを避けることができる。また、選択スイッチＳＷ１およびＳＷ２が、図とは逆方向に切り換えられて逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr17 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１７に示すスレッショルド電圧補正駆動方式の画素構成においては、点灯駆動用トランジスタＴr2と逆バイアス印加用トランジスタＴr17 とが、共にＰチャンネル型ＴＦＴにより構成されているが、これらトランジスタＴr2，Ｔr17 は共にＮチャンネル型ＴＦＴにより構成することもできる。この場合においては、点灯駆動用トランジスタＴr2のオン・オフ動作の閾値レベルに対して、逆バイアス印加用トランジスタＴr17 の閾値レベルは、より高いレベルとなるように設定される。

すなわち、逆バイアス印加用トランジスタＴr17 のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｄのように設定され、また点灯駆動用トランジスタＴr2のＶｇｓ−Ｉｄ特性は、図２０に示す特性Ｃのように設定される。これにより、点灯モードになされた状態において逆バイアス印加用トランジスタＴr17 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr17 は十分にオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

図１８はスレッショルド電圧補正駆動方式の画素構成を対象とした他の実施の形態を示すものである。この実施の形態においては、点灯駆動用トランジスタＴr2、スレッショルド電圧を生成する２つのトランジスタＴr28 とＴr29 にＰチャンネル型ＴＦＴが用いられ、走査選択用トランジスタＴr1、逆バイアス印加用トランジスタＴr18 にＮチャンネル型ＴＦＴが用いられている。

また、逆バイアス印加用トランジスタＴr18 のソースはＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されている側の端子、すなわちトランジスタＴr2のドレインに接続されていて、逆バイアス印加用トランジスタＴr18 のドレインは、ＥＬ素子Ｅ1 における点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちトランジスタＴr2のソースに接続されている。さらに逆バイアス印加用トランジスタＴr18 のゲートは、それ自身のソースに接続されている。この構成により、前記した逆バイアス印加用トランジスタＴr18 はソースからドレインに向かって電流を流すことができる等価的なダイオードを形成している。

この図１８に示す実施の形態においては、Ｎチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr18 のオン・オフ動作の閾値レベルが、画素内の他のＮチャンネル型ＴＦＴ、この実施の形態においては走査選択用トランジスタＴr1の閾値レベルよりも、より高いレベルに設定されている。すなわち、図２０において逆バイアス印加用トランジスタＴr18 のＶｇｓ−Ｉｄ特性は、特性Ｄとなるように設定され、走査選択用トランジスタＴr1のＶｇｓ−Ｉｄ特性は、特性Ｃとなるように設定される。

この様に逆バイアス印加用トランジスタＴr18 （特性Ｄ）のオン・オフ動作の閾値レベルＴh4が、走査選択用トランジスタＴr1（特性Ｃ）の閾値レベルＴh3に対して、より高いレベルとなるように設定されているので、たとえ逆バイアス印加用トランジスタＴr18 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr18 がオフリークするのを避けることができる。また逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr18 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

なお、図１８に示した実施の形態においては点灯駆動用トランジスタＴr2にＰチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr18 にＮチャンネル型ＴＦＴを用いた構成にされているが、これは点灯駆動用トランジスタＴr2にＮチャンネル型ＴＦＴを用い、逆バイアス印加用トランジスタＴr18 にＰチャンネル型ＴＦＴを用いた構成とすることもできる。この場合においては、Ｐチャンネル型ＴＦＴにより構成された逆バイアス印加用トランジスタＴr18 のオン・オフ動作の閾値レベルが、画素内の他のＰチャンネル型ＴＦＴトランジスタの閾値レベルよりも、より深いレベルに設定される。

これにより、たとえ逆バイアス印加用トランジスタＴr18 のＶｇｓ−Ｉｄ特性にばらつきが発生したとしても、点灯モードになされた状態において逆バイアス印加用トランジスタＴr18 がオフリークするのを避けることができる。また、逆バイアス印加モードになされた場合においては、逆バイアス印加用トランジスタＴr18 は十分なオン動作状態になされ、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。

従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示した結線図である。 図１に示した各画素の回路構成を、表示パネルに配列した状態を模式的に示した平面図である。 発光素子に対して逆バイアス電圧を印加する従来の各手段を説明する結線図である。 図３（ｂ）に示す従来の手段を採用した場合の問題点を説明するトランジスタのＶｇｓ−Ｉｄ特性図である。 この発明にかかる駆動装置をコンダクタンスコントロール駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。 同じく第２の形態を示した画素部の結線図である。 同じく第３の形態を示した画素部の結線図である。 同じく第４の形態を示した画素部の結線図である。 同じく第５の形態を示した画素部の結線図である。 同じく第６の形態を示した画素部の結線図である。 この発明にかかる駆動装置をカレントミラー駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。 同じく第２の形態を示した画素部の結線図である。 この発明にかかる駆動装置を電流プログラミング駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。 同じく第２の形態を示した画素部の結線図である。 この発明にかかる駆動装置を電圧プログラミング駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。 同じく第２の形態を示した画素部の結線図である。 この発明にかかる駆動装置をスレッショルド電圧補正駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。 同じく第２の形態を示した画素部の結線図である。 Ｐチャンネル型ＴＦＴを対象とした閾値レベルの設定状況を説明する特性図である。 Ｎチャンネル型ＴＦＴを対象とした閾値レベルの設定状況を説明する特性図である。

符号の説明

１０ 画素
Ａ1 〜Ａn 走査ライン（走査線）
Ｂ1 〜Ｂm データライン（データ線）
Ｃ1 キャパシタ
Ｅ1 発光素子（有機ＥＬ素子）
ＳＷ１，ＳＷ２ 選択スイッチ
Ｔr1 走査選択用トランジスタ
Ｔr2 点灯駆動用トランジスタ
Ｔr5〜Ｔr18 逆バイアス印加用トランジスタ
ＶＨan 高電位点
ＶＬca 低電位点

Claims (5)

1. 点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型発光表示パネルの駆動装置であって、
   前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、
   前記逆バイアス印加用トランジスタのソースが前記点灯駆動用トランジスタにおける前記発光素子が接続されている側の端子に接続され、前記逆バイアス印加用トランジスタのドレインが前記点灯駆動用トランジスタにおける前記発光素子が接続されていない側の端子に接続され、前記逆バイアス印加用トランジスタのゲートは、当該逆バイアス印加用トランジスタのソースもしくはドレインに接続されていて、
   前記逆バイアス印加用トランジスタと前記点灯駆動用トランジスタが共にＮチャンネル型であり、前記逆バイアス印加用トランジスタのオン・オフ動作の閾値レベルは、前記点灯駆動用トランジスタの前記閾値レベルよりも、より高いレベルに設定されていることを特徴とするアクティブマトリクス型発光表示パネルの駆動装置。
2. 前記各トランジスタと発光素子とによる画素構成が、カレントミラー駆動方式の回路構成になされていることを特徴とする請求項１に記載のアクティブマトリクス型発光表示パネルの駆動装置。
3. 前記各トランジスタと発光素子とによる画素構成が、電流プログラミング駆動方式の回路構成になされていることを特徴とする請求項１に記載のアクティブマトリクス型発光表示パネルの駆動装置。
4. 前記各トランジスタと発光素子とによる画素構成が、電圧プログラミング駆動方式の回路構成になされていることを特徴とする請求項１に記載のアクティブマトリクス型発光表示パネルの駆動装置。
5. 前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項４のいずれかに記載のアクティブマトリクス型発光表示パネルの駆動装置。

Images