JP4858351B2

JP4858351B2 - 電気光学装置

Info

Publication number: JP4858351B2
Application number: JP2007202628A
Authority: JP
Inventors: 利幸河西; 陽一今村; 徳郎小澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-05-19
Filing date: 2007-08-03
Publication date: 2012-01-18
Anticipated expiration: 2024-03-23
Also published as: JP2008020923A

Description

本発明は、電流により駆動される電流駆動素子を発光素子として用いた電気光学装置に
関する。

近年、液晶を用いた表示装置（以下、ディスプレイという）は薄型表示装置として普及
しつつある。このタイプのディスプレイは、ＣＲＴのディスプレイに比べて低消費電力で
省スペースである。したがって、このようなディスプレイの利点を活かし、より低消費電
力で、より省スペースのディスプレイを製造することが重要となる。

また、このようなタイプの表示装置に、液晶ではなく電流駆動型発光素子を用いて表示
を行うものがある。この電流駆動型発光素子は、液晶とは異なり、電流が供給されること
により発光する自発光素子であるため、バックライトが不要であり、低消費電力化という
市場の要求に対応することができる。さらに高い視野角、高いコントラスト比等の面で優
れた表示性能を有している。このような電流駆動型発光素子の中でもＥＬ素子は、大面積
化、高精細化、フルカラー化を図ることができるので、ディスプレイには特に適している
。

このＥＬ素子の中でも、有機ＥＬ素子は、高い量子効率のため注目されている。

このような、有機ＥＬ素子を駆動する回路（画素回路）としては、例えば図１０（ａ）
に示すようなものが提案されている。図１０（ｂ）は、図１０（ａ）の回路動作を示すタ
イミングチャートである。図１０（ａ）の画素回路は、２つのトランジスタ、すなわちＮ
型トランジスタＴ８，Ｐ型トランジスタＴ９と、データ保持用の保持キャパシタＣと、有
機ＥＬ素子１１とから構成されている。そして、ゲート線１２によってトランジスタＴ９
のスイッチング動作を行ってデータ線から供給されたデータ信号Ｖｄａｔａを電荷として
保持キャパシタＣに保持し、この保持キャパシタＣで保持された電荷によりトランジスタ
Ｔ８が導通状態となり、データ信号Ｖｄａｔａに対応する電流量が有機ＥＬ素子１１に供
給され、有機ＥＬ素子１１が発光する（例えば、特許文献１）。

ＷＯ９８／３６４０７号公報

ところで、例えば、有機ＥＬ素子などのように電流駆動型素子は電圧よりも電流で制御
するほうがより容易である。これは、有機ＥＬ素子は電流量に対して輝度が決定されるの
で、データ信号として電流を用いたほうがより制御が正確であるためである。さらに、例
えば、Ｎ型、Ｐ型というように複数の極性を持つトランジスタの組み合わせによって画素
回路を構成する場合、どちらか一方の極性のトランジスタのみで構成する場合に比べて、
トランジスタの製造プロセスが複雑になる。そこで、本発明の目的の一つは、画素回路に
供給するデータ信号として電流を用いることができ、なおかつ、画素回路の構成トランジ
スタの極性を統一させることにある。

さらに、トランジスタの製造プロセスによっては、トランジスタの極性としてＮ型しか
実現できない場合がある。そこで、本発明の目的の一つは、画素回路を構成するトランジ
スタをすべてＮ型で統一することにある。

さらに、有機ＥＬ素子の製造プロセスによっては、有機ＥＬ素子の陰極を複数の画素回
路間で共通構造にしなければならない場合がある。そこで、本発明の目的の一つは、有機
ＥＬ素子の陰極を複数の画素回路間で共通化することにある。

さらに、画素回路を構成するトランジスタに、アモルファスシリコントランジスタが含
まれている場合、画素回路の動作条件次第では、アモルファスシリコントランジスタの閾
値電圧がシフトする場合がある。そこで、本発明の目的の一つは、画素回路にアモルファ
スシリコントランジスタを含む場合に、アモルファスシリコントランジスタの閾値電圧シ
フトを回復させる機能を設けることにある。

上記課題を解決するために、本発明の電気光学装置は、アクティブマトリクス駆動法に
よって駆動され、陽極と陰極を有する発光素子と前記発光素子の発光の階調を調節するた
めの回路とをそれぞれ含む複数の単位回路がマトリクス状に配列された単位回路マトリク
スと、前記単位回路マトリクスの行方向に沿って配列された単位回路群にそれぞれ接続さ
れた複数のゲート線と、前記単位回路マトリクスの列方向に沿って配列された単位回路群
にそれぞれ接続された複数のデータ線とを備え、前記データ線を通じて前記単位回路に流
れる電流の大きさに基づいて前記発光素子の発光の階調が制御され、前記単位回路に含ま
れる複数のトランジスタの極性がすべて同じであることを特徴とする。

これにより、単位回路に供給するデータ信号として電流を用いることができ、発光素子
である有機ＥＬ素子の制御の高精度化が実現できる。さらに、単位回路に含まれるトラン
ジスタの極性がすべて同一であるため、異なる極性のトランジスタを組み合わせるよりも
製造プロセスの簡素化や製造歩留まりの向上が期待できる。

上述した電気光学装置において、前記単位回路に含まれる複数のトランジスタの極性は
すべてＮ型であることが好ましい。

この場合は、Ｎ型のトランジスタしか用いることができない製造プロセスにおいても本
発明が適用できることになる。そのため、トランジスタの製造プロセスにおける制約条件
が少なくなることになり製造費用の削減が期待できる。

上述した電気光学装置において、前記発光素子の陰極は複数の前記単位回路間で共通接
続されることが好ましい。

この場合は、有機ＥＬ素子の製造において、陰極を共通化しなければならない製造プロ
セスにおいても本発明を適用できる。したがって、有機ＥＬの製造プロセスにおける制約
条件が少なくなることになり製造費用の削減が期待できる。

また、本発明の電気光学装置は、前記単位回路に含まれるトランジスタの動作状態を変
化させる機能を持つ特性調整回路を備えることを特徴とする。

上述した電気光学装置において、前記特性調整回路は前記単位回路に含まれる所定トラ
ンジスタのソースとドレインの関係を入れ替える機能を持つことが好ましい。

この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合にお
いて、そのトランジスタの閾値電圧シフトを回復させることが可能となる。

また、本発明の電気光学装置は、前記特性調整回路が電位固定回路を含み、前記電位固
定回路が前記単位回路に含まれる所定トランジスタのゲートまたはソースまたはドレイン
のうち少なくとも一つの端子の電位を所定電位に固定する機能を有することを特徴とする
。

これにより、単位回路にアモルファスシリコントランジスタが含まれる場合において、
そのトランジスタの閾値電圧シフトを回復させることが可能となる。

上述した電気光学装置において、前記特性調整回路は電位固定回路を含み、前記電位固
定回路は前記単位回路に含まれる所定トランジスタのゲートを該トランジスタのソースよ
りも低い電圧に設定する機能を有することが好ましい。

上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを
含み、前記特性調整回路は前記アモルファスシリコントランジスタのソースとドレインの
関係を入れ替える機能を有することが好ましい。

この場合は、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが
可能となる。

上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを
含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートまたはソース
またはドレインのうち少なくとも一つの端子の電位を所定電位に固定する機能を有するこ
とが好ましい。

この場合も、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが
可能となる。

上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを
含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートを該アモルフ
ァスシリコントランジスのソースよりも低い電圧に設定する機能を有することが好ましい
。

また、本発明の電気光学装置は、前記単位回路内に前記有機ＥＬ素子の電流経路を遮断
する電流遮断手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のうちの
少なくとも一部の期間において、前記電流遮断手段を活性状態に設定する機能を有するこ
とを特徴とする。

これにより、データ線を介して単位回路に電流を流す期間、すなわち、単位回路への電
流書き込み期間において、電流書き込み経路から有機ＥＬ素子を排除することが可能とな
る。大きな寄生抵抗を持つ有機ＥＬ素子を電流書き込み経路から電気的に除外することで
、電流書き込み動作に必要な時間を短縮できる。

また、本発明の電気光学装置は、前記単位回路内に前記有機ＥＬ素子の陽極と陰極との
間を接続する短絡手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のう
ちの少なくとも一部の期間において、前記短絡手段を活性状態に設定する機能を有するこ
とを特徴とする。

これにより、単位回路への電流書き込み期間において、電流書き込み経路の抵抗を小さ
くできるので、電流書き込み動作に必要な時間を短縮できる。

次に、本発明の電気光学装置の駆動方法は、陽極と陰極を有する発光素子と前記発光素
子の発光の階調を調節するための回路とをそれぞれ含む複数の単位回路がマトリクス状に
配列された単位回路マトリクスと、前記単位回路マトリクスの行方向に沿って配列された
単位回路群にそれぞれ接続された複数のゲート線と、前記単位回路マトリクスの列方向に
沿って配列された単位回路群にそれぞれ接続された複数のデータ線とを備え、アクティブ
マトリクス駆動法が用いられる電気光学装置を駆動するものであって、前記単位回路に含
まれる複数のトランジスタの極性がすべて同じであり、前記データ線を通じて前記単位回
路に流れる電流の大きさに基づいて前記発光素子の発光の階調が制御されることを特徴と
する。

これにより、単位回路に供給するデータ信号として電流を用いることができ、有機ＥＬ
素子の制御の高精度化が実現できる。さらに、単位回路に含まれる複数のトランジスタの
極性がすべて同一であるため、異なる極性のトランジスタを組み合わせるよりも製造プロ
セスの簡素化や製造歩留まりの向上が期待できる。

また、本発明の電気光学装置の駆動方法は、特性調整回路を備え、前記特性調整回路が
前記単位回路に含まれるトランジスタの動作状態を変化させることを特徴とする。

上述した電気光学装置の駆動方法において、前記特性調整回路は前記単位回路に含まれ
る所定トランジスタのソースとドレインの関係を入れ替えることが好ましい。

上述した電気光学装置の駆動方法において、前記特性調整回路は電位固定回路を含み、
前記電位固定回路は前記単位回路に含まれる所定トランジスタのゲートまたはソースまた
はドレインのうち少なくとも一つの端子の電位を所定電位に固定することが好ましい。

上述した電気光学装置の駆動方法において、前記特性調整回路は電位固定回路を含み、
前記電位固定回路は前記単位回路に含まれるトランジスタのゲートを該トランジスタのソ
ースよりも低い電圧に設定することが好ましい。

上述した電気光学装置の駆動方法において、前記単位回路はアモルファスシリコントラ
ンジスタを含み、前記特性調整回路は前記アモルファスシリコントランジスタのソースと
ドレインの関係を入れ替えることが好ましい。

上述した電気光学装置の駆動方法において、前記単位回路はアモルファスシリコントラ
ンジスタを含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートま
たはソースまたはドレインのうち少なくとも一つの端子の電位を所定電位に固定すること
が好ましい。

また、本発明の電気光学装置の駆動方法は、前記単位回路内に前記有機ＥＬ素子の電流
経路を遮断する電流遮断手段を備え、前記データ線を通じて前記単位回路に電流を流す期
間のうちの少なくとも一部の期間において、前記電流遮断手段を活性状態に設定すること
を特徴とする。

これにより、単位回路への電流書き込み期間において、電流書き込み経路から有機ＥＬ
素子を電気的に除外することが可能となる。大きな寄生抵抗を持つ有機ＥＬ素子を電流書
き込み経路から排除することで、電流書き込み動作に必要な時間を短縮できる。

また、本発明の電気光学装置の駆動方法は、前記単位回路内に前記有機ＥＬ素子の陽極
と陰極との間を接続する短絡手段を備え、前記データ線を通じて前記単位回路に電流を流
す期間のうちの少なくとも一部の期間において、前記短絡手段を活性状態に設定すること
を特徴とする。

（第１実施形態）
以下、本発明の実施の形態を図面に基づいて説明する。図１は、単位回路マトリクス１
０００を示す図である。単位回路マトリクス１０００は、マトリクス状に配列された複数
の単位回路１０１を有している。単位回路１０１のマトリクスには、その列方向に沿って
伸びる複数のデータ線と、行方向に沿って伸びる複数のゲート線とがそれぞれ接続されて
いる。

まず、第１実施形態を説明する。図２（ａ）は、第１実施形態における電気光学装置に
設けられる単位回路、すなわち画素回路の構成を示す回路図である。画素回路１０１は、
陽極と陰極を有する発光素子である有機ＥＬ素子１と、前記有機ＥＬ素子１の発光の階調
を調節するための回路を構成するトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４と、前記画素回路
の行方向に沿って接続されるゲート線と、前記画素回路の列方向に沿って接続されるデー
タ線４と、を備えている。データ保持用の保持キャパシタＣは、前記データ線から供給さ
れる電流に応じてトランジスタＴ１のゲート／ソース間電圧を保持するためのものである
。ここで、ゲート線は、２本のサブゲート線２，３を含んでいる。

画素回路１０１は、データ線４に流れる電流値に応じて有機ＥＬ素子１の階調を調節す
る電流プログラム回路である。具体的には、この画素回路１０１は、有機ＥＬ素子１の他
に、第１のトランジスタＴ１，第２のトランジスタＴ２，第３のトランジスタＴ３，第４
のトランジスタＴ４と、保持キャパシタＣとを有している。保持キャパシタＣは、データ
線４を介して供給されたデータ信号に応じた電荷を保持し、これによって、有機ＥＬ素子
１の発光の階調を調節するためのものである。すなわち、保持キャパシタＣは、データ線
４に流れる電流に応じた電圧を保持する電圧保持手段に相当する。有機ＥＬ素子１は、フ
ォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので、ここではダイオー
ドの記号で描かれている。

トランジスタＴ１のソースは有機ＥＬ素子１に接続されている。また、トランジスタＴ
１のドレインは、トランジスタＴ４を介して電源電位ＶＤＤに接続されている。トランジ
スタＴ２のドレインは、トランジスタＴ３のソースと、トランジスタＴ４のソースと、ト
ランジスタＴ１のドレインと、にそれぞれ接続されている。トランジスタＴ２のソースは
、トランジスタＴ１のゲートに接続されている。保持キャパシタＣは、トランジスタＴ１
のソースとゲートとの間に接続されている。トランジスタＴ３のドレインは、データ線４
に接続されている。有機ＥＬ素子１は、トランジスタＴ１のソースと接地電位ＶＳＳとの
間に接続されている。トランジスタＴ２，Ｔ３のゲートは、第１のサブゲート線２に共通
に接続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続さ
れている。

トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッ
チングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオ
ン状態に保たれるスイッチングトランジスタである。また、トランジスタＴ１は、有機Ｅ
Ｌ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の
電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。

図２（ｂ）は、画素回路１０１の通常の動作を示すタイミングチャートである。ここで
は、第１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２
と、データ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬとが示され
ている。

駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとを含んでいる。ここで
、「駆動周期Ｔｃ」とは、電気光学装置におけるすべての有機ＥＬ素子１の発光階調が１
回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の
更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回路群の階調
が順次更新される。例えば、３０Ｈｚで全画素回路の階調が更新される場合には、駆動周
期Ｔｃは約３３ｍｓである。

「プログラミング期間Ｔｐｒ」は、有機ＥＬ素子１の発光の階調を画素回路１０１内に
設定する期間である。本明細書では、画素回路１０１への階調の設定を「プログラミング
」と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、ゲート線の総数Ｎが４８０
本である場合には、プログラミング周期Ｔｐｒは約６９μｓ（＝３３ｍｓ／４８０）以下
になる。

プログラミング期間Ｔｐｒでは、まず、第２のサブゲート信号３をＬレベルに設定して
トランジスタＴ４をオフ状態（閉状態）に保つ。次に、データ線４に発光階調に応じた電
流値Ｉｄａｔａを流しながら、第１のサブゲート信号２をＨレベルに設定してトランジス
タＴ２，Ｔ３をオン状態（開状態）にする。この電流値Ｉｄａｔａは、有機ＥＬ素子１の
発光の階調に応じた値に設定されている。

保持キャパシタＣは、トランジスタＴ１（駆動トランジスタ）を流れる電流値Ｉｄａｔ
ａに対応した電荷を保持した状態となる。この結果、トランジスタＴ１のゲート／ソース
間には、保持キャパシタ１に記憶された電圧が印加される。なお、本明細書では、プログ
ラミングに用いられるデータ信号の電流値Ｉｄａｔａを「プログラミング電流値Ｉｄａｔ
ａ」と呼ぶ。

プログラミングが終了すると、第１のサブゲート信号２がＬレベルに設定されトランジ
スタＴ２，Ｔ３がオフ状態となり、また、データ線４に流れるデータ信号Ｉｄａｔａが停
止される。

発光期間Ｔｅｌでは、第１のサブゲート信号２をＬレベルに維持してトランジスタＴ２
，Ｔ３をオフ状態に保ったまま、第２のサブゲート信号３をＨレベルに設定してトランジ
スタＴ４をオン状態に設定する。保持キャパシタＣには、プログラミング電流値Ｉｄａｔ
ａに対応した電圧が予め記憶されているので、トランジスタＴ１にはプログラミング電流
値Ｉｄａｔａとほぼ同じ電流が流れる。従って、有機ＥＬ素子１にもプログラミング電流
値Ｉｄａｔａとほぼ同じ電流が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。

図３（ａ）は、第１実施形態における別の画素回路例である。図３（ａ）におけるトラ
ンジスタＴ１のソースは接地電位ＶＳＳに接続されている。また、トランジスタＴ１のド
レインは、トランジスタＴ４を介して有機ＥＬ素子１に接続されている。トランジスタＴ
２のドレインは、トランジスタＴ３のソースと、トランジスタＴ４のソースと、トランジ
スタＴ１のドレインと、にそれぞれ接続されている。トランジスタＴ２のソースは、トラ
ンジスタＴ１のゲートに接続されている。保持キャパシタＣは、トランジスタＴ１のソー
スとゲートとの間に接続されている。トランジスタＴ３のドレインは、データ線４に接続
されている。有機ＥＬ素子１は、トランジスタＴ４のドレインと電源電位ＶＤＤとの間に
接続されている。トランジスタＴ２，Ｔ３のゲートは、第１のサブゲート線２に共通に接
続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続されて
いる。

トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッ
チングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオ
ン状態に保たれるスイッチングトランジスタであると同時に、プログラミング期間Ｔｐｒ
において有機ＥＬ素子１の電流経路を遮断する電流遮断手段としても機能する。また、ト
ランジスタＴ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタで
ある。トランジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量
）によって制御される。

図３（ｂ）は、図３（ａ）の画素回路の動作を示すタイミングチャートであるが動作原
理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図３（ａ）の画素回
路は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路に有機ＥＬ素子１が含
まれない点で図２（ａ）の画素回路と異なっている。この点は、Ｉｄａｔａの駆動負荷軽
減に効果を発揮する。

図１１（ａ）は、第１実施形態における別の画素回路例である。図１１（ａ）における
トランジスタＴ１のドレインは電源電位ＶＤＤに接続されている。また、トランジスタＴ
１のソースは、トランジスタＴ３のドレインと、トランジスタＴ４のドレインと、にそれ
ぞれ接続されている。トランジスタＴ２のドレインは、電源電位ＶＤＤに接続されている
。トランジスタＴ２のソースは、トランジスタＴ１のゲートに接続されている。保持キャ
パシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジスタ
Ｔ３のソースは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタＴ４の
ソースと接地電位ＶＳＳとの間に接続されている。トランジスタＴ２，Ｔ３のゲートは、
第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４のゲートは、第
２のサブゲート線３に接続されている。

トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッ
チングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオ
ン状態に保たれるスイッチングトランジスタであると同時に、プログラミング期間Ｔｐｒ
において有機ＥＬ素子１の電流経路を遮断する電流遮断手段である。また、トランジスタ
Ｔ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタである。トラ
ンジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって
制御される。

図１１（ｂ）は、図１１（ａ）の画素回路の動作を示すタイミングチャートであるが動
作原理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図１１（ａ）の
画素回路は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路に有機ＥＬ素子
１が含まれない点で図２（ａ）の画素回路と異なっている。この点は、Ｉｄａｔａの駆動
負荷軽減に効果を発揮する。

図１５（ａ）は、第１実施形態における別の画素回路例である。トランジスタＴ１のソ
ースは有機ＥＬ素子１に接続されている。また、トランジスタＴ１のドレインは、トラン
ジスタＴ４を介して電源電位ＶＤＤに接続されている。トランジスタＴ２のドレインは、
トランジスタＴ３のソースと、トランジスタＴ４のソースと、トランジスタＴ１のドレイ
ンと、にそれぞれ接続されている。トランジスタＴ２のソースは、トランジスタＴ１のゲ
ートに接続されている。トランジスタＴ１０のドレインは、トランジスタＴ１のソースと
、有機ＥＬ素子１の陽極と、にそれぞれ接続されている。また、トランジスタＴ１０のソ
ースは、有機ＥＬ素子１の陰極と、接地電位ＶＳＳと、にそれぞれ接続されている。保持
キャパシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジ
スタＴ３のドレインは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタ
Ｔ１のソースと接地電位ＶＳＳとの間に接続されている。トランジスタＴ２，Ｔ３，Ｔ１
０のゲートは、第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４
のゲートは、第２のサブゲート線３に接続されている。

トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッ
チングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオ
ン状態に保たれるスイッチングトランジスタである。また、トランジスタＴ１は、有機Ｅ
Ｌ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の
電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。な
お、トランジスタＴ１０はプログラミング期間Ｔｐｒにおいて有機ＥＬ素子１の陽極と陰
極とを短絡させる短絡手段として機能する。

図１５（ｂ）は、図１５（ａ）画素回路の動作を示すタイミングチャートであるが動作
原理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図１５（ａ）の画
素回路では、プログラミング期間ＴｐｒにおいてトランジスタＴ１０がオン状態となるた
め、有機ＥＬ素子１の陽極と陰極とが短絡され、図２（ａ）に比べてＩｄａｔａ電流経路
の総抵抗が小さくなる。これにより、Ｉｄａｔａの駆動負荷が軽減される。

ここで、図２（ａ）、図３（ａ）、図１１（ａ）、及び、図１５（ａ）に示す画素回路
１０１は、データ信号としてプログラミング電流Ｉｄａｔａを用いている。さらに、画素
回路１０１に含まれるトランジスタの極性がすべて統一されている。そのため、有機ＥＬ
素子１の制御の高精度化が実現でき、さらに、異なる極性のトランジスタを組み合わせる
よりも製造プロセスの簡素化や製造歩留まりの向上が期待できる。

また、図２（ａ）、図３（ａ）、図１１（ａ）、及び、図１５（ａ）に示す画素回路１
０１に含まれるトランジスタの極性はすべてすべてＮ型のトランジスタとなっている。そ
のため、Ｎ型のトランジスタしか用いることができない製造プロセスにおいても、これら
の画素回路が実現できる。したがって、トランジスタの製造プロセスにおける制約条件が
少なくなることになり製造費用の削減が期待できる。

また、図２（ａ）、図１１（ａ）、及び、図１５（ａ）の場合、画素回路１０１に含ま
れる有機ＥＬ素子１の陰極が複数の画素回路１０１間で共通接続されている。そのため、
有機ＥＬ素子１の製造において、陰極を共通化しなければならない製造プロセスにおいて
も、これらの回路が実現できる。したがって、有機ＥＬの製造プロセスにおける制約条件
が少なくなることになり製造費用の削減が期待できる。また、図３（ａ）及び図１１（ａ
）に示す画素回路１０１は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路
に有機ＥＬ素子１が含まれない構成である。一般に、有機ＥＬ素子１は所定の抵抗値を持
っており、その抵抗値はトランジスタのオン抵抗に比べて非常に大きな値となる場合があ
る。図３（ａ）及び図１１（ａ）に示す画素回路はＩｄａｔａの電流経路に有機ＥＬ素子
１が含まれないので、電流経路の総抵抗を小さくできる。これは、図１５（ａ）にも同様
に当てはまることであり、これらの画素回路を用いれば、Ｉｄａｔａの電流経路の両端に
かける電圧を低電圧化できる。同時に、Ｉｄａｔａのプログラムにかかる時間の短縮が可
能となる。

（第２実施形態）
次に、第２実施形態を説明する。図４（ａ）は、第２実施形態における電気光学装置に
設けられる画素回路と特性調整回路の回路図である。図４（ａ）における画素回路１０１
は第１実施形態を示した図２（ａ）と同一の構成になっている。

特性調整回路１０２は画素回路１０１に含まれるトランジスタのうち、少なくともトラ
ンジスタＴ１に対して機能する回路である。特性調整回路１０２は電源電位ＶＲＦと、ス
イッチとして機能する第５のトランジスタＴ５と、トランジスタＴ５のオン／オフを制御
する信号ＲＦと、を含んでいる。トランジスタＴ５はＮ型でありトランジスタＴ５のゲー
トは信号ＲＦに、ソースはデータ線４に、ドレインは電源電位ＶＲＦに、それぞれ接続さ
れている。なお、電源電位ＶＲＦは接地電位ＶＳＳ以下の電圧となるよう設定されている
。また同時に、信号ＲＦ、及び、第１のサブゲート信号２、及び、第２のサブゲート信号
３のＬレベルは電源電位ＶＲＦ以下に設定される。これにより、トランジスタＴ２，Ｔ３
，Ｔ４，Ｔ５を確実なオフ状態に設定できるようになる。

図４（ｂ）は、図４（ａ）回路の動作を示すタイミングチャートである。ここでは、第
１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、デ
ータ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電
圧値と、が示されている。

駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌと調整期間Ｔｒｆとを含
んでいる。ここで、「駆動周期Ｔｃ」と「プログラミング期間Ｔｐｒ」は、第１の実施の
形態と同様であるが、新たに「調整期間Ｔｒｆ」が加わっている。調整期間Ｔｒｆは特性
調整回路１０２が画素回路１０１に対して影響を与える期間である。

図４（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１の
ゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次
に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流
が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから
発光期間Ｔｅｌまでは、トランジスタＴ５がオフ状態に設定されているため、特性調整回
路１０２は画素回路１０１に対して影響を及ぼさない。その後、調整期間ＴｒｆではＩｄ
ａｔａが停止し、トランジスタＴ２，Ｔ３，Ｔ５がすべてオン状態となり、トランジスタ
Ｔ１のゲートが電源電位ＶＲＦとなる。このとき、図４（ａ）のノードｑは有機ＥＬ素子
１を介して接地電位ＶＳＳと接続されているので、ノードｑの電位は接地電位ＶＳＳ以上
の値になっている。トランジスタＴ１のゲート、及び、ノードｐは接地電位ＶＳＳ以下の
電位である電源電位ＶＲＦに設定されているので、結果としてトランジスタＴ１はオフ状
態となる。トランジスタＴ１がオフ状態であるので、有機ＥＬ素子１は発光しないことに
なる。

ここで、電源電位ＶＲＦを接地電位ＶＳＳより低い電位にした場合、ノードｐとノード
ｑにおける電位の大小関係は、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、ノー
ドｐの電位＞ノードｑの電位、であるのに対し、調整期間Ｔｒｆでは、ノードｐの電位＜
ノードｑの電位、となり、電位の大小関係が逆転することになる。すなわち、トランジス
タＴ１のソース／ドレインが入れ替わることになる。例えば、画素回路１０１内のトラン
ジスタＴ１がアモルファスシリコントランジスタの場合、トランジスタＴ１を継続的に直
流状態で使用すると、一般的に閾値電圧がシフトしてしまう。これを防ぐ方法としては、
トランジスタのソース／ドレインを入れ替える方法やトランジスタを定期的にオフ状態に
設定する方法、等が知られている。図４（ａ）の回路によれば、トランジスタＴ１をアモ
ルファスシリコントランジスタで構成した際に、トランジスタＴ１のソース／ドレインが
入れ替わる駆動のため、閾値電圧シフトを回復させることが可能となる。

図５（ａ）は、第２実施形態における電気光学装置に設けられる別の回路例である。図
５（ａ）の回路は、電位固定回路１０３以外の部分については図４（ａ）と同様の構成に
なっている。

電位固定回路１０３は画素回路１０１の所定ノードを電位固定する回路である。電位固
定回路１０３はスイッチとして機能する第６のトランジスタＴ６を備え、トランジスタＴ
６のゲートには接地電位ＶＳＳが供給されている。トランジスタＴ６はＮ型でありトラン
ジスタＴ６のソース、及び、ドレインはトランジスタＴ１のソース、及び、ドレインに接
続されている。なお、図５（ａ）回路の場合、電源電位ＶＲＦは、接地電位ＶＳＳよりも
トランジスタＴ６の閾値電圧Ｖｔｈ（Ｔ６）だけ低い電位以下となるよう設定されている
。また、図４（ａ）同様、信号ＲＦ、及び、第１のサブゲート信号２、及び、第２のサブ
ゲート信号３のＬレベルは電源電位ＶＲＦ以下に設定される。これにより、トランジスタ
Ｔ２，Ｔ３，Ｔ４，Ｔ５を確実なオフ状態に設定できるようになる。なお、本明細書では
、電位固定回路１０３が特性調整回路１０２の一部であるとして説明する。

図５（ｂ）は、図５（ａ）回路の動作を示すタイミングチャートである。ここでは、第
１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、デ
ータ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電
圧値と、が示されている。図４（ａ）同様、駆動周期Ｔｃは、プログラミング期間Ｔｐｒ
と発光期間Ｔｅｌと調整期間Ｔｒｆとを含んでいる。ここで、「駆動周期Ｔｃ」と「プロ
グラミング期間Ｔｐｒ」は、図４（ａ）の回路と同様であるが、「調整期間Ｔｒｆ」の動
作は図４（ａ）の回路と異なっている。

図５（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１の
ゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次
に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流
が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから
発光期間Ｔｅｌまでは、トランジスタＴ５がオフ状態に設定されている。また、トランジ
スタＴ６のゲート電位はノードｐ、及び、ノードｑの電位以下であるためトランジスタＴ
６がオフ状態になっている。そのため、電位固定回路１０３を含めた特性調整回路１０２
は画素回路１０１に対して影響を及ぼさない。その後、調整期間ＴｒｆではＩｄａｔａが
停止し、トランジスタＴ２，Ｔ３，Ｔ５がすべてオン状態となり、トランジスタＴ１のゲ
ートが電源電位ＶＲＦとなる。このとき、図５（ａ）のノードｐはＶＳＳ−Ｖｔｈ（Ｔ６
）以下の電位である電源電位ＶＲＦに設定されているので、トランジスタＴ６がオン状態
となり、ノードｑが電源電位ＶＲＦに設定される。この状態ではトランジスタＴ１のゲー
ト，ソース，ドレインがすべて電源電位ＶＲＦになるのでトランジスタＴ１はオフ状態と
なる。また、ノードｑがＶＳＳ−Ｖｔｈ（Ｔ６）以下の電位である電源電位ＶＲＦに設定
されているので有機ＥＬ素子１は逆バイアス状態となり、発光しないことになる。

ここで、トランジスタＴ６のオン抵抗を考慮すると、ノードｐの電位はノードｑの電位
よりも低くなるはずである。したがって、ノードｐとノードｑにおける電位の大小関係は
、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、ノードｐの電位＞ノードｑの電位
、であるのに対し、調整期間Ｔｒｆでは、ノードｐの電位＜ノードｑの電位、となり、図
４（ａ）の回路同様、電位の大小関係が逆転することになる。これにより、例えば、画素
回路１０１内のトランジスタＴ１をアモルファスシリコントランジスタで構成した際に、
トランジスタＴ１の閾値電圧シフトを回復させることが可能となる。

図４（ａ）の回路と異なっているのは、ノードｑが電源電位ＶＲＦに固定される点であ
る。図４（ａ）回路の場合、ノードｑがフローティング状態になっているので、トランジ
スタＴ１に対して、ノードｐの電位＜ノードｑの電位、と確実に設定できないのに対し、
図５（ａ）回路の場合、ノードｑが電源電位ＶＲＦになっているので、トランジスタＴ１
に対して、ノードｐの電位＜ノードｑの電位、と確実に設定できる。そのため、トランジ
スタＴ１をアモルファスシリコントランジスタで構成した際に、図４（ａ）回路に比べて
図５（ａ）回路の方が、トランジスタＴ１の閾値電圧シフトを回復させる効果が大きいと
考えられる。

図６（ａ）は、第２実施形態における電気光学装置に設けられる別の回路例である。図
６（ａ）の回路は、図４（ａ）の回路に対して特性調整回路１０２の構成が変更されてい
る。また、図５（ａ）の回路とは異なり電位固定手段１０３が、そのまま特性調整回路１
０２になっている。

電位固定回路１０３は図５（ａ）の回路同様、画素回路１０１の所定ノードを電位固定
する回路である。電位固定回路１０３は電源電位ＶＲＦと、スイッチとして機能する第７
のトランジスタＴ７と、トランジスタＴ７のオン／オフを制御する信号ＲＦと、を含んで
いる。トランジスタＴ７はＮ型でありトランジスタＴ７のゲートは信号ＲＦに、ドレイン
はトランジスタＴ１のゲートに、ソースは電源電位ＶＲＦに、それぞれ接続されている。

図６（ｂ）は、図６（ａ）回路の動作を示すタイミングチャートである。ここでは、第
１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、デ
ータ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電
圧値と、が示されている。図４（ａ）、図５（ａ）同様、駆動周期Ｔｃは、プログラミン
グ期間Ｔｐｒと発光期間Ｔｅｌと調整期間Ｔｒｆとを含んでいる。ここで、「駆動周期Ｔ
ｃ」と「プログラミング期間Ｔｐｒ」は、図４（ａ）の回路と同様であるが、「調整期間
Ｔｒｆ」の動作は図４（ａ）、図５（ａ）の回路と異なっている。

図６（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１の
ゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次
に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流
が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから
発光期間Ｔｅｌまでは、トランジスタＴ７がオフ状態に設定されているため、特性調整回
路１０２は画素回路１０１に対して影響を及ぼさない。その後、調整期間Ｔｒｆではトラ
ンジスタＴ２，Ｔ３がオフ状態、トランジスタＴ７がオン状態となるので、トランジスタ
Ｔ１のゲートが電源電位ＶＲＦに設定される。電源電位ＶＲＦを十分低い電圧に設定すれ
ば、トランジスタＴ１はオフ状態となり、有機ＥＬ素子１は発光しないことになる。

ここで、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、トランジスタＴ１がオン
状態であるのに対し、調整期間Ｔｒｆでは、トランジスタＴ１がオフ状態となり、トラン
ジスタＴ１がオンとオフの両方の状態を持つことになる。これにより、例えば、トランジ
スタＴ１をアモルファスシリコントランジスタで構成した際に、トランジスタＴ１の閾値
電圧シフトを回復させることが可能となる。また、電源電位ＶＲＦを調整することにより
、トランジスタＴ１オフのバイアス状態を調節できるので、例えば、トランジスタＴ１の
ゲートをソースよりも低い電圧に設定することにより、閾値電圧シフトの効果的な回復が
期待できる。

次に、第１実施形態における図３（ａ）回路を元にして第２実施形態を実現した回路を
図７（ａ）、図８（ａ）、図９（ａ）に示す。図７（ａ）は図４（ａ）に対応し、図８（
ａ）は図５（ａ）に対応し、図９（ａ）は図６（ａ）に対応する。なお、図８（ａ）の回
路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦが削除されている
。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と同等の効果が得ら
れるためである。

図７（ａ）、図８（ａ）、図９（ａ）のタイミングチャートを、それぞれ、図７（ｂ）
、図８（ｂ）、図９（ｂ）に示す。図７（ａ）、図８（ａ）、図９（ａ）の基本的な回路
動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明は省略するが、図４
（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。

次に、第１実施形態における図１１（ａ）回路を元にして第２実施形態を実現した回路
を図１２（ａ）、図１３（ａ）、図１４（ａ）に示す。図１２（ａ）は図４（ａ）に対応
し、図１３（ａ）は図５（ａ）に対応し、図１４（ａ）は図６（ａ）に対応する。なお、
図１３（ａ）の回路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦ
が削除されている。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と
同等の効果が得られるためである。

図１２（ａ）、図１３（ａ）、図１４（ａ）のタイミングチャートを、それぞれ、図１
２（ｂ）、図１３（ｂ）、図１４（ｂ）に示す。図１２（ａ）、図１３（ａ）、図１４（
ａ）の基本的な回路動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明
は省略するが、図４（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。

次に、第１実施形態における図１５（ａ）回路を元にして第２実施形態を実現した回路
を図１６（ａ）、図１７（ａ）、図１８（ａ）に示す。図１６（ａ）は図４（ａ）に対応
し、図１７（ａ）は図５（ａ）に対応し、図１８（ａ）は図６（ａ）に対応する。なお、
図１７（ａ）の回路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦ
が削除されている。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と
同等の効果が得られるためである。

図１６（ａ）、図１７（ａ）、図１８（ａ）のタイミングチャートを、それぞれ、図１
６（ｂ）、図１７（ｂ）、図１８（ｂ）に示す。図１６（ａ）、図１７（ａ）、図１８（
ａ）の基本的な回路動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明
は省略するが、図４（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。

上述した各実施例では、有機ＥＬ素子を用いた電気光学装置の例を説明したが、本発明
は、有機ＥＬ素子以外の発光素子を用いた電気光学装置や表示装置にも適用可能である。
例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤ
など）を有する装置にも適用することができる。

本発明における単位回路マトリクスを示す概略図。本発明の第１実施形態を示す回路図とそのタイミング図の一例。本発明の第１実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図とそのタイミング図の一例。本発明の第２実施形態を示す回路図の変型例とそのタイミング図の一例。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。従来の画素回路を示す回路図とそのタイミング図の一例。本発明の第１実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第１実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。本発明の第２実施形態を示す回路図の変型例とそのタイミング図。

符号の説明

１，１１…有機ＥＬ素子、２…第１のサブゲート信号、３…第２のサブゲート信号、４
，１３…データ線、１２…ゲート線、１０１，２０１…画素回路、１０２…特性調整回路
、１０３…電位固定回路、１０００…単位回路マトリクス。

Claims

複数のゲート線と、
複数のデータ線と、
前記複数のゲート線と前記複数のデータ線との各交差に対応して設けられた複数の画素回
路とを備えた電気光学装置であって、
前記画素回路は、陽極と陰極を有する発光素子と、第１ノードと第２ノードとに接続され前記発光素子を駆動する駆動トランジスタと、前記発光素子の陽極と陰極との間を接続する短絡トランジスタと、前記データ線と前記第１ノードとの間に接続された第1スイッチングトランジスタと、前記陰極の電位より高い電位である第１電源電位と前記第１ノードとの間に接続された第２スイッチングトランジスタと、を含み、
前記発光素子は前記第２ノードに接続され、
前記第１スイッチングトランジスタと前記データ線との間に位置する第３ノードに、第３スイッチングトランジスタを介して、前記陰極の電位より低い電位である第２電源電位が接続され、
プログラミング期間において、前記第１スイッチングトランジスタがオン状態となって、前記データ線からデータ信号が供給され、
前記発光素子が発光する発光期間では、前記第２スイッチングトランジスタがオン状態となって前記第１ノードに前記第１電源電位が供給されることで、前記第１ノードの電位は、前記第２ノードの電位
より高く設定され、前記駆動トランジスタがオン状態となって前記発光素子に発光用の駆
動電流が供給され、
前記発光期間経過後に位置する調整期間では、前記第１及び第３スイッチングトランジスタがオンして、前記第１ノードに前記第２電源電位が供給されることで、前記第１ノードの電位が、前記第２ノードの電位より低く設定され、前記駆動トランジスタがオフ状態となって前記発光素子は発光せず、
前記調整期間では、前記短絡トランジスタをオン状態にし、
前記発光期間経過後において、前記第３スイッチングトランジスタがオンした後に、前記第１スイッチングトランジスタがオンすること
を特徴とする電気光学装置。
請求項１に記載の電気光学装置において、
前記駆動トランジスタを含め、前記画素回路に含まれる複数のトランジスタの極性がす
べてＮ型であることを特徴とする電気光学装置。
請求項２に記載の電気光学装置において、
前記発光素子の陰極が複数の前記画素回路間で共通接続されることを特徴とする電気光学
装置。
請求項１乃至３のいずれかに記載の電気光学装置において、
前記駆動トランジスタはアモルファスシリコントランジスタであることを特徴とする電気
光学装置。
請求項１乃至４のいずれかに記載の電気光学装置において、
前記発光素子は有機ＥＬ素子であることを特徴とする電気光学装置。