JP3835688B2 - パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 - Google Patents
パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 Download PDFInfo
- Publication number
- JP3835688B2 JP3835688B2 JP2002217051A JP2002217051A JP3835688B2 JP 3835688 B2 JP3835688 B2 JP 3835688B2 JP 2002217051 A JP2002217051 A JP 2002217051A JP 2002217051 A JP2002217051 A JP 2002217051A JP 3835688 B2 JP3835688 B2 JP 3835688B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- voltage
- timing
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 20
- 239000010409 thin film Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 12
- 230000008439 repair process Effects 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 18
- 239000010410 layer Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Description
【０００１】
【発明の属する技術分野】
この発明は、ディスプレイとして用いられるパッシブマトリクス有機発光素子の修復方法に特徴を有するパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法に関するものである。
【０００２】
【従来の技術】
有機発光素子は、自己発光型素子であるため視認性が高く、低電圧で駆動できるという特徴を持っている。有機発光素子としては、透明基板上に陽極の透明導電性腺、有機物から成る正孔輸送層と発光層、陰極の金属膜を形成した有機層が２層の構造や、有機層が、正孔輸送層、発光層、電子輸送層の３層からなる構造が知られている。
【０００３】
有機発光素子の発光機構は次のように考えられている。陰極から注入された電子と、陽極から注入された正孔とが、発光層中の蛍光性色素分子で励起子を生成し、この励起子が輻射再結合する過程でエレクトロルミネセンスを放つ。このエレクトロルミネセンスが陽極である透明導電性膜および透明基板を通して外部に放出される。
【０００４】
有機発光素子を用いたディスプレイの１つに、図１に示すような、パッシブマトリクス型（単純マトリクス型）ディスプレイがある。このパッシブマトリクス型有機発光ディスプレイは、透明基板１上の複数の陽極３の列と、陽極３に交差する複数の陰極４の列、これらに扶持された有機発光層を含む有機層から構成される。陽極３と陰極４の交差領域が画素２を形成し、この画素２が平面的に配列することにより表示部分が形成される。陽極３および陰極４を表示部より基板周囲へ延長し形成した接続部を介して、外部駆動回路と表示部を接続することによりディスプレイ装置が構成される。
【０００５】
近年では、有機発光素子の発光応答速度の速さを活かした高精細なパッシブマトリクス型カラーディスプレイの研究がなされ、フルカラー表示や動画表示といった情報機器用途での低コストでの高品位ディスプレイ実現への期待が高まってきている。
【０００６】
実際のパッシブマトリクス型有機発光ディスプレイには、画素中の両電極間に、プロセス上の構造欠陥に原因する電気的短絡が発生することがある。この場合、画素抵抗が殆ど失われ欠陥画素を経由する電気経路には配線抵抗と駆動回路内部インピーダンスで決定される大電流（以下短絡電流と称す）が流れる。
【０００７】
該短絡電流は消費電力を増やすばかりでなく、熱的に比較的弱い有機薄膜層を変質せしめ、短絡画素内での電極短絡面積の増大、さらには近隣画素へ伝播し新たな電気的短絡画素を誘起することになる。
【０００８】
また電気的短絡の存在する画素は、発光に必要な電極間電位が得られなくなる為に非点灯となり、表示中で黒点の表示欠陥となるばかりでなく、例えば、短絡画素を含むデータラインが明るい線状に点燈しつづける、短絡画素を含むアドレスライン全体が暗くなるなど、画像を表示する場合の様々な画質不良の原因となる。
【０００９】
パッシブマトリクス有機発光ディスプレイに用いられる有機層は、膜厚が数１００ｎｍ程度以下と非常に薄く、ダストの付着などの短絡欠陥を皆無とすることは工業的には困難であるため、製作後に短絡画素を修復する方法が考案されている。例えば、発光電圧を超える逆電圧（以下修復電圧と称す）を短絡画素に印加して、短絡個所を溶断することにより短絡部の修復を行う方法がある。
【００１０】
【発明が解決しようとする課題】
しかしながら従来では、短絡部の修復のためにディスプレイ全体（全陰極）に修復電圧を印加する方法の場合、修復が必要な短絡画素以外にも高電圧が印加されるため、もとより短絡欠陥のない画素をも短絡させてしまう可能性がある。
【００１１】
製作直後だけ修復電圧を印加した場合には、長期の駆動で劣化した個所で発生した短絡欠陥は修復することができず、また、駆動中に常時修復電圧を印加する方法の場合は、前記と同様に劣化部分や、もとより短絡欠陥のない画素の短絡を助長してしまう可能性がある。
【００１２】
そこで、本発明は、新たな短絡欠陥の発生を少なく、かつ長期の駆動においても、短絡欠陥の発生による表示画質の低下を防止することができるパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイであって、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流値が短絡電流であったときにオンして、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加するスイッチ手段とを具えたことを特徴とする。
【００１４】
請求項２の発明は、請求項１において、前記スイッチ手段は、前記電流検出手段によって検出された電流値が短絡電流か否かを判定する判定回路と、前記判定回路によって判定された電流値が短絡電流であったときに短絡に該当する陰極に修復電圧を印加する修復電圧回路と、前記判定回路、前記修復電圧回路の動作タイミングを制御するタイミング回路とを具えたことを特徴とする。
【００１５】
請求項３の発明は、請求項１において、前記スイッチ手段は、前記陰極に通常電圧を印加する線路上に設けた抵抗と、当該抵抗に短絡電流が流れたときに当該抵抗の端子間電圧によってオンする第１スイッチ素子と、該第１スイッチ素子のオンに応答してオンすることによって、修復用電源からの修復電圧を前記短絡に該当する電極に印加する第２スイッチ素子とを有することを特徴とする。
【００１６】
請求項４の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイの修復方法であって、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出し、前記検出された電流値が短絡電流であったときに前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加することを特徴とする。
【００２０】
本発明によれば、画素に逆方向電圧を印加した際に当該画素を構成する陰極に流れる電流を検出し、短絡画素を特定して、通常陰極に印加される電圧以上の電圧（修復電圧）を、当該特定した短絡画素を構成する陰極列に印加することにより、短絡欠陥を修復する。
【００２１】
これにより、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
【００２２】
【発明の実施の形態】
本発明の第１の実施の形態では、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有するパッシブマトリクス有機薄膜発光ディスプレイにおいて、通常のディスプレイ表示動作で各陰極へ非選択時に印加する電圧、あるいはそれ以下の電圧（以後、通常電圧と称する。陽極側電位は陰極への印加電圧よりも低いものとする）を、陰極に印加した時の走査側駆動回路（一般的に表示動作に使用されるスイッチング素子を中心に構成されたもの）への供給電流を計測する電流計測回路部と、計測された走査側駆動回路への供給電流値が短絡電流か否かを判定する判定回路部と、陰極に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路部と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御し、さらに、通常のディスプレイ動作時に走査側駆動回路における各陰極列の選択タイミングおよびデータ側駆動回路における各陽極列の選択タイミングを制御するタイミング回路とを有することを特徴とする。
【００２３】
このような構成によれば、画素に逆方向の電圧を印加した際の各陰極列の電流値を計測し、短絡画素が接続された陰極列を特定すると共に、通常陰極に印加される電圧以上の電圧（修復電圧）を、短絡画素が接続された陰極列のみに選択的に供給することにより、短絡欠陥を修復する。
【００２４】
図２は、本実施の形態における駆動回路構成の一例を示すものであって、この駆動回路は、通常電圧用電源６と、修復電圧用電源７と、陰極４に接続された走査側駆動回路５と、陽極３に接続されたデータ側駆動回路１２と、各陰極４への供給電流を計測する電流計測回路８（走査側駆動回路５の電流供給部分に電流検出用抵抗１５を接続して、その電圧降下から電流値を検出する）と、計測された走査側駆動回路５への供給電流値が短絡電流か否かを判定する判定回路９と、陰極４に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路１０およびスイッチング素子１３（スイッチング素子１３をＯＮにすると修復電圧が印加される）と、通常電圧用電源６の出力側に接続した修復電圧印加時の逆流防止用ダイオード１４と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御するタイミング回路１１とを具えている。
【００２５】
走査側駆動回路５は、通常のディスプレイ動作時には、タイミング回路によって選択された陰極列のみを当該陰極列に接続されたスイッチング素子をオンしてＧＲＯＵＮＤレベルにすることによって、当該選択された陰極列の電位を陽極列の電位より低くし、残りの非選択の各陰極列には通常電圧用電源６からの電圧が印加されて当該非選択の各陰極列と陽極列との間に画素が発光するときと逆方向の電圧を印加する。なお、走査側駆動回路５の出力回路は、プッシュプル構成でも、プルアップ構成でも適用可能である。
【００２６】
［実施例１］
図３は、前記回路構成において、ディスプレイの電源投入時あるいは表示動作開始時に、短絡個所の検出、修復電圧の印加を行う場合の動作タイミング（横軸が時間、縦軸が各陰極の印加電圧を示し、（）内の数字は各列の陰極の順番を示す概念図である。図４，５も同様である）の例を示す。
【００２７】
まずディスプレイの電源投入時あるいは表示動作開始時に、タイミング回路１１からの指令により、走査側駆動回路５で最初の陰極列（１）に通常電圧ｖ１を印加する。それと同時に電流計測回路８により走査側駆動回路５へ供給される電流値を計測し、その計測値が判定回路９により通常電流と判定される電流値以上（すなわち、短絡電流）か否か（すなわち通常電流）を判定する。短絡電流であると判定した場合、次のタイミングで修復電圧回路１０を作動し該当陰極列に修復電圧を印加する。修復電圧印加後あるいは短絡電流でないと判定した次のタイミングで、２番目の陰極列（２）に通常電圧を印加し、以後は上記と同様の操作を全陰極列について繰返す。
【００２８】
これらの動作終了後に、通常のディスプレイ表示動作を開始する。
【００２９】
図３は、３番目の陰極列（３）で短絡電流が検出された場合であり、図中ａ部で修復電圧ｖ２を印加している。また、これら全陰極列の修復動作の時間をｔ１、通常のディスプレイ表示動作をｔ２とする。
【００３０】
［実施例２］
図４は、実施例１（図３）の動作を、ディスプレイの１フレーム走査毎に行った場合の動作タイミングの例を示す。図４の左側のｔ２は通常のディスプレイ表示動作のタイミングであり、１フレームの走査が終了した後、ｔ１で実施例１と同様の修復動作を行う。その後、右側のｔ２のタイミングで再び１フレームの通常のディスプレイの走査を実行する。図４は、３番目の陰極列（３）で短絡電流が検出された場合であり、図中ａ部で修復電圧ｖ２を印加している。
【００３１】
［実施例３］
図５は、ディスプレイ表示動作中の各陰極列の走査タイミング毎に、各陰極列の短絡修復動作を行う場合の動作タイミングの例を示す。
【００３２】
図中ｔ３は、各陰極列の走査タイミングの間に、電流計測回路８により走査側駆動回路５へ供給される電流値を計測する時間であり、短絡電流を検出した場合、図中ａ部のように、修復電圧ｖ２を印加する。
【００３３】
次いで、本発明の第２の実施の形態について説明する。
【００３４】
本実施の形態では、走査側駆動回路の電源端子と通常電圧用電源間に接続された抵抗の端子間電圧によりＯＮ／ＯＦＦするように接続された第１のスイッチング素子と、この第１のスイッチング素子がＯＮすることにより前記通常電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第２のスイッチング素子とを具え、画素に逆方向電圧を印加した際の各陰極列の電流値（短絡電流）が大きくなるに従って陰極への印加電圧を通常の電圧以上にすることが可能な回路構成とすることにより、短絡欠陥を修復する。
【００３５】
これにより、複雑な回路構成にしなくても、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極列のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
【００３６】
第１の実施の形態では、短絡電流が流れてから所定のタイミングを経てから修復電圧を印加していたが、第２の実施の形態では、短絡電流が流れると瞬時に修復電圧を印加可能である。
【００３７】
また、本実施の形態では、走査側駆動回路の出力回路は、プッシュプル構成のドライブ形式が適当である。それは、走査側駆動回路がプルアップ構成の場合、陰極列が走査選択されたときにプルアップ抵抗を通して電流が流れるため、走査側駆動回路の電源端子で見た電流は常時流れている状態であり、この電流と短絡電流を区別して動作させることは困難だからである。走査側駆動回路がプッシュプル構成であれば、電源端子で見た定常電流はほとんど流れないため、短絡電流が流れたときだけ修復電圧を印加する動作を実現できる。
【００３８】
［実施例４］
図６に示すように、本実施例４では、走査側駆動回路５の電源端子と通常電圧用電源６の間に接続された抵抗１６と逆流防止用ダイオード１７の端子間電圧によりＯＮ／ＯＦＦするように接続された第１のスイッチング素子であるＦＥＴ１８（Ｎｃｈ．ＦＥＴ）と、ＦＥＴ１８がＯＮすることにより通常ディスプレイ表示動作時に印加される通常電圧用電源６からの電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第２のスイッチング素子であるＦＥＴ１９（Ｐｃｈ．ＦＥＴ）とを具えた構成とする。
【００３９】
通常の動作では、走査側駆動回路５に流れる電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲートスレッショルド電圧以下であり、ＦＥＴ１８はＯＦＦしている。ＦＥＴ１８がＯＦＦのため、抵抗２０を介してＦＥＴ１９のゲートに印加されるゲート電圧は修復電圧用電源７と同電位となりＦＥＴ１９はＯＦＦとなる。
【００４０】
従って、走査側駆動回路５には通常電圧用電源６からの電圧のみが印加される（正確には通常電圧用電源６の電圧から抵抗１６の電圧降下分と逆流防止用ダイオード１７の順電圧分を引いた値）。
【００４１】
画素に短絡電流が流れた場合、走査側駆動回路５に流れる電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲートスレッショルド電圧以上となりＦＥＴ１８はＯＮとなる。ＦＥＴ１８がＯＮのため、ＦＥＴ１９のゲート電圧は、ほぼ修復電圧用電源７と通常電圧用電源６の電位差となりＦＥＴ１９はＯＮする（修復電圧用電源７の電圧は通常電圧用電源６の電圧よりゲートスレッショルド電圧以上高いものとする）。
【００４２】
従って、ＦＥＴ１９の出力（ドレイン）、すなわち、走査側駆動回路５の電源端子には、抵抗２１を介して修復電圧用電源７からの修復電圧が印加される。
【００４３】
図７は、上記回路構成とした場合の動作を説明するグラフであり、図の“走査ドライバ電流”が大きくなるほど、つまり短絡電流が流れた場合、図の“印加電圧”すなわち走査側駆動回路５への通常の印加電圧に重畳して、修復電圧が走査側駆動回路５の電源端子に印加される。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、有機発光素子ディスプレイを長期間駆動した場合でも、短絡欠陥の発生が少なく、表示画質の低下を防止することが可能である。
【図面の簡単な説明】
【図１】パッシブマトリクス型有機発光ディスプレイの電極構造を示す平面図である。
【図２】本発明の第１の実施の形態の回路構成を示すブロック図である。
【図３】実施例１の動作タイミングを表すタイミングチャートを示す図である。
【図４】実施例２の動作タイミングを表すタイミングチャートを示す図である。
【図５】実施例３の動作タイミングを表すタイミングチャートを示す図である。
【図６】本発明の第２の実施の形態の回路構成を示すブロック図である。
【図７】実施例４の動作を表すグラフを示す図である。
【符号の説明】
１ 基板
２ 画素
３ 陽極（データライン）
４ 陰極（アドレスライン）
５ 走査側駆動回路
６ 通常電圧用電源
７ 修復電圧用電源
８ 電流計測回路
９ 判定回路
１０ 修復電圧回路
１１ タイミング回路
１２ データ側駆動回路
１３ 修復電圧切換え用スイッチング素子
１４ 逆流防止用ダイオード
１５ 電流計測用抵抗
【発明の属する技術分野】
この発明は、ディスプレイとして用いられるパッシブマトリクス有機発光素子の修復方法に特徴を有するパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法に関するものである。
【０００２】
【従来の技術】
有機発光素子は、自己発光型素子であるため視認性が高く、低電圧で駆動できるという特徴を持っている。有機発光素子としては、透明基板上に陽極の透明導電性腺、有機物から成る正孔輸送層と発光層、陰極の金属膜を形成した有機層が２層の構造や、有機層が、正孔輸送層、発光層、電子輸送層の３層からなる構造が知られている。
【０００３】
有機発光素子の発光機構は次のように考えられている。陰極から注入された電子と、陽極から注入された正孔とが、発光層中の蛍光性色素分子で励起子を生成し、この励起子が輻射再結合する過程でエレクトロルミネセンスを放つ。このエレクトロルミネセンスが陽極である透明導電性膜および透明基板を通して外部に放出される。
【０００４】
有機発光素子を用いたディスプレイの１つに、図１に示すような、パッシブマトリクス型（単純マトリクス型）ディスプレイがある。このパッシブマトリクス型有機発光ディスプレイは、透明基板１上の複数の陽極３の列と、陽極３に交差する複数の陰極４の列、これらに扶持された有機発光層を含む有機層から構成される。陽極３と陰極４の交差領域が画素２を形成し、この画素２が平面的に配列することにより表示部分が形成される。陽極３および陰極４を表示部より基板周囲へ延長し形成した接続部を介して、外部駆動回路と表示部を接続することによりディスプレイ装置が構成される。
【０００５】
近年では、有機発光素子の発光応答速度の速さを活かした高精細なパッシブマトリクス型カラーディスプレイの研究がなされ、フルカラー表示や動画表示といった情報機器用途での低コストでの高品位ディスプレイ実現への期待が高まってきている。
【０００６】
実際のパッシブマトリクス型有機発光ディスプレイには、画素中の両電極間に、プロセス上の構造欠陥に原因する電気的短絡が発生することがある。この場合、画素抵抗が殆ど失われ欠陥画素を経由する電気経路には配線抵抗と駆動回路内部インピーダンスで決定される大電流（以下短絡電流と称す）が流れる。
【０００７】
該短絡電流は消費電力を増やすばかりでなく、熱的に比較的弱い有機薄膜層を変質せしめ、短絡画素内での電極短絡面積の増大、さらには近隣画素へ伝播し新たな電気的短絡画素を誘起することになる。
【０００８】
また電気的短絡の存在する画素は、発光に必要な電極間電位が得られなくなる為に非点灯となり、表示中で黒点の表示欠陥となるばかりでなく、例えば、短絡画素を含むデータラインが明るい線状に点燈しつづける、短絡画素を含むアドレスライン全体が暗くなるなど、画像を表示する場合の様々な画質不良の原因となる。
【０００９】
パッシブマトリクス有機発光ディスプレイに用いられる有機層は、膜厚が数１００ｎｍ程度以下と非常に薄く、ダストの付着などの短絡欠陥を皆無とすることは工業的には困難であるため、製作後に短絡画素を修復する方法が考案されている。例えば、発光電圧を超える逆電圧（以下修復電圧と称す）を短絡画素に印加して、短絡個所を溶断することにより短絡部の修復を行う方法がある。
【００１０】
【発明が解決しようとする課題】
しかしながら従来では、短絡部の修復のためにディスプレイ全体（全陰極）に修復電圧を印加する方法の場合、修復が必要な短絡画素以外にも高電圧が印加されるため、もとより短絡欠陥のない画素をも短絡させてしまう可能性がある。
【００１１】
製作直後だけ修復電圧を印加した場合には、長期の駆動で劣化した個所で発生した短絡欠陥は修復することができず、また、駆動中に常時修復電圧を印加する方法の場合は、前記と同様に劣化部分や、もとより短絡欠陥のない画素の短絡を助長してしまう可能性がある。
【００１２】
そこで、本発明は、新たな短絡欠陥の発生を少なく、かつ長期の駆動においても、短絡欠陥の発生による表示画質の低下を防止することができるパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイであって、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流値が短絡電流であったときにオンして、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加するスイッチ手段とを具えたことを特徴とする。
【００１４】
請求項２の発明は、請求項１において、前記スイッチ手段は、前記電流検出手段によって検出された電流値が短絡電流か否かを判定する判定回路と、前記判定回路によって判定された電流値が短絡電流であったときに短絡に該当する陰極に修復電圧を印加する修復電圧回路と、前記判定回路、前記修復電圧回路の動作タイミングを制御するタイミング回路とを具えたことを特徴とする。
【００１５】
請求項３の発明は、請求項１において、前記スイッチ手段は、前記陰極に通常電圧を印加する線路上に設けた抵抗と、当該抵抗に短絡電流が流れたときに当該抵抗の端子間電圧によってオンする第１スイッチ素子と、該第１スイッチ素子のオンに応答してオンすることによって、修復用電源からの修復電圧を前記短絡に該当する電極に印加する第２スイッチ素子とを有することを特徴とする。
【００１６】
請求項４の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイの修復方法であって、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出し、前記検出された電流値が短絡電流であったときに前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加することを特徴とする。
【００２０】
本発明によれば、画素に逆方向電圧を印加した際に当該画素を構成する陰極に流れる電流を検出し、短絡画素を特定して、通常陰極に印加される電圧以上の電圧（修復電圧）を、当該特定した短絡画素を構成する陰極列に印加することにより、短絡欠陥を修復する。
【００２１】
これにより、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
【００２２】
【発明の実施の形態】
本発明の第１の実施の形態では、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有するパッシブマトリクス有機薄膜発光ディスプレイにおいて、通常のディスプレイ表示動作で各陰極へ非選択時に印加する電圧、あるいはそれ以下の電圧（以後、通常電圧と称する。陽極側電位は陰極への印加電圧よりも低いものとする）を、陰極に印加した時の走査側駆動回路（一般的に表示動作に使用されるスイッチング素子を中心に構成されたもの）への供給電流を計測する電流計測回路部と、計測された走査側駆動回路への供給電流値が短絡電流か否かを判定する判定回路部と、陰極に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路部と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御し、さらに、通常のディスプレイ動作時に走査側駆動回路における各陰極列の選択タイミングおよびデータ側駆動回路における各陽極列の選択タイミングを制御するタイミング回路とを有することを特徴とする。
【００２３】
このような構成によれば、画素に逆方向の電圧を印加した際の各陰極列の電流値を計測し、短絡画素が接続された陰極列を特定すると共に、通常陰極に印加される電圧以上の電圧（修復電圧）を、短絡画素が接続された陰極列のみに選択的に供給することにより、短絡欠陥を修復する。
【００２４】
図２は、本実施の形態における駆動回路構成の一例を示すものであって、この駆動回路は、通常電圧用電源６と、修復電圧用電源７と、陰極４に接続された走査側駆動回路５と、陽極３に接続されたデータ側駆動回路１２と、各陰極４への供給電流を計測する電流計測回路８（走査側駆動回路５の電流供給部分に電流検出用抵抗１５を接続して、その電圧降下から電流値を検出する）と、計測された走査側駆動回路５への供給電流値が短絡電流か否かを判定する判定回路９と、陰極４に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路１０およびスイッチング素子１３（スイッチング素子１３をＯＮにすると修復電圧が印加される）と、通常電圧用電源６の出力側に接続した修復電圧印加時の逆流防止用ダイオード１４と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御するタイミング回路１１とを具えている。
【００２５】
走査側駆動回路５は、通常のディスプレイ動作時には、タイミング回路によって選択された陰極列のみを当該陰極列に接続されたスイッチング素子をオンしてＧＲＯＵＮＤレベルにすることによって、当該選択された陰極列の電位を陽極列の電位より低くし、残りの非選択の各陰極列には通常電圧用電源６からの電圧が印加されて当該非選択の各陰極列と陽極列との間に画素が発光するときと逆方向の電圧を印加する。なお、走査側駆動回路５の出力回路は、プッシュプル構成でも、プルアップ構成でも適用可能である。
【００２６】
［実施例１］
図３は、前記回路構成において、ディスプレイの電源投入時あるいは表示動作開始時に、短絡個所の検出、修復電圧の印加を行う場合の動作タイミング（横軸が時間、縦軸が各陰極の印加電圧を示し、（）内の数字は各列の陰極の順番を示す概念図である。図４，５も同様である）の例を示す。
【００２７】
まずディスプレイの電源投入時あるいは表示動作開始時に、タイミング回路１１からの指令により、走査側駆動回路５で最初の陰極列（１）に通常電圧ｖ１を印加する。それと同時に電流計測回路８により走査側駆動回路５へ供給される電流値を計測し、その計測値が判定回路９により通常電流と判定される電流値以上（すなわち、短絡電流）か否か（すなわち通常電流）を判定する。短絡電流であると判定した場合、次のタイミングで修復電圧回路１０を作動し該当陰極列に修復電圧を印加する。修復電圧印加後あるいは短絡電流でないと判定した次のタイミングで、２番目の陰極列（２）に通常電圧を印加し、以後は上記と同様の操作を全陰極列について繰返す。
【００２８】
これらの動作終了後に、通常のディスプレイ表示動作を開始する。
【００２９】
図３は、３番目の陰極列（３）で短絡電流が検出された場合であり、図中ａ部で修復電圧ｖ２を印加している。また、これら全陰極列の修復動作の時間をｔ１、通常のディスプレイ表示動作をｔ２とする。
【００３０】
［実施例２］
図４は、実施例１（図３）の動作を、ディスプレイの１フレーム走査毎に行った場合の動作タイミングの例を示す。図４の左側のｔ２は通常のディスプレイ表示動作のタイミングであり、１フレームの走査が終了した後、ｔ１で実施例１と同様の修復動作を行う。その後、右側のｔ２のタイミングで再び１フレームの通常のディスプレイの走査を実行する。図４は、３番目の陰極列（３）で短絡電流が検出された場合であり、図中ａ部で修復電圧ｖ２を印加している。
【００３１】
［実施例３］
図５は、ディスプレイ表示動作中の各陰極列の走査タイミング毎に、各陰極列の短絡修復動作を行う場合の動作タイミングの例を示す。
【００３２】
図中ｔ３は、各陰極列の走査タイミングの間に、電流計測回路８により走査側駆動回路５へ供給される電流値を計測する時間であり、短絡電流を検出した場合、図中ａ部のように、修復電圧ｖ２を印加する。
【００３３】
次いで、本発明の第２の実施の形態について説明する。
【００３４】
本実施の形態では、走査側駆動回路の電源端子と通常電圧用電源間に接続された抵抗の端子間電圧によりＯＮ／ＯＦＦするように接続された第１のスイッチング素子と、この第１のスイッチング素子がＯＮすることにより前記通常電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第２のスイッチング素子とを具え、画素に逆方向電圧を印加した際の各陰極列の電流値（短絡電流）が大きくなるに従って陰極への印加電圧を通常の電圧以上にすることが可能な回路構成とすることにより、短絡欠陥を修復する。
【００３５】
これにより、複雑な回路構成にしなくても、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極列のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
【００３６】
第１の実施の形態では、短絡電流が流れてから所定のタイミングを経てから修復電圧を印加していたが、第２の実施の形態では、短絡電流が流れると瞬時に修復電圧を印加可能である。
【００３７】
また、本実施の形態では、走査側駆動回路の出力回路は、プッシュプル構成のドライブ形式が適当である。それは、走査側駆動回路がプルアップ構成の場合、陰極列が走査選択されたときにプルアップ抵抗を通して電流が流れるため、走査側駆動回路の電源端子で見た電流は常時流れている状態であり、この電流と短絡電流を区別して動作させることは困難だからである。走査側駆動回路がプッシュプル構成であれば、電源端子で見た定常電流はほとんど流れないため、短絡電流が流れたときだけ修復電圧を印加する動作を実現できる。
【００３８】
［実施例４］
図６に示すように、本実施例４では、走査側駆動回路５の電源端子と通常電圧用電源６の間に接続された抵抗１６と逆流防止用ダイオード１７の端子間電圧によりＯＮ／ＯＦＦするように接続された第１のスイッチング素子であるＦＥＴ１８（Ｎｃｈ．ＦＥＴ）と、ＦＥＴ１８がＯＮすることにより通常ディスプレイ表示動作時に印加される通常電圧用電源６からの電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第２のスイッチング素子であるＦＥＴ１９（Ｐｃｈ．ＦＥＴ）とを具えた構成とする。
【００３９】
通常の動作では、走査側駆動回路５に流れる電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲートスレッショルド電圧以下であり、ＦＥＴ１８はＯＦＦしている。ＦＥＴ１８がＯＦＦのため、抵抗２０を介してＦＥＴ１９のゲートに印加されるゲート電圧は修復電圧用電源７と同電位となりＦＥＴ１９はＯＦＦとなる。
【００４０】
従って、走査側駆動回路５には通常電圧用電源６からの電圧のみが印加される（正確には通常電圧用電源６の電圧から抵抗１６の電圧降下分と逆流防止用ダイオード１７の順電圧分を引いた値）。
【００４１】
画素に短絡電流が流れた場合、走査側駆動回路５に流れる電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲートスレッショルド電圧以上となりＦＥＴ１８はＯＮとなる。ＦＥＴ１８がＯＮのため、ＦＥＴ１９のゲート電圧は、ほぼ修復電圧用電源７と通常電圧用電源６の電位差となりＦＥＴ１９はＯＮする（修復電圧用電源７の電圧は通常電圧用電源６の電圧よりゲートスレッショルド電圧以上高いものとする）。
【００４２】
従って、ＦＥＴ１９の出力（ドレイン）、すなわち、走査側駆動回路５の電源端子には、抵抗２１を介して修復電圧用電源７からの修復電圧が印加される。
【００４３】
図７は、上記回路構成とした場合の動作を説明するグラフであり、図の“走査ドライバ電流”が大きくなるほど、つまり短絡電流が流れた場合、図の“印加電圧”すなわち走査側駆動回路５への通常の印加電圧に重畳して、修復電圧が走査側駆動回路５の電源端子に印加される。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、有機発光素子ディスプレイを長期間駆動した場合でも、短絡欠陥の発生が少なく、表示画質の低下を防止することが可能である。
【図面の簡単な説明】
【図１】パッシブマトリクス型有機発光ディスプレイの電極構造を示す平面図である。
【図２】本発明の第１の実施の形態の回路構成を示すブロック図である。
【図３】実施例１の動作タイミングを表すタイミングチャートを示す図である。
【図４】実施例２の動作タイミングを表すタイミングチャートを示す図である。
【図５】実施例３の動作タイミングを表すタイミングチャートを示す図である。
【図６】本発明の第２の実施の形態の回路構成を示すブロック図である。
【図７】実施例４の動作を表すグラフを示す図である。
【符号の説明】
１ 基板
２ 画素
３ 陽極（データライン）
４ 陰極（アドレスライン）
５ 走査側駆動回路
６ 通常電圧用電源
７ 修復電圧用電源
８ 電流計測回路
９ 判定回路
１０ 修復電圧回路
１１ タイミング回路
１２ データ側駆動回路
１３ 修復電圧切換え用スイッチング素子
１４ 逆流防止用ダイオード
１５ 電流計測用抵抗
Claims (4)
- 透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイであって、
前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出する電流検出手段と、
前記電流検出手段によって検出された電流値が短絡電流であったときにオンして、前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加するスイッチ手段とを具えたことを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。 - 請求項１において、
前記スイッチ手段は、前記電流検出手段によって検出された電流値が短絡電流か否かを判定する判定回路と、
前記判定回路によって判定された電流値が短絡電流であったときに短絡に該当する陰極に修復電圧を印加する修復電圧回路と、
前記判定回路、前記修復電圧回路の動作タイミングを制御するタイミング回路とを具えたことを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。 - 請求項１において、
前記スイッチ手段は、前記陰極に通常電圧を印加する線路上に設けた抵抗と、当該抵抗に短絡電流が流れたときに当該抵抗の端子間電圧によってオンする第１スイッチ素子と、該第１スイッチ素子のオンに応答してオンすることによって、修復用電源からの修復電圧を前記短絡に該当する電極に印加する第２スイッチ素子とを有することを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。 - 透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイの修復方法であって、
前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、選択した一対の陽極および陰極間に画素が発光するタイミング以外のタイミング中に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出し、
前記検出された電流値が短絡電流であったときに前記ディスプレイの１フレーム走査毎、または前記各陰極の走査タイミング毎であって、当該短絡に該当する陰極に画素が発光するタイミング以外のタイミング中に修復電圧を印加することを特徴とするパッシブマトリクス有機薄膜発光ディスプレイの修復方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217051A JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-373026 | 2001-12-06 | ||
| JP2001373026 | 2001-12-06 | ||
| JP2002217051A JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006130429A Division JP3976069B2 (ja) | 2001-12-06 | 2006-05-09 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234187A JP2003234187A (ja) | 2003-08-22 |
| JP3835688B2 true JP3835688B2 (ja) | 2006-10-18 |
Family
ID=27790558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217051A Expired - Fee Related JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3835688B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274821A (ja) * | 2004-03-24 | 2005-10-06 | Tohoku Pioneer Corp | 自発光表示モジュールおよび同モジュールを搭載した電子機器、ならびに同モジュールにおける欠陥状態の検証方法 |
| JP4882091B2 (ja) * | 2004-04-23 | 2012-02-22 | 日本精機株式会社 | 有機ｅｌパネルの製造方法 |
| JP2005338532A (ja) * | 2004-05-28 | 2005-12-08 | Tohoku Pioneer Corp | アクティブ駆動型発光表示装置および同表示装置を搭載した電子機器 |
| KR100626078B1 (ko) | 2005-05-10 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판 표시 장치의 단락 부분 검출 및 수리 방법 |
| US9318053B2 (en) | 2005-07-04 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP5586120B2 (ja) * | 2005-07-04 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5317325B2 (ja) | 2008-03-26 | 2013-10-16 | パナソニック株式会社 | 発光装置 |
| WO2012046819A1 (ja) | 2010-10-08 | 2012-04-12 | 三菱化学株式会社 | 照明装置の制御方法 |
| KR102024777B1 (ko) * | 2012-10-23 | 2019-09-25 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
-
2002
- 2002-07-25 JP JP2002217051A patent/JP3835688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234187A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665274B2 (ja) | 有機ｌｅｄアレイの検査方法及び検査装置 | |
| JP5103560B2 (ja) | Ｌｅｄマトリクス表示器の検査方法及び装置 | |
| US7091667B2 (en) | Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel | |
| JP3594856B2 (ja) | アクティブマトリクス型表示装置 | |
| JP6248310B2 (ja) | 表示パネルの製造方法 | |
| JP2007317384A (ja) | 有機ｅｌ表示装置、その製造方法、リペア方法及びリペア装置 | |
| US6369785B1 (en) | Organic electroluminescence display apparatus | |
| JPH06301355A (ja) | 有機薄膜ｅｌ素子の駆動方法 | |
| US9361820B2 (en) | Apparatus and method for inspecting short circuit defects | |
| JP2010032741A5 (ja) | ||
| US6943564B2 (en) | Active-drive type pixel structure and inspection method therefor | |
| KR20030022857A (ko) | 복수의 ｌｅｄ를 포함하는 디스플레이 디바이스 | |
| JP3835688B2 (ja) | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 | |
| JP2002132218A (ja) | 表示装置、輝度制限回路及び表示装置の駆動方法 | |
| JP2007140315A (ja) | 発光装置 | |
| US7427970B2 (en) | Circuit for driving light emitting element and current-control-type light-emitting display | |
| JP2002341790A (ja) | 表示画素回路 | |
| JP2011164219A (ja) | 表示パネル及びその製造方法 | |
| JP2006284916A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
| JP3976069B2 (ja) | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 | |
| JP5359073B2 (ja) | 表示装置 | |
| JP2009139699A (ja) | 自発光型表示装置 | |
| JP2006139079A (ja) | 発光パネル用基板、発光パネル用基板の検査方法及び発光パネル | |
| JP4207593B2 (ja) | 有機薄膜発光ディスプレイ | |
| JP3862271B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060310 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3835688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |