JP2003234187A - パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 - Google Patents
パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法Info
- Publication number
- JP2003234187A JP2003234187A JP2002217051A JP2002217051A JP2003234187A JP 2003234187 A JP2003234187 A JP 2003234187A JP 2002217051 A JP2002217051 A JP 2002217051A JP 2002217051 A JP2002217051 A JP 2002217051A JP 2003234187 A JP2003234187 A JP 2003234187A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- short
- cathode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000007547 defect Effects 0.000 abstract description 20
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000012044 organic layer Substances 0.000 description 4
- 230000007774 longterm Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 有機発光素子ディスプレイを長期間駆動した
場合でも、短絡欠陥の発生が少なく、表示画質の低下を
防止すること。 【解決手段】 ディスプレイの電源投入時あるいは表示
動作開始時に、タイミング回路１１からの指令により、
走査側駆動回路５で最初の陰極列に通常電圧を印加す
る。同時に電流計測回路８により走査側駆動回路５へ供
給される電流値を計測し、その計測値が判定回路９によ
り通常電流と判定される電流値以上か否かを判定する。
短絡電流であると判定した場合、次のタイミングで修復
電圧回路１０を作動し該当陰極列に修復電圧を印加す
る。修復電圧印加後あるいは短絡電流でないと判定した
次のタイミングで、２番目の陰極列に通常電圧を印加
し、以後は上記と同様の操作を全陰極列について繰返
す。
場合でも、短絡欠陥の発生が少なく、表示画質の低下を
防止すること。 【解決手段】 ディスプレイの電源投入時あるいは表示
動作開始時に、タイミング回路１１からの指令により、
走査側駆動回路５で最初の陰極列に通常電圧を印加す
る。同時に電流計測回路８により走査側駆動回路５へ供
給される電流値を計測し、その計測値が判定回路９によ
り通常電流と判定される電流値以上か否かを判定する。
短絡電流であると判定した場合、次のタイミングで修復
電圧回路１０を作動し該当陰極列に修復電圧を印加す
る。修復電圧印加後あるいは短絡電流でないと判定した
次のタイミングで、２番目の陰極列に通常電圧を印加
し、以後は上記と同様の操作を全陰極列について繰返
す。
Description
【０００１】
【発明の属する技術分野】この発明は、ディスプレイと
して用いられるパッシブマトリクス有機発光素子の修復
方法に特徴を有するパッシブマトリクス有機薄膜発光デ
ィスプレイおよびその修復方法に関するものである。
して用いられるパッシブマトリクス有機発光素子の修復
方法に特徴を有するパッシブマトリクス有機薄膜発光デ
ィスプレイおよびその修復方法に関するものである。
【０００２】
【従来の技術】有機発光素子は、自己発光型素子である
ため視認性が高く、低電圧で駆動できるという特徴を持
っている。有機発光素子としては、透明基板上に陽極の
透明導電性腺、有機物から成る正孔輸送層と発光層、陰
極の金属膜を形成した有機層が２層の構造や、有機層
が、正孔輸送層、発光層、電子輸送層の３層からなる構
造が知られている。
ため視認性が高く、低電圧で駆動できるという特徴を持
っている。有機発光素子としては、透明基板上に陽極の
透明導電性腺、有機物から成る正孔輸送層と発光層、陰
極の金属膜を形成した有機層が２層の構造や、有機層
が、正孔輸送層、発光層、電子輸送層の３層からなる構
造が知られている。
【０００３】有機発光素子の発光機構は次のように考え
られている。陰極から注入された電子と、陽極から注入
された正孔とが、発光層中の蛍光性色素分子で励起子を
生成し、この励起子が輻射再結合する過程でエレクトロ
ルミネセンスを放つ。このエレクトロルミネセンスが陽
極である透明導電性膜および透明基板を通して外部に放
出される。
られている。陰極から注入された電子と、陽極から注入
された正孔とが、発光層中の蛍光性色素分子で励起子を
生成し、この励起子が輻射再結合する過程でエレクトロ
ルミネセンスを放つ。このエレクトロルミネセンスが陽
極である透明導電性膜および透明基板を通して外部に放
出される。
【０００４】有機発光素子を用いたディスプレイの１つ
に、図１に示すような、パッシブマトリクス型（単純マ
トリクス型）ディスプレイがある。このパッシブマトリ
クス型有機発光ディスプレイは、透明基板１上の複数の
陽極３の列と、陽極３に交差する複数の陰極４の列、こ
れらに扶持された有機発光層を含む有機層から構成され
る。陽極３と陰極４の交差領域が画素２を形成し、この
画素２が平面的に配列することにより表示部分が形成さ
れる。陽極３および陰極４を表示部より基板周囲へ延長
し形成した接続部を介して、外部駆動回路と表示部を接
続することによりディスプレイ装置が構成される。
に、図１に示すような、パッシブマトリクス型（単純マ
トリクス型）ディスプレイがある。このパッシブマトリ
クス型有機発光ディスプレイは、透明基板１上の複数の
陽極３の列と、陽極３に交差する複数の陰極４の列、こ
れらに扶持された有機発光層を含む有機層から構成され
る。陽極３と陰極４の交差領域が画素２を形成し、この
画素２が平面的に配列することにより表示部分が形成さ
れる。陽極３および陰極４を表示部より基板周囲へ延長
し形成した接続部を介して、外部駆動回路と表示部を接
続することによりディスプレイ装置が構成される。
【０００５】近年では、有機発光素子の発光応答速度の
速さを活かした高精細なパッシブマトリクス型カラーデ
ィスプレイの研究がなされ、フルカラー表示や動画表示
といった情報機器用途での低コストでの高品位ディスプ
レイ実現への期待が高まってきている。
速さを活かした高精細なパッシブマトリクス型カラーデ
ィスプレイの研究がなされ、フルカラー表示や動画表示
といった情報機器用途での低コストでの高品位ディスプ
レイ実現への期待が高まってきている。
【０００６】実際のパッシブマトリクス型有機発光ディ
スプレイには、画素中の両電極間に、プロセス上の構造
欠陥に原因する電気的短絡が発生することがある。この
場合、画素抵抗が殆ど失われ欠陥画素を経由する電気経
路には配線抵抗と駆動回路内部インピーダンスで決定さ
れる大電流（以下短絡電流と称す）が流れる。
スプレイには、画素中の両電極間に、プロセス上の構造
欠陥に原因する電気的短絡が発生することがある。この
場合、画素抵抗が殆ど失われ欠陥画素を経由する電気経
路には配線抵抗と駆動回路内部インピーダンスで決定さ
れる大電流（以下短絡電流と称す）が流れる。
【０００７】該短絡電流は消費電力を増やすばかりでな
く、熱的に比較的弱い有機薄膜層を変質せしめ、短絡画
素内での電極短絡面積の増大、さらには近隣画素へ伝播
し新たな電気的短絡画素を誘起することになる。
く、熱的に比較的弱い有機薄膜層を変質せしめ、短絡画
素内での電極短絡面積の増大、さらには近隣画素へ伝播
し新たな電気的短絡画素を誘起することになる。
【０００８】また電気的短絡の存在する画素は、発光に
必要な電極間電位が得られなくなる為に非点灯となり、
表示中で黒点の表示欠陥となるばかりでなく、例えば、
短絡画素を含むデータラインが明るい線状に点燈しつづ
ける、短絡画素を含むアドレスライン全体が暗くなるな
ど、画像を表示する場合の様々な画質不良の原因とな
る。
必要な電極間電位が得られなくなる為に非点灯となり、
表示中で黒点の表示欠陥となるばかりでなく、例えば、
短絡画素を含むデータラインが明るい線状に点燈しつづ
ける、短絡画素を含むアドレスライン全体が暗くなるな
ど、画像を表示する場合の様々な画質不良の原因とな
る。
【０００９】パッシブマトリクス有機発光ディスプレイ
に用いられる有機層は、膜厚が数１００ｎｍ程度以下と
非常に薄く、ダストの付着などの短絡欠陥を皆無とする
ことは工業的には困難であるため、製作後に短絡画素を
修復する方法が考案されている。例えば、発光電圧を超
える逆電圧（以下修復電圧と称す）を短絡画素に印加し
て、短絡個所を溶断することにより短絡部の修復を行う
方法がある。
に用いられる有機層は、膜厚が数１００ｎｍ程度以下と
非常に薄く、ダストの付着などの短絡欠陥を皆無とする
ことは工業的には困難であるため、製作後に短絡画素を
修復する方法が考案されている。例えば、発光電圧を超
える逆電圧（以下修復電圧と称す）を短絡画素に印加し
て、短絡個所を溶断することにより短絡部の修復を行う
方法がある。
【００１０】
【発明が解決しようとする課題】しかしながら従来で
は、短絡部の修復のためにディスプレイ全体（全陰極）
に修復電圧を印加する方法の場合、修復が必要な短絡画
素以外にも高電圧が印加されるため、もとより短絡欠陥
のない画素をも短絡させてしまう可能性がある。
は、短絡部の修復のためにディスプレイ全体（全陰極）
に修復電圧を印加する方法の場合、修復が必要な短絡画
素以外にも高電圧が印加されるため、もとより短絡欠陥
のない画素をも短絡させてしまう可能性がある。
【００１１】製作直後だけ修復電圧を印加した場合に
は、長期の駆動で劣化した個所で発生した短絡欠陥は修
復することができず、また、駆動中に常時修復電圧を印
加する方法の場合は、前記と同様に劣化部分や、もとよ
り短絡欠陥のない画素の短絡を助長してしまう可能性が
ある。
は、長期の駆動で劣化した個所で発生した短絡欠陥は修
復することができず、また、駆動中に常時修復電圧を印
加する方法の場合は、前記と同様に劣化部分や、もとよ
り短絡欠陥のない画素の短絡を助長してしまう可能性が
ある。
【００１２】そこで、本発明は、新たな短絡欠陥の発生
を少なく、かつ長期の駆動においても、短絡欠陥の発生
による表示画質の低下を防止することができるパッシブ
マトリクス有機薄膜発光ディスプレイおよびその修復方
法を提供することを目的とする。
を少なく、かつ長期の駆動においても、短絡欠陥の発生
による表示画質の低下を防止することができるパッシブ
マトリクス有機薄膜発光ディスプレイおよびその修復方
法を提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１の発明は、透明
性基板上に形成された、複数列の陽極と、複数列の陰極
と、当該両電極に挟持されて当該陽極と陰極との交点に
画素を構成するための有機発光層とを有するパッシブマ
トリクス有機薄膜発光ディスプレイであって、選択した
一対の陽極および陰極間に画素が発光するときと逆方向
に電圧を印加した際に当該選択した陰極に流れる電流を
検出する電流検出手段と、前記電流検出手段によって検
出された電流値が短絡電流であったときにオンして修復
電圧を前記短絡に該当する陰極に印加するスイッチ手段
とを具えたことを特徴とする。
性基板上に形成された、複数列の陽極と、複数列の陰極
と、当該両電極に挟持されて当該陽極と陰極との交点に
画素を構成するための有機発光層とを有するパッシブマ
トリクス有機薄膜発光ディスプレイであって、選択した
一対の陽極および陰極間に画素が発光するときと逆方向
に電圧を印加した際に当該選択した陰極に流れる電流を
検出する電流検出手段と、前記電流検出手段によって検
出された電流値が短絡電流であったときにオンして修復
電圧を前記短絡に該当する陰極に印加するスイッチ手段
とを具えたことを特徴とする。
【００１４】請求項２の発明は、請求項１において、前
記スイッチ手段は、前記電流検出手段によって検出され
た電流値が短絡電流か否かを判定する判定回路と、前記
判定回路によって判定された電流値が短絡電流であった
ときに短絡に該当する陰極に修復電圧を印加する修復電
圧回路と、前記判定回路、前記修復電圧回路の動作タイ
ミングを制御するタイミング回路とを具えたことを特徴
とする。
記スイッチ手段は、前記電流検出手段によって検出され
た電流値が短絡電流か否かを判定する判定回路と、前記
判定回路によって判定された電流値が短絡電流であった
ときに短絡に該当する陰極に修復電圧を印加する修復電
圧回路と、前記判定回路、前記修復電圧回路の動作タイ
ミングを制御するタイミング回路とを具えたことを特徴
とする。
【００１５】請求項３の発明は、請求項２において、前
記タイミング回路は、前記ディスプレイの電源投入時あ
るいは表示動作開始時に、前記各陰極に対する短絡電流
の検出と修復電圧の印加からなる一連の修復動作を行
い、その後、通常のディスプレイ表示動作に移行するよ
うに、前記判定回路、前記修復電圧回路の動作タイミン
グを制御することを特徴とする。
記タイミング回路は、前記ディスプレイの電源投入時あ
るいは表示動作開始時に、前記各陰極に対する短絡電流
の検出と修復電圧の印加からなる一連の修復動作を行
い、その後、通常のディスプレイ表示動作に移行するよ
うに、前記判定回路、前記修復電圧回路の動作タイミン
グを制御することを特徴とする。
【００１６】請求項４の発明は、請求項２において、前
記タイミング回路は、前記ディスプレイの１フレーム走
査毎に、前記各陰極に対する短絡電流の検出と修復電圧
の印加からなる一連の修復動作を行うように、前記判定
回路、前記修復電圧回路の動作タイミングを制御するこ
とを特徴とする。
記タイミング回路は、前記ディスプレイの１フレーム走
査毎に、前記各陰極に対する短絡電流の検出と修復電圧
の印加からなる一連の修復動作を行うように、前記判定
回路、前記修復電圧回路の動作タイミングを制御するこ
とを特徴とする。
【００１７】請求項５の発明は、請求項２において、前
記タイミング回路は、前記ディスプレイ表示動作中の前
記各陰極の走査タイミング毎に、前記各陰極に対する短
絡電流の検出と修復電圧の印加からなる一連の修復動作
を行うように、前記判定回路、前記修復電圧回路の動作
タイミングを制御することを特徴とする。
記タイミング回路は、前記ディスプレイ表示動作中の前
記各陰極の走査タイミング毎に、前記各陰極に対する短
絡電流の検出と修復電圧の印加からなる一連の修復動作
を行うように、前記判定回路、前記修復電圧回路の動作
タイミングを制御することを特徴とする。
【００１８】請求項６の発明は、請求項１において、前
記スイッチ手段は、前記陰極に通常電圧を印加する線路
上に設けた抵抗と、当該抵抗に短絡電流が流れたときに
当該抵抗の端子間電圧によってオンする第１スイッチ素
子と、該第１スイッチ素子のオンに応答してオンするこ
とによって、修復用電源からの修復電圧を前記短絡に該
当する電極に印加する第２スイッチ素子とを有すること
を特徴とする。
記スイッチ手段は、前記陰極に通常電圧を印加する線路
上に設けた抵抗と、当該抵抗に短絡電流が流れたときに
当該抵抗の端子間電圧によってオンする第１スイッチ素
子と、該第１スイッチ素子のオンに応答してオンするこ
とによって、修復用電源からの修復電圧を前記短絡に該
当する電極に印加する第２スイッチ素子とを有すること
を特徴とする。
【００１９】請求項７の発明は、透明性基板上に形成さ
れた、複数列の陽極と、複数列の陰極と、当該両電極に
挟持されて当該陽極と陰極との交点に画素を構成するた
めの有機発光層とを有するパッシブマトリクス有機薄膜
発光ディスプレイの修復方法であって、選択した一対の
陽極および陰極間に画素が発光するときと逆方向に電圧
を印加した際に当該選択した陰極に流れる電流を検出
し、前記検出された電流値が短絡電流であったときに修
復電圧を前記短絡に該当する陰極に印加することを特徴
とする。
れた、複数列の陽極と、複数列の陰極と、当該両電極に
挟持されて当該陽極と陰極との交点に画素を構成するた
めの有機発光層とを有するパッシブマトリクス有機薄膜
発光ディスプレイの修復方法であって、選択した一対の
陽極および陰極間に画素が発光するときと逆方向に電圧
を印加した際に当該選択した陰極に流れる電流を検出
し、前記検出された電流値が短絡電流であったときに修
復電圧を前記短絡に該当する陰極に印加することを特徴
とする。
【００２０】本発明によれば、画素に逆方向電圧を印加
した際に当該画素を構成する陰極に流れる電流を検出
し、短絡画素を特定して、通常陰極に印加される電圧以
上の電圧（修復電圧）を、当該特定した短絡画素を構成
する陰極列に印加することにより、短絡欠陥を修復す
る。
した際に当該画素を構成する陰極に流れる電流を検出
し、短絡画素を特定して、通常陰極に印加される電圧以
上の電圧（修復電圧）を、当該特定した短絡画素を構成
する陰極列に印加することにより、短絡欠陥を修復す
る。
【００２１】これにより、短絡欠陥が発生した時、およ
び短絡欠陥が発生した画素が接続された陰極のみに修復
電圧を印加することが可能となり、新たな短絡欠陥の発
生を抑制しつつ、また長期の駆動においても、短絡欠陥
を修復することができる。
び短絡欠陥が発生した画素が接続された陰極のみに修復
電圧を印加することが可能となり、新たな短絡欠陥の発
生を抑制しつつ、また長期の駆動においても、短絡欠陥
を修復することができる。
【００２２】
【発明の実施の形態】本発明の第１の実施の形態では、
透明性基板上に形成された、複数列の陽極と、複数列の
陰極と、当該両電極に挟持されて当該陽極と陰極との交
点に画素を構成するための有機発光層とを有するパッシ
ブマトリクス有機薄膜発光ディスプレイにおいて、通常
のディスプレイ表示動作で各陰極へ非選択時に印加する
電圧、あるいはそれ以下の電圧（以後、通常電圧と称す
る。陽極側電位は陰極への印加電圧よりも低いものとす
る）を、陰極に印加した時の走査側駆動回路（一般的に
表示動作に使用されるスイッチング素子を中心に構成さ
れたもの）への供給電流を計測する電流計測回路部と、
計測された走査側駆動回路への供給電流値が短絡電流か
否かを判定する判定回路部と、陰極に印加される通常電
圧と切換えてそれ以上の電圧値である修復電圧を印加す
る修復電圧回路部と、電流検出動作および判定動作や、
短絡電流が流れたと判定された陰極列へ修復電圧を印加
するよう各回路の動作タイミングを制御し、さらに、通
常のディスプレイ動作時に走査側駆動回路における各陰
極列の選択タイミングおよびデータ側駆動回路における
各陽極列の選択タイミングを制御するタイミング回路と
を有することを特徴とする。
透明性基板上に形成された、複数列の陽極と、複数列の
陰極と、当該両電極に挟持されて当該陽極と陰極との交
点に画素を構成するための有機発光層とを有するパッシ
ブマトリクス有機薄膜発光ディスプレイにおいて、通常
のディスプレイ表示動作で各陰極へ非選択時に印加する
電圧、あるいはそれ以下の電圧（以後、通常電圧と称す
る。陽極側電位は陰極への印加電圧よりも低いものとす
る）を、陰極に印加した時の走査側駆動回路（一般的に
表示動作に使用されるスイッチング素子を中心に構成さ
れたもの）への供給電流を計測する電流計測回路部と、
計測された走査側駆動回路への供給電流値が短絡電流か
否かを判定する判定回路部と、陰極に印加される通常電
圧と切換えてそれ以上の電圧値である修復電圧を印加す
る修復電圧回路部と、電流検出動作および判定動作や、
短絡電流が流れたと判定された陰極列へ修復電圧を印加
するよう各回路の動作タイミングを制御し、さらに、通
常のディスプレイ動作時に走査側駆動回路における各陰
極列の選択タイミングおよびデータ側駆動回路における
各陽極列の選択タイミングを制御するタイミング回路と
を有することを特徴とする。
【００２３】このような構成によれば、画素に逆方向の
電圧を印加した際の各陰極列の電流値を計測し、短絡画
素が接続された陰極列を特定すると共に、通常陰極に印
加される電圧以上の電圧（修復電圧）を、短絡画素が接
続された陰極列のみに選択的に供給することにより、短
絡欠陥を修復する。
電圧を印加した際の各陰極列の電流値を計測し、短絡画
素が接続された陰極列を特定すると共に、通常陰極に印
加される電圧以上の電圧（修復電圧）を、短絡画素が接
続された陰極列のみに選択的に供給することにより、短
絡欠陥を修復する。
【００２４】図２は、本実施の形態における駆動回路構
成の一例を示すものであって、この駆動回路は、通常電
圧用電源６と、修復電圧用電源７と、陰極４に接続され
た走査側駆動回路５と、陽極３に接続されたデータ側駆
動回路１２と、各陰極４への供給電流を計測する電流計
測回路８（走査側駆動回路５の電流供給部分に電流検出
用抵抗１５を接続して、その電圧降下から電流値を検出
する）と、計測された走査側駆動回路５への供給電流値
が短絡電流か否かを判定する判定回路９と、陰極４に印
加される通常電圧と切換えてそれ以上の電圧値である修
復電圧を印加する修復電圧回路１０およびスイッチング
素子１３（スイッチング素子１３をＯＮにすると修復電
圧が印加される）と、通常電圧用電源６の出力側に接続
した修復電圧印加時の逆流防止用ダイオード１４と、電
流検出動作および判定動作や、短絡電流が流れたと判定
された陰極列へ修復電圧を印加するよう各回路の動作タ
イミングを制御するタイミング回路１１とを具えてい
る。
成の一例を示すものであって、この駆動回路は、通常電
圧用電源６と、修復電圧用電源７と、陰極４に接続され
た走査側駆動回路５と、陽極３に接続されたデータ側駆
動回路１２と、各陰極４への供給電流を計測する電流計
測回路８（走査側駆動回路５の電流供給部分に電流検出
用抵抗１５を接続して、その電圧降下から電流値を検出
する）と、計測された走査側駆動回路５への供給電流値
が短絡電流か否かを判定する判定回路９と、陰極４に印
加される通常電圧と切換えてそれ以上の電圧値である修
復電圧を印加する修復電圧回路１０およびスイッチング
素子１３（スイッチング素子１３をＯＮにすると修復電
圧が印加される）と、通常電圧用電源６の出力側に接続
した修復電圧印加時の逆流防止用ダイオード１４と、電
流検出動作および判定動作や、短絡電流が流れたと判定
された陰極列へ修復電圧を印加するよう各回路の動作タ
イミングを制御するタイミング回路１１とを具えてい
る。
【００２５】走査側駆動回路５は、通常のディスプレイ
動作時には、タイミング回路によって選択された陰極列
のみを当該陰極列に接続されたスイッチング素子をオン
してＧＲＯＵＮＤレベルにすることによって、当該選択
された陰極列の電位を陽極列の電位より低くし、残りの
非選択の各陰極列には通常電圧用電源６からの電圧が印
加されて当該非選択の各陰極列と陽極列との間に画素が
発光するときと逆方向の電圧を印加する。なお、走査側
駆動回路５の出力回路は、プッシュプル構成でも、プル
アップ構成でも適用可能である。
動作時には、タイミング回路によって選択された陰極列
のみを当該陰極列に接続されたスイッチング素子をオン
してＧＲＯＵＮＤレベルにすることによって、当該選択
された陰極列の電位を陽極列の電位より低くし、残りの
非選択の各陰極列には通常電圧用電源６からの電圧が印
加されて当該非選択の各陰極列と陽極列との間に画素が
発光するときと逆方向の電圧を印加する。なお、走査側
駆動回路５の出力回路は、プッシュプル構成でも、プル
アップ構成でも適用可能である。
【００２６】［実施例１］図３は、前記回路構成におい
て、ディスプレイの電源投入時あるいは表示動作開始時
に、短絡個所の検出、修復電圧の印加を行う場合の動作
タイミング（横軸が時間、縦軸が各陰極の印加電圧を示
し、（）内の数字は各列の陰極の順番を示す概念図であ
る。図４，５も同様である）の例を示す。
て、ディスプレイの電源投入時あるいは表示動作開始時
に、短絡個所の検出、修復電圧の印加を行う場合の動作
タイミング（横軸が時間、縦軸が各陰極の印加電圧を示
し、（）内の数字は各列の陰極の順番を示す概念図であ
る。図４，５も同様である）の例を示す。
【００２７】まずディスプレイの電源投入時あるいは表
示動作開始時に、タイミング回路１１からの指令によ
り、走査側駆動回路５で最初の陰極列（１）に通常電圧
ｖ１を印加する。それと同時に電流計測回路８により走
査側駆動回路５へ供給される電流値を計測し、その計測
値が判定回路９により通常電流と判定される電流値以上
（すなわち、短絡電流）か否か（すなわち通常電流）を
判定する。短絡電流であると判定した場合、次のタイミ
ングで修復電圧回路１０を作動し該当陰極列に修復電圧
を印加する。修復電圧印加後あるいは短絡電流でないと
判定した次のタイミングで、２番目の陰極列（２）に通
常電圧を印加し、以後は上記と同様の操作を全陰極列に
ついて繰返す。
示動作開始時に、タイミング回路１１からの指令によ
り、走査側駆動回路５で最初の陰極列（１）に通常電圧
ｖ１を印加する。それと同時に電流計測回路８により走
査側駆動回路５へ供給される電流値を計測し、その計測
値が判定回路９により通常電流と判定される電流値以上
（すなわち、短絡電流）か否か（すなわち通常電流）を
判定する。短絡電流であると判定した場合、次のタイミ
ングで修復電圧回路１０を作動し該当陰極列に修復電圧
を印加する。修復電圧印加後あるいは短絡電流でないと
判定した次のタイミングで、２番目の陰極列（２）に通
常電圧を印加し、以後は上記と同様の操作を全陰極列に
ついて繰返す。
【００２８】これらの動作終了後に、通常のディスプレ
イ表示動作を開始する。
イ表示動作を開始する。
【００２９】図３は、３番目の陰極列（３）で短絡電流
が検出された場合であり、図中ａ部で修復電圧ｖ２を印
加している。また、これら全陰極列の修復動作の時間を
ｔ１、通常のディスプレイ表示動作をｔ２とする。
が検出された場合であり、図中ａ部で修復電圧ｖ２を印
加している。また、これら全陰極列の修復動作の時間を
ｔ１、通常のディスプレイ表示動作をｔ２とする。
【００３０】［実施例２］図４は、実施例１（図３）の
動作を、ディスプレイの１フレーム走査毎に行った場合
の動作タイミングの例を示す。図４の左側のｔ２は通常
のディスプレイ表示動作のタイミングであり、１フレー
ムの走査が終了した後、ｔ１で実施例１と同様の修復動
作を行う。その後、右側のｔ２のタイミングで再び１フ
レームの通常のディスプレイの走査を実行する。図４
は、３番目の陰極列（３）で短絡電流が検出された場合
であり、図中ａ部で修復電圧ｖ２を印加している。
動作を、ディスプレイの１フレーム走査毎に行った場合
の動作タイミングの例を示す。図４の左側のｔ２は通常
のディスプレイ表示動作のタイミングであり、１フレー
ムの走査が終了した後、ｔ１で実施例１と同様の修復動
作を行う。その後、右側のｔ２のタイミングで再び１フ
レームの通常のディスプレイの走査を実行する。図４
は、３番目の陰極列（３）で短絡電流が検出された場合
であり、図中ａ部で修復電圧ｖ２を印加している。
【００３１】［実施例３］図５は、ディスプレイ表示動
作中の各陰極列の走査タイミング毎に、各陰極列の短絡
修復動作を行う場合の動作タイミングの例を示す。
作中の各陰極列の走査タイミング毎に、各陰極列の短絡
修復動作を行う場合の動作タイミングの例を示す。
【００３２】図中ｔ３は、各陰極列の走査タイミングの
間に、電流計測回路８により走査側駆動回路５へ供給さ
れる電流値を計測する時間であり、短絡電流を検出した
場合、図中ａ部のように、修復電圧ｖ２を印加する。
間に、電流計測回路８により走査側駆動回路５へ供給さ
れる電流値を計測する時間であり、短絡電流を検出した
場合、図中ａ部のように、修復電圧ｖ２を印加する。
【００３３】次いで、本発明の第２の実施の形態につい
て説明する。
て説明する。
【００３４】本実施の形態では、走査側駆動回路の電源
端子と通常電圧用電源間に接続された抵抗の端子間電圧
によりＯＮ／ＯＦＦするように接続された第１のスイッ
チング素子と、この第１のスイッチング素子がＯＮする
ことにより前記通常電圧以上の電圧が前記走査側駆動回
路の電源端子へ印加されるように接続された第２のスイ
ッチング素子とを具え、画素に逆方向電圧を印加した際
の各陰極列の電流値（短絡電流）が大きくなるに従って
陰極への印加電圧を通常の電圧以上にすることが可能な
回路構成とすることにより、短絡欠陥を修復する。
端子と通常電圧用電源間に接続された抵抗の端子間電圧
によりＯＮ／ＯＦＦするように接続された第１のスイッ
チング素子と、この第１のスイッチング素子がＯＮする
ことにより前記通常電圧以上の電圧が前記走査側駆動回
路の電源端子へ印加されるように接続された第２のスイ
ッチング素子とを具え、画素に逆方向電圧を印加した際
の各陰極列の電流値（短絡電流）が大きくなるに従って
陰極への印加電圧を通常の電圧以上にすることが可能な
回路構成とすることにより、短絡欠陥を修復する。
【００３５】これにより、複雑な回路構成にしなくて
も、短絡欠陥が発生した時、および短絡欠陥が発生した
画素が接続された陰極列のみに修復電圧を印加すること
が可能となり、新たな短絡欠陥の発生を抑制しつつ、ま
た長期の駆動においても、短絡欠陥を修復することがで
きる。
も、短絡欠陥が発生した時、および短絡欠陥が発生した
画素が接続された陰極列のみに修復電圧を印加すること
が可能となり、新たな短絡欠陥の発生を抑制しつつ、ま
た長期の駆動においても、短絡欠陥を修復することがで
きる。
【００３６】第１の実施の形態では、短絡電流が流れて
から所定のタイミングを経てから修復電圧を印加してい
たが、第２の実施の形態では、短絡電流が流れると瞬時
に修復電圧を印加可能である。
から所定のタイミングを経てから修復電圧を印加してい
たが、第２の実施の形態では、短絡電流が流れると瞬時
に修復電圧を印加可能である。
【００３７】また、本実施の形態では、走査側駆動回路
の出力回路は、プッシュプル構成のドライブ形式が適当
である。それは、走査側駆動回路がプルアップ構成の場
合、陰極列が走査選択されたときにプルアップ抵抗を通
して電流が流れるため、走査側駆動回路の電源端子で見
た電流は常時流れている状態であり、この電流と短絡電
流を区別して動作させることは困難だからである。走査
側駆動回路がプッシュプル構成であれば、電源端子で見
た定常電流はほとんど流れないため、短絡電流が流れた
ときだけ修復電圧を印加する動作を実現できる。
の出力回路は、プッシュプル構成のドライブ形式が適当
である。それは、走査側駆動回路がプルアップ構成の場
合、陰極列が走査選択されたときにプルアップ抵抗を通
して電流が流れるため、走査側駆動回路の電源端子で見
た電流は常時流れている状態であり、この電流と短絡電
流を区別して動作させることは困難だからである。走査
側駆動回路がプッシュプル構成であれば、電源端子で見
た定常電流はほとんど流れないため、短絡電流が流れた
ときだけ修復電圧を印加する動作を実現できる。
【００３８】［実施例４］図６に示すように、本実施例
４では、走査側駆動回路５の電源端子と通常電圧用電源
６の間に接続された抵抗１６と逆流防止用ダイオード１
７の端子間電圧によりＯＮ／ＯＦＦするように接続され
た第１のスイッチング素子であるＦＥＴ１８（Ｎｃｈ．
ＦＥＴ）と、ＦＥＴ１８がＯＮすることにより通常ディ
スプレイ表示動作時に印加される通常電圧用電源６から
の電圧以上の電圧が前記走査側駆動回路の電源端子へ印
加されるように接続された第２のスイッチング素子であ
るＦＥＴ１９（Ｐｃｈ．ＦＥＴ）とを具えた構成とす
る。
４では、走査側駆動回路５の電源端子と通常電圧用電源
６の間に接続された抵抗１６と逆流防止用ダイオード１
７の端子間電圧によりＯＮ／ＯＦＦするように接続され
た第１のスイッチング素子であるＦＥＴ１８（Ｎｃｈ．
ＦＥＴ）と、ＦＥＴ１８がＯＮすることにより通常ディ
スプレイ表示動作時に印加される通常電圧用電源６から
の電圧以上の電圧が前記走査側駆動回路の電源端子へ印
加されるように接続された第２のスイッチング素子であ
るＦＥＴ１９（Ｐｃｈ．ＦＥＴ）とを具えた構成とす
る。
【００３９】通常の動作では、走査側駆動回路５に流れ
る電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲー
トスレッショルド電圧以下であり、ＦＥＴ１８はＯＦＦ
している。ＦＥＴ１８がＯＦＦのため、抵抗２０を介し
てＦＥＴ１９のゲートに印加されるゲート電圧は修復電
圧用電源７と同電位となりＦＥＴ１９はＯＦＦとなる。
る電流による抵抗１６の電圧降下は、ＦＥＴ１８のゲー
トスレッショルド電圧以下であり、ＦＥＴ１８はＯＦＦ
している。ＦＥＴ１８がＯＦＦのため、抵抗２０を介し
てＦＥＴ１９のゲートに印加されるゲート電圧は修復電
圧用電源７と同電位となりＦＥＴ１９はＯＦＦとなる。
【００４０】従って、走査側駆動回路５には通常電圧用
電源６からの電圧のみが印加される（正確には通常電圧
用電源６の電圧から抵抗１６の電圧降下分と逆流防止用
ダイオード１７の順電圧分を引いた値）。
電源６からの電圧のみが印加される（正確には通常電圧
用電源６の電圧から抵抗１６の電圧降下分と逆流防止用
ダイオード１７の順電圧分を引いた値）。
【００４１】画素に短絡電流が流れた場合、走査側駆動
回路５に流れる電流による抵抗１６の電圧降下は、ＦＥ
Ｔ１８のゲートスレッショルド電圧以上となりＦＥＴ１
８はＯＮとなる。ＦＥＴ１８がＯＮのため、ＦＥＴ１９
のゲート電圧は、ほぼ修復電圧用電源７と通常電圧用電
源６の電位差となりＦＥＴ１９はＯＮする（修復電圧用
電源７の電圧は通常電圧用電源６の電圧よりゲートスレ
ッショルド電圧以上高いものとする）。
回路５に流れる電流による抵抗１６の電圧降下は、ＦＥ
Ｔ１８のゲートスレッショルド電圧以上となりＦＥＴ１
８はＯＮとなる。ＦＥＴ１８がＯＮのため、ＦＥＴ１９
のゲート電圧は、ほぼ修復電圧用電源７と通常電圧用電
源６の電位差となりＦＥＴ１９はＯＮする（修復電圧用
電源７の電圧は通常電圧用電源６の電圧よりゲートスレ
ッショルド電圧以上高いものとする）。
【００４２】従って、ＦＥＴ１９の出力（ドレイン）、
すなわち、走査側駆動回路５の電源端子には、抵抗２１
を介して修復電圧用電源７からの修復電圧が印加され
る。
すなわち、走査側駆動回路５の電源端子には、抵抗２１
を介して修復電圧用電源７からの修復電圧が印加され
る。
【００４３】図７は、上記回路構成とした場合の動作を
説明するグラフであり、図の“走査ドライバ電流”が大
きくなるほど、つまり短絡電流が流れた場合、図の“印
加電圧”すなわち走査側駆動回路５への通常の印加電圧
に重畳して、修復電圧が走査側駆動回路５の電源端子に
印加される。
説明するグラフであり、図の“走査ドライバ電流”が大
きくなるほど、つまり短絡電流が流れた場合、図の“印
加電圧”すなわち走査側駆動回路５への通常の印加電圧
に重畳して、修復電圧が走査側駆動回路５の電源端子に
印加される。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
有機発光素子ディスプレイを長期間駆動した場合でも、
短絡欠陥の発生が少なく、表示画質の低下を防止するこ
とが可能である。
有機発光素子ディスプレイを長期間駆動した場合でも、
短絡欠陥の発生が少なく、表示画質の低下を防止するこ
とが可能である。
【図１】パッシブマトリクス型有機発光ディスプレイの
電極構造を示す平面図である。
電極構造を示す平面図である。
【図２】本発明の第１の実施の形態の回路構成を示すブ
ロック図である。
ロック図である。
【図３】実施例１の動作タイミングを表すタイミングチ
ャートを示す図である。
ャートを示す図である。
【図４】実施例２の動作タイミングを表すタイミングチ
ャートを示す図である。
ャートを示す図である。
【図５】実施例３の動作タイミングを表すタイミングチ
ャートを示す図である。
ャートを示す図である。
【図６】本発明の第２の実施の形態の回路構成を示すブ
ロック図である。
ロック図である。
【図７】実施例４の動作を表すグラフを示す図である。
【符号の説明】
１ 基板
２ 画素
３ 陽極（データライン）
４ 陰極（アドレスライン）
５ 走査側駆動回路
６ 通常電圧用電源
７ 修復電圧用電源
８ 電流計測回路
９ 判定回路
１０ 修復電圧回路
１１ タイミング回路
１２ データ側駆動回路
１３ 修復電圧切換え用スイッチング素子
１４ 逆流防止用ダイオード
１５ 電流計測用抵抗
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｊ
Ｈ０５Ｂ 33/10 Ｈ０５Ｂ 33/10
33/14 33/14 Ａ
Ｆターム(参考） 3K007 AB08 AB11 AB18 BA06 DB03
GA00
5C080 AA06 BB05 DD09 DD15 DD18
DD28 DD29 FF03 FF12 JJ02
JJ04
5G435 AA01 AA19 BB05 CC09 KK05
KK09 KK10
Claims (7)
- 【請求項１】 透明性基板上に形成された、複数列の陽
極と、複数列の陰極と、当該両電極に挟持されて当該陽
極と陰極との交点に画素を構成するための有機発光層と
を有するパッシブマトリクス有機薄膜発光ディスプレイ
であって、 選択した一対の陽極および陰極間に画素が発光するとき
と逆方向に電圧を印加した際に当該選択した陰極に流れ
る電流を検出する電流検出手段と、 前記電流検出手段によって検出された電流値が短絡電流
であったときにオンして修復電圧を前記短絡に該当する
陰極に印加するスイッチ手段とを具えたことを特徴とす
るパッシブマトリクス有機薄膜発光ディスプレイ。 - 【請求項２】 請求項１において、 前記スイッチ手段は、前記電流検出手段によって検出さ
れた電流値が短絡電流か否かを判定する判定回路と、 前記判定回路によって判定された電流値が短絡電流であ
ったときに短絡に該当する陰極に修復電圧を印加する修
復電圧回路と、 前記判定回路、前記修復電圧回路の動作タイミングを制
御するタイミング回路とを具えたことを特徴とするパッ
シブマトリクス有機薄膜発光ディスプレイ。 - 【請求項３】 請求項２において、 前記タイミング回路は、前記ディスプレイの電源投入時
あるいは表示動作開始時に、前記各陰極に対する短絡電
流の検出と修復電圧の印加からなる一連の修復動作を行
い、その後、通常のディスプレイ表示動作に移行するよ
うに、前記判定回路、前記修復電圧回路の動作タイミン
グを制御することを特徴とするパッシブマトリクス有機
薄膜発光ディスプレイ。 - 【請求項４】 請求項２において、 前記タイミング回路は、前記ディスプレイの１フレーム
走査毎に、前記各陰極に対する短絡電流の検出と修復電
圧の印加からなる一連の修復動作を行うように、前記判
定回路、前記修復電圧回路の動作タイミングを制御する
ことを特徴とするパッシブマトリクス有機薄膜発光ディ
スプレイ。 - 【請求項５】 請求項２において、 前記タイミング回路は、前記ディスプレイ表示動作中の
前記各陰極の走査タイミング毎に、前記各陰極に対する
短絡電流の検出と修復電圧の印加からなる一連の修復動
作を行うように、前記判定回路、前記修復電圧回路の動
作タイミングを制御することを特徴とするパッシブマト
リクス有機薄膜発光ディスプレイ。 - 【請求項６】 請求項１において、 前記スイッチ手段は、前記陰極に通常電圧を印加する線
路上に設けた抵抗と、当該抵抗に短絡電流が流れたとき
に当該抵抗の端子間電圧によってオンする第１スイッチ
素子と、該第１スイッチ素子のオンに応答してオンする
ことによって、修復用電源からの修復電圧を前記短絡に
該当する電極に印加する第２スイッチ素子とを有するこ
とを特徴とするパッシブマトリクス有機薄膜発光ディス
プレイ。 - 【請求項７】 透明性基板上に形成された、複数列の陽
極と、複数列の陰極と、当該両電極に挟持されて当該陽
極と陰極との交点に画素を構成するための有機発光層と
を有するパッシブマトリクス有機薄膜発光ディスプレイ
の修復方法であって、 選択した一対の陽極および陰極間に画素が発光するとき
と逆方向に電圧を印加した際に当該選択した陰極に流れ
る電流を検出し、 前記検出された電流値が短絡電流であったときに修復電
圧を前記短絡に該当する陰極に印加することを特徴とす
るパッシブマトリクス有機薄膜発光ディスプレイの修復
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217051A JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-373026 | 2001-12-06 | ||
| JP2001373026 | 2001-12-06 | ||
| JP2002217051A JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006130429A Division JP3976069B2 (ja) | 2001-12-06 | 2006-05-09 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234187A true JP2003234187A (ja) | 2003-08-22 |
| JP3835688B2 JP3835688B2 (ja) | 2006-10-18 |
Family
ID=27790558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217051A Expired - Fee Related JP3835688B2 (ja) | 2001-12-06 | 2002-07-25 | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3835688B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274821A (ja) * | 2004-03-24 | 2005-10-06 | Tohoku Pioneer Corp | 自発光表示モジュールおよび同モジュールを搭載した電子機器、ならびに同モジュールにおける欠陥状態の検証方法 |
| JP2005310659A (ja) * | 2004-04-23 | 2005-11-04 | Nippon Seiki Co Ltd | 有機ｅｌパネルの製造方法 |
| JP2005338532A (ja) * | 2004-05-28 | 2005-12-08 | Tohoku Pioneer Corp | アクティブ駆動型発光表示装置および同表示装置を搭載した電子機器 |
| KR100626078B1 (ko) | 2005-05-10 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판 표시 장치의 단락 부분 검출 및 수리 방법 |
| JP2007041574A (ja) * | 2005-07-04 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| WO2009119773A1 (ja) * | 2008-03-26 | 2009-10-01 | パナソニック電工株式会社 | 発光装置 |
| KR20140052228A (ko) * | 2012-10-23 | 2014-05-07 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| US8841848B2 (en) | 2010-10-08 | 2014-09-23 | Mitsubishi Chemical Corporation | Method of controlling illumination apparatus |
| US9318053B2 (en) | 2005-07-04 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
-
2002
- 2002-07-25 JP JP2002217051A patent/JP3835688B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274821A (ja) * | 2004-03-24 | 2005-10-06 | Tohoku Pioneer Corp | 自発光表示モジュールおよび同モジュールを搭載した電子機器、ならびに同モジュールにおける欠陥状態の検証方法 |
| JP2005310659A (ja) * | 2004-04-23 | 2005-11-04 | Nippon Seiki Co Ltd | 有機ｅｌパネルの製造方法 |
| JP2005338532A (ja) * | 2004-05-28 | 2005-12-08 | Tohoku Pioneer Corp | アクティブ駆動型発光表示装置および同表示装置を搭載した電子機器 |
| KR100626078B1 (ko) | 2005-05-10 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판 표시 장치의 단락 부분 검출 및 수리 방법 |
| JP2007041574A (ja) * | 2005-07-04 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| US9318053B2 (en) | 2005-07-04 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| WO2009119773A1 (ja) * | 2008-03-26 | 2009-10-01 | パナソニック電工株式会社 | 発光装置 |
| US8513898B2 (en) | 2008-03-26 | 2013-08-20 | Panasonic Corporation | Light emitting device that restores abnormal light emitting element |
| US8841848B2 (en) | 2010-10-08 | 2014-09-23 | Mitsubishi Chemical Corporation | Method of controlling illumination apparatus |
| KR20140052228A (ko) * | 2012-10-23 | 2014-05-07 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR102024777B1 (ko) * | 2012-10-23 | 2019-09-25 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3835688B2 (ja) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063453B2 (ja) | 有機薄膜ｅｌ素子の駆動方法 | |
| JP3665274B2 (ja) | 有機ｌｅｄアレイの検査方法及び検査装置 | |
| US6633135B2 (en) | Apparatus and method for evaluating organic EL display | |
| JP5317325B2 (ja) | 発光装置 | |
| EP1094438A1 (en) | Active matrix display apparatus and driving method therefor | |
| JP2010032741A5 (ja) | ||
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| JP6248310B2 (ja) | 表示パネルの製造方法 | |
| JP4139467B2 (ja) | 発光ディスプレイの駆動方法 | |
| US20060181195A1 (en) | Light emitting display panel and method for inspecting the light emitting display panel | |
| JP4565873B2 (ja) | 発光表示パネル | |
| JP2003234187A (ja) | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 | |
| JP2011164219A (ja) | 表示パネル及びその製造方法 | |
| JP3976069B2 (ja) | パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 | |
| JP2008134345A (ja) | アクティブマトリクス型表示装置のリペア方法 | |
| JP3633841B2 (ja) | 有機薄膜発光ディスプレイの修復方法 | |
| JP4275528B2 (ja) | メモリ効果電界発光セルのマトリクスから成る画像表示パネル | |
| JP2009139699A (ja) | 自発光型表示装置 | |
| JP4207593B2 (ja) | 有機薄膜発光ディスプレイ | |
| JP3862271B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100612119B1 (ko) | 발광 픽셀 불량 검출용 패널 | |
| JP3609299B2 (ja) | 発光表示パネルの駆動装置 | |
| JP2004192925A (ja) | 有機ｅｌ表示パネル及びその検査方法 | |
| JPH05273938A (ja) | マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法 | |
| JP2005338532A (ja) | アクティブ駆動型発光表示装置および同表示装置を搭載した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060310 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3835688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |