JP3976069B2 - パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 - Google Patents

パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 Download PDF

Info

Publication number
JP3976069B2
JP3976069B2 JP2006130429A JP2006130429A JP3976069B2 JP 3976069 B2 JP3976069 B2 JP 3976069B2 JP 2006130429 A JP2006130429 A JP 2006130429A JP 2006130429 A JP2006130429 A JP 2006130429A JP 3976069 B2 JP3976069 B2 JP 3976069B2
Authority
JP
Japan
Prior art keywords
voltage
cathode
circuit
current
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006130429A
Other languages
English (en)
Other versions
JP2006268057A (ja
Inventor
修 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2006130429A priority Critical patent/JP3976069B2/ja
Publication of JP2006268057A publication Critical patent/JP2006268057A/ja
Application granted granted Critical
Publication of JP3976069B2 publication Critical patent/JP3976069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

この発明は、ディスプレイとして用いられるパッシブマトリクス有機発光素子の修復方法に特徴を有するパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法に関するものである。
有機発光素子は、自己発光型素子であるため視認性が高く、低電圧で駆動できるという特徴を持っている。有機発光素子としては、透明基板上に陽極の透明導電性腺、有機物から成る正孔輸送層と発光層、陰極の金属膜を形成した有機層が2層の構造や、有機層が、正孔輸送層、発光層、電子輸送層の3層からなる構造が知られている。
有機発光素子の発光機構は次のように考えられている。陰極から注入された電子と、陽極から注入された正孔とが、発光層中の蛍光性色素分子で励起子を生成し、この励起子が輻射再結合する過程でエレクトロルミネセンスを放つ。このエレクトロルミネセンスが陽極である透明導電性膜および透明基板を通して外部に放出される。
有機発光素子を用いたディスプレイの1つに、図1に示すような、パッシブマトリクス型(単純マトリクス型)ディスプレイがある。このパッシブマトリクス型有機発光ディスプレイは、透明基板1上の複数の陽極3の列と、陽極3に交差する複数の陰極4の列、これらに扶持された有機発光層を含む有機層から構成される。陽極3と陰極4の交差領域が画素2を形成し、この画素2が平面的に配列することにより表示部分が形成される。陽極3および陰極4を表示部より基板周囲へ延長し形成した接続部を介して、外部駆動回路と表示部を接続することによりディスプレイ装置が構成される。
近年では、有機発光素子の発光応答速度の速さを活かした高精細なパッシブマトリクス型カラーディスプレイの研究がなされ、フルカラー表示や動画表示といった情報機器用途での低コストでの高品位ディスプレイ実現への期待が高まってきている。
実際のパッシブマトリクス型有機発光ディスプレイには、画素中の両電極間に、プロセス上の構造欠陥に原因する電気的短絡が発生することがある。この場合、画素抵抗が殆ど失われ欠陥画素を経由する電気経路には配線抵抗と駆動回路内部インピーダンスで決定される大電流(以下短絡電流と称す)が流れる。
該短絡電流は消費電力を増やすばかりでなく、熱的に比較的弱い有機薄膜層を変質せしめ、短絡画素内での電極短絡面積の増大、さらには近隣画素へ伝播し新たな電気的短絡画素を誘起することになる。
また電気的短絡の存在する画素は、発光に必要な電極間電位が得られなくなる為に非点灯となり、表示中で黒点の表示欠陥となるばかりでなく、例えば、短絡画素を含むデータラインが明るい線状に点燈しつづける、短絡画素を含むアドレスライン全体が暗くなるなど、画像を表示する場合の様々な画質不良の原因となる。
パッシブマトリクス有機発光ディスプレイに用いられる有機層は、膜厚が数100nm程度以下と非常に薄く、ダストの付着などの短絡欠陥を皆無とすることは工業的には困難であるため、製作後に短絡画素を修復する方法が考案されている。例えば、発光電圧を超える逆電圧(以下修復電圧と称す)を短絡画素に印加して、短絡個所を溶断することにより短絡部の修復を行う方法がある。ディスプレイの製作時、製作直後等に、修復電圧を印加する従来例としては、例えば、特許文献1、特許文献2が知られている。
特開平11−162637号公報 特表2004−520624号公報
しかしながら従来では、短絡部の修復のためにディスプレイ全体(全陰極)に修復電圧を印加する方法の場合、修復が必要な短絡画素以外にも高電圧が印加されるため、もとより短絡欠陥のない画素をも短絡させてしまう可能性がある。
特許文献1,2のように、製作直後だけ修復電圧を印加した場合には、長期の駆動で劣化した個所で発生した短絡欠陥は修復することができず、また、駆動中に常時修復電圧を印加する方法の場合は、前記と同様に劣化部分や、もとより短絡欠陥のない画素の短絡を助長してしまうというおそれがある。
そこで、本発明は、新たな短絡欠陥の発生を少なく、かつ長期の駆動においても、短絡欠陥の発生による表示画質の低下を防止することができるパッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法を提供することを目的とする。
請求項1の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイであって、前記ディスプレイの電源投入時あるいは表示動作開始時に、選択した一対の陽極および陰極間に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流値が短絡電流であったときにオンして、前記ディスプレイの電源投入時あるいは表示動作開始時に、当該短絡に該当する陰極に修復電圧を印加するスイッチ手段とを具えたことを特徴とする。
請求項2の発明は、請求項1において、前記スイッチ手段は、前記電流検出手段によって検出された電流値が短絡電流か否かを判定する判定回路と、前記判定回路によって判定された電流値が短絡電流であったときに短絡に該当する陰極に修復電圧を印加する修復電圧回路と、前記判定回路、前記修復電圧回路の動作タイミングを制御するタイミング回路とを具えたことを特徴とする。
請求項3の発明は、請求項1において、前記スイッチ手段は、前記陰極に通常電圧を印加する線路上に設けた抵抗と、当該抵抗に短絡電流が流れたときに当該抵抗の端子間電圧によってオンする第1スイッチ素子と、該第1スイッチ素子のオンに応答してオンすることによって、修復用電源からの修復電圧を前記短絡に該当する電極に印加する第2スイッチ素子とを有することを特徴とする。
請求項4の発明は、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイの修復方法であって、前記ディスプレイの電源投入時あるいは表示動作開始時に、選択した一対の陽極および陰極間に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出し、前記検出された電流値が短絡電流であったときに、前記ディスプレイの電源投入時あるいは表示動作開始時に、当該短絡に該当する陰極に修復電圧を印加することを特徴とする。
本発明によれば、画素に逆方向電圧を印加した際に当該画素を構成する陰極に流れる電流を検出し、短絡画素を特定して、通常陰極に印加される電圧以上の電圧(修復電圧)を、当該特定した短絡画素を構成する陰極列に印加することにより、短絡欠陥を修復する。
これにより、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
本発明によれば、有機発光素子ディスプレイを長期間駆動した場合でも、短絡欠陥の発生が少なく、表示画質の低下を防止することが可能である。
本発明の第1の実施の形態では、透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有するパッシブマトリクス有機薄膜発光ディスプレイにおいて、通常のディスプレイ表示動作で各陰極へ非選択時に印加する電圧、あるいはそれ以下の電圧(以後、通常電圧と称する。陽極側電位は陰極への印加電圧よりも低いものとする)を、陰極に印加した時の走査側駆動回路(一般的に表示動作に使用されるスイッチング素子を中心に構成されたもの)への供給電流を計測する電流計測回路部と、計測された走査側駆動回路への供給電流値が短絡電流か否かを判定する判定回路部と、陰極に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路部と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御し、さらに、通常のディスプレイ動作時に走査側駆動回路における各陰極列の選択タイミングおよびデータ側駆動回路における各陽極列の選択タイミングを制御するタイミング回路とを有することを特徴とする。
このような構成によれば、画素に逆方向の電圧を印加した際の各陰極列の電流値を計測し、短絡画素が接続された陰極列を特定すると共に、通常陰極に印加される電圧以上の電圧(修復電圧)を、短絡画素が接続された陰極列のみに選択的に供給することにより、短絡欠陥を修復する。
図2は、本実施の形態における駆動回路構成の一例を示すものであって、この駆動回路は、通常電圧用電源6と、修復電圧用電源7と、陰極4に接続された走査側駆動回路5と、陽極3に接続されたデータ側駆動回路12と、各陰極4への供給電流を計測する電流計測回路8(走査側駆動回路5の電流供給部分に電流検出用抵抗15を接続して、その電圧降下から電流値を検出する)と、計測された走査側駆動回路5への供給電流値が短絡電流か否かを判定する判定回路9と、陰極4に印加される通常電圧と切換えてそれ以上の電圧値である修復電圧を印加する修復電圧回路10およびスイッチング素子13(スイッチング素子13をONにすると修復電圧が印加される)と、通常電圧用電源6の出力側に接続した修復電圧印加時の逆流防止用ダイオード14と、電流検出動作および判定動作や、短絡電流が流れたと判定された陰極列へ修復電圧を印加するよう各回路の動作タイミングを制御するタイミング回路11とを具えている。
走査側駆動回路5は、通常のディスプレイ動作時には、タイミング回路によって選択された陰極列のみを当該陰極列に接続されたスイッチング素子をオンしてGROUNDレベルにすることによって、当該選択された陰極列の電位を陽極列の電位より低くし、残りの非選択の各陰極列には通常電圧用電源6からの電圧が印加されて当該非選択の各陰極列と陽極列との間に画素が発光するときと逆方向の電圧を印加する。なお、走査側駆動回路5の出力回路は、プッシュプル構成でも、プルアップ構成でも適用可能である。
[実施例1]
図3は、前記回路構成において、ディスプレイの電源投入時あるいは表示動作開始時に、短絡個所の検出、修復電圧の印加を行う場合の動作タイミング(横軸が時間、縦軸が各陰極の印加電圧を示し、()内の数字は各列の陰極の順番を示す概念図である。図4,5も同様である)の例を示す。
まずディスプレイの電源投入時あるいは表示動作開始時に、タイミング回路11からの指令により、走査側駆動回路5で最初の陰極列(1)に通常電圧v1を印加する。それと同時に電流計測回路8により走査側駆動回路5へ供給される電流値を計測し、その計測値が判定回路9により通常電流と判定される電流値以上(すなわち、短絡電流)か否か(すなわち通常電流)を判定する。短絡電流であると判定した場合、次のタイミングで修復電圧回路10を作動し該当陰極列に修復電圧を印加する。修復電圧印加後あるいは短絡電流でないと判定した次のタイミングで、2番目の陰極列(2)に通常電圧を印加し、以後は上記と同様の操作を全陰極列について繰返す。
これらの動作終了後に、通常のディスプレイ表示動作を開始する。
図3は、3番目の陰極列(3)で短絡電流が検出された場合であり、図中a部で修復電圧v2を印加している。また、これら全陰極列の修復動作の時間をt1、通常のディスプレイ表示動作をt2とする。
[参考例1]図4は、実施例1(図3)の動作を、ディスプレイの1フレーム走査毎に行った場合の動作タイミングの例を示す。図4の左側のt2は通常のディスプレイ表示動作のタイミングであり、1フレームの走査が終了した後、t1で実施例1と同様の修復動作を行う。その後、右側のt2のタイミングで再び1フレームの通常のディスプレイの走査を実行する。図4は、3番目の陰極列(3)で短絡電流が検出された場合であり、図中a部で修復電圧v2を印加している。
[参考例2]
図5は、ディスプレイ表示動作中の各陰極列の走査タイミング毎に、各陰極列の短絡修復動作を行う場合の動作タイミングの例を示す。
図中t3は、各陰極列の走査タイミングの間に、電流計測回路8により走査側駆動回路5へ供給される電流値を計測する時間であり、短絡電流を検出した場合、図中a部のように、修復電圧v2を印加する。
次いで、本発明の第2の実施の形態について説明する。
本実施の形態では、走査側駆動回路の電源端子と通常電圧用電源間に接続された抵抗の端子間電圧によりON/OFFするように接続された第1のスイッチング素子と、この第1のスイッチング素子がONすることにより前記通常電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第2のスイッチング素子とを具え、画素に逆方向電圧を印加した際の各陰極列の電流値(短絡電流)が大きくなるに従って陰極への印加電圧を通常の電圧以上にすることが可能な回路構成とすることにより、短絡欠陥を修復する。
これにより、複雑な回路構成にしなくても、短絡欠陥が発生した時、および短絡欠陥が発生した画素が接続された陰極列のみに修復電圧を印加することが可能となり、新たな短絡欠陥の発生を抑制しつつ、また長期の駆動においても、短絡欠陥を修復することができる。
第1の実施の形態では、短絡電流が流れてから所定のタイミングを経てから修復電圧を印加していたが、第2の実施の形態では、短絡電流が流れると瞬時に修復電圧を印加可能である。
また、本実施の形態では、走査側駆動回路の出力回路は、プッシュプル構成のドライブ形式が適当である。それは、走査側駆動回路がプルアップ構成の場合、陰極列が走査選択されたときにプルアップ抵抗を通して電流が流れるため、走査側駆動回路の電源端子で見た電流は常時流れている状態であり、この電流と短絡電流を区別して動作させることは困難だからである。走査側駆動回路がプッシュプル構成であれば、電源端子で見た定常電流はほとんど流れないため、短絡電流が流れたときだけ修復電圧を印加する動作を実現できる。
[実施例2]
図6に示すように、本実施例2では、走査側駆動回路5の電源端子と通常電圧用電源6の間に接続された抵抗16と逆流防止用ダイオード17の端子間電圧によりON/OFFするように接続された第1のスイッチング素子であるFET18(Nch.FET)と、FET18がONすることにより通常ディスプレイ表示動作時に印加される通常電圧用電源6からの電圧以上の電圧が前記走査側駆動回路の電源端子へ印加されるように接続された第2のスイッチング素子であるFET19(Pch.FET)とを具えた構成とする。
通常の動作では、走査側駆動回路5に流れる電流による抵抗16の電圧降下は、FET18のゲートスレッショルド電圧以下であり、FET18はOFFしている。FET18がOFFのため、抵抗20を介してFET19のゲートに印加されるゲート電圧は修復電圧用電源7と同電位となりFET19はOFFとなる。
従って、走査側駆動回路5には通常電圧用電源6からの電圧のみが印加される(正確には通常電圧用電源6の電圧から抵抗16の電圧降下分と逆流防止用ダイオード17の順電圧分を引いた値)。
画素に短絡電流が流れた場合、走査側駆動回路5に流れる電流による抵抗16の電圧降下は、FET18のゲートスレッショルド電圧以上となりFET18はONとなる。FET18がONのため、FET19のゲート電圧は、ほぼ修復電圧用電源7と通常電圧用電源6の電位差となりFET19はONする(修復電圧用電源7の電圧は通常電圧用電源6の電圧よりゲートスレッショルド電圧以上高いものとする)。
従って、FET19の出力(ドレイン)、すなわち、走査側駆動回路5の電源端子には、抵抗21を介して修復電圧用電源7からの修復電圧が印加される。
図7は、上記回路構成とした場合の動作を説明するグラフであり、図の“走査ドライバ電流”が大きくなるほど、つまり短絡電流が流れた場合、図の“印加電圧”すなわち走査側駆動回路5への通常の印加電圧に重畳して、修復電圧が走査側駆動回路5の電源端子に印加される。
パッシブマトリクス型有機発光ディスプレイの電極構造を示す平面図である。 本発明の第1の実施の形態の回路構成を示すブロック図である。 実施例1の動作タイミングを表すタイミングチャートを示す図である。 参考例1の動作タイミングを表すタイミングチャートを示す図である。 参考例2の動作タイミングを表すタイミングチャートを示す図である。 本発明の第2の実施の形態の回路構成を示すブロック図である。 実施例2の動作を表すグラフを示す図である。
符号の説明
1 基板
2 画素
3 陽極(データライン)
4 陰極(アドレスライン)
5 走査側駆動回路
6 通常電圧用電源
7 修復電圧用電源
8 電流計測回路
9 判定回路
10 修復電圧回路
11 タイミング回路
12 データ側駆動回路
13 修復電圧切換え用スイッチング素子
14 逆流防止用ダイオード
15 電流計測用抵抗

Claims (4)

  1. 透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイであって、
    前記ディスプレイの電源投入時あるいは表示動作開始時に、選択した一対の陽極および陰極間に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出する電流検出手段と、
    前記電流検出手段によって検出された電流値が短絡電流であったときにオンして、前記ディスプレイの電源投入時あるいは表示動作開始時に、当該短絡に該当する陰極に修復電圧を印加するスイッチ手段とを具えたことを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。
  2. 請求項1において、
    前記スイッチ手段は、前記電流検出手段によって検出された電流値が短絡電流か否かを判定する判定回路と、
    前記判定回路によって判定された電流値が短絡電流であったときに短絡に該当する陰極に修復電圧を印加する修復電圧回路と、
    前記判定回路、前記修復電圧回路の動作タイミングを制御するタイミング回路とを具えたことを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。
  3. 請求項1において、
    前記スイッチ手段は、前記陰極に通常電圧を印加する線路上に設けた抵抗と、当該抵抗に短絡電流が流れたときに当該抵抗の端子間電圧によってオンする第1スイッチ素子と、該第1スイッチ素子のオンに応答してオンすることによって、修復用電源からの修復電圧を前記短絡に該当する電極に印加する第2スイッチ素子とを有することを特徴とするパッシブマトリクス有機薄膜発光ディスプレイ。
  4. 透明性基板上に形成された、複数列の陽極と、複数列の陰極と、当該両電極に挟持されて当該陽極と陰極との交点に画素を構成するための有機発光層とを有し、画素が発光するタイミング中において、前記複数列の陰極のうち、走査タイミングに該当する陰極のみグランドレベルにし、それ以外のタイミングに該当する陰極は画素が発光するときと逆方向に電圧を印加するように、前記各陰極に印加する電圧を制御するパッシブマトリクス有機薄膜発光ディスプレイの修復方法であって、
    前記ディスプレイの電源投入時あるいは表示動作開始時に、選択した一対の陽極および陰極間に画素が発光するときと逆方向に電圧を印加することによって当該選択した陰極に流れる電流を検出し、
    前記検出された電流値が短絡電流であったときに、前記ディスプレイの電源投入時あるいは表示動作開始時に、当該短絡に該当する陰極に修復電圧を印加することを特徴とするパッシブマトリクス有機薄膜発光ディスプレイの修復方法。
JP2006130429A 2001-12-06 2006-05-09 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法 Expired - Fee Related JP3976069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006130429A JP3976069B2 (ja) 2001-12-06 2006-05-09 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001373026 2001-12-06
JP2006130429A JP3976069B2 (ja) 2001-12-06 2006-05-09 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002217051A Division JP3835688B2 (ja) 2001-12-06 2002-07-25 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法

Publications (2)

Publication Number Publication Date
JP2006268057A JP2006268057A (ja) 2006-10-05
JP3976069B2 true JP3976069B2 (ja) 2007-09-12

Family

ID=37204014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130429A Expired - Fee Related JP3976069B2 (ja) 2001-12-06 2006-05-09 パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法

Country Status (1)

Country Link
JP (1) JP3976069B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492694B1 (ko) 2012-09-25 2015-02-12 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법

Also Published As

Publication number Publication date
JP2006268057A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5407138B2 (ja) 表示装置とその製造方法および製造装置
JP5103560B2 (ja) Ledマトリクス表示器の検査方法及び装置
JP6248310B2 (ja) 表示パネルの製造方法
US7091667B2 (en) Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel
WO2009113448A1 (ja) 表示装置
JP2007317384A (ja) 有機el表示装置、その製造方法、リペア方法及びリペア装置
US20060050029A1 (en) Display device
JP4103957B2 (ja) アクティブ駆動型画素構造およびその検査方法
US7427970B2 (en) Circuit for driving light emitting element and current-control-type light-emitting display
JP3835688B2 (ja) パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法
JP2007140315A (ja) 発光装置
JP2002341790A (ja) 表示画素回路
JP2011164219A (ja) 表示パネル及びその製造方法
JP2006284916A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
JP2007114285A (ja) 表示装置及びその駆動方法
JP5359073B2 (ja) 表示装置
JP3976069B2 (ja) パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法
JP2007011214A (ja) 画素回路および表示装置、並びに画素回路の駆動方法
JP2009139699A (ja) 自発光型表示装置
JP2010139833A (ja) 画像表示装置、画像表示装置の駆動方法及び画像表示装置の製造方法
JP2008176265A (ja) 有機電界発光表示装置
JP2006139079A (ja) 発光パネル用基板、発光パネル用基板の検査方法及び発光パネル
JP2006284945A (ja) 表示装置及びその駆動方法
JP2009210867A (ja) 表示装置とその製造方法および製造装置
JP4207593B2 (ja) 有機薄膜発光ディスプレイ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3976069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees