JP4083450B2 - 駆動装置およびそれを用いた表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、表示素子を駆動するための駆動装置、およびそれを用いた表示装置に関するものである。
【０００２】
【従来の技術】
これまで、文字や映像の表示装置として中心的役割を果たしてきたブラウン管（ＣＲＴ：cathode-ray tube）に代わり、薄型で軽量なフラットパネルディスプレイの需要の伸びが著しい。これは、インターネットを核としたサービス網に対する情報機器およびインフラの発展により、パーソナル・コンピュータならびにネットワークアクセス対応型携帯電話などの個人情報端末が加速的に普及したためである。また、従来ＣＲＴの独壇場であった家庭用テレビへ、フラットパネルディスプレイの市場が拡大してきた影響も大きい。
【０００３】
既に、液晶表示装置（ＬＣＤ：Liquid Crystal Display）は、その薄型軽量性および低消費電力の特長により大きな市場シェアを占めているが、いくつかの表示特性、例えば、視野角、コントラスト、応答速度などに関して改善すべき点がある。このため、ＬＣＤ自身の改良が進められる一方で、全く別のデバイスや原理による表示装置に関しても研究・開発が盛んに行われている。
【０００４】
その中で、近年特に注目を浴びているデバイスに、有機エレクトロルミネッセンスディスプレイ（ＯＥＬＤ：organic electro luminescence display）がある。ＯＥＬＤは、電気信号に応じて発光し、かつ、発光物質として有機化合物を用いて構成される表示装置である。上記ＯＥＬＤは、生来的に広視野角および高コントラストならびに高速応答などの優れた表示特性を有している。また、薄型軽量かつ高画質な小型から大型までの表示装置を実現する可能性があることから、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００５】
複数の画素を配したマトリクスパネルの駆動技術に関して、ＯＥＬＤもＬＣＤなどの表示装置と同様に、デューティ駆動（時分割駆動）およびスタティック駆動の両方が開発されている。
【０００６】
前者は、単純なパネル構造により、シンプルな低コストプロセスで済むが、走査ライン数が増えると全画面を走査する時間に対する各ラインの発光時間が減少する。結果的に要求されるパネル輝度を得るために、画素のピーク輝度は高くなる。通常これは、常時点灯の駆動条件と比較して、発光効率が悪く、大きな電圧または電流による駆動が必要となる。また、配線部においての電力損失のため、大画面になるほど消費電力の点で不利になる。
【０００７】
一方、後者は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等の非線形素子と組み合わせるため、プロセスが複雑となる。しかしながら、発光期間を１ラインの走査時間以上保持する構成が可能となることから、画素ピーク輝度および電流の低下によって低消費電力化や長寿命化の利点を生むと期待されている。
【０００８】
また、ＴＦＴには、高密度パターニングと高い電流駆動能力とを有する連続粒界結晶シリコン（ＣＧＳ：Continuous Grain Silicon）等の多結晶シリコン（ｐ−Ｓｉ：Poly-Silicon）形ＴＦＴが好ましい。ｐ−Ｓｉ形ＴＦＴの素子としての特徴である、高い移動度および集積性により、駆動ＩＣ（Integrated Circuit ：集積回路）およびコントロール回路などの構成をパネル内蔵化することも可能になる。このような理由から、ＯＥＬＤをアクティブ素子駆動する技術開発は、現在の主流となっている。
【０００９】
具体的なＴＦＴ型アクティブ素子の構成としては、例えば、特許第２７８４６１５号公報、または特開平１１−２３１８０５号公報に開示された構成が知られている。概念的には、図１６に示すように、有機ＥＬからなる発光部１２３を制御するＴＦＴ型アクティブ素子は、端子１２６から発光部１２３を通して端子１２７に達する電流供給ルート１２５を導通／遮断することによって発光部１２３の発光を制御する駆動部１２４と、端子１２８から入力される走査信号（走査パルス）と端子１２９から入力されるデータ信号とに基づいて駆動部１２４を制御する制御部１２２とにより、構成される。
【００１０】
制御部１２２および駆動部１２４は、それぞれ最小１個のＴＦＴで動作させることができる。図１６に示す画素構成の典型例として、図１７のように、制御部１２２を制御用のＴＦＴ１４１で構成し、駆動部１２４を駆動用のＴＦＴ１４２および補助容量１４３で構成した画素構成１００が挙げられる。この画素構成１００を図１８に示すように、マトリクス状に並べると、走査選択信号生成回路１１７で生成されたオンレベルの走査信号が制御用のＴＦＴ１４１に入力されることにより制御用のＴＦＴ１４１がオンされた期間中に、駆動用のＴＦＴ１４２のゲートにオン信号がデータ信号変換回路１１８から入力される。これにより、電流供給電源１１９から発光部１２３に電流が流れ、発光部１２３が発光する。走査信号がオフとなった後も、駆動用のＴＦＴ１４２のゲート容量、または補助容量１４３にて蓄積されたゲートオン電荷によって、発光部１２３への電流供給ルート１２５が保持される。これを画面中の全走査ライン分、繰り返すことにより表示装置として所望の映像を作り出すことができる。
【００１１】
また、図１７の画素構成において、発光部１２３へ流れる電流の方向を反転させて、図１９の画素構成にすることもできる。図１９の画素構成においては、駆動用のＴＦＴ１４２の特性として、図２に示すようなゲート電圧に対するドレイン−ソース電流の特性が得られる。中間調表示方法を、このＴＦＴ１４２の特性に基づいて大別すると、２種類の方法を用いることができる。
【００１２】
一方は、ゲート電圧として、ＴＦＴ１４２のドレイン−ソース間に電流がほとんど流れない電圧Ｖ１と、ＴＦＴ１４２のドレイン−ソース間に飽和電流が流れる飽和電流領域３１の電圧Ｖ２との２種類の値のみを用いる方法（以下、デジタル階調方式と称する）である。
【００１３】
他方は、上記の電圧Ｖ１および電圧Ｖ２の２種類の値に加えて、電圧Ｖ１と電圧Ｖ２との中間の電位である非飽和電流領域３２における値を含めた、複数の離散した値または連続的な値を用いてＴＦＴ１４２のゲート電圧を制御する方法（以下、アナログ階調方式と称する）である。
【００１４】
前者の方法では、輝度階調を２値しか使用しないため、そのままではフルカラー表示するための階調数が不足する。そのため、様々な手法を併用して不足する階調数を補う。例えば、複数の画素を組織的ディザ法や誤差拡散法などの画像処理により見かけの階調数を補う手法がある。
【００１５】
また、例えば、特開平１１−０７３１５９号公報においては、１画素内に独立に制御できる複数の副画素を形成して階調付与する手法で知られる面積分割法（面積ディザ法）が提案されている。
【００１６】
さらに、例えば、特開平１０−２１４０６０号公報においては、全画面を更新するための最小時間であるフレーム時間を、人の目によって表示画面が更新されていることの認識ができない程度の短時間に繰り返すことにより、視覚的な蓄光量を制御して階調を付与する手法である時間分割法（時間ディザ法）が提案されている。
【００１７】
これらの中間調付与技術は、それぞれ単独で用いる必要はなく、デジタル階調方式のみで時間ディザ法と面積分割法とを組み合わせる方法が可能である。また、例えば、特開平１１−２８００号公報に開示されている、アナログ階調方式とデジタル階調方式とを組み合わせる方法も原理的に可能であり、システム規模および効果に応じて様々な応用が可能である。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記従来のＯＥＬＤでは、デバイス形成プロセスに依存するＴＦＴおよび有機ＥＬ（ＥＬ：electro luminescence）素子の初期特性のばらつきと、発光履歴による経時変化、および温度による特性変動などが、複数画素で１画面を形成するディスプレイ装置の制御を困難にし、表示品位を損なうという問題点があった。
【００１９】
例えば、図１９の画素構成において、アナログ階調方式によって、均一な中間調レベルを表示するために、同一のデータ信号を印加しても、複数の画素間において、有機ＥＬ素子およびＴＦＴの移動度ならびに電圧閾値がばらつく。このため、ノイズ状であって、模様のような不均一な表示しか得られず、不快のない十分なフルカラー表示を制御することは非常に困難である。
【００２０】
例えば、特開平１１−２７２２３３号公報においては、これらのばらつきを吸収する補正回路が提案されているが、補償されるばらつきは、原理的に、駆動用ＴＦＴのゲート容量（閾値電圧）のばらつきだけである。実際には、その他のばらつき（有機ＥＬ素子の発光特性のばらつきなど）の影響により十分な階調制御ができず、表示品位を向上させることができなかった。
【００２１】
また、このように複雑な制御タイミングが必要になると、ｐ−Ｓｉ形ＴＦＴの特長を生かして、表示パネル内に駆動回路を一体化するということが困難となる。例えば、通常ＤＲＡＭ（dynamic random access memory）、またはＬＳＩ（large scale integration ）の設計においては、耐障害性を高めるための冗長回路が考慮される。しかしながら、ｐ−Ｓｉ形ＴＦＴパネル内に、同様にして、コントロール回路と駆動ＩＣとを一体化形成する場合においては、単結晶シリコン（単結晶Ｓｉ）に比べて劣っている基本素子特性、またはプロセス精度だけでなく、画素部を除く回路スペースを効率的に配置設計し、狭額縁を実現することも重要な要求点である。
【００２２】
一方、図１９に示す構成をデジタル階調方式により表示すると、オンオフの２値に関する閾値電圧のばらつきの間題は、大きく改善されて、均一な輝度を得ることができる。ただし、多階調表示するためには上述のような面積分割法、または時間分割法を併用する必要があり、アナログ階調方式にはない次のような問題が生じる。
【００２３】
面積分割法の場合、画素内分割すると見かけの画素数より多くの副画素数を必要とし、プロセス密度の上昇およびドライバＩＣ数の増加を招き、歩留まり低下およびコストアップの要因となる。また、開口率の低下からピーク輝度を大きくする、すなわち電流を大きくする必要があるため、消費電力は増加し、画素の寿命低下の原因にもなる。また、副画素（分解）数の限界は、基本的にプロセスに依存するが、製膜部周辺においての発光効率低下も見られるため、あまりに多数の副画素を形成することは好ましくない。
【００２４】
また、画素数を増やさずに見かけの階調性を改善させる誤差拡散法などのディザ技術を用いる方法は、現在色数の制限された携帯機器などにおいて、実用化されており、期待通りの効果が得られている。しかしながら、本質的に印刷物ほどの分解能を持たない現状のディスプレイ機器においては、画像処理用の回路が必要となるだけではなく、実効画素数（解像度）を低下させる。このため、至近距離にて使用する携帯型表示機器などにおいては、実際上それほど低解像度でなくとも、画質低下の印象を与えてしまう。
【００２５】
時間分割法の場合においては、１フレーム期間を複数回のサブフレームに分けてオンオフするため、走査選択回数が増加し駆動周波数の上昇とコントロール回路規模の増大が伴う。また、同一タイミングにて走査されないサブフレーム用のデータ信号を生成するためには、フレームメモリも必要となる。また、アモルファスシリコン（ａ−Ｓｉ：amorphous silicon）形ＴＦＴに比べると、圧倒的に高速動作が可能であり、かつ微細加工可能なｐ−Ｓｉ形ＴＦＴによっても、十分な動作速度にて画像信号を処理するロジック回路およびメモリ回路を構成することは、現状容易ではない。
【００２６】
また、交流型プラズマディスプレイパネル（ＡＣ−ＰＤＰ：alternating current-plasma display panel）などの分野でよく知られている、重要課題であった動画擬似輪郭問題は、実用上問題のないレベルに達している。しかしながら、パネル内に上記のロジック回路およびメモリ回路を一体化するには、現実的に非常に困難な規模であり、実装の問題もある。これに比べて、アナログ階調方式は、シンプルな回路構成をパネル内に一体化形成できるという点で優れている。
【００２７】
なお、サブフレームを使わず複数フレームで中間調を生じさせるフレームレートコントロール（ＦＲＣ：frame rate control）などの手法は、ＬＣＤで導入されている。しかしながら、プラズマディスプレイパネル（ＰＤＰ：plasma display panel）およびＯＥＬＤなどの光学応答性の速いデバイスにおいては、フリッカになりやすいため適していない。
【００２８】
その他にも、デジタル階調方式に対する階調付与として、時間分割法の負担を減らす、すなわち駆動周波数の上昇を抑える目的から、面積分割法とアナログ階調方式とを組み合わせる複合階調駆動方法が考えられる。既に、例えば、特開平１１−２８００号公報などには、時間分割法のサブフレーム数増加を抑えると共に、面積分割法と数階調のアナログ階調方式との３方法を組み合わせる方法が示されている。
【００２９】
上記の方法は、時間分割法単独によってフル階調表示するには十分な応答速度が得られない上に、アナログ階調方式が駆動履歴の影響により困難な、例えば、強誘電性液晶表示装置（ＦＬＣＤ：Ferroelectricity Liquid Crystal Display）などの装置に対して有用である。しかしながら、上記の方法を実装することは、時間分割法単独よりも複雑化し、実現することは容易ではなかった。
【００３０】
素子特性のばらつきを抑制表示する点において、デジタル階調方式は、有効であると考えられているが、回路規模および駆動周波数が増大することは避け難い。このため、アナログ階調方式をうまく取り入れて、シンプルな構成とすることが、ばらつき対策に有効な技術であると考えられる。
【００３１】
ところで、上述のように、ＯＥＬＤの表示品位の低下に関わる要因としては、有機ＥＬ素子の初期特性のばらつきが挙げられるが、この他に、有機ＥＬ素子の劣化などによる特性変動の影響も大きな要因である。また、デジタル階調方式のために、ロジック回路およびメモリ回路を構成した場合においても、表示品位に関わる一部分しか改善できない。
【００３２】
この有機ＥＬ素子の劣化現象は、未だ完全には解明されてはいないが、ダークスポットや剥離などの視覚的劣化だけでなく、有機ＥＬ素子の内部電場に対する駆動印加電界の影響も大きいと考えられている。ただし、後者の有機ＥＬ素子の内部電場に対する駆動印加電界の影響による有機ＥＬ素子の劣化は、不可逆的な劣化ではない。
【００３３】
例えば、特許第２６６３６４８号公報においては、有機ＥＬ素子の劣化が不可逆的ではない場合、可逆的に劣化した有機ＥＬ素子に、有機ＥＬを発光させる場合と異なる逆極性の電圧を印加して、有機ＥＬ素子の素子性能を回復する方法が示されている。また、例えば、九州大学の筒井等の研究により駆動電圧の印加方法による、素子性能の回復特性が示されている（「有機ＥＬデバイスの駆動特性に対する内部電場形成の影響」M&BE Vol.10, No.1（1999））。
【００３４】
しかしながら、これらは有機ＥＬ素子が電界処理により耐久性を改善することは示したものの、現実的に常時発光駆動し続ける表示装置において、具体的な適用方法は示されていない。また、有機ＥＬ素子に対して、矩形波電圧などの逆極性の電圧を使用することによる効果は期待できるが、劣化を加速させる熱に対する対策については十分に考慮されてない。
【００３５】
また、特許第２７６６０６３号公報においては、無発光期間を設けて温度緩和する方法が示されているが、パルス印加のような発光期間と非発光期間とを交互に繰り返す手段しか示されていない。このため、一般的なビデオのフレームレートである６０Ｈｚでは、上述矩形波電圧などの逆極性の電圧を印加する場合と同様に、現実的な熱対策にはならなかった。
【００３６】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、画素が複数の副画素から構成されるアクティブ駆動型の表示素子を駆動するための駆動装置であって、素子特性のばらつきによる表示品位の低下を抑制できると共に回路規模の増大を回避できる駆動装置およびそれを用いた表示装置を提供することにある。また、本発明の他の目的は、有機ＥＬ素子を用いた表示素子を駆動するための駆動装置であって、連続的な表示運転による有機ＥＬ素子の劣化および変動を防ぎ、表示素子の耐久性を向上し得る表示素子の駆動装置およびそれを用いた表示装置を提供することにある。
【００３７】
【課題を解決するための手段】
本発明の駆動装置は、上記課題を解決するために、光変調素子からなる画素と、該画素を駆動制御するためのアクティブ素子とを備える画素部を少なくとも１つ有し、上記画素が第１の副画素および第２の副画素から構成されるアクティブ駆動型の表示素子を駆動するための駆動装置であって、第１の副画素を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段と、第２の副画素を、第１の副画素で表示可能な階調数よりも少ない階調数を表示する（明表示または暗表示の２値表示を行なう、あるいは第１の副画素で表示可能な階調数よりも少ない階調数の多階調を表示する）ように駆動制御する第２の副画素制御手段とを備えることを特徴としている。
【００３８】
上記の発明によれば、１画素分の表示が、第１の副画素の多階調表示と、それよりも階調数の少ない第２の副画素の表示との組み合わせにより行なわれる。したがって、１画素全体を多階調表示するアナログ階調方式のみを用いた場合と比較して、副画素の多階調表示の階調数を少なくすることができる。これにより、階調誤差を起こさないための素子（光変調素子およびアクティブ素子）の動作電圧の許容誤差を大きくすることができる。その結果、素子の特性のばらつきによる表示品位の低下を抑制することができる。
【００３９】
また、少なくとも第１の副画素を多階調（アナログ階調方式）にて表示させて、１画素分の表示を行なうため、デジタル階調方式のみにより時間分割法や面積分割法を用いて多階調表示を行なう場合と比較して、回路規模の増大を回避できる。このため、表示素子（表示パネル）内に駆動装置（駆動回路）を一体化することも可能となる。
【００４０】
したがって、上記の発明によれば素子特性のばらつきによる表示品位の低下を抑制できると共に回路規模の増大を回避できる表示素子の駆動装置を提供することができる。
【００４１】
本発明の駆動装置は、第１の副画素制御手段および第２の副画素制御手段は、アナログ映像信号に基づいて第１の副画素および第２の副画素を駆動制御するものであり、第１の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて第１の副画素の駆動電圧に対して付与するオフセット電圧を切り替えるオフセット電圧切り替え手段を備え、第２の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて明表示または暗表示の２値表示を行なうように、第２の副画素を駆動制御するものであることを特徴としている。
【００４２】
上記構成によれば、アナログ映像信号に基づき、第２の副画素が明表示または暗表示の２値表示を行なうように駆動制御されると共に、第１の副画素の駆動電圧がオフセット電圧によって補正されることによって、第１の副画素が適切なアナログ階調方式にて駆動制御される。その結果、素子特性のばらつきによる表示品位の低下を確実に抑制できる。
【００４３】
本発明の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で最大階調の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、第２の副画素を、最大階調の１／２ⁿまたはゼロの階調となるように駆動制御するものであってもよい。
【００４４】
これにより、１つの画素全体で表示可能な階調数を最大化することが可能となる。
【００４５】
本発明の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数（表示階調）の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、映像信号から平均階調を検出する平均階調検出手段を含み、第２の副画素を、検出された平均階調の１／２ⁿまたはゼロの階調となるように駆動制御するものであってもよい。
【００４６】
これにより、第１の副画素によって表示される階調値を低く抑えることができるので、素子特性のばらつきによる表示品位の低下をより一層確実に抑制できる。
【００４７】
本発明の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数（表示階調）の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、映像信号から階調の代表値（度数分布の頂点）を検出する代表値検出手段を含み、第２の副画素を、検出された代表値またはゼロの階調となるように駆動制御するものであってもよい。
【００４８】
これにより、第１の副画素によって表示される階調値を低く抑えることができるので、素子特性のばらつきによる表示品位の低下をより一層確実に抑制できる。
【００４９】
本発明の駆動装置は、上記各構成の駆動装置において、上記画素は、３つ以上の副画素から構成され、かつ、各画素が有機エレクトロルミネッセンス素子からなるものであり、第１の副画素制御手段および第２の副画素制御手段は、少なくとも２つの副画素を同時に表示させる一方、これら副画素の表示期間中には、残りの副画素を非表示とするものであり、残りの副画素に対して表示特性の回復処理を行なう回復処理手段と、全ての副画素に対して表示特性の回復処理が行なわれるように、各副画素について表示期間と表示特性回復期間との切り替えを行なう切り替え手段とをさらに備えるものであってもよい。
【００５０】
これにより、連続表示運転中においても、一部の副画素を非表示として、副画素の表示特性の回復処理を行なうことができる。また、連続表示運転中においても、回復処理ができるため、劣化を加速させる熱の影響を低減することができる。これによって、連続表示運転することによるダークスポットや剥離などの視覚的な有機ＥＬ素子の劣化を防ぐことができる。したがって、連続的な表示運転による表示素子の劣化および変動を防ぎ、耐久性を向上し得るアクティブマトリクス駆動型表示装置を提供することができる。
【００５１】
上記回復処理手段は、表示特性回復処理期間中の副画素に対して、表示期間中の副画素に印加される電圧とは逆極性の電圧を印加するものであることが好ましい。
【００５２】
これにより、ダークスポットや剥離などの視覚的劣化だけでなく、有機ＥＬ素子の内部電場に対する駆動印加電界の影響を低減することができる。
【００５３】
本発明の表示装置は、上記の課題を解決するために、表示素子と、該表示素子を駆動するための上記各構成の駆動装置とを備えることを特徴としている。
【００５４】
これにより、素子特性のばらつきによる表示品位の低下を抑制できると共に回路規模の増大を回避できる表示装置、あるいは、連続的な表示運転による有機ＥＬ素子の劣化および変動を防ぎ、表示素子の耐久性を向上し得る表示装置を提供することができる。
【００５５】
本発明の参考に係る駆動装置においては、第１の副画素制御手段および第２の副画素制御手段は、デジタル映像信号に基づいて第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、上記デジタル映像信号における上位側から第２の副画素の数に等しいビット数を、第２の副画素を駆動制御するための第２のアクティブ素子部に供給し、明表示または暗表示の２値表示を行なうように第２の副画素を駆動制御するものであり、第１の副画素制御手段は、上記デジタル映像信号の残りの下位ビットをアナログ信号に変換して、第１の副画素を駆動制御するための第１のアクティブ素子部に供給するものであってもよい。
【００５６】
上記構成によれば、デジタル映像信号に基づき、第２の副画素が明表示または暗表示の２値表示を行なうように駆動制御されると共に、第１の副画素がデジタル映像信号の下位ビットをアナログ変換した信号によってアナログ階調方式にて駆動制御される。その結果、素子特性のばらつきによる表示品位の低下を確実に抑制できる。
【００５７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。なお、本発明はこれに限定されるものではない。
【００５８】
本実施形態では、１画素分のアナログ映像信号を複数の副画素により表示する場合について説明する。
【００５９】
図１は、異なる階調数のデータ信号を生成する回路を備える本実施の形態の表示装置の等価回路図であり、２つの副画素１０・１１を備えた画素部１３およびその信号配線を示す。
【００６０】
本実施の形態の駆動装置は、アクティブマトリクス駆動型表示装置であって、図１に示すように、光変調素子としての有機ＥＬ素子からなる画素（１０・１１）と、該画素（１０・１１）を駆動制御するためのアクティブ素子としてのＴＦＴ２・３・８・９とを備える画素部１３を少なくとも１つ有し、上記画素（１０・１１）が第１の副画素１１および第２の副画素１０から構成されるアクティブマトリクス駆動型の表示パネル（表示素子）を駆動するための駆動装置であって、第１の副画素１１を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段（６・７・１９・２０）と、第２の副画素１０を、明表示または暗表示の２値表示を行なうように駆動制御する第２の副画素制御手段（６・７・１９・２０）とをさらに備えている。
【００６１】
また、第１の副画素制御手段（６・７・１９・２０）および第２の副画素制御手段（６・７・１９・２０）は、アナログ映像信号Ｓ４に基づいて第１の副画素１１および第２の副画素１０を駆動制御するものであり、第１の副画素制御手段（６・７・１９・２０）は、アナログ映像信号Ｓ４と制御レベル信号（基準信号）Ｓ５との比較結果に基づいて第１の副画素１１の駆動電圧に対して付与するオフセット電圧を切り替えるオフセット電圧制御部（オフセット電圧切り替え手段）７を備え、第２の副画素制御手段は、アナログ映像信号Ｓ４と制御レベル信号（基準信号）Ｓ５との比較結果に基づいて明表示または暗表示の２値表示を行なうように、第２の副画素１０を駆動制御するものである。
【００６２】
本実施の形態のアクティブマトリクス駆動型の表示パネルは、図１に示す画素部１３が複数個、マトリクス状に配列されたものである。ＴＦＴ２・３・８・９としては、高密度パターニングと高い電流駆動能力とを有する連続粒界結晶シリコン等の多結晶シリコン形ＴＦＴが好ましい。ｐ−Ｓｉ形ＴＦＴの素子としての特徴である、高い移動度および集積性により、駆動ＩＣおよびコントロール回路などの構成を表示パネル基板（表示パネルが形成された基板）上にモノリシックに形成（内蔵化）することも可能になる。副画素１０・１１の面積比は、特に限定されるものではないが、この場合、１：１に設定されている。
【００６３】
厳密にはデジタル２値駆動の副画素とアナログ階調駆動の副画素の最大輝度値が一致しないため、画素面積比が１：１のとき制御レベル信号Ｓ５は、階調値のちょうど半分ではなく、輝度がやや大きいデジタル２値駆動の副画素分を考慮して、半分より大きめにすることが好ましい。
【００６４】
本実施の形態の表示装置は、上記の駆動装置とアクティブマトリクス駆動型の表示パネルとからなっている。
【００６５】
次に、上記アクティブマトリクス駆動型表示装置の動作について説明する。
【００６６】
まず、図示しない走査選択信号生成回路にて生成された走査選択信号Ｓ１０が、走査選択信号端子１を通して２つの制御用ＴＦＴ２および制御用ＴＦＴ３のゲート電極に入力される。走査選択信号Ｓ１０は、画素部１３が選択された走査選択期間のみＨｉｇｈレベルとなり、他の期間はＬｏｗレベルである。それゆえ、制御用ＴＦＴ２および制御用ＴＦＴ３のソース−ドレイン間は、画素部１３が選択される選択期間のみ導通状態となり、他の期間は遮断状態となる。
【００６７】
また、図示しないデータ信号生成回路にて画質調整およびデータ変換が施されたアナログ映像信号Ｓ４が、データ信号端子４に入力される。アナログ映像信号Ｓ４は、駆動用ＴＦＴ９の非飽和電流領域３２（図２参照）に含まれるように、電圧が調節されている。上記アナログ映像信号Ｓ４は、データ信号端子４から、そのまま制御用ＴＦＴ２に入力される経路と、後述する制御レベル信号Ｓ５と共に比較演算器６に入力される経路との２つの経路に分かれる。
【００６８】
アナログ階調駆動の場合、電流が飽和する飽和電流領域３１を含めると白つぶれになってしまうため、ゲート電圧がアナログ映像信号の最大値になってもドレイン−ソース電流が次第に増加する非飽和電流領域３２内であることが必要である（図２参照）。
【００６９】
また、制御レベル信号生成器１９にて制御レベル信号Ｓ５が、比較信号端子５を通して比較演算器６に入力される。上記制御レベル信号Ｓ５は、アナログ映像信号Ｓ４に対応する発光量を、ばらつきの大きいアナログ階調方式で表示が行なわれる副画素１１と、ばらつきの少ないデジタル階調方式で表示が行なわれる副画素１０とに振り分ける境界となる階調値を表すアナログ信号である。この境界となる階調値を境界値と称する。
【００７０】
境界値は、階調反転を起こさない値としなければならない。階調反転とは、アナログ映像信号Ｓ４がある階調値、例えば１５０階調目であるときの副画素１０・１１の輝度（合計値）と、アナログ映像信号Ｓ４がそれより高い階調値、例えば１５１階調目であるときの副画素１０・１１の輝度（合計値）が、明暗順序が逆転して、前者の輝度の方が高くなることをいう。
【００７１】
このようにして階調反転を起こさない値に設定された境界値（例えば、２５６階調表示の場合、最大階調２５５階調の約半分である１２８階調）以上の全ての階調値から境界値を差し引く。これにより、ばらつきの大きいアナログ階調方式で表示が行なわれる副画素１１の階調輝度差（１階調あたりの輝度差）を最大輝度の約半分（例えば、２５６階調表示の場合、最大階調２５５階調の約半分である１２８階調分の輝度）に抑えることができ、表示のばらつきを抑えることができる。その結果、副画素１０・１１により階調反転を起こすことなく、多階調表示（例えば２５６階調表示）を行なうことができる。
【００７２】
比較演算器６では、上記制御レベル信号Ｓ５と上記アナログ映像信号Ｓ４とが比較される。比較演算器６は、制御レベル信号Ｓ５よりもアナログ映像信号Ｓ４が大きい場合、Ｈｉｇｈレベルを出力し、制御レベル信号Ｓ５よりもアナログ映像信号Ｓ４が小さい場合、Ｌｏｗレベルを出力する。ＨｉｇｈレベルまたはＬｏｗレベルの比較演算器６の出力信号Ｓ６は、制御用ＴＦＴ３へ送られる。
【００７３】
上記Ｈｉｇｈレベルとは、駆動用ＴＦＴ８に直結された副画素１０を点灯させ、副画素１０の輝度を境界値に対応する輝度にするためのゲート電圧値である。このゲート電圧値は、図２に示す飽和電流領域３１に含まれるゲート電圧Ｖ２に相当する。このゲート電圧値は、飽和電流領域３１に含まれるように比較演算器６によって調節される。また、上記Ｌｏｗレベルとは、副画素１０を非点灯にするゲート電圧値であり、図２に示すゲート電圧Ｖ１に相当する。
【００７４】
画素部１３の走査選択期間になると、Ｈｉｇｈレベルの走査選択信号Ｓ１０が走査選択信号端子１を通して制御用ＴＦＴ２および制御用ＴＦＴ３のゲート電極に入力され、制御用ＴＦＴ２および制御用ＴＦＴ３が導通状態となる。したがって、制御用ＴＦＴ３へ送られた出力信号Ｓ６がオフセット電圧制御部７および駆動用ＴＦＴ８に伝えられ、制御用ＴＦＴ２へ送られたアナログ映像信号Ｓ４が駆動用ＴＦＴ９に伝えられる。
【００７５】
ただし、Ｈｉｇｈレベルの出力信号Ｓ６が駆動用ＴＦＴ８に印加されているときには、副画素１０が境界値の輝度となるので、駆動用ＴＦＴ９に印加する電圧は、上記アナログ映像信号Ｓ４から境界値を差し引いた輝度が画素１１で得られるような電圧でなければならない。このため、上記オフセット電圧制御部７によりオフセット電圧Ｖofを駆動用ＴＦＴ９のソースに印加することにより、上記駆動用ＴＦＴ９のソース側電位を、副画素１１の輝度がアナログ映像信号Ｓ４から境界値を差し引いた階調値に対応するように補正する。これによって、副画素１１によるアナログ階調方式の表示が適切に行なわれ、所望の輝度を得ることができる。
【００７６】
オフセット電圧制御部７は、制御用ＴＦＴ３のドレイン側の電圧がゲート電圧として印加され、ゲート電圧がＨｉｇｈレベルであるときのみ導通状態となるＴＦＴ２８と、制御用ＴＦＴ３のドレイン側の電圧がゲート電圧として印加され、ゲート電圧がＬｏｗレベルであるときのみ導通状態となるＴＦＴ２９とを備えている。また、ＴＦＴ２８が導通状態であるときには、駆動用ＴＦＴ９のソースがオフセット電圧入力端子１２に接続され、ＴＦＴ２９が導通状態であるときには、駆動用ＴＦＴ９のソースが接地端子２７に接続される。したがって、オフセット電圧制御部７は、制御用ＴＦＴ３のドレイン側の電圧がＬｏｗレベルであるときには駆動用ＴＦＴ９のソースを接地する一方、ＴＦＴ２８のゲート電圧がＨｉｇｈレベルであるときには駆動用ＴＦＴ９のソースにオフセット電圧Ｖofを与えるようになっている。オフセット電圧制御部７には、オフセット電圧生成器２０で生成されたオフセット電圧Ｖofがオフセット電圧入力端子１２を通して印加されている。駆動用ＴＦＴ９に与えられるオフセット電圧Ｖofの大きさは、オフセット電圧生成器２０からオフセット電圧入力端子１２を通してオフセット電圧制御部７に印加されるオフセット電圧Ｖofの信号レベルを調整することにより調整できる。
【００７７】
走査選択信号Ｓ１０により、制御用ＴＦＴ２・３がオン状態である画素部１３において、出力信号Ｓ６は、駆動用ＴＦＴ８に直結された副画素１０を、２値のデジタル階調方式により表示制御するために用いられる。また、制御用ＴＦＴ２・３がオン状態である画素部１３において、上記制御用ＴＦＴ２に入力された上記アナログ映像信号Ｓ４は、駆動用ＴＦＴ９に直結された副画素１１を、多値のアナログ階調駆動により表示制御するために用いられる。
【００７８】
それぞれの駆動用ＴＦＴ８・９のゲート電圧値に応じて、副画素１０・１１は表示制御される。
【００７９】
上記副画素１０のデジタル階調方式は、上記駆動用ＴＦＴ８のゲート電圧として上記ゲート電圧Ｖ１および上記ゲート電圧Ｖ２の２値が用いられる、デジタル的な制御である。また、副画素１０には、図示しない電源から電源端子２５に印加された電源電圧と、接地端子２７の接地電位との電位差により、図２に示すソース−ドレイン電流に相当する電流が流れ込む。これにより、駆動用ＴＦＴ８のゲート電圧としてゲート電圧Ｖ１が印加されているときには、副画素１０が暗状態（消灯状態）となる一方、駆動用ＴＦＴ８のゲート電圧としてゲート電圧Ｖ２が印加されているときには、副画素１０が明状態（階調）となる。このようにして、副画素１１によって２値表示（デジタル階調方式の表示）が行なわれる。
【００８０】
これに対して、副画素１１のアナログ階調方式は、上記駆動用ＴＦＴ９のゲート電圧として、上記ゲート電圧Ｖ１および上記ゲート電圧Ｖ２の２値に加え、図２に示す非飽和電流領域３２に含まれるゲート電圧値が用いられる、多値によるアナログ的な制御である。また、駆動用ＴＦＴ８のゲート電圧としてゲート電圧Ｖ１が印加されているとき、すなわち副画素１０が暗状態であるときには、副画素１１には、図示しない電源から電源端子２５に印加された電源電圧と、接地端子２７の接地電位との電位差に応じた電流が流れ込む。これにより、副画素１１は、駆動用ＴＦＴ９のゲート電圧に応じて輝度が上昇する。一方、駆動用ＴＦＴ８のゲート電圧としてゲート電圧Ｖ２が印加されているとき、すなわち副画素１０が明状態であるときには、副画素１１には、図示しない電源から電源端子２５に印加された電源電圧と、駆動用ＴＦＴ８のソースの電位、すなわちオフセット電圧Ｖofとの電位差に応じた電流が流れ込む。これにより、副画素１１は、副画素１０が暗状態から明状態に変化した瞬間に、副画素１０の輝度の上昇分に応じた分だけ輝度が低下し、その後は、駆動用ＴＦＴ９のゲート電圧に応じて輝度が上昇する。このようにして、副画素１１によって多階調表示（アナログ階調方式の表示）が行なわれる。
【００８１】
走査選択信号Ｓ１０がオフになると、それまで駆動用ＴＦＴ８・９に印加されていたゲート電圧レベルは、各補助容量２１・２２に移され、次回の走査選択期間で画像が更新されるまで保持される。
【００８２】
次に、本実施の形態のアクティブマトリクス駆動型表示装置の副画素１０・１１の構造について、以下に説明する。
【００８３】
本実施の形態では、副画素１０・１１は、有機発光部である。有機発光部としては、例えば、図３に示すように、２つの対向する電極、陽極３３と陰極３４の間に、正孔輸送層３５と発光層３６と電子輸送層３７とを陽極３３側からこの順序で形成した構造を用いることができる。陽極３３および陰極３４のうち、光を取り出す側の電極（３３または３４）は透明電極材料で形成され、他方の電極は非透明電極材料または透明電極材料で形成される。
【００８４】
有機発光部は、例えば、陽極３３側から光を取り出す場合、陽極３３の材料に酸化インジウム−スズ（ＩＴＯ）、陰極３４の材料にアルミニウム（Ａｌ）、正孔輸送層３５にテトラフェニルジアミン誘導体（ＴＰＤ）、電子輸送層３７に発光層３６も兼ねたアルミキノリノール錯体（Ａｌｑ３）の低分子材料を用いて、真空蒸着法により製膜して作製することができる。
【００８５】
ただし、本発明は上記材料や構造に限定されるものではない。また、有機発光部についても、例えば、２層構造に限らず、発光層３６のみの単層構造、または電子、あるいは正孔輸送層３５と発光層３６の多層構造を適用することができる。
【００８６】
また、有機発光部の形成方法は、例えば、ポリパラフェニレンビニレン誘導体（ＭＥＨ−ＰＰＶ）、またはポリフルオレンなどの高分子材料を用いた場合においては、スピンコーティング法、またはインクジェット法などの方法を用いることができる。
【００８７】
電極材料についても、透明電極材料としては、インジウムースズ酸化物（ＩＴＯ）の他に、酸化亜鉛（ＺｎＯ）、または酸化スズ（ＳｎＯ₂）などを用いることができ、非透明電極材料としては、例えば、マグネシウム（Ｍｇ）、銀（Ａｇ）などの金属を用いることができる。
【００８８】
また、開口率にも影響する有機発光部からの光の取り出し方向は、有機発光部からＴＦＴに向かう方向でもよく、その反対方向でもよい。光の取り出し方向は、有機膜（正孔輸送層３５、発光層３６、および電子輸送層３７）、陽極３３、陰極３４、ＴＦＴ駆動回路基板の積層、および実装順序により決定すればよい。
【００８９】
本実施の形態においては、例えば、順構造と称する図４に示す構造、または逆構造と称する図５に示す構造を用いることができる。図４に示す順構造では、ガラス基板３９上に、ＴＦＴ２・３・８・９・２８・２９等を含むＴＦＴ層３８、金属電極（陰極３４または陽極３３）、有機層（正孔輸送層３５、発光層３６、および電子輸送層３７）、および透明電極（陽極３３または陰極３４）がガラス基板３９側からこの順で形成されている。図５に示す逆構造では、ガラス基板３９上に、ＴＦＴ層３８、透明電極材料からなる透明電極（陽極３３または陰極３４）、有機層（正孔輸送層３５、発光層３６、および電子輸送層３７）、および非透明電極材料または透明電極材料からなる金属電極（陰極３４または陽極３３）がガラス基板３９側からこの順で形成されている。また、図５に示す逆構造では、ＴＦＴ層３８が光を透過しうるような構造となっている。
【００９０】
本発明の効果の有無は、実際には、電力効率の絶対値などの要因が光の取り出し方向に影響するものの、順構造または逆構造などの構造に依存するものではない。
【００９１】
また、画素を構成する副画素１０・１１は、ＴＦＴ層３８側の電極（陽極３３または陰極３４）をマスク蒸着することにより分割形成した。インクジェット法を用いた有機層の形成プロセスでは、電極表面における有機層が射出形成された部分以外で電極が剥き出しになる。そのため、対向電極の形成により電流のリークの可能性がある。このため、各有機部（有機層）よりも小さな面積にてコンタクトをとるように二酸化シリコン（ＳｉＯ₂）などからなる絶縁膜を形成した。
【００９２】
このとき粒状の有機部（有機層）は、たくさんの副画素のように見えるが、実際にはＴＦＴ側とコンタクトをとっている電極の分割単位が１つの副画素である。一方、大画面化あるいは高精細化が進むにつれて、用途や映像のコンテンツも多様化が進み、必ずしも映像信号の帯域と画素数が常に一致することはなく、複数の画素を副画素のようにひとつの画素とすることもある。
【００９３】
以上のように、本実施形態の表示装置によれば、１画素分の表示が、デジタル階調方式にて駆動表示される副画素１０と、アナログ階調方式にて駆動表示される副画素１１との組み合わせにより行なわれる。したがって、アナログ階調方式のみで多階調表示する場合と比較して、アナログ階調方式による多階調表示の階調数を少なくすることができる。これにより、アナログ階調方式による多階調表示において階調誤差を起こさないための素子（光変調素子およびアクティブ素子）の動作電圧の許容誤差を大きくすることができる。その結果、素子の特性のばらつきや変動による表示品位の低下を抑制することができる。
【００９４】
また、デジタル階調方式にて駆動表示される副画素１０とアナログ階調方式にて駆動表示される副画素１１との組み合わせにより、１画素分の表示を行なうため、デジタル階調方式のみにより多階調表示を行なう場合の回路規模の増大といった問題を回避できる。
【００９５】
すなわち、上記の実施の形態のように１画素をデジタル階調方式にて駆動表示される副画素と、アナログ階調方式にて駆動表示される副画素との２つの副画素から構成する場合に比べて、副画素をすべてデジタル階調方式にて駆動表示する場合、副画素が４つ必要となり、倍の数の副画素を必要とする。
【００９６】
また、副画素をすべてデジタル階調方式に駆動表示する場合において、時間ディザ法を組み合わせたとしても、走査選択信号に合わせてデータを時間軸方向に２度送信する必要が出てくる。
【００９７】
また、１画素を４つの副画素から構成することは、従来の外付けＩＣ回路を使うことにより比較的容易に実現できるが、回路規模を増加させるため表示パネルに回路を内蔵することが困難となる。このため、従来の外付けＩＣ回路を使う場合、狭額縁な表示装置の実現は困難であった。
【００９８】
これに対し、上記の実施の形態のように、２つの副画素をそれぞれデジタル階調方式またはアナログ階調方式にて駆動表示する構成の場合、駆動回路を表示パネルに内蔵することが可能となり、さらに部品削減によるコスト改善、および携帯表示機器などの回路規模の縮小が望まれる機器への搭載が可能となる。
【００９９】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素群から構成され、最大階調Ｍの表示が可能な画素において、第２の副画素群を、最大階調Ｍの半分の階調またはゼロ階調を表示または非表示するように駆動制御し、前記多階調表示副画素群を、残りの階調表示により合計が最大階調Ｍになる中間調表示を行なうように駆動制御する。
【０１００】
すなわち、副画素群Ａは、Ｌ＜Ｍ／２の場合、ゼロ階調を表示し、Ｌ≧Ｍ／２の場合、Ｍ／２の階調を表示する。
【０１０１】
本実施の形態のアクティブマトリクス駆動型表示装置において、典型的に用いられた有機ＥＬ部のＴＦＴ駆動回路部は、図６のように直結させているため、ゲート電圧を制御することによって、図２のゲート電圧に対するドレイン−ソース電流特性のように飽和電流領域３１が得られる。副画素群Ａおよび副画素群Ｂの特性が等しい場合、１画素に形成する副画素は、副画素群Ａと副画素群Ｂとを等量とすることが好ましい。
【０１０２】
なお、最大階調Ｍとは、１画素がフレーム時間中であって、時間あたりの輝度ピーク値で積分した結果、視覚認識される輝度階調値のことである。また、表示階調Ｌは、表示装置全体で映像を形成するために、１画素あたりに必要な輝度階調値であり、通常Ｌ≦Ｍである。
【０１０３】
このような回路構成により、２つの副画素において最大階調表示が可能となり、かつ、２値表示化した分、アナログ階調方式による表示ばらつきを低減することができる。
【０１０４】
さらに、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素群から構成され、所定の表示階調Ｌの表示を行なう画素において、平均階調Ｋを検出する平均階調検出手段（図示せず）を含み、前記２階調表示副画素群を、検出された平均階調Ｋに等しい階調またはゼロ階調を表示するように駆動制御し、前記多階調表示副画素群を、残りの階調表示により合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１０５】
上記平均階調検出手段は、入力階調値を総画素数分だけ累積加算する積分回路と、総画素数にてその積分値を除算する除算回路から構成できる。
【０１０６】
すなわち、副画素群Ｃは、Ｌ＜Ｋ／２の場合、階調ゼロを表示し、Ｌ≧Ｋ／２の場合、平均階調Ｋに等しい階調を表示する。ここで、平均階調Ｋとは、表示画面全体の階調平均値であり、アナログ映像信号Ｓ４をフレームメモリに記憶させて、現フレーム画像の正確な平均値を求める方法がある。しかしながら、一般に映像は、前後フレームでも相関が高いことが多いため、フレームメモリなしに逐次加算した前フレームの平均階調値を、現フレームの平均階調Ｋとしても影響は少ない。
【０１０７】
ただし、平均階調ＫがＭ／２を大きくはずれると副画素群Ｃ・Ｄの一方の最大輝度を大きくする必要が出てくる。そのため、Ｋ＞Ｍ／２の場合、ＫをＭ／２とすることが好ましい。つまり、平均階調ＫがＭ／２より小さい場合に限り、表示装置全体の供給電圧を調整し、デジタル階調方式される副画素群Ｃの最大値がＫとなるように調整することにより回路構成を簡易化できる。
【０１０８】
このような回路構成により、制御レベル信号Ｓ５に表示画面情報から取得した平均値階調に相当する信号を印加することによっても駆動制御できるようになる。
【０１０９】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素群から構成され、所定の表示階調Ｌの表示を行なう画素において、表示映像から代表値Ｎを検出する代表値検出手段を含み、前記２階調表示副画素群を、検出された代表値Ｎに等しい階調または階調ゼロを表示するように駆動制御し、前記多階調表示副画素群を、残りの階調表示により合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１１０】
上記代表値（ここでは中央値）検出手段は、以下の構成にて実現できる。上記代表値検出手段は、階調ビット数分の個数（４ビット階調なら１６個）の記憶カウンタ（総画素数を表現可能なビット数）と、各画素の階調値を順に上記記憶カウンタに入力し、比較加算器により、その値と一致する記憶カウンタを１ずつインクリメントして、ヒストグラム（横軸：階調値、縦軸：個数）を求める回路とを備える。全画素に対するヒストグラム結果に対して、まず階調値０の記憶カウンタ値により積分器を初期化し、次に階調値を１つインクリメントしてその階調値の記憶カウンタ値を積分器に加算し、最大階調まで繰り返す。加算する度に積分器の出力値を総画素数の半分の値と比較し、越えた時点において、そのときの階調値を出力すると中央値が求まる。
【０１１１】
すなわち、副画素群Ｅは、Ｌ＜Ｎ／２の場合、階調ゼロを表示し、Ｌ≧Ｎ／２の場合、代表値Ｎに等しい階調を表示する。ここで、代表値Ｎとは、表示画面全体の階調代表値であり、例えばメディアン値のことである。
【０１１２】
ただし、正確に計算したメディアン値は、階調の度数分布の頂点になる傾向がある。また、本発明のポイントは、できるだけ表示階調をばらつきに強いデジタル階調方式に分担させ、残りをアナログ多階調駆動して、画素分割数をあまり増やさずに、ばらつき低減効果を図ったものである。このため、図７の階調値度数分布の場合、正確なメディアン値であるピーク４０近辺よりも、ピーク４０より幾らか低い点線４１で示すあたりを代表値と選んだほうがばらつき低減効果は大きい。
【０１１３】
この場合、度数分布の算出時に階調を量子化しておくことにより、図８に示すようにように、一定の幅をもった度数分布が得られるため、図８の場合においても代表値としてピーク４０および点線４１の近辺の値が得られるようになる。階調を量子化するとは、例えば、８ビット階調を４ビット化することをいう。なお、度数分布とは、表示画面内で各階調値が何度出現したかをカウントした結果である。
【０１１４】
このような回路構成により、制御レベル信号Ｓ５に表示画面情報から取得した代表値階調に相当する信号を印加することにより、ばらつきを低減することができる。
【０１１５】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、ｎ個（ｎ＞２）の副画素から構成され、最大階調Ｍの表示が可能な画素において、ｎ−１個以下の副画素を、順に最大階調Ｍ／（２のｍ乗）、（ｍ＝１，２，・・・，ｎ−１）に準じた値の階調または階調ゼロを表示するように駆動制御し、残りの副画素を、残りの階調表示により合計が最大階調Ｍになる中間調表示を行なうように駆動制御する。
【０１１６】
さらに、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、ｎ個（ｎ＞２）の副画素から構成され、所定の階調Ｌの表示を行なう画素において、平均階調Ｋを検出する平均階調検出手段を含み、ｎ−１個以下の副画素を、順に平均階調Ｋに等しい値の階調または階調ゼロを表示するように駆動制御し、残りの副画素を、残りの階調表示によって合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１１７】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、ｎ個（ｎ＞２）の副画素から構成され、所定の階調Ｌの表示を行なう画素において、表示映像から代表値Ｎ１，Ｎ２，・・・，Ｎｍ（ｍ＝１，２，・・・，ｎ−１、Ｎ１は元画像に対する代表値、Ｎ２は元画像からＮ１を引いた画像情報から再検出した代表値、以下繰り返し）を検出する手段を含み、ｎ−１個以下の副画素を、順にＮｍに準じた値の階調または階調ゼロを表示するように駆動制御し、残りの副画素を、残りの階調表示によって合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１１８】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素から構成され、最大階調Ｍの表示が可能な画素において前記２階調表示副画素を、最大階調Ｍの半分の階調または階調ゼロを表示するように駆動制御し、前記多階調表示副画素を、残りの階調表示により合計が最大階調Ｍになる中間調表示を行なうように駆動制御する。
【０１１９】
さらに、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素から構成され、所定の階調Ｌの表示を行なう画素において、平均階調Ｋを検出する平均階調検出手段を含み、前記２階調表示副画素を、検出された平均階調Ｋの階調または階調ゼロを表示するように駆動制御し、前記多階調表示副画素を、残りの階調表示により合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１２０】
また、本実施の形態のアクティブマトリクス駆動型表示装置は、前記副画素制御回路が、２つの副画素から構成され、所定の階調Ｌの表示を行なう画素にいおいて、表示映像から代表値Ｎを検出する代表値検出手段を含み、前記２階調表示副画素を、検出された代表値Ｎの階調または階調ゼロを表示するように駆動制御し、前記多階調表示副画素を、残りの階調表示により合計が所定の表示階調Ｌになる中間調表示を行なうように駆動制御する。
【０１２１】
なお、実施の形態において、制御用ＴＦＴ２（または３）を、オフリーク電流を抑えるため、図９に示すようなデュアルゲートのＴＦＴ２’（または３’）とすることも可能である。これによれば、さらに良好な駆動が可能である。また、本実施の形態において、駆動用ＴＦＴ８（または９）を、少なくともアナログ階調方式を行なう駆動用ＴＦＴ特性のばらつきを低減するため、図１０のように、並列接続された２つのＴＦＴ８ａ・８ｂ（または９ａ・９ｂ）からなるパラレル回路８’（または９’）とすることも可能である。これらの相乗効果によって、さらに表示ばらつきを低減することができる。
【０１２２】
なお、本実施の形態において、１つの画素が３つ以上の副画素から構成される場合、デジタル階調方式により駆動制御される副画素の割合を増やすことによって、さらにばらつきを低減させることもできる。ただし、そのためのデータ信号生成回路の規模が増加するため、回路のパネル内蔵化が要求される場合、１つの画素を２つの副画素から構成することが好ましい。
【０１２３】
本実施形態の駆動装置は、表示パネル基板内にモノリシックに形成された回路のみによって、簡単に実現できるものである。すなわち、本実施形態の駆動装置は、システムオンパネルという言葉で言い表されるように、外部回路に頼らずに、動作速度や実装面積により制限の大きな表示パネル基板内の回路のみにて搭載可能である。
【０１２４】
また、本実施形態では、副画素１０・１１が有機ＥＬ素子からなる場合について説明したが、本発明は、副画素１０・１１が液晶等のような、他の光変調素子である場合にも適用可能である。
【０１２５】
〔参考の形態１〕
次に、１画素分のデジタル映像信号を複数の副画素により表示する場合について説明する。本参考の形態では、１画素を２つの副画素１０・１１で構成した画素部４３（表示素子）を駆動するための駆動回路において、１画素分の映像信号に４ビットのデジタル信号を用いた場合について説明する。
【０１２６】
図１１に示すように、本参考の形態の駆動装置１６は、第１の副画素１１および第２の副画素１０と、第１の副画素１１を駆動制御するためのＴＦＴ２・９（第１のアクティブ素子）と、第２の副画素１０を駆動制御するためのＴＦＴ３・８（第２のアクティブ素子）とを含む画素部４３が、複数個、マトリクス状に配列されたアクティブマトリクス駆動型の表示パネル（表示素子）を駆動するための駆動装置であって、１画素分のデジタル映像信号（入力信号）Ｓ１からデジタル駆動用データ電圧及びアナログ駆動用データ電圧を生成するものである。駆動装置１６は、デジタル映像信号Ｓ１に基づいて第１の副画素１１および第２の副画素１０を駆動制御するものであり、第１の副画素１１を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段としてのＤ／Ａコンバータ２４と、第２の副画素を、第２の副画素１０で表示可能な階調数よりも少ない階調数を表示するように駆動制御する第２の副画素制御手段としてのＬＳ（Level Shifter）２３とを備えている。
【０１２７】
ＬＳ２３は、上記デジタル映像信号における上位側から第２の副画素１０の数に等しいビット数、すなわち最上位１ビットを、ＴＦＴ３・８（第２のアクティブ素子）に供給し、明表示または暗表示の２値表示を行なうように第２の副画素１０を駆動制御するものである。Ｄ／Ａコンバータ２４は、デジタル映像信号Ｓ１の残りの下位ビットをアナログ信号に変換して、第１の副画素１１をＴＦＴ２・９に供給するものである。
【０１２８】
次に、上記駆動装置１６の動作について説明する。
【０１２９】
駆動装置１６にて、４ビットのデジタル映像信号Ｓ１は、デジタル映像信号Ｓ１の最上位のビット（ＭＳＢ：most significant bit）１ビットと、最下位のビット（ＬＳＢ：least significant bit）、すなわち残りの階調信号３ビットとに分けられる。
【０１３０】
ＭＳＢ１ビットは、駆動装置１６内のＬＳ２３によって、デジタル駆動用データ電圧Ｓ１４へと変換される。ＬＳＢ３ビットは、駆動装置１６内のＤ／Ａコンバータ（digital to analog converter）２４によって、デジタル映像信号Ｓ１からアナログ駆動用データ電圧Ｓ１５へと変換される。
【０１３１】
本参考の形態の画素部４３は、オフセット電圧制御部７を備えていない点以外は、実施の形態１の画素部１３と同様である。
【０１３２】
以上の構成により、副画素１１は、デジタル駆動用データ電圧Ｓ１４、すなわちデジタル映像信号Ｓ１の最上位１ビットにより、２値のデジタル階調方式で駆動表示される。一方、副画素１０は、アナログ駆動用データ電圧Ｓ１５、すなわちデジタル映像信号Ｓ１の最下位３ビットをアナログに変換した信号によって、アナログ階調方式で駆動表示される。
【０１３３】
これにより、実施の形態１と同様に、素子の特性のばらつきや変動による表示品位の低下を抑制すると共に、回路規模の縮小化を図ることができる。
【０１３４】
また、ＭＳＢ１ビット分でもばらつきを低減することにより、視覚的に大きな改善効果が得られる。
【０１３５】
本参考の形態の駆動装置１６は、表示パネル基板（表示パネルが形成されたガラス基板）内にモノリシックに形成された回路のみによって、簡単に実現できるものである。すなわち、本参考の形態の駆動装置１６は、システムオンパネルという言葉で言い表されるように、外部回路に頼らずに、動作速度や実装面積により制限の大きな表示パネル基板内の回路のみにて搭載可能である。
【０１３６】
〔参考の形態２〕
また、実施の形態１および参考の形態１では、副画素１０・１１が有機ＥＬ素子からなる場合について説明したが、本発明は、副画素１０・１１が液晶等のような、他の光変調素子である場合にも適用可能である。例えば、副画素１０・１１の光変調素子として液晶を用いて、１画素分のデジタル映像信号を複数の副画素により表示する場合について説明する。
【０１３７】
本参考の形態では副画素１０・１１の光変調素子として液晶を用いる。液晶は電圧駆動であるため、副画素１０・１１が有機ＥＬ素子からなる上記参考の形態１にて説明した図１１の第１の副画素１１を駆動制御するためのＴＦＴ９と、第２の副画素１０を駆動制御するためのＴＦＴ８とを設ける必要がない。
【０１３８】
本参考形態では、１画素を２つの副画素１０・１１で構成した画素部４４（表示素子）を駆動するための駆動回路において、１画素分の映像信号に４ビットのデジタル信号を用いた場合について説明する。
【０１３９】
図１２に示すように、本参考の形態の駆動装置１６は、第１の副画素１１および第２の副画素１０と、第１の副画素１１を駆動制御するためのＴＦＴ２（第１のアクティブ素子）と、第２の副画素１０を駆動制御するためのＴＦＴ３（第２のアクティブ素子）とを含む画素部４４が、複数個、マトリクス状に配列されたアクティブマトリクス駆動型の表示素子を駆動するための駆動装置であって、１画素分のデジタル映像信号Ｓ１からデジタル駆動用データ電圧及びアナログ駆動用データ電圧を生成するものである。駆動装置１６は、デジタル映像信号Ｓ１に基づいて第１の副画素１１および第２の副画素１０を駆動制御するものであり、第１の副画素１１を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段としてのＤ／Ａコンバータ２４と、第２の副画素を、第２の副画素１０で表示可能な階調数よりも少ない階調数を表示するように駆動制御する第２の副画素制御手段としてのＬＳ２３とを備えている。
【０１４０】
ＬＳ２３は、上記デジタル映像信号における上位側から第２の副画素１０の数に等しいビット数、すなわち最上位１ビットを、ＴＦＴ３（第２のアクティブ素子）に供給し、明表示または暗表示の２値表示を行なうように第２の副画素１０を駆動制御するものである。Ｄ／Ａコンバータ２４は、デジタル映像信号Ｓ１の残りの下位ビットをアナログ信号に変換して、第１の副画素１１をＴＦＴ２に供給するものである。
【０１４１】
なお、上記駆動装置１６の動作は、参考の形態１で説明した動作と同様である。
【０１４２】
本参考の形態の画素部４４は、駆動用ＴＦＴ８・９を備えていない点以外は、参考の形態１の画素部４３と同様である。
【０１４３】
以上の構成により、副画素１１は、デジタル駆動用データ電圧Ｓ１４、すなわちデジタル映像信号Ｓ１の最上位１ビットにより、２値のデジタル階調方式で駆動表示される。一方、副画素１０は、アナログ駆動用データ電圧Ｓ１５、すなわちデジタル映像信号Ｓ１の最下位３ビットをアナログに変換した信号によって、アナログ階調方式で駆動表示される。
【０１４４】
これにより、実施の形態１と同様に、素子の特性のばらつきや変動による表示品位の低下を抑制すると共に、回路規模の縮小化を図ることができる。
【０１４５】
さらに、本参考の形態の駆動装置において、ある階調値から別の階調値へと駆動する場合、実行値電圧差が大きい場合の方が応答速度が大きくなる特性がある。１画素の光透過率を０％から７０％に駆動する場合、例えば、０−１００％の応答速度が５０ｍｓの液晶材料において、副画素なしでは０−７０％の応答速度が３００ｍｓになってしまう。ここで、０−１００％の応答速度とは、光透過率を０％から１００％に変化させるために必要な時間を指すものとする。
【０１４６】
しかしながら、副画素を用いて、一方の副画素にて０−１００％（画素全体では５０％）、他方の副画素にて０−４０％（画素全体では２０％）の駆動を行なうことにより、それぞれの副画素においての応答速度は５０ｍｓ、４００ｍｓとなり、１画素の平均応答速度としては２２５ｍｓとなる。１画素の光透過率を０％から７０％に駆動する場合に比べて、副画素を用いて駆動する場合は、５０−７０％への応答速度が速くなり、応答速度を改善する効果がある。
【０１４７】
〔実施の形態２〕
次に、副画素構造を導入した有機ＥＬ表示装置における表示特性の維持および回復について、以下に説明する。
【０１４８】
有機ＥＬ素子の劣化に対する回復については、前述のように、矩形波電圧などの逆極性の電圧によって特性回復が図れることは知られている。しかしながら、有機ＥＬ素子は、逆電圧を印加すると、自身の非線形特性による整流性から電流が流れず、発光しなくなる。
【０１４９】
有機ＥＬ素子の回復処理のために、一定時間毎に逆電圧を印加する場合、有機ＥＬ素子の発光時間の減少を防ぐ必要があるだけではなく、ちらつきのない短時間にて極性を切り替える必要がある。このため、有機ＥＬ素子は、熱上昇などの劣化を促進する要因を回避することができなかった。
【０１５０】
まず、本発明の前提となる技術について図１３および図１４に基づいて説明する。
【０１５１】
本発明の前提となる技術を用いた表示装置は、図１３に示すように、駆動装置５９と画素部４５（表示素子）とを備える。上記駆動装置５９は、副画素１０または副画素１１のどちらの副画素を表示用の副画素あるいは回復処理用の副画素として使用するかを切り替える信号Ｓ５８を発生する切替信号発生器５７と切替装置５６とを備える。上記画素部４５は、副画素１０または副画素１１に対して逆電圧５２により逆電流を流すための系を構成するＴＦＴ５０・５１を備える点以外は、参考の形態１の画素部４３と同様である。図１３に示す構成では電位は、逆電圧５２＞電位２５＞電位２７の順に大きく設定する。
【０１５２】
上記切替装置５６は、例えば、図１４に示すような構成とすることができる。この場合、データ信号Ｓ５３・Ｓ５４は、切替信号発生器５７からの制御信号Ｓ５８に従い、一方は通常表示を行なうよう入力信号Ｓ１と等しく、他方は回復処理のための逆電圧が副画素に印加されるように回復処理信号Ｓ５５が選択される。
【０１５３】
すなわち、制御信号５８がＨｉｇｈレベルである場合、ＴＦＴ７１・７２・７７・７８はオン状態となり、ＴＦＴ７３・７４・７５・７６はオフ状態となる。したがって、回復処理信号Ｓ５５はデータ信号５３となり、入力信号Ｓ１はデータ信号Ｓ５４となる。逆に、制御信号５８がＬｏｗレベルである場合、ＴＦＴ７１・７２・７７・７８はオフ状態となり、ＴＦＴ７３・７４・７５・７６はオン状態となる。したがって、回復処理信号Ｓ５５はデータ信号５４となり、入力信号Ｓ１はデータ信号Ｓ５３となる。
【０１５４】
図示しないが、切替信号発生器５７の切り替えタイミングは、例えば、タイマーカウンタを使って一定使用時間毎に与えることができる。また、電源部から電源初期起動信号（図示せず）を使用して、表示装置を起動した直後に各副画素の表示と回復処理とを切り替えることも可能である。さらに、シーンチェンジ検出回路（図示せず）を設けて、その回路により検出された信号により表示と回復処理とを切り替えることも可能である。また、外部スイッチ（図示せず）により手動により切り替える構成としてもよい。
【０１５５】
上記本発明の前提となる技術を実施の形態１または参考の形態１と組み合わせることにより、本実施の形態における表示装置を実現することが可能となる。
【０１５６】
本実施の形態で用いる表示素子は、有機ＥＬ素子から構成された３つ以上の副画素から構成された画素を少なくとも１つ備えるものである。本実施の形態の駆動装置は、上記表示素子を駆動するための駆動装置であって、少なくとも２つの副画素を同時に表示させる一方、これら副画素の表示期間中には、残りの副画素を非表示とするものであり、図示しないが、非表示の残りの副画素に対して表示特性の回復処理を行なう回復処理手段（Ｓ５５・５２を供給する手段）と、全ての副画素に対して表示特性の回復処理が行なわれるように、各副画素について表示期間と表示特性回復期間との切り替えを行なう切替装置５６（切り替え手段）とを備えている。本実施の形態の表示装置は、上記表示素子と駆動装置とからなっている。
【０１５７】
本実施形態の表示装置は、少なくとも１つの副画素が表示期間中、残りの副画素は、非表示として表示特性の回復処理を行なう表示特性回復処理期間となるように構成されている。
【０１５８】
このように、本実施形態では、一部の副画素の表示期間中に残りの副画素に対して表示特性の回復処理を行なうようにしたので、連続表示運転中においても、一部の副画素を非表示として、副画素の表示特性の回復処理を行なうことができる。また、連続表示運転中においても、回復処理ができるため、劣化を加速させる熱の影響を低減することができる。これによって、連続表示運転することによるダークスポットや剥離などの視覚的な有機ＥＬ素子の劣化を防ぐことができる。したがって、連続的な表示運転による表示素子の劣化および変動を防ぎ、耐久性を向上し得るアクティブマトリクス駆動型表示装置を提供することができる。
【０１５９】
また、上記回復処理回路による回復処理は、例えば、前記表示期間中の副画素に印加される電圧とは逆極性の電圧（逆電圧）あるいは矩形波電圧を前記表示特性回復処理期間中の副画素に印加することによって行なうことができる。これにより、ダークスポットや剥離などの視覚的劣化だけでなく、有機ＥＬ素子の内部電場に対する駆動印加電界の影響を低減することができる。
【０１６０】
なお、有機ＥＬ素子に矩形波電圧などの逆極性の電圧を印加することにより、有機ＥＬ素子の表示特性の回復処理を行なう回復処理回路は、将来逆電圧印加以外に有効な別の手段が見つかった場合にも、電気的に別系統にて制御できるため、適用可能になる柔軟性も備えている。
【０１６１】
上記切り替え回路は、前記副画素の表示期間と表示特性回復処理期間との切り替えを一定時間毎に行なうものであるとよい。これにより、例えば、内蔵カウンタ、または垂直同期期間に合わせて一定時間毎に副画素の表示期間と表示特性回復処理期間とを切り替える簡素な付与回路を導入することにより実現できる。
【０１６２】
また、上記切り替え回路は、視覚的に変化の大きなシーンチェンジを検出する画像検出装置を備え、上記画像検出装置により検出された信号に基づいて前記副画素の表示期間と表示特性回復処理期間との切り替えを行なうものであってもよい。
【０１６３】
このため、各副画素の経時劣化の進行度に違いが生じた場合において、表示期間中の副画素と特性回復処理期間中の副画素との動作切り替えを、表示映像が連続シーンでないタイミングで行なうことことができる。したがって、輝度レベルおよび階調性の差が不自然にユーザーの目に映ってしまうといった問題を回避できる。
【０１６４】
さらに、上記切り替え回路は、前記副画素の表示期間と表示特性回復処理期間との切り替えを、表示装置の電源オン時または電源オフ時に行なうものであってもよい。これにより、有機ＥＬ素子の特性を回復処理するための十分な時間を確保することができる。これによって、有機ＥＬ素子の特性が十分回復していないうちに、副画素が表示特性回復処理期間から表示期間に切り替わってしまい、有機ＥＬ素子の耐久性延長の効果が弱まってしまうといった問題を回避することができる。
【０１６５】
なお、有機ＥＬ素子を用いたＴＦＴ駆動の表示装置の場合、原理的にアナログ階調方式による表示ができないというわけではなく、素子部の形成ばらつきなどの原因により、高い精度の階調制御を行なうことが困難なだけである。
【０１６６】
したがって、本実施の形態の表示装置では、アナログ階調方式を排除したものではない。本実施の形態の表示装置では、実施の形態１または参考の形態１あるいは参考の形態２のようにアナログ階調方式とデジタル階調方式とを組み合わせてデジタル階調方式による効果的なばらつき低減を図ってもよく、アナログ階調方式にて駆動制御される副画素のみにより最大階調表示するようにしてもよい。
【０１６７】
〔参考の形態３〕
本参考の形態の表示装置は、有機ＥＬ素子からなる複数の副画素で構成された画素を備えるＴＦＴ駆動のアクティブマトリクス駆動型表示装置であって、劣化や欠陥などにより光量制御困難になった副画素が発生した場合において、該欠陥副画素の光量をオフにして、残りの副画素にて上記欠陥副画素の光量分を補うよう駆動条件を調整する駆動条件調節手段を備えている。
【０１６８】
本参考の形態の表示装置について図１５に基づいて説明する。
【０１６９】
副画素１１は副画素１０の特性劣化に対するバックアップ（輝度階調補償）の機能を有している。本参考の形態の表示装置の駆動装置６０は、参考の形態１において図１１に基づいて説明した表示装置の駆動装置１６に対応しており、これ以外の構成は参考の形態１と同様である。
【０１７０】
通常は参考の形態１と同様に（セレクタ回路６３内の実線）、４ビットのデジタル映像信号Ｓ１のＭＳＢのみ（＝ｂ３、ｂ２＝ｂ１＝０）を使う、すなわちＤＡＣ６４に入力される信号ｂ２およびｂ１はゼロであり、ＤＡＣ６４に入力される信号ｂ３のみがＤＡＣ６４によりレベルシフトされ、ＤＡＣ６４からデジタル駆動用データ電圧Ｓ６１が出力される。このデジタル駆動用データ電圧Ｓ６１が駆動用ＴＦＴ８に印加されることにより、副画素１０は２値駆動される。ＤＡＣ６５に入力される残りの３ビット、すなわちｂ２、ｂ１、ｂ０は、ＤＡＣ６５によりアナログ駆動用データ電圧Ｓ１５に変換される。このアナログ駆動用データ電圧Ｓ１５が駆動用ＴＦＴ９に印加されることにより、副画素１１はアナログ階調駆動される。
【０１７１】
実際には、ＤＡＣ３ビットではなくＤＡＣ４ビットとして、参考の形態１と同様にデジタル駆動用の出力レベルを４ビットに割り当てる方法がより好ましい。
【０１７２】
製品検査により、副画素１０の有機ＥＬの発光特性が劣化しているとわかった場合、調整者は、補償箇所記憶装置６２に補償が必要な画素位置および補償量を入力し、補償信号Ｓ６２を調節することによりセレクタ回路６３からの出力信号の変更する。補償信号Ｓ６２を調節することにより、ＤＡＣ６４からの出力に対する副画素１０の輝度レベルが低下したとき、その補償分に近いｂ１またはｂ２を選択してＤＡＣ６５から補償階調分を含めて副画素１１を発光させることができる。ここでのＤＡＣは、ビット数に対してリニアなアナログ出力をするのではなく、適切な補償電圧が出力されるように補償信号Ｓ６２を調節しなければならない。補償信号Ｓ６２は、デジタル映像信号Ｓ１と同期して画素毎に生成することが可能なため、これらの副画素輝度補償は画素単位で調節することができる。
【０１７３】
不可逆な劣化による欠陥副画素が出現した場合の処置として、欠陥ラインを切り離すだけでは、所定の輝度が得られていた欠陥副画素部分の著しい輝度低下は回避できない。
【０１７４】
しかしながら、ライン単位にて電圧調整可能な構成を導入し、残りの副画素にて上記欠陥副画素の光量分を補うよう駆動条件を調整することによって、欠陥副画素部分の著しい輝度低下を回避することができる。また、駆動制御電圧の最大値を上昇させることにより、残りの副画素にて上記欠陥副画素の輝度不足分を補うことによって、欠陥副画素部分の著しい輝度低下を回避することができる。
【０１７５】
したがって、不可逆な劣化による欠陥副画素が出現した場合の処置として、欠陥副画素の光量分を残りの副画素により補うことによって、結果的に上記のばらつき低減効果は得られなくなるが、表示装置の耐久性については、大きな改善効果が得られる。
【０１７６】
また、ｐ−Ｓｉ形ＴＦＴにより表示パネルのシステム化を進めると、周辺回路の耐障害性を高める要求だけでなく、画素内部回路および多数の制御線ならびに電力供給線についても、同様に耐障害性を高める要求が出てくる。この要求については、副画素形成により生じる光変調素子部の複数経路を、冗長回路として機能させることによって対応することができる。
【０１７７】
【発明の効果】
本発明の駆動装置は、以上のように、光変調素子からなる画素と、該画素を駆動制御するためのアクティブ素子とを備える画素部を少なくとも１つ有し、上記画素が第１の副画素および第２の副画素から構成されるアクティブ駆動型の表示素子を駆動するための駆動装置であって、第１の副画素を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段と、第２の副画素を、第１の副画素で表示可能な階調数よりも少ない階調数を表示する（明表示または暗表示の２値表示を行なう、あるいは第１の副画素で表示可能な階調数よりも少ない階調数の多階調を表示する）ように駆動制御する第２の副画素制御手段とを備えるものである。
【０１７８】
それゆえ、１画素分の表示が、第１の副画素の多階調表示と、それよりも階調数の少ない第２の副画素の表示との組み合わせにより行なわれる。したがって、１画素全体を多階調表示するアナログ階調方式のみを用いた場合と比較して、副画素の多階調表示の階調数を少なくすることができる。これにより、階調誤差を起こさないための素子（光変調素子およびアクティブ素子）の動作電圧の許容誤差を大きくすることができる。その結果、素子の特性のばらつきによる表示品位の低下を抑制することができる。
【０１７９】
また、少なくとも第１の副画素を多階調（アナログ階調方式）にて表示させて、１画素分の表示を行なうため、デジタル階調方式のみにより時間分割法や面積分割法を用いて多階調表示を行なう場合と比較して、回路規模の増大を回避できる。このため、表示素子（表示パネル）内に駆動装置（駆動回路）を一体化することも可能となる。
【０１８０】
したがって、上記の発明によれば素子特性のばらつきによる表示品位の低下を抑制できると共に回路規模の増大を回避できる表示素子の駆動装置を提供することができるという効果を奏する。
【０１８１】
また、本発明の駆動装置は、上記の駆動装置において、第１の副画素制御手段および第２の副画素制御手段は、アナログ映像信号に基づいて第１の副画素および第２の副画素を駆動制御するものであり、第１の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて第１の副画素の駆動電圧に対して付与するオフセット電圧を切り替えるオフセット電圧切り替え手段を備え、第２の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて明表示または暗表示の２値表示を行なうように、第２の副画素を駆動制御するものである。
【０１８２】
それゆえ、アナログ映像信号に基づき、第２の副画素が明表示または暗表示の２値表示を行なうように駆動制御されると共に、第１の副画素の駆動電圧がオフセット電圧によって補正されることによって、第１の副画素が適切なアナログ階調方式にて駆動制御される。その結果、素子特性のばらつきによる表示品位の低下を確実に抑制できるという効果を奏する。
【０１８３】
また、本発明の駆動装置は、上記の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で最大階調の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、第２の副画素を、最大階調の１／２ⁿまたはゼロの階調となるように駆動制御するものであってもよい。
【０１８４】
それゆえ、１つの画素全体で表示可能な階調数を最大化することが可能となるという効果を奏する。
【０１８５】
さらに、本発明の駆動装置は、上記の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数（表示階調）の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、映像信号から平均階調を検出する平均階調検出手段を含み、第２の副画素を、検出された平均階調の１／２ⁿまたはゼロの階調となるように駆動制御するものであってもよい。
【０１８６】
それゆえ、これにより、第１の副画素によって表示される階調値を低く抑えることができるので、素子特性のばらつきによる表示品位の低下をより一層確実に抑制できるという効果を奏する。
【０１８７】
また、本発明の駆動装置は、上記の駆動装置において、第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数（表示階調）の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、映像信号から階調の代表値（度数分布の頂点）を検出する代表値検出手段を含み、第２の副画素を、検出された代表値またはゼロの階調となるように駆動制御するものであってもよい。
【０１８８】
それゆえ、第１の副画素によって表示される階調値を低く抑えることができるので、素子特性のばらつきによる表示品位の低下をより一層確実に抑制できるという効果を奏する。
【０１８９】
さらに、本発明の駆動装置は、上記各構成の駆動装置において、上記画素は、３つ以上の副画素から構成され、かつ、各画素が有機エレクトロルミネッセンス素子からなるものであり、第１の副画素制御手段および第２の副画素制御手段は、少なくとも２つの副画素を同時に表示させる一方、これら副画素の表示期間中には、残りの副画素を非表示とするものであり、残りの副画素に対して表示特性の回復処理を行なう回復処理手段と、全ての副画素に対して表示特性の回復処理が行なわれるように、各副画素について表示期間と表示特性回復期間との切り替えを行なう切り替え手段とをさらに備えるものであってもよい。
【０１９０】
それゆえ、連続表示運転中においても、一部の副画素を非表示として、副画素の表示特性の回復処理を行なうことができる。また、連続表示運転中においても、回復処理ができるため、劣化を加速させる熱の影響を低減することができる。これによって、連続表示運転することによるダークスポットや剥離などの視覚的な有機ＥＬ素子の劣化を防ぐことができる。
【０１９１】
したがって、連続的な表示運転による表示素子の劣化および変動を防ぎ、耐久性を向上し得るアクティブマトリクス駆動型表示装置を提供することができるという効果を奏する。
【０１９２】
また、本発明の駆動装置は、上記の回復処理手段において、表示特性回復処理期間中の副画素に対して、表示期間中の副画素に印加される電圧とは逆極性の電圧を印加するものであることが好ましい。
【０１９３】
それゆえ、ダークスポットや剥離などの視覚的劣化だけでなく、有機ＥＬ素子の内部電場に対する駆動印加電界の影響を低減することができるという効果を奏する。
【０１９４】
さらに、本発明の表示装置は、上記の課題を解決するために、表示素子と、該表示素子を駆動するための上記各構成の駆動装置とを備えるものである。
【０１９５】
それゆえ、素子特性のばらつきによる表示品位の低下を抑制できると共に回路規模の増大を回避できる表示装置、あるいは、連続的な表示運転による有機ＥＬ素子の劣化および変動を防ぎ、表示素子の耐久性を向上し得る表示装置を提供することができるという効果を奏する。
【０１９６】
さらに、本発明の参考に係る駆動装置は、上記の駆動装置において、第１の副画素制御手段および第２の副画素制御手段は、デジタル映像信号に基づいて第１の副画素および第２の副画素を駆動制御するものであり、第２の副画素制御手段は、上記デジタル映像信号における上位側から第２の副画素の数に等しいビット数を、第２の副画素を駆動制御するための第２のアクティブ素子部に供給し、明表示または暗表示の２値表示を行なうように第２の副画素を駆動制御するものであり、第１の副画素制御手段は、上記デジタル映像信 号の残りの下位ビットをアナログ信号に変換して、第１の副画素を駆動制御するための第１のアクティブ素子部に供給するものであってもよい。
【０１９７】
それゆえ、デジタル映像信号に基づき、第２の副画素が明表示または暗表示の２値表示を行なうように駆動制御されると共に、第１の副画素がデジタル映像信号の下位ビットをアナログ変換した信号によってアナログ階調方式にて駆動制御される。その結果、素子特性のばらつきによる表示品位の低下を確実に抑制できるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態におけるアクティブマトリクス駆動型表示装置を示す回路図である。
【図２】 本発明におけるアクティブマトリクス駆動型表示装置が備える駆動用ＴＦＴおよび有機ＥＬ素子からなる駆動系のゲート電圧に対するドレイン−ソース電流特性を示すグラフである。
【図３】 本発明におけるアクティブマトリクス駆動型表示装置の有機ＥＬの素子構造を示す断面図である。
【図４】 本発明におけるアクティブマトリクス駆動型表示装置の順構造の有機ＥＬの素子構造を示す断面図である。
【図５】 本発明におけるアクティブマトリクス駆動型表示装置の逆構造の有機ＥＬの素子構造を示す断面図である。
【図６】 本発明におけるアクティブマトリクス駆動型表示装置が備える駆動用ＴＦＴおよび有機ＥＬ素子からなる駆動系を示す回路図である。
【図７】 本発明におけるアクティブマトリクス駆動型表示装置の表示画面の階調値度数分布図を示すグラフである。
【図８】 本発明におけるアクティブマトリクス駆動型表示装置の表示画面の階調値を量子化したときの度数分布を示すグラフである。
【図９】 本発明におけるアクティブマトリクス駆動型表示装置が備えるデュアルゲート構造の制御用ＴＦＴを示す回路図である。
【図１０】 本発明におけるアクティブマトリクス駆動型表示装置が備えるパラレル接続した駆動用ＴＦＴを示す回路図である。
【図１１】 本発明の参考の形態におけるアクティブマトリクス駆動型表示装置を示す回路図である。
【図１２】 本発明の参考の形態におけるアクティブマトリクス駆動型表示装置を示す回路図である。
【図１３】 本発明の他の実施の形態におけるアクティブマトリクス駆動型表示装置を説明するための回路図である。
【図１４】 上記図１３に示すアクティブマトリクス駆動型表示装置が備える切替装置を示す回路図である。
【図１５】 本発明の他の参考の形態におけるアクティブマトリクス駆動型表示装置を示す回路図である。
【図１６】 従来のアクティブマトリクス駆動型表示装置が備えるＴＦＴ型アクティブ素子の構成を示す回路図である。
【図１７】 従来の順構造有機ＥＬ駆動用ＴＦＴ素子構成を示す回路図である。
【図１８】 上記図１７の素子構成をマトリクスパネルに配置した画素構成を示す回路図である。
【図１９】 従来の逆構造有機ＥＬ駆動用ＴＦＴ素子構成を示す回路図である。
【符号の説明】
１ 走査選択信号端子
２ 制御用ＴＦＴ（アクティブ素子）
３ 制御用ＴＦＴ（アクティブ素子）
４ データ信号端子
５ 比較信号端子
６ 比較演算器（第１の副画素制御手段、第２の副画素制御手段）
７ オフセット電圧制御部（第１の副画素制御手段、第２の副画素制御手段）
８ 駆動用ＴＦＴ（アクティブ素子）
９ 駆動用ＴＦＴ（アクティブ素子）
１０ 副画素（画素、第２の副画素）
１１ 副画素（画素、第１の副画素）
１２ オフセット電圧入力端子
１３ 画素部
１６ 駆動装置
１９ 制御レベル信号生成器（第１の副画素制御手段、第２の副画素制御手段）
２０ オフセット電圧生成器（第１の副画素制御手段、第２の副画素制御手段）
２３ ＬＳ（第２の副画素制御手段）
２４ Ｄ／Ａコンバータ（第１の副画素制御手段）
３１ 飽和電流領域
３２ 非飽和電流領域
４３ 画素部

Claims (7)

1. 光変調素子からなる画素と、該画素を駆動制御するためのアクティブ素子とを備える画素部を少なくとも１つ有し、上記画素が第１の副画素および第２の副画素から構成されるアクティブ駆動型の表示素子を駆動するための駆動装置であって、
   第１の副画素を、中間調を含む多階調を表示するように駆動制御する第１の副画素制御手段と、
   第２の副画素を、第１の副画素で表示可能な階調数よりも少ない階調数を表示するように駆動制御する第２の副画素制御手段とを備え、
   第１の副画素制御手段および第２の副画素制御手段は、アナログ映像信号に基づいて第１の副画素および第２の副画素を駆動制御するものであり、
   第１の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて第１の副画素の駆動電圧に対して付与するオフセット電圧を切り替えるオフセット電圧切り替え手段を備え、
   第２の副画素制御手段は、アナログ映像信号と基準信号との比較結果に基づいて明表示または暗表示の２値表示を行なうように、第２の副画素を駆動制御するものであることを特徴とする駆動装置。
2. 第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、
   第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で最大階調の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、
   第２の副画素制御手段は、第２の副画素を、最大階調の１／２ⁿまたはゼロの階調となるように駆動制御することを特徴とする請求項１に記載の駆動装置。
3. 第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、
   第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、
   第２の副画素制御手段は、映像信号から平均階調を検出する平均階調検出手段を含み、第２の副画素を、検出された平均階調またはゼロの階調となるように駆動制御することを特徴とする請求項１に記載の駆動装置。
4. 第２の副画素は、１つの画素にｎ個（ｎは自然数）設けられ、
   第１の副画素制御手段および第２の副画素制御手段は、１つの画素全体で所定の階調数の表示が可能となるように第１の副画素および第２の副画素を駆動制御するものであり、
   第２の副画素制御手段は、映像信号から階調の代表値を検出する代表値検出手段を含み、第２の副画素を、検出された代表値またはゼロの階調となるように駆動制御することを特徴とする請求項１に記載の駆動装置。
5. 上記画素は、３つ以上の副画素から構成され、かつ、各画素が有機エレクトロルミネッセンス素子からなるものであり、
   第１の副画素制御手段および第２の副画素制御手段は、少なくとも２つの副画素を同時に表示させる一方、これら副画素の表示期間中には、残りの副画素を非表示とするものであり、
   残りの副画素に対して表示特性の回復処理を行なう回復処理手段と、
   全ての副画素に対して表示特性の回復処理が行なわれるように、各副画素について表示期間と表示特性回復期間との切り替えを行なう切り替え手段とをさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載の駆動装置。
6. 上記回復処理手段は、表示特性回復処理期間中の副画素に対して、表示期間中の副画素に印加される電圧とは逆極性の電圧を印加するものであることを特徴とする請求項５に記載の駆動装置。
7. 表示素子と、該表示素子を駆動するための請求項１ないし６に記載の駆動装置とを備えることを特徴とする表示装置。

Images