JP2010151879A - 表示装置 - Google Patents

Abstract

【課題】表示素子を構成する複数の発光素子のうち一部の発光素子が動作しないことによる視覚的な妨害の程度を軽減することができる表示装置を提供する。
【解決手段】複数の表示素子を備えており、各表示素子は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されており、表示素子は、複数の発光素子を備えており、複数の発光素子のうち一部の発光素子が動作しない表示素子を欠陥表示素子と表すとき、欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる輝度制御手段を有する。
【選択図】 図１

Description

本発明は、表示装置に関する。より具体的には、表示装置を構成する各表示素子は、複数の発光素子から構成されており、表示素子を構成する複数の発光素子のうち一部の発光素子が動作しないことによる視覚的な妨害の程度を軽減することができる表示装置に関する。

発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、有機ＥＬ表示素子と略称する）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。

有機ＥＬ表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。

ところで、有機ＥＬ表示素子を製造する際に、例えば異物が発光部のアノード電極とカソード電極との間に付着し、アノード電極とカソード電極の間が短絡状態となる場合がある。このような場合には、発光部は発光せず、非発光状態となる。そして、表示装置の滅点不良として視認されてしまう。

このため、滅点不良の程度を軽減することができる構造を備えた有機ＥＬ表示素子が提案されている。例えば、特開２００３−２８０５９３号公報（特許文献１）には、発光部と駆動回路とから成る発光素子を複数備えた、冗長性を有する有機ＥＬ表示素子が開示されている。
特開２００３−２８０５９３号公報

表示素子を複数の発光素子から構成したとしても、或る表示素子において一部の発光素子が動作しない場合には、視覚的な妨害として視認されるおそれがある。

従って、本発明の目的は、表示素子を構成する複数の発光素子のうち一部の発光素子が動作しないことによる視覚的な妨害の程度を軽減することができる表示装置を提供することにある。

上記の目的を達成するための本発明の表示装置は、
複数の表示素子を備えており、
各表示素子は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されており、
表示素子は、複数の発光素子を備えており、
表示素子を構成する複数の発光素子のうち一部の発光素子が動作しない表示素子を欠陥表示素子と表すとき、
欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる輝度制御手段を有する。

本発明の表示装置にあっては、輝度制御手段は、欠陥表示素子が属する画素に対して第１の方向に隣接して配置されている画素及び第２の方向に隣接して配置されている画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる構成とすることができる。

あるいは又、本発明の表示装置にあっては、輝度制御手段は、欠陥表示素子が属する画素の周囲に隣接して配置されている画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる構成とすることができる。

あるいは又、本発明の表示装置にあっては、欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる程度は、欠陥表示素子が属する画素に近い画素ほど大きい構成とすることができる。

上述した各種の好ましい構成を含む本発明の表示装置にあっては、表示素子は、２つの発光素子を備えている構成とすることができる。

本発明の表示装置にあっては、輝度制御手段によって、欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる。これにより、視覚的な妨害の程度を軽減することができる。

上述した各種の好ましい構成を含む本発明の表示装置（以下、これらを単に、本発明の表示装置と呼ぶ場合がある）は、単純マトリクス方式であってもよいし、アクティブマトリクス方式であってもよい。画像の輝度を高いものとすることができる等の観点からは、アクティブマトリクス方式であることが好ましい。発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。

１画素を構成する表示素子の数は、表示装置の設計に応じて適宜設定すればよい。１画素は、例えば、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。上述した３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から、画素を構成することもできる。

表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。

輝度制御手段は、例えば、各表示素子に対応した輝度の補正係数等が格納されている補正情報記憶手段、及び、補正情報記憶手段に格納されたデータ等に基づいて、表示素子に対応する信号の値を補正する演算処理回路から構成することができる。輝度制御手段を構成する補正情報記憶手段や演算処理回路は、周知の記憶手段や演算処理回路を用いて構成することができる。

本発明の表示装置をアクティブマトリクス方式の表示装置とする場合には、例えば、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えており、
第ｍ行（但し、ｍ＝１，２，３・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の表示素子には、第ｍ番目の走査線と、第ｎ番目のデータ線が接続されており、
各表示素子は、複数の発光素子を備えており、発光素子は、発光部及び駆動回路から成る構成とすることができる。

走査線、データ線等の各種の配線の構成、構造は、周知の構成、構造とすることができる。また、発光部の構成、構造も、周知の構成、構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部とする場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。走査線に接続される走査回路、データ線に接続される信号出力回路、その他の各種の回路の構成、構造も、周知の構成、構造とすることができる。

発光素子を構成する駆動回路として、広く周知の駆動回路を用いることができる。駆動回路の構成は特に限定するものではない。所謂電圧書込み型の駆動回路であってもよいし、電流書込み型の駆動回路であってもよい。

駆動回路は、トランジスタや容量部等から構成することができる。駆動回路を構成するトランジスタの導電型は、特に限定するものではない。トランジスタは、例えば、薄膜トランジスタ（ＴＦＴ）等から構成することができる。

駆動回路を構成する容量部は、例えば、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及び容量部は、或る平面内に形成され、例えば、支持体上に形成される。発光部を有機エレクトロルミネッセンス発光部とする場合、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ等の上方に形成されている。また、駆動回路は発光部の一端（発光部に備えられたアノード電極等）に接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。

本発明の表示装置にあっては、輝度制御手段によって、欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる。これにより、視覚的な妨害の程度を軽減することができる。

以下、図面を参照して、実施例に基づき本発明を説明する。

実施例１は、本発明の表示装置に関する。図１は、実施例１の表示装置１の概念図である。図２は、実施例１の表示装置１を構成する表示パネル１０３の概念図である。図３は、画素ＰＸと表示素子１１０との関係を説明するための模式的な平面図である。図４は、表示素子１１０の等価回路図である。

先ず、実施例１の表示装置１を構成する表示パネル１０３等について説明する。図２に示すように、実施例１の表示装置１を構成する表示パネル１０３は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、及び、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。走査線ＳＣＬの一端は走査回路１０１に接続されており、データ線ＤＴＬの一端は信号出力回路１０２に接続されている。尚、図２においては、便宜のため、３×３個の表示素子１１０を示したが、これは単なる例示に過ぎない。尚、図２においては、後述する給電線ＰＳ２の図示を省略した。

第ｍ行（但し、ｍ＝１，２，３・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の表示素子１１０には、第ｍ番目の走査線ＳＣＬ_mと、第ｎ番目のデータ線ＤＴＬ_nが接続されている。第ｍ行、第ｎ列目に位置する表示素子１１０を、以下、第（ｎ，ｍ）番目の表示素子１１０と呼ぶ。

実施例１の表示装置１は、複数の表示素子１１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。

各表示素子１１０は、複数の発光素子を備えている。実施例１においては、２つの発光素子、具体的には、第１発光素子１１１₁及び第２発光素子１１１₂を備えている。第１発光素子１１１₁は、後述する第１発光部１１３₁及び第１駆動回路１１２₁から構成されている。第２発光素子１１１₂は、後述する第２発光部１１３₂及び第２駆動回路１１２₂から構成されている。

１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。表示装置１は、（Ｎ／３）×Ｍ個の画素ＰＸを有する。具体的には、図３に示すように、第１の方向（走査線ＳＣＬの延びる方向であり、図においてＸ方向）にＫ個（但し、Ｋ＝Ｎ／３）の画素ＰＸが並び、第２の方向（データ線ＤＴＬの延びる方向であり、図においてＹ方向）にＪ個（但し、Ｊ＝Ｍ）の画素ＰＸが並ぶ。尚、図３においては、便宜のため、３×３個の画素ＰＸを示したが、これは単なる例示に過ぎない。以下、第ｊ行（但し、ｊ＝１，２，３・・・，Ｊ）、第ｋ列目（但し、ｋ＝１，２，３・・・，Ｋ）の画素ＰＸを、第（ｋ，ｊ）番目の画素ＰＸ、あるいは、画素ＰＸ（ｋ，ｊ）と表す。

画素ＰＸ（ｋ，ｊ）は、第（３ｋ−２，ｊ）番目の表示素子１１０、第（３ｋ−１，ｊ）番目の表示素子１１０、及び、第（３ｋ，ｊ）番目の表示素子１１０から構成されている。第（３ｋ−２，ｊ）番目の表示素子１１０は赤色発光副画素を構成する。第（３ｋ−１，ｊ）番目の表示素子１１０は緑色発光副画素を構成する。第（３ｋ，ｊ）番目の表示素子１１０は青色発光副画素を構成する。

図４に示すように、表示素子１１０は、第１発光部１１３₁及び第２発光部１１３₂、並びに、第１駆動回路１１２₁及び第２駆動回路１１２₂を備えている。第１発光部１１３₁及び第２発光部１１３₂は有機エレクトロルミネッセンス発光部から成る。符号Ｃ_EL1は第１発光部１１３₁の容量を表す。符号Ｃ_EL2は第２発光部１１３₂の容量を表す。第１発光部１１３₁と第１駆動回路１１２₁とは接続されており、第１発光素子１１１₁を構成する。また、第２発光部１１３₂と第２駆動回路１１２₂とは接続されており、第２発光素子１１１₂を構成する。

第１駆動回路１１２₁は、第１駆動トランジスタＴＲ_D1を備えており、第１駆動トランジスタＴＲ_D1にあっては、一方のソース／ドレイン領域は給電線ＰＳ１に接続されており、他方のソース／ドレイン領域は第１発光部１１３₁の一端に接続されている。実施例１にあっては、第１駆動トランジスタＴＲ_D1及び後述する第２駆動トランジスタＴＲ_D2は、ｐチャネル型のトランジスタから構成されている。

第２駆動回路１１２₂は、第２駆動トランジスタＴＲ_D2を備えており、第２駆動トランジスタＴＲ_D2においても、一方のソース／ドレイン領域は給電線ＰＳ１に接続されており、他方のソース／ドレイン領域は第２発光部１１３₂の一端に接続されている。

第１駆動回路１１２₁は、更に、書込みトランジスタＴＲ_W、及び、容量部Ｃ₁を備えている。実施例１にあっては、書込みトランジスタＴＲ_Wはｎチャネル型トランジスタから構成されている。

書込みトランジスタＴＲ_Wにあっては、ゲート電極は、走査線ＳＣＬに接続されている。一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。他方のソース／ドレイン領域は、第１駆動トランジスタＴＲ_D1のゲート電極及び第２駆動トランジスタＴＲ_D2のゲート電極に接続されている。

容量部Ｃ₁の一端は、第１駆動トランジスタＴＲ_D1のゲート電極及び第２駆動トランジスタＴＲ_D2のゲート電極に接続されている。また、容量部Ｃ₁の他端は、第１駆動トランジスタＴＲ_D1の一方のソース／ドレイン領域及び第２駆動トランジスタＴＲ_D2の一方のソース／ドレイン領域に接続されている。

上述したように、実施例１にあっては、第１駆動回路１１２₁と第２駆動回路１１２₂とにおいて、書込みトランジスタＴＲ_Wや容量部Ｃ₁が共通化されている。第１駆動回路１１２₁と第２駆動回路１１２₂とが、それぞれ個別に書込みトランジスタＴＲ_Wと容量部Ｃ₁を備えている構成に対し、トランジスタや容量部の個数が削減されている。

図４に示すように、表示素子１１０にあっては、第１発光部１１３₁と第１駆動回路１１２₁とが対応して対を成し、第２発光部１１３₂と第２駆動回路１１２₂とが対応して対を成す。第１駆動回路１１２₁を構成する第１駆動トランジスタＴＲ_D1の他方のソース／ドレイン領域と、第１発光部１１３₁の一端（アノード電極）とが接続されている。第１発光部１１３₁の他端（カソード電極）は、共通の給電線ＰＳ２に接続されている。第２駆動回路１１２₂を構成する第２駆動トランジスタＴＲ_D2の他方のソース／ドレイン領域と、第２発光部１１３₂の一端（アノード電極）とが接続されている。第１発光部１１３₁と同様に、第２発光部１１３₂の他端（カソード電極）も共通の給電線ＰＳ２に接続されている。

共通の給電線ＰＳ２には、所定の電圧Ｖ_Cat（例えば０ボルト）が印加される。また、給電線ＰＳ１には、電源部１００の動作に基づき、各走査線ＳＣＬ毎に所定のタイミングで、駆動電圧としての電圧Ｖ_CC（例えば２０ボルト）が印加される。尚、電源部１００から、初期化用等の電圧が印加されてもよい。

図５の（Ａ）及び（Ｂ）、並びに、図６の（Ａ）乃至（Ｃ）を参照して、表示素子１１０における、第１駆動回路１１２₁及び第２駆動回路１１２₂、並びに、第１発光部１１３₁及び第２発光部１１３₂の配置について説明する。

図５の（Ａ）は、実施例１の表示装置１を構成する表示パネル１０３の模式的な一部断面図であり、後述する図５の（Ｂ）及び図６の（Ａ）において破線で示した部分のＡ−Ａ面に相当する一部断面図である。図５の（Ｂ）は、表示パネル１０３において、表示素子形成領域に対する駆動回路の配置を説明するための模式的な平面図である。図６の（Ａ）は、表示パネル１０３において、表示素子形成領域に対する発光部の配置を説明するための模式的な平面図である。図６の（Ｂ）は、第１発光素子１１１₁における駆動回路と発光部の接続を説明するための模式的な平面図である。図６の（Ｃ）は、第２発光素子１１１₂における駆動回路と発光部の接続を説明するための模式的な平面図である。

図５の（Ａ）に示すように、表示素子１１０は、ガラス等から成る支持体１２０の上に形成されている。支持体１２０の上には、薄膜トランジスタ（ＴＦＴ）や容量部から成る第１駆動回路１１２₁、第２駆動回路１１２₂、及び、給電線ＰＳ１が形成されている。尚、給電線ＰＳ１と第１駆動回路１１２₁との接続部分、及び、給電線ＰＳ１と第２駆動回路１１２₂との接続部分、並びに、走査線ＳＣＬ等は隠れて見えない。支持体１２０の裏面側は、例えば遮光層等で覆われている。

図５の（Ｂ）及び図６の（Ａ）に示すように、各表示素子１１０は、支持体１２０上の所定の領域（表示素子形成領域）に配置されている。図５の（Ｂ）に示すように、各表示素子１１０において、表示素子形成領域に対する第１駆動回路１１２₁と第２駆動回路１１２₂の配置関係は同様である。また、図６の（Ａ）に示すように、各表示素子１１０において、表示素子形成領域に対する第１発光部１１３₁と第２発光部１１３₂の配置関係も同様である。尚、図５の（Ｂ）及び図６の（Ａ）においては、給電線ＰＳ１以外の配線等の図示を省略した。

そして、図６の（Ｂ）に示すように、第１発光素子１１１₁は、第１発光部１１３₁と第１駆動回路１１２₁とが接続されて成る。また、図６の（Ｃ）に示すように、第２発光素子１１１₂は、第２発光部１１３₂と第２駆動回路１１２₂とが接続されて成る。図６の（Ｂ）及び（Ｃ）に示す接続部は、図５の（Ａ）に示す層間絶縁層１２１に設けられている図示せぬコンタクトプラグから構成されている。

図５の（Ａ）に示すように、第１駆動回路１１２₁及び第２駆動回路１１２₂、並びに、給電線ＰＳ１を含む支持体１２０の全面が、層間絶縁層１２１によって覆われている。そして、層間絶縁層１２１の上には、第１発光部１１３₁と第２発光部１１３₂が形成されている。第１発光部１１３₁は、アノード電極１２２₁、カソード電極１２５、及び、アノード電極１２２₁とカソード電極１２５との間に配された、発光層を含む有機層１２４₁から構成されている。第２発光部１１３₂は、アノード電極１２２₂、カソード電極１２５、及び、アノード電極１２２₂とカソード電極１２５との間に配された、発光層を含む有機層１２４₂から構成されている。尚、便宜のため、図においては発光層を含む有機層１２４₁，１２４₂を１層として表した。カソード電極１２５を覆うように、例えばガラスから成る基板１２６が配されている。発光した光は、基板１２６を通過して、外部に出射される。実施例１の表示装置１は、所謂上面発光型の表示装置である。

層間絶縁層１２１の上には、アノード電極１２２₁、１２２₂の他、給電線ＰＳ２が形成されている。有機層１２４₁，１２４₂が形成されていない部分は、第２層間絶縁層１２３で覆われている。カソード電極１２５は、有機層１２４₁，１２４₂や第２層間絶縁層１２３の全体を覆うように、全面に形成されており、第２層間絶縁層１２３に設けられたコンタクトプラグを介して給電線ＰＳ２に接続されている。カソード電極１２５は光透過性を有し、金属薄膜や、インジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の透明導電材料から構成されている。尚、カソード電極１２５上に、有機層１２４₁，１２４₂への水分の到達防止を目的として、保護膜が形成されていてもよい。

図１に示す表示装置１の製造方法を説明する。先ず、支持体１２０上に、走査線等の各種配線、容量部を構成する電極、半導体層等から成るトランジスタ、層間絶縁層、第２層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、第１発光部１１３₁及び第２発光部１１３₂を形成する。次いで、周知の方法により成膜を行い、アノード電極１２５を形成する。そして、上記工程を経た支持体１２０と基板１２６を対向させ周囲を封止し、表示パネル１０３を完成することができる。次いで、表示パネル１０３に、後述する輝度制御手段１０５を含む各種の外部回路を結線し、表示装置１を得ることができる。

図４に示すように、表示素子１１０にあっては、走査回路１０１の動作に基づき、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲ_Wを介して、信号出力回路１０２から所定の映像信号Ｖ_Sigが、第１駆動トランジスタＴＲ_D1のゲート電極と第２駆動トランジスタＴＲ_D2のゲート電極とに印加される。その後、書込みトランジスタＴＲ_Wがオフ状態となっても、容量部Ｃ₁により、トランジスタＴＲ_D1，ＴＲ_D2のゲート電極とソース領域の間の電圧は、映像信号Ｖ_Sigに応じて或る所定の電圧に保持される。

表示素子１１０にあっては、第１発光部１１３₁を流れる電流は、第１駆動トランジスタＴＲ_D1のソース領域からドレイン領域へと流れるドレイン電流Ｉ_ds1である。第２発光部１１３₂を流れる電流は、第２駆動トランジスタＴＲ_D2のソース領域からドレイン領域へと流れるドレイン電流Ｉ_ds2である。第１発光部１１３₁はドレイン電流Ｉ_ds1の値に応じた輝度で発光する。第２発光部１１３₂はドレイン電流Ｉ_ds2の値に応じた輝度で発光する。

第１駆動トランジスタＴＲ_D1が飽和領域において理想的に動作するとすれば、電流Ｉ_ds1は、以下の式（１）で表すことができる。

Ｉ_ds1＝Ａ₁・μ₁・（Ｖ_gs1−Ｖ_th1）² （１）
但し、
μ₁ ：トランジスタＴＲ_D1の実効的な移動度
Ｌ₁ ：トランジスタＴＲ_D1のチャネル長
Ｗ₁ ：トランジスタＴＲ_D1のチャネル幅
Ｖ_gs1：トランジスタＴＲ_D1のゲート電極とソース領域との間の電圧
Ｖ_th1：トランジスタＴＲ_D1の閾値電圧
Ｃ_ox1：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
Ａ₁≡（１／２）・（Ｗ₁／Ｌ₁）・Ｃ_ox1
とする。

同様に、第２駆動トランジスタＴＲ_D2が飽和領域において理想的に動作するとすれば、電流Ｉ_ds2は、以下の式（２）で表すことができる。

Ｉ_ds2＝Ａ₂・μ₂・（Ｖ_gs2−Ｖ_th2）² （２）
但し、
μ₂ ：トランジスタＴＲ_D2の実効的な移動度
Ｌ₂ ：トランジスタＴＲ_D2のチャネル長
Ｗ₂ ：トランジスタＴＲ_D2のチャネル幅
Ｖ_gs2：トランジスタＴＲ_D2のゲート電極とソース領域との間の電圧
Ｖ_th2：トランジスタＴＲ_D2の閾値電圧
Ｃ_ox2：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
Ａ₂≡（１／２）・（Ｗ₂／Ｌ₂）・Ｃ_ox2
とする。

ここで、第１トランジスタＴＲ_D1と第２トランジスタＴＲ_D1が同じ仕様で構成されており、上述した移動度やチャネル長等の値が同じであるとする。また、第１発光部１１３₁と第２発光部１１３₂が同じ仕様で構成されており、電流−輝度特性も同じであるとする。この場合には、電圧Ｖ_gs1と電圧Ｖ_gs2とが同じ値であれば、電流Ｉ_ds1と電流Ｉ_ds2も同じ値となる。図４に示す回路構成にあっては、電圧Ｖ_gs1と電圧Ｖ_gs2とは同じ値であるので、第１発光部１１３₁と第２発光部１１３₂とは同じ輝度で発光する。

次に、図１を参照して表示装置１の構成について説明する。表示装置１には、外部から、同期信号及び表示すべき画像に応じた入力信号が印加される。主制御回路１０８は、入力される同期信号に基づいて適宜制御信号を形成し、走査回路１０１、信号出力回路１０２、及び、電源部１００、並びに、後述する輝度制御手段１０５の動作タイミングを制御する。

表示すべき画像に応じた入力信号として、各画素ＰＸに対応する入力信号が順次印加される。具体的には、第（１，１）番目の画素ＰＸ、第（２，１）番目の画素ＰＸ、・・・、第（Ｋ−１，Ｊ）番目の画素ＰＸ、第（Ｋ，Ｊ）番目の画素ＰＸという順番で、各画素ＰＸに対応する入力信号が印加される。赤色発光副画素に対応する入力信号を信号Ｒ_INと表し、緑色発光副画素に対応する入力信号を信号Ｇ_INと表し、青色発光副画素に対応する入力信号を信号Ｂ_INと表す。信号Ｒ_IN，Ｇ_IN，Ｂ_INは離散化された信号である。

説明の便宜のため、信号Ｒ_IN，Ｇ_IN，Ｂ_INの最小値は０、最大値は１００であるとする。また、白表示状態においては、信号Ｒ_IN，Ｇ_IN，Ｂ_INの値は１００であり、黒表示状態においては、信号Ｒ_IN，Ｇ_IN，Ｂ_INの値は０であるとする。また、後述する演算処理回路１０６が、信号Ｒ_IN，Ｇ_IN，Ｂ_INの値を変えることなく信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTとして出力する場合に、各表示素子１１０を構成する第１発光素子１１１₁及び第２発光素子１１１₂の輝度の最小値は０、最大値は１００であるとする。

以下の説明において、画素ＰＸ（ｋ，ｊ）に対応する信号Ｒ_IN、信号Ｇ_IN、信号Ｂ_INを、それぞれ、信号Ｒ_IN（ｋ，ｊ）、信号Ｇ_IN（ｋ，ｊ）、信号Ｂ_IN（ｋ，ｊ）と表す場合がある。信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTにおいても同様である。

輝度制御手段１０５は、演算処理回路１０６、及び、補正情報記憶手段１０７から構成されている。補正情報記憶手段１０７には、各表示素子１１０、換言すれば、各副画素に対応した輝度補正用データが格納されている。輝度補正用データについては後程詳しく説明する。

画素ＰＸ（ｋ，ｊ）に対応する信号Ｒ_IN，Ｇ_IN，Ｂ_INが、演算処理回路１０６に印加されると、演算処理回路１０６は、補正情報記憶手段１０７に格納された画素ＰＸ（ｋ，ｊ）を構成する各副画素の輝度補正用データに基づいて、信号Ｒ_IN，Ｇ_IN，Ｂ_INを補正する。そして、演算処理回路１０６は、補正後の信号を信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTとして出力する。

表示パネル１０３における表示特性の非線形性を補償するために、信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTは、ガンマ補正回路１０４によって補正された後、信号出力回路１０２に印加される。信号出力回路１０２は、ガンマ補正回路１０４を介して入力される信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTに基づいて、各信号に対応する表示素子１１０を駆動するための映像信号Ｖ_Sigを生成し、所定のタイミングでデータ線ＤＴＬに映像信号Ｖ_Sigを印加する。そして、各副画素を構成する表示素子１１０は、例えば線順次駆動され、所定の画像が表示パネル１０３に表示される。

次いで、或る画素に属する表示素子１１０の１つが、表示素子１１０を構成する複数の発光素子のうち一部の発光素子が動作しない表示素子、即ち、欠陥表示素子である場合の動作について説明する。ここでは、或る画素ＰＸ（ｋ_D1，ｊ_D1）の緑色発光副画素を構成する表示素子１１０において、第２発光素子１１１₂は動作するが、第１発光素子１１１₁が動作しないとして説明する。

図７は、欠陥表示素子の等価回路図を示す。尚、図７は、第１発光部１１３₁が動作不能状態にある場合の例である。

表示素子１１０を製造する際に、例えば異物が第１発光部１１３₁のアノード電極とカソード電極との間に付着すると、アノード電極とカソード電極の間が短絡状態となる。模式的には、第１発光部１１３₁の両端が短絡抵抗Ｒ_Srtで接続されているとして表すことができる。この場合には、第１発光素子１１１₁は動作しない。一方、第２発光素子１１１₂は動作するので、完全な滅点状態となることを避けることができる。

尚、第１発光部１１３₁が正常であっても、第１駆動トランジスタＴＲ_D1が動作不良であれば、第１発光素子１１１₁は動作しない。この場合においても、第２発光素子１１１₂は動作するので、完全な滅点状態となることを避けることができる。

図８は、演算処理回路１０６が、信号Ｒ_IN，Ｇ_IN，Ｂ_INを補正することなくそのまま信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTとして出力する場合に、表示装置１を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及びこれの近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。

この場合には、画素ＰＸ（ｋ_D1，ｊ_D1）の緑色発光副画素を構成する表示素子１１０において、第１発光素子１１１₁は動作せず、その輝度の値は０である。一方、第２発光素子１１１₂の輝度の値は１００である。従って、画素ＰＸ（ｋ_D1，ｊ_D1）の緑色発光副画素の平均的な輝度の値は５０である。一方、画素ＰＸ（ｋ_D1，ｊ_D1）の近傍の画素ＰＸにおける緑色発光副画素の平均的な輝度の値は１００である。この差分が視覚的な妨害として視認されるおそれがある。

実施例１の表示装置１は、欠陥表示素子が属する画素ＰＸ（ｋ_D1，ｊ_D1）の近傍の画素において、該欠陥表示素子と同色で発光する表示素子１１０の輝度を低下させる輝度制御手段１０５を有する。実施例１にあっては、輝度制御手段１０５によって、欠陥表示素子が属する画素ＰＸ（ｋ_D1，ｊ_D1）に対して第１の方向（図においてＸ方向）に隣接して配置されている画素ＰＸ及び第２の方向（図においてＹ方向）に隣接して配置されている画素ＰＸにおいて、該欠陥表示素子と同色で発光する表示素子１１０の輝度を低下させる。

具体的には、画素ＰＸ（ｋ_D1，ｊ_D1）に対してＸ方向に隣接して配置されている画素ＰＸ（ｋ_D1−１，ｊ_D1）と画素ＰＸ（ｋ_D1＋１，ｊ_D1）、及び、画素ＰＸ（ｋ_D1，ｊ_D1）に対してＹ方向に隣接して配置されている画素ＰＸ（ｋ_D1，ｊ_D1−１）と画素ＰＸ（ｋ_D1，ｊ_D1＋１）において、緑色発光副画素を構成する表示素子１１０の輝度を低下させる。

図９は、実施例１の表示装置１を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。

図１０は、輝度制御手段１０５を構成する補正情報記憶手段１０７に格納されている輝度補正用データを説明するための表である。補正情報記憶手段１０７には、第（１，１）番目乃至第（Ｎ，Ｍ）番目の各表示素子１１０に対応して、輝度補正用データが格納されている。第（ｎ，ｍ）番目の表示素子１１０に対応する輝度補正用データを、第（ｎ，ｍ）番目の輝度補正用データと表し、格納されている値をＤａｔａ（ｎ，ｍ）と表す。

図３に示すように、画素ＰＸ（ｋ，ｊ）を構成する緑色発光副画素は、第（３ｋ−１，ｊ）番目の表示素子１１０から構成されている。よって、補正情報記憶手段１０７にあっては、
（１）画素ＰＸ（ｋ_D1，ｊ_D1−１）を構成する第（３ｋ_D1−１，ｊ_D1−１）番目の表示素子１１０、
（２）画素ＰＸ（ｋ_D1−１，ｊ_D1）を構成する第（３（ｋ_D1−１）−１，ｊ_D1）番目の表示素子１１０、
（３）画素ＰＸ（ｋ_D1＋１，ｊ_D1）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1）番目の表示素子１１０、
（４）画素ＰＸ（ｋ_D1，ｊ_D1＋１）を構成する第（３ｋ_D1−１，ｊ_D1＋１）番目の表示素子１１０、
に対応する輝度補正用データに、補正係数として、例えば０．８０という値が格納されている。

即ち、Ｄａｔａ（３ｋ_D1−１，ｊ_D1−１）、Ｄａｔａ（３（ｋ_D1−１）−１，ｊ_D1）、Ｄａｔａ（３（ｋ_D1＋１）−１，ｊ_D1）、及び、Ｄａｔａ（３ｋ_D1−１，ｊ_D1＋１）の値は０．８０である。一方、他の表示素子１１０に対応する輝度補正用データには、補正係数として、１．００という値が格納されている。これらの補正係数は、例えば表示パネル１０３の検査において検出された欠陥表示素子の番号に基づいて、予め補正情報記憶手段１０７に書き込まれている。

画素ＰＸ（ｋ，ｊ）に対応する信号Ｒ_IN，Ｇ_IN，Ｂ_INが、演算処理回路１０６に印加されると、演算処理回路１０６は、補正情報記憶手段１０７に格納された画素ＰＸ（ｋ，ｊ）を構成する各副画素の輝度補正用データに基づいて、
信号Ｒ_OUT（ｋ，ｊ）＝信号Ｒ_IN（ｋ，ｊ）×Ｄａｔａ（３ｋ−２，ｊ）
信号Ｇ_OUT（ｋ，ｊ）＝信号Ｇ_IN（ｋ，ｊ）×Ｄａｔａ（３ｋ−１，ｊ）
信号Ｂ_OUT（ｋ，ｊ）＝信号Ｂ_IN（ｋ，ｊ）×Ｄａｔａ（３ｋ，ｊ）
という演算を行い、信号を補正する。

これにより、第（３ｋ_D1−１，ｊ_D1−１）番目の表示素子１１０、第（３（ｋ_D1−１）−１，ｊ_D1）番目の表示素子１１０、第（３（ｋ_D1＋１）−１，ｊ_D1）番目の表示素子１１０、及び、第（３ｋ_D1−１，ｊ_D1＋１）番目の表示素子１１０にあっては、本来の信号Ｇ_INの値の０．８倍で駆動される。従って、表示装置１を白表示としたとき、図９に示すように、画素ＰＸ（ｋ_D1，ｊ_D1−１）、画素ＰＸ（ｋ_D1−１，ｊ_D1）、画素ＰＸ（ｋ_D1＋１，ｊ_D1）、及び、画素ＰＸ（ｋ_D1，ｊ_D1＋１）を構成する緑色発光副画素の輝度の値は８０となり、低下する。これにより、画素ＰＸ（ｋ_D1，ｊ_D1）を構成する緑色発光副画素の平均的な輝度との差が少なくなり、視覚的な妨害の程度を軽減することができる。

次いで、実施例１の変形例について説明する。上述した例では、画素ＰＸ（ｋ_D1，ｊ_D1）における欠陥表示素子である緑色発光副画素については特に信号の補正を行わなかった。しかしながら、場合によっては、画素ＰＸ（ｋ_D1，ｊ_D1）における欠陥表示素子において動作する発光素子の輝度を低下させることが好ましいといったことも考えられる。

図１１は、画素ＰＸ（ｋ_D1，ｊ_D1）の緑色発光副画素についても、輝度を０．８倍としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。図１２は、実施例１の変型例において、輝度制御手段１０５を構成する補正情報記憶手段１０７に格納されている輝度補正用データを説明するための表である。図１２は、第（３ｋ_D1−１，ｊ_D1）番目の表示素子１１０に対応する輝度補正用データの値が、０．８０である点が、図１０と相違する。

実施例２も、本発明の表示装置に関する。実施例２は、実施例１の変型である。補正情報記憶手段に格納されたデータが相違する他は、実施例２の表示装置の構成は、実施例１において説明した表示装置１と同様であるので説明を省略する。

実施例２にあっては、欠陥表示素子が属する画素ＰＸ（ｋ_D1，ｊ_D1）の周囲に隣接して配置されている画素ＰＸにおいて、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる。

図１３は、実施例２の表示装置を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。

具体的には、画素ＰＸ（ｋ_D1，ｊ_D1）を取り囲むように配置されている、画素ＰＸ（ｋ_D1−１，ｊ_D1−１）、画素ＰＸ（ｋ_D1，ｊ_D1−１）、画素ＰＸ（ｋ_D1＋１，ｊ_D1−１）、画素ＰＸ（ｋ_D1−１，ｊ_D1）、画素ＰＸ（ｋ_D1＋１，ｊ_D1）、画素ＰＸ（ｋ_D1−１，ｊ_D1＋１）、画素ＰＸ（ｋ_D1，ｊ_D1＋１）、及び、画素ＰＸ（ｋ_D1＋１，ｊ_D1＋１）において、緑色発光副画素を構成する表示素子１１０の輝度を低下させる。

上述した画素のうち、画素ＰＸ（ｋ_D1−１，ｊ_D1）、ＰＸ（ｋ_D1＋１，ｊ_D1）、画素ＰＸ（ｋ_D1，ｊ_D1−１）、及び、画素ＰＸ（ｋ_D1，ｊ_D1＋１）は実施例１において輝度を低下させた画素と同様である。実施例２にあっては、実施例１に加えて、
（１）画素ＰＸ（ｋ_D1−１，ｊ_D1−１）を構成する第（３（ｋ_D1−１）−１，ｊ_D1−１）番目の表示素子１１０、
（２）画素ＰＸ（ｋ_D1＋１，ｊ_D1−１）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1−１）番目の表示素子１１０、
（３）画素ＰＸ（ｋ_D1−１，ｊ_D1＋１）を構成する第（３（ｋ_D1−１）−１，ｊ_D1＋１）番目の表示素子１１０、
（４）画素ＰＸ（ｋ_D1＋１，ｊ_D1＋１）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1＋１）番目の表示素子１１０、
に対応する輝度補正用データにおいても、補正係数として、０．８０という値が格納されている。

図１４は、実施例２において、輝度制御手段１０５を構成する補正情報記憶手段１０７に格納されている輝度補正用データを説明するための表である。図１４は、第（３（ｋ_D1−１）−１，ｊ_D1−１）番目の表示素子１１０、第（３（ｋ_D1＋１）−１，ｊ_D1−１）番目の表示素子１１０、第（３（ｋ_D1−１）−１，ｊ_D1＋１）番目の表示素子１１０、及び、第（３（ｋ_D1＋１）−１，ｊ_D1＋１）番目の表示素子１１０に対応する輝度補正用データの値が０．８０である点が、図１０と相違する。

実施例２にあっては、より多くの近傍の画素ＰＸにおいて輝度の調整がされる。従って、視覚的な妨害の程度をより軽減することができる。尚、実施例１の変型例と同様に、実施例２においても、画素ＰＸ（ｋ_D1，ｊ_D1）における欠陥表示素子において動作する発光素子の輝度を低下させる構成とすることもできる。

実施例３も、本発明の表示装置に関する。補正情報記憶手段に格納されたデータが相違する他は、実施例３の表示装置の構成は、実施例１において説明した表示装置１と同様であるので説明を省略する。

実施例３にあっては、欠陥表示素子が属する画素ＰＸ（ｋ_D1，ｊ_D1）の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる程度は、欠陥表示素子が属する画素に近い画素ほど大きい。

画素ＰＸ（ｋ_D1，ｊ_D1）と、画素ＰＸ（ｋ_D1，ｊ_D1）の近傍の画素ＰＸ（ｋ_D1＋Δｋ，ｊ_D1＋Δｊ）との離間量Ｄ_ISTを、以下の式（３）で定義する。

Ｄ_IST≡（Δｋ²＋Δｊ²）^1/2 （３）

実施例３にあっては、Ｄ_IST＝１である画素ＰＸにおいては、補正係数として０．８０という値を適用し、Ｄ_IST＝２^1/2である画素ＰＸにおいては、補正係数として０．９０という値を適用した。それ以外の画素ＰＸにおいては、補正係数として１．００という値を適用した。

即ち、上述した構成にあっては、実施例１と同様に、
（１）画素ＰＸ（ｋ_D1，ｊ_D1−１）を構成する第（３ｋ_D1−１，ｊ_D1−１）番目の表示素子１１０、
（２）画素ＰＸ（ｋ_D1−１，ｊ_D1）を構成する第（３（ｋ_D1−１）−１，ｊ_D1）番目の表示素子１１０、
（３）画素ＰＸ（ｋ_D1＋１，ｊ_D1）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1）番目の表示素子１１０、
（４）画素ＰＸ（ｋ_D1，ｊ_D1＋１）を構成する第（３ｋ_D1−１，ｊ_D1＋１）番目の表示素子１１０、
に対応する輝度補正用データに、補正係数として、０．８０という値が格納されている。

一方、上述した構成にあっては、実施例２とは異なり、
（５）画素ＰＸ（ｋ_D1−１，ｊ_D1−１）を構成する第（３（ｋ_D1−１）−１，ｊ_D1−１）番目の表示素子１１０、
（６）画素ＰＸ（ｋ_D1＋１，ｊ_D1−１）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1−１）番目の表示素子１１０、
（７）画素ＰＸ（ｋ_D1−１，ｊ_D1＋１）を構成する第（３（ｋ_D1−１）−１，ｊ_D1＋１）番目の表示素子１１０、
（８）画素ＰＸ（ｋ_D1＋１，ｊ_D1＋１）を構成する第（３（ｋ_D1＋１）−１，ｊ_D1＋１）番目の表示素子１１０、
に対応する輝度補正用データにおいて、補正係数として０．９０という値が格納されている。

図１５は、実施例３の表示装置を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。図１６は、実施例３における輝度制御手段１０５を構成する補正情報記憶手段１０７に格納されている輝度補正用データを説明するための表である。

実施例３においては、欠陥表示素子が属する画素ＰＸ（ｋ_D1，ｊ_D1）に近い画素ほど、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる程度が大きい。これにより、近傍の画素ＰＸにおける輝度低下の程度がより目立ちにくくなるといった利点を備えている。

上述した例においては、Ｄ_IST＝１の関係にある画素ＰＸと、Ｄ_IST＝２^1/2の関係にある画素ＰＸにのみ輝度補正を行なったが、これに限るものではない。画素ＰＸ（ｋ_D1，ｊ_D1）を中心とした例えば５×５個の画素ＰＸにおいて、上述した離間量Ｄ_ISTは、１，２^1/2，４^1/2，５^1/2，８^1/2という値を取る。例えば、Ｄ_IST＝１の関係にある画素ＰＸの補正係数を０．８０、Ｄ_IST＝２^1/2の関係にある画素ＰＸの補正係数を０．８５、Ｄ_IST＝4^1/2の関係にある画素ＰＸの補正係数を０．９０、Ｄ_IST＝５^1/2の関係にある画素ＰＸの補正係数を０．９５、Ｄ_IST＝８^1/2の関係にある画素ＰＸの補正係数を０．９９、これ以外の画素ＰＸの補正係数を１．００とするといった構成とすることもできる。

尚、実施例１の変型例と同様に、実施例３においても、画素ＰＸ（ｋ_D1，ｊ_D1）における欠陥表示素子において動作する発光素子の輝度を低下させる構成とすることもできる。

以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例における表示装置や表示素子の構成、構造、製造方法、表示装置や表示素子を構成する材料等は例示であり、適宜変更することができる。

実施例にあっては、表示パネル１０３における表示特性の非線形性を補償するために、信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTを、ガンマ補正回路１０４を介して信号出力回路１０２に入力した。しかしながら、演算処理回路１０６において、表示パネル１０３における表示特性の非線形性を補償するように補正された信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTを生成する構成であってもよい。この構成にあっては、図１に示すガンマ補正回路１０４を省略することができる。

図１は、実施例１の表示装置の概念図である。 図２は、実施例１の表示装置を構成する表示パネルの概念図である。 図３は、画素と表示素子との関係を説明するための模式的な平面図である。 図４は、表示素子の等価回路図である。 図５の（Ａ）は、実施例１の表示装置を構成する表示パネルの模式的な一部断面図であり、後述する図５の（Ｂ）及び図６の（Ａ）において破線で示した部分のＡ−Ａ面に相当する一部断面図である。図５の（Ｂ）は、実施例１の表示装置において、表示素子形成領域に対する駆動回路の配置を説明するための模式的な平面図である。 図６の（Ａ）は、表示パネルにおいて、表示素子形成領域に対する発光部の配置を説明するための模式的な平面図である。図６の（Ｂ）は、第１発光素子における駆動回路と発光部の接続を説明するための模式的な平面図である。図６の（Ｃ）は、第２発光素子における駆動回路と発光部の接続を説明するための模式的な平面図である。 図７は、欠陥表示素子の等価回路図を示す。 図８は、演算処理回路が、信号Ｒ_IN，Ｇ_IN，Ｂ_INを補正することなくそのまま信号Ｒ_OUT，Ｇ_OUT、Ｂ_OUTとして出力する場合に、表示装置を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及びこれの近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。 図９は、実施例１の表示装置１を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。 図１０は、輝度制御手段を構成する補正情報記憶手段に格納されている輝度補正用データを説明するための表である。 図１１は、画素ＰＸ（ｋ_D1，ｊ_D1）の緑色発光副画素についても、輝度を本来の０．８倍としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。 図１２は、実施例１の変型例において、輝度制御手段を構成する補正情報記憶手段に格納されている輝度補正用データを説明するための表である。 図１３は、実施例２の表示装置を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。 図１４は、実施例２において、輝度制御手段を構成する補正情報記憶手段に格納されている輝度補正用データを説明するための表である。 図１５は、実施例３の表示装置を白表示としたときの、画素ＰＸ（ｋ_D1，ｊ_D1）及び近傍の画素ＰＸの輝度の関係を説明するための模式的な平面図である。 図１６は、実施例３における輝度制御手段を構成する補正情報記憶手段に格納されている輝度補正用データを説明するための表である。

符号の説明

１・・・表示装置、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・表示パネル、１０４・・・ガンマ補正回路、１０５・・・輝度制御手段、１０６・・・演算処理回路、１０７・・・補正情報記憶手段、１０８・・・主制御回路、１１０・・・表示素子、１１１₁・・・第１発光素子、１１１₂・・・第２発光素子、１１２₁・・・第１駆動回路、１１２₂・・・第２駆動回路、１１３₁・・・第１発光部、１１３₂・・・第２発光部、１２０・・・支持体、１２１・・・層間絶縁層、１２２₁，１２２₂・・・アノード電極、１２３・・・第２層間絶縁層、１２４₁，１２４₂・・・有機層、１２５・・・カソード電極、１２６・・・基板、ＰＳ１，ＰＳ２・・・給電線、Ｃ_EL1・・・第１発光部の容量、Ｃ_EL2・・・第２発光部の容量、Ｃ₁・・・容量、ＴＲ_W・・・書込みトランジスタ、ＴＲ_D1・・・第１駆動トランジスタ、ＴＲ_D2・・・第２駆動トランジスタ、Ｒ_IN・・・赤色発光副画素に対応する入力信号、Ｇ_IN・・・緑色発光副画素に対応する入力信号、Ｂ_IN・・・青色発光副画素に対応する入力信号、Ｒ_OUT，Ｇ_OUT、Ｂ_OUT・・・補正後の信号

Claims (5)

1. 複数の表示素子を備えており、
   各表示素子は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されており、
   表示素子は、複数の発光素子を備えており、
   表示素子を構成する複数の発光素子のうち一部の発光素子が動作しない表示素子を欠陥表示素子と表すとき、
   欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる輝度制御手段を有する表示装置。
2. 輝度制御手段は、欠陥表示素子が属する画素に対して第１の方向に隣接して配置されている画素及び第２の方向に隣接して配置されている画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる請求項１に記載の表示装置。
3. 輝度制御手段は、欠陥表示素子が属する画素の周囲に隣接して配置されている画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる請求項１に記載の表示装置。
4. 欠陥表示素子が属する画素の近傍の画素において、該欠陥表示素子と同色で発光する表示素子の輝度を低下させる程度は、欠陥表示素子が属する画素に近い画素ほど大きい請求項１に記載の表示装置。
5. 表示素子は、２つの発光素子を備えている請求項１乃至請求項４のいずれか１項に記載の表示装置。

Images