JP2022100491A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022100491A
JP2022100491A JP2020214496A JP2020214496A JP2022100491A JP 2022100491 A JP2022100491 A JP 2022100491A JP 2020214496 A JP2020214496 A JP 2020214496A JP 2020214496 A JP2020214496 A JP 2020214496A JP 2022100491 A JP2022100491 A JP 2022100491A
Authority
JP
Japan
Prior art keywords
output buffer
pixel
display device
region
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020214496A
Other languages
English (en)
Other versions
JP2022100491A5 (ja
Inventor
洋二郎 松枝
Yojiro Matsueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to JP2020214496A priority Critical patent/JP2022100491A/ja
Priority to US17/539,654 priority patent/US11605345B2/en
Priority to CN202111458064.2A priority patent/CN114512096B/zh
Publication of JP2022100491A publication Critical patent/JP2022100491A/ja
Publication of JP2022100491A5 publication Critical patent/JP2022100491A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas

Abstract

【課題】画素密度が異な領域を含む表示装置の表示品質を改善する。【解決手段】表示領域は、第1領域と、第1領域よりも画素回路密度が低い第2領域とを含む。ドライバは、複数の出力バッファを含む。複数の出力バッファは、それぞれ、複数の画素回路に対して同時に制御信号を出力する。第1出力バッファが制御信号を出力する画素回路の数は、第2出力バッファが制御信号を出力する画素回路の数より多い。第1出力バッファの駆動トランジスタのチャネル幅は、第2出力バッファの駆動トランジスタのチャネル幅より大きい。【選択図】図11

Description

本開示は、表示装置に関する。
OLED(Organic Light-Emitting Diode)素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。
OLED表示装置の表示領域が、画素密度が異なる領域を含むことがある。例えば、いくつかのスマートフォンやタブレット型コンピュータなどの携帯端末において、表示領域の下に画像撮像用のカメラが配置される。カメラが外部からの光を受光するために、カメラは、周囲よりも画素密度が小さい領域の下に配置される。
米国特許出願公開第2008/0036706号 米国特許出願公開第2008/0231560号 米国特許出願公開第2019/0057653号
画素回路行は、それぞれ、画素回路を制御する制御線に接続される。表示領域が異なる画素密度の領域を含む表示装置において、制御線に接続される画素回路の数は、制御線の位置によって異なり得る。例えば、通常領域のみを通過する制御線に接続される画素回路数は、画素密度が小さい領域を通過する制御線に接続される画素回路数より多い。
制御線に接続される画素回路の数が異なる場合、それら制御線の負荷が異なる。異なる負荷は、制御信号の異なる遅延を引き起こし、表示領域内の輝度差を発生させ得る。
本開示の一態様に係る表示装置は、複数の画素回路を含む表示領域と、前記複数の画素回路に制御信号を出力するドライバと、を含む。前記表示領域は、第1領域と、前記第1領域よりも画素回路密度が低い第2領域とを含む。前記ドライバは、複数の出力バッファを含む。前記複数の出力バッファは、それぞれ、複数の画素回路に対して同時に制御信号を出力する。前記複数の出力バッファは、第1出力バッファと、第2出力バッファとを含む。前記第1出力バッファが制御信号を出力する画素回路の数は、前記第2出力バッファが制御信号を出力する画素回路の数より多い。前記第1出力バッファの駆動トランジスタのチャネル幅は、前記第2出力バッファの駆動トランジスタのチャネル幅より大きい。
本開示の一態様によれば、画素密度が異な領域を含む表示装置の表示品質を改善できる。
OLED表示装置の構成例を模式的に示す。 画素回路の構成例を示す。 画素回路の他の構成例を示す。 表示領域を模式的に示す。 図4において一点鎖線で囲まれた領域の詳細を示す。 TFT基板上の制御配線のレイアウトを模式的に示し、 走査ドライバの一つの出力端子の出力バッファ650の回路構成例を示す。 出力バッファの信号のタイミングチャートを示す。 英御する画素回路数が異なる三つの出力バッファからの走査信号の時間変化を模式的に示す。 出力バッファのデバイス構造の一例を模式的に示す平面図である。 走査ドライバに含まれる、A種類、B種類及びC種類の出力バッファを模式的に示す平面図である。 出力バッファの出力線に付加された遅延調整用容量の例を示す。 出力バッファ及び出力バッファの遅延調整用付加容量の構造を模式的に示す平面図である。 図13におけるXIV-XIV´切断線での断面構造を模式的に示す。
以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。
以下の説明において、画素は、表示領域における最小単位であり、単一色の光を発光する要素を示し、副画素とも呼ばれることがある。複数の異なる色の画素、例えば、赤、青及び緑の画素のセットが、一つのカラードットを表示する要素を構成し、主画素と呼ばれることがある。以下において、説明の明確化のために単一色表示を行う要素とカラー表示を行う要素を区別する場合に、それぞれ、副画素及び主画素と呼ぶ。なお、本明細書の特徴は、モノクロ表示を行う表示装置に適用することができ、その表示領域はモノクロ画素で構成されている。
以下において、表示装置の構成例を説明する。表示装置の表示領域は、相対的に画素密度が小さい第2領域(低密度又は低解像度領域とも呼ぶ)と、相対的に画素密度が大きい第1領域(通常領域又は通常解像度領域とも呼ぶ)とを含む。通常領域よりも画素密度が低い複数の低密度領域が配置されてもよく、これらの画素密度が異なっていてもよい。以下に説明する例において、画素の発光素子は電流駆動型の素子であり、例えば、OLED(Organic Light-Emitting Diode)素子である。
画素の輝度は、画素回路によって制御される。複数の画素からなる画素回路行は、それぞれ、画素回路を制御する制御線に接続される。制御線は、走査線や発光制御線を含み得る。表示領域が異なる画素密度の領域を含む表示装置において、制御線に接続される画素回路の数は、制御線の位置によって異なり得る。例えば、通常領域のみを通過する制御線に接続される画素回路数は、画素密度が小さい領域を通過する制御線に接続される画素回路数より多い。
制御線に接続される画素回路の数が異なる場合、それら制御線の負荷が異なる。異なる負荷は、制御信号の異なる遅延を引き起こす。制御線出力の遅延は、画素間の輝度差を発生させ得る。特に、走査線の遅延時間の差は、画素回路内の駆動トランジスタのゲートソース電圧Vgsを変動させ得る。上述のように、通常領域のみを通過する制御線と低密度領域を通過する制御線の負荷が異なるため、輝度差が視認されやすく、その結果、通常領域と低密度領域の境界線を視認されやすくし得る。
以下において、通常領域のみを通過する制御線を駆動する出力バッファ回路と、低密度領域を通過する制御線を駆動する出力バッファ回路のために、制御線間の負荷の相違による遅延の差を小さくする回路デバイス構造を説明する。制御信号の遅延差を低減するための構造は、表示領域外に実装される。
本明細書の一実施形態において、通常領域のみを通過する制御線の出力バッファの駆動トランジスタのチャネル幅は、低密度領域を通過する制御線の出力バッファの駆動トランジスタのチャネル幅より大きい。これにより、二つの制御線の制御信号の遅延差を小さくすることができる。
本明細書の一実施形態は、表示領域外において、低密度領域を通過する制御線に対して、通常領域のみを通過する制御線と比較して、遅延時間を調整するための容量を追加する。これにより、二つの制御線の制御信号の遅延差を小さくすることができる。チャネル幅の異なる駆動トランジスタ及び表示領域外の追加容量の双方が一つの表示装置に実装されてもよい。これにより、より容易に制御線間の制御信号遅延差を小さくすることができる。
[表示装置の構成]
図1を参照して、本明細書の一実施形態に係る、表示装置の全体構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、OLED表示装置を説明する。
図1は、OLED表示装置10の構成例を模式的に示す。OLED表示装置10は、OLED素子(発光素子)が形成されるTFT(Thin Film Transistor)基板100と、OLED素子を封止する封止構造部200を含んで構成されている。TFT基板100の表示領域125の外側のカソード電極形成領域114の周囲に、制御回路が配置されている。具体的には、走査ドライバ131、エミッションドライバ132、静電気放電保護回路133、ドライバIC134、デマルチプレクサ136が配置されている。
ドライバIC134は、FPC(Flexible Printed Circuit)135を介して外部の機器と接続される。走査ドライバ131はTFT基板100の走査線を駆動する。エミッションドライバ132は、エミッション制御線を駆動して、各画素の発光を制御する。静電気放電保護回路133は、TFT基板における素子の静電破壊を防ぐ。ドライバIC134は、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)を用いて実装される。
ドライバIC134は、走査ドライバ131及びエミッションドライバ132に電源、及び、タイミング信号を含む制御信号を与える。さらに、ドライバIC134は、デマルチプレクサ136に、電源及びデータ信号を与える。デマルチプレクサ136は、ドライバIC134の一つのピンの出力を、d本(dは2以上の整数)のデータ線に順次出力する。デマルチプレクサ136は、ドライバIC134からのデータ信号の出力先データ線を、走査期間内にd回切り替えることで、ドライバIC134の出力ピン数のd倍のデータ線を駆動する。
[画素回路構成]
TFT基板100上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図2は、画素回路の構成例を示す。各画素回路は、駆動トランジスタT1と、選択トランジスタT2と、エミッショントランジスタT3と、保持容量C0とを含む。画素回路は、OLED素子E1の発光を制御する。トランジスタは、TFTである。
図2の画素回路において、駆動トランジスタの閾値電圧を補償するための回路構成は省略されている。図2の画素回路は例であって、画素回路は他の回路構成を有してよい。図2の画素回路はP型TFTを使用しているが、画素回路はNチャネル型TFTを使用してもよい。
選択トランジスタT2は副画素を選択するスイッチである。選択トランジスタT2はPチャネル型(P型)TFTであり、ゲート端子は、走査線106に接続されている。ソース端子は、データ線105に接続されている。ドレイン端子は、駆動トランジスタT1のゲート端子に接続されている。
駆動トランジスタT1はOLED素子E1の駆動用のトランジスタ(駆動TFT)である。駆動トランジスタT1はP型TFTであり、そのゲート端子は選択トランジスタT2のドレイン端子に接続されている。駆動トランジスタT1のソース端子はアノード電源電位VDDを伝送する電源線108に接続されている。ドレイン端子は、エミッショントランジスタT3のソース端子に接続されている。駆動トランジスタT1のゲート端子とソース端子との間に保持容量C0が形成されている。
エミッショントランジスタT3は、OLED素子E1への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタT3はP型TFTであり、ゲート端子はエミッション制御線107に接続されている。エミッショントランジスタT3のソース端子は駆動トランジスタT1のドレイン端子に接続されている。エミッショントランジスタT3のドレイン端子は、OLED素子E1に接続されている。OLED素子E1のカソードにはカソード電源電位VSSが与えられている。
次に、画素回路の動作を説明する。走査ドライバ131が走査線106に選択パルスを出力し、選択トランジスタT2をオン状態にする。データ線105を介してドライバIC134から供給されたデータ電圧は、保持容量C0に格納される。保持容量C0は、格納された電圧を、1フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタT1のコンダクタンスがアナログ的に変化し、駆動トランジスタT1は、発光階調に対応した順バイアス電流をOLED素子E1に供給する。
エミッショントランジスタT3は、駆動電流の供給経路上に位置する。エミッションドライバ132は、エミッション制御線107に制御信号を出力して、エミッショントランジスタT3のオンオフを制御する。エミッショントランジスタT3がオン状態のとき、駆動電流がOLED素子E1に供給される。エミッショントランジスタT3がオフ状態のとき、この供給が停止される。エミッショントランジスタT3のオンオフを制御することにより、1フレーム周期内の点灯期間(デューティ比)を制御することができる。
画素回路の構成は、図2の構成例に限定されない。図3は、画素回路の他の構成例を示す。画素回路は、駆動トランジスタT1、データ信号書き込みトランジスタT2及び発光制御トランジスタT3に加えて、トランジスタT4、T5及びT6を含む。トランジスタT1からT6は、全てP型TFTである。トランジスタT2は、駆動トランジスタT1のソースとデータ線105との間に接続されている。
トランジスタT4は、駆動トランジスタT1のゲートとドレインに接続されている。トランジスタT5は、駆動トランジスタT1のゲートと電源電位VINITを与える電源線とに接続されている。トランジスタT6は、駆動トランジスタT1のソースと電源電位VDDを与える電源線108とに接続されている。
走査線106N-1は、走査ドライバ131のN-1段目の出力端子から走査信号を伝送する。走査線106Nは、走査ドライバ131のN段目の出力端子から走査信号を伝送する。トランジスタT2及びT4は、走査線106Nの走査信号により制御される。トランジスタT5は、走査線106N-1の走査信号により制御される。トランジスタT6は、エミッション制御線107が伝送する発光制御信号により制御される。
走査線106N-1が、ローレベルのパルスを画素回路に与えた後、走査線106Nが、ローレベルのパルスを画素回路に与える。これらパルスが与えられる期間において、エミッション制御線107が伝送する発光制御信号はハイレベルである。走査線106N-1のレベルがローである間、トランジスタT5はONであり、他のトランジスタはOFFである。このため、駆動トランジスタT1のゲートに初期電位VINITが与えられ、ゲート電位が初期化される。
次に、走査線106Nのレベルがローである間、トランジスタT2及びT4がONである。他のトランジスタはOFFである。トランジスタT4がONであるので、駆動トランジスタT1はダイオード接続状態である。データ線105からデータ信号は、トランジスタT2、T1及びT4を介して保持容量C0に書き込まれる。このとき、駆動トランジスタT1の閾値電圧が補償された電圧が、保持容量C0に書き込まれる。
その後、トランジスタT2及びT4がOFFされ、発光制御トランジスタT3及びT6がONされる。駆動トランジスタT1からの駆動電流がOLED素子E1に与えられ、OLED素子E1が発光する。
[画素レイアウト]
図4は、表示領域125を模式的に示す。OLED表示装置10は、例えば、スマートフォンやタブレット端末のようなモバイル端末に実装される。表示領域125は、通常の画素密度を有する通常領域451と、通常領域451の画素密度(解像度)よりも低い画素密度(解像度)を有する低密度領域453を含む。1又は複数のカメラ465が、低密度領域453の下に配置されている。図4において、複数のカメラのうちの一つが例として符号465で指示されている。以下において、表示領域125における副画素又は主画素を、表示副画素又は表示主画素と呼ぶことがある。
低密度領域453はカメラ465の視認側に配置されており、カメラ465は、低密度領域453と通過した光によって視認側の物体を撮影する。カメラ465による撮影を妨げないように、低密度領域453の画素密度は、周囲の通常領域451の画素密度より低い。不図示の制御装置は、例えば、カメラ465により撮像した画像のデータをOLED表示装置10に送信する。なお、図4は、低密度領域の例として、カメラがその下に配置されている領域を示すが、本明細書における特徴は、他の目的のために画素密度が相対的に低い領域を含む表示装置に適用できる。
低密度領域453は、N列M行の主画素で構成されている。主画素列は、図4における上下方向であるY軸に沿って配列された主画素で構成されている。主画素行は、図4における左右方向であるX軸に沿って配列された主画素で構成されている。
図5は、図4において一点鎖線で囲まれた領域455の詳細を示す。図5は、デルタナブラ配置(単にデルタ配置とも呼ぶ)の画素レイアウトを示す。なお、本実施形態における特徴は、他の画素レイアウトを有する表示装置に適用することができる。
領域455は、通常領域451と低密度領域453の一部の境界の近傍の領域である。図5に示す例において、低密度領域453の画素密度は、通常領域451の1/4である。低密度領域453の副画素は、同一の画像データに対して、通常領域451の副画素の4倍の輝度で発光するように制御される。
表示領域125は、面内に配置されている、複数の赤副画素51R、複数の緑副画素51G、及び複数の青副画素51Bで構成されている。図5において、一つの赤副画素、一つの緑副画素、及び一つの青副画素が、例として、符号で指示されている。図5において、同一のハッチングの(丸い角の)四角は、同一色の副画素を示す。図5において、副画素の形状は四角であるが、副画素の形状は任意であって、例えば、六角形又は八角形であってもよい。
副画素列は、同一のX軸位置の副画素からなる、Y軸に沿って延びる配列である。副画素列において、赤副画素51R、青副画素51B及び緑副画素51Gが、サイクリックに配列されている。例えば、副画素列の副画素は、同一のデータ線に接続される。副画素行は、同一のY軸位置の同一色の副画素からなる、X軸に沿って延びる配列である。例えば、副画素行の副画素は、同一の走査線に接続される。
図5の構成例において、通常領域451は、マトリックス状に配置されている、第1種主画素53A及び第2種主画素53Bの、2種類の主画素を含む。図5において、一つの第1種主画素のみが、例として、符号53Aで指示されている。また、一つの第2種主画素のみが、例として、符号53Bで指示されている。なお、サブピクセルレンダリング技術が使用される場合、外部からの画像データの主画素とパネルの主画素とは一致しない。
図5において、第1種主画素53Aは、一つの頂点が左側にあり、二つの頂点が右側にある三角形で示されている。また、第2種主画素53Bは、一つの頂点が右側にあり、二つの頂点が左側にある三角形で示されている。
第1種主画素53Aにおいて、赤副画素51R及び青副画素51Bは、同一の副画素列において連続して配置されている。緑副画素51Gが含まれる副画素列は、赤副画素51R及び青副画素51Bが含まれる副画素列の左側に隣接している。緑副画素51Gは、Y軸位置において、赤副画素51Rと青副画素51Bの中央に位置している。
第2種主画素53Bにおいて、赤副画素51R及び青副画素51は、同一の副画素列において連続して配置されている。緑副画素51Gが含まれる副画素列は、赤副画素51R及び青副画素51Bが含まれる副画素列の右側に隣接している。緑副画素51Gは、Y方向において、赤副画素51Rと青副画素51Bの中央に位置している。
低密度領域453は、第1種主画素53Aと同一構成の主画素53Cで構成されている。図5は、5列4行の主画素53Aを示す。主画素53Cは規則的に配置されており、X軸及びY軸に沿った主画素間距離は一定である。また、隣接する主画素行は、互いに半ピッチだけずれている。
隣接する主画素53Cの間ならびに低密度領域453と通常領域451の間には、カメラ465によって撮像するため、視認側からカメラ465に光を取り込めるように透過領域(不図示)が、好適な配置で設けられている。
低密度領域453の副画素レイアウトは、通常領域451のレイアウトから一部の副画素を除いた構成を有している。低密度領域453の副画素は、通常領域の副画素と共に副画素行及び副画素列を構成する。低密度領域453の各副画素列は、通常領域451の対応する副画素列と共に一つの副画素列を構成し、同一のデータ線に接続される。低密度領域453の各副画素行は、通常領域451の対応する副画素行と共に一つの副画素行を構成し、同一の走査線に接続される。
[配線レイアウト]
以下において、OLED表示装置10の配線レイアウト例を説明する。図6は、TFT基板100上の制御配線のレイアウトを模式的に示し、図6の構成例において、通常領域451の画素回路のレイアウトは、ストライプ配置である。具体的には、Y軸に沿って延びる副画素列は、同一色の副画素で構成されている。X軸に沿って延びる副画素行は、サイクリックに配置された、赤副画素、緑副画素及び青副画素で構成されている。低密度領域453は、通常領域451の画素レイアウトから、一部の画素を間引いた構成を有している。低密度領域453における空白領域には、OLED素子を含む画素回路は形成されておらず、透過領域と配線のみが配置されている。
なお、透過領域に隣接する主画素53A、53Cの画素回路を構成する各トランジスタは適切に遮光(不図示)されている。その理由は、カメラでの撮影に伴って、透明領域には視認側から外光が入射するので、TFT基板100やOLED素子を形成する薄膜層を介して画素回路にも外光が入り、トランジスタに光アシスト効果が生じない様にするためである。光アシスト効果が生じると、トランジスタのしきい値電圧のシフトを引き起こすため、駆動電流が変化してしまう。
複数の走査線106が、走査ドライバ131からX軸に沿って延びている。また、複数のエミッション制御線107が、エミッションドライバ132からX軸に沿って延びている。図6は、例として、一つの走査線及び一つのエミッション制御線を、それぞれ符号106及び107で指示していている。
図6に示す構成例において、走査線106は、通常領域451及び低密度領域453の選択信号(走査信号とも呼ぶ)を伝送する。また、エミッション制御線107は、通常領域451及び低密度領域453のエミッション制御信号を伝送する。選択信号及びエミッション制御信号は、画素回路の制御信号である。
ドライバIC134は、配線711によって走査ドライバ131に制御信号を送信し、配線713によってエミッションドライバ132に制御信号を送信する。ドライバIC134は、外部からの画像データ(画像信号)に基づき、走査ドライバ131から走査信号(選択パルス)及びエミッションドライバ132のエミッション制御信号のタイミングを制御する。
ドライバIC134は、配線705によって、通常領域451及び低密度領域453の副画素のデータ信号をデマルチプレクサ136に与える。図6は、1本の配線を例として、符号705で指示している。ドライバIC134は、外部からの映像データのフレーム内の1又は複数の副画素の階調レベルから、通常領域451及び低密度領域453の各服画素に対応する各画素回路のデータ信号を決定する。
デマルチプレクサ136は、ドライバIC134の一つの出力を、走査期間内にN本(Nは2以上の整数)のデータ線105に順次出力する。図6において、Y軸に沿って延びる複数のデータ線のうち、1本のデータ線が、例として符号105で指示されている。
[出力バッファ]
以下において、走査ドライバ131からの制御信号遅延差を低減する構成を説明する。以下の説明は、エミッションドライバ132に対しても適用してもよい。図4から6を参照して説明したように、低密度領域453において走査線に接続される画素回路の密度は、通常領域451で走査線に接続される画素回路の密度より小さい。以下に説明する例において、走査線は、接続される画素回路数に応じて三つのグループに分けられるとする。
A種類の走査線は低密度領域453を通過することなく通常領域451のみを通過する。A種類の走査線に接続される画素回路は、通常領域451内の画素回路のみで構成されており、接続されている画素回路数は最も多い。
B種類の走査線は、通常領域451及び低密度領域453を通過する。B種類の走査線に接続されている画素回路は、通常領域451及び低密度領域453の画素回路で構成されている。B種類の走査線に接続されている画素回路数は、A種類の走査線の画素回路数より少ない。
C種類の走査線は、通常領域451及び低密度領域453を通過する。C種類の走査線に接続されている画素回路は、通常領域451の画素回路のみで構成されている。つまり、C種類の走査線は、低密度領域453の画素回路が形成されていない非発光領域を通過する。C種類の走査線に接続されている画素回路数は、B種類の走査線の画素回路数より少ない、つまり、最も少ない。
図2の画素回路例に示すように、走査ドライバ131の出力端子は、一つの画素回路行のみに接続される場合や、図3の画素回路例に示すように、異なる画素回路行の異なる走査線に接続され、それらに同時に走査信号を出力する場合もある。以下に説明する例においては、走査ドライバ131の出力端子は、上記走査線の三つの種類と同様分類されるものとする。走査ドライバ131の一つの出力端子は、一つの出力バッファが対応する。なお、一つの出力バッファが制御する画素回路の数の種類は、上記3種類に限定されず、表示装置の設計に依存して、2種類又は4種類以上であり得る。
図7は、走査ドライバ131の一つの出力端子の出力バッファ650の回路構成例を示す。図7は、n段目の出力バッファを示す。出力バッファ650は、ハイレベル電位VGHを与える電源線751とクロック信号CLKmを与えるクロック線752との間において直列に接続された二つの駆動トランジスタM1及びM2を含む。
図7の構成例において、トランジスタM1及びM2はP型TFTであり、それらのゲートに信号N1及びN2がそれぞれ与えられる。出力バッファ650は、トランジスタM1及びM2の中間ノードP1から、走査信号(制御信号)Out_nを走査線106に出力する。
トランジスタM1のゲートとハイレベル電位VGHを与える電源線751との間に容量C1が接続されている。トランジスタM2のゲートと、トランジスタM1及びM2の中間ノードP1との間に容量C12が接続されている。
図8は、出力バッファ650の信号のタイミングチャートを示す。クロック信号CLKmは、一定周期でハイレベルとローレベルとの間で変化する。時刻T11において、信号N1がローレベルからハイレベルに変化し、信号N2がハイレベルからローレベルに変化する。クロック信号CLKmはハイレベルである。出力信号Out_nは、基準のハイレベルである。
時刻T12において、クロック信号CLKmがハイレベルからローレベルに変化し、信号N2はさらに低いレベルに変化する。出力信号Out_nは、ハイレベルからローレベルに変化する。時刻T13において、クロック信号CLKmがローレベルからハイレベルに変化し、信号N1はハイレベルからローレベルに変化し、信号N2はハイレベルに変化する。出力信号Out_nは、ローレベルからハイレベルに変化する。出力信号Out_nの選択パルスは、時刻T12から時刻T13まで出力される。
図9は、制御する画素回路数が異なる三つの出力バッファからの走査信号の時間変化を模式的に示す。横軸は時間を示し、縦軸は走査信号の電位レベルを示す。走査信号601の遅延DT1が最も大きい。走査信号602の遅延DT2は、走査信号601の遅延DT1よりも小さい。走査信号603の遅延DT3は最も小さい。
遅延が最も大きい走査信号601は、通常領域451の画素回路のみを駆動し、駆動する画素回路数が最も多いA種類出力バッファの走査信号である。遅延が次に大きい走査信号602は、通常領域451及び低密度領域453の画素回路を駆動し、駆動する画素回路数が次に多いB種類出力バッファの走査信号である。遅延が最も小さい走査信号603、通常領域451及び低密度領域453の非発光領域を通過して通常領域451の画素回路のみを駆動し、駆動する画素回路数が最も少ないC種類出力バッファの走査信号である。A種類出力バッファ、B種類出力バッファ及びC出離出力バッファは、それぞれ、第1出力バッファ、第2出力バッファ及び第3出力バッファである。
図9に示すように、三種類の出力バッファの走査信号(駆動信号)の遅延は、それぞれ異なる。これら遅延の差を小さくすることで、画素の発光輝度の差を小さくすることができる。以下において、出力バッファの駆動トランジスタのチャネル幅を調整することで、遅延時間の差を小さくする手法を説明する。チャネル幅を最適化することで、遅延時間T1、T2及びT3の差をなくすことができる。
異なる種類の出力バッファの間の駆動トランジスタのチャネル幅について説明する前に、図7を参照して説明した出力バッファのデバイス構造を説明する。図10は、出力バッファ650のデバイス構造の一例を模式的に示す平面図である。図7に示すように、出力バッファ650は、トランジスタM1及びM2並びに容量C1及びC2を含む。出力バッファ650のバッファ高さは、画素回路行ピッチと一致する。バッファ高さは、図10における上下方向のサイズである。
図10に示す構成例において、半導体膜655が最下層であり、ソース/ドレイン金属層(M2金属層)が最上層であり、ゲート電極層(M1金属層)がそれらの中間の層である。異なる層を示すため、それらは異なる態様で示されている。半導体膜655は、ドットパターンで埋められた実線の矩形で示されている。ソース/ドレイン金属層は実線で示され、ゲート電極層は破線で示されている。
ソース/ドレイン金属層は、表示領域125内のトランジスタのソース/ドレイン電極、トランジスタM1及びM2のソース/ドレイン電極、電源線751及びクロック信号線752を含む。ゲート電極層は、表示領域125内のトランジスタのゲート電極、トランジスタM1及びM2のゲート電極651、652及び容量C1、C2の下部電極を含む。電源線751は容量C1の上部電極を含み、クロック信号線752は容量C2の上部電極を含む。
図10に示す構成例において、トランジスタM1は、半導体膜655と平面視において重なる三つのゲート電極651を含む。図10は、一つのゲート電極を例として符号651で示す。トランジスタM2は、半導体膜655と平面視において重なる一つのみのゲート電極652を含む。トランジスタM1のチャネル幅は、トランジスタM2のチャネル幅の3倍であり、トランジスタM1の駆動能力はトランジスタM2の駆動能力より高い。図10に示すように、半導体膜655の左右方向の寸法Wを変化させることで、トランジスタM1、M2のチャネル幅を変化させることができる。
図11は、走査ドライバ131に含まれる、A種類、B種類及びC種類の出力バッファを模式的に示す平面図である。図11は、一つのA種類出力バッファ650A、一つのB種類出力バッファ650B、及び二つのC種類出力バッファ650Cを示す。
A種類出力バッファ650A、650B及び650Cは、それぞれ、チャネル幅WA、WB及びWCを有する。チャネル幅WA、WB及びWCは異なり、チャネル幅WAが最も大きく、チャネル幅WCが最も小さい。
A種類出力バッファ650Aは、通常領域451のみを通過する走査線を駆動する。A種類出力バッファ650Aは、最も多くの画素回路を駆動する出力バッファであり、通常領域451の画素回路のみを駆動する。
B種類出力バッファ650Bは、通常領域451及び低密度領域453を通過する走査線を駆動する。B種類出力バッファ650Bは、次に多くの画素回路を駆動する出力バッファであり、通常領域451及び低密度領域453の画素回路を駆動する。
C種類出力バッファ650Cは、通常領域451及び低密度領域453を通過する走査線を駆動する。C種類出力バッファ650Cは、最も少ない画素回路を駆動する出力バッファであり、通常領域451の画素回路のみを駆動する。
上述のように、出力バッファ650A、650B、650Cが駆動する画素回路数に応じたチャネル幅WA、WB、WCを有することで、走査信号の遅延差を小さくすることができる。一例において、出力バッファ650A、650B、650Cからの信号の遅延が同等となるように、チャネル幅WA、WB、WCが決定されている。
図11に示す構成例において、出力バッファ650A、650B、650Cは、異なる幅の半導体膜655A、655B、655Cを含む。半導体膜655A、655B、655Cの幅は、図11における左右方向のサイズである。半導体膜655A、655B、655Cの幅を大きくすることで、トランジスタM1及びM2のチャネル幅を大きくし、小さくすることで、トランジスタM1及びM2のチャネル幅を小さくできる。
出力バッファ650A、650B、650Cの間において、トランジスタM1及びM2のデバイス構造(積層構造)のパラメータは、半導体膜655A、655B、655Cの幅以外、共通である。つまり、出力バッファ650A、650B、650CのトランジスタM1及びM2において、半導体膜655A、655B、655Cの幅のみが異なる。このように、トランジスタがチャネル幅を規定する半導体膜の幅を除いて同一の構造を有することで、異なるチャネル幅のトランジスタを含む出力バッファを容易に設計できる。
図11の構成例において、出力バッファ650A、650B、650Cは、異なる容量値の容量C1及びC2を含む。出力バッファ650Aの容量C1の容量値は、出力バッファ650B、650Cの容量C1の容量値より大きい。出力バッファ650Cの容量C1の容量値は、出力バッファ650A、650Bの容量C1の容量値より小さい。出力バッファ650Aの容量C2の容量値は、出力バッファ650B、650Cの容量C1の容量値より大きい。出力バッファ650Cの容量C2の容量値は、出力バッファ650A、650Bの容量C1の容量値より小さい。図11の構成例において、容量C1、C2の異なる値は、ゲート電極層に含まれるこれらの下部電極の異なる面積で実現されている。
[遅延調整用付加容量]
次に、遅延調整用の容量を出力バッファの出力に付加することで、出力バッファの間の遅延差を低減する方法を説明する。図12は、出力バッファ650の出力線に付加された遅延調整用容量の例を示す。出力バッファ650の回路構成は、図7を参照して説明した通りである。
遅延調整用付加容量Caddは、表示領域125と出力バッファ650のトランジスタM1、M2との間の領域に配置される。遅延調整用付加容量Caddの一方端は出力バッファ650の出力に電気的に接続され、他端はいずれかの電源に電気的に接続される。遅延調整用付加容量Caddは、例えば、出力バッファ650の正電源、出力バッファ650の負電源、表示領域125のアノード電源、表示領域125のカソード電源のいずれかに接続することができる。
例えば、B種類出力バッファ650Bの出力に、容量CaddBが追加され、C種類出力バッファ650Cの出力に容量CaddCが追加される。容量CaddBは第1付加容量であり、容量CaddCは第2付加容量である。A種類出力バッファ650Aのために付加容量は不要である。付加容量CaddCは、付加容量CaddBより大きい。付加容量CaddB、CaddCの大きさを適切に選択することで、A種類出力バッファ650A、B種類出力バッファ650B、C種類出力バッファ650Cの間の遅延差を小さくすることができる。
出力バッファ650A、650B、650Cそれぞれの走査線容量を、CscanA、CscanB、CscanCとする。次の数式が満たされる場合、出力バッファ650A、650B、650Cからの信号の遅延を同等のものとすることができる。
CscanA=CscanB+CaddB=CscanC+CaddC
付加容量のみで遅延差を大きく低減するためには、付加容量のための大きな面積が必要となり、額縁領域を広げることになり得る。そのため、上述のような出力バッファのバッファサイズ(チャネル幅)の調整と付加容量の双方を採用して、出力バッファ650A、650B、650C間の信号遅延差を低減してもよい。
図13は、出力バッファ及び出力バッファの遅延調整用付加容量の構造を模式的に示す平面図である。図11に示す出力バッファに対して、さらに、付加容量が追加されている。出力バッファ650A、650B及び650Cの構造は、図11を参照して説明した通りである。
出力バッファ650Bの出力に、付加容量CaddBが接続されている。また、出力バッファ650Cの出力に、付加容量CaddCが接続されている。付加容量CaddCの容量値は、付加容量CaddBの容量値より大きい。図13の構造例において、付加容量CaddCの面積が付加容量CaddBの面積より大きい。他の容量パラメータの値は同一である。付加容量CaddBは、出力バッファ650Bと表示領域125との間に配置され、付加容量CaddCは、出力バッファ650Cと表示領域125との間に配置されている。
図13の構成例において、付加容量は、TFT基板100上の複数の導体層及び絶縁体層で構成される。これにより、少ない面積で付加容量の容量値を大きくすることができる。図13の構成例において、ソース/ドレイン金属層、ゲート電極層、VSS配線層801及び配線補助層802が、それぞれ、付加容量の電極の一部を含む。VSS配線層801は、OLED素子E1のカソード電位VSSを伝送する。
配線補助層802はパネル周辺部において折り曲げ実装する部分の配線の耐久性を高めるために設けられる配線層であり、ソース/ドレイン電極配線層より上でアノード電極層より下の位置に設けられる。折り曲げ部分の配線補助層802以外の無機膜を総て除去することで、フレキシブル基板の耐久性を高めることができる。
以下において、付加容量の構造の詳細を説明する。図14は、図13におけるXIV-XIV´切断線での断面構造を模式的に示す。以下の説明において、上下は、図面における上下を示す。図14に示す積層構造を構成する層は、表示領域125内にも存在している。OLED表示装置10は、下層から、ポリイミド層852、シリコン酸化物層(SiOx層)853、アモルファスシリコン層(a-Si層)854、ポリイミド層855を含む。
OLED表示装置10は、さらに、ポリイミド層855上に、下層から、シリコン酸化物層856、シールド層857、シリコン酸化物層858、及びシリコン窒化物層(SiNx層)859を含む。
シリコン酸化物層853及びアモルファスシリコン層854は、二つのポリイミド層852及び855の密着性を改善する。シリコン酸化物層853及びアモルファスシリコン層854により、上層のポリイミド層855が下層のポリイミド層852から剥がれることを防ぐことができる。
シールド層857は、ポリイミド層855又は852に存在する電荷からの電界の影響を低減する導体層である。シールド層857は、ポリイミド層855の全面を覆うように形成されている。シールド層857は、例えば、ITO及びIZO等の透明アモルファス酸化物で形成される。
シリコン酸化物層856は、シールド層857のポリイミド層855に対する密着性を改善することができる。シリコン酸化物層858は、シールド層857とシリコン窒化物層859との密着性を改善するとともに、OLED素子のための水分や酸素に対するバリア層である。シリコン窒化物層859もまたバリア層として働く。
シリコン窒化物層859上に、下層から、シリコン酸化物層860及びゲート絶縁層861が形成されている。ゲート絶縁層861は、例えば、シリコン酸化物、シリコン窒化物又はこれらの積層で形成されている。ゲート絶縁層861は、ドライバ131、132及び表示領域125内のトランジスタのゲート絶縁膜を含む。
ゲート絶縁層861上に、ゲート電極層(M1金属層)に含まれる電極862が配置されている。電極862は例えばMoで形成できる。ゲート電極層(M1金属層)は、ドライバ131、132及び表示領域125内のトランジスタのゲート電極絶縁膜を含む。電極862を覆うように、層間絶縁膜863が形成されている。
層間絶縁膜863上に、ソース/ドレイン金属層(M2金属層)に含まれる電極864A、864Bが形成されている。ソース/ドレイン金属層は、例えば、高融点金属又はその合金で形成される。電極864Aは、層間絶縁膜863に形成されたコンタクトホールを介して電極862に接続されている。ソース/ドレイン金属層(M2金属層)は、ドライバ131、132及び表示領域125内のトランジスタのソース/ドレイン電極を含む。
ソース/ドレイン金属層の電極864A、864Bを覆うように、層間絶縁膜865が形成されている。層間絶縁膜865上に、配線補助層(M3金属層)に含まれる電極866A、866Bが形成されている。配線補助層は例えばAlで形成できる。電極866Aは、層間絶縁膜865に形成されたコンタクトホールを介して電極864Aに接続されている。電極866Bは、層間絶縁膜865に形成されたコンタクトホールを介して電極864Bに接続されている。
電極866A、866Bを覆うように、有機平坦化膜867が形成されている。平坦化膜867の上に、OLED素子E1のアノード電極の層の含まれる電極868が形成されている。電極868は、アノード電極と同じ層構造を有し、例えば、中央の反射金属層と反射金属層を挟む透明導電層で構成される。電極868は、例えば、ITO/Ag/ITO構造又はIZO/Ag/IZO構造を有する。
本例において、電極868は、カソード電源電位VSSを伝送するVSS配線層801(図13参照)に含まれる。電極868は、平坦化膜867のコンタクトホールを介して電極866Bに接続されている。
電極862から電極868までの積層構造が、付加容量Caddを構成する。接続されている電極862、864A、866Aが、付加容量Caddの一方の容量電極を構成する。この容量電極は3層の導体層の電極で構成される。電極862が、出力バッファの出力(走査線)に接続される。接続されている電極864B、866B、868が、付加容量Caddの他方の容量電極を構成する。この容量電極は、3層の導体層の電極で構成されている。
これら電極間の絶縁体部が、付加容量Caddの絶縁体部を構成する。このように、層間接続された複数導体層の電極を含む容量電極と、導体層の間の絶縁体層により付加容量Caddを構成することで、少ない面積で大きい容量値を実現できる。なお、容量電極は3層以上の電極で構成することができる。各容量電極は1層の導体層の電極で構成されてもよい。二つの容量電極それぞれを構成する電極の層数は異なっていてもよく、一方の容量電極は複数導体層の電極で構成され、他方は1層の導体層の電極で構成されてもよい。
電極866を覆うように、OLED素子を分離する絶縁性の画素定義層(Pixel Defining Layer:PDL)に含まれる、絶縁体層869が形成されている。絶縁体層869は、例えば有機材料で形成される。
絶縁体層869上に、封止構造部200(図1参照)が形成されている。封止構造部200は、下層から、無機絶縁体層870、有機平坦化膜871、無機絶縁体(例えばSiNx、AlOx)層872を含む。無機絶縁体層870及び872は、それぞれ、信頼性向上のためのパッシベーション層である。
封止構造部200上に、下層から、タッチスクリーンフィルム873、λ/4板874、偏光板875、及び樹脂カバーレンズ876が積層されている。λ/4板874及び偏光板875は、外部から入射した光の反射を抑制する。なお、図14を参照して説明したOLED表示装置の積層構造は一例であり、図14に示す層の一部が省略されてもよく、図14に示されていない層が追加されてもよい。
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
100 TFT基板
106 走査線
107 エミッション制御線
131 走査ドライバ
132 エミッションドライバ
134 ドライバIC
451 通常領域
453 低密度領域
465 カメラ
650 出力バッファ
651、652 ゲート電極
655A、655B 半導体膜
801 VSS配線層
802 配線補助層
862、864A、864B、866A、866B 電極
863、865 層間絶縁膜
867 平坦化膜
868 電極
Cadd 付加容量
E1 OLED素子
M1、M2 出力バッファの駆動トランジスタ
P1、P2 ノード
T1-T6 画素回路のトランジスタ

Claims (9)

  1. 複数の画素回路を含む表示領域と、
    前記複数の画素回路に制御信号を出力するドライバと、
    を含み、
    前記表示領域は、第1領域と、前記第1領域よりも画素回路密度が低い第2領域とを含み、
    前記ドライバは、複数の出力バッファを含み、
    前記複数の出力バッファは、それぞれ、複数の画素回路に対して同時に制御信号を出力し、
    前記複数の出力バッファは、第1出力バッファと、第2出力バッファとを含み、
    前記第1出力バッファが制御信号を出力する画素回路の数は、前記第2出力バッファが制御信号を出力する画素回路の数より多く、
    前記第1出力バッファの駆動トランジスタのチャネル幅は、前記第2出力バッファの駆動トランジスタのチャネル幅より大きい、
    表示装置。
  2. 請求項1に記載の表示装置であって、
    前記複数の出力バッファは、第3出力バッファをさらに含み、
    前記第3出力バッファが制御信号を出力する画素回路の数は、前記第2出力バッファが制御信号を出力する画素回路の数より少なく、
    前記第3出力バッファの駆動トランジスタのチャネル幅は、前記第2出力バッファの駆動トランジスタのチャネル幅より小さく、
    前記第1出力バッファは、前記第2領域を通過することなく前記第1領域を通過する制御線に接続された前記第1領域の画素回路を制御し、
    前記第2出力バッファは、前記第1領域及び前記第2領域を通過する制御線に接続されている前記第1領域の画素回路及び前記第2領域の画素回路を制御し、
    前記第3出力バッファは、前記第1領域及び前記第2領域を通過する制御線に接続されている前記第1領域の画素回路を制御する、
    表示装置。
  3. 請求項2に記載の表示装置であって、
    前記複数の出力バッファは、前記画素回路においてデータ信号を保持容量に書き込むトランジスタを制御する制御信号を出力する、
    表示装置。
  4. 請求項2に記載の表示装置であって、
    前記第1出力バッファからの制御信号の遅延、前記第2出力バッファからの制御信号の遅延及び前記第3出力バッファからの制御信号の遅延が同等である、
    表示装置。
  5. 請求項2に記載の表示装置であって、
    前記第1出力バッファの前記駆動トランジスタ、前記第2出力バッファの前記駆動トランジスタ及び前記第3出力バッファの前記駆動トランジスタは、前記チャネル幅を規定する半導体膜の幅を除いて、同一の構造を有している、
    表示装置。
  6. 請求項2に記載の表示装置であって、
    前記第2出力バッファの出力に接続され、前記第1出力バッファの制御信号の遅延と前記第2出力バッファの遅延の差を小さくする第1付加容量と、
    前記第2出力バッファの出力に接続された付加容量より容量値が大きく、前記第3出力バッファの出力に接続された第2付加容量と、
    をさらに含む、表示装置。
  7. 請求項6に記載の表示装置であって、
    前記第1付加容量及び前記第2付加容量は、前記表示領域の外側に配置されている、
    表示装置。
  8. 請求項7に記載の表示装置であって、
    前記第1付加容量及び前記第2付加容量は、それぞれ、接続された複数導体層の電極をそれぞれ含む二つの容量電極及び前記複数導体層間の絶縁体を含む、
    表示装置。
  9. 請求項8に記載の表示装置であって、
    前記二つの容量電極に含まれる電極の導体層は、前記表示領域内の、ゲート電極、ソース/ドレイン電極及び他の導体層を含む、
    表示装置。
JP2020214496A 2020-12-24 2020-12-24 表示装置 Pending JP2022100491A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020214496A JP2022100491A (ja) 2020-12-24 2020-12-24 表示装置
US17/539,654 US11605345B2 (en) 2020-12-24 2021-12-01 Display device
CN202111458064.2A CN114512096B (zh) 2020-12-24 2021-12-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020214496A JP2022100491A (ja) 2020-12-24 2020-12-24 表示装置

Publications (2)

Publication Number Publication Date
JP2022100491A true JP2022100491A (ja) 2022-07-06
JP2022100491A5 JP2022100491A5 (ja) 2023-12-15

Family

ID=81547508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020214496A Pending JP2022100491A (ja) 2020-12-24 2020-12-24 表示装置

Country Status (3)

Country Link
US (1) US11605345B2 (ja)
JP (1) JP2022100491A (ja)
CN (1) CN114512096B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068546A (ko) * 2021-11-11 2023-05-18 엘지디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281765B2 (ja) 2006-08-09 2009-06-17 セイコーエプソン株式会社 アクティブマトリクス型発光装置、電子機器およびアクティブマトリクス型発光装置の画素駆動方法
JP2008233536A (ja) 2007-03-20 2008-10-02 Sony Corp 表示装置
KR102244075B1 (ko) * 2014-10-29 2021-04-26 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 이용한 표시 장치
JP7118618B2 (ja) * 2017-10-17 2022-08-16 株式会社ジャパンディスプレイ 表示装置
WO2019187159A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN108648679B (zh) * 2018-05-18 2020-06-26 京东方科技集团股份有限公司 显示面板的驱动方法及装置、显示设备

Also Published As

Publication number Publication date
CN114512096B (zh) 2023-08-08
US11605345B2 (en) 2023-03-14
US20220208096A1 (en) 2022-06-30
CN114512096A (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
TWI684271B (zh) 顯示裝置及具備其之電子機器
KR102039479B1 (ko) 전기 광학 장치 및 전자 기기
US11380262B2 (en) Display device having a transparent display area for display and light transmitting functions
CN106935625B (zh) 有机发光显示器
JP5879944B2 (ja) 電気光学装置、および電子機器
JP2015125366A (ja) 表示装置
US10374026B2 (en) Display device
WO2022027784A1 (zh) Oled 显示面板和显示装置
JP2022021644A (ja) 表示装置
CN111326673A (zh) 显示装置
US9792854B2 (en) Display device
CN114512096B (zh) 显示装置
US20240046873A1 (en) Display device
US20230306904A1 (en) Display panel and display device
KR102423866B1 (ko) 표시장치
KR102191823B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
JP6152902B2 (ja) 電気光学装置、および電子機器
KR102563777B1 (ko) 유기전계발광표시장치
JP7362742B2 (ja) 表示装置
US9881548B2 (en) Organic light emitting diode display with shielding portion
JP2004184530A (ja) 電気光学装置、アクティブマトリクス基板及び電子機器
JP5903421B2 (ja) 表示装置
CN114512097B (zh) 显示装置
JP5442678B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231205