JP7117974B2 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP7117974B2
JP7117974B2 JP2018204344A JP2018204344A JP7117974B2 JP 7117974 B2 JP7117974 B2 JP 7117974B2 JP 2018204344 A JP2018204344 A JP 2018204344A JP 2018204344 A JP2018204344 A JP 2018204344A JP 7117974 B2 JP7117974 B2 JP 7117974B2
Authority
JP
Japan
Prior art keywords
region
transistor
length
display device
current flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018204344A
Other languages
English (en)
Other versions
JP2020071323A (ja
Inventor
宏政 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018204344A priority Critical patent/JP7117974B2/ja
Priority to US16/662,804 priority patent/US10998392B2/en
Publication of JP2020071323A publication Critical patent/JP2020071323A/ja
Application granted granted Critical
Publication of JP7117974B2 publication Critical patent/JP7117974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置および電子機器に関する。
素子を流れる電流に応じた輝度で発光する有機ＥＬ（エレクトロルミネセンス）素子などの発光素子を含む画素がアレイ状に配された表示装置が知られている。特許文献１、２には、発光素子に輝度信号に応じた電流を供給するための駆動トランジスタと、駆動トランジスタのゲート端側に設けられる輝度信号を駆動トランジスタのゲート端に取り込むスイッチングトランジスタと、を含む画素が示されている。
特開２０１０－１４５５７９号公報 特開２００８－２８１６７１号公報
特許文献２には、スイッチングトランジスタのリーク電流に起因する輝度信号の変動を抑制するために、スイッチングトランジスタのＬＤＤ長を駆動トンジスタのＬＤＤ長よりも長くし、リーク電流を駆動トランジスタよりも小さくすることが示されている。しかしながら、発光素子に電流を供給する駆動トランジスタにおいて、ドレイン領域に高電界がかかることによって、ソース領域とドレイン領域との間やドレイン領域とウェル領域との間のリーク電流が大きく増加しうる。駆動トランジスタのリーク電流が発光素子に流れることによって表示画像上に輝点が発生し、画質が低下してしまう可能性がある。
本発明は、表示装置の高画質化に有利な技術を提供することを目的とする。
上記課題に鑑みて、本発明の実施形態に係る表示装置は、基板に複数の画素がアレイ状に配された表示装置であって、複数の画素のそれぞれは、発光素子と、発光素子のアノードにドレイン領域が接続された第１トランジスタと、第１トランジスタのゲート電極にドレイン領域が接続された第２トランジスタと、を備え、第１トランジスタのドレイン領域は、第１領域と、第１領域と第１トランジスタのチャネル領域との間に配され、第１領域よりも抵抗率が高い第２領域と、を含み、第１トランジスタのゲート電極に接続される第２トランジスタのドレイン領域は、第３領域と、第３領域と第２トランジスタのチャネル領域との間に配され、第３領域よりも抵抗率が高い第４領域と、を含み、基板に対する正射影において、第２領域の電流が流れる方向の長さが、第４領域の電流が流れる方向の長さよりも長いことを特徴とする。
本発明によれば、表示装置の高画質化に有利な技術を提供することができる。
本発明の実施形態に係る表示装置の構成例を示す図。 図１の表示装置の画素の構成例を示す回路図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 本発明の実施形態に係る表示装置の構成例を示す図。 図７の表示装置の画素の構成例を示す回路図。 図７の表示装置の画素の構成例を示す平面図。 図７の表示装置の画素の構成例を示す断面図。 図７の表示装置の画素の構成例を示す平面図。 図７の表示装置の画素の構成例を示す断面図。 図７の表示装置の画素の構成例を示す平面図。 図７の表示装置の画素の構成例を示す断面図。 図１の表示装置を用いたカメラの構成例を示すブロック図。
以下、本発明に係る記録装置の具体的な実施形態を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
第１の実施形態
図１～４を参照して、本発明の実施形態における表示装置の構成について説明する。図１は、本発明の第１の実施形態における表示装置１０１の構成例を示す図であり、図２は、表示装置１０１に配される画素１０２の回路図である。
以下の説明において、表示装置１０１のそれぞれの画素１０２に配される発光素子２０１のアノードに駆動トランジスタ２０２が接続され、画素１０２に配されるトランジスタがすべてＰ型トランジスタである場合について説明する。しかしながら、表示装置１０１の画素１０２の構成は、これに限られることはない。例えば、それぞれのトランジスタなどの極性や導電型が、すべて逆であってもよい。また、例えば、駆動トランジスタがＰ型トランジスタであり、他のトランジスタがＮ型トランジスタであってもよい。適宜、表示装置１０１の画素１０２に含まれる発光素子やトランジスタの導電型や極性にあわせて、供給される電位や接続を変更すればよい。
本実施形態において、図１に示されるように、表示装置１０１は、画素アレイ部１０３と、画素アレイ部１０３の周辺に配置される駆動部と、を含む。画素アレイ部１０３は、アレイ状に配された複数の画素１０２を含む。それぞれの画素１０２は、図２に示されるように発光素子２０１を備える。発光素子２０１は、アノードとカソードとを備え、アノードとカソードとの間に発光層を含む有機層を有する。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層のうち１つまたは複数を適宜有していてもよい。
駆動部は、画素アレイ部１０３に配された画素１０２を駆動するための回路である。駆動部は、例えば、垂直走査回路１０４および信号出力回路１０５を含む。また、駆動部からの信号を画素１０２に供給するために、画素アレイ部１０３には、行方向（図１において横方向）に沿って延在する走査線１０６および走査線１０７が、アレイ状に並ぶ画素１０２の画素行ごとに配されている。また、画素アレイ部１０３には、列方向（図１において縦方向）に沿って延在する信号線１０８が、アレイ状に並ぶ画素１０２の画素列ごとに配されている。
走査線１０６および走査線１０７は、垂直走査回路１０４のそれぞれ対応する画素行の出力端に接続されている。信号線１０８は、信号出力回路１０５のそれぞれ対応する画素列の出力端に接続されている。
垂直走査回路１０４は、画素アレイ部１０３のそれぞれの画素１０２への輝度信号の書き込み時において、走査線１０６に書込制御信号を供給する。さらに、画素１０２を駆動し、発光させるための発光制御信号を走査線１０７に供給する。
信号出力回路１０５は、それぞれの画素１０２の発光素子２０１を発光させる際の輝度情報に応じた電圧を有する輝度信号と、基準電圧を有する基準電圧信号と、の何れか一方を適宜選択し、信号線１０８に出力する。輝度信号は、表示装置１０１で表示する画像のそれぞれの画素１０２における輝度を表し、映像信号とも呼ばれうる。
次に、図２を用いて、本実施形態の画素１０２の回路構成について説明する。画素アレイ部１０３に配される複数の画素１０２のそれぞれは、発光素子２０１および駆動トランジスタ２０２（第１トランジスタ）を含む電流経路と、書込トランジスタ２０３（第２トランジスタ）と、を備える。また、画素１０２は、発光素子２０１と駆動トランジスタ２０２とを含む電流経路に配される発光制御トランジスタ２０４（第４トランジスタ）をさらに備える。また、画素１０２は、容量素子２０５、容量素子２０６を含む。ここで、トランジスタや容量素子の総数や、トランジスタの導電型の組み合わせに関しては、あくまで一例に過ぎず、本構成に限定されるものではない。
以下の説明において、素子Ａと素子Ｂとの間にトランジスタが接続されると表現する場合、素子Ａにトランジスタの主端子の一方が接続され、素子Ｂにトランジスタの主端子の他方が接続される。つまり、素子Ａと素子Ｂとの間にトランジスタが接続される表現する場合、素子Ａにトランジスタの制御端子が接続され、かつ、主端子の一方が接続されず、素子Ｂに主端子の他方が接続されない場合は含まない。ここで、トランジスタの主端子とは、トランジスタのソース領域またはドレイン領域として機能する拡散領域のことをいう。また、トランジスタの制御端子とは、トランジスタのゲート電極のことをいう。
図２に示される構成おいて、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路の一端は電源電位Ｖｓｓに接続され、他端は電源電位Ｖｄｄに接続される。より具体的には、発光素子２０１のカソードは、電源電位Ｖｓｓに接続され、発光制御トランジスタ２０４の主端子の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。しかしながら、これに限られることはなく、電源電位Ｖｓｓと発光素子２０１との間や、電源電位Ｖｄｄと発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、発光素子２０１と駆動トランジスタ２０２との間や、駆動トランジスタ２０２と発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、図２に示される構成において、発光素子２０１と発光制御トランジスタ２０４との間に駆動トランジスタ２０２が配されるが、発光素子２０１と駆動トランジスタ２０２との間に発光制御トランジスタ２０４が配されていてもよい。
駆動トランジスタ２０２の主端子の一方（図２の構成において、ドレイン領域）は、発光素子２０１のアノードに接続されている。駆動トランジスタ２０２の制御端子（ゲート電極）は、書込トランジスタ２０３の主端子の一方（図２の構成において、ドレイン領域）に接続される。駆動トランジスタ２０２は、発光素子２０１に輝度信号に応じた電流を供給し、発光素子２０１を駆動する。
発光制御トランジスタ２０４は、駆動トランジスタ２０２に駆動電流を供給するための電源電位Ｖｄｄと駆動トランジスタ２０２との間に配されている。より具体的には、上述のように発光制御トランジスタ２０４の主端子の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。また、発光制御トランジスタ２０４の主端子の他方（図２の構成において、ドレイン領域）は、駆動トランジスタ２０２の主端子の他方（図２の構成において、ソース領域）に接続されている。また、発光制御トランジスタ２０４の制御端子は、走査線１０７に接続されている。図２に示される構成において、電源電位Ｖｄｄは、電源電位Ｖｓｓよりも電位が高い。
書込トランジスタ２０３は、信号線１０８と駆動トランジスタ２０２の制御端子との間に配されている。より具体的には、書込トランジスタ２０３の主端子の一方（図２の構成において、ドレイン領域）は、上述のように駆動トランジスタ２０２の制御端子に接続され、書込トランジスタ２０３の主端子の他方（図２の構成において、ソース領域）は、信号線１０８に接続されている。また、書込トランジスタ２０３の制御端子は、走査線１０６に接続されている。
容量素子２０５は、駆動トランジスタ２０２の制御端子と主端子の他方（図２の構成において、ソース領域）との間に接続されている。容量素子２０６は、駆動トランジスタ２０２の発光制御トランジスタ２０４が接続される主端子と電源電位Ｖｄｄとの間に接続されている。
駆動トランジスタ２０２は、電源電位Ｖｄｄから発光制御トランジスタ２０４を介して発光素子２０１に電流を供給し、発光素子２０１を発光させる。より具体的には、駆動トランジスタ２０２は、容量素子２０５に保持された輝度信号の信号電圧に応じた電流を発光素子２０１に供給する。これによって、発光素子２０１は、電流駆動で発光する。
書込トランジスタ２０３は、垂直走査回路１０４から走査線１０６を介して制御端子に印加される書込制御信号に応答して導通状態となる。これによって、書込トランジスタ２０３は、信号線１０８を介して信号出力回路１０５から供給される輝度情報に応じた輝度信号の信号電圧または基準電圧をサンプリングして画素１０２に書き込む。この書き込まれた信号電圧または基準電圧は、駆動トランジスタ２０２の制御端子に印加されるとともに容量素子２０５に保持される。すなわち、書込トランジスタ２０３は、発光素子２０１を輝度情報に応じた輝度で発光させる輝度信号を伝達するために配され、輝度信号を駆動トランジスタ２０２の制御端子に伝達する。
発光制御トランジスタ２０４は、垂直走査回路１０４から走査線１０７を介して制御端子に印加される発光制御信号に応答して導通状態になることによって、電源電位Ｖｄｄから駆動トランジスタ２０２への電流の供給を許容する。これによって、上述したように、駆動トランジスタ２０２による発光素子２０１の駆動が可能になる。すなわち、発光制御トランジスタ２０４は、電流経路の導通状態を制御することによって、発光素子２０１の発光または非発光を制御するスイッチ素子として機能する。
このように、発光制御トランジスタ２０４のスイッチング動作によって、発光素子２０１が非発光状態となる期間（非発光期間）を設け、発光素子２０１が発光する発光期間と非発光期間との割合を制御することができる（所謂、デューティ制御）。このデューティ制御によって、１フレーム期間に亘ってそれぞれの画素１０２の発光素子２０１が発光することに伴う残像ボケを低減でき、特に動画の画品位をより優れたものとすることができる。本実施形態において、画素１０２に発光制御トランジスタ２０４が配される場合を示すが、発光制御トランジスタ２０４が配されない場合であっても表示装置１０１は動作する。
発光素子２０１には、有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ）素子が用いられうる。発光素子２０１の発光時において、信号線１０８から書込トランジスタ２０３を介して駆動トランジスタ２０２の制御端子に印加される信号電圧に応じて、駆動トランジスタ２０２を流れる電流量が変化する。これによって、発光素子２０１のアノードとカソードとの容量を所定の電位まで充電し、この電位差に応じた電流が流れる。これによって、発光素子２０１が所定の輝度で発光する。
次に、図３、４を用いて、画素１０２に含まれる書込トランジスタ２０３、駆動トランジスタ２０２、発光制御トランジスタ２０４の詳細について説明する。図３は、画素１０２の平面図、図４は、図３に示されるＹ１－Ｙ１’間の断面図である。
駆動トランジスタ２０２は、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路に配された２つのＰ型の拡散領域３０２、３０３を備える。２つの拡散領域３０２、３０３は、それぞれ主端子（ソース領域またはドレイン領域）として機能する。図３、４に示される構成において、拡散領域３０２は、駆動トランジスタ２０２のソース領域として機能し、拡散領域３０３は、駆動トランジスタ２０２のドレイン領域として機能する。また、駆動トランジスタ２０２は、制御端子として機能するゲート電極３０１を備える。ゲート電極３０１は、上述の通り、書込トランジスタ２０３から輝度信号が伝達される。また、ゲート電極３０１は、容量素子２０５の２つの端子のうち一方の端子に接続され、拡散領域３０２は、容量素子２０５の他方の端子に接続される。拡散領域３０３は、発光素子２０１のアノードに接続される。
次いで、駆動トランジスタ２０２の２つの拡散領域３０２、３０３のうち発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路において発光素子２０１の側に配された拡散領域３０３について説明する。拡散領域３０３は、Ｐ領域３０５（第１領域）と、Ｐ領域３０５と駆動トランジスタ２０２のチャネル領域３２１との間に配され、Ｐ領域３０５よりも抵抗率が高いＰ－領域３０４（第２領域）と、を含む。Ｐ領域３０５およびＰ－領域３０４は、Ｐ型トランジスタである駆動トランジスタ２０２の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域３０５およびＰ－領域３０４は、チャネル領域３２１とは逆の導電型の半導体によって構成されている。また、拡散領域３０３において、チャネル領域３２１側のＰ－領域３０４の不純物濃度が、Ｐ領域３０５の不純物濃度よりも低いＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。これによって、上述のようにＰ－領域３０４の抵抗率が、Ｐ領域３０５よりも高くなる。Ｐ領域３０５の不純物濃度および抵抗率は、拡散領域３０２と同等であってもよい。ここで、図３、４に示されるように、基板４０３に対する正射影において、Ｐ－領域３０４の電流が流れる方向の長さを長さ３０６とする。図４に示されるように、Ｐ－領域３０４がＰ領域３０５の下側まで形成されている場合であっても、長さ３０６は、Ｐ－領域３０４のうち、Ｐ領域３０５のチャネル領域３２１側の端部とチャネル領域３２１のＰ領域３０５側の端部との間の長さである。つまり、長さ３０６は、Ｐ－領域３０４のうちＰ領域３０５と駆動トランジスタ２０２のチャネル領域３２１が形成される部分との間の最短の長さでありうる。
発光制御トランジスタ２０４は、制御端子として機能するゲート電極３０７、主端子として機能するそれぞれＰ型の拡散領域３０８、３０２から構成される。図３、４に示される構成において、拡散領域３０８は、発光制御トランジスタ２０４のソース領域として機能し、拡散領域３０２は、発光制御トランジスタ２０４のドレイン領域として機能する。本実施形態において、拡散領域３０２は、駆動トランジスタ２０２と共有化されている。しかしながら、これに限られることはなく、駆動トランジスタ２０２と発光制御トランジスタ２０４との拡散領域が、それぞれ独立していてもよい。拡散領域３０８は、電源電位Ｖｄｄおよび容量素子２０６の一方の端子に接続され、拡散領域３０２は、容量素子２０６の他方の端子に接続される。また、ゲート電極３０７は、走査線１０７に接続される。拡散領域３０８の不純物濃度および抵抗率は、拡散領域３０２と同等であってもよい。
書込トランジスタ２０３は、制御端子として機能するゲート電極３０９、主端子として機能する２つのＰ型の拡散領域３１０、３１１を備える。拡散領域３１１は、駆動トランジスタ２０２の制御端子であるゲート電極３０１に接続される。また、拡散領域３１０は、信号線１０８に接続され、ゲート電極３０９は、走査線１０６に接続される。図３、４に示される構成において、拡散領域３１０は、書込トランジスタ２０３のソース領域として機能し、拡散領域３１１は、書込トランジスタ２０３のドレイン領域として機能する。
次いで、書込トランジスタ２０３の２つの拡散領域３１０、３１１のうち駆動トランジスタ２０２のゲート電極３０１に接続される拡散領域３１１について説明する。拡散領域３１１は、Ｐ領域３１３（第３領域）と、Ｐ領域３１３と書込トランジスタ２０３のチャネル領域３２２との間に配され、Ｐ領域３１３よりも抵抗率が高いＰ－領域３１２（第４領域）と、を含む。Ｐ領域３１３およびＰ－領域３１２は、Ｐ型トランジスタである書込トランジスタ２０３の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域３１３およびＰ－領域３１２は、チャネル領域３２２とは逆の導電型の半導体によって構成されている。また、拡散領域３１１において、Ｐ－領域３１２の不純物濃度が、Ｐ領域３１３の不純物濃度よりも低いＬＤＤ構造を有している。これによって、上述のようにＰ－領域３１２の抵抗率が、Ｐ領域３１３よりも高くなる。Ｐ領域３１３の不純物濃度および抵抗率は、拡散領域３１０と同等であってもよい。また、Ｐ領域３１３の不純物濃度および抵抗率は、拡散領域３０２、３０８、Ｐ領域３０５と同等であってもよい。例えば、拡散領域３０２、３０８、３１０、Ｐ領域３０５、３１２の不純物濃度および抵抗率が、同じであってもよい。また、Ｐ－領域３０４とＰ－領域３１２との不純物濃度および抵抗率が、同じであってもよい。不純物濃度を揃えることによって、ＬＤＤ構造を形成する際のプロセス数の増加を最小限にすることができる。ここで、図３、４に示されるように、基板４０３に対する正射影において、Ｐ－領域３１２における電流が流れる方向の長さを長さ３１４とする。長さ３１４は、上述の長さ３１６と同様に、Ｐ－領域３１２のうち、Ｐ領域３１３のチャネル領域３２２側の端部とチャネル領域３２２のＰ領域３１３側の端部との間の長さである。つまり、長さ３１４は、Ｐ－領域３１２のうちＰ領域３１３と書込トランジスタ２０３のチャネル領域３２２が形成される部分との間の最短の長さでありうる。
本実施形態において、書込トランジスタ２０３、駆動トランジスタ２０２および発光制御トランジスタ２０４は、Ｐ型の基板４０３に設けられたＮ型のウェル４０１にそれぞれ配される。ウェルコンタクト部３１５は、Ｎ型のウェル４０１に電源電位Ｖｄｄを印加している。素子分離部４０２は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）分離やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）分離、Ｎ型の拡散層分離など、適宜用いればよい。
本実施形態において、駆動トランジスタ２０２および書込トランジスタ２０３のそれぞれドレイン領域として機能する拡散領域３０３、３１１にＬＤＤ構造を用いる。これによって、駆動トランジスタ２０２がオフしている際、ドレイン領域の端部の電界を緩和し、オフリーク電流を低減することによって、表示画像上の輝点の発生が抑制される。また、Ｐ領域３０５とＮ型のウェル４０１との間にＰ－領域３０４が配されることによって、拡散領域３０３とＮ型のウェル４０１との間のＰＮ接合における接合リーク電流が低減され、発光素子２０１へ流入する接合リーク電流が抑制できる。具体的には、駆動トランジスタ２０２は、オン時において飽和領域で動作するため、ドレイン領域の端部の空乏層内において高電界が掛かり、インパクトイオン化によってホットキャリアが生成されやすい。しかしながら、拡散領域３０３にＬＤＤ構造を用いることによってドレイン領域の端部の電界を緩和し、ホットキャリアの発生を抑制することが可能となり、駆動トランジスタ２０２の特性の劣化が抑制できる。同様に、書込トランジスタ２０３のドレイン領域の端部の電界が緩和されることによって、書込トランジスタ２０３のオフリーク電流などに起因する輝度信号の変動を抑制することができる。結果として、表示装置１０１の高画質化を実現できる。
さらに、本実施形態において、駆動トランジスタ２０２のＰ－領域３０４の長さ３０６が、書込トランジスタ２０３のＰ－領域３１２の長さ３１４よりも長い。これによって、書込トランジスタ２０３のＰ－領域３１２の長さ３１４が、駆動トランジスタ２０２のＰ－領域３０４の長さ３０６と同等であった場合と比較して、書込トランジスタ２０３のドレイン領域における抵抗を低減することができる。つまり、長さ３１４を長さ３０６と同等にした場合と比較して、書込トランジスタ２０３の駆動能力が向上し、輝度信号を駆動トランジスタ２０２のゲート電極３０１に信号を書き込む際の動作速度を高速化することができる。
第２の実施形態
図５、６を参照して、本発明の実施形態による表示装置の構成ついて説明する。図５は、本発明の第２の実施形態における表示装置１０１の画素１０２の平面図、図６は、図５に示されるＹ２－Ｙ２’間の断面図である。本実施形態において、拡散領域３０２、３０３、３０８、３１０、３１１の構成が、上述の第１の実施形態と異なっている。拡散領域３０２、３０３、３０８、３１０、３１１の構成以外は、上述の第１の実施形態と同様であってもよいため、ここでは説明を省略し、拡散領域３０２、３０３、３０８、３１０、３１１の構成を中心に説明する。
それぞれの拡散領域３０２、３０３、３０８、３１０、３１１は、半導体と金属との化合物によって構成される化合物領域５０２、５０５、６０２、６０４、６０６と半導体によって構成されるＰ領域５０１、５０４、６０１、６０３、６０５とを備える。Ｐ領域５０１、５０４、６０１、６０３、６０５は、Ｐ型の不純物がドープされた半導体領域である。また、化合物領域５０２、５０５、６０２、６０４、６０６は、半導体と金属とを反応させた化合物が配された領域である。例えば、Ｐ領域５０１、５０４、６０１、６０３、６０５を含む基板４０３がシリコンであった場合、化合物領域５０２、５０５、６０２、６０４、６０６は、Ｐ領域５０１、５０４、６０１、６０３、６０５の一部を金属と反応させたシリサイド領域であってもよい。このため、化合物領域５０２、５０５、６０２、６０４、６０６は、Ｐ領域５０１、５０４、６０１、６０３、６０５よりも抵抗率が低くなる。
ここで、駆動トランジスタ２０２の拡散領域３０３（ドレイン領域）は、化合物領域５０２（第１領域）と、化合物領域５０２と駆動トランジスタ２０２のチャネル領域３２１との間に配され、化合物領域５０２よりも抵抗率が高いＰ領域５０１（第２領域）と、を含む。また、図５、６に示されるように、基板４０３に対する正射影において、Ｐ領域５０１の化合物領域５０２とチャネル領域３２１とに挟まれた、Ｐ領域５０１における電流が流れる方向の長さを長さ５０３とする。同様に、書込トランジスタ２０３の拡散領域３１１（ドレイン領域）は、化合物領域５０５（第１領域）と、化合物領域５０５と書込トランジスタ２０３のチャネル領域３２２との間に配され、化合物領域５０５よりも抵抗率が高いＰ領域５０４（第２領域）と、を含む。また、基板４０３に対する正射影において、Ｐ領域５０４の化合物領域５０５とチャネル領域３２２とに挟まれた、Ｐ領域５０４における電流が流れる方向の長さを長さ５０６とする。
長さ５０３、５０６は、上述の長さ３０６、３１４と同様に、Ｐ領域５０１、５０４のうち、化合物領域５０２、５０５のチャネル領域３２１、３１６側の端部とチャネル領域３２１、３１６の化合物領域５０２、５０５側の端部との間の長さである。つまり、長さ５０３は、Ｐ領域５０１のうち化合物領域５０２と駆動トランジスタ２０２のチャネル領域３２１が形成される部分との間の最短の長さでありうる。同様に、長さ５０６は、Ｐ領域５０４のうち化合物領域５０５と書込トランジスタ２０３のチャネル領域３２２が形成される部分との間の最短の長さでありうる。以下、それぞれのトランジスタにおいて、チャネル領域と拡散領域のうち抵抗率が低い領域との間に配された、拡散領域のうち抵抗率が高い領域の長さは、上述の長さ３０６、３１４、５０３、５０６と同様の部分の長さのことをいう。
本明細書において、拡散領域３０３のように、化合物領域５０２とチャネル領域３２１との間に、化合物領域５０２よりも抵抗率が高いＰ領域５０１が挟まる構造をオフセット構造と呼ぶ。本実施形態において、駆動トランジスタ２０２および書込トランジスタ２０３のそれぞれドレイン領域として機能する拡散領域３０３、３１１が、オフセット構造を備える。つまり、化合物領域５０２、５０５とチャネル領域３２１、３１６との間にＰ領域５０１、５０４が存在することによって、駆動トランジスタ２０２および書込トランジスタ２０３のドレイン領域の端部の電界を緩和することができる。これによって、上述の第１の実施形態と同様の効果を得ることができる。
また、本実施形態において、駆動トランジスタ２０２のＰ領域５０１の長さ５０３が、書込トランジスタ２０３のＰ領域５０４の長さ５０６よりも長い。これによって、上述の第１の実施形態と同様に、長さ５０６を長さ５０３と同等にした場合と比較して、書込トランジスタ２０３の駆動能力が向上し、輝度信号を駆動トランジスタ２０２のゲート電極３０１に信号を書き込む際の動作速度を高速化することができる。
Ｐ領域５０１、５０４、６０１、６０３、６０５の不純物濃度や抵抗率、化合物領域５０２、５０５、６０２、６０４、６０６に用いる金属材料は、それぞれ異なっていてもよいし同じであってもよい。しかしながら、Ｐ領域５０１、５０４、６０１、６０３、６０５の不純物濃度、化合物領域５０２、５０５、６０２、６０４、６０６に用いる金属材料を揃えることによって、プロセス数の増加を抑制することができる。
第３の実施形態
図７～１０を参照して、本発明の実施形態による表示装置の構成ついて説明する。図７は、本発明の第３の実施形態における表示装置７０１の構成例を示す図であり、図８は、表示装置７０１に配される画素７０２の回路図である。本実施形態において、表示装置７０１の画素７０２は、発光素子２０１のアノードを電源電位Ｖｓｓに接続するためのリセットトランジスタ８０１（第３トランジスタ）を備える。また、表示装置７０１の画素アレイ部１０３に、リセットトランジスタ８０１の導通／非導通を切り替えるための走査線７０３が配される。これ以外の構成は、上述の表示装置１０１と同様であってもよい。以下、本実施形態の表示装置７０１のうち、上述の表示装置１０１とは異なる構成を中心に説明する。
図７に示されるように、画素アレイ部１０３において、行方向に沿って延在する走査線７０３が、アレイ状に並ぶ画素７０２の画素行ごとに配されている。走査線７０３は、垂直走査回路１０４のそれぞれ対応する画素行の出力端に接続されており、それぞれの画素７０２へリセット信号を供給する。
図８に示されるように、リセットトランジスタ８０１の主端子の一方（図８の構成において、ソース領域）は、発光素子２０１のアノードおよび駆動トランジスタ２０２の主端子の一方（図８の構成において、ドレイン領域）に接続されている。リセットトランジスタ８０１の主端子の他方（図８の構成において、ドレイン領域）は、電源電位Ｖｓｓに接続されている。リセットトランジスタ８０１の制御端子は、走査線７０３に接続されている。非発光期間において、リセットトランジスタ８０１を導通状態にすることによって、発光素子２０１のアノードが電源電位Ｖｓｓ２０７に接続され、発光素子２０１の２つの端子の間が短絡される。これによって、発光素子２０１を非発光状態とすることができる（リセット動作）。画素７０２にリセットトランジスタ８０１を設けることによって、発光素子２０１を非発光期間において確実に黒表示させ、高いコントラスト比を有する表示装置７０１が実現できる。
次に、図９、１０を用いて、駆動トランジスタ２０２、書込トランジスタ２０３、発光制御トランジスタ２０４、リセットトランジスタ８０１の詳細について説明する。図９は、画素７０２の平面図、図１０は、図９に示されるＹ３－Ｙ３’間の断面図である。
本実施形態の駆動トランジスタ２０２の２つの拡散領域３０２、３０３において、発光制御トランジスタ２０４の側に配された拡散領域３０２（ソース領域）の構成が、上述の図３、４に示される拡散領域３０２と異なっている。拡散領域３０２は、Ｐ領域９０３（第７領域）と、Ｐ領域９０３と駆動トランジスタ２０２のチャネル領域３２１との間に配され、Ｐ領域９０３よりも抵抗率が高いＰ－領域９０１（第８領域）と、を含む。Ｐ領域９０３およびＰ－領域９０１は、Ｐ型トランジスタである駆動トランジスタ２０２の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域９０３およびＰ－領域９０１は、チャネル領域３２１とは逆の導電型の半導体によって構成されている。また、拡散領域３０３において、Ｐ－領域９０１の不純物濃度が、Ｐ領域９０３の不純物濃度よりも低いＬＤＤ構造を有している。これによって、上述のようにＰ－領域９０１の抵抗率が、Ｐ領域９０３よりも高くなる。Ｐ領域９０３の不純物濃度および抵抗率は、拡散領域３０３のＰ領域３０５と同等であってもよい。また、Ｐ－領域９０１とＰ－領域３０４との不純物濃度および抵抗率が、同等であってもよい。不純物濃度を揃えることによって、ＬＤＤ構造を形成する際のプロセス数の増加を最小限にすることができる。ここで、図９、１０に示されるように、基板４０３に対する正射影において、Ｐ－領域９０１における電流が流れる方向の長さを長さ９０４とする。
発光制御トランジスタ２０４の２つの拡散領域３０２、３０８も、上述の表示装置１０１の画素１０２とは異なり、ＬＤＤ構造を備えている。まず、発光制御トランジスタ２０４の２つの拡散領域３０２、３０８のうち発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路において発光素子２０１の側に配された拡散領域３０２について説明する。拡散領域３０２は、駆動トランジスタ２０２と共有化されているが、ここでは、発光制御トランジスタ２０４のドレイン領域として機能する部分について説明する。拡散領域３０２は、Ｐ領域９０３（第１３領域）と、Ｐ領域９０３と発光制御トランジスタ２０４のチャネル領域１００３との間に配され、Ｐ領域９０３よりも抵抗率が高いＰ－領域９０２（第１４領域）と、を含む。次に、発光制御トランジスタ２０４の２つの拡散領域３０２、３０８のうち拡散領域３０８（ソース領域）について説明する。拡散領域３０８は、Ｐ領域９１０（第１５領域）と、Ｐ領域９１０と発光制御トランジスタ２０４のチャネル領域１００３との間に配されたＰ－領域９０９（第１６領域）を含む。拡散領域３０８は、電源電位Ｖｄｄに接続されている。Ｐ－領域９０９は、Ｐ領域９１０よりも抵抗率が高い。
Ｐ領域９０３、９１０およびＰ－領域９０２、９０９は、Ｐ型トランジスタである発光制御トランジスタ２０４の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域９０３、９１０およびＰ－領域９０２、９０９は、チャネル領域１００３とは逆の導電型の半導体によって構成されている。また、拡散領域３０２、３０８において、Ｐ－領域９０２、９０９の不純物濃度が、Ｐ領域９０３、９１０の不純物濃度よりも低いＬＤＤ構造を有している。これによって、上述のようにＰ－領域９０２、９０９の抵抗率が、Ｐ領域９０３、９１０よりも高くなる。Ｐ領域９１０の不純物濃度および抵抗率は、Ｐ領域９０３と同等であってもよい。また、Ｐ－領域９０２、９０９とＰ－領域９０１との不純物濃度および抵抗率が、同等であってもよい。不純物濃度を揃えることによって、ＬＤＤ構造を形成する際のプロセス数の増加を最小限にすることができる。ここで、図９、１０に示されるように、基板４０３に対する正射影において、Ｐ－領域９０２における電流が流れる方向の長さを長さ９１２とする。また、基板４０３に対する正射影において、Ｐ－領域９０９における電流が流れる方向の長さを長さ９１１とする。
次に、リセットトランジスタ８０１の構成について説明する。リセットトランジスタ８０１は、２つの拡散領域３０３、９１４とゲート電極９１３とを含む。まず、リセットトランジスタ８０１の２つの拡散領域３０３、９１４のうち発光素子２０１に接続される拡散領域３０３について説明する。拡散領域３０３は、駆動トランジスタ２０２と共有化されているが、ここでは、リセットトランジスタ８０１のソース領域として機能する部分について説明する。拡散領域３０３は、Ｐ領域３０５（第９領域）と、Ｐ領域３０５とリセットトランジスタ８０１のチャネル領域１００４との間に配され、Ｐ領域３０５よりも抵抗率が高いＰ－領域９０６（第１０領域）と、を含む。次に、リセットトランジスタ８０１の２つの拡散領域３０３、９１４のうち拡散領域９１４（ドレイン領域）について説明する。拡散領域９１４は、Ｐ領域９１６（第１１領域）と、Ｐ領域９１６とリセットトランジスタ８０１のチャネル領域１００４との間に配されたＰ－領域９１５（第１２領域）を含む。拡散領域９１４は、電源電位Ｖｓｓに接続されている。Ｐ－領域９１５は、Ｐ領域９１６よりも抵抗率が高い。
Ｐ領域３０５、９１６およびＰ－領域９０６、９１５は、Ｐ型トランジスタであるリセットトランジスタ８０１の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域３０５、９１６およびＰ－領域９０６、９１５は、チャネル領域１００４とは逆の導電型の半導体によって構成されている。また、拡散領域３０３、９１４において、Ｐ－領域９０６、９１５の不純物濃度が、Ｐ領域３０５、９１６の不純物濃度よりも低いＬＤＤ構造を有している。これによって、上述のようにＰ－領域９０６、９１５の抵抗率が、Ｐ領域３０５、９１６よりも高くなる。Ｐ領域９１６の不純物濃度および抵抗率は、Ｐ領域３０５と同等であってもよい。また、Ｐ－領域９０６、９１５とＰ－領域３０４との不純物濃度および抵抗率が、同等であってもよい。不純物濃度を揃えることによって、ＬＤＤ構造を形成する際のプロセス数の増加を最小限にすることができる。ここで、図９、１０に示されるように、基板４０３に対する正射影において、Ｐ－領域９０６における電流が流れる方向の長さを長さ９１８とする。また、基板４０３に対する正射影において、Ｐ－領域９１５における電流が流れる方向の長さを長さ９１７とする。
また、本実施形態の書込トランジスタ２０３の２つの拡散領域３１０、３１１において、信号線１０８に接続される拡散領域３１０の構成が、上述の図３、４に示される拡散領域３１０と異なっている。拡散領域３１０（ソース領域）は、Ｐ領域９２０（第１７領域）と、Ｐ領域９２０と書込トランジスタ２０３のチャネル領域３２２との間に配され、Ｐ領域９２０よりも抵抗率が高いＰ－領域９１９（第１８領域）と、を含む。Ｐ領域９２０およびＰ－領域９１９は、Ｐ型トランジスタである書込トランジスタ２０３の拡散領域として、同じ導電型の半導体によって構成されている。換言すると、Ｐ領域９２０およびＰ－領域９１９は、チャネル領域３２２とは逆の導電型の半導体によって構成されている。また、拡散領域３１０において、Ｐ－領域９１９の不純物濃度が、Ｐ領域９２０の不純物濃度よりも低いＬＤＤ構造を有している。これによって、上述のようにＰ－領域９１９の抵抗率が、Ｐ領域９２０よりも高くなる。Ｐ領域９２０の不純物濃度および抵抗率は、拡散領域３１１のＰ領域３１３と同等であってもよい。また、Ｐ領域９１０とＰ領域９２０との不純物濃度および抵抗率が、同等であってもよい。つまり、画素７０２に含まれるそれぞれのトランジスタのＰ領域３０５、３１３、９０３、９１０、９１６、９２０の不純物濃度が同じであってもよい。また、画素７０２に含まれるそれぞれのトランジスタのＰ－領域３０４、３１２、９０１、９０２、９０６、９０９、９１５、９１９の不純物濃度が同じであってもよい。不純物濃度を揃えることによって、ＬＤＤ構造を形成する際のプロセス数の増加を最小限にすることができる。ここで、図９、１０に示されるように、基板４０３に対する正射影において、Ｐ－領域９１９における電流が流れる方向の長さを長さ９２１とする。
本実施形態において、駆動トランジスタ２０２のドレイン領域となる拡散領域３０３のＰ－領域３０４の長さ３０６は、ソース領域となる拡散領域３０２のＰ－領域９０１の長さ９０４よりも長い。換言すると、長さ９０４は、長さ３０６よりも短い。高い電界がかかりにくいソース領域において、ＬＤＤ構造の抵抗率が高いＰ－領域９０１の長さ９０４を短くする。これによって、発光期間において、駆動トランジスタ２０２のソース領域に挿入される抵抗を抑制し、駆動トランジスタ２０２の駆動能力を向上させることが可能となる。
また、リセットトランジスタ８０１のソース領域となる拡散領域３０３のＰ－領域９０６の長さ９１８は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ－領域３１２の長さ３１４よりも長い。これによって、発光期間において、リセットトランジスタ８０１がオフしている際、リセットトランジスタ８０１のソース領域である拡散領域３０３に掛かる電界を緩和することができる。結果として、拡散領域３０３とＮ型のウェル４０１との間のＰＮ接合における接合リーク電流が低減され、発光素子２０１へ流入する接合リーク電流が抑制できる。
さらに、駆動トランジスタ２０２のドレイン領域となる拡散領域３０３のＰ－領域３０４の長さ３０６は、発光制御トランジスタ２０４のドレイン領域となる拡散領域３０２のＰ－領域９０２の長さ９１２よりも長い。また、リセットトランジスタ８０１のソース領域となる拡散領域３０３のＰ－領域９０６の長さ９１８は、発光制御トランジスタ２０４のドレイン領域となる拡散領域３０２のＰ－領域９０２の長さ９１２よりも長い。発光素子２０１を発光させる発光期間において、発光制御トランジスタ２０４は、線形領域でオン動作する。このため、発光制御トランジスタ２０４のドレイン領域となる拡散領域３０２のチャネル領域１００３側の端部の空乏層内において、高電界がかかり難く、また、インパクトイオン化が発生し難い。そこで、Ｐ－領域９０２の長さ９１２を短くすることによって、発光制御トランジスタ２０４のドレイン領域に挿入される抵抗を低減し、発光制御トランジスタ２０４の駆動能力を向上させる。これによって、非発光期間から発光期間に移行する際の動作速度を高速化させることができる。
また、発光制御トランジスタ２０４のソース領域となる拡散領域３０８のＰ－領域９０９の長さ９１１は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ－領域３１２の長さ３１４と同等かより短い。同様に、リセットトランジスタ８０１のドレイン領域となる拡散領域９１４のＰ－領域９１５の長さ９１７は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ－領域３１２の長さ３１４と同等かより短い。換言すると、長さ９１１、９１７は、画素７０２に配される他のトランジスタのＰ－領域３０４、３１２、９０１、９０２、９０６、９１９の長さ３０６、３１４、９０４、９１２、９１８、９２１よりも短くてもよい。非発光期間において、発光制御トランジスタ２０４がオフしている際、電界によって増倍されるソース領域となる拡散領域３０８とウェル４０１との間の接合リーク電流は、拡散領域３０８に接続されている電源電位Ｖｄｄに吸収される。また、発光期間において、リセットトランジスタ８０１がオフしている際、電界によって増倍されるドレイン領域となる拡散領域９１４とウェル４０１との間の接合リーク電流は、拡散領域９１４に接続されている電源電位Ｖｓｓに吸収される。したがって、長さ９１１、９１７を短くすることによって、表示装置７０１の特性に弊害を与えることなく、発光制御トランジスタ２０４およびリセットトランジスタ８０１の駆動能力を向上させることができる。
さらに、リセットトランジスタ８０１のドレイン領域となる拡散領域９１４のＰ－領域９１５の長さ９１７は、発光制御トランジスタ２０４のソース領域となる拡散領域３０８のＰ－領域９０９の長さ９１１よりも長くてもよい。リセットトランジスタ８０１の拡散領域９１４とウェル４０１との間の電位差｜Ｖｓｓ－Ｖｄｄ｜は、発光制御トランジスタ２０４の拡散領域３０８とウェル４０１との間の電位差｜Ｖｄｄ－Ｖｄｄ｜よりも大きい。長さ９１７を長さ９１１よりも長くすることによって、リセットトランジスタ８０１の拡散領域９１４とウェル４０１との間の接合リーク電流を低減し、表示装置７０１の消費電流を低減することができる。
また、書込トランジスタ２０３のソース領域となる拡散領域３１０のＰ－領域９１９の長さ９２１は、ドレイン領域となる拡散領域３１１のＰ－領域３１２の長さ３１４よりも長い。これによって、拡散領域３１０に接続された信号線１０８とゲート電極３０９との間の寄生容量が低減され、書込トランジスタ２０３の駆動能力が向上する。これによって、フレームごとに信号線１０８の信号電位が切り替わる際、輝度信号を駆動トランジスタ２０２のゲート電極３０１（容量素子２０５）サンプリングする動作速度を高速化することができる。
また、図１０に示されるように、拡散領域３０２の一部を構成しているＰ－領域９０１とＰ－領域９０２とが、Ｐ－領域１００１を介して繋がっていてもよい。同様に、拡散領域３０３の一部を構成しているＰ－領域３０４とＰ－領域９０６とが、Ｐ－領域１００２を介して繋がっていてもよい。これによって、拡散領域３０２、３０３とウェル４０１との間の電界を緩和し、接合リーク電流を抑制することができる。
本実施形態において、画素７０２に配されるすべてのトランジスタにおいて、拡散領域が、抵抗率が低い領域と、抵抗率が低い領域よりもそれぞれのトランジスタのチャネル領域の側に配された抵抗率が低い領域よりも抵抗率が高い領域と、を含む。また、抵抗率が高いＰ－領域が上述のような関係を有することによって、それぞれのトランジスタにおいて、オフリーク電流や接合リーク電流を抑制し、トランジスタの駆動能力を向上させることが可能となる。これによって、表示装置７０１の高画質化が実現する。
第４の実施形態
図１１、１２を参照して、本発明の実施形態による表示装置の構成ついて説明する。図１１は、本発明の第４の実施形態における表示装置７０１の画素７０２の平面図、図１２は、図１１に示されるＹ４－Ｙ４’間の断面図である。本実施形態において、拡散領域３０２、３０３、３０８、３１０、３１１、９１４は、上述の第２の実施形態の拡散領域３０３、３１１と同様のオフセット構造を備える。拡散領域３０２、３０３、３０８、３１０、３１１、９１４の構成以外は、上述の第３の実施形態と同様であってもよいため、ここでは説明を省略し、拡散領域３０２、３０３、３０８、３１０、３１１、９１４の構成を中心に説明する。
駆動トランジスタ２０２の拡散領域３０２（ソース領域）は、Ｐ領域６０１および化合物領域６０２を含み、発光制御トランジスタ２０４のドレイン領域と共有化されている。チャネル領域３２１と化合物領域６０２との間に、Ｐ領域６０１のうちＰ領域６０１ａが配される。ここで、図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域６０１ａにおける電流が流れる方向の長さを長さ１１０４とする。また、拡散領域３０３（ドレイン領域）は、Ｐ領域５０１および化合物領域５０２を含み、リセットトランジスタ８０１のソース領域と共有化されている。チャネル領域３２１と化合物領域５０２との間に、Ｐ領域５０１のうちＰ領域５０１ａが配される。上述の第２の実施形態と同様に、基板４０３に対する正射影において、Ｐ領域５０１ａにおける電流が流れる方向の長さを長さ５０３とする。
発光制御トランジスタ２０４の拡散領域３０８（ソース領域）は、Ｐ領域６０３と化合物領域６０４を有している。チャネル領域１００３と化合物領域６０４との間に、Ｐ領域６０３が配される。図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域６０３における電流が流れる方向の長さを長さ１１１１とする。また、駆動トランジスタ２０２と共有化されている拡散領域３０２において、発光制御トランジスタ２０４のドレイン領域として機能する部分は、チャネル領域１００３と化合物領域６０２との間に、Ｐ領域６０１のうちＰ領域６０１ｂが配される。図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域６０１ｂにおける電流が流れる方向の長さを長さ１１１２とする。
リセットトランジスタ８０１の拡散領域９１４（ドレイン領域）は、Ｐ領域１１１３と化合物領域１１１４とを含む。チャネル領域１００４と化合物領域１１１４の間に、Ｐ領域１１１３が配される。図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域１１１３における電流が流れる方向の長さを長さ１１１５とする。また、駆動トランジスタ２０２と共有化されている拡散領域３０３において、リセットトランジスタ８０１のソース領域として機能する部分は、チャネル領域１００４と化合物領域５０２との間に、Ｐ領域５０１のうちＰ領域５０１ｂが配される。図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域５０１ｂにおける電流が流れる方向の長さを長さ１１１６とする。
書込トランジスタ２０３の拡散領域３１０（ソース領域）は、Ｐ領域６０５と化合物領域６０６とを含む。チャネル領域３２２と化合物領域６０６の間に、Ｐ領域６０５が配される。図１１、１２に示されるように、基板４０３に対する正射影において、Ｐ領域６０５における電流が流れる方向の長さを長さ１１１９とする。また、拡散領域３１１（ドレイン領域）は、上述の第２の実施形態と同様に、Ｐ領域５０４と化合物領域５０５とを含む。チャネル領域３２２と化合物領域５０５との間に、Ｐ領域５０４が配される。上述の第２の実施形態と同様に、基板４０３に対する正射影において、Ｐ領域５０４における電流が流れる方向の長さを長さ５０６とする。
上述の第３の実施形態と同様に、ドレイン領域となる拡散領域３０３のＰ領域５０１ａの長さ１１０８は、駆動トランジスタ２０２のソース領域となる拡散領域３０２のＰ領域６０１ａの長さ１１０４よりも長い。また、リセットトランジスタ８０１のソース領域となる拡散領域３０３のＰ領域５０１ｂの長さ１１１６は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ領域５０４の長さ５０６よりも長い。さらに、駆動トランジスタ２０２のドレイン領域となる拡散領域３０３のＰ領域５０１ａの長さ５０３は、発光制御トランジスタ２０４のドレイン領域となる拡散領域３０２のＰ領域６０１ｂの長さ１１１２よりも長い。また、リセットトランジスタ８０１のソース領域となる拡散領域３０３のＰ領域５０１ｂの長さ１１０４は、発光制御トランジスタ２０４のドレイン領域となる拡散領域３０２のＰ領域６０１ｂの長さ１１１２よりも長い。
また、発光制御トランジスタ２０４のソース領域となる拡散領域３０８のＰ領域６０３の長さ１１１１は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ領域５０４の長さ５０６と同等かより短い。同様に、リセットトランジスタ８０１のドレイン領域となる拡散領域９１４のＰ領域１１１３の長さ１１１５は、書込トランジスタ２０３のドレイン領域となる拡散領域３１１のＰ領域５０４の長さ５０６と同等かより短い。換言すると長さ１１１１、１１１５は、画素７０２に配される他のトランジスタのＰ領域５０１ａ、５０１ｂ、５０４、６０５、６０１ａ、６０１ｂの長さ５０３、１１１６、５０６、１１１９、１１０４、１１１２よりも短くてもよい。さらに、リセットトランジスタ８０１のドレイン領域となる拡散領域９１４のＰ領域１１１３の長さ１１１５は、発光制御トランジスタ２０４のソース領域となる拡散領域３０８のＰ領域６０３の長さ１１１１よりも長くてもよい。また、さらに、書込トランジスタ２０３のソース領域となる拡散領域３１０のＰ領域６０５の長さ１１１９は、ドレイン領域となる拡散領域３１１のＰ領域５０４の長さ５０６よりも長い。
また、図１２に示されるように、拡散領域３０２の一部を構成しているＰ領域６０１ａとＰ領域６０１ｂとは、連続していてもよい。同様に、拡散領域３０３の一部を構成しているＰ領域５０１ａとＰ領域５０１ｂとは、連続していてもよい。例えば、Ｐ領域６０１、５０１を形成した後、その一部を金属と反応させることによって、それぞれの領域を形成することができる。
Ｐ領域５０１、５０４、６０１、６０３、６０５、１１１３の不純物濃度や抵抗率、化合物領域５０２、５０５、６０２、６０４、６０６、１１１４に用いる金属材料は、それぞれ異なっていてもよいし同じであってもよい。しかしながら、Ｐ領域５０１、５０４、６０１、６０３、６０５、１１１３の不純物濃度、化合物領域５０２、５０５、６０２、６０４、６０６、１１１４に用いる金属材料を揃えることによって、プロセス数の増加を抑制することができる。
上述の構成によって、本実施形態においても、第３の実施形態と同様の効果を得ることができる。これによって、表示装置７０１の高画質化が実現できる。
第５の実施形態
図１３、１４を参照して、本発明の実施形態による表示装置の構成ついて説明する。図１３は、本発明の第５の実施形態における表示装置７０１の画素７０２の平面図、図１４は、図１３に示されるＹ５－Ｙ５’間の断面図である。本実施形態において、上述の第４の実施形態に対して、それぞれのトランジスタの拡散領域にさらにＰ－領域が配される。これ以外の構成は、上述の第４の実施形態と同様であってもよいため、第４の実施形態と異なる構成を中心に説明する。
駆動トランジスタ２０２のソース領域および発光制御トランジスタ２０４のドレイン領域として機能する拡散領域３０２は、Ｐ－領域１３０１、１３０２、Ｐ領域６０１および化合物領域６０２を含む。また、拡散領域３０２のうち駆動トランジスタ２０２のソース領域として機能する部分は、電流が流れる方向に沿って、チャネル領域３２１の側から、Ｐ－領域１３０１、Ｐ領域６０１ａ、化合物領域６０２の順番で並んで配されている。つまり、拡散領域３０２の駆動トランジスタ２０２のソース領域として機能する部分は、Ｐ－領域１３０１と化合物領域６０２との間に、Ｐ領域６０１ａが配されている。換言すると、拡散領域３０２は、上述の第４の実施形態と比較して、Ｐ領域６０１ａとチャネル領域３２１との間に、Ｐ領域６０１ａよりも抵抗率が高いＰ－領域１３０１をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域３２１から化合物領域６０２までの長さ１３０６は、Ｐ領域６０１ａの長さ１３０７よりも長い。Ｐ－領域１３０１は、Ｐ領域６０１ａと同じ導電型の半導体によって構成され、Ｐ領域６０１ａよりも不純物濃度が低い。Ｐ領域６０１ａおよびＰ－領域１３０１は、チャネル領域３２１とは逆の導電型の半導体によって構成されている。これによって、発光期間において、駆動トランジスタ２０２がオフしている際、駆動トランジスタ２０２のソース領域の端部における電界を緩和し、駆動トランジスタ２０２のオフリーク電流を低減することができる。
また、駆動トランジスタ２０２のドレイン領域およびリセットトランジスタ８０１のソース領域として機能する拡散領域３０３は、Ｐ－領域１３０８、１３０９、Ｐ領域５０１および化合物領域５０２を含む。また、拡散領域３０３のうち駆動トランジスタ２０２のドレイン領域として機能する部分は、電流が流れる方向に沿って、チャネル領域３２１の側から、Ｐ－領域１３０９、Ｐ領域５０１ａ、化合物領域５０２の順番で並んで配されている。つまり、拡散領域３０３の駆動トランジスタ２０２のドレイン領域として機能する部分は、Ｐ－領域１３０９と化合物領域５０２との間に、Ｐ領域５０１ａが配されている。換言すると、拡散領域３０３は、Ｐ領域５０１ａ（第２領域）と駆動トランジスタ２０２のチャネル領域３２１との間に配され、Ｐ領域５０１ａよりも抵抗率が高いＰ－領域１３０９（第５領域）をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域３２１から化合物領域５０２までの長さ１３１３は、Ｐ領域５０１ａの長さ１３１４よりも長い。Ｐ－領域１３０９は、Ｐ領域５０１ａと同じ導電型の半導体によって構成され、Ｐ領域５０１ａよりも不純物濃度が低い。Ｐ領域５０１ａおよびＰ－領域１３０９は、チャネル領域３２１とは逆の導電型の半導体によって構成されている。これによって、発光期間において、駆動トランジスタ２０２がオフしている際、駆動トランジスタ２０２のドレイン領域の端部における電界を緩和し、駆動トランジスタ２０２のオフリーク電流を低減することができる。
発光制御トランジスタ２０４のソース領域として機能する拡散領域３０８は、Ｐ－領域１３１５、Ｐ領域６０３および化合物領域６０４を含む。また、電流が流れる方向に沿って、チャネル領域１００３の側から、Ｐ－領域１３１５、Ｐ領域６０３、化合物領域６０４の順番で並んで配されている。つまり、発光制御トランジスタ２０４のソース領域として機能する拡散領域３０８は、Ｐ－領域１３１５と化合物領域６０４との間に、Ｐ領域６０３が配されている。換言すると、拡散領域３０８は、上述の第４の実施形態と比較して、Ｐ領域６０３とチャネル領域１００３との間に、Ｐ領域６０３よりも抵抗率が高いＰ－領域１３１５をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域１００３から化合物領域６０４までの長さ１３１８は、Ｐ領域６０３の長さ１３１９よりも長い。Ｐ－領域１３１５は、Ｐ領域６０３と同じ導電型の半導体によって構成され、Ｐ領域６０３よりも不純物濃度が低い。Ｐ領域６０３およびＰ－領域１３１５は、チャネル領域１００３とは逆の導電型の半導体によって構成されている。これによって、非発光期間において、発光制御トランジスタ２０４がオフしている際、発光制御トランジスタ２０４のソース領域の端部における電界を緩和し、拡散領域３０８とウェル４０１との間の接合リーク電流を低減することができる。
また、拡散領域３０２のうち発光制御トランジスタ２０４のドレイン領域として機能する部分は、電流が流れる方向に沿って、チャネル領域１００３の側から、Ｐ－領域１３０２、Ｐ領域６０１ｂ、化合物領域６０２の順番で並んで配されている。つまり、拡散領域３０２の発光制御トランジスタ２０４のドレイン領域として機能する部分は、Ｐ－領域１３０２と化合物領域６０２との間に、Ｐ領域６０１ａが配されている。換言すると、拡散領域３０２は、上述の第４の実施形態と比較して、Ｐ領域６０１ｂとチャネル領域１００３との間に、Ｐ領域６０１ｂよりも抵抗率が高いＰ－領域１３０２をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域１００３から化合物領域６０２までの長さ１３２０は、Ｐ領域６０１ｂの長さ１３２１よりも長い。Ｐ－領域１３０２は、Ｐ領域６０１ｂと同じ導電型の半導体によって構成され、Ｐ領域６０１ｂよりも不純物濃度が低い。Ｐ領域６０１ｂおよびＰ－領域１３０２は、チャネル領域１００３とは逆の導電型の半導体によって構成されている。これによって、非発光期間において、発光制御トランジスタ２０４がオフしている際、発光制御トランジスタ２０４のドレイン領域の端部における電界を緩和し、発光制御トランジスタ２０４のオフリーク電流が、容量素子２０５に流入することを抑制できる。結果として、容量素子２０５が保持する輝度信号の信号電圧の変動が抑制できる。
リセットトランジスタ８０１のドレイン領域として機能する拡散領域９１４は、Ｐ－領域１３２２、Ｐ領域１１１３および化合物領域１１１４を含む。また、拡散領域９１４は、電流が流れる方向に沿って、チャネル領域１００４の側から、Ｐ－領域１３２２、Ｐ領域１１１３、化合物領域１１１４の順番で並んで配されている。つまり、リセットトランジスタ８０１のドレイン領域として機能する拡散領域９１４は、Ｐ－領域１３２２と化合物領域１１１４との間に、Ｐ領域１１１３が配されている。換言すると、拡散領域９１４は、上述の第４の実施形態と比較して、Ｐ領域１１１３とチャネル領域１００４との間に、Ｐ領域１１１３よりも抵抗率が高いＰ－領域１３２２をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域１００４から化合物領域１１１４までの長さ１３２５は、Ｐ領域１１１３の長さ１３２６よりも長い。Ｐ－領域１３２２は、Ｐ領域１１１３と同じ導電型の半導体によって構成され、Ｐ領域１１１３よりも不純物濃度が低い。Ｐ領域１１１３およびＰ－領域１３２２は、チャネル領域１００４とは逆の導電型の半導体によって構成されている。これによって、発光期間において、リセットトランジスタ８０１がオフしている際、リセットトランジスタ８０１のドレイン領域の端部における電界を緩和し、拡散領域９１４とウェル４０１との間の接合リーク電流を低減することができる。
また、拡散領域３０３のうちリセットトランジスタ８０１のソース領域として機能する部分は、電流が流れる方向に沿って、チャネル領域１００４の側から、Ｐ－領域１３０８、Ｐ領域５０１ｂ、化合物領域５０２の順番で並んで配されている。つまり、拡散領域３０３のリセットトランジスタ８０１のソース領域として機能する部分は、Ｐ－領域１３０８と化合物領域５０２との間に、Ｐ領域５０１ｂが配されている。換言すると、拡散領域３０３は、上述の第４の実施形態と比較して、Ｐ領域５０１ｂとチャネル領域１００４との間に、Ｐ領域５０１ｂよりも抵抗率が高いＰ－領域１３０８をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域１００４から化合物領域５０２までの長さ１３２７は、Ｐ領域５０１ｂの長さ１３２８よりも長い。Ｐ－領域１３０８は、Ｐ領域５０１ｂと同じ導電型の半導体によって構成され、Ｐ領域５０１ｂよりも不純物濃度が低い。Ｐ領域５０１ｂおよびＰ－領域１３０８は、チャネル領域１００４とは逆の導電型の半導体によって構成されている。これによって、発光期間において、リセットトランジスタ８０１がオフしている際、リセットトランジスタ８０１のソース領域の端部における電界を緩和し、拡散領域３０３とウェル４０１との間の接合リーク電流が低減される。結果として、発光素子２０１へ流入する接合リーク電流が抑制できる。
書込トランジスタ２０３のソース領域として機能する拡散領域３１０は、Ｐ－領域１３２９、Ｐ領域６０５および化合物領域６０６を含む。また、拡散領域３１０は、電流が流れる方向に沿って、チャネル領域３２２の側から、Ｐ－領域１３２９、Ｐ領域６０５、化合物領域６０６の順番で並んで配されている。つまり、書込トランジスタ２０３のソース領域として機能する拡散領域３１０は、Ｐ－領域１３２９と化合物領域６０６との間に、Ｐ領域６０５が配されている。換言すると、拡散領域３１０は、上述の第４の実施形態と比較して、Ｐ領域６０５とチャネル領域３２２との間に、Ｐ領域６０５よりも抵抗率が高いＰ－領域１３２９をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域３２２から化合物領域６０６までの長さ１３３２は、Ｐ領域６０５の長さ１３３３よりも長い。Ｐ－領域１３２９は、Ｐ領域６０５と同じ導電型の半導体によって構成され、Ｐ領域６０５よりも不純物濃度が低い。Ｐ領域６０５およびＰ－領域１３２９は、チャネル領域３２２とは逆の導電型の半導体によって構成されている。これによって、拡散領域３１０に接続された信号線１０８とゲート電極３０９との間の寄生容量が低減され、書込トランジスタ２０３の駆動能力が向上する。これによって、フレームごとに信号線１０８の信号電位が切り替わる際、輝度信号を駆動トランジスタ２０２のゲート電極３０１（容量素子２０５）サンプリングする動作速度を高速化することができる。
また、書込トランジスタ２０３のドレイン領域として機能する拡散領域３１１は、Ｐ－領域１３３４、Ｐ領域５０４および化合物領域５０５を含む。また、拡散領域３１１は、電流が流れる方向に沿って、チャネル領域３２２の側から、Ｐ－領域１３３４、Ｐ領域５０４、化合物領域５０５の順番で並んで配されている。つまり、書込トランジスタ２０３のドレイン領域として機能する拡散領域３１１は、Ｐ－領域１３３４と化合物領域５０５との間に、Ｐ領域５０４が配されている。換言すると、拡散領域３１１は、Ｐ領域５０４（第４領域）と書込トランジスタ２０３のチャネル領域３２２との間に配され、Ｐ領域５０４よりも抵抗率が高いＰ－領域１３３４（第６領域）をさらに含む。つまり、基板４０３に対する正射影において、チャネル領域３２２から化合物領域５０５までの長さ１３３７は、Ｐ領域５０４の長さ１３３８よりも長い。Ｐ－領域１３３４は、Ｐ領域５０４と同じ導電型の半導体によって構成され、Ｐ領域５０４よりも不純物濃度が低い。Ｐ領域５０４およびＰ－領域１３３４は、チャネル領域３２２とは逆の導電型の半導体によって構成されている。これによって、発光期間において、書込トランジスタ２０３がオフしている際、書込トランジスタ２０３のドレイン領域の端部における電界を緩和し、書込トランジスタ２０３のオフリーク電流が、容量素子２０５に流入することを抑制できる。結果として、容量素子２０５が保持する輝度信号の信号電圧の変動が抑制できる。
図１４に示されるように、拡散領域３０２の一部を構成しているＰ－領域１３０１とＰ－領域１３０２とが、Ｐ－領域１４０１を介して繋がっていてもよい。また、Ｐ領域６０１ａとＰ領域６０１ｂとが連続していてもよい。同様に、拡散領域３０３の一部を構成しているＰ－領域１３０８とＰ－領域１３０９とが、Ｐ－領域１４０３を介して繋がっていてもよい。また、Ｐ領域５０１ａとＰ領域５０１ｂとが連続していてもよい。これによって、拡散領域３０２、３０３とウェル４０１との間の電界が緩和され、接合リーク電流を抑制することができる。
Ｐ領域５０１、５０４、６０１、６０３、６０５、１１１３やＰ－領域１３０１、１３０２、１３０８、１３０９、１３１５、１３２２、１３２９、１３３４の不純物濃度や抵抗率、化合物領域５０２、５０５、６０２、６０４、６０６、１１１４に用いる金属材料は、それぞれ異なっていてもよいし同じであってもよい。しかしながら、Ｐ領域５０１、５０４、６０１、６０３、６０５、１１１３やＰ－領域１３０１、１３０２、１３０８、１３０９、１３１５、１３２２、１３２９、１３３４の不純物濃度、化合物領域５０２、５０５、６０２、６０４、６０６、１１１４に用いる金属材料を揃えることによって、プロセス数の増加を抑制することができる。
上述の構成によって、本実施形態においても、上述の各実施形態と同様の効果を得ることができる。図１３、１４に示されるように、画素７０２に含まれるすべてのトランジスタが、オフセット構造とＬＤＤ構造とを組み合わせた拡散領域を備えていてもよい。これによって、表示装置７０１の高画質化が実現できる。
以上、本発明に係る実施形態を３形態示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。例えば、書込トランジスタ２０３や発光制御トランジスタ２０４がＮ型トランジスタで構成されていてもよい。この場合、発光制御トランジスタ２０４と駆動トランジスタ２０２との間に素子分離部が配されうる。また、例えば、第１の実施形態に示される表示装置１０１の画素１０２において、拡散領域３０３、３１１が、第５の実施形態に示される構成を備えていてもよい。また、例えば、第３の実施形態に示される表示装置１０１の画素１０２において、拡散領域３１０、３１１が、第５の実施形態に示される構成を備えていてもよい。また、例えば、第１～５の実施形態に示されるそれぞれの拡散領域の構成が、１つの画素１０２、７０２において組み合わせられていてもよい。また、例えば、画素１０２、７０２に含まれるすべてのトランジスタの拡散層が、抵抗率が低い領域と、抵抗率が低い領域よりもそれぞれのトランジスタのチャネル領域の側に配された抵抗率が高い領域と、を含んでいてもよい。この場合、画素１０２、７０２に含まれるすべてのトランジスタのすべての拡散層が、抵抗率が低い領域と、抵抗率が低い領域よりもそれぞれのトランジスタのチャネル領域の側に配された抵抗率が高い領域と、を含んでいてもよい。
以上のような表示装置１０１、７０１は、種々の電子機器に組み込まれうる。そのような電子機器としては、例えば、カメラ、コンピュータ、携帯端末、車載表示装置等を挙げることができる。電子機器は、例えば、表示装置１０１、７０１と、表示装置１０１、７０１の駆動を制御する制御部とを含みうる。
ここでは、上述の表示装置１０１、７０１をデジタルカメラの表示部に適用した実施形態について図１５を用いて説明する。レンズ部１５０１は被写体の光学像を撮像素子１５０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部１５０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置１５０２を通じて制御部１５０９によって制御される。
メカニカルシャッタ１５０３はレンズ部１５０１と撮像素子１５０５の間に配置され、駆動はシャッタ駆動装置１５０４を通じて制御部１５０９によって制御される。撮像素子１５０５は複数の画素によってレンズ部１５０１で結像された光学像を画像信号に変換する。信号処理部１５０６は撮像素子１５０５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。
タイミング発生部１５０７は撮像素子１５０５および信号処理部１５０６に、各種タイミング信号を出力する。制御部１５０９は、例えばメモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することによって、デジタルカメラの各種機能を実現する。制御部１５０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。
メモリ部１５０８は制御部１５０９や信号処理部１５０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部１５１０は例えば着脱可能なメモリカードである記録媒体１５１１を読み書きするためのインタフェースである。表示部１５１２は、撮影した画像やデジタルカメラの各種情報を表示する。表示部１５１２には、上述の表示装置１０１、７０１が適用できる。表示部１５１２としてデジタルカメラに搭載された表示装置１０１、７０１は、制御部１５０９によって駆動され、画像や各種情報を表示する。操作部１５１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。
次いで、撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部１５０９は、表示部１５１２（表示装置１０１、７０１）を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば操作部１５１３のレリーズボタンの半押し）が入力されると、制御部１５０９は焦点検出処理を開始する。
そして、制御部１５０９は得られたデフォーカス量と方向とから、レンズ部１５０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置１５０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。
その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部１５０９は記録用の撮影動作を実行し、得られた画像データを信号処理部１５０６で処理し、メモリ部１５０８に記憶する。そして、制御部１５０９はメモリ部１５０８に記憶した画像データを、媒体制御Ｉ／Ｆ部１５１０を通じて記録媒体１５１１に記録する。また、このとき制御部１５０９は、撮影した画像を表示するように、表示部１５１２（表示装置１０１、７０１）を駆動してもよい。また、制御部１５０９は、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。
１０１，７０１：表示装置、１０２、７０２：画素、２０１：発光素子、４０３：基板

Claims (20)

  1. 基板に複数の画素がアレイ状に配された表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、前記発光素子のアノードにドレイン領域が接続された第１トランジスタと、前記第１トランジスタのゲート電極にドレイン領域が接続された第２トランジスタと、を備え、
    前記第１トランジスタのドレイン領域は、第１領域と、前記第１領域と前記第１トランジスタのチャネル領域との間に配され、前記第１領域よりも抵抗率が高い第２領域と、を含み、
    前記第１トランジスタのゲート電極に接続される前記第２トランジスタのドレイン領域は、第３領域と、前記第３領域と前記第２トランジスタのチャネル領域との間に配され、前記第３領域よりも抵抗率が高い第４領域と、を含み、
    前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも長いことを特徴とする表示装置。
  2. 前記第１領域および前記第２領域が、同じ導電型の半導体によって構成され、
    前記第２領域の不純物濃度が、前記第１領域の不純物濃度よりも低く、
    前記第３領域および前記第４領域が、同じ導電型の半導体によって構成され、
    前記第４領域の不純物濃度が、前記第３領域の不純物濃度よりも低いことを特徴とする請求項１に記載の表示装置。
  3. 前記第１領域および前記第３領域が、半導体と金属との化合物によって構成され、
    前記第２領域および前記第４領域が、半導体によって構成されることを特徴とする請求項１に記載の表示装置。
  4. 前記第１トランジスタのドレイン領域が、前記第２領域と前記第１トランジスタのチャネル領域との間に配され、前記第２領域よりも抵抗率が高い第５領域をさらに含むことを特徴とする請求項３に記載の表示装置。
  5. 前記第２トランジスタのドレイン領域が、前記第４領域と前記第２トランジスタのチャネル領域との間に配され、前記第４領域よりも抵抗率が高い第６領域をさらに含むことを特徴とする請求項３または４に記載の表示装置。
  6. 基板に複数の画素がアレイ状に配された表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、前記発光素子のアノードにドレイン領域が接続された第１トランジスタと、前記第１トランジスタのゲート電極にドレイン領域が接続された第２トランジスタと、を備え、
    前記第１トランジスタのドレイン領域は、第１領域と、前記第１領域と前記第１トランジスタのチャネル領域との間に配された第２領域と、を含み、
    前記第１トランジスタのゲート電極に接続される前記第２トランジスタのドレイン領域は、第３領域と、前記第３領域と前記第２トランジスタのチャネル領域との間に配された第４領域と、を含み、
    前記第２領域は、前記第１領域と同じ導電型であり、前記第１領域よりも不純物濃度が低く、
    前記第４領域は、前記第３領域と同じ導電型であり、前記第３領域よりも不純物濃度が低く、
    前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも長いことを特徴とする表示装置。
  7. 前記第１トランジスタのドレイン領域は、半導体と金属との化合物によって構成された第１化合物領域をさらに含み、
    前記第１化合物領域と前記第２領域との間に前記第１領域が配され、
    前記第２トランジスタのドレイン領域は、半導体と金属との化合物によって構成された第２化合物領域をさらに含み、
    前記第２化合物領域と前記第４領域との間に前記第３領域が配されることを特徴とする請求項６に記載の表示装置。
  8. 基板に複数の画素がアレイ状に配された表示装置であって、
    前記複数の画素のそれぞれは、発光素子と、前記発光素子のアノードにドレイン領域が接続された第１トランジスタと、前記第１トランジスタのゲート電極にドレイン領域が接続された第２トランジスタと、を備え、
    前記第１トランジスタのドレイン領域は、第１領域と、前記第１領域と前記第１トランジスタのチャネル領域との間に配された第２領域と、を含み、
    前記第１トランジスタのゲート電極に接続される前記第２トランジスタのドレイン領域は、第３領域と、前記第３領域と前記第２トランジスタのチャネル領域との間に配された第４領域と、を含み、
    前記第１領域および前記第３領域が、半導体と金属との化合物によって構成され、
    前記第２領域および前記第４領域が、半導体によって構成され、
    前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも長いことを特徴とする表示装置。
  9. 前記第１トランジスタのドレイン領域が、前記第２領域と前記第１トランジスタのチャネル領域との間に配された第５領域をさらに含み、
    前記第５領域は、前記第２領域と同じ導電型であり、前記第２領域よりも不純物濃度が低く、
    前記第２トランジスタのドレイン領域が、前記第４領域と前記第２トランジスタのチャネル領域との間に配された第６領域をさらに含み、
    前記第６領域は、前記第４領域と同じ導電型であり、前記第４領域よりも不純物濃度が低いことを特徴とする請求項８に記載の表示装置。
  10. 前記第１トランジスタのソース領域は、第７領域と、前記第７領域と前記第１トランジスタのチャネル領域との間に配され、前記第７領域よりも抵抗率が高い第８領域と、を含み、
    前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第８領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１乃至９の何れか１項に記載の表示装置。
  11. 前記複数の画素のそれぞれが、前記発光素子の２つの端子の間を短絡するための第３トランジスタをさらに備えることを特徴とする請求項１乃至１０の何れか１項に記載の表示装置。
  12. 前記第３トランジスタのソース領域は、第９領域と、前記第９領域と前記第３トランジスタのチャネル領域との間に配され、前記第９領域よりも抵抗率が高い第１０領域と、を含み、
    前記基板に対する正射影において、前記第１０領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１１に記載の表示装置。
  13. 前記第３トランジスタのドレイン領域は、第１１領域と、前記第１１領域と前記第３トランジスタのチャネル領域との間に配され、前記第１１領域よりも抵抗率が高い第１２領域と、を含み、
    前記基板に対する正射影において、前記第１２領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも短いことを特徴とする請求項１２に記載の表示装置。
  14. 前記複数の画素のそれぞれが、前記第１トランジスタのソース領域にドレイン領域が接続された、前記発光素子の発光または非発光を制御するための第４トランジスタをさらに備え、
    前記発光素子を発光させる発光期間において、前記第４トランジスタが、線形領域で動作することを特徴とする請求項１乃至１３の何れか１項に記載の表示装置。
  15. 前記第４トランジスタのドレイン領域は、第１３領域と、前記第１３領域と前記第４トランジスタのチャネル領域との間に配され、前記第１３領域よりも抵抗率が高い第１４領域と、を含み、
    前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第１４領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１４に記載の表示装置。
  16. 前記複数の画素のそれぞれが、前記第１トランジスタのソース領域にドレイン領域が接続された、前記発光素子の発光または非発光を制御するための第４トランジスタをさらに備え、
    前記発光素子を発光させる発光期間において、前記第４トランジスタが、線形領域で動作し、
    前記第４トランジスタのドレイン領域は、第１３領域と、前記第１３領域と前記第４トランジスタのチャネル領域との間に配され、前記第１３領域よりも抵抗率が高い第１４領域と、を含み、
    前記基板に対する正射影において、前記第１０領域の電流が流れる方向の長さが、前記第１４領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１２または１３に記載の表示装置。
  17. 前記基板に対する正射影において、前記第２領域の電流が流れる方向の長さが、前記第１４領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１６に記載の表示装置。
  18. 前記第４トランジスタのソース領域は、第１５領域と、前記第１５領域と前記第４トランジスタのチャネル領域との間に配され、前記第１５領域よりも抵抗率が高い第１６領域と、を含み、
    前記基板に対する正射影において、前記第１６領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも短いことを特徴とする請求項１５乃至１７の何れか１項に記載の表示装置。
  19. 前記第２トランジスタのソース領域は、第１７領域と、前記第１７領域と前記第２トランジスタのチャネル領域との間に配され、前記第１７領域よりも抵抗率が高い第１８領域とを含み、
    前記基板に対する正射影において、前記第１８領域の電流が流れる方向の長さが、前記第４領域の電流が流れる方向の長さよりも長いことを特徴とする請求項１乃至１７の何れか１項に記載の表示装置。
  20. 請求項１乃至１９の何れか１項に記載の表示装置と、
    前記表示装置の駆動を制御する制御部と、
    を含む電子機器。
JP2018204344A 2018-10-30 2018-10-30 表示装置および電子機器 Active JP7117974B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018204344A JP7117974B2 (ja) 2018-10-30 2018-10-30 表示装置および電子機器
US16/662,804 US10998392B2 (en) 2018-10-30 2019-10-24 Display apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018204344A JP7117974B2 (ja) 2018-10-30 2018-10-30 表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2020071323A JP2020071323A (ja) 2020-05-07
JP7117974B2 true JP7117974B2 (ja) 2022-08-15

Family

ID=70325508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018204344A Active JP7117974B2 (ja) 2018-10-30 2018-10-30 表示装置および電子機器

Country Status (2)

Country Link
US (1) US10998392B2 (ja)
JP (1) JP7117974B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204429B2 (ja) 2018-11-06 2023-01-16 キヤノン株式会社 表示装置および電子機器
JP7321049B2 (ja) * 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
JP2021189278A (ja) 2020-05-28 2021-12-13 キヤノン株式会社 発光装置、および、電子機器
JP7479203B2 (ja) 2020-06-04 2024-05-08 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
CN115803799A (zh) 2020-07-10 2023-03-14 索尼集团公司 驱动电路阵列基板、显示装置、以及电子器件
JP7543104B2 (ja) 2020-11-27 2024-09-02 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および移動体
JP2022108623A (ja) 2021-01-13 2022-07-26 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
JP2022112370A (ja) 2021-01-21 2022-08-02 キヤノン株式会社 発光装置、光電変換装置、電子機器、照明装置及び移動体
JP2023022709A (ja) 2021-08-03 2023-02-15 キヤノン株式会社 発光装置、その制御方法、光電変換装置、電子機器、照明装置及び移動体
WO2023195279A1 (ja) * 2022-04-08 2023-10-12 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
JP2023160137A (ja) 2022-04-21 2023-11-02 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
JP2024104116A (ja) * 2023-01-23 2024-08-02 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078071A1 (en) 2003-10-09 2005-04-14 Kun-Hong Chen [pixel structure of active organic light emitting diode]
JP2005202255A (ja) 2004-01-19 2005-07-28 Sony Corp 表示装置及びその駆動方法
JP2005345722A (ja) 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2008281671A (ja) 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2010073920A (ja) 2008-09-19 2010-04-02 Seiko Epson Corp 半導体装置の製造方法
JP2011009490A (ja) 2009-06-26 2011-01-13 Seiko Epson Corp 薄膜トランジスタ及びその製造方法、並びに電気光学装置及び電子機器
JP2013137525A (ja) 2011-11-29 2013-07-11 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2015188059A5 (ja) 2014-12-25 2018-02-01
US20180277037A1 (en) 2017-03-24 2018-09-27 Apple Inc. Organic Light-Emitting Diode Display with External Compensation and Anode Reset

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522453B (en) 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP4942867B2 (ja) 1999-09-17 2012-05-30 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP2006269808A (ja) * 2005-03-24 2006-10-05 Mitsubishi Electric Corp 半導体装置および画像表示装置
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP5287210B2 (ja) 2008-12-17 2013-09-11 ソニー株式会社 表示装置および電子機器
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP7141241B2 (ja) 2018-05-17 2022-09-22 キヤノン株式会社 表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078071A1 (en) 2003-10-09 2005-04-14 Kun-Hong Chen [pixel structure of active organic light emitting diode]
JP2005202255A (ja) 2004-01-19 2005-07-28 Sony Corp 表示装置及びその駆動方法
JP2005345722A (ja) 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2008281671A (ja) 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2010073920A (ja) 2008-09-19 2010-04-02 Seiko Epson Corp 半導体装置の製造方法
JP2011009490A (ja) 2009-06-26 2011-01-13 Seiko Epson Corp 薄膜トランジスタ及びその製造方法、並びに電気光学装置及び電子機器
JP2013137525A (ja) 2011-11-29 2013-07-11 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2015188059A5 (ja) 2014-12-25 2018-02-01
US20180277037A1 (en) 2017-03-24 2018-09-27 Apple Inc. Organic Light-Emitting Diode Display with External Compensation and Anode Reset

Also Published As

Publication number Publication date
US20200135826A1 (en) 2020-04-30
US10998392B2 (en) 2021-05-04
JP2020071323A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7117974B2 (ja) 表示装置および電子機器
JP7204429B2 (ja) 表示装置および電子機器
US11087680B2 (en) Display device, image capturing device, illumination device, mobile body, and electronic apparatus
JP4934964B2 (ja) 表示装置、画素駆動方法
JP7365476B2 (ja) 表示装置および電子機器
US8188950B2 (en) Temperature control for display device
US8432380B2 (en) Display apparatus and information processing apparatus using the same
TWI409758B (zh) 主動矩陣顯示裝置，及其驅動方法和電子儀器
US10777139B2 (en) Light emitting device and imaging apparatus
US20240032343A1 (en) Display device and electronic device
JP2021120700A (ja) 発光装置、撮像装置、電子機器及び移動体
US10586490B2 (en) Display device, Electronic device, and method of driving display device with selecting of signal lines in order from one end to another and vice versa
JP4452199B2 (ja) 固体撮像装置およびその駆動方法
JP7562385B2 (ja) 発光装置
US12119410B2 (en) Display device and electronic device
JP2007183658A (ja) 電気光学装置及び電子機器
JP2010117722A (ja) 電気光学装置及び電子機器
JP2009093063A (ja) 電流駆動型装置及び表示装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220802

R151 Written notification of patent or utility model registration

Ref document number: 7117974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151