WO2023195279A1 - 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体 - Google Patents

発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体 Download PDF

Info

Publication number
WO2023195279A1
WO2023195279A1 PCT/JP2023/007943 JP2023007943W WO2023195279A1 WO 2023195279 A1 WO2023195279 A1 WO 2023195279A1 JP 2023007943 W JP2023007943 W JP 2023007943W WO 2023195279 A1 WO2023195279 A1 WO 2023195279A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicide
light emitting
region
emitting device
transistor
Prior art date
Application number
PCT/JP2023/007943
Other languages
English (en)
French (fr)
Inventor
彰宜 馬飼野
翼 金田
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022205995A external-priority patent/JP2023155145A/ja
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Publication of WO2023195279A1 publication Critical patent/WO2023195279A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • the present invention relates to a light emitting device, a display device, a photoelectric conversion device, an electronic device, a lighting device, and a moving object.
  • Patent Document 1 discloses that the LDD length of the switching transistor can be made longer than the LDD length of the drive transistor in order to suppress fluctuations in the drive current caused by leakage current of the switching transistor connected to the gate of the drive transistor. It is shown.
  • One of the factors that increases off-leakage current as transistors become smaller is an increase in junction leakage at the PN junction between the well and the diffusion region (high concentration region) that functions as the source and drain of the transistor.
  • the leakage current increases in a transistor whose diffusion region is connected to a light-emitting element, the leakage current flows into the light-emitting element, resulting in deterioration of image quality such as a decrease in contrast.
  • An object of the present invention is to provide a technique that is advantageous in suppressing deterioration in image quality.
  • a light emitting device is a light emitting device in which a pixel including a light emitting element and a plurality of transistors for operating the light emitting element is disposed on a substrate, the light emitting device comprising:
  • the plurality of transistors include a first transistor having a source region or a drain region connected to the light emitting element, and a second transistor having a source region and a drain region not connected to the light emitting element.
  • a first silicide is disposed in a first diffusion region functioning as the source region or the drain region of one transistor, and a second silicide is disposed in a second diffusion region functioning as the source region or the drain region of the second transistor. is arranged, and the diffusion coefficient of the metal contained in the first silicide into silicon is smaller than the diffusion coefficient into silicon of the metal contained in the second silicide.
  • FIG. 1 is a diagram showing a configuration example of a light emitting device according to an embodiment.
  • 2 is a diagram showing an example of the configuration of a pixel of the light emitting device of FIG. 1.
  • FIG. FIG. 3 is a top view showing an example of arrangement of transistors in the pixel of FIG. 2; A sectional view taken along line AA' in FIG. 3. A sectional view taken along line AA' in FIG. 3.
  • FIG. 2 is a cross-sectional view showing an example of the configuration of a transistor in a driving section of the light emitting device of FIG. 1.
  • FIG. 3 is a top view showing an example of arrangement of transistors in the pixel of FIG. 2; A sectional view taken along line BB' in FIG. 6. A sectional view taken along line AA' in FIG. 3.
  • 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 1 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram illustrating a method of manufacturing the light emitting device of FIG. 1.
  • FIG. 2 is a diagram showing an example of the configuration of a pixel of the light emitting device of FIG. 1.
  • FIG. 1 is a diagram showing an example of a display device using the light emitting device of this embodiment.
  • FIG. 1 is a diagram showing an example of a photoelectric conversion device using the light emitting device of this embodiment.
  • FIG. 1 is a diagram showing an example of an electronic device using the light emitting device of the present embodiment.
  • FIG. 1 is a diagram showing an example of a display device using the light emitting device of this embodiment.
  • FIG. 1 is a diagram showing an example of a display device using the light emitting device of this embodiment.
  • FIG. 1 is a diagram showing an example of a lighting device using the light emitting device of this embodiment.
  • FIG. 2 is a diagram showing an example of a moving body using the light emitting device of the present embodiment.
  • FIG. 1 is a diagram showing an example of a wearable device using the light emitting device of the present embodiment.
  • FIG. 1 is a diagram showing an example of a wearable device using the light emitting device of the present embodiment.
  • FIG. 1 is a schematic diagram showing a configuration example of a light emitting device 101 in this embodiment.
  • the light emitting device 101 includes a pixel array 102 and a driving section arranged around the pixel array 102.
  • the pixel array 102 includes a plurality of pixels 103 arranged two-dimensionally in a matrix.
  • the pixel 103 includes a light emitting element formed on a substrate and a plurality of transistors for operating the light emitting element, although the details will be described later.
  • the drive unit is a circuit for driving the pixel 103.
  • the drive section includes a vertical scanning circuit 104 and a signal output circuit 105.
  • scanning lines 106 are arranged for each pixel row along the row direction. Further, along the column direction, a signal line 107 is arranged for each pixel column.
  • the scanning line 106 is connected to the output end of the corresponding row in the vertical scanning circuit 104. Further, the signal line 107 is connected to the output end of the signal output circuit 105.
  • the vertical scanning circuit 104 supplies a write control signal to the scanning line 106 when writing a video signal to each pixel 103 arranged in the pixel array 102 .
  • the signal output circuit 105 outputs a luminance signal having a voltage according to digital display data supplied from the outside.
  • FIG. 2 is a circuit diagram showing a configuration example of the pixel 103 included in the light emitting device 101.
  • the pixel 103 includes a light emitting element 200 and a plurality of transistors for operating the light emitting element.
  • the light emitting element 200 has an organic layer including a light emitting layer between an anode and a cathode.
  • the light emitting device 200 may be an organic electroluminescent (EL) device.
  • the organic layer may appropriately include one or more of a hole injection layer, a hole transport layer, an electron injection layer, an electron transport layer, and a charge generation layer.
  • a drive transistor 201 and a write transistor 203 are arranged in the pixel 103 as a plurality of transistors for operating the light emitting element. Furthermore, in the configuration shown in FIG. 2, a light emission control transistor 202 and a reset transistor 204 are arranged as a plurality of transistors. Further, two capacitors 205 and 206 are arranged in the pixel 103.
  • the pixel 103 is supplied with a power supply potential Vdd and a power supply potential Vss.
  • Each of the four transistors arranged in the pixel 103 can be a MOSFET.
  • Control signals for controlling each transistor are input to the gate electrodes of the light emission control transistor 202, write transistor 203, and reset transistor 204, respectively, via three scanning lines 106a, 106b, and 106c.
  • the signal line 107 is connected to the source region of the write transistor 203, and when the write transistor 203 is turned on (conductive), the voltage value of the signal line 107 is input to the gate electrode of the drive transistor 201.
  • the current value between the source region and drain region of the drive transistor 201 is determined depending on this signal voltage, and the luminance of the light emitting element 200 is controlled.
  • the drain region of the drive transistor 201 is connected to the anode of the light emitting element 200 and the source region of the reset transistor 204.
  • the reset transistor 204 When the reset transistor 204 is in the ON state, no current flows through the light emitting element 200 and it does not emit light. Furthermore, the cathode of the light emitting element 200 and the drain region of the reset transistor 204 are at the same potential (power supply potential Vss).
  • the power supply potential Vss may be, for example, a ground potential.
  • the power supply potential Vdd may have a potential difference of, for example, 10V with respect to the power supply potential Vss.
  • the power supply potential Vdd and the power supply potential Vss are not limited to these.
  • the settings of the power supply potential Vdd and the power supply potential Vss are determined as appropriate depending on the conversion characteristics (light emission characteristics) of the light emitting element 200.
  • FIG. 3 shows a top view of a transistor arranged in the pixel 103 to operate the light emitting element 200 in this embodiment.
  • the drive transistor 201 includes a gate electrode 311, a diffusion region 310 that functions as a source region (a diffusion region can also be called a high concentration region), and a diffusion region 312 that functions as a drain region.
  • the light emission control transistor 202 includes a gate electrode 309 and a diffusion region 308 functioning as a source region. Diffusion region 308 is connected to power supply potential Vdd.
  • the drain region of the light emission control transistor 202 is electrically connected to the source region of the drive transistor 201, and is arranged as a diffusion region 310 that functions as the source region of the drive transistor 201.
  • Reset transistor 204 includes a gate electrode 313 and a diffusion region 314 functioning as a drain region. Diffusion region 314 is connected to power supply potential Vss.
  • the drain region of the drive transistor 201 is electrically connected to the source region of the reset transistor 204, and is arranged as a diffusion region 312 that functions as the drain region of the drive transistor 201.
  • Write transistor 203 includes a gate electrode 316, a diffusion region 317 functioning as a source region, and a diffusion region 315 functioning as a drain region.
  • the diffusion region 315 functioning as the drain region of the write transistor 203 and the gate electrode 311 of the drive transistor 201 are electrically connected as shown in FIG. Conducted.
  • FIG. 3 is a top view of a semiconductor substrate, all connections shown in the circuit diagram of FIG. 2 are not drawn. However, a wiring layer is laminated on each of the above-mentioned transistors arranged on the substrate, and a circuit as shown in FIG. 2 is realized by the wiring pattern, contact plugs, and the like.
  • FIG. 4 is a sectional view taken along line A-A' shown in FIG. 3.
  • the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 are each composed of PMOS transistors.
  • the present invention is not limited to this, and the following configuration may be adjusted as appropriate depending on the conductivity type of each transistor.
  • an N-type well layer 402 is arranged on the upper surface side of a single-crystal P-type silicon substrate 401.
  • the well layer 402 is provided with the above-described drive transistor 201, light emission control transistor 202, write transistor 203, and reset transistor 204.
  • Well layer 402 is electrically connected to power supply potential Vdd.
  • Transistors that do not share a drain region or a diffusion region functioning as a diffusion region are electrically isolated by an insulating isolation structure 403.
  • an STI structure is shown as the insulation isolation structure 403, but the structure is not limited to this, and any suitable structure may be used for electrical isolation.
  • the STI structure used as the insulation isolation structure 403 is formed of silicon oxide, and can be formed in a depth direction from the surface of the N-type well layer 402 in a range of, for example, 0.2 ⁇ m to 1.0 ⁇ m. can.
  • the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 each include polysilicon gate electrodes 311, 309, 316, and 313 on a thin insulating film formed on the surface of the well layer 402.
  • Diffusion regions 310, 312, 308, 315, 317, and 314 arranged in the drive transistor 201, light emission control transistor 202, write transistor 203, and reset transistor 204 are P-type diffusion regions, and are arranged in the above-mentioned wiring layer.
  • the wiring pattern is appropriately electrically connected to the wiring pattern using a contact plug or the like.
  • the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 each have an LDD structure (region 406).
  • the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 have a so-called offset structure extending from the lower sidewall of the gate electrode toward the source region or drain region.
  • the diffusion regions 310 and 312 of the drive transistor 201 have a lower impurity concentration than the regions 410 and 412 and the region 406 which is located between the regions 410 and 412 and the channel region of the drive transistor 201. ,including.
  • the diffusion region 308 of the emission control transistor 202 includes a region 408 and a region 406 having a lower impurity concentration than the region 408, which is disposed between the region 408 and the channel region of the emission control transistor 202.
  • the diffusion regions 315 and 317 of the write transistor 203 include regions 415 and 417, and a region 406 having a lower impurity concentration than the regions 415 and 417, which is disposed between the regions 415 and 417 and the channel region of the write transistor 203. include.
  • the diffusion region 314 of the reset transistor 204 includes a region 414 and a region 406 having a lower impurity concentration than the region 414, which is disposed between the region 414 and the channel region of the reset transistor 204.
  • the present invention is not limited thereto, and some of the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 may have an LDD structure. Further, the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 do not need to have an LDD structure.
  • the light emitting device 101 in this embodiment is driven as follows.
  • the scanning signal via the scanning line 106a controls the gate electrode 309 of the light emission control transistor 202 via the wiring pattern.
  • the power supply potential Vdd is applied to the diffusion region 310 that functions as a source region of the drive transistor 201.
  • the scanning signal via the scanning line 106b controls the gate electrode 316 of the write transistor 203 via the wiring pattern.
  • a signal potential is applied to the diffusion region 315 functioning as a drain region of the write transistor 203 and the gate electrode 311 of the drive transistor 201 via the signal line 107.
  • the diffusion region 315 functioning as the drain region of the write transistor 203 and the gate electrode 311 of the drive transistor 201 are connected via the conductive pattern 318 described above. It is connected.
  • the potential of the gate electrode 311 of the drive transistor 201 controls the current flowing to the diffusion region 312 functioning as the drain region of the drive transistor 201, that is, the current flowing to the anode of the light emitting element 200, and determines the luminance of the light emitting element 200.
  • the scanning signal via the scanning line 106c controls the gate electrode 313 of the reset transistor 204 via the wiring pattern.
  • the reset transistor 204 When the reset transistor 204 is in the ON state, the anode electrically connected to the diffusion region 312 functioning as the source region of the reset transistor becomes the power supply voltage Vss. The same power supply potential Vss is supplied to the cathode of the light emitting element 200 in all pixels 103. Therefore, when the reset transistor 204 is in the ON state, the potential difference between the anode and cathode of the light emitting element 200 becomes small, and light emission stops.
  • the metal constituting the silicide disposed in the diffusion region is made different depending on the transistor disposed in the pixel 103.
  • the plurality of transistors arranged in the pixel 103 include a first transistor having a source region or a drain region connected to the light emitting element 200 and a first transistor having a source region or a drain region not connected to the light emitting element 200. and a second transistor having a second transistor.
  • the drive transistor 201 and the reset transistor 204 correspond to the first transistor.
  • the light emission control transistor 202 and the write transistor 203 correspond to a second transistor.
  • Silicide 404 is disposed in diffusion regions 310 , 312 , and 314 that function as source or drain regions of drive transistor 201 and reset transistor 204 .
  • Silicide 405 is arranged in diffusion regions 308 , 315 , and 317 that function as source regions or drain regions of light emission control transistor 202 and write transistor 203 .
  • the silicide 405 can be arranged in a diffusion region that is not shared with the drive transistor 201 and the reset transistor 204 among the diffusion regions 308 , 315 , and 317 that function as the source region or drain region of the light emission control transistor 202 and the write transistor 203 .
  • silicide 405 is arranged on the gate electrodes 311, 309, 313, and 316 of the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204, respectively.
  • Silicides 404 and 405 are formed in the gate electrode, drain region, and source region where silicide protection 407 is not present.
  • a silicon oxide film is used as the silicide protection 407.
  • the drive transistor 201 is arranged between the light emission control transistor 202 and the light emitting element 200, but for example, the light emission control transistor 202 may be arranged between the drive transistor 201 and the light emitting element 200. be.
  • silicide 404 is disposed in a diffusion region that functions as a source region or a drain region of the light emission control transistor 202. Furthermore, silicide 405 is arranged in a diffusion region that is not shared with the light emission control transistor 202 among the diffusion regions that function as the source region or the drain region of the drive transistor 201 .
  • the materials of the silicides 404 and 405 are selected so that the diffusion coefficient of the metal contained in the silicide 404 into silicon is smaller than the diffusion coefficient of the metal contained in the silicide 405 into silicon.
  • the silicide 404 may contain titanium (Ti), and the silicide 405 may contain cobalt (Co) or nickel (Ni). Therefore, silicide 404 may be titanium silicide, and silicide 405 may be cobalt silicide or nickel silicide.
  • the silicide 404 is disposed in the diffusion regions 310, 312, and 314 that function as the source region or the drain region of the drive transistor 201 and the reset transistor 204, but the silicide 405 is not disposed therein.
  • the diffusion coefficient of the metal composing the silicide 405 is larger than that of the metal composing the silicide 404, so that the metal atoms are separated from the N-type well layer 402 and the P-type well layer 402.
  • the vicinity of the depletion layers of the diffusion regions 310, 312, and 314 can be more easily reached.
  • metal atoms may also diffuse at the boundaries between the diffusion regions 310, 312, 314 and the insulation isolation structure 403, accelerating the growth of silicide. Due to these factors, the off-leakage current increases and the light emitting element 200 emits light, which may lead to a decrease in the contrast of the light emitting device 101.
  • an insulating film is disposed as a silicide protection 407 to cover the diffusion regions 310, 312, and 314, and the silicide protection 407 is provided with an opening that exposes the silicide 404.
  • a conductive pattern 420 in contact with the silicide 404 is disposed.
  • the silicide 404 can be formed by forming a silicide protection 407 on the diffusion regions 310, 312, and 314, providing an opening, and annealing Ti used as a barrier metal of the connection wiring pattern.
  • the silicide 404 is arranged so as to overlap the portion of the conductive pattern 420 arranged in the opening provided in the silicide protection 407. In other words, the silicide 404 is formed almost only at the bottom of the conductive pattern 420. Therefore, the silicide 404 and the region 406 for forming the LDD structure are not in contact with each other.
  • a conductive pattern 420 is connected to the diffusion regions 308 , 315 , and 317 of the light emission control transistor 202 and the write transistor 203 via the silicide 405 . As shown in FIG.
  • this silicide 405 is formed not only at the bottom of the conductive pattern 420 but also over a wide range of the diffusion regions 308, 315, and 317. Therefore, in the orthogonal projection onto the surface of the substrate on which the pixel 103 is arranged, the area on which the silicide 404 is arranged divided by the area of the part where the conductive pattern 420 and the silicide 404 are in contact is the area on which the silicide 405 is arranged. is smaller than the value obtained by dividing by the area of the portion where the conductive pattern 420 and the silicide 405 are in contact. Furthermore, the silicide 405 and the region 406 for forming the LDD structure do not need to be in contact with each other even in the light emission control transistor 202 and the write transistor 203.
  • silicide 405 is disposed in the diffusion regions 308 , 315 , and 317 of the light emission control transistor 202 and write transistor 203 that do not contribute to the inflow of off-leakage current into the light emitting element 200 .
  • Cobalt silicide and nickel silicide used for silicide 405 can be formed stably and have a low resistance compared to titanium silicide used for silicide 404.
  • by disposing the silicide 405 in large areas of the diffusion regions 308, 315, and 317 it is possible to suppress the lateral resistance of the source region and drain region through which current flows. In other words, the sheet resistance values of the diffusion regions 308, 315, and 317 of the light emission control transistor 202 and the write transistor 203 can be suppressed.
  • the silicide protection 407 may not be arranged as shown in FIG.
  • the silicide protection 407 may not be provided in the region 109 where the light emission control transistor 202 and the write transistor 203 are arranged.
  • the silicide protection 407 may include an opening corresponding to the region 109 that is wider than openings corresponding to the diffusion regions 310, 312, 314 and the gate electrodes 311, 313 of the drive transistor 201 and the reset transistor 204.
  • the silicide 405 and the region 406 for forming the LDD structure may be in contact with each other in the light emission control transistor 202 and the write transistor 203.
  • the silicide protection 407 may not be provided in the region 108 where the vertical scanning circuit 104 and the signal output circuit 105 are arranged as shown in FIG.
  • a PMOS transistor 451 is shown, each comprising a gate electrode 453 and a diffusion region 452.
  • the present invention is not limited to this, and NMOS transistors may be similarly arranged in the vertical scanning circuit 104 and the signal output circuit 105, and for example, a CMOS circuit may be formed with a PMOS transistor.
  • NMOS transistors as well, as shown in FIG.
  • silicide 405 may be disposed to cover the entire exposed surface of the gate electrode and diffusion region. As described above, cobalt silicide and nickel silicide used for the silicide 405 can be formed stably and have low resistance. Further, by disposing the silicide 405 in a wide area of the diffusion region 452, the lateral resistance of the source region and drain region through which current flows can be suppressed. Thereby, the sheet resistance value of the transistor 451 disposed in the drive unit including the vertical scanning circuit 104 and the signal output circuit 105 can be suppressed, and the current driving capability of the transistor 451 can be improved.
  • the off-leakage current of the drive transistor 201 and the reset transistor 204 whose source or drain regions are connected to the light emitting element 200 can be suppressed, and the light emission control transistor 202 can be suppressed.
  • the drive capability of the write transistor 203 is kept high. Thereby, it is possible to suppress a decrease in contrast while maintaining the response speed of the pixel 103. In other words, it is possible to obtain the light emitting device 101 that has excellent response speed and suppresses deterioration in image quality.
  • FIG. 7 is a sectional view taken along line A-A' shown in FIG. Compared to the cross-sectional view shown in FIG. 501.
  • the impurity concentration of the P-type regions 410, 412, and 414 is lower than the impurity concentration of the P-type region 501.
  • the configuration other than this may be the same as the configuration shown in FIG. 4 described above, so a description of the similar configuration will be omitted.
  • the P-type region 501 which has a higher impurity concentration than the regions 408, 415, and 417, is not arranged in the diffusion regions 308, 315, and 317 of the light emission control transistor 202 and the write transistor 203.
  • the present invention is not limited to this, and the region 501 may be arranged between the regions 408, 415, and 417 and the silicide 405.
  • a region corresponding to the region 501 may be arranged in the gate electrodes 309, 311, 313, and 316 as well.
  • a P-type transistor is used, but an N-type transistor may be used for the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204. In that case, region 501 becomes N type.
  • the impurity concentrations of the regions 410, 412, and 414 are formed to be lower than the impurity concentrations of the regions 408, 415, and 417 of the diffusion regions 308, 315, and 317.
  • the impurity concentration of the region 406 may be lower than the impurity concentration of the regions 410, 412, and 414.
  • the impurity concentration of the region 406 disposed in the drive transistor 201 and the reset transistor 204 may be lower than the impurity concentration in the region 406 disposed in the light emission control transistor 202 and the write transistor 203. Thereby, off-leakage current in drive transistor 201 and reset transistor 204 can be further reduced.
  • Region 501 is selectively formed in a portion in contact with silicide 404. Therefore, an increase in impurity concentration in the diffusion regions 310 and 312 (regions 410 and 412) near the gate electrodes 311 and 313 of the drive transistor 201 and the reset transistor 204 can be suppressed. Thereby, off-leakage current between the source region and drain region of drive transistor 201 and reset transistor 204 can be suppressed.
  • the off-leakage current flowing to the anode of the light emitting element 200 can be further reduced than in the configuration shown in FIG. Thereby, low contact resistance can be obtained in the drive transistor 201 and the reset transistor 204 while suppressing a decrease in the contrast of the light emitting device 101. In other words, the driving ability of the drive transistor 201 and the reset transistor 204 can be improved. As a result, it becomes possible to obtain the light emitting device 101 which has further excellent response speed and suppresses deterioration in image quality.
  • FIG. 8 is a circuit diagram showing a configuration example of the pixel 103 included in the light emitting device 101.
  • FIG. 9 is a sectional view taken along line B-B' in FIG.
  • the drive transistor 201 and the light emission control transistor 202 are separated by an insulating isolation structure 403 using an STI structure.
  • an independent diffusion region 321 functioning as a drain region is arranged in the light emission control transistor 202 whose drain region is shared with the source region of the drive transistor 201.
  • Silicide 405 is arranged in the diffusion region 321 of the light emission control transistor 202 whose source region or drain region is not connected to the light emitting element 200.
  • an insulating isolation structure 403 is arranged between the diffusion region 310 of the drive transistor 201 and the diffusion region 321 of the light emission control transistor 202, which are electrically connected. Therefore, as shown in FIG.
  • the diffusion region 310 of the drive transistor 201 and the diffusion region 321 of the light emission control transistor 202 are connected by the conductive pattern 319.
  • the configuration other than this may be the same as the configuration shown in FIGS. 3 and 4 described above, so a description of the similar configuration will be omitted.
  • the drive transistor 201, the reset transistor 204, and the light emission control transistor 202 are electrically isolated by the insulation isolation structure 403. Further, the drive transistor 201 and the reset transistor 204 are electrically isolated from each other by the insulation isolation structure 403. That is, among the plurality of transistors arranged in the pixel 103 that operates the light emitting element 200, the transistor in which the silicide 404 is arranged and the transistor in which the silicide 405 is arranged are separated by the STI structure. As a result, diffusion of the metal used for the silicide 405 into the diffusion regions 310, 312, 314 of the drive transistor 201 and the reset transistor 204 is further suppressed.
  • the diffusion of the metal constituting the silicide 405 in the depletion layer between the silicide 405 and the silicide 405 is reduced, and off-leakage current can be reduced.
  • the configurations shown in FIGS. 8 and 9 can reduce off-leakage current flowing from the diffusion region 312 of the drive transistor 201 to the anode of the light emitting element 200 more than the configurations shown in FIGS. 3 and 4. As a result, deterioration in image quality due to deterioration in contrast of the light emitting device 101 can be suppressed.
  • FIG. 10 is a sectional view taken along line A-A' shown in FIG.
  • the gate electrodes 311, 309, 316, 313 of the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204 are connected to the diffusion regions 310, 312 of the light emission control transistor 202 and the write transistor 203. , 314 are arranged.
  • silicide 801 containing a different metal from the silicide 405 arranged in diffusion regions 310, 312, and 314 is arranged in gate electrodes 311, 309, 316, and 313.
  • the configuration other than this may be the same as the configuration shown in FIG. 4 described above, so a description of the similar configuration will be omitted.
  • silicide 404 may include titanium.
  • the silicide 405 may contain cobalt, and the silicide 801 may contain nickel. That is, the silicide 404 may be titanium silicide, the silicide 405 may be cobalt silicide, and the silicide 801 may be nickel silicide.
  • Nickel silicide can provide a fine line pattern with more stability and lower resistance than cobalt silicide. Therefore, nickel silicide is used as the silicide 801 disposed on the gate electrodes 311, 309, 316, and 313 of the drive transistor 201, the light emission control transistor 202, the write transistor 203, and the reset transistor 204. Thereby, the sheet resistance values of the gate electrodes 311, 309, 316, and 313 are reduced, and the driving ability of each transistor is improved. As a result, it is possible to realize the light emitting device 101 that can operate at higher speed. Furthermore, by using the silicides 404 and 405, the configuration shown in FIG. 10 can reduce off-leakage current, similar to the configuration shown in FIG. 4. As a result, it is possible to obtain the light emitting device 101 that has excellent response speed and suppresses deterioration in image quality.
  • titanium, cobalt, and nickel are used as examples of the metals used for the silicides 404, 405, and 801, but the metals are not limited to these.
  • other metals such as platinum or palladium may be used for the silicides 404, 405, 801 while taking into account the above-mentioned diffusion coefficient for silicon.
  • the configuration shown in FIG. 7, the configuration shown in FIGS. 8 and 9, and the configuration shown in FIG. 10 may be used in appropriate combinations.
  • the area 501 may be added to the configurations shown in FIGS. 8 and 9 or the configuration shown in FIG. 10.
  • silicide 801 shown in FIG. 10 may be disposed on the gate electrodes 311, 309, 316, and 313.
  • the drive transistor 201 is illustrated as a transistor in which the above-mentioned silicide 404 is arranged in a diffusion region functioning as a source region or a drain region.
  • the light emission control transistor 202 is illustrated as a transistor in which the above-mentioned silicide 405 is arranged in a diffusion region functioning as a source region or a drain region.
  • the present invention is not limited thereto, and each of the transistors described above may be formed in the same manner.
  • an insulating isolation structure 403 using an STI structure is formed in a well layer 402 of a substrate 401.
  • the regions 410 and 412 of the diffusion regions 310 and 312 and the regions 408 and 421 of the diffusion regions 308 and 321 are removed by performing multi-step ion implantation. is formed.
  • a gate insulating film and gate electrodes 311 and 309 are formed.
  • N-type and P-type ride doping and HALO ion implantation are performed to form a region 406 for forming an LDD structure.
  • annealing is performed to activate each region.
  • FIG. 11A shows a state in which sidewalls 605 are formed on the sidewalls of the gate electrodes 311 and 309.
  • silicide protection 407 is formed.
  • an insulating film using silicon oxide, silicon nitride, or the like is formed on the structure shown in FIG. 11A.
  • An insulating film made of silicon oxide, silicon nitride, or the like can be formed using a low pressure CVD method or the like.
  • a photoresist is formed at a predetermined position using a photolithography process so that the region where the silicide 405 is to be formed is exposed, and the insulating film not covered by the photoresist is etched.
  • a metal forming the silicide 405 is deposited using a sputtering method or the like. For example, at this time, a film of cobalt is formed. After the cobalt film is formed, heat treatment is performed at, for example, about 400° C. to 600° C., and then unreacted cobalt is etched. Thereafter, by performing additional heat treatment at, for example, 600° C. to 900° C., silicide 405 using cobalt silicide is formed. A cross-sectional view at this time is shown in FIG. 11C.
  • an insulating film 608 is formed as shown in FIG. 12A.
  • a low pressure CVD method or an HDP-CVD method may be used to form the insulating film 608.
  • the same material may be used for the silicide protection 407 and the insulating film 608, or different materials may be used for each other.
  • the silicide protection 407 and the insulating film 608 may be a single layer film or may be a laminated film in which insulating layers made of different materials are laminated.
  • an additional insulating film may be provided between the silicide protection 407 and the insulating film 608. For example, as shown in FIG.
  • silicide 405 is formed after silicide protection 407 is formed using silicon oxide, and silicon nitride is formed as an additional insulating film 409 on silicide protection 407 and silicide 405. Furthermore, as shown in FIG. 13B, silicon oxide may be disposed on the insulating film 409 as an insulating film 618.
  • the insulating film 608 can be said to be a laminated film of an insulating film 409 using silicon nitride and an insulating film 618 using silicon oxide.
  • a hole 609 is formed for arranging a contact plug (conductive pattern 420).
  • the hole 609 can be formed by forming a photoresist at a predetermined position using a photolithography process and dry etching the insulating film 608 that is not covered with the photoresist, for example.
  • the technique for forming the hole 609 is to form a titanium film as a barrier metal 610, as shown in FIG. 12C.
  • the barrier metal 610 can be formed using a sputtering method or a CVD method.
  • heat treatment is performed.
  • silicide 404 titanium silicide
  • regions 410 and 412 regions 410 and 412
  • titanium silicide is not formed at the bottom of the hole 609 in the diffusion regions 308, 321 (regions 408, 421) where the silicide 405 has already been formed.
  • the hole 609 is filled with a conductive member 612 such as tungsten, and the above-described conductive pattern 420 is formed. After that, for example, multilayer wiring layers and the like are formed, and the light emitting device 101 is formed.
  • a conductive member 612 such as tungsten
  • the silicide 405 is formed using cobalt, but nickel may be used as described above. In this case, nickel is deposited instead of cobalt in the process described using FIG. 11C.
  • the metal used for the silicides 404, 405 is not limited to titanium, cobalt, and nickel, and other metals may be used for the silicides 404, 405, taking into account the diffusion coefficient with respect to silicon. It's okay to be hit.
  • the diffusion region functioning as the source region and drain region of the transistor connected to the light emitting element 200 is replaced with the diffusion region functioning as the source region and drain region of the transistor not connected to the light emitting element 200.
  • a silicide 404 is formed using a metal having a lower diffusion coefficient than the other regions. This reduces off-leakage current and suppresses a decrease in contrast. As a result, a light emitting device 101 with higher image quality can be obtained.
  • the light emitting device 101 does not necessarily need to be formed using the above-described manufacturing method or process order, and various process changes and changes are possible.
  • the above-described steps are merely illustrative of some embodiments to which the present invention can be applied, and do not preclude appropriate modifications and variations without departing from the spirit of the present invention.
  • the light emitting device 101 may include a pixel array 102 in which a plurality of pixels 103 are arranged, and a driving section for driving the light emitting element 200 such as a vertical scanning circuit 104 and a signal output circuit 105, which are arranged on one substrate. good.
  • a driving section for driving the light emitting element 200 such as a vertical scanning circuit 104 and a signal output circuit 105, which are arranged on one substrate.
  • all components of the light emitting device 101 may be arranged on one substrate.
  • the configuration of the light emitting device 101 is not limited to this.
  • the light emitting device 101 includes a substrate on which at least the light emitting element 200 of the pixel 103 is disposed, and a substrate on which a driving section for driving the light emitting element, such as a vertical scanning circuit 104 and a signal output circuit 105, is disposed. It may also have a configuration.
  • FIG. 15 shows an example of the circuit configuration of the pixel 103 of the light emitting device 101.
  • FIG. 15 shows a configuration example of the pixel 103 when the light emitting device 101 includes a plurality of substrates 511 and 521.
  • a drive transistor 201 and a reset transistor 204 are arranged on the substrate 511.
  • a light emission control transistor 202 and a write transistor 203 are arranged on the substrate 521.
  • Drive units such as the vertical scanning circuit 104 and the signal output circuit 105 may be arranged on the substrate 521, for example. Further, for example, driving units such as the vertical scanning circuit 104 and the signal output circuit 105 may be arranged on a substrate that is further different from the substrates 511 and 521.
  • a junction 518a is arranged in the current path between the drive transistor 201 arranged on the substrate 511 and the write transistor 203 arranged on the substrate 521.
  • a junction 518b is arranged in a current path between the drive transistor 201 arranged on the substrate 511 and the light emission control transistor 202 arranged on the substrate 521.
  • the gate electrode of the drive transistor 201 disposed on the substrate 511 is electrically connected to the bonding pad 513a via a conductive path (eg, a wiring pattern, a plug, etc.).
  • a diffusion region disposed on the substrate 521 and functioning as a drain region of the write transistor 203 is electrically connected to the bonding pad 523a via a conductive path (eg, a wiring pattern, a plug, etc.).
  • the bonding pad 513a and the bonding pad 523a are bonded to each other to form a bonding portion 518a.
  • a diffusion region functioning as a source region of the drive transistor 201 disposed on the substrate 511 is electrically connected to the bonding pad 513b via a conductive path (eg, a wiring pattern, a plug, etc.).
  • a diffusion region functioning as a drain region of the light emission control transistor 202 disposed on the substrate 521 is electrically connected to the bonding pad 523b via a conductive path (for example, a wiring pattern, a plug, etc.).
  • the bonding pad 513b and the bonding pad 523b are bonded to each other to form a bonding portion 518b.
  • the bonding pads 513 and 523 may each be made of copper (Cu).
  • the joint portion 518 can be a Cu--Cu joint.
  • the method of bonding the substrate 511 and the substrate 521 is not limited to Cu--Cu bonding. As long as signals can be exchanged between the substrate 511 and the substrate 521, the substrate 511 and the substrate 521 may be bonded by an appropriate method.
  • silicide 404 is disposed in the diffusion region functioning as the source region or drain region of the drive transistor 201 and reset transistor 204 disposed on the substrate 511. Further, silicide 405 may be disposed on the gate electrodes of the drive transistor 201 and the reset transistor 204.
  • the above-mentioned silicide protection 407 is not formed, and the gate electrode, source region, or drain region of the light emission control transistor 202 and write transistor 203 is not formed. Only silicide 405 may be disposed in the diffusion region that functions as a silicide.
  • a driving section such as the vertical scanning circuit 104 or the signal output circuit 105 is arranged on the substrate 521 as described above
  • silicide 404 may be formed on the substrate 511 including the gate electrode when a transistor is formed, and silicide 405 may be formed on the substrate 521 when a transistor is formed. Thereby, the silicide formation process is unified for each of the substrates 511 and 521, making it possible to improve productivity.
  • each component of the light emitting device 101 may be arranged on different substrates 511 and 521 depending on the type of silicide 404 and 405 arranged in the transistor.
  • the configuration other than this may be the same as, for example, the configuration shown in FIG. 4 described above, so a description of the similar configuration will be omitted.
  • an organic EL element is used as the light emitting element 200, but the present invention is not limited to this.
  • the light-emitting element 200 is suitable for general light-emitting devices using current-driven electro-optical elements (light-emitting elements), such as inorganic EL elements, LED elements, and semiconductor laser elements, whose emission brightness changes according to the value of current flowing through the element. It is possible to apply.
  • FIGS. 16 to 22A and 22B application examples in which the light emitting device 101 of the present embodiment is applied to display devices, photoelectric conversion devices, electronic devices, lighting devices, mobile objects, and wearable devices will be described using FIGS. 16 to 22A and 22B.
  • FIG. 16 is a schematic diagram showing an example of a display device using the light emitting device 101 of this embodiment.
  • the display device 1000 may include a touch panel 1003, a display panel 1005, a frame 1006, a circuit board 1007, and a battery 1008 between an upper cover 1001 and a lower cover 1009.
  • Flexible printed circuits FPCs 1002 and 1004 are connected to the touch panel 1003 and the display panel 1005.
  • Active elements such as transistors are arranged on the circuit board 1007.
  • the battery 1008 does not need to be provided unless the display device 1000 is a portable device, and even if it is a portable device, it does not need to be provided at this location.
  • the light emitting device 101 of this embodiment can be applied to the display panel 1005.
  • a display area of the light emitting device 101 functioning as a display panel 1005 is connected to and operates with active elements such as transistors arranged on a circuit board 1007.
  • a display device 1000 shown in FIG. 16 is a display section of a photoelectric conversion device (imaging device) that has an optical section having a plurality of lenses and an imaging element that receives light that has passed through the optical section and photoelectrically converts it into an electrical signal. May be used for.
  • the photoelectric conversion device may include a display unit that displays information acquired by the image sensor. Further, the display section may be a display section exposed to the outside of the photoelectric conversion device, or a display section disposed within the finder.
  • the photoelectric conversion device may be a digital camera or a digital video camera.
  • FIG. 17 is a schematic diagram showing an example of a photoelectric conversion device using the light emitting device 101 of this embodiment.
  • the photoelectric conversion device 1100 may include a viewfinder 1101, a rear display 1102, an operation unit 1103, and a housing 1104. Photoelectric conversion device 1100 may also be called an imaging device.
  • the light emitting device 101 of this embodiment can be applied to a viewfinder 1101 and a rear display 1102 that are display units. In this case, the light emitting device 101 may display not only images to be captured, but also environmental information, imaging instructions, and the like.
  • the environmental information may include the intensity of external light, the direction of external light, the moving speed of the subject, the possibility that the subject will be blocked by an object, and the like.
  • the light emitting device 101 including an organic light emitting material such as an organic EL element in the light emitting layer may be used for the viewfinder 1101 or the rear display 1102. This is because organic light-emitting materials have a fast response speed.
  • the light emitting device 101 using an organic light emitting material is more suitable than a liquid crystal display device for these devices where display speed is required.
  • the photoelectric conversion device 1100 has an optical section (not shown).
  • the optical section has a plurality of lenses, and forms an image on a photoelectric conversion element (not shown) housed in a housing 1104 that receives the light that has passed through the optical section.
  • the focus of the plural lenses can be adjusted by adjusting their relative positions. This operation can also be performed automatically.
  • the light emitting device 101 may be applied to a display section of an electronic device. In that case, it may have both a display function and an operation function.
  • Examples of mobile terminals include mobile phones such as smartphones, tablets, and head-mounted displays.
  • FIG. 18 is a schematic diagram showing an example of an electronic device using the light emitting device 101 of this embodiment.
  • Electronic device 1200 includes a display section 1201, an operation section 1202, and a housing 1203.
  • the housing 1203 may include a circuit, a printed circuit board including the circuit, a battery, and a communication section.
  • the operation unit 1202 may be a button or a touch panel type reaction unit.
  • the operation unit 1202 may be a biometric recognition unit that recognizes a fingerprint and performs unlocking and the like.
  • a mobile device having a communication section can also be called a communication device.
  • the light emitting device 101 of this embodiment can be applied to the display portion 1201.
  • FIG. 19A and 19B are schematic diagrams showing an example of a display device using the light emitting device 101 of this embodiment.
  • FIG. 19A shows a display device such as a television monitor or a PC monitor.
  • the display device 1300 has a frame 1301 and a display portion 1302.
  • the light emitting device 101 of this embodiment can be applied to the display portion 1302.
  • the display device 1300 may include a base 1303 that supports the frame 1301 and the display portion 1302.
  • the base 1303 is not limited to the form shown in FIG. 19A.
  • the lower side of the picture frame 1301 may also serve as the base 1303.
  • the frame 1301 and the display portion 1302 may be curved.
  • the radius of curvature may be greater than or equal to 5000 mm and less than or equal to 6000 mm.
  • FIG. 19B is a schematic diagram showing another example of a display device using the light emitting device 101 of this embodiment.
  • the display device 1310 in FIG. 19B is configured to be foldable, and is a so-called foldable display device.
  • the display device 1310 includes a first display section 1311, a second display section 1312, a housing 1313, and a bending point 1314.
  • the light emitting device 101 of this embodiment can be applied to the first display section 1311 and the second display section 1312.
  • the first display section 1311 and the second display section 1312 may be one seamless display device.
  • the first display section 1311 and the second display section 1312 can be separated at a bending point.
  • the first display section 1311 and the second display section 1312 may each display different images, or the first display section and the second display section may display one image.
  • FIG. 20 is a schematic diagram showing an example of a lighting device using the light emitting device 101 of this embodiment.
  • the lighting device 1400 may include a housing 1401, a light source 1402, a circuit board 1403, an optical film 1404, and a light diffusion section 1405.
  • the light emitting device 101 of this embodiment can be applied to the light source 1402.
  • the optical film 1404 may be a filter that improves the color rendering properties of the light source.
  • the light diffusion unit 1405 can effectively diffuse the light from a light source, such as when lighting up, and can deliver the light to a wide range. If necessary, a cover may be provided on the outermost side.
  • the illumination device 1400 may include both the optical film 1404 and the light diffusion section 1405, or may include only one of them.
  • the lighting device 1400 is, for example, a device that illuminates a room.
  • the lighting device 1400 may emit white, neutral white, or any other color from blue to red. It may have a dimming circuit to dim them.
  • the lighting device 1400 may include a power supply circuit connected to the light emitting device 101 that functions as a light source 1402.
  • the power supply circuit is a circuit that converts alternating current voltage to direct current voltage.
  • white has a color temperature of 4200K
  • neutral white has a color temperature of 5000K.
  • the lighting device 1400 may include a color filter.
  • the lighting device 1400 may include a heat radiation section.
  • the heat dissipation section radiates heat within the device to the outside of the device, and may be made of metal with high specific heat, liquid silicon, or the like.
  • FIG. 21 is a schematic diagram of an automobile having a tail lamp, which is an example of a vehicle lamp using the light emitting device 101 of this embodiment.
  • the automobile 1500 may have a tail lamp 1501, and the tail lamp 1501 may be turned on when a brake operation or the like is performed.
  • the light emitting device 101 of this embodiment may be used as a headlamp as a vehicle lamp.
  • a car is an example of a moving object, and the moving object may be a ship, a drone, an aircraft, a railway vehicle, an industrial robot, or the like.
  • the moving body may include a body and a light provided therein. The light may indicate the current position of the aircraft.
  • the light emitting device 101 of this embodiment can be applied to the tail lamp 1501.
  • the tail lamp 1501 may include a protection member that protects the light emitting device 101 functioning as the tail lamp 1501.
  • the protective member may be made of any material as long as it has a certain degree of strength and is transparent, but may be made of polycarbonate or the like. Further, the protective member may be made by mixing furandicarboxylic acid derivatives, acrylonitrile derivatives, etc. with polycarbonate.
  • the automobile 1500 may have a vehicle body 1503 and a window 1502 attached to it.
  • the window may be a window for checking the front and rear of the automobile, or may be a transparent display.
  • the light emitting device 101 of this embodiment may be used for the transparent display. In this case, constituent materials such as electrodes included in the light emitting device 101 are made of transparent members.
  • the light emitting device 101 can be applied to a system that can be worn as a wearable device, such as smart glasses, a head mounted display (HMD), or a smart contact.
  • An imaging display device used in such an application example includes an imaging device capable of photoelectrically converting visible light and a light emitting device capable of emitting visible light.
  • FIG. 22A illustrates eyeglasses 1600 (smart glasses) according to one application example.
  • An imaging device 1602 such as a CMOS sensor or a SPAD is provided on the front side of the lens 1601 of the glasses 1600.
  • the light emitting device 101 of this embodiment is provided on the back side of the lens 1601.
  • the glasses 1600 further include a control device 1603.
  • the control device 1603 functions as a power source that supplies power to the imaging device 1602 and the light emitting device 101 according to each embodiment. Further, the control device 1603 controls the operations of the imaging device 1602 and the light emitting device 101.
  • An optical system for condensing light onto an imaging device 1602 is formed in the lens 1601.
  • FIG. 22B illustrates glasses 1610 (smart glasses) according to one application.
  • the glasses 1610 include a control device 1612, and an imaging device corresponding to the imaging device 1602 and a light emitting device 101 are mounted on the control device 1612.
  • the lens 1611 has an imaging device in the control device 1612 and an optical system for projecting light emitted from the light emitting device 101, and an image is projected onto the lens 1611.
  • the control device 1612 functions as a power source that supplies power to the imaging device and the light emitting device 101, and controls the operation of the imaging device and the light emitting device 101.
  • the control device 1612 may include a line-of-sight detection unit that detects the wearer's line of sight. Infrared rays may be used to detect line of sight.
  • the infrared light emitting unit emits infrared light to the eyeballs of the user who is gazing at the displayed image.
  • a captured image of the eyeball is obtained by detecting the reflected light of the emitted infrared light from the eyeball by an imaging section having a light receiving element.
  • the user's line of sight with respect to the displayed image is detected from the captured image of the eyeball obtained by infrared light imaging.
  • Any known method can be applied to line of sight detection using a captured image of the eyeball.
  • a line of sight detection method based on a Purkinje image by reflection of irradiated light on the cornea can be used.
  • line of sight detection processing is performed based on the pupillary corneal reflex method.
  • the user's line of sight is detected by calculating a line of sight vector representing the direction (rotation angle) of the eyeball based on the pupil image and Purkinje image included in the captured image of the eyeball. Ru.
  • the light emitting device 101 includes an imaging device having a light receiving element, and may control a display image based on user's line-of-sight information from the imaging device.
  • the light emitting device 101 determines a first viewing area that the user gazes at and a second viewing area other than the first viewing area based on the line of sight information.
  • the first viewing area and the second viewing area may be determined by the control device of the light emitting device 101, or may be determined by an external control device and may be received.
  • the display resolution of the first viewing area may be controlled to be higher than the display resolution of the second viewing area. That is, the resolution of the second viewing area may be lower than that of the first viewing area.
  • the display area has a first display area and a second display area different from the first display area, and an area with a higher priority is determined from the first display area and the second display area based on the line of sight information. be done.
  • the first display area and the second display area may be determined by the control device of the light emitting device 101, or may be determined by an external control device.
  • the resolution of areas with high priority may be controlled to be higher than the resolution of areas other than areas with high priority. In other words, the resolution of an area with a relatively low priority may be lowered.
  • AI may be used to determine the first viewing area and the area with high priority.
  • AI is a model configured to estimate the angle of line of sight and the distance to the object in front of the line of sight from the image of the eyeball, using the image of the eyeball and the direction in which the eyeball was actually looking in the image as training data. It's good to be there.
  • the AI program may be included in the light emitting device 101, the imaging device, or an external device. If the external device has it, it is transmitted to the light emitting device 101 via communication.
  • display control When display control is performed based on visual detection, it can be preferably applied to smart glasses that further include an imaging device that captures images of the outside. Smart glasses can display captured external information in real time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

基板に、発光素子と、前記発光素子を動作させるための複数のトランジスタと、を含む画素が配された発光装置であって、前記複数のトランジスタは、前記発光素子に接続されたソース領域またはドレイン領域を有する第１トランジスタと、前記発光素子に接続されていないソース領域およびドレイン領域を有する第２トランジスタと、を含み、前記第１トランジスタの前記ソース領域または前記ドレイン領域として機能する第１拡散領域に、第１シリサイドが配され、前記第２トランジスタの前記ソース領域または前記ドレイン領域として機能する第２拡散領域に、第２シリサイドが配され、前記第１シリサイドに含まれる金属のシリコンへの拡散係数が、前記第２シリサイドに含まれる金属のシリコンへの拡散係数よりも小さい。

Description

発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
　本発明は、発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体に関するものである。
　有機エレクトロルミネッセンス（ＥＬ）素子などの自発光素子を用いた発光装置の画素の高精細化に伴って、画素に配される発光素子を動作させるためのトランジスタが小型化され、トランジスタのオフリーク電流が増加する。特許文献１には、駆動トランジスタのゲートに接続されるスイッチングトランジスタのリーク電流を起因とする駆動電流の変動を抑制するために、スイッチングトランジスタのＬＤＤ長を駆動トランジスタのＬＤＤ長よりも長くすることが示されている。
特開２００８－２８１６７１号公報
　トランジスタの小型化に伴うオフリーク電流の増加要因の１つとして、ウェルとトランジスタのソース、ドレインとして機能する拡散領域（高濃度領域）との間のＰＮ接合部における接合リークの増加が挙げられる。拡散領域が発光素子に接続されているトランジスタにおいてリーク電流が増加すると、リーク電流が発光素子に流れ込んでしまい、コントラストが低下するなど画質が低下してしまう。
　本発明は、画質の低下を抑制するのに有利な技術を提供することを目的とする。
　上記課題に鑑みて、本発明の実施形態に係る発光装置は、基板に、発光素子と、前記発光素子を動作させるための複数のトランジスタと、を含む画素が配された発光装置であって、前記複数のトランジスタは、前記発光素子に接続されたソース領域またはドレイン領域を有する第１トランジスタと、前記発光素子に接続されていないソース領域およびドレイン領域を有する第２トランジスタと、を含み、前記第１トランジスタの前記ソース領域または前記ドレイン領域として機能する第１拡散領域に、第１シリサイドが配され、前記第２トランジスタの前記ソース領域または前記ドレイン領域として機能する第２拡散領域に、第２シリサイドが配され、前記第１シリサイドに含まれる金属のシリコンへの拡散係数が、前記第２シリサイドに含まれる金属のシリコンへの拡散係数よりも小さいことを特徴とする。
　本発明によれば、画質の低下を抑制するのに有利な技術を提供することができる。
　本発明のその他の特徴及び利点は、添付図面を参照とした以下の説明により明らかになるであろう。なお、添付図面においては、同じ若しくは同様の構成には、同じ参照番号を付す。
　
　添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。
本実施形態にかかる発光装置の構成例を示す図。 図１の発光装置の画素の構成例を示す図。 図２の画素のトランジスタの配置例を示す上面図。 図３のＡ－Ａ’間の断面図。 図３のＡ－Ａ’間の断面図。 図１の発光装置の駆動部のトランジスタの構成例を示す断面図。 図３のＡ－Ａ’間の断面図。 図２の画素のトランジスタの配置例を示す上面図。 図６のＢ－Ｂ’間の断面図。 図３のＡ－Ａ’間の断面図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の製造方法を説明する図。 図１の発光装置の画素の構成例を示す図。 本実施形態の発光装置を用いた表示装置の一例を示す図。 本実施形態の発光装置を用いた光電変換装置の一例を示す図。 本実施形態の発光装置を用いた電子機器の一例を示す図。 本実施形態の発光装置を用いた表示装置の一例を示す図。 本実施形態の発光装置を用いた表示装置の一例を示す図。 本実施形態の発光装置を用いた照明装置の一例を示す図。 本実施形態の発光装置を用いた移動体の一例を示す図。 本実施形態の発光装置を用いたウェアラブルデバイスの一例を示す図。 本実施形態の発光装置を用いたウェアラブルデバイスの一例を示す図。
　以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
　図１～図１５を参照して、本開示の実施形態による発光装置について説明する。図１は、本実施形態における発光装置１０１の構成例を示す概略図である。発光装置１０１は、画素アレイ１０２と、画素アレイ１０２の周辺に配置された駆動部と、を含む。画素アレイ１０２には、行列状に２次元配置された複数の画素１０３が配されている。画素１０３は、詳細は後述するが、基板に形成された、発光素子と、発光素子を動作させるための複数のトランジスタと、を含む。
　駆動部は、画素１０３を駆動するための回路である。例えば、駆動部は、垂直走査回路１０４、信号出力回路１０５を含む。画素アレイ１０２において、行方向に沿って、走査線１０６が、画素行ごとに配されている。また、列方向に沿って、信号線１０７が、画素列ごとに配されている。
　走査線１０６は、垂直走査回路１０４において、対応する行の出力端に接続されている。また、信号線１０７は、信号出力回路１０５の出力端に接続されている。垂直走査回路１０４は、画素アレイ１０２に配されたそれぞれの画素１０３への映像信号の書込み時において、走査線１０６に書込み制御信号を供給する。信号出力回路１０５は、外部から供給されるデジタルの表示データに応じた電圧を有する輝度信号を出力する。
　図２は、発光装置１０１が備える画素１０３の構成例を示す回路図である。図２に示されるように、画素１０３は、発光素子２００、発光素子を動作させるための複数のトランジスタと、を含む。発光素子２００は、陽極と陰極との電極間に発光層を含む有機層を有する。発光素子２００は、有機エレクトロルミネッセンス（ＥＬ）素子であってもよい。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層、電荷発生層のうち１つ以上を適宜、備えていてもよい。
　画素１０３には、発光素子を動作させるための複数のトランジスタとして、駆動トランジスタ２０１と書込みトランジスタ２０３とが配される。さらに、図２に示される構成において、複数のトランジスタとして、発光制御トランジスタ２０２とリセットトランジスタ２０４とが、配されている。また、画素１０３には、２つの静電容量２０５、２０６が配されている。画素１０３には、電源電位Ｖｄｄおよび電源電位Ｖｓｓが供給される。
　画素１０３に配される４つのトランジスタは、それぞれＭＯＳＦＥＴでありうる。それぞれのトランジスタを制御するための制御信号は、３つの走査線１０６ａ、１０６ｂ、１０６ｃを介して、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４のゲート電極にそれぞれ入力される。信号線１０７は、書込みトランジスタ２０３のソース領域に接続され、書込みトランジスタ２０３がＯＮ状態（導通状態）になると、信号線１０７の電圧値が、駆動トランジスタ２０１のゲート電極に入力される。この信号電圧に依存して駆動トランジスタ２０１のソース領域とドレイン領域との間の電流値が決まり、発光素子２００の発光輝度が制御される。
　駆動トランジスタ２０１のドレイン領域は、発光素子２００のアノードとリセットトランジスタ２０４のソース領域とに接続されている。リセットトランジスタ２０４がＯＮ状態である場合、発光素子２００には電流が流れず、発光しない。また、発光素子２００のカソードとリセットトランジスタ２０４のドレイン領域とは同電位（電源電位Ｖｓｓ）である。
　電源電位Ｖｓｓは、例えば、グランド電位であってもよい。電源電位Ｖｄｄは、電源電位Ｖｓｓに対して、例えば、１０Ｖの電位差があってもよい。しかしながら、電源電位Ｖｄｄおよび電源電位Ｖｓｓは、これに限られることはない。電源電位Ｖｄｄおよび電源電位Ｖｓｓの設定は、発光素子２００の変換特性（発光特性）によって、適宜、決定されるものである。
　図３に、本実施形態における発光素子２００を動作させるために画素１０３に配されるトランジスタの上面図が示されている。駆動トランジスタ２０１には、ゲート電極３１１、ソース領域として機能する拡散領域３１０（拡散領域は、高濃度領域とも呼ばれうる。）、ドレイン領域として機能する拡散領域３１２を含む。発光制御トランジスタ２０２は、ゲート電極３０９、ソース領域として機能する拡散領域３０８を含む。拡散領域３０８は、電源電位Ｖｄｄに接続される。図２に示される回路において、発光制御トランジスタ２０２のドレイン領域は、駆動トランジスタ２０１のソース領域と電気的に接続されており、駆動トランジスタ２０１のソース領域として機能する拡散領域３１０として配されている。リセットトランジスタ２０４は、ゲート電極３１３、ドレイン領域として機能する拡散領域３１４を含む。拡散領域３１４は、電源電位Ｖｓｓに接続される。図２に示される回路において、駆動トランジスタ２０１のドレイン領域は、リセットトランジスタ２０４のソース領域と電気的に接続されており、駆動トランジスタ２０１のドレイン領域として機能する拡散領域３１２として配されている。書込みトランジスタ２０３は、ゲート電極３１６、ソース領域として機能する拡散領域３１７、ドレイン領域として機能する拡散領域３１５を含む。書込みトランジスタ２０３のドレイン領域として機能する拡散領域３１５と駆動トランジスタ２０１のゲート電極３１１とは、図２に示されるように電気的に接続されており、図３に示される構成では、導電パターン３１８によって導通される。
　図３は、半導体の基板の上面図であるため、図２の回路図に示される結線がすべて描かれていない。しかしながら、基板上に配された上述のそれぞれのトランジスタの上には、配線層が積層され、配線パターンおよびコンタクトプラグなどによって、図２に示されるような回路が実現される。
　図４は、図３に示されるＡ―Ａ’間の断面図である。本実施形態において、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４は、それぞれＰＭＯＳトランジスタによって構成されているとして以下、説明を行う。しかしながら、これに限られることはなく、それぞれのトランジスタの導電型に応じて、以下の構成は、適宜、調整されればよい。
　本実施形態において、単結晶のＰ型のシリコンの基板４０１の上面側に、Ｎ型のウェル層４０２が配される。ウェル層４０２には、上述の駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４が配される。ウェル層４０２は、電源電位Ｖｄｄに電気的に接続される。ドレイン領域または拡散領域として機能する拡散領域を共有しないトランジスタ間は、絶縁分離構造４０３によって電気的に分離される。図４に示される構成において、絶縁分離構造４０３としてＳＴＩ構造が示されているが、これに限られることはなく、適当な構造によって電気的に分離されればよい。本実施形態において、絶縁分離構造４０３として用いられるＳＴＩ構造は、酸化シリコンによって形成され、Ｎ型のウェル層４０２の表面から深さ方向に例えば０．２μｍから１．０μｍの範囲で形成することができる。駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４は、ウェル層４０２の表面上に形成された薄い絶縁膜上にポリシリコンのゲート電極３１１、３０９、３１６、３１３をそれぞれ備える。駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４に配される拡散領域３１０、３１２、３０８、３１５、３１７、３１４は、Ｐ型の拡散領域であり、上述の配線層に配された配線パターンとはコンタクトプラグなどを用いて、適宜、電気的に接続されている。
　図４に示される構成において、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４は、それぞれＬＤＤ構造（領域４０６）を備えている。換言すると、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４は、ゲート電極のサイドウォール下部からソース領域またはドレイン領域の側に延在したいわゆるオフセット構造を有している。つまり、駆動トランジスタ２０１の拡散領域３１０、３１２は、領域４１０、４１２と、領域４１０、４１２と駆動トランジスタ２０１のチャネル領域との間に配された領域４１０、４１２よりも不純物濃度が低い領域４０６と、を含む。発光制御トランジスタ２０２の拡散領域３０８は、領域４０８と、領域４０８と発光制御トランジスタ２０２のチャネル領域との間に配された領域４０８よりも不純物濃度が低い領域４０６と、を含む。書込みトランジスタ２０３の拡散領域３１５、３１７は、領域４１５、４１７と、領域４１５、４１７と書込みトランジスタ２０３のチャネル領域との間に配された領域４１５、４１７よりも不純物濃度が低い領域４０６と、を含む。リセットトランジスタ２０４の拡散領域３１４は、領域４１４と、領域４１４とリセットトランジスタ２０４のチャネル領域との間に配された領域４１４よりも不純物濃度が低い領域４０６と、を含む。しかしながら、これに限られることはなく、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４のうち一部のトランジスタがＬＤＤ構造を有していてもよい。また、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４がＬＤＤ構造を有していなくてもよい。
　本実施形態における発光装置１０１は、以下のように駆動される。走査線１０６ａを介した走査信号は、配線パターンを介して発光制御トランジスタ２０２のゲート電極３０９を制御する。発光制御トランジスタ２０２がＯＮ状態のとき、駆動トランジスタ２０１のソース領域として機能する拡散領域３１０に電源電位Ｖｄｄが印加される。走査線１０６ｂを介した走査信号は、配線パターンを介して書込みトランジスタ２０３のゲート電極３１６を制御する。書込みトランジスタ２０３がＯＮ状態のとき、書込みトランジスタ２０３のドレイン領域として機能する拡散領域３１５と駆動トランジスタ２０１のゲート電極３１１に信号線１０７を介した信号電位が印加される。書込みトランジスタ２０３は、駆動トランジスタ２０１とはＳＴＩ構造で絶縁されているため、書込みトランジスタ２０３のドレイン領域として機能する拡散領域３１５と駆動トランジスタ２０１のゲート電極３１１とは、上述の導電パターン３１８を介して接続されている。駆動トランジスタ２０１のゲート電極３１１の電位によって駆動トランジスタ２０１のドレイン領域として機能する拡散領域３１２への電流、つまり、発光素子２００のアノードに流れる電流が制御され、発光素子２００の発光輝度が決まる。走査線１０６ｃを介した走査信号は、配線パターンを介してリセットトランジスタ２０４のゲート電極３１３を制御する。リセットトランジスタ２０４がＯＮ状態のとき、リセットトランジスタのソース領域として機能する拡散領域３１２に導通しているアノードが電源電圧Ｖｓｓになる。発光素子２００のカソードには、すべての画素１０３において同じ電源電位Ｖｓｓが供給されている。したがって、リセットトランジスタ２０４がＯＮ状態のとき、発光素子２００のアノードとカソードとの間の電位差が小さくなり、発光が停止する。
　ここで、トランジスタの小型化などによって、駆動トランジスタ２０１のＯＦＦ状態（非導通状態）のとき、駆動トランジスタ２０１の拡散領域３１２の電位とＮ型のウェル層４０２の電位との電位差による電界に起因するオフリーク電流が増加してしまう可能性がある。また、駆動トランジスタ２０１の拡散領域３１０と拡散領域３１２との間のオフリーク電流が増加してしまう可能性がある。これらのような場合、駆動トランジスタ２０１がＯＦＦ状態であるにもかかわらず、発光素子２００に電流が流れ、発光素子２００が発光してしまいコントラストが低下してしまう可能性がある。
　そこで、本実施形態において、図４に示されるように、画素１０３に配されるトランジスタによって、拡散領域に配されるシリサイドを構成する金属を異ならせている。より具体的には、画素１０３に配される複数のトランジスタは、発光素子２００に接続されたソース領域またはドレイン領域を有する第１トランジスタと、発光素子２００に接続されていないソース領域およびドレイン領域を有する第２トランジスタと、を含んでいる。本実施形態において、駆動トランジスタ２０１およびリセットトランジスタ２０４が、第１トランジスタに該当する。また、発光制御トランジスタ２０２および書込みトランジスタ２０３が、第２トランジスタに該当する。駆動トランジスタ２０１およびリセットトランジスタ２０４のソース領域またはドレイン領域として機能する拡散領域３１０、３１２、３１４に、シリサイド４０４が配されている。発光制御トランジスタ２０２および書込みトランジスタ２０３のソース領域またはドレイン領域として機能する拡散領域３０８、３１５、３１７に、シリサイド４０５が配されている。シリサイド４０５は、発光制御トランジスタ２０２および書込みトランジスタ２０３のソース領域またはドレイン領域として機能する拡散領域３０８、３１５、３１７のうち、駆動トランジスタ２０１およびリセットトランジスタ２０４と共有しない拡散領域に配されうる。また、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４のそれぞれゲート電極３１１、３０９、３１３、３１６には、シリサイド４０５が配されている。シリサイド４０４、４０５は、シリサイドプロテクション４０７が存在しないゲート電極、ドレイン領域、および、ソース領域に形成されている。シリサイドプロテクション４０７として、例えば、シリコン酸化膜が用いられる。本実施形態において、発光制御トランジスタ２０２と発光素子２００との間に駆動トランジスタ２０１が配されているが、例えば、駆動トランジスタ２０１と発光素子２００との間に発光制御トランジスタ２０２が配される場合がある。その場合、発光制御トランジスタ２０２のソース領域またはドレイン領域として機能する拡散領域にシリサイド４０４が配される。また、駆動トランジスタ２０１のソース領域またはドレイン領域として機能する拡散領域のうち発光制御トランジスタ２０２と共有しない拡散領域にシリサイド４０５が配される。
　ここで、シリサイド４０４に含まれる金属のシリコンへの拡散係数が、シリサイド４０５に含まれる金属のシリコンへの拡散係数よりも小さくなるように、シリサイド４０４、４０５の材料が選択される。例えば、シリサイド４０４が、チタン（Ｔｉ）を含み、シリサイド４０５が、コバルト（Ｃｏ）またはニッケル（Ｎｉ）を含んでいてもよい。したがって、シリサイド４０４が、チタンシリサイドであってもよく、シリサイド４０５が、コバルトシリサイドまたはニッケルシリサイドであってもよい。
　本実施形態において、駆動トランジスタ２０１およびリセットトランジスタ２０４のソース領域またはドレイン領域として機能する拡散領域３１０、３１２、３１４には、シリサイド４０４が配され、シリサイド４０５は配されていない。拡散領域３１０、３１２、３１４にシリサイド４０５が存在する場合、シリサイド４０５を構成する金属は拡散係数が、シリサイド４０４を構成する金属よりも大きいため、金属原子がＮ型のウェル層４０２とＰ型の拡散領域３１０、３１２、３１４の空乏層近傍にまでより容易に到達しうる。また、図示されていないが、拡散領域３１０、３１２、３１４と絶縁分離構造４０３との境界でも金属原子が拡散しシリサイドの成長が加速しうる。これらの要因によって、オフリーク電流が増加して発光素子２００が発光してしまい、発光装置１０１のコントラストの低下を招く可能性がある。
　それに対して、本実施形態では、シリサイド４０４に拡散係数が小さい金属を用いることによって、駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４中へのシリサイド４０４からの金属の拡散が抑えられる。その結果、駆動トランジスタ２０１の拡散領域３１２とウェル層４０２との空乏層中へ混入する金属が減少し、金属の準位を介したオフリーク電流を抑えることができる。
　また、本実施形態において、拡散領域３１０、３１２、３１４を覆うようにシリサイドプロテクション４０７として絶縁膜が配され、シリサイドプロテクション４０７には、シリサイド４０４を露出させる開口部が設けられており、開口部に、シリサイド４０４に接する導電パターン４２０が配されている。この構造は、拡散領域３１０、３１２、３１４上にシリサイドプロテクション４０７を形成後、開口部を設け、接続配線パターンのバリアメタルとして用いられるＴｉをアニールすることでシリサイド４０４を形成できる。つまり、基板のうち画素１０３が配された面に対する正射影において、シリサイド４０４が、導電パターン４２０のうちシリサイドプロテクション４０７に設けられた開口部に配された部分に重なるように配される。換言すると、シリサイド４０４は、導電パターン４２０のほぼ底部にのみ形成される。そのため、シリサイド４０４とＬＤＤ構造を形成するための領域４０６とは、互いに接していない。一方、発光制御トランジスタ２０２および書込みトランジスタ２０３の拡散領域３０８、３１５、３１７には、シリサイド４０５を介して導電パターン４２０が接続されている。このシリサイド４０５は、図４に示されるように、導電パターン４２０の底部だけでなく、拡散領域３０８、３１５、３１７の広い範囲に形成されている。そのため、基板のうち画素１０３が配された面に対する正射影において、シリサイド４０４が配された面積を導電パターン４２０とシリサイド４０４とが接する部分の面積で除した値が、シリサイド４０５が配された面積を導電パターン４２０とシリサイド４０５とが接する部分の面積で除した値よりも小さくなっている。また、シリサイド４０５とＬＤＤ構造を形成するための領域４０６とは、発光制御トランジスタ２０２および書込みトランジスタ２０３においても、互いに接していなくてもよい。
　このような構成によって、駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４において、導電パターン４２０の底部に配されたシリサイド４０４からのＬＤＤ構造の領域４０６への金属拡散が抑えられる。それによって、領域４０６近傍に形成される空乏層中へ混入する金属が減少し、ソース領域とドレイン領域との間のオフリーク電流も減少しうる。また、この効果によって、シリサイド４０４と領域４０６との距離を短くすることもできる。すなわち、コントラスト低下を抑制しつつ、より微細で高精細な画素１０３を得ることもできる。
　また、本実施形態の構成において、発光素子２００へのオフリーク電流の流入に寄与しない発光制御トランジスタ２０２および書込みトランジスタ２０３の拡散領域３０８、３１５、３１７にシリサイド４０５を配する。シリサイド４０５に用いられるコバルトシリサイドやニッケルシリサイドは、シリサイド４０４に用いられるチタンシリサイドと比較して、安定して低抵抗に形成することができる。また、上述のように、拡散領域３０８、３１５、３１７の広い領域にもシリサイド４０５を配することによって、電流が流れるソース領域、ドレイン領域の横方向の抵抗を抑えることができる。換言すると、発光制御トランジスタ２０２および書込みトランジスタ２０３の拡散領域３０８、３１５、３１７のシート抵抗値を抑制することができる。
　ここで、拡散領域３０８、３１５、３１７にシリサイド４０５が配される発光制御トランジスタ２０２および書込みトランジスタ２０３において、図５に示されるように、シリサイドプロテクション４０７が配されていなくてもよい。例えば、図２に示されるような、発光制御トランジスタ２０２および書込みトランジスタ２０３が配される領域１０９において、シリサイドプロテクション４０７が設けられていなくてもよい。シリサイドプロテクション４０７は、駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４およびゲート電極３１１、３１３に対応する開口部よりも広い開口部を、領域１０９に対応するように備えていてもよい。図５に示される構成において、シリサイド４０５とＬＤＤ構造を形成するための領域４０６とは、発光制御トランジスタ２０２および書込みトランジスタ２０３において、互いに接していてもよい。
　また、垂直走査回路１０４、信号出力回路１０５を含む駆動部においても、図６に示されるように、シリサイドプロテクション４０７が配されず、ゲート電極４５３および拡散領域４５２の表面の全体にシリサイド４０５が配されていてもよい。例えば、図１に示されるような、垂直走査回路１０４および信号出力回路１０５が配される領域１０８において、シリサイドプロテクション４０７が設けられていなくてもよい。図６には、ゲート電極４５３および拡散領域４５２をそれぞれ備えるＰＭＯＳトランジスタ４５１が示されている。しかしながら、これに限られることはなく、垂直走査回路１０４、信号出力回路１０５には、ＮＭＯＳトランジスタも同様に配され、例えば、ＰＭＯＳトランジスタとＣＭＯＳ回路を構成していてもよい。ＮＭＯＳトランジスタに対しても、図６に示されるように、シリサイド４０５がゲート電極および拡散領域の露出する表面の全体を覆うように配されていてもよい。上述のように、シリサイド４０５に用いられるコバルトシリサイドやニッケルシリサイドは、安定して低抵抗に形成することができる。また、拡散領域４５２の広い領域にシリサイド４０５を配することによって、電流が流れるソース領域、ドレイン領域の横方向の抵抗を抑えることができる。それによって、垂直走査回路１０４、信号出力回路１０５を含む駆動部に配されたトランジスタ４５１のシート抵抗値などを抑制し、トランジスタ４５１の電流駆動能力を向上させることができる。
　このように、シリサイド４０４、４０５に用いられる金属を変更することによって、ソース領域またはドレイン領域が発光素子２００に接続される駆動トランジスタ２０１およびリセットトランジスタ２０４のオフリーク電流を抑制しつつ、発光制御トランジスタ２０２および書込みトランジスタ２０３の駆動能力は高く保つ。これによって、画素１０３の応答速度を保ちつつコントラストの低下を抑制することができる。つまり、応答速度に優れ、かつ、画質の低下が抑制された発光装置１０１を得ることが可能になる。
　次いで、図７を用いて、発光装置１０１の構成の変形例について説明する。図７は、図３に示されるＡ―Ａ’間の断面図である。図４に示される断面図と比較して、駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４が、領域４１０、４１２、４１４と、領域４１２とシリサイド４０４との間に配された領域５０１と、を含む。Ｐ型の領域４１０、４１２、４１４の不純物濃度は、Ｐ型の領域５０１の不純物濃度よりも低い。これ以外の構成は、上述の図４に示される構成と同様であってもよいため、同様の構成については説明を省略する。
　図７に示される構成において、発光制御トランジスタ２０２および書込みトランジスタ２０３の拡散領域３０８、３１５、３１７には、不純物濃度が領域４０８、４１５、４１７よりも高いＰ型の領域５０１は配されていない。しかしながら、これに限られることはなく、領域４０８、４１５、４１７とシリサイド４０５との間に、領域５０１が配されていてもよい。また、同様に、ゲート電極３０９、３１１、３１３、３１６においても、領域５０１に相当する領域が配されていてもよい。また、本実施形態では、上述のようにＰ型トランジスタを用いて説明しているが、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４にＮ型トランジスタが用いられてもよい。その場合、領域５０１は、Ｎ型になる。
　本実施形態において、領域４１０、４１２、４１４の不純物濃度は、拡散領域３０８、３１５、３１７の領域４０８、４１５、４１７の不純物濃度よりも低くなるように形成される。これによって、拡散領域３１０、３１２、３１４において、領域４１０、４１２、４１４とＮ型のウェル層４０２との間に発生する空乏層中の電界強度が緩和され、オフリーク電流を抑制することができる。また、このとき、領域４０６の不純物濃度は、領域４１０、４１２、４１４の不純物濃度よりも低くてもよい。さらに、駆動トランジスタ２０１およびリセットトランジスタ２０４に配される領域４０６の不純物濃度が、発光制御トランジスタ２０２および書込みトランジスタ２０３に配される領域４０６の不純物濃度より低くしてもよい。それによって、さらに、駆動トランジスタ２０１およびリセットトランジスタ２０４におけるオフリーク電流を低減することができる。
　駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４の領域４１０、４１２、４１４の不純物濃度を低くした場合、シリサイド４０４とシリコンとの仕事関数差が大きくなる。結果として、シリサイド４０４と拡散領域３１０、３１２、３１４（領域４１０、４１２、４１４）との間の接触抵抗が大きくなってしまう。そこで、シリサイド４０４と接する領域５０１が、１×１０１８ａｔｏｍｓ／ｃｍ３以上の高濃度のＰ型の不純物層になるように、選択的に不純物の注入を行う。それによって、拡散領域３１０、３１２、３１４とシリサイド４０４との間の接触抵抗を抑制することができる。領域５０１は、シリサイド４０４と接する部分に選択的に形成される。そのため、駆動トランジスタ２０１およびリセットトランジスタ２０４のゲート電極３１１、３１３近傍の拡散領域３１０、３１２（領域４１０、４１２）の不純物濃度の上昇を抑えられる。それによって、駆動トランジスタ２０１およびリセットトランジスタ２０４のソース領域とドレイン領域との間のオフリーク電流を抑えることができる。
　図７に示される構成において、図４に示される構成よりも発光素子２００のアノードへ流れるオフリーク電流をさらに減少させることができる。それによって、発光装置１０１のコントラスト低下を抑制しつつ、駆動トランジスタ２０１およびリセットトランジスタ２０４において、低いコンタクト抵抗を得ることができる。つまり、駆動トランジスタ２０１およびリセットトランジスタ２０４の駆動能力を向上させることができる。結果として、さらに応答速度に優れ、かつ、画質の低下が抑制された発光装置１０１を得ることが可能になる。
　次に、図８、図９を用いて、図３、図４に示される発光装置１０１の変形例について説明する。図８は、発光装置１０１が備える画素１０３の構成例を示す回路図である。図９は、図８のＢ－Ｂ’間の断面図である。
　本実施形態において、駆動トランジスタ２０１と発光制御トランジスタ２０２とが、ＳＴＩ構造を用いた絶縁分離構造４０３によって分離されている。それによって、ドレイン領域を駆動トランジスタ２０１のソース領域と共有していた発光制御トランジスタ２０２に、ドレイン領域として機能する独立した拡散領域３２１が配される。ソース領域またはドレイン領域が発光素子２００に接続されない発光制御トランジスタ２０２の拡散領域３２１には、シリサイド４０５が配されている。図８、図９に示されるように、電気的に接続されている駆動トランジスタ２０１の拡散領域３１０と発光制御トランジスタ２０２の拡散領域３２１との間に、絶縁分離構造４０３が配されている。そのため、図８に示されるように、駆動トランジスタ２０１の拡散領域３１０と発光制御トランジスタ２０２の拡散領域３２１とは、導電パターン３１９によって接続される。これ以外の構成は、上述の図３、図４に示される構成と同様であってもよいため、同様の構成については説明を省略する。
　図９の断面図に示されるように、駆動トランジスタ２０１およびリセットトランジスタ２０４と、発光制御トランジスタ２０２と、が絶縁分離構造４０３によって電気的に分離される。また、駆動トランジスタ２０１およびリセットトランジスタ２０４と、リセットトランジスタ２０４と、が絶縁分離構造４０３によって電気的に分離される。つまり、発光素子２００を動作させる画素１０３に配された複数のトランジスタのうち、シリサイド４０４が配されるトランジスタと、シリサイド４０５が配されるトランジスタと、がＳＴＩ構造によって分離されている。それによって、シリサイド４０５に用いられる金属の駆動トランジスタ２０１およびリセットトランジスタ２０４の拡散領域３１０、３１２、３１４への拡散がさらに抑制され、Ｐ型の拡散領域３１０、３１２、３１４とＮ型のウェル層４０２との間の空乏層中のシリサイド４０５を構成する金属の拡散が減少し、オフリーク電流を低減できる。図８、図９に示される構成によって、図３、図４に示される構成よりも、駆動トランジスタ２０１の拡散領域３１２から発光素子２００のアノードへ流れるオフリーク電流を減少させることができる。結果として、発光装置１０１のコントラスト低下による画質の低下を抑制することができる。
　次いで、図１０を用いて、発光装置１０１の構成の変形例について説明する。図１０は、図３に示されるＡ―Ａ’間の断面図である。図４に示される構成では、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４のゲート電極３１１、３０９、３１６、３１３に、発光制御トランジスタ２０２および書込みトランジスタ２０３の拡散領域３１０、３１２、３１４と同じシリサイド４０５が配されている。一方、図１０に示される構成では、ゲート電極３１１、３０９、３１６、３１３に、拡散領域３１０、３１２、３１４に配されるシリサイド４０５とは含まれる金属が互いに異なるシリサイド８０１が配されている。これ以外の構成は、上述の図４に示される構成と同様であってもよいため、同様の構成については説明を省略する。
　シリサイド４０４に含まれる金属のシリコンへの拡散係数は、シリサイド４０５およびシリサイド８０１に含まれる金属のシリコンへの拡散係数よりも小さい。上述のように、シリサイド４０４は、チタンを含んでいてもよい。一方、シリサイド４０５がコバルトを含み、シリサイド８０１がニッケルを含んでいてもよい。つまり、シリサイド４０４は、チタンシリサイドであってもよく、シリサイド４０５がコバルトシリサイドであってもよく、シリサイド８０１がニッケルシリサイドであってもよい。
　ニッケルシリサイドは、コバルトシリサイドよりも安定して低抵抗な細線パターンを得ることができる。そのため、駆動トランジスタ２０１、発光制御トランジスタ２０２、書込みトランジスタ２０３、リセットトランジスタ２０４のゲート電極３１１、３０９、３１６、３１３に配されるシリサイド８０１としてニッケルシリサイドを用いる。それによって、ゲート電極３１１、３０９、３１６、３１３のシート抵抗値が減少し、それぞれのトランジスタの駆動能力が向上する。結果として、より高速で動作可能な発光装置１０１を実現することができる。また、図１０に示される構成は、シリサイド４０４、４０５を用いることによって、図４に示される構成と同様に、オフリーク電流を低減することができる。結果として、応答速度に優れ、かつ、画質の低下が抑制された発光装置１０１を得ることが可能になる。
　上述の各構成では、シリサイド４０４、４０５、８０１に用いられる金属としてチタン、コバルト、ニッケルを例に説明したが、これに限られることはない。例えば、上述のシリコンに対する拡散係数を考慮しつつ、白金やパラジウムなど他の金属が、シリサイド４０４、４０５、８０１に用いられてもよい。
　また、図７に示される構成、図８および図９に示される構成、図１０に示される構成は、それぞれ、適宜、組み合わせて用いられてもよい。例えば、図８および図９に示される構成や、図１０に示される構成に、領域５０１が追加されていてもよい。また、例えば、図７に示される構成や、図８および図９に示される構成において、ゲート電極３１１、３０９、３１６、３１３に、図１０に示されるシリサイド８０１が配されていてもよい。
　次いで、図１１Ａ～図１４Ｂを参照しながら、上述の発光装置１０１の製造方法を例示的に説明する。ここでは、ソース領域またはドレイン領域として機能する拡散領域に上述のシリサイド４０４が配されるトランジスタとして駆動トランジスタ２０１が例示されている。また、ソース領域またはドレイン領域として機能する拡散領域に上述のシリサイド４０５が配されるトランジスタとして発光制御トランジスタ２０２が例示されている。しかしながら、これに限られることはなく、上述の各トランジスタも同様に形成されうる。
　まず、基板４０１のウェル層４０２にＳＴＩ構造を用いた絶縁分離構造４０３が形成される。次いで、フォトレジストなどを用いて所定の領域を保護した状態で、例えば、多段階のイオン注入を行うことによって、拡散領域３１０、３１２の領域４１０、４１２、拡散領域３０８、３２１の領域４０８、４２１が形成される。その後、ゲート絶縁膜やゲート電極３１１、３０９を形成する。さらに、Ｎ型、Ｐ型のライドドープやＨＡＬＯのイオン注入などを実施し、ＬＤＤ構造を形成するための領域４０６が形成される。イオン注入の後にアニールを行って、それぞれの領域が活性化される。また、ゲート電極３１１、３０９の側壁にサイドウォール６０５が形成された状態が、図１１Ａに示されている。
　次いで、図１１Ｂに示されるように、シリサイドプロテクション４０７が形成される。シリサイドプロテクション４０７の形成は、まず、酸化シリコンや窒化シリコンなどを用いた絶縁膜を、図１１Ａに示される構造体の上に成膜する。酸化シリコンや窒化シリコンなどの絶縁膜は、減圧ＣＶＤ法などを用いて成膜されうる。次いで、シリサイド４０５を形成する領域が露出するように、フォトリソグラフィ工程を用いて所定の位置にフォトレジストを形成し、フォトレジストに覆われていない絶縁膜がエッチングされる。このとき、発光素子２００に接続される駆動トランジスタ２０１のソース領域およびドレイン領域となる拡散領域３１０、３１２（領域４１０、４１２）は開口させないことで、拡散領域３１０、３１２（領域４１０、４１２）にシリサイド４０５が形成されることが防止される。
　次に、シリサイド４０５を構成する金属を、スパッタ法などを用いて成膜する。例えば、このとき、コバルトが成膜される。コバルトの成膜後、例えば、４００℃～６００℃程度の熱処理を行い、次いで、未反応のコバルトをエッチングする。その後、例えば、６００℃～９００℃の追加の熱処理を行うことで、コバルトシリサイドを用いたシリサイド４０５が形成される。このときの断面図が、図１１Ｃに示されている。
　次いで、図１２Ａに示されるように絶縁膜６０８が成膜される。絶縁膜６０８の成膜には、減圧ＣＶＤ法やＨＤＰ－ＣＶＤ法が用いられてもよい。シリサイドプロテクション４０７と絶縁膜６０８とには、同じ材料が用いられてもよいし、互いに、異なる材料が用いられてもよい。また、シリサイドプロテクション４０７と絶縁膜６０８とは、単層膜であってもよいし、互いに異なる材料を用いた絶縁層が積層された積層膜であってもよい。また、さらに、シリサイドプロテクション４０７と絶縁膜６０８との間に、追加の絶縁膜が配されていてもよい。例えば、図１３Ａに示されるように、酸化シリコンを用いたシリサイドプロテクション４０７の形成後にシリサイド４０５を形成し、シリサイドプロテクション４０７およびシリサイド４０５の上に追加の絶縁膜４０９として窒化シリコンを成膜する。さらに、図１３Ｂに示されるように、絶縁膜４０９の上に、絶縁膜６１８として酸化シリコンが配されていてもよい。この場合、絶縁膜６０８は、窒化シリコンを用いた絶縁膜４０９と酸化シリコンを用いた絶縁膜６１８との積層膜であるともいえる。
　絶縁膜６０８の形成後、図１２Ｂに示される様に、拡散領域３１０、３１２、３０８、３２１（領域４１０、４１２、４０８、４２１）と上述の配線層に配された配線パターンとを接続するためのコンタクトプラグ（導電パターン４２０）を配するためのホール６０９が形成される。ホール６０９は、フォトリソグラフィ工程を用いて所定の位置にフォトレジストを形成し、フォトレジストに覆われていない絶縁膜６０８を、例えば、ドライエッチングすることによって形成されうる。
　ホール６０９の形成技、図１２Ｃに示されるように、バリアメタル６１０としてチタンを成膜する。バリアメタル６１０の成膜は、スパッタ法やＣＶＤ法を用いて行うことができる。バリアメタル６１０の成膜に続いて、熱処理が実施される。この熱処理によって、図１４Ａに示されるように、拡散領域３１０、３１２（領域４１０、４１２）のホール６０９の底部にシリサイド４０４（チタンシリサイド）が形成される。一方、このとき、既にシリサイド４０５が形成されている拡散領域３０８、３２１（領域４０８、４２１）のホール６０９の底ではチタンシリサイドは形成されない。
　次いで、図１４Ｂに示されるように、例えば、タングステンなどの導電部材６１２を用いてホール６０９が埋め込まれ、上述の導電パターン４２０が形成される。その後、例えば、多層の配線層などが形成され、発光装置１０１が形成される。
　上述の工程では、シリサイド４０５がコバルトを用いて形成されることを説明したが、上述のようにニッケルが用いられてもよい。この場合、図１１Ｃを用いて説明した工程において、コバルトに代わってニッケルが成膜される。また、上述したように、シリサイド４０４、４０５に用いられる金属は、チタン、コバルト、ニッケルに限られることはなく、シリコンに対する拡散係数を考慮しつつ、他の金属が、シリサイド４０４、４０５、に用いられてもよい。
　以上の工程により製造された発光装置１０１では、発光素子２００に接続されるトランジスタのソース領域およびドレイン領域として機能する拡散領域に、発光素子２００に接続されないトランジスタのソース領域およびドレイン領域として機能する拡散領域と比較して、拡散係数の低いメタルを用いたシリサイド４０４が形成される。それによって、オフリーク電流が低減され、コントラストの低下が抑制される。結果として、より高画質な発光装置１０１を得ることができる。
　発光装置１０１は、上述の製造方法や工程順序で必ずしも形成する必要はなく、様々な工程の入替、変更などが可能である。上述の工程は、本発明を適用しうるいくつかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
　ここで、発光装置１０１の各構成要素の配置例について説明する。発光装置１０１は、複数の画素１０３が配された画素アレイ１０２と、垂直走査回路１０４や信号出力回路１０５など発光素子２００を駆動するための駆動部と、が１つの基板に配されていてもよい。例えば、発光装置１０１は、１つの基板にすべての構成要素が配されていてもよい。しかしながら、発光装置１０１の構成は、これに限られることはない。例えば、発光装置１０１は、画素１０３のうち少なくとも発光素子２００が配された基板と、垂直走査回路１０４や信号出力回路１０５など発光素子を駆動するための駆動部が配された基板と、が積層された構成を備えていてもよい。
　図１５には、発光装置１０１の画素１０３の回路構成例が示されている。図１５は、発光装置１０１が、複数の基板５１１、５２１を含み構成されている場合の画素１０３の構成例である。基板５１１には、駆動トランジスタ２０１およびリセットトランジスタ２０４が配されている。基板５２１には、発光制御トランジスタ２０２および書込みトランジスタ２０３が配されている。垂直走査回路１０４や信号出力回路１０５などの駆動部は、例えば、基板５２１に配されていてもよい。また、例えば、垂直走査回路１０４や信号出力回路１０５などの駆動部は、基板５１１、５２１とはさらに別の基板に配されていてもよい。
　基板５１１に配される駆動トランジスタ２０１と、基板５２１に配される書込みトランジスタ２０３と、の電流経路には、接合部５１８ａが配されている。基板５１１に配される駆動トランジスタ２０１と、基板５２１に配される発光制御トランジスタ２０２と、の電流経路には、接合部５１８ｂが配されている。基板５１１に配された駆動トランジスタ２０１のゲート電極は、導電性経路（例えば、配線パターンやプラグなど）を介して接合パッド５１３ａに電気的に接続されている。基板５２１に配された書込みトランジスタ２０３のドレイン領域として機能する拡散領域は、導電性経路（例えば、配線パターンやプラグなど）を介して接合パッド５２３ａに電気的に接続されている。接合パッド５１３ａと接合パッド５２３ａとは、相互に接合され、接合部５１８ａを構成する。基板５１１に配された駆動トランジスタ２０１のソース領域として機能する拡散領域は、導電性経路（例えば、配線パターンやプラグなど）を介して接合パッド５１３ｂに電気的に接続されている。基板５２１に配された発光制御トランジスタ２０２のドレイン領域として機能する拡散領域は、導電性経路（例えば、配線パターンやプラグなど）を介して接合パッド５２３ｂに電気的に接続されている。接合パッド５１３ｂと接合パッド５２３ｂとは、相互に接合され、接合部５１８ｂを構成する。
　接合パッド５１３、５２３は、それぞれ銅（Ｃｕ）によって構成されていてもよい。その場合、接合部５１８は、Ｃｕ－Ｃｕ接合とすることができる。しかしながら、基板５１１と基板５２１との接合の方法は、Ｃｕ－Ｃｕ接合に限られることはない。基板５１１と基板５２１との間で信号などの授受が可能であれば、適当な方法で基板５１１と基板５２１との接合が行われればよい。
　図１５に示される構成において、基板５１１に配される駆動トランジスタ２０１およびリセットトランジスタ２０４のソース領域またはドレイン領域として機能する拡散領域には、シリサイド４０４が配される。また、駆動トランジスタ２０１およびリセットトランジスタ２０４のゲート電極には、シリサイド４０５が配されうる。一方で、基板５２１に配される発光制御トランジスタ２０２および書込みトランジスタ２０３を形成する際に、上述のシリサイドプロテクション４０７が形成されず、発光制御トランジスタ２０２および書込みトランジスタ２０３のゲート電極やソース領域またはドレイン領域として機能する拡散領域には、シリサイド４０５のみが配されていてもよい。また、基板５２１に上述のように、垂直走査回路１０４や信号出力回路１０５などの駆動部が配される場合、駆動部に配されるトランジスタのゲート電極やソース領域またはドレイン領域として機能する拡散領域には、シリサイド４０５のみが配されていてもよい。その場合、駆動部のトランジスタの形成に際して、シリサイドプロテクション４０７が形成されなくてもよい。
　基板５１１では、トランジスタを形成する際に、２種類のシリサイド４０４、４０５を形成する必要が生じうる。一方で、基板５２１上に配されるトランジスタに対して、シリサイドは、１種類（例えば、シリサイド４０５）だけ形成すればよい。したがって、基板５２１に回路を形成する際のプロセスの生産性が向上しうる。また、例えば、基板５１１では、トランジスタを形成する際にゲート電極を含めシリサイド４０４を形成し、基板５２１では、トランジスタを形成する際にシリサイド４０５を形成してもよい。それによって、それぞれの基板５１１、５２１において、シリサイド形成プロセスが統一され、生産性を向上させることが可能になる。このように、発光装置１０１の各構成要素は、トランジスタに配されるシリサイド４０４、４０５の種類に応じて、互いに異なる基板５１１、５２１に配されていてもよい。これ以外の構成は、例えば、上述の図４に示される構成と同様であってもよいため、同様の構成については説明を省略する。
　また、上述において、発光素子２００として有機ＥＬ素子を挙げたが、これに限られることはない。発光素子２００は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子など、素子を流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた発光装置全般に対して適用することが可能である。
　ここで、本実施形態の発光装置１０１を表示装置、光電変換装置、電子機器、照明装置、移動体、および、ウェアラブルデバイスに適用した応用例について図１６～図２２Ａ、２２Ｂを用いて説明する。
　図１６は、本実施形態の発光装置１０１を用いた表示装置の一例を表す模式図である。表示装置１０００は、上部カバー１００１と、下部カバー１００９と、の間に、タッチパネル１００３、表示パネル１００５、フレーム１００６、回路基板１００７、バッテリー１００８を有していてもよい。タッチパネル１００３および表示パネル１００５は、フレキシブルプリント回路ＦＰＣ１００２、１００４が接続されている。回路基板１００７には、トランジスタなどの能動素子が配される。バッテリー１００８は、表示装置１０００が携帯機器でなければ、設けなくてもよいし、携帯機器であっても、この位置に設ける必要はない。表示パネル１００５に、本実施形態の発光装置１０１が適用できる。表示パネル１００５として機能する発光装置１０１の表示領域は、回路基板１００７に配されたトランジスタなどの能動素子と接続され動作する。
　図１６に示される表示装置１０００は、複数のレンズを有する光学部と、当該光学部を通過した光を受光し電気信号に光電変換する撮像素子とを有する光電変換装置（撮像装置）の表示部に用いられてもよい。光電変換装置は、撮像素子が取得した情報を表示する表示部を有してもよい。また、表示部は、光電変換装置の外部に露出した表示部であっても、ファインダ内に配置された表示部であってもよい。光電変換装置は、デジタルカメラ、デジタルビデオカメラであってもよい。
　図１７は、本実施形態の発光装置１０１を用いた光電変換装置の一例を表す模式図である。光電変換装置１１００は、ビューファインダ１１０１、背面ディスプレイ１１０２、操作部１１０３、筐体１１０４を有してよい。光電変換装置１１００は、撮像装置とも呼ばれうる。表示部であるビューファインダ１１０１や背面ディスプレイ１１０２に、本実施形態の発光装置１０１が適用できる。この場合、発光装置１０１は、撮像する画像のみならず、環境情報、撮像指示などを表示してもよい。環境情報には、外光の強度、外光の向き、被写体の動く速度、被写体が遮蔽物に遮蔽される可能性などであってよい。
　撮像に適するタイミングはわずかな時間である場合が多いため、少しでも早く情報を表示した方がよい。したがって、有機ＥＬ素子などの有機発光材料を発光層に含む発光装置１０１がビューファインダ１１０１や背面ディスプレイ１１０２に用いられてもよい。有機発光材料は応答速度が速いためである。有機発光材料を用いた発光装置１０１は、表示速度が求められる、これらの装置に、液晶表示装置よりも適している。
　光電変換装置１１００は、不図示の光学部を有する。光学部は複数のレンズを有し、光学部を通過した光を受光する筐体１１０４内に収容されている光電変換素子（不図示）に結像する。複数のレンズは、その相対位置を調整することで、焦点を調整することができる。この操作を自動で行うこともできる。
　発光装置１０１は、電子機器の表示部に適用されてもよい。その際には、表示機能と操作機能との双方を有してもよい。携帯端末としては、スマートフォンなどの携帯電話、タブレット、ヘッドマウントディスプレイなどが挙げられる。
　図１８は、本実施形態の発光装置１０１を用いた電子機器の一例を表す模式図である。電子機器１２００は、表示部１２０１と、操作部１２０２と、筐体１２０３を有する。筐体１２０３には、回路、当該回路を有するプリント基板、バッテリー、通信部を有してよい。操作部１２０２は、ボタンであってもよいし、タッチパネル方式の反応部であってもよい。操作部１２０２は、指紋を認識してロックの解除等を行う、生体認識部であってもよい。通信部を有する携帯機器は通信機器ということもできる。表示部１２０１に、本実施形態の発光装置１０１が適用できる。
　図１９Ａ、１９Ｂは、本実施形態の発光装置１０１を用いた表示装置の一例を表す模式図である。図１９Ａは、テレビモニタやＰＣモニタなどの表示装置である。表示装置１３００は、額縁１３０１を有し表示部１３０２を有する。表示部１３０２に、本実施形態の発光装置１０１が適用できる。表示装置１３００は、額縁１３０１と表示部１３０２とを支える土台１３０３を有していてもよい。土台１３０３は、図１９Ａの形態に限られない。例えば、額縁１３０１の下辺が土台１３０３を兼ねていてもよい。また、額縁１３０１および表示部１３０２は、曲がっていてもよい。その曲率半径は、５０００ｍｍ以上６０００ｍｍ以下であってよい。
　図１９Ｂは、本実施形態の発光装置１０１を用いた表示装置の他の一例を表す模式図である。図１９Ｂの表示装置１３１０は、折り曲げ可能に構成されており、いわゆるフォルダブルな表示装置である。表示装置１３１０は、第１表示部１３１１、第２表示部１３１２、筐体１３１３、屈曲点１３１４を有する。第１表示部１３１１と第２表示部１３１２とに、本実施形態の発光装置１０１が適用できる。第１表示部１３１１と第２表示部１３１２とは、つなぎ目のない１枚の表示装置であってよい。第１表示部１３１１と第２表示部１３１２とは、屈曲点で分けることができる。第１表示部１３１１と第２表示部１３１２とは、それぞれ異なる画像を表示してもよいし、第１表示部と第２表示部とで１つの画像を表示してもよい。
　図２０は、本実施形態の発光装置１０１を用いた照明装置の一例を表す模式図である。照明装置１４００は、筐体１４０１と、光源１４０２と、回路基板１４０３と、光学フィルム１４０４と、光拡散部１４０５と、を有していてもよい。光源１４０２に、本実施形態の発光装置１０１が適用できる。光学フィルム１４０４は光源の演色性を向上させるフィルタであってよい。光拡散部１４０５は、ライトアップなど、光源の光を効果的に拡散し、広い範囲に光を届けることができる。必要に応じて、最外部にカバーを設けてもよい。照明装置１４００は、光学フィルム１４０４と光拡散部１４０５との両方を有していてもよいし、何れか一方のみを有していてもよい。
　照明装置１４００は例えば室内を照明する装置である。照明装置１４００は白色、昼白色、その他青から赤のいずれの色を発光するものであってよい。それらを調光する調光回路を有してよい。照明装置１４００は、光源１４０２として機能する発光装置１０１に接続される電源回路を有していてもよい。電源回路は、交流電圧を直流電圧に変換する回路である。また、白とは色温度が４２００Ｋで昼白色とは色温度が５０００Ｋである。また、照明装置１４００は、カラーフィルタを有してもよい。また、照明装置１４００は、放熱部を有していてもよい。放熱部は装置内の熱を装置外へ放出するものであり、比熱の高い金属、液体シリコンなどが挙げられる。
　図２１は、本実施形態の発光装置１０１を用いた車両用の灯具の一例であるテールランプを有する自動車の模式図である。自動車１５００は、テールランプ１５０１を有し、ブレーキ操作などを行った際に、テールランプ１５０１を点灯する形態であってもよい。本実施形態の発光装置１０１は、車両用の灯具としてヘッドランプに用いられてもよい。自動車は移動体の一例であり、移動体は船舶やドローン、航空機、鉄道車両、産業用ロボットなどであってもよい。移動体は、機体とそれに設けられた灯具を有してよい。灯具は機体の現在位置を知らせるものであってもよい。
　テールランプ１５０１に、本実施形態の発光装置１０１が適用できる。テールランプ１５０１は、テールランプ１５０１として機能する発光装置１０１を保護する保護部材を有してよい。保護部材は、ある程度高い強度を有し、透明であれば材料は問わないが、ポリカーボネートなどで構成されてもよい。また、保護部材は、ポリカーボネートにフランジカルボン酸誘導体、アクリロニトリル誘導体などを混ぜてよい。
　自動車１５００は、車体１５０３、それに取り付けられている窓１５０２を有してもよい。窓は、自動車の前後を確認するための窓であってもよいし、透明なディスプレイであってもよい。当該透明なディスプレイに、本実施形態の発光装置１０１が用いられてもよい。この場合、発光装置１０１が有する電極などの構成材料は透明な部材で構成される。
　図２２Ａ、２２Ｂを参照して、本実施形態の発光装置１０１のさらなる適用例について説明する。発光装置１０１は、例えば、スマートグラス、ヘッドマウントディスプレイ（ＨＭＤ）、スマートコンタクトのようなウェアラブルデバイスとして装着可能なシステムに適用できる。このような適用例に使用される撮像表示装置は、可視光を光電変換可能な撮像装置と、可視光を発光可能な発光装置とを有する。
　図２２Ａは、１つの適用例に係る眼鏡１６００（スマートグラス）を説明する。眼鏡１６００のレンズ１６０１の表面側に、ＣＭＯＳセンサやＳＰＡＤのような撮像装置１６０２が設けられている。また、レンズ１６０１の裏面側には、本実施形態の発光装置１０１が設けられている。
　眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、撮像装置１６０２と各実施形態に係る発光装置１０１に電力を供給する電源として機能する。また、制御装置１６０３は、撮像装置１６０２と発光装置１０１の動作を制御する。レンズ１６０１には、撮像装置１６０２に光を集光するための光学系が形成されている。
　図２２Ｂは、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、撮像装置１６０２に相当する撮像装置と、発光装置１０１が搭載される。レンズ１６１１には、制御装置１６１２内の撮像装置と、発光装置１０１からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、撮像装置および発光装置１０１に電力を供給する電源として機能するとともに、撮像装置および発光装置１０１の動作を制御する。制御装置１６１２は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。
　赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。
　より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。
　本発明の一実施形態に係る発光装置１０１は、受光素子を有する撮像装置を有し、撮像装置からのユーザーの視線情報に基づいて表示画像を制御してよい。
　具体的には、発光装置１０１は、視線情報に基づいて、ユーザーが注視する第１視界領域と、第１視界領域以外の第２視界領域とを決定する。第１視界領域、第２視界領域は、発光装置１０１の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。発光装置１０１の表示領域において、第１視界領域の表示解像度を第２視界領域の表示解像度よりも高く制御してもよい。つまり、第２視界領域の解像度を第１視界領域よりも低くしてよい。
　また、表示領域は、第１表示領域、第１表示領域とは異なる第２表示領域とを有し、視線情報に基づいて、第１表示領域および第２表示領域から優先度が高い領域が決定される。第１表示領域、第２表示領域は、発光装置１０１の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。
　なお、第１視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、発光装置１０１が有しても、撮像装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、発光装置１０１に伝えられる。
　視認検知に基づいて表示制御する場合、外部を撮像する撮像装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。
　発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
　本願は、２０２２年４月８日提出の日本国特許出願特願２０２２－０６４６４９および２０２２年１２月２２日提出の日本国特許出願特願２０２２－２０５９９５を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。

Claims (23)

  1. 　基板に、発光素子と、前記発光素子を動作させるための複数のトランジスタと、を含む画素が配された発光装置であって、
    　前記複数のトランジスタは、前記発光素子に接続されたソース領域またはドレイン領域を有する第１トランジスタと、前記発光素子に接続されていないソース領域およびドレイン領域を有する第２トランジスタと、を含み、
    　前記第１トランジスタの前記ソース領域または前記ドレイン領域として機能する第１拡散領域に、第１シリサイドが配され、
    　前記第２トランジスタの前記ソース領域または前記ドレイン領域として機能する第２拡散領域に、第２シリサイドが配され、
    　前記第１シリサイドに含まれる金属のシリコンへの拡散係数が、前記第２シリサイドに含まれる金属のシリコンへの拡散係数よりも小さいことを特徴とする発光装置。
  2. 　前記第１拡散領域を覆うように絶縁膜が配され、
    　前記絶縁膜には、前記第１シリサイドを露出させる開口部が設けられ、
    　前記開口部に、前記第１シリサイドに接する導電パターンが配され、
    　前記基板のうち前記画素が配された面に対する正射影において、前記第１シリサイドが、前記導電パターンのうち前記開口部に配された部分に重なるように配されることを特徴とする請求項１に記載の発光装置。
  3. 　前記第２拡散領域は、前記第２シリサイドを介して第２導電パターンが接続され、
    　前記面に対する正射影において、前記第１シリサイドが配された面積を前記導電パターンと前記第１シリサイドとが接する部分の面積で除した値が、前記第２シリサイドが配された面積を前記第２導電パターンと前記第２シリサイドとが接する部分の面積で除した値よりも小さいことを特徴とする請求項２に記載の発光装置。
  4. 　前記第１拡散領域は、第１領域と、前記第１領域と前記第１シリサイドとの間に配された第２領域と、を含み、
    　前記第１領域の不純物濃度が、前記第２領域の不純物濃度よりも低いことを特徴とする請求項１乃至３の何れか１項に記載の発光装置。
  5. 　前記第１拡散領域が、前記第１領域と前記第１トランジスタのチャネル領域との間に配された、前記第１領域よりも不純物濃度が低い第３領域をさらに含むことを特徴とする請求項４に記載の発光装置。
  6. 　前記第１領域の不純物濃度が、前記第２拡散領域の不純物濃度よりも低いことを特徴とする請求項４または５に記載の発光装置。
  7. 　前記第２拡散領域が、第４領域と、前記第４領域と前記第２トランジスタのチャネル領域との間に配された、前記第４領域よりも不純物濃度が低い第５領域と、を含み、
    　前記第１領域の不純物濃度が、前記第４領域の不純物濃度よりも低いことを特徴とする請求項４または５に記載の発光装置。
  8. 　前記第２シリサイドと前記第４領域とが、接していないことを特徴とする請求項７に記載の発光装置。
  9. 　前記第２シリサイドと前記第５領域とが、接していることを特徴とする請求項７に記載の発光装置。
  10. 　前記第１拡散領域と前記第２拡散領域とが電気的に接続されており、
    　前記第１拡散領域と前記第２拡散領域との間に、絶縁分離構造が配されていることを特徴とする請求項１乃至９の何れか１項に記載の発光装置。
  11. 　前記第１拡散領域に、前記第２シリサイドが配されていないことを特徴とする請求項１乃至１０の何れか１項に記載の発光装置。
  12. 　前記第１トランジスタおよび前記第２トランジスタのそれぞれゲート電極に、第３シリサイドが配され、
    　前記第１シリサイドに含まれる金属のシリコンへの拡散係数が、前記第３シリサイドに含まれる金属のシリコンへの拡散係数よりも小さいことを特徴とする請求項１乃至１１の何れか１項に記載の発光装置。
  13. 　前記第２シリサイドに含まれる金属と前記第３シリサイドに含まれる金属とが、同じであることを特徴とする請求項１２に記載の発光装置。
  14. 　前記第２シリサイドに含まれる金属と前記第３シリサイドに含まれる金属とが、互いに異なることを特徴とする請求項１２に記載の発光装置。
  15. 　前記第１シリサイドが、チタンを含み、
    　前記第２シリサイドおよび前記第３シリサイドが、コバルトまたはニッケルを含むことを特徴とする請求項１２乃至１４の何れか１項に記載の発光装置。
  16. 　前記第１シリサイドが、チタンを含み、
    　前記第２シリサイドが、コバルトまたはニッケルを含むことを特徴とする請求項１乃至１１の何れか１項に記載の発光装置。
  17. 　前記基板は、第１基板と第２基板とを含み、
    　前記第１基板には、前記発光素子および前記第１トランジスタが配され、
    　前記第２基板には、前記第２トランジスタが配されていることを特徴とする請求項１乃至１６の何れか１項に記載の発光装置。
  18. 　前記画素を駆動するための駆動部をさらに含み、
    　前記駆動部に配されたトランジスタのソース領域またはドレイン領域として機能する拡散領域に、前記第２シリサイドが配されていることを特徴とする請求項１乃至１７の何れか１項に記載の発光装置。
  19. 　請求項１乃至１８の何れか１項に記載の発光装置と、前記発光装置に接続されている能動素子と、を有することを特徴とする表示装置。
  20. 　複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、画像を表示する表示部と、を有し、
    　前記表示部は、前記撮像素子が撮像した画像を表示する表示部であり、かつ、請求項１乃至１８の何れか１項に記載の発光装置を有することを特徴とする光電変換装置。
  21. 　表示部が設けられた筐体と、前記筐体に設けられ、外部と通信する通信部と、を有し、
    　前記表示部は、請求項１乃至１８の何れか１項に記載の発光装置を有することを特徴とする電子機器。
  22. 　光源と、光拡散部および光学フィルムの少なくとも一方と、を有する照明装置であって、
    　前記光源は、請求項１乃至１８の何れか１項に記載の発光装置を有することを特徴とする照明装置。
  23. 　機体と、前記機体に設けられている灯具と、を有する移動体であって、
    　前記灯具は、請求項１乃至１８の何れか１項に記載の発光装置を有することを特徴とする移動体。
PCT/JP2023/007943 2022-04-08 2023-03-03 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体 WO2023195279A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022064649 2022-04-08
JP2022-064649 2022-04-08
JP2022205995A JP2023155145A (ja) 2022-04-08 2022-12-22 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
JP2022-205995 2022-12-22

Publications (1)

Publication Number Publication Date
WO2023195279A1 true WO2023195279A1 (ja) 2023-10-12

Family

ID=88242926

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/007943 WO2023195279A1 (ja) 2022-04-08 2023-03-03 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体

Country Status (2)

Country Link
TW (1) TW202341713A (ja)
WO (1) WO2023195279A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2015122538A (ja) * 2015-03-09 2015-07-02 株式会社半導体エネルギー研究所 半導体装置
JP2018107359A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 半導体装置、システム、および、半導体装置の製造方法
JP2020071323A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2015122538A (ja) * 2015-03-09 2015-07-02 株式会社半導体エネルギー研究所 半導体装置
JP2018107359A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 半導体装置、システム、および、半導体装置の製造方法
JP2020071323A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示装置および電子機器

Also Published As

Publication number Publication date
TW202341713A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
US11495656B2 (en) Light emitting device, display device, photoelectric conversion device, electronic device, and wearable device
JP7478007B2 (ja) 電子デバイスおよびその製造方法、電子装置ならびに移動体
US20230343292A1 (en) Light emitting device, display device, photoelectric conversion device, electronic apparatus, illumination device, and moving body
WO2023195279A1 (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
US20220123268A1 (en) Organic light-emitting device, display apparatus, photoelectric conversion apparatus, and electronic apparatus
US20220172679A1 (en) Apparatus, display apparatus, conversion apparatus, device, illumination apparatus, and moving body
JP2023155145A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
KR20220108714A (ko) 장치, 표시장치, 촬상장치, 및 전자기기
CN115148764A (zh) 发光设备、显示设备、摄像设备和电子器材
WO2023233760A1 (ja) 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法
JP2022085287A (ja) 発光装置
US20240172506A1 (en) Light emitting apparatus, display apparatus, photoelectric conversion apparatus, electronic device, illumination apparatus, and moving body
JP2023177215A (ja) 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法
US20230047907A1 (en) Light emitting device, photoelectric conversion device, electronic equipment, illumination device, and moving body
JP2024074234A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置及び移動体
US20230389373A1 (en) Light emitting device, image capturing device, electronic apparatus, and moving body
EP4113498A1 (en) Light emitting apparatus, display apparatus, photoelectric conversion apparatus, electric equipment, illumination apparatus, mobile body, wearable device, and image forming apparatus
WO2024018756A1 (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
WO2022234383A1 (ja) 電子機器
WO2023131998A1 (ja) 発光装置、表示装置、撮像装置、及び電子機器
JP2024008843A (ja) 発光装置、それを有する表示装置、電子機器
US20240013719A1 (en) Light emitting apparatus, and display apparatus and electronic device including same
JP2023165556A (ja) 発光装置、発光装置の製造方法、表示装置、光電変換装置、電子機器、照明装置、移動体、および、ウェアラブルデバイス
JP2024014681A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体
JP2023088115A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置、および、移動体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23784572

Country of ref document: EP

Kind code of ref document: A1