JP2023022709A - 発光装置、その制御方法、光電変換装置、電子機器、照明装置及び移動体 - Google Patents

Abstract

【課題】発光装置の複数の画素回路の発光状態を細かな粒度で制御可能にする。
【解決手段】発光装置は、複数の行及び複数の列を構成するように配置されており、それぞれが発光素子を有する複数の画素回路と、それぞれが列方向に延びており、複数の画素回路へ画素信号を供給するための複数の信号線と、それぞれが行方向に延びており、複数の行から選択された行を示す行選択信号を複数の画素回路へ供給するための複数の行選択線と、それぞれが列方向に延びており、複数の列から選択された列を示す列選択信号を複数の画素回路へ供給するための複数の列選択線と、を備える。複数の画素回路の少なくとも１つは、複数の画素回路のうち、行選択信号によって示された行かつ列選択信号によって示された列に位置する画素回路の発光素子が、当該画素回路へ供給されている画素信号に応じた輝度で発光することを可能にする発光制御回路を有する。
【選択図】図２

Description

本発明は、発光装置、その制御方法、光電変換装置、電子機器、照明装置及び移動体に関する。

発光装置で所望の表示を行うための様々な技術が提案されている。特許文献１には、高解像度画像と低解像度画像とが合成された画像を一面に表示するための技術が記載されている。この技術では、表示画像のうち、高解像度で表示したい領域を高解像度でレンダリングし、低解像度で表示したい領域を低解像度でレンダリングし、それらの結果を合成して得られた画像を発光装置で表示する。特許文献２には、製造工程で発生した欠陥画素を目立たなくするために、表示画像のうち欠陥画素に対応する信号電圧を補正する技術が記載されている。

特許第６７８３８６６号公報 特開２０１０－１０１９２６号公報

上述の何れの技術においても、発光装置へ画像信号を供給する外部装置が画素信号を調整することになり、外部装置の負担が大きくなる。これは、従来の発光装置では、行走査により同一のタイミングで駆動される画素行に含まれるすべての画素回路に対して同じ駆動が行われることに起因する。本発明の１つの側面は、発光装置の複数の画素回路の発光状態を細かな粒度で制御可能にするための技術を提供することを目的とする。

上記課題に鑑みて、発光装置であって、複数の行及び複数の列を構成するように配置されており、それぞれが発光素子を有する複数の画素回路と、それぞれが列方向に延びており、前記複数の画素回路へ画素信号を供給するための複数の信号線と、それぞれが行方向に延びており、前記複数の行から選択された行を示す行選択信号を前記複数の画素回路へ供給するための複数の行選択線と、それぞれが前記列方向に延びており、前記複数の列から選択された列を示す列選択信号を前記複数の画素回路へ供給するための複数の列選択線と、を備え、前記複数の画素回路の少なくとも１つは、前記複数の画素回路のうち、前記行選択信号によって示された行かつ前記列選択信号によって示された列に位置する画素回路の前記発光素子が、当該画素回路へ供給されている前記画素信号に応じた輝度で発光することを可能にする発光制御回路を有することを特徴とする発光装置が提供される。

上記手段により、発光装置の複数の画素回路の発光状態を細かな粒度で制御可能になる。

第１実施形態の発光装置の構成例を示す模式図。 第１実施形態の画素回路の構成例を示す等価回路図。 中心窩レンダリングで表示される画像の例を説明する図。 第１実施形態の発光装置の駆動例を示す模式図。 中心窩レンダリングで表示される画像の領域例を説明する図。 中心窩レンダリングで表示される高解像度画像を説明する図。 中心窩レンダリングで表示される低解像度画像を説明する図。 第２実施形態の画素回路の構成例を示す等価回路図。 第２実施形態の発光装置の駆動例を示すタイミング図。 第３実施形態の発光装置の構成例を示す模式図。 第３実施形態の画素回路の構成例を示す等価回路図。 輝点を有する発光装置で表示される画像を説明する図。 第３実施形態の発光装置の駆動例を示すタイミング図。 第４実施形態の画素回路の構成例を示す等価回路図。 第４実施形態の発光装置の駆動例を示すタイミング図。 第５実施形態の画素回路の構成例を示す等価回路図。 第５実施形態の発光装置の駆動例を示すタイミング図。 第６実施形態の画素回路の構成例を示す等価回路図。 第６実施形態の発光装置の駆動例を示すタイミング図。 第７実施形態の発光装置の構成例を示す模式図。 第７実施形態の画素回路の構成例を示す等価回路図。 第８実施形態の発光装置の構成例を示す模式図。 第８実施形態の画素回路の構成例を示す等価回路図。 第９実施形態の画素回路の構成例を示す等価回路図。 第１０実施形態の発光装置の外観例を示す模式図。 第１０実施形態の発光装置の構成例を示す模式図。 第１０実施形態の画素回路の構成例を示す等価回路図。 第１１実施形態の画素回路の構成例を示す等価回路図。 第１２実施形態の発光装置の構成例を示す模式図。 第１２実施形態の画素回路の構成例を示す等価回路図。 第１３実施形態の画素回路の構成例を示す等価回路図。 第１４実施形態の画素回路の構成例を示す等価回路図。 第１５実施形態の画素回路の構成例を示す等価回路図。 第１６実施形態の発光装置の構成例を示す模式図。 一実施形態に係る表示装置の一例を表す模式図である。 （ａ）一実施形態に係る撮像装置の一例を表す模式図である。（ｂ）一実施形態に係る電子機器の一例を表す模式図である。 （ａ）一実施形態に係る表示装置の一例を表す模式図である。（ｂ）一実施形態に係る折り曲げ可能な表示装置の一例を表す模式図である。 （ａ）一実施形態に係る照明装置の一例を示す模式図である。（ｂ）一実施形態に係る車両用灯具を有する自動車の一例を示す模式図である。 （ａ）一実施形態に係るウェアラブルデバイスの一例を示す模式図である。（ｂ）一実施形態に係るウェアラブルデバイスの一例で、撮像装置を有する形態を示す模式図である。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

＜第１実施形態＞
図１から図７を参照して、第１実施形態に係る発光装置１０１ａについて説明する。図１は、発光装置１０１ａの一例の概略を示す模式図である。図１に示すように、発光装置１０１ａは、制御回路１１０と、画素アレイ１０３と、垂直走査回路１０４と、信号出力回路１０５と、列制御回路１０８と、を有する。発光装置１０１ａは、外部システム１１５から、発光装置１０１ａを駆動するための信号を受ける。具体的に、制御回路１１０は、外部画像データ信号１１６と外部制御信号１１７とを外部システム１１５から受ける。外部画像データ信号１１６は、発光装置１０１ａが表示する画像データを表す信号である。外部制御信号１１７は、発光装置１０１ａの動作（例えば、発光動作の開始や停止）を指示する信号である。

制御回路１１０は、外部システム１１５から受けた信号に基づいて、発光装置１０１ａを駆動するための種々の信号を生成し、これらの信号を発光装置１０１ａの各コンポーネントへ供給する。具体的に、制御回路１１０は、垂直走査回路１０４へ垂直走査制御信号１１１を供給し、信号出力回路１０５へ信号出力制御信号１１２及び画像データ信号１１３を供給し、列制御回路１０８へ列制御信号１１４を供給する。垂直走査制御信号１１１は、垂直走査回路１０４が画素アレイ１０３へ供給する第１書き込み制御信号を指示する信号である。信号出力制御信号１１２は、画像データ信号１１３をバッファに記憶することを指示する信号である。画像データ信号１１３は、各画素の輝度を表す信号である。列制御信号１１４は、列制御回路１０８が画素アレイ１０３へ供給する第２書き込み制御信号を指示する信号である。

発光装置１０１ａは、それぞれが行方向（図面の左右方向）に延びる複数の第１行選択線１０６と、それぞれが列方向（図面の上下方向）に延びる複数の信号線１０７と、それぞれが列方向に延びる複数の列選択線１０９と、をさらに有する。複数の第１行選択線１０６はいずれも垂直走査回路１０４に接続されている。複数の信号線１０７はいずれも信号出力回路１０５に接続されている。複数の列選択線１０９はいずれも列制御回路１０８に接続されている。

垂直走査回路１０４は、垂直走査制御信号１１１に従って、各第１行選択線１０６へ第１書き込み制御信号を供給する。第１書き込み制御信号は、複数の画素行から選択された画素行を示す行選択信号として機能する。信号出力回路１０５は、画素列ごとにバッファを有する。信号出力回路１０５は、順次送られてくる画像データ信号１１３を、信号出力制御信号１１２に従って列ごとのバッファに記憶する。信号出力回路１０５は、各画素列の画像データ信号１１３をＤ／Ａ変換することによって、画像データ信号１１３の画素信号の値に応じた電圧を生成し、各画素列の信号線１０７にこの電圧を供給する。以下、信号線１０７を通じて各画素回路１０２ａへ供給される電圧を信号電圧Ｖｓｉｇと呼ぶ。

複数の第１行選択線１０６と複数の信号線１０７との各交点に画素回路１０２ａが配されている。第１行選択線１０６と信号線１０７とはそれぞれ、交点に位置する画素回路１０２ａに接続されている。複数の画素回路１０２ａが２次元に配置された領域を画素アレイ１０３と呼ぶ。このように、画素アレイ１０３には、複数の画素行及び複数の画素列を構成するように複数の画素回路１０２ａが配置されている。画素回路１０２ａは電圧Ｖｓｉｇを受けて、電圧Ｖｓｉｇの値に応じた輝度で発光する。図１では８行１２列の画素アレイ１０３を例示しているが、画素アレイ１０３のサイズはこれに限られない。以降の実施形態においても、画素アレイ１０３のサイズは図示したものに限られない。

列制御回路１０８は、列制御信号１１４に従って、列選択線１０９へ第２書き込み制御信号を供給する。列選択線１０９は、発光制御回路２０６ａ（図２で後述）が存在する列ごとに配されており、発光制御回路２０６ａに接続されている。図１では、発光制御回路２０６ａがすべての画素回路１０２ａに配されている例を示しているため、列選択線１０９は、すべての画素列のそれぞれに対して設けられている。

図２は、画素回路１０２ａの回路図の一例を示す。図２に示すように、画素回路１０２ａは、発光素子２０１と、駆動トランジスタ２０２と、書き込みトランジスタ２０３と、発光制御回路２０６ａと、保持容量２０７と、を有する。保持容量２０７は、駆動トランジスタ２０２の寄生容量であってもよいし、ＭＩＭ（Metal Insulator Metal）容量であってもよい。発光素子２０１が、陽極と陰極との間に発光層を含む有機層を有する場合に、発光装置１０１ａは、有機ＥＬ（Organic Electroluminescent）表示装置とも呼ばれうる。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層のうちの１つ以上を有していてもよい。以下では、駆動トランジスタ２０２が発光素子２０１の陽極に接続され、画素回路１０２ａのすべてのトランジスタがＰ型トランジスタである場合について説明する。いずれのトランジスタのバックゲートにも、第１電源端子２０４へ供給される電圧Ｖｄｄに等しい電圧が供給される。しかし、本開示の発光装置はこれに限定されず、極性及び導電型がすべて逆であってもよい。また、駆動トランジスタ２０２がＰ型トランジスタであり、他のトランジスタがＮ型トランジスタであってもよい。この場合に、導電型及び極性に合わせて、接続や、供給される電位が変更される。

駆動トランジスタ２０２のソース及びドレインの一方（本実施形態ではドレイン）は、発光素子２０１の第１電極（本実施形態では陽極）に接続されている。駆動トランジスタ２０２のソース及びドレインの他方（本実施形態ではソース）は、第１電源端子２０４に接続されている。第１電源端子２０４には、発光装置１０１ａの電源回路（不図示）から電圧Ｖｄｄが供給される。発光素子２０１の第２電極（本実施形態では陰極）は、第２電源端子２０５に接続されている。第２電源端子２０５には、発光装置１０１ａの電源回路（不図示）から電圧Ｖｓｓが供給される。

駆動トランジスタ２０２は、第１電源端子２０４から発光素子２０１へ電流を供給することによって、発光素子２０１を発光させる。より具体的に、駆動トランジスタ２０２は、信号線１０７へ供給される信号電圧Ｖｓｉｇに応じた電流を発光素子２０１へ供給する。この電流が発光素子２０１を駆動することによって発光素子２０１が発光する。

書き込みトランジスタ２０３のソース及びドレインの一方は、駆動トランジスタ２０２のゲートに接続されている。書き込みトランジスタ２０３のソース及びドレインの他方は、信号線１０７に接続されている。このように接続されることによって、書き込みトランジスタ２０３は、信号線１０７から画素信号を発光素子２０１へ供給するための信号経路の導通状態を制御する。書き込みトランジスタ２０３のゲートは、発光制御回路２０６ａの出力端子に接続されている。書き込みトランジスタ２０３のゲートは、書き込みトランジスタ２０３の制御端子の一例である。発光制御回路２０６ａは、第１行選択線１０６から供給される第１書き込み制御信号と、列選択線１０９から供給される第２書き込み制御信号と、を入力信号とする。発光制御回路２０６ａは、これらの入力信号のレベルの論理演算に基づいて出力を生成する。この出力が書き込みトランジスタ２０３のゲートへ供給される。第２書き込み制御信号は、複数の画素列から選択された画素列を示す列選択信号として機能する。図２では、発光制御回路２０６ａがＮＡＮＤ論理ゲートで構成される例を示している。これにかえて、発光制御回路２０６ａは、他の論理回路で構成されてもよい。採用される論理回路に応じて、後述する図３において、第１書き込み制御信号及び第２書き込み制御信号の信号レベルが変更される。列選択線１０９は、発光装置１０１ａの発光面の平面視において、画素回路１０２ａの発光領域に重なるように配されていてもよい。

書き込みトランジスタ２０３は、発光制御回路２０６ａによってゲートに印加される信号に応答して導通状態となる。書き込みトランジスタ２０３は、導通状態になると、信号線１０７を介して信号出力回路１０５から供給される電圧（例えば、信号電圧Ｖｓｉｇ）を画素回路１０２ａに書き込む。書き込まれた信号電圧Ｖｓｉｇは、駆動トランジスタ２０２のゲートに印加される。信号電圧Ｖｓｉｇに応じて駆動トランジスタ２０２に流れる電流量が変化する。これにより、発光素子２０１の第１電極（例えば、陽極）と第２電極（例えば、陰極）との間の容量が充電し、その電位差に応じた電流が発光素子２０１に流れる。発光素子２０１は、流れた電流に応じた輝度の発光を行う。

図２では、画素アレイ１０３内の複数の画素回路１０２ａのそれぞれに発光制御回路２０６ａが存在している。これにかえて、１つの発光制御回路２０６ａが２つ以上の画素回路１０２ａで共有されてもよい。例えば、１つの発光制御回路２０６ａは、行方向に並んだ２つ以上の画素回路１０２ａで共有されてもよいし、列方向に並んだ２つ以上の画素回路１０２ａで共有されてもよいし、２行２列以上の画素回路１０２ａで共有されてもよい。発光制御回路２０６ａが共有される場合に、発光制御回路２０６ａの出力端子が２つ以上の画素回路１０２ａの書き込みトランジスタ２０３のゲートに接続される。発光制御回路２０６ａの共有について、以下の他の実施形態についても同様である。

図３を参照して、上記の回路構成を利用した発光装置１０１ａの駆動例を示す。図３は、輝度を更新する画素と、輝度を更新しない画素と、を含むフレームを説明する表示イメージ図である。このフレームは、画素アレイ１０３に対応する８行１２列のサイズを有する。フレームの左上の画素から行方向及び列方向にそれぞれ番号を付し、フレームのＸ列目Ｙ行目にある画素を画素（Ｘ、Ｙ）と表す。図３のフレームを発光する際に、発光装置１０１ａは、画素（５、３）、画素（５、６）、画素（８、３）及び画素（８、６）を頂点とする四辺形内の各画素に対応する画素回路１０２ａの輝度を更新せず、その他の画素回路１０２ａの輝度を更新する。図３のフレームの画素（Ｘ、Ｙ）に対応する画素回路１０２ａを画素回路（Ｘ、Ｙ）と表す。以下の説明において、輝度を更新する画素に対応する画素回路１０２ａを更新画素回路と呼び、輝度を更新しない画素に対応する画素回路１０２ａを非更新画素回路と呼ぶ。

図４は、同一の画素行に含まれる更新画素回路及び非更新画素回路における駆動例を示すタイミングチャートである。図４の各波形は、対象の配線又は端子の電圧の変化を示す。図４（Ａ）は更新画素回路の駆動を示し、図４（Ｂ）は非更新画素回路の駆動を示す。

図４において、時刻ｔ１以前は、前フレームを表示するための発光素子２０１の発光期間である。この発光期間において、書き込みトランジスタ２０３は非導通状態であり、保持容量２０７に保持されている電圧に応じた輝度で発光素子２０１が発光している。

時刻ｔ１から、ある１つの画素行に含まれる画素回路１０２ａの駆動が開始される。時刻ｔ１で、信号出力回路１０５は、信号線１０７の電圧を、前フレームでの信号電圧Ｖｓｉｇ１からリセット電圧Ｖｒｅｓに遷移する。

時刻ｔ２で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をローからハイに遷移する。第１行選択線１０６は１つの画素行に含まれる複数の画素で共有されるため、更新画素回路と非更新画素回路とのどちらについても、第１書き込み制御信号がハイに遷移する。

同じく時刻ｔ２で、列制御回路１０８は、更新画素回路に接続された列選択線１０９へ供給する第２書き込み制御信号をローからハイに遷移する（図４（Ａ））。これにより、更新画素回路では、書き込みトランジスタ２０３のゲートへ供給される信号がハイからローに遷移するため、書き込みトランジスタ２０３が導通状態となる。これに応じて、信号線１０７のリセット電圧Ｖｒｅｓが駆動トランジスタ２０２のゲートに書き込まれ、駆動トランジスタ２０２が非導通状態となる。その結果、駆動トランジスタ２０２から発光素子２０１へ電流が供給されなくなるため、発光素子２０１が非発光状態となる。

一方、時刻ｔ２で、列制御回路１０８は、非更新画素回路に接続された列選択線１０９へ供給する第２書き込み制御信号をローに維持する（図４（Ｂ））。これにより、書き込みトランジスタ２０３のゲートへ供給される信号がハイのままとなるため、信号線１０７のリセット電圧Ｖｒｅｓは、駆動トランジスタ２０２のゲートに書き込まれない。その結果、発光素子２０１は、前フレームにおける発光状態を維持する。

時刻ｔ３で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をハイからローに遷移する。同じく時刻ｔ３で、列制御回路１０８は、更新画素回路に接続された列選択線１０９へ供給する第２書き込み制御信号をハイからローに遷移する。これによって、書き込みトランジスタ２０３が非導通状態となる。非更新画素回路に接続された列選択線１０９へ供給される第２書き込み制御信号は、時刻ｔ３においてもローのままである。

時刻ｔ４で、信号出力回路１０５は、信号線１０７の電圧を、現フレームの信号電圧Ｖｓｉｇ２に遷移する。時刻ｔ５及びｔ６において、画素回路１０２ａは、時刻ｔ２及びｔ３と同様に駆動される。その結果、更新画素回路の駆動トランジスタ２０２のゲートに信号電圧Ｖｓｉｇ２が書き込まれ、信号電圧Ｖｓｉｇ２に応じた輝度で発光素子２０１が発光する。時刻ｔ５から時刻ｔ６までの期間に駆動トランジスタ２０２のゲートに信号電圧が書き込まれるため、この期間は信号書き込み期間と呼ばれてもよい。図４（Ａ）に示す駆動によって、更新画素回路の発光素子２０１は、前フレームの信号電圧Ｖｓｉｇ１に応じた輝度から、現フレームの信号電圧Ｖｓｉｇ２に応じた輝度に更新される。一方、図４（Ｂ）に示す駆動によって、非更新画素回路の発光素子２０１は、前フレームの信号電圧Ｖｓｉｇ１に応じた輝度を維持する。

図５を参照して、発光装置１０１ａが中心窩レンダリングに使用される場合について説明する。図５に示すように、発光装置１０１ａが中心窩レンダリングに使用される場合に、発光装置１０１ａは、画素アレイ１０３のうち、発光装置１０１ａの使用者の視点に比較的近い領域に高解像度画像を表示する。画素アレイ１０３のうち高解像度画像が表示される領域を高解像度領域と呼ぶ。発光装置１０１ａは、画素アレイ１０３のうち高解像度領域以外の領域に低解像度画像を表示する。画素アレイ１０３のうち低解像度画像が表示される領域を低解像度領域と呼ぶ。図５の例では、画素アレイ１０３の中心に使用者の始点があり、画素回路（５、３）、画素回路（５、６）、画素回路（８、３）及び画素回路（８、６）を頂点とする四辺形の領域が高解像度領域であり、それ以外の領域が低解像度領域である。これはあくまで一例であり、各領域はそれぞれ任意に設定可能である。

図６及び図７を参照して、各画素回路１０２ａが表示する画素について説明する。発光装置１０１ａが中心窩レンダリングに使用される場合に、発光装置１０１ａは、外部システム１１５から、外部画像データ信号１１６として、高解像度画像のフレームと低解像度画像のフレームとを交互に受け取る。

図６は、高解像度画像を表示するために使用される画素回路を説明する。発光装置１０１ａは、外部システム１１５から、図６（Ａ）に示すような４行４列の画像データを受け取り、図６（Ｂ）に示すように画素アレイ１０３の高解像度領域に表示する。図６（Ａ）の「Ｄ（Ｘ、Ｙ）」は高解像度画像の各画素を示し、図６（Ｂ）の「Ｄ（Ｘ、Ｙ）」は高解像度画像の各画素を表示するために使用される画素回路１０２ａを示す。このように、発光装置１０１ａは、１つの画素回路１０２ａを使用して高解像度画像の１つの画素を表示する。

発光装置１０１ａは、高解像度画像を表示する際に、低解像度領域の画素回路１０２ａの表示を更新しない（すなわち、前フレーム（低解像度画像）の表示を維持する）。これによって、発光装置１０１ａは、高解像度画像と低解像度画像とを一面に表示する。高解像度画像の表示において、高解像度領域に含まれる画素回路１０２ａが更新画素回路となり、低解像度領域に含まれる画素回路１０２ａが非更新画素回路となる。高解像度領域及び低解像度領域の指定は、外部制御信号１１７によって外部システム１１５から制御回路１１０へ供給されてもよい。

続いて、画素アレイ１０３の高解像度画像を表示するための駆動方法について説明する。制御回路１１０は、画素アレイ１０３を画素行ごとに走査する。制御回路１１０は、更新画素回路を含まない画素行（図６では、１行目、２行目、７行目、８行目）を選択せず、これらの画素行に対応する第１行選択線１０６へ供給する第１書き込み制御信号をローに維持する。一方、制御回路１１０は、更新画素回路を含む画素行（図６では、３～６行目）を順に選択し、これらの画素行に対応する第１行選択線１０６へ供給する第１書き込み制御信号を、図４に示すタイミングでハイに遷移する。

制御回路１１０は、第１行選択線１０６へ供給する第１書き込み制御信号をハイにしている間に、更新画素回路を含む画素列（図６では、５～８列目）に対応する列選択線１０９へ供給する第２書き込み制御信号をハイにする。一方、制御回路１１０は、第１行選択線１０６へ供給する第１書き込み制御信号をハイにしている間に、更新画素回路を含まない画素列（図６では、１～４及び９～１２列目）に対応する列選択線１０９へ供給する第２書き込み制御信号をローにする。これによって、選択された画素列に含まれる更新画素回路のみにおいて発光素子２０１の発光が更新される。

図７は、低解像度画像を表示するために使用される画素回路を説明する。発光装置１０１ａは、外部システム１１５から、図７（Ａ）に示すような４行６列の画像データを受け取り、図７（Ｂ）に示すように画素アレイ１０３の低解像度領域に表示する。図７（Ａ）の「Ｄ（Ｘ、Ｙ）」は低解像度画像の各画素を示し、図７（Ｂ）の「Ｄ（Ｘ、Ｙ）」は低解像度画像の各画素を表示するために使用される画素回路１０２ａを示す。このように、発光装置１０１ａは、４つの画素回路１０２ａを使用して低解像度画像の１つの画素を表示する。画素Ｄ（５、３）、Ｄ（５、５）、Ｄ（７、３）及びＤ（７、５）は、高解像度領域に対応する位置にあるため、表示されない。

発光装置１０１ａは、低解像度画像を表示する際に、高解像度領域の画素回路１０２ａの表示を更新しない（すなわち、前フレーム（高解像度画像）の表示を維持する）。これによって、発光装置１０１ａは、高解像度画像と低解像度画像とを一面に表示する。低解像度画像の表示において、低解像度領域に含まれる画素回路１０２ａが更新画素回路となり、高解像度領域に含まれる画素回路１０２ａが非更新画素回路となる。

続いて、画素アレイ１０３の低解像度画像を表示するための駆動方法について説明する。２行２列の画素回路１０２ａで同じ画素を表すため、制御回路１１０は、画素アレイ１０３を、２画素行ずつ走査する。図７の例では、すべての画素行が更新画素回路を含むため、制御回路１１０は、すべての画素行を２画素行ずつ走査する。例えば、制御回路１１０は、１行目及び２行目をまとめて選択し、これらの画素行に対応する第１行選択線１０６へ供給する第１書き込み制御信号を、図４に示すタイミングでハイに遷移する。制御回路１１０は、続いて、３行目及び４行目をまとめて選択する。

制御回路１１０は、第１行選択線１０６へ供給する第１書き込み制御信号をハイにしている間に、更新画素回路を含む画素列に対応する列選択線１０９へ供給する第２書き込み制御信号をハイにする。一方、制御回路１１０は、第１行選択線１０６へ供給する第１書き込み制御信号をハイにしている間に、更新画素回路を含まない画素列に対応する列選択線１０９へ供給する第２書き込み制御信号をローにする。更新画素回路を含む画素列は、選択中の画素行によって異なる。例えば、１行目及び２行目が選択されている場合に、すべての画素列が更新画素回路を含む。３行目及び４行目が選択されている場合に、１～４列目及び９～１２列目の画素列が更新画素回路を含み、その他の画素列は更新画素回路を含まない。これによって、選択された画素列に含まれる更新画素回路のみにおいて発光素子２０１の発光が更新される。

第１実施形態に係る発光装置１０１ａは、同一タイミングで制御される各画素行において、異なる画素制御（ここでは輝度の更新／非更新）を行う。具体的に、第１行選択線１０６を通じて供給される第１書き込み制御信号によって示された画素行かつ列選択線１０９を通じて供給される第２書き込み制御信号によって示される画素列に位置する画素回路１０２ａは更新画素回路となる。更新画素回路の発光素子２０１は、当該更新画素回路へ供給されている画素信号に応じた輝度で発光することが可能となる。一方、第１行選択線１０６を通じて供給される第１書き込み制御信号によって示された画素行かつ列選択線１０９を通じて供給される第２書き込み制御信号によって示されなかった画素列に位置する画素回路１０２ａは非更新画素回路となる。非更新画素回路の発光素子２０１は、当該非更新画素回路へ供給されている画素信号よりも前に供給された画素信号に応じた輝度で発光する。これにより、中心窩レンダリングのように高解像度画像と低解像度画像とが交互に伝送される場合において、各画像をそれぞれの表示領域に一面に表示できる。外部システム１１５において、レンダリング後に高解像度画像と低解像度画像とを一面の画像とするための合成処理が不要になるため、外部システム１１５の処理負荷が軽減される。また、外部システム１１５において画像を合成するためのフレームメモリが不要になり、その結果、フレーム遅延を抑制できる。

＜第２実施形態＞
図８から図９を参照して、第２実施形態に係る発光装置について説明する。第２実施形態は、画素回路１０２ａのかわりに画素回路１０２ｂを有する点で第１実施形態とは異なり、その他の点で同様であってもよい。以下、第１実施形態との相違点を中心に説明する。

図８は、画素回路１０２ｂの一例の回路図を示す。画素回路１０２ｂは、発光制御回路２０６ａのかわりに発光制御回路２０６ｂを有する点で画素回路１０２ａとは異なり、その他の点で同様であってもよい。図８の例において、発光制御回路２０６ｂは、１つのＰ型トランジスタで構成されている。列選択線１０９は、発光制御回路２０６ｂのゲートに接続されている。このトランジスタはＮ型トランジスタでもよく、その場合に、図９で後述する第２書き込み制御信号の極性が反転する。発光制御回路２０６ｂは、書き込みトランジスタ２０３のドレインと、駆動トランジスタ２０２のゲートとの間に接続されている。これにかえて、発光制御回路２０６ｂは、書き込みトランジスタ２０３のソースと、信号線１０７との間に接続されていてもよい。このように、発光制御回路２０６ｂは、信号線１０７から画素信号を発光素子２０１へ供給するための信号経路に配置されている。書き込みトランジスタ２０３のゲートは、第１行選択線１０６に接続されている。

図９は、同一の画素行に含まれる更新画素回路及び非更新画素回路における駆動例を示すタイミングチャートである。図９の各波形は、対象の配線又は端子の電圧の変化を示す。図９（Ａ）は更新画素回路の駆動を示し、図９（Ｂ）は非更新画素回路の駆動を示す。

図４で説明した第１実施形態のタイミングチャートと比較して、第１行選択線１０６が供給する第１書き込み制御信号と、列選択線１０９が供給する第２書き込み制御信号との極性が、図４の極性に対して反転している。更新画素回路では、時刻ｔ２～ｔ３にかけて、書き込みトランジスタ２０３と発光制御回路２０６ｂとの両方が導通状態になるため、信号線１０７の電圧が駆動トランジスタ２０２のゲートに書き込まれる。一方、非更新画素回路では、時刻ｔ２～ｔ３にかけて、書き込みトランジスタ２０３が導通状態になるが、発光制御回路２０６ｂが非導通状態であるため、信号線１０７の電圧は駆動トランジスタ２０２のゲートに書き込まれない。

第２実施形態に係る発光装置も第１実施形態と同様に中心窩レンダリングに使用可能である。第２実施形態によれば、第１実施形態よりも少ない素子数で、第１実施形態と同様の効果が得られる。

＜第３実施形態＞
図１０から図１３を参照して、第３実施形態に係る発光装置１０１ｃについて説明する。第３実施形態は、画素回路１０２ａのかわりに画素回路１０２ｃを有し、第２行選択線１００１及び行制御線１００２をさらに有する点で第１実施形態とは異なり、その他の点で同様であってもよい。以下、第１実施形態との相違点を中心に説明する。

図１０は、発光装置１０１ｃの一例の概略を示す模式図である。発光装置１０１ｃは、それぞれが行方向に延びる複数の第２行選択線１００１と、それぞれが行方向に延びる複数の行制御線１００２と、をさらに有する。複数の第２行選択線１００１及び複数の行制御線１００２はいずれも垂直走査回路１０４に接続されている。垂直走査回路１０４は、垂直走査制御信号１１１に従って、各第２行選択線１００１へ第１発光制御信号を供給する。第１発光制御信号は、複数の画素行から選択された画素行を示す行選択信号として機能する。また、垂直走査回路１０４は、垂直走査制御信号１１１に従って、各行制御線１００２へ制御信号を供給する。

図１１は、画素回路１０２ｃの一例の回路図を示す。以下、画素回路１０２ａとの相違点を中心に説明する。発光制御トランジスタ１１０１のソース及びドレインの一方（本実施形態ではドレイン）は、駆動トランジスタ２０２のソース及びドレインの一方（本実施形態ではソース）に接続されている。発光制御トランジスタ１１０１のソース及びドレインの他方（本実施形態ではソース）は、第１電源端子２０４に接続されている。このように接続されることによって、発光制御トランジスタ１１０１は、発光素子２０１への動作電力を供給するための給電経路の導通状態を制御する。書き込みトランジスタ２０３のゲートは、第１行選択線１０６に接続されている。第１容量素子１１０４は、駆動トランジスタ２０２のゲートとソースとの間に接続されている。第２容量素子１１０５は、駆動トランジスタ２０２のソースと第１電源端子２０４との間に接続されている。第１容量素子１１０４及び第２容量素子１１０５は、駆動トランジスタ２０２のドレインとゲートと間の電圧を保持する機能を有する。第１容量素子１１０４及び第２容量素子１１０５は、寄生容量であってもよいし、ＭＩＭ容量であってもよい。

発光制御トランジスタ１１０１のゲートは、発光制御回路２０６ｃの出力端子に接続されている。発光制御回路２０６ｃは、少なくとも１ビットの容量を有するメモリセル１１０２と、論理回路１１０３とを有する。メモリセル１１０２は、論理回路１１０３の第１入力端子へ第２発光制御信号を供給する。また、論理回路１１０３の第２入力端子には、第２行選択線１００１が接続されており、第２行選択線１００１から第１発光制御信号が供給される。論理回路１１０３は、これらの入力信号のレベルの論理演算に基づいて出力を生成する。図１１の例では論理回路１１０３がＮＡＮＤ論理ゲートの場合を示しているが、論理回路１１０３は他の論理回路であってもよい。他の論理回路が使用される場合に、後述する図１３において、第１発光制御信号と、列選択線１００２が供給する制御信号のレベルとが適宜変更される。

メモリセル１１０２には、列選択線１０９と、行制御線１００２とが接続されている。メモリセル１１０２は、特定の値を保持することが可能である。具体的に、メモリセル１１０２は、列選択線１０９から供給された列選択信号のレベルを記憶する。図１１の例で、メモリセル１１０２は、１つのトランジスタ１１０６と１つの容量１１０７とを有する。メモリセル１１０２はこれに限定されず、少なくとも１ビットの容量を有する他のメモリセルであってもよい。

トランジスタ１１０６のソース及びドレインの一方（本実施形態ではソース）は、列選択線１０９に接続され、トランジスタ１１０６のソース及びドレインの他方は、容量１１０７に接続されている。トランジスタ１１０６が容量１１０７へ供給する信号が第２発光制御信号である。容量１１０７の他方の端子は第２電源端子２０５に接続されている。

発光制御トランジスタ１１０１は、第１発光制御信号及び第２発光制御信号に応答して導通状態となることによって、第１電源端子２０４から駆動トランジスタ２０２への電流供給を可能にする。この電流供給により、駆動トランジスタ２０２による発光素子２０１の発光が可能になる。すなわち、発光制御トランジスタ１１０１は、発光素子２０１の発光／非発光を制御する回路として機能する。

以上の構成によれば、メモリセル１１０２に保持された値がローであれば、第１発光制御信号のレベルによらず、発光制御トランジスタ１１０１は常に非導通状態（画素回路１０２が非発光の状態）となる。第３実施形態では、各画素回路１０２ｃに発光制御回路２０６ｃが存在する。これにかえて、１つの発光制御回路２０６ｃが複数の画素回路１０２ｃで共有されてもよい。この場合に、発光制御回路２０６ｃの出力端子が２つ以上の画素回路１０２ｃの発光制御トランジスタ１１０１のゲートに接続される。

図１２は、信号電圧の値によらずに常時発光してしまう画素回路を有する発光装置の例を示す。信号電圧の値によらずに常時発光してしまう欠陥を有する画素回路を輝点と呼ぶ。図１２では、画素回路（４、３）及び画素回路（１０、５）が輝点である。輝点は、製造過程で発生することがあり、発光装置の製造歩留まりを低下させる原因の１つとなっている。この輝点が起こる要因の１つとして、駆動トランジスタ２０２のソースとドレインと間が電気的にショートしてしまう故障がある。この状態では、駆動トランジスタ２０２が常に導通状態となるため、発光制御トランジスタ１１０１が導通状態であれば、信号電圧Ｖｓｉｇの値によらずに発光素子２０１が常時発光してしまう。輝点は、本来は低い輝度であって場合でも、高い輝度で発光してしまう。そこで、本実施形態の発光装置１０１ｃは、輝点が常に非発光になるように制御することによって、欠陥を目立ちにくくする。

信号電圧の値によらずに常時非発光である（すなわち、消灯している）画素回路を滅点と呼ぶ。以下の説明において、信号電圧に応じた輝度で発光させる画素回路１０２ｃを発光画素回路と呼び、信号電圧によらず常に非発光とする画素回路１０２ｃを非発光画素回路と呼ぶ。上述の例で、輝点は非発光画素回路となり、通常の（すなわち、輝点以外の）画素回路は発光画素回路となる。

図１３は、同一の画素行に含まれる発光画素回路及び非発光画素回路における駆動例を示すタイミングチャートである。図１３の各波形は、対象の配線又は端子の電圧の変化を示す。図１３（Ａ）は発光画素回路の駆動を示し、図１３（Ｂ）は非発光画素回路の駆動を示す。

図１３において、時刻ｔ１以前は、前フレームの発光素子２０１の発光期間である。この発光期間において、書き込みトランジスタ２０３は非導通状態であり、第１容量素子１１０４及び第２容量素子１１０５に保持されている電圧に応じた輝度で発光素子２０１が発光している。

時刻ｔ１から、ある１つの画素行に含まれる画素回路１０２ｃの駆動が開始される。時刻ｔ１で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１発光制御信号をハイからローに遷移する。これにより、発光制御トランジスタ１１０１のゲート電圧がハイとなるため、発光制御トランジスタ１１０１は非導通状態となり、発光素子２０１は非発光状態となる。

時刻ｔ２で、信号出力回路１０５は、信号線１０７の電圧を、前フレームの信号電圧Ｖｓｉｇ１からリセット電圧Ｖｒｅｓに遷移する。時刻ｔ３で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をハイからローに遷移することによって、書き込みトランジスタ２０３を導通状態とする。これにより、信号線１０７のリセット電圧Ｖｒｅｓが駆動トランジスタ２０２のゲートに書き込まれ、駆動トランジスタ２０２が非導通状態となる。

同じく時刻ｔ３で、垂直走査回路１０４は、行制御線１００２へ供給する制御信号をハイからローに遷移することによって、トランジスタ１１０６を導通状態とする。これによって、メモリセル１１０２に値を書き込める状態になる。

図１３（Ａ）に示すように、列制御回路１０８は、発光画素回路に接続された列選択線１０９へ供給する列選択信号をハイに維持する。これによって、メモリセル１１０２の容量１１０７にハイレベルの信号が書き込まれ、メモリセル１１０２はハイレベルの第２発光制御信号を論理回路１１０３へ供給する。一方、図１３（Ｂ）に示すように、列制御回路１０８は、時刻ｔ３において、非発光画素回路に接続された列選択線１０９へ供給する制御信号をハイからローに遷移する。これによって、容量１１０７にローレベルの信号が書き込まれ、メモリセル１１０２はローレベルの第２発光制御信号を論理回路１１０３へ供給する。

時刻ｔ４で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１発光制御信号をローからハイに遷移する。これにより、図１３（Ａ）に示すように、発光画素回路では、発光制御トランジスタ１１０１が導通状態となるため、駆動トランジスタ２０２のソースに電源Ｖｄｄが供給される。その結果、発光素子２０１の陽極の電圧が、リセット電圧Ｖｒｅｓに応じた電圧にリセットされる。一方、図１３（Ｂ）に示すように、非発光画素回路では、発光制御トランジスタ１１０１が導通状態とならないため、駆動トランジスタ２０２のソースに電源Ｖｄｄが供給されない。

時刻ｔ５で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１発光制御信号をハイからローに遷移する。時刻ｔ６で、発光制御回路２０６は、第１行選択線１０６へ供給する第１書き込み制御信号をローからハイに遷移する。同じく時刻ｔ６で、垂直走査回路１０４は、行制御線１００２へ供給する制御信号をローからハイに遷移する。

時刻ｔ７で、信号出力回路１０５は、信号線１０７の電圧を、現フレームでの信号電圧Ｖｓｉｇ２に遷移する。同じく時刻ｔ７で、列制御回路１０８は、非発光画素回路に接続された列選択線１０９へ供給する第２書き込み制御信号をローからハイに遷移する。

時刻ｔ８で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をハイからローに遷移することによって、書き込みトランジスタ２０３を導通状態とする。これにより、信号線１０７の信号電圧Ｖｓｉｇ２が駆動トランジスタ２０２のゲートに書き込まれ、駆動トランジスタ２０２が導通状態となる。時刻ｔ９で、発光制御回路２０６は、第１行選択線１０６へ供給する第１書き込み制御信号をローからハイに遷移する。

時刻ｔ１０で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１発光制御信号をローからハイに遷移する。これにより、図１３（Ａ）に示すように、発光画素回路では、発光制御トランジスタ１１０１が導通状態となるため、駆動トランジスタ２０２のソースに電源Ｖｄｄが供給される。その結果、発光素子２０１の陽極の電圧が、信号電圧Ｖｓｉｇ２に応じた電圧に遷移し、この電圧に応じた輝度で発光素子２０１が発光する。一方、図１３（Ｂ）に示すように、非発光画素回路では、発光制御トランジスタ１１０１が導通状態とならないため、駆動トランジスタ２０２のソースに電源Ｖｄｄが供給されない。その結果、発光素子２０１は、発光素子２０１は非発光状態のままとなる。

上記の説明において、行制御線１００２は、第１行選択線１０６で置き換えられてもよい。その場合に、図１３において行制御線１００２の電圧は、時刻ｔ８でローとなり時刻ｔ９でハイとなるため、非発光画素において、列選択線１０９をハイからローに遷移させるタイミングを時刻ｔ７から時刻ｔ１０へ変更すればよい。

上記のように、メモリセル１１０２を有する発光制御回路２０６ｃが発光制御トランジスタ１１０１を常に非導通状態とすることによって、画素回路１０２ｃは、常時非発光の滅点となる。リフレッシュ動作を必要としないメモリを使用してメモリセル１１０２を構成した場合に、時刻ｔ３から時刻ｔ６の期間のメモリセルに値を保持する駆動は、発光装置１０１ｃの起動後１回だけ行えばよい。リフレッシュ動作を必要としないメモリの一例として、ＳＲＡＭ（Static Random Access Memory）がある。

第３実施形態に係る発光装置１０１ｃは、同一タイミングで制御される各画素行において、異なる画素制御（ここでは発光／非発光）を行う。具体的に、第２行選択線１００１を通じて供給される第１発光制御信号によって示された画素行かつ列選択線１０９を通じて供給される列選択信号によって示される画素列に位置する画素回路１０２ｃは発光画素回路となる。発光画素回路の発光素子２０１は、当該発光画素回路へ供給されている画素信号に応じた輝度で発光することが可能となる。一方、第１行選択線１０６を通じて供給される第１書き込み制御信号によって示された画素行かつ列選択線１０９を通じて供給される第２書き込み制御信号によって示されなかった画素列に位置する画素回路１０２ａは非発光画素回路となる。非発光画素回路の発光素子２０１は、発光を禁止される。これにより、輝点を滅点として駆動することによって、駆動トランジスタ２０２のソースとドレインとの間のショートに起因する欠陥を目立たなくすることができる。

＜第４実施形態＞
図１４から図１５を参照して、第４実施形態に係る発光装置について説明する。第４実施形態は、画素回路１０２ｃのかわりに画素回路１０２ｄを有する点で第３実施形態とは異なり、その他の点で同様であってもよい。以下、第３実施形態との相違点を中心に説明する。

図１４は、画素回路１０２ｄの一例の回路図を示す。画素回路１０２ｄは、発光制御回路２０６ｃのかわりに発光制御回路２０６ｄを有する点で画素回路１０２ｃとは異なり、その他の点で同様であってもよい。図１４の例において、発光制御回路２０６ｄは、１つのＰ型トランジスタ１４０１と、メモリセル１１０２とによって構成されている。Ｐ型トランジスタ１４０１はＮ型トランジスタであってもよく、この場合に、図１５で後述する第２発光制御信号の極性が反転する。

発光制御回路２０６ｄは、発光制御トランジスタ１１０１のドレインと、駆動トランジスタ２０２のソースとの間に接続されている。これにかえて、発光制御回路２０６ｄは、発光制御トランジスタ１１０１のソースと、第１電源端子２０４との間に接続されていてもよい。このように、発光制御回路２０６ｄは、発光素子２０１への動作電力を供給するための給電経路に配置されている。第２行選択線１００１は、発光制御トランジスタ１１０１のゲートに接続される。

図１５は、同一の画素行に含まれる発光画素回路及び非発光画素回路における駆動例を示すタイミングチャートである。図１５の各波形は、対象の配線又は端子の電圧の変化を示す。図１５（Ａ）は発光画素回路の駆動を示し、図１５（Ｂ）は非発光画素回路の駆動を示す。

図１３で説明した第３実施形態のタイミングチャートと比較して、列選択線１０９の列選択信号の極性が反転しており、第２行選択線１００１が供給する第１発光制御信号の極性が反転している。

第４実施形態によれば、第３実施形態よりも少ない素子数で、第３実施形態と同様の効果が得られる。

＜第５実施形態＞
図１６から図１７を参照して、第５実施形態に係る発光装置１０１ｅについて説明する。第５実施形態は、画素回路１０２ｃのかわりに画素回路１０２ｅを有し、垂直走査回路１０４が第２行選択線１００１に第１リセット信号を供給する点で第３実施形態とは異なり、その他の点で同様であってもよい。以下、第３実施形態との相違点を中心に説明する。第１リセット信号は、複数の画素行から選択された画素行を示す行選択信号として機能する。

図１６は、画素回路１０２ｅの一例の回路図を示す。画素回路１０２ｅは、発光制御回路２０６ｃのかわりに発光制御回路２０６ｅを有し、リセットトランジスタ１６０１をさらに有し、第２容量素子１１０５を含まない点で画素回路１０２ｃとは異なり、その他の点で同様であってもよい。図１６の例において、発光制御回路２０６ｅは、論理回路１６０２と、メモリセル１１０２とによって構成されている。

リセットトランジスタ１６０１のソース及びドレインの一方（本実施形態ではソース）は、駆動トランジスタ２０２のソース及びドレインの一方（本実施形態ではドレイン）に接続されている。リセットトランジスタ１６０１のソース及びドレインの他方は、第２電源端子２０５に接続されている。リセットトランジスタ１６０１のゲートは、発光制御回路２０６ｅの出力端子に接続されている。このように、リセットトランジスタ１６０１は、ゲートに供給された電圧に応じて、発光素子２０１に印加される電圧をリセットする。

発光制御回路２０６ｅにおいて、メモリセル１１０２は、第２リセット信号を論理回路１６０２の第１入力端子へ供給する。また、論理回路１６０２の第２入力端子には、第２行選択線１００１を通じて第１リセット信号も供給される。論理回路１６０２は、これらの入力信号のレベルの論理演算に基づいて出力を生成する。図１６の例では、論理回路１６０２がＮＯＲ論理ゲートである場合を示しているが、論理回路１６０２は他の論理回路であってもよい。また、メモリセル１１０２が１つのトランジスタ１１０６と１つの容量１１０７とを有するが、メモリセル１１０２は上記の構成に限定されず、少なくとも１ビットの容量を有する他のメモリセルであってもよい。

リセットトランジスタ１６０１は、発光制御回路２０６ｅの出力信号に応答して導通状態となることによって、発光素子２０１の陽極の電圧を電圧Ｖｓｓに等しくする。このように、リセットトランジスタ１６０１は、発光素子２０１の発光／非発光を制御する回路として機能する。

以上の構成によれば、メモリセル１１０２に保持された値がハイであれば、第１リセット信号のレベルによらず、リセットトランジスタ１６０１が常に導通状態（画素回路１０２ｅが非発光の状態）となる。発光制御回路２０６ｅは画素回路１０２ｅごとに存在してもよいし、１つの発光制御回路２０６ｅが複数の画素回路１０２ｅで共有されてもよい。後者の場合に、１つの発光制御回路２０６ｅの出力端子が複数の画素回路１０２ｅのリセットトランジスタ１６０１のゲートに接続される。

図１７は、同一の画素行に含まれる発光画素回路及び非発光画素回路における駆動例を示すタイミングチャートである。図１７の各波形は、対象の配線又は端子の電圧の変化を示す。図１７（Ａ）は発光画素回路の駆動を示し、図１７（Ｂ）は非発光画素回路の駆動を示す。

図１７において、時刻ｔ１以前は、前フレームにおける発光素子２０１の発光期間である。この発光期間において、書き込みトランジスタ２０３は非導通状態であり、第１容量素子１１０４に保持されている電圧に応じた輝度で発光素子２０１が発光している。

時刻ｔ１から、ある１つの画素行に含まれる画素回路１０２ｅの駆動が開始される。時刻ｔ１で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１リセット信号をローからハイに遷移する。これにより、リセットトランジスタ１６０１のゲート電圧がローとなるため、リセットトランジスタ１６０１は導通状態となり、発光素子２０１は非発光状態となる。

時刻ｔ２で、信号出力回路１０５は、信号線１０７の電圧を、前フレームでの信号電圧Ｖｓｉｇ１からリセット電圧Ｖｒｅｓに遷移する。時刻ｔ３で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をハイからローに遷移することによって、書き込みトランジスタ２０３を導通状態とする。これにより、信号線１０７のリセット電圧Ｖｒｅｓが駆動トランジスタ２０２のゲートに書き込まれ、駆動トランジスタ２０２が非導通状態となる。

同じく時刻ｔ３で、垂直走査回路１０４は、行制御線１００２へ供給する制御信号をハイからローに遷移することによって、トランジスタ１１０６を導通状態とする。これによって、メモリセル１１０２に値を書き込める状態になる。

図１７（Ａ）に示すように、列制御回路１０８は、発光画素回路に接続された列選択線１０９へ供給する列選択信号をローに維持する。これによって、メモリセル１１０２の容量１１０７にローレベルの信号が書き込まれ、メモリセル１１０２はローレベルの第２リセット信号を論理回路１６０２へ供給する。一方、図１７（Ｂ）に示すように、列制御回路１０８は、時刻ｔ３で、非発光画素回路に接続された列選択線１０９へ供給する制御信号をローからハイに遷移する。これによって、容量１１０７にハイレベルの信号が書き込まれ、メモリセル１１０２はハイレベルの第２リセット信号を論理回路１６０２へ供給する。

時刻ｔ４で、発光制御回路２０６は、第１行選択線１０６へ供給する第１書き込み制御信号をローからハイに遷移する。同じく時刻ｔ４で、垂直走査回路１０４は、行制御線１００２へ供給する制御信号をローからハイに遷移する。時刻ｔ５で、信号出力回路１０５は、信号線１０７の電圧を、現フレームの信号電圧Ｖｓｉｇ２に遷移する。

時刻ｔ６で、垂直走査回路１０４は、第１行選択線１０６の第１書き込み制御信号をハイからローに遷移することによって、書き込みトランジスタ２０３を導通状態とする。これにより、信号線１０７の信号電圧Ｖｓｉｇ２が駆動トランジスタ２０２のゲートに書き込まれ、駆動トランジスタ２０２が導通状態となる。時刻ｔ７で、発光制御回路２０６は、第１行選択線１０６へ供給する第１書き込み制御信号をローからハイに遷移する。

時刻ｔ８で、垂直走査回路１０４は、第２行選択線１００１へ供給する第１リセット信号をローからハイに遷移する。これにより、図１７（Ａ）に示すように、発光画素回路では、リセットトランジスタ１６０１が非導通状態となる。この結果、発光素子２０１の陽極の電圧が、信号電圧Ｖｓｉｇ２に応じた電圧に遷移し、この電圧に応じた輝度で発光素子２０１が発光する。一方、図１７（Ｂ）に示すように、非発光画素回路では、リセットトランジスタ１６０１が導通状態のままである。その結果、発光素子２０１は非発光状態のままとなる。

上記の説明において、行制御線１００２は、第１行選択線１０６で置き換えられてもよい。その場合に、図１７において行制御線１００２の電圧は、時刻ｔ６でローとなり時刻ｔ７でハイとなるため、非発光画素において、列選択線１０９をハイからローに遷移するタイミングを時刻ｔ５から時刻ｔ８へ変更される。

上記のように、メモリセル１１０２を有する発光制御回路２０６ｅでリセットトランジスタ１６０１の非導通状態を制御することによって、画素回路１０２を、常時非発光の滅点にできる。リフレッシュ動作を必要としないメモリ、例えばＳＲＡＭを使用してメモリセル１１０２を構成した場合に、時刻ｔ３から時刻ｔ４の期間に行われるメモリセルに値を保持する駆動は、発光装置１０１ｅの起動後１回だけ行えばよい。

第５実施形態によれば、駆動トランジスタ２０２のソースとドレインとの間のショートに起因する輝点だけでなく、発光素子２０１の陽極と第１電源端子２０４との間のショートに起因する輝点を滅点として駆動できる。

＜第６実施形態＞
図１８から図１９を参照して、第６実施形態に係る発光装置について説明する。第６実施形態は、画素回路１０２ｅのかわりに画素回路１０２ｆを有する点で第５実施形態とは異なり、その他の点で同様であってもよい。以下、第５実施形態との相違点を中心に説明する。

図１８は、画素回路１０２ｆの一例の回路図を示す。以下、画素回路１０２ｅとの相違点を中心に説明する。画素回路１０２ｆは、発光制御回路２０６ｅのかわりに発光制御回路２０６ｆを有する点で画素回路１０２ｅとは異なり、その他の点で同様であってもよい。図１８の例において、発光制御回路２０６ｆは、１つのＰ型トランジスタ１８０１と、メモリセル１１０２とによって構成されている。Ｐ型トランジスタ１８０１はＮ型トランジスタであってもよく、この場合に、図１９で後述する第１リセット信号の極性が反転する。

発光制御回路２０６ｆのＰ型トランジスタ１８０１は、発光素子２０１の陽極と、リセットトランジスタ１６０１のソースとの間に接続されている。これにかえて、発光制御回路２０６ｆは、駆動トランジスタ２０２のドレインと、リセットトランジスタ１６０１のソースとの間に接続されていてもよい。また、第２行選択線１００１は、リセットトランジスタ１６０１のゲートに接続されている。このように、Ｐ型トランジスタ１８０１は、ゲートに供給された電圧に応じて、発光素子２０１に印加される電圧をリセットする。

図１９は、同一の画素行に含まれる発光画素回路及び非発光画素回路における駆動例を示すタイミングチャートである。図１９の各波形は、対象の配線又は端子の電圧の変化を示す。図１９（Ａ）は発光画素回路の駆動を示し、図１９（Ｂ）は非発光画素回路の駆動を示す。

図１７で説明した第５実施形態のタイミングチャートと比較して、列選択線１０９の信号の極性が反転しており、第２行選択線１００１が供給する第１リセット信号の極性が反転している。

第６実施形態によれば、第５実施形態よりも少ない素子数で、第５実施形態と同様の効果が得られる。

＜第７実施形態＞
図２０から図２１を参照して、第７実施形態に係る発光装置１０１ｇについて説明する。第７実施形態は、画素回路１０２ａのかわりに画素回路１０２ｇを有する点で第１実施形態とは異なり、その他の点で同様であってもよい。以下、第１実施形態との相違点を中心に説明する。

図２０は、発光装置１０１ｇの一例の概略を示す模式図である。発光装置１０１ｇは、それぞれが行方向に延びる複数の第２行選択線１００１と、それぞれが行方向に延びる複数の第３行選択線２００１と、をさらに有する。複数の第２行選択線１００１及び複数の第３行選択線２００１はいずれも垂直走査回路１０４に接続されている。垂直走査回路１０４は、垂直走査制御信号１１１に従って、各第２行選択線１００１へ第１発光制御信号を供給する。また、垂直走査回路１０４は、垂直走査制御信号１１１に従って、各第３行選択線２００１へ第１リセット信号を供給する。

図２１は、画素回路１０２ｇの一例の回路図を示す。以下、画素回路１０２ａとの相違点を中心に説明する。画素回路１０２ｇは、第１容量素子１１０４、第２容量素子１１０５、発光制御トランジスタ１１０１、及びリセットトランジスタ１６０１をさらに有する。これらの回路素子の接続関係は、第３実施形態及び第５実施形態で説明したものと同様であってもよい。垂直走査回路１０４は、第２行選択線１００１を通じて、発光制御トランジスタ１１０１のゲートに第１発光制御信号を供給する。また、垂直走査回路１０４は、第３行選択線２００１を通じて、リセットトランジスタ１６０１のゲートに第１リセット信号を供給する。

第７実施形態では、第１実施形態と同様に、第２書き込み制御信号によって、更新画素回路と非更新画素回路とが選択される。また、第３実施形態及び第５実施形態で説明したように、非発光期間に、発光制御トランジスタ１１０１を非導通状態とし、リセットトランジスタ１６０１を導通状態とすることによって、画素回路１０２ｇが非発光状態となる。

第７実施形態によれば、第１実施形態と同様に更新画素回路と非更新画素回路とを選択することができるとともに、非発光期間の長さを制御できる。発光期間と非発光期間の割合を制御することによって、画素回路１０２ｇが発光することに伴う残像ボケを低減でき、特に、動画表示時における画質を向上できる。

画素回路１０２ｇにおいて、発光制御回路２０６ａのかわりに、第２実施形態の発光制御回路２０６ｂが使用されてもよい。この場合に、より少ない素子数で同様の効果が得られる。

＜第８実施形態＞
図２２から図２３を参照して、第８実施形態に係る発光装置１０１ｈについて説明する。第８実施形態は、画素回路１０２ｃのかわりに画素回路１０２ｈを有する点で第３実施形態とは異なり、その他の点で同様であってもよい。以下、第３実施形態との相違点を中心に説明する。

図２２は、発光装置１０１ｈの一例の概略を示す模式図である。発光装置１０１ｈは、それぞれが行方向に延びる複数の第３行選択線２００１をさらに有する。複数の第３行選択線２００１はいずれも垂直走査回路１０４に接続されている。垂直走査回路１０４は、垂直走査制御信号１１１に従って、各第３行選択線２００１へ第１リセット信号を供給する。

図２３は、画素回路１０２ｈの一例の回路図を示す。以下、画素回路１０２ｃとの相違点を中心に説明する。画素回路１０２ｈは、リセットトランジスタ１６０１をさらに有する。これらの回路素子の接続関係は、第７実施形態で説明したものと同様であってもよい。垂直走査回路１０４は、第３行選択線２００１を通じて、リセットトランジスタ１６０１のゲートに第１リセット信号を供給する。

第８実施形態では、第３実施形態と同様に、第２発光制御信号によって、発光画素回路と非発光画素回路とが選択される。また、第５実施形態で示したように、非発光期間に、リセットトランジスタ１６０１を導通状態とすることによって、画素回路１０２ｈが非発光状態となる。

第８実施形態によれば、第３実施形態と同様に発光画素回路と非発光画素回路とを選択することができ、さらに、非発光期間において発光素子２０１の陽極が電源Ｖｓｓと同電位になるため、第３実施形態よりも非発光期間の輝度を低下できる。これにより、より高いコントラストな発光装置１０１ｈを実現することができる。

画素回路１０２ｈにおいて、発光制御回路２０６ｃのかわりに、第４実施形態の発光制御回路２０６ｄが使用されてもよい。この場合に、より少ない素子数で同様の効果が得られる。

＜第９実施形態＞
図２４を参照して、第９実施形態に係る発光装置について説明する。第９実施形態は、画素回路１０２ｅのかわりに画素回路１０２ｉを有する点で第５実施形態とは異なり、その他の点で同様であってもよい。以下、第５実施形態との相違点を中心に説明する。本実施形態の発光装置の全体構成は、図２２に示したものと同様であってもよい。

図２４は、画素回路１０２ｉの一例の回路図を示す。画素回路１０２ｉは、発光制御トランジスタ１１０１をさらに有する点で画素回路１０２ｅとは異なり、その他の点で同様であってもよい。第２行選択線１００１は発光制御トランジスタ１１０１のゲートに接続されている。第３行選択線２００１はリセットトランジスタ１６０１のゲートに接続されている。

第９実施形態では、第５実施形態と同様に、第１リセット信号によって、発光画素回路と非発光画素回路とが選択される。また、第３実施形態で示したように、非発光期間に、発光制御トランジスタ１１０１を非導通状態とすることによって、画素回路１０２ｉが非発光状態となる。

第９実施形態によれば、第５実施形態と同様に発光画素回路と非発光画素回路とを選択することができ、さらに、発光制御トランジスタ１１０１によって非発光期間の長さを制御できる。これにより、第５実施形態と比べて、非発光期間に駆動トランジスタ２０２に電流が流れないため消費電力を低減できる。

＜第１０実施形態＞
図２５から図２７を参照して、第１０実施形態に係る発光装置１０１ｊについて説明する。第１０実施形態は、互いに積層された２枚の基板によって発光装置１０１ｊが構成されている点で第１実施形態とは異なり、その他の点で同様であってもよい。以下、第１実施形態との相違点を中心に説明する。

図２５は、発光装置１０１ｊの一例の外観を示す模式図である。発光装置１０１ｊは、互いに積層された第１基板２５０１及び第２基板２５０２によって構成される。第１基板２５０１と第２基板２５０２とは互いに電気的に接続されている。発光装置１０１ｊのうち発光する側（図２５では上側）に第１基板２５０１が位置する。

図２６は、発光装置１０１ｊの一例の概略を示す模式図である。図２６に示すように、発光装置１０１ｊは、発光装置１０１ａと同様の構成要素を有しており、これらの構成要素は第１基板２５０１と第２基板２５０２とに分散されている。具体的に、第１基板２５０１に、垂直走査回路１０４と、信号出力回路１０５と、複数の第１行選択線１０６と、複数の信号線１０７と、が形成されている。第２基板２５０２に、列制御回路１０８と、制御回路１１０と、複数の列選択線１０９と、が形成されている。

画素回路１０２ａは、第１基板２５０１に形成された第１部分画素回路２６０１ｊと、第２基板２５０２に形成された第２部分画素回路２６０３ｊとによって構成される。複数の第１部分画素回路２６０１ｊによって第１部分画素アレイ２６０２が構成される。複数の第２部分画素回路２６０３ｊによって第２部分画素アレイ２６０４が構成される。また、図面において丸で囲まれたアルファベットで示すように、基板間接続を通じて第１基板２５０１の配線と第２基板２５０２の配線とが互いに接続されている。後続の図面においても、丸で囲まれたアルファベットは、基板間接続を表す。

図２７は、画素回路１０２ａの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｊは発光制御回路２０６ａを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｊはそれ以外の回路構成（例えば、発光素子２０１）を有する。本実施形態では、第１行選択線１０６及び垂直走査回路１０４が第１基板２５０１に形成されているが、これにかえて第１行選択線１０６及び垂直走査回路１０４が第２基板２５０２に形成されてもよい。

第１０実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第１実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１１実施形態＞
図２８を参照して、第１１実施形態に係る発光装置について説明する。第１１実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第２実施形態とは異なり、その他の点で同様であってもよい。以下、第２実施形態及び第１０実施形態との相違点を中心に説明する。

図２８は、画素回路１０２ｂの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｋは発光制御回路２０６ｂを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｋはそれ以外の回路構成を有する。本実施形態では、第１行選択線１０６及び垂直走査回路１０４が第１基板２５０１に形成されているが、これにかえて第１行選択線１０６及び垂直走査回路１０４が第２基板２５０２に形成されてもよい。

第１１実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第２実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１２実施形態＞
図２９から図３０を参照して、第１２実施形態に係る発光装置１０１ｌについて説明する。第１２実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第３実施形態とは異なり、その他の点で同様であってもよい。以下、第３実施形態及び第１０実施形態との相違点を中心に説明する。

図２９は、発光装置１０１ｌの一例の概略を示す模式図である。図２９に示すように、発光装置１０１ｌは、発光装置１０１ｃと同様の構成要素を有しており、これらの構成要素は第１基板２５０１と第２基板２５０２とに分散されている。具体的に、第１基板２５０１に、信号出力回路１０５と、複数の第１行選択線１０６と、複数の信号線１０７と、複数の第２行選択線１００１と、が形成されている。第２基板２５０２に、列制御回路１０８と、制御回路１１０と、複数の列選択線１０９と、複数の行制御線１００２と、が形成されている。第３実施形態の垂直走査回路１０４は、第１基板２５０１に形成された第１部分垂直走査回路２９０１と、第２基板２５０２に形成された第２部分垂直走査回路２９０２とによって構成される。

画素回路１０２ｂは、第１基板２５０１に形成された第１部分画素回路２６０１ｌと、第２基板２５０２に形成された第２部分画素回路２６０３ｌとによって構成される。

図２９は、画素回路１０２ｃの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｊは発光制御回路２０６ｃを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｊはそれ以外の回路構成を有する。本実施形態では、行制御線１００２が第１基板２５０１に形成されているが、これにかえて行制御線１００２が第２基板２５０２に形成されてもよい。

第１２実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第３実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１３実施形態＞
図３１を参照して、第１３実施形態に係る発光装置について説明する。第１３実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第４実施形態とは異なり、その他の点で同様であってもよい。以下、第４実施形態及び第１０実施形態との相違点を中心に説明する。

図３１は、画素回路１０２ｄの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｍは発光制御回路２０６ｄを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｍはそれ以外の回路構成を有する。発光制御回路２０６ｄは、第１基板２５０１と第２基板とに分散して形成されてもよい。例えば、発光制御回路２０６ｄのうちＰ型トランジスタ１４０１を第１基板２５０１に形成し、それ以外の回路素子（例えば、メモリセル１１０２）を第２基板２５０２に形成してもよい。

第１３実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第４実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１４実施形態＞
図３２を参照して、第１４実施形態に係る発光装置について説明する。第１４実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第５実施形態とは異なり、その他の点で同様であってもよい。以下、第５実施形態及び第１０実施形態との相違点を中心に説明する。

図３２は、画素回路１０２ｅの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｎは発光制御回路２０６ｅを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｎはそれ以外の回路構成を有する。発光制御回路２０６ｅは、第１基板２５０１と第２基板とに分散して形成されてもよい。例えば、発光制御回路２０６ｅのうち論理回路１６０２を第１基板２５０１に形成し、それ以外の回路素子を第２基板２５０２に形成してもよい。本実施形態では、第２行選択線１００１が第１基板２５０１に形成されているが、これにかえて第２行選択線１００１が第２基板２５０２に形成されてもよい。

第１４実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第５実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１５実施形態＞
図３３を参照して、第１５実施形態に係る発光装置について説明する。第１５実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第６実施形態とは異なり、その他の点で同様であってもよい。以下、第６実施形態及び第１０実施形態との相違点を中心に説明する。

図３３は、画素回路１０２ｆの回路素子の分配の一例を示す。第２基板２５０２に形成された第２部分画素回路２６０３ｏは発光制御回路２０６ｆを有し、第１基板２５０１に形成された第１部分画素回路２６０１ｏはそれ以外の回路構成を有する。発光制御回路２０６ｆは、第１基板２５０１と第２基板とに分散して形成されてもよい。例えば、発光制御回路２０６ｆのうちＰ型トランジスタ１８０１を第１基板２５０１に形成し、それ以外の回路素子（例えば、メモリセル１１０２）を第２基板２５０２に形成してもよい。本実施形態では、第２行選択線１００１が第１基板２５０１に形成されているが、これにかえて第２行選択線１００１が第２基板２５０２に形成されてもよい。

第１５実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第６実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１６実施形態＞
図３４を参照して、第１６実施形態に係る発光装置１０１ｐについて説明する。第１６実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第７実施形態とは異なり、その他の点で同様であってもよい。以下、第７実施形態及び第１０実施形態との相違点を中心に説明する。

図３４は、発光装置１０１ｐの一例の概略を示す模式図である。図３４に示すように、発光装置１０１ｐは、発光装置１０１ｇと同様の構成要素を有しており、これらの構成要素は第１基板２５０１と第２基板２５０２とに分散されている。具体的に、第１基板２５０１に、信号出力回路１０５と、複数の第１行選択線１０６と、複数の信号線１０７と、複数の第２行選択線１００１と、複数の第３行選択線２００１と、が形成されている。第２基板２５０２に、列制御回路１０８と、制御回路１１０と、複数の列選択線１０９と、複数の行制御線１００２と、が形成されている。第７実施形態の垂直走査回路１０４は、第１基板２５０１に形成された第１部分垂直走査回路２９０１と、第２基板２５０２に形成された第２部分垂直走査回路２９０２とによって構成される。

画素回路１０２ｇは、第１基板２５０１に形成された第１部分画素回路２６０１ｐと、第２基板２５０２に形成された第２部分画素回路２６０３ｐとによって構成される。第７実施形態は第１実施形態、第３実施形態及び第５実施形態を組み合わせた構成を有する。そのため、第１６実施形態も、第１０実施形態、第１２実施形態及び第１４実施形態を組み合わせたように、画素回路１０２ｇの回路素子が第１部分画素回路２６０１ｐと第２部分画素回路２６０３ｐとに分散されていてもよい。

第１６実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第７実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１７実施形態＞
第１７実施形態に係る発光装置について説明する。第１７実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第８実施形態とは異なり、その他の点で同様であってもよい。以下、第８実施形態及び第１０実施形態との相違点を中心に説明する。

第８実施形態は第３実施形態及び第７実施形態を組み合わせた構成を有する。そのため、第１７実施形態も、第１２実施形態及び第１６実施形態を組み合わせたように、画素回路の回路素子が第１部分画素回路と第２部分画素回路とに分散されていてもよい。

第１７実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第８実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜第１８実施形態＞
第１８実施形態に係る発光装置について説明する。第１８実施形態は、第１０実施形態と同様に互いに積層された２枚の基板によって発光装置が構成されている点で第９実施形態とは異なり、その他の点で同様であってもよい。以下、第９実施形態及び第１０実施形態との相違点を中心に説明する。

第９実施形態は第３実施形態及び第５実施形態を組み合わせた構成を有する。そのため、第１７実施形態も、第１２実施形態及び第１４実施形態を組み合わせたように、画素回路の回路素子が第１部分画素回路と第２部分画素回路とに分散されていてもよい。

第１７実施形態によれば、画素回路の一部の回路素子が第２基板２５０２に形成されているので、第８実施形態と比べて、平面視における画素回路のサイズを小さくしたり、画素回路内の各素子のサイズを大きくしたりすることができる。

＜その他の実施形態＞
以下の上述の実施形態に係る発光装置の応用例について説明する。以下の実施形態で使用される表示装置又は表示部は、上述の何れの実施形態の発光装置を有してもよい。

図３５は、本実施形態に係る表示装置の一例を表す模式図である。表示装置３５００は、上部カバー３５０１と、下部カバー３５０９と、の間に、タッチパネル３５０３、表示パネル３５０５、フレーム３５０６、回路基板３５０７、バッテリ３５０８、を有してもよい。タッチパネル３５０３及び表示パネル３５０５は、フレキシブルプリント回路ＦＰＣ３５０２、３５０４が接続されている。回路基板３５０７には、トランジスタがプリントされている。バッテリ３５０８は、表示装置が携帯機器でなければ、設けなくてもよいし、携帯機器であっても、別の位置に設けてもよい。

本実施形態に係る表示装置は、赤色、緑色、青色を有するカラーフィルタを有してよい。カラーフィルタは、当該赤色、緑色、青色がデルタ配列で配置されてよい。

本実施形態に係る表示装置は、携帯端末の表示部に用いられてもよい。その際には、表示機能と操作機能との双方を有してもよい。携帯端末としては、スマートフォン等の携帯電話、タブレット、ヘッドマウントディスプレイ等が挙げられる。

本実施形態に係る表示装置は、複数のレンズを有する光学部と、当該光学部を通過した光を受光する撮像素子とを有する撮像装置の表示部に用いられてよい。撮像装置は、撮像素子が取得した情報を表示する表示部を有してよい。また、表示部は、撮像装置の外部に露出した表示部であっても、ファインダ内に配置された表示部であってもよい。撮像装置は、デジタルカメラ、デジタルビデオカメラであってよい。

図３６（ａ）は、本実施形態に係る撮像装置の一例を表す模式図である。撮像装置３６００は、ビューファインダ３６０１、背面ディスプレイ３６０２、操作部３６０３、筐体３６０４を有してよい。ビューファインダ３６０１は、表示装置を有してよい。その場合、表示装置は、撮像する画像のみならず、環境情報、撮像指示等を表示してよい。環境情報には、外光の強度、外光の向き、被写体の動く速度、被写体が遮蔽物に遮蔽される可能性等であってよい。

撮像に好適なタイミングはわずかな時間なので、少しでも早く情報を表示した方がよい。したがって、有機発光素子を用いた表示装置を用いてもよい。有機発光素子は応答速度が速いからである。有機発光素子を用いた表示装置は、表示速度が求められる、これらの装置、液晶表示装置よりも好適に用いることができる。

撮像装置３６００は、不図示の光学部を有する。光学部は複数のレンズを有し、筐体３６０４内に収容されている撮像素子に結像する。複数のレンズは、その相対位置を調整することで、焦点を調整することができる。この操作を自動で行うこともできる。撮像装置は光電変換装置と呼ばれてもよい。光電変換装置は逐次撮像するのではなく、前画像からの差分を検出する方法、常に記録されている画像から切り出す方法等を撮像の方法として含むことができる。

図３６（ｂ）は、本実施形態に係る電子機器の一例を表す模式図である。電子機器３６１０は、表示部３６１１と、操作部３６１２と、筐体３６１３を有する。筐体３６１３には、回路、当該回路を有するプリント基板、バッテリ、通信部、を有してよい。操作部３６１２は、ボタンであってもよいし、タッチパネル方式の反応部であってもよい。操作部は、指紋を認識してロックの解除等を行う、生体認識部であってもよい。通信部を有する電子機器は通信機器ということもできる。電子機器は、レンズと、撮像素子とを備えることでカメラ機能をさらに有してよい。カメラ機能により撮像された画像が表示部に映される。電子機器としては、スマートフォン、ノートパソコン等があげられる。

図３７は、本実施形態に係る表示装置の一例を表す模式図である。図３７（ａ）は、テレビモニタやＰＣモニタ等の表示装置である。表示装置３７００は、額縁３７０１を有し表示部３７０２を有する。

額縁３７０１と、表示部３７０２を支える土台３７０３を有している。土台３７０３は、図３７（ａ）の形態に限られない。額縁３７０１の下辺が土台を兼ねてもよい。

また、額縁３７０１及び表示部３７０２は、曲がっていてもよい。その曲率半径は、５０００ｍｍ以上６０００ｍｍ以下であってよい。

図３７（ｂ）は本実施形態に係る表示装置の他の例を表す模式図である。図３７（ｂ）の表示装置３７１０は、折り曲げ可能に構成されており、いわゆるフォルダブルな表示装置である。表示装置３７１０は、第１表示部３７１１、第２表示部３７１２、筐体３７１３、屈曲点３７１４を有する。第１表示部３７１１と第２表示部３７１２とは、つなぎ目のない１枚の表示装置であってよい。第１表示部３７１１と第２表示部３７１２とは、屈曲点で分けることができる。第１表示部３７１１、第２表示部３７１２は、それぞれ異なる画像を表示してもよいし、第１及び第２表示部とで１つの画像を表示してもよい。

図３８（ａ）は、本実施形態に係る照明装置の一例を表す模式図である。照明装置３８００は、筐体３８０１と、光源３８０２と、回路基板３８０３と、光学フィルム３８０４と、光拡散部３８０５と、を有してよい。光源は、本実施形態に係る有機発光素子を有してよい。光学フィルタは光源の演色性を向上させるフィルタであってよい。光拡散部は、ライトアップ等、光源の光を効果的に拡散し、広い範囲に光を届けることができる。光学フィルタ及び光拡散部は、どちらも光を透過する。光学フィルタ及び光拡散部は、照明の光出射側に設けられてよい。必要に応じて、最外部にカバーを設けてもよい。

照明装置は例えば室内を照明する装置である。照明装置は白色、昼白色、その他青から赤のいずれの色を発光するものであってよい。それらを調光する調光回路を有してよい。照明装置は本発明の有機発光素子とそれに接続される電源回路を有してよい。電源回路は、交流電圧を直流電圧に変換する回路である。また、白とは色温度が４２００Ｋで昼白色とは色温度が５０００Ｋである。照明装置はカラーフィルタを有してもよい。

また、本実施形態に係る照明装置は、放熱部を有していてもよい。放熱部は装置内の熱を装置外へ放出するものであり、比熱の高い金属、液体シリコン等が挙げられる。

図３８（ｂ）は、本実施形態に係る移動体の一例である自動車の模式図である。当該自動車は灯具の一例であるテールランプを有する。自動車３８１０は、テールランプ３８１１を有し、ブレーキ操作等を行った際に、テールランプを点灯する形態であってよい。

テールランプ３８１１は、本実施形態に係る有機発光素子を有してよい。テールランプは、有機ＥＬ素子を保護する保護部材を有してよい。保護部材はある程度高い強度を有し、透明であれば材料は問わないが、ポリカーボネート等で構成されることが好ましい。ポリカーボネートにフランジカルボン酸誘導体、アクリロニトリル誘導体等を混ぜてよい。

自動車３８１０は、車体３８１３、それに取り付けられている窓３８１２を有してよい。窓は、自動車の前後を確認するための窓でなければ、透明なディスプレイであってもよい。当該透明なディスプレイは、有機発光素子を有してよい。この場合、有機発光素子が有する電極等の構成材料は透明な部材で構成される。

本実施形態に係る移動体は、船舶、航空機、ドローン等であってよい。移動体は、機体と当該機体に設けられた灯具を有してよい。灯具は、機体の位置を知らせるための発光をしてよい。灯具は本実施形態に係る有機発光素子を有する。

図３９を参照して、上述の各実施形態の表示装置の適用例について説明する。表示装置は、例えばスマートグラス、ＨＭＤ、スマートコンタクトのようなウェアラブルデバイスとして装着可能なシステムに適用できる。このような適用例に使用される撮像表示装置は、可視光を光電変換可能な撮像装置と、可視光を発光可能な表示装置とを有する。

図３９（ａ）は、１つの適用例に係る眼鏡３９００（スマートグラス）を説明する。眼鏡３９００のレンズ３９０１の表面側に、ＣＭＯＳセンサやＳＰＡＤのような撮像装置３９０２が設けられている。また、レンズ３９０１の裏面側には、上述した各実施形態の表示装置が設けられている。

眼鏡３９００は、制御装置３９０３をさらに備える。制御装置３９０３は、撮像装置３９０２と各実施形態に係る表示装置に電力を供給する電源として機能する。また、制御装置３９０３は、撮像装置３９０２と表示装置の動作を制御する。レンズ３９０１には、撮像装置３９０２に光を集光するための光学系が形成されている。

図３９（ｂ）は、１つの適用例に係る眼鏡３９１０（スマートグラス）を説明する。眼鏡３９１０は、制御装置３９１２を有しており、制御装置３９１２に、撮像装置３９０２に相当する撮像装置と、表示装置が搭載される。レンズ３９１１には、制御装置３９１２内の撮像装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ３９１１には画像が投影される。制御装置３９１２は、撮像装置及び表示装置に電力を供給する電源として機能するとともに、撮像装置及び表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

本発明の一実施形態に係る表示装置は、受光素子を有する撮像装置を有し、撮像装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１視界領域と、第１視界領域以外の第２視界領域とを決定される。第１視界領域、第２視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１視界領域の表示解像度を第２視界領域の表示解像度よりも高く制御してよい。つまり、第２視界領域の解像度を第１視界領域よりも低くしてよい。

また、表示領域は、第１表示領域、第１表示領域とは異なる第２表示領域とを有し、視線情報に基づいて、第１表示領域及び第２表示領域から優先度が高い領域を決定される。第１視界領域、第２視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

なお、第１視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、撮像装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

視認検知に基づいて表示制御する場合、外部を撮像する撮像装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１０１ａ 発光装置、１０２ａ 画素回路、１０６ 第１行選択線、１０７ 信号線、１０９ 列選択線

Claims (18)

1. 発光装置であって、
   複数の行及び複数の列を構成するように配置されており、それぞれが発光素子を有する複数の画素回路と、
   それぞれが列方向に延びており、前記複数の画素回路へ画素信号を供給するための複数の信号線と、
   それぞれが行方向に延びており、前記複数の行から選択された行を示す行選択信号を前記複数の画素回路へ供給するための複数の行選択線と、
   それぞれが前記列方向に延びており、前記複数の列から選択された列を示す列選択信号を前記複数の画素回路へ供給するための複数の列選択線と、を備え、
   前記複数の画素回路の少なくとも１つは、前記複数の画素回路のうち、前記行選択信号によって示された行かつ前記列選択信号によって示された列に位置する画素回路の前記発光素子が、当該画素回路へ供給されている前記画素信号に応じた輝度で発光することを可能にする発光制御回路を有することを特徴とする発光装置。
2. 前記複数の画素回路のそれぞれが前記発光制御回路を有することを特徴とする請求項１に記載の発光装置。
3. 前記発光制御回路は、前記複数の画素回路のうち、前記行選択信号によって示された行かつ前記列選択信号によって示されなかった列に位置する画素回路の前記発光素子を、当該画素回路へ供給されている前記画素信号よりも前に供給された前記画素信号に応じた輝度で発光することを可能にすることを特徴とする請求項１又は２に記載の発光装置。
4. 前記複数の画素回路のそれぞれは、前記画素信号を前記発光素子へ供給するための信号経路の導通状態を制御する第１トランジスタをさらに有し、
   前記発光制御回路は、前記行選択信号と前記列選択信号との論理演算に基づいて出力を生成する論理回路を有し、
   前記第１トランジスタの制御端子に前記論理回路の前記出力が供給されることを特徴とする請求項３に記載の発光装置。
5. 前記複数の画素回路のそれぞれは、前記画素信号を前記発光素子へ供給するための信号経路の導通状態を制御する第１トランジスタをさらに有し、
   前記発光制御回路は、前記信号経路に配置された第２トランジスタを有し、
   前記行選択信号が前記第１トランジスタの制御端子へ供給され、
   前記列選択信号が前記第２トランジスタの制御端子へ供給されることを特徴とする請求項３に記載の発光装置。
6. 前記発光制御回路は、前記複数の画素回路のうち、前記行選択信号によって示された行及び前記列選択信号によって示されなかった列に位置する画素回路の前記発光素子の発光を禁止することを特徴とする請求項１又は２に記載の発光装置。
7. 前記複数の画素回路のそれぞれは、前記発光素子へ動作電力を供給するための給電経路の導通状態を制御する第３トランジスタをさらに有し、
   前記発光制御回路は、前記行選択信号と前記列選択信号との論理演算に基づいて出力を生成する論理回路を有し、
   前記第３トランジスタの制御端子に前記論理回路の前記出力が供給されることを特徴とする請求項６に記載の発光装置。
8. 前記複数の画素回路のそれぞれは、前記発光素子へ動作電力を供給するための給電経路の導通状態を制御する第３トランジスタをさらに有し、
   前記発光制御回路は、前記給電経路に配置された第４トランジスタを有し、
   前記行選択信号が前記第３トランジスタの制御端子へ供給され、
   前記列選択信号が前記第４トランジスタの制御端子へ供給されることを特徴とする請求項６に記載の発光装置。
9. 前記複数の画素回路のそれぞれは、前記発光素子に印加される電圧をリセットするための第５トランジスタをさらに有し、
   前記発光制御回路は、前記行選択信号と前記列選択信号との論理演算に基づいて出力を生成する論理回路を有し、
   前記第５トランジスタの制御端子に前記論理回路の前記出力が供給されることを特徴とする請求項６に記載の発光装置。
10. 前記発光制御回路は、前記発光素子に印加される電圧をリセットするための第６トランジスタを有し、
    前記行選択信号と前記列選択信号とに基づく信号が前記第６トランジスタの制御端子へ供給されることを特徴とする請求項６に記載の発光装置。
11. 前記発光制御回路は、前記列選択信号のレベルを記憶するメモリセルをさらに有することを特徴とする請求項６乃至１０の何れか１項に記載の発光装置。
12. 前記発光装置は、互いに積層された第１基板及び第２基板によって構成され、
    前記発光素子は前記第１基板に形成され、
    前記発光制御回路の少なくとも一部は前記第２基板に形成されることを特徴とする請求項１乃至１１の何れか１項に記載の発光装置。
13. 前記発光制御回路はメモリセルを有し、
    前記メモリセルは前記第２基板に形成されることを特徴とする請求項１２に記載の発光装置。
14. 複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、前記撮像素子が撮像した画像を表示する表示部と、を有し、
    前記表示部は請求項１乃至１３の何れか１項に記載の発光装置を有することを特徴とする光電変換装置。
15. 請求項１乃至１３の何れか１項に記載の発光装置を有する表示部と、前記表示部が設けられた筐体と、前記筐体に設けられ、外部と通信する通信部と、を有することを特徴とする電子機器。
16. 請求項１乃至１３の何れか１項に記載の発光装置を有する光源と、前記光源が発する光を透過する光拡散部又は光学フィルムと、を有することを特徴とする照明装置。
17. 請求項１乃至１３の何れか１項に記載の発光装置を有する灯具と、前記灯具が設けられた機体と、を有することを特徴とする移動体。
18. 複数の行及び複数の列を構成するように配置されており、それぞれが発光素子を有する複数の画素回路を備える発光装置の制御方法であって、
    それぞれが列方向に延びた複数の信号線を通じて、前記複数の画素回路へ画素信号を供給する工程と、
    それぞれが行方向に延びた複数の行選択線を通じて、前記複数の行から選択された行を示す行選択信号を前記複数の画素回路へ供給する工程と、
    それぞれが前記列方向に延びた複数の列選択線を通じて、前記複数の列から選択された列を示す列選択信号を前記複数の画素回路へ供給する工程であって、前記行選択信号によって示された行に位置する画素回路のうち、当該画素回路へ供給されている前記画素信号に応じた輝度で発光させる画素回路を示すように前記列選択信号を供給することと、を有することを特徴とする制御方法。

Images